TW201830114A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201830114A
TW201830114A TW107100439A TW107100439A TW201830114A TW 201830114 A TW201830114 A TW 201830114A TW 107100439 A TW107100439 A TW 107100439A TW 107100439 A TW107100439 A TW 107100439A TW 201830114 A TW201830114 A TW 201830114A
Authority
TW
Taiwan
Prior art keywords
transistor
source line
conductive layer
source
line
Prior art date
Application number
TW107100439A
Other languages
English (en)
Other versions
TWI766928B (zh
Inventor
山崎舜平
高橋圭
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201830114A publication Critical patent/TW201830114A/zh
Application granted granted Critical
Publication of TWI766928B publication Critical patent/TWI766928B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

提供一種適合於大型化並且實現高解析度的顯示裝置。在本發明的顯示裝置中，對相鄰的三個以上的閘極線供應相同的選擇信號。在列方向上相鄰的三個以上的像素分別連接於不同的源極線。在各像素中，配置包括半導體層的電晶體。另外，以與被用作像素電極的導電層重疊的方式設置三個以上的源極線中的位於內側的源極線。再者，在位於最外側的源極線和與其相鄰的源極線之間設置有電晶體的半導體層的一部分。

Description

顯示裝置
[0001] 本發明的一個實施方式係關於一種顯示裝置。 　　[0002] 注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。 　　[0003] 注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。電晶體、半導體電路、運算裝置及記憶體裝置等都是半導體裝置的一個實施方式。另外，攝像裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)以及電子裝置有時包括半導體裝置。
[0004] 近年來，對高解析度的顯示裝置有需求。例如，現在家用電視機(也稱為電視或電視接收器)的主流為全高清(Full High-Definition，像素數為1920´1080)，並且正在對高解析度的顯示裝置進行進一步的研發，諸如4K(像素數為3840´2160)、8K(像素數為7680´4320)等。 　　[0005] 另外，已知有作為顯示裝置之一的液晶顯示裝置。透射型液晶顯示裝置是指：藉由利用液晶的光學調變作用來控制背光的光透過量，表示對比度而進行影像顯示。 　　[0006] 另外，作為場效應電晶體之一，已知有將形成在具有絕緣表面的基板上的半導體膜用於形成通道區域的薄膜電晶體。專利文獻1公開了作為被用於薄膜電晶體的通道區域的半導體膜使用非晶矽的技術。例如，在液晶顯示裝置中，薄膜電晶體被用作各像素的切換電晶體。 　　[0007] 作為連接到各像素電極的切換元件，已知有使用將金屬氧化物用於通道形成區域的電晶體的主動矩陣型液晶顯示裝置(專利文獻2及專利文獻3)。 　　[0008] 　　[專利文獻1] 日本專利申請公開第2001-053283號公報 　　[專利文獻2] 日本專利申請公開第2007-123861號公報 　　[專利文獻3] 日本專利申請公開第2007-96055號公報
[0009] 使用非晶矽或金屬氧化物(也稱為氧化物半導體)的電晶體與使用多晶矽的電晶體等相比具有如下優點：生產率高；以及容易使用大型基板製造。另一方面，與使用多晶矽的電晶體相比，很難提高場效移動率，並且在連接到電晶體的負載大的情況下有時很難以高驅動頻率工作。 　　[0010] 尤其是，在為電視機及顯示器裝置等顯示裝置的情況下，當解析度高或者螢幕尺寸大時，負載也顯著地增大。 　　[0011] 在為電視機、顯示器裝置及數位看板(Digital Signage)等的用途時，被要求大螢幕化。此外，為了流暢地顯示動態影像，被要求提高圖框頻率。但是，解析度越高或者螢幕尺寸越大負載的增大也越顯著，因此很難以高圖框頻率工作。 　　[0012] 本發明的一個實施方式的目的之一是提供一種高解析度的顯示裝置。或者，本發明的一個實施方式的目的之一是提供一種適合於大型化的顯示裝置。或者，本發明的一個實施方式的目的之一是提供一種可以提高生產率的顯示裝置。或者，本發明的一個實施方式的目的之一是提供一種不用分割源極線及閘極線而實現高解析度的顯示裝置。或者，本發明的一個實施方式的目的之一是提供一種使用非晶矽、氧化物半導體等實現高解析度的顯示裝置。 　　[0013] 注意，這些目的的記載不妨礙其他目的的存在。另外，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載衍生出上述以外的目的。 　　[0014] 本發明的一個實施方式是一種顯示裝置，包括：第一至第三源極線；第一閘極線；第一電晶體；以及第一導電層。第一閘極線向第一方向延伸，並且與第一至第三源極線交叉。第一至第三源極線分別向與第一方向交叉的第二方向延伸，並且在第一方向上依次排列。第一電晶體的閘極與第一閘極線電連接，源極和汲極中的一個與第一源極線電連接，並且源極和汲極中的另一個與第一導電層電連接。第一導電層具有與第二源極線的一部分重疊的部分。第一至第三源極線分別被供應不同的信號，第一閘極線被供應選擇信號。 　　[0015] 在上述顯示裝置中，較佳為還包括第二閘極線、第二電晶體以及第二導電層。此時，第二閘極線向第一方向上延伸，並且與第一至第三源極線交叉。第二電晶體的閘極與第二閘極線電連接，源極和汲極中的一個與第二源極線電連接，並且源極和汲極中的另一個與第二導電層電連接。第二導電層具有與第二源極線的一部分重疊的部分。另外，第二閘極線被供應與第一閘極線相同的選擇信號。 　　[0016] 另外，在上述顯示裝置中，較佳為包括：與第一導電層重疊的液晶及第一彩色層；以及與第二導電層重疊的液晶及第二彩色層。另外，第一彩色層及第二彩色層較佳為使相同顏色的光透過。 　　[0017] 另外，在上述顯示裝置中，較佳為還包括：第三閘極線、第三電晶體以及第三導電層。此時，第三閘極線向第一方向延伸。第三電晶體的閘極與第三閘極線電連接，源極和汲極中的一個與第三源極線電連接，並且源極和汲極中的另一個與第三導電層電連接。第三導電層具有與第二源極線的一部分重疊的部分。另外，第三閘極線被供應與第一閘極線相同的選擇信號。 　　[0018] 另外，在上述顯示裝置中，較佳為還包括第四源極線。此時，較佳的是，第一至第四源極線在第一方向上依次排列，並且第四源極線被供應與第一至第三源極線不同的信號。 　　[0019] 另外，在上述顯示裝置中，較佳為還包括：第四閘極線、第四電晶體以及第四導電層。此時，第四閘極線向第一方向延伸。第四電晶體的閘極與第四閘極線電連接，源極和汲極中的一個與第四源極線電連接，並且源極和汲極中的另一個與第四導電層電連接。另外，第一至第四導電層分別具有與第二源極線的一部分重疊的部分及與第三源極線的一部分重疊的部分。第四閘極線被供應與第一閘極線相同的選擇信號。 　　[0020] 另外，在上述顯示裝置中，較佳的是，第一電晶體包括第一半導體層，第二電晶體包括第二半導體層。此時，第一半導體層及第二半導體層較佳為分別具有位於第一源極線和第二源極線之間的部分。此時，第一半導體層及第二半導體層較佳為分別還包括金屬氧化物。或者，較佳為分別包括非晶矽、微晶矽或多晶矽。 　　[0021] 另外，在上述顯示裝置中，較佳為包括與第一電晶體電連接的電容器。此時，電容器較佳為具有位於第一源極線和第二源極線之間的部分。再者，電容器較佳為具有與第一導電層重疊的部分。 　　[0022] 另外，在上述顯示裝置中，電容器較佳為採用包括分別具有使可見光透過的功能的第五導電層及第六導電層的結構。 　　[0023] 根據本發明的一個實施方式，可以實現一種適合於大型化的顯示裝置。或者，可以提供一種高解析度的顯示裝置。或者，可以提供一種能夠提高生產率的顯示裝置。或者，可以不用分割源極線及汲極線而實現一種高解析度的顯示裝置。 　　[0024] 注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生出上述以外的效果。
[0026] 參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。 　　[0027] 注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。 　　[0028] 注意，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度、區域。因此，本發明並不侷限於圖式中的尺寸。 　　[0029] 在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混淆而附記的，而不是為了在數目方面上進行限定的。 　　[0030] 電晶體是半導體元件的一種，並且可以進行電流或電壓的放大、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。 　　[0031] 另外，在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。 　　[0032] 另外，在本說明書等中，“電連接”包括隔著“具有某種電作用的物質”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、線圈、電容器、其他具有各種功能的元件等。 　　[0033] 在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。 　　[0034] 另外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路板)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。 　　[0035] 另外，在本說明書等中，觸控感測器是指能夠檢測出手指或觸控筆等被檢測體的接觸、被壓或靠近等的感測器。另外，也可以具有檢測其位置資訊的功能。因此，觸控感測器是輸入裝置的一個實施方式。例如，觸控感測器可以採用具有一個以上的感測器元件的結構。 　　[0036] 另外，在本說明書等中，有時將包括觸控感測器的基板稱為觸控感測器面板，或者簡稱為觸控感測器等。另外，在本說明書等中，有時將在觸控感測器面板的基板上安裝有例如FPC或TCP等連接器的結構或者在基板上以COG方式等安裝有IC的結構稱為觸控感測器面板模組、觸控感測器模組、感測器模組，或者簡稱為觸控感測器等。 　　[0037] 注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示(輸出)影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、被壓或靠近顯示面的作為觸控感測器的功能。因此觸控面板是輸入輸出裝置的一個實施方式。 　　[0038] 觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。 　　[0039] 觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以是顯示面板內部或表面具有觸控感測器的功能的結構。 　　[0040] 另外，在本說明書等中，有時將在觸控面板的基板上安裝有例如FPC或TCP等連接器的結構或者在基板上以COG方式等安裝有IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。 　　[0041] 實施方式1 　　在本實施方式中，對本發明的一個實施方式的顯示裝置進行說明。 　　[0042] 本發明的一個實施方式是一種包括多個像素排列為矩陣狀的顯示區域(也稱為像素部)的顯示裝置。在像素部中分別設置有：多個被供應選擇信號的佈線(也稱為閘極線或掃描線)；以及多個被供應寫入像素的信號(也稱為視訊信號等)的佈線(也稱為源極線、信號線、資料線等)。在此，閘極線之間或源極線之間分別以彼此平行的方式設置，閘極線和源極線彼此交叉。 　　[0043] 一個像素包括至少一個電晶體以及一個顯示元件。顯示元件包括被用作像素電極的導電層，該導電層與電晶體的源極和汲極中的一個電連接。另外，電晶體的閘極與閘極線電連接，源極和汲極中的另一個與源極線電連接。 　　[0044] 在此，閘極線的延伸方向稱為行方向或第一方向，源極線的延伸方向稱為列方向或第二方向。 　　[0045] 在此，較佳為對相鄰的三個以上的閘極線供應相同的選擇信號。就是說，這些閘極線的選擇期間較佳為相同。尤其是，在將三個或四個閘極線設為一組時，可以簡化驅動電路的結構，所以是較佳的。 　　[0046] 在對三個或四個閘極線供應相同的選擇信號時，在列方向上相鄰的三個或四個像素同時被選擇。由此，對該三個或四個像素分別連接不同的源極線。就是說，每列排列有三個或四個源極線。 　　[0047] 在此，三個或四個源極線中的位於內側的一個或兩個源極線較佳為以與被用作像素電路的導電層重疊的方式配置。由此，可以縮短各像素電極之間的距離。另外，位於外側的兩個源極線較佳為以不與該像素電極重疊的方式配置。由此，可以減少兩個源極線的寄生電容。 　　[0048] 再者，較佳為採用三個或四個源極線中的位於最外側的源極線和與其相鄰的源極線之間設置有電晶體的半導體層的一部分的結構。 　　[0049] 例如在將第一至第三源極線依次排列時，採用與第一源極線連接的電晶體以及與第二源極線連接的電晶體的半導體的一部分位於第一源極線和第二源極線之間的結構。再者，採用與第三源極線連接的電晶體的半導體層的一部分位於第二源極線和第三源極線之間的結構。由此，可以成為各源極線和各半導體層之間的節點不與其他源極線交叉的結構。因此，可以減少各源極線之間的寄生電容。 　　[0050] 另外，例如當將第一至第四源極線依次排列時，採用與第一源極線連接的電晶體以及與第二源極線連接的電晶體的半導體的一部分位於第一源極線和第二源極線之間的結構。再者，採用與第三源極線連接的電晶體及與第四源極線連接的電晶體的半導體層的一部分位於第三源極線和第四源極線之間的結構。由此，可以成為各源極線和各半導體層之間的節點不與其他源極線交叉的結構。因此，可以減少各源極線之間的寄生電容。 　　[0051] 藉由採用該結構，可以比以前延長一水平期間。例如在對三個或四個閘極線供應相同的選擇信號時，可以將一水平期間的長度增大三倍或四倍。再者，由於可以減少各源極線之間的寄生電容，所以可以減少源極線的負載。由此，即使是解析度是4K、8K等極高的顯示裝置，也可以使用場效移動率低的電晶體使顯示裝置工作。另外，上述結構也可以適用於螢幕尺寸為對角線50英寸以上、60英寸以上或者70英寸以上的大型顯示裝置。 　　[0052] 另外，在設置在各像素的電晶體中，作為形成通道的半導體層可以使用非晶矽或金屬氧化物(氧化物半導體)。由此，可以實現生產性優良的顯示裝置。 　　[0053] 尤其是，作為電晶體的半導體層較佳為使用金屬氧化物(氧化物半導體)。由此，與使用非晶矽的情況相比可以進一步提高電晶體的場效移動率，所以可以減小電晶體的尺寸(佔有面積)。由此，可以進一步減少源極線及閘極線的寄生電容。 　　[0054] 另外，藉由儘量減少各源極線的電阻及電容，可以以更高圖框頻率驅動並可以實現更大型的顯示裝置等。例如，可以舉出：作為源極線使用低電阻的材料(例如銅、鋁等)；增大源極線的厚度及寬度；增大源極線和其他佈線之間的層間絕緣膜的厚度；以及減小源極線與其他佈線的交叉部的面積等。 　　[0055] 以下參照圖式對顯示裝置的更具體的例子進行說明。 　　[0056] [顯示裝置的結構例子] 　　圖1示出本發明的一個實施方式的顯示裝置10的方塊圖。顯示裝置10包括像素區域(顯示區域)、源極驅動器(Source Driver)以及閘極驅動器(Gate Driver)。 　　[0057] 圖1示出夾著像素區域包括兩個閘極驅動器的例子。上述兩個閘極驅動器連接有多個閘極線GL0 。圖1示出第i個閘極線GL0 (i)。閘極線GL0 (i)與四個閘極線(閘極線GL(i)、閘極線GL(i+1)、閘極線GL(i+2)、閘極線GL(i+3))電連接。因此，對上述四個閘極線供應相同的選擇信號。 　　[0058] 源極驅動器連接有多個源極線。在一個像素列上設置有四個源極線。圖1示出對應於第j個像素列的四個源極線(源極線SL1 (j)、源極線SL2 (j)、源極線SL3 (j)、源極線SL4 (j))以及對應於第j+1個像素列的四個源極線(源極線SL1 (j+1)、源極線SL2 (j+1)、源極線SL3 (j+1)、源極線SL4 (j+1))。 　　[0059] 一個像素PIX包括至少一個電晶體以及被用作顯示元件的像素電極的一個導電層21。像素PIX是對應於一個顏色的像素。因此，在利用多個像素所發射的光的混色進行彩色顯示時，像素PIX也可以稱為子像素。 　　[0060] 另外，在列方向上在一列上排列的多個像素較佳為分別發射相同的顏色的像素。在作為顯示元件使用液晶元件的情況下，在列方向上在一列上排列的像素為設置有與液晶元件重疊並使相同顏色的光透過的彩色層的結構。另一方面，排列在行方向上的像素為發射不同顏色的像素被週期性地排列的結構。 　　[0061] 在此，在對應於一個像素列的四個源極線中，位於內側的兩個源極線(例如源極線SL2 (j)及源極線SL3 (j))的一部分較佳為與導電層21重疊。再者，上述兩個源極線較佳為以接近中央部的方式配置。例如，較佳為以源極線SL1 (j)和源極線SL2 (j)間的間隔寬於源極線SL2 (j)和源極線SL3 (j)間的間隔的方式排列。就是說，藉由以使每兩個源極線接近且使三個以上的源極線不接近的方式配置，可以減少各源極線之間所產生的寄生電容且減少每一個源極線的負載。 　　[0062] 在此，在使用場效移動率很難提高的非晶矽等的電晶體時，作為實現高解析度的方法可以舉出將顯示裝置中的顯示區域分成多個像素區域而驅動的方法。在利用上述驅動方法時，例如成為源極線和閘極線中的至少一個被分割的結構。但是在上述結構的情況下，有時因驅動電路的特性的不均勻等使被分割的像素區域的邊界被看到，而導致可見度降低。另外，需要進行用於預先分割被輸入的影像資料的影像處理，並且需要高速且大規模的影像處理裝置。 　　[0063] 另一方面，本發明的一個實施方式的顯示裝置即使在使用場效移動率較低的電晶體時也無需分割顯示區域而驅動。 　　[0064] 另外，尤其是，藉由採用使用氧化物半導體的電晶體，可以得到如下所示的各種效果。例如，由於可以減小電晶體的尺寸(佔有面積)，所以可以減少電晶體本身的寄生電容。再者，與使用多晶矽的情況相比，可以提高開口率或者無需犧牲開口率而增大佈線寬度，由此可以降低佈線電阻。另外，由於可以增高電晶體的開通狀態電流，所以可以縮短對像素寫入所需時間。藉由上述效果，可以縮短閘極線及源極線的充放電時間，並且可以提高圖框頻率。 　　[0065] 再者，由於使用氧化物半導體的電晶體與使用矽的電晶體相比可以顯著地減少關閉狀態電流，所以可以延長寫入像素的電位的保持期間，並且也可以降低圖框頻率。例如，圖框頻率可以在0.1Hz以上且480Hz以下的範圍內變化。另外，關於電視機等，圖框頻率較佳為30Hz以上且240Hz以下，更佳為60Hz以上且120Hz以下。 　　[0066] 作為使用關閉狀態電流極小的電晶體的另一個效果，可以舉出：可以減小像素的儲存電容器。由此，可以提高像素的開口率，並且可以進一步縮短對像素寫入所需時間。 　　[0067] 雖然圖1示出沿著像素區域的一側的邊配置源極驅動器的例子，但是也可以沿著像素區域的彼此相對的兩個邊以夾著像素區域的方式配置源極驅動器。 　　[0068] 圖2示出在對應於一個像素列的四個源極線中，與奇數列(源極線SL1 (j)及源極線SL3 (j))連接的源極驅動器IC和與偶數列(源極線SL2 (j)及源極線SL4 (j))連接的源極驅動器IC彼此相對而配置的例子。藉由採用上述結構，即使是大型顯示裝置也可以減少因佈線電阻的電位下降導致的顯示的不均勻。另外，藉由採用圖2所示的結構，與圖1所示的結構相比，可以將配置在像素區域的一側的邊的源極驅動器IC的數量減半，因此可以增大可配置一個源極驅動器IC的面積。由此，可以增大相鄰的兩個源極驅動器IC之間的距離，而可以提高生產良率。 　　[0069] [像素的結構例子] 　　下面，說明配置在顯示裝置10的像素區域中的像素的結構例子。 　　[0070] 圖3A示出包括在列方向上在一列上排列的四個像素的電路圖。 　　[0071] 一個像素包括電晶體30、液晶元件20以及電容器60。 　　[0072] 佈線S1至S4分別對應於源極線，佈線G1至G4分別對應於閘極線。另外，佈線CS與電容器60中的一個電極電連接，並且被供應預定的電位。 　　[0073] 像素與佈線S1至S4中的一個以及佈線G1至G4中的一個電連接。作為一個例子，說明與佈線S1及佈線G1連接的像素。電晶體30的閘極與佈線G1電連接，源極和汲極中的一個與佈線S1電連接，另一個與電容器60中的另一個電極及液晶元件20中的一個電極(像素電極)電連接。對電容器60中的另一個電極供應共用電位。 　　[0074] 圖3A示出在列方向上在一列上排列的四個像素，從上依次為像素PIX1、像素PIX2、像素PIX3、像素PIX4。在此，像素PIX1是與佈線G1及佈線S1連接的像素，像素PIX2是與佈線G2及佈線S2連接的像素，像素PIX3是與佈線G3及佈線S3的連接像素，像素PIX4是與佈線G4及佈線S4連接的像素。 　　[0075] 圖3B示出與佈線S1及佈線G1連接的像素PIX1的佈局的例子。 　　[0076] 如圖3B所示，佈線G1及佈線CS在行方向(橫方向)上延伸，佈線S1至佈線S4在列方向(縱方向)上延伸。 　　[0077] 另外，在電晶體30中，在佈線G1上設置半導體層32，並且佈線G1的一部分被用作閘極電極。另外，佈線S1的一部分被用作源極電極和汲極電極中的一個。半導體層32具有位於佈線S1和佈線S2之間的區域。 　　[0078] 電晶體30的源極電極和汲極電極中的另一個與被用作像素電極的導電層21透過連接部38電連接。另外，與導電層21重疊的位置設置有彩色層41。 　　[0079] 另外，導電層21具有與佈線S2及佈線S3重疊的部分。另外，導電層21較佳為不與位於其兩端的佈線S1及佈線S4重疊。由此，可以減少佈線S1及佈線S4的寄生電容。 　　[0080] 在此，當將佈線S1和佈線S2之間的距離設為距離D1，將佈線S2與佈線S3之間的距離設為距離D2時，較佳為距離D1大於距離D2。由此，可以減少佈線S1與佈線S2之間的寄生電容。 　　[0081] 另外，藉由延長各佈線之間的距離，在製程中在塵埃等附著於佈線之間的情況下，可以容易藉由清洗進行去除，所以可以提高良率。在作為清洗方法使用線狀清洗裝置的情況下，藉由沿著佈線S1等的延伸方向一邊移動基板一邊進行清洗，可以更容易去除塵埃，所以是較佳的。 　　[0082] 另外，在圖3B中，在佈線CS的一部分中具有比其他部分粗的部分。由此，可以降低佈線電阻。另外，也可以在其他佈線中設置比其他部分粗的部分。 　　[0083] 圖3C、圖3D及圖3E分別示出與佈線G2、佈線G3、佈線G4連接的像素PIX2、像素PIX3、像素PIX4的佈局的例子。 　　[0084] 在圖3C中，設置在佈線G2上的半導體層32與佈線S2電連接，並且具有位於佈線S1與佈線S2之間的部分。另外，在圖3D中，設置在佈線G3上的半導體層32與佈線S3電連接，並且具有位於佈線S3與佈線S4之間的部分。另外，在圖3E中，設置在佈線G4上的半導體層32與佈線S4電連接，並且具有位於佈線S3與佈線S4之間的部分。 　　[0085] 另外，圖3B、圖3C、圖3D及圖3E所示的各像素較佳為在為在列方向上在一列上排列的像素時發射相同顏色的像素。可以在重疊於導電層21的區域層疊而配置使相同顏色的光透過的彩色層41。另外，在一行上排列的相鄰的像素較佳為發射與此不同的顏色的像素，在此情況下，像素的結構可以為與圖3B、圖3C、圖3D及圖3E相同的結構，但是只使彩色層41為使不同顏色透過的彩色層。 　　[0086] 在此，藉由作為構成電容器60的一對電極使用具有透光性的材料，可以提高像素的開口率(有效透過面積率)。 　　[0087] 圖4A示出作為構成電容器60的一對電極使用導電層31bt及導電層33bt時的例子。在此，導電層31bt及導電層33bt包括使可見光透過的材料。導電層31bt與佈線CS電連接。另外，導電層33bt與電晶體30的源極電極和汲極電極中的另一個以及被用作像素電極的導電層21電連接。 　　[0088] 圖4B示出將圖4A所示的佈局分為遮蔽可見光的遮光區域40s和使可見光透過的透過區域40t而表示的例子。如此，由於也可以將設置有電容器60的區域用作透過區域40t，所以可以提高開口率，而可以進一步降低功耗。 　　[0089] 圖4C是採用構成電容器60的導電層33bt的一部分兼用作電晶體30的源極電極和汲極電極的另一個的結構的例子。就是說，導電層33bt的一部分與半導體層32的一部分重疊且彼此電連接。 　　[0090] 由此，如圖4D所示，可以進一步擴大透過區域40t的面積。在圖4D中，構成遮光區域40s的只是佈線S1至S4、佈線G1等及佈線CS。由此，可以使透過區域40t的頂面形狀大致左右對稱。由此，可以使在列方向上在一列上排列的四種像素中的顯示區域的形狀大致相等，而可以抑制顯示不均勻的發生。 　　[0091] 在此，一個像素的佔有面積中的透過區域40t的面積的比率越高，越可以增大透過光的光量。例如，像素的佔有面積中的透過區域的面積的比率可以為1%以上且95%以下，較佳為10%以上且95%以下，更佳為15%以上且95%以下。尤其是，較佳為30%以上或50%以上。由此，可以實現低功耗的顯示裝置。另外，像素的佔有面積例如可以藉由用總像素數除像素區域的面積來求出。 　　[0092] [變形例子1] 　　下面示出對相鄰的三個閘極線供應相同的選擇信號時的例子。就是說，由於同時選擇在列方向上相鄰的三個像素，所以具有在每列上排列有三個源極線的結構。 　　[0093] 在此，三個源極線中的位於內側的源極線較佳為以與被用作像素電極的導電層重疊的方式配置。由此，可以縮短各像素電極之間的距離。 　　[0094] 再者，較佳為採用在三個源極線中的位於外側的源極線和位於內側的源極線之間設置有電晶體中的半導體層的一部分的結構。例如在第一至第三源極線依次排列時，採用與第一源極線連接的電晶體以及與第二源極線連接的電晶體的半導體的一部分位於第一源極線和第二源極線之間的結構。再者，採用與第三源極線連接的電晶體的半導體層的一部分位於第二源極線和第三源極線之間的結構。由此，可以成為各源極線和各半導體層之間的節點不與其他源極線交叉的結構。因此，可以減少各源極線之間的寄生電容。 　　[0095] 圖5A示出包括在列方向上在一列上排列的三個像素(像素PIX1、像素PIX2、像素PIX3)的電路圖。一個像素包括電晶體30、液晶元件20以及電容器60。 　　[0096] 圖5B示出與佈線S1及佈線G1被連接的像素的佈局的例子。 　　[0097] 如圖5B示出，佈線G1及佈線CS在行方向(橫方向)上延伸，佈線S1至S3在列方向(縱方向)上延伸。 　　[0098] 在此，當將佈線S1和佈線S2之間的距離設為距離D1，將佈線S2與佈線S3之間的距離設為距離D2時，較佳為距離D1與距離D2大致相同。例如，較佳為距離D2的對距離D1的比(亦即，D2/D1的比)為0.8以上且1.2以下，更佳為0.9以上且1.1以下。由此，可以減少佈線S1和佈線S2之間的寄生電容以及佈線S2和佈線S3之間的寄生電容。 　　[0099] 圖5C、圖5D分別示出連接於佈線G2及佈線G3的像素PIX2、像素PIX3的佈局的例子。 　　[0100] 在圖5C中，設置在佈線G2上的半導體層32電連接於佈線S2，並且具有位於佈線S1與佈線S2之間的部分。另外，電容器60位於佈線S1和佈線S2之間。 　　[0101] 另外，在圖5D中，設置在佈線G3上的半導體層32電連接於佈線S3，並且具有位於佈線S2與佈線S3之間的部分。另外，電容器60位於佈線S2和佈線S3之間。 　　[0102] 以上是變形例子1的說明。 　　[0103] [變形例子2] 　　圖6A及圖6B分別示出不同於圖3B及圖5B中的電晶體30的形狀的例子。在圖6A及圖6B示出的電晶體30中，半導體層32上的源極電極和汲極電極中的一個的形狀為近弧狀，源極電極和汲極電極中的另一個在半導體層32上被配置為與該近弧狀電極的間隔有一定距離。藉由採用上述結構，可以增大電晶體30的通道寬度，而可以使更大電流流過。上述電晶體30的結構特別適用於半導體層32使用非晶矽等的情況。 　　[0104] 另外，圖6A及圖6B示出佈線S1至佈線S4(或佈線S1至S3)的一部分以及佈線CS的一部分具有比其他部分粗的部分的例子。由此，可以降低佈線電阻。 　　[0105] [剖面結構實例1] 　　下面說明顯示裝置的剖面結構的一個實例。 　　[0106] [剖面結構實例1-1] 　　圖7示出對應於圖3B的切割線A1-A2的剖面的一個例子。在此示出作為顯示元件適用透射型液晶元件20的情況下的例子。在圖7中，基板12一側是顯示面一側。 　　[0107] 顯示裝置10具有液晶22夾在基板11與基板12之間的結構。液晶元件20包括：設置在基板11一側的導電層21；設置在基板12一側的導電層23；以及由上述導電層夾持的液晶22。另外，液晶22和導電層21之間設置有配向膜24a，液晶22和導電層23之間設置有配向膜24b。 　　[0108] 導電層21用作像素電極。另外，導電層23用作共用電極等。另外，導電層21及導電層23都具有使可見光透過的功能。由此，液晶元件20是透射型液晶元件。 　　[0109] 基板12的基板11一側的面上設置有彩色層41及遮光層42。以覆蓋彩色層41及遮光層42的方式設置有絕緣層26。以覆蓋絕緣層26的方式設置有導電層23。另外，彩色層41設置在與導電層21重疊的區域中。遮光層42以覆蓋電晶體30及連接部38的方式設置。 　　[0110] 在基板11的外側配置有偏光板39a，在基板12的外側配置有偏光板39b。再者，在偏光板39a的外側設置有背光單元90。 　　[0111] 在基板11上設置有電晶體30及電容器60等。電晶體30被用作像素的選擇電晶體。電晶體30透過連接部38與液晶元件20電連接。 　　[0112] 圖7所示的電晶體30為所謂底閘極型通道蝕刻結構的電晶體。電晶體30包括：被用作閘極電極的導電層31a；被用作閘極絕緣層的絕緣層34；半導體層32；以及被用作源極電極及汲極電極的一對導電層33a及導電層33b。半導體層32中的與導電層31a重疊的部分被用作通道形成區域。半導體層32以與導電層33a或導電層33b接觸的方式設置。 　　[0113] 導電層31a對應於圖3B中的佈線G1的一部分，導電層33a對應於佈線S1的一部分。另外，在後面說明的導電層31b、導電層33c、導電層33d以及導電層33e分別對應於佈線CS、佈線S2、佈線S3以及佈線S4。 　　[0114] 作為半導體層32較佳為使用具有半導體特性的金屬氧化物(也稱為氧化物半導體)。採用氧化物半導體的電晶體不需要多晶矽時所需要的晶化的製程，而可以在大型基板上高良率地形成電晶體。再者，採用氧化物半導體的電晶體可以實現比應用非晶矽時更高的場效移動率。 　　[0115] 電容器60由導電層31b、絕緣層34以及導電層33b構成。另外，在導電層31b上隔著絕緣層34分別設置有導電層33c、導電層33d以及導電層33e。 　　[0116] 以覆蓋電晶體30的方式層疊而設置有絕緣層82和絕緣層81。被用作像素電極的導電層21設置在絕緣層81上。另外，在連接部38中，透過在絕緣層82及絕緣層81中設置的開口，導電層21與導電層33b電連接。絕緣層81較佳為被用作平坦化層。另外，絕緣層82較佳為具有抑制雜質等擴散到電晶體30等的作為保護膜的功能。例如，作為絕緣層82可以使用無機絕緣材料，作為絕緣層81可以使用有機絕緣材料。 　　[0117] [剖面結構實例1-2] 　　圖8示出將彩色層41設置在基板11一側時的例子。由此，可以實現基板12一側的結構的簡化。 　　[0118] 注意，在將彩色層41用作平坦化膜的情況下，也可以採用不設置絕緣層81的結構。 　　[0119] [剖面結構實例1-3] 　　上面作為液晶元件示出一對電極配置在液晶的上下的垂直電場方式液晶元件的例子，但是液晶元件的結構不侷限於此，可以使用各種方式的液晶元件。 　　[0120] 圖9示出採用具有FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件的顯示裝置的剖面示意圖。 　　[0121] 液晶元件20包括：被用作像素電極的導電層21；以及與導電層21隔著絕緣層83重疊的導電層23。導電層23具有狹縫狀或梳齒狀的頂面形狀。 　　[0122] 另外，在上述結構中，在導電層21與導電層23重疊的部分形成有電容，可以將該電容用作電容器60。由此，可以減小像素的佔有面積，所以可以實現高解析度的顯示裝置。另外，可以提高開口率。 　　[0123] 在圖9中採用被用作共用電極的導電層23位於液晶22一側的結構，但是如圖10所示，也可以採用被用作像素電極的導電層21位於液晶22一側的結構。此時，導電層21具有狹縫狀或梳齒狀的頂面形狀。 　　[0124] [剖面結構實例1-4] 　　以下說明作為電容器60等使用透光性的導電膜的情況。 　　[0125] 圖11所示的結構主要在電容器60的結構上與圖7例示的結構不同。圖11所示的結構是對應於圖4A所示的佈局的剖面。 　　[0126] 電容器60具有從基板11一側依次層疊導電層31bt、絕緣層34以及導電層33bt的結構。導電層31bt及導電層33bt分別是具有透光性的導電性材料。例如，可以使用對可見光的穿透率為70%以上且低於100%，較佳為80%以上且低於100%的金屬氧化物膜。 　　[0127] 導電層31bt的一部分以與導電層31b接觸的方式設置，並且彼此電連接。導電層33bt的一部分以與導電層33b接觸的方式設置，並且彼此電連接。 　　[0128] 在此，在層疊而設置金屬氧化物膜與金屬膜的情況下，在金屬膜上形成金屬氧化物膜時，金屬膜的表面會被氧化，有時金屬膜本身的電阻以及金屬膜和金屬氧化物膜之間的接觸電阻會變高。由此，如圖11所示，較佳為在包括金屬氧化物的導電層上設置包含金屬等的導電層。 　　[0129] [剖面結構實例1-5] 　　圖12示出對應於圖4C所示的佈局的剖面。 　　[0130] 在圖12中，導電層33bt的一部分以與半導體層32接觸的方式設置。因此，導電層33bt的一部分被用作電晶體30的源極電極和汲極電極中的一個。 　　[0131] 另外，以與導電層33bt的頂面的一部分接觸的方式設置有導電層21。藉由作為導電層21及導電層33bt分別使用金屬氧化物膜，可以降低它們之間的接觸電阻。 　　[0132] [剖面結構實例1-6] 　　圖13示出：使被用作電晶體的閘極電極的導電層以及被用作電晶體的源極電極及汲極電極的導電層分別為具有透光性的導電膜與具有遮光性的導電膜的疊層結構，並且利用使用半色調遮罩、灰色調遮罩等的曝光技術或者多重曝光技術形成上述疊層結構的例子。由此，可以減少所需要的光罩的數量。 　　[0133] 作為利用上述曝光技術被加工的疊層膜，可以得到具有如下特徵的剖面形狀：上側層的端部位於下側層的端部的內側。 　　[0134] 在電晶體30中，導電層31a的基板11一側設置有導電層31at。另外，被用作源極電極及汲極電極的一對導電層33at及導電層33bt以與半導體層32接觸的方式設置。導電層33a設置在導電層33at上。 　　[0135] 電容器60由導電層33bt的一部分及導電層31bt的一部分構成。另外，構成佈線CS的導電層31b設置在導電層33bt上。 　　[0136] 另外，導電層33c、導電層33d、導電層33e的下方設置有導電層33ct、導電層33dt或導電層33et。 　　[0137] 在此，在製造顯示裝置時，製程中的光微影製程越少，亦即光罩的遮罩數越少，越可以降低製造成本。 　　[0138] 例如，在圖7所示的結構中，基板11一側可以藉由導電層31a等的形成製程、半導體層32的形成製程、導電層33a等的形成製程、用作連接部38的開口的形成製程以及導電層21的形成製程的共五個光微影製程製造。就是說，可以由五個光罩製造背板基板。另一方面，在基板12(相對基板)一側，作為彩色層41及遮光層42的形成方法，如使用噴墨法或網版印刷法，則不需要光罩，所以是較佳的。例如，在設置三個顏色的彩色層41及遮光層42的情況下，與利用光微影法形成的情況相比，可以減少四個以上的光罩。 　　[0139] 以上是剖面結構實例的說明。 　　[0140] [電晶體的結構實例1] 　　以下說明與上述不同的電晶體的結構實例。 　　[0141] 藉由作為以下說明的電晶體的半導體層32使用金屬氧化物，可以構成OS電晶體。在使用OS電晶體的情況下，在影像沒有變化期間或者變化在一定程度以下期間，可以將視頻信號的更新頻率設定為極低，而可以實現功耗的下降。 　　[0142] 在圖14A所示的電晶體中，在半導體層32的通道形成區域中設置有絕緣層84。絕緣層84被用作在對導電層33a及33b進行蝕刻時的蝕刻停止層。 　　[0143] 圖14B所示的電晶體具有絕緣層84以覆蓋半導體層32的方式延伸在絕緣層34上的結構。在此情況下，導電層33a及導電層33b透過設置在絕緣層84中的開口與半導體層32連接。 　　[0144] 圖14C所示的電晶體包括絕緣層85、導電層86。絕緣層85以覆蓋半導體層32、導電層33a、導電層33b的方式設置。另外，導電層86設置在絕緣層85上，並且具有與半導體層32重疊的區域。 　　[0145] 導電層86位於夾著半導體層32與導電層31相對的位置。在導電層31為第一閘極電極時，導電層86可以被用作第二閘極電極。藉由對導電層31及導電層86供應相同的電位，可以提高電晶體的開通狀態電流。另外，藉由對導電層31和導電層86中的一個供應用來控制臨界電壓的電位並且對另一個供應用來驅動的電位，可以控制電晶體的臨界電壓。 　　[0146] 注意，在圖14A至圖14C中示出半導體層32的端部位於導電層31的端部的外側的例子，但不侷限於此，也可以採用半導體層32的端部位於導電層31的端部的內側的結構。 　　[0147] 圖14D所示的電晶體是頂閘極結構的電晶體，被用作閘極電極的導電層31設置在半導體層32的上方(與被形成面相反的一側)。另外，在半導體層32上疊層而形成有絕緣層34與導電層31。另外，絕緣層82以覆蓋半導體層32的頂面及側端部、導電層31的方式設置。導電層33a及導電層33b設置在絕緣層82上。導電層33a及導電層33b透過設置在絕緣層82中的開口與半導體層32連接。 　　[0148] 注意，雖然在此示出了絕緣層34不存在於不與導電層31重疊的部分中的例子，但是絕緣層34也可以覆蓋半導體層32的頂面及側端部。 　　[0149] 在圖14D所示的電晶體中，容易拉開導電層31與導電層33a或導電層33b之間的物理距離，由此可以減少這些導電層之間的寄生電容。 　　[0150] 圖14E所示的電晶體與圖14D的不同之處在於：圖14E所示的電晶體包括導電層87及絕緣層88。導電層87具有與半導體層32重疊的區域。另外，絕緣層88以覆蓋導電層87的方式設置。 　　[0151] 導電層87被用作第二閘極電極。因此，可以提高開通狀態電流，並且可以控制臨界電壓。 　　[0152] 以上是電晶體的結構實例1的說明。 　　[0153] [剖面結構實例2] 　　以下說明作為電晶體的半導體層使用矽時的顯示裝置的剖面結構實例。 　　[0154] [剖面結構實例2-1] 　　圖15所示的結構與上述剖面結構實例1-1(圖7)主要不同之處在於：電晶體30的結構不同。 　　[0155] 圖15所示的電晶體30為所謂底閘極型通道蝕刻結構的電晶體。電晶體30包括：被用作閘極電極的導電層31；被用作閘極絕緣層的絕緣層34；半導體層32；被用作源極區域及汲極區域的一對雜質半導體層35；以及被用作源極電極及汲極電極的一對導電層33a及導電層33b。半導體層32中的與導電層31重疊的部分被用作通道形成區域。半導體層32與雜質半導體層35以接觸的方式設置，雜質半導體層35與導電層33a或導電層33b以接觸的方式設置。 　　[0156] 作為半導體層32，較佳為使用包含矽的半導體。例如，可以使用非晶矽、微晶矽或多晶矽等。尤其是，使用非晶矽時可以高良率地形成在大型基板上，所以是較佳的。本發明的一個實施方式的顯示裝置即使利用使用場效移動率較低的非晶矽的電晶體也可以進行良好的顯示。在使用非晶矽時，較佳為使用利用氫實現懸鍵的終結的氫化非晶矽(有時記為a-Si：H)。 　　[0157] 構成雜質半導體層35的雜質半導體膜使用對其添加賦予一種導電類型的雜質元素的半導體來形成。當電晶體為n型時，作為添加有賦予一種導電型的雜質元素的半導體，例如可以舉出添加有P或As的矽。或者，當電晶體為p型時，作為添加有賦予一種導電型的雜質元素，例如可以添加B，但是電晶體較佳為n型。雜質半導體層35可使用非晶半導體或者如微晶半導體等的結晶半導體來形成。 　　[0158] [剖面結構實例2-2] 　　圖16示出彩色層41設置在基板11一側時的例子。電晶體30的結構以外的部分，可以參照上述剖面結構實例1-2。 　　[0159] [剖面結構實例2-3] 　　圖17、圖18示出包括採用FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件的顯示裝置的剖面示意圖。電晶體30的結構以外的部分，可以參照上述剖面結構實例1-3。 　　[0160] 以上是剖面結構實例2的說明。 　　[0161] [電晶體的結構實例2] 　　以下說明與上述不同的電晶體的結構實例。 　　[0162] 圖19A所示的電晶體在半導體層32與雜質半導體層35之間包括半導體層37。 　　[0163] 半導體層37可以由與半導體層32相同的半導體膜形成。半導體層37可以被用作在對半導體層35進行蝕刻時防止半導體層32由於蝕刻而消失的蝕刻停止層。注意，圖19A示出半導體層37左右分離的例子，但是半導體層37的一部分也可以覆蓋半導體層32的通道形成區域。 　　[0164] 另外，半導體層37也可以包括其濃度低於雜質半導體層35的雜質。由此，可以將半導體層37用作LDD(Lightly Doped Drain)區域，而可以抑制驅動電晶體時的熱載子劣化。 　　[0165] 在圖19B所示的電晶體中，在半導體層32的通道形成區域上設置有絕緣層84。絕緣層84被用作在對雜質半導體層35進行蝕刻時的蝕刻停止層。 　　[0166] 圖19C所示的電晶體包括代替半導體層32的半導體層32p。半導體層32p包括高結晶性的半導體膜。例如，半導體層32p包括多晶半導體或單晶半導體。由此，可以實現場效移動率高的電晶體。 　　[0167] 圖19D所示的電晶體在半導體層32的通道形成區域中包括半導體層32p。例如藉由對成為半導體層32的半導體膜照射雷射等而產生局部晶化，由此可以形成圖19D所示的電晶體。由此，可以實現場效移動率高的電晶體。 　　[0168] 圖19E所示的電晶體在圖19A所示的電晶體的半導體層32的通道形成區域中包括具有結晶性的半導體層32p。 　　[0169] 圖19F所示的電晶體在圖19B所示的電晶體的半導體層32的通道形成區域中包括具有結晶性的半導體層32p。 　　[0170] 以上是電晶體的結構實例2的說明。 　　[0171] [導電層的形狀] 　　作為可以用於閘極線及源極線等佈線的導電膜，使用金屬及合金等低電阻的材料時可以降低佈線電阻，所以是較佳的。另外，在採用大螢幕的顯示裝置的情況下，增大佈線的寬度也是有效的。但是，上述導電膜不使可見光透過，所以在透射型的液晶顯示裝置中，隨著佈線本身的寬度增大或者佈線的數量增加，有時會導致開口率下降。 　　[0172] 於是，藉由改良導電膜的端部的形狀，可以高效地提取背光單元的光。 　　[0173] 圖20A示出構成源極線等的導電層33及其附近的剖面圖。導電層33的端部為倒錐形。 　　[0174] 在此，錐角是指：薄膜的端部中的其底面(與被形成面接觸的面)與其側面所形成的角度。錐角大於0度且小於180度。另外，錐角小於90度時稱為正錐形，大於90度時稱為倒錐形。 　　[0175] 如圖20A所示，藉由使導電層33具有倒錐形形狀，從背光單元入射的光50的一部分被導電層33的側面反射，到達液晶22。其結果，與導電層33的側面是垂直時以及是正錐形時相比，可以提高光取出效率。 　　[0176] 在此，導電層33的錐角較佳為大於90度且小於135度，更佳為91度以上且120度以下，進一步較佳為95度以上且110度以下。 　　[0177] 另外，圖20B示出構成閘極線等的導電層31具有倒錐形形狀的情況的例子。藉由除了導電層33以外還使導電層31為倒錐形形狀，可以更有效地提高光取出效率。 　　[0178] 以上是佈線的形狀的說明。 　　[0179] [各組件] 　　下面，說明上述各組件。 　　[0180] [基板] 　　顯示面板所包括的基板可以使用具有平坦面的材料。作為提取來自顯示元件的光的基板，使用使該光透過的材料。例如，可以使用玻璃、石英、陶瓷、藍寶石或有機樹脂等的材料。 　　[0181] 藉由使用厚度薄的基板，可以實現顯示面板的輕量化及薄型化。再者，藉由使用其厚度允許其具有撓性的基板，可以實現具有撓性的顯示面板。或者，可以將薄得足以具有撓性的玻璃等用於基板。或者，可以使用玻璃與樹脂材料由黏合層貼合在一起的複合材料。 　　[0182] [電晶體] 　　電晶體包括被用作閘極電極的導電層、半導體層、被用作源極電極的導電層、被用作汲極電極的導電層以及被用作閘極絕緣層的絕緣層。 　　[0183] 注意，對本發明的一個實施方式的顯示裝置所包括的電晶體的結構沒有特別的限制。例如，可以採用平面型電晶體、交錯型電晶體或反交錯型電晶體。另外，還可以採用頂閘極型或底閘極型的電晶體結構。或者，也可以在通道的上下設置有閘極電極。 　　[0184] 對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。 　　[0185] 此外，作為用於電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型地，可以使用包含銦的金屬氧化物等，例如可以使用後面說明的CAC-OS等。 　　[0186] 另外，使用其能帶間隙比矽寬且載子密度小的金屬氧化物的電晶體由於其關閉狀態電流低，因此能夠長期間保持儲存於與電晶體串聯連接的電容器中的電荷。 　　[0187] 作為半導體層例如可以採用包含銦、鋅及M(鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹或鉿等金屬)的以“In-M-Zn類氧化物”表示的膜。 　　[0188] 當構成半導體層的金屬氧化物為In-M-Zn類氧化物時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子個數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等。注意，所形成的半導體層的原子個數比分別可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。 　　[0189] 本實施方式所示的底閘極結構的電晶體由於能夠減少製程，所以是較佳的。另外，此時藉由使用金屬氧化物，可以在比多晶矽低的溫度下形成金屬氧化物，並且作為半導體層下方的佈線或電極的材料及基板材料可以使用耐熱性低的材料，由此可以擴大材料的選擇範圍。例如，可以適當地使用極大面積的玻璃基板等。 　　[0190] 作為半導體層，可以使用載子密度低的金屬氧化物膜。例如，作為半導體層可以使用載子密度為1´1017 /cm3 以下，較佳為1´1015 /cm3 以下，更佳為1´1013 /cm3 以下，進一步較佳為1´1011 /cm3 以下，更進一步較佳為小於1´1010 /cm3 ，1´10-9 /cm3 以上的金屬氧化物。將這樣的金屬氧化物稱為高純度本質或實質上高純度本質的金屬氧化物。由此，因為雜質濃度及缺陷能階密度低，因此可以說該金屬氧化物是具有穩定的特性的金屬氧化物。 　　[0191] 注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。 　　[0192] 當構成半導體層的金屬氧化物包含第14族元素之一的矽或碳時，半導體層中的氧缺陷增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2´1018 atoms/cm3 以下，較佳為2´1017 atoms/cm3 以下。 　　[0193] 另外，有時當鹼金屬及鹼土金屬與金屬氧化物鍵合時會生成載子，而使電晶體的關閉狀態電流增大。因此，將藉由二次離子質譜分析法測得的半導體層的鹼金屬或鹼土金屬的濃度設定為1´1018 atoms/cm3 以下，較佳為2´1016 atoms/cm3 以下。 　　[0194] 另外，當構成半導體層的金屬氧化物含有氮時會生成作為載子的電子，載子密度增加而容易n型化。其結果，使用含有氮的金屬氧化物的電晶體容易變為常開特性。因此，藉由二次離子質譜分析法測得的半導體層的氮濃度較佳為5´1018 atoms/cm3 以下。 　　[0195] 氧化物半導體分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous-like oxide semiconductor)以及非晶氧化物半導體等。 　　[0196] 另外，作為本發明的一個實施方式所公開的電晶體的半導體層可以使用CAC-OS(Cloud-Aligned Composite oxide semiconductor)。 　　[0197] 另外，本發明的一個實施方式所公開的電晶體的半導體層可以適當地使用上述非單晶氧化物半導體或CAC-OS。另外，作為非單晶氧化物半導體，可以適當地使用nc-OS或CAAC-OS。 　　[0198] 另外，在本發明的一個實施方式中，作為電晶體的半導體層較佳為使用CAC-OS。藉由使用CAC-OS，可以對電晶體賦予高電特性或高可靠性。 　　[0199] 另外，半導體層也可以為包括CAAC-OS的區域、多晶氧化物半導體的區域、nc-OS的區域、a-like OS的區域以及非晶氧化物半導體的區域中的兩種以上的混合膜。作為混合膜，有時具有例如包括上述區域中的任兩種以上區域的單層結構或疊層結構。 　　[0200] áCAC-OS的構成ñ 　　以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。 　　[0201] CAC-OS例如是指材料的一種構成，其中構成金屬氧化物的元素以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸不均勻地分佈。注意，在下面也將在金屬氧化物中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。 　　[0202] 金屬氧化物較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。 　　[0203] 例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1 (X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2 ZnY2 OZ2 (X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3 (X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4 ZnY4 OZ4 (X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1 或InX2 ZnY2 OZ2 均勻地分佈在膜中的構成(以下，也稱為雲狀)。 　　[0204] 換言之，CAC-OS是具有以GaOX3 為主要成分的區域和以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域混在一起的構成的複合金屬氧化物。在本說明書中，例如，當第一區域的In與元素M的原子個數比大於第二區域的In與元素M的原子個數比時，第一區域的In濃度高於第二區域。 　　[0205] 注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3 (ZnO)m1 (m1為自然數)或In( 1 + x0 ) Ga( 1-x0 ) O3 (ZnO)m0 (-1≤x0≤1，m0為任意數)表示的結晶性化合物。 　　[0206] 上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。 　　[0207] 另一方面，CAC-OS與金屬氧化物的材料構成有關。CAC-OS是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此，在CAC-OS中，結晶結構是次要因素。 　　[0208] CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。 　　[0209] 注意，有時觀察不到以GaOX3 為主要成分的區域與以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域之間的明確的邊界。 　　[0210] 在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域和一部分中觀察到以In為主要成分的奈米粒子狀區域分別以馬賽克狀無規律地分散。 　　[0211] CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。另外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。 　　[0212] CAC-OS具有如下特徵：藉由X射線繞射(XRD：X-ray diffraction)測定法之一的out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。 　　[0213] 另外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構是在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。 　　[0214] 另外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析影像，可確認到：具有以GaOX3 為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域不均勻地分佈而混合的構成。 　　[0215] CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3 等為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。 　　[0216] 在此，以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域的導電性高於以GaOX3 等為主要成分的區域。換言之，當載子流過以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域時，呈現金屬氧化物的導電性。因此，當以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域在金屬氧化物中以雲狀分佈時，可以實現高場效移動率(m)。 　　[0217] 另一方面，以GaOX3 等為主要成分的區域的絕緣性高於以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域。換言之，當以GaOX3 等為主要成分的區域在金屬氧化物中分佈時，可以抑制洩漏電流而實現良好的切換工作。 　　[0218] 因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3 等的絕緣性及起因於InX2 ZnY2 OZ2 或InOX1 的導電性的互補作用可以實現高開通狀態電流(Ion )及高場效移動率(m)。 　　[0219] 另外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適於顯示器等各種半導體裝置。 　　[0220] 由於在半導體層中具有CAC-OS的電晶體的場效移動率高並驅動能力高，所以藉由將該電晶體用於驅動電路，典型地是生成閘極信號的掃描線驅動電路，可以提供邊框寬度窄(也稱為窄邊框)的顯示裝置。另外，藉由將該電晶體用於顯示裝置所包括的信號線驅動電路(尤其是，與信號線驅動電路所包括的移位暫存器的輸出端子連接的解多工器)，可以提供連接於顯示裝置的佈線數少的顯示裝置。 　　[0221] 另外，在半導體層具有CAC-OS的電晶體像使用低溫多矽的電晶體那樣不需要進行雷射晶化製程。由此，即使為使用大面積基板的顯示裝置，也可以減少製造成本。再者，藉由在Ultra High Definition (“4K解析度”、“4K2K”、“4K”)和Super High Definition (“8K解析度”、“8K4K”、“8K”)等高解析度的大型顯示裝置中將在半導體層具有CAC-OS的電晶體用於驅動電路及顯示部，可以實現短時間的寫入及顯示不良的降低，所以是較佳的。 　　[0222] 另外，可以將矽用於電晶體的形成有通道的半導體。在作為矽尤其使用非晶矽時，可以在大型基板上高良率地形成電晶體。在利用非晶矽時，較佳為使用利用氫實現懸鍵的終結的氫化非晶矽(有時記為a-Si：H)。 　　[0223] 另外，也可以使用微晶矽、多晶矽、單晶矽等具有結晶性的矽。尤其是，多晶矽與單晶矽相比能夠在低溫下形成，並且其場效移動率和可靠性比非晶矽高。 　　[0224] 在採用矽時，較佳的是，在半導體層和源極電極或汲極電極之間設置添加賦予一種導電類型的雜質元素的雜質半導體層。當電晶體為n型時，作為添加有賦予一種導電型的雜質元素的半導體，例如可以舉出添加有P或As的矽。或者，當電晶體為p型時，作為添加有賦予一種導電型的雜質元素，例如可以添加B，但是電晶體較佳為n型。雜質半導體層可使用非晶半導體或者如微晶半導體的結晶半導體來形成。 　　[0225] 本實施方式所示的底閘極結構的電晶體由於能夠減少製程，所以是較佳的。另外，此時藉由使用非晶矽，可以在比多晶矽低的溫度下形成，並且作為半導體層下方的佈線或電極的材料及基板材料可以使用耐熱性低的材料，由此可以擴大材料的選擇範圍。例如，可以適當地使用極大面積的玻璃基板等。另一方面，頂閘極型電晶體容易自對準地形成雜質區域，從而可以減少特性的不均勻等，所以是較佳的。此時，有時尤其適合於多晶矽或單晶矽等。 　　[0226] [導電層] 　　作為可用於電晶體的閘極、源極及汲極和構成顯示裝置的各種佈線及電極等導電層的材料，可以舉出鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以上述金屬為主要成分的合金等。另外，可以以單層或疊層結構使用包含這些材料的膜。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，可以使用氧化銦、氧化錫或氧化鋅等氧化物。另外，藉由使用包含錳的銅，可以提高蝕刻時的形狀的控制性，所以是較佳的。 　　[0227] 另外，作為除了電晶體的閘極、源極以及汲極以外還可以用於構成顯示裝置的各種佈線及電極等的導電層的具有透光性的導電性材料，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等導電氧化物或石墨烯。或者，可以使用金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含該金屬材料的合金材料。或者，還可以使用該金屬材料的氮化物(例如，氮化鈦)等。另外，當使用金屬材料、合金材料(或者它們的氮化物)時，可以將其形成得薄到具有透光性。另外，可以將上述材料的疊層膜用作導電層。例如，藉由使用銀和鎂的合金與銦錫氧化物的疊層膜等，可以提高導電性，所以是較佳的。上述材料也可以用於構成顯示裝置的各種佈線及電極等的導電層、顯示元件所包括的導電層(被用作像素電極及共用電極的導電層)。 　　[0228] 另外，作為具有透光性的導電性材料，較佳為使用藉由包含雜質元素等而實現低電阻化的氧化物半導體(氧化物導電體(OC：Oxide Conductor))。 　　[0229] [絕緣層] 　　作為可用於各絕緣層的絕緣材料，例如可以使用丙烯酸樹脂、環氧樹脂等樹脂、具有矽氧烷鍵的樹脂、無機絕緣材料諸如氧化矽、氧氮化矽、氮氧化矽、氮化矽或氧化鋁等。 　　[0230] 作為透水性低的絕緣膜，可以舉出氮化矽膜、氮氧化矽膜等含有氮及矽的膜以及氮化鋁膜等含有氮及鋁的膜等。另外，也可以使用氧化矽膜、氧氮化矽膜以及氧化鋁膜等。 　　[0231] [液晶元件] 　　作為液晶元件，例如可以採用使用VA(Vertical Alignment：垂直配向)模式的液晶元件。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：超視覺)模式等。 　　[0232] 另外，作為液晶元件，可以採用使用各種模式的液晶元件。例如，除了VA模式以外，可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、FFS模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等的液晶元件。 　　[0233] 另外，液晶元件是利用液晶的光學調變作用而控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal：聚合物分散液晶)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。 　　[0234] 另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所適用的模式或設計可以採用適當的液晶材料。 　　[0235] 另外，為了控制液晶的配向，可以設置配向膜。在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。另外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良及破損。 　　[0236] 另外，作為液晶元件，可以舉出透射型液晶元件、反射型液晶元件、半透射型液晶元件等。 　　[0237] 在本發明的一個實施方式中，尤其可以適當地採用透射型液晶元件。 　　[0238] 當採用透射型液晶元件或半透射型液晶元件時，以夾著一對基板的方式設置兩個偏光板。另外，在一個偏光板的外側設置背光源。背光源可以是直下型背光源，也可以是邊緣照明型背光源。當使用具備LED(Light Emitting Diode：發光二極體)的直下型背光源時，容易進行區域調光(local dimming)處理，由此可以提高對比度，所以是較佳的。另外，當使用邊緣照明型背光源時，可以將包括背光源的模組形成得較薄，所以是較佳的。 　　[0239] 另外，藉由使邊緣照明型背光源為關閉狀態，可以進行透空顯示。 　　[0240] [彩色層] 　　作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。 　　[0241] [遮光層] 　　作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的設備以外，還可以實現製程簡化，因此是較佳的。 　　[0242] 以上是各組件的說明。 　　[0243] 本實施方式所示的結構實例、製造方法實例及對應於這些實例的圖式等的至少一部分可以與其他結構實例、製造方法實例或圖式等適當地組合而實施。 　　[0244] 本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。 　　[0245] 實施方式2 　　在本實施方式中，對能夠用於電晶體的半導體層的多晶矽的晶化方法及雷射晶化裝置的一個例子進行說明。 　　[0246] 為了形成結晶性良好的多晶矽層，較佳為採用在基板上形成非晶矽層並對該非晶矽層照射雷射而進行晶化的方法。例如，作為雷射使用線狀光束，一邊移動基板一邊將該線狀光束照射到非晶矽層，由此可以在基板上的所希望的區域形成多晶矽層。 　　[0247] 使用線狀光束的方法的生產量比較好。然而，使用線狀光束的方法是將雷射以相對地移動的方式多次照射到一個區域的方法，因此，雷射的輸出變動及起因於雷射的輸出變動的光束分佈的變化容易導致結晶性不均勻。例如，當將用該方法晶化的半導體層用於顯示裝置的像素所包括的電晶體時，有時在顯示螢幕上出現起因於結晶性不均勻的無規則的條紋。 　　[0248] 另外，理想的是線狀光束的長度為基板的一邊的長度以上，但是線狀光束的長度受到雷射振盪器的輸出和光學系統的結構的限制。因此，當對大型基板進行處理時，對基板面內折回地照射雷射是現實的。因此，產生重複照射雷射的區域。該區域的結晶性容易與其他區域的結晶性不同，因此該區域有時發生顯示不均勻。 　　[0249] 為了抑制上述問題的發生，也可以對基板上的非晶矽層局部性地照射雷射而使其晶化。藉由局部性地照射雷射，容易形成結晶性不均勻少的多晶矽層。 　　[0250] 圖21A是說明對形成在基板上的非晶矽層局部性地照射雷射的方法的圖。 　　[0251] 從光學系統單元821射出的雷射826被鏡子822反射而入射到微透鏡陣列823。微透鏡陣列823集聚雷射826而形成多個雷射光束827。 　　[0252] 形成有非晶矽層840的基板830固定在載物台815。藉由對非晶矽層840照射多個雷射光束827，可以同時形成多個多晶矽層841。 　　[0253] 微透鏡陣列823所包括的各微透鏡較佳為以顯示裝置的像素間距設置。或者，也可以以像素間距的整數倍的間隔設置。無論採用上述任何方式，都可以藉由反復在X方向或Y方向上移動載物台815並照射雷射來在對應於所有的像素的區域形成多晶矽層。 　　[0254] 例如，在微透鏡陣列823以像素間距具有M行N列(M和N為自然數)的微透鏡的情況下，首先，藉由對指定的開始位置照射雷射，可以形成M行N列的多晶矽層841。然後，在行方向上移動載物台815相當於N列的距離並照射雷射，進一步形成M行N列的多晶矽層841，由此可以形成M行2N列的多晶矽層841。藉由反復進行該製程，可以在所希望的區域形成多個多晶矽層841。另外，在折回地照射雷射的情況下，反復進行在行方向上移動載物台815相當於N列的距離並照射雷射的製程及在列方向上移動載物台815相當於M行的距離並照射雷射的製程。 　　[0255] 另外，藉由適當地調節雷射的振盪頻率及載物台815的移動速度，即使是一邊在一個方向上移動載物台815一邊照射雷射的方法，也可以以像素間距形成多晶矽層。 　　[0256] 例如可以將雷射光束827的尺寸設定為包括一個電晶體的半導體層整體的程度的面積。或者，可以將其設定為包括一個電晶體的通道區域整體的程度的面積。或者，可以將其設定為包括一個電晶體的通道區域的一部分的程度的面積。雷射光束827的尺寸根據所需要的電晶體的電特性適當地設定即可。 　　[0257] 另外，在製造一個像素包括多個電晶體的顯示裝置的情況下，可以將雷射光束827的尺寸設定為包括一個像素內的各電晶體的半導體層整體的程度的面積。另外，也可以將雷射光束827的尺寸設定為包括多個像素所包括的電晶體的半導體層整體的程度的面積。 　　[0258] 另外，如圖22A所示，也可以在鏡子822與微透鏡陣列823之間設置遮罩824。遮罩824中設置有對應於各微透鏡的多個開口。可以將該開口的形狀反映到雷射光束827的形狀，如圖22A所示，在遮罩824包括圓形開口的情況下，可以獲得圓形雷射光束827。另外，在遮罩824包括矩形開口的情況下，可以獲得矩形雷射光束827。例如，遮罩824在只想使電晶體的通道區域晶化的情況等下有效。另外，如圖22B所示，也可以將遮罩824設置在光學系統單元821與鏡子822之間。 　　[0259] 圖21B是說明對可用於上述局部性的雷射照射製程的雷射晶化裝置的主要結構的立體圖。雷射晶化裝置包括作為X-Y載物台的組件的移動機構812、移動機構813及載物台815。另外，還包括用來對雷射光束827進行成型的雷射振盪器820、光學系統單元821、鏡子822及微透鏡陣列823。 　　[0260] 移動機構812及移動機構813具有在水平方向上進行往復直線運動的功能。作為對移動機構812及移動機構813供應動力的機構，例如可以使用用電動機驅動的滾珠螺桿機構816等。移動機構812及移動機構813的各移動方向垂直地相交，所以固定在移動機構813的載物台815可以在X方向及Y方向上自如地移動。 　　[0261] 載物台815包括真空吸著機構等固定機構，可以固定基板830等。另外，載物台815也可以根據需要包括加熱機構。另外，雖然未圖示，但是載物台815包括彈力頂出杆及其上下機構，在將基板830等搬出或搬入時，可以在上下方向上移動基板830等。 　　[0262] 雷射振盪器820能夠輸出具有適於處理目的的波長及強度的光即可，較佳為使用脈衝雷射器，但是也可以使用CW雷射器。典型的是，使用能夠照射波長為351nm至353nm(XeF)或308nm(XeCl)等的紫外光的準分子雷射器。或者，也可以使用固體雷射(YAG雷射、光纖雷射等)的二倍頻(515nm、532nm等)或者三倍頻(343nm、355nm等)。另外，也可以設置多個雷射振盪器820。 　　[0263] 光學系統單元821例如包括鏡子、光束擴展器、光束均質器等，可以使從雷射振盪器820輸出的雷射825的能量的面內分佈均勻且擴展。 　　[0264] 作為鏡子822，例如可以使用介電質多層膜鏡子，以使雷射的入射角大致為45°的方式設置。微透鏡陣列823例如可以具有在石英板的頂面或頂底面上設置有多個凸透鏡的形狀。 　　[0265] 藉由採用上述雷射晶化裝置，可以形成結晶性不均勻少的多晶矽層。 　　[0266] 本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。 　　[0267] 實施方式3 　　在本實施方式中，參照圖式對本發明的一個實施方式的電子裝置進行說明。 　　[0268] 以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高解析度的電子裝置。此外，可以實現兼具高解析度及大螢幕特性的電子裝置。 　　[0269] 在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。此外，顯示部的螢幕尺寸可以為對角線20英寸以上、30英寸以上、50英寸以上、60英寸以上或70英寸以上。 　　[0270] 作為電子裝置，例如除了電視機、桌上型或膝上型個人電腦、用於電腦等的顯示器、數位看板、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。 　　[0271] 可以將本發明的一個實施方式的電子裝置或照明設備沿著房屋或高樓的內壁或外壁、汽車的內部裝飾或外部裝飾的曲面組裝。 　　[0272] 本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或資料等。另外，在電子裝置包括天線及二次電池時，可以用天線進行非接觸電力傳送。 　　[0273] 本發明的一個實施方式的電子裝置也可以包括感測器(該感測器具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。 　　[0274] 本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。 　　[0275] 圖23A示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7000。在此示出利用支架7103支撐外殼7101的結構。 　　[0276] 可以對顯示部7000適用本發明的一個實施方式的顯示裝置。 　　[0277] 可以藉由利用外殼7101所具備的操作開關或另外提供的遙控器7111進行圖23A所示的電視機7100的操作。另外，也可以在顯示部7000中具備觸控感測器，也可以藉由用指頭等觸摸顯示部7000進行顯示部7000的操作。另外，也可以在遙控器7111中具備顯示從該遙控器7111輸出的資料的顯示部。藉由利用遙控器7111所具備的操作鍵或觸控面板，可以進行頻道及音量的操作，並可以對顯示在顯示部7000上的影像進行操作。 　　[0278] 另外，電視機7100具備接收機及數據機等。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機將電視機連接到有線或無線方式的通訊網路，從而進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。 　　[0279] 圖23B示出筆記型個人電腦7200。筆記型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7000。 　　[0280] 可以對顯示部7000適用本發明的一個實施方式的顯示裝置。 　　[0281] 圖23C和圖23D示出數位看板的例子。 　　[0282] 圖23C所示的數位看板7300包括外殼7301、顯示部7000及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器、麥克風等。 　　[0283] 圖23D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7000。 　　[0284] 在圖23C和圖23D中，可以對顯示部7000適用本發明的一個實施方式的顯示裝置。 　　[0285] 顯示部7000越大，一次能夠提供的資訊量越多。顯示部7000越大，越容易吸引人的注意，例如可以提高廣告宣傳效果。 　　[0286] 藉由將觸控面板用於顯示部7000，不僅可以在顯示部7000上顯示靜態影像或動態影像，使用者還能夠直覺性地進行操作，所以是較佳的。另外，在用於提供路線資訊或交通資訊等資訊的用途時，可以藉由直覺性的操作提高易用性。 　　[0287] 如圖23C和圖23D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備7411聯動。例如，顯示在顯示部7000上的廣告資訊可以顯示在資訊終端設備7311或資訊終端設備7411的螢幕。此外，藉由操作資訊終端設備7311或資訊終端設備7411，可以切換顯示部7000的顯示。 　　[0288] 此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311或資訊終端設備7411的螢幕為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。 　　[0289] 本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。 　　[0290] 實施方式4 　　在本實施方式中，參照圖式對能夠應用本發明的一個實施方式的顯示裝置的電視機的例子進行說明。 　　[0291] 圖24A示出電視機600的方塊圖。 　　[0292] 本說明書的方塊圖示出在獨立的方塊中根據其功能進行分類的組件，但是，實際的組件難以根據功能被清楚地劃分，一個組件有時具有多個功能。 　　[0293] 電視機600包括控制部601、記憶部602、通訊控制部603、影像處理電路604、解碼器電路605、影像信號接收部606、時序控制器607、源極驅動器608、閘極驅動器609、顯示面板620等。 　　[0294] 上述實施方式所示的顯示裝置可以適用於圖24A中的顯示面板620。由此，可以實現大型、高解析度且可見度優異的電視機600。 　　[0295] 控制部601例如可以被用作中央處理器(CPU：Central Processing Unit)。例如控制部601具有藉由系統匯流排630控制記憶部602、通訊控制部603、影像處理電路604、解碼器電路605及影像信號接收部606等的元件的功能。 　　[0296] 在控制部601與各元件之間藉由系統匯流排630傳輸信號。此外，控制部601具有對從藉由系統匯流排630連接的各元件輸入的信號進行處理的功能、生成向各元件輸出的信號的功能等，由此可以總體控制連接於系統匯流排630的各元件。 　　[0297] 記憶部602被用作控制部601及影像處理電路604能夠存取的暫存器、快取記憶體、主記憶體、二次記憶體等。 　　[0298] 作為能夠用作二次記憶體的記憶體裝置例如可以使用應用可重寫的非揮發性記憶元件的記憶體裝置。例如，可以使用快閃記憶體、MRAM(Magnetoresistive Random Access Memory：磁阻隨機存取記憶體)、PRAM(Phase change RAM：相變隨機存取記憶體)、ReRAM(Resistive RAM：電阻隨機存取記憶體)、FeRAM(Ferroelectric RAM：鐵電隨機存取記憶體)等。 　　[0299] 作為能夠被用作暫存器、快取記憶體、主記憶體等暫時記憶體的記憶體裝置，也可以使用DRAM(Dynamic RAM：動態隨機存取記憶體)、SRAM(Static Random Access Memory：靜態隨機存取記憶體)等揮發性記憶元件。 　　[0300] 例如，設置在主記憶體中的RAM，例如可以使用DRAM，虛擬地分配並使用作為控制部601的工作空間的記憶體空間。儲存在記憶部602中的作業系統、應用程式、程式模組、程式資料等在執行時被載入於RAM中。被載入於RAM中的這些資料、程式或程式模組被控制部601直接存取並操作。 　　[0301] 另一方面，可以在ROM中容納不需要改寫的BIOS(Basic Input/Output System：基本輸入/輸出系統)或韌體等。作為ROM，可以使用遮罩式ROM、OTPROM(One Time Programmable Read Only Memory：一次可程式唯讀記憶體)、EPROM(Erasable Programmable Read Only Memory：可擦除可程式唯讀記憶體)等。作為EPROM，可以舉出藉由紫外線照射可以消除存儲資料的UV-EPROM(Ultra-Violet Erasable Programmable Read Only Memory：紫外線-可擦除可程式唯讀記憶體)、EEPROM(Electrically Erasable Programmable Read Only Memory：電子式可抹除可程式唯讀記憶體)以及快閃記憶體等。 　　[0302] 此外，除了記憶部602還可以連接可拆卸記憶體裝置。例如，較佳為包括與被用作存放裝置(storage device)的硬式磁碟機(Hard Disk Drive：HDD)或固體狀態驅動機(Solid State Drive：SSD)等儲存媒體驅動器或者快閃記憶體、藍光光碟、DVD等記錄介質連接的端子。由此，可以記錄影像。 　　[0303] 通訊控制部603具有控制藉由電腦網路進行的通訊的功能。例如，通訊控制部603根據來自控制部601的指令控制用來連接到電腦網路的控制信號，而向電腦網路發送該信號。由此，可以連接於作為World Wide Web(WWW：環球網)的基礎的網際網路、內聯網、外聯網、PAN(Personal Area Network：個人網)、LAN(Local Area Network：局域網)、CAN(Campus Area Network：校園網)、MAN(Metropolitan Area Network：都會區網路)、WAN(Wide Area Network：廣域網路)、GAN(Global Area Network：全球網)等電腦網路，來進行通訊。 　　[0304] 通訊控制部603具有使用Wi-Fi(註冊商標)、Bluetooth(註冊商標)、ZigBee(註冊商標)等通訊標準與電腦網路或其他電子裝置進行通訊的功能。 　　[0305] 通訊控制部603也可以具有以無線方式通訊的功能。例如可以設置天線及高頻電路(RF電路)，進行RF信號的發送和接收。高頻電路是用來將各國法制所規定的頻帶的電磁信號與電信號彼此變換且使用該電磁信號以無線方式與其他通訊設備進行通訊的電路。作為實用性的頻帶，一般使用幾十kHz至幾十GHz的頻帶。連接於天線的高頻電路具有對應於多個頻帶的高頻電路部，該高頻電路部可以具有放大器、混頻器、濾波器、DSP(Digital Signal Processor：數位信號處理器)、RF收發器等。 　　[0306] 影像信號接收部606例如包括天線、解調變電路及A-D轉換電路(類比-數位轉換電路)等。解調變電路具有解調從天線輸入的信號的功能。此外，A-D轉換電路具有將被解調的類比信號轉換為數位信號的功能。將由影像信號接收部606處理的信號發送到解碼器電路605。 　　[0307] 解碼器電路605具有如下功能：對從影像信號接收部606輸入的數位信號所包括的影像資料根據接收的廣播規格進行解碼，生成發送到影像處理電路的信號。例如，作為8K廣播的廣播規格，有H.265 | MPEG-H High Efficiency Video Coding(高效率視頻編碼)(簡稱：HEVC)等。 　　[0308] 作為影像信號接收部606所包括的天線能夠接收的廣播電波，可以舉出地面波或從衛星發送的電波等。此外，作為天線能夠接收的廣播電波，有類比廣播、數位廣播等，還有影像及聲音的廣播或只有聲音的廣播等。例如，可以接收以UHF頻帶(大約300MHz至3GHz)或VHF頻帶(30MHz至300MHz)中的指定的頻帶發送的廣播電波。例如，藉由使用在多個頻帶中接收的多個資料，可以提高傳輸率，從而可以獲得更多的資訊。由此，可以將具有超過全高清的解析度的影像顯示在顯示面板620上。例如，可以顯示具有4K2K、8K4K、16K8K或更高的解析度的影像。 　　[0309] 另外，影像信號接收部606及解碼器電路605也可以具有如下結構：利用藉由電腦網路的資料傳送技術發送的廣播資料而生成發送到影像處理電路604的信號。此時，在接收的信號為數位信號的情況下，影像信號接收部606也可以不包括解調變電路及A-D轉換電路等。 　　[0310] 影像處理電路604具有根據從解碼器電路605輸入的影像信號生成輸出到時序控制器607的影像信號的功能。 　　[0311] 時序控制器607具有如下功能：基於被影像處理電路604處理的影像信號等中的同步信號生成對閘極驅動器609及源極驅動器608輸出的信號(時脈信號、啟動脈衝信號等信號)。此外，時序控制器607具有除了上述信號以外還生成輸出到源極驅動器608的視訊信號的功能。 　　[0312] 顯示面板620包括多個像素621。各像素621利用從閘極驅動器609及源極驅動器608供應的信號驅動。這裡示出像素數為7680´4320(對應於8K4K規格的解析度)的顯示面板的例子。此外，顯示面板620的解析度不侷限於此，也可以為對應於全高清(像素數為1920´1080)或4K2K(像素數為3840´2160)等的規格的解析度。 　　[0313] 圖24A所示的控制部601或影像處理電路604例如可以包括處理器。例如，控制部601可以使用被用作中央處理器的處理器。此外，作為影像處理電路604例如可以使用DSP、GPU(Graphics Processing Unit：圖形處理器)等其他處理器。此外，控制部601或影像處理電路604也可以具有由FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)或FPAA(Field Programmable Analog Array：現場可程式類比陣列)等PLD(Programmable Logic Device：可程式邏輯裝置)實現這種處理器的結構。 　　[0314] 處理器藉由解釋且執行來自各種程式的指令，進行各種資料處理或程式控制。可由處理器執行的程式可以儲存在處理器中的記憶體區域，也可以儲存在另外設置的記憶體裝置中。 　　[0315] 另外，也可以將控制部601、記憶部602、通訊控制部603、影像處理電路604、解碼器電路605、影像信號接收部606及時序控制器607的各自具有的功能中的兩個以上的功能集中於一個IC晶片上，構成系統LSI。例如，也可以採用包括處理器、解碼器電路、調諧器電路、A-D轉換電路、DRAM及SRAM等的系統LSI。 　　[0316] 此外，也可以將藉由在通道形成區域中使用氧化物半導體而實現了極低的關閉狀態電流的電晶體用於控制部601或其他元件所包括的IC等。由於該電晶體的關閉狀態電流極低，所以藉由將該電晶體用作保持流入被用作記憶元件的電容器的電荷(資料)的開關，可以確保長期的資料保持期間。藉由在控制部601等的暫存器或快取記憶體中利用該特性，可以僅在必要時使控制部601工作，而在其他情況下將之前的處理資訊儲存在該記憶元件中，從而可以實現常閉運算(normally off computing)。由此，可以實現電視機600的低功耗化。 　　[0317] 注意，圖24A所示的電視機600的結構僅是一個例子，並不需要包括所有組件。電視機600只要包括圖24A所示的組件中需要的組件即可。此外，電視機600也可以包括圖24A所示的組件以外的組件。 　　[0318] 例如，電視機600也可以除了圖24A所示的組件以外還包括外部介面、聲音輸出部、觸控面板單元、感測單元、照相單元等。例如，作為外部介面，有USB(Universal Serial Bus：通用序列匯流排)端子、LAN(Local Area Network：局域網)連接用端子、電源接收用端子、聲音輸出用端子、聲音輸入用端子、影像輸出用端子、影像輸入用端子等外部連接端子、使用紅外線、可見光、紫外線等的光通訊用收發機、設置在外殼中的物理按鈕等。此外，例如作為聲音輸入輸出部，有音響控制器、麥克風、揚聲器等。 　　[0319] 下面，對影像處理電路604進行更詳細的說明。 　　[0320] 影像處理電路604較佳為具有根據從解碼器電路605輸入的影像信號執行影像處理的功能。 　　[0321] 作為影像處理，例如可以舉出雜訊去除處理、灰階轉換處理、色調校正處理、亮度校正處理等。作為色調校正處理或亮度校正處理，例如有伽瑪校正等。 　　[0322] 此外，影像處理電路604較佳為具有執行如下處理的功能：伴隨解析度的上變頻(up-conversion)的像素間補充處理；以及伴隨圖框頻率的上變頻的圖框補充等的處理。 　　[0323] 例如，在雜訊去除處理中，去除各種雜訊諸如產生在文字等的輪廓附近的蚊狀雜訊、產生在高速的動態影像中的塊狀雜訊、產生閃爍的隨機雜訊、解析度的上變頻所引起的點狀雜訊等。 　　[0324] 灰階轉換處理是指將影像的灰階轉換為對應於顯示面板620的輸出特性的灰階的處理。例如，在使灰階數增大時，藉由對以較小的灰階數輸入的影像補充且分配對應於各像素的灰階值，可以進行使長條圖平滑化的處理。此外，擴大動態範圍的高動態範圍(HDR)處理也包括在灰階轉換處理中。 　　[0325] 像素間補充處理在使解析度上變頻時補充本來不存在的資料。例如，參照目標像素附近的像素，以顯示這些像素之間的中間色的方式補充資料。 　　[0326] 色調校正處理是指校正影像的色調的處理。此外，亮度校正處理是指校正影像的亮度(亮度對比)的處理。例如，檢測設置電視機600的空間的照明的種類、亮度或顏色純度等，根據這些資訊將顯示在顯示面板620的影像的亮度或色調校正為最適合的亮度或色調。或者，也可以對照所顯示的影像和預先儲存的影像一覽表中的各種場景的影像，而將顯示的影像的亮度或色調校正為適合於最接近的場景的影像的亮度或色調。 　　[0327] 在圖框間補充處理中，當增大顯示的影像的圖框頻率時，生成本來不存在的圖框(補充圖框)的影像。例如，利用兩個影像的差異生成插入在該兩個影像之間的補充圖框的影像。或者，也可以在兩個影像之間生成多個補充圖框的影像。例如，當從解碼器電路605輸入的影像信號的圖框頻率為60Hz時，藉由生成多個補充圖框，可以將輸出到時序控制器607的影像信號的圖框頻率增加到原來的兩倍(120Hz)、四倍(240Hz)或八倍(480Hz)等。 　　[0328] 影像處理電路604較佳為具有利用神經網路執行影像處理的功能。在圖24A中示出影像處理電路604包括神經網路610的例子。 　　[0329] 例如，藉由利用神經網路610，例如可以從包括在影像中的影像資料提取特徵。此外，影像處理電路604可以根據被提取的特徵選擇最適合的校正方法或選擇用於校正的參數。 　　[0330] 或者，神經網路610本身也可以具有進行影像處理的功能。換言之，也可以採用藉由將進行影像處理之前的影像資料輸入到神經網路610來輸出影像處理後的影像資料的結構。 　　[0331] 此外，用於神經網路610的權係數的資料作為資料表儲存在記憶部602中。包括該權係數的資料表例如藉由利用通訊控制部603經過電腦網路更新為最新的資料表。或者，影像處理電路604具有學習功能，能夠更新包括權係數的資料表。 　　[0332] 圖24B示出影像處理電路604所包括的神經網路610的示意圖。 　　[0333] 在本說明書等中，神經網路是指模擬生物的神經回路網，藉由學習決定神經元之間的結合強度，由此具有問題解決能力的所有模型。神經網路包括輸入層、中間層(也稱為隱藏層)及輸出層。將包括兩層以上的中間層的神經網路稱為深度神經網路(DNN)，並且將藉由深度神經網路的學習稱為深度學習。 　　[0334] 此外，在本說明書等中，在說明神經網路時，有時將根據已經有的資訊決定神經元之間的結合強度(也稱為權係數)稱為“學習”。另外，在本說明書等中，有時將使用藉由學習得到的結合強度構成神經網路，從該結構導出新的結論稱為“推論”。 　　[0335] 神經網路610包括輸入層611、一個以上的中間層612及輸出層613。對輸入層611輸入輸入資料。從輸出層613輸出輸出資料。 　　[0336] 輸入層611、中間層612及輸出層613分別包括神經元615。這裡，神經元615是指能夠實現積和運算的電路元件(積和運算元件)。在圖24B中以箭頭示出兩個層所包括的兩個神經元615間的資料輸入輸出方向。 　　[0337] 各層的運算處理藉由前一層所包括的神經元615的輸出與權係數的積和運算執行。例如，在輸入層611的第i個神經元的輸出為xi ，且輸出xi 與下一個中間層612的第j神經元的結合強度(權係數)為wji 時，該中間層的第j神經元的輸出為yj =f( Swji ·xi )。注意，i、j是1以上的整數。這裡，f(x)為啟動函數，作為啟動函數可以使用S型(sigmoid)函數、定限函數(threshold function)數等。以下，同樣地，各層的神經元615的輸出為對前一層的神經元615的輸出與權係數的積和運算結果利用啟動函數進行運算而得到的值。此外，層與層的結合既可以是所有神經元彼此結合的全結合，又可以是一部分的神經元彼此結合的部分結合。 　　[0338] 圖24B示出包括三個中間層612的例子。此外，中間層612的個數不侷限於此，只要包括一個以上的中間層即可。此外，一個中間層612所包括的神經元的個數根據規格適當地改變即可。例如，一個中間層612所包括的神經元615的個數既可以多於又可以少於輸入層611或輸出層613所包括的神經元615的個數。 　　[0339] 成為神經元615之間的結合強度的指標的權係數根據學習決定。學習可以由電視機600所包括的處理器執行，但較佳為由專用伺服器或雲等運算處理能力高的電腦執行。根據學習決定的權係數作為表格儲存在上述記憶部602中，由影像處理電路604讀出而使用。此外，該表格可以根據需要經過電腦網路更新。 　　[0340] 以上是對神經網路的說明。 　　[0341] 本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。 實施例1 　　[0342] 在本實施例中，說明具有對角線65英寸的像素區域的8K4K液晶顯示器模組的資料寫入時間的估算結果。 　　[0343] 尤其是，在實施例中，確認當將本發明的一個實施方式適用於對電晶體的半導體層使用非晶矽(a-Si：H)的大型且高解析度的顯示器時，是否能夠使該顯示器工作。 　　[0344] 另外，8K4K顯示器的解析度是極高的解析度，如：水平解析度為7680，垂直解析度為4320。另外，作為8K4K顯示器的國際規格有Recommendation ITU-R BT.2020-2。在該規格中，驅動方法為逐行掃描方式，最大圖框頻率為120Hz。 　　[0345] 在將場效移動率低的電晶體用於高解析度且大型的顯示器模組的情況下，有時不能在圖框期間中完成影像的改寫工作，而無法驅動。此時，可以採用將像素區域分為多個(例如四個)，對其分別配置掃描線驅動電路(也稱為閘極驅動器)及信號線驅動電路(也稱為源極驅動器)的結構。該結構是藉由在多個像素區域中同時改寫影像，在使用場效移動率低的電晶體時實現在圖框期間中的影像改寫的結構。 　　[0346] 然而，分割像素區域的結構有如下憂慮：源極驅動器或閘極驅動器等IC以及這些驅動器附帶的構件的增大所引起的成本的增大；佈線數的增大所引起的開口率的下降；IC的安裝所引起的邊框面積的增大；需要另行設置使被分割的像素區域同步的電路；被分割的像素區域的邊界部被看到而導致的可見度的下降；等。另外，為了分割被輸入的影像資料需要影像處理等，並且需要高速且大規模的影像處理裝置。 　　[0347] 於是，在本實施例中，除了逐一對各閘極線供應選擇信號且各像素逐一被選擇的結構以外，還考查了對兩個或四個像素同時供應選擇信號，並且在列方向上相鄰的兩個或四個像素同時被選擇的結構。同時被選擇的兩個或四個像素分別連接於不同的源極線。亦即，每列配置有兩個或四個源極線。在本實施例中，使用上述結構中的像素佈局進行資料寫入時間的估算。 　　[0348] 另外，在本實施例中，考查了作為電晶體的半導體層使用非晶矽的情況以及使用金屬氧化物的情況。 　　[0349] 當作為半導體層使用非晶矽時，使用藉由使作為設計參數的場效移動率從使用微晶矽製造的電晶體的實測值變化而得到的虛擬參數進行了資料寫入時間的估算。 　　[0350] 關於使用金屬氧化物的半導體層，考查了以下兩種構成。作為金屬氧化物，使用In-Ga-Zn氧化物。第一種是將In、Ga以及Zn的原子個數比為In：Ga：Zn=1：1：1附近的金屬氧化物的單層用於半導體層。第二種是將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層。明確而言，設想作為第一金屬氧化物層使用CAC-OS(Cloud-Aligned Composite oxide semiconductor)膜，作為第二金屬氧化物層使用CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)膜的情況。 　　[0351] 表1示出在本實施例中使用的各層的參數。這些參數是假設將金屬氧化物用於半導體層的電晶體時的參數。另外，在本實施例中，在將非晶矽用於半導體層的情況下也使用相同的參數。 　　[0352] [表1] * 根據TaN_10nm\Cu_300nm的片電阻0.1Ω/平方的換算值。 ** 將SiN_400nm\SiON_50 nm換算為SiON單層的值。 　　[0353] 〈像素被逐一選擇的情況〉 　　圖25A是示出在本實施例中使用的顯示器模組的結構的方塊圖。該結構中，對閘極線逐一供應選擇信號，並且像素被逐一選擇。閘極驅動器及源極驅動器都是外置型。對閘極線從兩個閘極驅動器IC供應相同的信號。對源極線從一個源極驅動器IC供應信號。像素區域沒有被分割。像素區域的尺寸為對角線65英寸，有效像素數為7680´RGB(H)´4320(V)。 　　[0354] 圖25B示出像素PIX(i,j)的電路圖。像素PIX(i,j)包括電晶體M1、電容器C1及液晶元件LC。電晶體M1的閘極與閘極線GL(i)連接。電晶體M1的源極和汲極中的一個與源極線SL(j)連接，另一個與電容器C1的一個電極以及液晶元件LC的一個電極連接。電容器C1中的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0355] 圖26A、圖26B示出像素被逐一選擇時的顯示器模組的像素佈局。圖26A是從閘極線GL(i)到像素電極的疊層結構從像素電極一側看時的俯視圖。圖26B是從圖26A去除像素電極時的頂面圖。 　　[0356] 像素尺寸是62.5mm´187.5mm。電晶體M1是底閘極頂接觸結構的通道蝕刻型電晶體。電晶體M1的通道長度L是4mm，通道寬度W是8mm，與閘極重疊的LDD區域(以下稱為重疊LDD區域Lov)是2mm。閘極線GL(i)的寬度是10mm，佈線CSCOM的寬度是3.5mm。源極線SL(j)的寬度是10mm，但是在與其他佈線(閘極線GL(i)及佈線CSCOM)交叉的部分上，源極線SL(j)的寬度是4mm。開口率是45.6%。 　　[0357] 首先，參照圖27說明將金屬氧化物用於半導體層時的資料寫入時間的估算。 　　[0358] 藉由從圖26A的像素佈局提取寄生電阻及寄生電容且只使電晶體的場效移動率的參數變化，估算像素的閘極線的充電時間以及源極線及像素的充電時間。在本實施例中，資料寫入時間相當於閘極線的充電時間和源極線及像素的充電時間的總和。另外，在本實施例中，閘極線的充電時間是閘極線的電位達到輸入電壓的最大值的75%的時間，源極線及像素的充電時間是源極線的電位達到輸入電壓的最大值的99%的時間。 　　[0359] 另外，在此，使用將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層時的以場效移動率為1而規格化的值(規格化移動率)。電晶體的尺寸沒有變化。像素區域整體的負載為如下：閘極線的寄生電阻Rgl是3.60kΩ，閘極線的寄生電容Cgl是255pF，源極線的寄生電阻Rsl是5.80kΩ，源極線的寄生電容Csl是147pF，像素的寄生電阻Cpix是216.6fF。在本實施例中，像素的寄生電容Cpix包括電容器的存儲電容、液晶元件的電容以及節點A的寄生電容。另外，在本實施例中，節點A是各像素中的電晶體的源極或汲極、電容器中的一個電極以及液晶元件的一個電極連接的節點。 　　[0360] 在圖27中，規格化移動率是1的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層的情況(圖27中記為CAC\CAAC)。此時，資料寫入時間是3.55ms，短於以60Hz驅動時的一水平期間的3.85ms，估算結果是可以以60Hz驅動工作。另外，上述資料寫入時間長於以120Hz驅動時的一水平期間1.93ms，因此估算結果是很難以120Hz驅動工作。 　　[0361] 在圖27中，規格化移動率是0.5的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=1：1：1附近的金屬氧化物的單層用於半導體層的情況(圖27中記為IZGO(111))。此時，資料寫入時間是4.17ms，長於以60Hz驅動時的一水平期間的3.85ms，因此估算結果是不但很難以120Hz驅動工作而且也很難以60Hz驅動工作。 　　[0362] 接著，參照圖28說明將非晶矽用於半導體層時的資料寫入時間的估算。 　　[0363] 藉由從圖26A的像素佈局提取寄生電阻及寄生電容，在使用微晶矽製造的電晶體的實測值中使作為設計參數的場效移動率變化，來估算像素的閘極線的充電時間以及源極線及像素的充電時間。電晶體的尺寸及儲存電容器的尺寸沒有變化。在實際上將非晶矽用於半導體層時需要更大尺寸的電晶體及儲存電容器，所以資料寫入時間需要長於本實施例的結果。像素區域整體的負載為如下：閘極線的寄生電阻Rgl是3.60kΩ，閘極線的寄生電容Cgl是255pF，源極線的寄生電阻Rsl是5.80kΩ，源極線的寄生電容Csl是147pF，像素的寄生電阻Cpix是216.6fF。 　　[0364] 圖28中，場效移動率是0.6、0.7、0.8[cm2 /Vs]的結果相當於將非晶矽用於半導體層的情況。此時，資料寫入時間分別為19.66ms、16.19ms、13.81ms，長於以120Hz驅動時的一水平期間1.93ms及以60Hz驅動時的一水平期間3.85ms，因此估算結果是不但難以以120Hz驅動工作而且還難以以60Hz驅動工作。 　　[0365] 〈每兩個像素同時被選擇的情況〉 　　圖29A是示出在本實施例中使用的顯示器模組的結構的方塊圖。在該構成中，對每兩個閘極線同時供應選擇信號，並且在列方向上相鄰的每兩個像素同時被選擇。閘極驅動器及源極驅動器都是外置型。對閘極線從兩個閘極驅動器IC供應相同的信號。閘極線GL0 (i)與閘極線GL(i)及閘極線GL(i+1)電連接，同時驅動第i行和第(i+1)行的兩行的像素。對源極線從一個源極驅動器IC供應信號。像素區域沒有被分割。像素區域的尺寸為對角線65英寸，有效像素數為7680´RGB(H)´4320(V)。 　　[0366] 圖29B示出像素PIX(i,j)及像素PIX(i+1,j)的電路圖。 　　[0367] 首先，說明像素PIX(i,j)的結構。像素PIX(i,j)包括電晶體M1、電容器C1及液晶元件LC。電晶體M1的閘極與閘極線GL(i)連接。電晶體M1的源極和汲極中的一個與源極線SL1 (j)連接，另一個與電容器C1的一個電極以及液晶元件LC的一個電極連接。電容器C1的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0368] 首先，說明像素PIX(i+1,j)的結構。像素PIX(i+1,j)包括電晶體M2、電容器C2及液晶元件LC。電晶體M2的閘極與閘極線GL(i+1)連接。電晶體M2的源極和汲極中的一個與源極線SL2 (j)，另一個與電容器C2的一個電極以及液晶元件LC的一個電極連接。電容器C2的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0369] 圖30A、圖30B示出每兩個像素同時被選擇時的顯示器模組的像素佈局。圖30A是閘極線GL(i)到像素電極的疊層結構從像素電極一側看時的俯視圖。圖30B是從圖30A中去除像素電極時的俯視圖。 　　[0370] 像素尺寸是62.5mm´187.5mm。電晶體M1是底閘極頂接觸結構的通道蝕刻型電晶體。電晶體M1的通道長度L是4mm，通道寬度W是8mm，重疊LDD區域Lov是2mm。閘極線GL(i)的寬度是10mm，佈線CSCOM的寬度是3.5mm。源極線SL1 (j)及源極線SL2 (j)的寬度都是10mm，但是在與閘極線交叉的部分中，源極線SL1 (j)及源極線SL2 (j)的寬度的寬度都是4mm。開口率是37.3%。 　　[0371] 首先，參照圖31說明將金屬氧化物用於半導體層時的資料的寫入時間的估算。 　　[0372] 藉由從圖30A的像素佈局提取寄生電阻及寄生電容且只使移動率的參數變化，估算像素的閘極線的充電時間以及源極線及像素的充電時間。在此，使用將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層時的以場效移動率為1而規格化的值(規格化移動率)。電晶體的尺寸沒有變化。整個像素區域的負載為如下：閘極線的寄生電阻Rgl是3.60kΩ，閘極線的寄生電容Cgl是364pF，源極線的寄生電阻Rsl是4.83kΩ，源極線的寄生電容Csl是182pF，像素的寄生電容Cpix是191fF。 　　[0373] 在圖31中，規格化移動率是1的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層的情況(圖31中記為CAC\CAAC)。此時，資料寫入時間是3.78ms，短於以120Hz驅動時的一水平期間的3.83ms，估算結果是可以以120Hz驅動工作。 　　[0374] 在圖31中，規格化移動率是0.5的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=1：1：1附近的金屬氧化物的單層用於半導體層的情況(圖31中記為IGZO(111))。此時，資料寫入時間是4.30ms，短於以60Hz驅動時的一水平期間7.66ms，估算結果是可以以60Hz驅動工作。另外，上述資料寫入時間長於以120Hz驅動時的一水平期間3.83ms，估算結果是難以以120Hz驅動工作。 　　[0375] 在圖31中，由於對兩個閘極線供應相同的選擇信號，所以可以使一水平期間的長度為圖27所示的二倍。由此，利用場效移動率低的電晶體容易使高解析度的顯示裝置工作。 　　[0376] 圖27及圖31的結果示出：將CAC\CAAC用於半導體層時，在對像素逐一進行寫入的結構中難以以120Hz驅動的工作可以藉由採用同時對兩個像素寫入的結構實現。 　　[0377] 另外，圖27及圖31的結果示出：將IGZO(111)用於半導體層時，在對像素逐一進行寫入的結構中難以以60Hz驅動的工作可以藉由採用同時對兩個像素寫入的結構實現。 　　[0378] 接著，參照圖32說明將非晶矽用於半導體層時的資料寫入時間的估算。 　　[0379] 藉由從圖30A的像素佈局提取寄生電阻及寄生電容，在使用微晶矽製造的電晶體的實測值中使作為設計參數的場效移動率變化，來估算像素的閘極線的充電時間以及源極線及像素的充電時間。電晶體的尺寸及儲存電容器的尺寸沒有變化。像素區域整體的負載為如下：閘極線的寄生電阻Rgl是3.60kΩ，閘極線的寄生電容Cgl是364pF，源極線的寄生電阻Rsl是4.83kΩ，源極線的寄生電容Csl是182pF，像素的寄生電容Cpix是191fF。 　　[0380] 在圖32中，場效移動率是0.6、0.7、0.8[cm2 /Vs]的結果相當於將非晶矽用於半導體層的情況。此時，資料寫入時間分別為17.98ms、14.89ms、12.78ms，長於以120Hz驅動時的一水平期間3.83ms及以60Hz驅動時的一水平期間7.66ms，估算結果是不但難以以120Hz驅動而且還難以以60Hz驅動工作。 　　[0381] 從圖32的結果估算出：將非晶矽用於半導體層的情況與將金屬氧化物用於半導體層的情況不同(參照圖31的結果)，即使使前者為對兩個像素同時寫入的結構也難以以60Hz驅動工作。 　　[0382] 〈四個像素同時被選擇的情況〉 　　圖33A是示出在本實施例中使用的顯示器模組的結構的方塊圖。在該構成中，對四個閘極線同時供應選擇信號，並且在列方向上相鄰的四個像素同時被選擇。閘極驅動器及源極驅動器都是外置型。對閘極線從兩個閘極驅動器IC供應相同的信號。閘極線GL0 (i)與閘極線GL(i)、閘極線GL(i+1)、閘極線GL(i+2)、閘極線GL(i+3)電連接，從第i行到第(i+3)行的四個行同時驅動。對源極線從一個源極驅動器IC供應信號。像素區域沒有被分割。像素區域的尺寸為對角線65英寸，有效像素數為7680´RGB(H) ´4320(V)。 　　[0383] 圖33B示出像素PIX(i,j)、像素PIX(i+1,j)、像素PIX(i+2,j)及像素PIX(i+3,j)的電路圖。 　　[0384] 首先，說明像素PIX(i,j)的結構。像素PIX(i,j)包括電晶體M1、電容器C1及液晶元件LC。電晶體M1的閘極與閘極線GL(i)連接。電晶體M1的源極和汲極中的一個與源極線SL1 (j)，另一個與電容器C1的一個電極以及液晶元件LC的一個電極連接。電容器C1中的另一個電極與佈線CSCOM連接。液晶元件LC中的另一個電極與佈線TCOM連接。 　　[0385] 首先，說明像素PIX(i+1,j)的結構。像素PIX(i+1,j)包括電晶體M2、電容器C2及液晶元件LC。電晶體M2的閘極與閘極線GL(i+1)連接。電晶體M2的源極和汲極中的一個與源極線SL2 (j)，另一個與電容器C2的一個電極以及液晶元件LC的一個電極連接。電容器C2的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0386] 接著，說明像素PIX(i+2,j)的結構。像素PIX(i+2,j)包括電晶體M3、電容器C3及液晶元件LC。電晶體M3的閘極與閘極線GL(i+2)連接。電晶體M3的源極和汲極中的一個與源極線SL3 (j)連接，另一個與電容器C3的一個電極以及液晶元件LC的一個電極連接。電容器C3的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0387] 接著，說明像素PIX(i+3,j)的結構。像素PIX(i+3,j)包括電晶體M4、電容器C4及液晶元件LC。電晶體M4的閘極與閘極線GL(i+3)連接。電晶體M4的源極和汲極中的一個與源極線SL4 (j)連接，另一個與電容器C4的一個電極以及液晶元件LC的一個電極連接。電容器C4的另一個電極與佈線CSCOM連接。液晶元件LC的另一個電極與佈線TCOM連接。 　　[0388] 圖34示出四個像素同時被選擇的情況下的顯示器模組的像素佈局。圖34是從閘極線到像素電極的疊層結構從像素電極一側看時的俯視圖。圖34示出像素PIX(i+2,j)及像素PIX(i+3,j)的佈局。像素PIX(i,j)及像素PIX(i+1,j)的佈局可以說是將圖34左右調換的形狀。 　　[0389] 像素尺寸是62.5mm´187.5mm。電晶體M3及電晶體M4都是底閘極頂接觸結構的通道蝕刻型電晶體，其尺寸相同。明確而言，兩個電晶體的通道長度L是4mm，通道寬度W是8mm，重疊LDD區域Lov是3mm。閘極線GL(i+2)及閘極線GL(i+3)的寬度都是10mm，兩個佈線CSCOM的寬度都是5mm。源極線SL1 (j)、源極線SL2 (j)、源極線SL3 (j)、及源極線SL4 (j)的各寬度都是4mm。開口率是29%。 　　[0390] 首先，參照圖35說明將金屬氧化物用於半導體層時的資料寫入時間的估算。 　　[0391] 藉由從圖34的像素佈局提取寄生電阻及寄生電容且只使移動率的參數變化，估算出像素的閘極線的充電時間以及源極線及像素的充電時間。在此，使用將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層時的以場效移動率為1而規格化的值(規格化移動率)。電晶體的尺寸沒有變化。像素區域整體的負載為如下：閘極線的寄生電阻Rgl是3.53kΩ，閘極線的寄生電容Cgl是518pF，源極線的寄生電阻Rsl是10.28kΩ，源極線的寄生電容Csl是170pF，像素的寄生電阻Cpix是99.7fF。 　　[0392] 在圖35中，規格化移動率是1的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=4：2：3附近的金屬氧化物的疊層用於半導體層的情況(圖35中記為CAC\CAAC)。此時，資料寫入時間是5.05ms，短於以120Hz驅動時的一水平期間7.61ms，估算結果是可以以120Hz驅動工作。 　　[0393] 在圖35中，規格化移動率是0.5的結果相當於將In、Ga及Zn的原子個數比為In：Ga：Zn=1：1：1附近的金屬氧化物的單層用於半導體層的情況(圖35中記為IGZO(111))。此時，資料寫入時間是5.22ms，短於以120Hz驅動時的一水平期間7.61ms，估算結果是可以以120Hz驅動工作。 　　[0394] 在圖35中，由於對四個閘極線供應相同的選擇信號，所以可以使一水平期間的長度為圖27所示的4倍。由此，利用場效移動率低的電晶體容易使高解析度的顯示裝置工作。 　　[0395] 圖35的結果示出：藉由採用同時寫入四個像素的結構，即使將其移動率比CAC\CAAC小的IGZO(111)用於半導體層，也可以實現以120Hz驅動的工作。 　　[0396] 接著，參照圖36說明將非晶矽用於半導體層時的資料寫入時間的估算。 　　[0397] 藉由從圖34的像素佈局提取寄生電阻及寄生電容，在使用微晶矽製造的電晶體的實測值中使作為設計參數的場效移動率變化，來估算像素的閘極線的充電時間以及源極線及像素的充電時間。電晶體的尺寸及儲存電容器的尺寸沒有變化。像素區域整體的負載為如下：閘極線的寄生電阻Rgl是3.53kΩ，閘極線的寄生電容Cgl是518pF，源極線的寄生電阻Rsl是10.28kΩ，源極線的寄生電容Csl是170pF，像素的寄生電阻Cpix是99.7fF。 　　[0398] 在圖36中，場效移動率是0.6、0.7、0.8[cm2 /Vs]的結果相當於將非晶矽用於半導體層的情況。此時，資料寫入時間分別為11.66ms、10.06ms、9.01ms，短於以60Hz驅動時的一水平期間15.3ms，估算結果是可以以60Hz驅動工作。另外，該資料寫入時間長於以120Hz驅動時的一水平期間7.61ms，估算結果是難以以120Hz驅動工作。 　　[0399] 圖28、圖32及圖36的結果示出：將非晶矽用於半導體層時，藉由採用同時在四個像素中進行寫入的結構，可以實現60Hz驅動的工作。 　　[0400] 如上所述，估算結果為：藉由採用本發明的一個實施方式，即使在作為電晶體的半導體層使用非晶矽的情況下也可以使如對角線65英尺且解析度為8K4K那樣大型且高解析度的顯示器工作。
[0401]
10‧‧‧顯示裝置
11‧‧‧基板
12‧‧‧基板
20‧‧‧液晶元件
21‧‧‧導電層
22‧‧‧液晶
23‧‧‧導電層
24a‧‧‧配向膜
24b‧‧‧配向膜
26‧‧‧絕緣層
30‧‧‧電晶體
31‧‧‧導電層
31a‧‧‧導電層
31b‧‧‧導電層
31at‧‧‧導電層
31bt‧‧‧導電層
32‧‧‧半導體層
32p‧‧‧半導體層
33‧‧‧導電層
33a‧‧‧導電層
33b‧‧‧導電層
33c‧‧‧導電層
33d‧‧‧導電層
33e‧‧‧導電層
33at‧‧‧導電層
33bt‧‧‧導電層
33ct‧‧‧導電層
33dt‧‧‧導電層
33et‧‧‧導電層
34‧‧‧絕緣層
35‧‧‧半導體層
37‧‧‧半導體層
38‧‧‧連接部
39a‧‧‧偏光板
39b‧‧‧偏光板
41‧‧‧彩色層
42‧‧‧遮光層
50‧‧‧光
60‧‧‧電容器
81‧‧‧絕緣層
82‧‧‧絕緣層
83‧‧‧絕緣層
84‧‧‧絕緣層
85‧‧‧絕緣層
86‧‧‧導電層
87‧‧‧導電層
88‧‧‧絕緣層
90‧‧‧背光單元
600‧‧‧電視機
601‧‧‧控制部
602‧‧‧記憶部
603‧‧‧通訊控制部
604‧‧‧影像處理電路
605‧‧‧解碼器電路
606‧‧‧影像信號接收部
607‧‧‧時序控制器
608‧‧‧源極驅動器
609‧‧‧閘極驅動器
610‧‧‧神經網路
611‧‧‧輸入層
612‧‧‧中間層
613‧‧‧輸出層
615‧‧‧神經元
620‧‧‧顯示面板
621‧‧‧像素
630‧‧‧系統匯流排
812‧‧‧移動機構
813‧‧‧移動機構
815‧‧‧載物台
816‧‧‧滾珠絲杠機構
820‧‧‧雷射振盪器
821‧‧‧光學系統單元
822‧‧‧鏡子
823‧‧‧微透鏡陣列
824‧‧‧遮罩
825‧‧‧雷射
826‧‧‧雷射
827‧‧‧雷射光束
830‧‧‧基板
840‧‧‧非晶矽層
841‧‧‧多晶矽層
7000‧‧‧顯示部
7100‧‧‧電視機
7101‧‧‧外殼
7103‧‧‧支架
7111‧‧‧遙控器
7200‧‧‧筆記型個人電腦
7211‧‧‧外殼
7212‧‧‧鍵盤
7213‧‧‧指向裝置
7214‧‧‧外部連接埠
7300‧‧‧數位看板
7301‧‧‧外殼
7303‧‧‧揚聲器
7311‧‧‧資訊終端設備
7400‧‧‧數位看板
7401‧‧‧柱子
7411‧‧‧資訊終端設備
[0025] 在圖式中： 　　圖1是顯示裝置的結構例子； 　　圖2是顯示裝置的結構例子； 　　圖3A至圖3E是顯示裝置的結構例子； 　　圖4A至圖4D是顯示裝置的結構例子； 　　圖5A至圖5D是顯示裝置的結構例子； 　　圖6A及圖6B是顯示裝置的結構例子； 　　圖7是顯示裝置的結構例子； 　　圖8是顯示裝置的結構例子； 　　圖9是顯示裝置的結構例子； 　　圖10是顯示裝置的結構例子； 　　圖11是顯示裝置的結構例子； 　　圖12是顯示裝置的結構例子； 　　圖13是顯示裝置的結構例子； 　　圖14A至圖14E是電晶體的結構例子； 　　圖15是顯示裝置的結構例子； 　　圖16是顯示裝置的結構例子； 　　圖17是顯示裝置的結構例子； 　　圖18是顯示裝置的結構例子； 　　圖19A至圖19F是電晶體的結構例子； 　　圖20A及圖20B是顯示裝置的結構例子； 　　圖21A及圖21B是說明雷射照射方法及雷射晶化裝置的圖； 　　圖22A及圖22B是說明雷射照射方法的圖； 　　圖23A至圖23D是電子裝置的結構例子； 　　圖24A及圖24B是根據本實施方式的電視機的結構例子； 　　圖25A是示出實施例1的顯示器模組的方塊圖、圖25B是示出實施例1的像素的電路圖； 　　圖26A及圖26B是示出實施例1的像素佈局的俯視圖； 　　圖27是實施例1的資料寫入時間的估算結果； 　　圖28是實施例1的資料寫入時間的估算結果； 　　圖29A是示出實施例1的顯示器模組的方塊圖、圖29B是示出實施例1的像素的電路圖； 　　圖30A及圖30B是示出實施例1的像素佈局的俯視圖； 　　圖31是實施例1的資料寫入的時間的估算結果； 　　圖32是實施例1的資料寫入的時間的估算結果； 　　圖33A是示出實施例1的顯示器模組的方塊圖、圖33B是示出實施例1的像素的電路圖； 　　圖34是示出實施例1的像素佈局的俯視圖； 　　圖35是實施例1的資料寫入的時間的估算結果； 　　圖36是實施例1的資料寫入的時間的估算結果。

Claims (20)

  1. 一種顯示裝置，包括： 　　第一源極線； 　　與該第一源極線相鄰的第二源極線； 　　與該第二源極線相鄰的第三源極線； 　　第一閘極線； 　　第一電晶體；以及 　　第一導電層， 　　其中，該第一電晶體的閘極與該第一閘極線電連接且該第一電晶體的源極和汲極中的一個與該第一源極線電連接，並且該第一電晶體的該源極和該汲極中的另一個與該第一導電層電連接， 　　該第一導電層與該第二源極線重疊， 　　對該第一源極線、該第二源極線以及該第三源極線分別供應不同的信號， 　　並且，對該第一閘極線供應選擇信號。
  2. 根據申請專利範圍第1項之顯示裝置，還包括： 　　該第一導電層上的液晶層；以及 　　該液晶上的第一彩色層。
  3. 根據申請專利範圍第1項之顯示裝置， 　　其中該第一導電層是像素電極， 　　並且該第一導電層不與該第一源極線重疊。
  4. 根據申請專利範圍第1項之顯示裝置， 　　其中該第一電晶體的半導體層包括包含銦、鎵、鋅的氧化物半導體。
  5. 根據申請專利範圍第1項之顯示裝置， 　　其中該第一電晶體的氧化物半導體層包含非晶矽。
  6. 根據申請專利範圍第1項之顯示裝置， 　　其中該第一源極線和該第二源極線之間的距離大於該第二源極線和該第三源極線之間的距離。
  7. 根據申請專利範圍第1項之顯示裝置，還包括： 　　包括第一電極和第二電極的電容器， 　　其中該第一電極及該第二電極位於該第一源極線和該第二源極線之間。
  8. 一種顯示裝置，包括： 　　第一源極線； 　　與該第一源極線相鄰的第二源極線； 　　與該第二源極線相鄰的第三源極線； 　　第一閘極線； 　　與該第一閘極線相鄰的第二閘極線； 　　第一電晶體； 　　第二電晶體； 　　第一導電層；以及 　　第二導電層， 　　其中，該第一電晶體的閘極與該第一閘極線電連接且該第一電晶體的源極和汲極中的一個與該第一源極線電連接，並且該第一電晶體的該源極和該汲極中的另一個與該第一導電層電連接， 　　該第二電晶體的閘極與該第二閘極線電連接且該第二電晶體的源極和汲極中的一個與該第二源極線電連接，並且該第二電晶體的該源極和該汲極中的另一個與該第二導電層電連接， 　　該第一導電層及該第二導電層分別與該第二源極線及該第三源極線重疊， 　　對該第一源極線、該第二源極線以及該第三源極線分別供應不同的信號， 　　並且，對該第一閘極線及該第二閘極線供應相同的選擇信號。
  9. 根據申請專利範圍第8項之顯示裝置，還包括： 　　該第一導電層上的液晶層；以及 　　該液晶上的第一彩色層。
  10. 根據申請專利範圍第8項之顯示裝置， 　　其中該第一導電層是像素電極， 　　並且該第一導電層不與該第一源極線重疊。
  11. 根據申請專利範圍第8項之顯示裝置， 　　其中該第一電晶體的半導體層包括包含銦、鎵、鋅的氧化物半導體。
  12. 根據申請專利範圍第8項之顯示裝置， 　　其中該第一電晶體的半導體層包含非晶矽。
  13. 根據申請專利範圍第8項之顯示裝置， 　　其中該第一源極線和該第二源極線之間的距離大於該第二源極線和該第三源極線之間的距離。
  14. 根據申請專利範圍第8項之顯示裝置，還包括： 　　包括第一電極和第二電極的電容器， 　　其中該第一電極及該第二電極位於該第一源極線和該第二源極線之間。
  15. 一種顯示裝置，包括： 　　第一源極線； 　　與該第一源極線相鄰的第二源極線； 　　與該第二源極線相鄰的第三源極線； 　　與該第三源極線相鄰的第四源極線； 　　第一閘極線； 　　與該第一閘極線相鄰的第二源極線； 　　與該第二閘極線相鄰的第三源極線； 　　與該第三閘極線相鄰的第四源極線； 　　第一電晶體； 　　第二電晶體； 　　第三電晶體； 　　第四電晶體； 　　第一導電層； 　　第二導電層； 　　第三導電層；以及 　　第四導電層， 　　其中，該第一電晶體的閘極與該第一閘極線電連接且該第一電晶體的源極和汲極中的一個與該第一源極線電連接，並且該第一電晶體的該源極和該汲極中的另一個與該第一導電層電連接， 　　該第二電晶體的閘極與該第二閘極線電連接且該第二電晶體的源極和汲極中的一個與該第二源極線電連接，並且該第二電晶體的該源極和該汲極中的另一個與該第二導電層電連接， 　　該第三電晶體的閘極與該第三閘極線電連接且該第三電晶體的源極和汲極中的一個與該第三源極線電連接，並且該第三電晶體的該源極和該汲極中的另一個與該第三導電層電連接， 　　該第四電晶體的閘極與該第四閘極線電連接且該第四電晶體的源極和汲極中的一個與該第四源極線電連接，並且該第四電晶體的該源極和該汲極中的另一個與該第四導電層電連接， 　　並且，對該第一閘極線、該第二閘極線、該第三閘極線以及該第四閘極線供應相同的選擇信號。
  16. 根據申請專利範圍第15項之顯示裝置， 　　其中該第一導電層是像素電極， 　　該第一導電層與該第二源極線及該第三源極線重疊， 　　並且該第一導電層不與該第一源極線及該第四源極線重疊。
  17. 根據申請專利範圍第15項之顯示裝置， 　　其中該第一電晶體的半導體層包括包含銦、鎵、鋅的氧化物半導體。
  18. 根據申請專利範圍第15項之顯示裝置， 　　其中該第一電晶體的半導體層包含非晶矽。
  19. 根據申請專利範圍第15項之顯示裝置， 　　其中該第一源極線和該第二源極線之間的距離大於該第二源極線和該第三源極線之間的距離， 　　並且該第三源極線和該第四源極線之間的距離大於該第二源極線和該第三源極線之間的距離。
  20. 根據申請專利範圍第15項之顯示裝置，還包括： 　　包括第一電極及第二電極的電容器， 　　其中該第一電極及該第二電極位於該第一源極線和該第二源極線之間。
TW107100439A 2017-01-11 2018-01-05 顯示裝置 TWI766928B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017002866 2017-01-11
JP2017-002866 2017-01-11
JP2017-002870 2017-01-11
JP2017002870 2017-01-11
JP2017-011395 2017-01-25
JP2017011395 2017-01-25

Publications (2)

Publication Number Publication Date
TW201830114A true TW201830114A (zh) 2018-08-16
TWI766928B TWI766928B (zh) 2022-06-11

Family

ID=62783568

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111116950A TWI829155B (zh) 2017-01-11 2018-01-05 顯示裝置
TW107100439A TWI766928B (zh) 2017-01-11 2018-01-05 顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111116950A TWI829155B (zh) 2017-01-11 2018-01-05 顯示裝置

Country Status (5)

Country Link
US (4) US10372004B2 (zh)
JP (4) JP2018120213A (zh)
CN (2) CN110100203B (zh)
TW (2) TWI829155B (zh)
WO (1) WO2018130899A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110100203B (zh) 2017-01-11 2023-04-21 株式会社半导体能源研究所 显示装置
KR102717441B1 (ko) 2017-01-16 2024-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
CN114594636A (zh) 2017-02-17 2022-06-07 株式会社半导体能源研究所 显示装置
WO2020031018A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 入出力装置、情報処理装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
US10852609B2 (en) * 2019-02-27 2020-12-01 Au Optronics Corporation Pixel array substrate and driving method thereof
JP7539630B2 (ja) * 2020-01-30 2024-08-26 株式会社Flosfia 半導体装置および半導体システム
KR20220034290A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 패널
CN113096579B (zh) * 2021-04-06 2024-04-12 福州京东方光电科技有限公司 显示面板、显示装置及显示面板的驱动方法
JP2022178523A (ja) * 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667304B2 (ja) 1991-05-13 1997-10-27 シャープ株式会社 アクティブマトリクス基板
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3845762B2 (ja) * 2000-07-11 2006-11-15 カシオ計算機株式会社 液晶表示装置
JP3946547B2 (ja) * 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP3812935B2 (ja) 2001-10-22 2006-08-23 シャープ株式会社 液晶表示装置
TWI227031B (en) 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
JP4335617B2 (ja) 2003-09-01 2009-09-30 セイコープレシジョン株式会社 光学機器用セクタ駆動装置
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI294612B (en) 2005-05-25 2008-03-11 Novatek Microelectronics Corp Apparatus for gate switch of amorphous lcd
US20070003023A1 (en) * 2005-06-22 2007-01-04 Jerome Rolia System and method for autonomously configuring a reporting network
CN1901785B (zh) * 2005-07-22 2012-08-29 鸿富锦精密工业（深圳）有限公司 显示装置及其显示控制方法
KR101187207B1 (ko) * 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR20070077896A (ko) * 2006-01-25 2007-07-30 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR20070084825A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 액정 표시 장치
US7852446B2 (en) * 2006-09-18 2010-12-14 Samsung Electronics Co., Ltd. Liquid crystal display and method of driving the same
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101634744B1 (ko) * 2009-12-30 2016-07-11 삼성디스플레이 주식회사 표시 장치
WO2012002072A1 (ja) 2010-06-28 2012-01-05 シャープ株式会社 表示パネル及び表示装置
JP2012014104A (ja) * 2010-07-05 2012-01-19 Hitachi Displays Ltd 表示装置
KR101242219B1 (ko) 2010-07-09 2013-03-11 샤프 가부시키가이샤 액정 표시 장치
WO2012090803A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 液晶表示装置
WO2012157725A1 (ja) 2011-05-18 2012-11-22 シャープ株式会社 液晶表示装置
JP5699068B2 (ja) 2011-10-28 2015-04-08 株式会社ジャパンディスプレイ 液晶表示装置
US9019439B2 (en) * 2011-10-14 2015-04-28 Japan Display Inc. Liquid crystal display device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US20150301372A1 (en) * 2012-11-27 2015-10-22 Sharp Kabushiki Kaisha Liquid crystal display device
JP6320429B2 (ja) * 2013-02-22 2018-05-09 エイジェンシー・フォー・サイエンス，テクノロジー・アンド・リサーチ 負帯電粒子を用いるウイルス調製物のクロマトグラフィー精製
JP6102582B2 (ja) 2013-07-08 2017-03-29 コニカミノルタ株式会社 Ｘ線撮影方法、ｘ線撮影装置及びｘ線画像システム
US9185204B2 (en) * 2013-07-29 2015-11-10 Ikanos Communications, Inc. Method and apparatus for designing an improved transmit signal for use in a single ended line test (SELT)
US20150035741A1 (en) * 2013-07-30 2015-02-05 Samsung Display Co., Ltd. Display apparatus
KR102105370B1 (ko) * 2013-08-07 2020-04-29 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
WO2015114970A1 (ja) * 2014-01-30 2015-08-06 シャープ株式会社 液晶表示装置
JP2015165272A (ja) 2014-03-03 2015-09-17 株式会社ジャパンディスプレイ 表示装置及び反射型液晶表示装置
TWI542932B (zh) * 2014-07-22 2016-07-21 友達光電股份有限公司 顯示面板及曲面顯示器
TWI561890B (en) 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
US20170004579A1 (en) * 2016-07-01 2017-01-05 Manuel Chau Method to forecast future economic conditions, and to form future investment strategy
CN110100203B (zh) * 2017-01-11 2023-04-21 株式会社半导体能源研究所 显示装置
WO2018130930A1 (en) * 2017-01-16 2018-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
TWI766928B (zh) 2022-06-11
JP7466745B2 (ja) 2024-04-12
TW202232212A (zh) 2022-08-16
JP2023138515A (ja) 2023-10-02
JP2024096755A (ja) 2024-07-17
US11803089B2 (en) 2023-10-31
TWI829155B (zh) 2024-01-11
US20200218123A1 (en) 2020-07-09
WO2018130899A1 (en) 2018-07-19
CN110100203B (zh) 2023-04-21
US20180196322A1 (en) 2018-07-12
US11029572B2 (en) 2021-06-08
JP2018120213A (ja) 2018-08-02
US10372004B2 (en) 2019-08-06
US20190346729A1 (en) 2019-11-14
US10649295B2 (en) 2020-05-12
JP2022125056A (ja) 2022-08-26
CN116203768A (zh) 2023-06-02
CN110100203A (zh) 2019-08-06
US20210294171A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
TWI829155B (zh) 顯示裝置
TWI753988B (zh) 顯示裝置
JP7451784B2 (ja) 表示装置
TW201833646A (zh) 顯示裝置、顯示模組及電子裝置
US10504470B2 (en) Driving method of display device
KR20240152419A (ko) 표시 장치 및 그 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees