JP2012014104A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2012014104A JP2012014104A JP2010152949A JP2010152949A JP2012014104A JP 2012014104 A JP2012014104 A JP 2012014104A JP 2010152949 A JP2010152949 A JP 2010152949A JP 2010152949 A JP2010152949 A JP 2010152949A JP 2012014104 A JP2012014104 A JP 2012014104A
- Authority
- JP
- Japan
- Prior art keywords
- row
- pixel
- video signal
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画素がデルタ配列している表示装置において、走査線と映像信号線とが平行配列することによって配線間容量が増加することによる表示むらを解消する。
【解決手段】画素のA行とB行が交互に縦方向に配列している。走査線はA行の画素とB行の画素の間を横方向に延在している。A行においては、映像信号線5は画素と画素の間に縦方向に延在している。B行においては、映像信号線5は画素内を縦方向に縦断している。この配置では、走査線と映像信号線5が平行して延在する部分が存在しないので、走査線と映像信号線5との配線間容量の増大を防止することが出来る。これによって配線間容量に起因する表示むらを防止することが出来る。
【選択図】図2
【解決手段】画素のA行とB行が交互に縦方向に配列している。走査線はA行の画素とB行の画素の間を横方向に延在している。A行においては、映像信号線5は画素と画素の間に縦方向に延在している。B行においては、映像信号線5は画素内を縦方向に縦断している。この配置では、走査線と映像信号線5が平行して延在する部分が存在しないので、走査線と映像信号線5との配線間容量の増大を防止することが出来る。これによって配線間容量に起因する表示むらを防止することが出来る。
【選択図】図2
Description
本発明は表示むらの少ない表示画面と高輝度を両立することを特徴とする表示装置に関するものである。
画素スイッチング素子にて階調表示を得る画素を2次元面内に縦横に配列したアクティブマトリックスの液晶表示装置及び有機EL表示装置においては、画素の周辺部に配置された走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが発生した。
画素の配置によっては、映像信号線あるいは、走査線が直線状になるとは限らない。例えば画素がデルタ配列である表示装置においては、走査線と映像信号線が部分的に平行配置する構造となる。このような構造の場合、走査線と映像信号線の配線間容量結合に起因する走査信号及び映像信号遅延に起因する表示むらが悪化する傾向があった。
表示むらに関連する技術として、「特許文献1」には、縦ライン反転駆動における筋むらの発生を防止する技術が記載されている。
「特許文献2」には、液晶表示装置において、第1の薄膜トランジスタ(TFT)が配置された領域の走査線と第2の薄膜トランジスタ(TFT)が配置された領域の走査線の幅が異なる場合、TFTのソース電極と走査線とが重なる面積を同等とすることによって表示むらを対策する構成が記載されている。
「特許文献3」にはデルタ配置の画素構造において、映像信号線の両側に画素を配置する場合の問題点について記載されている。すなわち、所定の色の画素に対して、奇数行と偶数行とで、隣に配置される画素が異なるために、奇数行と偶数行との間で輝度むらが生ずるが、これを映像信号電圧を補正することによって対策する構成が記載されている。
「特許文献4」には、1本の映像信号線を左右に配置された画素で共通に使用する構成において、画素間の寄生容量がひとつおきに異なることによる表示むらを対策する構成が記載されている。
本明細書では、輝度階調表示領域とは、画素において、光源からの入射光を透過、或いは自発光することによって、画像を形成する領域をいい、輝度階調表示領域周辺部とは、画素における、輝度諧調表示領域の周辺で、光源からの入射光を透過しない、或いは自発光しない部分をいう。
輝度階調表示領域周辺部にはたとえば、映像信号線、走査線等が配置される。
輝度階調表示領域周辺部にはたとえば、映像信号線、走査線等が配置される。
輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列するデルタ配置になる場合、従来の構成では、映像信号線は、輝度諧調表示領域をさけ、輝度諧調表示領域周辺部を延在しているので、映像信号線が走査線と平行配置して延在する部分が生じる。走査線と映像信号線とが平行配置すると、走査線と映像信号線との容量が増加し、輝度むらの原因となる。
本発明の第一の課題は、画素をデルタ配置とした場合に走査線と映像信号線との容量の増加を防止し、これに起因する輝度むらを防止することである。
更に、本発明の第二の課題は、前述の画素をデルタ配列とした場合、或いは画素をデルタ配列ではない配列した場合でも課題となる、輝度を向上させることである。
本明細書におけるデルタ配置とは、特定の行における画素と特定の行の次の画素とが1/2ピッチずれる場合のみでなく、ずれが1/2以下でゼロよりも大きい場合にもデルタ配置と称する。
なお、特許文献1〜5には、上記のような課題は記載されておらず、当然上記のような課題を解決する構成の記載も無い。
本発明は以上に述べたような課題を解決するものであり、具体的な手段は次のとおりである。
(1)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在していることを特徴とする表示装置。
(2)前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、(1)に記載の表示装置。
(3)走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記画素の周辺部にはTFTが存在し、前記TFTを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記TFTのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
(4)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、前記画素の周辺部にはTFTが存在し、前記TFTを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記TFTのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。
(5)走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTは、ドレイン電極は、前記前記映像信号線を2つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
(6)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTは、ドレイン電極は、前記前記映像信号線を2つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。
(7)走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
(8)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。
(9)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している第1の基板と前記画素に対応して色着色層が形成された第2の基板と前記第1の基板と前記第2の基板の間に液晶が挟持された液晶表示装置であって、前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が配置されており、前記第1の基板の前記映像信号線に対応する部分における前記第2の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。
(10)輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している第1の基板と前記画素に対応して色着色層が形成された第2の基板と前記第1の基板と前記第2の基板の間に液晶が挟持された液晶表示装置であって、前記第2の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
画素をデルタ配列とした場合に、映像信号線と走査線とが平行配置部分を無くすことが出来るので、配線間容量を小さくすることが出来、配線間容量に起因する表示むらを抑制することが出来る。
画素中のソース電極と画素電極の接続穴が、映像信号線と積層する位置に配置されて、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
画素中のドレイン電極は、映像信号線を2つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極を配置して、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
画素中のドレイン電極は、映像信号線であることによって、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
画素をデルタ配列とした場合に、輝度階調表示時の液晶の配向方向は、記映像信号線をはさんで、逆方向であるので、画面の視野角特性改善のための、液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、画素面積に対する輝度階調表示領域の割合である開口率を向上させることが出来、輝度を向上させることが出来る。
以下の実施例によって本発明を詳細に説明する。
図1は表示装置の簡略平面図である。図1は液晶表示装置の場合もあるし、有機EL表示装置の場合もある。以後は、液晶表示装置を例にとって説明するが、画素配置、配線構造等は、有機EL表示装置についても適用することが出来る。以下においては、画素が輝度階調表示領域と輝度階調表示領域の周辺領域から構成されるとして説明している。
図1に示す表示画面2の任意の1部分Eの拡大図を図2に示す。図2に示すように、表示画面の任意の1部分Eを拡大してみると、輝度階調表示領域3が所謂デルタ配列に縦横に敷き詰められていて、輝度階調表示領域3の間に輝度階調を表示しない輝度階調表示領域周辺部4が配置されている。1つ1つの輝度階調表示領域3が、入力信号に対応した輝度階調を表示することによって、表示画面2全体として入力信号に対応した画面表示を得る。図2では、画素のA行とB行が交互に縦方向に配置している。
従来のデルタ配列の表示装置と異なり、本発明の表示装置においては図2に示すように、映像信号線は屈曲しておらず、直線である。その結果、走査線と映像信号線とが平行配置される箇所が存在していない。したがって、従来のデルタ配置の表示装置と異なり、走査線6と映像信号線5とが積層し、かつ、平行して延在する部分が無いので、走査線6と映像信号線5との配線間容量を減少させることが出来る。
このような構成とすることによって、映像信号線と走査線とが行方向に重なることを防止することが出来るので、映像信号線と走査線との間における容量の増大を防止することが出来、これに関連する表示むらを防止することが出来る。
図2は液晶表示装置を想定して説明した。液晶表示装置における画素の明るさは、バックライトの光を透過する面積が関係する。有機EL表示装置は、ボトムエミッション型とトップエミッション型とがある。有機EL表示装置におけるボトムエミッション型では、発光部からの光は、映像信号線において遮光されるので、行毎の明るさについては、液晶表示装置と同様となるので、上記と同様な構成となるように留意する必要がある。しかし、トップエミッション型では、映像信号線は、遮光作用はないので、映像信号線が画素を縦方向に延在しても、画素の行毎の明るさの違いは、基本的には生じない。
図3は図2におけるB行における1画素の平面図である。映像信号線5と走査線6が交差配置している。映像信号線5から分岐したドレイン電極7と、前記ドレイン電極7に対向した位置に配置したソース電極8と、前記ドレイン電極7と前記ソース電極8と積層する位置に配置した走査線6により、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極8に書き込まれた輝度階調電圧は、接続穴9を介して画素電極10に印加されて、輝度階調電圧に対応した輝度階調を表示する。
図3中のC-C’に対応した液晶表示パネルの簡略断面図を図4に示す。下透明絶縁基板11上面に下絶縁層13を配置する。なお前記の下絶縁層13は、成分あるいは構造あるいは比誘電率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一比誘電率の1層によって形成される場合もある。
下絶縁層11の上面に映像信号線5およびソース電極8を配置する。映像信号線5とソース電極8は、半導体層15と映像信号線層16と映像信号線層表面層17の積層によって形成される。なお、映像信号線5においては、前記半導体層15は、存在しない場合もあり得るし、半導体層15の下面に絶縁層を積層した場合もありうる。
前記映像信号線表面層17は、前記映像信号線層16に比して、反射率が小さいことを特徴とする層である。すなわち、映像信号線が画素内を縦断するので、映像信号線の反射率が大きいと、画素のコントラストを損ねるからである。但し、前記映像信号線層16の反射率が十分小さい場合は、前記映像信号線表面層17を配置しない場合もある。
前記映像信号線層16は、成分あるいは構造あるいは抵抗率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一抵抗率の1層によって形成される場合もある。映像信号線5の上面には上絶縁層14が配置され、ソース電極8は接続穴9を介して画素電極10と接続されて、画素電極10は上絶縁層14の上面に配置される。なお前記の上絶縁層14は、成分あるいは構造あるいは比誘電率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一比誘電率の1層によって形成される場合もある。
上透明絶縁基板12下面に色着色層20を、更に下面に共通電極19を配置する。下透明絶縁基板11と上透明絶縁基板12によって液晶層18を狭持する。なお画素の断面には、前述に記した以外の層が追加されることもある。
画素電極10端部の一方の近傍から他方の近傍までが輝度階調表示領域3に対応する。前記輝度階調表示領域3を除いた両脇の部分が輝度階調表示領域周辺部4に対応する。
図4において、接続穴9は上側の穴が大きく、下側の穴が小さいすり鉢状の形状となっている。なお、すり鉢状といっても、大穴、小穴の平面形状は円の場合もあるし、楕円の場合もあるし、矩形、あるいは多角形の場合もある。接続穴9の上側である大穴の径はtd1で、下側である小穴の径はtd2である。ここで、映像信号線5は接続穴9の側壁と積層している。言い方を変えると、図4において、接続穴9の上側の穴の端部と映像信号線5の端部との距離dはゼロよりも大きい。接続穴9の部分は画像形成には寄与しない。また、映像信号線の部分も画像形成には寄与しない。つまり、画像形成に寄与しない部分を積層させることによって輝度の低下を防止することが出来る。なお、図3においては、接続穴の上側の穴については、記載していない。
以上のように、接続穴9と映像信号線5を配置した結果、B行における画素の面積に対する輝度階調表示領域3の比率を大きくして、表示むらの少ない表示画面と高輝度を両立する、表示装置を提供することができる。
以上の説明は、図3に示すように輝度階調表示領域3を映像信号線5縦断する平面構造について説明した。しかし、本発明は、これに限らず、図2の行Aにおけるように、映像信号線5が従来のように、画素と画素の間を延在する場合についても適用することが出来る。すなわち、すり鉢状の接続穴9の上側の穴が映像信号線5よりも、接続穴9のある画素から見て外側にくるように配置すれば、輝度階調表示領域3の面積を大きくすることが出来る。接続穴の平面形状が正方形等の矩形である場合、矩形の辺の部分を映像信号線と重複させることによって、本発明の効果をさらに上げることが出来る。
図5は図2のB行における画素の平面図である。本発明の特徴はTFTの形状である。図5において、映像信号線5に接続する閉ループ形状のドレイン電極7と、前記閉ループ形状のドレイン電極7のループ内側に配置したソース電極8と、前記ドレイン電極7と前記ソース電極8と積層する位置に配置したゲート電極21により、画素スイッチング動作する画素トランジスタが形成される。図5では、ゲート電極21をドレイン電極7よりもやや大きく描いているが、同じ大きさでもよい。画素トランジスタを介してソース電極8に書き込まれた輝度階調電圧は、画素電極10に印加されて、輝度階調電圧に対応した輝度階調を表示する。
図5中のD-D’に対応する液晶表示パネルの簡略断面図を図6に示す。下透明絶縁基板11の上面にゲート電極21を配置して、更に上面に下絶縁層13を配置する。なお前記の下絶縁層13は、成分あるいは構造あるいは比誘電率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一比誘電率の1層によって形成される場合もある。下絶縁層11上面のゲート電極21と積層する位置に半導体層15を配置する。なお前記半導体層15は、半導体層15の下面に絶縁層を積層した場合もありうる。
前記の半導体層15の上面のゲート電極21と積層する位置に閉ループ形状のドレイン電極7および前記前記閉ループ形状のドレイン電極7のループ内側にソース電極8を配置する。ドレイン電極7とソース電極8は、映像信号線層16と映像信号線層表面層17の積層によって形成される。この構成は実施例2で説明したのと同様であるので、説明を省略する。また、ソース電極よりも上側の構成、上透明絶縁基板12に形成された各層の構成等は実施例2において説明した構成と同様である。
従来の表示装置と異なり、本発明の表示装置においては図5及び図6に示すように、半導体層15の上面のゲート電極21と積層する位置に閉ループ形状のドレイン電極7および前記前記閉ループ形状のドレイン電極7のループ内側に配置したソース電極8が存在している。したがって、TFTのON電流を大きくすることが出来る。あるいは、同じON電流であれば、TFTのサイズを小さくすることが出来る。
図6に示すようにTFTのソース電極8は絶縁膜18に形成された接続穴9を介して画素電極と接続している。この接続穴9はすり鉢状であり、上側の径が下側の径よりも大きい。接続穴9の上側の径の端部はループ状に形成されたドレイン線5の端部よりも、接続穴9の中心から見て外側に存在している。すなわち、図6に示すdがプラスの値である。接続穴9の部分は画像形成には寄与しない。したがって、図6のような構成とすることによって、輝度階調表示領域3の面積を大きくすることが出来、画面の明るさを向上させることが出来る。
以上のようにゲート電極21と半導体層15とドレイン電極7とソース電極8を配置した結果、ゲート電極21位置と半導体層15とドレイン電極7およびソース電極8の積層位置がずれた場合においても、前記ゲート電極21位置と半導体層15とドレイン電極7およびソース電極8の3層間の積層面積の変動を小さくすることが出来る。その結果、ドレイン電極7とゲート電極21の配線間容量およびソース電極8とゲート電極21の配線間容量の変動を小さくでき、前記の配線間容量の表示画面内でのばらつきに起因する表示むらを小さくした表示装置を実現することができる。
図7は図3のF-F’に対応する液晶表示パネルの簡略断面図である。図7において、下透明絶縁基板11上面に下絶縁層13が形成されている。なお前記の下絶縁層13は、成分あるいは構造あるいは比誘電率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一比誘電率の1層によって形成される場合もある。
下絶縁層11上面に映像信号線5を配置する。映像信号線5は、映像信号線層16と映像信号線層表面層17の積層によって形成される。なお映像信号線5は、下部に半導体層(図示なし)あるいは絶縁層(図示なし)あるいは半導体層(図示なし)と絶縁層(図示なし)を積層している場合もある。映像信号線5のその他の構成は図4等で説明したのと同様であるので、説明を省略する。
映像信号線5の上面には上絶縁層14が配置される。上絶縁層14は、成分あるいは構造あるいは比誘電率の異なる2以上の層の積層によって形成される場合もあり得るし、1成分かつ1構造かつ単一比誘電率の1層によって形成される場合もある。上絶縁層14の上面には、画素電極10が配置される。
上透明絶縁基板12下面に色着色層20を配置する。ここで、色着色層20は、図1の表示画面2の正面から見て、映像信号線5と重なる部分の色着色層膜厚22は、映像信号線5と重なる部分以外の色着色層膜厚23よりも大きくする。すなわち、映像信号線の上部における色着色層20を厚くすることによって、映像信号線5からの反射によるコントラストの低下を防いでいる。
色着色層20の下面に色着色層保護層24を配置する。色着色層保護層24の下面に共通電極19を配置する。色着色層保護層24によって、色着色層20の凹凸を緩和している。下透明絶縁基板11と上透明絶縁基板12によって液晶層18を狭持する。画素電極10端部の一方の近傍から他方の近傍までが輝度階調表示領域3に対応して、前記輝度階調表示領域3を除いた部分が輝度階調表示領域周辺部4に対応する。
本実施例の特徴は、従来の表示装置と異なり、図7に示すように、色着色層20は、図1の表示画面2の正面から見て、映像信号線5と重なる部分の色着色層膜厚22が、映像信号線5と重なる部分以外の色着色層膜厚23よりも大きく形成されていることである。このように、色着色層の膜厚に差を持たせた結果、外光の反射を防止し、コントラストの低下を防止することが出来る。
図8および図9は、図3のF-F’に対応する液晶表示パネルの簡略断面図の他の例である。図8および図9はVA(Vertical Alignment)タイプの液晶表示パネルの構成を示している。図8は画素電極10と共通電極19の間に電圧を印加していない状態であり、図9は画素電極10と共通電極19の間に電圧を印加している状態である。
図8において、下透明絶縁基板11の構成は図7において説明したのと同様である。ただし、図8においては、画素電極に映像信号線に対応して凸部が形成されている。後で説明するように、この凸部がVA方式における液晶分子の配向方向を制御する。
上透明絶縁基板12下面に色着色層20が配置されている。色着色層20の上には、共通電極19が形成されている。図8においては、色着色層保護層は省略されている。下透明絶縁基板11と上透明絶縁基板12によって液晶層18を狭持している。画素電極10端部の一方の近傍から他方の近傍までが輝度階調表示領域3に対応して、前記輝度階調表示領域3を除いた部分が輝度階調表示領域周辺部4に対応する。図9の構成も図8で説明したのと同様である。
図8では、全ての液晶25は下透明絶縁基板11と上透明絶縁基板12に垂直方向に配向していて、この場合は一般には極小輝度階調(黒表示)を表示する。図9では、映像信号線5より左側のすべての液晶25は下透明絶縁基板11と上透明絶縁基板12に垂直方向から左側に倒れて配向していて、映像信号線5より右側のすべての液晶25は下透明絶縁基板11と上透明絶縁基板12に垂直方向から右側に倒れて配向している。この場合は一般には極大輝度階調(白表示)を表示する。映像信号線を挟んで液晶25が逆方向に倒れるので、画面の視野角特性改善のための、前述の液晶配向方向変更境界を画素の前記の映像信号線とは異なる位置に配置することが不要となり、輝度を向上することが出来る。
極小輝度階調(黒表示)と極大輝度階調(白表示)の中間輝度階調(中間調表示)は、図9に比較して、下透明絶縁基板11と上透明絶縁基板12に垂直方向から液晶の倒れる角度が小さくなる。
本実施例においては、図8および図9に示すように、VAタイプの液晶表示パネルにおいて、映像信号線5を境界として液晶25の配向方向を異ならせることが出来る。このように、本実施例によれば、少なくとも、図2のB行の画素に対しては、特別な構成を加えることなく、VAにおける、液晶25に対する必要な配向を行うことが出来る。
なお、図8および図9に示す構成は、図2におけるB行における画素が対象となる。図2におけるA行の画素に対しては、従来と同様な配向構造を採用することが出来る。
図10は図2におけるB行の画素の平面図である。図10において、映像信号線5の一部分がTFTのドレイン電極7を兼ねている。ドレイン電極7に対向した位置に配置したソース電極8と、前記ドレイン電極7と前記ソース電極8とが半導体層15の上に形成されている。半導体層15の下に図示しない絶縁膜を挟んでゲート電極21が形成されている。これによって、画素スイッチング動作する画素トランジスタが形成される。画素トランジスタを介してソース電極8に書き込まれた輝度階調電圧は、画素電極10に印加されて、輝度階調電圧に対応した輝度階調を表示する。
図11は図10におけるG-G’に対応した液晶表示パネルの簡略断面図である。下透明絶縁基板11の構成は、図4等で説明したのと同様である。また、上透明絶縁基板12の構成も図4等で説明したのと同様である。下透明絶縁基板11と上透明絶縁基板12によって液晶層18を狭持している。
図11において、映像信号線5が分岐してドレイン電極となっているのではなく、映像信号線5がそのままTFTのドレイン電極となっている。その結果、画素Bの面積に対する図2中の輝度階調表示領域3の比率を大きくすることが出来、高輝度の表示画面を有する、表示装置を実現することが出来る。
以上の実施例では、全て液晶表示装置を例にとって説明したが、有機EL表示装置についても同様に適用することが出来る。
1.表示部
2.表示画面
3.輝度階調表示領域
4.輝度階調表示領域周辺部
5.映像信号線
6.走査線
7.ドレイン電極
8.ソース電極
9.接続穴
10.画素電極
11.下透明絶縁基板
12.上透明絶縁基板
13.下絶縁層
14.上絶縁層
15.半導体層
16.映像信号線層
17.映像信号線層表面層
18.液晶層
19.共通電極
20.色着色層
21.ゲート電極
22.映像信号線積層部分の色着色層厚
23.映像信号線積層部分以外の色着色層厚
24.色着色層保護層
25.液晶。
2.表示画面
3.輝度階調表示領域
4.輝度階調表示領域周辺部
5.映像信号線
6.走査線
7.ドレイン電極
8.ソース電極
9.接続穴
10.画素電極
11.下透明絶縁基板
12.上透明絶縁基板
13.下絶縁層
14.上絶縁層
15.半導体層
16.映像信号線層
17.映像信号線層表面層
18.液晶層
19.共通電極
20.色着色層
21.ゲート電極
22.映像信号線積層部分の色着色層厚
23.映像信号線積層部分以外の色着色層厚
24.色着色層保護層
25.液晶。
Claims (10)
- 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在していることを特徴とする表示装置。 - 前記映像信号線層は複数の層から構成されており、前記映像信号線の表面層の反射率は、前記表面層の下の層の反射率よりも小さいことを特徴とする、請求項1に記載の表示装置。
- 走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記画素の周辺部にはTFTが存在し、前記TFTを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記TFTのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴上側が大きく下側が小さい形状であって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。 - 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、
前記画素の周辺部にはTFTが存在し、前記TFTを覆って絶縁膜が形成され、前記輝度階調表示領域には画素電極が存在し、前記絶縁膜には、前記画素電極と前記TFTのソース電極と前記画素を接続するための接続穴が形成され、前記接続穴は上側が大きく下側が小さい形状あって、前記接続穴の端面は、前記映像信号線の端面よりも前記接続穴の中心から見て外側に存在していることを特徴とする表示装置。 - 走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、
前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTは、ドレイン電極は、前記前記映像信号線を2つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。 - 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、
前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTは、ドレイン電極は、前記前記映像信号線を2つの分岐したループ状であり、前記ループ状のドレイン電極の中心にソース電極が存在していることを特徴とする表示装置。 - 走査線が第1の方向に延在して第2の方向に配列し、映像信号線が第2の方向に延在して第1の方向に配列し、輝度階調表示領域と周辺部からなる画素が平面内に配置されていて、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、
前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。 - 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している表示装置であって、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が延在し、
前記第2の行の前記画素の周辺部にはTFTが存在し、前記TFTにおいて、ドレイン電極は前記映像信号線であることを特徴とする表示装置。 - 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している第1の基板と
前記画素に対応して色着色層が形成された第2の基板と
前記第1の基板と前記第2の基板の間に液晶が挟持された液晶表示装置であって、
前記第2の行における前記画素における前記輝度階調表示領域には、前記第2の方向に映像信号線が配置されており、
前記第1の基板の前記映像信号線に対応する部分における前記第2の基板の前記色着色層の厚さは、他の部分の色着層の厚さよりも大きいことを特徴とする液晶表示装置。 - 輝度階調表示領域と周辺部からなる画素が第1の行において第1の方向に所定のピッチで配列し、前記画素が第2の行において前記第1の方向に前記所定のピッチで配列し、前記第1の行における前記画素と前記第2の行における前記画素の中心とが特定の距離、前記第1の方向にずれており、前記第1の行と前記第2の行が前記第1の方向と直角方向である第2の方向に交互に配列している第1の基板と
前記画素に対応して色着色層が形成された第2の基板と
前記第1の基板と前記第2の基板の間に液晶が挟持された液晶表示装置であって、
前記第2の行における前記画素における輝度階調表示時の前記液晶の配向方向は、前記映像信号線をはさんで、逆方向であることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010152949A JP2012014104A (ja) | 2010-07-05 | 2010-07-05 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010152949A JP2012014104A (ja) | 2010-07-05 | 2010-07-05 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012014104A true JP2012014104A (ja) | 2012-01-19 |
Family
ID=45600557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010152949A Pending JP2012014104A (ja) | 2010-07-05 | 2010-07-05 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012014104A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018130899A1 (en) * | 2017-01-11 | 2018-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
2010
- 2010-07-05 JP JP2010152949A patent/JP2012014104A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018130899A1 (en) * | 2017-01-11 | 2018-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN110100203A (zh) * | 2017-01-11 | 2019-08-06 | 株式会社半导体能源研究所 | 显示装置 |
US10372004B2 (en) | 2017-01-11 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10649295B2 (en) | 2017-01-11 | 2020-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11029572B2 (en) | 2017-01-11 | 2021-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11803089B2 (en) | 2017-01-11 | 2023-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10281785B2 (en) | Liquid crystal display device having large holding capacitance in the pixel | |
KR102152178B1 (ko) | 곡면 액정표시장치 및 이를 위한 컬러필터 기판 | |
US8643632B2 (en) | Display device | |
TWI420443B (zh) | 顯示裝置及驅動方法 | |
JP5659708B2 (ja) | 液晶表示パネル、及び液晶表示装置 | |
US20180061728A1 (en) | Display panel with dam structure | |
US20090309821A1 (en) | Display Device | |
JP6170421B2 (ja) | 有機el表示装置 | |
TWI420213B (zh) | 液晶顯示面板 | |
US9766525B2 (en) | Active-matrix substrate and display device | |
JP2016105121A (ja) | カラーフィルタ基板及び表示装置 | |
JP6393529B2 (ja) | 液晶表示装置 | |
JP5602881B2 (ja) | 液晶表示装置 | |
US10197847B2 (en) | Liquid crystal display device | |
JP5868993B2 (ja) | 液晶表示素子および液晶表示装置 | |
JP6283522B2 (ja) | 表示装置及び反射型液晶表示装置 | |
US10068928B2 (en) | Display device | |
JP2012014104A (ja) | 表示装置 | |
JP2012237943A (ja) | 表示装置 | |
CN111221162B (zh) | 电子装置 | |
US9766516B2 (en) | Display device | |
US20150109267A1 (en) | Display device | |
US20060087609A1 (en) | Liquid crystal display device | |
KR20110071036A (ko) | 표시장치 | |
US20230408875A1 (en) | Liquid crystal display device |