TWI600157B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI600157B
TWI600157B TW102139950A TW102139950A TWI600157B TW I600157 B TWI600157 B TW I600157B TW 102139950 A TW102139950 A TW 102139950A TW 102139950 A TW102139950 A TW 102139950A TW I600157 B TWI600157 B TW I600157B
Authority
TW
Taiwan
Prior art keywords
film
oxide
oxide semiconductor
oxide film
semiconductor film
Prior art date
Application number
TW102139950A
Other languages
English (en)
Other versions
TW201427014A (zh
Inventor
佐藤貴洋
中澤安孝
長隆之
越岡俊介
徳永肇
神長正美
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201427014A publication Critical patent/TW201427014A/zh
Application granted granted Critical
Publication of TWI600157B publication Critical patent/TWI600157B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Description

半導體裝置
本發明係關於一種半導體裝置及其製造方法。
此外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而發揮功能的所有裝置，電光裝置、半導體電路以及電子裝置等都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可應用於電晶體的半導體膜，已知矽膜。
關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶體矽膜或多晶矽膜。例如，當應用於構成大型的顯示裝置的電晶體時，較佳為使用已確立了向大面積基板上進行成膜的技術的非晶體矽膜。另一方面，當應用於構成一體地形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電晶體 的多晶矽膜。關於多晶矽膜，已知藉由對非晶體矽膜進行高溫下的加熱處理或雷射處理來形成的方法。
進一步地，近年來氧化物半導體膜受到關注。例如，公開了一種使用載子密度低於1018/cm3的包含銦、鎵及鋅的氧化物半導體膜的電晶體(參照專利文獻1)。
氧化物半導體膜可以利用濺射法形成，所以可以應用於構成大型的顯示裝置的電晶體。另外，使用氧化物半導體膜的電晶體具有高場效移動率，因而可以實現一起形成有驅動電路的高功能的顯示裝置。另外，因為可以改良使用非晶體矽膜的電晶體的生產裝置的一部分而利用，所以在可以抑制設備投資的方面上優勢。
並且，已知使用氧化物半導體膜的電晶體在截止狀態下，其洩漏電流(也稱為關態電流(off-state current))極小。例如，公開了一種應用了使用氧化物半導體膜的電晶體的低洩漏特性的低耗電的CPU等(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]美國專利申請公開第2012/0032730號說明書
使用氧化物半導體膜的電晶體由於在氧化物半導體膜中產生的缺陷、以及氧化物半導體膜與所接觸的 絕緣膜之間的介面處產生的缺陷，電晶體的電氣特性變得不良。另外，隨著使用氧化物半導體膜的電晶體的應用範圍擴大，對於可靠性的要求也多樣化了。
於是，本發明的一個方式要解決的問題之一是賦予使用氧化物半導體膜的電晶體穩定的電氣特性。另外，本發明的一個方式要解決的問題之一是賦予使用氧化物半導體膜的電晶體優良的電氣特性。另外，本發明的一個方式要解決的問題之一是提供具有該電晶體的高可靠性的半導體裝置。
本發明的一個方式是一種半導體裝置，其特徵在於，具有：層疊有氧化物半導體膜及氧化物膜的多層膜；閘極電極；以及閘極絕緣膜，多層膜經由閘極絕緣膜而與所述閘極電極重疊地設置，多層膜具有如下形狀，該形狀具有氧化物半導體膜的下表面與氧化物半導體膜的側面所呈的第一角度以及氧化物膜的下表面與氧化物膜的側面所呈的第二角度，並且，第一角度小於第二角度且第一角度為銳角。
在上述半導體裝置中，在多層膜中氧化物半導體膜的上端與所述氧化物膜的下端大致一致。另外，在多層膜中，既可以在氧化物半導體膜之上層疊有氧化物膜，又可以在氧化物半導體膜的上下都層疊有氧化物膜。
在上述半導體裝置中，第一角度及第二角度 較佳為10°以上且小於90°。
在上述半導體裝置中，較佳的是氧化物膜包含與氧化物半導體膜共同的元素，且氧化物膜的導帶底的能量比氧化物半導體膜更接近於真空能階。例如，較佳的是，氧化物半導體膜及氧化物膜是In-M-Zn氧化物(M為Al、Ga、Ge、Y、Zr、Sn、La、Ce或Nd)，並且，氧化物膜的In對M的原子個數比小於氧化物半導體膜。
在上述半導體裝置中，較佳的是，氧化物膜為非晶質的，氧化物半導體膜為結晶質的，並且，氧化物半導體膜所包括的結晶部的c軸平行於氧化物半導體膜的表面的法向量。
在上述半導體裝置中，源極電極及汲極電極以接觸於多層膜的方式設置，並且，在多層膜與源極電極和汲極電極相接觸的介面附近的區域中設置低電阻區。
此外，在上述半導體裝置中，具有與氧化物膜相同或不同的組成的氧化物膜也可以以接觸於源極電極和汲極電極以及多層膜的上表面的方式設置。
根據本發明的一個方式，藉由使用包含氧化物膜和氧化物半導體膜的多層膜，可以賦予電晶體穩定的電氣特性。
另外，藉由將該多層膜的形狀設為至少具有第一角度和大於該第一角度的第二角度的錐形狀，可以增大作為通道區的氧化物半導體膜與源極電極及汲極電極之間的接觸面積，並可以使電晶體的通態電流(on-state current)增大。
另外，根據本發明的一個方式，可以提供具有上述電晶體的高可靠性的半導體裝置。
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧多層膜
106a‧‧‧氧化物半導體膜
106b‧‧‧氧化物膜
106c‧‧‧低電阻區
106d‧‧‧低電阻區
107‧‧‧氧化物膜
112‧‧‧閘極絕緣膜
113‧‧‧步階
116a‧‧‧源極電極
116b‧‧‧汲極電極
117‧‧‧氧化物膜
118‧‧‧保護絕緣膜
118a‧‧‧氧化矽膜
118b‧‧‧氧化矽膜
118c‧‧‧氮化矽膜
126a‧‧‧氧化物半導體膜
126b‧‧‧氧化物膜
200‧‧‧基板
202‧‧‧基底絕緣膜
204‧‧‧閘極電極
206‧‧‧多層膜
206a‧‧‧氧化物半導體膜
206b‧‧‧氧化物膜
206c‧‧‧氧化物膜
206d‧‧‧低電阻區
206e‧‧‧低電阻區
207‧‧‧氧化物膜
212‧‧‧閘極絕緣膜
212a‧‧‧源極電極
212b‧‧‧汲極電極
213‧‧‧步階
214‧‧‧步階
216a‧‧‧源極電極
216b‧‧‧汲極電極
216c‧‧‧電極
218‧‧‧保護絕緣膜
226a‧‧‧氧化物半導體膜
226b‧‧‧氧化物膜
226c‧‧‧氧化物膜
260‧‧‧半導體膜
401‧‧‧半導體基板
403‧‧‧元件分離區
407‧‧‧閘極絕緣膜
409‧‧‧閘極電極
411a‧‧‧雜質區
411b‧‧‧雜質區
415‧‧‧絕緣膜
417‧‧‧絕緣膜
419‧‧‧電晶體
419a‧‧‧接觸插頭
419b‧‧‧接觸插頭
420‧‧‧絕緣膜
421‧‧‧絕緣膜
422‧‧‧絕緣膜
423a‧‧‧佈線
423b‧‧‧佈線
424‧‧‧電極
425‧‧‧絕緣膜
445‧‧‧絕緣膜
449‧‧‧佈線
456‧‧‧佈線
500‧‧‧微型電腦
501‧‧‧直流電源
502‧‧‧匯流排
503‧‧‧電源閘控制器
504‧‧‧電源閘
505‧‧‧CPU
506‧‧‧揮發性記憶部
507‧‧‧非揮發性記憶部
508‧‧‧介面
509‧‧‧檢測部
511‧‧‧光感測器
512‧‧‧放大器
513‧‧‧AD轉換器
514‧‧‧光電轉換元件
517‧‧‧電晶體
519‧‧‧電晶體
530‧‧‧發光元件
700‧‧‧基板
719‧‧‧發光元件
720‧‧‧絕緣膜
721‧‧‧絕緣膜
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
733b‧‧‧佈線
733c‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容器
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧像素
751‧‧‧電晶體
752‧‧‧電容器
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧電極
782‧‧‧發光層
783‧‧‧電極
784‧‧‧分隔壁
785a‧‧‧中間層
785b‧‧‧中間層
785c‧‧‧中間層
785d‧‧‧中間層
786a‧‧‧發光層
786b‧‧‧發光層
786c‧‧‧發光層
791‧‧‧電極
792‧‧‧絕緣膜
793‧‧‧液晶層
794‧‧‧絕緣膜
795‧‧‧隔離物
796‧‧‧電極
797‧‧‧基板
801‧‧‧玻璃基板
803‧‧‧In-Ga-Zn氧化物膜
805‧‧‧In-Ga-Zn氧化物膜
807‧‧‧光阻劑
811‧‧‧玻璃基板
813‧‧‧In-Ga-Zn氧化物膜
815‧‧‧In-Ga-Zn氧化物膜
817‧‧‧光阻劑
821‧‧‧氮化矽膜
823‧‧‧氧氮化矽膜
825‧‧‧氧化物半導體膜
826‧‧‧膜
827‧‧‧氧氮化矽膜
829‧‧‧低密度區
831‧‧‧玻璃基板
833‧‧‧氧氮化矽膜
835‧‧‧氧化物半導體膜
837‧‧‧氧氮化矽膜
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元組
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室用門
8303‧‧‧冷凍室用門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A至圖1D是說明電晶體的俯視圖及剖面圖；圖2是說明電晶體的剖面圖；圖3是說明多層膜的能帶結構的圖；圖4是說明多層膜的能帶結構的圖；圖5A至圖5C是說明電晶體的製造方法的剖面圖；圖6A和圖6B是說明電晶體的製造方法的剖面圖；圖7A至圖7D是說明電晶體的俯視圖及剖面圖；圖8A至圖8C是說明電晶體的俯視圖及剖面圖；圖9是說明電晶體的剖面圖；圖10A至圖10C是說明多層膜的能帶結構的圖；圖11A至圖11C是說明電晶體的製造方法的剖面圖；圖12A和圖12B是說明電晶體的製造方法的剖面圖；圖13A至圖13C是說明電晶體的俯視圖及剖面圖；圖14A至圖14C是說明電晶體的俯視圖及剖面圖；圖15是示出EL顯示裝置的一個例子的電路圖；圖16A至圖16C是示出EL顯示裝置的一個例子的俯 視圖及剖面圖；圖17A和圖17B是示出EL顯示裝置的一個例子的剖面圖；圖18是示出液晶顯示裝置的一個例子的電路圖；圖19A至圖19C是示出液晶顯示裝置的一個例子的剖面圖；圖20是示出半導體裝置的一個例子的方塊圖；圖21是示出半導體裝置的一個例子的剖面圖；圖22A至圖22C是示出CPU的一個例子的方塊圖；圖23A至圖23C是示出電子裝置的一個例子的圖；圖24是說明蝕刻劑與蝕刻速度的關係的圖；圖25A和圖25B是說明STEM影像的圖；圖26是說明STEM影像的圖；圖27A和圖27B是說明STEM影像的圖；圖28A和圖28B是說明STEM影像的圖；圖29A和圖29B是說明STEM影像的圖；圖30A和圖30B是說明STEM影像的圖；圖31A和圖31B是說明多層膜的結構的圖；圖32A和圖32B是說明多層膜的結構的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，只要是本領域技術人員就可以很容易地理解其實施方式和詳細內容可以 進行各種變換。另外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。此外，當利用圖式說明發明的結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，在表示相同的目標時，有時使用相同的陰影圖案，而不特別附加標記。
作為第一、第二等而附上的序數詞是為了方便而使用的，並不表示製程順序或層疊順序。此外，在本說明書中，不表示作為用於特定發明的事項的固有名稱。
另外，電壓大多指某個電位與標準電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓改稱為電位。
另外，即使在記載為“電連接”的情況下，也有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
另外，在電路動作中電流方向發生變化等的情況下，源極及汲極的功能有時互相調換。因此，在本說明書中，源極及汲極這樣的術語可以互相調換而使用。
在本說明書中，“平行”是指兩條直線以所呈的角度為-10°以上且10°以下的方式配置的狀態，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線以所呈的角度為80°以上且100°以下的方式配置的狀態，因此也包括角度為85°以上且95°以下的情況。
另外，在本說明書中，在結晶為三方晶或菱 方晶的情況下，以六方晶系來表示。
此外，在本說明書等中，各實施方式及各實施例所記載的結構及內容可以適當地組合。
實施方式1
在本實施方式中，說明本發明的一個方式的電晶體。
1-1.電晶體結構(1)
圖1A至圖1D示出BGTC結構的電晶體的俯視圖及剖面圖。圖1A示出電晶體的俯視圖。圖1B示出對應於圖1A所示的點劃線A1-A2的剖面圖。圖1C示出對應於圖1A所示的點劃線A3-A4的剖面圖。另外，在圖1A中，為了使圖式清楚，省略了該電晶體的構成要素的一部分(閘極絕緣膜及保護絕緣膜等)。
在本項中說明底閘極型電晶體。在此，使用圖1A至圖1D說明作為一種底閘極型電晶體的底閘極頂接觸結構(BGTC結構)的電晶體。圖1B所示的電晶體包括：設置在基板100上的閘極電極104；設置在閘極電極104上的閘極絕緣膜112；設置在閘極絕緣膜112上的包含氧化物半導體膜106a以及設置在氧化物半導體膜106a上的氧化物膜106b的多層膜106；設置在閘極絕緣膜112和多層膜106上的源極電極116a及汲極電極116b；設置在多層膜106、源極電極116a以及汲極電極116b上的保護絕緣膜118。
另外，根據用於源極電極116a及汲極電極116b的導電膜的種類，有時藉由從多層膜106的一部分奪取氧或者形成混合層，而在多層膜106中形成低電阻區106c及低電阻區106d。在圖1B中，低電阻區106c及低電阻區106d是多層膜106中的與源極電極116a及汲極電極116b接觸的介面附近的區域(多層膜106的虛線與源極電極116a及汲極電極116b之間的區域)。低電阻區106c及低電阻區106d的一部或全部作為源極區及汲極區發揮功能。
在圖1A中的重疊於閘極電極104的區域中，將源極電極116a和汲極電極116b之間的間隔稱為通道長度。但是，在電晶體包括源極區和汲極區的情況下，在重疊於閘極電極104的區域中，也可以將低電阻區106c與低電阻區106d之間的間隔稱為通道長度。
此外，通道形成區是指在多層膜106中重疊於閘極電極104並且夾在源極電極116a和汲極電極116b的區域(參照圖1B)。另外，通道區是指在通道形成區中的電流主要流過的區域。在此，通道區是通道形成區中的氧化物半導體膜106a的一部分。
此外，如圖1A所示那樣，在上表面形狀中以多層膜106包含於閘極電極104的內側的方式設置閘極電極104。藉由這樣設置，當光從基板100一側入射時，可以抑制在多層膜106中因光而產生載子。就是說，閘極電極104具有作為遮光膜的功能。但是，也可以形成多層膜 106直到閘極電極104的外側為止。
氧化物半導體膜106a的下表面是指，相當於氧化物半導體膜106a的基板100一側的表面或氧化物半導體膜106a的與閘極絕緣膜112接觸的表面。氧化物膜106b的下表面是指，相當於氧化物膜106b的基板100一側的表面或氧化物膜106b與氧化物半導體膜106a之間的邊界面。此外，多層膜106的層疊結構藉由使用STEM(Scanning Transmission Electron Microscopy：掃描透射電子顯微術)觀察，可以確認出邊界。但是，根據用於氧化物半導體膜106a及氧化物膜106b的材料，有時不能明確地確認出該邊界。
1-1-1.多層膜
以下，參照圖1A至圖2說明多層膜106和構成多層膜106的氧化物半導體膜106a及氧化物膜106b。
圖2是圖1B的由虛線圍繞的區域的放大圖。
在多層膜106中，至少氧化物半導體膜106a具有錐形狀。較佳的是，氧化物膜106b也具有錐形狀。另外，氧化物半導體膜106a的錐形狀與氧化物膜106b的錐形狀不同。
明確而言，在氧化物半導體膜106a中，將氧化物半導體膜106a的下表面與氧化物半導體膜106a的側面所呈的角度稱為第一角度θ1，並且在氧化物膜106b中，將氧化物膜106b的下表面與氧化物膜106b的側面所 呈的角度稱為第二角度θ2。在這種情況下，第一角度θ1可以為銳角，第二角度θ2可以為銳角或垂直。
較佳的是，第一角度θ1及第二角度θ2都是銳角，並且第一角度θ1小於第二角度θ2。
另外，第一角度θ1為10°以上且小於90°，較佳為30°以上且70°以下。第二角度θ2為10°以上且小於90°，較佳為30°以上且70°以下。
如上所述，藉由將多層膜106的形狀設為具有不同的錐角的錐形狀，可以得到下述效果。關於多層膜106，藉由將其設為具有不同的錐角的錐形狀，與具有恆定的錐角的錐形狀相比，可以擴大它與源極電極116a及汲極電極116b之間的接觸面積。由此，可以降低多層膜106與源極電極116a以及汲極電極116b之間的接觸電阻並使電晶體的通態電流增大。
另外，藉由使第二角度θ2大於第一角度θ1，可以減小氧化物膜106b與源極電極116a及汲極電極116b之間的接觸面積，從而可以減小形成在氧化物膜106b中的低電阻區。由此，可以抑制氧化物膜106b的低電阻化，並抑制在源極電極116a與汲極電極116b之間產生的洩漏路徑，同時能夠在作為通道區發揮功能的氧化物半導體膜106a中有效地形成低電阻區，從而可以同時實現電晶體的通態電流的增大和電晶體的關態電流的降低。
另外，氧化物半導體膜106a的上端與氧化物膜106b的下端大致一致(參照圖2)。就是說，多層膜 106沒有由氧化物半導體膜106a和氧化物膜106b形成的大的步階113(參照圖31A和圖31B)。因此，可以抑制設置在多層膜106上的膜(例如，被加工成源極電極116a及汲極電極116b的導電膜)的斷開，而可以製造電氣特性良好的電晶體。此外，“氧化物半導體膜106a的上端與氧化物膜106b的下端大致一致”是指氧化物膜106b的下端與氧化物半導體膜106a的上端之間的距離L1為30nm以下，較佳為10nm以下(參照圖31A和圖31B)。
在藉由蝕刻來形成多層膜106時，利用氧化物半導體膜106a與氧化物膜106b之間的蝕刻速度的差異，可以形成上述錐形狀。尤其是，藉由使氧化物半導體膜106a的蝕刻速度低於氧化物膜106b的蝕刻速度，可以形成上述錐形狀。
例如，藉由作為蝕刻劑使用包含磷酸的溶液的濕蝕刻，可以形成上述錐形狀。
藉由濕蝕刻形成多層膜106的優點是如下。例如，在被加工成多層膜106的氧化物半導體膜及氧化物膜具有針孔等缺陷的情況下，如果藉由乾蝕刻對該氧化物半導體膜及該氧化物膜進行加工的話，有時藉由該針孔對設置在該氧化物半導體膜及該氧化物膜下的絕緣膜(閘極絕緣膜等)也進行蝕刻。由此，在該絕緣膜中，有時形成了直到設置在該絕緣膜之下的電極(閘極電極等)的開口。如果在這種狀況下製造電晶體的話，有時會製造出在 該電極與形成在多層膜106上的電極(源極電極及汲極電極等)之間產生短路等特性不良的電晶體。就是說，如果藉由乾蝕刻形成多層膜106的話，有時關係到電晶體的良率的下降。因此，藉由利用濕蝕刻形成多層膜106，可以高生產率地製造電氣特性良好的電晶體。
另外，由於濕蝕刻的蝕刻速度根據蝕刻劑的濃度及蝕刻劑的溫度等而變化，所以較佳為將氧化物半導體膜106a的蝕刻速度適當地調整為低於氧化物膜106b的蝕刻速度的速度。另外，藉由使第二角度θ2大於第一角度θ1，可以盡可能地減小在該濕蝕刻中暴露於蝕刻劑的面積。另外，藉由使第二角度θ2大於第一角度θ1，可以減小因為由蝕刻劑所引起的污染或缺陷的產生而形成在氧化物膜106b中的低電阻區。
例如，作為上述蝕刻劑，可以舉出調整為85%左右的磷酸水溶液或混合了磷酸(72%)、硝酸(2%)及醋酸(9.8%)的混合溶液(也稱為混合酸鋁溶液)。另外，蝕刻劑的溫度較佳為20刻至35刻左右的室溫或常溫。此外，還可以使用上述以外的蝕刻劑。
氧化物半導體膜106a是至少包含銦的氧化物半導體膜。例如，除了銦之外還可以包含鋅。另外，氧化物半導體膜106a除錮之外，較佳為還包含元素M(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Nd)。
氧化物膜106b是這樣的氧化物膜：由構成氧化物半導體膜106a的元素中的一種以上構成，並且，其 導帶底的能量相比氧化物半導體膜106a更接近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。此時，當對閘極電極104施加電場，通道形成於多層膜106中導帶底的能量較低的氧化物半導體膜106a。就是說，藉由在氧化物半導體膜106a與保護絕緣膜118之間具有氧化物膜106b，可以將電晶體的通道形成在不與保護絕緣膜118接觸的氧化物半導體膜106a。另外，由構成氧化物半導體膜106a的元素中的一種以上構成氧化物膜106b，所以在氧化物半導體膜106a與氧化物膜106b之間不容易產生介面散射。因此，在氧化物半導體膜106a與氧化物膜106b之間不阻礙載子的移動，從而提高電晶體的場效移動率。另外，在氧化物半導體膜106a與氧化物膜106b之間不容易形成介面能階。當在氧化物半導體膜106a與氧化物膜106b之間存在介面能階，有時會形成將該介面作為通道的臨界電壓不同的第二電晶體，使得電晶體的外觀上的臨界電壓發生變動。因此，藉由設置氧化物膜106b，可以降低電晶體的臨界電壓等電氣特性的不均勻。
例如，氧化物膜106b以比氧化物半導體膜106a高的原子個數比來包含Al、Ga、Ge、Y、Zr、Sn、La、Ce、Nd或Hf(尤其是Al或Ga)即可。具體地，作為氧化物膜106b，使用以比氧化物半導體膜106a高1.5倍以上、較佳為2倍以上、更佳為3倍以上的原子個數比 來包含上述元素的氧化物膜。上述元素與氧堅固地鍵合，所以具有抑制在氧化物膜中產生氧空位的功能。就是說，與氧化物半導體膜106a相比，氧化物膜106b不容易產生氧空位。
例如，在氧化物半導體膜106a是In-M-Zn氧化物並且將氧化物膜106b也設為In-M-Zn氧化物的時候，當將氧化物膜106b設定為In：M：Zn=x2：y2：z2[原子個數比]並且將氧化物半導體膜106a設定為In：M：Zn=x1：y1：z1[原子個數比]，選擇y1/x1比y2/x2大的氧化物膜106b及氧化物半導體膜106a。此外，元素M是與氧的鍵合力比In與氧的鍵合力大的金屬元素，例如可以舉出Al、Ga、Ge、Y、Zr、Sn、La、Ce或Nd(尤其是Al或Ga)等。較佳的是，選擇y1/x1比y2/x2大1.5倍以上的氧化物膜106b及氧化物半導體膜106a。更佳的是，選擇y1/x1比y2/x2大2倍以上的氧化物膜106b及氧化物半導體膜106a。進一步較佳的是，選擇y1/x1比y2/x2大3倍以上的氧化物膜106b及氧化物半導體膜106a。此時，在氧化物膜106b中，如果y2為x2以上就可以賦予電晶體穩定的電氣特性，所以是較佳的。但是，如果y2為x2的3倍以上，則電晶體的場效移動率變低，所以較佳y2不到x2的3倍。
另外，在氧化物膜106b緻密時，不容易因用於電晶體的製程的電漿等而產生損傷，由此可以賦予電晶體穩定的電氣特性，所以是較佳的。
將氧化物膜106b的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，將氧化物半導體膜106a的厚度設定為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
以下說明氧化物半導體膜106a及氧化物膜106b的矽濃度。此外，為了使電晶體的電氣特性穩定，降低氧化物半導體膜106a中的雜質濃度而實現本質或實質上本質是有效的。具體地，將氧化物半導體膜的載子密度設為低於1×1017/cm3、低於1×1015/cm3或低於1×1013/cm3即可。另外，在氧化物半導體膜中，除了主成分以外(低於1原子%)的輕元素、半金屬元素及金屬元素等都是雜質。例如，在氧化物半導體膜中，氫、氮、碳、矽、鍺、鈦及鉿成為雜質。為了降低氧化物半導體膜中的雜質濃度，較佳為還降低相接近的閘極絕緣膜112及氧化物膜106b中的雜質濃度。
例如，在氧化物半導體膜106a包含矽的情況下，形成雜質能階。尤其是，當在氧化物半導體膜106a與氧化物膜106b之間存在矽，該雜質能階就成為陷阱。因此，將氧化物半導體膜106a和氧化物膜106b之間的矽濃度設定為低於1×1019atoms/cm3、較佳低於5×1018atoms/cm3，更佳低於2×1018atoms/cm3。
另外，在氧化物半導體膜106a中，氫及氮形成施體能階，使得載子密度增大。氧化物半導體膜106a 的氫濃度在二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)中為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，氮濃度在SIMS中低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
另外，為了降低氧化物半導體膜106a的氫濃度及氮濃度，較佳為降低氧化物膜106b的氫濃度及氮濃度。氧化物膜106b的氫濃度在SIMS中為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。另外，氮濃度在SIMS中低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
氧化物半導體膜106a及氧化物膜106b為非晶質或結晶質。作為該結晶質，可以舉出多晶結構、單晶結構及微晶結構等。另外，氧化物半導體膜106a及氧化物膜106b也可以是晶粒分散在非晶區中的混合結構。此外，微晶結構的各晶粒的面方位隨機，並且微晶結構或混合結構所包含的晶粒的粒徑為0.1nm以上且10nm以下，較佳為1nm以上且10nm以下，更佳為2nm以上且4nm以下。
關於氧化物半導體膜106a及氧化物膜106b，較佳的是，氧化物半導體膜106a為結晶質，氧化物膜106b為非晶質或結晶質。由於形成通道的氧化物半導體膜106a為結晶質，所以可以賦予電晶體穩定的電氣特性。另外，結晶質的氧化物半導體膜106a較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向晶體氧化物半導體)。
此外，氧化物半導體膜106a較佳為在非晶膜上形成。例如，可以舉出在非晶絕緣膜的表面上或非晶半導體膜的表面上等。藉由使用後述成膜方法可以在非晶膜上形成CAAC-OS的氧化物半導體膜106a。
CAAC-OS膜是具有多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，也包含這樣的情況：包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷能階密度低。下面，對CAAC-OS膜進行詳細的說明。
當用TEM觀察CAAC-OS膜，無法確認出結晶部與結晶部之間的明確的邊界，即晶界(也稱為grain boundary)。因此，可以說，CAAC-OS膜不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向藉由TEM觀察CAAC-OS膜(剖面TEM影像)，則在結晶部中可以確認 出金屬原子排列為層狀。金屬原子的各層為反映了形成CAAC-OS膜的有面(也稱為被形成面)或CAAC-OS膜的上表面的凸凹的形狀，並以平行於CAAC-OS膜的被形成面或上表面的方式排列。
另一方面，當從大致垂直於樣本面的方向藉由TEM觀察CAAC-OS膜(平面TEM影像)，則在結晶部中可以確認出金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有發現規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
當使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析，則在例如具有InGaZnO4的結晶的CAAC-OS膜的out-of-plane法的分析中，有時在繞射角(2θ)為31°附近出現峰值。由於該峰值歸屬於InGaZnO4結晶的(009)面，由此可以確認出CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或上表面的方向。
另一方面，在藉由使X線從大致垂直於c軸的方向入射到樣本的in-plane法對CAAC-OS膜的分析中，有時在2θ為56°附近出現峰值。該峰值歸屬於InGaZnO4結晶的(110)面。只要是InGaZnO4的單晶氧化物半導體膜，當將2θ固定為56°附近並在以樣本面的法向量為軸(軸)旋轉樣本並且進行分析(掃描)，則會觀 察到六個歸屬於與(110)面等價的結晶面的峰值。與此相對地，在CAAC-OS膜的情況下，即使在將2θ固定為56°附近地進行掃描的情況下，也不會出現明顯的峰值。
由以上敍述可知，在CAAC-OS膜中，雖然在結晶部之間a軸及b軸的配向的不規則的，但是具有c軸配向，並且c軸朝向平行於被形成面或上表面的法向量的方向。因此，在上述剖面TEM觀察中確認出的排列為層狀的金屬原子的各層是與結晶的ab面平行的面。
此外，結晶部在形成CAAC-OS膜或進行加熱處理等晶體化處理時形成。如上所述，結晶的c軸在平行於CAAC-OS膜的被形成面或上表面的法向量的方向上配向。由此，例如，在CAAC-OS膜的形狀因蝕刻等而發生改變的情況下，結晶的c軸有時不平行於CAAC-OS膜的被形成面或上表面的法向量。
另外，CAAC-OS膜中的晶體化度也可以不均勻。例如，在CAAC-OS膜的結晶部藉由來自CAAC-OS膜的上表面附近的晶體生長而形成的情況下，有時上表面附近的區域相比被形成面附近的區域而晶體化度變高。另外，在對CAAC-OS膜添加雜質的情況下，被添加了雜質的區域的晶體化度改變，有時也部分地形成晶體化度不同的區域。
此外，在具有InGaZnO4結晶的CAAC-OS膜的out-of-pLane法的分析中，除了在2θ為31°附近的峰值 之外，有時還在2θ為36°附近出現峰值。2θ為36°附近的峰值表示在CAAC-OS膜中的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近示出峰值而在2θ為36°附近時不示出峰值。
在使用CAAC-OS的電晶體中，因照射可見光或紫外光而產生的電氣特性變動小。因此，該電晶體具有穩定的電氣特性。
另外，由於氧化物半導體膜106a包含高濃度的矽及碳，有時使得氧化物半導體膜106a的結晶性降低。為了不使氧化物半導體膜106a的結晶性降低，將氧化物半導體膜106a的矽濃度設為低於1×1019atoms/cm3、較佳低於5×1018atoms/cm3，更佳低於2×1018atoms/cm3即可。另外，為了不使氧化物半導體膜106a的結晶性降低，將氧化物半導體膜106a的碳濃度設為低於1×1019atoms/cm3、較佳低於5×1018atoms/cm3，更佳低於2×1018atoms/cm3。
這樣地，在形成有通道的氧化物半導體膜106a具有高結晶性並且起因於雜質或缺陷等的能階密度少的情況下，使用多層膜106的電晶體具有穩定的電氣特性。
以下說明多層膜106中的局部能階。藉由降低多層膜106中的局部能階密度，可以賦予使用多層膜106的電晶體穩定的電氣特性。可以利用恆定光電流測定法(CPM：Constant Photocurrent Method)對多層膜106的 局部能階進行評價。
為了賦予電晶體穩定的電氣特性，將由CPM測定獲得的多層膜106中的局部能階的吸收係數設定為小於1×10-3cm-1，較佳為小於3×10-4cm-1即可。另外，藉由將由CPM測定獲得的多層膜106中的局部能階的吸收係數設定為小於1×10-3cm-1，較佳為小於3×10-4cm-1，可以提高電晶體的場效移動率。此外，為了將由CPM測定獲得的多層膜106中的局部能階的吸收係數設定為小於1×10-3cm-1，較佳為小於3×10-4cm-1，將作為在氧化物半導體膜106a中形成局部能階的元素的矽、鍺、碳、鉿或鈦等的濃度設定為低於2×1018atoms/cm3，較佳為低於2×1017atoms/cm3即可。
此外，在CPM測定中，在各波長上進行：調整照射到端子之間的樣本表面的光量以使得在對與作為樣本的多層膜106接觸地設置的電極和電極之間施加電壓的狀態下光電流值恆定，並且根據照射光量導出吸收係數。在CPM測定中，當樣本有缺陷時，對應於存在缺陷的能階的能量(根據波長換算)的吸收係數增加。藉由用常數乘以該吸收係數的增加相當量，可以導出樣本的缺陷密度。
可以認為，由CPM測定得到的局部能階是起因於雜質或缺陷的能階。就是說，可知，使用由CPM測定得到的局部能階的吸收係數小的多層膜106的電晶體具有穩定的電氣特性。
以下，參照圖3說明多層膜106的能帶結構。
作為例子，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜106a，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物膜106b。利用光譜橢圓偏光計(HORIBA JOBIN YVON公司的UT-300)測定能隙。
氧化物半導體膜106a及氧化物膜106b的真空能階與價帶上端之間的能量差(也稱為游離電位)分別為8eV及8.2eV。此外，關於真空能階和價帶頂端之間的能量差，利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司的VersaProbe)進行測定。
因此，氧化物半導體膜106a及氧化物膜106b的真空能階和導帶底的能量之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖3示意性地示出多層膜106的能帶結構的一部分。圖3是對應於圖2的點劃線A5-A6的能帶結構。明確而言，說明了與氧化物半導體膜106a以及氧化物膜106b的每一個接觸地設置氧化矽膜(閘極絕緣膜112及保護絕緣膜118)的情況。在此，EcI1表示氧化矽膜的導帶底的能量，EcS1表示氧化物半導體膜106a的導帶底的能量，EcS2表示氧化物膜106b的導帶底的能量，EcI2表示氧化矽膜的導帶底的能量。
如圖3所示，在氧化物半導體膜106a及氧化 物膜106b中，導帶底的能量沒有位壘而平緩地變化。換而言之，也可以說是連續地變化。這可以說是因為氧化物膜106b包含與氧化物半導體膜106a共同的元素，並且藉由在氧化物半導體膜106a和氧化物膜106b之間氧相互移動而形成有混合層。
從圖3可知，多層膜106的氧化物半導體膜106a成為阱(well)，在使用多層膜106的電晶體中通道區形成於氧化物半導體膜106a。此外，由於多層膜106的導帶底的能量連續地變化，所以也可以說氧化物半導體膜106a與氧化物膜106b連續地接合。
此外，如圖4所示那樣，雖然在氧化物膜106b與保護絕緣膜118之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物膜106b，可以使氧化物半導體膜106a與該陷阱能階遠離。但是，當EcS1和EcS2之間的能量差小時，有時氧化物半導體膜106a的電子會越過該能量差而到達陷阱能階。電子被陷阱能階捕獲，使得在絕緣膜的介面產生負的固定電荷，這導致電晶體的臨界電壓向正的方向移動。
因此，當將EcS1與EcS2之間的能量差設為0.1eV以上，較佳為0.15eV以上，則可減少電晶體的臨界電壓的變動而得到穩定的電氣特性，所以是較佳的。
1-1-2.源極電極及汲極電極
作為源極電極116a及汲極電極116b，可以以單層或 層疊的方式使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜。較佳的是，源極電極116a及汲極電極116b為具有包含銅的層的多層膜。藉由將具有包含銅的層的多層膜用作源極電極116a及汲極電極116b，當在與源極電極116a及汲極電極116b相同的層中形成佈線的情況下，可以降低佈線電阻。另外，源極電極116a及汲極電極116b可以為相同的組成，也可以為不同的組成。
並且，在將具有包含銅的層的多層膜用作源極電極116a及汲極電極116b的情況下，由於銅的影響，有時在氧化物膜106b與保護絕緣膜118之間的介面形成如圖4所示那樣的陷阱能階。在這種情況下，由於具有氧化物膜106b，所以可以抑制電子被該陷阱能階捕獲。因此，可以賦予電晶體穩定的電氣特性並降低佈線電阻。
1-1-3.保護絕緣膜
作為保護絕緣膜118，以單層或層疊的方式使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜即可。
例如，保護絕緣膜118採用使用將氧化矽膜設為第一層並將氮化矽膜設為第二層的多層膜即可。在這種情況下，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小 的氧化矽膜。明確而言，使用如下氧化矽膜：在電子自旋共振(ESR：Electron Spin Resonance)測定中，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽膜使用氫氣及氨氣的釋放量少的氮化矽膜。氫氣及氨氣的釋放量藉由熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析進行測定即可。另外，氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
另外，例如，保護絕緣膜118採用將第一氧化矽膜118a設為第一層，將第二氧化矽膜118b設為第二層並將氮化矽膜118c設為第三層的多層膜即可(參照圖1D)。在這種情況下，第一氧化矽膜118a和第二氧化矽膜118b中的一個或兩個也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜118a較佳為使用缺陷密度小的氧化矽膜。明確而言，使用如下氧化矽膜：在ESR測定中，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽膜118b使用包含過量氧的氧化矽膜。氮化矽膜118c使用氫氣及氨氣的釋放量少的氮化矽膜。另外，氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
包含過量氧的氧化矽膜是指藉由加熱處理等可以釋放氧的氧化矽膜。另外，包含過量氧的絕緣膜是具有藉由加熱處理可以釋放氧的功能的絕緣膜。
包含過量氧的絕緣膜可以降低氧化物半導體膜106a中的氧空位。氧化物半導體膜106a中的氧空位形成缺陷能階，並且其一部分成為施體能階。因此，藉由降低氧化物半導體膜106a中的氧空位(尤其是通道區的氧空位)，可以降低氧化物半導體膜106a(尤其是通道區)的載子密度，從而可以賦予電晶體穩定的電氣特性。
在此，藉由加熱處理釋放氧的膜有時也釋放出藉由TDS分析的量為1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
另外，藉由加熱處理釋放氧的膜有時包含過氧化自由基。明確而言，上述情況是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，在ESR中，包含過氧化自由基的膜有時也在g值為2.01附近具有非對稱性的信號。
另外，包含過量氧的絕緣膜也可以是氧過量的氧化矽(SiOX(X>2))。在氧過量的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測定的值。
1-1-4.閘極絕緣膜
閘極絕緣膜112以單層或層疊的方式使用包含氧化 鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜即可。
例如，閘極絕緣膜採用將氮化矽膜設為第一層並且將氧化矽膜設為第二層的多層膜即可。在這種情況下，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言，使用如下氧化矽膜：在ESR中，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氧化矽膜較佳為使用包含過量氧的氧化矽膜。氮化矽膜使用氫氣及氨氣的釋放量少的氮化矽膜。氫氣及氨氣的釋放量藉由TDS分析進行測定即可。
當閘極絕緣膜112及保護絕緣膜118中的至少一個包括包含過量氧的絕緣膜的情況下，可以減少氧化物半導體膜106a的氧空位而賦予電晶體穩定的電氣特性。
1-1-5.閘極電極
閘極電極104以單層或層疊的方式使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜即可。
1-1-6.基板
對於基板100沒有大的限制。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板100，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板100而使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下，由於半導體裝置的製程中的加熱處理等所導致的基板100的收縮，有時難以進行精細加工。因此，在作為基板100使用上述大型玻璃基板的情況下，較佳為使用由加熱處理導致的收縮少的基板。例如，作為基板100使用在400℃、較佳為450℃、更佳為500為的溫度下進行1小時的加熱處理之後的收縮量為10ppm以下、較佳為5ppm以下、更佳為3ppm以下的大型玻璃基板。
此外，基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也存在如下方法：在非撓性的基板上製作電晶體之後，剝離電晶體並將該電晶體轉置到作為撓性基板的基板100上。在這種情況下，較佳為在非撓性的基板和電晶體之間設置剝離層。
按上述步驟構成的電晶體藉由將通道形成在氧化物半導體膜106a中，由此具有穩定的電氣特性並具有高場效移動率。另外，即使將具有包含銅的層的多層膜用於源極電極116a及汲極電極116b，也可以得到穩定的電氣特性。
1-2.電晶體結構(1)的製造方法
在此，參照圖5A至圖6B說明電晶體的製造方法。
首先，準備基板100。
接著，形成作為閘極電極104的導電膜。關於作為閘極電極104的導電膜，藉由使用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法來形成作為閘極電極104所示的導電膜即可。
接著，對作為閘極電極104的導電膜的一部分進行蝕刻，形成閘極電極104(參照圖5A)。
接著，形成閘極絕緣膜112(參照圖5B)。關於閘極絕緣膜112，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成上述作為閘極絕緣膜112舉出的絕緣膜即可。
接著，形成被加工成氧化物半導體膜106a的氧化物半導體膜126a(參照圖5C)。關於氧化物半導體 膜126a，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成上述作為氧化物半導體膜106a舉出的氧化物半導體膜即可。
接著，形成被加工成氧化物膜106b的氧化物膜126b。關於氧化物膜126b，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成上述作為氧化物膜106b舉出的氧化物膜即可。
在藉由濺射法形成氧化物半導體膜126a及氧化物膜126b的情況下，用於產生電漿的電源裝置可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
濺射氣體可以適當地使用稀有氣體(典型地為氬)氛圍、氧氛圍、稀有氣體及氧的混合氣體。此外，在採用稀有氣體和氧的混合氣體的情況下，較佳為相對稀有氣體增高氧氣的比例。
另外，結合氧化物半導體膜126a及氧化物膜126b的組成而適當地選擇靶材即可。
在利用濺射法的情況下，至少氧化物半導體膜126a藉由如下製程形成，由此可以形成CAAC-OS。明確而言，將基板溫度設定為150℃以上且500℃以下，較佳為設定為150℃以上且450℃以下，更佳為設定為200℃以上且350℃以下，進行加熱而形成氧化物半導體膜126a。此外，對氧化物膜126b也可以這樣地進行加熱而形成。
另外，為了使氧化物半導體膜106a與氧化物 膜106b連續接合，較佳為以不暴露於大氣的方式連續地形成氧化物半導體膜126a及氧化物膜126b。另外，氧化物半導體膜126a及氧化物膜126b可以抑制雜質進入到各層之間。
明確而言，為了形成連續接合，較佳為使用具備有裝載閉鎖室的多室方式的成膜裝置(濺射裝置)以不使各膜接觸於大氣的方式連續地層疊。在濺射裝置中的各室中，較佳為使用應能夠盡可能地去除對氧化物半導體膜而言為雜質的水等的、如低溫泵這樣的吸附式真空排氣泵來進行高真空排氣(排氣到1×10-4Pa至5×10-7Pa左右)。或者，較佳為組合渦輪分子泵和冷阱而防止氣體從排氣系統倒流到室內。
為了獲得雜質及載子密度被降低的氧化物半導體膜，不但需要對室內進行高真空排氣，也需要進行濺射氣體的高度純化。關於作為用作濺射氣體的氧氣或氬氣體，藉由使用高度純化到露點為-40℃以下、較佳為-80℃以下、更佳為-100℃以下的氣體，可以盡可能防止水分等進入到氧化物半導體膜。
此外，在利用濺射法形成氧化物膜126b的情況下，從降低在成膜時產生的粒子數的觀點來看，較佳為使用包含銦的靶材。另外，較佳為使用鎵的原子個數比比較少的氧化物靶材。這是因為藉由使用包含銦的靶材，可以提高靶材的導電率並容易進行DC放電及AC放電，從而容易對應於大面積的基板。由此，可以提高半導體裝置 的生產率。
另外，也可以在形成氧化物半導體膜126a及氧化物膜126b之後以氧氛圍、或者氮及氧氛圍進行電漿處理。由此，能夠至少減少氧化物半導體膜126a中的氧空位。
接著，在氧化物半導體膜126a及氧化物膜126b上形成光阻遮罩，利用該光阻遮罩對氧化物半導體膜126a及氧化物膜126b的一部分進行蝕刻，形成包括氧化物半導體膜106a及氧化物膜106b的多層膜106(參照圖6A)。該蝕刻採用如上所述的濕蝕刻。藉由進行該濕蝕刻，可以將多層膜106設為具有不同的兩個錐角的錐形狀。
接著，較佳為進行第一加熱處理。第一加熱處理在250℃以上且650℃以下，較佳為在以300℃以上且500℃以下進行即可。第一加熱處理在惰性氣體氛圍下，包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下或者在減壓狀態下進行。或者，第一加熱處理在採用惰性氣體氛圍進行加熱處理之後，為了在填補脫離了的氧，也可以在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行。藉由進行第一加熱處理，可以提高氧化物半導體膜106a的結晶性，還可以從閘極絕緣膜112及多層膜106去除水、氫、氮及碳等雜質。
此外，第一加熱處理可以在形成多層膜106的蝕刻製程之前或之後進行。
接著，形成用作源極電極116a及汲極電極116b的導電膜。關於作為源極電極116a及汲極電極116b的導電膜，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成作為源極電極116a及汲極電極116b所示的導電膜即可。
例如，作為成為源極電極116a及汲極電極116b的導電膜，形成包括鎢層和設置在鎢層上的銅層的多層膜即可。
接著，對作為源極電極116a及汲極電極116b的導電膜的一部分進行蝕刻，形成源極電極116a及汲極電極116b(參照圖6B)。在作為成為源極電極116a及汲極電極116b的導電膜而使用包括鎢層和設置在鎢層上的銅層的多層膜的情況下，可以使用相同遮罩對該多層膜進行蝕刻。即使一次地對鎢層以及銅層進行蝕刻，藉由在氧化物半導體膜106a上設置氧化物膜106b，也可以將氧化物半導體膜106a與氧化物膜106b之間的銅濃度設定為低於1×1019atoms/cm3、低於2×1018atoms/cm3或低於2×1017atoms/cm3，因而，不發生由銅導致的電晶體的電氣特性的劣化。因此，可以提高製程的自由度，並提高電晶體的生產率。
接著，較佳為進行第二加熱處理。第二加熱處理參照第一加熱處理的說明進行即可。藉由第二加熱處理，可以從多層膜106去除氫及水等雜質。由於氫特別容易在多層膜106中移動，所以當藉由進行第二加熱處理減 少氫，則可以賦予電晶體穩定的電氣特性。此外，水也是包含氫的化合物，所以有可能成為氧化物半導體膜106a中的雜質。
另外，藉由第二加熱處理可以在接觸於源極電極116a及汲極電極116b的多層膜106中形成低電阻區106c及低電阻區106d。
如上所述，藉由形成多層膜106，可以提高氧化物半導體膜106a的結晶性，並可以降低氧化物半導體膜106a的雜質濃度、氧化物膜106b的雜質濃度以及氧化物半導體膜106a與氧化物膜106b之間的介面的雜質濃度。
接著，形成保護絕緣膜118(參照圖1B)。關於保護絕緣膜118，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成上述作為保護絕緣膜118舉出的絕緣膜即可。
在此，說明將保護絕緣膜118設為圖1D所示的三層結構的情況。首先，形成第一氧化矽膜118a。接著，形成第二氧化矽膜118b。然後，也可以進行對第二氧化矽膜118b添加氧離子的處理。添加氧離子的處理利用離子摻雜裝置或電漿處理裝置即可。作為離子摻雜裝置，也可以利用具有質量分離功能的離子摻雜裝置。作為氧離子的原料，使用16O2或18O2等氧氣、一氧化二氮氣體或臭氧氣體等即可。接著，藉由形成氮化矽膜118c來形成保護絕緣膜118即可。
第一氧化矽膜118a較佳為藉由CVD法之一的電漿CVD法形成。明確而言，可以以如下條件下形成：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下，使用含有矽的沉積性氣體及氧化性氣體並將壓力設定為20Pa以上且250Pa以下，較佳為設定為40Pa以上且200Pa以下，並對電極供應高頻功率。另外，作為包含矽的沉積性氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由將氧化性氣體的流量設定為含有矽的沉積性氣體的100倍以上，可以減少第一氧化矽膜118a中的氫含量，並可以減少懸空鍵。
藉由上述方式，形成缺陷密度小的第一氧化矽膜118a。就是說，第一氧化矽膜118a可以將在ESR中來源於g值為2.001的信號的自旋的密度設為3×1017spins/cm3以下或5×1016spins/cm3以下。
第二氧化矽膜118b較佳為藉由電漿CVD法形成。明確而言，可以以如下條件下形成：將基板溫度設定為160℃以上且350℃以下，較佳為180℃以上且260℃以下，使用含有矽的沉積性氣體及氧化性氣體並將壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並對電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
由於藉由上述方法電漿中的氣體的分解效率得到提高，氧自由基增加，氣體的氧化增進，因此可以形成包含過量氧的第二氧化矽膜118b。
氮化矽膜118c較佳為藉由電漿CVD法形成。明確而言，可以以如下條件下形成：將基板溫度設定為180℃以上且400℃以下，較佳為200℃以上且370℃以下，使用含有矽的沉積性氣體、氮氣及氨氣並將壓力設定為20Pa以上且250Pa以下，較佳為設定為40Pa以上且200Pa以下，並供應高頻功率。
此外，氮氣的流量為氨氣的流量的5倍以上且50倍以下，較佳為10倍以上且50倍以下。此外，藉由使用氨氣可以促進含有矽的沉積性氣體及氮氣的分解。這是因為：氨氣因電漿能及熱能而離解，藉由離解時產生的能量有助於含有矽的沉積性氣體的鍵合及氮氣的鍵合的分解。
因此，藉由上述方法可以形成氫氣及氨氣的釋放量少的氮化矽膜118c。另外，由於氫含量少，所以可以形成緻密的、使氫、水及氧不透過或幾乎不透過的氮化矽膜118c。
接著，較佳為進行第三加熱處理。第三加熱處理參照第一加熱處理的記載進行即可。藉由第三加熱處理，可以從閘極絕緣膜112或/及保護絕緣膜118釋放過量氧，並且降低多層膜106的氧空位。另外，在多層膜106中，由於氧空位捕獲所相鄰的氧原子而在外觀上進行 移動。
藉由上述步驟，可以製造圖1A至圖1D所示的BGTC結構的電晶體。
1-3.電晶體結構(2)
在此，使用圖7A至圖7D說明圖1A至圖1D所示的電晶體的變形例。
圖7A至圖7D示出作為該變形例的電晶體的俯視圖及剖面圖。圖7A示出電晶體的俯視圖。圖7B示出對應於圖7A所示的點劃線A1-A2的剖面圖。另外，圖7C示出對應於圖7A所示的點劃線A3-A4的剖面圖。此外，在圖7A中，為了使圖式清楚，省略該電晶體的構成要素的一部分(閘極絕緣膜及保護絕緣膜等)。
圖7A至圖7D所示的電晶體與圖1A至圖1D所示的電晶體不同之處在於：以接觸於源極電極116a和汲極電極116b的上表面、以及多層膜106的上表面的方式設置有氧化物膜107。
氧化物膜117可以使用能夠應用於多層膜106的氧化物膜106b的氧化物膜，並可以利用能夠應用於氧化物膜106b的方法而形成。此外，圖7A至圖7D所示的電晶體的其他構成要素與圖1A至圖1D所示的電晶體相同，可以適當地參照上述記載。
由於圖7A至圖7D所示的電晶體為在氧化物半導體膜106a與保護絕緣膜118之間設置有氧化物膜 106b及氧化物膜107的結構，所以可以進一步使起因於形成在與保護絕緣膜118之間的介面附近的雜質或缺陷的陷阱能階與氧化物半導體膜106a遠離。就是說，即使在EcS1和EcS2之間的能量差小的情況下，也可以抑制氧化物半導體膜106a的電子越過該能量差到達陷阱能階。因此，圖7A至圖7D所示的電晶體是臨界電壓的變動進一步被降低的具有穩定的電氣特性的電晶體。
另外，圖7A至圖7D所示的電晶體的製造方法可以適當地參照關於圖1A至圖1D所示的電晶體的記載。
如上所述，由於在多層膜106的氧化物半導體膜106a(尤其是通道區)中雜質及載子密度被降低，所以圖1A至圖1D及圖7A至圖7D所示的電晶體具有穩定的電氣特性。
實施方式2
在本實施方式中說明本發明的一個方式的其結構與實施方式1部分不同的電晶體。
2-1.電晶體結構(3)
在本項中說明頂閘極型電晶體。在此，使用圖8A至圖8C說明一種頂閘極型電晶體的頂閘極頂接觸結構(TGTC結構)的電晶體。
圖8A至圖8C示出TGTC結構的電晶體的俯 視圖及剖面圖。圖8A示出電晶體的俯視圖。圖8B示出對應於圖8A所示的點劃線B1-B2的剖面圖。圖8C示出對應於圖8A所示的點劃線B3-B4的剖面圖。
圖8B所示的電晶體包括：設置在基板200上的基底絕緣膜202；多層膜206，該多層膜206包括設置在基底絕緣膜202上的氧化物膜206c、設置在氧化物膜206c上的氧化物半導體膜206a以及設置在氧化物半導體膜206a上的氧化物膜206b；設置在基底絕緣膜202及多層膜206上的源極電極216a及汲極電極216b；設置在多層膜206、源極電極216a及汲極電極216b上的閘極絕緣膜212；設置在閘極絕緣膜212上的閘極電極204；以及設置在閘極絕緣膜212及閘極電極204上的保護絕緣膜218。此外，電晶體也可以不包括基底絕緣膜202和保護絕緣膜218中的一個或兩個。
另外，根據用於源極電極216a及汲極電極216b的導電膜的種類，有可能從多層膜206的一部分奪取氧或者形成混合層，而在多層膜206中形成低電阻區206d及低電阻區206e。在圖8B中，低電阻區206d及低電阻區206e成為多層膜206中的與源極電極216a及汲極電極216b接觸的介面附近的區域(多層膜206的虛線與源極電極216a及汲極電極216b之間的區域)。低電阻區206d及低電阻區206e的一部或全部作為源極區及汲極區發揮功能。
在圖8A所示的重疊於閘極電極204的區域 中，將源極電極216a和汲極電極216b之間的間隔稱為通道長度。此外，在電晶體包括源極區和汲極區的情況下，在重疊於閘極電極204的區域中，也可以將源極區與汲極區之間的間隔稱為通道長度。
此外，通道形成區是指多層膜206中的重疊於閘極電極204並且夾在源極電極216a和汲極電極216b的區域。另外，通道區是指通道形成區中的電流主要流過的區域。在此，通道區是通道形成區中的氧化物半導體膜206a的一部分。
2-1-1.關於多層膜
多層膜206為在氧化物半導體膜206a的上下層疊了氧化物膜206b及氧化物膜206c的結構。氧化物半導體膜206a的下表面相當於氧化物半導體膜206a的基板200一側的表面或與氧化物膜206c之間的邊界面。氧化物膜206b的下表面相當於氧化物膜206b的基板200一側的表面或與氧化物半導體膜206a之間的邊界面。氧化物膜206c的下表面相當於氧化物膜206c的基板200一側的表面或氧化物膜206c的接觸於閘極絕緣膜112的表面。另外，多層膜206的層疊結構藉由使用STEM(Scanning Transmission Electron Microscopy：掃描透射電子顯微術)觀察，可以確認出其邊界。但是，根據用於氧化物半導體膜206a、氧化物膜206b及氧化物膜206c的材料，有時不能明確地確認出該邊界。
氧化物半導體膜206a可以使用能夠應用於實施方式1的氧化物半導體膜106a的氧化物半導體膜。氧化物膜206b可以使用能夠應用於實施方式1的氧化物膜106b的氧化物膜。氧化物膜206c可以使用能夠應用於實施方式1的氧化物膜106b的氧化物膜。
在多層膜206中，至少氧化物半導體膜206a具有錐形狀。較佳的是，氧化物膜206b及氧化物膜206c也具有錐形狀。此外，較佳的是，至少氧化物半導體膜206a的錐形狀與氧化物膜206b的錐形狀及氧化物膜206c的錐形狀不同。氧化物膜206b和氧化物膜206c的錐形狀既可以是相同，又可以是不同。
明確而言，在氧化物半導體膜206a中，將氧化物半導體膜206a的下表面與氧化物半導體膜206a的側面所呈的角度稱為第一角度θ1，在氧化物膜206b中，將氧化物膜206b的下表面與氧化物膜206b的側面所呈的角度稱為第二角度θ2，並且在氧化物膜206c中，將氧化物膜206c的下表面與氧化物膜206c的側面所呈的角度稱為第三角度θ3。在這種情況下，第一角度θ1可以設為銳角，第二角度θ2及第三角度θ3可以設為銳角或垂直。
較佳的是，第一角度θ1、第二角度θ2及第三角度θ3都是銳角，並且至少第一角度θ1小於第二角度θ2及第三角度θ3(參照圖9)。
此外，第二角度θ2和第三角度θ3既可以是相同角度，又可以是不同角度。例如，藉由將氧化物膜 206b和氧化物膜206c設為相同種類的氧化物膜，可以將第二角度θ2和第三角度θ3設為相同角度。
另外，第一角度θ1為10°以上且小於90°，較佳為30°以上且70°以下。第二角度θ2及第三角度θ3為10°以上且小於90°，較佳為30°以上且70°且以下。
如上所述，藉由將多層膜206的形狀設為具有不同的錐角的錐形狀，可以得到下述效果。對於多層膜206，藉由將其設為具有不同的錐角的錐形狀，與具有相同的錐角的錐形狀相比，可以擴大多層膜206與源極電極216a及汲極電極216b之間的接觸面積。由此，可以降低多層膜206與源極電極216a及汲極電極216b之間的接觸電阻而使電晶體的通態電流增大。
另外，藉由使第二角度θ2及第三角度θ3大於第一角度θ1，可以減小氧化物膜206b及氧化物膜206c與源極電極216a及汲極電極216b之間的接觸面積，從而可以減小形成在氧化物膜206b及氧化物膜206c中的低電阻區。因此，可以抑制氧化物膜206b及氧化物膜206c中的一個或兩個的低電阻化，抑制在源極電極216a與汲極電極216b之間產生的洩漏路徑，同時在作為通道區發揮功能的氧化物半導體膜206a中高效地形成低電阻區，從而可以同時實現電晶體的通態電流的增大和電晶體的關態電流的降低。
另外，氧化物半導體膜206a的上端與氧化物膜206b的下端大致一致，氧化物膜206c的上端與氧化物 半導體膜206a的下端大致一致(參照圖9)。就是說，多層膜206沒有由氧化物半導體膜206a、氧化物膜206b和氧化物膜206c中的兩個以上的膜形成的大的步階213及大的步階214(參照圖32A和圖32B)。因此，可以抑制設置在多層膜206上的膜(例如，被加工成源極電極216a及汲極電極216b的導電膜)的斷開，從而可以製造電氣特性良好的電晶體。此外，“氧化物半導體膜206a的上端與氧化物膜206b的下端大致一致，氧化物膜206c的上端與氧化物半導體膜206a的下端大致一致”是指氧化物膜206b的下端與氧化物半導體膜206a的上端之間的距離L1以及氧化物膜206c的上端與氧化物半導體膜206a的下端之間的距離L2為30nm以下，較佳為10nm以下(參照圖32A和圖32B)。
藉由利用在由蝕刻來形成多層膜206時的每個膜的蝕刻速度的差異，可以形成上述錐形狀。尤其是，上述錐形狀藉由使氧化物半導體膜206a的蝕刻速度低於氧化物膜206b的蝕刻速度及氧化物膜206c的蝕刻速度來可以形成。
在使第二角度θ2小於第三角度θ3的情況下，使氧化物膜206b的蝕刻速度低於氧化物膜206c的蝕刻速度即可。另外，在使第二角度θ2大於第三角度θ3時，使氧化物膜206b的蝕刻速度高於氧化物膜206c的蝕刻速度即可。
與實施方式1相同，上述錐形狀可以藉由作 為蝕刻劑而使用包含磷酸的溶液的濕蝕刻來形成。另外，關於該濕蝕刻的詳細內容可以參照實施方式1。另外，藉由使第二角度θ2及第三角度θ3大於第一角度θ1，可以盡可能減小在該濕蝕刻中暴露於蝕刻劑的面積。另外，藉由使第二角度θ2及第三角度θ3大於第一角度θ1，可以減小由於蝕刻劑所引起的污染或缺陷的生成而被形成在氧化物膜206b及氧化物膜206c中的低電阻區。
藉由濕蝕刻形成多層膜206，如實施方式1所示，可以抑制電晶體的良率的下降並且以高生產率製造電氣特性良好的電晶體。
以下，參照圖10A至圖10C說明多層膜206的能帶結構。
例如，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜206a，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物膜206b及氧化物膜206c。利用光譜橢圓偏光計(HORIBA JOBIN YVON公司的UT-300)測定能隙。
氧化物半導體膜206a的真空能階與價帶上端之間的能量差(也稱為游離電位)為8eV。另外，氧化物膜206b及氧化物膜206c的游離電位為8.2eV。此外，關於真空能階和價帶頂端之間的能量差，利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司的VersaProbe)進行測定。
因此，氧化物半導體膜206a的真空能階和導 帶底的能量之間的能量差(也稱為電子親和力)為4.85eV。氧化物膜206b及氧化物膜206c的電子親和力為4.7eV。
圖10A示意性地示出多層膜206的能帶結構的一部分。在圖10A中，說明了與氧化物膜206b以及氧化物膜206c的每一個接觸地設置氧化矽膜(基底絕緣膜202及閘極絕緣膜212)的情況。在此，EcI1表示氧化矽膜的導帶底的能量，EcS1表示氧化物半導體膜206a的導帶底的能量，EcS2表示氧化物膜206b的導帶底的能量，EcS3表示氧化物膜206c的導帶底的能量，EcI2表示氧化矽膜的導帶底的能量。
如圖10A所示那樣，在氧化物半導體膜206a、氧化物膜206b及氧化物膜206c中，導帶底的能量沒有位壘而平緩地變化。換言之，也可以說是連續地變化。這可以說是因為氧化物膜206b以及氧化物膜206c包含與氧化物半導體膜206a相同的元素，並且藉由在氧化物半導體膜206a和氧化物膜206b之間以及在氧化物半導體膜206a和氧化物膜206c之間氧相互移動而形成有混合層。
從圖10A可知，多層膜206的氧化物半導體膜206a成為阱(well)，在使用多層膜206的電晶體中，通道區形成在氧化物半導體膜206a。另外，由於多層膜206的導帶底的能量連續地變化，所以也可以說氧化物半導體膜206a與氧化物膜206b連續地接合，氧化物半導體 膜206a與氧化物膜206c連續地接合。
另外，藉由將氧化物膜206b與氧化物膜206c分別設為導帶底的能量不同的氧化物膜，可以根據該導帶底的能量的大小關係而改變多層膜206的能帶結構。
藉由作為氧化物膜206c而使用其導帶底的能量比氧化物膜206b大的氧化物，可以形成具有圖10B所示的能帶結構的多層膜206。
藉由作為氧化物膜206c而使用其導帶底的能量比氧化物膜206b小的氧化物，可以形成圖10C所示的具有能帶結構的多層膜206。
此外，在具有圖10B及圖10C所示的能帶結構的多層膜206中，通道區也形成在氧化物半導體膜206a中。
另外，雖然在氧化物膜206b與閘極絕緣膜212之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物膜206b，可以使氧化物半導體膜206a與該陷阱能階遠離。然而，在EcS1和EcS2之間的能量差小的情況下，有時氧化物半導體膜206a的電子會越過該能量差到達陷阱能階。由於電子被陷阱能階捕獲，使得在絕緣膜的介面產生負的固定電荷，這導致電晶體的臨界電壓向正的方向移動。
另外，雖然在氧化物膜206c與基底絕緣膜202之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是可以使氧化物半導體膜206a與該陷阱能階遠 離。此外，當EcS1和EcS3之間的能量差小時，有時氧化物半導體膜206a的電子越過該能量差到達陷阱能階。電子被陷阱能階捕獲，使得在絕緣膜的介面產生負的固定電荷，這導致電晶體的臨界電壓向正的方向移動。
因此，當將EcS1與EcS2之間的能量差以及EcS1與EcS3之間的能量差分別設定為0.1eV以上，較佳為0.15eV以上，則減少電晶體的臨界電壓的變動而得到穩定的電氣特性，所以是較佳的。
2-1-2．關於其他結構
基板200可以參照關於基板100的記載。此外，源極電極216a及汲極電極216b可以參照關於源極電極116a及汲極電極116b的記載。另外，閘極絕緣膜212可以參照關於閘極絕緣膜112的記載。另外，閘極電極204可以參照關於閘極電極104的記載。此外，保護絕緣膜218可以參照關於保護絕緣膜118的記載。
此外，在圖8A中，雖然多層膜206在上表面形狀中形成到閘極電極204的外側，但是也可以形成為閘極電極204的寬度大於多層膜206的寬度，以抑制因來自上方的光而在多層膜206中生成載子。
基底絕緣膜202可以以單層或層疊的方式使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜。
例如，作為基底絕緣膜202，可以是將第一層設為氮化矽膜，將第二層設為氧化矽膜的層疊結構。此時，氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言，使用如下氧化矽膜：在ESR中，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。氫及氨的釋放量藉由TDS分析進行測定即可。另外，氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
另外，例如，作為基底絕緣膜202，可以是將第一層設為第一氮化矽膜，將第二層設為第一氧化矽膜並將第三層設為第二氧化矽膜的層疊結構。在這種情況下，第一氧化矽膜或/和第二氧化矽膜也可以為氧氮化矽膜。另外，氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言，使用如下氧化矽膜：在ESR中，來源於g值為2.001的信號的自旋的密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽膜使用包含過量氧的氧化矽膜。氮化矽膜使用氫及氨的釋放量少的氮化矽膜。另外，氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
在閘極絕緣膜212和基底絕緣膜202中的一個或兩個具有包含過量氧的絕緣膜的情況下，可以降低氧化物半導體膜206a中的氧空位。
如上所述，本實施方式所示的電晶體由於降低多層膜206的氧化物半導體膜206a(尤其是通道區)的雜質及載子密度，從而具有穩定的電氣特性和高場效移動率。
2-2.電晶體結構(3)的製造方法
在此，使用圖11A至圖12B說明電晶體的製造方法。
首先，準備基板200。
在基板200上形成基底絕緣膜202。關於基底絕緣膜202，藉由使用濺射法、CVD法、MBE法、ALD法或PLD法來形成上述絕緣膜即可。
接著，形成被加工成氧化物膜206c的氧化物膜226c。氧化物膜206c的成膜方法可以參照關於實施方式1的氧化物膜106b的記載。此外，氧化物膜206c形成為CAAC-OS或非晶質。當氧化物膜206c為CAAC-OS或非晶質，則作為氧化物半導體膜206a的氧化物半導體膜226a容易成為CAAC-OS。
接著，形成被加工成氧化物半導體膜206a的氧化物半導體膜226a。氧化物半導體膜226a的成膜方法可以參照關於實施方式1的氧化物半導體膜106a的記載。
接著，形成被加工成氧化物膜206b的氧化物膜226b。氧化物膜226b的成膜方法可以參照關於實施方 式1的氧化物膜106b的記載(參照圖11A)。
如實施方式1所示，為了使氧化物膜206c、氧化物半導體膜206a與氧化物膜206b連續接合，較佳為以不使各膜暴露於大氣的方式連續地層疊氧化物膜226c、氧化物半導體膜226a及氧化物膜226b。
接著，對氧化物膜226c、氧化物半導體膜226a及氧化物膜226b的一部分進行蝕刻，形成包括氧化物膜206c、氧化物半導體膜206a及氧化物膜206b的多層膜206(參照圖11B)。此外，該蝕刻可以參照上述蝕刻。
接著，較佳為進行第一加熱處理。第一加熱處理也可以在250℃以上且650℃以下，較佳為在300℃以上且500℃以下進行即可。第一加熱處理在惰性氣體氛圍，包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下或者在減壓狀態下進行。或者，第一加熱處理在採用惰性氣體氛圍進行加熱處理之後，為了填補脫離了的氧，也可以在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行。藉由進行第一加熱處理，可以提高氧化物半導體膜226a的結晶性，進而可以從基底絕緣膜202及多層膜206去除水、氫、氮及碳等雜質。
此外，第一加熱處理可以在形成多層膜206的蝕刻製程之前或之後進行。
接著，形成用作源極電極216a及汲極電極216b的導電膜。用作源極電極216a及汲極電極216b的 導電膜的成膜方法可以參照關於實施方式1的源極電極116a及汲極電極116b的記載。
接著，對作為源極電極216a及汲極電極216b的導電膜的一部分進行蝕刻，形成源極電極216a及汲極電極216b(參照圖11C)。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照第一加熱處理的說明進行即可。藉由進行第二加熱處理，可以從多層膜206去除水、氫、氮及碳等雜質。
另外，藉由第二加熱處理可以在接觸於源極電極216a及汲極電極216b的多層膜206中形成低電阻區206d及低電阻區206e。
接著，形成閘極絕緣膜212(參照圖12A)。閘極絕緣膜212的成膜方法可以參照關於實施方式1的閘極絕緣膜112的記載。
接著，形成作為閘極電極204的導電膜。接著，對作為閘極電極204的導電膜的一部分進行蝕刻，形成閘極電極204(參照圖12B)。閘極電極204的成膜方法及蝕刻製程可以參照關於實施方式1的閘極電極104的記載。
接著，形成保護絕緣膜218(參照圖8B)。保護絕緣膜218的成膜方法可以參照關於保護絕緣膜118的記載。
藉由上述步驟，可以製造圖8A至圖8C所示 的電晶體。
2-3.電晶體結構(4)
在此，使用圖13A至圖13C說明圖8A至圖8C所示的電晶體的變形例。
圖13A至圖13C示出作為該變形例的電晶體的俯視圖及剖面圖。圖13A示出電晶體的俯視圖。圖13B示出對應於圖13A所示的點劃線B1-B2的剖面圖。另外，圖13C示出對應於圖13A所示的點劃線B3-B4的剖面圖。另外，在圖13A中，為了使圖式清楚，省略該電晶體的構成要素的一部分(閘極絕緣膜及保護絕緣膜等)。
圖13A至圖13C所示的電晶體與圖8A至圖8C所示的電晶體不同之處在於：在多層膜206中不包括氧化物膜206c。就是說，圖13A至圖13C所示的電晶體中的多層膜206是氧化物半導體膜206a及氧化物膜206b。此外，圖13A至圖13C所示的電晶體的其他構成要素與圖8A至圖8C所示的電晶體相同，而可以適當地參照上述記載。
在圖13A至圖13C所示的電晶體中，雖然在氧化物膜206b與閘極絕緣膜212之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物膜206b，可以使氧化物半導體膜206a與該陷阱能階遠離。因此，圖13A至圖13C所示的電晶體是臨界電壓的變動被降低的具有穩定的電氣特性的電晶體。
此外，圖13A至圖13C所示的電晶體的製造方法可以適當地參照關於實施方式1及圖8A至圖8C所示的電晶體的記載。
2-4.電晶體結構(5)
在此，使用圖14A至圖14C說明作為圖8A至圖8C所示的電晶體的變形例的電晶體。
圖14A至圖14C示出作為該變形例的電晶體的俯視圖及剖面圖。圖14A示出電晶體的俯視圖。圖14B示出對應於圖14A所示的點劃線B1-B2的剖面圖。另外，圖14C示出對應於圖14A所示的點劃線B3-B4的剖面圖。另外，在圖14A中，為了使圖式清楚，省略該電晶體的構成要素的一部分(閘極絕緣膜及保護絕緣膜等)。
圖14A至圖14C所示的電晶體與圖8A至圖8C所示的電晶體不同之處在於：在多層膜206中不包括氧化物膜206b。就是說，圖14A至圖14C所示的電晶體中的多層膜206是氧化物膜206c及氧化物半導體膜206a。另外，在以接觸於源極電極216a的上表面、汲極電極216b的上表面及多層膜206的上表面的方式設置有氧化物膜207這一點上也不同。
氧化物膜207可以使用能夠應用於實施例1的多層膜106的氧化物膜106b的氧化物膜，並可以利用能夠應用於氧化物膜106b的方法而形成。此外，圖14A至圖14C所示的電晶體的其他構成要素與圖8A至圖8C 所示的電晶體相同，而可以適當地參照上述記載。
由於圖14A至圖14C所示的電晶體為在氧化物半導體膜206a與閘極絕緣膜212之間設置有氧化物膜207的結構，所以可以進一步使起因於形成在氧化物膜207與閘極絕緣膜212之間的介面附近的雜質或缺陷的陷阱能階與氧化物半導體膜106a遠離。因此，圖14A至圖14C所示的電晶體是電晶體的臨界電壓的變動被降低的具有穩定的電氣特性的電晶體。
另外，圖14A至圖14C所示的電晶體的製造方法可以適當地參照關於實施方式1及圖8A至圖8C所示的電晶體的記載。
2-5.其他電晶體結構
例如，在圖8A至圖8C所示的電晶體中，如下結構的電晶體也包括在本發明的一個方式中：在源極電極212a和汲極電極212b的上表面、以及多層膜206的上表面與閘極絕緣膜212之間設置有圖14A至圖14C所示的電晶體的氧化物膜207。
藉由採用具有上述結構的電晶體，可以得到在氧化物半導體膜206a與閘極絕緣膜212之間設置有氧化物膜206b及氧化物膜207的結構，所以可以進一步使起因於形成在氧化物膜207與閘極絕緣膜212之間的介面附近的雜質或缺陷的陷阱能階與氧化物半導體膜206a遠離。就是說，即使在EcS1和EcS2之間的能量差小的情況 下，也可以抑制氧化物半導體膜206a的電子越過該能量差到達陷阱能階。因此，可以得到臨界電壓的變動進一步被降低的具有穩定的電氣特性的電晶體。
此外，如下電晶體也包括在本發明的一個方式中：使用具有氧化物半導體膜206a、氧化物膜206b及氧化物膜206c的多層膜206來代替在實施方式1中說明的底閘極結構的電晶體的多層膜106。
如上所述，由於在多層膜106、206的氧化物半導體膜106a、206a(尤其是通道區)中雜質及載子密度被降低，所以圖8A至圖8C、圖13A至圖13C以及圖14A至圖14C所示的電晶體具有穩定的電氣特性。
實施方式3
在本實施方式中，說明使用在上述實施方式中記載的電晶體的半導體裝置。
3-1.顯示裝置
在此，說明使用在上述實施方式中記載的電晶體的半導體裝置之一的顯示裝置。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此 外，也可以採用電子墨水等由於電作用而改變對比度的顯示媒體作為顯示元件。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置及使用液晶元件的顯示裝置進行說明。
另外，下面示出的顯示裝置包括處於密封有顯示元件的狀態的面板及處於在該面板中安裝有包括控制器的IC等的狀態的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器(諸如FPC或TCP)的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，在下面示出的顯示裝置中可以設置由根據接觸或非接觸的傳感來進行的輸入單元(未圖示)。例如，作為由根據接觸的傳感進行的輸入單元，可以採用各種方式諸如電阻式、電容式、紅外線式、電磁感應方式、表面聲波式等各種方式的觸控感測器。此外，作為由根據非接觸的傳感來進行的輸入單元，可以採用紅外線相機等來實施。
該輸入單元既可以藉由另行設置在下面示出的顯示裝置上的所謂“單元上(On-cell)”方式來設置，又可以藉由和下面示出的顯示裝置一體地設置的所謂“單元內(In-cell)”方式來設置。
3-1-1.EL顯示裝置
在此，說明使用EL元件的顯示裝置(也稱為EL顯示裝置)。
圖15是EL顯示裝置的像素的電路圖的一個例子。
圖15所示的EL顯示裝置具有切換元件743、電晶體741、電容器742、發光元件719。
電晶體741的閘極與切換元件743的一端及電容器742的一端電連接。電晶體741的源極與發光元件719的一端電連接。電晶體741的汲極與電容器742的另一端電連接，並被提供電源電位VDD。切換元件743的另一端與信號線744電連接。發光元件719的另一端被提供恆電位。另外，恆電位為等於或低於接地電位GND的電位。
另外，電晶體741採用在上述實施方式中記載的電晶體。該電晶體具有穩定的電氣特性。因此，可以成為顯示品質高的EL顯示裝置。
作為切換元件743較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以成為分辨度高的EL顯示裝置。另外，切換元件743也可以採用在上述實施方式中記載的電晶體。藉由作為切換元件743而使用該電晶體，可以藉由與電晶體741相同製程來製作切換元件743，由此可以提高EL顯示裝置的生產率。
圖16A是EL顯示裝置的俯視圖。EL顯示裝 置包含基板100、基板700、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式設置在基板100與基板700之間。另外，驅動電路735和驅動電路736中的一個或兩個也可以設置在密封材料734的外側。
圖16B是對應於圖16A的點劃線M-N的EL顯示裝置的剖面圖。FPC732經由端子731與佈線733a連接。另外，佈線733a在與閘極電極104相同的層。
另外，圖16B示出電晶體741及電容器742設置在相同平面上的例子。藉由採用這種結構，可以將電容器742形成在與電晶體741的閘極電極、閘極絕緣膜及源極電極(汲極電極)相同平面上。如此，藉由將電晶體741及電容器742設置在相同平面上，可以縮短EL顯示裝置的製程，由此可以提高生產率。
圖16B示出作為電晶體741而應用圖1A至圖1D所示的電晶體的例子。因此，關於在電晶體741的各構成中以下不特別進行說明的構成，參照關於圖1A至圖1D所記載的說明。
在電晶體741及電容器742上設置有絕緣膜720。
在此，在絕緣膜720及保護絕緣膜118中設置有直到電晶體741的源極電極116a的開口部。
在絕緣膜720上設置有電極781。電極781經 由設置在絕緣膜720及保護絕緣膜118中的開口部與電晶體741的源極電極116a連接。
在電極781上設置有包含直到電極781的開口部的隔壁784。
在隔壁784上設置有藉由設置在隔壁784中的開口部而與電極781接觸的發光層782。
在發光層782上設置有電極783。
電極781、發光層782和電極783相重疊的區域成為發光元件719。
另外，關於絕緣膜720，參照保護絕緣膜118的記載。或者，也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
發光層782不侷限於單層，也可以藉由層疊多種發光層等來設置發光層782。例如，可以採用圖16C所示的結構。圖16C是依次層疊了中間層785a、發光層786a、中間層785b、發光層786b、中間層785c、發光層786c以及中間層785d的結構。此時，當發光層786a、發光層786b以及發光層786c採用適當的發光顏色的發光層，則可以形成彩色再現性高或者發光效率高的發光元件719。
也可以藉由層疊多種發光層地設置而得到白色光。雖然在圖16B中未圖示，但是也可以採用經由著色層提取白色光的結構。
雖然在此示出了設置有三個發光層及四個中 間層的結構，但是不侷限於該結構，也可以適當地改變發光層及中間層的層數。例如，可以僅由中間層785a、發光層786a、中間層785b、發光層786b以及中間層785c構成。此外，也可以採用由中間層785a、發光層786a、中間層785b、發光層786b、發光層786c以及中間層785d構成而省略中間層785c的結構。
另外，中間層可以以層疊結構而採用電洞注入層、電洞傳輸層、電子傳輸層及電子注入層等。另外，中間層不一定包含上述所有層。可以適當地選擇並設置這些層。另外，也可以重複設置具有同樣功能的層。另外，作為中間層，除了載子產生層以外，還可以適當地追加電子中繼層等。
電極781使用具有可見光透過性的導電膜即可。具有可見光透過性是指在可見光區(例如波長範圍在400nm至800nm之間)的平均穿透率為70%以上，尤其為80%以上。
作為電極781例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、氧化銦膜、氧化鋅膜以及氧化錫膜等氧化物膜。另外，上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外，也可以使用具有能夠透光的程度的金屬薄膜(較佳為5nm至30nm左右)。例如可以使用5nm厚的Ag膜、Mg膜或者Ag-Mg合金膜。
或者，電極781較佳為使用高效率地反射可 見光的膜。例如，電極781使用包含鋰、鋁、鈦、鎂、鑭、銀、矽或鎳的膜即可。
電極783可以使用選自作為電極781而示出的膜。此外，在電極781具有可見光透過性的情況下，較佳的是，電極783高效率地反射可見光。另外，在電極781高效率地反射可見光的情況下，較佳的是，電極783具有可見光透過性。
此外，雖然以圖16B所示的結構來設置電極781及電極783，但是也可以互相調換電極781和電極783。作為陽極發揮功能的電極較佳為使用功函數大的導電膜，作為陰極發揮功能的電極較佳為使用功函數小的導電膜。但是，在與陽極接觸並設置載子產生層的情況下，可以將各種導電膜用於陽極，而不用考慮功函數。
關於隔壁784，參照保護絕緣膜118的記載。或者也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
此外，在顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、防反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。
與發光元件719連接的電晶體741具有穩定的電氣特性。因此，可以提供顯示品質高的EL顯示裝置。
圖17A和圖17B是與圖16B一部分不同的 EL顯示裝置的剖面圖的一個例子。具體地，不同點為與FPC732連接的佈線。在圖17A中，FPC732經由端子731與佈線733b連接。佈線733b在與源極電極116a及汲極電極116b相同的層。在圖17B中，FPC732經由端子731與佈線733c連接。佈線733c在與電極781相同的層。
3-1-2.液晶顯示裝置
接著，對使用液晶元件的顯示裝置(也稱為液晶顯示裝置)進行說明。
圖18是示出液晶顯示裝置的像素的結構例的電路圖。圖18所示的像素750包含電晶體751、電容器752、一對在電極之間的填充有液晶的元件(以下稱為液晶元件)753。
在電晶體751中，源極和汲極中的一個與信號線755電連接，閘極與掃描線754電連接。
在電容器752中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應公共電位的佈線電連接。
在液晶元件753中，一個電極與電晶體751的源極和汲極中的另一個電連接，另一個電極與供應公共電位的佈線電連接。此外，上述供應到與上述電容器752的另一個電極電連接的佈線的公共電位與供應到液晶元件753的另一個電極的公共電位可以不同。
另外，液晶顯示裝置的俯視圖與EL顯示裝置 的俯視圖大致相同。圖19A示出對應於圖16A的點劃線M-N的液晶顯示裝置的剖面圖。在圖19A中，FPC732經由端子731與佈線733a連接。另外，佈線733a在與閘極電極104相同的層。
圖19A示出電晶體751及電容器752設置在相同平面上的例子。藉由採用這種結構，可以將電容器752製作在與電晶體751的閘極電極、閘極絕緣膜及源極電極(汲極電極)相同平面上。這樣地，藉由將電晶體751及電容器752設置在相同平面上，可以縮短液晶顯示裝置的製程，由此提高生產率。
作為電晶體751可以使用上述電晶體。圖19A示出應用圖1A至1D所示的電晶體的例子。因此，關於在電晶體751的各構成中以下不進行說明的構成，參照圖1A至1D所示的說明。
另外，電晶體751可以使用關態電流極小的電晶體。因此，保持在電容器752中的電荷不容易洩漏，可以在長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像、靜態影像時，藉由使電晶體751成為截止狀態，不需要用於電晶體751的動作的功率，由此可以成為耗電量低的液晶顯示裝置。
考慮到配置在像素部中的電晶體751的洩漏電流等，將設置在液晶顯示裝置中的電容器752的大小設定成能夠在規定期間內保存電荷。藉由使用電晶體751，因設置具有各像素中的液晶電容的1/3以下，較佳為1/5 以下的電容大小的電容器就已足夠，所以可以提高像素的孔徑比。
在電晶體751及電容器752上設置有絕緣膜721。
在此，在絕緣膜721及保護絕緣膜118中設置有直到電晶體751的汲極電極116b的開口部。
在絕緣膜721上設置有電極791。電極791藉由設置在絕緣膜721及保護絕緣膜118中的開口部與電晶體751的汲極電極116b連接。
在電極791上設置有作為配向膜發揮功能的絕緣膜792。
在絕緣膜792上設置有液晶層793。
在液晶層793上設置有作為配向膜發揮功能的絕緣膜794。
在絕緣膜794上設置有隔離物795。
在隔離物795及絕緣膜794上設置有電極796。
在電極796上設置有基板797。
此外，關於絕緣膜721，參照保護絕緣膜118的記載。或者，也可以使用聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、矽酮樹脂等的樹脂膜。
液晶層793使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、強介電性液晶、反強介電性液晶等即可。這些液晶根據條件而呈現膽固醇相、層列 相、立方相、手性向列相、各向同性相等。
此外，作為液晶層793也可以使用呈現藍相的液晶。在這種情況下，採用不設置作為配向膜發揮功能的絕緣膜792及絕緣膜794的結構即可。
電極791使用具有可見光透過性的導電膜即可。
在液晶顯示裝置為透過型的情況下，作為電極791例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、氧化銦膜、氧化鋅膜以及氧化錫膜等氧化物膜。另外，上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外，也可以使用具有能夠透光的程度的金屬薄膜(較佳為5nm至30nm左右)。
在液晶顯示裝置為反射型的情況下，電極791較佳為使用高效率地反射可見光的膜。例如，電極791使用包含鋁、鈦、鉻、銅、鉬、銀、鉭或鎢的膜即可。
在液晶顯示裝置為透過型的情況下，電極796可以使用選自作為電極791而示出的具有可見光透過性的導電膜。另一方面，在液晶顯示裝置為反射型的情況下，在電極791具有可見光透過性的情況下，較佳的是電極796高效率地反射可見光。另外，在電極791高效率地反射可見光的情況下，電極796較佳為具有可見光透過性。
此外，雖然以圖19A所示的結構設置電極791及電極796，但是也可以互相調換電極791和電極796。
絕緣膜792及絕緣膜794使用有機化合物或者無機化合物形成即可。
隔離物795從有機化合物或者無機化合物選擇而使用即可。另外，隔離物795可以具有柱狀或者球狀等各種形狀。
電極791、絕緣膜792、液晶層793、絕緣膜794以及電極796相互重疊的區域成為液晶元件753。
基板797使用玻璃、樹脂或者金屬等即可。基板797可以具有撓性。
圖19B和圖19C是與圖19一部分A不同的液晶顯示裝置的剖面圖的一個例子。具體地，不同點為與FPC732連接的佈線。在圖19B中，FPC732藉由端子731與佈線733b連接。佈線733b在與源極電極116a及汲極電極116b相同的層。在圖19C中，FPC732經由端子731與佈線733c連接。佈線733c在與電極791相同的層。
與液晶元件753連接的電晶體751具有穩定的電氣特性。因此，可以提供顯示品質高的液晶顯示裝置。另外，由於可以使電晶體751的關態電流極小，所以可以提供耗電量低的液晶顯示裝置。
在液晶顯示裝置中，可以適當地選擇動作模式。例如，有與基板垂直地施加電壓的垂直電場方式以及與基板平行地施加電壓的水平電場方式。明確而言，可以舉出TN模式、VA模式、MVA模式、PVA模式、ASM模式、TBA模式、OCB模式、FLC模式、AFLC模式或FFS 模式等。
在液晶顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、防反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。另外，作為光源，也可以使用背光、側光燈等。
另外，也可以作為背光而使用多個發光二極體(LED)來進行時間分割顯示方式(場序驅動方式)。藉由應用場序驅動方式，可以不使用著色層地進行彩色顯示。
如上所述，作為像素部中的顯示方式，可以採用前進方式或交錯方式等。此外，當進行彩色顯示時作為在像素中受到控制的色彩要素不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或者對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。此外，每個色彩要素的點中的顯示區的大小也可以不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的液晶顯示裝置。
3-2.微型電腦
上述電晶體可以用於裝載在各種電子裝置中的微型電腦。
下面，作為裝載了微型電腦的電子裝置的一 個例子，使用圖20、圖21、圖22A至圖22C以及圖23A說明火災警報器的結構及動作。
另外，在本說明書中，火災警報器表示緊急通報火災發生的所有裝置，其包括諸如住宅用火災警報器、自動火災警報設備、用於該自動火災警報設備的火災檢測器等。
圖20所示的警報裝置至少具有微型電腦500。在此，微型電腦500設置在警報裝置的內部。微型電腦500包括與高電位電源線VDD電連接的電源閘控制器503、與高電位電源線VDD及電源閘控制器503電連接的電源閘504、與電源閘504電連接的CPU(Central Processing Unit：中央處理器)505、以及與電源閘504及CPU505電連接的檢測部509。另外，CPU505包含揮發性記憶部506及非揮發性記憶部507。
另外，CPU505經介面508與匯流排502電連接。與CPU505同樣，介面508也與電源閘504電連接。作為介面508的匯流排標準，例如可以使用I2C匯流排等。在警報裝置中設置經由介面508與電源閘504電連接的發光元件530。
作為發光元件530較佳為發出指向性強的光，例如可以使用有機EL元件、無機EL元件、LED等。
電源閘控制器503具有計時器，依照該計時器控制電源閘504。電源閘504依照電源閘控制器503的 控制，對CPU505、檢測部509及介面508供應或切斷從高電位電源線VDD供應的電源。在此，作為電源閘504可以使用如電晶體等的切換元件。
藉由使用這種電源閘控制器503及電源閘504，可以在測定光量的期間內，進行對檢測部509、CPU505及介面508的電源供應，並且在測定期間的空閒期間可以切斷對檢測部509、CPU505及介面508的電源供應。藉由使警報裝置這樣動作，與對上述各個結構常時供應電源的情況相比，能夠謀求耗電量的降低。
另外，在作為電源閘504使用電晶體的情況下，較佳為使用用於非揮發性記憶部507並且關態電流極低的電晶體，例如在上述實施方式中記載的電晶體。藉由採用這種電晶體，當由電源閘504切斷電源時可以減少洩漏電流，謀求耗電量的降低。
也可以在警報裝置中設置直流電源501，從直流電源501對高電位電源線VDD供應電源。直流電源501的高電位一側的電極與高電位電源線VDD電連接，直流電源501的低電位一側的電極與低電位電源線VSS電連接。低電位電源線VSS與微型電腦500電連接。在此，對高電位電源線VDD供應高電位H。另外，對低電位電源線VSS提供諸如接地電位(GND)等的低電位L。
在作為直流電源501而使用電池的情況下，例如採用在外殼中設置包括如下部件的電池箱的結構即可，即與高電位電源線VDD電連接的電極、與低電位電 源線VSS電連接的電極、以及可以保持該電池的外殼。另外，警報裝置也可以不一定設置直流電源501，例如也可以採用從設置在該警報裝置的外部的交流電源經由佈線供應電源的結構。
此外，作為上述電池，也可以使用二次電池，如鋰離子二次電池(也稱為鋰離子蓄電池、鋰離子電池或lithium ion battery)。另外，較佳為設置太陽能電池以能夠對該二次電池進行充電。
檢測部509測量有關異常的物理量而對CPU505發送測量值。有關異常的物理量根據警報裝置的用途而不同，在作為火災警報器發揮功能的警報裝置中，測量有關火災的物理量。因此，在檢測部509中，測量作為有關火災的物理量的光量而檢測出煙霧的存在。
檢測部509具有與電源閘504電連接的光感測器511、與電源閘504電連接的放大器512、以及與電源閘504及CPU505電連接的AD轉換器513。發光元件530、光感測器511、放大器512及AD轉換器513在電源閘504對檢測部509供應電源時進行動作。
圖21示出警報裝置的剖面的一部分。在p型半導體基板401上具有元件分離區403，形成有n型電晶體519，該n型電晶體519包括：閘極絕緣膜407、閘極電極409、n型雜質區411a、以及n型雜質區411b。n型電晶體519使用單晶矽等的半導體來形成，所以可以進行高速動作。因此，可以形成能夠進行高速訪問的CPU的 揮發性記憶部。另外，在n型電晶體519上設置有絕緣膜415及絕緣膜417。
另外，在對絕緣膜415及絕緣膜417的一部分選擇性地進行了蝕刻的開口部處形成接觸插頭419a及接觸插頭419b，在絕緣膜417、接觸插頭419a以及接觸插頭419b上設置有具有溝槽部的絕緣膜421。另外，在絕緣膜421的溝槽部形成佈線423a及佈線423b。另外，在絕緣膜421、佈線423a以及佈線423b上藉由濺射法、CVD法等形成絕緣膜420，在該絕緣膜420上形成具有溝槽部的絕緣膜422。在絕緣膜422的溝槽部形成電極424。電極424是作為第二電晶體517的背閘極電極發揮功能的電極。藉由設置這樣的電極424，可以進行第二電晶體517的臨界電壓的控制。
另外，在絕緣膜422及電極424上藉由濺射法、CVD法等設置絕緣膜425。
在絕緣膜425上設置第二電晶體517及光電轉換元件514。第二電晶體517包括：包含氧化物半導體膜206a及氧化物膜206b的多層膜206；接觸於多層膜206上的源極電極216a及汲極電極216b；閘極絕緣膜212；閘極電極204；以及保護絕緣膜218。另外，設置覆蓋光電轉換元件514及第二電晶體517的絕緣膜445，在絕緣膜445上具有接觸於汲極電極216b的佈線449。佈線449作為使第二電晶體517的汲極電極與n型電晶體519的閘極電極409電連接的節點發揮功能。
光感測器511包括光電轉換元件514、電容元件、第一電晶體、第二電晶體517、第三電晶體以及n型電晶體519。在此，作為光電轉換元件514，例如可以採用光電二極體等。
光電轉換元件514的端子的一個與低電位電源線VSS電連接，端子的另一個與第二電晶體517的源極電極和汲極電極中的一個電連接。對第二電晶體517的閘極電極提供電荷累積控制信號Tx，源極電極和汲極電極中的另一個與電容元件的一對電極中的一個、第一電晶體的源極電極和汲極電極中的一個、以及n型電晶體519的閘極電極電連接(下面，有時將該節點稱為節點FD)。電容元件的一對電極中的另一個與低電位電源線VSS電連接。對第一電晶體的閘極電極提供重設信號Res，源極電極和汲極電極中的另一個與高電位電源線VDD電連接。n型電晶體519的源極電極和汲極電極中的一個與第三電晶體的源極電極和汲極電極中的一個、以及放大器512電連接。另外，n型電晶體519的源極電極和汲極電極中的另一個與高電位電源線VDD電連接。對第三電晶體的閘極電極提供偏置信號Bias，源極電極和汲極電極中的另一個與低電位電源線VSS電連接。
此外，也可以不一定要設置電容元件，例如在n型電晶體519等的寄生電容充分大的情況下也可以採用不設置電容元件的結構。
另外，第一電晶體及第二電晶體517較佳為 使用關態電流極低的電晶體。此外，作為關態電流極低的電晶體，較佳為採用使用了上述的包含氧化物半導體膜的多層膜的電晶體。藉由採用這種結構，能夠長時間保持節點FD的電位。
另外，在圖21所示的結構中，與第二電晶體517電連接地在絕緣膜425上設置有光電轉換元件514。
光電轉換元件514具有設置在絕緣膜425上的半導體膜260、以及接觸於半導體膜260上地設置的第二電晶體517的源極電極216a、電極216c。源極電極216a是作為第二電晶體517的源極電極或汲極電極發揮功能的電極，並使光電轉換元件514與第二電晶體517電連接。
在半導體膜260、第二電晶體517的源極電極216a及電極216c上設置有閘極絕緣膜212、保護絕緣膜218以及絕緣膜445。另外，在絕緣膜445上設置有佈線456，經由設置於閘極絕緣膜212、保護絕緣膜218以及絕緣膜445的開口與電極216c接觸。
電極216c可以藉由與第二電晶體517的源極電極216a及汲極電極216b相同的製程形成，佈線456可以藉由與佈線449相同的製程形成。
作為半導體膜260，設置能夠進行光電轉換的半導體膜即可，例如可以使用矽及鍺等。在將矽用於半導體膜260的情況下，作為檢測可見光的光感測器發揮功能。另外，因為矽和鍺能夠吸收的電磁波的波長不同，所 以如果採用將鍺用於半導體膜260的結構，則能夠用作檢測紅外線的感測器。
如上所述那樣，可以在微型電腦500中內置地設置包含光感測器511的檢測部509，所以可以縮減部件數，並縮小警報裝置的外殼。
在上述的包含IC晶片的火災警報器中，採用了組合多個使用上述電晶體的電路並將它們裝載於一個IC晶片的CPU505。
3-3.CPU
圖22A至圖22C是示出將上述電晶體至少用於其一部分的CPU的具體結構的方塊圖。
圖22A所示的CPU在基板1190上包括：ALU1191(Arithmetic logic unit：算術邏輯單元)；ALU控制器1192；指令解碼器1193；中斷控制器1194；時序控制器1195；暫存器1196；暫存器控制器1197；匯流排介面1198(Bus I/F)；可改寫的ROM1199；以及ROM介面1189(ROM I/F)。基板1190使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在不同的晶片上。當然，圖22A所示的CPU只是將其結構簡化而示出的一個例子，並且實際上的CPU根據其用途具有多種結構。
經由匯流排介面1198輸入到CPU的命令被輸入到指令解碼器1193並且被解碼之後，被輸入到ALU 控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令，ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確而言，ALU控制器1192生成用於控制ALU1191的動作的信號。另外，中斷控制器1194在CPU的程式執行中，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置、週邊電路的中斷請求，並處理該請求。暫存器控制器1197生成暫存器1196的位址，並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外，時序控制器1195生成控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的動作定時的信號。例如，時序控制器1195具備有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈生成部，將內部時脈信號CLK2供應到上述各種電路。
在圖22A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體。
在圖22A所示的CPU中，暫存器控制器1197依照來自ALU1191的指示，進行暫存器1196中的保持動作的選擇。換言之，在暫存器1196所具有的記憶單元中，選擇進行基於正反器的資料的保持還是進行基於電容 元件的資料的保持。在選擇基於正反器的資料的保持的情況下，進行對暫存器1196內的記憶單元的電源電壓的供應。在選擇基於電容元件的資料的保持的情況下，進行對電容元件的資料改寫，可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖22B或圖22C所示那樣，關於停止電源電壓供應，可以藉由在記憶單元組與被供應有電源電位VDD或電源電位VSS的節點之間設置切換元件來進行。以下說明圖22B及圖22C的電路。
圖22B及圖22C是將上述電晶體用於控制對記憶單元的電源電位的供應的切換元件的記憶體裝置。
圖22B所示的記憶體裝置具有切換元件1141以及具有多個記憶單元1142的記憶單元組1143。明確而言，各記憶單元1142可以使用上述電晶體。經由切換元件1141，高位準的電源電位VDD被供應到記憶單元組1143所具有的各記憶單元1142。進一步地，信號IN的電位和低位準的電源電位VSS的電位供應到記憶單元組1143所具有的各記憶單元1142。
在圖22B中，作為切換元件1141使用了上述電晶體，關於該電晶體，由提供到其閘極電極層的信號SigA來控制其開關。
此外，在圖22B中示出切換元件1141只具有一個電晶體的結構，但是對此沒有特別的限制，也可以具有多個電晶體。在切換元件1141具有多個作為切換元件 發揮功能的電晶體時，既可以將上述多個電晶體並聯地連接，又可以串聯地連接，還可以並聯和串聯組合地連接。
另外，在圖22B中，由切換元件1141控制對記憶單元組1143所具有的各記憶單元1142的高位準的電源電位VDD的供應，但是也可以由切換元件1141控制低位準的電源電位VSS的供應。
另外，圖22C示出記憶體裝置的一個例子，其中經由切換元件1141將低位準的電源電位VSS供應到記憶單元組1143所具有的各記憶單元1142。藉由切換元件1141可以控制對記憶單元組1143所具有的各記憶單元1142的低位準的電源電位VSS的供應。
在設置切換元件於記憶單元組與被施加電源電位VDD或電源電位VSS的節點之間，並暫時停止CPU的動作，停止電源電壓的供應的情況下，也可以保持資料，由此可以降低耗電量。明確而言，例如，在個人電腦的用戶停止對鍵盤等輸入裝置輸入資訊的期間，也可以停止CPU的動作，由此可以降低耗電量。
在此，以CPU為例子進行了說明，但是也可以應用於DSP(Digital Signal Processor：數位信號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
3-4.設置例
在圖23A中，警報裝置8100是住宅用火災警報器， 具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。
在圖23A中，具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確地說，室內機8200具有外殼8201、送風口8202、CPU8203等。在圖23A中，示例了CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204兩個中都設置有CPU8203。藉由包括使用上述電晶體的CPU，可以使空調器實現省電化。
在圖23A中，電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確地說，電冷藏冷凍箱8300包括外殼8301、冷藏室用門8302、冷凍室用門8303及CPU8304等。在圖23A中，CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU，可以使電冷藏冷凍箱8300實現省電化。
圖23B及圖23C示出電動汽車的例子。電動汽車9700裝載有二次電池9701。二次電池9701的電力由控制電路9702調整其輸出，並供給到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。藉由包括使用上述電晶體的CPU，可以使電動汽車9700實現省電化。
驅動裝置9703是由直流電動機或交流電動機單獨或者與電動機和內燃機組合而構成的。處理裝置 9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車時的資訊(爬坡、下坡等資訊、驅動輪受到的負載資訊等)等的輸入資訊，向控制電路9702輸出控制信號。控制電路9702根據處理裝置9704的控制信號來調整從二次電池9701供應的電能並控制驅動裝置9703的輸出。在裝載交流電動機的情況下，雖然未圖示，但是還內置有將直流轉換為交流的逆變器。
實施例1
在本實施例中，利用圖24至圖30B來說明對氧化物半導體膜進行濕蝕刻時的蝕刻速度和氧化物半導體膜的側面的形狀。
首先，說明氧化物半導體膜及蝕刻劑各自的種類及蝕刻速度。
以下說明樣本1及樣本2的製造方法。
在玻璃基板上形成氧化物半導體膜。樣本1在玻璃基板上具有使用In：Ga：Zn=1：1：1(原子個數比)的金屬氧化物的濺射靶材形成的厚度為100nm的In-Ga-Zn氧化物膜。樣本2在玻璃基板上具有使用In：Ga：Zn=1：3：2(原子個數比)的金屬氧化物的濺射靶材形成的厚度為100nm的In-Ga-Zn氧化物膜。
作為樣本1中的In-Ga-Zn氧化物膜的成膜條件，使用如下條件：將濺射靶材設為In：Ga：Zn=1：1：1(原子個數比)的靶材，向濺射裝置的反應室內供應作 為濺射氣體的流量為50sccm的氬和流量為50sccm的氧，將反應室內的壓力控制為0.6Pa，並供應5kW的直流功率。此外，將形成In-Ga-Zn氧化物膜時的基板溫度設為170℃。
作為樣本2的In-Ga-Zn氧化物膜的成膜條件，使用如下條件：將濺射靶材設為In：Ga：Zn=1：3：2(原子個數比)的靶材，向濺射裝置的反應室內供應作為濺射氣體的流量為90sccm的Ar和流量為10sccm的氧，將反應室內的壓力控制為0.3Pa，並供應5kW的直流功率。此外，形成In-Ga-Zn氧化物膜時的基板溫度為100℃。
接著，對形成在樣本1及樣本2中的In-Ga-Zn氧化物膜進行濕蝕刻。在該濕蝕刻製程中，使用第一蝕刻劑至第三蝕刻劑中的任一個。作為第一蝕刻劑使用25℃的85重量%的磷酸。作為第二蝕刻劑使用60℃的草酸類水溶液(例如，日本關東化學株式會社製造的ITO-07N(含有5重量%以下的草酸的水溶液))。作為第三蝕刻劑，使用30℃的磷酸類水溶液(例如，日本和光純藥工業株式會社製造的混合酸鋁液(含有72重量%的磷酸、2重量%的硝酸及9.8重量%的醋酸的水溶液))。
接著，圖24示出樣本1及樣本2中的各蝕刻劑與蝕刻速度的關係。
由圖24可知，具有使用In：Ga：Zn=1：1：1(原子個數比)作為濺射靶材而形成的In-Ga-Zn氧化物 膜(表示為In-Ga-Zn-O(111))的樣本1在使用作為第二蝕刻劑的草酸類水溶液的蝕刻中，蝕刻速度快。
另一方面，可知，具有使用In：Ga：Zn=1：3：2(原子個數比)作為濺射靶材而形成的In-Ga-Zn氧化物膜(表示為In-Ga-Zn-O(132))的樣本2在所有蝕刻劑中，蝕刻速度大致相同。
接著，說明當使用第一蝕刻劑至第三蝕刻劑中的任一個對層疊結構的氧化物半導體膜進行蝕刻時的氧化物半導體膜的側面的形狀。
以下說明樣本3及樣本4的製造方法。此外，樣本3及樣本4是層疊有第一In-Ga-Zn氧化物膜和第二In-Ga-Zn氧化物膜的兩層結構。
在玻璃基板上對層疊結構的氧化物半導體膜進行成膜。首先，在玻璃基板上使用In：Ga：Zn=1：1：1(原子個數比)的金屬氧化物的濺射靶材來對厚度為35nm的第一In-Ga-Zn氧化物膜進行成膜。接著，使用In：Ga：Zn=1：3：2(原子個數比)的金屬氧化物的濺射靶材來對厚度為20nm的第二In-Ga-Zn氧化物膜進行成膜。
此外，第一In-Ga-Zn氧化物膜是利用與樣本1的In-Ga-Zn氧化物膜相同的成膜條件而被進行成膜的膜。另外，第二In-Ga-Zn氧化物膜是利用與樣本2的In-Ga-Zn氧化物膜相同的成膜條件而被進行成膜的膜。
接著，對層疊結構的氧化物半導體膜進行蝕 刻。在樣本3中，作為蝕刻劑，使用作為第一蝕刻劑的25℃的85重量%的磷酸。在樣本4中，作為蝕刻劑，使用作為第三蝕刻劑的30℃的磷酸類水溶液。
接著，對樣本5的製造方法進行說明。此外，樣本5是層疊有第一In-Ga-Zn氧化物膜至第三In-Ga-Zn氧化物膜的三層結構。
在玻璃基板上藉由CVD法形成氮化矽膜及氧氮化矽膜。接著，在氧氮化矽膜上形成層疊結構的氧化物半導體膜。接著，在氧氮化矽膜上使用In：Ga：Zn=1：3：2(原子個數比)的金屬氧化物的濺射靶材來形成厚度為5nm的第一In-Ga-Zn氧化物膜。接著，使用In：Ga：Zn=3：1：2(原子個數比)的金屬氧化物的濺射靶材來形成厚度為20nm的第二In-Ga-Zn氧化物膜。接著，使用In：Ga：Zn=1：1：1(原子個數比)的金屬氧化物的濺射靶材來形成厚度為20nm的第三In-Ga-Zn氧化物膜。接著，在第三In-Ga-Zn氧化物膜上藉由CVD法形成氧氮化矽膜。
此外，樣本5中的第一In-Ga-Zn氧化物膜使用如下條件來形成：將濺射靶材設為In：Ga：Zn=1：3：2(原子個數比)的靶材，向濺射裝置的反應室內供應作為濺射氣體的90sccm的氬和10sccm的氧，將反應室內的壓力控制為0.6Pa，並供應5kW的直流功率。第二In-Ga-Zn氧化物膜使用如下條件來形成：將濺射靶材設為In：Ga：Zn=3：1：2(原子個數比)的靶材，向濺射裝置的 反應室內供應作為濺射氣體的50sccm的氬和50sccm的氧，將反應室內的壓力控制為0.6Pa，並供應5kW的直流功率。第三In-Ga-Zn氧化物膜使用如下條件來形成：將濺射靶材設為In：Ga：Zn=1：1：1(原子個數比)的靶材，向濺射裝置的反應室內供應作為濺射氣體的100sccm的氧，將反應室內的壓力控制為0.6Pa，並供應5kW的直流功率。此外，形成第一In-Ga-Zn氧化物膜至第三In-Ga-Zn氧化物膜時的基板溫度為170℃。
接著，對層疊結構的氧化物半導體膜進行蝕刻。在樣本5中，作為蝕刻劑使用作為第二蝕刻劑的60℃的草酸類水溶液。
接著，說明樣本6的製造方法。此外，樣本6是層疊有第一In-Ga-Zn氧化物膜及第二In-Ga-Zn氧化物膜的兩層結構。
在玻璃基板上藉由CVD法形成氧氮化矽膜。接著，在氧氮化矽膜上使用與樣本3及樣本4相同的成膜條件，並使用In：Ga：Zn=1：1：1(原子個數比)的金屬氧化物的濺射靶材而形成厚度為35nm的第一In-Ga-Zn氧化物膜之後，使用In：Ga：Zn=1：3：2(原子個數比)的金屬氧化物的濺射靶材來形成厚度為20nm的第二In-Ga-Zn氧化物膜。接著，在第二In-Ga-Zn氧化物膜上形成氧氮化矽膜。
接著，對層疊結構的氧化物半導體膜進行蝕刻。在樣本6中，藉由乾蝕刻法對層疊結構的氧化物半導 體膜進行蝕刻。此外，作為蝕刻氣體使用BCl3。
接著，使用STEM(Scanning Transmission Electron Microscopy：掃描透射電子顯微術)來觀察樣本3至樣本6的剖面形狀。
圖25A示出樣本3的20萬倍放大倍率的相襯影像(TE影像)，圖25B示出圖25A的示意圖。另外，圖26示出樣本3的15萬倍放大倍率的Z對比影像(ZC影像)。
圖27A示出樣本4的20萬倍放大倍率的相襯影像(TE影像)，圖27B示出圖27A的示意圖。
圖28A示出樣本5的15萬倍放大倍率的相襯影像(TE影像)，圖28B示出圖28A的示意圖。為了說明樣本5中的層疊結構的氧化物半導體膜的側面附近的詳細情況，圖29A示出樣本5的15萬倍放大倍率的Z對比影像(ZC影像)，圖29B示出圖29A的示意圖。
圖30A示出樣本6的15萬倍放大倍率的相襯影像(TE影像)，圖30B示出圖30A的示意圖。
如圖25B所示，在樣本3中，在玻璃基板801上形成有第一In-Ga-Zn氧化物膜803。在第一In-Ga-Zn氧化物膜803上形成有第二In-Ga-Zn氧化物膜805。在第二In-Ga-Zn氧化物膜805上設置有光阻劑807。
另外，如圖26所示，在樣本3中，第一In-Ga-Zn氧化物膜803及第二In-Ga-Zn氧化物膜805根據其濃淡的差異而可以確認出兩者的邊界。就是說，在本發明 的一個方式的電晶體中，即使在氧化物半導體膜和氧化物膜包含相同元素的情況下，也可以根據其組成的差異而確認出兩者的邊界。
如圖27B所示，在樣本4中，在玻璃基板811上形成有第一In-Ga-Zn氧化物膜813。在第一In-Ga-Zn氧化物膜813上形成有第二In-Ga-Zn氧化物膜815。在第二In-Ga-Zn氧化物膜815上設置有光阻劑817。
在樣本3及樣本4中，將玻璃基板801、811與第一In-Ga-Zn氧化物膜803、813的側面所呈的角度設為角度θ1。將第一In-Ga-Zn氧化物膜803、813及第二In-Ga-Zn氧化物膜805、815的介面與第二In-Ga-Zn氧化物膜805、815的側面所呈的角度設為角度θ2。如圖25A和圖25B及圖27A和圖27B所示，可知在樣本3及樣本4中角度θ2大於角度θ1。
如圖28B所示，在樣本5中，在氮化矽膜821上形成有氧氮化矽膜823。在氧氮化矽膜823上形成有層疊結構的氧化物半導體膜825。在氧氮化矽膜823及層疊結構的氧化物半導體膜825上形成有氧氮化矽膜827。此外，在氧氮化矽膜827中形成有低密度區829。
在樣本5中，將氧氮化矽膜823及層疊結構的氧化物半導體膜825的介面與層疊結構的氧化物半導體膜825的側面所呈的角度稱為角度θ3。如圖29B所示，在樣本5中，角度θ3為鈍角。此外，ZC影像根據原子番號的差異而其對比度不同，由此可知在層疊結構的氧化物半 導體膜825的側面形成有具有與氧化物半導體膜不同的組成的膜826。當藉由能量分散型X射線分析(Energy dispersive X-ray spectrometry：EDX)對該膜826進行分析可知，膜826包含鎢。
如圖30B所示，在樣本6中，在玻璃基板831上形成有氧氮化矽膜833。在氧氮化矽膜833上形成有層疊結構的氧化物半導體膜835。在氧氮化矽膜833及層疊結構的氧化物半導體膜835上形成有氧氮化矽膜837。
在樣本6中，將氧氮化矽膜833及層疊結構的氧化物半導體膜835的介面與層疊結構的氧化物半導體膜835的側面所呈的角度稱為角度θ4。如圖30B所示，在樣本6中，角度θ4大致相同，不因氧化物半導體膜的側面的位置而改變。
由以上所述可知，在層疊結構的氧化物半導體膜中，藉由利用將磷酸或磷酸類水溶液用於蝕刻劑的濕蝕刻法，可以使使用In：Ga：Zn=1：1：1(原子個數比)的濺射靶材形成的In-Ga-Zn氧化物膜的側面與In-Ga-Zn氧化物膜的基底膜的介面所呈的角度θ1小於使用In：Ga：Zn=1：3：2(原子個數比)的濺射靶材形成的In-Ga-Zn氧化物膜的側面與In-Ga-Zn氧化物膜的基底膜的介面所呈的角度θ2。
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧多層膜
106a‧‧‧氧化物半導體膜
106b‧‧‧氧化物膜
106c‧‧‧低電阻區
106d‧‧‧低電阻區
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜

Claims (45)

  1. 一種半導體裝置，包括：多層膜，其中層疊有氧化物半導體膜及氧化物膜；閘極電極；以及閘極絕緣膜，其中，該多層膜隔著該閘極絕緣膜與該閘極電極重疊，其中，該多層膜具有形狀，該形狀具有該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的第一角度、以及該氧化物膜的底面與該氧化物膜的側面之間的第二角度，其中，該第一角度為銳角且小於該第二角度，並且其中，該第一角度及該第二角度各為大於或等於10°且小於90°。
  2. 根據申請專利範圍第1項之半導體裝置，其中，在該多層膜中，該氧化物半導體膜的上端與該氧化物膜的下端大致一致。
  3. 根據申請專利範圍第1項之半導體裝置，其中，在該多層膜中，該氧化物膜層疊在該氧化物半導體膜上。
  4. 根據申請專利範圍第1項之半導體裝置，其中，該氧化物半導體膜層疊在該氧化物膜上，並且其中，第二氧化物膜層疊在該氧化物半導體膜上。
  5. 根據申請專利範圍第1項之半導體裝置，其中，該氧化物半導體膜及該氧化物膜各包含In-M- Zn氧化物，其中M為選自由Al、Ga、Ge、Y、Zr、La、Ce和Nd構成的組中的一個，並且其中，該氧化物膜具有的In對M的原子比小於該氧化物半導體膜。
  6. 根據申請專利範圍第1項之半導體裝置，其中，該氧化物膜為非晶的，其中，該氧化物半導體膜為結晶的，並且其中，包括在該氧化物半導體膜中的結晶部的c軸平行於該氧化物半導體膜的表面的法向量。
  7. 根據申請專利範圍第1項之半導體裝置，還包括接觸於該多層膜的源極電極及汲極電極。
  8. 根據申請專利範圍第7項之半導體裝置，其中，低電阻區設置在處於該多層膜中並且處於該多層膜與該源極電極和該汲極電極中的一個之間的介面附近的區域。
  9. 根據申請專利範圍第7項之半導體裝置，還包括具有與該氧化物膜相同或不同的組成的第二氧化物膜，其中該第二氧化物膜設置在該源極電極的頂面、該汲極電極的頂面及該多層膜的頂面上，且與該源極電極的該頂面、該汲極電極的該頂面及該多層膜的該頂面接觸。
  10. 一種半導體裝置，包括：閘極電極；該閘極電極上的氧化物半導體膜；以及該氧化物半導體膜上的氧化物膜，其中，該氧化物膜包含In-Ga-Zn氧化物， 其中，該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的第一角度小於該氧化物膜的底面與該氧化物膜的側面之間的第二角度，其中，該第一角度為銳角，並且其中，該氧化物半導體膜包括結晶，該結晶的c軸對齊於垂直該氧化物半導體膜的頂面的方向。
  11. 根據申請專利範圍第10項之半導體裝置，其中，該氧化物半導體膜包含In-Ga-Zn氧化物。
  12. 根據申請專利範圍第10項之半導體裝置，其中，該結晶的其中之一的a軸的方向與該結晶的其中之另一的a軸的方向不同，並且其中，該結晶的其中之一的b軸的方向與該結晶的其中之另一的b軸的方向不同。
  13. 一種半導體裝置，包括：多層膜，其中層疊有氧化物半導體膜及氧化物膜；閘極電極；以及閘極絕緣膜，其中，該多層膜隔著該閘極絕緣膜與該閘極電極重疊，其中，該多層膜具有形狀，該形狀具有該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的第一角度、以及該氧化物膜的底面與該氧化物膜的側面之間的第二角度，其中，該第一角度為銳角且小於該第二角度， 其中，該氧化物膜包含化學元素，其中，該氧化物半導體膜包含該化學元素，並且其中，該氧化物膜的導帶底的能量比該氧化物半導體膜的導帶底的能量更接近於真空能階。
  14. 根據申請專利範圍第13項之半導體裝置，其中，在該多層膜中，該氧化物半導體膜的上端與該氧化物膜的下端大致一致。
  15. 根據申請專利範圍第13項之半導體裝置，其中，在該多層膜中，該氧化物膜層疊在該氧化物半導體膜上。
  16. 根據申請專利範圍第13項之半導體裝置，其中，該氧化物半導體膜層疊在該氧化物膜上，並且其中，第二氧化物膜層疊在該氧化物半導體膜上。
  17. 根據申請專利範圍第13項之半導體裝置，其中，該氧化物膜的該導帶底的該能量比該氧化物半導體膜的該導帶底的該能量更接近於該真空能階大於或等於0.05eV且小於或等於2eV。
  18. 根據申請專利範圍第13項之半導體裝置，其中，該氧化物半導體膜及該氧化物膜各包含In-M-Zn氧化物，其中M為選自由Al、Ga、Ge、Y、Zr、La、Ce和Nd構成的組中的一個，並且其中，該氧化物膜具有的In對M的原子比小於該氧化物半導體膜。
  19. 根據申請專利範圍第13項之半導體裝置， 其中，該氧化物膜為非晶的，其中，該氧化物半導體膜為結晶的，並且其中，包括在該氧化物半導體膜中的結晶部的c軸平行於該氧化物半導體膜的表面的法向量。
  20. 根據申請專利範圍第13項之半導體裝置，還包括接觸於該多層膜的源極電極及汲極電極。
  21. 根據申請專利範圍第20項之半導體裝置，其中，低電阻區設置在處於該多層膜中並且處於該多層膜與該源極電極和該汲極電極中的一個之間的介面附近的區域。
  22. 根據申請專利範圍第20項之半導體裝置，還包括具有與該氧化物膜相同或不同的組成的第二氧化物膜，其中該第二氧化物膜設置在該源極電極的頂面、該汲極電極的頂面及該多層膜的頂面上，且與該源極電極的該頂面、該汲極電極的該頂面及該多層膜的該頂面接觸。
  23. 一種半導體裝置，包括：電晶體，其中該電晶體包括：包括通道形成區的氧化物半導體膜；在該氧化物半導體膜上的氧化物膜；閘極電極；以及在該氧化物半導體膜及該閘極電極之間的閘極絕緣膜，其中，該氧化物半導體膜具有形成於該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的角度，該角度 大於或等於10°且小於90°，並且其中，該氧化物膜及該氧化物半導體膜各包含In-M-Zn氧化物，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，且該氧化物膜具有的In對M的原子比小於該氧化物半導體膜。
  24. 根據申請專利範圍第23項之半導體裝置，其中，該氧化物半導體膜包括結晶部，並且其中，該結晶部的c軸平行於該氧化物半導體膜的表面的法向量。
  25. 根據申請專利範圍第23項之半導體裝置，其中，包括於該氧化物半導體膜中的該In-M-Zn氧化物為In-Ga-Zn氧化物。
  26. 根據申請專利範圍第23項之半導體裝置，其中，包括於該氧化物膜中的該In-M-Zn氧化物為In-Ga-Zn氧化物。
  27. 根據申請專利範圍第23項之半導體裝置，其中，該閘極電極位於該氧化物半導體膜下。
  28. 一種顯示裝置，包括：電晶體；以及電連接於該電晶體的電致發光元件，其中該電晶體包括：包括通道形成區的氧化物半導體膜；在該氧化物半導體膜上的氧化物膜；閘極電極；以及 在該氧化物半導體膜及該閘極電極之間的閘極絕緣膜，其中，該氧化物半導體膜具有形成於該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的角度，該角度大於或等於10°且小於90°，並且其中，該氧化物膜及該氧化物半導體膜各包含In-M-Zn氧化物，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，且該氧化物膜具有的In對M的原子比小於該氧化物半導體膜。
  29. 一種顯示裝置，包括：電晶體；以及電連接於該電晶體的液晶元件，其中該電晶體包括：包括通道形成區的氧化物半導體膜；在該氧化物半導體膜上的氧化物膜；閘極電極；以及在該氧化物半導體膜及該閘極電極之間的閘極絕緣膜，其中，該氧化物半導體膜具有形成於該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的角度，該角度大於或等於10°且小於90°，並且其中，該氧化物膜及該氧化物半導體膜各包含In-M-Zn氧化物，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，且該氧化物膜具有的In對 M的原子比小於該氧化物半導體膜。
  30. 根據申請專利範圍第28或29項之顯示裝置，其中，該氧化物半導體膜包括結晶部，並且其中，該結晶部的c軸平行於該氧化物半導體膜的表面的法向量。
  31. 根據申請專利範圍第28或29項之顯示裝置，其中，包括於該氧化物半導體膜中的該In-M-Zn氧化物為In-Ga-Zn氧化物。
  32. 根據申請專利範圍第28或29項之顯示裝置，其中，包括於該氧化物膜中的該In-M-Zn氧化物為In-Ga-Zn氧化物。
  33. 根據申請專利範圍第28或29項之顯示裝置，其中，該閘極電極位於該氧化物半導體膜下。
  34. 一種半導體裝置，包括：氧化物半導體膜；與該氧化物半導體膜的頂面接觸的氧化物膜；閘極電極；閘極絕緣膜；源極電極；以及汲極電極，其中，該氧化物半導體膜包含In-M-Zn氧化物，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，其中，該氧化物膜包含In-M-Zn氧化物，M為選自由 Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，其中，該氧化物膜具有的In對M的原子比小於該氧化物半導體膜，其中，該氧化物膜的M的原子比大於或等於該氧化物膜的In的原子比，其中，該氧化物半導體膜的上端與該氧化物膜的下端大致一致，其中，該氧化物半導體膜及該氧化物膜各包括隔著該閘極絕緣膜與該閘極電極重疊的區域，其中，該氧化物半導體膜的底面與該氧化物半導體膜的側面形成第一角度，其中，該氧化物膜的底面與該氧化物膜的側面形成第二角度，其中，該第一角度小於該第二角度且為銳角，其中，該源極電極包含與該氧化物膜的頂面接觸的區域、與該氧化物膜的側面接觸的區域、及與該氧化物半導體膜的側面接觸的區域，並且其中，該汲極電極包含與該氧化物膜的頂面接觸的區域、與該氧化物膜的側面接觸的區域、及與該氧化物半導體膜的側面接觸的區域。
  35. 一種半導體裝置，包括：多層膜，氧化物半導體膜及氧化物膜層疊於該多層膜中； 閘極電極；閘極絕緣膜；源極電極；以及汲極電極，其中，該氧化物半導體膜及該氧化物膜的各者包含In-M-Zn氧化物，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個，且該氧化物膜具有的In對M的原子比小於該氧化物半導體膜，其中，該氧化物膜具有x：y的In對M的原子比，且y大於或等於x，其中，該氧化物膜與該氧化物半導體膜的頂面接觸，其中，該氧化物半導體膜的上端與該氧化物膜的下端大致一致，其中，該多層膜包括隔著該閘極絕緣膜與該閘極電極重疊的第一區域及不與該閘極電極重疊的第二區域，其中，該氧化物半導體膜具有形成於該氧化物半導體膜的底面與該氧化物半導體膜的側面之間的第一角度，其中，該氧化物膜具有形成於該氧化物膜的底面與該氧化物膜的側面之間的第二角度，其中，該第一角度小於該第二角度且為銳角，其中，該源極電極包含與該氧化物膜的頂面接觸的區域、與該氧化物膜的側面接觸的區域、及與該氧化物半導體膜的側面接觸的區域，並且其中，該汲極電極包含與該氧化物膜的頂面接觸的區 域、與該氧化物膜的側面接觸的區域、及與該氧化物半導體膜的側面接觸的區域。
  36. 根據申請專利範圍第35項之半導體裝置，其中，M為Ga，其中，該氧化物半導體膜包括結晶部，並且其中，該結晶部的c軸平行於該氧化物半導體膜的表面的法向量。
  37. 一種半導體裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上且與該閘極絕緣膜接觸的第一In-M-Zn氧化物膜，M為選自由Al、Ga、Ge、Y、Zr、Sn、La、Ce和Nd構成的組中的一個；以及在該第一In-M-Zn氧化物膜上的第二In-M-Zn氧化物膜，其中，該第一In-M-Zn氧化物膜具有形成於該第一In-M-Zn氧化物膜的底面與該第一In-M-Zn氧化物膜的側面之間的第一角度，該第一角度大於或等於10°且小於90°，其中，該第二In-M-Zn氧化物膜具有的In對M的原子比小於該第一In-M-Zn氧化物膜，其中，該第二In-M-Zn氧化物膜具有x：y的In對M的原子比，且y大於或等於x，並且其中，該第一In-M-Zn氧化物膜包括結晶部。
  38. 根據申請專利範圍第37項之半導體裝置，其中，M為Ga。
  39. 根據申請專利範圍第37項之半導體裝置，其中，該結晶部的c軸平行於該第一In-M-Zn氧化物膜的表面的法向量。
  40. 根據申請專利範圍第38項之半導體裝置，其中，該結晶部的c軸平行於該第一In-M-Zn氧化物膜的表面的法向量。
  41. 根據申請專利範圍第37項之半導體裝置，其中，該第二In-M-Zn氧化物膜具有形成於該第二In-M-Zn氧化物膜的底面與該第二In-M-Zn氧化物膜的側面之間的第二角度，該第一角度小於該第二角度。
  42. 一種半導體裝置，包括：閘極電極；在該閘極電極上的閘極絕緣膜；在該閘極絕緣膜上且與該閘極絕緣膜接觸的第一In-Ga-Zn氧化物膜；在該第一In-Ga-Zn氧化物膜上的第二In-Ga-Zn氧化物膜；在該第二In-Ga-Zn氧化物膜上的電極；以及在該電極上的絕緣膜，其中該絕緣膜與該第二In-Ga-Zn氧化物膜的頂面接觸，其中，該第一In-Ga-Zn氧化物膜具有形成於該第一In-Ga-Zn氧化物膜的底面與該第一In-Ga-Zn氧化物膜的 側面之間的第一角度，該第一角度大於或等於10°且小於90°，其中，該第二In-Ga-Zn氧化物膜具有的In對Ga的原子比小於該第一In-Ga-Zn氧化物膜，其中，該第二In-Ga-Zn氧化物膜具有x：y的In對Ga的原子比，且y大於x，並且其中，該電極與該第二In-Ga-Zn氧化物膜的頂面、該第二In-Ga-Zn氧化物膜的側面及該第一In-Ga-Zn氧化物膜的側面接觸。
  43. 根據申請專利範圍第42項之半導體裝置，其中，y小於x的3倍。
  44. 根據申請專利範圍第42項之半導體裝置，其中，該第一In-Ga-Zn氧化物膜包括結晶部，並且其中，該結晶部的c軸平行於該第一In-Ga-Zn氧化物膜的表面的法向量。
  45. 根據申請專利範圍第42項之半導體裝置，其中，該第二In-Ga-Zn氧化物膜具有形成於該第二In-Ga-Zn氧化物膜的底面與該第二In-Ga-Zn氧化物膜的側面之間的第二角度，該第一角度小於該第二角度。
TW102139950A 2012-11-16 2013-11-04 半導體裝置 TWI600157B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251794 2012-11-16

Publications (2)

Publication Number Publication Date
TW201427014A TW201427014A (zh) 2014-07-01
TWI600157B true TWI600157B (zh) 2017-09-21

Family

ID=50727111

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106112788A TWI613813B (zh) 2012-11-16 2013-11-04 半導體裝置
TW102139950A TWI600157B (zh) 2012-11-16 2013-11-04 半導體裝置
TW106139021A TWI661553B (zh) 2012-11-16 2013-11-04 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106112788A TWI613813B (zh) 2012-11-16 2013-11-04 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106139021A TWI661553B (zh) 2012-11-16 2013-11-04 半導體裝置

Country Status (5)

Country Link
US (8) US9087726B2 (zh)
JP (8) JP6189182B2 (zh)
KR (7) KR20140063444A (zh)
CN (4) CN103824886B (zh)
TW (3) TWI613813B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
CN107210227B (zh) * 2015-02-06 2021-03-16 株式会社半导体能源研究所 半导体装置及其制造方法
US9601614B2 (en) * 2015-03-26 2017-03-21 Nxp Usa, Inc. Composite semiconductor device with different channel widths
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102554963B1 (ko) 2015-10-29 2023-07-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102465381B1 (ko) * 2015-12-14 2022-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN108474106B (zh) * 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
JP6796086B2 (ja) 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
WO2017145943A1 (ja) * 2016-02-24 2017-08-31 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
KR20230035146A (ko) * 2016-04-13 2023-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2018168639A1 (ja) * 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
JPWO2019111105A1 (ja) * 2017-12-06 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102205148B1 (ko) * 2019-01-28 2021-01-20 연세대학교 산학협력단 이중 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN110299415A (zh) * 2019-07-05 2019-10-01 山东大学 一种基于高介电常数栅介电层的铟铝锌氧化物薄膜晶体管及其全室温制备方法
KR20210051551A (ko) * 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치
CN111090033A (zh) * 2019-12-24 2020-05-01 淮安芯测半导体有限公司 一种半导体装置及其探针测试方法
JP7040555B2 (ja) * 2020-04-15 2022-03-23 セイコーエプソン株式会社 光学基板の製造方法
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
WO2023184351A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及显示面板
CN115347005B (zh) * 2022-10-18 2023-03-24 广州华星光电半导体显示技术有限公司 显示面板

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5231325B2 (zh) 1972-12-20 1977-08-13
JPS5052693A (zh) 1973-09-10 1975-05-10
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP4677654B2 (ja) 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR101017797B1 (ko) * 2002-04-26 2011-02-28 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100623253B1 (ko) 2004-04-16 2006-09-18 삼성에스디아이 주식회사 유기 전계 발광 소자의 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006310372A (ja) * 2005-04-26 2006-11-09 Canon Inc 半導体装置および、その製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR101186297B1 (ko) 2006-01-21 2012-09-27 아주대학교산학협력단 ＺｎＯ 필름 및 이를 이용한 ＴＦＴ의 제조방법
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR100961182B1 (ko) 2007-12-17 2010-06-09 한국전자통신연구원 투명 전자 소자 및 그 제조 방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5417332B2 (ja) 2008-08-29 2014-02-12 株式会社アルバック 電界効果型トランジスタの製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
TWI606520B (zh) * 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
TWI479574B (zh) * 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
KR20110011002A (ko) * 2009-07-27 2011-02-08 삼성전자주식회사 웹 브라우징 방법 및 장치
CN105070761B (zh) * 2009-07-31 2019-08-20 株式会社半导体能源研究所 显示装置
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011150294A (ja) * 2009-12-21 2011-08-04 Canon Inc 表示装置の駆動方法
EP2517245B1 (en) * 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101883629B1 (ko) 2010-01-20 2018-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN109560140A (zh) 2010-02-05 2019-04-02 株式会社半导体能源研究所 半导体装置
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP5496745B2 (ja) * 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
CN106098788B (zh) 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
CN107195686B (zh) 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8766253B2 (en) 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8912536B2 (en) * 2010-11-19 2014-12-16 Samsung Electronics Co., Ltd. Transistors, methods of manufacturing the same and electronic devices including transistors
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2014507794A (ja) * 2010-12-30 2014-03-27 ジュスン エンジニアリング カンパニー リミテッド 薄膜トランジスタ及びその製造方法
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112012000601T5 (de) * 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2012144165A1 (ja) * 2011-04-18 2012-10-26 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
JP4982620B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
CN103765596B (zh) * 2011-08-11 2018-07-13 出光兴产株式会社 薄膜晶体管
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
CN103229301B (zh) * 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
CN202443973U (zh) 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
JP6139187B2 (ja) * 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
KR20130111873A (ko) * 2012-04-02 2013-10-11 단국대학교 산학협력단 박막 트랜지스터 표시판 제조 방법
KR101949225B1 (ko) * 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法

Also Published As

Publication number Publication date
JP6982040B2 (ja) 2021-12-17
KR20170023054A (ko) 2017-03-02
CN110047937A (zh) 2019-07-23
CN103824886A (zh) 2014-05-28
US9219165B2 (en) 2015-12-22
US11710794B2 (en) 2023-07-25
US20140138674A1 (en) 2014-05-22
JP5948446B2 (ja) 2016-07-06
TWI661553B (zh) 2019-06-01
US10886413B2 (en) 2021-01-05
KR20220116129A (ko) 2022-08-22
JP2015216377A (ja) 2015-12-03
JP6595563B2 (ja) 2019-10-23
KR20210043551A (ko) 2021-04-21
JP6189182B2 (ja) 2017-08-30
US10361318B2 (en) 2019-07-23
US20180053856A1 (en) 2018-02-22
TW201427014A (zh) 2014-07-01
US20230317857A1 (en) 2023-10-05
KR20200047486A (ko) 2020-05-07
JP2014116588A (ja) 2014-06-26
US20210020785A1 (en) 2021-01-21
JP7285302B2 (ja) 2023-06-01
US20190341502A1 (en) 2019-11-07
KR20220001507A (ko) 2022-01-05
US20150270404A1 (en) 2015-09-24
US9449819B2 (en) 2016-09-20
KR20140063444A (ko) 2014-05-27
JP6082423B2 (ja) 2017-02-15
US20160035567A1 (en) 2016-02-04
US9812583B2 (en) 2017-11-07
JP2015122509A (ja) 2015-07-02
CN103824886B (zh) 2019-03-01
JP2022010399A (ja) 2022-01-14
KR20230038452A (ko) 2023-03-20
KR102107592B1 (ko) 2020-05-07
CN113421929A (zh) 2021-09-21
US20160293641A1 (en) 2016-10-06
JP2023101608A (ja) 2023-07-21
TW202018938A (zh) 2020-05-16
CN107068767A (zh) 2017-08-18
TW201735355A (zh) 2017-10-01
JP2018026598A (ja) 2018-02-15
JP2017120920A (ja) 2017-07-06
US9087726B2 (en) 2015-07-21
TWI613813B (zh) 2018-02-01
JP2020014011A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI600157B (zh) 半導體裝置
TWI618252B (zh) 半導體裝置
KR20240049257A (ko) 반도체 장치