KR20210051551A - 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치 - Google Patents

박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치 Download PDF

Info

Publication number
KR20210051551A
KR20210051551A KR1020190136978A KR20190136978A KR20210051551A KR 20210051551 A KR20210051551 A KR 20210051551A KR 1020190136978 A KR1020190136978 A KR 1020190136978A KR 20190136978 A KR20190136978 A KR 20190136978A KR 20210051551 A KR20210051551 A KR 20210051551A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
oxide semiconductor
thin film
indium
layer
Prior art date
Application number
KR1020190136978A
Other languages
English (en)
Inventor
김승진
박지호
임서연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190136978A priority Critical patent/KR20210051551A/ko
Priority to CN202011150337.2A priority patent/CN112750913B/zh
Priority to CN202410422939.0A priority patent/CN118231477A/zh
Priority to US17/083,999 priority patent/US11355646B2/en
Priority to TW109137812A priority patent/TWI751765B/zh
Publication of KR20210051551A publication Critical patent/KR20210051551A/ko
Priority to US17/749,106 priority patent/US11764307B2/en
Priority to US18/234,360 priority patent/US20230395727A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 명세서는 고해상도로 인한 고속 구동이 필요한 평판표시장치에 적용할 수 있는 산화물 반도체층을 갖는 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치에 관한 것이다. 본 명세서의 일 실시예에 따른 박막 트랜지스터는 철-인듐-아연 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층, 및 인듐-갈륨-아연 산화물을 포함하는 제2 산화물 반도체층을 구비하여 고신뢰성과 고이동도 특성의 효과를 얻을 수 있다.

Description

박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치{THIN FILM TRANSISTOR, GATE DRIVER INCLUDING THE SAME, AND DISPLAY DEVICE INCLUDING THE SAME}
본 명세서는 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 발광 표시장치(LED: Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 발광 표시장치는 발광소자(light emitting element)로서 유기 발광 다이오드를 이용하는 유기발광 표시장치와 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치를 포함한다.
최근에는 UHD(Ultra High Definition)의 고해상도로 화상을 표시할 수 있는 평판표시장치가 출시되고 있으며, UHD와 같이 고해상도의 평판표시장치는 고속 구동이 필요하며, 이로 인해 하나의 게이트 라인에 게이트신호가 공급되는 시간인 1 라인 스캐닝 시간이 짧아진다. 1 라인 스캐닝 시간은 화소의 데이터 전압 공급 기간에 해당한다. 따라서, 1 라인 스캐닝 시간이 짧아지는 경우, 화소에 원하는 데이터 전압이 충전되지 않을 수 있으며, 이로 인해 화질 저하가 발생할 수 있다.
이러한 문제를 방지하기 위해, 고속 구동이 필요한 고해상도의 평판표시장치에 적용할 수 있는 박막 트랜지스터의 산화물 반도체층은 높은 전자 이동도 뿐만 아니라, 높은 PPI(pixels per inch)로 인하여 쇼트 채널(short channel)로 구현될 수 있어야 한다.
따라서, 공정이 용이하고, 고속 구동이 필요한 고해상도의 평판표시장치에 적용할 수 있는 산화물 반도체층을 포함하는 박막 트랜지스터가 요구되고 있다.
본 명세서는 고속 구동이 필요한 고해상도의 평판표시장치에 적용할 수 있는 산화물 반도체층을 갖는 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 있어서, 박막 트랜지스터는 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층과 인듐(Indium), 갈륨(Galium), 아연(Zinc)중 적어도 1개 이상을 포함하는 산화물로 이루어지는 제2 산화물 반도체층을 구비할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터는 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층과 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO)로 이루어지는 제2 산화물 반도체층을 구비할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 제1 산화물 반도체층의 인듐 대비 철의 함량(Fe/In)은 상기 제1 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 제1 산화물 반도체층의 인듐(In)의 함량은 상기 제1 산화물 반도체층의 아연(Zn)의 함량보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 제1 산화물 반도체층의 아연(Zn)의 함량은 상기 제1 산화물 반도체층의 철(Fe)의 함량보다 크고, 상기 제1 산화물 반도체층의 인듐(In)의 함량보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 제2 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)은 제1 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 제2 산화물 반도체층의 저항과 밴드갭 에너지(Band Gap Energy)는 상기 제1 산화물 반도체층 보다 클 수 있고, 상기 제2 산화물 반도체층의 밴드갭 에너지는 상기 제1 산화물 반도체층의 밴드갭 에너지의 105% 내지 130% 범위 내에서 적용될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 산화물 반도체층의 측면의 기울기를 예각으로 형성하고, 제2 산화물 반도체층의 측면의 기울기를 직각 또는 예각으로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 소스 전극과 드레인 전극이 상기 제1 산화물 반도체층의 측면과 상기 제2 산화물 반도체층의 측면을 덮을 수 있다.
본 발명의 일 실시예에 있어서, 게이트 구동부는 게이트 신호들을 출력하는 복수의 스테이지들을 구비할 수 있고, 복수의 스테이지들 각각은 본 명세서의 일 실시예에 따른 박막 트랜지스터를 포함할 수 있다.
본 명세서의 일 실시예에 따른 표시장치는 데이터 라인들, 게이트 라인들, 상기 데이터 라인들과 상기 게이트 라인들의 교차 영역들에 배치된 화소들을 포함하는 표시패널을 구비할 수 있고, 각 화소들은 본 명세서의 일 실시예에 따른 박막 트랜지스터를 포함 할 수 있다.
이러한 박막 트랜지스터를 포함하는 표시장치에 의하면, 전자 이동도를 높여주고, 광 신뢰성이 개선되어 고해상도에서 고속 구동이 필요한 평판표시장치에 적용할 수 있다.
제1 산화물 반도체층과 제2 산화물 반도체층의 경계에서 공극이 형성되지 않는 효과를 얻을 수 있어서 제1 산화물 반도체층과 제2 산화물 반도체층이 공극에 침투되는 식각액에 의해 추가로 식각되는 것을 방지할 수 있다.
제1 산화물 반도체층과 제2 산화물 반도체층의 채널 길이 또는 채널 폭 등이 설계한 구조와 상이하게 형성되는 것을 방지할 수 있다.
박막 트랜지스터의 NBTIS(negative bias temperature illumination stress) 특성이 악화되는 것을 방지할 수 있다.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 도 2의 화소를 보여주는 회로도이다.
도 4는 도 2의 게이트 구동부의 일부를 보여주는 회로도이다.
도 5는 본 명세서의 일 실시예에 따른 박막 트랜지스터를 보여주는 평면도이다.
도 6은 도 5의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 7은 제 1산화물 반도체층의 철(Fe) 함량에 따른 이동도를 보여주는 그래프이다.
도 8은 철(Fe)은 인듐(In),갈륨(Ga), 아연(Zn)에 대한 산소와의 결합력을 보여주는 그래프이다.
도 9는 제 1 산화물 반도체층과 제 2 산화물 반도체층의 각 조성 및 두께에 따른 NBTIS 특성을 보여주는 그래프이다.
도 10은 도 9의 제 1 산화물 반도체층과 제 2 산화물 반도체층 각각의 에너지 밴드갭을 보여주는 그래프이다.
도 11은 도 9의 산화물 반도체층의 밴드다이어그램이다.
도 12 및 도 13은 도 6의 A 영역의 실시예들을 보여주는 확대 단면도들이다.
도 14는 제1 산화물 반도체층 증착시 제1 기판의 온도에 따른 제1 산화물 반도체층이 IZO일 때와 FIZO일 때의 반도체층의 물성 분석 이미지들이다.
도 15는 제1 산화물 반도체층(FIZO) 증착시 제1 기판의 온도에 따른 제1 산화물 반도체층의 결정성 및 산화물 반도체층의 단면을 보여주는 이미지들이다.
도 16은 본 명세서의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 보여주는 흐름도이다.
도 17a 내지 도 17e는 본 명세서의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 18은 본 명세서의 또 다른 실시예에 따른 박막 트랜지스터를 보여주는 평면도이다.
도 19는 도 18의 Ⅲ-Ⅲ'의 일 예를 보여주는 단면도이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.
본 명세서의 일 실시예에 따른 표시장치는 발광 표시장치인 것을 중심으로 설명하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 본 명세서의 일 실시예에 따른 표시장치는 액정표시장치(Liquid Crystal Display), 발광 표시장치(Light Emitting Display), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis display) 중에 어느 하나로 구현될 수도 있다. 발광 표시장치는 발광소자(light emitting element)로서 유기 발광 다이오드를 이용하는 유기발광 표시장치와 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치를 포함한다.
도 1는 본 명세서의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 2은 도 1의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 1 및 도 2을 참조하면, 본 명세서의 일 실시예에 따른 유기발광 표시장치(1000)는 표시패널(1100), 게이트 구동부(1200), 데이터 구동부, 연성필름(1400), 회로보드(1500), 및 타이밍 제어부(1600)를 포함한다.
표시패널(1100)은 제1 기판(1110)과 제2 기판(1120)을 포함한다. 제1 기판(1110)과 제2 기판(1120)은 유리(glass) 또는 플라스틱(plastic)일 수 있다. 예를 들어, 제1 기판(1110)이 플라스틱인 경우, 폴리이미드(polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate) 또는 PC(polycarbonate)로 형성될 수 있다. 제1 기판(1110)이 플라스틱으로 형성되는 경우, 유기발광 표시장치(1000)는 휘어지거나 구부러질 있는 플렉서블 표시장치(flexible display device)로 구현될 수 있다. 제2 기판(1120)은 유리, 플라스틱 필름, 봉지 필름 중 어느 하나일 수 있다.
제1 기판(1110)은 박막 트랜지스터(thin film transistor)들이 형성되는 박막 트랜지스터 기판이다. 제2 기판(1120)과 마주보는 제1 기판(1110)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소(P)들이 형성된다. 화소(P)들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다. 표시패널(1100)은 도 2과 같이 화소(P)들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소(P)들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(1200), 패드들, 데이터 라인들과 패드들을 연결하는 링크 라인들이 형성될 수 있다.
화소(P)는 게이트 라인의 게이트 신호에 의해 턴-온되어 데이터 라인의 데이터 전압을 공급받기 위해 스위칭 소자로서 적어도 하나의 트랜지스터를 포함할 수 있으며, 트랜지스터는 박막 트랜지스터일 수 있다.
예를 들어, 화소(P)들 각각은 도 3와 같이 유기발광 다이오드(OLED), 구동 트랜지스터(DT), 복수의 스위칭 트랜지스터들, 및 커패시터(Cst)를 포함할 수 있다. 상기 복수의 스위칭 트랜지스터들은 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)을 포함할 수 있다. 도 3에서는 설명의 편의를 위해 제j(j는 2 이상의 정수) 데이터라인(Dj), 제q(q는 q는 2 이상의 정수) 기준전압 라인(Rq), 제k(k는 2 이상의 정수) 게이트라인(Gk), 제k 초기화라인(SEk)에 접속된 화소(P)만을 도시하였다.
유기발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 제1 전원전압이 공급되는 제1 전원전압라인(VSSL)에 접속될 수 있다. 제1 전원전압라인(VSSL)은 저전위 전원전압이 공급되는 저전위 전압라인일 수 있다.
유기발광 다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광 다이오드(OLED)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.
구동 트랜지스터(DT)는 제2 전원전압이 공급되는 제2 전원전압라인(VDDL)과 유기발광소자(OLED) 사이에 배치된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제2 전원전압라인(VDDL)으로부터 유기발광 다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 스위칭 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 제2 전원전압라인(VDDL)에 접속되며, 드레인 전극은 유기발광 다이오드(OLED)의 애노드 전극에 접속될 수 있다. 제2 전원전압라인(VDDL)은 고전위 전원전압이 공급되는 고전위 전압라인일 수 있다.
제1 스위칭 트랜지스터(ST1)는 제k 게이트라인(Gk)의 제k 게이트신호에 의해 턴-온되어 제j 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 스위칭 트랜지스터(ST1)의 게이트 전극은 제k 게이트라인(Gk)에 접속되고, 소스 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 드레인 전극은 제j 데이터라인(Dj)에 접속될 수 있다.
제2 스위칭 트랜지스터(ST2)는 제k 초기화라인(SEk)의 제k 초기화신호에 의해 턴-온되어 제q 기준전압 라인(Rq)을 구동 트랜지스터(DT)의 드레인 전극에 접속시킨다. 제2 스위칭 트랜지스터(ST2)의 게이트 전극은 제k 초기화라인(SEk)에 접속되고, 제1 전극은 제q 기준전압 라인(Rq)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 드레인 전극에 접속될 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트전압과 소스전압 간의 차전압을 저장한다.
커패시터(Cst)의 일 측 전극은 구동 트랜지스터(DT)의 게이트 전극, 및 제1 스위칭 트랜지스터(ST1)의 소스 전극에 접속되고, 타 측 전극은 구동 트랜지스터(DT)의 소스 전극, 제2 스위칭 트랜지스터(ST2)의 드레인 전극, 및 유기발광소자(OLED)의 애노드 전극에 접속될 수 있다.
도 3에서 화소(P)들 각각의 구동 트랜지스터(DT), 제1 스위칭 트랜지스터(ST1), 및 제2 스위칭 트랜지스터(ST2)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 화소(P)들 각각의 구동 트랜지스터(DT), 제1 스위칭 트랜지스터(ST1), 및 제2 스위칭 트랜지스터(ST2)가 N형 반도체 특성이 있는 N형 반도체 트랜지스터로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 화소(P)들 각각의 구동 트랜지스터(DT), 제1 스위칭 트랜지스터(ST1), 및 제2 스위칭 트랜지스터(ST2)는 P형 반도체 특성이 있는 P형 반도체 트랜지스터로 형성될 수 있다.
게이트 구동부(1200)는 타이밍 제어부(1600)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 출력한다. 게이트 구동부(1200)는 표시패널(1100)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 이 경우, 게이트 구동부(1200)는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 출력하기 위해 복수의 트랜지스터들을 포함할 수 있으며, 복수의 트랜지스터들 각각은 박막 트랜지스터일 수 있다.
예를 들어, 게이트 구동부(1200)는 도 4와 같이 종속적으로 접속된 스테이지(STT1)들을 포함할 수 있으며, 스테이지(STT1)들은 게이트 라인들에 게이트 신호들을 순차적으로 출력할 수 있다.
스테이지(STT1)들 각각은 도 4와 같이 풀-업 노드(NQ), 풀-다운 노드(NQB), 풀-업 노드(NQ)가 게이트 하이 전압으로 충전되는 경우 턴-온되는 풀-업 트랜지스터(TU), 풀-다운 노드(NQB)가 게이트 하이 전압으로 충전되는 경우 턴-온되는 풀-다운 트랜지스터(TD), 및 풀-업 노드(NQ)와 풀-다운 노드(NQB)의 충방전을 제어하기 위한 노드 제어부(NC)를 포함한다.
노드 제어부(NC)는 스타트 신호 또는 전단 스테이지의 캐리신호가 입력되는 스타트 신호 라인, 게이트 클럭 신호들 중 어느 하나가 입력되는 클럭 라인에 접속될 수 있다. 노드 제어부(NC)는 스타트 신호 라인으로 입력되는 스타트 신호 또는 전단 스테이지의 캐리신호와 클럭 라인으로 입력되는 게이트 클럭 신호에 따라 풀-업 노드(NQ)와 풀-다운 노드(NQB)의 충방전을 제어한다. 노드 제어부는 스테이지(STT1)의 출력을 안정적으로 제어하기 위해 풀-업 노드(NQ)가 게이트 하이 전압으로 충전되는 경우 풀-다운 노드(NQB)를 게이트 로우 전압으로 방전시키고, 풀-다운 노드(NQB)가 게이트 하이 전압으로 충전되는 경우 풀-업 노드(NQ)를 게이트 로우 전압으로 방전시킨다. 이를 위해, 노드 제어부(NC)는 복수의 트랜지스터들을 포함할 수 있다.
풀-업 트랜지스터(TU)는 스테이지(STT1)가 풀-업되는 경우, 즉 풀-업 노드(NQ)가 게이트 하이 전압으로 충전되는 경우 턴-온되어 클럭 라인(CL)의 게이트 클럭 신호를 출력 단자(OT)로 출력한다. 풀-다운 트랜지스터(TD)는 스테이지(STT1)가 풀-다운되는 경우, 예를 들어 풀-다운 노드(NQB)가 게이트 하이 전압으로 충전되는 경우 턴-온되어 출력 단자(OT)를 게이트 로우 전압 단자(VGLT)의 게이트 로우 전압으로 방전시킨다.
도 4에서 게이트 구동부(1200)의 스테이지(STT1)들 각각의 풀-업 트랜지스터(TU), 풀-다운 트랜지스터(TD), 및 노드 제어부(NC)의 복수의 트랜지스터들은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 게이트 구동부(1200)의 스테이지(STT1)들 각각의 풀-업 트랜지스터(TU), 풀-다운 트랜지스터(TD), 및 노드 제어부(NC)의 복수의 트랜지스터들이 N형 반도체 특성이 있는 N형 반도체 트랜지스터로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 게이트 구동부(1200)의 스테이지(STT1)들 각각의 풀-업 트랜지스터(TU), 풀-다운 트랜지스터(TD), 및 노드 제어부(NC)의 복수의 트랜지스터들은 P형 반도체 특성이 있는 P형 반도체 트랜지스터로 형성될 수 있다.
한편, 게이트 구동부(1200)는 집적회로(integrated circuit)와 같이 구동 칩으로 형성될 수 있으며, 이 경우 COF(chip on film) 방식으로 게이트 연성필름 상에 실장되고 게이트 연성필름은 표시패널(1100)의 제1 기판(1110)에 부착될 수 있다.
데이터 구동부는 적어도 하나의 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(1300)를 포함한다. 소스 드라이브 IC(1300)는 타이밍 제어부(1600)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(1300)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다.
소스 드라이브 IC(1300)가 집적회로와 같이 구동 칩으로 형성되는 경우, 도 1 및 도 2과 같이 COF 방식(chip on film)으로 연성필름(1400) 상에 실장될 수 있다. 연성필름(1400)에는 패드들과 소스 드라이브 IC(1300)를 연결하는 배선들, 패드들과 회로보드(1500)의 배선들을 연결하는 배선들이 형성된다. 연성필름(1400)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 표시패널(1100)의 비표시영역(NDA)에 형성된 데이터 패드들과 같은 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(1400)의 배선들이 연결될 수 있다. 또는, 소스 드라이브 IC(1300)는 COG(chip on glass) 방식 또는 COP(chip on plastic) 방식으로 표시패널(1100)의 제1 기판(1110)의 패드들 상에 직접 부착될 수 있다.
회로보드(1500)는 연성필름(1400)들에 부착될 수 있다. 회로보드(1500)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(1500)에는 타이밍 제어부(1600)가 실장될 수 있다. 회로보드(1500)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(1600)는 회로보드(1500)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(1600)는 타이밍 신호에 기초하여 게이트 구동부(1200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(1300)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(1600)는 게이트 제어신호를 게이트 구동부(1200)에 공급하고, 소스 제어신호를 소스 드라이브 IC(1300)들에 공급한다.
이상에서 살펴본 바와 같이, 본 명세서의 일 실시예에 따른 표시장치는 화소(P)들 각각이 스위칭 소자로 적어도 하나의 박막 트랜지스터를 포함하며, 게이트 구동부(1200)가 GIP 방식으로 형성되는 경우 게이트 라인들에 게이트 신호들을 순차적으로 출력하기 위해 복수의 트랜지스터들을 포함한다. 그러므로, 고해상도로 인한 고속 구동이 필요한 표시장치에서 게이트 구동부(1200)가 안정적인 게이트 신호들을 출력하기 위해서는, 게이트 구동부(1200)의 복수의 트랜지스터들의 전자 이동도를 높이는 것이 바람직하다.
이하에서는, 본 명세서의 일 실시예에 따라서, 고해상도로 인한 고속 구동이 필요한 표시장치의 화소(P)들의 트랜지스터들, 게이트 구동부(1200)의 트랜지스터들 등에 적용할 수 있는 산화물 반도체층을 갖는 박막 트랜지스터를 구체적으로 설명한다.
도 5은 본 명세서의 일 실시예에 따른 박막 트랜지스터를 보여주는 평면도이다. 도 6은 도 5의 Ⅰ-Ⅰ'의 일 예를 보여주는 단면도이다.
도 5 및 도 6에서는 본 명세서의 일 실시예에 따른 박막 트랜지스터가 BCE(back channel etched) 공정을 이용한 역 스태거드(inverted staggered) 구조로 형성된 것을 예시하였다. 역 스태거드 구조는 게이트 전극이 액티브층의 하부에 형성된 하부 게이트(bottom gate) 구조를 포함할 수 있다.
도 5 및 도 6을 참조하면, 본 명세서의 일 실시예에 따른 박막 트랜지스터(100)는 게이트 전극(110), 산화물 반도체층(130), 소스 전극(140), 및 드레인 전극(150)을 포함할 수 있다.
박막 트랜지스터(100)는 제1 기판(1110) 상에 형성된다. 제1 기판(1110)은 플라스틱(plastic) 또는 유리(glass)로 이루어질 수 있다.
제1 기판(1110)을 통해 침투하는 수분으로부터 박막 트랜지스터(100)를 보호하기 위해 버퍼막(300)이 제1 기판(1100) 상에 형성될 수 있다. 버퍼막(300)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(300)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(300)은 생략될 수 있다.
버퍼막(300) 상에는 게이트 전극(110)이 형성된다. 게이트 전극(110)은 제1 기판(1110)으로부터 산화물 반도체층(130)으로 입사되는 광을 차단할 수 있도록 산화물 반도체층(130)보다 넓은 면적으로 형성되며, 이로 인해 산화물 반도체층(130)을 가릴 수 있다. 이에 따라, 산화물 반도체층(130)은 제1 기판(1110)으로부터 입사되는 광으로부터 보호될 수 있다. 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(110) 상에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 질산화막(SiON), 산화알루미늄(Al2O3) 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(120) 상에는 산화물 반도체층(130)이 형성된다. 산화물 반도체층(130)은 게이트 절연막(120)을 사이에 두고 게이트 전극(110)과 중첩되게 배치된다.
상기 산화물 반도체층(130)은 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)을 포함한다. 제1 산화물 반도체층(131)은 전자가 이동하는 주된 채널층이므로, 게이트 전극(110)과 근접하게 배치된다. 따라서, 제1 산화물 반도체층(131)은 제2 산화물 반도체층(132) 보다 게이트 전극(110)에 근접하게 배치된 층으로 정의될 수 있고, 제2 산화물 반도체층(132)은 제1 산화물 반도체층(131) 보다 게이트 전극(110)으로부터 멀리 떨어져 배치된 층으로 정의될 수 있다. 예를 들어, 박막 트랜지스터(100)가 도 5 및 도 6과 같이 역 스태거드 구조로 형성되는 경우, 게이트 전극(110)이 산화물 반도체층(130) 아래에 배치되므로, 제1 산화물 반도체층(131)은 게이트 절연막(120) 상에 배치되고, 제2 산화물 반도체층(132)은 제1 산화물 반도체층(131) 상에 배치될 수 있다.
소스 전극(140)은 주된 채널층인 제1 산화물 반도체층(131)의 일측과 제2 산화물 반도체층(132)의 일측에 직접 접촉될 수 있다. 구체적으로, 소스 전극(140)은 제1 산화물 반도체층(131)의 일측면과 제2 산화물 반도체층(132)의 일측면 및 상면 일부에 직접 접촉될 수 있다. 또한, 드레인 전극(150)은 제1 산화물 반도체층(131)의 타측과 제2 산화물 반도체층(132)의 타측에 직접 접촉될 수 있다. 구체적으로, 소스 전극(140)은 제1 산화물 반도체층(131)의 타측면과 제2 산화물 반도체층(132)의 타측면 및 상면 일부에 직접 접촉될 수 있다. 소스 전극(140)과 드레인 전극(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
산화물 반도체층(130), 소스 전극(140), 및 드레인 전극(150) 상에는 보호막(160)이 형성된다. 보호막(160)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 질화막(SiNx), 실리콘 질산화막(SiON), 산화알루미늄(Al2O3) 또는 이들의 다중막으로 형성될 수 있다.
제1 산화물 반도체층(131)은 전자 이동도(mobility)를 높이기 위해 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물 (Fe-Indium-Zinc Oxide; FIZO)로 구성될 수 있다.
도 7에서 보는 바와 같이, 전자 이동도를 약 32 cm2/V·s 이상으로 높이기 위해서는 상기 제1 산화물 반도체층(131)의 철(Fe) 함량은 상기 제1 산화물 반도체층(131)의 전체 몰 함량의 0.2% 내지 4% 범위 내에 포함될 수 있고, 상기 제1 산화물 반도체층(131)의 인듐(In)의 함량은 아연(Zn)의 함량 보다 높을 수 있다. 상기 각 원소의 함량은 몰 함량(mole percent)으로 정의한다.
상기 제1 산화물 반도체층(131)에 갈륨(Galium)을 포함하는 산화물 (Fe-Indium-Galium-Zinc Oxide; FIGZO)로 구성될 경우에는 높은 이동도를 구현하기에는 한계가 있을 수 있다. 이는 갈륨(Galium) 성분이 산화물 반도체의 산소와 강한 화학 결합을 통해 산소 결핍(oxygen vacancy)으로 발생되는 캐리어 생성을 억제하여 TFT 소자 구동시 오프 전류(Off current)를 줄여주고 구조적으로 안정적인 박막을 형성하는데 기여를 할 수 있다. 하지만, 상기와 같은 갈륨(Galium)의 특성은 산화물 반도체의 캐리어 생성을 억제하기 때문에 이동도를 함께 높이기에는 한계가 있을 수 있다.
상기 제1 산화물 반도체층(131)이 갈륨(Galium)을 첨가하지 않고, 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Indium-Zinc Oxide;IZO) 반도체를 포함하는 구조는 상기 제1 산화물 반도체층(131)에 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide; IGZO) 반도체를 포함하는 구조 보다 산소 결핍(oxygen vacancy)이 많을 수 있다.
이러한 이유로 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Indium-Zinc Oxide;IZO) 반도체를 포함하는 박막 트랜지스터는 NBTIS(negative bias temperature illumination stress)에 의하여 열화가 심화될 수 있다. NBTIS 로 표현되는 광신뢰성에 취약할 수 있다.
따라서 안정적이면서 이동도를 높일 수 있는 산화물 반도체를 구현하기 위하여 상기 제1 산화물 반도체층(131)에 갈륨(Galium) 대신, 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물 (Fe-Indium-Zinc Oxide; FIZO)을 구현하였다.
도 8에서 보는 바와 같이 철(Fe)은 인듐(Indium), 갈륨(Galium), 아연(Zinc)대비 산소와의 결합력이 강하여 상기 제1 산화물 반도체층(131)에 소량을 첨가하여도 산소를 강하게 결합하는 역할을 할 수 있다. 그러므로, 제1 산화물 반도체층(131)이 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물 (FIZO)로 이루어지는 경우 인듐(Indium), 아연(Zinc) 산화물(IZO)로 이루어지는 경우보다 내화학성을 높일 수 있고, 산소 결핍(oxygen vacancy)을 적정량으로 조절 할 수 있다.
상기 제1 산화물 반도체층(131)의 인듐 대비 철의 함량(Fe/In)은 상기 제1 산화물 반도체층(131)의 인듐 대비 아연의 함량(Zn/In)보다 작을 수 있다.
상기 제1 산화물 반도체층(131)의 인듐(In)의 함량은 상기 제1 산화물 반도체층(131)의 아연(Zn)의 함량보다 클 수 있다.
상기 제1 산화물 반도체층(131)의 아연(Zn)의 함량은 상기 제1 산화물 반도체층(131)의 철(Fe)의 함량보다 크고, 상기 제1 산화물 반도체층(131)의 인듐(In)의 함량보다 작을 수 있다.
산화물 반도체층(130)은 상기 박막 트랜지스터(100)의 신뢰성 개선을 위해 NBTIS(negative bias temperature illumination stress) 특성과, 문턱 전압 값을 유지하면서 쇼트 채널(short channel)을 잘 구현할 수 있도록 제2 산화물 반도체층(132)을 더 포함할 수 있다.
즉, 산화물 반도체층(130)이 쇼트 채널로 형성되는 경우 문턱전압이 쉬프트되는 것을 방지하기 위해, 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO) 혹은 인듐(Indium), 갈륨(Galium), 아연(Zinc)중 적어도 1개 이상을 포함하는 산화물로 이루어지는 제2 산화물 반도체층(132)을 더 포함할 수 있다.
도 9는 상기 산화물 반도체층(130)이 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물 (FIZO)로 이루어진 제1 산화물 반도체층(131)과 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 제 2 산화물(Indium-Galium-Zinc Oxide;IGZO) 을 포함하는 구조에서 실험을 진행하였다.
상기 실험을 통해서 NBTIS 특성을 개선할 수 있고, 일반적으로 제품 SPEC을 만족하는 문턱전압 변동 값(ΔVth) 이 5V 이내인 경우를 가리킨다.
상기 제1 산화물 반도체층(131)의 철(Fe), 인듐(Indium), 아연(Zinc)의 조성비 및 두께는 0.3:7:2.7(100Å)로, 제2 산화물 반도체층(132)의 인듐(Indium), 갈륨(Galium), 아연(Zinc)의 조성비 및 두께를 5:1:4(300Å), 1:1:1(300Å), 1:3:6(300Å)으로 설정하여 실험을 진행하였다.
도 10은 도 9에서의 상기 제2 산화물 반도체층(132)의 인듐(Indium), 갈륨(Galium), 아연(Zinc)의 조성비에 따라 측정되는 밴드갭 에너지(Band Gap Energy)를 보여준다.
도 11은 도 9와 같이 실험한 경우의 상기 1 산화물 반도체층(131)과 상기 2 산화물 반도체층(132)간의 밴드다이어그램을 보여준다. 특히 도 11의 제2 산화물 반도체층(132)의 인듐(Indium), 갈륨(Galium), 아연(Zinc)의 조성비 및 두께가 1:1:1(300Å)인 경우 밴드갭 에너지(Eg)는 3.2 eV로 측정되며, 헤테로 접합(Hetero-junction) 구조를 가질 수 있다.
여기서, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 접합 부분에는, 박막 간 페르미 에너지 준위 차이로 인해 내부 확산 전위(builtin potential)에 의한 공핍 영역(depletion region)이 형성되며, 내부 확산 전위는 접합 부분에서 밴드 벤딩(band bending)을 유발한다. 산화물 반도체층(130)은 공핍 영역을 갖기 때문에 총 전하 밀도를 제어할 수 있어, 채널 길이에 따라 문턱 전압이 쉬프트되는 것을 방지할 수 있다.
즉, 본 명세서의 일 실시예는 제2 산화물 반도체층(132)을 형성함으로써 고이동도 박막으로 형성되는 산화물 반도체층(130)에서 전하 밀도를 효과적으로 조절할 수 있으므로, 산화물 반도체층(130)의 채널의 길이 변화에 따라 문턱 전압이 시프트 되는 것을 방지할 수 있다. 그 결과, 본 명세서의 일 실시예는 전자 이동도를 높임과 동시에 바람직한 박막 트랜지스터의 소자 특성을 확보할 수 있다.
또한, 도 7과 같이, 산화물 반도체층(130)의 채널이 4㎛의 폭을 갖고 4㎛의 길이를 갖는 경우, 전자 이동도는 대략 40 cm2/V×s일 수 있다. 이는, IGZO 기반의 일반적인 산화물 반도체층을 갖는 박막 트랜지스터의 전자 이동도가 동일한 채널 폭과 채널 길이에서 대략 10 cm2/V×s인 것과 비교할 때, 높은 수치에 해당한다. 이와 같이, 본 명세서의 일 실시예에 따른 박막 트랜지스터는 쇼트 채널로 구현하더라도 문턱전압이 변동되지 않으며, 전자 이동도를 현저히 향상시킬 수 있다.
또한, 상기 제2 산화물 반도체층(132)은 상기 제1 산화물 반도체층(131)이 채널로서 안정적으로 역할을 수행할 수 있도록 캡핑하여 보호하는 역할을 수행할 수 있도록 다음과 같은 조건으로 구성될 수있다.
상기 제2 산화물 반도체층(132)은 상기 제1 산화물 반도체층(131) 대비 전도성이 낮으며, 밴드 갭(band gap)이 클 수 있다.
상기 박막 트랜지스터(100)의 상기 제2 산화물 반도체층(132)의 인듐 대비 아연의 함량(Zn/In)은 상기 제1 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)보다 클 수 있다.
상기 박막 트랜지스터의 상기 제2 산화물 반도체층(132)의 저항과 밴드갭 에너지(Band Gap Energy)는 상기 제1 산화물 반도체층(131) 보다 클 수 있다.
상기 제2 산화물 반도체층(132)의 밴드갭 에너지는 상기 제1 산화물 반도체층(131)의 밴드갭 에너지의 105% 내지 130% 범위 내에서 적용될 수 있다.
이상에서 살펴본 바와 같이, 제2 산화물 반도체층(132)이 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO) 을 형성해 줌으로써, 산화물 반도체층(130)을 쇼트 채널로 형성하더라도 문턱전압이 변동되는 것을 방지하고, 상기 제1 산화물 반도체층(131)이 채널로서 안정적으로 역할을 수행할 수 있도록 캡핑하여 보호하는 역할을 수행할 수 있다.
도 12 및 도 13은 도 6의 A 영역의 실시예들을 보여주는 확대 단면도들이다.
도 12 및 도 13를 참조하면, 제1 산화물 반도체층(131)의 측면들 각각의 기울기는 예각을 갖는 제1 각도(θ1)로 형성될 수 있다. 제2 산화물 반도체층(132)의 측면들 각각의 기울기는 도 12와 같이 직각을 갖는 제2 각도(θ2)로 형성되거나 도 13와 같이 예각을 갖는 제3 각도(θ3)로 형성될 수 있다.
구체적으로, 산화물 반도체층(130)이 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층(131)과 인듐(Indium), 갈륨(Galium), 아연(Zinc)중 적어도 1개 이상을 포함하는 산화물 또는 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO)로 이루어진 제2 산화물 반도체층(132)을 포함할 수 있다.
도 14에 도시된 물성 분석 이미지는 제1 산화물 반도체층(131)의 TEM(transmission electron microscopy) FFT(fast Fourier transrom) 패턴을 나타낸다.
도 14와 같이 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Indium-Zinc Oxide;IZO)는 상온에서 기본적으로 결정질 특성을 가지지만 FIZO는 철(Fe)이 첨가됨에 따라서 비정질 특성을 보일 수 있다. 이러한 경우 고온에서 증착 진행 시 다시 결정질 특성을 가질 수 있다. 이 때 고온 증착 온도는 100도 이상이며, 바람직하게는 200도에 가까운 온도일 수 있다.
상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)을 증착할 때 상기 제1 산화물 반도체층(131)이 비정질일 경우 상기 제1 산화물 반도체층(131)의 식각률(etching rate(Å/sec))은 상기 제2 산화물 반도체층(132)의 식각률보다 높을 수 있다.
도 6과 같이 상기 제1 산화물 반도체층(131)이 상기 제2 산화물 반도체층(132) 아래에 배치되는 경우, 상기 제1 산화물 반도체층(131)의 식각률이 상기 제2 산화물 반도체층(132)의 식각률보다 높다면, 상기 제2 산화물 반도체층(132)의 측면들 각각의 기울기가 둔각으로 형성될 수 있다.
도 15에 도시된 물성 분석 이미지는 제1 산화물 반도체층(131)의 TEM(transmission electron microscopy) FFT(fast Fourier transrom) 패턴과 산화물 반도체층(100)의 식각률을 나타낸다.
즉, 도 15와 같이 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)을 증착할 때 상기 제1 산화물 반도체층(131)의 결정성이 비정질일 경우 상기 제2 산화물 반도체층(132)의 측면들 각각이 역테이퍼 구조로 형성될 수 있다.
이 경우, 소스 전극(140)과 드레인 전극(150)이 제1 산화물 반도체층(131)의 측면과 제2 산화물 반도체층(132)의 측면을 덮도록 형성되더라도, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 경계에서 공극이 형성될 수 있다. 이로 인해, 소스 전극(140)과 드레인 전극(150)을 식각하기 위한 식각액이 공극에 침투할 수 있으며, 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)은 공극에 침투되는 식각액에 의해 추가로 식각될 수 있다.
그 결과, 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)의 채널 길이 또는 채널 폭 등이 원하던 바와 상이하게 형성되는 문제가 발생할 수 있다.
하지만, 도 15과 같이 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)을 증착할 때 상기 제 1산화물 반도체층(131)이 결정질일 경우 상기 제1 산화물 반도체층(131)의 식각률(etching rate(Å/sec))은 상기 제2 산화물 반도체층(132)의 식각률보다 낮거나 실질적으로 동일할 수 있다. 상기 제2 산화물 반도체층(132)의 측면들 각각의 기울기가 예각 또는 직각으로 형성될 수 있다.
즉, 상기 제2 산화물 반도체층(132)의 측면들 각각이 정테이퍼 구조로 형성될 수 있다. 이 경우, 소스 전극(140)과 드레인 전극(150)이 상기 제1 산화물 반도체층(131)의 측면과 상기 제2 산화물 반도체층(132)의 측면을 덮도록 형성된다면, 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)의 경계에서 공극이 형성되지 않는다. 이로 인해, 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)은 공극에 침투되는 식각액에 의해 추가로 식각되는 것을 방지할 수 있다. 따라서, 상기 제1 산화물 반도체층(131)과 상기 제2 산화물 반도체층(132)의 채널 길이 또는 채널 폭 등이 원하던 바와 상이하게 형성되는 문제가 발생하는 것을 방지할 수 있다.
상기 제1 산화물 반도체층(131)은 고이동도 재료의 특성을 고려할 때 50Å이상 300Å 이하로 형성되는 것이 바람직하다. 그 이상의 두께로 형성하는 것도 가능하지만 공정시간 및 비용을 고려하여 다양한 두께를 선택할 수 있다.
상기 제2 산화물 반도체층(132)은 고신뢰성 특성을 고려할 때 100Å이상 이 바람직하다. 공정시간 및 비용을 고려하여 다양한 두께를 선택할 수 있다.
따라서, 상기 제1 산화물 반도체층(131)의 두께는 문턱전압 쉬프트, 제1 산화물 반도체층(131)과 접하는 상부 또는 하부 절연막의 산소 또는 수소 농도 등을 고려하여 50Å 내지 300Å으로 미리 설정될 수 있으며, 도 15에서는 상기 제1 산화물 반도체층(131)의 두께가 100Å인 것을 일 예로 하여 실험을 진행하였다.
도 16은 본 명세서의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 보여주는 흐름도이다. 도 17a 내지 도 17e는 본 명세서의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
이하에서는, 도 16 및 도 17a 내지 도 17e를 결부하여 본 명세서의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 상세히 설명한다.
첫 번째로, 도 17a와 같이 제1 기판(1110) 상에 게이트 전극(110)을 형성하고, 게이트 전극(110) 상에 게이트 절연막(120)을 형성한다. (도 17의 S101)
구체적으로, 스퍼터링법(sputtering)에 의해 제1 기판(1110) 상에 제1 금속층을 형성한다. 그리고 나서, 제1 금속층 상에 포토 레지스트 패턴을 형성한 후 제1 금속층을 식각하는 마스크 공정을 이용하여 제1 금속층을 패터닝함으로써 게이트 전극(110)을 형성한다. 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
또는, 제1 기판(1100)을 통해 침투하는 수분으로부터 박막 트랜지스터(100)를 보호하기 위해, 제1 기판(1110) 상에 버퍼막(300)이 형성되고, 버퍼막(300) 상에 게이트 전극(110)이 형성될 수도 있다. 이 경우, 버퍼막(300)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(300)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(300)은 PECVD법(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 형성될 수 있다.
그리고 나서, 게이트 전극(110) 상에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 게이트 절연막(120)은 PECVD법을 이용하여 형성될 수 있다.
두 번째로, 도 17b와 같이 게이트 절연막(120) 상에 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 형성하고, 제2 반도체 물질층(132') 상에 포토 레지스트 패턴(133)을 형성한다. (도 16의 S102)
구체적으로, 게이트 절연막(120) 상에 제1 반도체 물질층(131')을 형성한다. 제1 반도체 물질층(131')은 전자 이동도(mobility)를 높이기 위해 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어질 수 있다.
그리고 나서, 제1 반도체 물질층(131') 상에 제2 반도체 물질층(132')을 형성한다. 제2 반도체 물질층(132')은 채널의 길이 변화에 따라 문턱 전압이 급격히 시프트 되는 것을 방지하기 위해 인듐-갈륨-아연 산화물을 포함할 수 있다. 제2 반도체 물질층(132')은 인듐-갈륨-아연 산화물 또는 인듐(Indium), 갈륨(Galium), 아연(Zinc)중 적어도 1개 이상을 포함하는 산화물로 이루어질 수 있다. 이때, 상기 제2 반도체 물질층(132')은 인듐-갈륨-아연 산화물로 이루어지는 경우, 제1 반도체 물질층(131')과 상이한 인듐-갈륨-아연의 조성비를 갖는다. 제1 반도체 물질층(131')과 제2 반도체 물질층(132')은 동일한 장비에서 연속하여 증착되는 것이 바람직하다. 또한, 제1 기판(1110)의 온도를 200℃ 이상으로 유지하면서, 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 증착하는 것이 바람직하다.
그리고 나서, 상기 제2 반도체 물질층(132') 상에 포토 레지스트 패턴(133)을 형성한다.
세 번째로, 도 17c와 같이 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 동시 식각하여 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)을 형성하고, 포토 레지스트 패턴(133)을 제거한다. (도 16의 S103)
구체적으로, 도 14 및 도 15을 결부하여 설명한 바와 같이 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 증착할 때 제1 기판의 온도가 100℃보다 낮을 때 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 식각하는 경우 제1기판의 온도가 낮아서 제1반도체 물질층(131')이 결정화 되지 않은 경우, 제1 반도체 물질층(131')의 식각률이 제2 반도체 물질층(132')의 식각률보다 높으므로, 제2 산화물 반도체층(132)의 측면의 기울기가 둔각으로 형성될 수 있다. 이 경우, 소스 전극(140)과 드레인 전극(150)이 제1 산화물 반도체층(131)의 측면과 제2 산화물 반도체층(132)의 측면을 덮도록 형성되더라도, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 경계에 공극이 형성될 수 있다.
이로 인해, 소스 전극(140)과 드레인 전극(150)을 식각하기 위한 식각액이 공극에 침투할 수 있으며, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)은 공극에 침투되는 식각액에 의해 추가로 식각될 수 있다. 그 결과, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 채널 길이 또는 채널 폭 등이 원하던 바와 상이하게 형성되는 문제가 발생할 수 있다.
하지만, 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 증착할 때 제1 기판(1110)의 온도를 200℃ 에 가깝게 유지하면서 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 식각하는 경우, 제2 반도체 물질층(132')의 식각률이 제2 반도체 물질층(131')의 식각률보다 높으므로, 제2 산화물 반도체층(132)의 측면의 기울기가 예각으로 형성될 수 있다. 이 경우, 소스 전극(140)과 드레인 전극(150)이 제1 산화물 반도체층(131)의 측면과 제2 산화물 반도체층(132)의 측면을 덮도록 형성된다면, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 경계에서 공극이 형성되지 않는다. 이로 인해, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)이 공극에 침투되는 식각액에 의해 추가로 식각되는 것을 방지할 수 있다. 따라서, 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 채널 길이 또는 채널 폭 등이 원하던 바와 상이하게 형성되는 문제가 발생하는 것을 방지할 수 있다.
옥살산(oxalic acid)과 같이 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 동시 식각할 수 있는 식각액을 이용하여 제1 반도체 물질층(131')과 제2 반도체 물질층(132')을 동시 식각하여 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)은 형성될 수 있다. 그리고 나서, 스트립(strip) 공정으로 포토 레지스트 패턴(133)은 제거될 수 있다.
네 번째로, 도 17d와 같이 소스 전극(140)과 드레인 전극(150)을 형성한다. (도 16의 S104)
소스 전극(140)은 주된 채널층인 제1 산화물 반도체층(131)의 일측과 제2 산화물 반도체층(132)의 일측에 직접 접촉될 수 있다. 구체적으로, 소스 전극(140)은 제1 산화물 반도체층(131)의 일측면과 제2 산화물 반도체층(132)의 일측면 및 상면 일부에 직접 접촉될 수 있다. 또한, 드레인 전극(150)은 제1 산화물 반도체층(131)의 타측과 제2 산화물 반도체층(132)의 타측에 직접 접촉될 수 있다. 구체적으로, 소스 전극(140)은 제1 산화물 반도체층(131)의 타측면과 제2 산화물 반도체층(132)의 타측면 및 상면 일부에 직접 접촉될 수 있다. 소스 전극(140)과 드레인 전극(150)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
다섯 번째로, 도 17e와 같이 산화물 반도체층(130), 소스 전극(140), 및 드레인 전극(150) 상에는 보호막(160)이 형성된다. (도 16의 S105)
보호막(160)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
도 18은 본 명세서의 또 다른 실시예에 따른 박막 트랜지스터를 보여주는 평면도이다. 도 19은 도 18의 Ⅲ-Ⅲ'의 일 예를 보여주는 단면도이다.
도 18 및 도 19에서는 본 명세서의 다른 실시예에 따른 박막 트랜지스터가 코플라나(coplanar) 구조로 형성된 것을 예시하였다. 코플라나 구조는 게이트 전극이 액티브층의 상부에 형성된 상부 게이트(top gate) 구조를 가진다.
도 18 및 도 19를 참조하면, 본 명세서의 또 다른 실시예에 따른 박막 트랜지스터(100)는 게이트 전극(110), 산화물 반도체층(130), 소스 전극(140), 및 드레인 전극(150)을 포함한다.
박막 트랜지스터(100)는 제1 기판(1110) 상에 형성된다. 제1 기판(1110)은 플라스틱(plastic) 또는 유리(glass)로 이루어질 수 있다.
제1 기판(1110)을 통해 침투하는 수분으로부터 박막 트랜지스터(100)를 보호하기 위해 버퍼막(300)이 제1 기판(1100) 상에 형성될 수 있다. 버퍼막(300)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(300)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(300)은 생략될 수 있다.
버퍼막(300) 상에는 산화물 반도체층(130)이 형성된다. 산화물 반도체층(130)은 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)을 포함한다. 제1 산화물 반도체층(131)은 전자가 이동하는 주된 채널층이므로, 게이트 전극(110)과 근접하게 배치된다. 따라서, 제1 산화물 반도체층(131)은 제2 산화물 반도체층(132) 보다 게이트 전극(110)에 근접하게 배치된 층으로 정의될 수 있고, 제2 산화물 반도체층(132)은 제1 산화물 반도체층(131) 보다 게이트 전극(110)으로부터 멀리 떨어져 배치된 층으로 정의될 수 있다. 예를 들어, 박막 트랜지스터(100)가 도 18 및 도 19과 같이 코플라나 구조로 형성되는 경우, 게이트 전극(110)이 산화물 반도체층(130) 위에 배치되므로, 제2 산화물 반도체층(132)은 제1 기판(1110) 또는 제1 기판(1110)의 버퍼막(300) 상에 배치되고, 제1 산화물 반도체층(131)은 제2 산화물 반도체층(132) 상에 배치될 수 있다.
또한, 제1 기판(1110)으로부터 산화물 반도체층(130)으로 입사되는 광을 차단하기 위해 산화물 반도체층(130) 아래에는 광 차단층이 형성될 수 있다.
산화물 반도체층(130) 상에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(120) 상에는 게이트 전극(110)이 형성된다. 게이트 전극(110)은 게이트 절연막(120)을 사이에 두고 산화물 반도체층(130)과 중첩되게 배치된다. 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
한편, 도 19에서는 게이트 절연막(120)이 게이트 전극(110)과 산화물 반도체층(130) 사이에만 배치된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 게이트 절연막(120)은 제1 기판(1110)과 산화물 반도체층(130)을 덮도록 형성될 수 있다.
게이트 전극(110) 상에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 전극(110)과 산화물 반도체층(130) 상에는 층간 절연막(170)이 형성된다. 층간 절연막(170)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(170)에는 층간 절연막(170)을 관통하여 제1 산화물 반도체층(131)의 일측을 노출시키는 제1 콘택홀(CT1)과 층간 절연막(170)을 관통하여 제1 산화물 반도체층(131)의 타측을 노출시키는 제2 콘택홀(CT2)이 형성된다.
층간 절연막(170) 상에는 소스 전극(140)과 드레인 전극(150)이 형성된다. 소스 전극(140)은 제1 콘택홀(CT1)을 통해 제1 산화물 반도체층(131)의 일측에 접촉된다. 드레인 전극(150)은 제2 콘택홀(CT2)을 통해 제1 산화물 반도체층(131)의 타측에 접촉된다.
소스 전극(140)과 드레인 전극(150) 상에는 보호막(160)이 형성된다. 보호막(160)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
제1 산화물 반도체층(131)은 전자 이동도(mobility)를 높이기 위해 인듐-갈륨-아연 산화물(Indium-Galium-Zinc Oxide; IGZO)보다 철-인듐-아연석 산화물(Fe-Indium-Zinc Oxide; FIZO )로 이루어지는 것이 바람직하다.
또한, 제2 산화물 반도체층(132)의 저항과 밴드갭 에너지(Band Gap Energy)는 상기 제1 산화물 반도체층 보다 클 수 있고, 상기 제2 산화물 반도체층의 밴드갭 에너지는 상기 제1 산화물 반도체층의 밴드갭 에너지의 105% 내지 130% 범위 내에서 적용될 수 있다. 구체적으로 제1 산화물 반도체층(131)과 제2 산화물 반도체층(132)의 접합 부분에는, 박막 간 페르미 에너지 준위 차이로 인해 내부 확산 전위(builtin potential)에 의한 공핍 영역(depletion region)이 형성되며, 내부 확산 전위는 접합 부분에서 밴드 벤딩(band bending)을 유발한다. 산화물 반도체층(130)은 공핍 영역을 갖기 때문에 총 전하 밀도를 제어할 수 있어, 채널 길이에 따라 문턱 전압이 쉬프트되는 것을 방지할 수 있다.
즉, 본 명세서의 일 실시예는 제2 산화물 반도체층(132)을 형성함으로써 고이동도 박막으로 형성되는 산화물 반도체층(130)에서 전하 밀도를 효과적으로 조절할 수 있으므로, 산화물 반도체층(130)의 채널의 길이 변화에 따라 문턱 전압이 시프트 되는 것을 방지할 수 있다. 그 결과, 본 명세서의 일 실시예는 전자 이동도를 높임과 동시에 바람직한 박막 트랜지스터의 소자 특성을 확보할 수 있다. , 제1 산화물 반도체층(131)이 채널로서 안정적으로 역할을 수행할 수 있도록 캡핑하여 보호하는 역할을 수행함과 동시에 식각률을 높일 수 있는 역할을 수행하기 위해서, 제2 산화물 반도체층(132)의 인듐-갈륨-아연-주석의 조성비는 제1 산화물 반도체층(131)의 인듐-갈륨-아연-주석의 조성비와 상이한 것이 바람직하다.
제1 산화물 반도체층(131)와 제2 산화물 반도체층(132)의 형성 방법은 도 5 내지 도 13을 결부하여 설명한 바와 실질적으로 동일하므로, 중복된 설명은 생략한다.
이상에서 살펴본 바와 같이, 제2 산화물 반도체층(132)이 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO) 을 형성해 줌으로써, 산화물 반도체층(130)을 쇼트 채널로 형성하더라도 문턱전압이 변동되는 것을 방지하고, 상기 제1 산화물 반도체층(131)이 채널로서 안정적으로 역할을 수행할 수 있도록 캡핑하여 보호하는 역할을 수행할 수 있다.
도 12 및 도 13를 참조하면, 제1 산화물 반도체층(131)의 측면들 각각의 기울기는 예각을 갖는 제1 각도(θ1)로 형성될 수 있다. 제2 산화물 반도체층(132)의 측면들 각각의 기울기는 도 12와 같이 직각을 갖는 제2 각도(θ2)로 형성되거나 도 13와 같이 예각을 갖는 제3 각도(θ3)로 형성될 수 있다.
구체적으로, 산화물 반도체층(130)이 철(Fe), 인듐(Indium), 아연(Zinc)을 포함하는 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층(131)과 인듐(Indium), 갈륨(Galium), 아연(Zinc)중 적어도 1개 이상을 포함하는 산화물 또는 인듐(Indium), 갈륨(Galium), 아연(Zinc)을 포함하는 산화물(Indium-Galium-Zinc Oxide;IGZO)로 이루어진 제2 산화물 반도체층(132)을 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 박막 트랜지스터 110: 게이트 전극
120: 게이트 절연막 130: 산화물 반도체층
131: 제1 산화물 반도체층 132: 제2 산화물 반도체층
140: 소스 전극 150: 드레인 전극
160: 보호막 170: 층간 절연막
CT1: 제1 콘택홀 CT2: 제2 콘택홀
1000: 표시장치 1100: 표시패널
1200: 게이트 구동부 1300: 소스 드라이브 집적회로
1400: 연성필름 1500: 회로보드
1600: 타이밍 제어부

Claims (18)

  1. 철-인듐-아연 산화물(Fe-Indium-Zinc Oxide; FIZO)로 이루어진 제1 산화물 반도체층; 및
    인듐-갈륨-아연 산화물(Indium-Galium-Zinc Oxide; IGZO)을 포함하는 제2 산화물 반도체층을 구비하고,
    상기 제1 산화물 반도체층의 인듐 대비 철의 함량(Fe/In)은 상기 제1 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)보다 작고,
    상기 제1 산화물 반도체층의 인듐(In)의 함량은 상기 제1 산화물 반도체층의 아연(Zn)의 함량보다 크고,
    상기 제1 산화물 반도체층의 아연(Zn)의 함량은 상기 제1 산화물 반도체층의 철(Fe)의 함량보다 크고, 상기 제1 산화물 반도체층의 인듐(In)의 함량보다 작은 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 제1 산화물 반도체층의 일 측면의 기울어진 각도는 예각이고,
    상기 제2 산화물 반도체층의 일 측면은 기울어진 각도는 90도 또는 예각인 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1 항에 있어서,
    상기 제2 산화물 반도체층의 인듐 대비 갈륨의 함량(Ga/In)은 상기 제1 산화물 반도체층의 인듐 대비 갈륨의 함량(Ga/In)보다 높은 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1 항에 있어서,
    상기 제2 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)은 상기 제1 산화물 반도체층의 인듐 대비 아연의 함량(Zn/In)보다 높은 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1 항에 있어서,
    상기 제2 산화물 반도체층의 저항과 밴드갭 에너지(Band Gap Energy)는 상기 제1 산화물 반도체층 보다 크고, 상기 제2 산화물 반도체층의 밴드갭 에너지는 상기 제1 산화물 반도체층의 밴드갭 에너지의 105% 내지 130% 범위 내인 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항에 있어서,
    상기 제2 산화물 반도체층보다 상기 제1 산화물 반도체층에 근접하게 배치되는 게이트 전극을 더 구비하는 박막 트랜지스터.
  7. 제 1 항에 있어서,
    상기 제1 산화물 반도체층의 두께는 50Å이상 300Å 이하인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 6 항에 있어서,
    상기 제1 산화물 반도체층은 게이트 절연막을 사이에 두고 상기 게이트 전극과 중첩되는 것을 특징으로 하는 박막 트랜지스터.
  9. 제 6 항에 있어서,
    상기 게이트 전극은 상기 제1 산화물 반도체층 아래에 배치되고,
    상기 제2 산화물 반도체층은 상기 제1 산화물 반도체층 상에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  10. 제 9 항에 있어서,
    상기 제1 산화물 반도체층의 일측과 상기 제2 산화물 반도체층의 일측에 접촉된 소스 전극; 및
    상기 제1 산화물 반도체층의 타측과 상기 제2 산화물 반도체층의 타측에 접촉된 드레인 전극을 더 구비하는 박막 트랜지스터.
  11. 제 6 항에 있어서,
    상기 게이트 전극은 상기 제1 산화물 반도체층 상에 배치되고,
    상기 제2 산화물 반도체층은 상기 제1 산화물 반도체층 아래에 배치되는 것을 특징으로 하는 박막 트랜지스터.
  12. 제 11 항에 있어서,
    상기 반도체층을 덮는 층간 절연막을 관통하는 제1 콘택홀을 통해 상기 제1 산화물 반도체층의 일측에 접촉된 소스 전극; 및
    상기 층간 절연막을 관통하는 제2 콘택홀을 통해 상기 제1 산화물 반도체층의 타측에 접촉된 드레인 전극을 더 구비하는 박막 트랜지스터.
  13. 제 12 항에 있어서,
    상기 소스 전극은 상기 제1 산화물 반도체층을 관통하는 상기 제1 콘택홀을 통해 상기 제2 산화물 반도체층의 일 측에 접촉되고,
    상기 드레인 전극은 상기 제1 산화물 반도체층을 관통하는 상기 제2 콘택홀을 통해 상기 제2 산화물 반도체층의 타 측에 접촉되는 것을 특징으로 하는 박막 트랜지스터.
  14. 게이트 신호들을 출력하는 복수의 스테이지들을 구비하고,
    상기 복수의 스테이지들 각각은 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 박막 트랜지스터를 포함하는 것을 특징으로 하는 게이트 구동부.
  15. 데이터 라인들, 게이트 라인들, 상기 데이터 라인들과 상기 게이트 라인들의 교차 영역들에 배치된 화소들을 포함하는 표시패널을 구비하고,
    상기 화소들 각각은 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  16. 제 15 항에 있어서,
    상기 표시패널은 상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부를 더 포함하고,
    상기 게이트 구동부는 제 1 항 내지 제 12 항 중 어느 한 항에 기재된 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  17. 제 15 항에 있어서,
    상기 화소들 각각은 구동 트랜지스터, 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 표시장치.
  18. 제 16 항에 있어서,
    상기 게이트 구동부는 풀-업 트랜지스터, 풀-다운 트랜지스터, 및 노드 제어부의 복수의 트랜지스터들을 포함하는 것을 특징으로 하는 표시장치.
KR1020190136978A 2019-10-30 2019-10-30 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치 KR20210051551A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020190136978A KR20210051551A (ko) 2019-10-30 2019-10-30 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치
CN202011150337.2A CN112750913B (zh) 2019-10-30 2020-10-23 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
CN202410422939.0A CN118231477A (zh) 2019-10-30 2020-10-23 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
US17/083,999 US11355646B2 (en) 2019-10-30 2020-10-29 Thin film transistor, gate driver including the same, and display device including the same
TW109137812A TWI751765B (zh) 2019-10-30 2020-10-30 薄膜電晶體、包含該薄膜電晶體的閘極驅動器及包含該薄膜電晶體的顯示裝置
US17/749,106 US11764307B2 (en) 2019-10-30 2022-05-19 Thin film transistor, gate driver including the same, and display device including the same
US18/234,360 US20230395727A1 (en) 2019-10-30 2023-08-15 Thin film transistor, gate driver including the same, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190136978A KR20210051551A (ko) 2019-10-30 2019-10-30 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Publications (1)

Publication Number Publication Date
KR20210051551A true KR20210051551A (ko) 2021-05-10

Family

ID=75648723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190136978A KR20210051551A (ko) 2019-10-30 2019-10-30 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Country Status (4)

Country Link
US (3) US11355646B2 (ko)
KR (1) KR20210051551A (ko)
CN (2) CN118231477A (ko)
TW (1) TWI751765B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11450257B2 (en) * 2020-11-27 2022-09-20 Lg Display Co., Ltd. Gate driving circuit and electroluminescence display apparatus including the same
WO2023184351A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235438A (ja) 2008-03-26 2009-10-15 Toagosei Co Ltd エッチング液、該エッチング液を用いたエッチング方法および被エッチング基板
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010098100A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
KR20150034947A (ko) 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR20150079331A (ko) 2013-12-31 2015-07-08 삼성정밀화학 주식회사 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2016088394A1 (ja) * 2014-12-04 2016-06-09 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6647846B2 (ja) * 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
US9911861B2 (en) * 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
DE112017000905T5 (de) * 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
US10236875B2 (en) * 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
US10461197B2 (en) * 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN108022937B (zh) * 2016-10-31 2021-10-01 乐金显示有限公司 具有双层氧化物半导体的薄膜晶体管基板
KR102449467B1 (ko) * 2017-12-11 2022-09-29 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
CN114975635A (zh) * 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109285504B (zh) * 2017-07-20 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路

Also Published As

Publication number Publication date
CN112750913B (zh) 2024-04-30
TWI751765B (zh) 2022-01-01
US20230395727A1 (en) 2023-12-07
US11355646B2 (en) 2022-06-07
CN118231477A (zh) 2024-06-21
US20220278240A1 (en) 2022-09-01
US11764307B2 (en) 2023-09-19
CN112750913A (zh) 2021-05-04
TW202121693A (zh) 2021-06-01
US20210135014A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US11791418B2 (en) Method for manufacturing thin film transistor, and electronic device
US8871566B2 (en) Method of manufacturing thin film transistor
US11764307B2 (en) Thin film transistor, gate driver including the same, and display device including the same
US9659967B2 (en) Thin-film transistor and display device having the same
US10204973B2 (en) Display device and thin-film transistors substrate
US9324743B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
KR102586428B1 (ko) 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
US11121261B2 (en) Semiconductor substrate
US11063103B2 (en) Display device comprising thin film transistors and method for manufacturing the same
US20230127261A1 (en) Display device and method of fabricating the same
US20240081098A1 (en) Thin film transistor, electroluminescent display device and driving transistor
WO2020065934A1 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal