CN112750913B - 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置 - Google Patents

薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置 Download PDF

Info

Publication number
CN112750913B
CN112750913B CN202011150337.2A CN202011150337A CN112750913B CN 112750913 B CN112750913 B CN 112750913B CN 202011150337 A CN202011150337 A CN 202011150337A CN 112750913 B CN112750913 B CN 112750913B
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
indium
zinc
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011150337.2A
Other languages
English (en)
Other versions
CN112750913A (zh
Inventor
金昇鎭
朴志皓
任曙延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112750913A publication Critical patent/CN112750913A/zh
Application granted granted Critical
Publication of CN112750913B publication Critical patent/CN112750913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01026—Iron [Fe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种具有氧化物半导体层的薄膜晶体管、包括该薄膜晶体管的栅极驱动器以及包括该薄膜晶体管的显示装置，该薄膜晶体管可应用于由于超高清晰度而需要高速驱动的平板显示装置。薄膜晶体管包括由铁‑铟‑锌氧化物(FIZO)形成的第一氧化物半导体层和由铟‑镓‑锌氧化物(IGZO)形成的第二氧化物半导体层，因此能够表现出诸如高可靠性和高电子迁移率的效果。

Description

薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
本申请要求享有于2019年10月30日提交的韩国专利申请No.10-2019-0136978的权益，该申请通过引用的方式结合于此，如同在此完全阐述一样。
技术领域
本发明涉及一种薄膜晶体管、包括该薄膜晶体管的栅极驱动器以及包括该薄膜晶体管的显示装置。
背景技术
随着信息化社会的进步，对显示图像的显示装置的各种需求正在增加。因此，现在正在使用各种显示装置，例如液晶显示(LCD)装置、等离子体显示面板(PDP)装置和发光显示(LED)装置。发光显示装置包括使用有机发光二极管作为发光元件的有机发光二极管显示装置和使用微发光二极管作为发光元件的发光二极管显示装置。
最近，市场上出现一种可以以超高清(UHD)显示图像的平板显示装置。UHD平板显示装置需要以高速驱动从而缩短了一行扫描时间，一行扫描时间是向一条栅极线提供栅极信号所花费的时间。一行扫描时间对应于像素的数据电压提供周期。因此，当缩短一行扫描时间时，像素可能不会被充电到期望的数据电压，从而能够导致图像质量的劣化。
为了防止这种问题，可应用于需要高速驱动的UHD平板显示装置的薄膜晶体管的氧化物半导体层必须具有高电子迁移率，并且由于高的每英寸像素(PPI)而实现为短沟道。
因此，需要一种可通过简单的工艺制造并可应用于需要高速驱动的UHD平板显示装置的包括氧化物半导体层的薄膜晶体管。
发明内容
因此，本发明涉及一种薄膜晶体管、包括该薄膜晶体管的栅极驱动器以及包括该薄膜晶体管的显示装置，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。
本发明的目的是提供一种具有氧化物半导体层的薄膜晶体管、包括该薄膜晶体管的栅极驱动器以及包括该薄膜晶体管的显示装置，该薄膜晶体管可应用于需要高速驱动的超高清(UHD)平板显示装置。
本发明的其他优点、目的和特征将部分地在下面的描述中阐述，并且部分地对于本领域普通技术人员而言在研究以下内容之后将变得显而易见，或者可以从本发明的实践中获知。本发明的目的和其他优点可以通过书面描述及其权利要求以及附图中特别指出的结构来实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如在本文具体实施和广泛描述的，一种薄膜晶体管包括由铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层，以及由包含铟(In)、镓(Ga)或锌(Zn)中的至少一种的氧化物形成的第二氧化物半导体层。
薄膜晶体管可以包括由铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层和由包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成的第二氧化物半导体层。
第一氧化物半导体层中的铁(Fe)与铟(In)的含量比(Fe/In)可以小于第一氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)。
第一氧化物半导体层中的铟(In)的含量可以大于第一氧化物半导体层中的锌(Zn)的含量。
第一氧化物半导体层中的锌(Zn)的含量可以大于第一氧化物半导体层中的铁(Fe)的含量且小于第一氧化物半导体层中的铟(In)的含量。
薄膜晶体管的第二氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)可以大于第一氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)。
第二氧化物半导体层的电阻和带隙能可以大于第一氧化物半导体层的电阻和带隙能，并且第二氧化物半导体层的带隙能可以在第一氧化物半导体层的带隙能的105％至130％的范围内。
第一氧化物半导体层的一个侧面的倾角可以以锐角形成，并且第二氧化物半导体层的一个侧面的倾角可以以直角或锐角形成。
源电极和漏电极可以覆盖第一氧化物半导体层的侧面和第二氧化物半导体层的侧面。
在本发明的另一方面，一种栅极驱动器包括被配置为输出栅极信号的多级，其中每个级包括薄膜晶体管。
在本发明的又一方面中，一种显示装置包括显示面板，显示面板包括数据线、栅极线和布置在数据线和栅极线之间的交叉区域中的像素，其中每个像素包括薄膜晶体管。
应理解，本发明的前述发明内容和以下具体实施方式都是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
包括附图以提供对本发明的进一步理解，并且附图并入并构成本申请的一部分，附图示出了本发明的实施例，并且与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据本发明一个实施例的显示装置的透视图；
图2是示出图1的第一基板、栅极驱动器、源极驱动器IC、柔性膜、电路板和定时控制器的平面图；
图3是示出图2的像素的电路图；
图4是示出图2的栅极驱动器的一部分的电路图；
图5是示出根据本发明一个实施例的薄膜晶体管的平面图；
图6是沿图5的线I-I'截取的截面图；
图7是示出取决于第一氧化物半导体层中铁(Fe)含量的电子迁移率的曲线图；
图8是显示铁(Fe)、铟(In)、镓(Ga)和锌(Zn)与氧的键合力的图；
图9是示出取决于第一氧化物半导体层和第二氧化物半导体层的成分比和厚度的NBTIS特性的曲线图；
图10是示出图9的第一氧化物半导体层和第二氧化物半导体层的带隙能的曲线图；
图11示出了图9的氧化物半导体层的能带图；
图12和图13是示出图6的区域A的实施例的放大截面图；
图14示出了当沉积第一氧化物半导体层时取决于第一基板的温度的由IZO和FIZO形成的第一氧化物半导体层的性质分析图；
图15是示出了当沉积第一氧化物半导体层时取决于第一基板的温度的由FIZO形成的第一氧化物半导体层的结晶度和截面的图像；
图16是示出根据本发明一个实施例的制造薄膜晶体管的方法的流程图；
图17A至图17E是示出根据本发明一个实施例的方法的截面图；
图18是示出根据本发明另一实施例的薄膜晶体管的平面图；
图19是沿图18的线III-III'截取的截面图。
具体实施方式
在本发明的实施例的以下描述中，在整个说明书中，在各个附图中的相同附图标记表示相同的元件。在本发明的实施例的以下描述中，当对本文所结合的已知功能和配置的详细描述可能使本发明的主题反而不清楚时，将省略其详细描述。此外，在考虑到易于准备说明书的情况下，选择在本发明的实施例的以下描述中使用的元件的名称，因此元件的名称可以与实际产品的部件的名称不同。
从下面参考附图对本文各方面的描述中，本发明的优点和特征以及用于实现本发明的优点和特征的方法将变得显而易见。然而，本发明不限于本文公开的方面，并且可以以各种不同的形式来实现。提供这些方面是为了使本发明的描述透彻，并将本发明的范围完全传达给本领域的技术人员。应当注意，本发明的范围仅由权利要求书限定。
附图中给出的元件的形状、尺寸、比率、角度、数量仅仅是示例性的，因此，本发明不限于所示出的细节。
在解释本发明的各种实施例中所包括的元件时，即使没有清楚的陈述，也将解释为元件包括误差范围。
本发明的各种实施例的特征可以部分地或全部地彼此连接或组合，并且在技术上被不同地驱动和彼此互锁，并且各个实施例可以独立地实现或彼此结合地一起实现。
现在将详细参考本发明的示例性实施例，其示例在附图中示出。
尽管将根据本发明一个实施例的显示装置描述为发光显示装置，但是本发明的实施例不限于此。即，根据本发明一个实施例的显示装置可以实现为液晶显示(LCD)装置、发光显示装置、场发射显示装置和电泳显示装置中的一种。发光显示装置包括使用有机发光二极管作为发光元件的有机发光二极管显示装置和使用微发光二极管作为发光元件的发光二极管显示装置。
图1是示出根据本发明一个实施例的显示装置的透视图，图2是示出图1的第一基板、栅极驱动器、源极驱动器IC、柔性膜、电路板和定时控制器的平面图。
参考图1和图2，根据本发明一个实施例的有机发光显示装置1000包括显示面板1100、栅极驱动器1200、数据驱动器、柔性膜1400、电路板1500和定时控制器1600。
显示面板1100包括第一基板1110和第二基板1120。第一基板1110和第二基板1120可以由玻璃或塑料形成。例如，如果第一基板1110由塑料形成，则第一基板1110可以由聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚碳酸酯(PC)形成。如果第一基板1110由塑料形成，则有机发光显示装置1000可以实现为可弯曲或可折叠的柔性显示装置。第二基板1120可以是玻璃面板、塑料膜或封装膜中的一种。
第一基板1110是其上形成有薄膜晶体管的薄膜晶体管基板。栅极线、数据线和像素P形成在第一基板1110的与第二基板1120相对的一个表面上。像素P设置在由栅极线和数据线之间的交叉结构限定的区域中。可以将显示面板1100划分为其中形成有像素P以显示图像的显示区域DA和被配置为不显示图像的非显示区域NDA。栅极线、数据线和像素P可以形成在显示区域DA中。栅极驱动器1200、焊盘和被配置为将数据线连接到焊盘的链接线可以形成在非显示区域NDA中。
像素P可以包括用作开关元件的至少一个晶体管，该晶体管由相应栅极线的栅极信号导通以接收数据线的数据电压，并且该晶体管可以是薄膜晶体管。
例如，如图3所示，每个像素P可以包括有机发光二极管OLED、驱动晶体管DT、多个开关晶体管和电容器Cst。开关晶体管可以包括第一开关晶体管ST1和第二开关晶体管ST2。为了便于描述，图3仅示出连接到第j数据线Dj(j是2或更大的整数)、第q基准电压线Rq(q是2或更大的整数)、第k栅极线Gk(k是2或更大的整数)和第k初始化线SEk的像素P。
有机发光二极管OLED借助通过驱动晶体管DT提供的电流发光。有机发光二极管OLED的阳极可以连接到驱动晶体管DT的漏电极，有机发光二极管OLED的阴极可以连接到被提供有第一电源电压的第一电源电压线VSSL。第一电源电压线VSSL可以是被提供有低电源电压的低电压线。
有机发光二极管OLED可以包括阳极、空穴传输层、有机发光层、电子传输层和阴极。当将电压施加到阳极和阴极时，空穴和电子分别通过空穴传输层和电子传输层移动到有机发光层，然后在有机发光层中彼此结合，从而有机发光二极管OLED发光。
驱动晶体管DT布置在被提供第二电源电压的第二电源电压线VDDL与有机发光二极管OLED之间。驱动晶体管DT根据驱动晶体管DT的栅电极与源电极之间的电压差来调整从第二电源电压线VDDL流向有机发光二极管OLED的电流。驱动晶体管DT的栅电极可以连接到第一开关晶体管ST1的第一电极，驱动晶体管DT的源电极可以连接到第二电源电压线VDDL，驱动晶体管DT的漏电极可以连接到有机发光二极管OLED的阳极。第二电源电压线VDDL可以是被提供有高电源电压的高电压线。
第一开关晶体管ST1由第k栅极线Gk的第k栅极信号导通，并将第j数据线Dj的电压提供给驱动晶体管DT的栅电极。第一开关晶体管ST1的栅电极可以连接到第k栅极线Gk，第一开关晶体管ST1的源电极可以连接到驱动晶体管DT的栅电极，第一开关晶体管DT的漏电极可以连接到第j数据线Dj。
第二开关晶体管ST2由第k初始化线SEk的第k初始化信号导通，并将第q参考电压线Rq连接到驱动晶体管DT的漏电极。第二开关晶体管ST2的栅电极可以连接到第k初始化线SEk，第二开关晶体管ST2的第一电极可以连接到第q参考电压线Rq，第二开关晶体管ST2的第二电极可以连接到驱动晶体管DT的漏电极。
电容器Cst形成在驱动晶体管DT的栅电极和漏电极之间。电容器Cst存储驱动晶体管DT的栅极电压和漏极电压之间的差分电压。
电容器Cst的一个电极可以连接到驱动晶体管DT的栅电极和第一开关晶体管ST1的漏电极，电容器Cst的另一个电极可以连接到驱动晶体管DT的漏电极、第二开关晶体管ST2的漏电极和有机发光二极管OLED的阳极。
在图3中，每个像素P的驱动晶体管DT、第一开关晶体管ST1和第二开关晶体管ST2可以形成为薄膜晶体管。此外，尽管图3描述了将每个像素P的驱动晶体管DT、第一开关晶体管ST1和第二开关晶体管ST2形成为具有N型半导体特性的N型半导体晶体管，但是本发明的实施例不限于此。即，每个像素P的驱动晶体管DT、第一开关晶体管ST1和第二开关晶体管ST2可以形成为具有P型半导体特性的P型半导体晶体管。
栅极驱动器1200响应于从定时控制器1600输入的栅极控制信号向栅极线输出栅极信号。栅极驱动器1200可以使用面板内栅极驱动器(GIP)方法形成在显示面板1100的显示区域DA的一侧或两侧外部的非显示区域NDA中。在这种情况下，栅极驱动器1200可以包括多个晶体管，以响应于栅极控制信号将栅极信号输出到栅极线，并且晶体管可以分别是薄膜晶体管。
例如，栅极驱动器1200可以包括如图4所示的从属地连接的级STT1，并且级STT1可以依次将栅极信号输出到栅极线。
如图4所示，级STT1中的每一级包括上拉节点NQ、下拉节点NQB、在上拉节点NQ被充电有栅极高电压时导通的上拉晶体管TU、在下拉节点NQB被充电有栅极高电压时导通的下拉晶体管TD、以及被配置为控制上拉节点NQ和下拉节点NQB的充电和放电的节点控制器NC。
节点控制器NC可以连接到输入起始信号或前一级的进位信号的起始信号线，以及输入栅极时钟信号之一的时钟线。节点控制器NC响应于输入到起始信号线的起始信号或前一级的进位信号以及输入到时钟线的栅极时钟信号，控制上拉节点NQ和下拉节点NQB的充电和放电。节点控制器NC在上拉节点NQ被充电有栅极高电压时将下拉节点NQB放电到栅极低电压，并在下拉节点NQB被充电有栅极高电压时将上拉节点NQ放电到栅极低电压，以稳定地控制级STT1的输出。为此，节点控制器NC可以包括多个晶体管。
当级STT1被上拉时，即，当上拉节点NQ被充电有栅极高电压时，上拉晶体管TU导通，并且将时钟端子CT的栅极时钟信号输出到输出端子OT。当级STT1被下拉时，即，当下拉节点NQB被充电有栅极高电压时，下拉晶体管TD导通，并且将输出端子OT放电为栅极低电压端子VGLT的栅极低电压。
在图4中，栅极驱动器1200的每一级STT1的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管可以形成为薄膜晶体管。此外，尽管图4描述了栅极驱动器1200的每一级STT1的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管形成为具有N型半导体特性的N型半导体晶体管，但是本发明的实施例不限于此。即，栅极驱动器1200的每一级STT1的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管可以形成为具有P型半导体特性的P型半导体晶体管。
栅极驱动器1200可以形成为驱动芯片，例如集成电路，在这种情况下，栅极驱动器1200可以使用膜覆晶(COF)方法安装在栅极柔性膜上，并且栅极柔性膜可以附着到显示面板1100的第一基板1110。
数据驱动器可以包括至少一个源极驱动器集成电路(以下称为“IC”)1300。源极驱动器IC 1300从定时控制器1600接收数字视频数据和源极控制信号。源极驱动器IC 1300响应于源极控制信号将数字视频数据转换为模拟数据电压，并将模拟数据电压提供给数据线。
如果源极驱动器IC 1300形成为驱动芯片，例如集成电路，则源极驱动器IC 1300可以使用COF方法安装在柔性膜1400上，如图1和图2所示。在柔性膜1400上形成将焊盘连接到源极驱动器IC 1300的布线和将电路板1500的布线连接到焊盘的布线。柔性膜1400可使用各向异性导电膜附着到形成在显示面板1100的非显示区域NDA中的焊盘，例如数据焊盘，从而焊盘可以连接到柔性膜1400的布线。可替换地，源极驱动器IC 1300可以使用玻璃覆晶(COG)方法或塑料覆晶(COP)方法直接附着到显示面板1100的第一基板1110的焊盘。
电路板1500可以附着到柔性膜1400。实现为驱动芯片的多个电路可以安装在电路板1500上。例如，定时控制器1600可以安装在电路板1500上。电路板1500可以是印刷电路板或柔性印刷电路板。
定时控制器1600通过电路板1500的电缆从外部系统板接收数字视频数据和定时信号。定时控制器1600基于定时信号生成用于控制栅极驱动器1200的操作定时的栅极控制信号和用于控制源极驱动器IC 1300的源极控制信号。定时控制器1600将栅极控制信号提供给栅极驱动器1200，并将源极控制信号提供给源极驱动器IC 1300。
如上所述，根据本发明一个实施例的显示装置包括作为每个像素P中的开关元件的至少一个薄膜晶体管，在使用GIP方法形成栅极驱动器1200时，栅极驱动器1200包括多个晶体管以将栅极信号依次输出到栅极线。因此，在由于超高清晰度而需要高速驱动的显示装置中，为了允许栅极驱动器1200输出稳定的栅极信号，可以增加栅极驱动器1200的晶体管的电子迁移率。
在下文中，根据本发明的一个实施例，将详细描述具有氧化物半导体层的薄膜晶体管，该薄膜晶体管可应用于由于超高清晰度而需要高速驱动的显示装置的像素P的晶体管和栅极驱动器1200的晶体管。
图5是示出根据本发明一个实施例的薄膜晶体管的平面图，图6是沿图5的线I-I'截取的截面图。
图5和图6示出了使用背沟道蚀刻(BCE)工艺将根据本发明一个实施例的薄膜晶体管形成为具有倒置交错结构。倒置交错结构可以包括栅电极形成在有源层下的底栅结构。
参考图5和图6，根据本发明一个实施例的薄膜晶体管100可以包括栅电极110、氧化物半导体层130、源电极140和漏电极150。
薄膜晶体管100形成在第一基板1110上。第一基板1110可以由塑料或玻璃形成。
缓冲膜300可以形成在第一基板1110上，以保护薄膜晶体管100免受穿透第一基板1110的湿气的影响。缓冲膜300可以包括交替堆叠的多个无机膜。例如，缓冲膜300可以是通过交替堆叠从氧化硅(SiOx)膜、氮化硅(SiNx)膜和氮氧化硅(SiON)膜中选择的一个或多个无机膜形成的多层膜。可以省略缓冲膜300。
栅电极110形成在缓冲膜300上。栅电极110形成为具有比氧化物半导体层130大的面积，以便阻挡从第一基板1110入射到氧化物半导体层130上的光，从而可以屏蔽氧化物半导体层130。因此，可以保护氧化物半导体层130免受从第一基板1110入射的光的影响。栅电极110可以形成为单层或多层结构，该单层或多层结构由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金中的至少一种形成。
在栅电极110上形成栅极绝缘膜120。栅极绝缘膜120可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiON)膜、氧化铝(Al2O3)膜或其多层膜。
氧化物半导体层130形成在栅极绝缘膜120上。氧化物半导体层130被布置为与栅电极110重叠，并且在它们之间插入有栅极绝缘膜120。
氧化物半导体层130包括第一氧化物半导体层131和第二氧化物半导体层132。第一氧化物半导体层131是电子移动的主沟道层，因此被布置为靠近栅电极110。因此，可以将第一氧化物半导体层131定义为比第二氧化物半导体层132更靠近栅电极110布置的层，可以将第二氧化物半导体层132定义为比第一氧化物半导体层131更远离栅电极110布置的层。例如，如果薄膜晶体管100形成为倒置交错结构，则如图5和图6所示，栅电极110布置在氧化物半导体层130下方，因此第一氧化物半导体层131可以布置在栅极绝缘膜120上，第二氧化物半导体层132可以布置在第一氧化物半导体层131上。
源电极140可以直接接触作为主沟道层的第一氧化物半导体层131的一侧和第二氧化物半导体层132的一侧。更详细地，源电极140可以直接接触第一氧化物半导体层131的一个侧面和第二氧化物半导体层132的一个侧面及一部分上表面。此外，漏电极150可以直接接触第一氧化物半导体层131的另一侧和第二氧化物半导体层132的另一侧。更详细地，漏电极150可以直接接触第一氧化物半导体层131的另一侧面和第二氧化物半导体层132的另一侧面及一部分上表面。源电极140和漏电极150可以形成为单层或多层结构，该单层或多层结构由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金中的至少一种形成。
在氧化物半导体层130、源电极140和漏电极150上形成保护膜160。保护膜160形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiON)膜、氧化铝(Al2O3)膜或其多层膜。
第一氧化物半导体层131可以由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成，以便增加电子迁移率。
如图7所示，为了将电子迁移率提高至约32cm2/V·s或更高，第一氧化物半导体层131中的铁(Fe)含量可在第一氧化物半导体层131中各元素摩尔百分比总和的0.2％至4％的范围内，第一氧化物半导体层131中的铟(In)含量可以高于第一氧化物半导体层131中的锌(Zn)含量。各元素的含量可以以摩尔百分比定义。
如果第一氧化物半导体层131由另外包含镓(Ga)的铁-铟-镓-锌氧化物(FIGZO)形成，则可能在实现高电子迁移率方面存在限制。镓可以通过与氧化物半导体的氧的化学键合来抑制由氧空位引起的载流子的生成，从而能够减小驱动薄膜晶体管时的截止电流，并有助于形成结构稳定的薄膜。然而，由于镓的抑制氧化物半导体的载流子生成的上述特性，在实现高电子迁移率方面可能存在限制。
与包括含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)半导体的第一氧化物半导体层131的结构相比，包括含铟(In)和锌(Zn)而不含镓(Ga)的铟-锌氧化物(IZO)半导体的第一氧化物半导体层131的结构可以具有更多的氧空位。
为此，包括含铟(In)和锌(Zn)的铟-锌氧化物(IZO)半导体的薄膜晶体管的劣化可能由于负偏置温度照射应力(NBTIS)而变得严重。即，这种薄膜晶体管可能具有较差的由NBTIS表示的光可靠性。
因此，为了实现具有高稳定性和高电子迁移率的氧化物半导体，第一氧化物半导体层131由包含铟(In)、锌(Zn)和代替镓(Ga)的铁(Fe)的铁-铟-锌氧化物(FIZO)形成。
如图8所示，与铟(In)、镓(Ga)和锌(Zn)相比，铁(Fe)与氧具有强的键合力，因此，即使当将少量的铁(Fe)添加到第一氧化物半导体层131时，铁(Fe)也可以用于与氧牢固地结合。因此，与由包含铟(In)和锌(Zn)的铟-锌氧化物(IZO)形成的第一氧化物半导体层131相比，由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层131可以具有高稳定性并调节适当数量的氧空位。
第一氧化物半导体层131中的铁(Fe)与铟(In)的含量比(Fe/In)可以小于第一氧化物半导体层131中的锌(Zn)与铟(In)的含量比(Zn/In)。
第一氧化物半导体层131中的铟(In)含量可以大于第一氧化物半导体层131中的锌(Zn)含量。
第一氧化物半导体层131中的锌(Zn)含量可以大于第一氧化物半导体层131中的铁(Fe)含量，并小于第一氧化物半导体层131中的铟(In)含量。
氧化物半导体层130还可以包括第二氧化物半导体层132，以在保持阈值电压值和NBTIS特性的同时实现短沟道，从而提高薄膜晶体管100的可靠性。
即，为了防止氧化物半导体层130形成为短沟道时的阈值电压偏移，氧化物半导体层130还可以包括由包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)或包含铟(In)、镓(Ga)或锌(Zn)中的至少一种的氧化物形成的第二氧化物半导体层132。
在图9中，进行了氧化物半导体层130包括由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层131和由包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成的第二氧化物半导体层132的结构的测试。
通过测试，NBTIS特性可以得到改善，并且满足产品规格的阈值电压变化值ΔVth通常可以在5V以内。
在第一氧化物半导体层131中的铁：铟：锌的成分比和第一氧化物半导体层131的厚度被设定为0.3:7:2.7和并且第二氧化物半导体层132中的铟：镓：锌的成分比和第二氧化物半导体层132的厚度被设定为5:1:4和/>1:1:1和/>及1:3:6和的条件下进行测试。
图10是示出根据铟：镓：锌的成分比测量的第二氧化物半导体层132的带隙能的曲线图。
图11示出了图9中测试的第一氧化物半导体层131和第二氧化物半导体层132之间的能带图。特别地，如图11所示，当第二氧化物半导体层132中的铟：镓：锌的成分比和第二氧化物半导体层132的厚度被设定为1:1:1和 时，氧化物半导体层130的带隙能被测量为3.2eV，且氧化物半导体层130可以具有异质结结构。
此处，在第一氧化物半导体层131和第二氧化物半导体层132之间的结处形成耗尽区，该耗尽区由于薄膜之间的费米能级差而引起的内建电势形成，并且内建电势引起结处的能带弯曲。氧化物半导体层130具有耗尽区，并且因此可以控制总电荷密度，从而能够防止阈值电压根据沟道长度变化而偏移。
即，在本发明的一个实施例中，通过形成第二氧化物半导体层132，可以有效地控制形成为具有高电子迁移率的薄膜的氧化物半导体层130中的电荷密度，因此，可以防止阈值电压根据氧化物半导体层130的沟道长度变化而偏移。结果，本发明的一个实施例可以同时增加电子迁移率并确保薄膜晶体管的期望特性。
另外，如果氧化物半导体层130的沟道具有4μm的宽度和4μm的长度，如图7所示，则电子迁移率可以约为40cm2/V·s。与包括在相同的沟道宽度和长度下具有约10cm2/V·s的电子迁移率的一般IGZO基氧化物半导体层的薄膜晶体管相比，上述薄膜晶体管的电子迁移率相当高。尽管将根据本发明的一个实施例的薄膜晶体管实现为短沟道，但是阈值电压没有改变，并且可以显著提高电子迁移率。
此外，可以根据以下条件配置第二氧化物半导体层132以覆盖并保护第一氧化物半导体层131，使得第一氧化物半导体层131可以稳定地用作沟道。
第二氧化物半导体层132可以具有比第一氧化物半导体层131低的导电率和宽的带隙。
薄膜晶体管100的第二氧化物半导体层132中的锌(Zn)与铟(In)的含量比(Zn/In)可以大于第一氧化物半导体层131中的锌(Zn)与铟(In)的含量比(Zn/In)。
薄膜晶体管100的第二氧化物半导体层132的电阻和带隙能可以大于第一氧化物半导体层131的电阻和带隙能。
第二氧化物半导体层132的带隙能可以在第一氧化物半导体层131的带隙能的105％到130％的范围内。
如上所述，第二氧化物半导体层132由包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成，因此即使将氧化物半导体层130形成为短沟道，也可以防止阈值电压变化，并执行覆盖和保护第一氧化物半导体层131的功能，使得第一氧化物半导体层131可以稳定地用作沟道。
图12和图13是示出图6的区域A的实施例的放大截面图。
参考图12和图13，第一氧化物半导体层131的每个侧面的倾角可以以作为锐角的第一角度θ1形成。如图12所示，第二氧化物半导体层132的每个侧面的倾角可以以作为直角的第二角度θ2形成，或者如图13所示，第二氧化物半导体层132的每个侧面的倾角可以以作为锐角的第三角度θ3形成。
更详细地，氧化物半导体层130可以包括由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层131和由包含铟(In)、镓(Ga)或锌(Zn)中的至少一种的氧化物或包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成的第二氧化物半导体层132。
图14中所示的特性分析图像示出了第一氧化物半导体层131的透射电子显微镜(TEM)快速傅立叶变换(FFT)图案。
如图14所示，包含铟(In)和锌(Zn)的铟-锌氧化物(IZO)在室温下基本上具有结晶性，但是铁-铟-锌氧化物(FIZO)由于铁(Fe)的添加而可以表现出非晶性。在这种情况下，当在高温下进行沉积时，铁-铟-锌氧化物(FIZO)可以再次表现出结晶性。此处，沉积温度可以是100℃或更高，特别地，可以接近200℃。
当沉积第一氧化物半导体层131和第二氧化物半导体层132时，如果第一氧化物半导体层131是非晶的，则第一氧化物半导体层131的蚀刻速率可以高于第二氧化物半导体层132的蚀刻速率。
如图6所示，如果第一氧化物半导体层131布置在第二氧化物半导体层132下方，则当第一氧化物半导体层131的蚀刻速率高于第二氧化物半导体层132的蚀刻速率时，第二氧化物半导体层132的每个侧面的倾角可以以钝角形成。
图15中所示的特性分析图像示出了第一氧化物半导体层131的透射电子显微镜(TEM)快速傅立叶变换(FFT)图案和氧化物半导体层130的蚀刻速率。
即，如图15所示，当沉积第一氧化物半导体层131和第二氧化物半导体层132时，如果第一氧化物半导体层131是非晶的，则第二氧化物半导体层132的每个侧面可能以倒锥形结构形成。
在这种情况下，即使当源电极140和漏电极150形成为覆盖第一氧化物半导体层131的侧面和第二氧化物半导体层132的侧面时，在第一氧化物半导体层131和第二氧化物半导体层132之间的边界处也可能形成孔。由此，用于蚀刻源电极140和漏电极150的蚀刻溶液可以渗透到孔中，由于蚀刻溶液渗透到孔中，所以可以额外蚀刻第一氧化物半导体层131和第二氧化物半导体层132。
因此，第一氧化物半导体层131和第二氧化物半导体层132可能具有与期望的沟道长度或沟道宽度不同的沟道长度或沟道宽度。
然而，如图15所示，当沉积第一氧化物半导体层131和第二氧化物半导体层132时，如果第一氧化物半导体层131是结晶的，则第一氧化物半导体层131的蚀刻速率可以低于或基本上等于第二氧化物半导体层132的蚀刻速率。第二氧化物半导体层132的每个侧面的倾角可以以锐角或直角形成。
即，第二氧化物半导体层132的每个侧面可以以规则的锥形结构形成。在这种情况下，当源电极140和漏电极150形成为覆盖第一氧化物半导体层131的侧面和第二氧化物半导体层132的侧面时，在第一氧化物半导体层131和第二氧化物半导体层132之间的边界处不形成孔。由此，可以防止由于蚀刻溶液渗透到孔中而导致的第一氧化物半导体层131和第二氧化物半导体层132的额外蚀刻。因此，第一氧化物半导体层131和第二氧化物半导体层132不具有与期望的沟道长度或沟道宽度不同的沟道长度或沟道宽度。
考虑到具有高电子迁移率的材料的特性，第一氧化物半导体层131可以具有至/>的厚度。第一氧化物半导体层131可以具有超过上述范围的厚度，并且可以考虑工艺时间和成本来选择各种厚度。
考虑到高可靠性，第二氧化物半导体层132可以具有的厚度。考虑到工艺时间和成本，可以选择各种厚度。
因此，考虑到阈值电压偏移以及与第一氧化物半导体层131接触的上或下绝缘膜的氧或氢浓度，可以将第一氧化物半导体层131的厚度预先设定为至/>在图15中，作为示例，在第一氧化物半导体层131的厚度被设定为/>的条件下进行测试。
图16是示出根据本发明一个实施例的制造薄膜晶体管的方法的流程图。图17A至图17E是示出根据本发明一个实施例的方法的截面图。在下文中，将参考图16和图17A至图17E详细描述根据本发明一个实施例的方法。
第一，如图17A所示，在基板1110上形成栅电极110，并在栅电极110上形成栅极绝缘膜120(图16中的S101)。
具体地，通过溅射在第一基板1110上形成第一金属层。此后，通过在第一金属层上形成光致抗蚀剂图案并使用用于蚀刻第一金属层的掩模工艺对第一金属层进行图案化来形成栅电极110。栅电极110可以形成为单层或多层结构，该单层或多层结构由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金中的至少一种形成。
可替换地，为了保护薄膜晶体管100免受穿透第一基板1110的湿气的影响，可以在第一基板1110上形成缓冲膜300，并且可以在缓冲膜300上形成栅电极110。在这种情况下，缓冲膜300可以包括交替堆叠的多个无机膜。例如，缓冲膜300可以是通过交替堆叠从氧化硅(SiOx)膜、氮化硅(SiNx)膜和氮氧化硅(SiON)膜中选择的一个或多个无机膜形成的多层膜。缓冲膜300可以使用等离子体增强化学气相沉积(PECVD)来形成。
此后，在栅电极110上形成栅极绝缘膜120。栅极绝缘膜120可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiON)膜、氧化铝(Al2O3)膜或其多层膜。可以使用PECVD形成栅极绝缘膜120。
第二，如图17B所示，在栅极绝缘膜120上形成第一半导体材料层131'和第二半导体材料层132'，并在第二半导体材料层132'上形成光致抗蚀剂图案133(图16中的S102)。
具体地，在栅极绝缘膜120上形成第一半导体材料层131'。第一半导体材料层131'可以由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成，以便增加电子迁移率。
此后，在第一半导体材料层131'上形成第二半导体材料层132'。第二半导体材料层132'可以包括铟-镓-锌氧化物(IGZO)，以便防止阈值电压根据沟道长度变化而快速偏移。第二半导体材料层132'可以由包含铟(In)、镓(Ga)或锌(Zn)中的至少一种的氧化物形成。第一半导体材料层131'和第二半导体材料层132'可以使用相同的设备连续地沉积。此外，可以在基板1110的温度保持在200℃或更高的同时沉积第一半导体材料层131'和第二半导体材料层132'。
此后，在第二半导体材料层132'上形成光致抗蚀剂图案133。
第三，如图17C所示，通过同时蚀刻第一半导体材料层131'和第二半导体材料层132'来形成第一氧化物半导体层131和第二氧化物半导体层132，并去除光致抗蚀剂图案133(图16中的S103)。
具体地，再次参考图14和图15，当沉积第一半导体材料层131'和第二半导体材料层132'并且第一基板1110的温度低于100℃时，如果蚀刻第一半导体材料层131'和第二半导体材料层132'并且由于第一基板1110的低温而引起第一半导体材料层131'没有结晶，则第一半导体材料层131'的蚀刻速率高于第二半导体材料层132'的蚀刻速率，因此，第二氧化物半导体层132的侧面的倾角可以以钝角形成。在这种情况下，即使当源电极140和漏电极150形成为覆盖第一氧化物半导体层131的侧面和第二氧化物半导体层132的侧面时，在第一氧化物半导体层131和第二氧化物半导体层132之间的边界处也可能形成孔。
由此，用于蚀刻源电极140和漏电极150的蚀刻溶液可以渗透到孔中，并且由于蚀刻溶液渗透到孔中，可以额外蚀刻第一氧化物半导体层131和第二氧化物半导体层132。因此，第一氧化物半导体层131和第二氧化物半导体层132可能具有与期望的沟道长度或沟道宽度不同的沟道长度或沟道宽度。
然而，当沉积第一半导体材料层131'和第二半导体材料层132'时，如果在第一基板1110的温度保持接近200℃的同时蚀刻第一半导体材料层131'和第二半导体材料层132'，则第二半导体材料层132'的蚀刻速率高于第一半导体材料层131'的蚀刻速率，因此，第二氧化物半导体层132的侧面的倾角可以以锐角形成。在这种情况下，当源电极140和漏电极150形成为覆盖第一氧化物半导体层131的侧面和第二氧化物半导体层132的侧面时，在第一氧化物半导体层131和第二氧化物半导体层132之间的边界处不形成孔。由此，可以防止由于蚀刻溶液渗透到孔中而导致的第一氧化物半导体层131和第二氧化物半导体层132的额外蚀刻。因此，第一氧化物半导体层131和第二氧化物半导体层132不具有与期望的沟道长度或沟道宽度不同的沟道长度或沟道宽度。
通过使用能够同时蚀刻第一半导体材料层131'和第二半导体材料层132'的蚀刻溶液，例如草酸，可以同时蚀刻第一半导体材料层131'和第二半导体材料层132'而形成第一氧化物半导体层131和第二氧化物半导体层132。此后，可以通过剥离工艺去除光致抗蚀剂图案133。
第四，如图17D所示，形成源电极140和漏电极150(图16中的S104)。
源电极140可以直接接触作为主沟道层的第一氧化物半导体层131的一侧和第二氧化物半导体层132的一侧。更详细地，源电极140可以直接接触第一氧化物半导体层131的一个侧面和第二氧化物半导体层132的一个侧面及一部分上表面。此外，漏电极150可以直接接触第一氧化物半导体层131的另一侧和第二氧化物半导体层132的另一侧。更详细地，漏电极150可以直接接触第一氧化物半导体层131的另一侧面和第二氧化物半导体层132的另一侧面及一部分上表面。源电极140和漏电极150可以形成为单层或多层结构，该单层或多层结构由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金中的至少一种形成。
第五，如图17E所示，在氧化物半导体层130、源电极140和漏电极150上形成保护膜160(图16中的S105)。
保护膜160可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或其多层膜。
图18是示出根据本发明另一实施例的薄膜晶体管的平面图。图19是沿图18的线III-III'截取的截面图。
图18和图19示例性地示出了根据本发明另一实施例的薄膜晶体管以共面结构形成。共面结构是栅极形成在有源层上的顶栅结构。
参考图18和图19，根据本发明另一实施例的薄膜晶体管100包括栅电极110、氧化物半导体层130、源电极140和漏电极150。
薄膜晶体管100形成在第一基板1110上。第一基板1110可以由塑料或玻璃形成。
缓冲膜可以形成在第一基板1110上，以保护薄膜晶体管100免受穿透第一基板1110的湿气的影响。缓冲膜可以包括交替堆叠的多个无机膜。例如，缓冲膜可以是通过交替堆叠从氧化硅(SiOx)膜、氮化硅(SiNx)膜和氮氧化硅(SiON)膜中选择的一个或多个无机膜形成的多层膜。可以省略缓冲膜。
氧化物半导体层130可形成在缓冲膜300或第一基板1110上。氧化物半导体层130包括第一氧化物半导体层131和第二氧化物半导体层132。第一氧化物半导体层131是电子移动的主沟道层，因此被布置为靠近栅电极110。因此，可以将第一氧化物半导体层131定义为比第二氧化物半导体层132更靠近栅电极110布置的层，可以将第二氧化物半导体层132定义为比第一氧化物半导体层131更远离栅电极110布置的层。例如，如果薄膜晶体管100形成为共面结构，则如图18和图19所示，栅电极110布置在氧化物半导体层130上，因此，第二氧化物半导体层132可以布置在第一基板1110或者第一基板1110的缓冲膜上，第一氧化物半导体层131可以布置在第二氧化物半导体层132上。
此外，遮光层可以形成在氧化物半导体层130下方，以遮挡从第一基板1110入射到氧化物半导体层130上的光。
在氧化物半导体层130上形成栅极绝缘膜120。栅极绝缘膜120可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或其多层膜。
在栅极绝缘膜120上形成栅电极110。栅电极110被布置为与氧化物半导体层130重叠，并且栅极绝缘膜120插入在它们之间。栅电极110可以形成为单层或多层结构，该单层或多层结构由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金中的至少一种形成。
尽管图19示例性地示出了仅在栅电极110和氧化物半导体层130之间布置栅极绝缘膜120，但是本发明的实施例不限于此。即，栅极绝缘膜120可以形成为覆盖第一基板1110和氧化物半导体层130。
在栅电极110和氧化物半导体层130上形成层间绝缘膜170。层间绝缘膜170可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或其多层膜。
在层间绝缘膜170中形成穿过层间绝缘膜170以暴露第一氧化物半导体层131的一侧的第一接触孔CT1和穿过层间绝缘膜170以暴露第一氧化物半导体层131的另一侧的第二接触孔CT2。
在层间绝缘膜170上形成源电极140和漏电极150。源电极140可通过第一接触孔CT1接触第一氧化物半导体层131的一侧。漏电极150可通过第二接触孔CT2接触第一氧化物半导体层131的另一侧。或者，与图19所示的结构不同，源电极140可通过进一步穿过第一氧化物半导体层131形成的第一接触孔CT1接触第二氧化物半导体层132的一侧，漏电极150可通过进一步穿过第一氧化物半导体层131形成的第二接触孔CT2接触第二氧化物半导体层132的另一侧。
在源电极140和漏电极150上形成保护层180。保护层可以形成为无机膜，例如，氧化硅(SiOx)膜、氮化硅(SiNx)膜或其多层膜。
第一氧化物半导体层131可以由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成，而不是由铟-镓-锌氧化物(IGZO)形成，以便增加电子迁移率。
此外，第二氧化物半导体层132的电阻和带隙能可以大于第一氧化物半导体层131的电阻和带隙能，并且第二氧化物半导体层132的带隙能可以在第一氧化物半导体层131的带隙能的105％至130％的范围内。具体地，在第一氧化物半导体层131和第二氧化物半导体层132之间的结处形成耗尽区，耗尽区由于薄膜之间的费米能级差而引起的内建电势形成，并且内建电势引起结处的能带弯曲。氧化物半导体层130具有耗尽区，因此可以控制总电荷密度，从而能够防止阈值电压根据沟道长度变化而偏移。
即，在本发明的一个实施例中，通过形成第二氧化物半导体层132，可以有效地控制形成为具有高电子迁移率的薄膜的氧化物半导体层130中的电荷密度，因此，可以防止阈值电压根据氧化物半导体层130的沟道长度变化而偏移。结果，本发明的一个实施例可以增加电子迁移率，同时确保薄膜晶体管的期望特性。
用于形成第一氧化物半导体层131和第二氧化物半导体层132的方法与上面参考图5至图13描述的方法相同，因此将省略其详细描述。
如上所述，第二氧化物半导体层132由包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成，因此即使氧化物半导体层130形成为短沟道，也可以防止阈值电压变化，并执行覆盖和保护第一氧化物半导体层131的功能，使得第一氧化物半导体层131可以稳定地用作沟道。
参考图12和图13，第一氧化物半导体层131的每个侧面的倾角可以以作为锐角的第一角度θ1形成。如图12所示，第二氧化物半导体层132的每个侧面的倾角可以以作为直角的第二角度θ2形成，或者如图13所示，第二氧化物半导体层132的每个侧面的倾角可以以作为锐角的第三角度θ3形成。
更详细地，氧化物半导体层130可以包括由包含铁(Fe)、铟(In)和锌(Zn)的铁-铟-锌氧化物(FIZO)形成的第一氧化物半导体层131和由包含铟(In)、镓(Ga)或锌(Zn)中的至少一种的氧化物或包含铟(In)、镓(Ga)和锌(Zn)的铟-镓-锌氧化物(IGZO)形成的第二氧化物半导体层132。
根据以上描述显而易见的，包括根据本发明一个实施例的薄膜晶体管的显示装置增加了电子迁移率并提高了光可靠性，从而能够用作需要在超高清晰度下高速驱动的平板显示装置。
此外，在第一氧化物半导体层和第二氧化物半导体层之间的边界处没有形成孔，由此，可以防止由于蚀刻溶液渗透到孔中而导致的第一氧化物半导体层和第二氧化物半导体层的额外蚀刻。
另外，可以防止第一氧化物半导体层和第二氧化物半导体层的沟道长度或沟道宽度与所设计的结构不同。
此外，可以防止薄膜晶体管的负偏置温度照明应力(NBIS)特性的劣化。
对于本领域技术人员来说，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖本发明的修改和变化，只要它们属于所附权利要求及其等同方案的范围内。

Claims (15)

1.一种薄膜晶体管，包括：
铁-铟-锌氧化物(FIZO)的第一氧化物半导体层；
铟-镓-锌氧化物(IGZO)的第二氧化物半导体层；及
栅电极，所述栅电极更靠近所述第一氧化物半导体层，而不是更靠近所述第二氧化物半导体层，
其中：
在所述第一氧化物半导体层中，铁(Fe)与铟(In)的含量比(Fe/In)小于锌(Zn)与铟(In)的含量比(Zn/In)；
在所述第一氧化物半导体层中，铟(In)的含量大于锌(Zn)的含量；
所述第二氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)大于所述第一氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)；
所述第二氧化物半导体层的电阻和带隙能大于所述第一氧化物半导体层的电阻和带隙能。
2.根据权利要求1所述的薄膜晶体管，其中：
所述第一氧化物半导体层的一个侧面的倾角以锐角形成；及
所述第二氧化物半导体层的一个侧面的倾角以直角或锐角形成。
3.根据权利要求1所述的薄膜晶体管，其中，所述第二氧化物半导体层的带隙能在所述第一氧化物半导体层的带隙能的105％至130％的范围内。
4.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物半导体层的厚度在至的范围内。
5.根据权利要求1所述的薄膜晶体管，其中，所述第一氧化物半导体层与所述栅电极重叠，在所述第一氧化物半导体层与所述栅电极之间插入有栅极绝缘膜。
6.根据权利要求1所述的薄膜晶体管，其中：
所述栅电极设置在所述第一氧化物半导体层下方；及
所述第二氧化物半导体层设置在所述第一氧化物半导体层上。
7.根据权利要求6所述的薄膜晶体管，还包括：
源电极，被配置为接触所述第一氧化物半导体层的一侧和所述第二氧化物半导体层的一侧；及
漏电极，被配置为接触所述第一氧化物半导体层的另一侧和所述第二氧化物半导体层的另一侧。
8.根据权利要求1所述的薄膜晶体管，其中：
所述栅电极设置在所述第一氧化物半导体层上；及
所述第二氧化物半导体层设置在所述第一氧化物半导体层下方。
9.根据权利要求8所述的薄膜晶体管，还包括：
源电极，被配置为通过穿过层间绝缘膜形成的第一接触孔接触所述第一氧化物半导体层的一侧，所述层间绝缘膜被配置为覆盖所述第一氧化物半导体层和所述第二氧化物半导体层；及
漏电极，被配置为通过穿过所述层间绝缘膜形成的第二接触孔接触所述第一氧化物半导体层的另一侧。
10.根据权利要求9所述的薄膜晶体管，其中：
所述源电极通过穿过所述第一氧化物半导体层形成的所述第一接触孔接触所述第二氧化物半导体层的一侧；及
所述漏电极通过穿过所述第一氧化物半导体层形成的所述第二接触孔接触所述第二氧化物半导体层的另一侧。
11.一种栅极驱动器，包括：
被配置为输出栅极信号的多级，
其中，每一级包括薄膜晶体管，所述薄膜晶体管包括铁-铟-锌氧化物(FIZO)的第一氧化物半导体层，铟-镓-锌氧化物(IGZO)的第二氧化物半导体层，及栅电极，所述栅电极更靠近所述第一氧化物半导体层，而不是更靠近所述第二氧化物半导体层，
其中，在所述第一氧化物半导体层中，铁(Fe)与铟(In)的含量比(Fe/In)小于锌(Zn)与铟(In)的含量比(Zn/In)；
在所述第一氧化物半导体层中，铟(In)的含量大于锌(Zn)的含量；
所述第二氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)大于所述第一氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)；
所述第二氧化物半导体层的电阻和带隙能大于所述第一氧化物半导体层的电阻和带隙能。
12.一种显示装置，包括：
显示面板，包括数据线、栅极线和布置在所述数据线和所述栅极线之间的交叉区域中的像素，
其中，每一个像素包括薄膜晶体管，所述薄膜晶体管包括铁-铟-锌氧化物(FIZO)的第一氧化物半导体层，铟-镓-锌氧化物(IGZO)的第二氧化物半导体层，及栅电极，所述栅电极更靠近所述第一氧化物半导体层，而不是更靠近所述第二氧化物半导体层，
其中，在所述第一氧化物半导体层中，铁(Fe)与铟(In)的含量比(Fe/In)小于锌(Zn)与铟(In)的含量比(Zn/In)；
在所述第一氧化物半导体层中，铟(In)的含量大于锌(Zn)的含量；
所述第二氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)大于所述第一氧化物半导体层中的锌(Zn)与铟(In)的含量比(Zn/In)；
所述第二氧化物半导体层的电阻和带隙能大于所述第一氧化物半导体层的电阻和带隙能。
13.根据权利要求12所述的显示装置，其中：
所述显示面板还包括栅极驱动器，所述栅极驱动器被配置为将栅极信号输出到所述栅极线；及
所述栅极驱动器包括至少一个薄膜晶体管，所述薄膜晶体管具有与每一个像素中的薄膜晶体管相同的结构。
14.根据权利要求12所述的显示装置，其中，每一个像素包括驱动晶体管和开关晶体管。
15.根据权利要求13所述的显示装置，其中，所述栅极驱动器还包括上拉晶体管、下拉晶体管和节点控制器的多个晶体管。
CN202011150337.2A 2019-10-30 2020-10-23 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置 Active CN112750913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190136978A KR20210051551A (ko) 2019-10-30 2019-10-30 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치
KR10-2019-0136978 2019-10-30

Publications (2)

Publication Number Publication Date
CN112750913A CN112750913A (zh) 2021-05-04
CN112750913B true CN112750913B (zh) 2024-04-30

Family

ID=75648723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011150337.2A Active CN112750913B (zh) 2019-10-30 2020-10-23 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置

Country Status (4)

Country Link
US (3) US11355646B2 (zh)
KR (1) KR20210051551A (zh)
CN (1) CN112750913B (zh)
TW (1) TWI751765B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11450257B2 (en) * 2020-11-27 2022-09-20 Lg Display Co., Ltd. Gate driving circuit and electroluminescence display apparatus including the same
WO2023184351A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987482A (zh) * 2017-05-31 2018-12-11 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR20190069058A (ko) * 2017-12-11 2019-06-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009235438A (ja) 2008-03-26 2009-10-15 Toagosei Co Ltd エッチング液、該エッチング液を用いたエッチング方法および被エッチング基板
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010098100A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
TWI661553B (zh) * 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20150034947A (ko) 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR20150079331A (ko) 2013-12-31 2015-07-08 삼성정밀화학 주식회사 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
US9917110B2 (en) * 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016088394A1 (ja) * 2014-12-04 2016-06-09 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6647846B2 (ja) * 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
KR20180116291A (ko) * 2016-02-18 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제작 방법, 표시 장치, 및 전자 기기
US10236875B2 (en) * 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
WO2017208109A1 (en) * 2016-06-03 2017-12-07 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
US20180122833A1 (en) * 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
CN109285504B (zh) * 2017-07-20 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987482A (zh) * 2017-05-31 2018-12-11 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR20190069058A (ko) * 2017-12-11 2019-06-19 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치

Also Published As

Publication number Publication date
US20230395727A1 (en) 2023-12-07
KR20210051551A (ko) 2021-05-10
CN112750913A (zh) 2021-05-04
US20210135014A1 (en) 2021-05-06
US11355646B2 (en) 2022-06-07
US11764307B2 (en) 2023-09-19
TWI751765B (zh) 2022-01-01
US20220278240A1 (en) 2022-09-01
TW202121693A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US11791418B2 (en) Method for manufacturing thin film transistor, and electronic device
CN112750913B (zh) 薄膜晶体管、包括该薄膜晶体管的栅极驱动器和显示装置
US10002972B2 (en) OLED display device comprising dual gate transistor
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
US10553727B2 (en) Thin film transistor, method of manufacturing the same, and organic light emitting display device including the same
US9666655B2 (en) Display device
CN101577256B (zh) 半导体器件及其制造方法
CN111341848B (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示装置
EP3439036B1 (en) Thin film transistor and display device including thin film transistor
KR102586428B1 (ko) 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US10204973B2 (en) Display device and thin-film transistors substrate
US11735638B2 (en) Thin film transistor array substrate and electronic device including the same
CN113889487A (zh) 显示装置
US20210399142A1 (en) Thin Film Transistor Array Substrate and Display Device
KR20220018536A (ko) 발광 장치
US20210183898A1 (en) Transistor Array Substrate and Electronic Device Including Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant