CN108022937B - 具有双层氧化物半导体的薄膜晶体管基板 - Google Patents

具有双层氧化物半导体的薄膜晶体管基板 Download PDF

Info

Publication number
CN108022937B
CN108022937B CN201711043946.6A CN201711043946A CN108022937B CN 108022937 B CN108022937 B CN 108022937B CN 201711043946 A CN201711043946 A CN 201711043946A CN 108022937 B CN108022937 B CN 108022937B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711043946.6A
Other languages
English (en)
Other versions
CN108022937A (zh
Inventor
李昭珩
金圣起
李永镇
金敏澈
梁晸硕
任曙延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170067967A external-priority patent/KR102329159B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108022937A publication Critical patent/CN108022937A/zh
Application granted granted Critical
Publication of CN108022937B publication Critical patent/CN108022937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及具有双层氧化物半导体的薄膜晶体管基板。本公开提供了一种薄膜晶体管基板，包括：基板；和氧化物半导体层，所述氧化物半导体层在所述基板上，其中，所述氧化物半导体层包括：具有铟、镓和锌的第一氧化物半导体层；和具有铟、镓和锌的第二氧化物半导体层，所述第二氧化物半导体层层叠在所述第一氧化物半导体层上，其中，所述第一氧化物半导体层和所述第二氧化物半导体层中的任一层具有1:1:1的铟、镓和锌的第一组成比；并且其中，另一层具有铟比率高于锌比率的铟、镓和锌的第二组成比。

Description

具有双层氧化物半导体的薄膜晶体管基板
技术领域
本公开涉及具有双层氧化物半导体的薄膜晶体管基板。特别地，本公开涉及层叠有两个不同的氧化物半导体层的平板显示器的薄膜晶体管基板。
背景技术
现在，随着信息社会的发展，对呈现信息的显示器的需求正在增加。因此，研发了各种平板显示器(或“FPD”)以克服阴极射线管(或“CRT”)的诸如重量重和体积大之类的许多缺点。平板显示装置包括液晶显示装置(或“LCD”)、场发射显示器(或“FED”)、等离子体显示面板(或“PDP”)、有机发光显示装置(“OLED”)和电泳显示装置(或“ED”)。
平板显示器的显示面板可以包括薄膜晶体管基板，该薄膜晶体管基板具有分配在以矩阵方式排列的每个像素区域中的薄膜晶体管。例如，液晶显示装置通过使用电场控制液晶层的透光性来呈现视频数据。有机发光二极管显示器通过在以矩阵方式排列的多个像素区域中的每一个像素区域处形成有机发光二极管来呈现视频图像。
图1是示出根据相关技术的用于边缘场型液晶显示器的具有氧化物半导体层的薄膜晶体管基板的平面图。图2是示出沿图1的切割线I-I'的薄膜晶体管基板的截面图。
图1和图2所示的具有金属氧化物半导体层的薄膜晶体管基板包括在下基板SUB上彼此交叉的选通线GL和数据线DL和二者之间的栅极绝缘层GI，以及形成在每个交叉部分处的薄膜晶体管T。通过选通线GL和数据线DL的交叉结构，来限定像素区域。
薄膜晶体管T包括从选通线GL伸出(或“突出”)的栅极G、从数据线DL伸出的源极S、面向源极S且经由像素接触孔PH连接到像素电极PXL的漏极D以及在栅极绝缘层GI上与栅极G交叠的半导体层A以用于在源极S和漏极D之间形成沟道。
由于氧化物半导体层的高电子迁移率，由氧化物半导体材料制成的半导体层A对于具有大充电电容的大面积薄膜晶体管基板是有利的。然而，具有氧化物半导体材料的薄膜晶体管将具有用于保护半导体层的上表面免受刻蚀材料影响的刻蚀阻挡层ES，以确保薄膜晶体管的稳定性和特性。更详细地说，具有刻蚀阻挡层ES以保护半导体层A免受用于形成它们之间的源极S和漏极D的刻蚀剂的影响是适当的。
在选通线GL的一端，形成用于接收选通信号的选通焊盘GP。选通焊盘GP经由穿透栅极绝缘层GI的第一选通焊盘接触孔GH1连接到选通焊盘中间端子IGT。选通焊盘中间端子IGT经由穿透第一钝化层PA1和第二钝化层PA2的第二选通焊盘接触孔GH2连接到选通焊盘端子GPT。此外，在数据线DL的一端处，形成用于接收像素信号的数据焊盘DP。数据焊盘DP经由穿透第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH连接到数据焊盘端子DPT。
在像素区域中，形成像素电极PXL和公共电极COM以及它们之间的第二钝化层PA2，以形成边缘电场。公共电极COM连接到与选通线GL平行设置的公共线CL。经由公共线CL给公共电极COM提供基准电压(或“公共电压”)。
根据设计目的和环境，公共电极COM和像素电极PXL可以具有各种形状和位置。当给公共电极COM提供具有恒定值的基准电压时，给像素电极PXL提供根据视频数据适时变化的数据电压。因此，在数据线DL和像素电极PXL之间，可以形成寄生电容。由于寄生电容，显示器的视频质量可能会劣化。因此，优选首先形成公共电极COM，然后在最上层形成像素电极PXL。
换句话说，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地沉积具有低介电常数的有机材料来形成平整层PAC。然后，形成公共电极COM。然后，在沉积第二钝化层PA2以覆盖公共电极COM之后，在第二钝化层PA2上形成与公共电极交叠的像素电极PXL。在该结构中，像素电极PXL通过第一钝化层PA1、平整层PAC和第二钝化层PA2远离数据线DL，从而可以减小数据线DL与第二钝化层PA2之间的寄生电容。
公共电极COM被形成为与像素区域对应的矩形形状。像素电极PXL被形成为具有多个区段。特别地，像素电极PXL与公共电极COM垂直交叠，且第二钝化层PA2位于它们之间。在像素电极PXL和公共电极COM之间形成边缘电场。通过该边缘电场，可以根据液晶分子的介电各向异性来旋转在薄膜晶体管基板和滤色器基板之间沿平面方向排列的液晶分子。根据液晶分子的旋转度，可以改变像素区域的透光率，以便呈现期望的灰度。
对于平板显示器的另一示例，存在电致发光显示器。根据发光材料，电致发光显示装置分为无机发光二极管显示装置和有机发光二极管显示装置。作为自发光显示装置，电致发光显示装置的优点是响应速度非常快，亮度非常高，且视角大。使用有机发光二极管的有机发光二极管显示器(或OLED)可分为无源矩阵型有机发光二极管显示器(或PMOLED)和有源矩阵型有机发光二极管显示器(或AMOLED)。
图3是示出根据相关技术的有源矩阵有机发光二极管显示器中的像素的结构的平面图。图4是沿图3的切割线II-II’的有源矩阵有机发光二极管显示装置的结构的截面图。
参照图3和图4，有源矩阵有机发光二极管显示器包括开关薄膜晶体管ST、连接到开关薄膜晶体管ST的驱动薄膜晶体管DT和连接到驱动薄膜晶体管DT的有机发光二极管OLE。
开关薄膜晶体管ST设置在扫描线SL和数据线DL彼此交叉的位置处。开关薄膜晶体管ST选择像素。开关薄膜晶体管ST包括半导体层SA、源极SS、漏极SD和从扫描线SL伸出的栅极SG。驱动薄膜晶体管DT操作由开关薄膜晶体管ST选择的像素的有机发光二极管OLE。
驱动薄膜晶体管DT包括连接到开关薄膜晶体管ST的漏极SD的栅极DG、半导体层DA、连接到驱动电流线VDD的源极DS、和漏极DD。驱动薄膜晶体管DT的漏极DD连接到有机发光二极管OLE的阳极ANO。有机发光层OL设置在阳极ANO和阴极CAT之间。给阴极CAT提供低电平电压或地电平电压。
具体地，参照图4，开关薄膜晶体管ST的栅极SG和驱动薄膜晶体管DT的栅极DG形成在基板SUB上。在栅极SG和DG上沉积栅极绝缘层GI。在栅极绝缘层GI上，半导体层SA和DA分别与栅极SG和DG交叠地设置。在半导体层SA和DA上，源极SS和DS以及漏极SD和DD分别形成为彼此相对。开关薄膜晶体管ST的漏极SD经由形成在栅极绝缘层GI处的栅极接触孔GH连接到驱动薄膜晶体管DT的栅极DG。钝化层PAS沉积在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB的整个表面上。
尽管未在图3和图4中示出，但可以在稍后形成阳极ANO的位置形成滤色器CF。优选的是，滤色器CF在像素区域内具有最大面积。例如，优选的是，滤色器CF与数据线DL、驱动电流线VDD和扫描线SL交叠。具有这些薄膜晶体管ST和DT的基板的上表面未处于平坦的和/或光滑的条件下，而是处于具有许多阶梯的不平坦和/或高低不平的条件下。为了获得最佳的发光效率，有机发光层OL应该沉积在平坦或平面的表面上。因此，为了使上表面处于平面和平坦的条件下，在基板OC的整个表面上沉积外涂层OC。
然后，在外涂层OC上，形成有机发光二极管OLE的阳极ANO。这里，阳极ANO经由穿透外涂层OC和钝化层PAS的像素接触孔PH连接到驱动薄膜晶体管DT的漏极DD。
在具有阳极ANO的基板SUB上，用于限定发光区域的堤岸BANK形成在具有开关薄膜晶体管ST、驱动薄膜晶体管DT和各种线DL、SL和VDD的区域上方。阳极ANO的由堤岸BANK暴露的部分将是发光区域。在有机发光层OL上，依次沉积阴极CAT。
对于有机发光层OL由辐射白光的有机材料制成的情况，彩色数据可以由设置在有机发光层OL下方的滤色器CF呈现。如图4所示的有机发光二极管显示器是从有机发光层OL向基板SUB照射光的底部发光型有机发光二极管显示器。
为了适应薄膜晶体管，可以要求高质量的有源矩阵平板显示器。特别是，为了确保薄膜晶体管的优异性能，薄膜晶体管优选地包括金属氧化物半导体材料。
对于薄膜晶体管基板包括氧化物半导体材料的情况，需要具体技术来确保优异的半导体特性。例如，鉴于短沟道效应，使沟道具有较短的长度可以将薄膜晶体管应用于更高速的操作。然而，当沟道长度太短时，薄膜晶体管的阈值电压将降低，因此很难驱动薄膜晶体管。
为了确保短沟道薄膜晶体管的优异特性并保持适当的阈值电压，氧化物半导体层将被形成为具有尽可能薄的厚度。显示器将在较大的表面积上具有大量的薄膜晶体管。因为在大面积上的薄厚度半导体层是非常困难的，所以产量(或生产率)非常差。
对于另一种方法，可以将氧化物掺杂到层叠在氧化物半导体层上和/或氧化物半导体层下的栅极绝缘层和/或钝化层中。在这种情况下，由于掺杂的氧粒子，随着长时间地使用薄膜晶体管，阈值电压不能被控制。结果，由于正偏热应力，因此容易使薄膜晶体管劣化。因此，需要用于确保氧化物半导体材料的高度稳定特性的新技术来开发大面积显示器的薄膜晶体管基板。
发明内容
为了克服上述缺陷，本公开的一个目的是提供超过UHD率的超高密度平板显示器。本公开的另一个目的是提供一种具有有利于高速操作的短沟道长度且具有长时间稳定的阈值电压的薄膜晶体管基板。本公开的又一个目的是提供一种具有用于大面积超高密度平板显示器的优异的开关特性的薄膜晶体管基板。
为了实现上述目的，本公开的一个实施方式提供一种薄膜晶体管基板，该薄膜晶体管基板包括：基板；和氧化物半导体层，所述氧化物半导体层在所述基板上，其中，所述氧化物半导体层包括：第一氧化物半导体层，所述第一氧化物半导体层具有铟、镓和锌；和具有铟、镓和锌的第二氧化物半导体层，所述第二氧化物半导体层层叠在所述第一氧化物半导体层上，其中，所述第一氧化物半导体层和所述第二氧化物半导体层中的任一层具有1:1:1的铟、镓和锌的第一组成比；并且其中，另一层具有铟比率高于锌比率的铟、镓和锌的第二组成比。
在一些实施方式中，铟、镓和锌的所述第二组成比具有锌比率与镓比率之比等于或高于0(零)且低于0.5的条件。
在一些实施方式中，铟、镓和锌的所述第二组成比具有所述铟比率与所述镓比率之比低于1的条件。
在一些实施方式中，铟、镓和锌的所述第二组成比具有从1:2:0至1:2:0.9中选择的任一个的条件。
在一些实施方式中，该薄膜晶体管基板还包括：栅极，所述栅极与所述氧化物半导体层交叠，且在所述栅极与所述氧化物半导体层之间设置有在所述第一氧化物半导体层下方的栅极绝缘层；源极，所述源极与所述第一氧化物半导体层的一个上表面接触；和漏极，所述漏极与所述第一氧化物半导体层的另一上表面接触，其中，所述第一氧化物半导体层具有所述第一组成比，并且所述第二氧化物半导体层具有所述第二组成比。
在一些实施方式中，所述第二氧化物半导体层具有比所述第一氧化物半导体层更小的面积，并且设置在所述第一氧化物半导体层的中间部分上。
在一些实施方式中，所述源极还接触所述第二氧化物半导体层的一个上表面；并且所述漏极还接触所述第二氧化物半导体层的另一上表面。
在一些实施方式中，该薄膜晶体管基板还包括：刻蚀阻挡层，所述刻蚀阻挡层在所述第二氧化物半导体层上设置所述源极和所述漏极之间。
在一些实施方式中，所述刻蚀阻挡层具有比所述第二氧化物半导体层更小的尺寸。
在一些实施方式中，所述刻蚀阻挡层具有与所述第二氧化物半导体层相同的尺寸。
在一些实施方式中，该薄膜晶体管基板还包括：栅极绝缘层，所述栅极绝缘层在所述第二氧化物半导体层上；栅极，所述栅极在所述栅极绝缘层上与所述第二氧化物半导体层的中间部分交叠；中间绝缘层，所述中间绝缘层在所述栅极上；以及源极和漏极，所述源极和所述漏极形成在所述中间绝缘层上，其中，所述第一氧化物半导体层具有所述第二组成比，并且所述第二氧化物半导体层具有所述第一组成比，其中，第一氧化物半导体层具有与所述第二氧化物半导体层相同的尺寸，其中，所述源极经由穿透所述中间绝缘层的源极接触孔与所述第二氧化物半导体层的一部分接触，并且其中，所述漏极经由穿透所述中间绝缘层的漏极接触孔与所述第二氧化物半导体层的另一部分接触。
在一些实施方式中，所述栅极绝缘层覆盖所述基板的整个表面，并且所述源极接触孔和所述漏极接触孔还穿透所述栅极绝缘层。
在一些实施方式中，具有所述第一组成比的一个氧化物半导体层具有第一厚度，并且具有所述第二组成比的另一氧化物半导体层具有第二厚度，并且所述第二厚度等于或高于所述第一厚度的1/5且低于所述第一厚度。
在一些实施方式中，该薄膜晶体管基板还包括：栅极绝缘层，所述栅极绝缘层设置在所述氧化物半导体层的上层和下层中的任一层处；和栅极，所述栅极与所述氧化物半导体层交叠，且所述栅极绝缘层位于所述栅极和所述氧化物半导体层之间，其中，所述第一氧化物半导体层和所述第二氧化物半导体层中更靠近所述栅极的任一层具有所述第一组成比，并且其中，远离所述栅极的另一层具有所述第二组成比。
用于平板显示器的薄膜晶体管基板包括具有两种不同类型氧化物层的氧化物半导体层。特别地，上层的上氧化物半导体层与下氧化物半导体层的组成比不同。由于上氧化物半导体层具有比下氧化物半导体层更高的电阻率，所以短沟道长度结构下的阈值电压不变。由于可以通过短沟道长度结构确保高速操作并且可以获得稳定的阈值电压，本公开提供了在正偏应力和/或负偏应力下具有稳定特性的优异薄膜晶体管基板。根据本公开的薄膜晶体管基板提供了具有优异视频质量的超高密度和大面积平板显示器。
附图说明
附图被包括进来以提供对本发明的进一步理解并被并入且构成本说明书的一部分，附图示出了本发明的实施方式，并且与说明书一起用于解释本发明的原理。
图1是示出根据相关技术的具有用于边缘场型液晶显示器的氧化物半导体层的薄膜晶体管基板的平面图。
图2是示出沿图1的切割线I-I'的薄膜晶体管基板的截面图。
图3是示出根据相关技术的有源矩阵有机发光二极管显示器中的像素的结构的平面图。
图4是示出沿图3的切割线II-II'的有源矩阵有机发光二极管显示器的结构的截面图。
图5是示出根据本公开的第一实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
图6是示出根据本公开的第二实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
图7是示出根据本公开的第三实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
图8是示出根据本公开的第四实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
具体实施方式
参照附图，将描述本公开的优选实施方式。在整个详细描述中，相同的附图标记表示相同的元件。然而，本公开不受这些实施方式的限制，而是可以在不改变技术精神的情况下被应用于各种改变或修改。在下面的实施方式中，为了便于说明而选择了元件的名称，但元件的名称可与实际名称不同。
在下文中，我们将说明关于平板显示器的薄膜晶体管基板的各种结构。具体来说，我们将重点说明薄膜晶体管的结构。通过将包括根据本公开的薄膜晶体管的薄膜晶体管基板应用于显示器，我们可以获得具有优异视频质量的平板显示器。
<第一实施方式>
参照图5，我们将说明本公开的第一实施方式。图5是示出根据本公开的第一实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。参照图5，根据本公开第一实施方式的薄膜晶体管基板包括多个像素区域，这多个像素区域包括以矩阵方式设置在基板SUB上的每个像素区域中的至少一个薄膜晶体管T。这里，为了便于说明，我们将主要说明薄膜晶体管T的结构。
在基板SUB上，形成栅极G。在栅极G上沉积覆盖基板SUB的整个表面的栅极绝缘层GI。在栅极绝缘层GI上，形成与栅极G的中间部分交叠的半导体层A。半导体层A具有层叠结构，其中第一氧化物半导体层GO和第二氧化物半导体层GA依次层叠，从而形成双层半导体。第一氧化物半导体层GO和第二氧化物半导体层GA可以具有相同的形状和尺寸。源极S和漏极D彼此分开地设置在第二氧化物半导体层GO上并且以预定距离彼此相对。也就是说，源极S接触第二半导体层GA的一个上表面，漏极D接触第二半导体层GA的另一个上表面。
这里，第一氧化物半导体层GO优选地包括具有约
Figure BDA0001451856690000081
的厚度的诸如铟-镓-锌氧化物(或IGZO)材料的金属氧化物材料。特别地，铟、镓和锌的组成比优选为1:1:1。
第二氧化物半导体层GA优选地包括具有约
Figure BDA0001451856690000082
厚度的诸如铟-镓-锌氧化物(或IGZO)材料的金属氧化物材料。特别地，镓的比例优选大于其它元素的比例。例如，优选Zn/Ga的值等于或大于0(零)且小于0.5。此外，优选Ga/In的值大于1。
为了获得氧化物半导体材料的增强特性，我们开发了如下的氧化物半导体层的新结构。首先，通过改变层叠在第一氧化物半导体层GO上的第二半导体层GA的组成比，我们检查了双层氧化物半导体的特性。通过分别测量沟道长度为10μm(微米)和沟道长度为4μm(微米)的阈值电压来检测特性。然后，通过计算这两个阈值电压之间的差异，可以评估特性的下降量。
表1示出了根据铟-镓-锌氧化物材料的各种组成比的沟道长度变化CLV，即：沟道长度为10μm的阈值电压与沟道长度为4μm的阈值电压之间的差异。
<表1>
Figure BDA0001451856690000091
这里，“没有”是指不形成第二氧化物半导体层GA，也就是说，半导体层仅包括第一氧化物半导体层GO。CLV(Vth10-Vth4)表示沟道长度变化，其是沟道长度为10μm的阈值电压与沟道长度为4μm的阈值电压的差。组成比的含量单位可以用原子量、分子量或摩尔数来表示。这里，由于组成比比每个元素的含量更重要，所以不使用含量单位。
当10μm和4μm之间的阈值电压差太大时，阈值电压可随沟道长度越来越短而降低，因此薄膜晶体管的特性将不稳定。另一方面，当10μm和4μm之间的阈值电压的差小时，阈值不随短沟道结构而变化，因此薄膜晶体管的特性在长时间使用中将是稳定的。通过将包括双层氧化物半导体的薄膜晶体管应用于平板显示器，本公开提供了具有优异视频质量的大面积和超高密度显示器。
根据表1，对于Zn:Ga的组成比等于或高于0:2且小于1:2的情况，沟道长度变化小于1个单位电压。这意味着沟道长度为4μm的薄膜晶体管的特性与沟道长度为10μm的薄膜晶体管的特性相同。对于锌和镓的优选组成比，Zn(锌)/Ga(镓)的值小于0.5。对于所有元素的组成比，优选的是，第一氧化物半导体层GO的In:Ga:Zn的比例为1:1:1，第二氧化物半导体层GA的In:Ga:Zn的比例为从1:2:0到1:2:0.9中任意选择的一个值。
此外，源极S和漏极D直接接触第二氧化物半导体层GA的顶表面。在对源极S和漏极D进行图案化时，第二半导体层GA的在源极S和漏极D之间暴露的一定厚度被刻蚀掉。具有刻蚀后的沟道层的结构被称为“背刻蚀沟道”结构。由于作为主沟道层的第一氧化物半导体层GO没有被刻蚀或损坏，沟道区域的特性不受影响或未被改变。
根据本公开的第一实施方式的薄膜晶体管通过具有第二氧化物半导体层GA层叠在第一氧化物半导体层GO上的双层氧化物半导体而具有短沟道长度和稳定的阈值电压。此外，第二氧化物半导体层GA具有保护第一氧化物半导体层GO的功能。
<第二实施方式>
对于根据第一实施方式的双层氧化物半导体，由于沟道长度短且具有稳定的阈值电压，因此其适用于大面积平板显示器。然而，在第一实施方式中，源极S和漏极D直接接触第二氧化物半导体层GA。从电特性的角度看，第二氧化物半导体层GA的电阻率比第一氧化物半导体层GO的电阻率大得多。也就是说，具有双层氧化物半导体的薄膜晶体管具有比具有单层氧化物半导体的薄膜晶体管更大的电阻率和功函数。
由于具有更大的电阻率，因此可以增大第二氧化物半导体层GA与源极S之间和/或第二氧化物半导体层GA与漏极D之间的接触电阻。在第一实施方式中，可以用双层氧化物半导体获得短的沟道长度，但是氧化物半导体层和金属层之间的接触电阻可以具有比单层氧化物半导体更高的值。
在下文中，参照图6，我们将说明本公开的第二实施方式。图6是示出根据本公开的第二实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
在第二实施方式中，我们提供了具有双层氧化物半导体的薄膜晶体管的结构，其中氧化物半导体层和源极-漏极金属层之间的接触电阻保持为低值。参照图6，根据第二实施方式的薄膜晶体管基板包括以矩阵方式排列在基板SUB上的多个薄膜晶体管T。
在基板SUB上，形成栅极G。在栅极G上沉积覆盖基板SUB的整个表面的栅极绝缘层GI。在栅极绝缘层GI上，形成与栅极G的中间部分交叠的半导体层A。半导体层A具有第一氧化物半导体层GO和第二氧化物半导体层GA依次层叠的层叠结构，从而形成双层半导体。
具体地，第二氧化物半导体层GA具有比第一氧化物半导体层GO更小的尺寸。此外，第二氧化物半导体层GA设置在第一氧化物半导体层GO的中间部分上而不覆盖侧部分。
因此，设置在第二氧化物半导体层GA上的源极S和漏极D接触第二氧化物半导体层GA的一部分上表面和第一氧化物半导体层GO的一部分上表面。源极S和漏极D以预定距离彼此相对。也就是说，源极S与第二半导体层GA的一个上表面和第一半导体层GO的一个上表面接触。此外，漏极D与第二半导体层GA的另一上表面和第一半导体层GO的另一上表面接触。
根据第二实施方式的第一半导体层GO和第二半导体层GA的组成比可以与第一实施方式的组成比相同。另一方面，根据第二实施方式的氧化物半导体层使具有比第二半导体层GA更低的电阻率的第一半导体层GO直接接触源极S和漏极D。因此，半导体层与包括源极S和漏极D的金属层之间的接触电阻将保持为低值。
<第三实施方式>
在第一实施方式和第二实施方式中，源极S和漏极D在半导体层A上直接形成并接触半导体层A。因此，薄膜晶体管具有背沟道刻蚀结构，在该背沟道刻蚀结构中，沟道层的限定在半导体层A的源极S和漏极D之间的厚度变薄。在第一实施方式和第二实施方式中，仅第二氧化物半导体层GA变薄，而第一氧化物半导体层GO未变薄。因此，沟道的特性不由于背沟道刻蚀结构而受影响或劣化。然而，对于在大面积基板上设置大量晶体管的大面积显示面板，很难在基板的所有区域上将所有晶体管形成为具有相同或相似的情况和/或尺寸。
在第三实施方式中，我们提供具有用于保护氧化物半导体层不被刻蚀的刻蚀阻挡层的薄膜晶体管。在下文中，参照图7，我们将说明本公开的第三实施方式。图7是示出根据本公开的第三实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
参照图7，根据本公开第三实施方式的薄膜晶体管基板包括以矩阵方式排列在基板SUB上的多个薄膜晶体管T。在基板SUB上，形成栅极G。在栅极G上沉积覆盖基板SUB的整个表面的栅极绝缘层GI。在栅极绝缘层GI上，形成与栅极G的中间部分交叠的半导体层A。半导体层A具有第一氧化物半导体层GO和第二氧化物半导体层GA依次层叠的层叠结构，从而形成双层半导体。
具体地，第二氧化物半导体层GA具有比第一氧化物半导体层GO更小的尺寸。此外，第二氧化物半导体层GA设置第一氧化物半导体层GO的中间部分处，而不覆盖外周部分。
在第二氧化物半导体层GA上，形成刻蚀阻挡层ES。刻蚀阻挡层ES可以形成为覆盖第二氧化物半导体层GA的中间部分。在刻蚀阻挡层ES上形成源极S和漏极D。
设置在刻蚀阻挡层ES上的源极S和漏极D与刻蚀阻挡层ES的一些上表面、第二氧化物半导体层GA的一些上表面和第一氧化物半导体层GO的一些上表面直接接触。源极S和漏极D以预定距离彼此面对。也就是说，源极S与刻蚀阻挡层ES的一个上表面、第二氧化物半导体层GA的一个上表面和第一氧化物半导体层GO的一个上表面直接接触。漏极D与刻蚀阻挡层ES的另一上表面、第二氧化物半导体层GA的另一上表面和第一氧化物半导体层GO的另一上表面直接接触。
对于另一示例，即使图中没有示出，刻蚀阻挡层SE可以具有与第二氧化物半导体层GA相同的尺寸。在这种情况下，源极S和漏极D与刻蚀阻挡层SE的一些上表面和第一氧化物半导体层GO的一些上表面直接接触。源极S和漏极D以预定距离彼此面对。也就是说，源极S与刻蚀阻挡层SE的一个上表面和第一半导体层GO的一个上表面接触。此外，漏极D与刻蚀阻挡层ES的另一上表面和第一半导体层GO的另一上表面接触。
根据第三实施方式的第一半导体层GO和第二半导体层GA的组成比可以与第一实施方式的组成比相同。另一方面，根据第三实施方式的氧化物半导体层使具有比第二半导体层GA更低的电阻率的第一半导体层GO直接接触源极S和漏极D。因此，半导体层与包括源极S和漏极D的金属层之间的接触电阻将保持为低值。
<第四实施方式>
在第一实施方式至第三实施方式中，我们说明了底栅结构薄膜晶体管。在第四实施方式中，参照图8，我们将说明顶栅结构薄膜晶体管。图8是示出根据本公开的第四实施方式的包括氧化物半导体材料的薄膜晶体管基板的结构的截面图。
参照图8，根据本公开的第四实施方式的薄膜晶体管基板包括以矩阵方式排列在基板SUB上的多个薄膜晶体管T。在基板SUB上，形成氧化物半导体层A。即使图中没有示出，可以在氧化物半导体层A下方的基板SUB上首先沉积缓冲层。
对于顶栅结构的情况，氧化物半导体层A可以具有与底栅结构的氧化物半导体层不同的层叠结构。例如，第一氧化物半导体层GO层叠在第二氧化物半导体层GA上。即使层叠顺序与第一实施方式不同，根据第四实施方式的第一半导体层GO和第二半导体层GA的组成比优选地与第一实施方式的第一半导体层GO和第二半导体层GA的组成比相同。
在氧化物半导体层A上，栅极G设置在氧化物半导体层A的中间部分上，且栅极绝缘层GI位于它们之间。栅极绝缘层GI和栅极G可以在氧化物半导体层A的中间部分上具有相同的形状和尺寸。在栅极G上沉积覆盖基板SUB的整个表面的中间绝缘层IN。
在中间绝缘层IN上，源极S和漏极D形成为以预定距离彼此面对。源极S经由穿透中间绝缘层IN的源极接触孔SH接触第一氧化物半导体层GO的一个上表面。此外，漏极D经由穿透中间绝缘层IN的漏极接触孔DH接触第一氧化物半导体层GO的另一个上表面。
对于顶栅结构，栅极G设置在氧化物半导体层A上。栅极G向氧化物半导体层A提供电场，以使得氧化物半导体层A形成沟道。形成氧化物半导体层A中的沟道的层是铟:镓:锌的组成比为1:1:1(即，第一组成比)的第一氧化物半导体层GO。铟:镓:锌的组成比选自从1:2:0到1:2:0.9(即，第二组成比)的第二氧化物半导体层GA是用于增强氧化物半导体层A的带隙的辅助层。因此，第二氧化物半导体层GA优选具有比第一氧化物半导体层GO更高的电阻率，并且用于增大氧化物半导体层A的功函数。
优选地，用于形成沟道区域的第一氧化物半导体层GO被设置为靠近栅极G。对于顶栅结构，优选地，第二氧化物半导体层GA设置在下层，并且第一半导体层GO设置在上层。另一方面，对于底栅结构，如在第一实施方式至第三实施方式中所述，第一氧化物半导体层GO优选地设置在靠近栅极G的下层。
此外，即使未在图中示出，栅极绝缘层GI可不与栅极G具有相同尺寸地仅覆盖栅极G下方的氧化物半导体层A的中间部分，而是覆盖基板SUB的整个表面。在这种情况下，源极接触孔SH和漏极接触孔DH可以通过穿透中间绝缘层IN和栅极绝缘层GI而形成。
<第五实施方式>
到目前为止，我们已经解释了具有层叠了第一氧化物半导体层GO和第二氧化物半导体层GA的双层氧化物半导体的薄膜晶体管基板的各种示例。在第五实施方式中，我们将说明第一氧化物半导体层GO和第二氧化物半导体层GA的厚度情况。第五实施方式中提到的厚度情况可应用于第一实施方式至第四实施方式。
在第一实施方式中，作为一个优选示例，我们说明了第一氧化物半导体层GO的厚度为
Figure BDA0001451856690000131
第二氧化物半导体层GA的厚度为
Figure BDA0001451856690000132
然而，厚度情况不受这些值的限制。对于最大厚度情况，优选的是第二氧化物半导体层GA具有比第一氧化物半导体层GO更薄的厚度。此外，对于最小厚度条件，更优选的是，第二氧化物半导体层GA的厚度大于第一氧化物半导体层GO的厚度的1/5。也就是说，第二氧化物半导体层的厚度可以在最大情况和最小情况之间的任一个值中选择。
例如，在第一实施方式和第二实施方式中，薄膜晶体管T具有第二氧化物半导体层GA的厚度变薄的背沟道刻蚀(或BCE)结构。这里，第二氧化物半导体层的变薄(或残留)的厚度至少可以是第一氧化物半导体层GO的1/5。为此，第二氧化物半导体层GA的初始厚度至少可以是第一氧化物半导体层GO的2/5。
对于第三实施方式，不刻蚀第二氧化物半导体层GA，因为它被刻蚀阻挡层ES保护。因此，根据最小情况，第二氧化物半导体层GA可以是第一氧化物半导体层GO的1/5。如果需要，第二氧化物半导体层GA可以具有小于第一氧化物半导体层GO的厚度并且比第一氧化物半导体层GO的厚度的1/5更厚的任何厚度。
对于第四实施方式，即使图中没有示出，第二氧化物半导体层GA也可以层叠在第一氧化物半导体层GO上。在这种情况下，去除第二氧化物半导体层GA的一些，以暴露第一氧化物半导体层GO的一部分和第一氧化物半导体层GO的另一部分以用于使源极S和漏极D与第一氧化物半导体层接触。当对第二氧化物半导体层GA进行图案化时，优选的是，第二氧化物半导体层GA的厚度尽可能地薄以缩短图案化处理反应时间。因此，根据最小情况，第二氧化物半导体层GA优选可以是第一氧化物半导体层GO的1/5。如果需要，第二氧化物半导体层GA可以具有小于第一氧化物半导体层GO并且比第一氧化物半导体层GO的1/5更厚的任何厚度。
虽然已经参照附图详细描述了本发明的实施方式，但是本领域技术人员将会理解，本发明可以以其它具体形式实现，而不改变本发明的技术精神或必要特征。因此，应当注意，前述实施方式在所有方面仅是说明性的，而不应被解释为限制本发明。本发明的范围由所附权利要求来限定，而不是由本发明的详细描述来限定。在权利要求的含义和范围内作出的所有变化或修改或其等同物应被解释为落在本发明的范围内。

Claims (14)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
基板；
氧化物半导体层，所述氧化物半导体层在所述基板上；
栅极绝缘层，所述栅极绝缘层被设置在所述氧化物半导体层的上层和下层中的任一层处；以及
栅极，所述栅极与所述氧化物半导体层交叠，且所述栅极绝缘层位于所述栅极和所述氧化物半导体层之间，
其中，所述氧化物半导体层包括：
具有铟、镓和锌的第一氧化物半导体层；和
具有铟、镓和锌的第二氧化物半导体层，所述第二氧化物半导体层层叠在所述第一氧化物半导体层上，
其中，所述第一氧化物半导体层和所述第二氧化物半导体层中的任一层具有1:1:1的铟、镓和锌的第一组成比，
其中，另一层具有铟比率高于锌比率的铟、镓和锌的第二组成比，
其中，所述第一氧化物半导体层和所述第二氧化物半导体层中更靠近所述栅极的任一氧化物半导体层具有所述第一组成比，并且
其中，远离所述栅极的另一氧化物半导体层具有所述第二组成比。
2.根据权利要求1所述的薄膜晶体管基板，
其中，铟、镓和锌的所述第二组成比具有锌比率与镓比率之比等于或高于0且低于0.5的条件。
3.根据权利要求2所述的薄膜晶体管基板，其中，铟、镓和锌的所述第二组成比具有所述铟比率与所述镓比率之比低于1的条件。
4.根据权利要求1所述的薄膜晶体管基板，
其中，铟、镓和锌的所述第二组成比具有从1:2:0至1:2:0.9中选择的任一值的条件。
5.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括：
源极，所述源极与所述第一氧化物半导体层的一个上表面接触；以及
漏极，所述漏极与所述第一氧化物半导体层的另一上表面接触，
其中，所述第一氧化物半导体层具有所述第一组成比，并且所述第二氧化物半导体层具有所述第二组成比，并且
其中，所述栅极被设置在所述第一氧化物半导体层下方。
6.根据权利要求5所述的薄膜晶体管基板，其中，所述第二氧化物半导体层具有比所述第一氧化物半导体层小的面积，并且被设置在所述第一氧化物半导体层的中间部分上。
7.根据权利要求6所述的薄膜晶体管基板，
其中，所述源极还接触所述第二氧化物半导体层的一个上表面，并且
其中，所述漏极还接触所述第二氧化物半导体层的另一上表面。
8.根据权利要求6所述的薄膜晶体管基板，该薄膜晶体管基板还包括：
刻蚀阻挡层，所述刻蚀阻挡层在所述第二氧化物半导体层上设置在所述源极和所述漏极之间。
9.根据权利要求8所述的薄膜晶体管基板，其中，所述刻蚀阻挡层具有比所述第二氧化物半导体层小的尺寸。
10.根据权利要求8所述的薄膜晶体管基板，其中，所述刻蚀阻挡层具有与所述第二氧化物半导体层相同的尺寸。
11.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括：
中间绝缘层，所述中间绝缘层在所述栅极上；以及
源极和漏极，所述源极和所述漏极形成在所述中间绝缘层上，
其中，所述栅极在所述栅极绝缘层上与所述第二氧化物半导体层的中间部分交叠，所述栅极绝缘层在所述第二氧化物半导体层上，
其中，所述第一氧化物半导体层具有所述第二组成比，并且所述第二氧化物半导体层具有所述第一组成比，
其中，所述第一氧化物半导体层具有与所述第二氧化物半导体层相同的尺寸，
其中，所述源极经由穿透所述中间绝缘层的源极接触孔与所述第二氧化物半导体层的一部分接触，并且
其中，所述漏极经由穿透所述中间绝缘层的漏极接触孔与所述第二氧化物半导体层的另一部分接触。
12.根据权利要求11所述的薄膜晶体管基板，其中，所述栅极绝缘层覆盖所述基板的整个表面，并且
其中，所述源极接触孔和所述漏极接触孔进一步穿透所述栅极绝缘层。
13.根据权利要求1所述的薄膜晶体管基板，
其中，具有所述第一组成比的一个氧化物半导体层具有第一厚度，并且具有所述第二组成比的另一个氧化物半导体层具有第二厚度，并且
其中，所述第二厚度等于或高于所述第一厚度的1/5并且低于所述第一厚度。
14.一种平板显示器，该平板显示器包括：
根据权利要求1至13中的任一项所述的薄膜晶体管基板。
CN201711043946.6A 2016-10-31 2017-10-31 具有双层氧化物半导体的薄膜晶体管基板 Active CN108022937B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160144008 2016-10-31
KR10-2016-0144008 2016-10-31
KR1020170067967A KR102329159B1 (ko) 2016-10-31 2017-05-31 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
KR10-2017-0067967 2017-05-31

Publications (2)

Publication Number Publication Date
CN108022937A CN108022937A (zh) 2018-05-11
CN108022937B true CN108022937B (zh) 2021-10-01

Family

ID=62020579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711043946.6A Active CN108022937B (zh) 2016-10-31 2017-10-31 具有双层氧化物半导体的薄膜晶体管基板

Country Status (2)

Country Link
US (1) US20180122833A1 (zh)
CN (1) CN108022937B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109950322B (zh) * 2019-03-25 2022-05-13 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN113675276A (zh) * 2021-08-25 2021-11-19 合肥鑫晟光电科技有限公司 Tft结构及其制备方法、显示面板、显示装置
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779423A (zh) * 2012-10-24 2014-05-07 株式会社半导体能源研究所 半导体装置及其制造方法
US20140264320A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Compositional Graded IGZO Thin Film Transistor
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160225795A1 (en) * 2015-02-04 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the semiconductor device, or display device including the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779423A (zh) * 2012-10-24 2014-05-07 株式会社半导体能源研究所 半导体装置及其制造方法
US20140264320A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Compositional Graded IGZO Thin Film Transistor
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160225795A1 (en) * 2015-02-04 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the semiconductor device, or display device including the semiconductor device

Also Published As

Publication number Publication date
US20180122833A1 (en) 2018-05-03
CN108022937A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN108022937B (zh) 具有双层氧化物半导体的薄膜晶体管基板
KR102329159B1 (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
US10134877B2 (en) Organic light emitting diode display having thin film transistor substrate using oxide semiconductor
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US10651256B2 (en) Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof
US9748286B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
US9287528B2 (en) Organic light emitting diode display having high resolution and method of manufacturing the same
US11302721B2 (en) Display device with protrusions extending from electrode line and method for manufacturing the same
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
US20140118232A1 (en) Organic light emitting diode display and method of manufacturing the same
US9425251B2 (en) Thin film transistor substrate and organic light-emitting diode (OLED) display having the same
JP2001109404A (ja) Ｅｌ表示装置
KR102218725B1 (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN109473452B (zh) 显示装置
JP2001100655A (ja) Ｅｌ表示装置
US11145697B2 (en) Organic light emitting display device
US11158710B2 (en) Display device
KR102076620B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
CN109817816B (zh) 显示面板及制造方法
KR102316102B1 (ko) 산화물 반도체 박막 트랜지스터 기판
KR102255591B1 (ko) 고 개구율 평판 표시장치용 박막 트랜지스터 기판
KR102448483B1 (ko) 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR102127237B1 (ko) 유기 발광 디스플레이 장치
KR102237834B1 (ko) 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20230170435A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant