JP5948446B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5948446B2 JP5948446B2 JP2015000910A JP2015000910A JP5948446B2 JP 5948446 B2 JP5948446 B2 JP 5948446B2 JP 2015000910 A JP2015000910 A JP 2015000910A JP 2015000910 A JP2015000910 A JP 2015000910A JP 5948446 B2 JP5948446 B2 JP 5948446B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide
- transistor
- oxide semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 304
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 230000001154 acute effect Effects 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910052746 lanthanum Inorganic materials 0.000 claims description 7
- 229910052684 Cerium Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 1086
- 239000010410 layer Substances 0.000 description 106
- 239000000758 substrate Substances 0.000 description 83
- 239000011701 zinc Substances 0.000 description 82
- 238000000034 method Methods 0.000 description 74
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 59
- 229910052814 silicon oxide Inorganic materials 0.000 description 58
- 239000001301 oxygen Substances 0.000 description 56
- 229910052760 oxygen Inorganic materials 0.000 description 56
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229910052710 silicon Inorganic materials 0.000 description 49
- 239000010703 silicon Substances 0.000 description 49
- 229910052581 Si3N4 Inorganic materials 0.000 description 45
- 238000005530 etching Methods 0.000 description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 45
- 238000010438 heat treatment Methods 0.000 description 41
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- 239000007789 gas Substances 0.000 description 39
- 230000001681 protective effect Effects 0.000 description 38
- 125000004429 atom Chemical group 0.000 description 34
- 239000013078 crystal Substances 0.000 description 33
- 239000012535 impurity Substances 0.000 description 31
- 238000004544 sputter deposition Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 25
- 230000007547 defect Effects 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 22
- 229910052739 hydrogen Inorganic materials 0.000 description 22
- 239000001257 hydrogen Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 19
- 239000000243 solution Substances 0.000 description 18
- 238000005477 sputtering target Methods 0.000 description 18
- 239000011521 glass Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 230000006870 function Effects 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 229910001868 water Inorganic materials 0.000 description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000004549 pulsed laser deposition Methods 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000004458 analytical method Methods 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000004435 EPR spectroscopy Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 6
- 238000000851 scanning transmission electron micrograph Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- -1 oxygen ions Chemical class 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910001416 lithium ion Inorganic materials 0.000 description 4
- 235000006408 oxalic acid Nutrition 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 229920002050 silicone resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 1
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 241001591005 Siga Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000009924 canning Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/024—Group 12/16 materials
- H01L21/02403—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Description
置全般をいい、電気光学装置、半導体回路及び電子機器などは全て半導体装置である。
が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応
用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジ
スタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用い
ると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジス
タに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコ
ン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処
理、又はレーザ光処理を行うことで形成する方法が知られる。
/cm3未満であるインジウム、ガリウム及び亜鉛を含む酸化物半導体膜を用いたトラン
ジスタが開示されている(特許文献1参照)。
するトランジスタに適用することができる。また、酸化物半導体膜を用いたトランジスタ
は、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現
できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用
することが可能であるため、設備投資を抑えられるメリットもある。
流(オフ電流ともいう。)が小さいことが知られている。例えば、酸化物半導体膜を用い
たトランジスタの低いリーク特性を応用した低消費電力のCPUなどが開示されている(
特許文献2参照)。
半導体膜に接する絶縁膜との界面に生じる欠陥によって、トランジスタの電気特性が不良
となる。また、酸化物半導体膜を用いたトランジスタの応用が広がるにつれ、信頼性の要
求が多様化している。
を付与することを課題の一とする。また、本発明の一態様は、酸化物半導体膜を用いたト
ランジスタに優れた電気特性を付与することを課題の一とする。また、当該トランジスタ
を有する信頼性の高い半導体装置を提供することを課題の一とする。
、ゲート絶縁膜とを有し、多層膜は、ゲート絶縁膜を介して前記ゲート電極と重畳して設
けられており、多層膜は、酸化物半導体膜の下面と酸化物半導体膜の側面とでなす第1の
角度、及び、酸化物膜の下面と酸化物膜の側面とでなす第2の角度を有する形状であり、
第1の角度は、第2の角度よりも小さく、且つ鋭角であることを特徴とする半導体装置で
ある。
一致している。また、多層膜は、酸化物半導体膜の上に酸化物膜が積層されていてもよく
、酸化物半導体膜の上下に酸化物膜が積層されていてもよい。
しい。
物半導体膜よりも伝導帯下端のエネルギーが真空準位に近いことが好ましい。例えば、酸
化物半導体膜及び酸化物膜は、In−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr
、Sn、La、Ce、又はNd)であり、酸化物膜は、酸化物半導体膜よりもMに対する
Inの原子数比が小さいことが好ましい。
酸化物半導体膜に含まれる結晶部のc軸は、酸化物半導体膜の表面の法線ベクトルに平行
であることが好ましい。
おり、多層膜のソース電極及びドレイン電極と接する界面近傍の領域には、低抵抗領域が
設けられている。
ソース電極及びドレイン電極と、多層膜との上面に接して設けられていてもよい。
ランジスタに安定した電気特性を付与することができる。
2の角度とを有するテーパ形状とすることで、チャネル領域となる酸化物半導体膜とソー
ス電極及びドレイン電極との接触面積を増大させることができ、トランジスタのオン電流
を増大させることができる。
供することができる。
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
ものではない。また、本明細書において発明を特定するための事項として固有の名称を示
すものではない。
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
理的な接続部分がなく、配線が延在しているだけの場合もある。
には入れ替わることがある。このため、本明細書においては、ソース及びドレインの用語
は、入れ替えて用いることができるものとする。
されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」
とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って
、85°以上95°以下の場合も含まれる。
す。
容は適宜組み合わせることができる。
本実施の形態では、本発明の一態様であるトランジスタについて説明する。
図1に、BGTC構造であるトランジスタの上面図及び断面図を示す。図1(A)は、
トランジスタの上面図を示す。図1(A)において、一点鎖線A1−A2に対応する断面
図を図1(B)に示す。また、図1(A)において、一点鎖線A3−A4に対応する断面
図を図1(C)に示す。なお、図1(A)において、図面の明瞭化のために当該トランジ
スタの構成要素の一部(ゲート絶縁膜、及び保護絶縁膜など)を省略している。
トランジスタの一種であるボトムゲートトップコンタクト構造(BGTC構造)のトラン
ジスタについて図1を用いて説明する。図1(B)に示すトランジスタは、基板100上
に設けられたゲート電極104と、ゲート電極104上に設けられたゲート絶縁膜112
と、ゲート絶縁膜112上に設けられた、酸化物半導体膜106a、及び酸化物半導体膜
106a上に設けられた酸化物膜106bを含む多層膜106と、ゲート絶縁膜112及
び多層膜106上に設けられたソース電極116a及びドレイン電極116bと、多層膜
106、ソース電極116a及びドレイン電極116b上に設けられた保護絶縁膜118
と、を有する。
、多層膜106の一部から酸素を奪い、又は混合層を形成し、多層膜106中に低抵抗領
域106c及び低抵抗領域106dを形成することがある。低抵抗領域106c及び低抵
抗領域106dは、図1(B)において、多層膜106中のソース電極116a及びドレ
イン電極116bと接する界面近傍の領域(多層膜106の破線とソース電極116a及
びドレイン電極116bの間の領域)となる。低抵抗領域106c及び低抵抗領域106
dの一部又は全部は、ソース領域及びドレイン領域として機能する。
ドレイン電極116bとの間隔をチャネル長という。ただし、トランジスタが、ソース領
域及びドレイン領域を含む場合、ゲート電極104と重なる領域において、低抵抗領域1
06cと低抵抗領域106dとの間隔をチャネル長といってもよい。
つソース電極116aとドレイン電極116bとに挟まれる領域をいう(図1(B)参照
)。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域を
いう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体膜106aの一部
分である。
が内側に含まれるように設けられる。こうすることで、基板100側から光が入射した際
に、多層膜106中で光によってキャリアが生成されることを抑制することができる。即
ち、ゲート電極104は遮光膜としての機能を有する。ただし、ゲート電極104の外側
まで多層膜106が形成されていてもよい。
は酸化物半導体膜106aのゲート絶縁膜112に接する面に相当する。酸化物膜106
bの下面とは、酸化物膜106bの基板100側の面、又は酸化物膜106bの酸化物半
導体膜106aとの境界面に相当する。なお、多層膜106の積層構造は、STEM(S
canning Transmission Electron Microscopy
)を用いて観察することによって、その境界を確認することができる。しかし、酸化物半
導体膜106a及び酸化物膜106bに用いる材料によっては、当該境界を明確に確認で
きない場合がある。
以下では、多層膜106と、多層膜106を構成する酸化物半導体膜106a及び酸化物
膜106bとについて、図1及び図2を用いて説明する。
ましくは、酸化物膜106bもテーパ形状を有する。また、酸化物半導体膜106aのテ
ーパ形状と、酸化物膜106bのテーパ形状とが異なる。
物半導体膜106aの側面とでなす角度を第1の角度θ1とし、酸化物膜106bにおい
て、酸化物膜106bの下面と酸化物膜106bの側面とでなす角度を第2の角度θ2と
した場合、第1の角度θ1は鋭角とし、第2の角度θ2は鋭角、又は垂直とすることがで
きる。
第2の角度θ2よりも小さいことが好ましい。
とが好ましい。第2の角度θ2は、10°以上90°未満とし、30°以上70°以下と
することが好ましい。
効果を得ることができる。多層膜106について、一定のテーパ角を有するテーパ形状に
比べて、異なるテーパ角を有するテーパ形状とすることで、ソース電極116a及びドレ
イン電極116bとの接触面積を拡大することができる。従って、多層膜106と、ソー
ス電極116a及びドレイン電極116bとの接触抵抗が低減し、トランジスタのオン電
流を増大させることができる。
ソース電極116a及びドレイン電極116bとの接触面積を小さくすることができ、酸
化物膜106bに形成される低抵抗領域を小さくすることができる。これにより、酸化物
膜106bの低抵抗化を抑制してソース電極116a及びドレイン電極116bの間にお
けるリークパスの発生を抑制しつつ、チャネル領域として機能する酸化物半導体膜106
aに効果的に低抵抗領域を形成することができ、トランジスタのオン電流の増大と、トラ
ンジスタのオフ電流の低減とを両立させることができる。
図2参照)。つまり、多層膜106には、酸化物半導体膜106aと酸化物膜106bと
で形成される大きな段差113を有していない(図31(A)、(B)参照)。そのため
、多層膜106上に設けられる膜(例えば、ソース電極116a及びドレイン電極116
bに加工される導電膜)の段切れを抑制することができ、電気特性が良好なトランジスタ
を作製することができる。なお、酸化物半導体膜106aの上端と酸化物膜106bの下
端とが略一致しているとは、酸化物膜106bの下端と酸化物半導体膜106aの上端と
の距離L1が30nm以下、好ましくは10nm以下であることをいう(図31(A)、
(B)参照)。
a及び酸化物膜106bのエッチング速度が異なることを利用することで形成できる。特
に、上記テーパ形状は、酸化物半導体膜106aのエッチング速度を、酸化物膜106b
のエッチング速度よりも遅くすることで形成することができる。
ッチングによって形成することができる。
が挙げられる。例えば、多層膜106に加工される酸化物半導体膜及び酸化物膜にピンホ
ールなどの欠陥を有している場合、ドライエッチングによって当該酸化物半導体膜及び当
該酸化物膜を加工すると、当該ピンホールを通じて、当該酸化物半導体膜及び当該酸化物
膜の下に設けられている絶縁膜(ゲート絶縁膜など)もエッチングする場合がある。これ
により、当該絶縁膜に、当該絶縁膜の下に設けられている電極(ゲート電極など)に達す
る開口が形成されてしまう場合がある。このような状況下でトランジスタを作製すると、
当該電極と多層膜106上に形成される電極(ソース電極及びドレイン電極など)とでシ
ョートするなど、特性不良のトランジスタが作製される場合がある。つまり、ドライエッ
チングにより多層膜106を形成すると、トランジスタの歩留まりが低下することに繋が
る。従って、多層膜106をウェットエッチングによって形成することで、電気特性の良
好なトランジスタを生産性高く作製することができる。
トの温度などによって変化することから、酸化物半導体膜106aのエッチング速度が酸
化物膜106bのエッチング速度よりも遅くなるように適宜調整することが好ましい。ま
た、第2の角度θ2を第1の角度θ1よりも大きくすることで、当該ウェットエッチング
において、エッチャントに曝される面積をできるだけ小さくすることができる。また、第
2の角度θ2を第1の角度θ1よりも大きくすることで、エッチャントによる汚染や欠陥
の生成によって、酸化物膜106bに形成される低抵抗領域を小さくすることができる。
72%)と硝酸(2%)と酢酸(9.8%)を混合した混合溶液(混酸アルミ液ともいう
。)が挙げられる。また、エッチャントの温度は、20℃〜35℃程度の室温又は常温が
好ましい。なお、エッチャントは上記以外のものであってもよい。
ば、インジウムの他に亜鉛を含んでいてもよい。また、酸化物半導体膜106aは、イン
ジウムに加えて、元素M(MはAl、Ga、Ge、Y、Zr、Sn、La、Ce、又はN
d)を含むと好ましい。
伝導帯下端のエネルギーが酸化物半導体膜106aよりも0.05eV以上、0.07e
V以上、0.1eV以上又は0.15eV以上、かつ2eV以下、1eV以下、0.5e
V以下又は0.4eV以下真空準位に近い酸化物膜である。このとき、ゲート電極104
に電界を印加すると、多層膜106のうち、伝導帯下端のエネルギーが低い酸化物半導体
膜106aにチャネルが形成される。即ち、酸化物半導体膜106aと保護絶縁膜118
との間に酸化物膜106bを有することによって、トランジスタのチャネルを保護絶縁膜
118と接しない酸化物半導体膜106aに形成することができる。また、酸化物半導体
膜106aを構成する元素一種以上から酸化物膜106bが構成されるため、酸化物半導
体膜106aと酸化物膜106bとの間において、界面散乱が起こりにくい。従って、酸
化物半導体膜106aと酸化物膜106bとの間において、キャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。また、酸化物半導体膜106aと酸
化物膜106bとの間に界面準位を形成しにくい。酸化物半導体膜106aと酸化物膜1
06bとの間に界面準位があると、該界面をチャネルとしたしきい値電圧の異なる第2の
トランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある
。従って、酸化物膜106bを設けることにより、トランジスタのしきい値電圧などの電
気特性のばらつきを低減することができる。
又はHf(特にAl又はGa)を酸化物半導体膜106aよりも高い原子数比で含む酸化
物膜とすればよい。具体的には、酸化物膜106bとして、酸化物半導体膜106aより
も前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子
数比で含む酸化物膜を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物
膜に生じることを抑制する機能を有する。即ち、酸化物膜106bは酸化物半導体膜10
6aよりも酸素欠損が生じにくい酸化物膜である。
In−M−Zn酸化物とするとき、酸化物膜106bをIn:M:Zn=x2:y2:z
2[原子数比]、酸化物半導体膜106aをIn:M:Zn=x1:y1:z1[原子数
比]とすると、y1/x1がy2/x2よりも大きくなる酸化物膜106b及び酸化物半
導体膜106aを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素で
あり、例えばAl、Ga、Ge、Y、Zr、Sn、La、Ce、又はNd(特にAl又は
Ga)などが挙げられる。好ましくは、y1/x1がy2/x2よりも1.5倍以上大き
くなる酸化物膜106b及び酸化物半導体膜106aを選択する。さらに好ましくは、y
1/x1がy2/x2よりも2倍以上大きくなる酸化物膜106b及び酸化物半導体膜1
06aを選択する。より好ましくは、y1/x1がy2/x2よりも3倍以上大きくなる
酸化物膜106b及び酸化物半導体膜106aを選択する。このとき、酸化物膜106b
において、y2がx2以上であるとトランジスタに安定した電気特性を付与できるため好
ましい。ただし、y2がx2の3倍以上になると、トランジスタの電界効果移動度が低下
してしまうため、y2はx2の3倍未満であると好ましい。
などによってダメージが入りにくく、安定した電気特性のトランジスタとすることができ
るため好ましい。
m以下とする。また、酸化物半導体膜106aの厚さは、3nm以上200nm以下、好
ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体膜106a中
の不純物濃度を低減し、酸化物半導体膜を真性又は実質的に真性にすることが有効である
。具体的には、酸化物半導体膜のキャリア密度は、1×1017/cm3未満、1×10
15/cm3未満、又は1×1013/cm3未満にするとよい。また、酸化物半導体膜
において、主成分以外(1原子%未満)の軽元素、半金属元素、金属元素などは不純物と
なる。例えば、水素、窒素、炭素、シリコン、ゲルマニウム、チタン及びハフニウムは、
酸化物半導体膜中で不純物となる。酸化物半導体膜中の不純物濃度を低減するためには、
近接するゲート絶縁膜112及び酸化物膜106b中の不純物濃度も低減することが好ま
しい。
特に、酸化物半導体膜106aと酸化物膜106bとの間にシリコンがあると、該不純物
準位がトラップとなる。そのため、酸化物半導体膜106aと酸化物膜106bとの間に
おけるシリコン濃度を1×1019atoms/cm3未満、好ましくは5×1018a
toms/cm3未満、さらに好ましくは2×1018atoms/cm3未満とする。
度を増大させてしまう。酸化物半導体膜106aの水素濃度は二次イオン質量分析法(S
IMS:Secondary Ion Mass Spectrometry)において
、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以
下、より好ましくは1×1019atoms/cm3以下、さらに好ましくは5×101
8atoms/cm3以下とする。また、窒素濃度は、SIMSにおいて、5×1019
atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好まし
くは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/
cm3以下とする。
06bの水素濃度及び窒素濃度を低減すると好ましい。酸化物膜106bの水素濃度はS
IMSにおいて、2×1020atoms/cm3以下、好ましくは5×1019ato
ms/cm3以下、より好ましくは1×1019atoms/cm3以下、さらに好まし
くは5×1018atoms/cm3以下とする。また、窒素濃度は、SIMSにおいて
、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以
下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×101
7atoms/cm3以下とする。
質としては、多結晶構造、単結晶構造、微結晶構造などが挙げられる。また、酸化物半導
体膜106a及び酸化物膜106bは、結晶粒が非晶質領域に分散された混合構造であっ
てもよい。なお、微結晶構造とは、各結晶粒の面方位がランダムであり、微結晶構造又は
混合構造に含まれる結晶粒の粒径は0.1nm以上10nm以下、好ましくは1nm以上
10nm以下、さらに好ましくは2nm以上4nm以下である。
106aは結晶質とし、酸化物膜106bは非晶質又は結晶質とする。チャネルが形成さ
れる酸化物半導体膜106aが結晶質であることにより、トランジスタに安定した電気特
性を付与することができる。また、結晶質の酸化物半導体膜106aは、好ましくはCA
AC−OS(C Axis Aligned Crystalline Oxide S
emiconductor)とする。
非晶質な絶縁膜の面上、又は非晶質な半導体膜の面上などが挙げられる。後述の成膜方法
を用いることで非晶質な膜の上にCAAC−OSである酸化物半導体膜106aを形成す
ることができる。
結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−
OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体
内に収まる大きさの場合も含まれる。CAAC−OS膜は、欠陥準位密度が低いという特
徴がある。以下、CAAC−OS膜について詳細な説明を行う。
界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC
−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、CAAC−OS膜を形成する面(被形成面ともいう。)または上面の凹凸を
反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
EM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
ていることがわかる。
装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS
膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属され
ることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
lane法による解析では、2θが56°近傍にピークが現れる場合がある。このピーク
は、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸
化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)
として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面
に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを
56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に
配列した金属原子の各層は、結晶のab面に平行な面である。
行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の
形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CA
AC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
が小さい。よって、当該トランジスタは、安定した電気特性を有する。
酸化物半導体膜106aの結晶性を低下させることがある。酸化物半導体膜106aの結
晶性を低下させないためには、酸化物半導体膜106aのシリコン濃度を1×1019a
toms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好まし
くは2×1018atoms/cm3未満とすればよい。また、酸化物半導体膜106a
の結晶性を低下させないためには、酸化物半導体膜106aの炭素濃度を1×1019a
toms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好まし
くは2×1018atoms/cm3未満とすればよい。
不純物や欠陥などに起因する準位密度が低い場合、多層膜106を用いたトランジスタは
安定した電気特性を有する。
低減することで、多層膜106を用いたトランジスタに安定した電気特性を付与すること
ができる。多層膜106の局在準位は、一定光電流測定法(CPM:Constant
Photocurrent Method)によって評価可能である。
得られる局在準位による吸収係数を、1×10−3cm−1未満、好ましくは3×10−
4cm−1未満とすればよい。また、多層膜106中のCPM測定で得られる局在準位に
よる吸収係数を、1×10−3cm−1未満、好ましくは3×10−4cm−1未満とす
ることで、トランジスタの電界効果移動度を高めることができる。なお、多層膜106中
のCPM測定で得られる局在準位による吸収係数を、1×10−3cm−1未満、好まし
くは3×10−4cm−1未満とするためには、酸化物半導体膜106a中で局在準位を
形成する元素であるシリコン、ゲルマニウム、炭素、ハフニウム、チタンなどの濃度を2
×1018atoms/cm3未満、好ましくは2×1017atoms/cm3未満と
すればよい。
電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整
し、照射光量から吸収係数を導出することを各波長にて行うものである。CPM測定にお
いて、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー(波長より換算)
における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の
欠陥密度を導出することができる。
CPM測定で得られる局在準位による吸収係数が小さい多層膜106を用いたトランジス
タは安定した電気特性を有することがわかる。
n−Ga−Zn酸化物を用い、酸化物膜106bとしてエネルギーギャップが3.5eV
であるIn−Ga−Zn酸化物とする。エネルギーギャップは、分光エリプソメータ(H
ORIBA JOBIN YVON社 UT−300)を用いて測定した。
差(イオン化ポテンシャルともいう。)は、それぞれ8eV及び8.2eVであった。な
お、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ult
raviolet Photoelectron Spectroscopy)装置(P
HI社 VersaProbe)を用いて測定した。
ルギー差(電子親和力ともいう。)は、それぞれ4.85eV及び4.7eVであった。
5−A6に対応するバンド構造である。具体的には、酸化物半導体膜106a及び酸化物
膜106bのそれぞれに酸化シリコン膜(ゲート絶縁膜112及び保護絶縁膜118)を
接して設けた場合について説明する。ここで、EcI1は酸化シリコン膜の伝導帯下端の
エネルギーを示し、EcS1は酸化物半導体膜106aの伝導帯下端のエネルギーを示し
、EcS2は酸化物膜106bの伝導帯下端のエネルギーを示し、EcI2は酸化シリコ
ン膜の伝導帯下端のエネルギーを示す。
端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともい
うことができる。これは、酸化物膜106bは、酸化物半導体膜106aと共通の元素を
含み、酸化物半導体膜106a及び酸化物膜106b間で、酸素が相互に移動することで
混合層が形成されるためであるということができる。
06を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜106aに形成され
ることがわかる。なお、多層膜106は伝導帯下端のエネルギーが連続的に変化している
ため、酸化物半導体膜106aと酸化物膜106bとが連続接合している、ともいえる。
不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜106bが設けら
れることにより、酸化物半導体膜106aと当該トラップ準位とを遠ざけることができる
。ただし、EcS1とEcS2とのエネルギー差が小さい場合、酸化物半導体膜106a
の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子
が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値
電圧はプラス方向にシフトしてしまう。
5eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性
となるため、好ましい。
ソース電極116a及びドレイン電極116bは、アルミニウム、チタン、クロム、コバ
ルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タン
タル及びタングステンを一種以上含む導電膜を、単層で、又は積層で用いることができる
。好ましくは、ソース電極116a及びドレイン電極116bは、銅を含む層を有する多
層膜とする。ソース電極116a及びドレイン電極116bとして、銅を含む層を有する
多層膜を用いることで、ソース電極116a及びドレイン電極116bと同一層で配線を
形成する場合、配線抵抗を低くすることができる。なお、ソース電極116aとドレイン
電極116bは同一組成であってもよいし、異なる組成であってもよい。
多層膜を用いる場合、銅の影響により、酸化物膜106bと保護絶縁膜118との界面に
図4に示したようなトラップ準位を形成することがある。この場合も、酸化物膜106b
を有することにより、当該トラップ準位に電子が捕獲されることを抑制することができる
。従って、トランジスタに安定した電気特性を付与し、かつ配線抵抗を低くすることが可
能となる。
保護絶縁膜118は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タ
ンタルを一種以上含む絶縁膜を、単層で、又は積層で用いればよい。
とした多層膜とすればよい。この場合、酸化シリコン膜は酸化窒化シリコン膜としてもよ
い。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。酸化シリコン膜は、欠陥
密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴(ESR
:Electron Spin Resonance)にてg値が2.001の信号に由
来するスピンの密度が3×1017spins/cm3以下、好ましくは5×1016s
pins/cm3以下である酸化シリコン膜を用いる。窒化シリコン膜は水素ガス及びア
ンモニアガスの放出量が少ない窒化シリコン膜を用いる。水素ガス、アンモニアガスの放
出量は、昇温脱離ガス(TDS:Thermal Desorption Spectr
oscopy)分析にて測定すればよい。また、窒化シリコン膜は、水素、水及び酸素を
透過しない、又はほとんど透過しない窒化シリコン膜を用いる。
層目を第2の酸化シリコン膜118bとし、3層目を窒化シリコン膜118cとした多層
膜とすればよい(図1(D)参照)。この場合、第1の酸化シリコン膜118a及び第2
の酸化シリコン膜118bの一方又は双方は酸化窒化シリコン膜としてもよい。また、窒
化シリコン膜は窒化酸化シリコン膜としてもよい。第1の酸化シリコン膜118aは、欠
陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ESRにてg値が2.
001の信号に由来するスピンの密度が3×1017spins/cm3以下、好ましく
は5×1016spins/cm3以下である酸化シリコン膜を用いる。第2の酸化シリ
コン膜118bは、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜118cは
水素ガス及びアンモニアガスの放出量が少ない窒化シリコン膜を用いる。また、窒化シリ
コン膜は、水素、水及び酸素を透過しない、又はほとんど透過しない窒化シリコン膜を用
いる。
る酸化シリコン膜をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出
する機能を有する絶縁膜である。
る。酸化物半導体膜106a中で酸素欠損は、欠陥準位を形成し、その一部がドナー準位
となる。従って、酸化物半導体膜106a中の酸素欠損(特にチャネル領域の酸素欠損)
を低減することで、酸化物半導体膜106a(特にチャネル領域)のキャリア密度を低減
することができ、トランジスタに安定した電気特性を付与することができる。
toms/cm3以上、1×1019atoms/cm3以上又は1×1020atom
s/cm3以上の酸素(酸素原子数に換算)を放出することもある。
的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3以上
であることをいう。なお、過酸化ラジカルを含む膜は、ESRにて、g値が2.01近傍
に非対称の信号を有することもある。
あってもよい。酸素が過剰な酸化シリコン(SiOX(X>2))は、シリコン原子数の
2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数及び酸素原子数は、ラザフォード後方散乱分光法(RBS:Rutherford
Backscattering Spectrometry)により測定した値である。
ゲート絶縁膜112は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化
タンタルを一種以上含む絶縁膜を、単層で、又は積層で用いればよい。
た多層膜とすればよい。この場合、酸化シリコン膜は酸化窒化シリコン膜としてもよい。
また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。酸化シリコン膜は、欠陥密度
の小さい酸化シリコン膜を用いると好ましい。具体的にはESRにてg値が2.001の
信号に由来するスピンの密度が3×1017spins/cm3以下、好ましくは5×1
016spins/cm3以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰
酸素を含む酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素ガス及びアンモニ
アガスの放出量が少ない窒化シリコン膜を用いる。水素ガス、アンモニアガスの放出量は
、TDS分析にて測定すればよい。
含む場合、酸化物半導体膜106aの酸素欠損が低減され、トランジスタに安定した電気
特性を付与することができる。
ゲート電極104は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル及びタングステンを一種
以上含む導電膜を、単層で、又は積層で用いればよい。
基板100に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板
、SOI(Silicon On Insulator)基板などを適用することも可能
であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよ
い。
1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×
2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×
2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用
いる場合、半導体装置の作製工程における加熱処理などで生じる基板100の縮みによっ
て、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板
100として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例
えば、基板100として、400℃、好ましくは450℃、さらに好ましくは500℃の
温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、
さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
ンジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラ
ンジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には
、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。また、ソ
ース電極116a及びドレイン電極116bに銅を含む層を有する多層膜を用いても、安
定した電気特性が得られる。
ここで、トランジスタの作製方法について図5及び図6を用いて説明する。
ゲート電極104として示した導電膜をスパッタリング法、化学気相成長(CVD:Ch
emical Vapor Deposition)法、分子線エピタキシー(MBE:
Molecular Beam Epitaxy)法、原子層堆積(ALD:Atomi
c Layer Deposition)法又はパルスレーザ堆積(PLD:Pulse
Laser Deposition)法を用いて成膜すればよい。
する(図5(A)参照)。
ート絶縁膜112として上記列挙した絶縁膜をスパッタリング法、CVD法、MBE法、
ALD法又はPLD法を用いて成膜すればよい。
(C)参照)。酸化物半導体膜126aは、酸化物半導体膜106aとして上記列挙した
酸化物半導体膜をスパッタリング法、CVD法、MBE法、ALD法又はPLD法を用い
て成膜すればよい。
は、酸化物膜106bとして上記列挙した酸化物膜をスパッタリング法、CVD法、MB
E法、ALD法又はPLD法を用いて成膜すればよい。
ラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を
適宜用いることができる。
び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対し
て酸素のガス比を高めることが好ましい。
、適宜選択すればよい。
して形成することでCAAC−OSを形成することができる。具体的には、基板温度を1
50℃以上500℃以下、好ましくは150℃以上450℃以下、さらに好ましくは20
0℃以上350℃以下として、加熱しながら酸化物半導体膜126aを形成する。なお、
酸化物膜126bについてもこのように加熱しながら形成してもよい。
物半導体膜126a及び酸化物膜126bを、大気曝露することなく連続で成膜すること
が好ましい。また、酸化物半導体膜126a及び酸化物膜126bは、各層の間に不純物
が取り込まれることを抑制できる。
方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続し
て積層することが好ましい。スパッタリング装置における各チャンバーは、酸化物半導体
膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真
空排気ポンプを用いて高真空排気(1×10−4Pa〜5×10−7Pa程度まで)する
ことが好ましい。又は、ターボ分子ポンプとコールドトラップを組み合わせて排気系から
チャンバー内に気体が逆流しないようにしておくことが好ましい。
高真空排気するのみならずスパッタリングガスの高純度化も必要である。スパッタリング
ガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃
以下、より好ましくは−100℃以下にまで高純度化したガスを用いることで酸化物半導
体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ィクル数の低減の観点から、インジウムを含むターゲットを用いることが好ましい。また
、ガリウムの原子数比が比較的小さい酸化物ターゲットを用いることが好ましい。なぜな
ら、インジウムを含むターゲットを用いることで、ターゲットの導電率を高めることがで
き、DC放電及びAC放電が容易となり、大面積の基板へ対応しやすくなるためである。
これにより、半導体装置の生産性を高めることができる。
は窒素及び酸素雰囲気で、プラズマ処理を行ってもよい。これにより、少なくとも酸化物
半導体膜126aの酸素欠損を低減することができる。
当該レジストマスクを利用して酸化物半導体膜126a及び酸化物膜126bの一部をエ
ッチングし、酸化物半導体膜106a及び酸化物膜106bを含む多層膜106を形成す
る(図6(A)参照)。当該エッチングは、上記のようにウェットエッチングとする。当
該ウェットエッチングを行うことで、多層膜106を、異なる2つのテーパ角を有するテ
ーパ形状とすることができる。
下、好ましくは300℃以上500℃以下で行えばよい。第1の加熱処理の雰囲気は、不
活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気
、又は減圧状態で行う。又は、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理
した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上又は10%
以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、酸化物半導体膜1
06aの結晶性を高め、さらにゲート絶縁膜112及び多層膜106から水、水素、窒素
、及び炭素などの不純物を除去することができる。
一方で行うことができる。
電極116a及びドレイン電極116bとなる導電膜は、ソース電極116a及びドレイ
ン電極116bとして示した導電膜をスパッタリング法、CVD法、MBE法、ALD法
又はPLD法を用いて成膜すればよい。
テン層と、タングステン層上に設けられた銅層を含む多層膜を成膜すればよい。
し、ソース電極116a及びドレイン電極116bを形成する(図6(B)参照)。ソー
ス電極116a及びドレイン電極116bとなる導電膜として、タングステン層と、タン
グステン層上に設けられた銅層を含む多層膜を用いた場合、同一のフォトマスクを用いて
当該多層膜をエッチングすることができる。タングステン層及び銅層を一度にエッチング
しても、酸化物半導体膜106a上に酸化物膜106bが設けられることにより、酸化物
半導体膜106aと酸化物膜106bとの間における銅濃度を1×1019atoms/
cm3未満、2×1018atoms/cm3未満、又は2×1017atoms/cm
3未満とすることができるため、銅によるトランジスタの電気特性の劣化が起こらない。
そのため、工程の自由度が高くなり、トランジスタの生産性を高めることができる。
参照して行えばよい。第2の加熱処理により、多層膜106から水素や水などの不純物を
除去することができる。水素は多層膜106中で特に移動しやすいため、第2の加熱処理
によって低減しておくとトランジスタに安定した電気特性を付与することができる。なお
、水も水素を含む化合物であるため、酸化物半導体膜106a中で不純物となり得る。
る多層膜106に低抵抗領域106c及び低抵抗領域106dを形成することができる。
くでき、かつ酸化物半導体膜106a、酸化物膜106b、及び酸化物半導体膜106a
と酸化物膜106bとの界面における不純物濃度を低減することができる。
縁膜118として上記列挙した絶縁膜をスパッタリング法、CVD法、MBE法、ALD
法又はPLD法を用いて成膜すればよい。
する。まず、第1の酸化シリコン膜118aを成膜する。次に、第2の酸化シリコン膜1
18bを成膜する。次に、第2の酸化シリコン膜118bに酸素イオンを添加する処理を
行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置又はプラズマ処理装
置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピン
グ装置を用いてもよい。酸素イオンの原料として、16O2もしくは18O2などの酸素
ガス、亜酸化窒素ガス又はオゾンガスなどを用いればよい。次に、窒化シリコン膜118
cを成膜することで、保護絶縁膜118を形成すればよい。
膜すると好ましい。具体的には、基板温度を180℃以上400℃以下、好ましくは20
0℃以上370℃以下とし、シリコンを含む堆積性ガス及び酸化性ガスを用いて圧力20
Pa以上250Pa以下、好ましくは40Pa以上200Pa以下として、電極に高周波
電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例として
は、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、
酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
で、第1の酸化シリコン膜118a中の水素含有量を低減し、かつダングリングボンドを
低減することができる。
、第1の酸化シリコン膜118aは、ESRにてg値が2.001の信号に由来するスピ
ンの密度が3×1017spins/cm3以下、又は5×1016spins/cm3
以下とすることができる。
体的には、基板温度を160℃以上350℃以下、好ましくは180℃以上260℃以下
とし、シリコンを含む堆積性ガス及び酸化性ガスを用いて圧力100Pa以上250Pa
以下、好ましくは100Pa以上200Pa以下として、電極に0.17W/cm2以上
0.5W/cm2以下、好ましくは0.25W/cm2以上0.35W/cm2以下の高
周波電力を供給することで成膜すればよい。
、ガスの酸化が進むため、過剰酸素を含む第2の酸化シリコン膜118bを成膜すること
ができる。
は、基板温度を180℃以上400℃以下、好ましくは200℃以上370℃以下とし、
シリコンを含む堆積性ガス、窒素ガス及びアンモニアガスを用いて圧力20Pa以上25
0Pa以下、好ましくは40Pa以上200Pa以下として、高周波電力を供給すること
で成膜すればよい。
50倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガス及
び窒素ガスの分解を促すことができる。これは、アンモニアガスがプラズマエネルギー及
び熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆
積性ガスの結合、及び窒素ガスの結合の分解に寄与するためである。
コン膜118cを成膜することができる。また、水素の含有量が少ないため、緻密となり
、水素、水及び酸素を透過しない、又はほとんど透過しない窒化シリコン膜118cとす
ることができる。
参照して行えばよい。第3の加熱処理により、ゲート絶縁膜112又は/及び保護絶縁膜
118から過剰酸素が放出され、多層膜106の酸素欠損を低減することができる。なお
、多層膜106中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移
動する。
。
ここでは、図1に示したトランジスタの変形例であるトランジスタについて図7を用い
て説明する。
ンジスタの上面図を示す。図7(A)において、一点鎖線A1−A2に対応する断面図を
図7(B)に示す。また、図7(A)において、一点鎖線A3−A4に対応する断面図を
図7(C)に示す。なお、図7(A)において、図面の明瞭化のために当該トランジスタ
の構成要素の一部(ゲート絶縁膜、及び保護絶縁膜など)を省略している。
及びドレイン電極116bの上面、並びに多層膜106の上面に酸化物膜107が接して
設けられている点について異なる。
とができ、酸化物膜106bに適用できる方法を用いて成膜することができる。なお、図
7に示すトランジスタのその他の構成要素は、図1に示すトランジスタと同じであり、上
記を適宜参照することができる。
に酸化物膜106b及び酸化物膜107が設けられる構造であるため、保護絶縁膜118
との界面近傍に形成される不純物や欠陥に起因したトラップ準位を、より酸化物半導体膜
106aから遠ざけることができる。つまり、EcS1とEcS2とのエネルギー差が小
さい場合でも、酸化物半導体膜106aの電子が該エネルギー差を越えてトラップ準位に
達することを抑制することができる。従って、図7に示すトランジスタは、よりトランジ
スタのしきい値電圧の変動が低減された、安定な電気特性を有するトランジスタである。
参照することができる。
6a(特にチャネル領域)において、不純物及びキャリア密度が低減されていることから
安定した電気特性を有する。
本実施の形態では、本発明の一態様であり、実施の形態1の構造とは一部異なるトラン
ジスタについて説明する。
本項では、トップゲート型トランジスタについて説明する。ここでは、トップゲート型
トランジスタの一種であるトップゲートトップコンタクト構造(TGTC構造)のトラン
ジスタについて図8を用いて説明する。
トランジスタの上面図を示す。図8(A)において、一点鎖線B1−B2に対応する断面
図を図8(B)に示す。また、図8(A)において、一点鎖線B3−B4に対応する断面
図を図8(C)に示す。
地絶縁膜202上に設けられた酸化物膜206c、酸化物膜206c上に設けられた酸化
物半導体膜206a、酸化物半導体膜206a上に設けられた酸化物膜206bを含む多
層膜206と、下地絶縁膜202及び多層膜206上に設けられたソース電極216a及
びドレイン電極216bと、多層膜206、ソース電極216a及びドレイン電極216
b上に設けられたゲート絶縁膜212と、ゲート絶縁膜212上に設けられたゲート電極
204と、ゲート絶縁膜212及びゲート電極204上に設けられた保護絶縁膜218と
、を有する。なお、トランジスタは、下地絶縁膜202及び保護絶縁膜218の一方又は
双方は有していなくてもよい。
、多層膜206の一部から酸素を奪い、又は混合層を形成し、多層膜206中に低抵抗領
域206d及び低抵抗領域206eを形成することがある。低抵抗領域206d及び低抵
抗領域206eは、図8(B)において、多層膜206中のソース電極216a及びドレ
イン電極216bと接する界面近傍の領域(多層膜206の破線とソース電極216a及
びドレイン電極216bの間の領域)となる。低抵抗領域206d及び低抵抗領域206
eの一部又は全部はソース領域及びドレイン領域として機能する。
ドレイン電極216bとの間隔をチャネル長という。ただし、トランジスタが、ソース領
域及びドレイン領域を含む場合、ゲート電極204と重なる領域において、ソース領域と
ドレイン領域との間隔をチャネル長といってもよい。
つソース電極216aとドレイン電極216bとに挟まれる領域をいう。また、チャネル
領域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チ
ャネル領域は、チャネル形成領域中の酸化物半導体膜206aの一部分である。
多層膜206は、酸化物半導体膜206aの上下に酸化物膜206bと、酸化物膜206
cが積層された構造である。酸化物半導体膜206aの下面とは、酸化物半導体膜206
aの基板200側の面、又は酸化物膜206cとの境界面に相当する。酸化物膜206b
の下面とは、酸化物膜206bの基板200側の面、又は酸化物半導体膜206aとの境
界面に相当する。酸化物膜206cの下面とは、酸化物膜206cの基板200側の面、
又は酸化物膜206cのゲート絶縁膜112に接する面に相当する。なお、多層膜206
の積層構造は、STEM(Scanning Transmission Electr
on Microscopy)を用いて観察することによって、その境界を確認すること
ができる。しかし、酸化物半導体膜206a、酸化物膜206b及び酸化物膜206cに
用いる材料によっては、当該境界を明確に確認できない場合がある。
物半導体膜を用いることができる。酸化物膜206bは、実施の形態1の酸化物膜106
bに適用できる酸化物膜を用いることができる。酸化物膜206cは、実施の形態1の酸
化物膜106bに適用できる酸化物膜を用いることができる。
ましくは、酸化物膜206b及び酸化物膜206cもテーパ形状を有する。また、少なく
とも酸化物半導体膜206aのテーパ形状は、酸化物膜206bのテーパ形状及び酸化物
膜206cのテーパ形状と異なっていることが好ましい。酸化物膜206bと酸化物膜2
06cのテーパ形状は同じであっても、異なっていてもよい。
半導体膜206aの側面とでなす角度を第1の角度θ1とし、酸化物膜206bにおいて
酸化物膜206bの下面と酸化物膜206bの側面とでなす角度を第2の角度θ2とし、
酸化物膜206cにおいて酸化物膜206cの下面と酸化物膜206cの側面とでなす角
度を第3の角度θ3とした場合、第1の角度θ1は鋭角とし、第2の角度θ2及び第3の
角度θ3は鋭角、又は垂直とすることができる。
とも第1の角度θ1は、第2の角度θ2及び第3の角度θ3よりも小さいことが好ましい
(図9参照)。
度であってもよい。例えば、酸化物膜206b及び酸化物膜206cを同じ種類の酸化物
膜とすることで、第2の角度θ2及び第3の角度θ3を同じ角度にすることができる。
とが好ましい。第2の角度θ2及び第3の角度θ3は、10°以上90°未満とし、30
°以上70°以下とすることが好ましい。
効果を得ることができる。多層膜206について、一定のテーパ角を有するテーパ形状に
比べて、異なるテーパ角を有するテーパ形状とすることで、ソース電極216a及びドレ
イン電極216bとの接触面積を拡大させることができる。従って、多層膜206と、ソ
ース電極216a及びドレイン電極216bとの接触抵抗が低減し、トランジスタのオン
電流を増大させることができる。
酸化物膜206b、酸化物膜206cとソース電極216a及びドレイン電極216bと
の接触面積を小さくすることができ、酸化物膜206b及び酸化物膜206cに形成され
る低抵抗領域を小さくすることができる。これにより、酸化物膜206b及び酸化物膜2
06cの一方又は双方の低抵抗化を抑制しソース電極216a及びドレイン電極216b
の間におけるリークパスの発生を抑制しつつ、チャネル領域として機能する酸化物半導体
膜206aに効果的に低抵抗領域を形成することができ、トランジスタのオン電流の増大
と、トランジスタのオフ電流の低減とを両立させることができる。
06cの上端及び酸化物半導体膜206aの下端は、略一致している(図9参照)。つま
り、多層膜206には、酸化物半導体膜206a、酸化物膜206b、及び酸化物膜20
6cのうち2つ以上の膜で形成される大きな段差213及び大きな段差214を有してい
ない(図32(A)、(B)参照)。そのため、多層膜206上に設けられる膜(例えば
、ソース電極216a及びドレイン電極216bに加工される導電膜)の段切れを抑制す
ることができ、電気特性が良好なトランジスタを作製することができる。なお、酸化物半
導体膜206aの上端及び酸化物膜206bの下端、並びに酸化物膜206cの上端及び
酸化物半導体膜206aの下端は、略一致しているとは、酸化物膜206bの下端の酸化
物半導体膜206aの上端からの距離L1、酸化物膜206cの上端の酸化物半導体膜2
06aの下端からの距離L2が30nm以下、好ましくは10nm以下であることをいう
(図32(A)、(B)参照)。
ング速度が違うことを利用することで形成できる。特に、上記テーパ形状は、酸化物半導
体膜206aのエッチング速度を、酸化物膜206bのエッチング速度及び酸化物膜20
6cのエッチング速度よりも遅くすることで形成することができる。
ング速度を酸化物膜206cのエッチング速度よりも遅くすればよい。また、第2の角度
θ2を第3の角度θ3よりも大きくする場合は、酸化物膜206bのエッチング速度を酸
化物膜206cのエッチング速度よりも速くすればよい。
いたウェットエッチングによって形成することができる。また、当該ウェットエッチング
の詳細は、実施の形態1を参照できる。また、第2の角度θ2及び第3の角度θ3を第1
の角度θ1よりも大きくすることで、当該ウェットエッチングにおいて、エッチャントに
曝される面積をできるだけ小さくすることができる。また、第2の角度θ2及び第3の角
度θ3を第1の角度θ1よりも大きくすることで、エッチャントによる汚染や欠陥の生成
によって、酸化物膜206b及び酸化物膜206cに形成される低抵抗領域を小さくする
ことができる。
ように、トランジスタの歩留まりの低下を抑制し、電気特性の良好なトランジスタを生産
性高く作製することができる。
n−Ga−Zn酸化物を用い、酸化物膜206b及び酸化物膜206cとしてエネルギー
ギャップが3.5eVであるIn−Ga−Zn酸化物とする。エネルギーギャップは、分
光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測
定した。
ャルともいう。)は、8eVであった。また、酸化物膜206b及び酸化物膜206cの
イオン化ポテンシャルは、8.2eVであった。なお、真空準位と価電子帯上端のエネル
ギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoele
ctron Spectroscopy)装置(PHI社 VersaProbe)を用
いて測定した。
ともいう。)は、4.85eVであった。酸化物膜206b及び酸化物膜206cの電子
親和力は4.7eVであった。
、酸化物膜206b及び酸化物膜206cのそれぞれに酸化シリコン膜(下地絶縁膜20
2及びゲート絶縁膜212)を接して設けた場合について説明する。ここで、EcI1は
酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物半導体膜206aの
伝導帯下端のエネルギーを示し、EcS2は酸化物膜206bの伝導帯下端のエネルギー
を示し、EcS3は酸化物膜206cの伝導帯下端のエネルギーを示し、EcI2は酸化
シリコン膜の伝導帯下端のエネルギーを示す。
206cにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言する
と、連続的に変化するともいうことができる。これは、酸化物膜206b及び酸化物膜2
06cは、酸化物半導体膜206aと共通の元素を含み、酸化物半導体膜206a及び酸
化物膜206b間と、酸化物半導体膜206a及び酸化物膜206c間とで、酸素が相互
に移動することによって混合層が形成されるためであるということができる。
多層膜206を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜206aに
形成されることがわかる。なお、多層膜206は伝導帯下端のエネルギーが連続的に変化
しているため、酸化物半導体膜206a及び酸化物膜206bと、酸化物半導体膜206
a及び酸化物膜206cとが連続接合している、ともいえる。
なる酸化物膜とすることにより、多層膜206のバンド構造を当該伝導帯下端のエネルギ
ーの大小関係に応じて変化させることができる。
物を用いることで、図10(B)に示すバンド構造を有する多層膜206を形成できる。
物を用いることで、図10(C)に示すバンド構造を有する多層膜206を形成できる。
も、チャネル領域は酸化物半導体膜206aに形成される。
因したトラップ準位が形成され得るものの、酸化物膜206bが設けられることにより、
酸化物半導体膜206aと当該トラップ準位とを遠ざけることができる。ただし、EcS
1とEcS2とのエネルギー差が小さい場合、酸化物半導体膜206aの電子が該エネル
ギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されること
で、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向
にシフトしてしまう。
したトラップ準位が形成され得るものの、酸化物半導体膜206aと当該トラップ準位と
を遠ざけることができる。ただし、EcS1とEcS3とのエネルギー差が小さい場合、
酸化物半導体膜206aの電子が該エネルギー差を越えてトラップ準位に達することがあ
る。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、
トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
ー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタ
のしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。
基板200は、基板100についての記載を参照できる。また、ソース電極216a及び
ドレイン電極216bは、ソース電極116a及びドレイン電極116bについての記載
を参照できる。また、ゲート絶縁膜212は、ゲート絶縁膜112についての記載を参照
できる。また、ゲート電極204は、ゲート電極104についての記載を参照できる。ま
た、保護絶縁膜218は、保護絶縁膜118についての記載を参照できる。
も外側まで形成されているが、上方からの光によって多層膜206中でキャリアが生成さ
れることを抑制するために、ゲート電極204の幅を多層膜206の幅より大きく形成し
てもよい。
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化
タンタルを一種以上含む絶縁膜を、単層で、又は積層で用いることができる。
とした積層構造としてもよい。この場合、酸化シリコン膜は酸化窒化シリコン膜としても
よい。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。酸化シリコン膜は、欠
陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ESRにてg値が2.
001の信号に由来するスピンの密度が3×1017spins/cm3以下、好ましく
は5×1016spins/cm3以下である酸化シリコン膜を用いる。窒化シリコン膜
は水素及びアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放
出量は、TDS分析にて測定すればよい。また、窒化シリコン膜は、水素、水及び酸素を
透過しない、又はほとんど透過しない窒化シリコン膜を用いる。
1の酸化シリコン膜とし、3層目を第2の酸化シリコン膜とした積層構造としてもよい。
この場合、第1の酸化シリコン膜又は/及び第2の酸化シリコン膜は酸化窒化シリコン膜
としてもよい。また、窒化シリコン膜は窒化酸化シリコン膜としてもよい。第1の酸化シ
リコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ESR
にてg値が2.001の信号に由来するスピンの密度が3×1017spins/cm3
以下、好ましくは5×1016spins/cm3以下である酸化シリコン膜を用いる。
第2の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水
素及びアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、
水素、水及び酸素を透過しない、又はほとんど透過しない窒化シリコン膜を用いる。
する場合、酸化物半導体膜206aの酸素欠損を低減することができる。
a(特にチャネル領域)の不純物及びキャリア密度が低減されていることにより、安定し
た電気特性を有し、高い電界効果移動度を有する。
ここで、トランジスタの作製方法について図11及び図12を用いて説明する。
膜をスパッタリング法、CVD法、MBE法、ALD法又はPLD法を用いて成膜すれば
よい。
の成膜方法は、実施の形態1の酸化物膜106bについての記載を参照できる。なお、酸
化物膜206cは、CAAC−OS又は非晶質となるように成膜する。酸化物膜206c
がCAAC−OS又は非晶質であると、酸化物半導体膜206aとなる酸化物半導体膜2
26aがCAAC−OSとなりやすい。
物半導体膜226aの成膜方法は、実施の形態1の酸化物半導体膜106aについての記
載を参照できる。
の成膜方法は、実施の形態1の酸化物膜106bについての記載を参照できる(図11(
A)参照)。
化物膜206bを連続接合させるために、酸化物膜226c、酸化物半導体膜226a、
及び酸化物膜226bは、各膜を大気に触れさせることなく連続して積層することが好ま
しい。
ッチングし、酸化物膜206c、酸化物半導体膜206a及び酸化物膜206bを含む多
層膜206を形成する(図11(B)参照)。なお、当該エッチングは上記を参照できる
。
下、好ましくは300℃以上500℃以下で行えばよい。第1の加熱処理の雰囲気は、不
活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気
、又は減圧状態で行う。又は、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理
した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上又は10%
以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、酸化物半導体膜2
26aの結晶性を高め、さらに下地絶縁膜202、多層膜206から水、水素、窒素、及
び炭素などの不純物を除去することができる。
一方で行うことができる。
電極216a及びドレイン電極216bとなる導電膜の成膜方法は、実施の形態1のソー
ス電極116a及びドレイン電極116bについての記載を参照できる。
し、ソース電極216a及びドレイン電極216bを形成する(図11(C)参照)。
参照して行えばよい。第2の加熱処理により、多層膜206から水、水素、窒素、及び炭
素などの不純物を除去することができる。
る多層膜206に低抵抗領域206d及び低抵抗領域206eを形成することができる。
膜方法は、実施の形態1のゲート絶縁膜112についての記載を参照する。
膜の一部をエッチングし、ゲート電極204を形成する(図12(B)参照)。ゲート電
極204の成膜方法及びエッチング工程は、実施の形態1のゲート電極104についての
記載を参照できる。
は、保護絶縁膜118についての記載を参照する。
ここでは、図8に示したトランジスタの変形例であるトランジスタについて図13を用
いて説明する。
トランジスタの上面図を示す。図13(A)において、一点鎖線B1−B2に対応する断
面図を図13(B)に示す。また、図13(A)において、一点鎖線B3−B4に対応す
る断面図を図13(C)に示す。なお、図13(A)において、図面の明瞭化のために当
該トランジスタの構成要素の一部(ゲート絶縁膜、及び保護絶縁膜など)を省略している
。
おいて酸化物膜206cを有していない点について異なる。つまり、図13に示すトラン
ジスタにおける多層膜206は、酸化物半導体膜206a及び酸化物膜206bである。
なお、図13に示すトランジスタのその他の構成要素は、図8に示すトランジスタと同じ
であり、上記を適宜参照することができる。
には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜206bが
設けられることにより、酸化物半導体膜206aと当該トラップ準位とを遠ざけることが
できる。従って、図13に示すトランジスタは、トランジスタのしきい値電圧の変動が低
減された、安定な電気特性を有するトランジスタである。
ジスタの記載を適宜参照することができる。
ここでは、図8に示したトランジスタの変形例であるトランジスタについて図14を用
いて説明する。
トランジスタの上面図を示す。図14(A)において、一点鎖線B1−B2に対応する断
面図を図14(B)に示す。また、図14(A)において、一点鎖線B3−B4に対応す
る断面図を図14(C)に示す。なお、図14(A)において、図面の明瞭化のために当
該トランジスタの構成要素の一部(ゲート絶縁膜、及び保護絶縁膜など)を省略している
。
おいて酸化物膜206bを有していない点について異なる。つまり、図14に示すトラン
ジスタにおける多層膜206は、酸化物膜206c及び酸化物半導体膜206aである。
また、ソース電極216a及びドレイン電極216bの上面、並びに多層膜206の上面
に酸化物膜207が接して設けられている点について異なる。
を用いることができ、酸化物膜106bに適用できる方法を用いて成膜することができる
。なお、図14に示すトランジスタのその他の構成要素は、図8に示すトランジスタと同
じであり、上記を適宜参照することができる。
間に酸化物膜207が設けられる構造であるため、酸化物膜207とゲート絶縁膜212
との界面近傍に形成される不純物や欠陥に起因したトラップ準位を、酸化物半導体膜10
6aから遠ざけることができる。従って、図14に示すトランジスタは、トランジスタの
しきい値電圧の変動が低減された、安定な電気特性を有するトランジスタである。
ジスタの記載を適宜参照することができる。
例えば、図8に示したトランジスタにおいて、ソース電極212a及びドレイン電極21
2bの上面、並びに多層膜206の上面と、ゲート絶縁膜212との間に、図14に示し
たトランジスタの酸化物膜207を設けた構造のトランジスタも本発明の一態様に含まれ
る。
212と間に酸化物膜206b及び酸化物膜207が設けられる構造とすることができる
ため、酸化物膜207とゲート絶縁膜212との界面近傍に形成される不純物や欠陥に起
因したトラップ準位を、より酸化物半導体膜206aから遠ざけることができる。つまり
、EcS1とEcS2とのエネルギー差が小さい場合でも、酸化物半導体膜206aの電
子が該エネルギー差を越えてトラップ準位に達することを抑制することができる。従って
、よりトランジスタのしきい値電圧の変動が低減された、安定な電気特性を有するトラン
ジスタを得ることができる。
化物半導体膜206a、酸化物膜206b及び酸化物膜206cを有する多層膜206に
置き換えたトランジスタも本発明の一態様に含まれる。
酸化物半導体膜106a、206a(特にチャネル領域)において、不純物及びキャリア
密度が低減されていることから安定した電気特性を有する。
本実施の形態では、上記実施の形態で記載したトランジスタを用いた半導体装置につい
て説明する。
ここでは、上記実施の形態で記載したトランジスタを用いた半導体装置の一つである表示
装置について説明する。
子(発光表示素子ともいう。)などを用いることができる。発光素子は、電流又は電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Elect
ro Luminescence)、有機ELなどを含む。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。
以下では、表示装置の一例としてEL素子を用いた表示装置及び液晶素子を用いた表示装
置について説明する。
コントローラを含むICなどを実装した状態にあるモジュールとを含む。
た、コネクター、例えばFPC、TCPが取り付けられたモジュール、TCPの先にプリ
ント配線板が設けられたモジュール又は表示素子にCOG方式によりIC(集積回路)が
直接実装されたモジュールも全て表示装置に含むものとする。
手段を設けることができる(図示せず)。例えば、接触によるセンシングによって行われ
る入力手段としては、抵抗膜方式、静電容量方式、赤外線方式、電磁誘導方式、表面弾性
波方式など、種々の方式のタッチセンサを用いることができる。また、非接触によるセン
シングによって行われる入力手段としては赤外線カメラなどを用いることで実施できる。
て設けてもよいし、以下に示す表示装置と一体として設けられた、いわゆるインセル方式
として設けてもよい。
ここでは、EL素子を用いた表示装置(EL表示装置ともいう。)について説明する。
シタ742と、発光素子719と、を有する。
と電気的に接続される。トランジスタ741のソースは発光素子719の一端と電気的に
接続される。トランジスタ741のドレインはキャパシタ742の他端と電気的に接続さ
れ、電源電位VDDが与えられる。スイッチ素子743の他端は信号線744と電気的に
接続される。発光素子719の他端は定電位が与えられる。なお、定電位は接地電位GN
D又はそれより小さい電位とする。
トランジスタは、安定した電気特性を有する。そのため、表示品位の高いEL表示装置と
することができる。
ることで、画素の面積を小さくでき、解像度の高いEL表示装置とすることができる。ま
た、スイッチ素子743として、上記実施の形態に記載したトランジスタを用いてもよい
。スイッチ素子743として当該トランジスタを用いることで、トランジスタ741と同
一工程によってスイッチ素子743を作製することができ、EL表示装置の生産性を高め
ることができる。
700と、シール材734と、駆動回路735と、駆動回路736と、画素737と、F
PC732と、を有する。シール材734は、画素737、駆動回路735及び駆動回路
736を囲むように基板100と基板700との間に設けられる。なお、駆動回路735
及び駆動回路736の一方又は双方をシール材734の外側に設けてもよい。
る。FPC732は、端子731を介して配線733aと接続される。なお、配線733
aは、ゲート電極104と同一層である。
られた例を示す。このような構造とすることで、キャパシタ742をトランジスタ741
のゲート電極、ゲート絶縁膜及びソース電極(ドレイン電極)と同一平面に形成すること
ができる。このように、トランジスタ741とキャパシタ742とを同一平面に設けるこ
とにより、EL表示装置の作製工程を短縮化し、生産性を高めることができる。
例を示す。そのため、トランジスタ741の各構成のうち、以下で特に説明しないものに
ついては、図1についての記載を参照する。
16aに達する開口部が設けられる。
絶縁膜118に設けられた開口部を介してトランジスタ741のソース電極116aと接
する。
が設けられる。
アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
えば、図16(C)に示すような構造とすればよい。図16(C)は、中間層785a、
発光層786a、中間層785b、発光層786b、中間層785c、発光層786c及
び中間層785dの順番で積層した構造である。このとき、発光層786a、発光層78
6b及び発光層786cに適切な発光色の発光層を用いると演色性の高い、又は発光効率
の高い、発光素子719を形成することができる。
いが、着色層を介して白色光を取り出す構造としてもよい。
ものではなく、適宜発光層の数及び中間層の数を変更することができる。例えば、中間層
785a、発光層786a、中間層785b、発光層786b及び中間層785cのみで
構成することもできる。また、中間層785a、発光層786a、中間層785b、発光
層786b、発光層786c及び中間層785dで構成し、中間層785cを省いた構造
としてもよい。
で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの
層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。
また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
は、可視光領域(例えば400nm〜800nmの波長範囲)における平均の透過率が7
0%以上、特に80%以上であることをいう。
Zn酸化物膜、酸化インジウム膜、酸化亜鉛膜及び酸化スズ膜などの酸化物膜を用いれば
よい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加されてもよい。ま
た、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を用いることも
できる。例えば5nmの膜厚を有するAg膜、Mg膜又はAg−Mg合金膜を用いてもよ
い。
、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコン又はニッケ
ルを含む膜を用いればよい。
電極781が可視光透過性を有する場合は、電極783が可視光を効率よく反射すると好
ましい。また、電極781が可視光を効率よく反射する場合は、電極783が可視光透過
性を有すると好ましい。
1と電極783を入れ替えてもよい。アノードとして機能する電極には、仕事関数の大き
い導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導
電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合に
は、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。
め、表示品位の高いEL表示装置を提供することができる。
の一例である。具体的には、FPC732と接続する配線が異なる。図17(A)では、
端子731を介してFPC732と配線733bが接続している。配線733bは、ソー
ス電極116a及びドレイン電極116bと同一層である。図17(B)では、端子73
1を介してFPC732と配線733cが接続している。配線733cは、電極781と
同一層である。
次に、液晶素子を用いた表示装置(液晶表示装置ともいう。)について説明する。
は、トランジスタ751と、キャパシタ752と、一対の電極間に液晶の充填された素子
(以下液晶素子ともいう)753とを有する。
れ、ゲートが走査線754に電気的に接続されている。
に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。な
お、上述のキャパシタ752の他方の電極が電気的に接続する配線に与えられる共通電位
と、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。
鎖線M−Nに対応する液晶表示装置の断面図を図19(A)に示す。図19(A)におい
て、FPC732は、端子731を介して配線733aと接続される。なお、配線733
aは、ゲート電極104と同一層である。
た例を示す。このような構造とすることで、キャパシタ752をトランジスタ751のゲ
ート電極、ゲート絶縁膜及びソース電極(ドレイン電極)と同一平面に作製することがで
きる。このように、トランジスタ751とキャパシタ752とを同一平面に設けることに
より、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
(A)においては、図1に示したトランジスタを適用した例を示す。そのため、トランジ
スタ751の各構成のうち、以下で特に説明しないものについては、図1についての記載
を参照する。
。従って、キャパシタ752に保持された電荷がリークしにくく、長期間に渡って液晶素
子753に印加される電圧を維持することができる。そのため、動きの少ない動画や静止
画の表示の際に、トランジスタ751をオフ状態とすることで、トランジスタ751の動
作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
スタ751のリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定され
る。トランジスタ751を用いることにより、各画素における液晶容量に対して1/3以
下、好ましくは1/5以下の容量の大きさを有するキャパシタを設ければ充分であるため
、画素における開口率を高めることができる。
116bに達する開口部が設けられる。
絶縁膜118に設けられた開口部を介してトランジスタ751のドレイン電極116bと
接する。
アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コ
レステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相など
を示す。
して機能する絶縁膜792及び絶縁膜794を設けない構成とすればよい。
、In−Sn酸化物膜、In−Zn酸化物膜、酸化インジウム膜、酸化亜鉛膜及び酸化ス
ズ膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fな
どが微量添加されてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜
30nm程度)を用いることもできる。
。電極791は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタ
ル又はタングステンを含む膜を用いればよい。
有する導電膜から選択して用いることができる。一方、液晶表示装置が反射型の場合、電
極791が可視光透過性を有する場合は、電極796が可視光を効率よく反射すると好ま
しい。また、電極791が可視光を効率よく反射する場合は、電極796が可視光透過性
を有すると好ましい。
1と電極796を入れ替えてもよい。
い。
ーサ795の形状は、柱状、球状など様々にとることができる。
が、液晶素子753となる。
してもよい。
の一例である。具体的には、FPC732と接続する配線が異なる。図19(B)では、
端子731を介してFPC732と配線733bが接続している。配線733bは、ソー
ス電極116a及びドレイン電極116bと同一層である。図19(C)では、端子73
1を介してFPC732と配線733cが接続している。配線733cは、電極791と
同一層である。
め、表示品位の高い液晶表示装置を提供することができる。また、トランジスタ751は
オフ電流を極めて小さくできるため、消費電力の小さい液晶表示装置を提供することがで
きる。
て直交に電圧を印加する縦電界方式、基板に対して平行に電圧を印加する横電界方式があ
る。具体的には、TNモード、VAモード、MVAモード、PVAモード、ASMモード
、TBAモード、OCBモード、FLCモード、AFLCモード、又はFFSモードなど
が挙げられる。
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
式(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、着色層を用いることなく、カラー表示を行うことがで
きる。
式などを用いる。また、カラー表示する際に画素で制御する色要素としては、RGB(R
は赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す
)、又はRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。な
お、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明は
カラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適
用することもできる。
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用
することができる。
動作について、図20、図21、図22及び図23(A)を用いて説明する。
のであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に
用いられる火災感知器なども火災報知器に含むものとする。
マイクロコンピュータ500は、警報装置の内部に設けられている。マイクロコンピュー
タ500は、高電位電源線VDDと電気的に接続されたパワーゲートコントローラ503
と、高電位電源線VDD及びパワーゲートコントローラ503と電気的に接続されたパワ
ーゲート504と、パワーゲート504と電気的に接続されたCPU(Central
Processing Unit)505と、パワーゲート504及びCPU505と電
気的に接続された検出部509と、が設けられる。また、CPU505には、揮発性記憶
部506と不揮発性記憶部507と、が含まれる。
接続されている。インターフェース508もCPU505と同様にパワーゲート504と
電気的に接続されている。インターフェース508のバス規格としては、例えば、I2C
バスなどを用いることができる。また、警報装置には、インターフェース508を介して
パワーゲート504と電気的に接続される発光素子530が設けられる。
無機EL素子、LEDなどを用いることができる。
ト504を制御する。パワーゲート504は、パワーゲートコントローラ503の制御に
従って、CPU505、検出部509及びインターフェース508に高電位電源線VDD
から供給される電源を供給又は遮断する。ここで、パワーゲート504としては、例えば
、トランジスタなどのスイッチング素子を用いることができる。
り、光量を測定する期間に検出部509、CPU505及びインターフェース508への
電源供給を行い、測定期間の合間には検出部509、CPU505及びインターフェース
508への電源供給を遮断することができる。このように警報装置を動作させることによ
り、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
用いられる、極めてオフ電流の低いトランジスタ、例えば上記実施の形態に記載したトラ
ンジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワー
ゲート504で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることがで
きる。
給してもよい。直流電源501の高電位側の電極は、高電位電源線VDDと電気的に接続
され、直流電源501の低電位側の電極は、低電位電源線VSSと電気的に接続される。
低電位電源線VSSはマイクロコンピュータ500に電気的に接続される。ここで、高電
位電源線VDDは、高電位Hが与えられている。また、低電位電源線VSSは、例えば接
地電位(GND)などの低電位Lが与えられている。
続された電極と、低電位電源線VSSに電気的に接続された電極と、当該電池を保持する
ことができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報
装置は、必ずしも直流電源501を設けなくてもよく、例えば、当該警報装置の外部に設
けられた交流電源から配線を介して電源を供給する構成としてもよい。
蓄電池、リチウムイオン電池、又はリチウムイオンバッテリーとも呼ぶ。)を用いること
もできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置で
は、火災に係る物理量を計測する。故に、検出部509には、火災に係る物理量として光
量を計測し、煙の存在を感知する。
ゲート504と電気的に接続されたアンプ512と、パワーゲート504及びCPU50
5と電気的に接続されたADコンバータ513と、を有する。発光素子530、光センサ
511、アンプ512及びADコンバータ513は、パワーゲート504が検出部509
に電源を供給したときに動作する。
を有し、ゲート絶縁膜407及びゲート電極409、n型の不純物領域411a、n型の
不純物領域411bを有するn型のトランジスタ519が形成されている。n型のトラン
ジスタ519は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能
である。従って、高速なアクセスが可能なCPUの揮発性記憶部を形成することができる
。なお、n型のトランジスタ519上には、絶縁膜415及び絶縁膜417が設けられる
。
クトプラグ419a及びコンタクトプラグ419bを形成し、絶縁膜417及びコンタク
トプラグ419a及びコンタクトプラグ419b上に溝部を有する絶縁膜421を設けて
いる。また、絶縁膜421の溝部に配線423a及び配線423bを形成する。また、絶
縁膜421、配線423a及び配線423b上にスパッタリング法、CVD法等により絶
縁膜420を形成し、当該絶縁膜420上に、溝部を有する絶縁膜422を形成する。絶
縁膜422の溝部に電極424を形成する。電極424は、第2のトランジスタ517の
バックゲート電極として機能する電極である。このような電極424を設けることにより
、第2のトランジスタ517のしきい値電圧の制御を行うことができる。
膜425を設けている。
。第2のトランジスタ517は、酸化物半導体膜206a及び酸化物膜206bを含む多
層膜206と、多層膜206上に接するソース電極216a、ドレイン電極216bと、
ゲート絶縁膜212と、ゲート電極204と、保護絶縁膜218を含む。また、光電変換
素子514と第2のトランジスタ517を覆う絶縁膜445が設けられ、絶縁膜445上
にドレイン電極216bに接して配線449を有する。配線449は、第2のトランジス
タ517のドレイン電極とn型のトランジスタ519のゲート電極409とを電気的に接
続するノードとして機能する。
のトランジスタ517と、第3のトランジスタと、n型のトランジスタ519と、を含む
。ここで光電変換素子514としては、例えば、フォトダイオードなどを用いることがで
きる。
他方は、第2のトランジスタ517のソース電極及びドレイン電極の一方に電気的に接続
される。第2のトランジスタ517のゲート電極は、電荷蓄積制御信号Txが与えられ、
ソース電極及びドレイン電極の他方は、容量素子の一対の電極の一方と、第1のトランジ
スタのソース電極及びドレイン電極の一方と、n型のトランジスタ519のゲート電極と
電気的に接続される(以下、当該ノードをノードFDと呼ぶ場合がある)。容量素子の一
対の電極の他方は、低電位電源線VSSと電気的に接続される。第1のトランジスタのゲ
ート電極は、リセット信号Resが与えられ、ソース電極及びドレイン電極の他方は、高
電位電源線VDDと電気的に接続される。n型のトランジスタ519のソース電極及びド
レイン電極の一方は、第3のトランジスタのソース電極及びドレイン電極の一方と、アン
プ512と電気的に接続される。また、n型のトランジスタ519のソース電極及びドレ
イン電極の他方は、高電位電源線VDDと電気的に接続される。第3のトランジスタのゲ
ート電極は、バイアス信号Biasが与えられ、ソース電極及びドレイン電極の他方は、
低電位電源線VSSと電気的に接続される。
寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
ランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては
、上述した酸化物半導体膜を含む多層膜を用いたトランジスタを用いることが好ましい。
このような構成とすることによりノードFDの電位を長時間保持することが可能となる。
25上に光電変換素子514が設けられている。
0上に接して設けられた第2のトランジスタ517のソース電極216a、電極216c
と、を有する。ソース電極216aは第2のトランジスタ517のソース電極又はドレイ
ン電極として機能する電極であり、光電変換素子514と第2のトランジスタ517とを
電気的に接続している。
には、ゲート絶縁膜212、保護絶縁膜218及び絶縁膜445が設けられている。また
、絶縁膜445上に配線456が設けられており、ゲート絶縁膜212、保護絶縁膜21
8及び絶縁膜445に設けられた開口を介して電極216cと接する。
16bと、配線456は、配線449と同様の工程で形成することができる。
ば、シリコンやゲルマニウムなどを用いることができる。半導体膜260にシリコンを用
いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウム
では吸収できる電磁波の波長が異なるため、半導体膜260にゲルマニウムを用いる構成
とすると、赤外線を検知するセンサとして用いることができる。
内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することがで
きる。
を組み合わせ、それらを1つのICチップに搭載したCPU505が用いられる。
図22は、上述したトランジスタを少なくとも一部に用いたCPUの具体的な構成を示す
ブロック図である。
hmetic logic unit、論理演算回路)、ALUコントローラ1192、
インストラクションデコーダ1193、インタラプトコントローラ1194、タイミング
コントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインタ
ーフェース1198(Bus I/F)、書き換え可能なROM1199、及びROMイ
ンターフェース1189(ROM I/F)を有している。基板1190は、半導体基板
、SOI基板、ガラス基板などを用いる。ROM1199及びROMインターフェース1
189は、別チップに設けてもよい。もちろん、図22(A)に示すCPUは、その構成
を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有
している。
ンデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、イン
タラプトコントローラ1194、レジスタコントローラ1197、タイミングコントロー
ラ1195に入力される。
ーラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種
制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御す
るための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のア
ドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう
。
92、インストラクションデコーダ1193、インタラプトコントローラ1194、及び
レジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号
CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記
各種回路に供給する。
レジスタ1196のメモリセルとして、上述したトランジスタを用いることができる。
1からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジ
スタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行う
か、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータ
の保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が
行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの
書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止すること
ができる。
電源電位VDD又は電源電位VSSの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図22(B)及び図22(C)の回路の説明を
行う。
ング素子に、上述したトランジスタを用いた記憶装置である。
複数有するメモリセル群1143とを有している。具体的に、各メモリセル1142には
、上述したトランジスタを用いることができる。メモリセル群1143が有する各メモリ
セル1142には、スイッチング素子1141を介して、ハイレベルの電源電位VDDが
供給されている。さらに、メモリセル群1143が有する各メモリセル1142には、信
号INの電位と、ローレベルの電源電位VSSの電位が与えられている。
おり、該トランジスタは、そのゲート電極層に与えられる信号SigAによりスイッチン
グが制御される。
構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子1141が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
有する各メモリセル1142への、ハイレベルの電源電位VDDの供給が制御されている
が、スイッチング素子1141により、ローレベルの電源電位VSSの供給が制御されて
いてもよい。
イッチング素子1141を介して、ローレベルの電源電位VSSが供給されている、記憶
装置の一例を示す。スイッチング素子1141により、メモリセル群1143が有する各
メモリセル1142への、ローレベルの電源電位VSSの供給を制御することができる。
イッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合
においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具
体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置へ
の情報の入力を停止している間でも、CPUの動作を停止することができ、それにより消
費電力を低減することができる。
Processor)、カスタムLSI、FPGA(Field Programmab
le Gate Array)等のLSIにも応用可能である。
図23(A)において、警報装置8100は、住宅用火災警報器であり、検出部と、マイ
クロコンピュータ8101を有している。マイクロコンピュータ8101には、上述した
トランジスタを用いたCPUが含まれる。
ナーには、上述したトランジスタを用いたCPUが含まれる。具体的に、室内機8200
は、筐体8201、送風口8202、CPU8203等を有する。図23(A)において
、CPU8203が、室内機8200に設けられている場合を例示しているが、CPU8
203は室外機8204に設けられていてもよい。又は、室内機8200と室外機820
4の両方に、CPU8203が設けられていてもよい。上述したトランジスタを用いたC
PUが含まれることで、エアコンディショナーを省電力化できる。
CPUが含まれる。具体的に、電気冷凍冷蔵庫8300は、筐体8301、冷蔵室用扉8
302、冷凍室用扉8303、CPU8304等を有する。図23(A)では、CPU8
304が、筐体8301の内部に設けられている。上述したトランジスタを用いたCPU
が含まれることで、電気冷凍冷蔵庫8300を省電力化できる。
には、二次電池9701が搭載されている。二次電池9701の電力は、制御回路970
2により出力が調整されて、駆動装置9703に供給される。制御回路9702は、図示
しないROM、RAM、CPU等を有する処理装置9704によって制御される。上述し
たトランジスタを用いたCPUが含まれることで、電気自動車9700を省電力化できる
。
を組み合わせて構成される。処理装置9704は、電気自動車9700の運転者の操作情
報(加速、減速、停止など)や走行時の情報(上り坂や下り坂等の情報、駆動輪にかかる
負荷情報など)の入力情報に基づき、制御回路9702に制御信号を出力する。制御回路
9702は、処理装置9704の制御信号により、二次電池9701から供給される電気
エネルギーを調整して駆動装置9703の出力を制御する。交流電動機を搭載している場
合は、図示していないが、直流を交流に変換するインバータも内蔵される。
物半導体膜の側面の形状について、図24乃至図30を用いて説明する。
、説明する。
(原子数比)である金属酸化物のスパッタリングターゲットを用いて形成された厚さ10
0nmのIn−Ga−Zn酸化物膜を、ガラス基板上に有する。試料2は、In:Ga:
Zn=1:3:2(原子数比)である金属酸化物のスパッタリングターゲットを用いて形
成された厚さ100nmのIn−Ga−Zn酸化物膜を、ガラス基板上に有する。
トをIn:Ga:Zn=1:1:1(原子数比)のターゲットとし、流量50sccmの
アルゴン及び流量50sccmの酸素をスパッタリングガスとしてスパッタリング装置の
反応室内に供給し、反応室内の圧力を0.6Paに制御し、5kWの直流電力を供給する
条件を用いた。なお、In−Ga−Zn酸化物膜を形成する際の基板温度を170℃とし
た。
トをIn:Ga:Zn=1:3:2(原子数比)のターゲットとし、スパッタリングガス
として90sccmのArと10sccmの酸素をスパッタリング装置の反応室内に供給
し、反応室内の圧力を0.3Paに制御し、5kWの直流電力を供給する条件を用いた。
なお、In−Ga−Zn酸化物膜を形成する際の基板温度を100℃とした。
した。当該ウェットエッチング工程において、第1のエッチング液乃至第3のエッチング
液の一を用いた。第1のエッチング液として、25℃の85重量%リン酸を用いた。第2
のエッチング液として、60℃のシュウ酸系水溶液(例えば、関東化学製ITO−07N
(5重量%以下のシュウ酸を含有する水溶液))を用いた。第3のエッチング液として、
30℃のリン酸系水溶液(例えば、和光純薬工業株式会社製の混酸アルミ液(72重量%
のリン酸、2重量%の硝酸、及び9.8重量%の酢酸を含有する水溶液))を用いた。
に示す。
(原子数比)を用いて形成されたIn−Ga−Zn酸化物膜(In−Ga−Zn−O(1
11)と示す。)を有する試料1は、第2のエッチング液であるシュウ酸系水溶液を用い
たエッチングにおいて、エッチング速度が速いことがわかる。
用いて形成されたIn−Ga−Zn酸化物膜(In−Ga−Zn−O(132)と示す。
)を有する試料2は、全てのエッチング液において、エッチング速度が同程度であること
がわかる。
体膜をエッチングしたときの、酸化物半導体膜の側面の形状について説明する。
第1のIn−Ga−Zn酸化物膜及び第2のIn−Ga−Zn酸化物膜が積層された2層
構造である。
n:Ga:Zn=1:1:1(原子数比)である金属酸化物のスパッタリングターゲット
を用いて、厚さ35nmの第1のIn−Ga−Zn酸化物膜を成膜した。次に、In:G
a:Zn=1:3:2(原子数比)である金属酸化物のスパッタリングターゲットを用い
て、厚さ20nmの第2のIn−Ga−Zn酸化物膜を成膜した。
成膜条件を用いて成膜された膜である。また、第2のIn−Ga−Zn酸化物膜は、試料
2のIn−Ga−Zn酸化物膜と同じ成膜条件を用いて成膜された膜である。
第1のエッチング液である25℃の85重量%リン酸を用いた。試料4は、エッチング液
として、第3のエッチング液である30℃のリン酸系水溶液を用いた。
酸化物膜乃至第3のIn−Ga−Zn酸化物膜が積層された3層構造である。
次に、酸化窒化シリコン膜上に積層構造の酸化物半導体膜を成膜した。次に、酸化窒化シ
リコン膜上に、In:Ga:Zn=1:3:2(原子数比)である金属酸化物のスパッタ
リングターゲットを用いて、厚さ5nmの第1のIn−Ga−Zn酸化物膜を成膜した。
次に、In:Ga:Zn=3:1:2(原子数比)である金属酸化物のスパッタリングタ
ーゲットを用いて、厚さ20nmの第2のIn−Ga−Zn酸化物膜を成膜した。次に、
In:Ga:Zn=1:1:1(原子数比)である金属酸化物のスパッタリングターゲッ
トを用いて、厚さ20nmの第3のIn−Ga−Zn酸化物膜を成膜した。次に、第3の
In−Ga−Zn酸化物膜上にCVD法により酸化窒化シリコン膜を成膜した。
をIn:Ga:Zn=1:3:2(原子数比)のターゲットとし、スパッタリングガスと
して90sccmのArと10sccmの酸素をスパッタリング装置の反応室内に供給し
、反応室内の圧力を0.6Paに制御し、5kWの直流電力を供給する条件を用いて形成
した。第2のIn−Ga−Zn酸化物膜は、スパッタリングターゲットをIn:Ga:Z
n=3:1:2(原子数比)のターゲットとし、スパッタリングガスとして50sccm
のArと50sccmの酸素をスパッタリング装置の反応室内に供給し、反応室内の圧力
を0.6Paに制御し、5kWの直流電力を供給する条件を用いて形成した。第3のIn
−Ga−Zn酸化物膜は、スパッタリングターゲットをIn:Ga:Zn=1:1:1(
原子数比)のターゲットとし、スパッタリングガスとして100sccmの酸素をスパッ
タリング装置の反応室内に供給し、反応室内の圧力を0.6Paに制御し、5kWの直流
電力を供給する条件を用いて形成した。なお、第1のIn−Ga−Zn酸化物膜乃至第3
のIn−Ga−Zn酸化物膜を形成する際の基板温度を170℃とした。
2のエッチング液である60℃のシュウ酸系水溶液を用いた。
酸化物膜及び第2のIn−Ga−Zn酸化物膜が積層された2層構造である。
コン膜上に、試料3及び試料4と同じ成膜条件を用いて、In:Ga:Zn=1:1:1
(原子数比)である金属酸化物のスパッタリングターゲットを用いて、厚さ35nmの第
1のIn−Ga−Zn酸化物膜を成膜した後、In:Ga:Zn=1:3:2(原子数比
)である金属酸化物のスパッタリングターゲットを用いて、厚さ20nmの第2のIn−
Ga−Zn酸化物膜を成膜した。次に、第2のIn−Ga−Zn酸化物膜上に酸化窒化シ
リコン膜を成膜した。
用いて積層構造の酸化物半導体膜をエッチングした。なお、エッチングガスとしてBCl
3を用いた。
sion Electron Microscopy)を用いて観察した。
(A)の模式図を図25(B)に示す。また、試料3の倍率15万倍のZコントラスト像
(ZC像)を図26に示す。
(A)の模式図を図27(B)に示す。
(A)の模式図を図28(B)に示す。試料5における積層構造の酸化物半導体膜の側面
付近の詳細を説明するため、試料5の倍率15万倍のZコントラスト像(ZC像)を図2
9(A)に示し、図29(A)の模式図を図29(B)に示す。
(A)の模式図を図30(B)に示す。
−Zn酸化物膜803が形成される。第1のIn−Ga−Zn酸化物膜803上に第2の
In−Ga−Zn酸化物膜805が形成される。第2のIn−Ga−Zn酸化物膜805
上にレジスト807が設けられる。
及び第2のIn−Ga−Zn酸化物膜805は、その濃淡の違いより、両者の境界を確認
することができる。つまり、本発明の一態様であるトランジスタにおいて、酸化物半導体
膜及び酸化物膜は共通の元素を含む場合であっても、その組成の違いにより、両者の境界
を確認することができる。
−Zn酸化物膜813が形成される。第1のIn−Ga−Zn酸化物膜813上に第2の
In−Ga−Zn酸化物膜815が形成される。第2のIn−Ga−Zn酸化物膜815
上にレジスト817が設けられる。
物膜803、813の側面とのなす角度を角度θ1とする。第1のIn−Ga−Zn酸化
物膜803、813及び第2のIn−Ga−Zn酸化物膜805、815の界面と、第2
のIn−Ga−Zn酸化物膜805、815の側面とのなす角度を角度θ2とする。図2
5及び図27に示すように、試料3及び試料4においては、角度θ1に対して、角度θ2
の方が大きいことがわかる。
コン膜823が形成される。酸化窒化シリコン膜823上に積層構造の酸化物半導体膜8
25が形成される。酸化窒化シリコン膜823及び積層構造の酸化物半導体膜825上に
酸化窒化シリコン膜827が形成される。なお、酸化窒化シリコン膜827には、低密度
領域829が形成される。
面と、積層構造の酸化物半導体膜825の側面とのなす角度を角度θ3とする。図29(
B)に示すように、試料5において、角度θ3は、鈍角である。なお、ZC像は原子番号
の違いによりコントラストが異なるため、積層構造の酸化物半導体膜825の側面には、
酸化物半導体膜と異なる組成の膜826が形成されていることがわかる。当該膜826を
エネルギー分散型X線分析(Energy dispersive X−ray spe
ctrometry:EDX)で分析したところ、タングステンが含まれることがわかっ
た。
膜833が形成される。酸化窒化シリコン膜833上に積層構造の酸化物半導体膜835
が形成される。酸化窒化シリコン膜833及び積層構造の酸化物半導体膜835上に酸化
窒化シリコン膜837が形成される。
面と、積層構造の酸化物半導体膜835の側面とのなす角度を角度θ4とする。図30(
B)に示すように、試料6において、角度θ4は、酸化物半導体膜の側面の位置によって
変化せず、略同一である。
チング法を利用することで、積層構造の酸化物半導体膜において、スパッタリングターゲ
ットとしてIn:Ga:Zn=1:1:1(原子数比)を用いて形成されたIn−Ga−
Zn酸化物膜の側面がIn−Ga−Zn酸化物膜の下地膜の界面となす角度θ1を、スパ
ッタリングターゲットとしてIn:Ga:Zn=1:3:2(原子数比)を用いて形成さ
れたIn−Ga−Zn酸化物膜の側面がIn−Ga−Zn酸化物膜の下地膜の界面となす
角度θ2よりも小さい形状にできることがわかる。
Claims (1)
- 酸化物半導体膜と、酸化物膜と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、を有し、
前記酸化物半導体膜は、In−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr、Sn、La、Ce、又はNd)を有し、
前記酸化物膜は、In−M−Zn酸化物(MはAl、Ga、Ge、Y、Zr、Sn、La、Ce、又はNd)を有し、
前記酸化物膜は、前記酸化物半導体膜よりもMに対するInの原子数比が小さく、
前記酸化物膜のMの原子数比は、前記酸化物膜のInの原子数比以上であり、
前記酸化物膜は、前記酸化物半導体膜の上面と接して設けられ、
前記酸化物半導体膜の上端と前記酸化物膜の下端が略一致し、
前記酸化物半導体膜と前記酸化物膜とは、前記ゲート絶縁膜を介して前記ゲート電極と重なる領域を有し、
前記酸化物半導体膜の下面と前記酸化物半導体膜の側面とは、第1の角度をなし、
前記酸化物膜の下面と前記酸化物膜の側面とは、第2の角度をなし、
前記第1の角度は、前記第2の角度よりも小さく、且つ鋭角であり、
前記ソース電極は、前記酸化物膜の上面に接する領域と、前記酸化物膜の側面に接する領域と、前記酸化物半導体膜の側面に接する領域と、を有し、
前記ドレイン電極は、前記酸化物膜の上面に接する領域と、前記酸化物膜の側面に接する領域と、前記酸化物半導体膜の側面に接する領域と、を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015000910A JP5948446B2 (ja) | 2012-11-16 | 2015-01-06 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012251794 | 2012-11-16 | ||
JP2012251794 | 2012-11-16 | ||
JP2015000910A JP5948446B2 (ja) | 2012-11-16 | 2015-01-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231888A Division JP6189182B2 (ja) | 2012-11-16 | 2013-11-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015122509A JP2015122509A (ja) | 2015-07-02 |
JP5948446B2 true JP5948446B2 (ja) | 2016-07-06 |
Family
ID=50727111
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231888A Active JP6189182B2 (ja) | 2012-11-16 | 2013-11-08 | 半導体装置 |
JP2015000910A Active JP5948446B2 (ja) | 2012-11-16 | 2015-01-06 | 半導体装置 |
JP2015096439A Active JP6082423B2 (ja) | 2012-11-16 | 2015-05-11 | 半導体装置の作製方法及び表示装置の作製方法 |
JP2017018436A Withdrawn JP2017120920A (ja) | 2012-11-16 | 2017-02-03 | 半導体装置 |
JP2017221635A Active JP6595563B2 (ja) | 2012-11-16 | 2017-11-17 | トランジスタ |
JP2019175097A Active JP6982040B2 (ja) | 2012-11-16 | 2019-09-26 | 半導体装置 |
JP2021188066A Active JP7285302B2 (ja) | 2012-11-16 | 2021-11-18 | 半導体装置 |
JP2023083998A Pending JP2023101608A (ja) | 2012-11-16 | 2023-05-22 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231888A Active JP6189182B2 (ja) | 2012-11-16 | 2013-11-08 | 半導体装置 |
Family Applications After (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015096439A Active JP6082423B2 (ja) | 2012-11-16 | 2015-05-11 | 半導体装置の作製方法及び表示装置の作製方法 |
JP2017018436A Withdrawn JP2017120920A (ja) | 2012-11-16 | 2017-02-03 | 半導体装置 |
JP2017221635A Active JP6595563B2 (ja) | 2012-11-16 | 2017-11-17 | トランジスタ |
JP2019175097A Active JP6982040B2 (ja) | 2012-11-16 | 2019-09-26 | 半導体装置 |
JP2021188066A Active JP7285302B2 (ja) | 2012-11-16 | 2021-11-18 | 半導体装置 |
JP2023083998A Pending JP2023101608A (ja) | 2012-11-16 | 2023-05-22 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (8) | US9087726B2 (ja) |
JP (8) | JP6189182B2 (ja) |
KR (7) | KR20140063444A (ja) |
CN (4) | CN103824886B (ja) |
TW (3) | TWI613813B (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153699B2 (en) * | 2012-06-15 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multiple oxide semiconductor layers |
KR102171650B1 (ko) | 2012-08-10 | 2020-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
TWI613813B (zh) * | 2012-11-16 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9263531B2 (en) | 2012-11-28 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film, film formation method thereof, and semiconductor device |
TWI582993B (zh) | 2012-11-30 | 2017-05-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9368636B2 (en) * | 2013-04-01 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers |
JP2015115469A (ja) * | 2013-12-12 | 2015-06-22 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 |
JP6676316B2 (ja) * | 2014-09-12 | 2020-04-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9991393B2 (en) * | 2014-10-16 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, module, and electronic device |
CN107210227B (zh) * | 2015-02-06 | 2021-03-16 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
US9601614B2 (en) * | 2015-03-26 | 2017-03-21 | Nxp Usa, Inc. | Composite semiconductor device with different channel widths |
US11189736B2 (en) * | 2015-07-24 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102554963B1 (ko) | 2015-10-29 | 2023-07-11 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102465381B1 (ko) * | 2015-12-14 | 2022-11-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN105655389B (zh) * | 2016-01-15 | 2018-05-11 | 京东方科技集团股份有限公司 | 有源层、薄膜晶体管、阵列基板、显示装置及制备方法 |
CN108474106B (zh) * | 2016-01-18 | 2021-02-26 | 株式会社半导体能源研究所 | 金属氧化物膜、半导体装置以及显示装置 |
JP6796086B2 (ja) | 2016-02-05 | 2020-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2017145943A1 (ja) * | 2016-02-24 | 2017-08-31 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
KR20230035146A (ko) * | 2016-04-13 | 2023-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터의 제작 방법 |
US10756118B2 (en) | 2016-11-30 | 2020-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, display module, and electronic device |
WO2018168639A1 (ja) * | 2017-03-14 | 2018-09-20 | シャープ株式会社 | 半導体装置およびその製造方法 |
US11545581B2 (en) * | 2019-08-02 | 2023-01-03 | South China University Of Technology | Metal oxide (MO) semiconductor and thin-film transistor and application thereof |
TWI667796B (zh) | 2017-05-31 | 2019-08-01 | 南韓商Lg顯示器股份有限公司 | 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置 |
CN109148592B (zh) | 2017-06-27 | 2022-03-11 | 乐金显示有限公司 | 包括氧化物半导体层的薄膜晶体管,其制造方法和包括其的显示设备 |
US11545580B2 (en) * | 2017-11-15 | 2023-01-03 | South China University Of Technology | Metal oxide (MO semiconductor and thin-film transistor and application thereof |
CN107978560B (zh) * | 2017-11-21 | 2019-12-03 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
JPWO2019111105A1 (ja) * | 2017-12-06 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作製方法 |
JP2019114751A (ja) * | 2017-12-26 | 2019-07-11 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 |
JP6706638B2 (ja) | 2018-03-07 | 2020-06-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
US11107929B2 (en) | 2018-12-21 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10978563B2 (en) | 2018-12-21 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
KR102205148B1 (ko) * | 2019-01-28 | 2021-01-20 | 연세대학교 산학협력단 | 이중 채널층을 구비한 박막 트랜지스터 및 그 제조 방법 |
CN110310985A (zh) * | 2019-07-05 | 2019-10-08 | 山东大学 | 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法 |
CN110299415A (zh) * | 2019-07-05 | 2019-10-01 | 山东大学 | 一种基于高介电常数栅介电层的铟铝锌氧化物薄膜晶体管及其全室温制备方法 |
KR20210051551A (ko) * | 2019-10-30 | 2021-05-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치 |
CN111090033A (zh) * | 2019-12-24 | 2020-05-01 | 淮安芯测半导体有限公司 | 一种半导体装置及其探针测试方法 |
JP7040555B2 (ja) * | 2020-04-15 | 2022-03-23 | セイコーエプソン株式会社 | 光学基板の製造方法 |
JP2023007092A (ja) | 2021-07-01 | 2023-01-18 | シャープディスプレイテクノロジー株式会社 | アクティブマトリクス基板およびその製造方法 |
WO2023184351A1 (zh) * | 2022-03-31 | 2023-10-05 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及显示面板 |
CN115347005B (zh) * | 2022-10-18 | 2023-03-24 | 广州华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (187)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5231325B2 (ja) | 1972-12-20 | 1977-08-13 | ||
JPS5052693A (ja) | 1973-09-10 | 1975-05-10 | ||
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3298974B2 (ja) | 1993-03-23 | 2002-07-08 | 電子科学株式会社 | 昇温脱離ガス分析装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
US6294799B1 (en) | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001223365A (ja) * | 2000-02-10 | 2001-08-17 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
JP4677654B2 (ja) | 2000-04-19 | 2011-04-27 | 日本電気株式会社 | 透過型液晶表示装置及びその製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2002373867A (ja) * | 2001-06-14 | 2002-12-26 | Idemitsu Kosan Co Ltd | 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
KR101017797B1 (ko) * | 2002-04-26 | 2011-02-28 | 도시바 모바일 디스플레이 가부시키가이샤 | El 표시 장치 및 el 표시 장치의 구동 방법 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7642573B2 (en) | 2004-03-12 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
KR20070116888A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 및 박막 트랜지스터 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
KR100623253B1 (ko) | 2004-04-16 | 2006-09-18 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자의 제조방법 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
JP5118811B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 発光装置及び表示装置 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
EP1815530B1 (en) | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006310372A (ja) * | 2005-04-26 | 2006-11-09 | Canon Inc | 半導体装置および、その製造方法 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101358954B1 (ko) | 2005-11-15 | 2014-02-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
KR101186297B1 (ko) | 2006-01-21 | 2012-09-27 | 아주대학교산학협력단 | ZnO 필름 및 이를 이용한 TFT의 제조방법 |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
TWI453915B (zh) * | 2007-09-10 | 2014-09-21 | Idemitsu Kosan Co | Thin film transistor |
KR101413655B1 (ko) * | 2007-11-30 | 2014-08-07 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조 방법 |
KR100961182B1 (ko) | 2007-12-17 | 2010-06-09 | 한국전자통신연구원 | 투명 전자 소자 및 그 제조 방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
US8093136B2 (en) | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
KR100941850B1 (ko) * | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
KR101468594B1 (ko) * | 2008-07-31 | 2014-12-04 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
KR101496150B1 (ko) * | 2008-08-19 | 2015-02-27 | 삼성전자주식회사 | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 |
US8129718B2 (en) | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
JP5417332B2 (ja) | 2008-08-29 | 2014-02-12 | 株式会社アルバック | 電界効果型トランジスタの製造方法 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5345359B2 (ja) | 2008-09-18 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
KR101623958B1 (ko) | 2008-10-01 | 2016-05-25 | 삼성전자주식회사 | 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5484853B2 (ja) | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8741702B2 (en) * | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2010047288A1 (en) | 2008-10-24 | 2010-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductordevice |
TWI606520B (zh) * | 2008-10-31 | 2017-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
KR20170021903A (ko) | 2008-11-07 | 2017-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
JP2010118407A (ja) * | 2008-11-11 | 2010-05-27 | Idemitsu Kosan Co Ltd | エッチング耐性を有する薄膜トランジスタ、及びその製造方法 |
CN101840936B (zh) | 2009-02-13 | 2014-10-08 | 株式会社半导体能源研究所 | 包括晶体管的半导体装置及其制造方法 |
TWI479574B (zh) * | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Tft陣列基板及其製造方法 |
KR20110011002A (ko) * | 2009-07-27 | 2011-02-08 | 삼성전자주식회사 | 웹 브라우징 방법 및 장치 |
CN105070761B (zh) * | 2009-07-31 | 2019-08-20 | 株式会社半导体能源研究所 | 显示装置 |
CN105428424A (zh) | 2009-09-16 | 2016-03-23 | 株式会社半导体能源研究所 | 晶体管及显示设备 |
JP5889791B2 (ja) | 2009-09-24 | 2016-03-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物tftの製造方法 |
CN105185837B (zh) | 2009-10-08 | 2018-08-03 | 株式会社半导体能源研究所 | 半导体器件、显示装置和电子电器 |
CN102484139B (zh) | 2009-10-08 | 2016-07-06 | 株式会社半导体能源研究所 | 氧化物半导体层及半导体装置 |
KR101073272B1 (ko) * | 2009-11-04 | 2011-10-12 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치의 제조 방법 |
KR101638977B1 (ko) * | 2009-11-13 | 2016-07-12 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
KR101396015B1 (ko) | 2009-11-28 | 2014-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5497417B2 (ja) * | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
JP2011150294A (ja) * | 2009-12-21 | 2011-08-04 | Canon Inc | 表示装置の駆動方法 |
EP2517245B1 (en) * | 2009-12-25 | 2019-07-24 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
KR101883629B1 (ko) | 2010-01-20 | 2018-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9391209B2 (en) | 2010-02-05 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN109560140A (zh) | 2010-02-05 | 2019-04-02 | 株式会社半导体能源研究所 | 半导体装置 |
KR101913657B1 (ko) | 2010-02-26 | 2018-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
JP5496745B2 (ja) * | 2010-03-31 | 2014-05-21 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
CN106098788B (zh) | 2010-04-02 | 2020-10-16 | 株式会社半导体能源研究所 | 半导体装置 |
WO2011125454A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5606787B2 (ja) * | 2010-05-18 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置 |
CN107195686B (zh) | 2010-07-02 | 2021-02-09 | 株式会社半导体能源研究所 | 半导体装置 |
US8422272B2 (en) | 2010-08-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
KR101809105B1 (ko) | 2010-08-06 | 2017-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 집적 회로 |
JP5626978B2 (ja) * | 2010-09-08 | 2014-11-19 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
US8766253B2 (en) | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101932576B1 (ko) | 2010-09-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US8912536B2 (en) * | 2010-11-19 | 2014-12-16 | Samsung Electronics Co., Ltd. | Transistors, methods of manufacturing the same and electronic devices including transistors |
TWI562379B (en) | 2010-11-30 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
JP2014507794A (ja) * | 2010-12-30 | 2014-03-27 | ジュスン エンジニアリング カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
TWI416737B (zh) * | 2010-12-30 | 2013-11-21 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
JP5897910B2 (ja) | 2011-01-20 | 2016-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE112012000601T5 (de) * | 2011-01-28 | 2014-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung |
US9799773B2 (en) | 2011-02-02 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and semiconductor device |
KR101844953B1 (ko) * | 2011-03-02 | 2018-04-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
WO2012144165A1 (ja) * | 2011-04-18 | 2012-10-26 | シャープ株式会社 | 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 |
US8901554B2 (en) | 2011-06-17 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including channel formation region including oxide semiconductor |
JP4982620B1 (ja) | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ |
JP4982619B1 (ja) * | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 |
CN103765596B (zh) * | 2011-08-11 | 2018-07-13 | 出光兴产株式会社 | 薄膜晶体管 |
JP5052693B1 (ja) | 2011-08-12 | 2012-10-17 | 富士フイルム株式会社 | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置 |
CN103229301B (zh) * | 2011-11-29 | 2017-02-08 | 株式会社日本有机雷特显示器 | 薄膜晶体管以及薄膜晶体管的制造方法 |
CN202443973U (zh) | 2012-02-28 | 2012-09-19 | 北京京东方光电科技有限公司 | 氧化物半导体薄膜晶体管与显示装置 |
TW201340329A (zh) * | 2012-03-28 | 2013-10-01 | Wintek Corp | 薄膜電晶體及其製作方法 |
JP6139187B2 (ja) * | 2012-03-29 | 2017-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20130111873A (ko) * | 2012-04-02 | 2013-10-11 | 단국대학교 산학협력단 | 박막 트랜지스터 표시판 제조 방법 |
KR101949225B1 (ko) * | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
WO2014065343A1 (en) * | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI613813B (zh) * | 2012-11-16 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
CN103000628B (zh) * | 2012-12-14 | 2015-04-22 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
-
2013
- 2013-11-04 TW TW106112788A patent/TWI613813B/zh active
- 2013-11-04 TW TW102139950A patent/TWI600157B/zh active
- 2013-11-04 TW TW106139021A patent/TWI661553B/zh active
- 2013-11-07 US US14/073,993 patent/US9087726B2/en active Active
- 2013-11-08 JP JP2013231888A patent/JP6189182B2/ja active Active
- 2013-11-13 KR KR1020130137736A patent/KR20140063444A/ko active Search and Examination
- 2013-11-15 CN CN201310572119.1A patent/CN103824886B/zh active Active
- 2013-11-15 CN CN201910045929.9A patent/CN110047937A/zh active Pending
- 2013-11-15 CN CN201710155210.1A patent/CN107068767A/zh active Pending
- 2013-11-15 CN CN202110701603.4A patent/CN113421929A/zh active Pending
-
2015
- 2015-01-06 JP JP2015000910A patent/JP5948446B2/ja active Active
- 2015-05-11 JP JP2015096439A patent/JP6082423B2/ja active Active
- 2015-06-08 US US14/733,489 patent/US9219165B2/en active Active
- 2015-10-08 US US14/878,399 patent/US9449819B2/en active Active
-
2016
- 2016-06-20 US US15/187,106 patent/US9812583B2/en active Active
-
2017
- 2017-02-03 JP JP2017018436A patent/JP2017120920A/ja not_active Withdrawn
- 2017-02-21 KR KR1020170023107A patent/KR102107592B1/ko active IP Right Grant
- 2017-10-17 US US15/785,562 patent/US10361318B2/en active Active
- 2017-11-17 JP JP2017221635A patent/JP6595563B2/ja active Active
-
2019
- 2019-07-18 US US16/515,283 patent/US10886413B2/en active Active
- 2019-09-26 JP JP2019175097A patent/JP6982040B2/ja active Active
-
2020
- 2020-04-27 KR KR1020200050672A patent/KR20200047486A/ko not_active Application Discontinuation
- 2020-10-06 US US17/063,748 patent/US11710794B2/en active Active
-
2021
- 2021-04-15 KR KR1020210049175A patent/KR20210043551A/ko not_active Application Discontinuation
- 2021-11-18 JP JP2021188066A patent/JP7285302B2/ja active Active
- 2021-12-24 KR KR1020210187006A patent/KR20220001507A/ko not_active IP Right Cessation
-
2022
- 2022-08-11 KR KR1020220100474A patent/KR20220116129A/ko not_active Application Discontinuation
-
2023
- 2023-03-10 KR KR1020230031756A patent/KR20230038452A/ko not_active IP Right Cessation
- 2023-05-22 JP JP2023083998A patent/JP2023101608A/ja active Pending
- 2023-06-08 US US18/207,176 patent/US20230317857A1/en active Pending
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6595563B2 (ja) | トランジスタ | |
JP6329762B2 (ja) | 半導体装置 | |
JP6395409B2 (ja) | 半導体装置およびその作製方法 | |
JP6376788B2 (ja) | 半導体装置およびその作製方法 | |
KR20240049257A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5948446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |