JP2011150294A - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2011150294A JP2011150294A JP2010256309A JP2010256309A JP2011150294A JP 2011150294 A JP2011150294 A JP 2011150294A JP 2010256309 A JP2010256309 A JP 2010256309A JP 2010256309 A JP2010256309 A JP 2010256309A JP 2011150294 A JP2011150294 A JP 2011150294A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- emitting element
- transistor
- switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000008859 change Effects 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 47
- 230000006866 deterioration Effects 0.000 abstract description 24
- 238000012937 correction Methods 0.000 abstract description 10
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000005401 electroluminescence Methods 0.000 description 72
- 230000007423 decrease Effects 0.000 description 20
- 238000005070 sampling Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 発光素子の輝度低下を補償するために、各画素のアノード電圧を検出して画像データを補正すると、全画素の補正データを記憶するメモリと補正回路が必要となる。
【解決手段】 発光素子、ゲート電圧によって電源線から前記発光素子の電極端子に供給する電流を決定するトランジスタ、前記トランジスタのゲート電圧を保持する容量、データ線の電圧を前記容量に保持するための第1のスイッチと、前記電流を遮断する第2のスイッチを備えた表示装置を、前記第2のスイッチによって前記電流が遮断される前後の前記発光素子の電圧変化に比例する電圧を、前記容量に保持された電圧に加えて前記トランジスタのゲートに印加する。
【選択図】 図1
【解決手段】 発光素子、ゲート電圧によって電源線から前記発光素子の電極端子に供給する電流を決定するトランジスタ、前記トランジスタのゲート電圧を保持する容量、データ線の電圧を前記容量に保持するための第1のスイッチと、前記電流を遮断する第2のスイッチを備えた表示装置を、前記第2のスイッチによって前記電流が遮断される前後の前記発光素子の電圧変化に比例する電圧を、前記容量に保持された電圧に加えて前記トランジスタのゲートに印加する。
【選択図】 図1
Description
本発明は、発光素子を備えた表示装置の駆動方法に関する。
有機エレクトロルミネセンス(EL)表示装置に代表される発光型の表示装置は、発光素子からなる画素を基板上に複数個、マトリクス状に配置して構成される。各画素の発光素子を画像データに応じた輝度で発光させるためには、各発光素子に流す電流量を精確に制御しなければならない。
表示装置には、画素毎に、薄膜トランジスタ(TFT)や容量などの回路要素を備えた画素回路が設けられている。これらの画素回路を行単位で順次選択して画像データを書き込むために、行方向に画素回路を共通に接続して行単位で画素回路を制御する制御信号線と、列方向に画素回路を共通に接続して画像データを各画素に伝達するデータ線とが設けられている。
ところで、有機EL素子は、長時間発光し続けると積算電流量に応じて劣化し、輝度が低下するという問題がある。有機EL素子の通電による輝度低下は非可逆的であり、劣化した有機EL素子の輝度はもとに戻ることがない。経時的な輝度低下を補償するために、電流を流したときの有機EL素子の端子間電圧を検出回路により検出してメモリに記録し、記録された端子間電圧に応じて画像データを補正する方法が特許文献1に提案されている。
特許文献1の場合、発光素子の端子電圧を外部回路で読み取り、画像データを補正する方法では、画素回路内に、端子電圧を外部に読み出すための回路を設けなければならない。また、端子電圧の読み取りが通常の画像表示とは別の期間に行われるため、読み出された全画素の端子電圧を保持するメモリと、保持された端子電圧から補正値を演算するための回路が必要となる。
本発明は、発光素子の端子電圧の変化を画素ごとに自動的に補正する画素回路を備えた表示装置の駆動方法を提供することを目的とする。
本発明は、
一対の電極に挟まれた発光層を有する発光素子と、
データ線と電源線とに接続された画素回路と、
前記電源線に接続された定電圧電源と、
前記定電圧電源から前記発光素子の一方の電極にいたる電流経路に配置された第2のスイッチと、
を備える表示装置の駆動方法であって、
前記画素回路は、
ソースが前記電源線に接続され、ドレインから前記発光素子の一方の電極に電流を供給するトランジスタと、
前記トランジスタのゲートに直接もしくは容量を介して接続される制御ノードに、直接または容量を介して一端が接続される第1の容量と、
前記データ線と前記制御ノードとの間に配置される第1のスイッチと、
前記制御ノードと前記発光素子の前記一方の電極との間に直列に配置される第3のスイッチおよび第2の容量と 、を含んでおり、
(i)前記第1のスイッチと前記第2のスイッチと前記第3のスイッチとが共に導通されて前記発光素子に電流が供給されることにより、前記データ線のデータ電圧が前記制御ノードに設定されると共に、前記発光素子の前記一方の電極と前記制御ノードとの電位差が前記第2の容量に保持されるステップ、
(ii)前記第2のスイッチが切断されて前記発光素子に流れる電流が遮断されることにより、前記発光素子の前記一方の電極の前記電流の遮断前後の電位変化が、前記第2の容量を介して前記制御ノードの電位を変化させるステップ、
(iii)前記第3のスイッチが切断されると共に前記第2のスイッチが導通されることにより、前記発光素子に前記トランジスタのゲート電位に応じた電流が供給されるステップ
を順に行うことを特徴とする。
一対の電極に挟まれた発光層を有する発光素子と、
データ線と電源線とに接続された画素回路と、
前記電源線に接続された定電圧電源と、
前記定電圧電源から前記発光素子の一方の電極にいたる電流経路に配置された第2のスイッチと、
を備える表示装置の駆動方法であって、
前記画素回路は、
ソースが前記電源線に接続され、ドレインから前記発光素子の一方の電極に電流を供給するトランジスタと、
前記トランジスタのゲートに直接もしくは容量を介して接続される制御ノードに、直接または容量を介して一端が接続される第1の容量と、
前記データ線と前記制御ノードとの間に配置される第1のスイッチと、
前記制御ノードと前記発光素子の前記一方の電極との間に直列に配置される第3のスイッチおよび第2の容量と 、を含んでおり、
(i)前記第1のスイッチと前記第2のスイッチと前記第3のスイッチとが共に導通されて前記発光素子に電流が供給されることにより、前記データ線のデータ電圧が前記制御ノードに設定されると共に、前記発光素子の前記一方の電極と前記制御ノードとの電位差が前記第2の容量に保持されるステップ、
(ii)前記第2のスイッチが切断されて前記発光素子に流れる電流が遮断されることにより、前記発光素子の前記一方の電極の前記電流の遮断前後の電位変化が、前記第2の容量を介して前記制御ノードの電位を変化させるステップ、
(iii)前記第3のスイッチが切断されると共に前記第2のスイッチが導通されることにより、前記発光素子に前記トランジスタのゲート電位に応じた電流が供給されるステップ
を順に行うことを特徴とする。
本発明による表示装置では、発光素子の経時劣化に伴い端子間電圧が上昇すると、その上昇値に応じて発光素子に流れる電流が増加するので、劣化による輝度低下が補償できる。補償動作が各画素回路内で完結しているため、メモリや外部の補正回路が不要となる。
以下、有機EL表示装置を例に挙げて説明するが、本発明の表示装置はこれに限定されるものではなく、無機EL素子、LEDなどの他の発光素子を用いた表示装置にも適用することができる。
1.画素回路の構成
図1は、本発明の第1の実施例である表示装置の、画素とそれに接続される配線群を示す図である。画素1は、画素回路2と発光素子ELとで構成される。
図1は、本発明の第1の実施例である表示装置の、画素とそれに接続される配線群を示す図である。画素1は、画素回路2と発光素子ELとで構成される。
画素回路2には2本の制御信号線5、6と、1本のデータ線9とが接続されている。2本の制御信号線5、6を介して行選択のための制御信号P1、P2が画素回路2に入力され、これらの信号に同期して、データ線9から階調表示データであるデータ電圧Vdataが入力される。
第1のトランジスタTr1は、発光素子に電流を供給する駆動トランジスタである。ソースが電源線10に接続され、ドレインは発光素子ELのアノードに接続されている。
なお、本明細書では、トランジスタのソースとドレインは、ゲートとの電位差で導通(オン)と非導通(オフ)の状態が切り替わる端子をソース、もう一方の端子をドレインという。Pチャネル型のトランジスタでは、電流はソースからドレインへ流れる。電流の向きが逆転するときは、ソースとドレインが入れ替わっていると考える。
第2のトランジスタTr2はNチャネル型のトランジスタであって、データ線9を第1のトランジスタTr1のゲートに接続する第1のスイッチとして機能する。
第2のトランジスタTr2は、P1制御信号が「H」(HIGH)レベルになると導通し、データ線9の電位Vdataを画素回路2に取り込む。データ線電位Vdataが第1のトランジスタTr1のゲート電位より高いとき、第2のトランジスタTr2のデータ線9に接続された端子がドレインとして、第1のトランジスタTr1のゲートに接続された端子がソースとして働き、データ線9から第1のトランジスタTr1のゲートに向かって電流が流れる。データ線電位Vdataが第1のトランジスタTr1のゲート電位より低いときは電流が逆向きに流れ、そのときはソースとドレインが逆転して機能する。以下では、便宜的に、データ線電位Vdataが第1のトランジスタTr1のゲート電位より低いときを標準の状態として、データ線9に接続された端子をソース、第1のトランジスタTr1のゲートに接続された端子をドレインと呼ぶ。
第1の容量C1の一端は、Tr1のゲートとTr2のドレインとの接続点である、制御ノードNに接続されており、他端は一定電位SCに接続されている。第1の容量C1は、第1のトランジスタTr1のゲート−ソース間電圧を保持するために設けられている。
第3のトランジスタTr3もNチャネル型のトランジスタであって、第2の容量C2と直列接続されて、制御ノードN(Tr1のゲートおよびTr2のドレイン)と発光素子ELのアノード端子との間に配置され、P2制御信号により導通が制御されるスイッチとして働く。第3のトランジスタTr3と容量C2は、発光素子ELの電流が変化したときの電極端子間の電圧変化を、駆動トランジスタのゲートにフィードバックするために設けられている。
発光素子ELは、アノード(A)とカソード(K)の2つの電極と、それらに挟まれた有機EL発光層を備えている。アノードとカソードのいずれか一方が画素回路2と接続される電極端子となる。図1の例ではアノードが画素回路2のTr1のドレイン端子に接続されており、カソードは接地電位GNDに接続されている。アノードが接地電位側にあってもよく、その場合は電流が発光素子ELからトランジスタTr1に向かって流れる。
なお、本明細書では、電圧は、すべて画素回路と対向する側の発光素子電極の接地電位GNDを基準とする。
画素回路2には電源線10が接続され、電源線10には定電圧電源PWから一定の電圧VCCが供給される。電源電圧VCCは、行方向または列方向に延びる電源線10によって各画素回路2に配られている。
本実施例の画素回路は、行または列方向に延びる電源線10ごとに、電源線10と定電圧電源との間の接続、非接続を切り替えるスイッチSWが設けられていることが特徴である。スイッチSWは、ELに流れる電流を遮断するために設けられる。本実施例では電源線10と定電圧電源との間に設けられているが、定電圧電源から発光素子ELに至る電流が流れる経路のいずれかに設けられていればよい。
以下、スイッチSWを第2のスイッチ、第3のトランジスタTr3を第3のスイッチと称する。
2.表示装置の構成
画素回路2は、行方向に2本の制御信号線によって結線され、列方向にデータ線によって結線されている。発光素子ELと画素回路2を含んでなる画素1は、行方向と列方向に配列して、図2に示すアクティブマトリクス表示装置を構成している。
画素回路2は、行方向に2本の制御信号線によって結線され、列方向にデータ線によって結線されている。発光素子ELと画素回路2を含んでなる画素1は、行方向と列方向に配列して、図2に示すアクティブマトリクス表示装置を構成している。
図2のアクティブマトリクス表示装置では、画素1がm行×n列の2次元マトリクスをなして配列されている。画素1は、赤(R)、緑(G)、青(B)の3色をそれぞれ発光する3つの発光素子ELと、それらに電流を供給する3つの画素回路2とから構成されている。図2ではデータ線9はn本描かれているが、実施には各画素にR、G、Bのデータ線が1本ずつ、計3本あり、データ線総本数は3n本である。
図2には描かれていないが、電源線10も画素回路の行または列に沿って配置されている。画素配列の周辺には、行制御回路3と列制御回路4とが配置されている。行制御回路3からは行ごとに2本ずつ信号線が延びており、信号線には全m行にわたる制御信号P1(1)〜P1(m)、P2(1)〜P2(m)が出力される。第1の制御信号P1は、P1信号線(第1の制御信号線)5を介して各行の画素回路2に入力される。第2の制御信号P2は、P2信号線(第2の制御信号線)6を介して各行の画素回路2に入力される。列制御回路4には、映像信号が入力され、全3n個の出力端子からデータ電圧Vdataが出力される。データ電圧Vdataは階調レベルに応じた電圧であり、データ線9を介して各列の画素回路に入力される。
3.回路の動作
図3は、図1の画素回路2の動作を示すタイミングチャートである。画素回路はi行目にあるとし、上から順に、(a)データ線のデータ信号Vdata、(b)i行のP1信号線の制御信号P1(i)、(c)i行のP2信号線の制御信号P2(i)、(d)スイッチSWのオン/オフ状態、(e)トランジスタTr1のソース電圧Vs、(f)トランジスタTr1のゲート電圧Vg、(g)発光素子ELのアノード電圧、が描かれている。電圧はすべて、発光素子ELのカソードを基準とする電圧である。
図3は、図1の画素回路2の動作を示すタイミングチャートである。画素回路はi行目にあるとし、上から順に、(a)データ線のデータ信号Vdata、(b)i行のP1信号線の制御信号P1(i)、(c)i行のP2信号線の制御信号P2(i)、(d)スイッチSWのオン/オフ状態、(e)トランジスタTr1のソース電圧Vs、(f)トランジスタTr1のゲート電圧Vg、(g)発光素子ELのアノード電圧、が描かれている。電圧はすべて、発光素子ELのカソードを基準とする電圧である。
i行のプログラミング期間の前はi−1行、後はi+1行のプログラミング期間であり、データ線にはそれぞれの行のデータ信号V(i−1)とV(i+1)が入力される。
プログラミング期間は、(A)階調データを画素回路に取り込むサンプリング期間と(B)本発明の特徴であるVel補償期間の2つの期間に分けられる。各画素は、プログラミング期間に画像データがプログラミングされ、それに引き続く表示期間(C)で発光する。プログラミング期間の直前の表示期間(C’)は、前のプログラミング期間に書き込まれたデータによって発光している期間である。図3では、1つのプログラミング期間から次のプログラミング期間まで発光が継続するが、途中で発光が打ち切られて、その後の非表示期間がある場合もある。
以下、(A)−(C)のそれぞれの期間の動作について説明する。
(A)サンプリング期間
この期間は、電源VCCと画素回路2を接続するスイッチSWはオンとなり、トランジスタTr1のソース電圧(Vs)はVCCになっている。データ線9には、列制御回路4から、当該画素(i行目にある)に対するデータ電圧Vdata(V(i))が印加される。
この期間は、電源VCCと画素回路2を接続するスイッチSWはオンとなり、トランジスタTr1のソース電圧(Vs)はVCCになっている。データ線9には、列制御回路4から、当該画素(i行目にある)に対するデータ電圧Vdata(V(i))が印加される。
i行目のP1信号線にP1(i)=「H」(HIGHレベル)の信号が入り、第1のスイッチであるトランジスタTr2がオンになる。i行目のP2信号線にもP2(i)=「H」の信号が入って、第3のスイッチであるトランジスタTr3がオンになる。すると、データ電圧Vdataは、トランジスタTr2を通じて第1の容量C1の一方端子とトランジスタTr1のゲートに直接接続している制御ノードNに伝達され、V(i)の電圧がこの画素回路2にサンプリングされる。そして、発光素子のアノードと制御ノードNとの電位差が第2の容量に保持される。
サンプリングされた電圧V(i)により、トランジスタTr1のゲート−ソース間電圧Vgs=Vs−VgはVCC−V(i)になり、これがトランジスタTr1の閾値電圧Vthを越していると、閾値を上回る電圧VCC−V(i)−Vthに対応したドレイン電流
(式1) I=β(VCC−V(i)−Vth)2
が発光素子ELに流れる。βはトランジスタTr1の特性から決まる定数である。
(式1) I=β(VCC−V(i)−Vth)2
が発光素子ELに流れる。βはトランジスタTr1の特性から決まる定数である。
一方、発光素子ELに電流が流れているときのアノード電圧VelONは、EL素子のV−I特性、すなわち発光素子ELに流れる電流Iと両端電圧Velとの関係
(式2) VelON=Vel(I)
から決まる。容量C2にはV(i)−VelONの電圧が充電されている。
(式2) VelON=Vel(I)
から決まる。容量C2にはV(i)−VelONの電圧が充電されている。
(B)Vel補償期間
P1信号線の「H」から「L」(LOWレベル)への切り替わりでトランジスタTr2がオフになり、サンプリング期間が終了する。同時に第2のスイッチSWはオフになり、発光素子ELに電流が流れなくなる。P2信号線は「H」のままであり、トランジスタTr3はオン状態に保たれている。
P1信号線の「H」から「L」(LOWレベル)への切り替わりでトランジスタTr2がオフになり、サンプリング期間が終了する。同時に第2のスイッチSWはオフになり、発光素子ELに電流が流れなくなる。P2信号線は「H」のままであり、トランジスタTr3はオン状態に保たれている。
スイッチSWがオフになると、トランジスタTr1のドレイン電圧は発光素子のオフ電圧VelOFFに向かって低下する。ゲート電圧も低下するが、サンプリング期間の終了時点で第2のトランジスタTr2はオフになっており、容量C1のマイナス電極と容量C2のプラス電極とに蓄えられていた電荷はどこへも行くことが出来ないので、そのまま保存される。この電荷は、
(式3) −C1(VCC−V(i))+C2(V(i)−VelON)
であるから、図3(f)、(g)に示すように、Vel補償期間中に発光素子のアノード電圧がオフ電圧VelOFFに収束した後、トランジスタTr1のゲート電圧Vgは
(式4) Vg=V(i)−(C2/(C1+C2))(VelON−VelOFF)
になる。ゲート電圧Vgはデータ線から与えられたV(i)より低くなり、その差は、発光素子ELの端子間電圧の変化幅VelON−VelOFFに、容量で決まる比率C2/(C1+C2)をかけた電圧に等しい。この電圧がi行の画素回路にプログラミングされた電圧となる。プログラミングされた電圧は第1のトランジスタTr1のゲートに印加されて、発光素子に流れる電流を定める。
(式3) −C1(VCC−V(i))+C2(V(i)−VelON)
であるから、図3(f)、(g)に示すように、Vel補償期間中に発光素子のアノード電圧がオフ電圧VelOFFに収束した後、トランジスタTr1のゲート電圧Vgは
(式4) Vg=V(i)−(C2/(C1+C2))(VelON−VelOFF)
になる。ゲート電圧Vgはデータ線から与えられたV(i)より低くなり、その差は、発光素子ELの端子間電圧の変化幅VelON−VelOFFに、容量で決まる比率C2/(C1+C2)をかけた電圧に等しい。この電圧がi行の画素回路にプログラミングされた電圧となる。プログラミングされた電圧は第1のトランジスタTr1のゲートに印加されて、発光素子に流れる電流を定める。
このように、本発明においては、データ電圧V(i)それ自体をプログラミング電圧とせず、データ電圧V(i)に発光素子の端子間電圧変化に比例した電圧を上乗せしてプログラミング電圧とする。発光素子の劣化による端子間電圧の変化がゲート電圧にフィードバックされるので、劣化による輝度低下を電流増加で補うことが可能になる。輝度低下の補償については後で詳しく説明する。
(C)表示期間
トランジスタTr1のゲート電圧が上の電圧に収束し、プログラミングが完了した後、P2信号線を「H」から「L」に切り替えてトランジスタTr3をオフにする。
トランジスタTr1のゲート電圧が上の電圧に収束し、プログラミングが完了した後、P2信号線を「H」から「L」に切り替えてトランジスタTr3をオフにする。
トランジスタTr3がオフになると、トランジスタTr1のゲートは、発光素子ELのアノードから切り離されるが、容量C1の電荷はそのままなので、ゲート電圧Vgは(式4)の値のまま固定される。この状態つまりトランジスタTr3をオフ状態にしたままで、電源と画素を接続するスイッチSWをオンに戻すと、トランジスタTr1は、ソース電圧VsがVCCになり、(式4)のゲート電圧Vgに応じた導通状態になる。(式4)に示される表示期間のゲート電圧Vgは、サンプリング期間のゲート電圧V(i)より低いので、発光素子ELに流れる電流はサンプリング期間の電流より大きくなり、発光素子のアノード電圧はVelONよりも高くなる。
以上の(A)−(C)の動作説明のとおり、データ線から与えられたデータ電圧を画素回路にサンプリングした後、いったんスイッチSWを駆動トランジスタのソースから切り離し、その後、駆動トランジスタのゲートと発光素子との間を切断した上で電源スイッチを復元させると、ゲート電圧は発光素子の電圧を反映した電圧分だけ下降し、これが最終的にゲートに保持されるプログラミング電圧となる。プログラミング完了後のゲート−ソース間電圧は、データ線からサンプリングされたデータ−ソース間電圧に、EL素子の電圧変化分を加えた電圧であり、絶対値として大きくなる。
表示期間に発光素子に流れる電流は、プログラミング電圧すなわち下降後のゲート電圧によって決まる。この電流は、当初の、データ電圧がサンプリングされたときに流れる電流より大きい。発光素子の電流Ielと発光輝度Lの関係は、あらかじめ測定されてわかっているので、データ電圧V(i)は、この発光時の電流が流れたときの発光素子の輝度が、本来の画像データの輝度に一致するように設定される。
データ電圧V(i)はそれ自身で発光輝度を決めるものではないが、最終的なプログラミング電圧に近い値であることが好ましい。発光素子の端子間電圧変化VelON−VelOFFは、ゲート電圧がV(i)のときの電流によるものであるから、これが発光時の電流より著しく小さいとゲート電圧を大きく降下させなければならず、精度が悪くなる。
4.輝度低下の補償
ところで、有機EL素子は、長時間発光を続けるとV−I特性が変化し、それにつれて輝度が低下する。たくさんの画素を含む有機EL表示装置においては、画素ごとに発光の履歴が異なるので、当初一様であったとしても、輝度変化の程度は、時間が経過するにつれて画素ごとに異なってくる。発光を休止してもこの変化はもとに戻らず、有機EL素子の劣化と捉えられている。
ところで、有機EL素子は、長時間発光を続けるとV−I特性が変化し、それにつれて輝度が低下する。たくさんの画素を含む有機EL表示装置においては、画素ごとに発光の履歴が異なるので、当初一様であったとしても、輝度変化の程度は、時間が経過するにつれて画素ごとに異なってくる。発光を休止してもこの変化はもとに戻らず、有機EL素子の劣化と捉えられている。
図4(a)は、長時間の発光前後のV−I特性の変化を示す。V−I特性が変化すると、同じ電流が流れても端子間電圧が増大する。図4(b)は、一定電流で駆動し続けたときの輝度の変化同じ変化を示している。輝度は時間経過とともに低下することがわかる。
本実施例の画素回路においては、発光素子ELの電流を遮断する前と後の端子間電圧の変化がゲート電圧の降下となるので、発光素子ELの劣化による電圧増加が、ゲート電圧の降下量を増加させ、有機EL素子に流れる電流を増加させる方向にフィードバックされる。その結果、有機EL素子の劣化による輝度低下を抑制することができる。
劣化の前と後で、同じデータ電圧V(i)がサンプリングされたとき、サンプリング期間(A)中に発光素子に流れる電流IelONは変わらないから、劣化前後の発光素子の端子間電圧変化は、同じ電流値IelONに対する電圧の変化、つまり図4(a)に示すようなVelON1からVelON2への変化である。これらの電圧に係数
k=C2/(C1+C2)
がかけられてトランジスタTr1のゲートにフィードバックされるから、表示期間の電流は、
(劣化前)
I1=β(VCC−V(i)−Vth+k(VelON1−VelOFF1))2
(劣化後)
I2=β(VCC−V(i)−Vth+k(VelON2―VelOFF2))2
と表される。
k=C2/(C1+C2)
がかけられてトランジスタTr1のゲートにフィードバックされるから、表示期間の電流は、
(劣化前)
I1=β(VCC−V(i)−Vth+k(VelON1−VelOFF1))2
(劣化後)
I2=β(VCC−V(i)−Vth+k(VelON2―VelOFF2))2
と表される。
劣化後の発光素子の端子間電圧VelON2は、劣化前の発光素子の端子間電圧VelON1よりも大きい。そのため、VelON2とVelON1の差に応じてトランジスタTr1の電流がI1からI2へ増加する。この電流増加が、発光素子ELの劣化による輝度低下量を打ち消すように係数kを決定することで、データ電圧V(i)を補正することなく、発光素子ELの経時劣化による輝度低下を補償することができる。C1とC2の容量比を変えることで係数kは0から1まで任意の値をとる。
電流の補正量は、発光素子ELの両端電圧の変化量を通してデータ電圧にも依存している。すなわち、電流の補正は一律ではなく、階調信号V(i)の各レベルに相応して行われる。従来の、発光素子電圧を検出して外部回路に送る方式では、検出時間をあまり長く取ることが出来ないために、発光素子に固定電流を流して端子間電圧を検出し、それからすべての階調レベルの補正電圧を推測していた。これに対し、本発明では任意の階調レベルに応じた補正電流が流れるので、補正精度が高い。
本実施例によれば、EL素子に電流を流している時のアノード電圧と流していない時のアノード電圧の差が、画素回路内で自動的に駆動トランジスタのゲート電圧にフィードバックされ、劣化による輝度低下が電流増加で相殺できる。画素ごとにEL素子電圧を検出し、メモリに保持し、データを補正する必要がなく、画素単位で劣化による輝度低下の補償を行うことが可能となる。
図5は本実施例の変形例である。図1の回路から、スイッチSWを画素回路2内に移して電源線10と第1のトランジスタTr1のソースの間に挿入し、定電圧線SCを廃して、容量C1の他端(Tr1のゲートに接続された端子とは異なるほうの端子)を第1のトランジスタTr1のソースに接続したものである。その他の図1と同じ部分には同じ符号をつけた。動作のタイミングチャートは図3と同じである。スイッチSWを画素回路2の中に設けたので、切り替える電流が小さくなり、スイッチを小型にすることができる。
図6は、本発明の第2の実施例の表示装置の画素回路2である。
本実施例の画素回路は、実施例1の第2のスイッチSWがなく、代わりに、第1のトランジスタTr1のドレインと発光素子ELのアノード間に、第4のトランジスタTr4が追加され、さらに第4のトランジスタTr4のゲートに信号を与えるP3信号線7がある。その他は第1の実施例の画素回路と同じである。図1と同じ機能の回路要素には同じ符号をつけた。全体構成も、各行にP3信号線P3(1)−P3(m)が追加される他は図2と同じである。
第4のトランジスタTr4は、実施例1のスイッチSWの代わりに設けられたスイッチで、発光素子に流れる電流を遮断する第2のスイッチとして働く。第4のトランジスタTr4は、図5の位置でなく、電源線10とTr1のソースとの間に接続されていてもよい。
図7は画素回路の動作を示すタイミングチャートである。図3と同じ部分には同じ符号をつけた。P3信号線の制御信号の「H」または「L」で第4のトランジスタTr4が導通または非導通になる。(A)サンプリング期間、(B)Vel補償期間、(C)表示期間の動作は実施例1と同じであり、発光素子ELの輝度劣化を補償することも実施例1と同じである。
図8は図6の回路の別の動作を示すタイミングチャートである。(b’)、(c’)、(d’)はそれぞれi+1行の制御信号を表す。(e)−(f)のチャートは省略したが、図7と同じである。
図8では、i行のVel補償期間(B)の開始と同時に、次のi+1行のP1信号線の制御信号P1(i+1)とP2信号線の制御信号P2(i+1)が「H」になり、データ線の電圧もi+1行のデータ電圧V(I+1)に切り替わり、i+1行のサンプリングが始まる。i行のVel補償期間(B)と表示期間(C)は図7と同様である。プログラミング期間の一部を2行で並行に行うことにより、全体の垂直走査時間が短縮される。
図9は、本実施例の発光素子ELを含む画素回路2の構成例を示す。
図9の回路は、図4の回路に加えて、第1のトランジスタのゲートと第2のトランジスタのドレインとの間に第3の容量C3が接続されている。さらに、第1のトランジスタのゲート−ドレイン間を結ぶ第5のトランジスタTr5と、第5のトランジスタTr5のゲートに接続される第4の制御信号線P4とを備えている。その他の回路要素と接続は図4の回路と同じであり、同じ符号をつけてある。 本実施例では、第2のトランジスタTr2に接続する制御ノードNは、第3の容量C3を介して第1のトランジスタのゲートに接続する。また、第5のトランジスタはあとで詳しく説明するオートゼロ動作にために設けられた第4のスイッチである。
図10は図9の画素回路の動作の例を説明するタイミングチャートである。実施例1、2と同じく、各画素は、プログラミング期間と表示期間からなる。表示期間は、デューティが100%である必要はなく、任意のデューティーで表示してもよい。本実施例の回路動作では、プログラミング期間が以下の5つの期間に分けられる。それは、
(A)プリチャージ期間、(B)オートゼロ期間、(C)サンプリング期間、(D)VelON検出期間、(E)Vel補償期間である。
(A)プリチャージ期間、(B)オートゼロ期間、(C)サンプリング期間、(D)VelON検出期間、(E)Vel補償期間である。
(A)プリチャージ期間
この期間中、P1信号線とP2信号線は「H」にセットされる。データ線は「基準電圧Vref」にセットされる。基準電圧Vrefは任意に設定することができるが、データによらない一定の電圧である。P3信号線とP4信号線はともに「H」レベルにあり、トランジスタTr4とTr5はオンになる。トランジスタTr1のゲートとドレインは短絡され、ダイオード接続になる。
この期間中、P1信号線とP2信号線は「H」にセットされる。データ線は「基準電圧Vref」にセットされる。基準電圧Vrefは任意に設定することができるが、データによらない一定の電圧である。P3信号線とP4信号線はともに「H」レベルにあり、トランジスタTr4とTr5はオンになる。トランジスタTr1のゲートとドレインは短絡され、ダイオード接続になる。
このとき、ダイオード接続されたトランジスタTr1からEL素子に電流が流れ、ゲート電圧がEL素子のアノード電圧に等しくなる。容量C3にはVref−Velの電圧が充電される。
(B)オートゼロ期間
ついで、P1信号線、P2信号線、P4信号線は「H」のまま、P3信号線が「L」にセットされるので、トランジスタTr2、トランジスタTr3、トランジスタTr4はオン、トランジスタTr4がオフになる。EL素子に流れていたトランジスタTr1のドレイン電流は、トランジスタTr5を通じて流れ、容量C3の電荷を放電する。この結果、Tr1のゲート電圧が上昇し、トランジスタTr1のドレイン電流が減少する。一定時間の後、Tr1のゲート−ソース間電圧が閾値電圧Vthに収束し、ドレイン電流はゼロになる。
ついで、P1信号線、P2信号線、P4信号線は「H」のまま、P3信号線が「L」にセットされるので、トランジスタTr2、トランジスタTr3、トランジスタTr4はオン、トランジスタTr4がオフになる。EL素子に流れていたトランジスタTr1のドレイン電流は、トランジスタTr5を通じて流れ、容量C3の電荷を放電する。この結果、Tr1のゲート電圧が上昇し、トランジスタTr1のドレイン電流が減少する。一定時間の後、Tr1のゲート−ソース間電圧が閾値電圧Vthに収束し、ドレイン電流はゼロになる。
この結果、容量C3には、データ線9の基準電圧VrefとトランジスタTr1のゲート電圧VCC−Vthとの差電圧が保持される。つまり、このオートゼロ期間は、トランジスタTr1のVgsを閾値電圧にセットする期間である。これは、次に、トランジスタTr1上に、閾値電圧のばらつきに依存しない駆動電流を与える電圧を準備する。
(C)サンプリング期間
次にP4信号線が「L」にセットされトランジスタTr1のゲートを絶縁する。データ線はVrefからデータ電圧Vdata=V(i)に切り替えられる。このデータ線の電圧変化に伴って制御ノードの電位が変化し、さらに容量C3を通してトランジスタTr1のゲート電位が変化して、トランジスタTr1のゲート−ソース間電圧Vgsは、VthよりVref−V(i)だけ大きな電圧になる。こうして、トランジスタTr1は、閾値電圧のばらつきやその経時変化に関係しない、データ電圧V(i)だけで決まる電流を提供するように設定される。
次にP4信号線が「L」にセットされトランジスタTr1のゲートを絶縁する。データ線はVrefからデータ電圧Vdata=V(i)に切り替えられる。このデータ線の電圧変化に伴って制御ノードの電位が変化し、さらに容量C3を通してトランジスタTr1のゲート電位が変化して、トランジスタTr1のゲート−ソース間電圧Vgsは、VthよりVref−V(i)だけ大きな電圧になる。こうして、トランジスタTr1は、閾値電圧のばらつきやその経時変化に関係しない、データ電圧V(i)だけで決まる電流を提供するように設定される。
(D)VelON検出期間
次いで、P3信号線は「H」にセットされトランジスタTr4がオンになる。発光素子ELには、データ電圧V(i)に基づいた電流が流れるが、この電流は、まだ所望の輝度を与える電流ではない。EL素子のアノード電圧VelONは、発光素子ELに流れる電流と、その時点の発光素子ELの劣化量に応じたV−I特性により決定される。容量C2には制御ノードNと発光素子のアノードとの電位差、すなわちV(i)とVelONとの差分の電圧がかかっている。
次いで、P3信号線は「H」にセットされトランジスタTr4がオンになる。発光素子ELには、データ電圧V(i)に基づいた電流が流れるが、この電流は、まだ所望の輝度を与える電流ではない。EL素子のアノード電圧VelONは、発光素子ELに流れる電流と、その時点の発光素子ELの劣化量に応じたV−I特性により決定される。容量C2には制御ノードNと発光素子のアノードとの電位差、すなわちV(i)とVelONとの差分の電圧がかかっている。
(E)Vel補償期間
次いでP1信号線とP3信号線は「L」にセットされ、トランジスタTr2とトランジスタTr4がオフになる。発光素子ELの電流は遮断され、アノード電圧はVelOFFすなわち接地電位GNDに等しくなる。アノード電圧の変化量は、容量C1と容量C2の容量比に応じた分が、Tr3を通じて3つの容量(C1〜C3)の共通接続端子、すなわち制御ノードNに伝達され、さらに容量C3を通じてトランジスタTr1のゲート電圧を変化させる。この結果、トランジスタTr1のゲート電圧は、C2/(C1+C2)×(VelON―VelOFF)だけ降下し、ゲート−ソース間電圧もその分絶対値が増加する。
次いでP1信号線とP3信号線は「L」にセットされ、トランジスタTr2とトランジスタTr4がオフになる。発光素子ELの電流は遮断され、アノード電圧はVelOFFすなわち接地電位GNDに等しくなる。アノード電圧の変化量は、容量C1と容量C2の容量比に応じた分が、Tr3を通じて3つの容量(C1〜C3)の共通接続端子、すなわち制御ノードNに伝達され、さらに容量C3を通じてトランジスタTr1のゲート電圧を変化させる。この結果、トランジスタTr1のゲート電圧は、C2/(C1+C2)×(VelON―VelOFF)だけ降下し、ゲート−ソース間電圧もその分絶対値が増加する。
この間、容量C3の電圧はVref−Vthのままである。データ電圧V(i)を反映した電圧はC1の両端に保持されている。表示期間のTr1の電流は、Tr1のゲート−ソース間電圧すなわちC1とC3の2つの容量の電圧の和で決定される。したがって、本実施例では、直列接続された容量C1とC3の合成容量が、第1の実施例の容量C1に相当するということができる。
(F)表示期間
以上の(A)−(E)のプログラミング期間の後、P2信号線は「L」にセットされ、トランジスタTr3がオフになる。これにより、フィードバックルートが切断され、アノード電圧が更に変動しても、トランジスタTr1のゲート電圧は変動しない。同時にP3信号線は「H」にセットされトランジスタTr4がオンになり、発光が開始される。発光素子のアノード電圧は、VelON検出期間(D)の電圧VelONよりも高くなり、トランジスタTr1によって供給される電流は、上の電圧増加に対応して、サンプリング期間に設定された電流より増加する。
以上の(A)−(E)のプログラミング期間の後、P2信号線は「L」にセットされ、トランジスタTr3がオフになる。これにより、フィードバックルートが切断され、アノード電圧が更に変動しても、トランジスタTr1のゲート電圧は変動しない。同時にP3信号線は「H」にセットされトランジスタTr4がオンになり、発光が開始される。発光素子のアノード電圧は、VelON検出期間(D)の電圧VelONよりも高くなり、トランジスタTr1によって供給される電流は、上の電圧増加に対応して、サンプリング期間に設定された電流より増加する。
プログラミングされた行(i行)が表示期間に移ると、次の行(i+1行)のプログラミング期間になる。つまり次の行を基準に見ると、i行の表示期間(F)の開始はi+1行のプリチャージ期間の開始とほぼ同一となる。よって、表示期間(F’)ではデータ電圧Vdataが前行(i−1行)のデータ電圧(V(i−1))になっている。
発光素子ELの劣化補償動作については実施例1と同じである。発光素子ELの劣化による輝度低下量をトランジスタTr1の電流増加による輝度上昇量と等しくなるように設計することで、発光素子ELの経時劣化による輝度低下を補償する。この設計は容量C1とC2の比率を変えることにより行われる。
本実施例によれば、第1トランジスタの閾値に不均一があっても、オートゼロ期間を設けて閾値に応じたゲートソース間電圧を設定することにより、閾値のばらつきによらない表示が得られる。また、表示したい輝度における電流量をEL素子に流している時のアノード電圧と、EL素子に電流を流していない時のアノード電圧の差によって、画素内で駆動トランジスタのゲート電圧にフィードバックを行う。その結果、劣化による輝度低下時にEL素子に流れる電流量を増やすことができるので、劣化による輝度低下の補償を画素単位で行うことが可能となる表示装置を提供できる。
図11は、図9の画素回路の変形例である。図9では、容量C1の一端はトランジスタTr2のソース端子に接続されていたが、図11では、容量C1の一端はトランジスタTr1のゲートに接続されている。他の構成は全く同じである。データ線からサンプリングされるゲート電圧をC1とC3の容量比で調節し、ELのアノード電圧からフィードバックゲート電圧をC2とC3の合成容量とC1との比で調節することが、図9と異なる。また、EL素子に流れる電流を決めるのは容量C1の両端電圧である。
以上の実施例1−3に説明した本発明の表示装置は、EL素子とそれに供給する電流を調節するトランジスタと、そのトランジスタの供給する電流を電圧として保持する容量と、データ線の信号電圧を画素回路内に取り込み保持するための第1のスイッチと、EL素子に流れる電流経路の途中にあって、その電流を遮断するための第2のスイッチと、EL素子の電圧変化を容量を介して画素回路にフィードバックするための第3のスイッチとをもつ。第2のスイッチは通常画素回路内に設けられるが、電源線と定電圧回路の間にスイッチSWを設けた実施例1のように、必ずしも画素回路内になくてもよい。
実施例1(図1)、実施例2(図6)、実施例3(図9)および実施例3の変形例(図11)の各回路の対応する部分を表1にまとめて示す。
第1のスイッチとその制御信号線は、データ線の信号電圧を画素回路内に取り込み保持するための回路部を構成する。これを第1の回路部とする。第1の回路部は、データ線の信号電圧をサンプリングする機能を有している。第1のスイッチは、データ線を画素回路に直結するものでもよいが、容量を介してデータ線と画素回路とを接続するものであってもよい。
第3のスイッチとその制御信号線とは、EL素子の電圧変化を容量を介して画素回路にフィードバックするための第2の回路部を構成する。具体的には、EL素子に供給する電流を制御する駆動トランジスタのゲート電圧に、EL素子の電圧変化分を加えて、新たなゲート電圧とする。実施例では、第2の回路部は、容量とスイッチの直列接続で構成されていたが、EL素子の端子間電圧を入力し、これに適当な係数を加えて減衰させ、ゲート電圧に上乗せするさらに複雑な回路も考えられる。
図12は、本発明の表示装置を組み込んだデジタルスチルカメラシステムのブロック図である。撮影部51で撮影した映像又はメモリ54に記録された映像を、映像信号処理回路52で信号処理し、表示パネル53で見ることができる。CPU55では、操作部56からの入力によって、撮影部51、メモリ54、映像信号処理回路52などを制御して、状況に適した撮影、記録、再生、表示を行う。
本発明は、自発光型素子をマトリクス状に配置した表示装置及びその駆動方法に関する。特に点滅駆動するEL(エレクトロ・ルミネッセンス)素子等の自発光型素子と、表示期間を任意に制御する電気回路とを用いて表示を行うアクティブマトリクス型表示装置、及びこれらの駆動方法に適用される。
この表示装置を用いて、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラ若しくはビデオカメラのいずれかの形態をとる。若しくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。PDAや携帯PCの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はCCDやCMOSなどによるセンサ部を含んで構成される。
2 画素回路
5−8 P1信号線−P4信号線
9 データ線
10 電源線
PW 定電圧電源
P1−P4 制御信号
Vdata データ電圧
Vg Tr1のゲート電圧
EL 発光素子
N 制御ノード
5−8 P1信号線−P4信号線
9 データ線
10 電源線
PW 定電圧電源
P1−P4 制御信号
Vdata データ電圧
Vg Tr1のゲート電圧
EL 発光素子
N 制御ノード
Claims (1)
- 一対の電極に挟まれた発光層を有する発光素子と、
データ線と電源線とに接続された画素回路と、
前記電源線に接続された定電圧電源と、
前記定電圧電源から前記発光素子の一方の電極にいたる電流経路に配置された第2のスイッチと、
を備える表示装置の駆動方法であって、
前記画素回路は、
ソースが前記電源線に接続され、ドレインから前記発光素子の一方の電極に電流を供給するトランジスタと、
前記トランジスタのゲートに直接もしくは容量を介して接続される制御ノードに、直接または容量を介して一端が接続される第1の容量と、
前記データ線と前記制御ノードとの間に配置される第1のスイッチと、
前記制御ノードと前記発光素子の前記一方の電極との間に直列に配置される第3のスイッチおよび第2の容量と 、を含んでおり、
(i)前記第1のスイッチと前記第2のスイッチと前記第3のスイッチとが共に導通されて前記発光素子に電流が供給されることにより、前記データ線のデータ電圧が前記制御ノードに設定されると共に、前記発光素子の前記一方の電極と前記制御ノードとの電位差が前記第2の容量に保持されるステップ、
(ii)前記第2のスイッチが切断されて前記発光素子に流れる電流が遮断されることにより、前記発光素子の前記一方の電極の前記電流の遮断前後の電位変化が、前記第2の容量を介して前記制御ノードの電位を変化させるステップ、
(iii)前記第3のスイッチが切断されると共に前記第2のスイッチが導通されることにより、前記発光素子に前記トランジスタのゲート電位に応じた電流が供給されるステップ
を順に行うことを特徴とする表示装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256309A JP2011150294A (ja) | 2009-12-21 | 2010-11-16 | 表示装置の駆動方法 |
US12/970,546 US20110148847A1 (en) | 2009-12-21 | 2010-12-16 | Method of driving display apparatus |
CN2010105977931A CN102103827B (zh) | 2009-12-21 | 2010-12-21 | 显示装置的驱动方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009289726 | 2009-12-21 | ||
JP2009289726 | 2009-12-21 | ||
JP2010256309A JP2011150294A (ja) | 2009-12-21 | 2010-11-16 | 表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011150294A true JP2011150294A (ja) | 2011-08-04 |
Family
ID=44150363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256309A Pending JP2011150294A (ja) | 2009-12-21 | 2010-11-16 | 表示装置の駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110148847A1 (ja) |
JP (1) | JP2011150294A (ja) |
CN (1) | CN102103827B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024084876A1 (ja) * | 2022-10-21 | 2024-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置および電子機器 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI661553B (zh) * | 2012-11-16 | 2019-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
KR20140081262A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
WO2015166376A1 (en) * | 2014-05-02 | 2015-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and input/output device |
CN104064142B (zh) * | 2014-06-13 | 2016-09-21 | 上海天马有机发光显示技术有限公司 | 一种有机发光二极管像素驱动电路及显示装置 |
US10388207B2 (en) * | 2016-06-05 | 2019-08-20 | Novatek Microelectronics Corp. | External compensation method and driver IC using the same |
US10482820B2 (en) | 2016-06-21 | 2019-11-19 | Novatek Microelectronics Corp. | Method of compensating luminance of OLED and display system using the same |
JP6914732B2 (ja) * | 2017-05-29 | 2021-08-04 | キヤノン株式会社 | 発光装置及び撮像装置 |
CN107393480B (zh) * | 2017-07-31 | 2020-07-28 | 京东方科技集团股份有限公司 | 显示装置及显示装置的亮度调节方法 |
KR102174973B1 (ko) * | 2018-09-11 | 2020-11-05 | (주)실리콘인사이드 | 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한 μLED 픽셀 구조 제어 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
KR100698681B1 (ko) * | 2004-06-29 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광 표시장치 |
KR100670140B1 (ko) * | 2004-08-26 | 2007-01-16 | 삼성에스디아이 주식회사 | 커패시터 |
US20060221005A1 (en) * | 2005-03-31 | 2006-10-05 | Kazuyoshi Omata | Display, array substrate, and method of driving display |
JP5261900B2 (ja) * | 2006-08-23 | 2013-08-14 | ソニー株式会社 | 画素回路 |
KR100865394B1 (ko) * | 2007-03-02 | 2008-10-24 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 |
KR100873076B1 (ko) * | 2007-03-14 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법 |
KR101407302B1 (ko) * | 2007-12-27 | 2014-06-13 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
-
2010
- 2010-11-16 JP JP2010256309A patent/JP2011150294A/ja active Pending
- 2010-12-16 US US12/970,546 patent/US20110148847A1/en not_active Abandoned
- 2010-12-21 CN CN2010105977931A patent/CN102103827B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024084876A1 (ja) * | 2022-10-21 | 2024-04-25 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN102103827A (zh) | 2011-06-22 |
CN102103827B (zh) | 2013-10-30 |
US20110148847A1 (en) | 2011-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011150294A (ja) | 表示装置の駆動方法 | |
US9530351B2 (en) | Pixel circuit, display device, driving method of pixel circuit, and driving method of display device | |
JP6128738B2 (ja) | 画素回路及びその駆動方法 | |
US9424770B2 (en) | Error compensator and organic light emitting display device using the same | |
JP3912313B2 (ja) | 画素回路、電気光学装置および電子機器 | |
US8847934B2 (en) | Displaying apparatus | |
JP5566000B2 (ja) | 発光表示装置の駆動回路、その駆動方法並びにカメラ | |
KR20170060214A (ko) | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
KR20090104319A (ko) | 광 감지 기능을 가지는 유기발광다이오드(oled)의 화소회로, 이를 포함하는 디스플레이 장치 | |
JP4831393B2 (ja) | 画素回路及び画像表示装置とこれらの駆動方法 | |
US7932878B2 (en) | Active matrix-type display apparatus and information processing apparatus using the same | |
JP5627311B2 (ja) | 表示装置およびその駆動方法 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4665424B2 (ja) | 表示装置及びその駆動方法 | |
US20190259339A1 (en) | Pixel circuit and display unit | |
JP2006018168A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP5570644B2 (ja) | 発光表示装置の駆動回路 | |
JP2006023516A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2009080326A (ja) | アクティブマトリックス型表示装置 | |
JP2009069292A (ja) | アクティブマトリックス型表示装置 |