JP7269397B2 - 表示装置の作製方法 - Google Patents

表示装置の作製方法 Download PDF

Info

Publication number
JP7269397B2
JP7269397B2 JP2022022090A JP2022022090A JP7269397B2 JP 7269397 B2 JP7269397 B2 JP 7269397B2 JP 2022022090 A JP2022022090 A JP 2022022090A JP 2022022090 A JP2022022090 A JP 2022022090A JP 7269397 B2 JP7269397 B2 JP 7269397B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022022090A
Other languages
English (en)
Other versions
JP2022081496A (ja
Inventor
舜平 山崎
純一 肥塚
健一 岡崎
正美 神長
安孝 中澤
俊光 生内
行徳 島
大輔 黒崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022081496A publication Critical patent/JP2022081496A/ja
Priority to JP2023070396A priority Critical patent/JP7434644B2/ja
Application granted granted Critical
Publication of JP7269397B2 publication Critical patent/JP7269397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置、該半導体装置の作製方法、及
び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関する。特に、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光
装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、またはそれらの製造方法に関
する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている（例えば、特許文献１）。
また、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を導入
（添加）し、加熱処理を行い、該酸素導入及び該加熱処理によって、水素、水分、水酸基
または水素化物などの不純物を酸化物半導体層より排除し、酸化物半導体層を高純度化す
る半導体装置の作製方法が開示されている（例えば、特許文献２）
特開２００６－１６５５２９号公報 特開２０１１－１９９２７２号公報
酸化物半導体膜をチャネル領域に有するトランジスタを作製する場合、酸化物半導体膜
のチャネル領域中に混入する水素または水分などの不純物は、トランジスタ特性に影響を
与えるため問題となる。また、酸化物半導体膜のチャネル領域中に形成される酸素欠損は
、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜のチャネル
領域中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。
酸化物半導体膜のチャネル領域中にキャリア供給源が生成されると、酸化物半導体膜を有
するトランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。また、
トランジスタごとに電気特性がばらつくという問題がある。したがって、酸化物半導体膜
のチャネル領域においては、酸素欠損が少ないほど好ましい。また、酸化物半導体膜のチ
ャネル領域においては、酸素欠損とともに、水素または水分などの不純物が少ないほど好
ましい。
また、電極または配線が接触する酸化物半導体膜の領域においては、良好な接触抵抗を
得るために抵抗が低い方が好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有する半導体装置において、電
気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、
本発明の一態様は、新規な半導体装置及び新規な半導体装置の作製方法を提供することを
課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の
１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装置は、ゲー
ト電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜と、酸化物
半導体膜上の一対の電極と、を有し、酸化物半導体膜は、チャネル領域と、一対の電極と
接するｎ型領域と、を有し、チャネル領域の酸素欠損は、ｎ型領域の酸素欠損よりも少な
い半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装
置は、ゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜
と、酸化物半導体膜上の一対の電極と、酸化物半導体膜及び一対の電極上の酸化物絶縁膜
と、を有し、酸化物半導体膜は、チャネル領域と、一対の電極と接するｎ型領域と、を有
し、チャネル領域の酸素欠損は、ｎ型領域の酸素欠損よりも少ない半導体装置である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置であって、半導体装
置は、第１のゲート電極と、第１のゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸
化物半導体膜と、酸化物半導体膜上の一対の電極と、酸化物半導体膜及び一対の電極上の
酸化物絶縁膜と、酸化物絶縁膜上の窒化物絶縁膜と、窒化物絶縁膜上の第２のゲート電極
と、を有し、酸化物半導体膜は、チャネル領域と、一対の電極と接するｎ型領域と、を有
し、チャネル領域の酸素欠損は、ｎ型領域の酸素欠損よりも少ない半導体装置である。
また、上記態様において、チャネル領域は、一対の電極の下に形成される酸化物半導体
膜よりも薄い領域を有すると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有すると好ましい。また
、上記態様において、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有し、
ｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行である部分を有すると好ましい。
また、上記態様において、酸化物絶縁膜は、昇温脱離ガス分析法によって、８．０×１
０１４ａｔｏｍｓ／ｃｍ２以上の酸素原子が検出されると好ましい。
また、本発明の他の一態様は、上記態様にいずれか一つに記載の半導体装置と表示素子
とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサと
を有する表示モジュールである。また、本発明の他の一態様は、上記態様にいずれか一つ
に記載の半導体装置、上記態様の表示装置、または上記態様の表示モジュールと、操作キ
ーまたはバッテリとを有する電子機器である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置の作製方法であって
、基板上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁膜を形成する工程と
、ゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜上に導電膜を形成
することで、酸化物半導体膜中に酸素欠損を有する領域を形成する工程と、導電膜を加工
し、一対の電極を形成する工程と、酸化物半導体膜、及び一対の電極上から薬液またはガ
スにより、一対の電極間の酸化物半導体膜の酸素欠損を有する領域を除去する工程とを、
有する半導体装置の作製方法である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置の作製方法であって
、基板上にゲート電極を形成する工程と、ゲート電極上にゲート絶縁膜を形成する工程と
、ゲート絶縁膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜上に導電膜を形成
することで、酸化物半導体膜中に酸素欠損を有する領域を形成する工程と、導電膜を加工
し、一対の電極を形成する工程と、酸化物半導体膜、及び一対の電極上から薬液またはガ
スにより、一対の電極間の酸化物半導体膜の酸素欠損を有する領域を除去する工程と、酸
化物半導体膜、及び一対の電極上に酸化物絶縁膜を形成する工程と、酸化物絶縁膜中に酸
素を添加する工程と、有する半導体装置の作製方法である。
上記態様において、導電膜は、スパッタリング装置により形成されると好ましい。また
、上記態様において、電力密度が１Ｗ／ｃｍ２以上４Ｗ／ｃｍ２以下で形成されると好ま
しい。
本発明の一態様により、酸化物半導体膜を有する半導体装置において、電気特性の変動
を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、
消費電力が低減された半導体装置を提供することができる。または、本発明の一態様によ
り、新規な半導体装置または新規な半導体装置の作製方法を提供することができる。また
は、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 酸化物半導体膜中の電流が流れる際の概念を説明する模式図。 バンド構造の模式図及びバンドダイアグラムを説明する図。 トランジスタの信頼性試験結果を説明する図。 トランジスタ中の電子密度分布を計算した結果を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ－ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ－ＯＳの成膜方法を説明する図。 ＣＡＡＣ－ＯＳの成膜方法を説明する図。 ｎｃ－ＯＳの成膜方法を説明する図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 半導体装置の回路構成を説明する図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート。 表示モジュールを説明する図。 電子機器を説明する図。 成膜装置の構成を説明する図。 実施例における試料を説明する断面図、及び実施例における試料の作製工程を説明する断面図。 シート抵抗測定結果、及びＥＳＲ測定結果を説明する図。 実施例における、トランジスタを説明する上面図及び断面図。 実施例における、トランジスタの信頼性試験結果を説明する図。 実施例における、トランジスタの断面ＴＥＭ像。 実施例における、トランジスタの断面ＴＥＭ像。 実施例における、断面観察箇所を表す上面図。 実施例における、トランジスタの断面ＴＥＭ像。 実施例における、トランジスタの断面ＴＥＭ像。 実施例における、トランジスタのオン電流及びしきい値電圧の確率分布を説明する図。 実施例における、トランジスタの信頼性試験結果を説明する図。 実施例における、トランジスタのストレス時間に対するオン電流の劣化率を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもの
であり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２
の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記
載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない
場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸
素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素
が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．
１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン
膜とは、その組成として、酸素よりも窒素の含有量が多いのもであって、好ましくは窒素
が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５
原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれ
るものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及び当該半導体装置の作製方法につ
いて、図１乃至図１９を参照して説明する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基
板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁
膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソー
ス電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるド
レイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、
より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４
、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジ
スタ１００の保護絶縁膜としての機能を有する。
ここで、図２を用いて酸化物半導体膜１０８について説明を行う。図２（Ａ）（Ｂ）は
、図１（Ｂ）に示す酸化物半導体膜１０８近傍の拡大図である。
図１（Ｂ）及び図２（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８は、チャネル領
域１０８ｉと、ｎ型領域１０８ｎと、を有する。チャネル領域１０８ｉは、ソース電極及
びドレイン電極として機能する導電膜１１２ａ、１１２ｂの間の領域である。また、ｎ型
領域１０８ｎは、ソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂ
と接する領域に形成される。
なお、図２（Ａ）は、チャネル領域１０８ｉの上面がｎ型領域１０８ｎの下面と概ね一
致した構成であり、図２（Ｂ）は、チャネル領域１０８ｉの上面がｎ型領域１０８ｎの下
面よりも下側に位置する構成である。チャネル領域１０８ｉの形状としては、図２（Ａ）
、及び図２（Ｂ）に示すいずれの構成でもよい。
酸化物半導体膜１０８が有するチャネル領域１０８ｉに水素、水分等の不純物が混入す
ると、酸化物半導体膜１０８中に形成されうる酸素欠損と結合し、キャリアである電子が
生じる。上述の不純物起因のキャリアが生じると、トランジスタ１００がノーマリーオン
特性になりやすい。したがって、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中
の水素、水分等の不純物を減らすこと、及び酸化物半導体膜１０８が有するチャネル領域
１０８ｉ中の酸素欠損を減らすことが安定したトランジスタ特性を得る上でも重要となる
。一方で、酸化物半導体膜１０８が有するｎ型領域１０８ｎとしては、ソース電極及びド
レイン電極として機能する導電膜１１２ａ、１１２ｂと接合するため、抵抗が低い方が好
ましい。そこで、本発明の一態様のトランジスタの構成においては、酸化物半導体膜１０
８が有するｎ型領域１０８ｎ中に酸素欠損を形成し、該酸素欠損に水素を結合させること
で、低抵抗領域を形成する。酸素欠損としては、ソース電極及びドレイン電極として機能
する導電膜１１２ａ、１１２ｂとなる導電膜を形成する際に酸化物半導体膜１０８の上部
に形成される。また、ソース電極及びドレイン電極として機能する導電膜１１２ａ、１１
２ｂを形成後、チャネル領域１０８ｉとなる領域の上部の酸素欠損が形成された領域を取
り除き、且つ絶縁膜１１４及び絶縁膜１１６からチャネル領域１０８ｉ中に酸素を移動さ
せることで、チャネル領域１０８ｉ中の酸素欠損を補填する。
上記構造とすることで、チャネル領域１０８ｉにおいては、不純物濃度が低く、欠陥準
位密度の低い（以下では、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）
ことを高純度真性または実質的に高純度真性という）酸化物半導体膜とすることができ、
且つｎ型領域１０８ｎにおいては、ソース電極及びドレイン電極として機能する導電膜１
１２ａ、１１２ｂとの接触抵抗が低い酸化物半導体膜とすることができる。よって、電気
特性の変動が抑制された半導体装置を提供することができる。
なお、絶縁膜１１４、１１６は、化学量論的組成よりも過剰に酸素を含有する領域（酸
素過剰領域）を有する。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可
能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、
成膜後の絶縁膜１１４、１１６に酸素を添加して、酸素過剰領域を形成する。酸素の添加
方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法
、プラズマ処理等を用いることができる。なお、該プラズマ処理としては、酸素ガスを高
周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシ
ング装置ともいう）を用いると好適である。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定すること
ができる。例えば、絶縁膜１１４、１１６を昇温脱離ガス分析法において測定した場合、
酸素原子の放出量が８．０×１０１４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０
１５ａｔｏｍｓ／ｃｍ２以上、さらに好ましくは１．５×１０１５ａｔｏｍｓ／ｃｍ２以
上である。なお、昇温脱離ガス分析法における膜の表面温度は、１００℃以上７００℃以
下、好ましくは１００℃以上５００℃以下である。
また、本発明の一態様においては、絶縁膜１１４、１１６に酸素過剰領域を形成するた
め、絶縁膜１１６上に酸素の放出を抑制できる機能を有する保護膜（単に保護膜という場
合もある）を形成し、該保護膜を通過させて、絶縁膜１１４、１１６に酸素を導入する。
酸素の放出を抑制できる機能を有する保護膜としては、例えば、インジウム（Ｉｎ）と
、亜鉛（Ｚｎ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはシリコン（
Ｓｉ）の中から選ばれた一種を含む材料を用いることができる。とくに、保護膜としては
、インジウムを含む導電膜、またはインジウムを含む半導体膜が好ましい。また、上記保
護膜は、酸素の導入後に除去してもよい。インジウムを含む導電膜としては、タングステ
ンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むイ
ンジウム酸化物、チタンを含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎ－Ｓｎ酸
化物：ＩＴＯともいう）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、シリコンを含む
インジウム錫酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物：ＩＴＳＯともいう）などの透光性を有す
る導電性材料が挙げられる。上述した中でも、酸素の放出を抑制できる機能を有する保護
膜として、特にＩＴＳＯを用いると、凹凸等を有する絶縁膜上にも被覆性がよく形成でき
るため好適である。
次に、図１に示すトランジスタ１００の構成について、より詳細に説明する。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなど
を材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半
導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設
けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板
を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２
２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２
８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いること
で、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
＜導電膜＞
ゲート電極として機能する導電膜１０４、及びソース電極及びドレイン電極として機能
する導電膜１１２ａ、１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（
Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ
）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（
Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする
合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる
。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造とし
てもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜
上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上に
タングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積
層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
＜ゲート絶縁膜＞
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プ
ラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコ
ン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜
、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化
タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム
膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７
の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜
を用いてもよい。
なお、トランジスタ１００の酸化物半導体膜１０８と接する絶縁膜１０７は、酸化物絶
縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰
領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出すること
が可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素
雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導
入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオ
ンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることがで
きる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７
として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電
率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トラン
ジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することがで
きる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上さ
せて、トランジスタ１００の静電破壊を抑制することができる。
＜酸化物半導体膜＞
酸化物半導体膜１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する。代表的には、酸化物半導体膜１０８
は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物を用いることができる
。特に酸化物半導体膜１０８としては、Ｉｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好まし
い。
例えば、Ｉｎ－Ｍ－Ｚｎ酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比
］のスパッタリングターゲットを用いて、酸化物半導体膜１０８を形成する場合、トラン
ジスタの電界効果移動度を高められるため好適である。トランジスタの電界効果移動度を
高めることで、例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝
２１６０画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４
３２０画素）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタと
して好適に用いることができる。
また、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、上記のスパッタリング
ターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む場合があ
る。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：
４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ
＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比
がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物半導体膜１０８の
原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍となる場合がある。
なお、酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除い
てのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５
ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａ
ｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸
化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ
以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源
が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャ
ネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマ
リーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性
である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合が
ある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が
著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても
、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において
、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ
以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル
領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタ
とすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失す
るまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、
トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、または
アルカリ土類金属等がある。
酸化物半導体膜１０８に含まれる水素は、金属原子と結合する酸素と反応して水になる
と共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸
素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の
一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。
従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性
となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていること
が好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３
以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａ
ｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１０８におけるシリコンや炭素の濃度と、酸化物半導体膜１０８と隣接する
膜との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１
０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする
。
また、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られるアルカリ金属また
はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半
導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してし
まうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得
られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８に用いることのできる酸化物半導体については、実施の形
態２にて詳細を説明する。
＜保護絶縁膜＞
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。絶縁膜１１４、
１１６は酸素を有し、絶縁膜１１８は窒素を有する。また、絶縁膜１１４は、酸素を透過
することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形
成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン膜または酸化窒化シリコン膜を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ（Ｅｌｅ
ｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボン
ドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠
陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためで
ある。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を通過させて酸化物半導体膜１０８に移動させることがで
きる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記の酸化物絶縁膜として、窒素酸化物
の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アル
ミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法におい
て、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア
の放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アン
モニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５
０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ
２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０
８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化
物半導体膜１０８の界面近傍に拡散すると、当該準位が絶縁膜１１４側において電子をト
ラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導
体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさ
せてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面近傍において、電子がトラップされにくい。
絶縁膜１１４として、上記の酸化物絶縁膜を用いることで、トランジスタのしきい値電
圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減すること
ができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトル
においてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上
２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシ
グナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに
第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約
５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２
．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であ
り、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未
満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては
、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１
のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６
４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物
絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記の酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔ
ｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及
び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記の酸化物絶縁膜を形成することで、
緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、
加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算して、酸素の放出量が８．０×１０１
４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０１５ａｔｏｍｓ／ｃｍ２以上である
酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７
００℃以下、好ましくは１００℃以上５００℃以下である。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン膜または酸化窒化シリコン膜を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４または絶縁膜１１６のいずれか一方の単層構造と
してもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素と、シリコンとを有する
。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッ
キングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの
酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部か
ら酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８と
しては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シ
リコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、
酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物
絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けて
もよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アル
ミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム
、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法として
は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（Ｐ
ＬＤ）法などが挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの
様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法が挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜
の形成方法としては、塗布法や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、
酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジ
メチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である
。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛
の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメ
チルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることも
でき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることも
できる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを用いて初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガ
スを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用い
てもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ－Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ
（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番は
この例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、
Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等
の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３
ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガ
スを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
３（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、先に説明した機能と同様の機能を有する
場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり
、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４
と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と
、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続され
るソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続さ
れるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８及び導電膜１
１２ａ、１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６
上の絶縁膜１１８と、絶縁膜１１８上の導電膜１２０ａ、１２０ｂと、を有する。
トランジスタ１７０としては、先に示すトランジスタ１００と同様に、酸化物半導体膜
１０８は、チャネル領域１０８ｉと、ｎ型領域１０８ｎと、を有する。チャネル領域１０
８ｉにおいては、酸素欠損が低減され高純度真性の酸化物半導体膜とすることができ、且
つｎ型領域１０８ｎにおいては、ソース電極及びドレイン電極として機能する導電膜１１
２ａ、１１２ｂと接触抵抗が低い酸化物半導体膜とすることができる。よって、電気特性
の変動が抑制された半導体装置を提供することができる。
また、絶縁膜１０６、１０７は、トランジスタ１７０の第１のゲート絶縁膜としての機
能を有する。また、絶縁膜１１４、１１６、１１８は、トランジスタ１７０の第２のゲー
ト絶縁膜としての機能を有する。また、導電膜１２０ａは、例えば、表示装置に用いる画
素電極としての機能を有する。また、導電膜１２０ａは、絶縁膜１１４、１１６、１１８
に設けられる開口部１４２ｃを介して、導電膜１１２ｂと接続される。また、導電膜１２
０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図３（Ｃ）に示すように導電膜１２０ｂは、絶縁膜１０６、１０７、１１４、１
１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として
機能する導電膜１０４に接続される。よって、導電膜１２０ｂと導電膜１０４とは、同じ
電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、導電膜１２０ｂと
導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部
１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、導電膜１２０ｂと
導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、導
電膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、導電膜１２０ｂと導
電膜１０４を接続しない構成の場合、導電膜１２０ｂと導電膜１０４には、それぞれ異な
る電位を与えることができる。
また、図３（Ｂ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機
能する導電膜１０４と、第２のゲート電極として機能する導電膜１２０ｂのそれぞれと対
向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲ
ート電極として機能する導電膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長
さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそ
れぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６、１１８を介して導
電膜１２０ｂに覆われている。また、第２のゲート電極として機能する導電膜１２０ｂと
第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６、１０７、１１４、１
１６、１１８に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半
導体膜１０８のチャネル幅方向の側面は、絶縁膜１１４、１１６、１１８を介して第２の
ゲート電極として機能する導電膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として
機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ｂは、第１のゲ
ート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する
絶縁膜１１４、１１６、１１８に設けられる開口部において接続すると共に、第１のゲー
ト絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶
縁膜１１４、１１６、１１８を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する
導電膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸
化物半導体膜を電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈ
ａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は
、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導
電膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高
めることができる。
＜半導体装置の構成例３＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１７０と異なる構成例について、図
４（Ａ）（Ｂ）を用いて説明する。なお、先に説明した機能と同様の機能を有する場合に
は、ハッチパターンを同じくし、特に符号を付さない場合がある。
図４（Ａ）は、図３（Ａ）の一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、
図４（Ｂ）は、図３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当す
る。
図４（Ａ）（Ｂ）に示すトランジスタ１７０は、図３（Ｂ）（Ｃ）に示すトランジスタ
１７０のゲート電極として機能する導電膜１０４を設けない構成である。すなわち、図４
（Ａ）（Ｂ）に示すトランジスタ１７０は、酸化物半導体膜１０８の上方にゲート電極と
して機能する導電膜１２０ｂを有する。すなわち、トップゲート型のシングルゲートのト
ランジスタである。
＜半導体装置の構成例４＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図
５（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。なお、先に説明した機能と同様の機能を
有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図５（Ａ）（Ｂ）（Ｃ）（Ｄ）は、図１（Ｂ）（Ｃ）に示すトランジスタ１００の変形
例の断面図である。
図５（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、
トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸
化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。また、酸化物半導体膜
１０８ａは、高純度領域１０８ａ＿ｉと、ｎ型領域１０８ａ＿ｎと、を有し、酸化物半導
体膜１０８ｂは、チャネル領域１０８ｂ＿ｉと、ｎ型領域１０８ｂ＿ｎと、を有し、酸化
物半導体膜１０８ｃは、高純度領域１０８ｃ＿ｉと、ｎ型領域１０８ｃ＿ｎと、を有する
。
図５（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図１（Ｂ）（Ｃ）に示すトランジス
タ１００が有する酸化物半導体膜１０８を２層の積層構造としている。より具体的には、
トランジスタ１００Ｂが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ｂと、酸
化物半導体膜１０８ｃと、を有する。また、酸化物半導体膜１０８ｂは、チャネル領域１
０８ｂ＿ｉと、ｎ型領域１０８ｂ＿ｎと、を有し、酸化物半導体膜１０８ｃは、高純度領
域１０８ｃ＿ｉと、ｎ型領域１０８ｃ＿ｎと、を有する。
なお、図５（Ａ）に示す酸化物半導体膜１０８近傍の拡大図を図６（Ａ）に、図５（Ｃ
）に示す酸化物半導体膜１０８近傍の拡大図を図６（Ｂ）に、それぞれ示す。
図６（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８は、高純度領域１０８ａ＿ｉ、
チャネル領域１０８ｂ＿ｉ、及び高純度領域１０８ｃ＿ｉと、ｎ型領域１０８ａ＿ｎ、１
０８ｂ＿ｎ、１０８ｃ＿ｎと、を有する。チャネル領域１０８ｂ＿ｉは、ソース電極及び
ドレイン電極として機能する導電膜１１２ａ、１１２ｂの間の領域である。また、ｎ型領
域１０８ａ＿ｎ、１０８ｂ＿ｎ、１０８ｃ＿ｎは、ソース電極及びドレイン電極として機
能する導電膜１１２ａ、１１２ｂと接する領域に形成される。
トランジスタ１００Ａとしては、先に示すトランジスタ１００と同様に、高純度領域１
０８ａ＿ｉ、チャネル領域１０８ｂ＿ｉ、及び高純度領域１０８ｃ＿ｉにおいては、酸素
欠損が低減され高純度真性の酸化物半導体とすることができ、且つｎ型領域１０８ａ＿ｎ
、１０８ｂ＿ｎ、１０８ｃ＿ｎにおいては、ソース電極及びドレイン電極として機能する
導電膜１１２ａ、１１２ｂと接触抵抗が低い酸化物半導体膜１０８とすることができる。
よって、電気特性の変動が抑制された半導体装置を提供することができる。
ここで、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び酸化物半導体膜１０８ａ
、１０８ｂ、１０８ｃに接する絶縁膜のバンド構造について、図７を用いて説明する。
図７（Ａ）は、絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶
縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図７（Ｂ）は
、絶縁膜１０７、酸化物半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構
造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶
縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の伝導帯
下端のエネルギー準位（Ｅｃ）を示す。
また、図７（Ａ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導
体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物タ
ーゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：
Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用
いる構成のバンド図である。
また、図７（Ｂ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導
体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物タ
ーゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成さ
れる金属酸化膜を用いる構成のバンド図である。
図７（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃにおい
て、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化また
は連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物
半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと
酸化物半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位
を形成するような不純物が存在しないとする。
酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層すればよい。
図７（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ｂがウェル（井戸）と
なり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０
８ｂに形成されることがわかる。
なお、酸化物半導体膜１０８ａ、１０８ｃを形成しない場合に酸化物半導体膜１０８ｂ
に形成されうるトラップ準位は、上記積層構造とすることで、酸化物半導体膜１０８ａ、
１０８ｃに形成される。したがって、酸化物半導体膜１０８ｂからトラップ準位を離すこ
とができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が
蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電
荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、
トラップ準位が酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空
準位に近くなるような構成すると好ましい。このようにすることで、トラップ準位に電子
が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電
界効果移動度を高めることができる。
また、図７（Ａ）（Ｂ）において、酸化物半導体膜１０８ａ、１０８ｃは、酸化物半導
体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物
半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃ
の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、か
つ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８ａ、１０８ｃ
の電子親和力と、酸化物半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、ま
たは０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８ｂが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域
が形成される酸化物半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、ま
たは酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タの電界効果移動度が高くなる。
また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜
１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）
が酸化物半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜
１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる
ものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑
制するためには、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、
酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に
近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１
２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜１０８ａ、１０８ｃが後述するＣＡＡＣ－ＯＳである場合、導電膜１１２ａ、１１
２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が
酸化物半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜１１４から酸化物半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、
１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４
、１１６から酸化物半導体膜１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜１０８ａ、１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＭとしてＴｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有する
ことで、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力
を小さくしうる。よって、酸化物半導体膜１０８ｂとの電子親和力の差を元素Ｍの組成に
よって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、Ｓｎ、ＮｄまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素を
Ｉｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｚｎお
よびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％
未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％
未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜１０８ａ、１０８ｃ
として、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ－Ｍ－Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂと比較して、酸化物半導体膜１０８ａ、１０８ｃに含まれるＭ
の原子数比が大きく、代表的には、酸化物半導体膜１０８ｂに含まれる上記原子と比較し
て、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である
。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ－Ｍ－Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半
導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、
ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．
５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さら
に好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき
、酸化物半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ｂ
を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ
１の３倍以上になると、酸化物半導体膜１０８ｂを用いるトランジスタの電界効果移動度
が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂを成
膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって
、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお
、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ｂとして後述のＣＡＡ
Ｃ－ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ－Ｍ－Ｚｎ酸化物の場合、酸化物半導
体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数
比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ
２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、イ
ンジウムに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ａ、１０８
ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２
／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比
の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：
Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５
等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ－Ｍ酸化物の場合、Ｍとして２価の金
属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有
しない酸化物半導体膜１０８ａ、１０８ｃを形成することができる。また、酸化物半導体
膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ－Ｇａ酸化物膜を用いることができる。該
Ｉｎ－Ｇａ酸化物としては、例えば、Ｉｎ－Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７
：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体
膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ
：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０
．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
＜酸化物半導体膜の積層構造の概念＞
次に、上記説明した酸化物半導体膜の積層構造を評価するために様々な検証を行った。
まず、酸化物半導体膜の積層構造の概念について、図８を用いて説明を行う。
図８（Ａ）（Ｂ）は、酸化物半導体膜中の電流が流れる際の概念の模式図である。図８
（Ａ）は、酸化物半導体膜が単層構造の場合を、図８（Ｂ）は、酸化物半導体膜が積層構
造の場合を、それぞれ表している。
なお、図８（Ａ）において、ゲート電極を「Ｇａｔｅ－Ｅｌｅｃｔｒｏｄｅ」、ゲート
絶縁膜を「ＧＩ－Ｆｉｌｍ」、酸化物半導体膜を「ＩＧＺＯ」、ソース電極を「Ｓｏｕｒ
ｃｅ」、ドレイン電極を「Ｄｒａｉｎ」、保護絶縁膜を「Ｐａｓｓｉｖａｔｉｏｎ－Ｌａ
ｙｅｒ」、トラップ準位を「Ｔｒａｐ－ｃｅｎｔｅｒ」、バルク電流をＩｂｕｌｋ、蓄積
電流をＩａｃｃ、として、それぞれ表記している。また、図８（Ｂ）においては、下層の
酸化物半導体膜を「ＩＧＺＯ（Ｌａｙｅｒ－１）」、上層の酸化物半導体膜を「ＩＧＺＯ
（Ｌａｙｅｒ－２）」として、それぞれ表記している。
チャネルエッチ型のＦＥＴでは、バックチャネルが露出した状態で配線工程を処理する
ため、配線エッチングなどプロセス時のダメージや不純物汚染に起因する特性変動を引き
起こす場合がある。また、図８（Ａ）に示すように、ＯＳ－ＦＥＴは多数キャリアである
電子を蓄積させて動作するため、ＧＩ－Ｆｉｌｍ側の蓄積電流のみでなく、次式で表され
るような膜厚方向に一様なバルク電流が存在する。
Figure 0007269397000001
Figure 0007269397000002
数式（１）（２）において、Ｉｏｎはオン電流を、Ｉｂｕｌｋはバルク電流を、Ｉａｃ
ｃは蓄積電流を、ＶＧはゲート電圧を、ＶＤはドレイン電流を、Ｖｔｈはしきい値電圧を
、それぞれ表す。また、数式（２）において、μｂはバルク移動度を、μｓは表面移動度
を、ＣｏｘはＧＩ容量を、ＶＦＢはフラットバンド電圧を、Ｎｄはドナー密度を、それぞ
れ表す。
このように、バックチャネル側にトラップ準位が存在する場合、容易にキャリアはトラ
ップされてしまう。
そこで、図８（Ｂ）に示すように、異なる組成のＩＧＺＯ膜の積層膜を形成することで
、図９（Ａ）のバンド構造とすることができる。なお、図９（Ａ）は、バンド構造のモデ
ル図である。図８（Ｂ）及び図９（Ａ）に示すように、異なる組成のＩＧＺＯ膜を積層し
、伝導帯下端のエネルギー準位（ＥＣＢＭ）にウェルを形成することでバックチャネル側
に流れる電流を抑制し、保護絶縁膜と酸化物半導体膜との界面近傍に存在する電子トラッ
プの影響を抑制することができる。
次に、ＩＧＺＯ膜の積層膜を形成することで、伝導帯下端のエネルギー準位（ＥＣＢＭ
）にウェルを形成することができるか確認するため、以下の評価を行った。
まず、ＩＧＺＯ膜としては、下層のＩＧＺＯ膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
．２［原子数比］のＩＧＺＯ膜（以下、ＩＧＺＯ－Ａとして表す）と、上層のＩＧＺＯ膜
として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩＧＺＯ膜（以下、ＩＧＺＯ－Ｂ
として表す）とのイオン化ポテンシャル、及びエネルギーギャップを測定した。なお、イ
オン化ポテンシャルについては、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅ
ｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定し、エネルギ
ーギャップについては分光エリプソメトリ法により測定した。
図９（Ｂ）にＩＧＺＯ膜のバンドダイアグラムを示す。なお、図９（Ｂ）において、Ｉ
．Ｐ．はｉｏｎｉｚｅｄ ｐｏｔｅｎｔｉａｌを、Ｅａはｅｌｅｃｔｒｏｎ ａｆｆｉｎ
ｉｔｙを、Ｅｇはｅｎｅｒｇｙ ｇａｐを、それぞれ示す。
図９（Ｂ）に示すように、ＩＧＺＯ－Ａは、Ｉ．Ｐ．（Ａ）＝８．０ｅＶ、Ｅａ（Ａ）
＝４．９ｅＶ、Ｅｇ（Ａ）＝３．１ｅＶであった。また、ＩＧＺＯ－Ｂは、Ｉ．Ｐ．（Ｂ
）＝８．２ｅＶ、Ｅａ（Ｂ）＝４．７ｅＶ、Ｅｇ（Ｂ）＝３．５ｅＶであった。すなわち
、ＩＧＺＯ－Ｂは、ＩＧＺＯ－Ａに比べてＥｇが広く、概ねΔＥＣＢＭ（Ｅａ（Ａ）－Ｅ
ａ（Ｂ））が０．２ｅＶのウェルが形成されていることが確認できた。
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００に相当するトランジスタ（Ｉ
ＧＺＯ－Ａ単層構造）と、図５（Ｃ）（Ｄ）に示すトランジスタ１００Ｂに相当するトラ
ンジスタ（ＩＧＺＯ－ＡとＩＧＺＯ－Ｂとの積層構造）と、を作製し、当該トランジスタ
の信頼性の確認を行った。なお、トランジスタサイズをＬ／Ｗ＝６／５０μｍとした。
また、信頼性の確認方法としては、ＰＢＴＳ試験（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅ
ｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）を用いて行った。なお、ＰＢＴＳ試験条件としては
、ゲート電圧（Ｖｇ）を＋３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０
Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を３６００ｓｅ
ｃとし、測定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイ
ン電極を同電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定
時間印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン電極の電位よ
りも高い。
信頼性試験結果を図１０（Ａ）（Ｂ）に示す。
なお、図１０（Ａ）はＩＧＺＯ－Ａ単層構造での結果であり、図１０（Ｂ）はＩＧＺＯ
－ＡとＩＧＺＯ－Ｂとの積層構造での結果である。また、図１０（Ａ）（Ｂ）において、
実線が初期の電気特性であり、破線が信頼性試験後の電気特性の結果である。
図１０（Ａ）に示す結果より、ＩＧＺＯ－Ａ単層構造においては、しきい値電圧の変動
量（ΔＶｔｈ）が４．４Ｖであった。また、図１０（Ｂ）に示す結果より、ＩＧＺＯ－Ａ
とＩＧＺＯ－Ｂとの積層構造においては、しきい値電圧の変動量（ΔＶｔｈ）が１．５Ｖ
であった。このように、ＩＧＺＯ膜を積層構造とすることで、ＩＧＺＯ膜の単層構造より
もＰＢＴＳストレス試験前後における、しきい値電圧の変動量（ΔＶｔｈ）を抑制できる
ことが確認された。
次に、ＩＧＺＯ－Ａと、ＩＧＺＯ－Ｂとのそれぞれの物性値を元にして、トランジスタ
中の電子密度分布を計算した。計算に用いた物性値を表１に、計算結果を図１１に、それ
ぞれ示す。
Figure 0007269397000003
図１１に示す通り、ΔＥＣＢＭ＝０．２ｅＶのウェルが形成されていることにより、バ
ックチャネル側（ＩＧＺＯ－Ｂ）の電子密度はチャネル側（ＩＧＺＯ－Ａ）の電子密度と
比較して、３桁以上の電子密度が低減しており、バックチャネル側（ＩＧＺＯ－Ｂ）に電
流がほとんど流れていない計算結果が得られた。
図１０及び図１１に示す結果より、ＩＧＺＯ膜を積層構造とすることで、バックチャネ
ル側の電子密度が低減され、電子トラップの影響を受けにくくなるため、ＰＢＴＳストレ
ス前後における、しきい値電圧の変動量（ΔＶｔｈ）が抑制できることが確認された。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせ
ることが可能である。
＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ１００の作製方法について、図
１２乃至図１５を用いて説明する。なお、図１２乃至図１５は、半導体装置の作製方法を
説明する断面図である。
＜ゲート電極を形成する工程＞
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、ゲート電極として機能する導電膜１０４を形成する（図１２（Ａ）参
照）。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導
電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
＜ゲート絶縁膜を形成する工程＞
次に、導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する
（図１２（Ｂ）参照）。
本実施の形態では、ＰＥＣＶＤ法により、絶縁膜１０６として厚さ４００ｎｍの窒化シ
リコン膜を形成し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁膜１０６
を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層
積層構造とすることができる。該３層積層構造の一例としては、以下のように形成するこ
とができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８との界面特性を向上させ
るため、酸素を含む絶縁膜で形成されると好ましい。
＜酸化物半導体膜を形成する工程＞
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成する（図１２（Ｃ）参照）。
本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：
１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体膜を成膜し、
該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望
の領域に加工することで島状の酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃
以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよ
い。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜
１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的と
した加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。
酸化物半導体膜１０８への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ装置等を用いる
ことができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処
理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌ
ｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、
好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気である。）、または希ガ
ス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、
ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的に
は、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ
（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点
が－６０℃以下、好ましくは－１００℃以下にまで高純度化したガスを用いることで酸化
物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体膜１０８を窒素または希ガス雰囲気で加熱処理した後、酸素または
ＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体膜１０８中に含まれる水素、水
等を脱離させると共に、酸化物半導体膜１０８中に酸素を供給することができる。この結
果、酸化物半導体膜１０８中に含まれる酸素欠損量を低減することができる。
ここで、酸化物半導体膜１０８への加熱処理を行う際のガスベーク炉の熱プロファイル
について、図１６及び図１７を用いて説明を行う。図１６（Ａ）（Ｂ）及び図１７（Ａ）
（Ｂ）は、ガスベーク炉の加熱処理時の熱プロファイルを説明する図である。
なお、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）は、所望の温度（ここでは、４５０
℃、以下では、第１の温度とする）にまで昇温させて、所望の温度（ここでは、室温以上
１５０℃以下、以下では第２の温度とする）にまで降温させる熱プロファイルである。
図１６（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２つのガス
種を用い、２つのステップに分けて処理することができる。例えば、１つ目のステップで
、ガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時
間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。
２つ目のステップで、窒素ガスから窒素と酸素との混合ガスに切り替える。その後、第１
の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温
度にまで１時間かけて降温させる。
または、図１６（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、１つのステップで処理することができる。例えば、最初にガスベーク
炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１
の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り
替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、図１６（Ｂ）に示すようなガスベーク炉の加熱処理時の熱プロファイルとするこ
とで、図１６（Ａ）に示すガスベーク炉の加熱処理時の熱プロファイルよりも処理時間を
短縮することができる。したがって、生産性が高められた半導体装置を提供することがで
きる。
または、図１７（Ａ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップ
で、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時
間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り
替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間
かけて降温させる。２つ目のステップで、ＣＤＡから窒素ガスに切り替える。その後、第
１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種
を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後
に、第２の温度にまで１時間かけて降温させる。
または、図１７（Ｂ）に示すように、酸化物半導体膜１０８へ加熱処理を行う際に、２
つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップ
で、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時
間を１時間とし、第１の温度で２時間処理した後に、第２の温度にまで１時間かけて降温
させる。２つ目のステップで、第１の温度にまで昇温させる時間を１時間とし、第１の温
度で２時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替え
てから、さらに２時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、酸化物半導体膜１０８への加熱処理のガスベーク炉の熱プロファイルとしては、
図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）にように、最初に窒素ガスにより加熱するこ
とが好ましい。
最初に、窒素ガスにより酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０
８中の主成分の一つである酸素と、酸化物半導体膜１０８中に存在しうる水素とが反応し
、ＯＨ基となる。その後、当該ＯＨ基は、酸化物半導体膜１０８の表面よりＨ２Ｏとして
脱離する。すなわち、最初の窒素ガスにより酸化物半導体膜１０８中の水素を捕獲するこ
とが可能となる。
ただし、窒素ガスのみで酸化物半導体膜１０８を加熱することで、酸化物半導体膜１０
８から酸素がＨ２Ｏとして脱離するため、酸化物半導体膜１０８中に酸素欠損が形成され
る場合がある。そこで、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）に示すように、窒素
ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種に切り替えることで
、ガス中に含まれる酸素が、酸化物半導体膜１０８の酸素欠損を補填することが可能とな
る。
なお、図１６（Ａ）（Ｂ）及び図１７（Ａ）（Ｂ）においては、所望の温度で安定した
のち、１時間または２時間の処理としたが、これに限定されない。例えば図１７（Ｂ）に
示す１つ目のステップの窒素ガスでの処理時間を、１時間以上１０時間以下としてもよい
。図１７（Ｂ）に示す１つ目のステップの処理時間を長くすることで、酸化物半導体膜１
０８中から、より多くの水素を脱離させることが可能となるため、好適である。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方
のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガ
スが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体膜１０８に形成された
酸素欠損を好適に補填することが可能となる。
また、スパッタリング法で酸化物半導体膜を形成する場合、スパッタリングガスには、
希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられ
る。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また
、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用い
る酸素ガスやアルゴンガスは、露点が－６０℃以下、好ましくは－１００℃以下にまで高
純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能
な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置
におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１
０－７Ｐａから１×１０－４Ｐａ程度まで）することが好ましい。または、ターボ分子ポ
ンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または
水素を含む気体が逆流しないようにしておくことが好ましい。
＜酸化物半導体膜中に酸素欠損を有する領域を形成する工程＞
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜１１２を形成する。なお、導
電膜１１２の形成時に酸化物半導体膜１０８の表面近傍に変性層１０９が形成される（図
１３（Ａ）参照）。
変性層１０９は、酸化物半導体膜１０８中に酸素欠損を多く有する領域である。なお、
変性層１０９は、例えば、導電膜１１２をスパッタリング法で成膜した場合、スパッタリ
ング時のプラズマダメージ、スパッタリング時の反跳アルゴンによるダメージ、またはス
パッタリング時に導電膜１１２に用いる材料の原子あるいは分子の衝突により酸化物半導
体膜１０８の表面近傍に形成される。したがって、導電膜１１２の形成方法としては、特
にスパッタリング法またはＰＬＤ法が好ましい。また、スパッタリング装置において、用
いる電源としてはＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源、ＲＦ（Ｒａｄｉｏ Ｆｒ
ｅｑｕｅｎｃｙ）電源、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電源などが挙
げられるが、中でもＤＣ電源またはＡＣ電源を用いてスパッタリングを行うと、生産性が
高められるため好ましい。
本実施の形態においては、導電膜１１２として、厚さ５０ｎｍのタングステン膜と、厚
さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜と、の積層膜をスパッタリ
ング法により形成する。なお、変性層１０９の形成においては、導電膜１１２の成膜電力
が重要である。例えば、スパッタリング時の電力密度を１Ｗ／ｃｍ２以上４Ｗ／ｃｍ２以
下とすることで、厚さ５ｎｍ以下の変性層１０９を形成することができる。
＜ソース電極及びドレイン電極を形成する工程＞
次に、導電膜１１２上の所望の領域にレジストマスクを形成し、導電膜１１２を加工す
ることで、ソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂを形成
する。導電膜１１２ａ、１１２ｂを形成後、レジストマスクを除去する（図１３（Ｂ）参
照）。
＜酸素欠損を有する領域を除去する工程＞
次に、導電膜１１２ａ、１１２ｂ上から、エッチャント１３９を用いて、導電膜１１２
ａと導電膜１１２ｂとの間の変性層１０９を除去する。変性層１０９の一部を除去するこ
とで、酸化物半導体膜１０８中に導電膜１１２ａ、１１２ｂに接するｎ型領域１０８ｎが
形成される（図１３（Ｃ）参照）。
エッチャント１３９としては、変性層１０９を除去できればよく、薬液またはエッチン
グガスを用いて除去すればよい。特にエッチャント１３９としては、薬液を用いる方が、
チャネル領域１０８ｉの表面へのダメージを低減できるため好適である。本実施の形態に
おいては、エッチャント１３９として、リン酸水溶液により、変性層１０９の一部を除去
する。なお、エッチングを行う工程において、チャネル領域１０８ｉの一部に凹部が形成
される場合がある。
以上の工程でトランジスタ１００が形成される。
＜酸化物絶縁膜を形成する工程＞
次に、トランジスタ１００上に、具体的には酸化物半導体膜１０８、及び導電膜１１２
ａ、１１２ｂ上にトランジスタ１００の保護絶縁膜として機能する絶縁膜１１４、１１６
を形成する。絶縁膜１１４、１１６の形成時、または絶縁膜１１４、１１６の形成後の熱
処理によって、酸化物半導体膜１０８中の酸素欠損が補填され、チャネル領域１０８ｉが
形成される（図１４（Ａ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することがで
きるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８中のチャネ
ル領域１０８ｉに移動させることが可能となり、チャネル領域１０８ｉの酸素欠損量を低
減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒
素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大き
く１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未
満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素
を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０－２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理
室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに
好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ
／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５
Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリ
コン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８中のチ
ャネル領域１０８ｉの保護膜となる。したがって、チャネル領域１０８ｉへのダメージを
低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる
。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高
めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶
縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理
により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８中のチャネ
ル領域１０８ｉに移動させ、チャネル領域１０８ｉに含まれる酸素欠損量を低減すること
ができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）の雰囲気下で
行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれな
いことが好ましい。該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いること
ができる。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
＜酸化物絶縁膜中に酸素を添加する工程＞
次に、絶縁膜１１６上に酸素の放出を抑制する保護膜１３０を形成する（図１４（Ｂ）
参照）。
保護膜１３０には、インジウムを含む導電膜、またはインジウムを含む半導体膜を用い
ることが出来る。本実施の形態においては、保護膜１３０として、スパッタリング装置を
用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、保護膜１３０の厚さは、１ｎｍ以上
２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の
放出を抑制できるため好ましい。
次に、保護膜１３０を通過させて絶縁膜１１４、１１６に酸素１４０を添加する（図１
４（Ｃ）参照）。
保護膜１３０を通過させて、絶縁膜１１４、１１６に酸素１４０を添加する方法として
は、イオンドーピング法、イオン注入法（Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓ
ｍａ Ｂａｓｅｄ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｉｍｍｅｒｓｉ
ｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｓｏｕｒｃｅ Ｉｏｎ Ｉｍ
ｐｌａｎｔａｔｉｏｎなど）、プラズマ処理法などが挙げられる。また、プラズマ処理法
として、マイクロ波を用いて、ハロゲン元素及び酸素を励起し、高密度なプラズマを発生
させてもよい。
また、酸素１４０を添加する際に、基板側にバイアス電圧を印加することで効果的に酸
素１４０を絶縁膜１１４、１１６に添加することができる。上記バイアス電圧としては、
例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電
力密度を０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４０を添加
する際の基板温度としては、室温以上３００℃以下、好ましくは１００℃以上２５０℃以
下とすることで、絶縁膜１１４、１１６に効率よく酸素を添加することができる。
なお、本実施の形態では、アッシング装置を用い、酸素ガスをアッシング装置内に導入
し、基板側にバイアスを印加することで、絶縁膜１１４、１１６中に酸素１４０を添加す
る。
絶縁膜１１６上に保護膜１３０を設けて酸素を添加することで、保護膜１３０が絶縁膜
１１６から酸素が放出することを抑制する保護膜として機能する。このため、絶縁膜１１
４、１１６に多くの酸素を添加することができる。
次に、エッチャント１４２を用いて保護膜１３０を除去する（図１５（Ａ）参照）。
エッチャント１４２としては、保護膜１３０を除去できればよく、薬液、またはエッチ
ングガスを用いて除去すればよい。本実施の形態においては、エッチャント１４２として
、シュウ酸の濃度が５％のシュウ酸水溶液を用いる。なお、エッチャント１４２としては
、上記シュウ酸の濃度が５％のシュウ酸水溶液を用いた後、さらにフッ酸の濃度が０．５
％のフッ化水素酸水溶液を用いてもよい。フッ酸の濃度が０．５％のフッ化水素酸水溶液
を用いることで、酸素の放出を抑制する保護膜１３０を好適に除去することができる。
次に、絶縁膜１１６上に絶縁膜１１８を形成することで、図１に示すトランジスタ１０
０が形成される（図１５（Ｂ）参照）。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に
、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好まし
い。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活
性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の
結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、
シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成すること
ができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び
窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を好ましくは５以上５０以下、さらに好ましくは１０以上５０以下と
すればよい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する
。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００
ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨ
ｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ
装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電
力を単位面積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である
。
また、絶縁膜１１８を加熱成膜する場合においては、絶縁膜１１８の成膜前の予備加熱
を無くした方が好適である。例えば、絶縁膜１１８の成膜前に予備加熱をした場合、絶縁
膜１１４、１１６中の過剰酸素が外部に放出される場合がある。そこで、絶縁膜１１８の
成膜の際には、予備加熱を行わずに、具体的には、加熱されたチャンバー内に基板を搬入
後、好ましくは３分以内、さらに好ましくは１分以内に絶縁膜１１６上に絶縁膜１１８が
形成される手順とすることで、絶縁膜１１４、１１６中の過剰酸素が外部に放出されるの
を抑制することが可能となる。
なお、絶縁膜１１８の形成前、または絶縁膜１１８の形成後に加熱処理を行って、絶縁
膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中のチャネル領域１０８ｉ
に拡散させ、チャネル領域１０８ｉの酸素欠損を補填することができる。あるいは、絶縁
膜１１８を加熱成膜とすることで、絶縁膜１１４、１１６に含まれる過剰酸素をチャネル
領域１０８ｉ中に拡散させ、チャネル領域１０８ｉ中の酸素欠損を補填することができる
。絶縁膜１１８の形成前、または絶縁膜１１８の形成後に行うことができる、加熱処理の
温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下
、好ましくは３２０℃以上３７０℃以下とする。
以上の工程により、図１に示すトランジスタ１００を作製することができる。
＜半導体装置の作製方法２＞
次に、図３に示すトランジスタ１７０の作製方法について、図１８及び図１９を用いて
説明する。なお、図１８（Ａ）（Ｃ）及び図１９（Ａ）（Ｃ）は、作製工程における、ト
ランジスタ１７０のチャネル長方向の断面図であり、図１８（Ｂ）（Ｄ）及び図１９（Ｂ
）（Ｄ）は、作製工程における、トランジスタ１７０のチャネル幅方向の断面図である。
まず、図１５（Ｂ）に示す工程まで行う（図１８（Ａ）（Ｂ）参照）。
次に、絶縁膜１１８上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１
６、１１８の所望の領域に開口部１４２ｃを形成する。また、絶縁膜１１８上にリソグラ
フィ工程によりマスクを形成し、絶縁膜１０６、１０７、１１４、１１６、１１８の所望
の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２
ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０
４に達するように形成される（図１８（Ｃ）（Ｄ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃとは、同時に形成してもよく、異な
る工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同時に形成する
場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することがで
きる。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１８上に導電膜１２
０を形成する（図１９（Ａ）（Ｂ）参照）。
導電膜１２０としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中
から選ばれた一種を含む材料を用いることができる。とくに、導電膜１２０としては、酸
化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物
、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウ
ム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光
性を有する導電性材料を用いることができる。また、導電膜１２０を酸素の放出を抑制で
きる保護膜１３０と同種の材料を用いることで、製造コストを抑制できるため好適である
。
また、導電膜１２０としては、例えば、スパッタリング法を用いて形成することができ
る。本実施の形態においては、膜厚１１０ｎｍのＩＴＳＯ膜をスパッタリング法で形成す
る。
次に、導電膜１２０上にリソグラフィ工程によりマスクを形成し、導電膜１２０を所望
の領域に加工し、導電膜１２０ａ、１２０ｂを形成する（図１９（Ｃ）（Ｄ）参照）。
以上の工程で図３に示すトランジスタ１７０を作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細につい
て、以下説明する。
＜酸化物半導体の構造＞
まず、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ－ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図２０（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行う
ことができる。
図２０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２０（Ｂ）に示す
。図２０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
図２０（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図２０（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図２０（Ｂ）および図２０（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、Ｃ
ＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図２０（Ｄ）参照）。図２０（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２０（Ｄ）に示す領域５１６１に相当する。
また、図２１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図２１（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２１（Ｂ）、図２１（Ｃ）および
図２１（Ｄ）に示す。図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－Ｏ
Ｓに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図２２（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図２２（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図２２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２３（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２３（Ｂ）に示す。図２
３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２３（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１
／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ
３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純
度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥準位密度が低
い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ－ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ－ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
－ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ－ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図２４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２４より、ａ－ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図２４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－Ｏ
ＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図２４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳお
よびＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ－ＯＳ及びｎｃ－ＯＳの成膜方法＞
次に、ＣＡＡＣ－ＯＳの成膜方法の一例について説明する。
図２５（Ａ）は、成膜室内の模式図である。ＣＡＡＣ－ＯＳは、スパッタリング法によ
り成膜することができる。
図２５（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように
配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。
また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ター
ゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介して
ターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネット
の磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法
と呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット－基板間距離（Ｔ－Ｓ間距
離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下と
する。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積
％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましく
は０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の
電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲッ
ト５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ
領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は
、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒に
は劈開面が含まれる。一例として、図２６に、ターゲット５２３０に含まれるＩｎＭＺｎ
Ｏ４（元素Ｍは、例えばＧａまたはＳｎ）の結晶構造を示す。なお、図２６は、ｂ軸に平
行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶で
は、酸素原子が負の電荷を有することにより、近接する二つのＭ－Ｚｎ－Ｏ層の間に斥力
が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ－Ｚｎ－Ｏ層の間
に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に
加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペ
レット状のスパッタ粒子であるペレット５２００が剥離する（図２５（Ａ）参照）。
ペレット５２００は、図２６に示す二つの劈開面に挟まれた部分である。よって、ペレ
ット５２００のみ抜き出すと、その断面は図２５（Ｂ）のようになり、上面は図２５（Ｃ
）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃
によって、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ター
ゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子
数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔ
ｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状
のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を
有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状
は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合
がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形
）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット
５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以
下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは
１．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物を有するターゲッ
ト５２３０にイオン５２０１を衝突させる。そうすると、Ｍ－Ｚｎ－Ｏ層、Ｉｎ－Ｏ層お
よびＭ－Ｚｎ－Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２０
０の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する
場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２－から負の電荷
を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場
合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２
４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある
。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の
表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって
外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積につい
て図２７を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板
状であるため、平面側を基板５２２０の表面に向けて堆積する（図２７（Ａ）参照）。こ
のとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜け
る。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレ
ット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、
互いに反発し合う力が生じる（図２７（Ｂ）参照）。
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５
２２０の表面の少し離れた場所に堆積する（図２７（Ｃ）参照）。これを繰り返すことで
、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また
、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積してい
ない領域が生じる。
次に、粒子５２０３が基板５２２０の表面に達する（図２７（Ｄ）参照）。
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができな
い。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして
、ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）するこ
とで、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していな
い領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、ＡＬＤ法の堆積メカニ
ズムに類似する。
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能
性がある。例えば、図２７（Ｅ）に示すように、一層目のＭ－Ｚｎ－Ｏ層の側面から連結
するメカニズムがある。この場合、一層目のＭ－Ｚｎ－Ｏ層が形成された後で、Ｉｎ－Ｏ
層、二層目のＭ－Ｚｎ－Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
または、例えば、図２８（Ａ）に示すように、まず一層目のＭ－Ｚｎ－Ｏ層の一側面に
つき粒子５２０３の一つが結合する。次に、図２８（Ｂ）に示すようにＩｎ－Ｏ層の一側
面につき一つの粒子５２０３が結合する。次に、図２８（Ｃ）に示すように二層目のＭ－
Ｚｎ－Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第
２のメカニズム）。
なお、図２８（Ａ）、図２８（Ｂ）および図２８（Ｃ）が同時に起こることで連結する
場合もある（第３のメカニズム）。
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカ
ニズムとしては、上記３種類が考えられる。ただし、その他のメカニズムによってペレッ
ト５２００間で粒子５２０３がラテラル成長する可能性もある。
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複
数のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶
粒界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに
結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微
小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように
、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と
呼ぶのは適切ではないと考えられる。
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚
さを有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が
堆積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体
を有する薄膜構造が形成される。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化
する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表
面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００と
が、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ－ＯＳ
となる。ＣＡＡＣ－ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００
℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃
未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合で
も、反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマ
イグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なること
で配向性の低いｎｃ－ＯＳなどとなる（図２９参照）。ｎｃ－ＯＳでは、ペレット５２０
０が負に帯電していることにより、ペレット５２００は一定間隔を開けて堆積する可能性
がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸
化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ－ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つ
の大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を
有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５
ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと
考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ－ＯＳの成膜が可
能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、
ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳは、大面積のガラス基板などであっても均一な成膜が可
能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質
酸化シリコン）であっても、ＣＡＡＣ－ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペ
レット５２００が配列することがわかる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図３０を
用いて説明を行う。
＜表示装置に関する説明＞
図３０（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図３０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図３０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図３０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図３０（Ａ）に示す複数の画素回路５０１は、例えば、図３０（Ｂ）に示す構成
とすることができる。
図３０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ－Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ－Ｄ
ｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎ
ｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）
モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－
ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆ
ｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎ
ｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト
ホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図３０（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３０（Ａ）に示す複数の画素回路５０１は、例えば、図３０（Ｃ）に示す構成
とすることができる。
図３０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６
２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいず
れか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図３０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図３０（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子５７０及び発光
素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子
を有していてもよい。
上記素子は、例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機Ｅ
Ｌ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤな
ど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク
、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤ
Ｐ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デ
ジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）
、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）
素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロ
ウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示
素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用によ
り、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（
ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔ
ｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を
用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型
液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディ
スプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレ
ース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素とし
ては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画
素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペン
タイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異
なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を
一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なってい
てもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モ
ノクロ表示の表示装置に適用することもできる。
また、表示装置のバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）
に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）
を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれ
の発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を
用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示
装置に入力装置を取り付けた電子機器について、図３１乃至図３６を用いて説明を行う。
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わ
せたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセン
サを用いる場合について説明する。
図３１（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図３１（Ａ）（
Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図３
１（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基
板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも
可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一
つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することが
できる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にま
で引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９
（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する
複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回
され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接
続される。なお、図３１（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０
と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している
。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電
容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式な
どがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図３１（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセン
サを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することが
できる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有す
る。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は
複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図３１（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数
の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し
配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このと
き、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい
。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減
できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減すること
ができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りう
る。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介
して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける
構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に
絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい
。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネ
ルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸
化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネル
を構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ま
しい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲ
ン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、
直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いても
よい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇ
ナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッ
シュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤ
を用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上
１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線
や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボ
ンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用い
る電極（例えば、画素電極または共通電極など）として用いてもよい。
＜表示装置に関する説明＞
次に、図３２（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図３
２（Ａ）（Ｂ）は、図３１（Ｂ）に示す一点鎖線Ｘ１－Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素
子と、該表示素子を駆動する画素回路とを有する。
（表示素子としてＥＬ素子を用いる構成）
まず、表示素子としてＥＬ素子を用いる構成について、図３２（Ａ）を用いて以下説明
を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合につ
いて説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光
の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０－５ｇ／（ｍ
２・ｄａｙ）以下、好ましくは１０－６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する
材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の
熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０－
３／Ｋ以下、好ましくは５×１０－５／Ｋ以下、より好ましくは１×１０－５／Ｋ以下で
ある材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性
基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２
５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散
を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板
２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフ
ィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレ
タン、アクリル樹脂、エポキシ樹脂、もしくはシロキサン結合を有する樹脂を含む材料を
用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０
は、空気より大きい屈折率を有すると好ましい。また、図３２（Ａ）に示すように、封止
層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いるこ
とにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域
にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不
活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を
設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば
、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料
としては、水分や酸素を透過しない材料を用いると好適である。
また、図３２（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２
５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を
供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０
２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。
また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ
層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、Ｅ
Ｌ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５
５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュ
ール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光
層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例
えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカ
ラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透
過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用
いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法など
で形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトラン
ジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化
するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与
してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下
を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５
５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお
、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成
してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃと
を有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる
。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。
また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰ
Ｃ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、
クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２
５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方
に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジ
スタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジス
タは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信
号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く
設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力
を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界
効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能
なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジス
タと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。
すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる
必要がないため、半導体装置の部品点数を削減することができる。また、画素回路におい
ても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することがで
きる。
（表示素子として液晶素子を用いる構成）
次に、表示素子として、液晶素子を用いる構成について、図３２（Ｂ）を用いて以下説
明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置
について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト
、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機
能を備える液晶表示装置としてもよい。
図３２（Ｂ）に示す表示装置２５０１は、図３２（Ａ）に示す表示装置２５０１と以下
の点が異なる。それ以外の構成については、図３２（Ａ）に示す表示装置２５０１と同様
である。
図３２（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素
子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極
と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部
電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる
。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設け
られる。また、図３２（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５
２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分
散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は
、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチッ
ク相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜
を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向
膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで
、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表
示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる
。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離
（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂ
は、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図
３２（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構
成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電
極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶
縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を
有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子
２５５１の下部電極は、反射電極としての機能を有する。図３２（Ｂ）に示す表示装置２
５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反
射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電
極として機能を付与すればよい。
また、図３２（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５
２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因す
る凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有す
る。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光
が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり
、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設
けない構成としてもよい。
＜タッチセンサに関する説明＞
次に、図３３を用いて、タッチセンサ２５９５の詳細について説明する。図３３は、図
３１（Ｂ）に示す一点鎖線Ｘ３－Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極
２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５
９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性
を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸
化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる
。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状
に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法と
しては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜し
た後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して
、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂
、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウ
ムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接す
る電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高
めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１
及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好
適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられてい
る。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は
一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置され
る必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また
、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミ
ニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コ
バルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いること
ができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５
を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる
。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐ
ｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明＞
次に、図３４（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３４
（Ａ）は、図３１（Ａ）に示す一点鎖線Ｘ５－Ｘ６間の断面図に相当する。
図３４（Ａ）に示すタッチパネル２０００は、図３２（Ａ）で説明した表示装置２５０
１と、図３３で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３４（Ａ）に示すタッチパネル２０００は、図３２（Ａ）で説明した構成の他
、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッ
チセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼
り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２
５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、
アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いるこ
とができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、
例えば円偏光板を用いることができる。
次に、図３４（Ａ）に示す構成と異なる構成のタッチパネルについて、図３４（Ｂ）を
用いて説明する。
図３４（Ｂ）は、タッチパネル２００１の断面図である。図３４（Ｂ）に示すタッチパ
ネル２００１は、図３４（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対す
るタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同
様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３４（Ｂ）に示すＥ
Ｌ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これに
より、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢
印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている
。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッ
チセンサ２５９５を貼り合わせる。
図３４（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面
のいずれか一方または双方に射出されればよい。
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図３５を用いて説明を行う。
図３５（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３５
（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、
図３５（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１－Ｘ６として、電流の変
化を検知する電極２６２２をＹ１－Ｙ６として、それぞれ６本の配線で例示している。ま
た、図３５（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量
２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換
えてもよい。
パルス電圧出力回路２６０１は、Ｘ１－Ｘ６の配線に順にパルスを印加するための回路
である。Ｘ１－Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電
極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等によ
り容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または
接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１－Ｙ６の配線
での電流の変化を検出するための回路である。Ｙ１－Ｙ６の配線では、被検知体の近接、
または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または
接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検
出は、積分回路等を用いて行えばよい。
次に、図３５（Ｂ）には、図３５（Ａ）で示す相互容量方式のタッチセンサにおける入
出力波形のタイミングチャートを示す。図３５（Ｂ）では、１フレーム期間で各行列での
被検知体の検出を行うものとする。また図３５（Ｂ）では、被検知体を検出しない場合（
非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。な
おＹ１－Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示して
いる。
Ｘ１－Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１－
Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１－Ｘ６
の配線の電圧の変化に応じてＹ１－Ｙ６の波形が一様に変化する。一方、被検知体が近接
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知
することができる。
＜センサ回路に関する説明＞
また、図３５（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設ける
パッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ
型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一
例を図３６に示す。
図３６に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ
２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に
電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１
のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方が
トランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳ
Ｓが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたは
ドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳ
Ｓが与えられる。
次に、図３６に示すセンサ回路の動作について説明する。まず、信号Ｇ２にトランジス
タ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが
接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２として
トランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持
される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化する
ことに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノ
ードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電
流が変化する。この電流を検出することにより、被検知体の近接または接触を検出するこ
とができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施
の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の
実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って
保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作
）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態５）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込
み回数にも制限が無い半導体装置の回路構成の一例について図３７を用いて説明する。
＜回路構成＞
図３７は、半導体装置の回路構成を説明する図である。図３７において、第１の配線（
１ｓｔ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の
一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極ま
たはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電
極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電
極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイ
ン電極の一方とは、電気的に接続されている。
また、第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ１２８２のソース電極または
ドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソー
ス電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジス
タ１２８０ｃのゲート電極とは、電気的に接続されている。
また、第３の配線（３ｒｄ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トラ
ンジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４
ｔｈ Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている
。また、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型ト
ランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されて
いる。また、第６の配線（６ｔｈ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース
電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレ
イン電極の一方とは、電気的に接続されている。
なお、トランジスタ１２８２は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）により形成することができる。したがって、図３７において、トランジスタ
１２８２に「ＯＳ」の記号を付記してある。なお、トランジスタ１２８２を酸化物半導体
以外の材料により形成してもよい。
また、図３７において、トランジスタ１２８２のソース電極またはドレイン電極の他方
と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の
接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２を
オフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ
型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
図３７に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
＜情報の書き込み及び保持＞
まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ
１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これに
より、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２
８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電
荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオ
フ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型ト
ランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃの
ゲート電極の電荷は長時間にわたって保持される。
＜情報の読み出し＞
次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした
際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ
状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の
電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ
型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に
保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電
位をみることで、保持されている情報を読み出すことができる（読み出し）。
また、トランジスタ１２８２は、酸化物半導体をチャネル形成領域に用いるため、極め
てオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２の
オフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電
流であるため、トランジスタ１２８２のリークによる、フローティングノード（ＦＮ）に
蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトラ
ンジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路
を実現することが可能である。
また、このような回路構成を用いた半導体装置を、レジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の
論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消
費電力を抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成
について、図３８（Ａ）を用いて以下説明を行う。
＜画素回路の構成＞
図３８（Ａ）は、画素回路の構成を説明する図である。図３８（Ａ）に示す回路は、光
電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３
５３、及びトランジスタ１３５４を有する。
光電変換素子１３６０のアノードは配線１３１６に接続され、カソードはトランジスタ
１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１の
ソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配
線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電
極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方は
トランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は
電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電
極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線
１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１
３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲ
ート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とす
る。
なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい
。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ず
しも、０ボルトであるとは限らないものとする。
光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成す
る機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（Ｆ
Ｄ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ
）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（
ＦＤ）の電位のリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素
回路の選択を制御する機能を有する。
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける
光の量に応じて変化する電荷を保持する。
なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１
４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３
５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トラ
ンジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能
を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線とし
ての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信
号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設
定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２
から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷
蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての
機能を有し、図３８（Ａ）の回路においては低電位線である。また、配線１３１７は電荷
蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図３８（Ａ）の
回路においては高電位線である。
次に、図３８（Ａ）に示す各素子の構成について説明する。
＜光電変換素子＞
光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料と
する）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成さ
れた素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン
系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため
好ましい。
＜トランジスタ＞
トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、およびトラン
ジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン
などのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトラ
ンジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトラン
ジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチ
ャネル形成領域を形成したトランジスタとしては、例えば、実施の形態１に示すトランジ
スタを用いることができる。
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ
１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時
間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を
用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防
止することができる。
また、トランジスタ１３５２、及びトランジスタ１３５４においても、リーク電流が大
きいと、配線１３１４または配線１３１５に不必要な電荷の出力が起こるため、これらの
トランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いる
ことが好ましい。
また、図３８（Ａ）において、ゲート電極が一つの構成のトランジスタについて例示し
たが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数の
ゲート電極を有するトランジスタとしては、例えば、チャネル形成領域が形成される半導
体膜重なる、第１のゲート電極と、第２のゲート電極（バックゲート電極ともいう）と、
有する構成とすればよい。バックゲート電極としては、例えば、第１のゲート電極と同じ
電位、フローティング、または第１のゲート電極と異なる電位を与えればよい。
＜回路動作のタイミングチャート＞
次に、図３８（Ａ）に示す回路の回路動作の一例について図３８（Ｂ）に示すタイミン
グチャートを用いて説明する。
図３８（Ｂ）では簡易に説明するため、各配線の電位は、二値変化する信号として与え
る。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々
の値を取り得る。なお、図３８（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位
、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の
電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ
）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位
は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２
の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４
０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される
。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく
。
時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット
動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイア
スが印加されるため、逆方向電流により、配電荷蓄積部（ＦＤ）（信号１４０４）が低下
し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、照射
される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化する
。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５４の
ソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作
が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位
は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電
変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５
１およびトランジスタ１３５３は、酸化膜半導体でチャネル形成領域を形成したオフ電流
が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行う
まで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と
電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が
生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６
０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには
、トランジスタ１３５１のゲート電極－ソース電極（もしくはゲート電極－ドレイン電極
）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ
）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対
策により当該電位の変化を無視できるものとしている。
時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジス
タ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジス
タ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（
信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に
終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、
トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積
動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トラン
ジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は
、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光
の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中
に光電変換素子１３６０に照射されていた光の量を知ることができる。
より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（Ｆ
Ｄ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トラン
ジスタ１３５２のソース電極－ドレイン電極間に流れる電流は小さくなり、配線１３１５
の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的
高い電位を読み出すことができる。
逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位
、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１
３５２のソース電極－ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（
信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み
出すことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図３９及び図４０を用いて説明を行う。
＜表示モジュールに関する説明＞
図３９に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３９において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜電子機器に関する説明＞
図４０（Ａ）乃至図４０（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図４０（Ａ）乃至図４０（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図４０（Ａ）乃至図４０（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図４０（Ａ）乃至図４０（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４０（Ａ）乃至図４０（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図４０（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が
有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に
沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセン
サを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表
示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することが
できる。
図４０（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図
４０（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯
情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、
３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００
１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９０
０１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メール
やＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示
、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バ
ッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている
位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図４０（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図４０（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図４０（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図４０（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４０
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図４０（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
る。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用するこ
とができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を
有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示
部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う
構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜
装置について、図４１を用いて説明する。
図４１は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３００
０を説明する図である。なお、成膜装置３０００は、バッチ式のＡＬＤ装置の一例である
。
＜成膜装置の構成例＞
本実施の形態で説明する成膜装置３０００は、成膜室３１８０と、成膜室３１８０に接
続される制御部３１８２と、を有する（図４１参照）。
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給
される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有す
る。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ
等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配
管の温度を制御する加熱機構３１８２ｈを有する。
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、
制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、
制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５
に接続する機能を有する。
＜原料供給部＞
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８
２ａに接続されている。
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに
接続されている。
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料
や液体の原料から気体の原料を生成することができる。
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
＜原料＞
さまざまな物質を第１の原料に用いることができる。例えば、有機金属化合物、金属ア
ルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさまざまな物
質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元反応に寄
与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解反応に寄
与する物質などを第２の原料に用いることができる。
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズ
マ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることがで
きる。
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する
原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０
℃以下である原料が好ましい。
＜排気装置＞
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。
なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間
に有してもよい。ところで、除害設備を用いて排気されたガス等を除害する。
＜制御部＞
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号
等を供給する。例えば、第１のステップにおいて、第１の原料を加工部材の表面に供給す
る。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。こ
れにより第１の原料は第２の原料と反応し、反応生成物が加工部材３０１０の表面に堆積
することができる。
なお、加工部材３０１０の表面に堆積させる反応生成物の量は、第１のステップと第２
のステップを繰り返すことにより、制御することができる。
なお、加工部材３０１０に供給される第１の原料の量は、加工部材３０１０の表面が吸
着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３０
１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を
反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形
成することができる。
その結果、入り組んだ構造を表面に有する加工部材３０１０の表面に、さまざまな材料
を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部
材３０１０に形成することができる。
例えば、加工部材３０１０の表面にピンホールと呼ばれる小さい穴等が形成されている
場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができ
る。
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８
０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気して
もよい。
＜成膜室＞
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１
８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する
。
成膜室３１８０は、単数または複数の加工部材３０１０を支持する機能を有する支持部
３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３０１０の
搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。
また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱
する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好まし
くは５０℃以上１５０℃以下の温度になるように加工部材３０１０を加熱する。
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
＜支持部＞
支持部３１８６は、単数または複数の加工部材３０１０を支持する。これにより、一回
の処理ごとに単数または複数の加工部材３０１０に例えば絶縁膜を形成できる。
＜膜の一例＞
本実施の形態で説明する成膜装置３０００を用いて、作製することができる膜の一例に
ついて説明する。
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む
膜を形成することができる。
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシ
リケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタ
ン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリ
ウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含
む材料を成膜することができる。
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、
窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜
することができる。
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバル
トまたはニッケル等を含む材料を成膜することができる。
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム
、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸
化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウ
ムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イ
ットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
本実施例では、酸化物半導体膜上に形成される導電膜の成膜電力により、酸化物半導体
膜中に形成される低抵抗領域について評価を行った。なお、低抵抗領域の評価としては、
シート抵抗測定、及びスピン密度測定とした。
シート抵抗測定及びスピン密度測定のサンプルとしては、図４２（Ｄ）に示す試料４０
０を作製した。なお、図４２（Ｄ）に示す試料４００は、シート抵抗測定及びスピン密度
測定用の試料４００の断面模式図であり、図４２（Ａ）乃至（Ｃ）は、シート抵抗測定及
びスピン密度測定用の試料４００の作製方法を説明する断面模式図である。まず、シート
抵抗測定について説明し、その後スピン密度測定について説明する。
＜１－１．シート抵抗測定の試料＞
シート抵抗測定用の試料４００として、酸化物半導体膜上の導電膜の成膜電力が異なる
２つの試料を作製した。導電膜の成膜電力が２０ｋｗの条件を試料Ａ１、導電膜の成膜電
力が６０ｋｗの条件を試料Ａ２とした。シート抵抗測定試料の作製方法の詳細を以下に示
す。
＜１－２．シート抵抗測定用の試料の作製方法＞
基板４０２上に、酸化物半導体膜４０８を形成した。基板４０２としては、ガラス基板
を用いた。また、酸化物半導体膜４０８としては、厚さ１００ｎｍのＩＧＺＯ膜を形成し
た。ＩＧＺＯ膜の形成条件としては、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１
：１：１．２［原子数比］のターゲットとし、流量１００ｓｃｃｍのアルゴンガスと、流
量１００ｓｃｃｍの酸素ガス（酸素割合５０％）とを、スパッタリング装置の処理室内に
供給し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの交流電力を供給して形成し
た。なお、酸化物半導体膜４０８を形成する際の基板温度を１７０℃とした。（図４２（
Ａ）参照）。
次に、酸化物半導体膜４０８を熱処理した。当該熱処理の条件としては、窒素雰囲気で
４５０℃ １時間の処理後、続けて窒素と酸素の混合ガス雰囲気で、４５０℃ １時間の
処理を行った。
次に、酸化物半導体膜４０８上に導電膜４１２を形成した。導電膜４１２としては、厚
さ１００ｎｍのタングステン（Ｗ）膜を形成した（図４２（Ｂ）参照）。
なお、タングステン膜の形成条件は、試料Ａ１と、試料Ａ２とで異なる。試料Ａ１のタ
ングステン膜の形成条件としては、流量１００ｓｃｃｍのアルゴンガスを、スパッタリン
グ装置の処理室内に供給し、処理室内の圧力を２Ｐａに制御し、タングステンのスパッタ
リングターゲットに２０ｋＷの直流電力（電力密度＝２．７０Ｗ／ｃｍ２）を供給して形
成した。なお、タングステン膜を形成する際の基板温度を１００℃とした。試料Ａ２のタ
ングステン膜の形成条件としては、流量１００ｓｃｃｍのアルゴンガスを、スパッタリン
グ装置の処理室内に供給し、処理室内の圧力を２Ｐａに制御し、タングステンのスパッタ
リングターゲットに６０ｋＷの直流電力（電力密度＝８．０９Ｗ／ｃｍ２）を供給して形
成した。なお、タングステン膜を形成する際の基板温度を１００℃とした。
次に、エッチングガス４３１を用いて、導電膜４１２を除去した。エッチング条件とし
ては、流量９００ｓｃｃｍのＳＦ６ガスと、流量１００ｓｃｃｍの酸素ガスとを、処理室
内に供給し、処理室内の圧力を２Ｐａに制御し、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／２００
Ｗの電力を供給して行った（図４２（Ｃ）参照）。
以上の工程で試料Ａ１、Ａ２を作製した。
＜１－３．シート抵抗測定＞
次に、試料Ａ１及び試料Ａ２についてシート抵抗測定を行った。図４３（Ａ）にシート
抵抗測定結果を示す。また、シート抵抗測定としては四探針法を用いた。なお、シート抵
抗測定器の測定上限としては、５ＭΩ／□である。
また、シート抵抗測定としては、ＩＧＺＯ膜の表面（図４３（Ａ）におけるＩＧＺＯ膜
減り量＝０ｎｍ）のシート抵抗を測定した後、ＩＧＺＯ膜の表面から薬液（過酸化水素水
：アンモニア水溶液：水＝５：１：５［体積比］となるように混合した混合水溶液）を塗
布し、ＩＧＺＯ膜の膜減り量を測定した後に、さらにシート抵抗を測定した。なお、ＩＧ
ＺＯの膜減り量としては、光学式の膜厚測定器を用いた。また、ＩＧＺＯの膜のシート抵
抗が測定上限になるまで、薬液塗布、膜減り量測定、シート抵抗測定を複数回繰り返した
。
図４３（Ａ）に示すように、試料Ａ２においては、ＩＧＺＯの膜減り量が概ね１０ｎｍ
で測定上限（５ＭΩ／□）となった。すなわち、Ｗ成膜電力が６０ｋＷ（電力密度＝８．
０９Ｗ／ｃｍ２）の条件においては、ＩＧＺＯの膜中の深さ１０ｎｍ程度まで低抵抗領域
が形成されていると示唆される。一方で、試料Ａ１においては、ＩＧＺＯの膜減り量が概
ね５ｎｍで測定上限（５ＭΩ／□）となった。すなわち、Ｗ成膜電力が２０ｋＷ（電力密
度＝２．７０Ｗ／ｃｍ２）の条件においては、ＩＧＺＯの膜中の深さ５ｎｍ程度まで低抵
抗領域が形成されていると示唆される。
このように、酸化物半導体膜上に形成する導電膜の成膜電力を変えることで、酸化物半
導体膜中に形成される低抵抗領域の深さ方向の膜厚を制御できることが確認できた。また
、酸化物半導体膜上から薬液を塗布することで、導電膜の成膜時に酸化物半導体膜の表面
近傍に形成される低抵抗領域を除去できることが確認された。
＜１－４．ＥＳＲ測定の試料＞
ＥＳＲ測定用の試料４００として、酸化物半導体膜上の導電膜の成膜電力が異なる２つ
の試料を作製した。導電膜の成膜電力が２０ｋｗの条件を試料Ｂ１、導電膜の成膜電力が
６０ｋｗの条件を試料Ｂ２とした。ＥＳＲ測定用の試料４００の作製方法の詳細を以下に
示す。
＜１－５．ＥＳＲ測定用の試料の作製方法＞
基板４０２上に、酸化物半導体膜４０８を形成した。基板４０２としては、石英基板を
用いた。また、酸化物半導体膜４０８としては、厚さ３５ｎｍのＩＧＺＯ膜を形成した。
ＩＧＺＯ膜の形成条件としては、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１
：１．２［原子数比］のターゲットとし、流量１００ｓｃｃｍのアルゴンガスと、流量１
００ｓｃｃｍの酸素ガス（酸素割合５０％）とを、スパッタリング装置の処理室内に供給
し、処理室内の圧力を０．６Ｐａに制御し、２．５ｋＷの交流電力を供給して形成した。
なお、酸化物半導体膜４０８を形成する際の基板温度を１７０℃とした。（図４２（Ａ）
参照）。
次に、酸化物半導体膜４０８を熱処理した。当該熱処理の条件としては、窒素雰囲気で
４５０℃ １時間の処理後、続けて窒素と酸素の混合ガス雰囲気で、４５０℃ １時間の
処理を行った。
次に、酸化物半導体膜４０８上に導電膜４１２を形成した。導電膜４１２としては、厚
さ１００ｎｍのタングステン（Ｗ）膜を形成した（図４２（Ｂ）参照）。
なお、タングステン膜の形成条件は、試料Ｂ１と、試料Ｂ２とで異なる。試料Ｂ１のタ
ングステン膜の形成条件としては、先に示す試料Ａ１と同じとした。試料Ｂ２のタングス
テン膜の形成条件としては、先に示す試料Ａ２と同じとした。
次に、エッチングガス４３１を用いて、導電膜４１２を除去した。エッチング条件とし
ては、流量９００ｓｃｃｍのＳＦ６ガスと、流量１００ｓｃｃｍの酸素ガスとを、処理室
内に供給し、処理室内の圧力を２Ｐａに制御し、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／２００
Ｗの電力を供給して行った（図４２（Ｃ）参照）。
以上の工程で試料Ｂ１、Ｂ２を作製した。
＜１－６．ＥＳＲ測定＞
次に、試料Ｂ１及び試料Ｂ２についてＥＳＲ測定を行った。ＥＳＲ測定は、所定の温度
で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０、を用いてｇ
値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定
数であり、βはボーア磁子であり、どちらも定数である。
本実施例においては、下記の条件でＥＳＲ測定を行った。
測定温度を室温（２５℃）とし、８．９ＧＨｚの高周波電力（マイクロ波パワー）を２
０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。また、ＩＧＺＯ膜に含ま
れるＶｏＨに起因するｇ（ｇ値）＝１．８９以上１．９６以下に現れるシグナルのスピン
面密度の検出下限は３．７×１０１１ｓｐｉｎｓ／ｃｍ２である。
なお、ＶｏＨは、酸化物半導体膜に含まれる欠損の一つである酸素欠損Ｖｏと、Ｖｏ中
に位置するＨ原子と、が結合したものである。ＶｏＨは、酸化物半導体膜中でドナーとな
り、酸化物半導体膜中でＶｏＨの密度が高くなると、酸化物半導体膜はｎ型となる。
図４３（Ｂ）にＥＳＲ測定により得られた試料Ｂ１及び試料Ｂ２のスピン面密度を示す
。なお、図４３（Ｂ）において、ＥＳＲ測定により得られた、ＶｏＨに起因するｇ（ｇ値
）＝１．９３に現れるシグナルをスピン面密度としてプロットしている。
また、ＥＳＲ測定としては、膜減りなし（図４３（Ｂ）におけるＩＧＺＯ膜減り量＝０
ｎｍ）のＩＧＺＯのＥＳＲ測定を行った後、ＩＧＺＯ膜の表面から薬液（過酸化水素水：
アンモニア水溶液：水＝５：１：５［体積比］となるように混合した混合水溶液）を塗布
し、ＩＧＺＯ膜の膜減り量を測定した後に、さらにＥＳＲ測定を行った。なお、ＩＧＺＯ
の膜減り量としては、光学式の膜厚測定器を用いた。また、ＩＧＺＯ膜のＥＳＲ測定のス
ピン面密度が検出下限になるまで、薬液塗布、膜減り量測定、ＥＳＲ測定を複数回繰り返
した。
図４３（Ｂ）に示すように、試料Ｂ１において、ＶｏＨに起因するｇ（ｇ値）＝１．９
３に現れるシグナルは、ＩＧＺＯの膜減り量が概略６ｎｍまで検出された。また、試料Ｂ
２においては、ＶｏＨに起因するｇ（ｇ値）＝１．９３に現れるシグナルは、ＩＧＺＯの
膜減り量が概略１７ｎｍまで検出された。
このように、酸化物半導体膜上に形成する導電膜の成膜電力を変えることで、酸化物半
導体膜中に形成されるＶｏＨが出来る位置（深さ）を制御できることが確認できた。また
、酸化物半導体膜上から薬液を塗布することで、導電膜の成膜時に酸化物半導体膜の表面
近傍に形成されるＶｏＨを除去できることが確認された。また、図４３（Ａ）及び図４３
（Ｂ）に示す結果より、酸化物半導体膜の表面近傍に形成される低抵抗領域は、ＶｏＨに
起因すると示唆された。
本実施例に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み合わせ
て用いることができる。
本実施例においては、図４４に示すトランジスタ６００に相当するトランジスタを作製
し電気特性及び信頼性試験を行った。
＜２－１．トランジスタの構造＞
まず、図４４に示すトランジスタ６００について説明する。なお、図４４（Ａ）は、ト
ランジスタ６００の上面図であり、図４４（Ｂ）は、図４４（Ａ）に示す一点鎖線Ｘ３－
Ｘ４間における切断面の断面図に相当し、図４４（Ｃ）は、図４４（Ａ）に示す一点鎖線
Ｙ３－Ｙ４間における切断面の断面図に相当する。
トランジスタ６００は、基板６０２上の第１のゲート電極として機能する導電膜６０４
と、基板６０２及び導電膜６０４上の絶縁膜６０６と、絶縁膜６０６上の絶縁膜６０７と
、絶縁膜６０７上の酸化物半導体膜６０８と、酸化物半導体膜６０８に電気的に接続され
るソース電極として機能する導電膜６１２ａと、酸化物半導体膜６０８に電気的に接続さ
れるドレイン電極として機能する導電膜６１２ｂと、を有する。
また、トランジスタ６００上、より詳しくは、導電膜６１２ａ、６１２ｂ及び酸化物半
導体膜６０８上には絶縁膜６１４、６１６、６１８が設けられる。また、絶縁膜６１８上
には導電膜６２０が設けられる。また、絶縁膜６０６、６０７には、導電膜６０４に達す
る開口部６４２ａが設けられ、開口部６４２ａを覆うように、導電膜６１２ｃが形成され
る。また、絶縁膜６１４、６１６、６１８には、導電膜６１２ｃに達する開口部６４２ｂ
が設けられる。また、導電膜６２０は、開口部６４２ｂを介して導電膜６１２ｃと接続さ
れる。すなわち、導電膜６０４と導電膜６２０とは電気的に接続される。また、導電膜６
２０上には平坦化絶縁膜６２６が設けられる。なお、導電膜６２０は、トランジスタ６０
０の第２のゲート電極（バックゲート電極ともいう）として機能する。
本実施例においては、図４４に示すトランジスタ６００に相当するトランジスタとして
、以下に示す試料Ｃ１及び試料Ｃ２を作製し評価を行った。なお、試料Ｃ１及び試料Ｃ２
ともに、チャネル長Ｌが３μｍ、チャネル幅Ｗが５μｍのトランジスタとした。
＜２－２．トランジスタの作製方法＞
まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、ガラス基板を用
いた。また、導電膜６０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板６０２及び導電膜６０４上に絶縁膜６０６、６０７を形成した。絶縁膜６０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。酸化物半導体膜６０８とし
ては、厚さ３５ｎｍのＩＧＺＯ膜を、スパッタリング装置を用いて形成した。なお、ＩＧ
ＺＯ膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガ
スと、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし
、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比
］）に２５００ＷのＡＣ電力を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃ １
時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃ １時間の熱処理
とした。
次に、絶縁膜６０７及び酸化物半導体膜６０８上にレジストマスクを形成し、所望の領
域をエッチングすることで、導電膜６０４に達する開口部６４２ａを形成した。開口部６
４２ａの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ａの形
成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び開口部６４２ａ上に導電膜を形成し
、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６
１２ａ、６１２ｂ、６１２ｃを形成した。導電膜６１２ａ、６１２ｂ、６１２ｃとしては
、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎ
ｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電
膜６１２ａ、６１２ｂ、６１２ｃの形成後レジストマスクを除去した。
また、試料Ｃ１と試料Ｃ２とでは、タングステン膜の形成条件が異なる。具体的には、
試料Ｃ１のタングステン膜の形成条件としては、流量１００ｓｃｃｍのアルゴンガスを、
スパッタリング装置の処理室内に供給し、処理室内の圧力を２Ｐａに制御し、タングステ
ンのスパッタリングターゲットに２０ｋＷの直流電力（電力密度が２．７０Ｗ／ｃｍ２）
を供給した。また、試料Ｃ２のタングステン膜の形成条件としては、流量１００ｓｃｃｍ
のアルゴンガスを、スパッタリング装置の処理室内に供給し、処理室内の圧力を２Ｐａに
制御し、タングステンのスパッタリングターゲットに６０ｋＷの直流電力（電力密度が８
．０９Ｗ／ｃｍ２）を供給した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、
リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶
液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一
部を除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁
膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１
４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素雰囲気下で３５０℃ １
時間とした。
次に、絶縁膜６１６上に保護膜を形成した。当該保護膜としては、厚さ５ｎｍのＩＴＳ
Ｏ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板
温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャ
ンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸
化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０
００ＷのＤＣ電力を供給した。
次に、上記保護膜を通過して、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添
加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃ
ｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加さ
れるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を
１２０ｓｅｃ供給して行った。
次に、保護膜を除去し、絶縁膜６１６の表面を露出させた。保護膜の除去方法としては
、シュウ酸の濃度が５％のシュウ酸水溶液にて３００ｓｅｃの処理を行った後、フッ酸の
濃度が０．５％のフッ化水素酸水溶液にて１５ｓｅｃの処理を行った。
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件と
しては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃ
ｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力
を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ
電力を供給して成膜した。なお、絶縁膜６１８の形成前には、基板の予備加熱を行ってい
ない。
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで
、導電膜６１２ｃに達する開口部６４２ｂを形成した。開口部６４２ｂの形成方法として
は、ドライエッチング装置を用いた。なお、開口部６４２ｂの形成後レジストマスクを除
去した。
次に、開口部６４２ｂを覆うように絶縁膜６１８上に導電膜を形成し、該導電膜を加工
することで導電膜６２０を形成した。導電膜６２０としては、厚さ１００ｎｍのＩＴＳＯ
膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温
度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャン
バー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化
物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物
ターゲットの組成は、先に記載の保護膜に用いた金属酸化物ターゲットと同じである。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １
時間とした。
以上の工程で試料Ｃ１及び試料Ｃ２を作製した。
＜２－３．信頼性試験＞
次に、上記作製した試料Ｃ１及びＣ２の信頼性試験を行った。
信頼性試験は、ダークマイナスストレス（以下、ＮＢＴＳ：Ｎａｇａｔｉｖｅ Ｂｉａ
ｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験とした。なお、ＮＢＴＳ試験は加速試
験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価
することができる。特に、ＮＢＴＳ試験前後におけるトランジスタのしきい値電圧の変化
量（ΔＶｔｈ）は、信頼性を調べるための重要な指標となる。ＮＢＴＳ試験前後において
、しきい値電圧の変化量（ΔＶｔｈ）が小さいほど信頼性が高い。
本実施例でのＮＢＴＳ試験条件としては、ゲート電圧（Ｖｇ）とバックゲート電圧（Ｖ
ｂｇ）とを－３０Ｖとし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ＣＯＭＭ
ＯＮ）とし、ストレス温度を６０℃とし、ストレス印加時間を０ｓｅｃ、１００ｓｅｃ、
５００ｓｅｃ、１５００ｓｅｃ、２０００ｓｅｃ、及び３６００ｓｅｃの６条件とし、測
定環境をダーク環境で行った。すなわち、トランジスタのソース電極とドレイン電極を同
電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間（ここ
では上記６条件）印加した。また、ゲート電極に与える電位は、ソース電極及びドレイン
電極の電位よりも低い。
試料Ｃ１及びＣ２の信頼性試験結果を、図４５（Ａ）（Ｂ）に示す。
なお、図４５（Ａ）が試料Ｃ１の信頼性試験結果であり、図４５（Ｂ）が試料Ｃ２の信
頼性試験結果である。また、図４５（Ａ）（Ｂ）において、第１縦軸がドレイン電流Ｉｄ
（Ａ）を、第２の縦軸が移動度μＦＥ（ｃｍ２／Ｖｓ）を、横軸がゲート電圧Ｖｇ（Ｖ）
を、それぞれ表す。また、ソース電極とドレイン電極間の電圧（Ｖｄ）を１０Ｖとし、－
１５Ｖから１５Ｖまで０．２５Ｖ間隔でＶｇを印加した結果である。また、図４５（Ａ）
（Ｂ）において、ストレス印加時間（０ｓｅｃ、１００ｓｅｃ、５００ｓｅｃ、１５００
ｓｅｃ、２０００ｓｅｃ、及び３６００ｓｅｃ）の結果を重ねて示している。また、図４
５（Ａ）（Ｂ）において、実線がｉｎｉｔｉａｌ（ストレス印加時間が０ｓｅｃ）の結果
であり、破線がストレス印加後（ストレス印加時間が１００ｓｅｃ、５００ｓｅｃ、１５
００ｓｅｃ、２０００ｓｅｃ、及び３６００ｓｅｃ）の結果である。
図４５（Ａ）（Ｂ）に示す結果より、試料Ｃ１は、ＮＢＴＳ試験前後での、しきい値電
圧の変動量が少ない。一方で試料Ｃ２は、ＮＢＴＳ試験後で、しきい値電圧がマイナスシ
フトしている。
＜２－４．断面観察１＞
次に、試料Ｃ１及び試料Ｃ２のＮＢＴＳ試験前後において、しきい値電圧の変動量に差
が確認されたため、試料Ｃ１及び試料Ｃ２の断面観察を行った。
断面観察としては、透過型電子顕微鏡（ＴＥＭ）により行った。また、断面観察方向と
しては、トランジスタのＬ長方向とした。
試料Ｃ１の断面観察結果を図４６（Ａ）（Ｂ）に、試料Ｃ２の断面観察結果を図４７（
Ａ）（Ｂ）に、それぞれ示す。
なお、図４６（Ｂ）及び図４７（Ｂ）の断面は、酸化物半導体膜６０８近傍を拡大した
断面である。
図４６（Ｂ）に示す結果より、試料Ｃ１の導電膜６１２ａが形成された領域の酸化物半
導体膜６０８の膜厚は、３３．５ｎｍであり、導電膜６１２ａが形成されていない領域の
酸化物半導体膜６０８の膜厚は、２８．８ｎｍであった。すなわち、導電膜６１２ａが形
成されている領域の酸化物半導体膜６０８と、導電膜６１２ａが形成されていない領域の
酸化物半導体膜６０８との差分は、４．７ｎｍであった。
また、図４７（Ｂ）に示す結果より、試料Ｃ２の導電膜６１２ａが形成された領域の酸
化物半導体膜６０８の膜厚は、３１．２ｎｍであり、導電膜６１２ａが形成されていない
領域の酸化物半導体膜６０８の膜厚は、２４．９ｎｍであった。すなわち、導電膜６１２
ａが形成されている領域の酸化物半導体膜６０８と、導電膜６１２ａが形成されていない
領域の酸化物半導体膜６０８との差分は、６．３ｎｍであった。
試料Ｃ１と、試料Ｃ２との違いとしては、導電膜６１２ａである、タングステン膜の形
成条件が異なり、試料Ｃ１の成膜電力が２０ｋｗであり、試料Ｃ２の成膜電力が６０ｋｗ
である。実施例１に記載のように、成膜電力２０ｋＷで形成した場合においては、酸化物
半導体膜中に、概ね厚さが５ｎｍの低抵抗領域及び概ね厚さが６ｎｍのＶｏＨを含む領域
が形成される。一方で、成膜電力６０ｋＷで形成した場合においては、酸化物半導体膜中
に、概ね厚さが１０ｎｍの低抵抗領域及び概ね厚さが１７ｎｍのＶｏＨを含む領域が形成
される。
試料Ｃ１においては、導電膜６１２ａが形成されていない領域、すなわちチャネル領域
においては、上述の低抵抗領域及びＶｏＨを含む領域が概ね除去された構造であるため、
高い信頼性を有している。一方で、試料Ｃ２においては、導電膜６１２ａが形成されてい
ない領域、すなわちチャネル領域においては、上述の低抵抗領域及びＶｏＨを含む領域が
多く残る構造であるため、信頼性が低い結果であったと示唆される。
＜２－５．断面観察２＞
次に、＜２－４．断面観察１＞と異なる箇所の試料Ｃ１及び試料Ｃ２の断面観察を行っ
た。
断面観察としては、透過型電子顕微鏡（ＴＥＭ）により行った。また、断面観察箇所と
しては、図４８に示す一点鎖線Ｍ１－Ｎ１、一点鎖線Ｍ２－Ｎ２、及び一点鎖線Ｍ３－Ｎ
３とした。なお、図４８は、図４４（Ａ）に示すトランジスタ６００のゲート電極として
機能する導電膜６０４、酸化物半導体膜６０８、及びソース電極として機能する導電膜６
１２ａ近傍の拡大図である。
図４９に試料Ｃ１の断面観察結果を、図５０に試料Ｃ２の断面観察結果を、それぞれ示
す。なお、図４９及び図５０は、図４８に示す、一点鎖線Ｍ１－Ｎ１、一点鎖線Ｍ２－Ｎ
２、及び一点鎖線Ｍ３－Ｎ３の断面ＴＥＭ像を並べ、当該断面ＴＥＭ像に補助線等を付し
た結果である。
図４９及び図５０に示す結果より、試料Ｃ１及び試料Ｃ２ともに、導電膜６１２ａ下の
酸化物半導体膜６０８は、側端部の形状が鋭角である領域を有する。一方で、導電膜６１
２ａが覆われていない領域、すなわちチャネル領域の酸化物半導体膜６０８は、側端部の
形状が円弧状である領域を有する。また、試料Ｃ１及び試料Ｃ２ともに、チャネル領域の
酸化物半導体膜６０８は、導電膜６１２ａ下の酸化物半導体膜６０８よりも、８ｎｍから
１５ｎｍ程度、チャネル幅が縮小されている。チャネル領域の酸化物半導体膜６０８の側
端部の形状としては、導電膜６１２ａ、６１２ｂの形成後に行った、リン酸水溶液（リン
酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）による処理によ
り、酸化物半導体膜６０８の一部が除去されたためだと示唆される。
以上のように、酸化物半導体膜上に導電膜を形成する場合、酸化物半導体膜の表面近傍
に低抵抗領域を形成する場合がある。また、酸化物半導体膜の表面近傍に形成された低抵
抗領域を除去することで、信頼性の高いトランジスタを実現することができた。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、実施例２に示す試料Ｃ１及び試料Ｃ２と異なる構成のトランジス
タを作製し、トランジスタの面内ばらつき及び信頼性試験を行った。なお、本実施例で作
製したトランジスタ構造としては、実施例２に示すトランジスタ６００と同様の構造とし
た。
また、本実施例においては、トランジスタ６００に相当するトランジスタとして、以下
に示す試料Ｄ１及び試料Ｄ２を作製した。なお、試料Ｄ１及び試料Ｄ２は、チャネル長Ｌ
が６μｍ、チャネル幅Ｗが５０μｍのトランジスタが、それぞれ４０個形成された試料で
ある。なお、試料Ｄ１及び試料Ｄ２のトランジスタはともに、本発明の一態様のトランジ
スタである。
＜３－１．試料Ｄ１及び試料Ｄ２の作製方法＞
まず、基板６０２上に導電膜６０４を形成した。基板６０２としては、ガラス基板を用
いた。また、導電膜６０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板６０２及び導電膜６０４上に絶縁膜６０６、６０７を形成した。絶縁膜６０
６としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。ま
た、絶縁膜６０７としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用
いて形成した。
次に、絶縁膜６０７上に酸化物半導体膜６０８を形成した。
なお、試料Ｄ１と試料Ｄ２とでは、酸化物半導体膜６０８の形成条件が異なる。
試料Ｄ１の酸化物半導体膜６０８としては、厚さ３５ｎｍのＩＧＺＯ膜を、スパッタリ
ング装置を用いて形成した。なお、ＩＧＺＯ膜の成膜条件としては、基板温度を１７０℃
とし、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをチャン
バー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した
。
試料Ｄ２の酸化物半導体膜６０８としては、厚さ１０ｎｍのＩＧＺＯ－１膜と、厚さ１
５ｎｍのＩＧＺＯ－２膜とをスパッタリング装置を用いて形成した。なお、ＩＧＺＯ－１
膜の成膜条件としては、基板温度を１７０℃とし、流量１００ｓｃｃｍのアルゴンガスと
、流量１００ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金
属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）
に２５００ＷのＡＣ電力を投入して成膜した。また、ＩＧＺＯ－２膜の成膜条件としては
、基板温度を１７０℃とし、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの
酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリング
ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力
を投入して成膜した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素雰囲気下で４５０℃ １
時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気下で４５０℃ １時間の熱処理
とした。
次に、絶縁膜６０７及び酸化物半導体膜６０８上にレジストマスクを形成し、所望の領
域をエッチングすることで、導電膜６０４に達する開口部６４２ａを形成した。開口部６
４２ａの形成方法としては、ドライエッチング装置を用いた。なお、開口部６４２ａの形
成後レジストマスクを除去した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び開口部６４２ａ上に導電膜を形成し
、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、導電膜６
１２ａ、６１２ｂ、６１２ｃを形成した。導電膜６１２ａ、６１２ｂ、６１２ｃとしては
、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎ
ｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電
膜６１２ａ、６１２ｂ、６１２ｃの形成後レジストマスクを除去した。
また、試料Ｄ１と試料Ｄ２共に、タングステン膜の形成条件としては、流量１００ｓｃ
ｃｍのアルゴンガスを、スパッタリング装置の処理室内に供給し、処理室内の圧力を２Ｐ
ａに制御し、タングステンのスパッタリングターゲットに２０ｋＷの直流電力（電力密度
が２．７０Ｗ／ｃｍ２）を供給した。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上から、
リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶
液）を塗布し、導電膜６１２ａ、６１２ｂから露出した酸化物半導体膜６０８の表面の一
部を除去し、導電膜６１２ａ、６１２ｂが重畳していない領域の酸化物半導体膜６０８を
薄くした。
次に、絶縁膜６０７、酸化物半導体膜６０８、及び導電膜６１２ａ、６１２ｂ上に絶縁
膜６１４及び絶縁膜６１６を形成した。絶縁膜６１４としては、厚さ５０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜６１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜６１
４及び絶縁膜６１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
絶縁膜６１４の成膜条件としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
０Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供
給して成膜した。また、絶縁膜６１６の成膜条件としては、基板温度を２２０℃とし、流
量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバ
ー内に導入し、圧力を２００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電力を供給して成膜した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素雰囲気下で３５０℃ １
時間とした。
次に、絶縁膜６１６上に保護膜を形成した。当該保護膜としては、厚さ５ｎｍのＩＴＳ
Ｏ膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板
温度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャ
ンバー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸
化物ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）に１０
００ＷのＤＣ電力を供給した。
次に、上記保護膜を通過して、絶縁膜６１４、６１６に酸素添加処理を行った。酸素添
加処理条件としては、アッシング装置を用い、基板温度を４０℃とし、流量２５０ｓｃｃ
ｍの酸素ガスをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加さ
れるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を
１２０ｓｅｃ供給して行った。
次に、保護膜を除去し、絶縁膜６１６の表面を露出させた。保護膜の除去方法としては
、シュウ酸の濃度が５％のシュウ酸水溶液にて３００ｓｅｃの処理を行った後、フッ酸の
濃度が０．５％のフッ化水素酸水溶液にて１５ｓｅｃの処理を行った。
次に、絶縁膜６１６上に絶縁膜６１８を形成した。絶縁膜６１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。絶縁膜６１８の成膜条件と
しては、基板温度を３５０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃ
ｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー内に導入し、圧力
を１００Ｐａとし、ＰＥＣＶＤ装置内に設置された平行平板の電極間に１０００ＷのＲＦ
電力を供給して成膜した。なお、絶縁膜６１８の形成前には、基板の予備加熱を行ってい
ない。
次に、絶縁膜６１８上にレジストマスクを形成し、所望の領域をエッチングすることで
、導電膜６１２ｃに達する開口部６４２ｂを形成した。開口部６４２ｂの形成方法として
は、ドライエッチング装置を用いた。なお、開口部６４２ｂの形成後レジストマスクを除
去した。
次に、開口部６４２ｂを覆うように絶縁膜６１８上に導電膜を形成し、該導電膜を加工
することで導電膜６２０を形成した。導電膜６２０としては、厚さ１００ｎｍのＩＴＳＯ
膜を、スパッタリング装置を用いて形成した。該ＩＴＳＯ膜の成膜条件としては、基板温
度を室温とし、流量７２ｓｃｃｍのアルゴンガスと、流量５ｓｃｃｍの酸素ガスをチャン
バー内に導入し、圧力を０．１５Ｐａとし、スパッタリング装置内に設置された金属酸化
物ターゲットに３２００ＷのＤＣ電力を供給した。なお、ＩＴＳＯ膜に用いた金属酸化物
ターゲットの組成は、先に記載の保護膜に用いた金属酸化物ターゲットと同じである。
次に、第３の熱処理を行った。該第３の熱処理としては、窒素雰囲気下で２５０℃ １
時間とした。
以上の工程で試料Ｄ１及び試料Ｄ２を作製した。
＜３－２．トランジスタの面内ばらつき評価＞
次に、上記作製した試料Ｄ１及び試料Ｄ２のトランジスタの面内ばらつきを評価した。
なお、トランジスタの面内ばらつきの評価としては、オン電流（Ｉｏｎ）、及びしきい値
電圧（Ｖｔｈ）とした。
試料Ｄ１及び試料Ｄ２のトランジスタの面内ばらつきの結果を図５１（Ａ）（Ｂ）に示
す。なお、図５１（Ａ）は、試料Ｄ１及び試料Ｄ２のオン電流（Ｉｏｎ）の確率分布を、
図５１（Ｂ）は、試料Ｄ１及び試料Ｄ２のしきい値電圧（Ｖｔｈ）の確率分布を、それぞ
れ表す。
試料Ｄ２は、試料Ｄ１と比較し、酸化物半導体膜６０８の構造が異なるため、高いオン
電流（Ｉｏｎ）を有し、且つ面内ばらつきが小さい結果が得られた。また、試料Ｄ２は、
試料Ｄ１と比較し、しきい値電圧（Ｖｔｈ）の面内ばらつきが小さい結果が得られた。こ
のように、試料Ｄ１及び試料Ｄ２ともに、本発明の一態様のトランジスタであるが、試料
Ｄ２のように、酸化物半導体膜６０８を積層構造とした方が、電気特性は良好な結果が得
られた。
＜３－３．信頼性試験＞
次に、試料Ｄ１及び試料Ｄ２の信頼性試験を行った。信頼性評価としては、ＧＢＴ試験
とした。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（ＶＧ）を±３０Ｖ、とし、ドレイ
ン電圧（ＶＤ）とソース電圧（ＶＳ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０
℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色Ｌ
ＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、ト
ランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びド
レイン電極とは異なる電位を一定時間（ここでは１時間）印加した。また、ゲート電極に
与える電位がソース電極及びドレイン電極の電位よりも高い場合をポジティブバイアスと
し、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をネガ
ティブバイアスとした。したがって、測定環境と合わせて、ＰＢＴＳ（Ｐｏｓｉｔｉｖｅ
Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）、ＮＢＴＳ（Ｎａｇａｔｉｖｅ
Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）、ＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ
Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）、及
びＮＢＩＴＳ（Ｎａｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎｓ Ｔｅｍｐｅ
ｒａｔｕｒｅ Ｓｔｒｅｓｓ）の４条件とした。
また、ＧＢＴ試験としては、試料Ｄ１及び試料Ｄ２に形成された４０個のトランジスタ
の内、任意のトランジスタを１つ選択して行った。
試料Ｄ１及び試料Ｄ２のＧＢＴ試験結果を図５２に示す。図５２において、縦軸がトラ
ンジスタのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が各試料を、それぞれ示す。
図５２に示す結果から、本発明の一態様である試料Ｄ１及び試料Ｄ２ともに、しきい値
電圧の変化量（ΔＶｔｈ）がプラスマイナス２Ｖ以下の変動であった。特に、試料Ｄ２の
しきい値電圧の変化量（ΔＶｔｈ）は、プラスマイナス１Ｖ以下であった。
以上、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例においては、実施例３に示す試料Ｄ１及び試料Ｄ２と異なる構成のトランジス
タを作製し、トランジスタの定電流ストレス試験を行った。
本実施例では試料Ｄ３及び試料Ｄ４を作製した。なお、試料Ｄ３及び試料Ｄ４ともに、
本発明の一態様のトランジスタである。
また、試料Ｄ３は、実施例３に示す試料Ｄ１のトランジスタとサイズのみ異なり、構造
及び作製工程は同じとした。なお、試料Ｄ３は、チャネル長が３μｍ、チャネル幅が６μ
ｍのサイズとした。
また、試料Ｄ４は、実施例３に示す試料Ｄ２のトランジスタとサイズのみ異なり、構造
及び作製工程は同じとした。なお、試料Ｄ４は、チャネル長が３μｍ、チャネル幅が５μ
ｍのサイズとした。
＜４．定電流ストレス試験＞
次に、上記作製した試料Ｄ３及び試料Ｄ４に対し、定電流ストレス試験を行った。なお
、定電流ストレス試験の条件としては、大気雰囲気下、暗状態（ｄａｒｋ）、及び試験温
度を６０℃とし、ストレス電流を１００ｎＡ／μｍとなるように、ドレイン電圧とゲート
電圧とを調整した。
図５３に試料Ｄ３及び試料Ｄ４の定電流ストレス試験の結果を示す。なお、図５３にお
いて、縦軸がトランジスタのオン電流（Ｉｏｎ）の劣化率を、横軸がストレス時間を、そ
れぞれ示す。
図５３に示すように、試料Ｄ３及び試料Ｄ４ともに、高い信頼性を有する。特に、試料
Ｄ４においては、４０時間経過後のオン電流（Ｉｏｎ）の劣化率が極めて小さい。以上の
ことから、本発明の一態様のトランジスタは、高い信頼性を有することが示された。
以上、本実施例に示す構成は、他の実施の形態または他の実施例に示す構成と適宜組み
合わせることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ａ＿ｉ 高純度領域
１０８ａ＿ｎ ｎ型領域
１０８ｂ 酸化物半導体膜
１０８ｂ＿ｉ チャネル領域
１０８ｂ＿ｎ ｎ型領域
１０８ｃ 酸化物半導体膜
１０８ｃ＿ｉ 高純度領域
１０８ｃ＿ｎ ｎ型領域
１０８ｉ チャネル領域
１０８ｎ ｎ型領域
１０９ 変性層
１１２ 導電膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１３０ 保護膜
１３９ エッチャント
１４０ 酸素
１４２ エッチャント
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１７０ トランジスタ
４００ 試料
４０２ 基板
４０８ 酸化物半導体膜
４１２ 導電膜
４３１ エッチングガス
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ トランジスタ
６０２ 基板
６０４ 導電膜
６０６ 絶縁膜
６０７ 絶縁膜
６０８ 酸化物半導体膜
６１２ａ 導電膜
６１２ｂ 導電膜
６１２ｃ 導電膜
６１４ 絶縁膜
６１６ 絶縁膜
６１８ 絶縁膜
６２０ 導電膜
６２６ 平坦化絶縁膜
６４２ａ 開口部
６４２ｂ 開口部
１２８０ａ ｐ型トランジスタ
１２８０ｂ ｎ型トランジスタ
１２８０ｃ ｎ型トランジスタ
１２８１ 容量素子
１２８２ トランジスタ
１３１１ 配線
１３１２ 配線
１３１３ 配線
１３１４ 配線
１３１５ 配線
１３１６ 配線
１３１７ 配線
１３５１ トランジスタ
１３５２ トランジスタ
１３５３ トランジスタ
１３５４ トランジスタ
１３６０ 光電変換素子
１４０１ 信号
１４０２ 信号
１４０３ 信号
１４０４ 信号
１４０５ 信号
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
３０００ 成膜装置
３０１０ 加工部材
３１８０ 成膜室
３１８１ａ 原料供給部
３１８１ｂ 原料供給部
３１８２ 制御部
３１８２ａ 流量制御器
３１８２ｂ 流量制御器
３１８２ｃ 流量制御器
３１８２ｈ 加熱機構
３１８３ 導入口
３１８４ 排出口
３１８５ 排気装置
３１８６ 支持部
３１８７ 加熱機構
３１８８ 扉
５１００ ペレット
５１２０ 基板
５１６１ 領域
５２００ ペレット
５２０１ イオン
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (1)

  1. 酸化物半導体膜を用いてチャネル形成領域が形成されるトランジスタを有する表示装置の作製方法であって、
    前記酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上に絶縁膜を形成する工程と、
    前記絶縁膜上にインジウムを含む膜を形成し、前記絶縁膜に酸素を添加する工程と、
    前記インジウムを含む膜を除去する工程と、を有する、表示装置の作製方法。
JP2022022090A 2014-11-28 2022-02-16 表示装置の作製方法 Active JP7269397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023070396A JP7434644B2 (ja) 2014-11-28 2023-04-21 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014241466 2014-11-28
JP2014241466 2014-11-28
JP2014264766 2014-12-26
JP2014264766 2014-12-26
JP2021023047A JP7027588B2 (ja) 2014-11-28 2021-02-17 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021023047A Division JP7027588B2 (ja) 2014-11-28 2021-02-17 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023070396A Division JP7434644B2 (ja) 2014-11-28 2023-04-21 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2022081496A JP2022081496A (ja) 2022-05-31
JP7269397B2 true JP7269397B2 (ja) 2023-05-08

Family

ID=56079670

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015230188A Active JP6639882B2 (ja) 2014-11-28 2015-11-26 半導体装置の作製方法
JP2019234611A Active JP6840828B2 (ja) 2014-11-28 2019-12-25 半導体装置の作製方法
JP2021023047A Active JP7027588B2 (ja) 2014-11-28 2021-02-17 半導体装置の作製方法
JP2022022090A Active JP7269397B2 (ja) 2014-11-28 2022-02-16 表示装置の作製方法
JP2023070396A Active JP7434644B2 (ja) 2014-11-28 2023-04-21 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2015230188A Active JP6639882B2 (ja) 2014-11-28 2015-11-26 半導体装置の作製方法
JP2019234611A Active JP6840828B2 (ja) 2014-11-28 2019-12-25 半導体装置の作製方法
JP2021023047A Active JP7027588B2 (ja) 2014-11-28 2021-02-17 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023070396A Active JP7434644B2 (ja) 2014-11-28 2023-04-21 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US20160155803A1 (ja)
JP (5) JP6639882B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107491222A (zh) * 2017-09-01 2017-12-19 业成科技（成都）有限公司 触控面板
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置
US12113115B2 (en) 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
US11984508B2 (en) * 2021-02-24 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US20130161610A1 (en) 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130187153A1 (en) 2012-01-25 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2014179625A5 (ja) 2014-04-09 2016-05-19

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200274A1 (en) * 2004-03-10 2005-09-15 Asashi Glass Company, Limited Laminate for forming substrate with wires, such substrate with wires, and method for forming it
KR20090122233A (ko) * 2007-03-14 2009-11-26 아사히 가라스 가부시키가이샤 투명 도전막 및 그의 제조 방법, 및 그 제조에 사용되는 스퍼터링 타겟
KR101596211B1 (ko) * 2007-07-06 2016-02-22 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟, 및 그것을 이용해 얻어지는 투명 도전막 및 투명 도전성 기재
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101961632B1 (ko) * 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI659474B (zh) * 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI536577B (zh) * 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101907366B1 (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN105161543A (zh) * 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102250803B1 (ko) * 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20110090408A (ko) * 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN102822980B (zh) * 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9496405B2 (en) * 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8546892B2 (en) * 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
DE112012007295B3 (de) * 2011-06-08 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140029202A (ko) * 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2015136418A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device
WO2015136427A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
CN106537604B (zh) * 2014-07-15 2020-09-11 株式会社半导体能源研究所 半导体装置及其制造方法以及包括该半导体装置的显示装置
US10134332B2 (en) * 2015-03-18 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and driving method of display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP2013138189A (ja) 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法及び半導体装置の作製方法
US20130161610A1 (en) 2011-12-27 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013153156A (ja) 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20130187153A1 (en) 2012-01-25 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013175713A (ja) 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2014179625A5 (ja) 2014-04-09 2016-05-19

Also Published As

Publication number Publication date
JP2023099551A (ja) 2023-07-13
JP7027588B2 (ja) 2022-03-01
US20160155803A1 (en) 2016-06-02
JP7434644B2 (ja) 2024-02-20
JP2020074412A (ja) 2020-05-14
JP6639882B2 (ja) 2020-02-05
JP6840828B2 (ja) 2021-03-10
JP2022081496A (ja) 2022-05-31
JP2016122833A (ja) 2016-07-07
JP2021077919A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
JP7266084B2 (ja) 半導体装置の作製方法
JP7543476B2 (ja) 半導体装置の作製方法
JP7209774B2 (ja) 半導体装置の作製方法
JP6727794B2 (ja) 半導体装置
JP7269397B2 (ja) 表示装置の作製方法
US10861980B2 (en) Semiconductor device, display device including semiconductor device, display module including display device, and electronic device including semiconductor device, display device, and display module
JP6670094B2 (ja) 半導体装置
CN112038410A (zh) 半导体装置及其制造方法以及包括半导体装置的显示装置
JP6817141B2 (ja) 半導体装置の作製方法
JP2023059891A (ja) 半導体装置の作製方法
KR20210129114A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230421

R150 Certificate of patent or registration of utility model

Ref document number: 7269397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150