JP2013138189A - 酸化物半導体膜の作製方法及び半導体装置の作製方法 - Google Patents

酸化物半導体膜の作製方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2013138189A
JP2013138189A JP2012259427A JP2012259427A JP2013138189A JP 2013138189 A JP2013138189 A JP 2013138189A JP 2012259427 A JP2012259427 A JP 2012259427A JP 2012259427 A JP2012259427 A JP 2012259427A JP 2013138189 A JP2013138189 A JP 2013138189A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
semiconductor film
insulating film
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012259427A
Other languages
English (en)
Other versions
JP2013138189A5 (ja
JP6037800B2 (ja
Inventor
Daigo Ito
大吾 伊藤
Yuichi Sato
優一 佐藤
Kosei Noda
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012259427A priority Critical patent/JP6037800B2/ja
Publication of JP2013138189A publication Critical patent/JP2013138189A/ja
Publication of JP2013138189A5 publication Critical patent/JP2013138189A5/ja
Application granted granted Critical
Publication of JP6037800B2 publication Critical patent/JP6037800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

【課題】均一に酸素イオンが注入された酸化物半導体膜の作製方法を提供することである。さらに、当該酸化物半導体膜を用いて、良好な電気特性を有する半導体装置の作製方法を提供する。
【解決手段】基板上に酸化物半導体膜を形成し、酸化物半導体膜に注入される注入物の当該酸化物半導体膜の深さ方向における濃度分布の極大が、基板と酸化物半導体膜との界面から酸化物半導体膜の表面までの領域に位置するための厚さを有する犠牲膜を形成し、注入物の酸化物半導体膜の深さ方向における濃度分布の極大が、当該領域に位置する加速電圧で注入物である酸素イオンを、犠牲膜を介して当該酸化物半導体膜に注入した後、犠牲膜を除去する。また、当該酸化物半導体膜を用いて半導体装置を作製する。
【選択図】図１

Description

酸化物半導体膜又は絶縁膜の作製方法、及びこれらを用いた半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、例えば、トランジスタなどの半導体素子、半導体素子を含む半導体回路、表示装置などの電気光学装置、及び電子機器は全て半導体装置である。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。また、酸化物半導体を用いたトランジスタにおいて、イオン注入法又はイオンドーピング法によって、酸化物半導体に酸素を導入する技術が開示されている（特許文献３参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１９９２７２号公報
しかし、酸化物半導体は、酸化物半導体中に生成する酸素欠損に起因して電荷が生じる。酸化物半導体の酸素欠損は、その一部がドナーとなり、キャリアである電子が生じる。それゆえ、チャネル形成領域を含む活性層に酸化物半導体を用いたトランジスタ（以下、酸化物半導体を用いたトランジスタと記す。）は、酸化物半導体の酸素欠損によって、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性を有しやすい。
従って、酸化物半導体を用いたトランジスタにおいて、良好なトランジスタ特性を得るためには、酸化物半導体の酸素欠損を修復（補償ともいう。）することが好ましい。酸化物半導体中の酸素欠損を修復するためには、酸化物半導体の酸素欠損を外部から供給される酸素で補えばよく、例えば、酸素イオンをイオンインプランテーション法やイオンドーピング法で注入することで、酸化物半導体の酸素欠損を修復することができる。
また、酸化物半導体を用いたトランジスタにおいて、ゲート電極からの電界が活性層に十分に加わるようにするために、活性層（酸化物半導体）の厚さを薄くすることがある。酸化物半導体膜に、イオンインプランテーション法やイオンドーピング法で酸素イオンを注入する場合、所望の注入濃度で正確に注入されるように低い加速電圧で注入する必要がある。
加速電圧を低くするにつれて、空間電荷効果によるビーム電流が減少し、酸素イオンを注入するために要する時間が長くなる。そして、加速電圧を低くするにつれて、注入された酸素イオンの濃度分布は、酸化物半導体の深さ方向において大きな濃度勾配を含んだ極大を有するようになる。従って、酸素イオンを注入するための加速電圧を低くすると、注入された酸素イオン濃度は酸化物半導体の深さ方向において不均一となるため、十分に酸素欠損を修復されない可能性がある。
つまり、酸化物半導体を用いたトランジスタにおいて、加速電圧を低くして酸素イオンを酸化物半導体に注入しても、十分に酸素欠損を修復されず、ノーマリーオン特性を十分に改善できない可能性がある。
そこで、本発明の一態様は、均一に酸素イオンが注入された酸化物半導体膜の作製方法を提供することである。さらに、本発明の一態様は、酸化物半導体膜を用いて、良好な電気特性を有する半導体装置の作製方法を提供することである。
一般に、加速電圧を高くするにつれて、被注入物の深さ方向における注入物の濃度勾配は小さくなり、深さ方向において注入物の濃度分布は均一（概略一定）に近づく。別言すると、注入物の濃度勾配はなだらかになる。しかし、加速電圧を高くするにつれて、当該注入物の濃度分布の極大は、被注入物の深さ方向に変動するため、被注入物の厚さが薄い場合、所望の注入位置に酸素イオンを適切に注入することが困難となる。なお、本明細書において、「濃度分布」とは「ドーズプロファイル」を意味し、適宜「ドーズプロファイル」という文言に置き換えることができる。
本発明の一態様は、酸化物半導体膜上に、被注入物の深さ方向における注入物の濃度分布の極大が、酸化物半導体膜である領域内に位置されるように犠牲膜を形成し、酸化物半導体膜に注入される深さ方向の注入物の濃度分布の極大が、当該領域内に位置するように加速電圧を高くして、注入物である酸素イオンを酸化物半導体膜に注入することである。
そこで、本発明の一態様は、基板上に酸化物半導体膜を形成し、酸化物半導体膜に注入される注入物の当該酸化物半導体膜の深さ方向における濃度分布の極大が、基板と酸化物半導体膜との界面から酸化物半導体膜の表面までの領域に位置するための厚さを有する犠牲膜を形成し、注入物の酸化物半導体膜の深さ方向における濃度分布の極大が、当該領域に位置する加速電圧で注入物である酸素イオンを、犠牲膜を介して当該酸化物半導体膜に注入した後、犠牲膜を除去する酸化物半導体膜の作製方法である。
上記において、酸化物半導体膜は５ｎｍ以上５０ｎｍ以下として形成し、犠牲膜は、２０ｎｍ以上５００ｎｍ以下として形成することができる。
酸化物半導体の酸素欠損を修復するには、イオンインプランテーション法やイオンドーピング法などのように、酸素イオンを酸化物半導体に直接注入するのではなく、酸素を有する絶縁膜上に酸化物半導体膜を形成することでも可能である。このとき、当該絶縁膜と接した状態で酸化物半導体膜を加熱処理することが好ましい。
絶縁膜において、酸素が当該絶縁膜の深さ方向において均一に含まれていることで、当該絶縁膜から酸化物半導体膜に酸素が均一に注入され、酸素欠損を十分に修復することができる。
つまり、本発明の一態様は、酸化物半導体膜だけではなく、絶縁膜にも適用できる。具体的には、絶縁膜の深さ方向における注入物の濃度分布の極大が、絶縁膜である領域内、特に絶縁膜の表面近傍に位置するように犠牲膜を形成し、絶縁膜に注入される深さ方向の注入物の濃度分布の極大が当該領域内又は当該絶縁膜の表面近傍に位置するように加速電圧を高くして、酸素イオンを絶縁膜に注入することができる。
そこで、本発明の一態様は、基板上に絶縁膜を形成し、当該絶縁膜に注入される深さ方向における注入物の濃度分布の極大が、基板と絶縁膜との界面から絶縁膜の表面までの領域に位置するための厚さを有する犠牲膜を形成し、当該絶縁膜の深さ方向における注入物の濃度分布の極大が、当該領域に位置する加速電圧で酸素イオンを、犠牲膜を介して当該絶縁膜に注入した後、犠牲膜を除去し、犠牲膜を除去した絶縁膜上に酸化物半導体膜を形成することである。
また、上記において絶縁膜は５ｎｍ以上５００ｎｍ以下として形成し、犠牲膜は２０ｎｍ以上５００ｎｍ以下として形成することができる。
また、上記方法で酸化物半導体膜又は絶縁膜を形成することで、酸化物半導体膜又は絶縁膜の深さ方向における注入物の濃度分布の変化量は、それぞれの注入物の濃度分布の極大における濃度を基準にして４０％以下にすることができる。
また、上記において、酸素イオンの加速電圧は、被注入物の密度及び膜厚によって変化するため、被注入物の深さ方向における注入物の濃度分布の極大が、犠牲膜の下層に形成された膜の領域に位置させることができる加速電圧で注入する。なお、上記したように、一般に加速電圧を高くすることで、被注入物の深さ方向における注入物の濃度分布の極大が深さ方向に移動するため、加速電圧は高くすることが好ましい。
また、上記において、犠牲膜はウェットエッチング、ドライエッチング、又は化学機械研磨法のいずれか一で除去することができる。
また、上記において、犠牲膜は当該犠牲膜の下層に形成した膜と異なる材料、又は当該犠牲膜の下層に形成した膜と同じ材料で形成することができる。犠牲膜を当該犠牲膜の下層に形成した膜と異なる材料で形成することで、犠牲膜を除去する際、エッチング選択比を利用して簡易に犠牲膜を除去することができる。また、犠牲膜を当該犠牲膜の下層に形成した膜と同じ材料で形成することで、本発明の一態様である膜の形成に要する時間を短くすることができ、犠牲膜を当該犠牲膜の下層に形成した膜と異なる材料で形成する場合に当該膜上に付着する可能性がある不純物を低減することができる。
酸化物半導体を用いたトランジスタを作製するにあたって、少なくともチャネル形成領域として機能する酸化物半導体膜を上記した酸化物半導体膜の作製方法を用いて形成することができる。
そこで、本発明の一態様は、絶縁表面を有する基板上に酸化物半導体膜を形成し、酸化物半導体膜に注入される注入物の当該酸化物半導体膜の深さ方向における濃度分布の極大が、基板と酸化物半導体膜との界面から酸化物半導体膜表面までの領域に位置するための厚さを有する犠牲膜を形成し、注入物の酸化物半導体膜の深さ方向における濃度分布の極大が、当該領域に位置する加速電圧で注入物である酸素イオンを、犠牲膜を介して酸化物半導体膜に注入した後、犠牲膜を除去し、酸素イオンが注入された酸化物半導体膜を加工して島状の酸化物半導体膜を形成し、島状の酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート絶縁膜を介して島状の酸化物半導体膜と重畳するゲート電極を形成し、ゲート絶縁膜を加工して島状の酸化物半導体膜の一部を露出し、露出した島状の酸化物半導体膜上にソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、酸化物半導体を用いたトランジスタを作製するにあたって、上記した絶縁膜の作製方法を用いて、当該トランジスタの下地絶縁膜などを形成することができる。
そこで、本発明の一態様は、基板上に下地絶縁膜を形成し、下地絶縁膜に注入される注入物の当該下地絶縁膜の深さ方向における濃度分布の極大が、基板と下地絶縁膜との界面から下地絶縁膜表面までの領域に位置するための厚さを有する犠牲膜を形成し、注入物の下地絶縁膜の深さ方向における濃度分布の極大が、当該領域に位置する加速電圧で注入物である酸素イオンを、犠牲膜を介して下地絶縁膜に注入した後、犠牲膜を除去し、酸素イオンが注入された下地絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を加工して島状の酸化物半導体膜を形成し、島状の酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート絶縁膜を介して島状の酸化物半導体膜と重畳するゲート電極を形成し、ゲート絶縁膜を加工して島状の酸化物半導体膜の一部を露出し、露出した島状の酸化物半導体膜上にソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、下地絶縁膜の表面近傍に酸素イオン濃度分布の極大を位置させることで、当該酸素イオンが当該下地絶縁膜上に形成される酸化物半導体膜に到達する距離を短くすることができ、効果的に当該酸化物半導体膜の酸素欠損を修復することができる。従って、良好な電気特性を有するトランジスタを作製することができる。
酸化物半導体膜又は絶縁膜の被注入物にイオンインプランテーション法やイオンドーピング法で酸素イオンを注入すると、注入した酸素イオンだけではなく、当該被注入物上に付着している不純物がノックオン効果によって、当該被注入物に押し込まれてしまう。このような不純物を有する被注入物を用いてトランジスタを作製すると、電気特性不良なトランジスタが作製されることに繋がる。それゆえ、本発明の一態様のように犠牲膜を形成した後、酸素イオンを注入し、犠牲膜を除去することで、形成された被注入物中に含まれる不純物を低減することができ、良好な電気特性を有するトランジスタを作製することができる。
本発明の一態様により、均一に酸素イオンが注入された酸化物半導体膜の作製方法を提供することができる。さらに、本発明の一態様は、酸化物半導体膜を用いて、良好な電気特性を有する半導体装置の作製方法を提供することができる。
酸化物半導体膜の作製方法を説明する断面図。 絶縁膜の作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図及び上面図。 トランジスタの一例を説明する上面図及び断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図。 トランジスタの作製方法を説明する断面図及び上面図。 トランジスタの一例を説明する上面図及び断面図。 半導体記憶装置の一例を示す回路図及び電気特性を示す図。 半導体記憶装置の一例を示す回路図及び電気特性を示す図。 ＣＰＵの具体例を示すブロック図及びその一部の回路図。 電子機器の一例を示す斜視図。 計算によって被注入物の深さ方向における酸素イオン濃度分布を示した図。 図１又は図２の工程によって酸化物半導体膜又は絶縁膜に注入される酸素イオン濃度分布を説明する図。 計算によって被注入物の深さ方向における酸素イオン濃度分布を示した図。 評価を行ったトランジスタの上面図及び断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には、同一の符号又は同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、酸化物半導体膜の深さ方向において酸素が均一に含まれている酸化物半導体膜の作製方法について、図１及び図１６（Ａ）を参照して説明する。図１は、本発明の一態様である酸化物半導体膜の作製方法を示す断面模式図である。
まず、基板１０１上に酸化物半導体膜１０３を形成する（図１（Ａ）参照）。酸化物半導体膜１０３は、下記の金属酸化物材料（酸化物半導体材料）を用いて、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、又はパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成すればよく、スパッタリング法を用いて形成することが好ましい。
酸化物半導体膜１０３は、非晶質構造であってもよく、結晶性を有する構造であってもよい。
酸化物半導体膜１０３として、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含む金属酸化物材料を用いることが好ましい。特にＩｎ及びＺｎを含むことが好ましい。
酸化物半導体膜１０３の具体的な例としては、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物材料であるＩｎ−Ｚｎ系酸化物材料、Ｓｎ−Ｚｎ系酸化物材料、Ａｌ−Ｚｎ系酸化物材料、Ｚｎ−Ｍｇ系酸化物材料、Ｓｎ−Ｍｇ系酸化物材料、Ｉｎ−Ｍｇ系酸化物材料、Ｉｎ−Ｇａ系酸化物材料、三種類の金属を含む酸化物材料であるＩｎ−Ｇａ−Ｚｎ系酸化物材料、Ｉｎ−Ａｌ−Ｚｎ系酸化物材料、Ｉｎ−Ｓｎ−Ｚｎ系酸化物材料、Ｓｎ−Ｇａ−Ｚｎ系酸化物材料、Ａｌ−Ｇａ−Ｚｎ系酸化物材料、Ｓｎ−Ａｌ−Ｚｎ系酸化物材料、Ｉｎ−Ｈｆ−Ｚｎ系酸化物材料、Ｉｎ−Ｌａ−Ｚｎ系酸化物材料、Ｉｎ−Ｃｅ−Ｚｎ系酸化物材料、Ｉｎ−Ｐｒ−Ｚｎ系酸化物材料、Ｉｎ−Ｎｄ−Ｚｎ系酸化物材料、Ｉｎ−Ｓｍ−Ｚｎ系酸化物材料、Ｉｎ−Ｅｕ−Ｚｎ系酸化物材料、Ｉｎ−Ｇｄ−Ｚｎ系酸化物材料、Ｉｎ−Ｔｂ−Ｚｎ系酸化物材料、Ｉｎ−Ｄｙ−Ｚｎ系酸化物材料、Ｉｎ−Ｈｏ−Ｚｎ系酸化物材料、Ｉｎ−Ｅｒ−Ｚｎ系酸化物材料、Ｉｎ−Ｔｍ−Ｚｎ系酸化物材料、Ｉｎ−Ｙｂ−Ｚｎ系酸化物材料、Ｉｎ−Ｌｕ−Ｚｎ系酸化物材料、Ｉｎ−Ｎｉ−Ｚｎ系酸化物材料、四種類の金属を含む酸化物材料であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物材料、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物材料、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物材料、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物材料、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物材料、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物材料などが挙げられる。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物材料とは、Ｉｎ、Ｇａ及びＺｎを主成分として有する酸化物という意味であり、Ｉｎ、Ｇａ及びＺｎの原子数比は問わない。
酸化物半導体膜１０３としてＩｎ−Ｚｎ系酸化物材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。ＩｎのＺｎに対する原子数比を前述の範囲とすることで、酸化物半導体を用いたトランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
酸化物半導体膜１０３として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ、Ｓｎ、Ｈｆ及びＣｏから選ばれた一又は複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ又はＧａ及びＣｏなどを用いてもよい。
次に、酸化物半導体膜１０３上に犠牲膜１０５を形成する（図１（Ｂ）参照）。犠牲膜１０５は、後に注入される酸素イオンを通過させることができれば特に限定はない。例えば、犠牲膜１０５は、犠牲膜１０５の下層に形成した酸化物半導体膜１０３と異なる材料、又は犠牲膜１０５の下層に形成した酸化物半導体膜１０３と同じ材料で形成することができる。犠牲膜１０５に適用でき、酸化物半導体膜１０３と異なる材料の具体例としては、酸化モリブデン、酸化セリウム、又は酸化マグネシウムなどの金属酸化物、若しくは酸化シリコンなどの絶縁物が挙げられる。ここでは、犠牲膜１０５に酸化物半導体膜１０３と異なる材料を用いるものとして説明する。なお、犠牲膜１０５に酸化物半導体膜１０３と同じ材料を用いる場合については後述する。
犠牲膜１０５は、後に酸素イオンを注入する際に、酸化物半導体膜１０３の深さ方向における酸素イオン濃度分布の極大を、基板１０１と酸化物半導体膜１０３との界面から酸化物半導体膜１０３と犠牲膜１０５との界面（後述する酸化物半導体膜１０９の表面）までの領域に位置させるために設ける。
形成する犠牲膜１０５の膜厚は、形成する酸化物半導体膜１０３の膜厚、又は後に注入する酸素イオンの加速電圧によっても異なる。例えば、酸化物半導体膜１０３を５ｎｍ以上５０ｎｍ以下とする場合、犠牲膜１０５は２０ｎｍ以上５００ｎｍ以下として形成することができる。なお、犠牲膜１０５は酸化物半導体膜１０３と同様の方法で形成することができる。
次に、犠牲膜１０５を介して酸化物半導体膜１０３に酸素イオン１０７を注入する（図１（Ｃ）参照）。酸素イオン１０７は酸化物半導体膜１０３及び犠牲膜１０５に注入され、酸化物半導体膜１０９及び犠牲膜１１１が形成される（図１（Ｄ）参照）。
また、酸素イオン１０７は、イオンインプランテーション法又はイオンドーピング法で注入することができる。酸素イオン１０７を注入する際の加速電圧は、酸化物半導体膜１０３及び犠牲膜１０５の密度及び膜厚によって変化する。どちらの方法を用いた場合でも、酸素イオン１０７の濃度分布の極大が基板１０１と酸化物半導体膜１０３との界面から酸化物半導体膜１０３の表面までの領域に位置する加速電圧で行う。別言すると、酸化物半導体膜１０３及び犠牲膜１０５の密度及び膜厚を考慮し、加速電圧を高くして行う。犠牲膜１０５を介して酸素イオン１０７を注入するため、酸化物半導体膜１０３の深さ方向における酸素イオン濃度分布の極大を、基板１０１と酸化物半導体膜１０３との界面から酸化物半導体膜１０３と犠牲膜１０５との界面までの領域に位置させることができる。
ここで、図１（Ｄ）に示した点線で囲まれた領域において、注入された酸素イオン１０７の濃度分布の模式図を図１６（Ａ）に示す。なお、図１６（Ａ）は、当該点線で囲まれた領域の拡大図であり、横軸は犠牲膜１１１の表面からの深さを表しており、縦軸は注入される酸素イオン１０７の濃度を表している。また、図１６（Ａ）には、基板１０１上に酸化物半導体膜１０９及び犠牲膜１１１が図示されており、注入された酸素イオン１０７の濃度分布１１２が図示されている。
上記のように加速電圧を高くして犠牲膜１０５を介して酸素イオン１０７を注入することで、酸素イオン１０７の濃度分布１１２の極大１１３は、基板１０１と酸化物半導体膜１０９との界面から酸化物半導体膜１０９と犠牲膜１１１との界面までの領域に位置させることができる。
また、上記ようにして注入された酸素イオン１０７の濃度勾配は濃度分布１１２のようになだらかになる。つまり、加速電圧を高くして酸素イオン１０７の注入を行うことで、少なくとも酸化物半導体膜１０９の深さ方向における濃度分布の変化量を小さくして酸素イオンを注入することができる。具体的には、酸化物半導体膜１０９の深さ方向における濃度分布の変化量を、当該濃度分布の極大１１３における濃度を基準にして４０％以下にすることができる。なお、加速電圧を高くして酸素イオン１０７を注入することで、犠牲膜１１１の深さ方向における濃度分布の変化量も小さくすることができる。
また、酸化物半導体膜１０３に酸素イオン１０７を注入する際、上記したように加速電圧を高くすることで、所望の濃度で酸素イオン１０７を注入するためにかかる時間を短縮することができる。
また、酸素イオン１０７の注入は、酸化物半導体膜１０３中に生成する酸素欠損を修復するために行うため、酸化物半導体膜１０３には酸素イオンのみを注入することが好ましい。それゆえ、質量分離を行うイオンインプランテーション法で酸素イオン１０７を注入することが好ましい。
次に、犠牲膜１１１を除去し、膜の深さ方向における酸素イオン濃度分布の極大を酸化物半導体膜の領域に有し、当該濃度分布の変化量が小さい酸化物半導体膜１０９の表面を露出させる（図１（Ｅ）参照）。上記した方法によって、酸化物半導体膜１０３に酸素イオン１０７を深さ方向において均一に注入することができるため、酸化物半導体膜１０３中に生じた酸素欠損を十分に修復することができる。つまり、酸化物半導体膜１０９は、その領域内において、酸素欠損が十分に修復された酸化物半導体膜である。
犠牲膜１１１は、ウェットエッチング、ドライエッチング、又は化学機械研磨法のいずれか一で除去することできる。中でも、ウェットエッチングによって除去することが一番簡易であるため好ましい。
犠牲膜１１１を除去する際、犠牲膜１１１が酸化物半導体膜１０９と異なる材料で形成されているため、犠牲膜１１１及び酸化物半導体膜１０９のエッチング速度が異なる条件（エッチング選択比が大きい条件）で行うことができ、簡易に犠牲膜１１１を除去することができる。
酸化物半導体膜１０３上に犠牲膜１０５を形成した後、酸素イオン１０７を注入し、犠牲膜１１１を除去することで、酸化物半導体膜１０３表面に付着していた不純物をノックオン効果によって、酸化物半導体膜１０３に押し込むことを抑制することができる。そのため、酸化物半導体膜１０９に含まれる不純物を低減することができる。
また、本実施の形態において、犠牲膜１０５を酸化物半導体膜１０３と同じ材料で形成してもよい。具体的には、最終的に酸化物半導体膜１０９となる第１の領域と、犠牲膜１０５として機能する第２の領域とを有するように厚く酸化物半導体膜１０３を形成し、次に、第２の領域を介して加速電圧を高くして酸素イオンを注入し、次に、犠牲膜１０５として機能する第２の領域を除去して、酸化物半導体膜１０９を形成してもよい。なお、第１の領域の厚さを５ｎｍ以上５０ｎｍ以下とする場合、第２の領域は２０ｎｍ以上５００ｎｍ以下とすればよい。
犠牲膜１０５を酸化物半導体膜１０３と同じ材料で形成する場合でも、加速電圧を高くして、上記第２の領域を介して上記第１の領域に酸素イオン注入することで、少なくとも第１の領域の深さ方向における濃度分布の変化量が小さくなるように酸素イオンが注入される。そして、酸素イオンが注入された第２の領域をウェットエッチング、ドライエッチング、又は化学機械研磨法のいずれか一で除去することにより、第１の領域の深さ方向における濃度分布の変化量が小さい酸化物半導体膜１０９を形成することができる。なお、犠牲膜１０５として機能する第２の領域を除去する際、第１の領域と第２の領域のエッチング速度が同等となる（エッチング選択比が小さい）ため、第２の領域の厚さ及びエッチング速度を考慮して、第２の領域を除去する時間を制御することが好ましい。
また、犠牲膜１０５を酸化物半導体膜１０３と異なる材料で形成する場合、酸化物半導体膜１０３と犠牲膜１０５との界面に、犠牲膜１０５を形成する際に起因した不純物が付着する可能性があり、最終的に得られる酸化物半導体膜１０９表面に当該不純物が残留する可能性がある。しかし、犠牲膜１０５を酸化物半導体膜１０３と同じ材料で形成することで、最終的に得られる酸化物半導体膜１０９表面に残留する不純物を低減することができる。また、本発明の一態様である酸化物半導体膜の形成に要する時間を短くすることができる。
以上より、膜厚の薄い酸化物半導体膜に酸素イオンを注入するにあたって、本発明の一態様のように、酸化物半導体膜上に犠牲膜を形成し、加速電圧を高くして酸素イオンを注入することで、酸素イオンが均一に注入され、且つ酸素欠損が十分に修復された酸化物半導体膜を形成することができる。さらに、本発明の一態様によって、酸化物半導体膜に酸素イオンを注入するためにかかる時間を短縮することができ、さらに、酸素イオンが均一に注入され、且つ酸素欠損が十分に修復された酸化物半導体膜を生産性高く形成することができる。
なお、本実施の形態で説明した酸化物半導体膜の作製方法では、基板上に酸化物半導体膜を形成する場合について説明したが、基板上に絶縁膜を形成し、当該絶縁膜上に酸化物半導体膜を形成してもよい。その場合、注入した酸素イオンの酸化物半導体膜の深さ方向における濃度分布の極大は、絶縁膜と酸化物半導体膜との界面から当該酸化物半導体膜表面までの領域に位置し、酸化物半導体膜の深さ方向における濃度分布の変化量は小さい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、絶縁膜の深さ方向において酸素が均一に含まれている絶縁膜の作製方法について、図２及び図１６（Ｂ）を参照して説明する。図２は、本発明の一態様である絶縁膜の作製方法を示す断面模式図である。
まず、基板１０１上に絶縁膜２０３を形成する（図２（Ａ）参照）。絶縁膜２０３は、ＣＶＤ法、スパッタリング法、ＭＢＥ法、又はＰＬＤ法によって形成すればよい。
また、絶縁膜２０３は絶縁物であれば、特に限定はなく、例えば、酸化シリコンなどの酸化絶縁膜、窒化シリコンなどの窒化絶縁膜、酸化窒化シリコンなどの酸化窒化絶縁膜、窒化酸化シリコンなどの窒化酸化絶縁膜などを用いることができる。
なお、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
次に、絶縁膜２０３上に犠牲膜１０５を形成する（図２（Ｂ）参照）。犠牲膜１０５は、後に酸素イオンを注入する際に、絶縁膜２０３の深さ方向における濃度分布の極大を、基板１０１と絶縁膜２０３との界面から絶縁膜２０３の表面（図２（Ｂ）において絶縁膜２０３と犠牲膜１０５との界面に相当）までの領域、特に、絶縁膜２０３の表面近傍に位置させるために設ける。
犠牲膜１０５は、犠牲膜１０５の下層に形成した絶縁膜２０３と異なる材料で形成してもよいし、犠牲膜１０５の下層に形成した絶縁膜２０３と同じ材料で形成してもよい。例えば、犠牲膜１０５は、酸化モリブデン、酸化セリウム、又は酸化マグネシウムなどの金属酸化物、若しくは絶縁膜２０３に適用できる絶縁膜が挙げられる。ここでは、犠牲膜１０５に絶縁膜２０３と異なる材料を用いるものとして説明する。犠牲膜１０５に絶縁膜２０３と同じ材料を用いる場合については後述する。
形成する犠牲膜１０５の膜厚は、形成する絶縁膜２０３の膜厚、又は後に注入する酸素イオンの加速電圧によっても異なる。例えば、絶縁膜２０３を５ｎｍ以上５００ｎｍ以下とする場合、犠牲膜１０５は２０ｎｍ以上５００ｎｍ以下として形成することができる。なお、犠牲膜１０５は、実施の形態１と同様の方法で形成すればよい。
次に、犠牲膜１０５を介して絶縁膜２０３に酸素イオン１０７を注入する（図２（Ｃ）参照）。酸素イオン１０７は絶縁膜２０３及び犠牲膜１０５に注入され、絶縁膜２０５及び犠牲膜１１１が形成される（図２（Ｄ）参照）。
酸素イオン１０７は、実施の形態１と同様の方法で注入することができる。つまり、酸素イオン１０７の濃度分布の極大が基板１０１と絶縁膜２０３との界面から絶縁膜２０３の表面までの領域、特に絶縁膜２０３の表面近傍に位置する加速電圧で行う。別言すると、加速電圧を高くして酸素イオン１０７を絶縁膜２０３及び犠牲膜１０５に注入する。酸素イオン１０７の加速電圧を高くし、犠牲膜１０５を介して絶縁膜２０３に注入することで、絶縁膜２０３の深さ方向における濃度分布の極大が、基板１０１と絶縁膜２０３との界面から絶縁膜２０３と犠牲膜１０５との界面までの領域（後述する絶縁膜２０５の表面）、特に、絶縁膜２０３の表面近傍（後述する絶縁膜２０５の表面近傍）に位置させることができる。
ここで、図２（Ｄ）に示した点線で囲まれた領域において、注入された酸素イオン１０７の濃度分布の模式図を図１６（Ｂ）に示す。なお、図１６（Ｂ）は、当該点線で囲まれた領域の拡大図であり、横軸は犠牲膜１１１の表面からの深さを表し、縦軸は注入された酸素イオン１０７の濃度を表している。また、図１６（Ｂ）には、基板１０１上に絶縁膜２０５及び犠牲膜１１１が図示されており、注入された酸素イオン１０７の濃度分布１１２が図示されている。
上記のように加速電圧を高くして犠牲膜１０５を介して酸素イオン１０７を注入することで、濃度分布１１２の極大１１３は、基板１０１と絶縁膜２０５との界面から絶縁膜２０５と犠牲膜１１１との界面までの領域に位置させることができる。
また、上記ようにして注入された酸素イオン１０７の濃度勾配は濃度分布１１２のようになだらかになる。つまり、絶縁膜２０５の深さ方向における濃度分布の変化量を小さくすることができる。具体的には、絶縁膜２０５の深さ方向における濃度分布の変化量を、当該濃度分布の極大における濃度を基準にして４０％以下にすることができる。なお、加速電圧を高くして酸素イオン１０７を注入することで、犠牲膜１１１の深さ方向における濃度分布の変化量も小さくすることができる。
また、本実施の形態においても、酸素イオン１０７の注入は、質量分離を行うイオンインプランテーション法で行うことが好ましい。
次に、犠牲膜１１１を除去し、絶縁膜２０５の表面を露出させる（図２（Ｅ）参照）。
犠牲膜１１１は、実施の形態１と同様にウェットエッチング、ドライエッチング、又は化学機械研磨法のいずれか一で除去することできる。中でも、ウェットエッチングによって除去することが一番簡易であるため好ましい。
犠牲膜１１１が絶縁膜２０５と異なる材料で形成されている場合、犠牲膜１１１及び絶縁膜２０５のエッチング速度が異なる条件（エッチング選択比が大きい条件）で、犠牲膜１１１を除去することができ、簡易に犠牲膜１１１を除去することができる。
絶縁膜２０３上に犠牲膜１０５を形成した後、酸素イオン１０７を注入し、犠牲膜１１１を除去することで、絶縁膜２０３表面に付着していた不純物をノックオン効果によって、絶縁膜２０３に押し込むことを抑制することができる。そのため、絶縁膜２０５に含まれる不純物を低減することができる。
上記したように、本実施の形態において、犠牲膜１０５を絶縁膜２０３と同じ材料で形成してもよい。具体的には、最終的に絶縁膜２０５となる第１の領域と、犠牲膜１０５として機能する第２の領域とを有するように厚く絶縁膜２０３を形成し、次に、当該第２の領域を介して加速電圧を高くして酸素イオンを注入し、次に、犠牲膜１０５として機能する第２の領域を除去して、絶縁膜２０５を形成してもよい。なお、第１の領域の厚さを５ｎｍ以上５００ｎｍ以下とする場合、第２の領域は２０ｎｍ以上５００ｎｍ以下とすればよい。
犠牲膜１０５を絶縁膜２０３と同じ材料で形成する場合でも、加速電圧を高くして、上記第２の領域を介して上記第１の領域に酸素イオン注入することで、少なくとも第１の領域の深さ方向における濃度分布の変化量が小さくなるように酸素イオンが注入される。そして、酸素イオンが注入された第２の領域をウェットエッチング、ドライエッチング、又は化学機械研磨法のいずれか一で除去することにより、第１の領域の深さ方向における濃度分布の変化量が小さい絶縁膜２０５を形成することができる。なお、犠牲膜１０５として機能する第２の領域を除去する際、第１の領域と第２の領域のエッチング速度が同等となる（エッチング選択比が小さい）ため、第２の領域の厚さ及びエッチング速度を考慮して、第２の領域を除去する時間を制御することが好ましい。
また、犠牲膜１０５を絶縁膜２０３と異なる材料で形成する場合、絶縁膜２０３と犠牲膜１０５との界面に、犠牲膜１０５を形成する際に起因した不純物が付着する可能性があり、最終的に得られる絶縁膜２０５表面に当該不純物が残留する可能性がある。しかし、犠牲膜１０５を絶縁膜２０３と同じ材料で形成することで、最終的に得られる絶縁膜２０５表面に残留する不純物を低減することができる。
ところで、酸化物半導体の酸素欠損を修復するために、実施の形態１で説明した方法で行った場合、イオンインプランテーション法やイオンドーピング法などで酸素イオンを酸化物半導体膜に直接注入することになる。この方法では、酸化物半導体膜の結晶性を著しく低下させてしまう可能性がある。そこで、本実施の形態で説明した絶縁膜を用い、当該絶縁膜上に酸化物半導体膜を形成する、又は形成した後に加熱処理を行うことで、当該絶縁膜から当該酸化物半導体膜に酸素を拡散させることができ、実施の形態１で説明した方法のように酸素イオンを酸化物半導体膜に直接注入することがないため、酸化物半導体膜の結晶性を著しく低下させずに酸素欠損を修復させることができる。
また、本実施の形態で説明した方法で形成した絶縁膜は、当該絶縁膜の深さ方向における濃度分布の極大を絶縁膜表面近くに位置させることができ、当該濃度分布の変化量を小さくすることできるため、当該絶縁膜上に酸化物半導体膜を形成する際、当該酸化物半導体膜に酸素を到達させる距離を短くすることができる。従って、当該絶縁膜上に形成する酸化物半導体膜の酸素欠損を効率良く修復できる。
以上より、膜厚の薄い絶縁膜に酸素イオンを注入するにあたって、本発明の一態様のように、絶縁膜上に犠牲膜を形成し、加速電圧を高くして酸素イオンを注入することで、酸素イオンが深さ方向において均一に注入された絶縁膜を形成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明した酸化物半導体膜の作製方法を用いて作製する半導体装置の作製方法について説明する。なお、本実施の形態では、当該半導体装置として、酸化物半導体を用いたトランジスタを例に説明する。また、実施の形態１で説明した酸化物半導体膜の作製方法を用いて、トップゲート構造のトランジスタ、ボトムゲート構造のトランジスタ、又はデュアルゲート構造のトランジスタなどあらゆる構造のトランジスタを作製することができるが、ここでは、トップゲート構造のトランジスタを例に説明する。
図３は、本実施の形態で説明する、酸化物半導体を用いたトランジスタの作製方法を説明する断面模式図である。
まず、基板１０１を準備する。基板１０１に大きな制限はないが、絶縁表面を有することが好ましく、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板などを用いることもできる。さらには、シリコンなどの半導体基板の表面や金属材料で構成された導電性基板の表面に絶縁膜を形成した基板を用いることもできる。なお、本実施の形態では、基板１０１にガラス基板を用いる。
基板１０１上に下地絶縁膜を設けてもよい。そこで、本実施の形態では、基板１０１上に下地絶縁膜３０３を形成する。
下地絶縁膜３０３は、絶縁物であれば、特に限定はなく、例えば、酸化シリコンなどの酸化絶縁膜、窒化シリコンなどの窒化絶縁膜、酸化窒化シリコンなどの酸化窒化絶縁膜、窒化酸化シリコンなどの窒化酸化絶縁膜などを用いることができる。下地絶縁膜３０３は、ＣＶＤ法、スパッタリング法、ＭＢＥ法、ＰＬＤ法のいずれか一で形成すればよく、スパッタリング法で形成することが好ましい。
下地絶縁膜３０３の厚さは、５ｎｍ以上５００ｎｍ以下とすればよく、ここでは、酸化絶縁膜を３００ｎｍ形成する。
次に、下地絶縁膜３０３上に酸化物半導体膜１０３を形成する（図３（Ａ）参照）。酸化物半導体膜１０３は、実施の形態１と同様にして形成すればよい。酸化物半導体膜１０３の膜厚は、５ｎｍ以上５０ｎｍ以下とすればよく、本実施の形態では、酸化物半導体膜１０３を２０ｎｍ形成する。
なお、酸化物半導体膜１０３として実施の形態１で列挙した材料のうち、Ｉｎ−Ｚｎ系酸化物材料を用いる場合、原子数比で、Ｉｎ／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩｎ／Ｚｎ＝１．５以上１５以下とする。ＩｎのＺｎに対する原子数比を前述の範囲とすることで、作製したトランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
酸化物半導体膜において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不純物が混入又は酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、又はプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。このようにすることで、良好な電気特性を有するトランジスタを作製することができる。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からのＺｎの放出が抑えられる。
酸化物半導体膜は水素などの不純物が十分に除去されることにより、又は、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３未満、望ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。トランジスタの作製工程における酸化物半導体膜（酸化物半導体膜１０３、後述の酸化物半導体膜１０９又は後述の酸化物半導体膜３０５）中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
次に、酸化物半導体膜１０３上に犠牲膜１０５を形成する（図３（Ｂ）参照）。犠牲膜１０５は、後に酸素イオンを注入する際に、酸化物半導体膜１０３の深さ方向における濃度分布の極大を、下地絶縁膜３０３と酸化物半導体膜１０３との界面から酸化物半導体膜１０３と犠牲膜１０５との界面（後述の酸化物半導体膜１０９の表面）までの領域に位置させるための厚さで形成する。犠牲膜１０５の膜厚や作製方法は実施の形態１と同様とすればよい。本実施の形態では、犠牲膜１０５として、酸化物半導体膜１０３と同じ材料を用いて形成することとする。それゆえ、酸化物半導体膜１０３は、実施の形態１で説明した第１の領域に相当し、犠牲膜１０５は、実施の形態１で説明した第２の領域に相当する。なお、本実施の形態では、犠牲膜１０５を２０ｎｍ形成するため、本実施の形態でおいて酸化物半導体膜は４０ｎｍ形成されている。
次に、犠牲膜１０５を介して酸素イオン１０７を酸化物半導体膜１０３に注入し、酸素イオン１０７が注入された酸化物半導体膜１０９及び犠牲膜１１１を形成する（図３（Ｃ）参照）。酸素イオン１０７は、実施の形態１と同様にして注入すればよい。つまり、加速電圧を高くして酸素イオン１０７を注入すればよい。具体的には、２０ｋＶの加速電圧で酸素イオン１０７を注入する。
次に、犠牲膜１１１を除去し、酸化物半導体膜１０９の表面を露出させる（図３（Ｄ）参照）。犠牲膜１１１の除去は、実施の形態１と同様にして行えばよい。本実施の形態では、犠牲膜１１１の除去をウェットエッチングによって行う。なお、酸化物半導体膜１０９と犠牲膜１１１は同じ材料であるため、互いのエッチング速度は同じである。そこで、あらかじめ酸化物半導体膜１０９及び犠牲膜１１１のエッチング速度を求め、当該エッチング速度及び犠牲膜１１１の膜厚を考慮してエッチング時間を制御して、犠牲膜１１１の除去を行う。
ここまでの工程で得られた酸化物半導体膜１０９は、深さ方向における濃度分布の変化量が小さくなるように酸素イオンが注入されていることから、下地絶縁膜３０３と酸化物半導体膜１０９の界面から酸化物半導体膜１０９の表面までの領域に渡って、酸素欠損が十分に修復されている。それゆえ、酸化物半導体膜１０９を用いて作製したトランジスタは、酸素欠損に起因した電子が低減されており、良好な電気特性を有するトランジスタとなる。
そして、下地絶縁膜３０３と酸化物半導体膜１０９の界面から酸化物半導体膜１０９の表面までの領域に渡って酸素イオン１０７を注入されていることから、下地絶縁膜３０３と酸化物半導体膜１０９との界面準位密度を低減できる。それゆえ、酸化物半導体膜１０９を用いて作製したトランジスタは、トランジスタの動作などに起因して、下地絶縁膜３０３と酸化物半導体膜１０９との界面にキャリアが捕獲されることを抑制されており、信頼性に優れたトランジスタとなる。
また、酸化物半導体膜１０３上に犠牲膜１０５を形成した後、酸素イオン１０７を注入し、犠牲膜１１１を除去することで、酸化物半導体膜１０３表面に付着していた不純物をノックオン効果によって、酸化物半導体膜１０３に押し込むことを抑制することができる。そのため、酸化物半導体膜１０９に含まれる不純物を低減することができる。従って、酸化物半導体膜１０９を用いて作製したトランジスタは、当該不純物に起因した電気特性の劣化が抑制されており、良好な電気特性を有するトランジスタとなる。
さらに、実施の形態１で説明したように、酸化物半導体膜１０９は、犠牲膜１０５を酸化物半導体膜１０３と同じ材料で形成することで、酸化物半導体膜１０９表面に残留する不純物を低減することができる。それゆえ、酸化物半導体膜１０９を用いて作製したトランジスタは、当該不純物に起因した電気特性の劣化が抑制されており、良好な電気特性を有するトランジスタとなる。
酸化物半導体膜１０９を形成後、加熱処理を行ってもよい。該加熱処理を行うと、酸化物半導体膜１０９の結晶化度が高まる。また、酸化物半導体膜１０９中の不純物（水素及び水分など）の濃度を低減し、欠陥密度を低減することができる。
加熱処理は、酸化性雰囲気、不活性雰囲気、減圧雰囲気及び乾燥空気雰囲気のうち少なくとも一の雰囲気で行えばよい。好ましくは、不活性雰囲気又は減圧雰囲気にて加熱処理を行い、その後酸化性雰囲気又は乾燥空気雰囲気にて加熱処理を行う。加熱処理の温度は、１５０℃以上６５０℃以下、好ましくは２５０℃以上５００℃以下、さらに好ましくは３００℃以上４５０℃以下の温度で行えばよい。加熱処理は、抵抗加熱方式、ランプヒータ方式、加熱ガス方式などを適用すればよい。
酸化性雰囲気とは、酸化性ガスを含む雰囲気をいう。酸化性ガスとは、酸素、オゾン又は亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気には、酸化性ガスと不活性ガスが混合されていてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれる雰囲気とする。酸化性雰囲気で加熱処理を行うことで、酸化物半導体膜１０９の酸素欠損密度を低減することができる。
不活性雰囲気とは、窒素、希ガスなどの不活性ガスを主成分とする雰囲気をいう。具体的には、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満である雰囲気とする。不活性雰囲気で加熱処理を行うことで、酸化物半導体膜１０９に含まれる不純物濃度を低減することができる。
減圧雰囲気とは、処理室の圧力が１０Ｐａ以下の雰囲気をいう。減圧雰囲気で加熱処理を行うことで、不活性雰囲気よりもさらに酸化物半導体膜１０９に含まれる不純物濃度を低減することができる。
乾燥空気雰囲気とは、露点−４０℃以下、好ましくは露点−５０℃以下の酸素２０％程度及び窒素８０％程度含まれる雰囲気をいう。酸化性雰囲気の一種であるが、比較的低コストであるため量産に適している。
次に、酸化物半導体膜１０９を加工して島状の酸化物半導体膜３０５を形成する（図４（Ａ）参照）。なお、「加工する」とは、特に断りがない限り、フォトリソグラフィ法によって形成したレジストマスクを用いてエッチング処理を行った後、当該レジストマスクを除去して、所望の形状の膜を得ることをいう。
上記した、酸化物半導体膜１０９に行うことができる加熱処理は、島状の酸化物半導体膜３０５を形成した後に行ってもよい。
次に、島状の酸化物半導体膜３０５上にゲート絶縁膜３０７を形成する。ゲート絶縁膜３０７は、下地絶縁膜３０３に用いることができる材料を用いて、単層構造又は積層構造として形成すればよい。また、ゲート絶縁膜３０７は下地絶縁膜３０３と同様の方法で形成すればよい。
ゲート絶縁膜３０７の膜厚は、５ｎｍ以上２００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とするとよい。ここでは、ゲート絶縁膜３０７として、酸化窒化シリコン膜を２０ｎｍ形成する。
なお、ゲート絶縁膜３０７を形成した後、酸化物半導体膜１０９を形成後に行うことができる加熱処理と同様の加熱処理を行ってもよい。当該該加熱処理によっても、酸化物半導体膜３０５の結晶化度が高めることができ、酸化物半導体膜３０５中の不純物（水素及び水分など）の濃度を低減し、欠陥密度を低減することができる。
次に、ゲート絶縁膜３０７上に導電膜を形成し、当該導電膜を加工し、ゲート電極３０９を形成する（図４（Ｂ）参照）。当該導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、マンガン、ジルコニウムから選ばれた金属元素を有する金属膜、又は上述した金属元素を成分とする合金膜、若しくは上述した金属元素を組み合わせた合金膜などを用いて形成することができる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属元素を単数又は複数組み合わせた合金膜、若しくは当該合金膜の窒化膜を用いてもよい。また、ゲート電極３０９を構成する導電膜は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する２層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。
ゲート電極３０９を構成する導電膜は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で形成することもできる。また、上記透光性を有する導電性材料と、上記金属膜の積層構造として形成することもできる。
ゲート電極３０９を構成する導電膜の膜厚は、特に限定はなく、形成に要する時間などを考慮して、適宜選択すればよい。なお、当該導電膜は、ＣＶＤ法、スパッタリング法、ＭＢＥ法、ＰＬＤ法、真空蒸着法のいずれか一で形成することができる。また、ゲート電極３０９は、ゲート配線としても機能する。
次に、ゲート絶縁膜３０７及びゲート電極３０９上に、層間絶縁膜３１１を形成する。層間絶縁膜３１１は、下地絶縁膜３０３に用いることができる材料を用いて、単層構造又は積層構造として形成すればよい。また、層間絶縁膜３１１は下地絶縁膜３０３と同様の方法で形成すればよい。
次に、層間絶縁膜３１１及びゲート絶縁膜３０７を加工して酸化物半導体膜３０５の一部を露出させ、開口３１３ａ及び開口３１３ｂを形成する（図４（Ｄ）参照）。
開口３１３ａ及び開口３１３ｂにおいて、一部が露出した酸化物半導体膜３０５と接する導電膜を形成し、当該導電膜を加工して、ソース電極３１５ａ及びドレイン電極３１５ｂを形成する（図５（Ａ）参照）。当該導電膜は、ゲート電極３０９を構成する導電膜に用いることができる材料及び同様の方法を用いて形成すればよい。なお、ソース電極３１５ａ及びドレイン電極３１５ｂに加工される導電膜の膜厚は、特に限定はなく、形成に要する時間などを考慮して、適宜選択すればよい。また、ソース電極３１５ａ及びドレイン電極３１５ｂは、ソース配線及びドレイン配線としても機能する。
なお、図示しないが、層間絶縁膜３１１上に樹脂で構成された絶縁膜を形成してもよい。
図５（Ｂ）に本実施の形態で説明したトランジスタの作製方法によって作製されたトランジスタの上面模式図を示す。図３、図４及び図５（Ａ）は、全て、図５（Ｂ）の一点鎖線Ａ−Ｂ間の断面に相当する。
ところで、下地絶縁膜３０３及びゲート絶縁膜３０７の一方又は双方は、加熱により酸素の一部を放出する酸化絶縁膜を用いて形成してもよい。加熱により酸素の一部を放出する酸化絶縁膜は、スパッタリング法を用いて形成することができる。スパッタリング法により当該酸化絶縁膜（具体的には酸化シリコン膜）を形成する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素、又は、酸素及びアルゴンの混合ガスを用いる。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値は、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照できる。なお、上記した酸素の放出量の数値は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した数値である。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
加熱により酸素の一部が放出する酸化絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることができる。代表的には、化学量論比を満たす酸素よりも多くの酸素を含む、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウムなどがある。このように、下地絶縁膜３０３及びゲート絶縁膜３０７の一方又は双方に加熱により酸素の一部が放出する酸化絶縁膜を用いて、上記加熱処理を行うことで、下地絶縁膜３０３と酸化物半導体膜１０９の界面から酸化物半導体膜１０９の表面までの領域に酸素を拡散させることができ、酸化物半導体膜１０９の酸素欠損をさらに修復することができる。このように、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜（酸化物半導体膜１０３、酸化物半導体膜１０９又は酸化物半導体膜３０５）を挟むように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設けることが好ましい。なお、加熱により酸素の一部を放出する酸化絶縁膜は、膜厚が厚いほど放出できる酸素を多く含むため、当該領域に酸素を多く拡散させるときは、当該酸化絶縁膜を厚くする形成することが好ましい。
また、過剰酸素を含む絶縁膜の水素濃度もトランジスタの電気特性に影響を与えるため重要である。この理由については、後述の実施例を参照することができる。
さらに酸化物半導体膜を挟み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜（酸化アルミニウム膜など）を設けると好ましい。
過剰酸素を含む絶縁膜又はブロッキング膜で酸化物半導体膜を挟むことで、酸化物半導体膜において含まれる酸素の割合が化学量論比組成とほぼ一致するような状態、又は化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がＩＧＺＯの場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４より多い状態となる。
なお、ゲート電極３０９をマスクとして、酸化物半導体膜３０５にドーパントを注入し、低抵抗領域３１６ａ及び低抵抗領域３１６ｂを形成してもよい。酸化物半導体膜３０５において、酸化物半導体膜３０５を低抵抗化するドーパントが注入されない領域は高抵抗領域３１４となる。図６（Ａ）に、低抵抗領域３１６ａ、低抵抗領域３１６ｂ及び高抵抗領域３１４を有するトランジスタの上面模式図を示し、図６（Ｂ）に当該トランジスタの一点鎖線Ａ−Ｂ間の断面である断面模式図を示す。当該トランジスタにおいて、低抵抗領域３１６ａ、３１６ｂ及び高抵抗領域３１４以外の構成は、図５（Ａ）及び図５（Ｂ）に示したトランジスタと同様である。
酸化物半導体膜３０５を低抵抗化するドーパントとして、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモン及びキセノンから選ばれた一種以上を用いればよい。なお、その方法は、イオンインプランテーション法又はイオンドーピング法で行えばよい。酸化物半導体膜３０５を低抵抗化するドーパントを含む雰囲気でのプラズマ処理又は加熱処理を行うことで、当該ドーパントを酸化物半導体膜３０５に注入してもよい。好ましくはイオンインプランテーション法を用いる。なお、イオンインプランテーション法にて酸化物半導体膜３０５を低抵抗化するドーパントを添加した後に、不活性雰囲気又は減圧雰囲気にて加熱処理を行ってもよい。
上記したように、酸化物半導体膜３０５に低抵抗領域を形成することで、ソース電極３１５ａ及びドレイン電極３１５ｂと、酸化物半導体膜３０５との接触抵抗を低減することができ、作製したトランジスタのオン特性を向上させることができる。
以上より、本実施の形態で説明したトランジスタの作製方法は、チャネル形成領域である酸化物半導体膜の酸素欠損が十分に修復でき、当該酸素欠損に起因した電子が低減されるため、良好な電気特性を有するトランジスタを作製することができる。さらに、本実施の形態で説明したトランジスタの作製方法は、下地絶縁膜及びゲート絶縁膜の一方又は双方に、加熱により酸素の一部を放出する酸化絶縁膜を用いて加熱処理を行うことから、チャネル形成領域である酸化物半導体膜の酸素欠損を修復することができるため、当該酸化絶縁膜を用いない場合に比べて短時間に当該酸素欠損を修復でき、良好な電気特性を有するトランジスタを生産性高く作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２で説明した絶縁膜の作製方法を用いて作製する半導体装置の作製方法について説明する。なお、本実施の形態においても、当該半導体装置として、酸化物半導体を用いたトランジスタを例に説明する。また、実施の形態２で説明した絶縁膜の作製方法を用いて、トップゲート構造のトランジスタ、ボトムゲート構造のトランジスタ、又はデュアルゲート構造のトランジスタなどあらゆる構造のトランジスタを作製することができるが、ここでは、トップゲート構造のトランジスタを例に説明する。そこで、本実施の形態は図７乃至図１０を参照して説明する。
まず、基板１０１を準備する。基板１０１は実施の形態３と同様とすればよい。
次に、基板１０１に下地絶縁膜として絶縁膜２０５を形成し、絶縁膜２０５上に酸化物半導体膜１０３を形成する（図７（Ａ）参照）。
下地絶縁膜である絶縁膜２０５は、実施の形態２で説明した方法で形成できる（図２（Ａ）乃至図２（Ｅ）参照）。従って、絶縁膜２０５は、基板１０１と絶縁膜２０５との界面から絶縁膜２０５の表面までの領域、特に、絶縁膜２０５の表面近傍に注入された酸素イオン濃度分布の極大を有している。また、絶縁膜２０５は、絶縁膜２０５の深さ方向に酸素イオンが均一に注入されている。さらに、実施の形態２で説明した方法で形成する絶縁膜２０５は、注入する酸素イオンを多くするほど、化学量論比を満たす酸素よりも多くの酸素を含ませることができるため、絶縁膜２０５は、実施の形態３で説明した加熱により酸素の一部を放出する酸化絶縁膜として機能する。さらに、実施の形態２で説明した方法で形成する絶縁膜２０５は、注入する酸素イオンを多くするほど、膜厚を薄くすることができる。絶縁膜２０５は、５ｎｍ以上５００ｎｍ以下で形成することができる。本実施の形態では、犠牲膜１０５を絶縁膜２０３と同じ材料として形成し、絶縁膜２０５を２０ｎｍとする。
絶縁膜２０３上に犠牲膜１０５を形成した後、酸素イオン１０７を注入し、犠牲膜１１１を除去することで、絶縁膜２０３表面に付着していた不純物がノックオン効果によって、絶縁膜２０３に押し込まれることを抑制することができる。そのため、絶縁膜２０５に含まれる不純物を低減することができる。従って、当該不純物に起因した電気特性の劣化が抑制され、良好な電気特性を有するトランジスタを作製できる。
実施の形態２で説明したように、絶縁膜２０５は、犠牲膜１０５を絶縁膜２０３と同じ材料で形成することで、絶縁膜２０５表面に残留する不純物を低減することができる。それゆえ、当該不純物に起因した電気特性の劣化が抑制され、良好な電気特性を有するトランジスタを作製できる。
酸化物半導体膜１０３は、実施の形態３と同様にして作製することができる。このように、化学量論比を満たす酸素よりも多くの酸素を含む絶縁膜２０５上に酸化物半導体膜１０３を形成することで、酸化物半導体膜１０３の酸素欠損を修復できる。
酸化物半導体膜１０３を形成後、加熱処理を行ってもよい。該加熱処理を行うと、酸化物半導体膜１０３の結晶化度が高まる。また、酸化物半導体膜１０３中の不純物（水素及び水分など）の濃度を低減し、欠陥密度を低減することができる。当該加熱処理の詳細は実施の形態３と同様とすればよい。
さらに、上記加熱処理を行うことで、絶縁膜２０５と酸化物半導体膜１０３の界面から酸化物半導体膜１０３の表面までの領域に酸素を拡散させ、酸化物半導体膜１０３の酸素欠損を修復され、酸素欠損が修復された酸化物半導体膜３２１を形成することができる（図７（Ｂ）参照）。酸素欠損が修復された酸化物半導体膜３２１を用いて作製したトランジスタは、酸素欠損に起因した電子が低減されており、良好な電気特性を有するトランジスタとなる。
また、絶縁膜２０５と酸化物半導体膜３２１の界面から酸化物半導体膜３２１の表面までの領域に渡って酸素イオン１０７を注入されていることから、絶縁膜２０５と酸化物半導体膜３２１との界面準位密度を低減できる。それゆえ、トランジスタの動作などに起因して、絶縁膜２０５と酸化物半導体膜３２１との界面にキャリアが捕獲されることを抑制され、信頼性に優れたトランジスタを作製できる。
以降は、酸化物半導体膜３２１を加工して酸化物半導体膜３２５を形成し（図７（Ｃ）参照）、ゲート絶縁膜３０７を形成し（図７（Ｄ）参照）、ゲート電極３０９を形成し（図８（Ａ）参照）、層間絶縁膜３１１を形成し（図８（Ｂ）参照）、層間絶縁膜３１１を加工して、開口３１３ａ及び開口３１３ｂを形成し（図８（Ｃ）参照）、ソース電極３１５ａ及びドレイン電極３１５ｂを形成する（図９（Ａ）参照）。各工程の詳細は、実施の形態３と同様である。
なお、図示しないが、層間絶縁膜３１１上に樹脂で構成された絶縁膜を形成してもよい。
図９（Ｂ）に本実施の形態で説明したトランジスタの作製方法によって作製されたトランジスタの上面模式図を示す。図７、図８及び図９（Ａ）は、全て、図９（Ｂ）の一点鎖線Ａ−Ｂ間の断面に相当する。
なお、実施の形態３と同様に、ゲート電極３０９をマスクとして、酸化物半導体膜３２５にドーパントを注入し、低抵抗領域３２７ａ及び低抵抗領域３２７ｂを形成してもよい。酸化物半導体膜３２５において、酸化物半導体膜３２５を低抵抗化するドーパントが注入されない領域は高抵抗領域３２９となる。図１０（Ａ）に、低抵抗領域３２７ａ、低抵抗領域３２７ｂ及び高抵抗領域３２９を有するトランジスタの上面模式図を示し、図１０（Ｂ）に当該トランジスタの一点鎖線Ａ−Ｂ間の断面である断面模式図を示す。当該トランジスタにおいて、低抵抗領域３２７ａ、低抵抗領域３２７ｂ及び高抵抗領域３２９以外の構成は、図９（Ａ）及び図９（Ｂ）に示したトランジスタと同様である。
酸化物半導体膜３２５を低抵抗化するドーパントとして、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモン及びキセノンから選ばれた一種以上を用いればよい。なお、その方法は、イオンインプランテーション法又はイオンドーピング法で行えばよい。酸化物半導体膜３２５を低抵抗化するドーパントを含む雰囲気でのプラズマ処理又は加熱処理を行うことで、当該ドーパントを酸化物半導体膜３２５に注入してもよい。好ましくはイオンインプランテーション法を用いる。なお、イオンインプランテーション法にて酸化物半導体膜３２５を低抵抗化するドーパントを添加した後に、不活性雰囲気又は減圧雰囲気にて加熱処理を行ってもよい。
上記したように、酸化物半導体膜３２５に低抵抗領域を形成することで、ソース電極３１５ａ及びドレイン電極３１５ｂと、酸化物半導体膜３２５との接触抵抗を低減することができ、トランジスタのオン特性を向上させることができる。
以上より、本実施の形態で説明したトランジスタの作製方法は、チャネル形成領域である酸化物半導体膜の酸素欠損が十分に修復でき、当該酸素欠損に起因した電子が低減されるため、良好な電気特性を有するトランジスタを作製することができる。さらに、本実施の形態で説明したトランジスタの作製方法は、深さ方向における濃度分布の変化量が小さくなるように酸素イオンが注入された下地絶縁膜上に酸化物半導体膜を形成する、又は形成した後に加熱処理を行うことで、当該下地絶縁膜から酸化物半導体膜に酸素を拡散させて酸素欠損を修復することができる。そのため、酸素イオンを酸化物半導体膜に直接注入することがないため、酸化物半導体膜の結晶性を著しく低下させずに酸素欠損を修復させることができる。従って、結晶性を著しく低下することで起因する電気特性の劣化を抑制することができ、良好な電気特性を有するトランジスタを作製することができる。
また、本実施の形態で説明したトランジスタの作製方法は、深さ方向における濃度分布の極大を下地絶縁膜表面近くに位置させることができ、当該濃度分布の変化量を小さくすることできるため、当該下地絶縁膜上に酸化物半導体膜を形成する際、当該酸化物半導体膜に酸素イオンを到達させる距離を短くすることができる。従って、酸化物半導体膜の酸素欠損を効率良く修復することができ、良好な電気特性を有するトランジスタを作製することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、先の実施の形態における酸化物半導体膜について説明する。先の実施の形態における酸化物半導体膜は、非晶質構造であってもよく、結晶性を有する構造であってもよいが、好ましくは結晶性を有する構造である。さらに、結晶性を有する構造である酸化物半導体膜は、単結晶や多結晶（ポリクリスタルともいう。）などの酸化物半導体膜であるが、好ましくは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜である。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、電気特性の信頼性に優れている。
先の実施の形態における酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合は、酸化物半導体膜（先の実施の形態における酸化物半導体膜１０３）を形成する際に、被形成基板の温度が２００℃より高く７００℃以下、好ましくは３００℃より高く５００℃以下、より好ましくは４００℃以上４５０℃以下となるように、基板を加熱する。このように、被形成基板を加熱しながら酸化物半導体膜を形成することにより、ＣＡＡＣ−ＯＳ膜を形成することができる。
また、先の実施の形態における酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜は十分な平坦性を有することが好ましい。具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下となるように下地となる膜を設ける。上述の数値以下のＲａとすることで、酸化物半導体膜に結晶領域が形成されやすくなる。なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式２にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、先の実施の形態で説明したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に、先の実施の形態で説明したトランジスタを適用することができる。
まずは、先の実施の形態で説明したトランジスタを適用した揮発性メモリについて図１１を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する（図１１（Ａ）参照）。
キャパシタＣに保持された電圧の時間変化は、トランジスタＴｒのオフ電流によって図１１（Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値のメモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
ここで、トランジスタＴｒに先の実施の形態で説明したトランジスタを適用すると、オフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュ期間を長くとることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタをＤＲＡＭに適用すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様のトランジスタを用いることで、信頼性が高く、消費電力の小さい揮発性メモリを得ることができる。
また、本発明の一態様のトランジスタはオン特性に優れるため、本発明の一態様のトランジスタを適用することで、キャパシタＣへの電荷の蓄積が速やかに行われ、高速動作が可能な半導体記憶装置を得ることができる。
次に、先の実施の形態で説明したトランジスタを適用した不揮発性メモリについて図１２を用いて説明する。
図１２（Ａ）は、不揮発性メモリの回路図である。不揮発性メモリは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレイン及びトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
なお、本実施の形態に示す不揮発性メモリは、ノードＮの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。例えば、図１２（Ｂ）は容量線ＣＬの電圧ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄ＿２との関係を説明する図である。
ここで、ノードＮは、トランジスタＴｒ＿１を介して電圧を調整することができる。例えば、ＳＬ＿１の電位をＶＤＤとする。このとき、ＷＬ＿１の電位をＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノードＮの電位をＨＩＧＨにすることができる。また、ＷＬ＿１の電位をＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることができる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に先の実施の形態で説明したトランジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソース及びドレイン間を意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様のトランジスタを用いることでトランジスタＴｒ＿１のしきい値電圧が調整されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
なお、トランジスタＴｒ＿２に、先の実施の形態で説明したトランジスタを適用しても構わない。該トランジスタは、オン特性に優れる。そのため、該トランジスタを用いた半導体記憶装置は高速動作が可能となる。
以上のように、本発明の一態様のトランジスタを用いることで、長期間の信頼性が高く、消費電力の小さく、高速動作が可能な半導体記憶装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
先の実施の形態で説明したトランジスタ、又は先の実施の形態で説明した半導体記憶装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図１３（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１３（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１３（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図１３（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態６に示す半導体記憶装置を用いることができる。
図１３（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６が有する記憶素子において、論理（値）を反転させる素子によるデータの保持を行うか、キャパシタによるデータの保持を行う。論理（値）を反転させる素子によってデータが保持されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデータが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１３（Ｂ）又は図１３（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１３（Ｂ）及び図１３（Ｃ）の回路の説明を行う。
図１３（Ｂ）及び図１３（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に先の実施の形態で説明したトランジスタ用いた構成の一例を示す。
図１３（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には、先の実施の形態で説明した記憶素子を用いることができる。記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１３（Ｂ）では、スイッチング素子１１４１として、酸化物半導体などのバンドギャップの大きい半導体を活性層に有するトランジスタを用いており、該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１３（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１３（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
記憶素子群と、電源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、当該トランジスタ又は半導体記憶装置はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、先の実施の形態で説明したトランジスタ、半導体記憶装置及びＣＰＵの一以上を含む電子機器の例について説明する。
図１４（Ａ）は携帯型情報端末である。図１４（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。
図１４（Ｂ）は、ディスプレイである。図１４（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。
図１４（Ｃ）は、デジタルスチルカメラである。図１４（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。
図１４（Ｄ）は２つ折り可能な携帯情報端末である。図１４（Ｄ）に示す２つ折り可能な携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３、操作スイッチ９６３８、を有する。
表示部９６３１ａ又は／及び表示部９６３１ｂは、一部又は全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様を用いることで、電子機器の性能を高めることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜又は絶縁膜の深さ方向の酸素イオン濃度分布について説明する。本実施例では、酸化物半導体膜に酸素イオンを注入した場合における濃度分布の計算結果を説明する。
本実施例における濃度分布の計算は下記の条件を用いて行った。
〈計算を行った構造〉
計算を行った被注入物の構造は、２０ｎｍの酸化物半導体膜上に、同じ材料で構成された酸化物半導体膜である犠牲膜を２０ｎｍ設けた構造とした。換言すると、計算を行った被注入物の構造は、先の実施の形態で説明した第１の領域及び第２の領域を有する構造であり、２０ｎｍの第１の領域及び２０ｎｍの第２の領域を有する酸化物半導体膜とした。
〈酸化物半導体膜の構成〉
計算を行う酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ系酸化物材料で構成されており、特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝３：１：２：８（原子数比）の組成を有するものとし、当該酸化物半導体膜の密度は６．８ｇ／ｃｍ３とした。
〈計算に用いた酸素イオン〉
第１の領域及び第２の領域に注入する酸素イオンは質量数１６の酸素イオンとした。
〈酸素イオンの注入条件〉
本実施例の計算において、酸素イオンの注入条件は条件Ａ及び条件Ｂの２条件とし、条件Ａの加速電圧及びドーズ量は２０ｋＶ及び１．５×１０１６ｃｍ−２であり、比較例である条件Ｂの加速電圧及びドーズ量は５ｋＶ及び５．０×１０１６ｃｍ−２とした。条件Ａの加速電圧は、先の実施の形態で説明したように、酸化物半導体膜の第１の領域に酸素イオン濃度分布の極大が位置する加速電圧である。条件Ｂは、酸化物半導体膜の第２の領域（犠牲膜）に酸素イオン濃度分布の極大が位置する加速電圧である。また、条件Ａと条件Ｂでドーズ量は異なるが、当該ドーズ量は、条件Ａの加速電圧によって注入される酸素イオン濃度分布の極大と、条件Ｂの加速電圧によって注入される酸素イオン濃度分布の極大が等しくなるように選択した。
上記の条件を用いて計算した酸素イオン濃度分布を図１５に示す。図１５において、横軸は第２の領域（犠牲膜）表面からの深さを表し、縦軸は酸素イオンの注入された酸素イオン濃度を表している。
図１５より、条件Ａでは、酸化物半導体膜の深さ方向において注入された酸素イオン濃度分布の極大は第１の領域に位置することが確認された。一方、条件Ｂでは、注入された酸素イオン濃度分布の極大は第２の領域（犠牲膜）に位置することが確認された。また、条件Ａでは、少なくとも第１の領域において、酸化物半導体膜の深さ方向における注入された酸素イオン濃度分布の変化量が小さいことが確認された。具体的には、第１の領域における注入された酸素イオン濃度分布の変化量は、注入された酸素イオン濃度分布の極大を基準にして最大２９％の減少が確認された。一方、条件Ｂでは、第２の領域（犠牲膜）における注入された酸素イオン濃度分布の変化量は、注入された酸素イオン濃度分布の極大を基準にして最大９１％の減少が確認された。従って、条件Ａで酸素イオンを注入するほうが、条件Ｂで酸素イオンを注入するよりも酸化物半導体膜（特に、第１の領域）に均一に注入することができる。
また、図１５より、条件Ｂの注入された酸素イオン濃度分布を示す点線と深さ２０ｎｍ以上４０ｎｍ以下の範囲とで囲まれた領域の面積（合計の酸素イオン量）よりも、条件Ａの注入された酸素イオン濃度分布を示す実線と深さ２０ｎｍ以上４０ｎｍ以下の範囲とで囲まれた領域の面積（合計の酸素イオン量）のほうが広い。従って、条件Ａと条件Ｂとで注入される酸素イオン濃度分布の極大が同じである場合、条件Ａのように注入する酸素イオンの加速電圧を高くすることは、注入される領域における合計の酸素イオン量も多くなるため好ましいことが確認できた。
以上より、膜厚の薄い酸化物半導体膜に酸素イオンを注入するにあたって、本発明の一態様のように、酸化物半導体膜上に犠牲膜を形成し、加速電圧を高くして酸素イオンを注入することで、酸素イオンを均一に注入することができる。
本実施例では、酸化物半導体膜又は絶縁膜の深さ方向の酸素イオン濃度分布について説明する。本実施例では、絶縁膜に酸素イオンを注入した場合における濃度分布の計算結果を説明する。
〈計算を行った構造〉
計算を行った被注入物の構造は、２００ｎｍの絶縁膜上に、同じ材料で構成された絶縁膜である犠牲膜を３００ｎｍ設けた構造とした。換言すると、計算を行った被注入物の構造は、先の実施の形態で説明した第１の領域及び第２の領域を有する構造であり、２００ｎｍの第１の領域及び３００ｎｍの第２の領域を有する絶縁膜とした。
〈絶縁膜の構成〉
計算を行う絶縁膜は酸化シリコンで構成されており、特に、Ｓｉ：Ｏ＝１：２（原子数比）である酸化シリコン膜とし、当該絶縁膜の密度は２．２ｇ／ｃｍ３とした。
〈計算に用いた酸素イオン〉
第１の領域及び第２の領域に注入する酸素イオンは質量数１６の酸素イオンとした。
〈酸素イオンの注入条件〉
本実施例の計算において、酸素イオンの注入条件は条件Ｃ及び条件Ｄの２条件とし、条件Ｃの加速電圧及びドーズ量は１６０ｋＶ及び１．９×１０１６ｃｍ−２であり、比較例である条件Ｄの加速電圧及びドーズ量は５０ｋＶ及び１．０×１０１６ｃｍ−２とした。条件Ｃの加速電圧は、先の実施の形態で説明したように絶縁膜の第１の領域に、酸素イオン濃度分布の極大が位置する加速電圧である。条件Ｄは、絶縁膜の第２の領域（犠牲膜）に酸素イオン濃度分布の極大が位置する加速電圧である。また、条件Ｃと条件Ｄでドーズ量は異なるが、当該ドーズ量は、条件Ｃの加速電圧によって注入される酸素イオン濃度分布の極大と、条件Ｄの加速電圧によって注入される酸素イオン濃度分布の極大が等しくなるように選択した。
上記の条件を用いて計算した酸素イオン濃度分布を図１７に示す。図１７において、横軸は第２の領域（犠牲膜）表面からの深さを表し、縦軸は酸素イオンの注入された酸素イオン濃度を表している。
図１７より、条件Ｃでは、絶縁膜の深さ方向において注入された酸素イオン濃度分布の極大は第１の領域に位置することが確認された。一方、条件Ｄでは、注入された酸素イオン濃度分布の極大は第２の領域（犠牲膜）に位置することが確認された。
例えば、本実施例に示した絶縁膜の作製方法を先の実施の形態で説明した半導体装置を作製する際に用いた場合、第２の領域（犠牲膜）は除去されることになる。そのため、条件Ｃ又は条件Ｄの２条件で作製した絶縁膜を評価するにあたり、第１の領域に注入される酸素イオン濃度分布が重要である。
図１７の条件Ｃの結果において横軸３００ｎｍ以降の曲線に注目すると、横軸３００ｎｍの酸素イオン濃度と横軸４００ｎｍの酸素イオン濃度との濃度差は、約２．５倍である。一方、図１７の条件Ｄの結果において横軸０ｎｍの酸素イオン濃度と横軸１００ｎｍの酸素イオン濃度との濃度差は約４４倍であることがわかる。
従って、絶縁膜上に第２の領域（犠牲膜）を設け、加速電圧を高くして酸素イオンを注入することで、絶縁膜に直接酸素イオンを注入するよりも均一に注入できることが確認できた。
以上より、膜厚の薄い絶縁膜に酸素イオンを注入するにあたって、本発明の一態様のように、絶縁膜上に犠牲膜を形成し、加速電圧を高くして酸素イオンを注入することで、当該絶縁膜に酸素イオンを均一に注入することができる。
本実施例では、上記実施の形態で説明した、加熱により酸素の一部を放出する酸化絶縁膜である、過剰酸素を含む絶縁膜中の水素濃度が、トランジスタの電気特性に与える影響について説明する。
具体的には過剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度をＳＩＭＳにより評価した。
以下に試料の作製方法を示す。
まず、ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ３００ｎｍ成膜した。
酸化シリコン膜は、石英ターゲットを用い、圧力を０．４Ｐａ、電力を１．５ｋＷ（１３．５６ＭＨｚ）、成膜時の基板温度を１００℃として成膜した。
試料は４種類用意した。なお、各試料は、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス（Ｏ２）、重水素ガス（Ｄ２）及びアルゴンガス（Ａｒ）の流量が異なる以外は同様とした。
表１に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、酸化シリコン膜中の３０ｎｍの深さにおけるＤ（重水素原子）濃度及びＨ（水素）濃度を示す。なお、各試料の成膜ガス中のＤ２割合（Ｄ２／（Ｏ２＋Ａｒ＋Ｄ２））は、試料１が０体積％、試料２が０．００５体積％、試料３が０．５０体積％、試料４が２．５０体積％とした。
表１より、成膜ガス中のＤ２割合が高いほど酸化シリコン膜中に含まれるＤ濃度が高いことがわかった。
次に、表１で示した試料１乃至試料４を用いてトランジスタを作製した。
図１８（Ａ）は評価に用いたトランジスタの上面図である。図１８（Ａ）に示す一点鎖線Ｃ−Ｄに対応する断面図を図１８（Ｂ）に示す。なお、明瞭化のため、図１８（Ａ）においては、保護絶縁膜２１１８、ゲート絶縁膜２１１２、絶縁膜２１０２などを省略して示す。
図１８（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた過剰酸素を含む絶縁膜２１０２と、絶縁膜２１０２上に設けられた酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設けられた一対の電極２１１６と、酸化物半導体膜２１０６及び一対の電極２１１６を覆って設けられたゲート絶縁膜２１１２と、ゲート絶縁膜２１１２を介して酸化物半導体膜２１０６と重畳して設けられたゲート電極２１０４と、ゲート電極２１０４及びゲート絶縁膜２１１２上に設けられた保護絶縁膜２１１８と、を有する。
ここで、絶縁膜２１０２は、表１で示した試料１乃至試料４のいずれかを用いた。なお、絶縁膜２１０２の厚さは３００ｎｍとした。
そのほか、基板２１００はガラス、酸化物半導体膜２１０６はＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用いて成膜したもの）を厚さ２０ｎｍ、一対の電極２１１６はタングステンを厚さ１００ｎｍ、ゲート絶縁膜２１１２は酸化窒化シリコン膜を厚さ３０ｎｍ、ゲート電極２１０４は、ゲート絶縁膜２１１２側から窒化タンタルを厚さ１５ｎｍ及びタングステンを厚さ１３５ｎｍ、保護絶縁膜２１１８は酸化窒化シリコンを厚さ３００ｎｍとした。
以上のような構造を有するトランジスタに対し、ＢＴストレス試験を行った。なお、測定には、チャネル長（Ｌ）が１０μｍ、チャネル幅（Ｗ）が１０μｍ、ゲート電極２１０４と一対の電極２１１６の重なり（Ｌｏｖ）がそれぞれ１μｍ（合計２μｍ）であるトランジスタを用いた。実施したＢＴストレス試験の方法を以下に示す。
まず、基板温度２５℃において、トランジスタのドレイン電圧（Ｖｄ）を３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖに掃引したときのドレイン電流（Ｉｄ）を評価した。このときのトランジスタの特性を、ＢＴ試験前のトランジスタの特性と呼ぶ。
次に、Ｖｄを０．１Ｖとし、Ｖｇを−６Ｖとし、基板温度１５０℃にて１時間保持した。
次に、Ｖｄ、Ｖｇ、温度を加えることを止め、基板温度２５℃において、Ｖｄを３Ｖとし、Ｖｇを−６Ｖから６Ｖに掃引したときのＩｄを評価した。このときのトランジスタの特性を、ＢＴストレス試験後のトランジスタの特性と呼ぶ。
ＢＴストレス試験前及びＢＴストレス試験後における、しきい値電圧（Ｖｔｈ）及び電界効果移動度（μＦＥ）を表２に示す。ただし、表２に示す試料名は、表１に示す試料名と対応しており、絶縁膜２１０２の成膜条件は上記を参照できる。
表２より、試料４は、ＢＴストレス試験後にμＦＥが大幅に低下していることがわかった。
また、さらにＬが小さいトランジスタについて、トランジスタの特性を評価したところ、試料４は他の試料と比べ、Ｖｔｈのマイナス方向のばらつきが大きいことがわかった。
以上に示すように、酸化シリコン膜が酸化物半導体膜と接する構造のトランジスタにおいて、酸化シリコン膜中のＤ濃度が７．２×１０２０ａｔｏｍｓ／ｃｍ３であるとき、トランジスタに特性異常が生じることがわかった。
このように、過剰酸素を含む絶縁膜の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、本発明の一態様において、酸化物半導体膜の水素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３未満、且つ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
以上より、加熱により酸素の一部を放出する酸化絶縁膜である、過剰酸素を含む絶縁膜中の水素濃度が高い場合、トランジスタの電気特性を不良にすることが分かる。
１０１ 基板
１０３ 酸化物半導体膜
１０５ 犠牲膜
１０７ 酸素イオン
１０９ 酸化物半導体膜
１１１ 犠牲膜
２０３ 絶縁膜
２０５ 絶縁膜
３０３ 下地絶縁膜
３０５ 酸化物半導体膜
３０７ ゲート絶縁膜
３０９ ゲート電極
３１１ 層間絶縁膜
３１３ａ 開口
３１３ｂ 開口
３１４ 高抵抗領域
３１５ａ ソース電極
３１５ｂ ドレイン電極
３１６ａ 低抵抗領域
３１６ｂ 低抵抗領域
３２１ 酸化物半導体膜
３２５ 酸化物半導体膜
３２７ａ 低抵抗領域
３２７ｂ 低抵抗領域
３２９ 高抵抗領域
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２１００ 基板
２１０２ 絶縁膜
２１０４ ゲート電極
２１０６ 酸化物半導体膜
２１１２ ゲート絶縁膜
２１１６ 電極
２１１８ 保護絶縁膜
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ

Claims (14)

  1. 基板上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に注入される注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大が、前記基板と前記酸化物半導体膜との界面から前記酸化物半導体膜表面までの領域に位置するための厚さを有する犠牲膜を、前記酸化物半導体膜上に形成し、
    前記注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大が、前記領域に位置する加速電圧で前記注入物である酸素イオンを、前記犠牲膜を介して前記酸化物半導体膜に注入した後、前記犠牲膜を除去することを特徴とする酸化物半導体膜の作製方法。
  2. 請求項１において、
    前記酸化物半導体膜は、５ｎｍ以上５０ｎｍ以下として形成し、
    前記犠牲膜は、２０ｎｍ以上５００ｎｍ以下として形成することを特徴とする酸化物半導体膜の作製方法。
  3. 請求項１又は請求項２において、
    前記注入物である酸素イオンは、前記注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大の濃度を基準に、前記濃度分布の変化量を４０％以下として注入することを特徴とする酸化物半導体膜の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記犠牲膜は、ウェットエッチング、ドライエッチング、又は化学機械研磨のいずれか一で除去することを特徴とする酸化物半導体膜の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記犠牲膜は、前記酸化物半導体膜と同じ材料で形成することを特徴とする酸化物半導体膜の作製方法。
  6. 絶縁表面を有する基板上に酸化物半導体膜を形成し、
    前記酸化物半導体膜に注入される注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大が、前記基板と前記酸化物半導体膜との界面から前記酸化物半導体膜表面までの領域に位置するための厚さを有する犠牲膜を、前記酸化物半導体膜上に形成し、
    前記注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大が、前記領域に位置する加速電圧で前記注入物である酸素イオンを、前記犠牲膜を介して前記酸化物半導体膜に注入した後、前記犠牲膜を除去し、
    前記酸素イオンが注入された酸化物半導体膜を加工して島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に前記ゲート絶縁膜を介して前記島状の酸化物半導体膜と重畳するゲート電極を形成し、
    前記ゲート絶縁膜を加工して前記島状の酸化物半導体膜の一部を露出し、
    前記露出した前記島状の酸化物半導体膜上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
  7. 請求項６において、
    前記絶縁表面を有する基板上に形成する前記酸化物半導体膜は、５ｎｍ以上５０ｎｍ以下として形成し、
    前記犠牲膜は、２０ｎｍ以上５００ｎｍ以下として形成することを特徴とする半導体装置の作製方法。
  8. 請求項６又は請求項７において、
    前記注入物である酸素イオンは、前記注入物の前記酸化物半導体膜の深さ方向における濃度分布の極大における濃度を基準に、前記濃度分布の変化量を４０％以下として注入することを特徴とする半導体装置の作製方法。
  9. 請求項６乃至請求項８のいずれか一において、
    前記犠牲膜を、前記酸化物半導体膜と同じ材料で形成することを特徴とする半導体装置の作製方法。
  10. 基板上に下地絶縁膜を形成し、
    前記下地絶縁膜に注入される注入物の前記下地絶縁膜の深さ方向における濃度分布の極大が、前記基板と前記下地絶縁膜との界面から前記下地絶縁膜表面までの領域に位置するための厚さを有する犠牲膜を、前記下地絶縁膜上に形成し、
    前記注入物の前記下地絶縁膜の深さ方向における濃度分布の極大が、前記領域に位置する加速電圧で前記注入物である酸素イオンを、前記犠牲膜を介して前記下地絶縁膜に注入した後、前記犠牲膜を除去し、
    前記酸素イオンが注入された下地絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜を加工して島状の酸化物半導体膜を形成し、
    前記島状の酸化物半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に前記ゲート絶縁膜を介して前記島状の酸化物半導体膜と重畳するゲート電極を形成し、
    前記ゲート絶縁膜を加工して前記島状の酸化物半導体膜の一部を露出し、
    前記露出した前記島状の酸化物半導体膜上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
  11. 請求項１０において、
    前記下地絶縁膜は、５ｎｍ以上５００ｎｍ以下として形成し、
    前記犠牲膜は、２０ｎｍ以上５００ｎｍ以下として形成することを特徴とする半導体装置の作製方法。
  12. 請求項１０又は請求項１１において、
    前記注入物である酸素イオンは、前記注入物の前記下地絶縁膜の深さ方向における濃度分布の極大における濃度を基準に、前記濃度分布の変化量を４０％以下として注入することを特徴とする半導体装置の作製方法。
  13. 請求項１０乃至請求項１２のいずれか一において、
    前記犠牲膜を、前記下地絶縁膜と同じ材料で形成することを特徴とする半導体装置の作製方法。
  14. 請求項６乃至請求項１３のいずれか一において、
    前記犠牲膜は、ウェットエッチング、ドライエッチング、又は化学機械研磨のいずれか一で除去することを特徴とする半導体装置の作製方法。
JP2012259427A 2011-11-30 2012-11-28 半導体装置の作製方法 Active JP6037800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012259427A JP6037800B2 (ja) 2011-11-30 2012-11-28 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011262636 2011-11-30
JP2011262636 2011-11-30
JP2012259427A JP6037800B2 (ja) 2011-11-30 2012-11-28 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016214364A Division JP6268264B2 (ja) 2011-11-30 2016-11-01 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013138189A true JP2013138189A (ja) 2013-07-11
JP2013138189A5 JP2013138189A5 (ja) 2015-12-24
JP6037800B2 JP6037800B2 (ja) 2016-12-07

Family

ID=48467253

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012259427A Active JP6037800B2 (ja) 2011-11-30 2012-11-28 半導体装置の作製方法
JP2016214364A Expired - Fee Related JP6268264B2 (ja) 2011-11-30 2016-11-01 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016214364A Expired - Fee Related JP6268264B2 (ja) 2011-11-30 2016-11-01 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US20130137232A1 (ja)
JP (2) JP6037800B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046530A (ja) * 2014-08-22 2016-04-04 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び半導体装置を有する電子機器
JP2016063227A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016063225A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
JP2021036613A (ja) * 2014-07-15 2021-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021168400A (ja) * 2015-02-04 2021-10-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11349033B2 (en) 2020-03-24 2022-05-31 Kioxia Corporation Semiconductor device and semiconductor memory device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR20160126991A (ko) 2014-02-28 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252084A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 半導体のドーピング方法
JPH10116991A (ja) * 1996-10-14 1998-05-06 Advanced Display:Kk 薄膜トランジスタの製造方法
JP2002033477A (ja) * 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
JP2005260145A (ja) * 2004-03-15 2005-09-22 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2011139050A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20110212569A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20120058598A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59158564A (ja) * 1983-02-28 1984-09-08 Toshiba Corp 電界効果トランジスタの製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04137638A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 化合物半導体装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6753229B1 (en) * 1998-12-04 2004-06-22 The Regents Of The University Of California Multiple-thickness gate oxide formed by oxygen implantation
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4563652B2 (ja) * 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005303010A (ja) * 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4359207B2 (ja) * 2004-08-30 2009-11-04 シャープ株式会社 微粒子含有体の製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007294491A (ja) * 2006-04-20 2007-11-08 Mitsubishi Electric Corp 薄膜トランジスタ、及びその製造方法、並びに、アクティブマトリクス型表示装置及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311453A (ja) * 2006-05-17 2007-11-29 Nec Lcd Technologies Ltd 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8247273B2 (en) * 2007-07-17 2012-08-21 Sharp Kabushiki Kaisha Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252084A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 半導体のドーピング方法
JPH10116991A (ja) * 1996-10-14 1998-05-06 Advanced Display:Kk 薄膜トランジスタの製造方法
JP2002033477A (ja) * 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
JP2005260145A (ja) * 2004-03-15 2005-09-22 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2011139050A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20120146019A1 (en) * 2009-12-04 2012-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110212569A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011199272A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20120058598A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012146946A (ja) * 2010-09-03 2012-08-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021036613A (ja) * 2014-07-15 2021-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11133402B2 (en) 2014-08-22 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP2016046530A (ja) * 2014-08-22 2016-04-04 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び半導体装置を有する電子機器
JP2019220714A (ja) * 2014-08-22 2019-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10553704B2 (en) 2014-08-22 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP2016063225A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016063227A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2022081496A (ja) * 2014-11-28 2022-05-31 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2021077919A (ja) * 2014-11-28 2021-05-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7027588B2 (ja) 2014-11-28 2022-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016122833A (ja) * 2014-11-28 2016-07-07 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び該半導体装置を有する表示装置
JP7269397B2 (ja) 2014-11-28 2023-05-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP7434644B2 (ja) 2014-11-28 2024-02-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021168400A (ja) * 2015-02-04 2021-10-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7209774B2 (ja) 2015-02-04 2023-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11349033B2 (en) 2020-03-24 2022-05-31 Kioxia Corporation Semiconductor device and semiconductor memory device

Also Published As

Publication number Publication date
US9209267B2 (en) 2015-12-08
JP6268264B2 (ja) 2018-01-24
JP6037800B2 (ja) 2016-12-07
US20150311074A1 (en) 2015-10-29
JP2017022423A (ja) 2017-01-26
US20130137232A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP6268264B2 (ja) 半導体装置の作製方法
JP7291821B2 (ja) 半導体装置
JP6479236B2 (ja) トランジスタ
JP6518358B2 (ja) 半導体装置の作製方法
JP6134493B2 (ja) 半導体装置
JP6013676B2 (ja) 半導体装置及び半導体装置の作製方法
JP5933895B2 (ja) 半導体装置および半導体装置の作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013089875A (ja) 半導体装置およびその作製方法
US20130062600A1 (en) Semiconductor device and manufacturing method thereof
JP5912444B2 (ja) 半導体装置の作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP6194147B2 (ja) 半導体装置
JP6246260B2 (ja) 半導体装置
JP2021184465A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151103

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151103

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161101

R150 Certificate of patent or registration of utility model

Ref document number: 6037800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250