JPH06252084A - 半導体のドーピング方法 - Google Patents
半導体のドーピング方法Info
- Publication number
- JPH06252084A JPH06252084A JP3628593A JP3628593A JPH06252084A JP H06252084 A JPH06252084 A JP H06252084A JP 3628593 A JP3628593 A JP 3628593A JP 3628593 A JP3628593 A JP 3628593A JP H06252084 A JPH06252084 A JP H06252084A
- Authority
- JP
- Japan
- Prior art keywords
- doping
- film
- semiconductor
- electrode
- protection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 磁場による質量分離を行わず、一括的に元素
イオンをドーピングしても、不所望な元素イオンが選択
的に除去され、所要の導電型ドーピング元素を選別・ド
ーピングし得る半導体のドーピング方法の提供を目的と
する。 【構成】 半導体表面にドーピング保護膜を形成する工
程と、前記ドーピング保護膜を形成した半導体面に一導
電型ドーピング元素を含む化合物および希釈ガスの混合
系をプラズマ分解し、かつ電界によって前記のプラズマ
を加速し、イオン打ち込みする工程とを具備して成る半
導体のドーピング方法であって、前記希釈ガスがドーピ
ング元素よりも原子量の大きいもので、かつ電界・加速
したプラズマのイオン打ち込み後、少なくともイオン打
ち込み領域のドーピング保護膜を除去することを特徴と
する。
イオンをドーピングしても、不所望な元素イオンが選択
的に除去され、所要の導電型ドーピング元素を選別・ド
ーピングし得る半導体のドーピング方法の提供を目的と
する。 【構成】 半導体表面にドーピング保護膜を形成する工
程と、前記ドーピング保護膜を形成した半導体面に一導
電型ドーピング元素を含む化合物および希釈ガスの混合
系をプラズマ分解し、かつ電界によって前記のプラズマ
を加速し、イオン打ち込みする工程とを具備して成る半
導体のドーピング方法であって、前記希釈ガスがドーピ
ング元素よりも原子量の大きいもので、かつ電界・加速
したプラズマのイオン打ち込み後、少なくともイオン打
ち込み領域のドーピング保護膜を除去することを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体のドーピング方
法に係り、特に薄膜半導体素子（装置）など、ドーピン
グ対象面の大きい半導体素子の製造に適する半導体のド
ーピング方法に関する。
法に係り、特に薄膜半導体素子（装置）など、ドーピン
グ対象面の大きい半導体素子の製造に適する半導体のド
ーピング方法に関する。
【０００２】
【従来の技術】液晶を用いた表示素子（装置）は、テレ
ビ表示やグラフィックディスプレイなどを指向した大容
量，高密度化の点から、たとえばラビングによる配向処
理がそれぞれ施された２枚の基板を、配向方向が互いに
90°を成すように平行に対向配置し、この平行に対向配
置した基板間に、ネマチックタイプの液晶組成物を挟持
させた構成の、いわゆるツィステッドネマチック(TN)型
の、アクティブマトリックス型液晶表示素子が注目され
ている。このアクティブマトリックス型液晶表示素子で
は、クロストークのない高コントラスト表示を行い得る
ように、各画素の駆動および制御を半導体スイッチで行
う方式が採られている。そして、この半導体スイッチと
しては透過型の表示が可能であり、また大面積化も容易
であるなどの理由から、透明絶縁基板面上に形成・配置
した非晶質硅素（ａ-Si)系の薄膜トランジスタ (TFT)が
用いられている。
ビ表示やグラフィックディスプレイなどを指向した大容
量，高密度化の点から、たとえばラビングによる配向処
理がそれぞれ施された２枚の基板を、配向方向が互いに
90°を成すように平行に対向配置し、この平行に対向配
置した基板間に、ネマチックタイプの液晶組成物を挟持
させた構成の、いわゆるツィステッドネマチック(TN)型
の、アクティブマトリックス型液晶表示素子が注目され
ている。このアクティブマトリックス型液晶表示素子で
は、クロストークのない高コントラスト表示を行い得る
ように、各画素の駆動および制御を半導体スイッチで行
う方式が採られている。そして、この半導体スイッチと
しては透過型の表示が可能であり、また大面積化も容易
であるなどの理由から、透明絶縁基板面上に形成・配置
した非晶質硅素（ａ-Si)系の薄膜トランジスタ (TFT)が
用いられている。
【０００３】ところで、前記ａ−Si系の薄膜トランジス
タ (TFT)は、活性層であるａ−Si層（膜）を挟んで下層
にゲート電極，上層にソース電極・ドレイン電極を配置
した逆スタガード構造を採っている場合が多く、さら
に、この逆スタガード構造では、ａ−Si活性層とソース
電極とドレイン電極との間にチャンネル保護膜を設けた
ものと、チャンネル保護膜を設けないものとに大別され
る。そして、この種のａ−Si系薄膜トランジスタでは、
通常ａ−Si層とソース電極，ドレイン電極を各別に構成
する金属層との間に、プラズマ CVD法によりｎ型の低抵
抗ａ−Siを形成することで、正孔電流をブロックし、電
子電流に対してオーミック接合が得られるようにしてい
る。一方、ダストの発生や低い生産性など、プラズマ C
VD特有の問題を回避できることから、チャンネル保護膜
を設けた薄膜トランジスタにおいては、前記ｎ型の低抵
抗ａ−Siを成膜によって形成する代りに、高抵抗のａ−
SiにPなどドーピング元素を後から、たとえばイオン注
入法でドーピングし、ｎ型の低抵抗ａ−Si化することも
知られている。
タ (TFT)は、活性層であるａ−Si層（膜）を挟んで下層
にゲート電極，上層にソース電極・ドレイン電極を配置
した逆スタガード構造を採っている場合が多く、さら
に、この逆スタガード構造では、ａ−Si活性層とソース
電極とドレイン電極との間にチャンネル保護膜を設けた
ものと、チャンネル保護膜を設けないものとに大別され
る。そして、この種のａ−Si系薄膜トランジスタでは、
通常ａ−Si層とソース電極，ドレイン電極を各別に構成
する金属層との間に、プラズマ CVD法によりｎ型の低抵
抗ａ−Siを形成することで、正孔電流をブロックし、電
子電流に対してオーミック接合が得られるようにしてい
る。一方、ダストの発生や低い生産性など、プラズマ C
VD特有の問題を回避できることから、チャンネル保護膜
を設けた薄膜トランジスタにおいては、前記ｎ型の低抵
抗ａ−Siを成膜によって形成する代りに、高抵抗のａ−
SiにPなどドーピング元素を後から、たとえばイオン注
入法でドーピングし、ｎ型の低抵抗ａ−Si化することも
知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記イ
オン注入法によって、所要の一導電型ドーピング元素を
ドーピングする方法においては、薄膜トランジスタの製
造歩留まりが低いなど、量産性が劣るという不都合が認
められる。すなわち、結晶シリコンに対するイオン注入
プロセスとして知られているドーピング法では、一般的
にドーピング対象面が小さいため、磁場を用いる質量分
離によってドーピングするイオン種（ドーピング元素）
を選別しているが、ドーピング対象面が大面積化するａ
−Si系薄膜トランジスタの場合は、前記のように、磁場
を用いる質量分離によってドーピング元素を選別し、イ
オン注入を行い得ない。したがって、質量分離を行わず
に生成イオンを直接電界で加速してドーピングを行わざ
るを得ないので、不所望なイオンも同時にドーピング
（打ち込み）されることになり、結果的にドーピング効
率が低下するなどの弊害が生じる。
オン注入法によって、所要の一導電型ドーピング元素を
ドーピングする方法においては、薄膜トランジスタの製
造歩留まりが低いなど、量産性が劣るという不都合が認
められる。すなわち、結晶シリコンに対するイオン注入
プロセスとして知られているドーピング法では、一般的
にドーピング対象面が小さいため、磁場を用いる質量分
離によってドーピングするイオン種（ドーピング元素）
を選別しているが、ドーピング対象面が大面積化するａ
−Si系薄膜トランジスタの場合は、前記のように、磁場
を用いる質量分離によってドーピング元素を選別し、イ
オン注入を行い得ない。したがって、質量分離を行わず
に生成イオンを直接電界で加速してドーピングを行わざ
るを得ないので、不所望なイオンも同時にドーピング
（打ち込み）されることになり、結果的にドーピング効
率が低下するなどの弊害が生じる。
【０００５】たとえば、PH3 のプラズマ分解により生じ
たイオン元素を電界加速してａ−Si膜にドーピングした
場合、前記PH3 を希釈ガス（たとえば H2 ）で希釈し
て、この混合体をプラズマ分解させ、生じたイオン元素
を電界で加速してイオン注入すると、プラズマ分解生成
物として存在する多量の Hイオンもａ−Si膜に打ち込ま
れ、ａ−Siの膜質を劣化させるという問題がある。ま
た、Heなどの不活性ガスを希釈ガスとしても、その不活
性ガスのイオンがａ−Si膜に打ち込まれ、結果的にSi−
Si結合の切断を招来したり、格子間に残留してａ−Siの
ネットワークを乱したりして、ａ−Si膜質が劣化される
という問題がある。つまり、所要の導電型イオン元素の
注入効率が低いばかりでなく、薄膜トランジスタとして
機能するａ−Siの膜質をも劣化させるので、所望の性能
を備えた薄膜トランジスタを歩留まりよく、製造し得な
いという不都合な問題がある。
たイオン元素を電界加速してａ−Si膜にドーピングした
場合、前記PH3 を希釈ガス（たとえば H2 ）で希釈し
て、この混合体をプラズマ分解させ、生じたイオン元素
を電界で加速してイオン注入すると、プラズマ分解生成
物として存在する多量の Hイオンもａ−Si膜に打ち込ま
れ、ａ−Siの膜質を劣化させるという問題がある。ま
た、Heなどの不活性ガスを希釈ガスとしても、その不活
性ガスのイオンがａ−Si膜に打ち込まれ、結果的にSi−
Si結合の切断を招来したり、格子間に残留してａ−Siの
ネットワークを乱したりして、ａ−Si膜質が劣化される
という問題がある。つまり、所要の導電型イオン元素の
注入効率が低いばかりでなく、薄膜トランジスタとして
機能するａ−Siの膜質をも劣化させるので、所望の性能
を備えた薄膜トランジスタを歩留まりよく、製造し得な
いという不都合な問題がある。
【０００６】本発明は上記事情に対処してなされたもの
で、磁場による質量分離を行わず、一括的にイオン元素
をドーピングしても、不所望な元素イオンが選択的に除
去され、所要の導電型ドーピング元素を選別・ドーピン
グし得る半導体のドーピング方法の提供を目的とする。
で、磁場による質量分離を行わず、一括的にイオン元素
をドーピングしても、不所望な元素イオンが選択的に除
去され、所要の導電型ドーピング元素を選別・ドーピン
グし得る半導体のドーピング方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体のド
ーピング方法は、半導体表面にドーピング保護膜を形成
する工程と、前記ドーピング保護膜を形成した半導体面
に一導電型ドーピング元素を含む化合物および希釈ガス
の混合系をプラズマ分解し、かつ電界によって前記プラ
ズマを加速し、イオン打ち込みする工程とを具備して成
る半導体のドーピング方法であって、前記希釈ガスがド
ーピング元素よりも原子量の大きいもので、電界・加速
したプラズマのイオン打ち込み後、少なくともイオン打
ち込み領域に対応するドーピング保護膜を除去すること
を特徴とする。
ーピング方法は、半導体表面にドーピング保護膜を形成
する工程と、前記ドーピング保護膜を形成した半導体面
に一導電型ドーピング元素を含む化合物および希釈ガス
の混合系をプラズマ分解し、かつ電界によって前記プラ
ズマを加速し、イオン打ち込みする工程とを具備して成
る半導体のドーピング方法であって、前記希釈ガスがド
ーピング元素よりも原子量の大きいもので、電界・加速
したプラズマのイオン打ち込み後、少なくともイオン打
ち込み領域に対応するドーピング保護膜を除去すること
を特徴とする。
【０００８】本発明は、たとえばSi，Geなどの半導体
に、 B， Pなど導電型を付与するドーピング元素をプラ
ズマ分解し、このプラズマを電界によって加速してイオ
ン打ち込みするに当り、前記所要の導電型を付与するド
ーピング元素よりも、原子量の大きいものを希釈ガスと
する一方、半導体面にドーピング保護膜を設け、このド
ーピング保護膜に、打ち込むイオン元素の選別機能をも
たせることを骨子とする。すなわち、前記ドーピング保
護膜を介して、イオン元素を打ち込、希釈ガスとして機
能する原子量の大きい元素イオンの通過（透過）を抑制
し、所要の導電型ドーピング元素を選択的にイオン打ち
込ことによって、一括的なイオン打ち込に伴うSi−Si結
合の切断や、格子間のネットワーク乱れを効果的に回避
ないし防止するとともに、少なくとも前記希釈ガスイオ
ンなど不所望なイオン元素を捕獲（担持）したドーピン
グ保護膜をエッチングなどにより除去することを要点と
する。ここで、不所望なイオン元素を捕獲（担持）した
ドーピング保護膜は、製造された半導体素子（装置）の
特性に悪影響を及ぼし易いので除去しなければならない
が、非ドーピング領域のドーピング保護膜は必ずしも除
去しなくてもよい。
に、 B， Pなど導電型を付与するドーピング元素をプラ
ズマ分解し、このプラズマを電界によって加速してイオ
ン打ち込みするに当り、前記所要の導電型を付与するド
ーピング元素よりも、原子量の大きいものを希釈ガスと
する一方、半導体面にドーピング保護膜を設け、このド
ーピング保護膜に、打ち込むイオン元素の選別機能をも
たせることを骨子とする。すなわち、前記ドーピング保
護膜を介して、イオン元素を打ち込、希釈ガスとして機
能する原子量の大きい元素イオンの通過（透過）を抑制
し、所要の導電型ドーピング元素を選択的にイオン打ち
込ことによって、一括的なイオン打ち込に伴うSi−Si結
合の切断や、格子間のネットワーク乱れを効果的に回避
ないし防止するとともに、少なくとも前記希釈ガスイオ
ンなど不所望なイオン元素を捕獲（担持）したドーピン
グ保護膜をエッチングなどにより除去することを要点と
する。ここで、不所望なイオン元素を捕獲（担持）した
ドーピング保護膜は、製造された半導体素子（装置）の
特性に悪影響を及ぼし易いので除去しなければならない
が、非ドーピング領域のドーピング保護膜は必ずしも除
去しなくてもよい。
【０００９】
【作用】本発明に係る半導体のドーピング方法によれ
ば、半導体面に設けたドーピング保護膜により、選別し
ないままイオン打ち込されたイオン元素は、希釈イオン
元素と所要の導電型付与に機能するドーピングイオン元
素とに選別される一方、希釈イオン元素はドーピング保
護膜に選択的に効率的に捕獲（担持）され、半導体面側
への通過が抑制・防止される。したがって、希釈イオン
元素の打ち込によるSi−Si結合の切断や、格子間のネッ
トワーク乱れが全面的に回避ないし防止されるし、さら
に希釈イオン元素を選択的に捕獲したドーピング保護膜
もイオン注入後除去されるので、良好な性能を備えた半
導体素子（装置）を歩留まりよく製造することが可能と
なる。
ば、半導体面に設けたドーピング保護膜により、選別し
ないままイオン打ち込されたイオン元素は、希釈イオン
元素と所要の導電型付与に機能するドーピングイオン元
素とに選別される一方、希釈イオン元素はドーピング保
護膜に選択的に効率的に捕獲（担持）され、半導体面側
への通過が抑制・防止される。したがって、希釈イオン
元素の打ち込によるSi−Si結合の切断や、格子間のネッ
トワーク乱れが全面的に回避ないし防止されるし、さら
に希釈イオン元素を選択的に捕獲したドーピング保護膜
もイオン注入後除去されるので、良好な性能を備えた半
導体素子（装置）を歩留まりよく製造することが可能と
なる。
【００１０】
【実施例】以下、図１，図２および図３を参照して本発
明の実施例を説明する。
明の実施例を説明する。
【００１１】実施例１ 図１は、本発明に係る半導体のドーピング方法を適用し
て構成したアクティブマトリックス型液晶素子用の薄膜
トランジスタの一部を断面的に示したもので、次のよう
に実施される。先ず、透明な絶縁基板１、たとえばガラ
ス板（コーニング社製7059など）を用意し、この絶縁基
板１の所定領域面に、たとえばMo−Taから成るゲート電
極２を形成・配置する。次いで、前記ゲート電極２を形
成・配置した絶縁基板１面に、たとえば絶縁基板１を 4
00℃に設定し、常圧熱 CVD法により膜厚 0.3μm の酸化
硅素膜3aを、その後絶縁基板１を 350℃に設定し、プラ
ズマ CVD法により膜厚0.05μm の窒化硅素膜3bを順次形
成して、所要のケード絶縁膜３を形成する。引き続き、
前記窒化硅素膜3bの場合と同様に、膜厚0.05μm のａ−
Siから成る半導体膜４、およびこの半導体膜４上にチャ
ンネル保護膜５を成す窒化硅素膜を形成する。その後、
前記窒化硅素膜面上にレジストパターニングし、選択的
に窒化硅素膜をエッチングして、チャンネル保護膜５と
しての所定形状に加工する。この時点で、チャンネル部
はチャンネル保護膜５により保護され、ソース部，ドレ
イン部を成すａ−Si４面は露出した状態となっている。
て構成したアクティブマトリックス型液晶素子用の薄膜
トランジスタの一部を断面的に示したもので、次のよう
に実施される。先ず、透明な絶縁基板１、たとえばガラ
ス板（コーニング社製7059など）を用意し、この絶縁基
板１の所定領域面に、たとえばMo−Taから成るゲート電
極２を形成・配置する。次いで、前記ゲート電極２を形
成・配置した絶縁基板１面に、たとえば絶縁基板１を 4
00℃に設定し、常圧熱 CVD法により膜厚 0.3μm の酸化
硅素膜3aを、その後絶縁基板１を 350℃に設定し、プラ
ズマ CVD法により膜厚0.05μm の窒化硅素膜3bを順次形
成して、所要のケード絶縁膜３を形成する。引き続き、
前記窒化硅素膜3bの場合と同様に、膜厚0.05μm のａ−
Siから成る半導体膜４、およびこの半導体膜４上にチャ
ンネル保護膜５を成す窒化硅素膜を形成する。その後、
前記窒化硅素膜面上にレジストパターニングし、選択的
に窒化硅素膜をエッチングして、チャンネル保護膜５と
しての所定形状に加工する。この時点で、チャンネル部
はチャンネル保護膜５により保護され、ソース部，ドレ
イン部を成すａ−Si４面は露出した状態となっている。
【００１２】次に、前記チャンネル保護膜５を加工・形
成した絶縁基板１の全面に、たとえばポリイミド樹脂か
ら成るドーピング保護膜を形成してから、以下に詳述す
るドーピング方法（手段）に従って、ソース部およびド
レイン部を成すａ−Si４面に、前記ドーピング保護膜を
介してドーピング元素、たとえば Pをイオン注入し、ｎ
型化して低抵抗半導体領域６を形成する。ここでのドー
ピングは、次ぎのように行われる。たとえば直径30cmの
メッシュ状の円形高周波電極、この円形高周波電極に対
向する接地電極、および前記の両電極間に配置されたメ
ッシュ状の加速電極を内装した反応室と、この反応室に
ドーピング元素を含む化合物−希釈ガス系の供給口と、
前記反応室内を排気するターボ分子ポンプおよびロータ
リーポンプを接続する排気系とを具備して成るドーピン
グ処理装置を先ず用意する。そして、前記ドーピング処
理装置の接地電極面上に、前記ドーピング保護膜を形成
した絶縁基板１をクランプし、前記供給口から、たとえ
ばPH3 およびKr（希釈剤）を、PH3 1 sccm ，Kr 20 sc
cmの割合で反応室内に供給（導入）する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節（調
整）して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz， 300 Wの高周波を
印加すると、放電が発生し、前記供給されるPH3 および
Krがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板１がクランプされた接地電極に対して＋
（プラス）に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板１のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量（原子量）の軽いイオン種ほど高速になり深く注入さ
れ、質量の重い（大きい）イオン種の注入は比較的浅い
位置に止まる。つまり、ドーピング保護膜の材質や膜
厚、加速電圧の選択組み合わせにより、前記質量数84の
Krイオンは、その大部分がドーピング保護膜に捕獲さ
れ、ａ−Si膜４中への進入（注入）が防止・抑制され
る。一方、質量数31の Pイオンはドーピング保護膜を選
択的に突き抜け、ａ−Si膜４中に進入（注入）する。し
たがって、不所望なKrイオンの注入によって起こるａ−
Si膜４の劣化は全面的に回避される。
成した絶縁基板１の全面に、たとえばポリイミド樹脂か
ら成るドーピング保護膜を形成してから、以下に詳述す
るドーピング方法（手段）に従って、ソース部およびド
レイン部を成すａ−Si４面に、前記ドーピング保護膜を
介してドーピング元素、たとえば Pをイオン注入し、ｎ
型化して低抵抗半導体領域６を形成する。ここでのドー
ピングは、次ぎのように行われる。たとえば直径30cmの
メッシュ状の円形高周波電極、この円形高周波電極に対
向する接地電極、および前記の両電極間に配置されたメ
ッシュ状の加速電極を内装した反応室と、この反応室に
ドーピング元素を含む化合物−希釈ガス系の供給口と、
前記反応室内を排気するターボ分子ポンプおよびロータ
リーポンプを接続する排気系とを具備して成るドーピン
グ処理装置を先ず用意する。そして、前記ドーピング処
理装置の接地電極面上に、前記ドーピング保護膜を形成
した絶縁基板１をクランプし、前記供給口から、たとえ
ばPH3 およびKr（希釈剤）を、PH3 1 sccm ，Kr 20 sc
cmの割合で反応室内に供給（導入）する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節（調
整）して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz， 300 Wの高周波を
印加すると、放電が発生し、前記供給されるPH3 および
Krがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板１がクランプされた接地電極に対して＋
（プラス）に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板１のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量（原子量）の軽いイオン種ほど高速になり深く注入さ
れ、質量の重い（大きい）イオン種の注入は比較的浅い
位置に止まる。つまり、ドーピング保護膜の材質や膜
厚、加速電圧の選択組み合わせにより、前記質量数84の
Krイオンは、その大部分がドーピング保護膜に捕獲さ
れ、ａ−Si膜４中への進入（注入）が防止・抑制され
る。一方、質量数31の Pイオンはドーピング保護膜を選
択的に突き抜け、ａ−Si膜４中に進入（注入）する。し
たがって、不所望なKrイオンの注入によって起こるａ−
Si膜４の劣化は全面的に回避される。
【００１３】この実施例において、ポリイミド樹脂から
成るドーピング保護膜の厚さを 100nmとした場合、加速
電圧を60 KeVに設定することにより、ソース部，ドレイ
ン部を成すａ−Si領域に Pイオンが選択的にドーピング
されてｎ型化し、容易に低抵抗半導体領域６が形成され
た。その後、ドーピング保護膜を、たとえばエッチング
によって選択的に除去すると、清浄な低抵抗半導体領域
６面が露出する。なお、上記ａ−Si膜４への Pイオンの
選択的ドーピングにおいては、PH3 のプラズマ分解で生
じた Hイオンがドーピング保護膜を突き抜けａ−Si膜４
に進入しても、その量は希釈ガスから生じるイオン量に
比べて少量であるため、ａ−Si膜質への影響はほとんど
認められなかった。
成るドーピング保護膜の厚さを 100nmとした場合、加速
電圧を60 KeVに設定することにより、ソース部，ドレイ
ン部を成すａ−Si領域に Pイオンが選択的にドーピング
されてｎ型化し、容易に低抵抗半導体領域６が形成され
た。その後、ドーピング保護膜を、たとえばエッチング
によって選択的に除去すると、清浄な低抵抗半導体領域
６面が露出する。なお、上記ａ−Si膜４への Pイオンの
選択的ドーピングにおいては、PH3 のプラズマ分解で生
じた Hイオンがドーピング保護膜を突き抜けａ−Si膜４
に進入しても、その量は希釈ガスから生じるイオン量に
比べて少量であるため、ａ−Si膜質への影響はほとんど
認められなかった。
【００１４】図２は上記ドーピング保護膜（ポリイミド
樹脂膜）に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個／cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図２から分かるように、 Pイオンは深さ96nm
の場所に 2×1022個／cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個／cm3程度に過ぎない。つまり、ポリイ
ミド樹脂膜（ドーピング保護膜）の膜厚を 100nmに設定
しておけば、 Pはポリイミド樹脂膜を突き抜けａ−Si膜
４に進入してｎ型化に寄与するが、Krはポリイミド樹脂
膜に捕獲され、ａ−Si膜４への進入が阻止される。
樹脂膜）に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個／cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図２から分かるように、 Pイオンは深さ96nm
の場所に 2×1022個／cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個／cm3程度に過ぎない。つまり、ポリイ
ミド樹脂膜（ドーピング保護膜）の膜厚を 100nmに設定
しておけば、 Pはポリイミド樹脂膜を突き抜けａ−Si膜
４に進入してｎ型化に寄与するが、Krはポリイミド樹脂
膜に捕獲され、ａ−Si膜４への進入が阻止される。
【００１５】次いで、前記低抵抗半導体領域６を含むａ
−Si膜４を加工して、チャンネル領域，ソース領域，ド
レイン領域を設定する一方、ゲート絶縁膜３面上に ITO
(Indium Tin Oxide)から成る画素電極７を形成する。そ
の後、前記ソース領域上には、前記の画素電極７に接続
するソース電極８を、ドレイン領域上にはドレイン電極
９をそれぞれ形成する。このようにして、ゲート電極
２，ゲート絶縁膜３，ａ−Siから成る半導体膜４，ソー
ス電極８およびドレイン電極９を具備して成る薄膜トラ
ンジスタ (TFT)素子10を有する能動素子基板が得られ
た。
−Si膜４を加工して、チャンネル領域，ソース領域，ド
レイン領域を設定する一方、ゲート絶縁膜３面上に ITO
(Indium Tin Oxide)から成る画素電極７を形成する。そ
の後、前記ソース領域上には、前記の画素電極７に接続
するソース電極８を、ドレイン領域上にはドレイン電極
９をそれぞれ形成する。このようにして、ゲート電極
２，ゲート絶縁膜３，ａ−Siから成る半導体膜４，ソー
ス電極８およびドレイン電極９を具備して成る薄膜トラ
ンジスタ (TFT)素子10を有する能動素子基板が得られ
た。
【００１６】実施例２ 実施例１の場合において、チャンネル保護膜５を加工・
形成した絶縁基板１の全面に、ポリイミド樹脂から成る
ドーピング保護膜を形成してからの、ドーピング元素な
ど条件の一部を変えてドーピングを行った。すなわち、
直径30cmのメッシュ状の円形高周波電極、この円形高周
波電極に対向する接地電極、および前記の両電極間に配
置されたメッシュ状の加速電極を内装した反応室と、こ
の反応室にドーピング元素を含む化合物−希釈ガス系の
供給口と、前記反応室内を排気するターボ分子ポンプお
よびロータリーポンプを接続する排気系とを具備して成
るドーピング処理装置を先ず用意する。そして、前記ド
ーピング処理装置の接地電極面上に、前記ドーピング保
護膜を形成した絶縁基板１をクランプし、前記供給口か
ら PBr3 をキャリアガス（希釈ガス）Kr 20 sccmでバブ
リングして反応室内に供給（導入）する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節（調
整）して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz， 300 Wの高周波を
印加すると、放電が発生し、前記供給される PBr3 およ
びKrがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板１がクランプされた接地電極に対して＋
（プラス）に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板１のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量数80のBrイオンおよび質量数84のKrイオンは、その大
部分がドーピング保護膜に捕獲され、ａ−Si膜４中への
進入（注入）が防止・抑制されるが、質量数31の Pイオ
ンはドーピング保護膜を選択的に突き抜け、ａ−Si膜４
中に進入（注入）する。したがって、不所望なKrイオン
の注入によって起こるａ−Si膜４の劣化は全面的に回避
される。
形成した絶縁基板１の全面に、ポリイミド樹脂から成る
ドーピング保護膜を形成してからの、ドーピング元素な
ど条件の一部を変えてドーピングを行った。すなわち、
直径30cmのメッシュ状の円形高周波電極、この円形高周
波電極に対向する接地電極、および前記の両電極間に配
置されたメッシュ状の加速電極を内装した反応室と、こ
の反応室にドーピング元素を含む化合物−希釈ガス系の
供給口と、前記反応室内を排気するターボ分子ポンプお
よびロータリーポンプを接続する排気系とを具備して成
るドーピング処理装置を先ず用意する。そして、前記ド
ーピング処理装置の接地電極面上に、前記ドーピング保
護膜を形成した絶縁基板１をクランプし、前記供給口か
ら PBr3 をキャリアガス（希釈ガス）Kr 20 sccmでバブ
リングして反応室内に供給（導入）する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節（調
整）して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz， 300 Wの高周波を
印加すると、放電が発生し、前記供給される PBr3 およ
びKrがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板１がクランプされた接地電極に対して＋
（プラス）に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板１のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量数80のBrイオンおよび質量数84のKrイオンは、その大
部分がドーピング保護膜に捕獲され、ａ−Si膜４中への
進入（注入）が防止・抑制されるが、質量数31の Pイオ
ンはドーピング保護膜を選択的に突き抜け、ａ−Si膜４
中に進入（注入）する。したがって、不所望なKrイオン
の注入によって起こるａ−Si膜４の劣化は全面的に回避
される。
【００１７】図３は上記ドーピング保護膜（ポリイミド
樹脂膜）に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個／cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図３から分かるように、 Pイオンは深さ96nm
の場所に 2×1020個／cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個／cm3程度に過ぎず、またBrもほぼ同様
である。つまり、ポリイミド樹脂膜（ドーピング保護
膜）の膜厚を 100nmに設定しておけば、 Pはポリイミド
樹脂膜を突き抜けａ−Si膜４に進入してｎ型化に寄与す
るが、Br，Krはポリイミド樹脂膜に捕獲され、ａ−Si膜
４への進入が阻止される。
樹脂膜）に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個／cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図３から分かるように、 Pイオンは深さ96nm
の場所に 2×1020個／cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個／cm3程度に過ぎず、またBrもほぼ同様
である。つまり、ポリイミド樹脂膜（ドーピング保護
膜）の膜厚を 100nmに設定しておけば、 Pはポリイミド
樹脂膜を突き抜けａ−Si膜４に進入してｎ型化に寄与す
るが、Br，Krはポリイミド樹脂膜に捕獲され、ａ−Si膜
４への進入が阻止される。
【００１８】この実施例においても、ポリイミド樹脂か
ら成るドーピング保護膜の厚さを100nmとした場合、加
速電圧を60 KeVに設定することにより、ソース部，ドレ
イン部を成すａ−Si領域に Pイオンが選択的にドーピン
グされてｎ型化し、容易に低抵抗半導体領域６が形成さ
れた。その後、ドーピング保護膜を、たとえばエッチン
グによって選択的に除去すると、清浄な低抵抗半導体領
域６面が露出する。次いで、前記低抵抗半導体領域６を
含むａ−Si膜４を加工して、チャンネル領域，ソース領
域，ドレイン領域を設定する一方、ゲート絶縁膜３面上
に ITO(Indium Tin Oxide)から成る画素電極７を形成す
る。その後、前記ソース領域上には、前記の画素電極７
に接続するソース電極８を、ドレイン領域上にはドレイ
ン電極９をそれぞれ形成する。このようにして、ゲート
電極２，ゲート絶縁膜３，ａ−Siから成る半導体膜４，
ソース電極８およびドレイン電極９を具備して成る薄膜
トランジスタ (TFT)素子10を有する能働素子基板が得ら
れた。
ら成るドーピング保護膜の厚さを100nmとした場合、加
速電圧を60 KeVに設定することにより、ソース部，ドレ
イン部を成すａ−Si領域に Pイオンが選択的にドーピン
グされてｎ型化し、容易に低抵抗半導体領域６が形成さ
れた。その後、ドーピング保護膜を、たとえばエッチン
グによって選択的に除去すると、清浄な低抵抗半導体領
域６面が露出する。次いで、前記低抵抗半導体領域６を
含むａ−Si膜４を加工して、チャンネル領域，ソース領
域，ドレイン領域を設定する一方、ゲート絶縁膜３面上
に ITO(Indium Tin Oxide)から成る画素電極７を形成す
る。その後、前記ソース領域上には、前記の画素電極７
に接続するソース電極８を、ドレイン領域上にはドレイ
ン電極９をそれぞれ形成する。このようにして、ゲート
電極２，ゲート絶縁膜３，ａ−Siから成る半導体膜４，
ソース電極８およびドレイン電極９を具備して成る薄膜
トランジスタ (TFT)素子10を有する能働素子基板が得ら
れた。
【００１９】なお、本発明は上記例示の実施態様に限定
されるものでなく、発明の趣旨の範囲内でいろいろの変
形を採り得る。たとえば、ドーピング元素と希釈ガスの
組み合わせは、ｎ型の場合PI3 −Kr，PI3 −Xe， AsI3
−Xeなど、ｐ型の場合 BCl3−Ar， BBr3 −Arなどが例
示される。特に、 B2 H6 の代わりに BBr3 を用いた場
合は、 H2 に比べてBr2 の方が質量大であるため、前記
ドーピング保護膜による選別， Bのドーピング効率がア
ップする。また、ドーピング対象の半導体としては、ａ
−Siに限られず、たとえばポリシリコン，SiGe， SiC，
ダイヤモンドなど例示し得る。さらに、ドーピング保護
膜としては、酸化硅素膜，窒化硅素膜などの無機絶縁
膜、Mo，Crなどの金属薄膜，あるいはフォトレジスト膜
などが例示されるし、また、このドーピング方法の適用
も、前記アクティブマトリックス型液晶表示素子用のス
イッチング素子の製造に限られず、たとえばａ−Si密着
センサの製造などにも適用し得る。さらにまた、ドーピ
ング後におけるドーピング保護膜は、ドーピング剤−希
釈ガス系のイオンをドーピングした領域、すなわちａ−
Si膜４の低抵抗半導体領域６面について除去する必要あ
るが、その他の領域面については必ずしも除去しなくと
もよい。
されるものでなく、発明の趣旨の範囲内でいろいろの変
形を採り得る。たとえば、ドーピング元素と希釈ガスの
組み合わせは、ｎ型の場合PI3 −Kr，PI3 −Xe， AsI3
−Xeなど、ｐ型の場合 BCl3−Ar， BBr3 −Arなどが例
示される。特に、 B2 H6 の代わりに BBr3 を用いた場
合は、 H2 に比べてBr2 の方が質量大であるため、前記
ドーピング保護膜による選別， Bのドーピング効率がア
ップする。また、ドーピング対象の半導体としては、ａ
−Siに限られず、たとえばポリシリコン，SiGe， SiC，
ダイヤモンドなど例示し得る。さらに、ドーピング保護
膜としては、酸化硅素膜，窒化硅素膜などの無機絶縁
膜、Mo，Crなどの金属薄膜，あるいはフォトレジスト膜
などが例示されるし、また、このドーピング方法の適用
も、前記アクティブマトリックス型液晶表示素子用のス
イッチング素子の製造に限られず、たとえばａ−Si密着
センサの製造などにも適用し得る。さらにまた、ドーピ
ング後におけるドーピング保護膜は、ドーピング剤−希
釈ガス系のイオンをドーピングした領域、すなわちａ−
Si膜４の低抵抗半導体領域６面について除去する必要あ
るが、その他の領域面については必ずしも除去しなくと
もよい。
【００２０】
【発明の効果】以上説明したように、本発明に係る半導
体のドーピング方法によれば、半導体面に設けたトーピ
ング保護膜により、選別しないままイオン打ち込された
イオン元素のうち、比較的質量数の大きい希釈イオン元
素はドーピング保護膜に選択的に捕獲され、所要の導電
型付与に機能するイオン元素はドーピング保護膜を通過
して半導体に進入する。すなわち、半導体膜に悪影響を
及ぼす希釈イオン元素はドーピング保護膜に選択的、か
つ効率的に捕獲（担持）される一方、このドーピング保
護膜を通過した所要のイオン元素が半導体面へ選択的に
進入する。したがって、希釈イオン元素の打ち込に伴
う、たとえばSi−Si結合の切断や、格子間のネットワー
ク乱れが全面的に回避ないし防止されて、常に良好な状
態のドーピングを行うことが可能となる。しかも、この
ドーピング方法においては、イオン注入工程でイオン種
に対し、磁場による質量分離を必要としないため、大面
積板でのドーピング処理も容易に達成しえることにな
る。
体のドーピング方法によれば、半導体面に設けたトーピ
ング保護膜により、選別しないままイオン打ち込された
イオン元素のうち、比較的質量数の大きい希釈イオン元
素はドーピング保護膜に選択的に捕獲され、所要の導電
型付与に機能するイオン元素はドーピング保護膜を通過
して半導体に進入する。すなわち、半導体膜に悪影響を
及ぼす希釈イオン元素はドーピング保護膜に選択的、か
つ効率的に捕獲（担持）される一方、このドーピング保
護膜を通過した所要のイオン元素が半導体面へ選択的に
進入する。したがって、希釈イオン元素の打ち込に伴
う、たとえばSi−Si結合の切断や、格子間のネットワー
ク乱れが全面的に回避ないし防止されて、常に良好な状
態のドーピングを行うことが可能となる。しかも、この
ドーピング方法においては、イオン注入工程でイオン種
に対し、磁場による質量分離を必要としないため、大面
積板でのドーピング処理も容易に達成しえることにな
る。
【図１】本発明に係る半導体のドーピング方法の適用例
を示すアクティブマトリックス型液晶表示素子用の薄膜
トランジスタの要部断面図。
を示すアクティブマトリックス型液晶表示素子用の薄膜
トランジスタの要部断面図。
【図２】本発明に係る半導体のドーピング方法における
打ち込みイオン濃度のプロファイルシミュレーション結
果を示す曲線図。
打ち込みイオン濃度のプロファイルシミュレーション結
果を示す曲線図。
【図３】本発明に係る半導体のドーピング方法における
打ち込みイオン濃度の他のプロファイルシミュレーショ
ン結果を示す曲線図。
打ち込みイオン濃度の他のプロファイルシミュレーショ
ン結果を示す曲線図。
１…絶縁基板 ２…ゲート電極 ３…ケート絶縁膜
3a…酸化硅素膜 3b…窒化硅素膜 ４…半導体膜 ５…チャンネル保
護膜 ６…低抵抗半導体領域 ７…画素電極 ８
…ソース電極 ９…ドレイン電極
3a…酸化硅素膜 3b…窒化硅素膜 ４…半導体膜 ５…チャンネル保
護膜 ６…低抵抗半導体領域 ７…画素電極 ８
…ソース電極 ９…ドレイン電極
Claims (1)
- 【請求項１】 半導体表面にドーピング保護膜を形成す
る工程と、前記ドーピング保護膜を形成した半導体面に
一導電型ドーピング元素を含む化合物および希釈ガスの
混合系をプラズマ分解し、かつ電界によってプラズマを
加速してイオン打ち込みする工程とを具備して成る半導
体のドーピング方法において、 前記希釈ガスがドーピング元素よりも原子量の大きい元
素であり、かつ電界・加速したプラズマのイオン打ち込
み後、少なくともイオン打ち込み領域のドーピング保護
膜を除去することを特徴とする半導体のドーピング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03628593A JP3428056B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03628593A JP3428056B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252084A true JPH06252084A (ja) | 1994-09-09 |
| JP3428056B2 JP3428056B2 (ja) | 2003-07-22 |
Family
ID=12465523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03628593A Expired - Fee Related JP3428056B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体のドーピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3428056B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138189A (ja) * | 2011-11-30 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 酸化物半導体膜の作製方法及び半導体装置の作製方法 |
-
1993
- 1993-02-25 JP JP03628593A patent/JP3428056B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013138189A (ja) * | 2011-11-30 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 酸化物半導体膜の作製方法及び半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3428056B2 (ja) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900646A (en) | Method of preventing deterioration of film quality of transparent conductive film a semiconductor device | |
| JP2764395B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09139503A (ja) | 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| US20180053858A1 (en) | Thin film transistor and method of manufacturing the same, and display device | |
| JP3428056B2 (ja) | 半導体のドーピング方法 | |
| US20050142676A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JPH0864549A (ja) | イオンドーピング方法及びイオンドーピング装置 | |
| JPH08242001A (ja) | 薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JPH05275702A (ja) | 薄膜トランジスタ | |
| JP3020729B2 (ja) | 半導体装置の製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| US6140159A (en) | Method for activating an ohmic layer for a thin film transistor | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH04275437A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH06252083A (ja) | 半導体のドーピング方法 | |
| JPH0992716A (ja) | 非単結晶半導体装置及びその製造方法 | |
| JP2899960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3120372B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05218428A (ja) | 薄膜半導体素子、薄膜半導体装置およびその製造方法 | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030422 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |