JP2019220714A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2019220714A
JP2019220714A JP2019162102A JP2019162102A JP2019220714A JP 2019220714 A JP2019220714 A JP 2019220714A JP 2019162102 A JP2019162102 A JP 2019162102A JP 2019162102 A JP2019162102 A JP 2019162102A JP 2019220714 A JP2019220714 A JP 2019220714A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
oxide
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019162102A
Other languages
English (en)
Inventor
哲弘 田中
Tetsuhiro Tanaka
哲弘 田中
亮 徳丸
Ryo Tokumaru
亮 徳丸
靖正 山根
Yasumasa Yamane
靖正 山根
下村　明久
Akihisa Shimomura
明久 下村
直樹 奥野
Naoki Okuno
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019220714A publication Critical patent/JP2019220714A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】酸化物半導体層を用いた半導体装置において、高い電気特性を有し、且つ安定した電気特性を付与した半導体装置を提供する。【解決手段】半導体装置の作製において、トランジスタ１０１は、第１の絶縁層１２０を形成し、第１の絶縁層上に酸化物を形成し、酸化物を除去する工程をｎ回（ｎは自然数）行った後、第１の絶縁層上に、酸化物半導体層１３０を形成し、酸化物半導体層上に、第２の絶縁層１６０を形成し、第２の絶縁層上に、導電層１７０を形成する。ｎ回目の酸化物の除去は、第１の絶縁層の平坦化処理によって行う。【選択図】図１

Description

本発明の一態様は、半導体装置及び該半導体装置を有する電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセ
ス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関
する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラン
ジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目
されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電
子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン
を代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている（例えば、特許文献１）。
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する絶
縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（例え
ば、特許文献２）。
また、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を取り込
み（添加）、加熱処理を行い、該酸素取り込み及び該加熱処理によって、水素、水分、水
酸基または水素化物などの不純物を酸化物半導体層より排除し、酸化物半導体層を高純度
化する半導体装置の作製方法が開示されている（例えば、特許文献３）
特開２００６−１６５５２９号公報 特開２０１２−００９８３６号公報 特開２０１１−１９９２７２号公報
本発明の一態様は、酸化物半導体を有するトランジスタを用いた半導体装置において、電
気特性の変動を抑制すると共に、信頼性を向上させることを課題の一とする。または、本
発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。ま
たは、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態
様は、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載か
ら自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが
可能である。
本発明の一態様は、第１の絶縁層を形成し、第１の絶縁層上に、酸化物を形成し、酸化物
を除去し、第１の絶縁層上に、酸化物半導体層を形成し、酸化物半導体層上に、第２の絶
縁層を形成し、第２の絶縁層上に、導電層を形成することを特徴とする半導体装置の作製
方法である。
上記発明において、酸化物の除去は、第１の絶縁層の平坦化処理によって行うことを特徴
とする半導体装置の作製方法である。
本発明の一態様は、第１の絶縁層を形成し、第１の絶縁層上に酸化物を形成し且つ酸化物
を除去する工程をｎ回（ｎは２以上の自然数）行った後、第１の絶縁層上に、酸化物半導
体層を形成し、酸化物半導体層上に、第２の絶縁層を形成し、第２の絶縁層上に、導電層
を形成することを特徴とする半導体装置の作製方法である。
上記発明において、ｎ回目の酸化物の除去は、第１の絶縁層の平坦化処理によって行うこ
とを特徴とする半導体装置の作製方法である。
上記発明において、平坦化は化学機械研磨により処理することを特徴とする半導体装置の
作製方法である。
上記発明において、第１の絶縁層の上部５ｎｍ以上１００ｎｍ未満を除去することを特徴
とする半導体装置の作製方法である。
本発明の一態様は、酸化物半導体層を形成し、酸化物半導体層上に、絶縁層を形成し、絶
縁層上に、酸化物を形成し、酸化物を除去し、絶縁層上に、導電層を形成することを特徴
とする半導体装置の作製方法である。
本発明の一態様は、酸化物半導体層を形成し、酸化物半導体層上に、絶縁層を形成し、絶
縁層上に、第１の酸化物を形成し、第１の酸化物を除去し、絶縁層上に、第２の酸化物を
形成し、第２の酸化物上に、導電層を形成することを特徴とする半導体装置の作製方法で
ある。
本発明の一態様は、酸化物半導体層を形成し、酸化物半導体層上に、絶縁層を形成し、絶
縁層上に酸化物を形成し且つ酸化物を除去する工程をｎ回（ｎは２以上の自然数）行い、
絶縁層上に、導電層を形成することを特徴とする半導体装置の作製方法である。
本発明の一態様は、酸化物半導体層を形成し、酸化物半導体層上に、絶縁層を形成し、絶
縁層上に第１の酸化物を形成し且つ第１の酸化物を除去する工程をｎ回（ｎは２以上の自
然数）行い、絶縁層上に、第２の酸化物を形成し、第２の酸化物上に、導電層を形成する
ことを特徴とする半導体装置の作製方法である。
上記発明において、酸化物は、４ｎｍ以上の膜厚で形成することを特徴とする半導体装置
の作製方法である。
上記発明において、第１の酸化物は、４ｎｍ以上の膜厚で形成することを特徴とする半導
体装置の作製方法である。
本発明の一態様は、第１の絶縁層と、第１の絶縁層上の酸化物半導体層と、酸化物半導体
層上の第２の絶縁層と、第２の絶縁層上の導電層と、を有し、第１の絶縁層は、第１の領
域と第２の領域と、を有し、第１の領域は、酸化物半導体層と接しており、且つ、第２の
領域よりも希ガスを多く含むことを特徴とする半導体装置である。
本発明の一態様は、第１の絶縁層と、第１の絶縁層上に酸化物半導体層と、酸化物半導体
層上に第２の絶縁層と、第２の絶縁層上に酸化物と、酸化物上に導電層と、を有し、第２
の絶縁層は、第１の領域と第２の領域と、を有し、第１の領域は、酸化物半導体層と接し
ており、第２の領域は、酸化物と接しており、第１の領域よりも希ガスを多く含むことを
特徴とする半導体装置である。
上記発明において、第２の領域は、第１の領域よりも酸素を多く含むことを特徴とする半
導体装置である。
上記発明において、導電層は、第２の絶縁層を介して酸化物半導体層の側面に面している
ことを特徴とする半導体装置である。
上記発明において、表示装置、マイクロフォン、スピーカー、操作キー、タッチパネル、
または、アンテナと、を有することを特徴とする電子機器である。
本発明の一態様により、酸化物半導体を有するトランジスタを用いた半導体装置において
、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明
の一態様により、消費電力が低減された半導体装置を提供することができる。または、本
発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す上面図及び断面図。 半導体装置の作製工程の一例を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 スパッタリング法における酸素の膜中への取り込みを説明する図。 ＣＡＡＣ−ＯＳ層の断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳ層の断面模式図。 ＣＡＡＣ−ＯＳ層の平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳ層および単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳ層の電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の一態様を示す断面図及び回路図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図及び回路図。 表示装置を説明するブロック図。 表示装置の構成例を説明する図および画素の回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 実施例試料のＳＩＭＳ測定結果を説明する図。 実施例試料のＳＩＭＳ測定結果を説明する図。 実施例試料のＴＤＳ測定結果を説明する図。 実施例試料のＴＤＳ測定結果を説明する図。 実施例試料のＴＤＳ測定結果を説明する図。 トランジスタのＶｇ−Ｉｄ特性を説明する図。 トランジスタのＶｇ−Ｉｄ特性を説明する図。 トランジスタのＶｇ−Ｉｄ特性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
また、本明細書等において、酸化窒化シリコン膜のような酸化窒化物膜とは、その組成と
して、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜のような窒化酸化物
膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指
す符号は異なる図面間でも共通して用いる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
また、本明細書等において、「膜」という用語と、「層」という用語とは、場合によって
は、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」と
いう用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば
、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
＜トランジスタの構成例１＞
図１（Ａ）、図１（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図
である。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ１−Ａ２方向の断面が
図１（Ｂ）に相当する。また、図１（Ａ）に示す一点鎖線Ａ３−Ａ４方向の断面が図７（
Ａ）に相当する。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ａ３−Ａ４
方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０１は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電層１
５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１６０
および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、を
有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０（平坦化膜）などを有し
ていてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
トランジスタ１０１が有する酸化物半導体層１３０は、酸素欠損に起因してキャリアであ
る電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体層１３０中
の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。
本トランジスタの構成においては、酸化物半導体層１３０に接する絶縁膜、ここでは、酸
化物半導体層１３０下の絶縁層１２０に過剰な酸素を取り込むことで、絶縁層１２０から
酸化物半導体層１３０中に酸素を移動させ、酸化物半導体層１３０中の酸素欠損を補填す
る。または、酸化物半導体層１３０上の絶縁層１６０に過剰な酸素を取り込むことで、絶
縁層１６０から、酸化物半導体層１３０中に酸素を移動させ、酸化物半導体層１３０中の
酸素欠損を補填する。または、酸化物半導体層１３０上下に位置する絶縁層１２０及び絶
縁層１６０に過剰な酸素を取り込むことで、絶縁層１２０及び絶縁層１６０の双方から酸
化物半導体層１３０中に酸素を移動させ、酸化物半導体層１３０中の酸素欠損を補填する
ことができる。
絶縁層１２０、または絶縁層１６０としては、化学量論的組成よりも過剰に酸素を含有す
る領域（酸素過剰領域）を有する。別言すると、絶縁層１２０、または絶縁層１６０は、
酸素を放出することが可能な絶縁層である。また、絶縁層１６０は、希ガス（代表的には
アルゴン、クリプトン、キセノン等）を含有する領域（希ガス領域）を有する場合もある
。なお、絶縁層１６０が、希ガス領域と酸素過剰領域の両領域を有する場合において、酸
素過剰領域は、希ガス領域よりも酸化物半導体層１３０に近接するように形成することが
好ましい。酸素過剰領域が酸化物半導体層１３０に近接しているほど、効率よく酸素を移
動させることができる。
絶縁層１２０、または絶縁層１６０に酸素過剰領域を設けるには、成膜後の絶縁層１２０
、絶縁層１６０に酸素を取り込むとよい。例えば、酸素を取り込む方法として、絶縁層１
２０、絶縁層１６０上に酸化物を形成することにより、絶縁層１２０、絶縁層１６０に酸
素を取り込むことが可能である。
絶縁層１２０上、または絶縁層１６０上に酸化物を形成する際に、絶縁層１２０、または
絶縁層１６０が酸素を含む雰囲気に曝されながら、上部に酸化物が形成される。絶縁層１
２０、または絶縁層１６０は、成膜雰囲気から酸素が取り込まれるとともに、該酸化物に
より絶縁層１２０、絶縁層１６０中の酸素が閉じ込められる。絶縁層１２０中、または絶
縁層１６０中に閉じ込められた過剰な酸素は、後工程で絶縁層１２０、絶縁層１６０を加
熱することで、酸化物半導体層１３０に移動する。従って、酸化物半導体層１３０に、過
剰な酸素を取り込むことができる。
また、絶縁層１２０または絶縁層１６０には、酸素が取り込まれると同時に、成膜雰囲気
に含まれる希ガス（代表的にはアルゴン）も取り込まれる。しかしながら、希ガスと、酸
素では、絶縁層１２０または絶縁層１６０において、取り込まれる領域が異なる。絶縁層
１２０、または絶縁層１６０において、成膜表面に近い領域に希ガス領域が形成され、希
ガス領域よりも成膜表面から遠い領域に酸素過剰領域が形成される。
酸化物半導体層１３０上に形成された絶縁層１６０に酸素を導入する場合、酸素過剰領域
は希ガス領域よりも、より酸化物半導体層１３０に近接するように形成される。したがっ
て、絶縁層１６０上に形成された酸化物は、導電層１７０を形成する前に除去してもよい
が、ゲート絶縁層の一部として残してもトランジスタ特性に及ぼす影響は少ない。その場
合、酸化物は保護膜としても機能するため、酸化物半導体層１３０への不純物拡散を防ぐ
とともに、絶縁層１６０の上部からの酸素の放出を防ぐため、絶縁層１６０内の酸素を効
率よく酸化物半導体層１３０へと供給することができる。
一方、絶縁層１２０に酸素を導入する場合、酸素過剰領域よりも、希ガス領域がより酸化
物半導体層１３０に近接されて形成されてしまう。その場合、酸化物、および絶縁層１２
０に形成された希ガス領域を除去するとよい。なお、酸化物及び希ガス領域を除去する工
程で、平坦化を兼ねておくと、絶縁層１２０上に形成される酸化物半導体層１３０、導電
層１４０、および導電層１５０等の断線を防ぐことができる。
また、酸化物半導体層１３０は、Ｉｎ、Ｚｎ、及びＭ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓ
ｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）のうち少なくとも一つと、酸素と、を有する。代表
的には、酸化物半導体層１３０としては、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物を用いることができる。とくに、酸化物半導体層１３０としては、Ｉｎ−
Ｍ−Ｚｎ酸化物を用いると好ましい。
また、酸化物半導体層１３０は、酸素と、Ｉｎと、Ｇａと、を有すると好ましい。この場
合、酸化物半導体層１３０は、ホモロガス構造を有し、且つＩｎの含有量がＧａの含有量
よりも多いと好ましい。Ｉｎの含有量がＧａの含有量よりも多い酸化物半導体層１３０と
することで、トランジスタ１０１の電界効果移動度（単に移動度、またはμＦＥという場
合がある）が高くすることができる。
なお、絶縁層１２０、絶縁層１６０が有する酸素は、加熱処理によって、酸化物半導体層
１３０へ拡散される。例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏ
ｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、絶縁層１２０、絶縁層１６０中の酸
素分子の放出量を測定することができる。
以上のように酸化物半導体層１３０の上下、少なくともどちらか一方に、絶縁層１２０ま
たは絶縁層１６０を設けることによって、絶縁層１２０、絶縁層１６０中の酸素を酸化物
半導体層１３０へ移動させ、酸化物半導体層１３０中に形成される酸素欠損を補填するこ
とが可能となる。したがって、信頼性の高い半導体装置を提供することができる。
＜トランジスタの変形例１＞
また、本発明の一態様のトランジスタは、図２（Ａ）、図２（Ｂ）に示す構成であっても
よい。図２（Ａ）はトランジスタ１０２の上面図であり、図２（Ａ）に示す一点鎖線Ｂ１
−Ｂ２方向の断面が図２（Ｂ）に相当する。また、図２（Ａ）に示す一点鎖線Ｂ３−Ｂ４
方向の断面は、図７（Ｂ）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向
、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部と、ゲート電極
層として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と
同様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が
絶縁層１６０で広く覆われているため、図１に示した構造よりも、ゲート絶縁層端部で生
じる表面伝導の影響が低減される。したがって、導電層１４０および導電層１５０と導電
層１７０との間のリーク電流が小さい特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と、導電層１４０および
導電層１５０とが重なる領域を有するトップゲート構造である。当該領域のチャネル長方
向の長さは、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好まし
い。該領域を有することで、オン電流の高いトランジスタを形成しやすい。
＜トランジスタの変形例２＞
本発明の一態様のトランジスタは、図３（Ａ）、図３（Ｂ）に示す構成であってもよい。
図３（Ａ）はトランジスタ１０３の上面図であり、図３（Ａ）に示す一点鎖線Ｃ１−Ｃ２
方向の断面が図３（Ｂ）に相当する。また、図３（Ａ）に示す一点鎖線Ｃ３−Ｃ４方向の
断面は、図７（Ａ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点
鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０３は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する
導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶縁層
１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設
けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０および導
電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層１５
０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの変形例３＞
本発明の一態様のトランジスタは、図４（Ａ）、図４（Ｂ）に示す構成であってもよい。
図４（Ａ）はトランジスタ１０４の上面図であり、図４（Ａ）に示す一点鎖線Ｄ１−Ｄ２
方向の断面が図４（Ｂ）に相当する。また、図４（Ａ）に示す一点鎖線Ｄ３−Ｄ４方向の
断面は、図７（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点
鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層の端部を覆う
ように接している構成を除き、トランジスタ１０３と同様の構成を有する。
また、図３（Ｂ）及び図４（Ｂ）の構成において、絶縁層１７５に酸素過剰領域を設けて
もよい。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さない構造である。該構造のトランジスタはゲート電極層と
ソース電極層間およびゲート電極層とドレイン電極層間の寄生容量が極めて小さいため、
高速動作用途に適している。
＜トランジスタの変形例４＞
本発明の一態様のトランジスタは、図５（Ａ）、図５（Ｂ）に示す構成であってもよい。
図５（Ａ）はトランジスタ１０５の上面図であり、図５（Ａ）に示す一点鎖線Ｅ１−Ｅ２
方向の断面が図５（Ｂ）に相当する。また、図５（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の
断面は、図７（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点
鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０５は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１
５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０と、
絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電層１
５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する
絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１
４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を
有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶
縁層１９０（平坦化膜）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの変形例５＞
本発明の一態様のトランジスタは、図６（Ａ）、図６（Ｂ）に示す構成であってもよい。
図６（Ａ）はトランジスタ１０６の上面図であり、図６（Ａ）に示す一点鎖線Ｆ１−Ｆ２
方向の断面が図６（Ｂ）に相当する。また、図６（Ａ）に示す一点鎖線Ｆ３−Ｆ４方向の
断面は、図７（Ａ）に相当する。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点
鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０６は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電層１
５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電層１
７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁層１
６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶
縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電層１
５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、必要
に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層１９０（平坦化
膜）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの構成例２＞
本発明の一態様のトランジスタは、図８（Ａ）、図８（Ｂ）、図８（Ｃ）および図９（Ａ
）、図９（Ｂ）、図９（Ｃ）に示すチャネル長方向の断面図、ならびに図１０（Ａ）、図
１０（Ｂ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０と基板１００
との間に導電層１７３を備えていてもよい。当該導電層を第２のゲート電極層（バックゲ
ート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御が可能となる
。なお、図８（Ａ）、図８（Ｂ）、図８（Ｃ）および図９（Ａ）、図９（Ｂ）、図９（Ｃ
）に示す断面図において、導電層１７３の幅を酸化物半導体層１３０よりも短くしてもよ
い。さらに、導電層１７３の幅を導電層１７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図１０（Ｂ）に示すように、導電層１７０と導電層１
７３とを開口部を介して電気的に接続すればよい。
また、図１乃至図９におけるトランジスタ１０１乃至トランジスタ１０６では、酸化物半
導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層構造でもよい。
トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図１１または図
１２に示す酸化物半導体層１３０と入れ替えることができる。
また、図１１（Ａ）、図１１（Ｂ）、図１１（Ｃ）は、二層構造である酸化物半導体層１
３０の上面図および断面図である。図１１（Ａ）は上面図であり、図１１（Ａ）に示す一
点鎖線Ｇ１−Ｇ２方向の断面が図１１（Ｂ）に相当する。また、図１１（Ａ）に示す一点
鎖線Ｇ３−Ｇ４方向の断面が図１１（Ｃ）に相当する。
また、図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）は、三層構造である酸化物半導体層１
３０の上面図および断面図である。図１２（Ａ）は上面図であり、図１２（Ａ）に示す一
点鎖線Ｇ１−Ｇ２方向の断面が図１２（Ｂ）に相当する。また、図１２（Ａ）に示す一点
鎖線Ｇ３−Ｇ４方向の断面が図１２（Ｃ）に相当する。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
＜トランジスタの変形例６＞
本発明の一態様のトランジスタは、図１３（Ａ）、図１３（Ｂ）に示す構成であってもよ
い。図１３（Ａ）はトランジスタ１０７の上面図であり、図１３（Ａ）に示す一点鎖線Ｈ
１−Ｈ２方向の断面が図１３（Ｂ）に相当する。また、図１３（Ａ）に示す一点鎖線Ｈ３
−Ｈ４方向の断面が図１９（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０７は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続
する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５０と
接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶
縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層１３
０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する
絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０（平
坦化膜）などを有していてもよい。
＜トランジスタの変形例７＞
本発明の一態様のトランジスタは、図１４（Ａ）、図１４（Ｂ）に示す構成であってもよ
い。図１４（Ａ）はトランジスタ１０８の上面図であり、図１４（Ａ）に示す一点鎖線Ｉ
１−Ｉ２方向の断面が図１４（Ｂ）に相当する。また、図１４（Ａ）に示す一点鎖線Ｉ３
−Ｉ４方向の断面が図１９（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０８は、酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物
半導体層１３０ｂ）である点、酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、および導電層１４０およ
び導電層１５０と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ
）が介在している点、ゲート電極がゲート絶縁膜よりも小さく形成されている点を除き、
トランジスタ１０２と同様の構成を有する。
＜トランジスタの変形例８＞
本発明の一態様のトランジスタは、図１５（Ａ）、図１５（Ｂ）に示す構成であってもよ
い。図１５（Ａ）はトランジスタ１０９の上面図であり、図１５（Ａ）に示す一点鎖線Ｊ
１−Ｊ２方向の断面が図１５（Ｂ）に相当する。また、図１５（Ａ）に示す一点鎖線Ｊ３
−Ｊ４方向の断面が図１９（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１０９は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸化物
半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６０と
接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導電層
１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４０お
よび導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電
層１５０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
トランジスタ１０９は、酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物
半導体層１３０ｂ）である点、酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０
３と同様の構成を有する。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの変形例９＞
本発明の一態様のトランジスタは、図１６（Ａ）、図１６（Ｂ）に示す構成であってもよ
い。図１６（Ａ）はトランジスタ１１０の上面図であり、図１６（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図１６（Ｂ）に相当する。また、図１６（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図１９（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１０は、酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物
半導体層１３０ｂ）である点、酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０
４と同様の構成を有する。
＜トランジスタの変形例１０＞
本発明の一態様のトランジスタは、図１７（Ａ）、図１７（Ｂ）に示す構成であってもよ
い。図１７（Ａ）はトランジスタ１１１の上面図であり、図１７（Ａ）に示す一点鎖線Ｌ
１−Ｌ２方向の断面が図１７（Ｂ）に相当する。また、図１７（Ａ）に示す一点鎖線Ｌ３
−Ｌ４方向の断面が図１９（Ａ）に相当する。また、一点鎖線Ｌ１−Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３−Ｌ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１１は、基板１００上の絶縁層１２０と、絶縁層１２０と接する酸化物半
導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に接続
する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５１と
接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶
縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化物半
導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７
５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じ
て導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電
層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２
に接する絶縁層１９０（平坦化膜）などを有していてもよい。
トランジスタ１１１は、酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物
半導体層１３０ｂ）である点、酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点、および導電層１４１およ
び導電層１５１と絶縁層１６０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ
）が介在している点を除き、トランジスタ１０５と同様の構成を有する。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの変形例１１＞
本発明の一態様のトランジスタは、図１８（Ａ）、図１８（Ｂ）に示す構成であってもよ
い。図１８（Ａ）はトランジスタ１１２の上面図であり、図１８（Ａ）に示す一点鎖線Ｍ
１−Ｍ２方向の断面が図１８（Ｂ）に相当する。また、図１８（Ａ）に示す一点鎖線Ｍ３
−Ｍ４方向の断面が図１９（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１１２は、酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物
半導体層１３０ｂ）である点、酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０
６と同様の構成を有する。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０に金属材料を用いた場合、金属材料によっては、酸化物半導体層から酸素を引き抜く
性質を有する。そのため、絶縁層１２０および絶縁層１６０が、導電層１４０および１５
０と接しない本構成では、絶縁層１２０および絶縁層１６０中の酸素が、導電層１４０お
よび導電層１５０に奪われにくい構成であるため、絶縁層１２０から酸化物半導体層１３
０中への酸素の供給を容易とすることができる。
＜トランジスタの構成例３＞
本発明の一態様のトランジスタは、図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）および図
２１（Ａ）、図２１（Ｂ）、図２１（Ｃ）に示すチャネル長方向の断面図、ならびに図２
２（Ａ）、図２２（Ｂ）に示すチャネル幅方向の断面図のように、酸化物半導体層１３０
と基板１００との間に導電層１７３を備えていてもよい。該導電層を第２のゲート電極層
（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を
行うことができる。なお、図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）および図２１（Ａ
）、図２１（Ｂ）、図２１（Ｃ）に示す断面図において、導電層１７３の幅を酸化物半導
体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の幅よりも
短くしてもよい。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図２３（Ａ）、図２３（Ｂ）に示す上面図のような構成
とすることができる。なお、図２３（Ａ）、図２３（Ｂ）では、酸化物半導体層１３０、
導電層１４０および導電層１５０のみを図示している。図２３（Ａ）に示すように、導電
層１４０および導電層１５０の幅（ＷＳＤ）は、酸化物半導体層１３０の幅（ＷＯＳ）よ
りも長く形成されていてもよい。また、図２３（Ｂ）に示すように、ＷＳＤはＷＯＳより
も短く形成されていてもよい。ＷＯＳはＷＳＤ以上（ＷＳＤはＷＯＳ以下）とすることで
、ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性
を向上させることができる。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１２）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。なお、酸化物半導体層１３０ｂを厚くすると、オン電流を向上させるこ
とができる。例えば、酸化物半導体層１３０ｂの膜厚を１００ｎｍ乃至２００ｎｍとして
もよい。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与する
ことができる。
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域ま
たはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
また、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体
の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。例えば、本発明の一態様として、酸化物半導体層１３０下の絶縁層１２０や、酸
化物半導体層１３０上の絶縁層１６０が、過剰な酸素を有している場合の例を示したが、
本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発
明の一態様は、他の層において、過剰な酸素を有していてもよい。または、例えば、場合
によっては、または、状況に応じて、本発明の一態様では、酸化物半導体層１３０下の絶
縁層１２０や、酸化物半導体層１３０上の絶縁層１６０が、過剰な酸素を有していなくて
もよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタ１０１乃至トランジスタ１１２の
構成要素について詳細を説明する。
基板１００は、トランジスタが形成されたシリコン基板、および当該シリコン基板上に絶
縁層、配線として機能を有する導電体が形成されたものである。
基板１００の材質などに大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１００として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１００として用いてもよい。なお、基板１００として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１００として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その
上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載する
のに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも
転載できる。
絶縁層１２０は、基板１００に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む領域を有する絶縁膜であることがより好ましい。例えば、膜の表面温度が１００℃以上
７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳにて、
酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜
とする。また、基板１００が他のデバイスが形成された基板である場合、絶縁層１２０は
、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うこ
とが好ましい。なお、平坦化処理を行う際に、絶縁層１２０の上面を除去することで、絶
縁層１２０において、不純物である希ガスが１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ま
しくは７×１０１８ａｔｏｍｓ／ｃｍ３未満としてもよい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
なお、本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層
１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から
順に積んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層および酸化物半導体層１３０ｃに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ｂと酸化物半導体層
１３０ｃとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁層（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも大きい
原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、
好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合す
るため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸
化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも
酸素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜
鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと
共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化
物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ
−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−
Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化
物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ
−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
また、Ｉｎ１−αＭ１＋αＯ３（ＺｎＯ）ｍ（−１≦α≦１、ｍは自然数）で表記される
材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれ
た一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ
は自然数）で表記される材料を用いてもよい。
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、
少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１
３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２
よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半
導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍ
が７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除
いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍ
が７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６
ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下、
さらに好ましくは１５ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの
厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましく
は３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１
３０ａおよび酸化物半導体層１３０ｃより厚い方が好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性（ｉ型）にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャ
リア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未
満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導
体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を
１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは
５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３未満とする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または
、酸化物半導体層のある領域において、５×１０１７ａｔｏｍｓ／ｃｍ３以上２×１０２
０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ
／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、
または、酸化物半導体層のある領域において、５×１０１６ａｔｏｍｓ／ｃｍ３以上５×
１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、よ
り好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため
には、例えば、酸化物半導体層において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ
３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３未満とする領域を有していればよい。また、例えば、酸化物半導体
層において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする
領域を有していればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流
を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるた
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート
絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも
、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる
。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド図
においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１３
０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより、
酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ、
酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではあるが
、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は
点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、５
：１：７、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いるこ
とができる。また、酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝４：２：４．１（原
子数比））などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、酸化物半導
体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃの原子数比はそ
れぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、酸化物
半導体層１３０を用いたトランジスタにおいて、チャネルは酸化物半導体層１３０ｂに形
成される。このような構成で形成されたチャネルを埋め込みチャネルということもできる
。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体層１３０
ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂ
の伝導帯下端のエネルギーとの間に一定以上の差を設けることが必要となる。それぞれの
当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ１０５、トランジ
スタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４
１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜な
どを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、ランタン（Ｌａ
）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
絶縁層１６０は、酸化物半導体層１３０に酸素を供給する役割を担うことができる。した
がって、絶縁層１６０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多
い酸素を含む領域を有する絶縁膜であることがより好ましい。例えば、膜の表面温度が１
００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴ
ＤＳにて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以
上である膜とする。また、絶縁層１６０の上面を除去することで、絶縁層１６０において
、不純物である希ガスが１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは７×１０１８
ａｔｏｍｓ／ｃｍ３未満となるようにしてもかまわない。
絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素、窒素
、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコ
ンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
ところで、結晶構造を有する酸化ハフニウムの被形成面は、欠陥に起因した界面準位を有
する場合がある。該界面準位はトラップセンターとして機能する場合がある。そのため、
酸化ハフニウムがトランジスタのチャネル領域に近接して配置されるとき、該界面準位に
よってトランジスタの電気特性が劣化する場合がある。そこで、該界面準位の影響を低減
するために、トランジスタのチャネル領域と酸化ハフニウムとの間に、別の膜を配置する
ことによって互いに離間させることが好ましい場合がある。この膜は、緩衝機能を有する
。緩衝機能を有する膜は、絶縁層１６０に含まれる膜であってもよいし、酸化物半導体膜
に含まれる膜であってもよい。即ち、緩衝機能を有する膜としては、酸化シリコン、酸化
窒化シリコン、酸化物半導体などを用いることができる。なお、緩衝機能を有する膜には
、たとえば、チャネル領域となる半導体よりもエネルギーギャップの大きい半導体または
絶縁体を用いる。または、緩衝機能を有する膜には、たとえば、チャネル領域となる半導
体よりも電子親和力の小さい半導体または絶縁体を用いる。または、緩衝機能を有する膜
には、たとえば、チャネル領域となる半導体よりもイオン化エネルギーの大きい半導体ま
たは絶縁体を用いる。
一方、上述した結晶構造を有する酸化ハフニウムの被形成面における界面準位（トラップ
センター）に電荷をトラップさせることで、トランジスタのしきい値電圧を制御できる場
合がある。該電荷を安定して存在させるためには、たとえば、チャネル領域と酸化ハフニ
ウムとの間に、酸化ハフニウムよりもエネルギーギャップの大きい半導体または絶縁体を
配置すればよい。または、酸化ハフニウムよりも電子親和力の小さい半導体または絶縁体
を配置すればよい。または、緩衝機能を有する膜には、酸化ハフニウムよりもイオン化エ
ネルギーの大きい半導体または絶縁体を配置すればよい。このような半導体または絶縁体
を用いることで、界面準位にトラップされた電荷の放出が起こりにくくなり、長期間に渡
って電荷を保持することができる。
そのような絶縁体として、例えば、酸化シリコン、酸化窒化シリコンが挙げられる。絶縁
層１６０内の界面準位に電荷を捕獲させるためには、酸化物半導体層１３０からゲート電
極層（導電層１７０）に向かって電子を移動させればよい。具体的な例としては、高い温
度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で
、ゲート電極層（導電層１７０）の電位をソース電極やドレイン電極の電位より高い状態
にて１秒以上、代表的には１分以上維持すればよい。
このように絶縁層１６０などの界面準位に所望の量の電子を捕獲させたトランジスタは、
しきい値電圧がプラス側にシフトする。ゲート電極層（導電層１７０）の電圧や、電圧を
印加する時間を調整することによって、電子を捕獲させる量（しきい値電圧の変動量）を
制御することができる。なお、電荷を捕獲させることができれば、絶縁層１６０内でなく
ても構わない。同様の構造を有する積層膜を、他の絶縁層に用いても構わない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０においては、窒素
酸化物に起因する準位密度が低い領域を有していてもよい。当該窒素酸化物に起因する準
位密度は、酸化物半導体のエネルギーギャップ内に形成され得る場合がある。上記酸化物
絶縁層として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放
出量の少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳにおいて、窒素酸化物
の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×
１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量
は、膜の表面温度が５０℃以上７００℃以下、好ましくは５０℃以上５５０℃以下の加熱
処理による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ−Ｍｎの合金や上記材料とＣｕまたはＣｕ−Ｍｎの合金との積層を用いてもよい
。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを用い
て導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態１に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化シリコン膜または窒化アルミニウム膜などの窒化絶縁膜は、
水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させること
ができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態１に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の放出防止の効果を有する保護膜として用いることに適している。また、
酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
の縮小に直接起因するオン電流の低下は著しい。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては、上面方向からのゲート電界に加えて、側面方向か
らのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が
印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）を小さくすることができる。したがって、ゲート電
圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、
トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させ
ることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の
劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明したトランジスタ１０１、およびトランジスタ１
０７の作製方法を説明する。
＜トランジスタの作製方法１＞
図２４および図２８を用いてトランジスタ１０１の作製方法を説明する。なお、図面の左
側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の断面を示
す。
まず、基板１００上に絶縁層１２０を形成する。基板１００の種類および絶縁層１２０の
材質は実施の形態２の説明を参照することができる。例えば、絶縁層１２０は、加熱処理
を行い、基板表面を酸化させることにより酸化シリコン膜を形成する。また、酸化シリコ
ン膜を形成した後に窒化処理を行うことによって酸化シリコン膜の表面を窒化させてもよ
い。また、絶縁層１２０は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ
）法などを用いて形成することができる（図２４（Ａ）参照）。
次に、絶縁層１２０に酸素を取り込むことにより、酸素過剰領域１２０ａを形成する（図
２４（Ｂ）参照）。なお、酸素過剰領域１２０ａを図中では層状に表記しているが、必ず
しも層状に形成されるとは限らない。絶縁層１２０が酸素過剰領域１２０ａを有すること
によって、絶縁層１２０から酸化物半導体層１３０への酸素の供給を容易にすることがで
きる。
絶縁層１２０に酸素過剰領域１２０ａを設けるには、成膜後の絶縁層１２０に酸素を取り
込むとよい。例えば、酸素を取り込む方法として、スパッタリング法を用いて、絶縁層１
２０上に酸化物１２５を形成することにより、絶縁層１２０に酸素を取り込むことが可能
である。
以下では、図３１（Ａ）、および図３１（Ｂ）を用いてスパッタリング法による酸素イオ
ンなどの挙動を説明する。図３１（Ａ）に示すように、スパッタリング法による成膜時に
おいて、ターゲット２００と基板１００との間には、イオン２０１とスパッタされた粒子
２０２とが存在する。ここで、基板１００とターゲット２００との間の領域において、タ
ーゲット２００近傍の領域を領域２１０、基板１００近傍の領域を領域２１２、領域２１
０と領域２１２との間の領域を領域２１１とする。
図３１（Ｂ）には、基板１００とターゲット２００との間の各領域における電位を示す。
ターゲット２００側は、電源が接続されており、電位Ｅ０が与えられている。また、基板
１００側は、接地電位などの電位Ｅ１が与えられている。ただし、基板１００側が電気的
に浮いていてもよい。また、領域２１１は電位Ｅ２が与えられている。なお、各電位の大
小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオン２０１が、領域２１０内で電位差（Ｅ２−Ｅ０）によって加速され、
ターゲット２００に衝突することにより、ターゲット２００からスパッタされた粒子２０
２がはじき出される。このスパッタされた粒子２０２が成膜表面に付着することにより酸
化物１２５が形成される。ここで、一部のイオン２０１はターゲット２００によって反跳
し、反跳イオンとして酸化物１２５を介して絶縁層１２０に取り込まれる場合がある。
また、プラズマ内のイオン２０１は、領域２１２に発生する電位差（Ｅ２−Ｅ１）によっ
て加速され、成膜表面に衝突する。その結果、イオン２０１の一部のイオンは、形成され
た酸化物１２５の内部、さらには酸化物１２５を通過し、酸化物１２５の下に形成されて
いる絶縁層１２０の内部まで到達する。
イオン２０１が絶縁層１２０に取り込まれることにより、イオン２０１が取り込まれた領
域が絶縁層１２０に形成される。つまり、イオン２０１が酸素を含むイオンであった場合
において、絶縁層１２０に酸素過剰領域１２０ａが形成される。
なお、酸化物１２５および絶縁層１２０の密度が低いほど、絶縁層１２０に取り込まれる
酸素の量が増加する蓋然性は高くなる。例えば、酸化物１２５として密度が３．０ｇ／ｃ
ｍ３の酸化アルミニウム層を用い、絶縁層１２０として密度が２．３ｇ／ｃｍ３の酸化窒
化シリコン層を用いた場合、酸素過剰領域１２０ａは酸化物１２５と絶縁層１２０との界
面からおおよそ１００ｎｍの深さまで形成される。
従って、酸化物１２５の密度を、５．０ｇ／ｃｍ３以下、好ましくは４．０ｇ／ｃｍ３以
下、さらに好ましくは３．２ｇ／ｃｍ３以下とすることで、絶縁層１２０に取り込まれる
酸素の量を増加させることができる。また、絶縁層１２０の密度を、５．０ｇ／ｃｍ３以
下、好ましくは３．２ｇ／ｃｍ３以下、さらに好ましくは２．４ｇ／ｃｍ３以下とするこ
とで、絶縁層１２０に取り込まれる酸素の量を増加させることができる。
また、成膜ガスに希ガス（代表的にはアルゴン）を含む場合、絶縁層１２０に希ガスが取
り込まれる。希ガスのイオンが、絶縁層１２０の内部に到達することで、絶縁層１２０内
に希ガス領域１２０ｂが形成される。このとき、希ガスが取り込まれるとともに、酸化物
１２５および絶縁層１２０がダメージを受ける場合がある。ダメージを受けた領域は、密
度の低下などによりイオンを通過させやすくなる。つまり、成膜ガスに希ガスを含むこと
で、絶縁層１２０において、絶縁層１２０と酸化物１２５との界面からより深い領域まで
酸素イオンを取り込ませることができ、一度の酸化物１２５の成膜によって絶縁層１２０
に取り込まれる酸素の量を増加させることができる。
従って、絶縁層１２０に取り込まれる酸素の量を増加させるためには、成膜ガス全体に占
める希ガスの割合を、１体積％以上、好ましくは３体積％以上、さらに好ましくは１０体
積％以上、より好ましくは２０体積％以上とすればよい。
なお、希ガス領域は、絶縁層１２０と酸化物１２５との界面から少なくとも５ｎｍ以上１
０ｎｍ以下の領域に形成される。また、成膜ガス中の希ガス流量が多い場合では１５ｎｍ
程度までの深さで形成される場合もある。
つまり、絶縁層１２０において、酸化物１２５との界面に近い領域に希ガス領域１２０ｂ
が形成され、希ガス領域１２０ｂよりも界面から遠い領域に酸素過剰領域１２０ａが形成
される。なお、酸素過剰領域１２０ａ及び希ガス領域１２０ｂを図２４（Ｂ）中では層状
に表記しているが、必ずしも層状に形成されるとは限らない。また、図２４（Ｂ）中では
酸素過剰領域と希ガス領域の界面に点線を引いているが、界面も明確であるとは限らない
。
酸化物１２５には、例えば、酸化アルミニウム、酸化窒化アルミニウム、アルミニウムシ
リケート、アルミニウムハフニウム酸化物、アルミニウムチタン酸化物、酸化マグネシウ
ム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル
などの酸化物絶縁膜、窒化酸化シリコン、窒化酸化アルミニウムなどの窒化酸化物絶縁膜
、またはこれらの混合材料を用いることができる。また、絶縁層１２０から酸素の放出を
防ぐためには、酸化物１２５は絶縁層１２０よりも密度が高い物質であることが好ましい
。なお、酸化物１２５の形成には、スパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いる
ことができる。
なお、一度の酸化物形成で取り込まれる酸素量が少ない場合、酸化物１２５を除去した後
、再び酸化物１２６を形成することにより、絶縁層１２０により多量の酸素を取り込むこ
とができる。この場合、酸化物１２５、酸化物１２６は、絶縁層１２０とエッチングレー
ト比が異なる物質を選択しておくと除去しやすい。なお、酸化物の形成及び除去を繰り返
すことで、所望の酸素量になるよう調整することができる（図２４（Ｃ）および図２５（
Ａ）参照）。
絶縁層１２０に効率的に酸素を取り込むためには、形成する酸化物の種類によって、形成
及び除去工程の繰り返し回数と、酸化物の形成膜厚を適宜決めることができる。例えば、
酸化物として酸化アルミニウム膜を用いた場合、４ｎｍ以上２０ｎｍ以下となるように形
成すればよい。
絶縁層１２０に酸素を導入する場合、酸素過剰領域１２０ａよりも、希ガス領域１２０ｂ
がより酸化物半導体層１３０に近接されて形成される。したがって、酸化物、および絶縁
層１２０に形成された希ガス領域１２０ｂを除去するとよい。希ガス領域１２０ｂは５ｎ
ｍ乃至１５ｎｍ程度で形成されるため、絶縁層１２０を表面（酸化物１２６との界面）か
ら１０ｎｍ以上２０ｎｍ未満除去すればよい。なお、酸素過剰領域１２０ａは、絶縁層１
２０の表面（酸化物１２６との界面）から１００ｎｍ程度まで形成されており、酸素過剰
領域１２０ａが残ってさえいれば、２０ｎｍ以上除去してもよい。
酸化物１２６及び希ガス領域１２０ｂはエッチングにより除去できる。また、酸化物１２
６及び希ガス領域１２０ｂを除去する際に、平坦化を兼ねて、化学機械研磨（ＣＭＰ：Ｃ
ｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いれば、絶縁層１
２０の上部に形成される酸化物半導体層１３０や、導電層１４０、導電層１５０等の断線
を防ぐことができるため好ましい（図２５（Ｂ）参照）。なお、図２５（Ｃ）以降の絶縁
層１２０において酸素過剰領域１２０ａは図面が煩雑になるため、図示しないが、実際に
は形成されているものとする。
次に、絶縁層１２０上に酸化物半導体層１３０ａとなる酸化物半導体膜１３０Ａ、酸化物
半導体層１３０ｂとなる酸化物半導体膜１３０Ｂ、および酸化物半導体層１３０ｃとなる
酸化物半導体膜１３０Ｃをスパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する
（図２５（Ｃ）参照）。
なお、酸化物半導体層１３０は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよ
び酸化物半導体層１３０ｃの三層構造である場合を例示している。酸化物半導体層１３０
が二層構造の場合は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの二層とす
ればよい。また、酸化物半導体層１３０が単層構造の場合は、酸化物半導体層１３０ｂの
一層とすればよい。
酸化物半導体層１３０が積層構造である場合、酸化物半導体膜はロードロック室を備えた
マルチチャンバー方式の成膜装置（例えばスパッタリング装置）を用いて各層を大気に触
れさせることなく連続して積層することが好ましい。スパッタリング装置における各チャ
ンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポ
ンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１
０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５
００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップ
を組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないよう
にしておくことが好ましい。また、ターボ分子ポンプとクライオポンプを組み合わせた排
気系を用いてもよい。
また、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体層は、
キャリア密度を低くすることができる。したがって、そのような酸化物半導体層を、高純
度真性または実質的に高純度真性な酸化物半導体層と呼ぶ。高純度真性酸化物半導体を得
るためには、チャンバー内を高真空排気するのみならずスパッタリングガスの高純度化も
必要である。スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０
℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガ
スを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことがで
きる。
酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃには
、実施の形態２で説明した材料を用いることができる。例えば、酸化物半導体膜１３０Ａ
には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［原子
数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ｂ
には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、３：１：２または５：５：６［原子数比］のＩｎ
−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ｃには、Ｉｎ：
Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［原子数比］のＩｎ
−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３０Ａ、および酸化
物半導体膜１３０Ｃには、酸化ガリウムのような酸化物半導体を用いてもよい。なお、酸
化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および第３の酸化物半導体膜１３０Ｃ
の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む
。また、成膜法にスパッタリング法を用いる場合は、上記材料をターゲットとして成膜す
ることができる。
ただし、実施の形態２に詳細を記したように、酸化物半導体膜１３０Ｂには酸化物半導体
膜１３０Ａおよび酸化物半導体膜１３０Ｃよりも電子親和力が大きい材料を用いる。
なお、酸化物半導体膜の成膜には、スパッタリング法を用いることが好ましい。スパッタ
リング法としては、ＲＦスパッタリング法、ＤＣスパッタリング法、ＡＣスパッタリング
法等を用いることができる。
酸化物半導体膜１３０Ｃの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理に
より、絶縁層１２０から酸化物半導体膜１３０Ａ乃至酸化物半導体膜１３０Ｃに酸素が取
り込まれ、かつ、取り込まれた酸素を酸化物半導体膜１３０Ａ乃至酸化物半導体膜１３０
Ｃの全体に拡散させることができる。
第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の
温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で
行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、
脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１
の加熱処理によって、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物
半導体膜１３０Ｃの結晶性を高め、さらに絶縁層１２０、酸化物半導体膜１３０Ａ、酸化
物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃから水素や水などの不純物を除去す
ることができる。なお、第１の加熱処理は、後述する酸化物半導体層１３０ａ、酸化物半
導体層１３０ｂ、および酸化物半導体層１３０ｃを形成するエッチングの後に行ってもよ
い。
次に、酸化物半導体膜１３０Ｃ上に第１の導電層を形成する。第１の導電層は、例えば、
次の方法を用いて形成することができる。
まず、酸化物半導体膜１３０Ｃ上に第１の導電膜を形成する。第１の導電膜としては、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料
の合金から選ばれた材料の単層、または積層を用いることができる。
次に、第１の導電膜上にレジスト膜を形成し、当該レジスト膜に対して電子ビーム露光、
液浸露光、ＥＵＶ露光などの方法を用いて露光し、現像処理を行うことで第１のレジスト
マスクを形成する。なお、第１の導電膜とレジスト膜の間には密着剤として有機塗布膜を
形成することが好ましい。また、ナノインプリントリソグラフィ法を用いて第１のレジス
トマスクを形成してもよい。
次に、第１のレジストマスクを用いて、第１の導電膜を選択的にエッチングし、第１のレ
ジストマスクをアッシングして除去することにより第１の導電層を形成する。
次に、上記第１の導電層をハードマスクとして用い、酸化物半導体膜１３０Ａ、酸化物半
導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃを選択的にエッチングして上記第１の導
電層を取り除き、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導
体層１３０ｃの積層からなる酸化物半導体層１３０を形成する（図２６（Ａ）参照）。な
お、上記第１の導電層を形成せずに、第１のレジストマスクを用いて酸化物半導体層１３
０を形成してもよい。ここで、酸化物半導体層１３０に対して酸素イオンを注入してもよ
い。
次に、酸化物半導体層１３０を覆うように第２の導電膜を形成する。第２の導電膜として
は、実施の形態２で説明した導電層１４０および導電層１５０に用いることのできる材料
で形成すればよい。第２の導電膜の形成には、スパッタリング法、ＣＶＤ法、ＭＢＥ法な
どを用いることができる。
次に、ソース領域およびドレイン領域となる部分の上に第２のレジストマスクを形成する
。そして、第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成
する（図２６（Ｂ）参照）。
次に、酸化物半導体層１３０、導電層１４０および導電層１５０上に絶縁層１６０となる
絶縁膜１６０Ａを形成する。絶縁膜１６０Ａは、実施の形態２で説明した絶縁層１６０に
用いることのできる材料で形成すればよい。絶縁膜１６０Ａの形成には、スパッタリング
法、ＣＶＤ法、ＭＢＥ法などを用いることができる。
次に、絶縁膜１６０Ａに酸素を添加することにより、酸素過剰領域を形成する。絶縁膜１
６０Ａが酸素過剰領域を有することによって、絶縁膜１６０Ａから酸化物半導体層１３０
への酸素の供給を容易にすることができる。
絶縁膜１６０Ａに酸素過剰領域を設けるには、前述した絶縁層１２０と同様に、絶縁膜１
６０Ａ上に酸化物１６５を形成することで、絶縁膜１６０Ａに酸素が取り込まれ、絶縁膜
１６０Ａ内に酸素過剰領域を形成することが可能である（図２６（Ｃ）参照）。また、絶
縁膜１６０Ａに酸素が取り込まれると同時に、成膜雰囲気に含まれる希ガス（代表的には
アルゴン）も取り込まれることにより、絶縁膜１６０Ａ内に希ガス領域が形成される。
また、絶縁膜１６０Ａにおいて、希ガスは酸化物１６５との界面に近く浅い領域に希ガス
領域を形成し、酸素は希ガス領域よりも深い領域に酸素過剰領域を形成する。したがって
、酸素過剰領域は希ガス領域よりも、より酸化物半導体層１３０に近接するように形成さ
れる。そのため、後に形成される酸化物１６６は導電層１７０を形成する前に除去しても
よいが、ゲート絶縁層の一部として残しても問題はない。その場合、酸化物１６６は保護
膜としても機能するため、酸化物半導体層１３０への不純物拡散を防ぐとともに、絶縁膜
１６０Ａの上部からの酸素の放出を防ぐため、絶縁膜１６０Ａ内の酸素を効率よく酸化物
半導体層１３０へと供給することができる（後工程では酸化物１６６は図示しない）。
例えば、酸化物１６５には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化酸化シリコン、窒化酸化アルミニウムなどの窒化酸化物絶縁膜、またはこれらの混
合材料を用いることができる。また、絶縁膜１６０Ａから酸素の放出を防ぐためには、酸
化物１６５は絶縁膜１６０Ａよりも密度が高い物質であることが好ましい。なお、酸化物
１６５の形成には、スパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いることができる。
なお、一度の酸化物形成で導入される酸素量が少ない場合、酸化物１６５を除去した後、
再び酸化物１６６を形成することにより、絶縁膜１６０Ａに、より多量の酸素を導入する
ことができる。この場合、酸化物１６５は、絶縁膜１６０Ａとエッチングレート比が異な
る物質を選択しておくと除去しやすい。また、酸化物の形成及び除去を繰り返すことで、
所望の酸素量が取り込まれるように調整することができる（図２７（Ａ）乃至（Ｃ）参照
）。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第２の加熱処理により、絶縁膜１６０Ａ及び絶縁層１２０から酸化
物半導体層１３０に酸素が取り込まれ、かつ、取り込まれた酸素を酸化物半導体層１３０
の全体に拡散させることができる。なお、第２の加熱処理を行わずに、第３の加熱処理で
上記効果を得てもよい。
次に、絶縁膜１６０Ａ上に導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜
１７２Ａを形成する。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａは、実施の形態
２で説明した導電層１７１および導電層１７２に用いることのできる材料で形成すればよ
い。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａの形成には、スパッタリング法、
ＣＶＤ法、ＭＢＥ法などを用いることができる。
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図２８（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａおよび絶縁膜１６０Ａを選択的にエッチングし、導電層１７１および導電層１７２
からなる導電層１７０、および絶縁層１６０を形成する（図２８（Ｂ）参照）。
次に、酸化物半導体層１３０、導電層１４０、導電層１５０、絶縁層１６０および導電層
１７０上に絶縁層１７５を形成する。絶縁層１７５の材質は、実施の形態２の説明を参照
することができる。トランジスタ１０１の場合は、酸化アルミニウム膜を用いることが好
ましい。絶縁層１７５は、スパッタリング法、ＣＶＤ法、ＭＢＥ法などで形成することが
できる。
次に、絶縁層１７５上に絶縁層１８０を形成する（図２８（Ｃ）参照）。絶縁層１８０の
材質は、実施の形態２の説明を参照することができる。また、絶縁層１８０は、スパッタ
リング法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
また、絶縁層１７５および／または絶縁層１８０にイオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁層１７５および／または絶縁層１
８０から酸化物半導体層１３０への酸素の供給をさらに容易にすることができる。
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第３の加熱処理により、絶縁層１２０、絶縁層１７５、絶縁層１８
０から過剰酸素が放出されやすくなり、酸化物半導体層１３０の酸素欠損を低減すること
ができる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的に
はスパッタリング法やプラズマＣＶＤ法により形成することができるが、他の方法、例え
ば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬ
Ｄ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチ
ャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば
、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原
料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリア
ガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。ま
た、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２
の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し
、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜
が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すこと
で、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰
り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦ
ＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ酸化物膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およ
びジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（
ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。ま
た、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限
定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３
）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２
）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルア
ミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化
剤としてオゾン（Ｏ３）の２種類のガスを用いる。具体的には、テトラキスジメチルアミ
ドハフニウム（ＴＤＭＡＨ、化学式はＨｆ［Ｎ（ＣＨ３）２］４）またはテトラキス（エ
チルメチルアミド）ハフニウム等のハフニウムアミドを含む原料を用いることができる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化さ
せた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミ
ニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチ
ルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，
６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ
４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ酸化
物膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａ
Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを順次繰り返し導入してＺｎＯ層
を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜて
Ｉｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成して
も良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏ
ガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ
３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３
ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを
用いても良い。
＜トランジスタの作製方法２＞
トランジスタ１０７の作製方法について、図２９および図３０を用いて説明する。なお、
上述したトランジスタ１０１の作製方法と重複する工程の詳細な説明は省略する。
基板１００上に絶縁層１２０を形成し、当該絶縁層上に酸化物半導体層１３０ａとなる酸
化物半導体膜１３０Ａ、および酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂを
スパッタリング法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図２９（Ａ）参照）。
次に、第１の導電膜を酸化物半導体膜１３０Ｂ上に形成し、前述した方法と同様に第１の
レジストマスクを用いて導電層を形成する。そして、当該導電層をハードマスクとして酸
化物半導体膜１３０Ａおよび酸化物半導体膜１３０Ｂを選択的にエッチングし、上記導電
層を取り除いて酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層を形
成する（図２９（Ｂ）参照）。なお、ハードマスクを形成せずに、第１のレジストマスク
を用いて当該積層を形成してもよい。ここで、酸化物半導体層１３０に対して酸素イオン
を注入してもよい。
次に、上記積層を覆うように第２の導電膜を形成する。そして、ソース領域およびドレイ
ン領域となる部分の上に第２のレジストマスクを形成し、当該第２のレジストマスクを用
いて第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成する（
図２９（Ｃ）参照）。
次に、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの積層上、ならびに導電層
１４０および導電層１５０上に酸化物半導体層１３０ｃとなる酸化物半導体膜１３０Ｃを
形成する。さらに、酸化物半導体膜１３０Ｃ上にゲート絶縁膜となる絶縁膜１６０Ａ、お
よび導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜１７２Ａを形成する。
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３０（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａ、絶縁膜１６０Ａ、および酸化物半導体膜１３０Ｃを選択的にエッチングし、導電
層１７１および導電層１７２からなる導電層１７０、絶縁層１６０、および酸化物半導体
層１３０ｃを形成する（図３０（Ｂ）参照）。なお、絶縁膜１６０Ａおよび酸化物半導体
膜１３０Ｃを第４のレジストマスクを用いてエッチングすることで、トランジスタ１０７
を作製することができる。
次に、絶縁層１２０、酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層
１３０ｂ、酸化物半導体層１３０ｃ）、導電層１４０、導電層１５０、絶縁層１６０およ
び導電層１７０上に絶縁層１７５および絶縁層１８０を形成する（図３０（Ｃ）参照）。
以上の工程において、トランジスタ１０７を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態４）
＜酸化物半導体層の構造＞
本実施の形態では、酸化物半導体層１３０および酸化物半導体層１３０ａ乃至酸化物半導
体層１３０ｃなどの半導体層に適用可能な、酸化物半導体層の構造について説明する。
酸化物半導体層は、単結晶酸化物半導体層と、それ以外の非単結晶酸化物半導体層とに分
けられる。
非単結晶酸化物半導体層としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層、多結晶酸化物半
導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などがある。
また別の観点では、酸化物半導体層は、非晶質酸化物半導体層と、それ以外の結晶性酸化
物半導体層とに分けられる。結晶性酸化物半導体層としては、単結晶酸化物半導体層、Ｃ
ＡＡＣ−ＯＳ層、多結晶酸化物半導体層、微結晶酸化物半導体層などがある。
＜ＣＡＡＣ−ＯＳ層＞
まずは、ＣＡＡＣ−ＯＳ層について説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−
Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこ
ともできる。
ＣＡＡＣ−ＯＳ層は、ｃ軸配向した複数の結晶部（ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔ
ａｌ）ともいう。）を有する酸化物半導体層の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ層の明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のナノ結晶を確認することができる。一
方、高分解能ＴＥＭ像ではナノ結晶同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳ層は、結晶粒界
に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳ層について説明する。図３２（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳ層の断面の高分解能ＴＥＭ像を示す
。高分解能ＴＥＭ像には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特
にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本
電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこと
ができる。
図３２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３２（Ｂ）に示す。
図３２（Ｂ）より、ナノ結晶において、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳ層を形成する面（被形成面ともいう。）また
は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳ層の被形成面または上面と平行となる。
図３２（Ｂ）に示すように、ＣＡＡＣ−ＯＳ層は特徴的な原子配列を有する。図３２（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図３２（Ｂ）および図３２（Ｃ
）より、ナノ結晶一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ナノ結晶とナノ結晶
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
ここで、Ｃｓ補正高分解能ＴＥＭ像もとに、基板５１２０上のＣＡＡＣ−ＯＳ層のナノ結
晶５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３２（Ｄ）参照。）。図３２（Ｃ）で観察されたナノ結晶とナノ結晶との間で傾
きが生じている箇所は、図３２（Ｄ）に示す領域５１６１に相当する。
また、図３３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳ層の平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図３３（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３３（Ｂ）、図３３（Ｃ）および
図３３（Ｄ）に示す。図３３（Ｂ）、図３３（Ｃ）および図３３（Ｄ）より、ナノ結晶は
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるナノ結晶間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳ層について説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓ層に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３４（Ａ）に示す
ように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧ
ａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ層の結晶がｃ軸
配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる
。
なお、ＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ層中の一部に、ｃ軸配向性を有さない結晶が含まれるこ
とを示している。より好ましいＣＡＡＣ−ＯＳ層は、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による
構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない
。
一方、ＣＡＡＣ−ＯＳ層に対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳ層の場合は、２θを
５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分
析（φスキャン）を行っても、図３４（Ｂ）に示すように明瞭なピークは現れない。これ
に対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し
てφスキャンした場合、図３４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属さ
れるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−Ｏ
Ｓ層は、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳ層について説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層に対し、試料面に平行にプローブ径が３００ｎ
ｍの電子線を入射させると、図３５（Ａ）に示すような回折パターン（制限視野透過電子
回折パターンともいう。）が現れる場合がある。ＩｎＧａＺｎＯ４の結晶の（００９）面
に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳ層に
含まれるナノ結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向い
ていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの
電子線を入射させたときの回折パターンを図３５（Ｂ）に示す。図３５（Ｂ）より、リン
グ状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳ層
に含まれるナノ結晶のａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３５（
Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面
などに起因すると考えられる。また、図３５（Ｂ）における第２リングは（１１０）面な
どに起因すると考えられる。
また、ＣＡＡＣ−ＯＳ層は、欠陥準位密度の低い酸化物半導体層である。酸化物半導体層
の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、
ＣＡＡＣ−ＯＳ層は、不純物濃度の低い酸化物半導体層ということもできる。また、ＣＡ
ＡＣ−ＯＳ層は、酸素欠損の少ない酸化物半導体層ということもできる。
酸化物半導体層に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源と
なる場合がある。また、酸化物半導体層中の酸素欠損は、キャリアトラップとなる場合や
、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子
配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴ
ン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層の原
子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体層は、キャリア密度を低く
することができる。そのような酸化物半導体層を、高純度真性または実質的に高純度真性
な酸化物半導体層と呼ぶ。ＣＡＡＣ−ＯＳ層は、不純物濃度が低く、欠陥準位密度が低い
。即ち、高純度真性または実質的に高純度真性な酸化物半導体層となりやすい。したがっ
て、ＣＡＡＣ−ＯＳ層を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高
純度真性な酸化物半導体層は、キャリアトラップが少ない。酸化物半導体層のキャリアト
ラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のよう
に振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体
層を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳ
層を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。
また、ＣＡＡＣ−ＯＳ層は、欠陥準位密度が低いため、光の照射によって欠陥準位に捕獲
されるキャリアは少なくなる。したがって、ＣＡＡＣ−ＯＳ層を用いたトランジスタは、
可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体層＞
次に、微結晶酸化物半導体層について説明する。
微結晶酸化物半導体層は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体層
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層と呼ぶ。ｎｃ−ＯＳ層は、例えば
、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は
、ＣＡＡＣ−ＯＳ層におけるナノ結晶と同じ起源を有する可能性がある。そのため、以下
ではｎｃ−ＯＳ層の結晶部をナノ結晶と呼ぶ場合がある。
ｎｃ−ＯＳ層は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ層は、異なる
ナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
したがって、ｎｃ−ＯＳ層は、分析方法によっては、非晶質酸化物半導体層と区別が付か
ない場合がある。例えば、ｎｃ−ＯＳ層に対し、ナノ結晶よりも大きい径のＸ線を用いる
ＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結
晶面を示すピークが検出されない。また、ｎｃ−ＯＳ層に対し、ナノ結晶よりも大きいプ
ローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう
。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ層
に対し、ナノ結晶の大きさに近いかナノ結晶より小さいプローブ径の電子線を用いるナノ
ビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ層に対しナノビーム
電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合があ
る。さらに、ｎｃ−ＯＳ層に対しナノビーム電子回折を行うと、リング状の領域内に複数
のスポットが観測される場合がある。
このように、ナノ結晶間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳ層を、Ｒ
ＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半
導体層、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体層と呼ぶこともできる。
ｎｃ−ＯＳ層は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。その
ため、ｎｃ−ＯＳ層は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ層は、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ層は、ＣＡＡＣ−ＯＳ層と比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体層＞
次に、非晶質酸化物半導体層について説明する。
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体層である。石英のような無定形状態を有する酸化物半導体層が一例である。
非晶質酸化物半導体層は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体層に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体層に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体層に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンの
みが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体層を非
晶質酸化物半導体層と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸
化物半導体層を非晶質酸化物半導体層と呼ぶことはできない。よって、結晶部を有するこ
とから、例えば、ＣＡＡＣ−ＯＳ層およびｎｃ−ＯＳ層を、非晶質酸化物半導体層または
完全な非晶質酸化物半導体層と呼ぶことはできない。
＜非晶質ライク酸化物半導体層＞
なお、酸化物半導体層は、ｎｃ−ＯＳ層と非晶質酸化物半導体層との間の構造を有する場
合がある。そのような構造を有する酸化物半導体層を、特に非晶質ライク酸化物半導体（
ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）層と呼ぶ。
ａ−ｌｉｋｅ ＯＳ層は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳ層は、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳ層が、ＣＡＡＣ−ＯＳ層およびｎｃ−ＯＳ層と比べて不安定な構造であることを
示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ層、ｎｃ−ＯＳ層およびＣＡＡＣ−ＯＳ
層を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、結晶部の判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単
位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方
向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は
、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその
値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．
３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格
子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３６より、ａ−ｌｉｋ
ｅ ＯＳ層（試料Ａ）は、電子の累積照射量に応じて結晶部が大きくなっていくことがわ
かる。具体的には、図３６中に（１）で示すように、ＴＥＭによる観察初期においては１
．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０
８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方
、ｎｃ−ＯＳ層（試料Ｂ）およびＣＡＡＣ−ＯＳ層（試料Ｃ）は、電子照射開始時から電
子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見
られないことがわかる。具体的には、図３６中の（２）及び（３）で示すように、電子の
累積照射量によらず、ｎｃ−ＯＳ層およびＣＡＡＣ−ＯＳ層の結晶部の大きさは、それぞ
れ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳ層は、電子照射によって、結晶部の成長が見られる場合
がある。一方、ｎｃ−ＯＳ層、およびＣＡＡＣ−ＯＳ層であれば、電子照射による結晶部
の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳ層は、ｎｃ−ＯＳ
層およびＣＡＡＣ−ＯＳ層と比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳ層は、ｎｃ−ＯＳ層およびＣＡＡＣ−ＯＳ層
と比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳ層の密度は、同じ組成
の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳ層の密度およ
びＣＡＡＣ−ＯＳ層の密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満と
なる。単結晶の密度の７８％未満となる酸化物半導体層は、成膜すること自体が困難であ
る。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体層において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体層にお
いて、ａ−ｌｉｋｅ ＯＳ層の密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる
。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体層に
おいて、ｎｃ−ＯＳ層の密度およびＣＡＡＣ−ＯＳ層の密度は５．９ｇ／ｃｍ３以上６．
３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、所望の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体層は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、ａ−ｌｉｋｅ ＯＳ層、微結
晶酸化物半導体層、ＣＡＡＣ−ＯＳ層のうち、二種以上を有する積層膜であってもよい。
（実施の形態５）
本実施の形態では、本発明の一態様のトランジスタを利用した半導体装置の構成の一例に
ついて図面を参照して説明する。
［断面構造］
図３７（Ａ）に本発明の一態様の半導体装置の断面図を示す。図３７（Ａ）に示す半導体
装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半
導体材料を用いたトランジスタ２１００を有している。トランジスタ２１００には先の実
施の形態で説明したトランジスタを用いることができ、図３７（Ａ）ではトランジスタ２
１００として、先の実施の形態のトランジスタ１０１を適用した例を示している。なお、
一点鎖線より左側がトランジスタのチャネル長方向の断面、右側がチャネル幅方向の断面
である。
なお、トランジスタ２１００にバックゲートを設けた構成であってもよい。
第１の半導体材料と第２の半導体材料は異なるエネルギーギャップを持つ材料とすること
が好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪
シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、
アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第
２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結
晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体
を用いたトランジスタは、オフ電流が低い。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジス
タのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸
化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造な
ど、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図３７（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１、絶縁膜
２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００
とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶
縁膜に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線
や電極が電気的に接続されている。また、トランジスタ２１００を覆う層間絶縁膜２２０
４が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、
トランジスタ２２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダング
リングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、
上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１
００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成
する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合
がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化
物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散
を防止する機能を有する絶縁膜２２０７を設けることは特に効果的である。絶縁膜２２０
７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上すること
に加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の
信頼性も同時に向上させることができる。
絶縁膜２２０７としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジ
スタ２１００上に水素の混入を防止する機能を有するブロック膜を形成してもよい。ブロ
ック膜としては、絶縁膜２２０７と同様の材料を用いることができ、特に酸化アルミニウ
ム膜を適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および
酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。したがって、ト
ランジスタ２１００を覆うブロック膜として酸化アルミニウム膜を用いることで、トラン
ジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物
半導体膜への水および水素の混入を防止することができる。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプの
トランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（ト
ライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、
図３７（Ｄ）に示す。半導体基板２２１１の上に、絶縁膜２２１２が設けられている。半
導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には
、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２
２１１がエッチングされないようにするためのマスクとして機能するものである。なお、
凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太
い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設
けられ、その上には、ゲート電極２２１３が設けられている。なお、本実施の形態では、
ゲート電極２２１３は１層構造であるがこれに限られず、２層以上の積層でもよい。半導
体基板２２１１には、ソース領域およびドレイン領域２２１５が形成されている。なお、
ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半
導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体
領域を形成しても構わない。
［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異
ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の
半導体装置を用いることにより実現できる回路構成の例を説明する。
図３７（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓ回路の構成を示している。
また、図３７（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるアナログスイッチとして機能させることができる。
また、第１の半導体材料をチャネルにもつトランジスタ２２００およびトランジスタ２３
００で、ＣＭＯＳ回路を構成した場合の半導体装置の断面図を図３８に示す。
トランジスタ２３００は、ソース領域またはドレイン領域として機能する不純物領域２３
０１と、ゲート電極２３０３と、ゲート絶縁膜２３０４と、側壁絶縁膜２３０５と、を有
している。また、トランジスタ２３００は、側壁絶縁膜２３０５の下に、ＬＤＤ領域とし
て機能する不純物領域２３０２を設けてもよい。図３８のその他の構成要素については、
図３７（Ａ）の説明を援用すればよい。
トランジスタ２２００と、トランジスタ２３００とは、互いに異なる極性のトランジスタ
であることが好ましい。例えば、トランジスタ２２００がｐチャネル型のトランジスタの
場合、トランジスタ２３００は、ｎチャネル型のトランジスタであることが好ましい。
また、図３７（Ａ）および図３８に示す半導体装置に、例えばフォトダイオードなどの光
電変換素子を設けてもよい。
フォトダイオードは、単結晶半導体や多結晶半導体を用いて形成してもよい。単結晶半導
体や多結晶半導体を用いたフォトダイオードは、光の検出感度が高いため好ましい。
図３９（Ａ）は、基板２００１にフォトダイオード２４００を設けた場合の断面図を示し
ている。フォトダイオード２４００は、アノードおよびカソードの一方としての機能を有
する導電膜２４０１と、アノードおよびカソードの他方としての機能を有する導電膜２４
０２と、導電膜２４０２とプラグ２００４とを電気的に接続させる導電膜２４０３と、を
有する。導電膜２４０１乃至導電膜２４０３は、基板２００１に不純物を注入することで
作製してもよい。
図３９（Ａ）は、基板２００１に対して縦方向に電流が流れるようにフォトダイオード２
４００を設けているが、基板２００１に対して横方向に電流が流れるようにフォトダイオ
ード２４００を設けてもよい。
図３９（Ｂ）は、トランジスタ２１００の上層にフォトダイオード２５００を設けた場合
の半導体装置の断面図である。フォトダイオード２５００は、アノードおよびカソードの
一方としての機能を有する導電膜２５０１と、アノードおよびカソードの他方としての機
能を有する導電膜２５０２と、半導体層２５０３と、を有している。また、フォトダイオ
ード２５００は、プラグ２５０４を介して、トランジスタ２１００と電気的に接続されて
いる。
図３９（Ｂ）において、フォトダイオード２５００をトランジスタ２１００と同じ階層に
設けてもよい。また、フォトダイオード２５００をトランジスタ２２００とトランジスタ
２１００の間の階層に設けてもよい。
図３９（Ａ）および図３９（Ｂ）のその他の構成要素に関する詳細は、図３７（Ａ）およ
び図３８の記載を援用すればよい。
また、フォトダイオード２４００またはフォトダイオード２５００は、放射線を吸収して
電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発
生させることが可能な材料としては、セレン、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、Ｃ
ｄＴｅ、ＣｄＺｎ等がある。
例えば、フォトダイオード２４００またはフォトダイオード２５００にセレンを用いると
、可視光や、紫外光に加えて、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸
収係数を有する光電変換素子を実現できる。
＜記憶装置＞
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図４０
に示す。なお、図４０（Ｂ）は図４０（Ａ）を回路図で表したものである。
図４０（Ａ）及び（Ｂ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３
２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有
している。なお、トランジスタ３３００としては、実施の形態１で説明したトランジスタ
を用いることができる。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
図４０（Ｂ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気
的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接
続されている。また、第３の配線３００３はトランジスタ３３００のソース電極およびド
レイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲ
ート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およ
びトランジスタ３３００のソース電極およびドレイン電極の他方は、容量素子３４００の
第１の端子と電気的に接続され、第５の配線３００５は容量素子３４００の第２の端子と
電気的に接続されている。
図４０（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、およ
び容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定
の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以
下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。
その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にし
て、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート
に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジス
タ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をと
る。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲ
ート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、
トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけの
しきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トラ
ンジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうも
のとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位
Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。
例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線
３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０
（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。この
ため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すこと
ができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかか
わらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより
小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずト
ランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電
位を第５の配線３００５に与えればよい。
図４０（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図４０（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
次に、図４０（Ｃ）に示す半導体装置の情報の読み出しについて説明する。トランジスタ
３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００と
が導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果
、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素
子３４００の第１の端子の電位（または容量素子３４００に蓄積された電荷）によって、
異なる値をとる。
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセルの状態として、容量素子３
４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ
１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（
ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
本実施の形態に示す記憶装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カス
タムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳ
Ｉにも応用可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態１乃至３で説明したトランジスタを用いることができ、実
施の形態５で説明した記憶装置を含むＣＰＵについて説明する。
図４１は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一
例の構成を示すブロック図である。
図４１に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図４１に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図４１に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図４１に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、実施の形態１または実施の形態２に示したトランジスタ、
または、実施の形態５で示した記憶装置を用いることができる。
図４１に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を利用した表示装置の構成例について説
明する。
［構成例］
図４２（Ａ）は、本発明の一態様の半導体装置を利用した表示装置の上面図であり、図４
２（Ｂ）は、本発明の一態様の半導体装置を利用した表示装置の画素に液晶素子を適用す
る場合に用いることができる画素回路を説明するための回路図である。また、図４２（Ｃ
）は、本発明の一態様の半導体装置を利用した表示装置の画素に有機ＥＬ素子を適用する
場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、先の実施の形態に従って形成することができる。また
、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネ
ル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一
基板上に形成する。このように、画素部や駆動回路に先の実施の形態に示すトランジスタ
を用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図４２（Ａ）に示す。表示装置の基板
７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０
３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路
７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第２
の走査線駆動回路７０３から延伸して配置されている。なお、走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
図４２（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線
駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７
００の外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、または歩留まりの向上を図ることができる。なお、第１の走査線駆動
回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４のいずれかが基板７０
０上に実装された構成や基板７００の外部に設けられた構成としてもよい。
〔液晶表示装置〕
また、画素の回路構成の一例を図４２（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４
は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７
１６とトランジスタ７１７は先の実施の形態で説明するトランジスタを適宜用いることが
できる。これにより、信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ７１６には、第１の画素電極が電気的に接続され、トランジスタ７１
７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分
離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特に限定は無
い。例えば、第１の画素電極は、Ｖ字状とすればよい。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または
第２の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン設計では、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備え
る。第１の液晶素子７１８は第１の画素電極と対向電極とその間の液晶層とで構成され、
第２の液晶素子７１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、図４２（Ｂ）に示す画素回路は、これに限定されない。例えば、図４２（Ｂ）に示
す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理
回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図４２（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図４２（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。また、当該画素回路は、デジタル時間階
調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には先の実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２のしきい値電圧Ｖｔｈを加えた値以上の電圧
をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入
力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作
させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高く
する。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図４２（Ｃ）に示す画素構成に限定されない。例えば、図４２
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
図４２で例示した回路に先の実施の形態で例示したトランジスタを適用する場合、低電位
側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気
的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し
、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位な
ど、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子、又は発光装置は、例え
ば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥ
Ｄ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応
じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グ
レーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マ
イクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラ
ーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インタ
ーフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉
方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ
、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの
他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変
化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装
置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型
液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極とし
ての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミ
ニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲ
ＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減す
ることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図
４３を用いて説明を行う。
図４３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板
８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテ
リー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネ
ル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネル機能を付加することも可能で
ある。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式の
タッチパネル機能を付加することも可能である。また、表示パネル８００６に位置入力装
置としての機能が付加された表示モジュールを用いるようにしても良い。なお、位置入力
装置としての機能は、表示パネル８００６にタッチパネル８００４を設けることで付加す
ることができる。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０から発
生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００
９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１であってもよい。なお、商用電源を用いる場合
には、バッテリー８０１１を省略することができる。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置を備えることができるＲＦデバイスの使
用例について図４５を用いながら説明する。ＲＦデバイスの用途は広範にわたるが、例え
ば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図４５（
Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図４５（Ｂ）参照）、包装用容器類（
包装紙やボトル等、図４５（Ｃ）参照）、乗り物類（自転車等、図４５（Ｄ）参照）、身
の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬
剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、ま
たは携帯電話）等の物品、若しくは各物品に取り付ける荷札（図４５（Ｅ）、図４５（Ｆ
）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦデバイス４０００は、表面に貼る、または埋め込むことにより
、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージで
あれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦ
デバイス４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自
体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、ま
たは証書類等に本発明の一態様に係るＲＦデバイス４０００を設けることにより、認証機
能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また
、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等
に本発明の一態様に係るＲＦデバイスを取り付けることにより、検品システム等のシステ
ムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦ
デバイスを取り付けることにより、盗難などに対するセキュリティ性を高めることができ
る。
以上のように、本発明の一態様に係わるＲＦデバイスを本実施の形態に挙げた各用途に用
いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距
離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長
い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いること
ができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
（実施の形態１０）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４４に示
す。
図４４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図４４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図４４（Ｂ）は、携帯電話機であり、筐体９１１、表示部９１６、操作ボタン９１４、外
部接続ポート９１３、スピーカー９１７、マイク９１２などを備えている。図４４（Ｂ）
に示す携帯電話機は、指などで表示部９１６に触れることで、情報を入力することができ
る。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部
９１６に触れることにより行うことができる。また、操作ボタン９１４の操作により、電
源のＯＮ、ＯＦＦ動作や、表示部９１６に表示される画像の種類を切り替えることができ
る。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図４４（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図４４（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図４４（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。
図４４（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
本実施例では、酸化窒化シリコン膜上に酸化アルミニウム膜を成膜した場合における、酸
化窒化シリコン膜中の酸素拡散確認として、二次イオン質量分析法（ＳＩＭＳ； Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）測定を行った。
はじめに、実施例試料１−ａの作製方法について示す。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に熱酸化膜を形成した。熱酸化膜
の形成は、３体積％ＨＣｌを含む酸素雰囲気にて、９５０℃の温度で行い、厚さは１００
ｎｍとした。
次に、熱酸化膜上に、プラズマＣＶＤ法によって３００ｎｍの酸化窒化シリコン膜を形成
した。成膜ガスとして、流量２．３ｓｃｃｍのシランおよび流量８００ｓｃｃｍの一酸化
二窒素を原料ガスとし、反応室の圧力を４０Ｐａとし、基板温度を４００℃、５０Ｗの高
周波（ＲＦ）電力を印加することで成膜した。
次に、加熱処理を行った。加熱処理は真空で、４５０℃で１時間行った。
次に、スパッタリング法を用いて、酸化窒化シリコン膜上に酸化アルミニウム膜を７０ｎ
ｍ成膜した。スパッタリングガスは、酸素流量を２５ｓｃｃｍ、アルゴン流量を２５ｓｃ
ｃｍ（１８Ｏ２＝５０体積％、Ａｒ＝５０体積％）として、スパッタリング装置の処理室
内に供給し、処理室内の圧力を０．４Ｐａに制御して、２．５ｋＷのＲＦ電源を供給して
成膜した。なお、スパッタリングガスに使用する酸素ガスとして、質量数１８の酸素原子
からなる酸素分子（１８Ｏ２）の酸素ガスを用いた。また、酸化アルミニウム膜を成膜す
る際の基板温度は、２５０℃とした。また、酸化アルミニウム膜は、スパッタリングター
ゲットとして、酸化アルミニウム（Ａｌ２Ｏ３）を用いた。
次に、作製した試料について、ＳＩＭＳ測定により、酸化窒化シリコン膜中の酸素拡散の
確認を行った結果を図４６に示す。図４６において、縦軸はｉｎｔｅｎｓｉｔｙ（任意強
度）［ａ．ｕ．］である。なお、任意強度は、１６Ｏ、１８Ｏが天然同位体比率で存在す
る場合に１６Ｏ、１８Ｏの値が重なるようにイオン強度を換算したものである。また、横
軸はｄｅｐｔｈ．（深度）［ｎｍ］である。なお、ＳＩＭＳ測定は、アルバック・ファイ
社製四重極型質量分析装置（ＡＤＥＰＴ１０１０特型）を用いた。
酸化窒化シリコン膜上に酸化アルミニウム膜を形成することにより、酸化窒化シリコン膜
中において、酸化窒化シリコン膜と酸化アルミニウム膜との界面から約１００ｎｍまで、
酸素が拡散していることが確認できた。
本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した場合における、酸化シ
リコン膜中のアルゴン拡散確認として、ＳＩＭＳ測定を行った。
はじめに、実施例試料２−ａ及び２−ｂの作製方法について示す。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に熱酸化膜を形成した。熱酸化膜
の形成は、３体積％ＨＣｌを含む酸素雰囲気にて、９５０℃の温度で行い、厚さは１００
ｎｍとした。
次に、スパッタリング法を用いて、熱酸化膜上に酸化シリコン膜を３００ｎｍ成膜した。
スパッタリングガスは、酸素流量を５０ｓｃｃｍ、アルゴン流量を０ｓｃｃｍ（Ｏ２＝１
００体積％、Ａｒ＝０体積％）として、スパッタリング装置の処理室内に供給し、処理室
内の圧力を０．４Ｐａに制御して、１．５ｋＷのＲＦ電源を供給して成膜した。なお、酸
化シリコン膜を成膜する際の基板温度は、１００℃とした。
次に、表面が平坦になるようにＣＭＰ法で平坦化処理を行った後、スパッタリング法を用
いて、酸化シリコン膜上に酸化アルミニウム膜を７０ｎｍ成膜した。スパッタリング装置
の処理室内にスパッタリングガスを供給し、処理室内の圧力を０．４Ｐａに制御して、２
．５ｋＷのＲＦ電源を供給して成膜した。なお、酸化アルミニウム膜を成膜する際の基板
温度は、２５０℃とした。なお、試料２−ａは、スパッタリングガスとして、酸素流量を
０ｓｃｃｍ、アルゴン流量を５０ｓｃｃｍ（Ｏ２＝０体積％、Ａｒ＝１００体積％）とし
た。試料２−ｂは、スパッタリングガスとして、酸素流量を５０ｓｃｃｍ、アルゴン流量
を０ｓｃｃｍ（Ｏ２＝１００体積％、Ａｒ＝０体積％）とした。
次に、作製した試料について、ＳＩＭＳ測定により、酸化シリコン膜中のアルゴン拡散の
確認を行った結果を図４７に示す。図４７において、縦軸はＣｏｎｃｅｎｔｒａｔｉｏｎ
（濃度）［ａｔｏｍｓ／ｃｍ３］であり、横軸はＤｅｐｔｈ．（深度）［ｎｍ］である。
なお、ＳＩＭＳ測定は、アルバック・ファイ社製四重極型質量分析装置（ＡＤＥＰＴ１０
１０特型）を用いた。
酸化シリコン膜上に酸化アルミニウム膜を形成する際のスパッタリングガスにより、酸化
シリコン膜の表面（界面）から、５ｎｍ乃至１５ｎｍまでアルゴンが拡散していることが
確認できた。
本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した場合における、酸化シ
リコン膜の酸素放出確認として、昇温脱離ガス分光法測定を行った。本実施例では酸化ア
ルミニウム膜を成膜する際の酸素分圧による取り込まれる酸素量の依存性について考察を
行った。
はじめに、実施例試料３−ａ乃至３−ｇの作製方法について示す。
まず、試料３−ａ乃至３−ｇに共通する構成として、シリコンウェハを熱酸化し、シリコ
ンウェハ表面に酸化シリコン膜を形成した。酸化シリコン膜の形成は、３体積％ＨＣｌを
含む酸素雰囲気にて、９５０℃の温度で行い、厚さは１００ｎｍとした。
次に、スパッタリング法を用いて、酸化シリコン膜上に酸化アルミニウム膜を７０ｎｍ成
膜した。スパッタリング装置の処理室内に酸素またはアルゴンを供給し、処理室内の圧力
を０．４Ｐａに制御して、２．５ｋＷのＲＦ電源を供給して成膜した。なお、酸化アルミ
ニウム膜を成膜する際の基板温度は、２５０℃とした。試料３−ａは、スパッタリングガ
スとして、酸素流量を０ｓｃｃｍ、アルゴン流量を５０ｓｃｃｍ（Ｏ２＝０体積％、Ａｒ
＝１００体積％）とした。試料３−ｂは、スパッタリングガスとして、酸素流量を２ｓｃ
ｃｍ、アルゴン流量を４８ｓｃｃｍ（Ｏ２＝４体積％、Ａｒ＝９６体積％）とした。試料
３−ｃは、スパッタリングガスとして、酸素流量を５ｓｃｃｍ、アルゴン流量を４５ｓｃ
ｃｍ（Ｏ２＝１０体積％、Ａｒ＝９０体積％）とした。試料３−ｄは、スパッタリングガ
スとして、酸素流量を１０ｓｃｃｍ、アルゴン流量を４０ｓｃｃｍ（Ｏ２＝２０体積％、
Ａｒ＝８０体積％）とした。試料３−ｅは、スパッタリングガスとして、酸素流量を２５
ｓｃｃｍ、アルゴン流量を２５ｓｃｃｍ（Ｏ２＝５０体積％、Ａｒ＝５０体積％）とした
。試料３−ｆは、スパッタリングガスとして、酸素流量を４０ｓｃｃｍ、アルゴン流量を
１０ｓｃｃｍ（Ｏ２＝８０体積％、Ａｒ＝２０体積％）とした。試料３−ｇは、スパッタ
リングガスとして、酸素流量を５０ｓｃｃｍ、アルゴン流量を０ｓｃｃｍ（Ｏ２＝１００
体積％、Ａｒ＝０体積％）とした。また、酸化アルミニウム膜は、スパッタリングターゲ
ットとして、酸化アルミニウム（Ａｌ２Ｏ３）を用いた。
次に、酸化アルミニウム膜をエッチングにより除去した。エッチング処理には、９５℃の
和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と
、７２．３重量％のリン酸と、を含有する水溶液）を用いた。
次に、作製した各試料について、ＴＤＳ測定により、酸素放出確認を行った結果を図４８
に示す。図４８において、縦軸はｉｎｔｅｎｓｉｔｙ（電流強度）［Ａ］であり、横軸は
Ｓｕｂ．Ｔｅｍｐ．（基板温度）［℃］である。なお、ＴＤＳ測定は、電子科学株式会社
製昇温脱離分析装置（ＥＭＤ−ＷＡ１０００Ｓ／Ｗ）を用いた。
なお、測定チャンバーの排気速度が脱離ガスに起因する測定チャンバーの圧力変化に比べ
て十分に大きいとき、脱離ガス成分の測定チャンバー内での分圧の変化は単位時間あたり
の脱離量に比例する。質量分析計ではイオン量と分圧は比例する為、イオン量と脱離量が
比例することとなり、イオン量を積分した面積強度から全脱離量を計算することができる
。
酸化シリコン膜上に酸化アルミニウム膜を成膜した場合、酸化アルミニウムを成膜する際
の酸素分圧が高くなるほど、酸化シリコン膜に取り込まれる酸素量が増加する傾向である
ことが確認できた。さらに、スパッタリングガスが酸素のみの場合よりも、アルゴンが２
０体積％混合された場合において、酸化シリコン膜に取り込まれる酸素量が増加すること
が確認できた。
本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した場合における、酸化シ
リコン膜の酸素放出確認として、ＴＤＳ測定を行った。本実施例では酸化アルミニウム膜
の膜厚による取り込まれる酸素量の依存性について考察を行った。
はじめに、実施例試料４−ａ乃至４−ｆの作製方法について示す。
まず、試料４−ａ乃至４−ｆに共通する構成として、シリコンウェハを熱酸化し、シリコ
ンウェハ表面に熱酸化膜を形成した。熱酸化膜の形成は、３体積％ＨＣｌを含む酸素雰囲
気にて、９５０℃の温度で行い、厚さは１００ｎｍとした。
次に、スパッタリング法を用いて、酸化シリコン膜上に酸化アルミニウム膜を成膜した。
スパッタリングガスは、酸素流量を２５ｓｃｃｍ、アルゴン流量を２５ｓｃｃｍ（Ｏ２＝
５０体積％、Ａｒ＝５０体積％）として、スパッタリング装置の処理室内に供給し、処理
室内の圧力を０．４Ｐａに制御して、２．５ｋＷのＲＦ電源を供給して成膜した。なお、
酸化アルミニウム膜を成膜する際の基板温度は、２５０℃とした。また、酸化アルミニウ
ム膜は、スパッタリングターゲットとして、酸化アルミニウム（Ａｌ２Ｏ３）を用いた。
試料４−ａは１．４ｎｍ、試料４−ｂは４．０ｎｍ、試料４−ｃは５．４ｎｍ、試料４−
ｄは１１．４ｎｍ、試料４−ｅは２１．８ｎｍ、試料４−ｆは６７．２ｎｍとして、酸化
アルミニウム膜をそれぞれ成膜した。
次に、酸化アルミニウム膜をエッチングにより除去した。エッチング処理には、８５℃の
混酸アルミを用いた。
次に、作製した各試料について、ＴＤＳ測定により、酸素放出確認を行った結果を図４９
に示す。図４９において、縦軸はｉｎｔｅｎｓｉｔｙ（電流強度）［Ａ］であり、横軸は
Ｓｕｂ．Ｔｅｍｐ．（基板温度）［℃］である。なお、ＴＤＳ測定は、電子科学株式会社
製昇温脱離分析装置（ＥＭＤ−ＷＡ１０００Ｓ／Ｗ）を用いた。
酸化アルミニウム膜の膜厚が２１．８ｎｍまでは、膜厚が厚くなると、酸化シリコン膜に
取り込まれる酸素量も増加するが、試料４−ｅ（酸化アルミニウム膜＝２１．８ｎｍ）と
試料４−ｆ（酸化アルミニウム膜＝６７．２ｎｍ）ではさほど差が見られないことが確認
できた。
本実施例では、酸化シリコン膜上に酸化アルミニウム膜を成膜した場合における、酸化シ
リコン膜の酸素放出確認として、ＴＤＳ測定を行った。本実施例では酸化アルミニウム膜
を成膜し除去する工程を繰り返すことによる取り込まれる酸素量の依存性について考察を
行った。
はじめに、実施例試料５−ａ乃至５−ｄの作製方法について示す。
まず、実施例試料５−ａ乃至５−ｄ共通の構成として、シリコンウェハを熱酸化し、シリ
コンウェハ表面に熱酸化膜を形成した。熱酸化膜の形成は、３体積％ＨＣｌを含む酸素雰
囲気にて、９５０℃の温度で行い、厚さは１００ｎｍとした。
次に、試料５−ａのみ酸化アルミニウム膜を形成せず、試料５−ｂ乃至５−ｄには、スパ
ッタリング法を用いて、酸化シリコン膜上に酸化アルミニウム膜を２０ｎｍ成膜した。ス
パッタリングガスは、酸素流量を２５ｓｃｃｍ、アルゴン流量を２５ｓｃｃｍ（Ｏ２＝５
０体積％、Ａｒ＝５０体積％）として、スパッタリング装置の処理室内に供給し、処理室
内の圧力を０．４Ｐａに制御して、２．５ｋＷのＲＦ電源を供給して成膜した。なお、酸
化アルミニウム膜を成膜する際の基板温度は、２５０℃とした。また、酸化アルミニウム
膜は、スパッタリングターゲットとして、酸化アルミニウム（Ａｌ２Ｏ３）を用いた。
次に、試料５−ｂ乃至５−ｄにおいて、ＩＣＰエッチング法により、酸化アルミニウム膜
を除去した。流量８０ｓｃｃｍの三塩化ホウ素（ＢＣｌ３）ガス雰囲気下、電源電力４５
０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａにてエッチングを行った。
上記酸化アルミニウム膜を成膜した後に除去する工程を、試料５−ｂは１回、５−ｃは２
回、５−ｄは４回、それぞれ繰り返すことにより、各試料を作製した。つまり、各試料に
おける酸化アルミニウム膜を成膜し除去する工程の繰り返し回数は、試料５−ａは０回、
試料５−ｂは１回、５−ｃは２回、５−ｄは４回とした。
次に、作製した各試料について、ＴＤＳ測定により、酸素放出確認を行った結果を図５０
に示す。図５０において、縦軸はｉｎｔｅｎｓｉｔｙ（電流強度）［Ａ］であり、横軸は
Ｓｕｂ．Ｔｅｍｐ．（基板温度）［℃］である。なお、ＴＤＳ測定は、電子科学株式会社
製昇温脱離分析装置（ＥＭＤ−ＷＡ１０００Ｓ／Ｗ）を用いた。
酸化アルミニウム膜を作成し除去する工程を繰り返すことにより、酸化シリコン膜に取り
込まれる酸素量も増加することが確認できた。
本実施例では、トランジスタについて作製し、作製したトランジスタの電気特性を評価し
た。
はじめに、実施例試料６−ａの作製方法について示す。
まず、シリコンウェハを熱酸化し、シリコンウェハ表面に１００ｎｍの熱酸化膜を形成し
た。熱酸化の条件は９５０℃で４時間であり、熱酸化の雰囲気は、ＨＣｌが酸素に対して
３体積％の割合で含まれるものとした。
次に、熱酸化膜上に、プラズマＣＶＤ法によって３００ｎｍの酸化窒化シリコン膜を形成
した。成膜ガスとして、流量１ｓｃｃｍのシランおよび流量８００ｓｃｃｍの一酸化二窒
素を原料ガスとし、反応室の圧力を４０Ｐａとし、基板温度を５００℃、１５０Ｗの高周
波（ＲＦ）電力を印加することで成膜した。
次に、スパッタリング法を用いて、酸化窒化シリコン膜上に酸化アルミニウム膜を２０ｎ
ｍ成膜した。スパッタリングガスは、酸素流量を２５ｓｃｃｍ、アルゴン流量を２５ｓｃ
ｃｍ（Ｏ２＝５０体積％、Ａｒ＝５０体積％）として、スパッタリング装置の処理室内に
供給し、処理室内の圧力を０．４Ｐａに制御して、２．５ｋＷのＲＦ電源を供給して成膜
した。なお、酸化アルミニウム膜を成膜する際の基板温度は、２５０℃とした。また、酸
化アルミニウム膜は、スパッタリングターゲットとして、酸化アルミニウム（Ａｌ２Ｏ３
）を用いた。
次に、ＩＣＰエッチング法により、酸化アルミニウム膜を除去した。流量８０ｓｃｃｍの
三塩化ホウ素（ＢＣｌ３）ガス雰囲気下、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧
力１．９Ｐａにてエッチングを行った。
さらに、酸化アルミニウム膜を成膜した後に除去する工程を、４回繰り返した。つまり、
試料６−ａにおいて、酸化アルミニウム膜を成膜した後に除去する工程を５回行った。
次に、酸化窒化シリコン膜上にスパッタリング法によって２０ｎｍの第１の酸化物半導体
膜と２０ｎｍの第２の酸化物半導体膜を積層して成膜した。成膜条件は、第１の酸化物半
導体膜はＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲット（ＩＧＺＯ（１３４）
とも表記する）を用い、アルゴンおよび酸素（アルゴン：酸素＝４０ｓｃｃｍ：５ｓｃｃ
ｍ）混合雰囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、タ
ーゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、第２の酸化物半
導体膜はＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲット（ＩＧＺＯ（１１１）
）を用い、アルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰
囲気下において、圧力０．７Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと
基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。
次に、第１の加熱処理を行った。ここでは４５０℃の窒素雰囲気で１時間加熱処理を行っ
た後、４５０℃の酸素雰囲気で１時間の加熱処理を行った。
次に、第２の酸化物半導体膜上に、タングステンターゲットを用い、成膜ガスとして流量
８０ｓｃｃｍのアルゴン（Ａｒ）雰囲気下において、圧力０．８Ｐａ、基板温度を１３０
℃、ターゲットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）１．０ｋＷ印加する条件
を用いたスパッタリング法により、タングステン膜を１５０ｎｍ成膜した。
次に、タングステン膜上にレジストマスクを形成し、ＩＣＰエッチング法により、流量５
５ｓｃｃｍの四フッ化炭素（ＣＦ４）、および流量５５ｓｃｃｍの酸素（Ｏ２）および流
量４５ｓｃｃｍの塩素（Ｃｌ２）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１
０Ｗ、圧力０．６７Ｐａ、基板温度４０℃において第１のエッチングをしたのち、ＩＣＰ
エッチング法により、流量１００ｓｃｃｍの酸素（Ｏ２）雰囲気下、電源電力２０００Ｗ
、バイアス電力０Ｗ、圧力３．０Ｐａ、基板温度４０℃において第２のエッチングをし、
さらに、ＩＣＰエッチング法により、流量５５ｓｃｃｍの四フッ化炭素（ＣＦ４）、およ
び流量５５ｓｃｃｍの酸素（Ｏ２）および流量４５ｓｃｃｍの塩素（Ｃｌ２）混合雰囲気
下、電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａ、基板温度４０℃に
おいて第３のエッチングをしてタングステン膜を加工し、ソース電極およびドレイン電極
を形成した。
次に、第１の酸化物半導体膜および第２の酸化物半導体膜を、ＩＣＰエッチング法により
、流量８０ｓｃｃｍの三塩化ホウ素（ＢＣｌ３）雰囲気下、電源電力４５０Ｗ、バイアス
電力１００Ｗ、圧力１．２Ｐａ、基板温度７０℃においてエッチングをして島状の第１の
酸化物半導体膜および第２の酸化物半導体膜に加工した。
次に、第２の酸化物半導体膜、ソース電極およびドレイン電極上に第３の酸化物半導体膜
を５ｎｍ成膜した。第３の酸化物半導体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２
［原子数比］のターゲット（ＩＧＺＯ（１３２）とも表記する）を用い、アルゴンおよび
酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．
４Ｐａ、電源電力（ＤＣ）０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ
、基板温度２００℃として成膜した。
次に、第３の酸化物半導体膜上に流量１ｓｃｃｍのシラン（ＳｉＨ４）および流量８００
ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を原料ガスとし、反応室の圧力を２００Ｐａ、基板温
度を３５０℃、６０ＭＨｚの高周波電源を用いて１５０Ｗの高周波（ＲＦ）電力を平行平
板電極に供給したプラズマＣＶＤ法により、ゲート絶縁膜となる酸化窒化シリコン膜を２
０ｎｍ成膜した。
次に、酸化窒化シリコン膜上に、窒化タンタルターゲットを用い、成膜ガスとして流量５
０ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量１０ｓｃｃｍの窒素（Ｎ２）ガスを用いて
、圧力を０．６Ｐａ、基板温度を室温、ターゲットと基板の間の距離を５０ｍｍ、電源電
力（ＤＣ）１ｋＷ印加する条件を用いたスパッタリング法により、窒化タンタル膜を３０
ｎｍ成膜し、その上に、タングステンターゲットを用い、成膜ガスとして流量１００ｓｃ
ｃｍのアルゴン（Ａｒ）ガスを用いて、圧力を２．０Ｐａ、基板温度を２３０℃、ターゲ
ットと基板の間の距離を６０ｍｍ、電源電力（ＤＣ）４．０ｋＷ印加する条件を用いたス
パッタリング法により、タングステン膜を１３５ｎｍ成膜した。
次に、窒化タンタル膜およびタングステン膜をＩＣＰエッチング法により、流量５５ｓｃ
ｃｍの四フッ化炭素（ＣＦ４）ガス、流量４５ｓｃｃｍの塩素（Ｃｌ２）ガスおよび流量
５５ｓｃｃｍの酸素（Ｏ２）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１０Ｗ
、圧力０．６７Ｐａにて第１のエッチングを行い、さらにＩＣＰエッチング法により、流
量１００ｓｃｃｍの塩素（Ｃｌ２）雰囲気下、電源電力１０００Ｗ、バイアス電力５０Ｗ
、圧力０．６７Ｐａにて第２のエッチングを行い、ゲート電極を形成した。
次に、ゲート電極上及びゲート絶縁膜上にレジストマスクを形成し、ゲート絶縁膜および
第３の酸化物半導体膜をＩＣＰエッチング法により、流量８０ｓｃｃｍの三塩化ホウ素（
ＢＣｌ３）雰囲気下、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．２Ｐａ、基板
温度７０℃においてエッチングをして島状のゲート絶縁膜および第３の酸化物半導体膜に
加工した。
次に、ゲート電極、ソース電極およびドレイン電極上に、酸化アルミニウムターゲットを
用い、成膜ガスとして流量２５ｓｃｃｍのアルゴン（Ａｒ）ガスおよび流量２５ｓｃｃｍ
の酸素（Ｏ２）ガスを用いて、圧力を０．４Ｐａ、基板温度を２５０℃、ターゲットと基
板の間の距離を６０ｍｍ、ＲＦ電力を２．５ｋＷ印加する条件を用いたスパッタリング法
により、酸化アルミニウム膜を１４０ｎｍ成膜した。
次に、酸化窒化シリコン膜を研磨処理後、第２の加熱処理を行った。加熱処理は酸素雰囲
気下で、４００℃で１時間行った。
次に、酸化アルミニウム膜上に流量５ｓｃｃｍのシラン（ＳｉＨ４）および流量１０００
ｓｃｃｍの一酸化二窒素（Ｎ２Ｏ）を原料ガスとし、反応室の圧力を１３３Ｐａ、基板温
度を３２５℃、１３．５６ＭＨｚの高周波電源を用いて３５Ｗの高周波電力を平行平板電
極に供給したプラズマＣＶＤ法により、酸化窒化シリコン膜を３００ｎｍ成膜した。
以上の工程を経て、トランジスタを作製した。なお、トランジスタのサイズは３種類用意
した。６−ａ１として、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが０．８μｍのトラ
ンジスタ、６−ａ２として、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが１０μｍのト
ランジスタ、６−ａ３として、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが５０μｍの
トランジスタである。
また、酸化アルミニウム膜の成膜及び除去する工程を行わずに、酸化窒化シリコン膜を研
磨処理、加熱処理を順に行った後、酸化窒化シリコン膜へイオン注入法を用いて酸素イオ
ン（１６Ｏ＋）を注入した試料６−ｂを作製した。なお、加熱処理は真空で、４５０℃で
１時間行った。酸素イオンの注入条件は、加速電圧を６０ｋＶ、ドーズ量を２．０×１０
１６ｉｏｎｓ／ｃｍ２、チルト角を７°、ツイスト角を７２°とした。
なお、試料６−ｂにおいてもトランジスタのサイズは３種類用意した。６−ｂ１として、
チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが０．８μｍのトランジスタ、６−ｂ２とし
て、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが１０μｍのトランジスタ、６−ｂ３と
して、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが５０μｍのトランジスタである。
作製したトランジスタにおいて、ドレイン電圧（Ｖｄ：［Ｖ］）を０．１Ｖまたは１．８
Ｖとし、ゲート電圧（Ｖｇ：［Ｖ］）を−３Ｖから３Ｖまで０．１Ｖステップで掃引した
際の、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。また、Ｖｄ＝０．１Ｖのときの電
界効果移動度（μＦＥ：ｃｍ２／Ｖｓ）の測定を行った。各測定結果を図５１乃至図５３
に示す。
図５１は、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが０．８μｍのトランジスタの測
定結果、図５２は、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが１０μｍのトランジス
タの測定結果、図５３は、チャネル長Ｌが０．８２μｍ、チャネル幅Ｗが５０μｍのトラ
ンジスタの測定結果を示し、図５１（Ａ）、図５２（Ａ）および図５３（Ａ）は試料６−
ａ１乃至試料６−ａ３のトランジスタの測定結果を示し、図５１（Ｂ）、図５２（Ｂ）お
よび図５３（Ｂ）はイオン注入法を用いて酸素を注入した試料６−ｂ１乃至試料６−ｂ３
の測定結果を示す。
図５１乃至図５３より、イオン注入法を用いて酸化窒化シリコン膜に酸素を添加する方法
と、酸化アルミニウム膜を成膜及び除去する工程を繰り返すことによって酸素を取り込む
方法とは、トランジスタの性能にいずれも良好なトランジスタ特性であることが確認でき
た。
１００ 基板
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１２０ 絶縁層
１２０ａ 酸素過剰領域
１２０ｂ 希ガス領域
１２５ 酸化物
１２６ 酸化物
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０Ａ 酸化物半導体膜
１３０ｂ 酸化物半導体層
１３０Ｂ 酸化物半導体膜
１３０ｃ 酸化物半導体層
１３０Ｃ 酸化物半導体膜
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１５６ レジストマスク
１６０ 絶縁層
１６０ａ 酸素過剰領域
１６０Ａ 絶縁膜
１６０ｂ 希ガス領域
１６５ 酸化物
１６６ 酸化物
１７０ 導電層
１７１ 導電層
１７１Ａ 導電膜
１７２ 導電層
１７２Ａ 導電膜
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２００ ターゲット
２０１ イオン
２０２ 粒子
２１０ 領域
２１１ 領域
２１２ 領域
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ マイク
９１３ 外部接続ポート
９１４ 操作ボタン
９１６ 表示部
９１７ スピーカー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１０１０ ＡＤＥＰＴ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２００１ 基板
２００４ プラグ
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁膜
２２０２ 配線
２２０３ プラグ
２２０４ 層間絶縁膜
２２０７ 絶縁膜
２２１１ 半導体基板
２２１２ 絶縁膜
２２１３ ゲート電極
２２１４ ゲート絶縁膜
２２１５ ドレイン領域
２３００ トランジスタ
２３０１ 不純物領域
２３０２ 不純物領域
２３０３ ゲート電極
２３０４ ゲート絶縁膜
２３０５ 側壁絶縁膜
２４００ フォトダイオード
２４０１ 導電膜
２４０２ 導電膜
２４０３ 導電膜
２５００ フォトダイオード
２５０１ 導電膜
２５０２ 導電膜
２５０３ 半導体層
２５０４ プラグ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦデバイス
５１００ ナノ結晶
５１２０ 基板
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (4)

  1. 基板上に第１のゲート電極層を形成し、
    前記第１のゲート電極層上に第１の酸化物絶縁層を形成し、
    前記第１の酸化物絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層上に第２の酸化物絶縁層を形成し、
    前記第２の酸化物絶縁層の形成後、加熱処理を行い、
    前記加熱処理後、前記第２の酸化物絶縁層上に第２のゲート電極層を形成し、
    前記酸化物半導体層は、Ｉｎ、Ｚｎ、及びＭ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）のうち少なくとも一つを有し、
    前記第２の酸化物絶縁層は、アルミニウムを有する半導体装置の作製方法。
  2. 基板上に第１のゲート電極層を形成し、
    前記第１のゲート電極層上に第１の酸化物絶縁層を形成し、
    前記第１の酸化物絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層上に第２の酸化物絶縁層を形成し、
    前記第２の酸化物絶縁層の形成後、加熱処理を行い、
    前記加熱処理後、前記第２の酸化物絶縁層上に第２のゲート電極層を形成し、
    前記第２のゲート電極上に窒化物絶縁層を形成し、
    前記窒化物絶縁層上に、前記酸化物半導体層と電気的に接続するソース電極層およびドレイン電極層を形成し、
    前記酸化物半導体層は、Ｉｎ、Ｚｎ、及びＭ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）のうち少なくとも一つを有し、
    前記第２の酸化物絶縁層は、アルミニウムを有する半導体装置の作製方法。
  3. 請求項１または２において、
    前記加熱処理は、３００℃以上５００℃以下の温度で行われる半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記酸化物半導体層は、結晶を有する半導体装置の作製方法。
JP2019162102A 2014-08-22 2019-09-05 半導体装置の作製方法 Withdrawn JP2019220714A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014169430 2014-08-22
JP2014169430 2014-08-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015161874A Division JP6585421B2 (ja) 2014-08-22 2015-08-19 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2019220714A true JP2019220714A (ja) 2019-12-26

Family

ID=55348880

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015161874A Expired - Fee Related JP6585421B2 (ja) 2014-08-22 2015-08-19 半導体装置の作製方法
JP2019162102A Withdrawn JP2019220714A (ja) 2014-08-22 2019-09-05 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015161874A Expired - Fee Related JP6585421B2 (ja) 2014-08-22 2015-08-19 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US10032888B2 (ja)
JP (2) JP6585421B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
KR20180124874A (ko) 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN109196656B (zh) 2016-06-03 2022-04-19 株式会社半导体能源研究所 金属氧化物及场效应晶体管
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP2018148145A (ja) * 2017-03-08 2018-09-20 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
WO2018167601A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110534417B (zh) * 2019-07-26 2021-12-21 中国科学院微电子研究所 硅基半导体与化合物半导体异构集成方法及异构集成器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012248868A (ja) * 2009-11-28 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013021317A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013138189A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2013168646A (ja) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9293599B2 (en) 2013-05-20 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248868A (ja) * 2009-11-28 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013021317A (ja) * 2011-06-17 2013-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013138189A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP2013168646A (ja) * 2012-01-20 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US10553704B2 (en) 2020-02-04
US20160056043A1 (en) 2016-02-25
US20180342601A1 (en) 2018-11-29
US11133402B2 (en) 2021-09-28
US20200243669A1 (en) 2020-07-30
JP2016046530A (ja) 2016-04-04
US10032888B2 (en) 2018-07-24
JP6585421B2 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
JP6664527B2 (ja) 半導体装置
JP6715984B2 (ja) 半導体装置の作製方法及び半導体装置
JP6585421B2 (ja) 半導体装置の作製方法
JP6630497B2 (ja) 半導体装置
JP6402017B2 (ja) 半導体装置
JP6517030B2 (ja) 半導体装置
JP6717628B2 (ja) 半導体装置
JP2022095834A (ja) 半導体装置、電子機器
JP6556446B2 (ja) トランジスタ
JP6608648B2 (ja) 半導体装置及びその作製方法
JP6514512B2 (ja) 半導体装置
JP2022003709A (ja) 半導体装置
TW201709346A (zh) 半導體裝置、其製造方法以及電子裝置
JP2016189460A (ja) 半導体装置およびその作製方法
JP6970249B2 (ja) 半導体装置の作製方法
JP6440457B2 (ja) 半導体装置
JP6457235B2 (ja) 半導体装置
JP2016213457A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP6527416B2 (ja) 半導体装置の作製方法
JP2016219761A (ja) 構造体の作製方法、および半導体装置の作製方法
JP2016201518A (ja) 導電体および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220608