CN107452630B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107452630B
CN107452630B CN201710265723.8A CN201710265723A CN107452630B CN 107452630 B CN107452630 B CN 107452630B CN 201710265723 A CN201710265723 A CN 201710265723A CN 107452630 B CN107452630 B CN 107452630B
Authority
CN
China
Prior art keywords
film
metal oxide
oxide semiconductor
oxide film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710265723.8A
Other languages
English (en)
Other versions
CN107452630A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107452630A publication Critical patent/CN107452630A/zh
Application granted granted Critical
Publication of CN107452630B publication Critical patent/CN107452630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明的目的之一是提供包括氧化物半导体的半导体装置，其具有稳定的电特性和改进的可靠性。在包括氧化物半导体膜的晶体管中，通过分别使用含有第13族元素及氧的材料形成与氧化物半导体膜接触的绝缘膜，能够保持与氧化物半导体膜的界面的良好状态。再者，通过该绝缘膜分别包括氧比例多于化学计量组成中氧比例的区域，向氧化物半导体膜供应氧，从而能够降低氧化物半导体膜中的氧缺陷。此外，通过与氧化物半导体膜接触的绝缘膜分别采用叠层结构，使得在氧化物半导体膜之上以及之下设置分别含有铝的膜，能够防止水侵入到氧化物半导体膜中。

Description

半导体装置
技术领域
所公开的发明涉及一种半导体装置及其制造方法。
在本说明书中，半导体装置一般是指通过利用半导体特性而工作的装置，因此，电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
利用形成在具有绝缘表面的衬底之上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于如集成电路（IC）、图像显示装置（显示装置）等的电子装置。作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知。但是，作为其他材料，氧化物半导体受到注目。
例如，已经公开了如下晶体管，作为该晶体管的活性层使用电子载流子浓度低于1018/cm3的含有铟（In）、镓（Ga）以及锌（Zn）的非晶氧化物（参照专利文献1）。
[参考文献]
[专利文献]
[专利文献1] 日本专利申请公开2006-165528号公报。
发明内容
但是，如果在氧化物半导体中发生因氧不足等而产生的离化学计量组成的偏离、诸如装置制造过程中形成电子供体的氢或水等因素混入氧化物半导体或者类似的，则氧化物半导体的导电率有可能变化。对于使用氧化物半导体的晶体管等半导体装置，这种现象成为电特性变动的原因。
鉴于上述问题，所公开的发明的一个方式的目的之一是对使用氧化物半导体的半导体装置赋予稳定的电特性和提高的可靠性。
在所公开的发明的一个实施方式中，通过使用各含有第13族元素及氧的材料形成与氧化物半导体膜接触的绝缘膜，可以保持与氧化物半导体膜的界面的良好状态。再者，通过这些绝缘膜各包括其氧比例多于化学计量组成的区域，给氧化物半导体膜供应氧，从而可以降低氧化物半导体膜中的氧缺陷。此外，通过作为与氧化物半导体膜接触的绝缘膜采用叠层结构，使得在氧化物半导体膜的之上和之下设置分别含有铝的膜，可以防止水侵入到氧化物半导体膜中。更具体地说，例如，可以采用如下结构。
本发明的一个实施方式是一种半导体装置，包括：栅电极；覆盖栅电极并包括第一金属氧化物膜及第二金属氧化物膜的叠层结构的栅极绝缘膜；与第二金属氧化物膜接触并设置在与栅电极重叠的区域中的氧化物半导体膜；与氧化物半导体膜电连接的源电极及漏电极；与氧化物半导体膜接触的第三金属氧化物膜；以及与第三氧化物膜接触的第四金属氧化物膜。第一至第四金属氧化物膜分别含有第13族元素及氧。
此外，在上述半导体装置中，也可以在第四金属氧化物膜之上的与氧化物半导体膜重叠的区域中具有导电层。
此外，本发明的另一个实施方式是一种半导体装置，包括：第一金属氧化物膜；在第一金属氧化物膜上并与之接触的第二金属氧化物膜；与第二金属氧化物膜接触的氧化物半导体膜；与氧化物半导体膜电连接的源电极及漏电极；包括与氧化物半导体膜接触的第三金属氧化物膜和在第三金属氧化物膜上并与之接触的第四金属氧化物膜的叠层结构的栅极绝缘膜；以及设置在栅极绝缘膜之上并在与氧化物半导体膜重叠的区域中的栅电极。第一至第四金属氧化物膜分别含有第13族元素及氧。
另外，在上述半导体装置中的任一个中，优选第二金属氧化物膜和第三金属氧化物膜以彼此至少部分接触的方式设置。
另外，在上述半导体装置中的任一个中，优选第一至第四金属氧化物膜分别包括其氧比例多于化学计量组成的区域。
另外，在上述半导体装置中的任一个中，优选第一金属氧化物膜及第四金属氧化物膜分别含有氧化铝和氧化铝镓之一。
在上述半导体装置中的任一个中，优选第二金属氧化物膜及第三金属氧化物膜分别含有氧化镓和氧化镓铝之一。
注意，在本说明书中，诸如“第一”、“第二”等序数词是为了方便起见而使用的，并不表示工序顺序或叠层顺序。此外，在本说明书中，这些序数词不表示规定本发明的特定名称。
根据本发明的一个实施方式，提供具有稳定的电特性的晶体管。
再者，根据本发明的一个实施方式，能够提供具有电特性优良且可靠性高的晶体管的半导体装置。
附图说明
图1A至1C是示出半导体装置的一个实施方式的平面图及截面图；
图2A至2C是示出半导体装置的一个实施方式的平面图及截面图；
图3A至3C是示出半导体装置的一个实施方式的平面图及截面图；
图4A至4F是分别示出半导体装置的一个实施方式的截面图；
图5A至5E是示出半导体装置的制造过程的一个例子的图；
图6A至6E是示出半导体装置的制造过程的一个例子的图；
图7A至7C是分别说明半导体装置的一个实施方式的图；
图8是说明半导体装置的一个实施方式的图；
图9是说明半导体装置的一个实施方式的图；
图10是说明半导体装置的一个实施方式的图；
图11A至11F是分别示出电子设备的图；
图12A和12B是示出半导体装置的一个实施方式的平面图及截面图；
图13A和13B是示出半导体装置的一个实施方式的平面图及截面图；
图14A和14B是示出半导体装置的一个实施方式的平面图及截面图；
图15A和15B是示出半导体装置的一个实施方式的平面图及截面图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细的说明。注意，本发明不局限于下述说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其模式和细节可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。
[实施方式1]
在本实施方式中，参照图1A至1C、图2A至2C、图3A至3C、图4A至4F、图5A至5E以及6A至6E对半导体装置及半导体装置的制造方法的一个实施方式进行说明。
<半导体装置的结构例子>
作为根据所公开的发明的一个方式的半导体装置的例子，图1A至1C示出晶体管310的平面图及截面图。在图1A至1C中，作为根据所公开的发明的一个实施方式的晶体管，示出底栅型晶体管。此处，图1A是平面图，并且图1B和1C是分别沿图1A中的线条A-B和线条C-D的截面图。注意，在图1A中，为了简化起见，省略晶体管310的构成要素的一部分（例如，第三金属氧化物膜407和第四金属氧化物膜409等）。
图1A至1C所示的晶体管310在具有绝缘表面的衬底400之上包括：栅电极401；包括第一金属氧化物膜402和第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；以及第四金属氧化物膜409。
在图1A至1C所示的晶体管310中，第三金属氧化物膜407以覆盖源电极405a及漏电极405b且与第二金属氧化物膜404及氧化物半导体膜403接触的方式设置。另外，在图1A至1C所示的晶体管310中，第三金属氧化物膜407与第二金属氧化物膜404在氧化物半导体膜403不存在的区域中彼此接触。换言之，氧化物半导体膜403被第二金属氧化物膜404和第三金属氧化物膜407围绕。
这里，优选氧化物半导体膜403是通过被充分地去除氢或水等的杂质，或者通过被供应足够的氧来被高纯度化的氧化物半导体膜。具体地说，例如，氧化物半导体膜403中的氢浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下。注意，上述氧化物半导体膜403中的氢浓度通过二次离子质谱分析法（SIMS：Secondary Ion Mass Spectroscopy）来测量。在氢浓度被充分降低而被高纯度化，并被供应足够的氧来降低起因于氧缺乏的能隙中的缺陷等级的氧化物半导体膜403中，载流子浓度为低于1×1012/cm3，优选为低于1×1011/cm3，更优选为低于1.45×1010/cm3。通过使用如上所述的那样来形成的i型氧化物半导体，可以得到电特性良好的晶体管。
至于分别与氧化物半导体膜403接触的第二金属氧化物膜404及第三金属氧化物膜407，优选使用含有氧的绝缘膜，更优选使用包括其氧比例多于化学计量组成的区域（这种区域也称为氧过剩区域）的膜。通过分别与氧化物半导体膜403接触的第二金属氧化物膜404及第三金属氧化物膜407具有氧过剩区域，可以防止氧从氧化物半导体膜403移动到第二金属氧化物膜404或第三金属氧化物膜407。另外，也可以从第二金属氧化物膜404或第三金属氧化物膜407将氧供应到氧化物半导体膜403中。因此，可以使被夹在第二金属氧化物膜404和第三金属氧化物膜407之间的氧化物半导体膜403成为含有足够的氧的膜。
用于氧化物半导体膜403的许多氧化物半导体材料含有第13族元素。因此，通过使用含有第13族元素及氧的材料形成分别与氧化物半导体膜403接触的第二金属氧化物膜404或第三金属氧化物膜407，可以保持与氧化物半导体膜的界面的良好状态。这是因为含有第13族元素及氧的材料和氧化物半导体材料的匹配性良好。
例如，当形成含有镓的氧化物半导体膜时，通过将含有氧化镓的材料用于第二金属氧化物膜404或第三金属氧化物膜407，可以保持氧化物半导体膜与接触于该氧化物半导体膜的金属氧化物膜之间良好的界面特性。通过彼此接触地设置氧化物半导体膜和含有氧化镓的金属氧化物膜，可以降低氧化物半导体膜与金属氧化物膜的界面处的氢堆积（pileup）（氢聚集）。注意，当使用与氧化半导体的成分元素相同的族的元素时，可以得到类似的效果。也就是说，使用含有氧化铝等的材料形成第二金属氧化物膜404或第三金属氧化物膜407也有效。注意，氧化铝具有不容易透过水的特性。所以从防止水侵入到氧化物半导体膜中的角度来看，也优选使用含有氧化铝的材料。
此外，第二金属氧化物膜404或者第三金属氧化物膜407也可以含有两种以上的第13族元素。例如，也可以将上述含有镓和铝的氧化镓铝（或者氧化铝镓）等的材料用于第二金属氧化物膜404或第三金属氧化物膜407。在该情况下，因为可以得到起因于含有镓的效果和起因于含有铝的效果的双方，所以是优选的。例如，通过彼此接触地设置氧化半导体膜和含有镓及铝的金属氧化物膜，可以防止水侵入到氧化物半导体膜中，并且可以充分降低氧化半导体膜与金属氧化物膜之间的界面处的氢（包括氢离子）堆积。
此处，氧化铝镓是指镓含量（at. %）多于铝含量（at. %）的物质，而氧化镓铝是指铝含量（at. %）多于镓含量（at. %）的物质。
另外，因为铝的电负性比镓的电负性小，所以在一些情况下，铝与镓相比更容易吸附氢。因此，为了抑制与氧化物半导体膜的界面处的氢堆积，作为与氧化物半导体膜接触的金属氧化物膜，优选使用镓含量多的氧化镓膜或氧化镓铝膜。
此外，当采用在氧化物半导体膜403不存在的区域中第二金属氧化物膜404与第三金属氧化物膜407彼此接触的结构时，通过使用相同材料形成第二金属氧化物膜404及第三金属氧化物膜407，可以提高第二金属氧化物膜404与第三金属氧化物膜407的密接性，所以是优选的。此外，更优选使第二金属氧化物膜404的构成元素的比率与第三金属氧化物膜407的构成元素的比率相等。替换地，当使用氧化镓膜或氧化镓铝膜来形成第二或第三金属氧化物膜时，氧化镓或氧化镓铝的优选组成由
Figure DEST_PATH_IMAGE001
表示。
在晶体管310中，第一金属氧化物膜402为堆叠在第二金属氧化物膜404之上且用作栅极绝缘膜的膜。此外，在晶体管310中，第四金属氧化物膜409为堆叠在第三金属氧化物膜407之下且用作保护膜的膜。通过使用含有第13族元素及氧的材料形成第一金属氧化物膜402及第四金属氧化物膜409，可以分别保持与第二金属氧化物膜404的界面以及与第三金属氧化物膜407的界面的良好状态。注意，如上所述，因为氧化铝具有不容易透过水的特性，所以为了防止水侵入到氧化半导体膜中，也优选作为设置在晶体管310之下或之上的第一或第四金属氧化物膜使用铝含量多的氧化铝镓膜。
另外，第一金属氧化物膜402及第四金属氧化物膜409优选分别包括其氧比例多于化学计量组成的区域。可以将氧供应到与氧化物半导体膜403接触的金属氧化物膜或氧化物半导体膜403中，从而降低氧化物半导体膜403中的氧缺陷或氧化物半导体膜403与接触其的金属氧化物膜的界面处的氧缺陷。例如，在作为第一或第四金属氧化物膜使用氧化铝镓膜的情况下，氧化铝镓的优选组成由
Figure DEST_PATH_IMAGE002
Figure DEST_PATH_IMAGE003
表示。
在使用没有缺陷（氧缺陷）的氧化物半导体膜的情况下，优选第一至第四金属氧化物膜等分别含有比例与化学计量组成一致的氧。但是，为了获得晶体管的可靠性（诸如抑制阈值电压的偏移）等，优选在金属氧化物膜中含有大量的氧，而使氧的比例能够多于化学计量组成，否则氧化物半导体膜中有可能发生氧缺乏。
在晶体管310之上还可以设置有绝缘物。另外，为了使与氧化物半导体膜403电连接的源电极405a及漏电极405b能够电连接到布线，也可以在第一至第四金属氧化物膜等中形成有开口。注意，期望氧化物半导体膜403被加工为岛状，但是也可以不被加工为岛状。
图2A至2C是示出结构与晶体管310不同的晶体管320的截面图和平面图。在图2A至2C中，作为根据所公开的发明的一个实施方式的晶体管，示出顶栅型晶体管。此处，图2A是平面图，并且图2B和2C是沿图2A中的线条E-F和线条G-H的截面图。注意，在图2A中，为了简化起见，省略晶体管320的构成要素的一部分（例如，第三金属氧化物膜407及第四金属氧化物膜409等）。
图2A至2C示出的晶体管320在具有绝缘表面的衬底400之上包括：第一金属氧化物膜402；第二金属氧化物膜404；氧化物半导体膜403；源电极405a；漏电极405b；包括第三金属氧化物膜407及第四金属氧化物膜409的栅极绝缘膜；以及栅电极414。
在图2A至2C所示的晶体管320中，第三金属氧化物膜407以覆盖源电极405a及漏电极405b且与第二金属氧化物膜404及氧化物半导体膜403的一部分接触的方式设置。与图1A至1C所示的晶体管310相同，在图2A至2C所示的晶体管320中，第三金属氧化物膜407与第二金属氧化物膜404在氧化物半导体膜403不存在的区域中彼此接触。换言之，氧化物半导体膜403被第二金属氧化物膜404和第三金属氧化物膜407围绕。其他构成要素与图1A至1C的晶体管310的构成要素相同。因此，至于详细内容，可以参照关于图1A至1C的记载。
另外，图3A至3C是示出结构与晶体管310和晶体管320不同的晶体管330的截面图和平面图。此处，图3A是平面图，而图3B和3C是分别沿图3A中的线条I-J和线条K-L的截面图。注意，在图3A中，为了简化起见，省略晶体管330的构成要素的一部分（例如，第三金属氧化物膜407及第四金属氧化物膜409等）。
图3A至3C所示的晶体管330在具有绝缘表面的衬底400之上包括：栅电极401；包括第一金属氧化物膜402和第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；第四金属氧化物膜409；以及设置在与氧化物半导体膜403重叠的区域中的导电层410。
在图3A至3C所示的晶体管330中，第三金属氧化物膜407以覆盖源电极405a及漏电极405b且与第二金属氧化物膜404及氧化物半导体膜403接触的方式设置。与图1A至1C所示的晶体管310相同，在图3A至3C所示的晶体管330中，第三金属氧化物膜407与第二金属氧化物膜404在氧化物半导体膜403不存在的区域中彼此接触。换言之，氧化物半导体膜403被第二金属氧化物膜404和第三金属氧化物膜407围绕。
在晶体管330中，导电层410可以用作第二栅电极。在该情况下，第三金属氧化物膜407及第四金属氧化物膜409用作栅极绝缘膜。其他构成要素与图1A至1C所示的晶体管310的构成要素相同；因此，至于详细内容，可以参照关于图1A至1C的记载。
图4A至4F示出结构与上述晶体管不同的晶体管的截面图。注意，图4A至4F的结构可以与图1A至1C，图2A至2C以及图3A至3C的任一结构适当地组合。
图4A所示的晶体管340在具有绝缘表面的衬底400之上包括：栅电极401；包括第一金属氧化物膜402和第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；以及第四金属氧化物膜409，这是晶体管340与晶体管310的共同之处。晶体管340与晶体管310的不同之处在于氧化物半导体膜403与源电极405a及漏电极405b连接的位置。就是说，在晶体管340中，氧化物半导体膜403的下部与源电极405a及漏电极405b接触。其他构成要素与图1A至1C所示的晶体管310的构成要素相同，因此，至于详细内容，可以参照关于图1A至1C的记载。
图4B所示的晶体管350在具有绝缘表面的衬底400之上包括：第一金属氧化物膜402；第二金属氧化物膜404；氧化物半导体膜403；源电极405a；漏电极405b；包括第三金属氧化物膜407和第四金属氧化物膜409的栅极绝缘膜；以及栅电极414，这是晶体管350与晶体管320的共同之处。晶体管350和晶体管320的不同之处在于氧化物半导体膜403与源电极405a及漏电极405b连接的位置。就是说，在晶体管350中，氧化物半导体膜403的下部与源电极405a及漏电极405b接触。其他构成要素与图2A至2C所示的晶体管320的构成要素相同，因此，至于详细内容，可以参照关于图2A至2C的记载。
图4C所示的晶体管360在具有绝缘表面的衬底400之上包括：栅电极401；包括第一金属氧化物膜402和第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；第四金属氧化物膜409；以及设置在与氧化物半导体膜403重叠的区域中的导电层410，这是晶体管360与晶体管330的共同之处。晶体管360和晶体管330的不同之处在于氧化物半导体膜403与源电极405a及漏电极405b连接的位置。就是说，在晶体管360中，氧化物半导体膜403的下部与源电极405a及漏电极405b接触。其他构成要素与图3A至3C所示的晶体管330的构成要素相同，因此，至于详细内容，可以参照关于图3A至3C的记载。
图4D所示的晶体管370在具有绝缘表面的衬底400之上包括：栅电极401；包括第一金属氧化物膜402和第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；以及第四金属氧化物膜409，这是晶体管370与晶体管310的共同之处。晶体管370和晶体管310的不同之处在于：在晶体管370中，在氧化物半导体膜403不存在的区域中，第三金属氧化物膜407与第二金属氧化物膜404彼此接触，并且第一金属氧化物膜402和第四金属氧化物膜409彼此接触。在晶体管370中，氧化物半导体膜403不仅被第二金属氧化物膜404和第三金属氧化物膜407围绕，而且还被第一金属氧化物膜402与第四金属氧化物膜409围绕，所以可以进一步防止氢或水分等的杂质混入到氧化物半导体膜403中。注意，图4D所示的晶体管370的结构例如可以通过在形成第三金属氧化物膜407之后对该第三金属氧化物膜407及第二金属氧化物膜404进行图案化来形成。此外，作为第一金属氧化物膜402和第二金属氧化物膜404，优选使用可以用来得到有选择地蚀刻的材料。其他构成要素与图1A至1C所示的晶体管310的构成要素相同，因此，至于详细内容，可以参照关于图1A至1C的记载。
注意，不需要将氧化物半导体膜403之上设置的金属氧化物膜数量限制于2。类似地，不需要将氧化物半导体膜403之下设置的金属氧化物膜数量限制于2。例如，图4E所示的晶体管380是代替晶体管310中的第三金属氧化物膜407及第四金属氧化物膜409的叠层结构而采用金属氧化物膜413的单层结构的例子。图4F所示的晶体管390是代替晶体管310中的第一金属氧化物膜402及第二金属氧化物膜404的叠层结构而采用金属氧化物膜411的单层结构的例子。金属氧化物膜413或金属氧化物膜411可以使用含有第13族元素及氧的材料形成，例如可以使用含有氧化镓、氧化铝、氧化铝镓、氧化镓铝中的一种或多种的材料等。优选金属氧化物膜413或金属氧化物膜411与上述第一至第四金属氧化物膜同样具有氧过剩区域。其他构成要素与图1A至1C所示的晶体管310的构成要素相同，因此，至于详细内容，可以参照关于图1A至1C的记载。
<晶体管的制造过程的例子>
以下，参照图5A至6E对根据本实施方式的晶体管的制造过程的例子进行说明。
<晶体管330的制造过程>
参照图5A至5E对图3A至3C所示的晶体管330的制造过程的一个例子进行说明。注意，图1A至图1C所示的晶体管310具有从晶体管330中省略导电层410的结构，因此除了设置导电层410之外，可以用与晶体管330的制造过程类似的方式制造晶体管310。
首先，在具有绝缘表面的衬底400之上形成导电膜之后，通过第一光刻工序形成栅电极401。注意，可以使用喷墨法形成抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要光掩模，所以可以降低制造成本。
虽然对可以用作具有绝缘表面的衬底400的衬底没有具体的限制，但是该衬底需要至少具有能够承受后面的热处理程度的耐热性。例如，可以使用诸如玻璃衬底、陶瓷衬底、石英衬底或蓝宝石衬底等的衬底。只要衬底400具有绝缘表面，就可以应用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，并且也可以在该衬底之上设置有半导体元件。作为衬底400，也可以使用柔性衬底。
也可以将用作基底膜的绝缘膜设置在衬底400与栅电极401之间。基底膜具有防止杂质元素从衬底400扩散的功能，并且基底膜可以使用选自氮化硅膜、氧化硅膜、氮化氧化硅膜和氧氮化硅膜中的一种或多种膜的单层结构或叠层结构形成。
此外，栅电极401可以使用诸如钼、钛、钽、钨、铝、铜、钕和钪等的金属材料中的任一种或者以这些金属材料的任一种为主要成分的合金材料的单层结构或叠层结构形成。
接着，在栅电极401之上形成第一金属氧化物膜402。第一金属氧化物膜402可以使用含有第13族元素和氧的材料形成，例如，可以使用含有氧化镓、氧化铝、氧化铝镓和氧化镓铝中的一种或多种的材料等。注意，为了能够保持与之后形成的第二金属氧化物膜404的界面的良好状态，并能够防止水侵入到氧化物半导体膜中，优选作为第一金属氧化物膜402使用氧化铝镓膜。
除了第13族元素以外，还可以使第一金属氧化物膜402中含有氢以外的杂质元素，如钇等第3族元素、铪等第4族元素、氮、硅等第14族元素等。例如，通过使第一金属氧化物膜402含有大约超过0at.%且20at.%以下的上述杂质元素，可以根据该元素的添加量控制第一金属氧化物膜402的能隙。
优选通过使用不使氢或水等的杂质混入第一金属氧化物膜402的方法来形成第一金属氧化物膜402。如果第一金属氧化物膜402中含有诸如氢或水等杂质，则诸如氢或水等杂质可能侵入以后形成的氧化物半导体膜中，或者，可抽出氧化物半导体膜中的氧。因而，降低了氧化物半导体膜的电阻（该氧化物半导体膜成为n型氧化物半导体膜）并且有可能形成寄生沟道。例如，优选使用溅射法形成第一金属氧化物膜402。优选作为当形成膜时使用的溅射气体，使用去除了诸如氢或水等杂质的高纯度气体。
作为溅射法，可以使用利用直流电源的DC溅射法、以脉冲方式施加直流偏压的脉冲DC溅射法或AC溅射法等。
注意，在形成氧化铝镓膜或氧化镓铝膜作为第一金属氧化物膜402时，作为用于溅射法的靶材，也可以使用添加有铝颗粒的氧化镓靶材。通过使用添加有铝颗粒的氧化镓靶材，可以提高靶材的导电性，从而可以容易进行溅射时的放电。通过使用这种靶材，可以形成适合批量生产的金属氧化物膜。
接着，优选进行给第一金属氧化物膜402供应氧的处理。作为供应氧的处理，有氧气氛下的热处理、氧掺杂处理等。或者，也可以通过照射由电场加速的氧离子来添加氧。注意，在本说明书等中“氧掺杂处理”是指将氧添加到块（bulk）中的处理，该术语“块”用来明确显示不仅对薄膜表面添加氧而且还对薄膜内部添加氧。另外，“氧掺杂”包括将等离子体化的氧添加到块中的“氧等离子体掺杂”。
通过对第一金属氧化物膜402进行氧掺杂处理等供应氧的处理，在第一金属氧化物膜402中形成其氧比例多于化学计量组成的区域。通过具备这种区域，可以将氧供应到以后形成的第二金属氧化物膜或氧化物半导体膜中，从而能够抑制氧化物半导体膜中的氧缺陷或氧化物半导体膜与第二金属氧化物膜之间的界面处的氧缺陷。
替换地，当使用溅射法沉积第一金属氧化物膜402时，通过引入氧气体或包含惰性气体（例如氩等的稀有气体或氮）与氧的混合气体，可以在第一金属氧化物膜402中形成氧过剩区域。注意，可以在使用溅射法沉积之后进行热处理。
例如，当作为第一金属氧化物膜402使用氧化铝镓膜时，通过进行氧掺杂处理等的供应氧的处理，可以使氧化铝镓的组成为
Figure DEST_PATH_IMAGE004
。
接着，在第一金属氧化物膜402之上形成第二金属氧化物膜404（图5A）。由此,形成包括第一金属氧化物膜402及第二金属氧化物膜404的栅极绝缘膜（第一栅极绝缘膜）。第二金属氧化物膜404可以使用含有第13族元素和氧的材料形成，例如，可以使用含有氧化镓、氧化铝、氧化铝镓以及氧化镓铝中的任一种或多种的材料等。另外，如上述那样，为了保持与以后形成的氧化物半导体膜的界面的良好状态，且抑制与氧化半导体膜的界面处的氢堆积，优选作为第二金属氧化物膜404使用氧化镓铝膜。
与第一金属氧化物膜402相同，可以不仅使第二金属氧化物膜404含有第13族元素，而且还使第二金属氧化物膜404含有氢以外的杂质元素，如钇等第3族元素、铪等第4族元素、硅等第14族元素、氮等。
优选使用不使氢或水等的杂质混入的方法形成第二金属氧化物膜404。例如可以使用溅射法。这些细节与第一金属氧化物膜402的细节类似，因此，可以参照第一金属氧化物膜402的形成方法。
接着，优选进行对第二金属氧化物膜404供应氧的处理。作为供应氧的处理，有氧气氛下的热处理、氧掺杂处理等。或者，也可以通过照射由电场加速的氧离子来添加氧。
或者，当使用溅射法沉积第二金属氧化物膜404时，可以通过引入氧气体或包含惰性气体（例如氩等的稀有气体或氮）与氧的混合气体来对第二金属氧化物膜404供应氧。例如，在如下条件下沉积氧化镓膜：衬底与靶材之间的距离为60mm；压力为0.4Pa；RF电源为1kW；沉积温度为室温；氩的流率为25sccm；并且氧气体的流率为25sccm。另外，沉积温度不局限于室温，例如也可以为400℃。另外，也可以不引入氩气体，而将氧气体的流率设定为50sccm。此外，也可以在使用溅射法沉积之后进行热处理（例如，在超干燥空气中，在450℃以上且650℃以下的温度下一小时）。通过上述沉积方法，可以形成其氧比例多于化学计量组成的氧化镓膜，从而，可以使氧化镓的组成为
Figure DEST_PATH_IMAGE005
。
通过对第二金属氧化物膜404进行氧掺杂处理等的供应氧的处理（以下，也称为氧供应处理），在第二金属氧化物膜404中形成其氧比例多于化学计量组成的区域。通过具备这种区域，可以将氧供应到以后形成的氧化物半导体膜中，从而降低氧化物半导体膜中的氧缺陷或氧化物半导体膜与第二金属氧化物膜之间的界面处的氧缺陷。注意，也可以将对第二金属氧化物膜404进行的氧供应处理用作如上所述的对第一金属氧化物膜402的氧供应处理。
当作为第二金属氧化物膜404使用氧化镓膜或氧化镓铝膜时，优选进行氧掺杂处理等的氧供应处理，因而可以使氧化镓或氧化镓铝的组成为
Figure DEST_PATH_IMAGE006
。
接着，通过溅射法在第二金属氧化物膜404之上形成厚度为3nm以上且30nm以下的氧化物半导体膜403。当氧化物半导体膜403的厚度过厚时（例如，厚度为50nm以上时），晶体管有可能成为常开启型，所以优选采用上述厚度。注意，优选以不接触大气的方式连续地形成第一金属氧化物膜402、第二金属氧化物膜404以及氧化物半导体膜403。
用于氧化物半导体膜403的氧化物半导体的示例包括四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；三元金属氧化物的In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体和Sn-Al-Zn-O类氧化物半导体；二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、In-Ga-O类氧化物半导体；In-O类氧化物半导体、Sn-O类氧化物半导体以及Zn-O类氧化物半导体等。此外，也可以使上述氧化物半导体含有SiO2。注意，这里，例如In-Ga-Zn-O类氧化物半导体是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物半导体膜，并且，对其组成比没有特别的限制。此外，In-Ga-Zn-O类氧化物半导体可以含有In、Ga和Zn以外的元素。
作为氧化物半导体膜403，可以使用由化学式InMO3（ZnO）m（m>0）表示的材料所形成的薄膜。这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等。
当作为氧化物半导体膜403使用In-Zn-O类材料时，靶材的组成比是原子数比为In:Zn=50:1至1:2（换算为摩尔数比则为In2O3：ZnO=25:1至1:4），优选原子数比为In:Zn=20:1至1:1（换算为摩尔数比则为In2O3:ZnO=10:1至1:2），更优选原子数比为In:Zn=15:1至1.5:1（换算为摩尔数比则为In2O3:ZnO=15:2至3:4）。例如，在用于In-Zn-O类氧化物半导体形成的靶材中，原子数比为In:Zn:O=X:Y:Z，并且满足Z>1.5X+Y的关系。
在本实施方式中，使用In-Ga-Zn-O类靶材通过溅射法来形成氧化物半导体膜403。此外，氧化物半导体膜403可以在稀有气体（典型为氩）气氛下、氧气氛下或者稀有气体和氧的混合气氛下利用溅射法来形成。
作为用来利用溅射法形成作为氧化物半导体膜403的In-Ga-Zn-O膜的靶材，例如可以使用其组成比为In2O3:Ga2O3:ZnO=1:1:1[摩尔数比]的靶材。另外，该靶材的材料及组成不局限于上文所述的。例如，也可以使用In2O3:Ga2O3:ZnO=1:1:2[摩尔数比]的靶材。
另外，靶材的填充率为90%以上且100%以下，优选为95%以上且99.9%以下。通过使用填充率高的靶材，所形成的氧化物半导体膜403具有高密度。
作为用于形成氧化物半导体膜403的溅射气体，优选使用去除了杂质（诸如氢、水、羟基或氢化物等）的高纯度气体。
为了形成氧化物半导体膜403，在被保持为减压状态的沉积室内保持衬底400，且将衬底温度设定为100℃以上且600℃以下的温度，优选设定为200℃以上且400℃以下的温度。通过在加热衬底400的同时进行成膜，可以降低氧化物半导体膜403中含有的杂质浓度。另外，可以减轻由溅射导致的损伤。因而，在去除了残留水分的沉积室中，引入充分去除了诸如氢或水等杂质的溅射气体，以便使用该靶材来在衬底400之上形成氧化物半导体膜403。为了去除残留在沉积室内的水分，优选使用吸附型真空泵，例如，低温泵、离子泵、钛升华泵。另外，作为排空单元，也可以使用提供有冷阱的涡轮泵。在利用低温泵进行了排空的沉积室中，例如氢原子、诸如水（H2O）等的包含氢原子的化合物（更优选地还有包含碳原子的化合物）等被排出，由此可以降低该沉积室中形成的氧化物半导体膜403中的杂质浓度。
作为沉积条件的一个例子，衬底与靶材之间的距离为100mm；压力为0.6Pa；直流（DC）电源为0.5kW并且气氛是氧气氛（氧流率比率为100%）。注意，优选使用脉冲直流电源，在这种情况下，可以减少沉积时产生的粉状物质（也称为颗粒或尘屑），并且膜厚度可以变得均匀。
然后，优选对氧化物半导体膜403进行热处理（第一热处理）。通过该第一热处理，可以去除氧化物半导体膜403中过量的氢（包括水及羟基）。再者，通过该第一热处理，也可以去除第一金属氧化物膜402和第二金属氧化物膜404中过剩的氢（包括水和羟基）。将执行第一热处理的温度设定为250℃以上且700℃以下，优选设定为450℃以上且600℃以下或低于衬底的应变点。
可以通过如下方式来进行热处理：例如，将被处理物引入使用电阻发热单元等的电炉中，并在氮气氛下以450℃加热一小时。在该热处理期间，不使氧化物半导体膜403接触大气，以避免水以及氢的混入。
热处理装置不限于电炉，还可以使用利用诸如被加热气体等介质的热传导或热辐射来加热被处理物的装置。例如，可以使用诸如GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（RapidThermal Anneal：快速热退火）装置。LRTA装置是通过利用从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光（电磁波）的辐射来加热被处理物的装置。GRTA装置是使用高温气体进行热处理的装置。作为该气体，使用氩等的稀有气体或氮等的即使进行热处理也不与被处理物产生反应的惰性气体。
例如，作为第一热处理，可以进行GRTA过程，如下所述。将被处理物放入已被加热的惰性气体气氛中，进行数分钟的加热，然后从该惰性气体气氛中取出被处理物。通过使用GRTA过程，可以进行短时间的高温热处理。另外，即使温度超过被处理物的温度上限，也可以应用该GRTA过程。注意，在该过程期间，可以将惰性气体转换为含有氧的气体。这是因为如下缘故：通过在含有氧的气氛中进行第一热处理，可以降低由于氧缺乏而引起的能隙中的缺陷等级。
注意，作为惰性气体气氛，优选采用以氮或稀有气体（例如氦、氖或氩）为主要成分且不含有水或氢等的气氛。例如，将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
因为上述热处理（第一热处理）具有去除氢以及水等的作用，所以也可以将该热处理称为脱水化处理或脱氢化处理等。例如，也可以在将氧化物半导体膜403加工为岛状之后进行该脱水化处理或脱氢化处理。这种脱水化处理或脱氢化处理可进行一次或者进行多次。
因为与氧化物半导体膜403接触的栅极绝缘膜（第一金属氧化物膜402和第二金属氧化物膜404的叠层）已经历了氧掺杂处理，所以具有氧过剩区域。因此，可以抑制氧从氧化物半导体膜403移动到栅极绝缘膜。另外，通过以与被供应氧的栅极绝缘膜接触的方式形成氧化物半导体膜403，可以从栅极绝缘膜将氧供应到氧化物半导体膜403。另外，当形成具有氧过剩区域的氧化镓铝膜作为与氧化物半导体膜403接触的第二金属氧化物膜404时，可以保持与氧化物半导体膜403的界面的良好状态，并且可以降低该界面处的氧堆积。再者，当形成具有氧过剩区域的氧化铝镓膜作为第一金属氧化物膜402时，可以防止水侵入到氧化物半导体膜403中。
通过在栅极绝缘膜与氧化物半导体膜403接触的状态下进行热处理，进一步促进从具有氧过剩区域的栅极绝缘膜向氧化物半导体膜403的氧供应。此外，优选被添加到栅极绝缘膜并被供应到氧化物半导体膜403的氧的至少一部分在氧化物半导体中具有悬空键。这是因为如下缘故：通过悬空键可以与残留在氧化物半导体膜中的氢键合而使氢固定不动（使氢成为不可移动的离子）。
接着，优选通过第二光刻工序将氧化物半导体膜403加工为岛状的氧化物半导体膜403（图5B）。可以通过喷墨法形成用来形成岛状的氧化物半导体膜403的抗蚀剂掩模。因为当使用喷墨法形成抗蚀剂掩模时不需要光掩模，所以可以降低制造成本。作为氧化物半导体膜403的蚀刻，可以采用干蚀刻和湿蚀刻之一或两者。
接着，在第二金属氧化物膜404及氧化物半导体膜403之上形成用来形成源电极及漏电极（包括使用与源电极及漏电极相同的层形成的布线）的导电膜。作为用于源电极及漏电极的导电膜，例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo或W中的元素的金属膜或以上述元素中的一些为成分的金属氮化物膜（例如氮化钛膜、氮化钼膜或氮化钨膜）等。可以在Al或Cu等的金属膜的下侧和上侧之一或两者上层叠诸如Ti、Mo或W等高熔点金属膜或这些元素的金属氮化物膜（氮化钛膜、氮化钼膜以及氮化钨膜）。另外，也可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2，简称为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或者含有氧化硅的这些金属氧化物材料中的任一种。
利用第三光刻工序在导电膜之上形成抗蚀剂掩模，并进行选择性的蚀刻，以便形成源电极405a及漏电极405b。然后去除抗蚀剂掩模（图5C）。可以使用紫外线、KrF激光或ArF激光来进行第三光刻工序中形成抗蚀剂掩模时的曝光。要在以后完成的晶体管的沟道长度L取决于在氧化物半导体膜403之上相邻的源电极405a的下边缘与漏电极405b的下边缘之间的距离。在沟道长度L短于25nm的情况下进行曝光时，优选可例如使用波长极短，即几nm至几十nm的超紫外线（Extreme Ultraviolet）进行第三光刻工序中形成抗蚀剂掩模时的曝光。利用超紫外线曝光时，分辨率高且聚焦深度大。因此，可以减小以后所形成的晶体管的沟道长度L，从而可以增大电路的工作速度。
为了缩减用于光刻工序的光掩模数及工序数，可以使用作为通过其透过光以具有多种强度的曝光掩模的多级灰度掩模（multi-tone mask）进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模具有多种厚度并且通过进行蚀刻可以进一步改变形状，因此该抗蚀剂掩模可以用于多个蚀刻工序中，以便加工为不同图案。因此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以缩减曝光掩模数，也可以缩减对应的光刻工序数，所以可以实现工序简化。
注意，当蚀刻导电膜时，期望使条件最适化，以能够防止氧化物半导体膜403由于蚀刻而被分割。但是，难以获得仅蚀刻导电膜而完全不对氧化物半导体膜403进行蚀刻的这种蚀刻条件。在一些情况下，当对导电膜进行蚀刻时，仅氧化物半导体膜403的一部分（例如氧化物半导体膜403的厚度的5%至50%）被蚀刻，因此氧化物半导体膜403成为具有槽部（凹部）的氧化物半导体膜403。
接着，可以使用诸如N2O、N2或Ar等的气体来进行等离子体处理，以便去除吸附到露出的氧化物半导体膜403的表面的水。当进行等离子体处理时，期望在进行该等离子体处理之后以不接触大气的方式形成与氧化物半导体膜403接触的第三金属氧化物膜407。
可以采用与第二金属氧化物膜404同样的材料及工序形成第三金属氧化物膜407。为了保持与氧化物半导体膜的界面的良好状态，并抑制与氧化物半导体膜的界面处的氧堆积，优选与第二金属氧化物膜404同样使用氧化镓铝膜来形成第三金属氧化物膜407。
接着，优选对第三金属氧化物膜407进行诸如氧掺杂处理等的供应氧的处理。注意，当使用溅射法沉积第三金属氧化物膜407期间，可以通过引入氧气体或含有惰性气体（例如氩等的稀有气体或氮）与氧的混合气体，来对第三金属氧化物膜407供应氧。
接着，在第三金属氧化物膜407之上形成第四金属氧化物膜409（图5D）。在晶体管330中，第三金属氧化物膜407及第四金属氧化物膜409用作栅极绝缘膜（第二栅极绝缘膜）。可以采用与第一金属氧化物膜402相同的材料及方法形成第四金属氧化物膜409。注意，为了保持与第三金属氧化物膜407的界面处的良好状态并防止水侵入到氧化物半导体膜中，优选作为第四金属氧化物膜409使用氧化铝镓膜。
接着，优选对第四金属氧化物膜409进行供应氧的处理。注意，当使用溅射法沉积第四金属氧化物膜409时，可以通过引入氧气体或含有惰性气体（例如氩等的稀有气体或氮）与氧的混合气体来对第四金属氧化物膜409供应氧。注意，也可以将对第四金属氧化物膜409供应氧的处理用作对第三金属氧化物膜407供应氧的处理。
之后，优选在氧化物半导体膜403的一部分（沟道形成区）与第三金属氧化物膜407接触的状态下进行第二热处理。将第二热处理的温度设定为250℃以上且700℃以下，优选设定为450℃以上且600℃以下或低于衬底的应变点。
可以在氮、氧、超干燥空气（含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）或稀有气体（氩或氦等）的气氛下进行第二热处理。注意，该氮、氧、超干燥空气或稀有气体等的气氛中优选不含有水或氢等。还优选将引入到加热处理装置中的氮、氧或稀有气体的纯度设定为6N（99.9999%）以上，优选设定为7N（99.99999%）以上（即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下）。
在氧化物半导体膜403与分别具有氧过剩区域的第二金属氧化物膜404及第三金属氧化物膜407接触的状态下进行第二热处理。因此，可以从分别含有氧的第二金属氧化物膜404和第三金属氧化物膜407中的至少一方将因上述脱水化（或脱氢化）处理而有可能减少的、构成氧化物半导体的主要成分之一的氧供应到氧化物半导体膜403。由此，可以减少氧化物半导体膜403中的电荷俘获中心。通过上述工序，氧化物半导体膜403可以被高纯度化且在电性上成为i型（本征）的。另外，通过进行该加热处理，在第一至第四金属氧化物膜中的杂质也被去除，因此，第一至第四金属氧化物膜能被高纯度化。
另外，在本实施方式中，在形成第四金属氧化物膜409之后进行第二热处理，但是对进行第二热处理的定时没有具体显著，而是只要在形成第三金属氧化物膜407之后进行第二热处理即可。例如，可以在形成第三金属氧化物膜407之后进行第二热处理。
如上述那样，通过进行第一热处理和第二热处理，可以以尽量不含有主要成分以外的杂质的方式使氧化物半导体膜403高纯度化。被高纯度化的氧化物半导体膜403包含源于施主的极少（近于0）载流子，并且其载流子浓度低于1×1014/cm3，优选低于1×1012/cm3，更优选低于1×1011/cm3。
接着，在第四金属氧化物膜409之上且在与氧化物半导体膜403的沟道形成区重叠的区域中设置导电层410。因此，可以完成图5E所示的晶体管330。导电层410可以用作第二栅电极。可以使用与栅电极401同样的材料及方法来形成导电层410。注意，当将导电层410用作第二栅电极时，包括第三金属氧化物膜407和第四金属氧化物膜409的叠层膜用作第二栅极绝缘膜。
设置导电层410以用作第二栅电极，并使该导电层410与氧化物半导体膜403的沟道形成区重叠，这允许降低用来检查晶体管330的可靠性的偏置温度应力测试（以下称为BT测试）之前与该BT测试之后晶体管330的阈值电压的偏移量。注意，第二栅电极的电位可与栅电极401（第一栅电极）的电位相同，或者可与第一栅电极401的电位不同。替换地，第二栅电极的电位也可以是GND、0V，或第二栅电极可以处于浮动状态。
通过上述工序，完成晶体管330。这样获得的晶体管330包括氧化物半导体膜403，氧化物半导体膜403是有意地去除了诸如氢、水、羟基或氢化物（也称为氢化合物）等杂质的高纯度化膜。此外，通过设置第一至第四金属氧化物膜，可以降低或防止诸如水或氢等杂质再混入到氧化物半导体膜403中，或者可以降低或防止从氧化物半导体膜403及氧化物半导体膜403与绝缘膜之间的界面放出氧。因此，晶体管330的电特性变动被抑制，而晶体管330在电性上稳定。
虽然未图示，但是还可以以覆盖晶体管330的方式形成保护绝缘膜。作为保护绝缘膜，可以使用氮化硅膜、氮化氧化硅膜或氮化铝膜等。
此外，可以在晶体管330之上形成平坦化绝缘膜。可以使用具有耐热性的有机材料（诸如丙烯酸树脂、聚酰亚胺、苯并环丁烯、聚酰胺或环氧树脂等）来形成该平坦化绝缘膜。另外，作为上述有机材料的替换，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等。另外，也可以通过层叠多个由这些材料中的任一种形成的绝缘膜，来形成该平坦化绝缘膜。
<晶体管320的制造过程>
参照图6A至6E对图2A至2C所示的晶体管320的制造过程的一个例子进行说明。注意，晶体管320的制造过程的大多部分与晶体管330的制造过程相同。因此，以下省略对相同部分的一些说明。
首先，在具有绝缘表面的衬底400之上形成第一金属氧化物膜402。然后，优选对第一金属氧化物膜402进行诸如氧掺杂处理等供应氧的处理。
注意，可以将用作基底膜的绝缘膜设置在衬底400与第一金属氧化物膜402之间。该基底膜具有防止杂质元素从衬底400扩散的功能，并且该基底膜可以使用氮化硅膜、氧化硅膜、氮化氧化硅膜以及氧氮化硅膜中的一种或多种通过单层结构或者叠层结构来形成。
接着，在第一金属氧化物膜402之上形成第二金属氧化物膜404（图6A）。形成第二金属氧化物膜404之后，优选进行诸如氧掺杂处理等供应氧的处理。注意，也可以将对第一金属氧化物膜402所进行的氧供应处理用作对第二金属氧化物膜404进行的氧供应处理。
接着，在第二金属氧化物膜404之上形成氧化物半导体膜403，并且然后将该氧化物半导体膜403加工为岛状（图6B）。
注意，在形成氧化物半导体膜403之后，或者在将氧化物半导体膜403加工为岛状之后，优选进行热处理（脱水化处理、脱氢化处理）。这些细节与晶体管330中的相同。
接着，在氧化物半导体膜403之上形成要形成源电极及漏电极（包括使用与该源电极及该漏电极相同的层形成的布线）的导电膜。加工该导电膜，以便形成源电极405a及漏电极405b（图6C）。
接着，以覆盖源电极405a及漏电极405b且与氧化物半导体膜403的一部分接触的方式形成第三金属氧化物膜407。接着，优选对第三金属氧化物膜407进行诸如氧掺杂处理等供应氧的处理。
然后，在第三金属氧化物膜407之上形成第四金属氧化物膜409，以便形成包括第三金属氧化物膜407和第四金属氧化物膜409的叠层的栅极绝缘膜（图6D）。注意，在形成第四金属氧化物膜409之后，优选进行诸如氧掺杂处理等供应氧的处理。替换地，也可以将对第三金属氧化物膜407进行的氧供应处理用作对第四金属氧化物膜409进行的氧供应处理。
优选在对第三金属氧化物膜407进行氧供应处理之后进行热处理。通过该热处理，可以从分别含有氧的第二金属氧化物膜404及第三金属氧化物膜407中的至少一个将氧供应到氧化物半导体膜403。
接着，在第四金属氧化物膜409之上形成导电膜，然后加工该导电膜。这样，形成栅电极414。栅电极414可以使用与晶体管330中的栅电极401类似的材料和方法来形成。
通过上述工序可以形成晶体管320（图6E）。
如本实施方式所示，通过使用含有第13族元素及氧的材料形成与氧化物半导体膜接触的绝缘膜，因此，可以保持氧化物半导体膜与该绝缘膜之间界面的良好状态。
尤其是，当作为与氧化物半导体膜接触的绝缘膜形成镓含量多的氧化镓膜或氧化镓铝膜时，可以有效地抑制绝缘膜与氧化物半导体膜之间界面处的氢堆积。再者，当与氧化物半导体膜接触的绝缘膜采用叠层结构并以与氧化镓膜或氧化镓铝膜接触的方式（即，在氧化物半导体膜的外侧）设置铝含量多的氧化铝镓膜等，可以防止水侵入到氧化物半导体膜中。另外，当在氧化物半导体膜之上以及之下设置分别含有铝的膜并且分别含有铝的这些膜彼此紧密接触时，可以进一步有效地防止水的侵入。
在与氧化物半导体膜接触的绝缘膜包括氧比例多于化学计量组成的区域的情况下，可以向该氧化物半导体膜供应有可能通过对氧化物半导体的脱水化（或脱氢化）处理减少的氧。由此，可以降低该氧化物半导体膜中的氧缺陷，从而可以减少该氧化物半导体膜中的电荷俘获中心。通过上述工序可以形成被高纯度化成在电性上i型（本征）化的氧化物半导体膜。
在根据本发明的一个实施方式的半导体装置中，通过将被高纯度化的氧化物半导体膜用作活性层，根据源电极与漏电极间的电压，可以将该晶体管的断态电流密度设定为10zA/μm以下，优选设定为1zA/μm以下，更优选设定为1yA/μm以下。因此，将被高纯度化的氧化物半导体膜用作活性层的晶体管的断态电流比使用具有结晶性的硅的晶体管的断态电流低得多。
另外，通过使用被高纯度化的氧化物半导体，可以显著地减少晶体管的断态电流的温度依赖性。这是因为如下缘故：通过在氧化物半导体中去除成为电子施主（施主）的杂质而使氧化物半导体高纯度化，使导电类型尽可能接近本征型，以便费米能级位于禁带的中央。这也起因于如下事实：该氧化物半导体的能隙为3eV以上，并且包含极少的热激发载流子。此外，源电极及漏电极处于退化的状态，这也是降低温度依赖性的一个因素。由于大多数情况下晶体管通过从退化的源电极注入到氧化物半导体中的载流子来工作，且载流子密度没有温度依赖性，所以可以显著地减少断态电流的温度依赖性。
在如下氧化物半导体膜中载流子浓度足够低：在该氧化物半导体膜中，氢浓度被充分降低以便该氧化物半导体膜被高纯度化，并通过供应足够的氧降低了能隙中起因于氧缺乏的缺陷等级。通过将这种氧化物半导体膜用作活性层，能够抑制晶体管阈值电压的漂移，并且能够使晶体管成为常关闭型。
如上所述，根据本发明的一个实施方式，可以提供使用氧化物半导体且具有稳定的电特性的半导体装置。因此，可以提供可靠性高的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合。
[实施方式2]
可以使用在实施方式1中例示的晶体管来制造具有显示功能的半导体装置（也称为显示装置）。此外，将包括这些晶体管的驱动电路的一部分或全部形成在其中形成像素部的衬底之上，因而可以得到系统整合型面板（system-on-panel）。
在图7A中，以围绕设置在第一衬底4001之上的像素部4002的方式设置密封材料4005，并且，将像素部4002密封在第一衬底4001与第二衬底4006之间。在图7A中，在第一衬底4001之上、在与密封材料4005所围绕区域不同的区域中安装信号线驱动电路4003与扫描线驱动电路4004，它们使用单独制备的衬底之上的单晶半导体膜或多晶半导体膜形成。此外，从FPC（Flexible printed circuit：柔性印刷电路）4018a和4018b向单独形成的信号线驱动电路4003和扫描线驱动电路4004以及向像素部4002供应各种信号及电位。
在图7B和7C中，以围绕设置在第一衬底4001之上的扫描线驱动电路4004和像素部4002的方式设置有密封材料4005。在像素部4002和扫描线驱动电路4004之上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与显示元件一起由第一衬底4001、密封材料4005以及第二衬底4006密封。在图7B和7C中，在第一衬底4001之上在与由密封材料4005所围绕区域不同的区域中安装信号线驱动电路4003，信号线驱动电路4003是使用单独制备的衬底之上的单晶半导体膜或多晶半导体膜形成的。在图7B和7C中，从FPC 4018向单独形成的信号线驱动电路4003、扫描线驱动电路4004以及像素部4002供应各种信号及电位。
虽然图7B和7C分别示出其中单独形成信号线驱动电路4003并将该信号线驱动电路4003安装到第一衬底4001上的实例，但是根据本发明的显示装置不局限于该结构。可以单独形成该扫描线驱动电路，然后安装该扫描线驱动电路，或者可以仅单独形成该信号线驱动电路的一部分或者该扫描线驱动电路的一部分，然后对其进行安装。
注意，对单独形成的驱动电路的连接方法没有特别的限制，而可以采用COG（ChipOn Glass：玻璃覆晶封装）方法、引线接合方法或者TAB（Tape Automated Bonding：卷带式自动接合）方法等。图7A示出其中通过COG方法安装信号线驱动电路4003和扫描线驱动电路4004的例子。图7B示出其中通过COG方法安装信号线驱动电路4003的例子。图7C示出其中通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置在其范畴中还包括以下模块：附连有连接器（诸如FPC、TAB带或TCP）的模块；具有TAB带或TCP且在TAB带或TCP的顶端设置有印刷布线板的模块；以及通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在第一衬底之上的像素部及扫描线驱动电路包括多个晶体管，并且可以将实施方式1中示出的晶体管用于此。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）或发光元件（也称为发光显示元件）。该发光元件在其范畴内包括其亮度由电流或电压控制的元件，具体而言，在其范畴内包括无机EL（Electro Luminescence：电致发光）元件以及有机EL元件等。此外，也可以应用诸如电子墨水等通过电作用而改变其对比度的显示介质。
参照图8至图10说明半导体装置的一个实施方式。图8至图10对应于沿图7B的线条M-N的截面图。
如图8至图10所示，该半导体装置包括连接端子电极4015及端子电极4016。连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC 4018中所包括的端子。
连接端子电极4015使用与第一电极层（第一电极）4030相同的导电膜形成。端子电极4016使用与晶体管4010和晶体管4011的源电极及漏电极相同的导电膜形成。
设置在第一衬底4001之上的像素部4002和扫描线驱动电路4004中的每一个都包括多个晶体管。在图8至图10中例示出像素部4002所包括的晶体管4010和扫描线驱动电路4004所包括的晶体管4011。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1中示出的晶体管。注意，在图8至图10中，虽然示出使用实施方式1所示的晶体管330的例子，但是本实施方式不局限于该例子，可以适当地使用晶体管310、320、340、350、360、370、380或390来代替晶体管330。此外，晶体管4010和晶体管4011不一定需要使用相同的结构。晶体管4010和晶体管4011的电特性变动被抑制，并且晶体管4010和晶体管4011在电性上稳定。因此，作为图8至图10所示的本实施方式的半导体装置，可以得到可靠性高的半导体装置。
在像素部4002中包含的晶体管4010电连接到显示元件，以构成显示面板。对显示元件的种类没有具体的限制，只要可以进行显示即可，并且可以使用各种各样的显示元件。
图8示出作为显示元件使用液晶元件的液晶显示装置的实例。在图8中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层（第二电极）4031以及液晶层4008。另外，以其间夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032和4033。第二电极层4031设置在第二衬底4006一侧，并且第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
附图标记4035所表示的柱状间隔物是通过对绝缘膜选择性地进行蚀刻而获得的，并且该柱状间隔物用来控制液晶层4008的厚度（单元间隙）。替换地，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶或反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手性向列相或均质相等。
替换地，可以使用不需要取向膜而呈现蓝相的液晶。蓝相是液晶相的一种，其是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在窄温度范围内，所以为了改善该温度范围而将混合有5wt%以上的手性材料的液晶组成物用于液晶层。由于含有呈现蓝相的液晶和手性试剂的液晶组成物的响应速度快，即为1msec以下，并且具有光学各向同性（这使取向过程不必要），并且视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电放电破坏，并且可以减少制造过程中液晶显示装置的缺陷和破损。从而，可以提高液晶显示装置的生产率。
液晶材料的特定电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。本说明书中特定电阻率的值是在20℃测量的。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在预定期间保持电荷的方式来设定形成在液晶显示装置中的存储电容的大小。通过使用具有高纯度的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的存储电容，就足够。
在本实施方式中采用的使用被高纯度化的氧化物半导体膜的晶体管可以降低断态下的电流（断态电流）。因此，可以在像素中延长图像信号等的电信号的保持时间，并且，还可以延长导通状态下写入操作之间的间隔。因此，可以降低刷新工作的频度，这可以产生抑制功耗的效果。
此外，在本实施方式中使用的具有被高纯度化的氧化物半导体膜的晶体管可以具有高场效应迁移率，所以可以高速工作。由此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高质量图像。此外，因为使用上述晶体管可以在一个衬底之上设置的驱动电路部和像素部的每个中设置上述晶体管，所以可以减少液晶显示装置的部件数。
对于液晶显示装置，可以采用TN（Twisted Nematic：扭曲向列）模式、IPS（In-Plane-Switching：平面内转换）模式、FFS（Fringe Field Switching：边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell：轴对称排列微单元）模式、OCB（OpticalCompensated Birefringence：光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式或者AFLC（Antiferroelectric Liquid Crystal：反铁电性液晶）模式等。
常黑型液晶显示装置（例如采用垂直取向（VA）模式的透过型液晶显示装置）是优选的。垂直取向模式是指控制液晶显示面板的液晶分子的取向的方式，其中当不施加电压时液晶分子取向成垂直于面板表面。作为垂直取向模式，可以举出几个例子。例如，可以使用MVA（Multi-Domain Vertical Alignment：多畴垂直取向）模式、PVA（PatternedVertical Alignment：垂直取向构型）模式或ASV模式等。此外，可以使用将像素分成一些区域（子像素）并且使分子在其相应区域中沿不同方向取向的、称为多畴化或者多畴设计的方法。
在显示装置中，适当地设置黑矩阵（遮光层）、诸如偏振构件、延迟构件（retardation member）或抗反射构件等的光学构件（光学衬底）等。例如，也可以通过利用偏振衬底以及延迟衬底来得到圆偏振。此外，作为光源，也可以使用背光或侧光等。
此外，也可以作为背光利用多个发光二极管（LED）来进行分时显示方法（也成为场序制驱动方式）。通过应用场序制驱动方式，可以不使用滤色器而进行彩色显示。
作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色要素不局限于R,G以及B（R表示红色，G表示绿色，B表示蓝色）的三种颜色。例如，也可以采用RGBW（W表示白色），或者对RGB追加黄色（yellow）、青色（cyan）、品红色（magenta）等中的一种以上的颜色。另外，也可以在颜色要素的相应点之间，显示区的大小可以不同。但是，所公开的发明不局限于应用于彩色显示的显示装置，而是也可以应用于单色显示的显示装置。
另外，图12A示出使用实施方式1所示的晶体管310的液晶显示装置中的一个像素的平面图。另外，图12B是沿图12A中的线条X1-X2的截面图。
在图12A中，多个源极布线（包括源电极405a）以彼此平行（在附图中沿垂直方向延伸）且彼此有间隔的方式配置。多个栅极布线（包括栅电极401）以向与源极布线大致垂直的方向（在附图中水平方向）延伸且彼此有间隔的方式设置。电容布线408配置在与多个栅极布线邻近的位置，并沿与栅极布线大致平行的方向延伸，即沿与源极布线大致垂直的方向（在附图中水平方向）延伸。由源极布线、电容布线408以及栅极布线围绕的大致矩形的空间设置有液晶显示装置的像素电极和公共电极，它们之间夹着液晶层444。在附图的左上角设置有用来驱动像素电极的晶体管310。多个像素电极及多个晶体管被配置为矩阵状。
图12A和12B的液晶显示装置中，与晶体管310电连接的第一电极446用作像素电极，第二电极447用作公共电极。可以在第一电极446与液晶层444之间或在第二电极447与液晶层444之间设置有取向膜。在图12A和12B所示的像素中，在第一电极446与第二电极447不重叠的区域中，在作为对置衬底侧的第二衬底442一侧设置有遮光层450（黑矩阵）。在第二衬底442中，在遮光层450上设置有绝缘层455。
注意，遮光层450可以被设置在夹着液晶层444彼此接合的一对衬底的内侧（液晶层444一侧），或者被设置在衬底的外侧（与液晶层444相反一侧）。
晶体管310包括：栅电极401；包括第一金属氧化物膜402以及第二金属氧化物膜404的叠层结构的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；以及第四金属氧化物膜409。此外，在晶体管310之上形成层间膜417。
虽然未图示，作为光源，可以使用背光或侧光等。来自光源的光以从作为元件衬底的第一衬底441一侧透过到可视一侧的第二衬底442的方式被照射。
在图12A和12B中，在第一衬底441的外侧（与液晶层444相反一侧）设置偏振片443a，并且在第二衬底442的外侧（与液晶层444相反一侧）设置偏振片443b。
在图12A和12B所示的结构中，栅电极401以与氧化物半导体膜403的下侧重叠的方式设置，并且遮光层450以覆盖氧化物半导体膜403的上侧的方式设置。因此，光既不从上侧也不从下侧进入晶体管310。由于光不进入该晶体管，所以可以放置晶体管特性退化。
此外，图13A示出使用实施方式1所示的晶体管310的另一个液晶显示装置中的一个像素的一部分的平面图。图13B是沿图13A的线条Y1-Y2的截面图。
在图13A和13B的液晶显示装置中，多个像素被配置为矩阵状，并且在该像素中形成实施方式1所示的包括氧化物半导体膜的晶体管310。此外，该液晶显示装置还包括遮光层451；用作平坦化膜的层间膜417；用作像素电极的第一电极446；以及该像素电极层之上的液晶层444。注意，虽然图13A和13B示出使用实施方式1所示的底栅型的晶体管310的例子，但是本实施方式不局限于此例子。
在图13A和13B中，以覆盖晶体管310的方式在至少与氧化物半导体膜403重叠的区域中设置有遮光层451（黑矩阵）。遮光层451可以遮断入射到晶体管310中的氧化物半导体膜403的光，因此可以防止由于氧化物半导体膜403的光敏性而导致晶体管310的电特性开始变动，并且能够使晶体管310的电特性稳定。此外，遮光层451可以防止光泄露到邻近的像素，这允许更高对比度且更高清晰度的显示。因此，可以实现液晶显示装置的高清晰度以及高可靠性。
在液晶显示装置的对置衬底一侧还可以形成遮光层，这是因为可以进一步提高对比度的提高以及晶体管的稳定性。当在对置衬底一侧形成遮光层时，在夹着液晶层与晶体管对应的区域（至少与晶体管的半导体层重叠的区域）中形成该遮光层，以便可以进一步防止从该对置衬底入射光所导致的晶体管的电特性变动。
遮光层451使用反射光或吸收光的遮光性材料来形成。例如，可以使用黑色的有机树脂，其可通过将色素材料的黑色树脂、碳黑或钛黑等混合到感光性或非感光性的聚酰亚胺等的树脂材料中来形成。替换地，可以使用遮光性的金属膜，其例如可以使用铬、钼、镍、钛、钴、铜、钨或铝等来形成。
对遮光层451的形成方法没有特别的限制，根据材料可以采用诸如蒸镀法、溅射法或CVD法等的干法或诸如旋涂法、浸渍涂布法、喷涂法或微滴排放（droplet discharging）法（诸如喷墨法、丝网印刷法或胶版印刷法等）等的湿法。按照需要可采用蚀刻方法（干蚀刻或湿蚀刻）来形成所希望的图案。
注意，如图13A和13B所示，当形成遮光层作为层间膜417的一部分时，不发生遮光层与像素区域之间未对准的问题，因此可以更精确地控制形成区域（即使像素具有微细图案）。在第一衬底441一侧设置遮光层451时，为了实现高分子稳定化，在对液晶层444照射光时，因为从对置衬底一侧发射的光不被遮光层451吸收，也不被遮光层451遮断，所以可以对整个液晶层444均匀地照射光。因此，可以防止因光聚合不均匀而引起的液晶取向无序、因液晶取向无序而引起的显示不均匀等。
如图14A及14B所示，在遮光层451及层间膜417之上，在与氧化物半导体膜403的沟道形成区重叠的区域中可设置由与第一电极446相同的层所形成的导电层420。导电层420可以用作第二栅电极。注意，图14B是沿图14A中的线条Z1-Z2的截面图。
在图13A至图14B所示的结构中，栅电极401以与氧化物半导体膜403的下侧重叠的方式设置，并且遮光层451以覆盖氧化物半导体膜403的上侧的方式设置。因而，光既不从上侧也不从下侧进入晶体管。由此，可以将被照射到氧化物半导体膜403上的杂散光降低到不设置遮光层时的大约十分之一，优选降低到大约百分之一。通过此类遮光，可以降低晶体管的退化。
在图14A和14B所示的结构中，将导电层420设置成与氧化物半导体膜403的沟道形成区重叠，这允许降低用来检查该晶体管的可靠性的BT测试之前与该BT测试之后晶体管的阈值电压的偏移量。
可以使用彩色透光树脂层作为层间膜。图15A及15B示出使用实施方式1所示的晶体管310并使用彩色透光树脂层作为层间膜的液晶显示装置。注意，图15B是沿图15A的线W1-W2的截面图。
在图15A和15B的液晶显示装置中，多个像素被配置为矩阵状，并且在该像素中形成包括氧化物半导体膜的晶体管310。此外，该液晶显示装置包括晶体管之上的层间膜452；层间膜452之上的绝缘层453；绝缘层453之上的用作像素电极的第一电极446；以及该像素电极之上的液晶层444。该层间膜452是彩色透光树脂层。
晶体管310包括：栅电极401；包括第一金属氧化物膜402以及第二金属氧化物膜404的栅极绝缘膜；氧化物半导体膜403；源电极405a；漏电极405b；第三金属氧化物膜407；以及第四金属氧化物膜409。
对于图15A和15B的液晶显示装置的层间膜452,使用彩色透光树脂层作为具有使透过的可见光的强度衰减的功能的膜。彩色透光树脂层的可见光的透射率低于氧化物半导体膜403的可见光的透射率。
当将彩色透光树脂层的着色层用作设置在晶体管310之上的层间膜452时，可以使入射到晶体管310的氧化物半导体膜403的光强度衰减而不使像素的开口率降低。因而，可以防止由于氧化物半导体的光感度而引起的晶体管310的电特性变动并且使晶体管310的电特性稳定化。另外，彩色透光树脂层可以用作滤色层。当在对置衬底一侧设置滤色层时，难以进行像素电极与之上形成晶体管的元件衬底的位置对准而有可能导致图像质量降级。在此，由于将作为滤色层的层间膜直接形成在元件衬底一侧，所以可以更精确地控制该形成区，并且可以将这种结构调整以适合具有微细图案的像素。此外，将一个绝缘层能够用作层间膜和滤色层，所以该过程能够简化而可以以低成本制造液晶显示装置。
彩色是指诸如黑、灰和白等的无彩色之外的颜色。为了将着色层用作滤色器，使用只透过彩色的光的材料形成着色层。作为彩色，可以使用红色、绿色或蓝色等。替换地，还可以使用青色、品红色或黄色等。只透过彩色的光是指透过着色层的光在其彩色光的波长处具有峰值。
为了将彩色透光树脂层用作着色层（滤色器），优选考虑到所含有的着色材料的浓度与光的透过率的关系，适当地控制并且优化彩色透光树脂层的厚度。当使用多个薄膜的叠层形成层间膜452时，只要其中至少一个层为彩色的透光树脂层，就可以将该层间膜452用作滤色器。
当根据彩色的颜色而使彩色透光树脂层的厚度不同时或者当具有起因于遮光层或晶体管的凹凸时，可以层叠透过可见光区的波长的光的绝缘层（所谓的无色透明的绝缘层），而使层间膜表面平坦化。通过提高层间膜的平坦性，在其上形成的像素电极或公共电极的覆盖性也得到提高，并可以使液晶层的间隙（厚度）均匀，由此可以进一步提高液晶显示装置的可见度并实现更高图像质量。
虽然在图12A至图15B中未图示，但是适当地设置取向膜或诸如推迟板或抗反射膜等光学膜等。例如，也可以使用利用偏振片或延迟板的圆偏振。
替换地，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被分类。通常，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分开地从一对电极注入到含有发光性的有机化合物的层中，于是，电流流过。这些载流子（电子及空穴）重新结合，发光性的有机化合物因此形成激发状态。当从该激发状态回到基态时发光性的有机化合物发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的微粒分散在粘合剂中的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有发光层被夹在介电层之间且该夹持发光层的介电层被夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的定域类型发光。注意，在这里对作为发光元件的有机EL元件的例子进行说明。
为了取出从发光元件发射的光，只要使一对电极中的至少一个为透明即可接受。在衬底之上形成晶体管及发光元件。发光元件可以应用如下发射结构中的任何一种：通过与衬底相反的表面取出发光的顶部发射结构；通过衬底一侧的表面取出发光的底部发射结构；或者通过衬底一侧的表面及与衬底相反一侧的表面取出发光的双面发射结构。
图9示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。发光元件4513的结构不局限于包括第一电极层4030、电致发光层4511以及第二电极层4031的叠层结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510能够使用有机绝缘材料或者无机绝缘材料形成。尤其是，优选使用感光树脂材料形成分隔壁4510，以在第一电极层4030之上具有开口部，从而将该开口部的侧壁形成为具有连续曲率的倾斜面。
电致发光层4511可使用一个层构成，或者可使用多个层的叠层构成。
为了防止氧、氢、水或二氧化碳等侵入发光元件4513中，可以在第二电极层4031及分隔壁4510之上形成保护膜。作为保护膜，可以形成氮化硅膜、氮化氧化硅膜或DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封材料4005形成的空间中设置有填充材料4514用于密封。为了使发光元件不接触外部大气，优选使用气密性高且脱气少的保护膜（诸如层叠膜（laminate film）或紫外线固化树脂膜等）或覆盖材料进行封装（密封）。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）。例如，作为填充材料使用氮。
另外，如果需要，则可以在发光元件的发射表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、延迟板（λ/4板或λ/2板）或滤色片等的光学膜。此外，可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是能够利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，可以提供驱动电子墨水的电子纸。该电子纸也被称为电泳显示装置（电泳显示器），并且，具有如下优点：与正常纸同等级的易读性；其耗电量比其他显示装置的耗电量低；并且形状薄且轻。
作为电泳显示装置，有各种各样的形式。电泳显示装置包含被分散在溶剂或溶质中的多个微囊并且每个微囊含有具有正电荷的第一微粒和具有负电荷的第二微粒。通过对微囊施加电场，使微囊中的微粒彼此移动到相反方向，以只显示集合在一侧的微粒的颜色。另外，第一微粒以及第二微粒各含有染料，并且，当没有电场时不移动。此外，第一微粒的颜色和第二微粒的颜色不同（其可以是无色）。
因此，电泳显示装置是利用介电常数高的物质移动到高电场区、即所谓的介电泳效应（dielectrophoretic effect）的显示装置。
其中溶剂中分散有上述微囊的液体被称为电子墨水。该电子墨水可以印刷到玻璃、塑料、布或纸等的表面上。另外，可以通过使用滤色器或具有色素的微粒来进行彩色显示。
注意，作为微囊中的第一微粒及第二微粒，可以分别使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料或磁泳材料中的一种材料来形成或这些材料中任一种材料的复合材料来形成。
作为电子纸，可以应用使用扭转球显示方式的显示装置。扭转球显示方式是如下方法，其中将分别涂为白色和黑色的球形微粒配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，并使第一电极层与第二电极层之间产生电位差来控制球形微粒的方向，以进行显示。
图10示出作为半导体装置的一个实施方式的有源矩阵型电子纸。图10所示的电子纸是使用扭转球显示方式的显示装置的实例。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有球形微粒4613，球形微粒4613各包括黑色区4615a、白色区4615b以及该黑色区4615a及白色区4615b的周围填充有液体的空洞4612。球形微粒4613周围的空间填充有树脂等填充材料4614。第二电极层4031对应于公共电极（对置电极）。第二电极层4031电连接到公共电位线。
在图8至图10中，作为第一衬底4001和第二衬底4006，除了玻璃衬底以外，还可以使用挠性衬底，例如，可以使用具有透光性的塑料衬底等。作为塑料，可以使用FRP（Fiberglass-Reinforced Plastics：玻璃纤维增强塑料）板、PVF（聚氟乙烯）膜、聚酯膜或丙烯酸树脂膜。此外，也可以使用具有由PVF膜或聚酯膜夹持铝箔的结构的薄片。
绝缘层4021可以使用无机绝缘材料或者有机绝缘材料来形成。注意，使用诸如丙烯酸树脂、聚酰亚胺、苯并环丁烯树脂、聚酰胺或环氧树脂等具有耐热性的有机绝缘材料形成的绝缘层4021优选用作平坦化绝缘膜。除了上述有机绝缘材料以外，还可以使用低介电常数材料（低k材料）、硅氧烷类树脂、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃）等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、旋涂法、浸渍法、喷涂法、微滴排放法（例如喷墨法、丝网印刷、胶版印刷等）、辊涂法、幕式涂布法、刮刀式涂布法等来形成绝缘层4021。
显示装置通过透过来自光源或显示元件的光来显示图像。因此，设置用于透过光的像素部的衬底和诸如绝缘膜和导电膜等的薄膜对可见光波长区的光具有透光性。
用于对显示元件施加电压的第一电极层4030及第二电极层4031（它们中的每一个可称为像素电极层、公共电极层或对置电极层等），根据取出光的方向、设置电极层的地方以及电极层的图案结构可具有透光性或反射性。
对于第一电极层4030和第二电极层4031，可以使用诸如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（ITO）、氧化铟锌或添加有氧化硅的氧化铟锡等透光性的导电材料。
第一电极层4030和第二电极层4031可以使用如下的一种或多种来形成：钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）或银（Ag）等金属、这些金属中任一种的合金以及这些金属中任一种金属的氮化物。
第一电极层4030和第二电极层4031可以使用包括导电高分子（也称为导电聚合物）的导电组成物。作为导电高分子，可以使用所谓的π电子共轭类导电聚合物。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用实施方式1中所述的晶体管的任一种，可以提供可靠性高的半导体装置。注意，不仅能够将实施方式1所示的晶体管应用于具有上述显示功能的半导体装置，而且还可以将它应用于具有多种功能的半导体装置（诸如安装在电源电路中的功率装置、LSI等半导体集成电路以及具有读取被处理物的信息的图像传感器功能的半导体装置等。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
[实施方式3]
可将本说明书中公开的半导体装置应用于多种电子设备（包括游戏机）。作为电子设备，例如可以举出电视机(也称为电视或电视接收机)、用于计算机等的监视器、诸如数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话或移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹子机等大型游戏机等。对各具备在上述实施方式中说明的液晶显示装置的电子设备的例子进行说明。
图11A示出膝上型个人计算机，其包括主体3001、壳体3002、显示部3003以及键盘3004等。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性膝上型个人计算机。
图11B示出便携式信息终端（PDA），其在主体3021中包括显示部3023、外部接口3025以及操作按钮3024等。作为用于操作的附属品设置触屏笔3022。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性便携式信息终端（PDA）。
图11C示出电子书阅读器的一个例子。例如，电子书阅读器2700包括两个壳体，即壳体2701及壳体2703。壳体2701及壳体2703通过合页2711组合在一起，以便可以以该合页2711为轴进行打开和关闭电子书阅读器2700。通过采用这种结构，可以如纸质书籍那样操作电子书阅读器2700。
壳体2701中组装有显示部2705，而壳体2703中组装有显示部2707。显示部2705及显示部2707可以显示一个图像或者不同图像。在显示部2705及显示部2707显示不同图像的情况下（例如在右侧的显示部（图11C中的显示部2705）可以显示文本，而在左侧的显示部（图11C中的显示部2707）可以显示图形。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性电子书阅读器2700。
此外，在图11C中示出壳体2701具备操作部等的例子。例如，在壳体2701中具备电源开关2721、操作键2723以及扬声器2725等。利用操作键2723可以翻页。注意，在壳体的其上设置显示部的表面上也可以设置键盘或指示装置（pointing device）等。另外，在壳体的背面或侧面可以设置外部连接端子（耳机端子或USB端子等）以及记录介质插入部等。再者，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以采用能够以无线的方式传送以及接收数据的配置。通过无线通信，能够从电子书籍服务器购买所希望的书籍数据等并从中下载所希望的书籍数据等。
图11D示出移动电话，其包括两个壳体，壳体2800及壳体2801。壳体2801包括显示面板2802、扬声器2803、麦克风2804、指示装置2806、影像拍摄用透镜2807以及外部连接端子2808等。此外，壳体2800包括具有对便携式信息终端进行充电的功能的太阳能电池单元2810以及外部存储槽2811等。另外，在壳体2801内组装有天线。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性移动电话。
另外，显示面板2802具备触摸屏，在图11D中，使用虚线示出作为图像而被显示出来的多个操作键2805。注意，还安装有用来将由太阳能电池单元2810输出的电压升压到对于各电路足够高的电压的升压电路。
显示面板2802中，根据使用方式适当地改变显示方向。另外，由于在与显示面板2802同一表面上设置有影像拍摄用透镜2807，所以它可以用作视频电话。扬声器2803及麦克风2804能够用于音频电话通话、录音以及播放声音等，还有语音呼叫。再者，通过滑动而可以使处于如图11D那样的展开状态的壳体2800和壳体2801能够移动以便一个叠在另一个之上，因此可以减小移动电话的大小，这使移动电话适于携带。
外部连接端子2808可以与AC适配器及各种电缆（如USB电缆等）连接，并可以进行充电及与个人计算机等的数据通信。另外，通过将存储介质插入外部存储槽2811中，可以存储大量数据，并且可以传递大量数据。
另外，除了上述功能以外，还可以设置红外线通信功能或电视接收功能等。
图11E示出数码摄像机，其包括主体3051、显示部A 3057、目镜3053、操作开关3054、显示部B 3055以及电池3056等。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性数码摄像机。
图11F示出电视机的一个例子。在电视机9600中，壳体9601组装有显示部9603。利用显示部9603可以显示图像。此外，利用支架9605来支撑壳体9601。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性电视机9600。
可以通过利用壳体9601的操作开关或单独的遥控操作机来操作电视机9600。另外，遥控操作机也可以具备用于显示从遥控操作机中输出的数据的显示部。
注意，电视机9600具备接收机以及调制解调器等。可以通过利用接收机来接收一般的电视广播。再者，当显示装置通过调制解调器以有线或无线方式连接到通信网络时，可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
附图标记说明
310：晶体管，320：晶体管，330：晶体管，340：晶体管，350：晶体管，360：晶体管，370：晶体管，380：晶体管，390：晶体管，400：衬底，401：栅电极，402：第一金属氧化物膜，403：氧化物半导体膜，404：第二金属氧化物膜，405a：源电极，405b：漏电极，407：第三金属氧化物膜，408：电容布线，409：第四金属氧化物膜，410：导电层，411：金属氧化物膜，413：金属氧化物膜，414：栅电极，417：层间膜，420：导电层，441：衬底，442：衬底，443a：偏振片，443b：偏振片，444：液晶层，446：电极，447：电极，450：遮光层，451：遮光层，452：层间膜，453：绝缘层，455：绝缘层，2700：电子书阅读器，2701：壳体，2703：壳体，2705：显示部，2707：显示部，2711：合页，2721：电源开关，2723：操作键，2725：扬声器，2800：壳体，2801：壳体，2802：显示面板，2803：扬声器，2804：麦克风，2805：操作键，2806：指示装置，2807：影像拍摄用透镜，2808：外部连接端子，2810：太阳能电池单元，2811：外部存储槽，3001：主体，3002：壳体，3003：显示部，3004：键盘，3021：主体，3022：触屏笔，3023：显示部，3024：操作按钮，3025：外部接口，3051：主体，3053：目镜，3054：操作开关，3055：显示部B，3056：电池，3057：显示部A，4001：衬底，4002：像素部，4003：信号线驱动电路，4004：扫描线驱动电路，4005：密封材料，4006：衬底，4008：液晶层，4010：晶体管，4011：晶体管，4013：液晶元件，4015：连接端子电极，4016：端子电极，4018：FPC，4019：各向异性导电膜，4021：绝缘层，4030：电极层，4031：电极层，4032：绝缘膜，4510：分隔壁，4511：电致发光层，4513：发光元件，4514：填充材料，4612：空洞，4613：球形微粒，4614：填充材料，4615a：黑色区，4615b：白色区，9600：电视机，9601：壳体，9603：显示部，以及9605：支架。
本申请基于于2010年7月2日向日本专利局提交的日本专利申请2010-152342，其全部内容通过引用结合于本文。

Claims (5)

1.一种显示装置，包括：
衬底上的栅电极；
所述栅电极上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
在所述氧化物半导体膜、所述源电极和所述漏电极上的包含氧化镓铝的第一金属氧化膜，在所述氧化镓铝中，镓的原子百分比含量大于铝的原子百分比含量；以及
所述第一金属氧化膜上的包含氧化铝镓的第二金属氧化膜，在所述氧化铝镓中，铝的原子百分比含量大于镓的原子百分比含量。
2.一种显示装置，包括：
衬底上的第一栅电极；
所述第一栅电极上的栅极绝缘膜；
所述栅极绝缘膜上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
所述氧化物半导体膜、所述源电极和所述漏电极上的包含氧化镓铝的第一金属氧化膜，在所述氧化镓铝中，镓的原子百分比含量大于铝的原子百分比含量；
所述第一金属氧化膜上的包含氧化铝镓的第二金属氧化膜，在所述氧化铝镓中，铝的原子百分比含量大于镓的原子百分比含量；以及
所述第二金属氧化膜上的第二栅电极。
3.根据权利要求1或2所述的显示装置，其中所述栅极绝缘膜是氧化铝的两层结构。
4.根据权利要求1或2所述的显示装置，其中所述栅极绝缘膜的顶面的一部分与所述第一金属氧化膜的底面的一部分直接接触。
5.根据权利要求1或2所述的显示装置，其中所述显示装置被结合在选自由膝上型个人计算机、便携式信息终端、电子书阅读器、移动电话、数码摄像机和电视机组成的组中的一个中。
CN201710265723.8A 2010-07-02 2011-06-20 半导体装置 Active CN107452630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-152342 2010-07-02
JP2010152342 2010-07-02
CN201180033141.8A CN102959713B (zh) 2010-07-02 2011-06-20 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180033141.8A Division CN102959713B (zh) 2010-07-02 2011-06-20 半导体装置

Publications (2)

Publication Number Publication Date
CN107452630A CN107452630A (zh) 2017-12-08
CN107452630B true CN107452630B (zh) 2020-11-27

Family

ID=45399021

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710265723.8A Active CN107452630B (zh) 2010-07-02 2011-06-20 半导体装置
CN201710266672.0A Active CN107195686B (zh) 2010-07-02 2011-06-20 半导体装置
CN201180033141.8A Expired - Fee Related CN102959713B (zh) 2010-07-02 2011-06-20 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201710266672.0A Active CN107195686B (zh) 2010-07-02 2011-06-20 半导体装置
CN201180033141.8A Expired - Fee Related CN102959713B (zh) 2010-07-02 2011-06-20 半导体装置

Country Status (6)

Country Link
US (2) US8878173B2 (zh)
JP (4) JP5838051B2 (zh)
KR (2) KR102220873B1 (zh)
CN (3) CN107452630B (zh)
TW (2) TWI529934B (zh)
WO (1) WO2012002292A1 (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
TWI498974B (zh) * 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR101965167B1 (ko) * 2012-05-21 2019-04-03 엘지디스플레이 주식회사 액정표시장치
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102080696B1 (ko) * 2012-06-29 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103579354B (zh) * 2012-07-25 2017-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200038333A (ko) * 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102522133B1 (ko) 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
DE112014004839T5 (de) * 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112014005486T5 (de) * 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
WO2015136427A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置
TWI695502B (zh) * 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR102182828B1 (ko) * 2014-08-14 2020-11-26 엘지디스플레이 주식회사 유기발광표시패널
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN112436021A (zh) * 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
US9722092B2 (en) * 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
JP6662665B2 (ja) * 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6705810B2 (ja) * 2015-04-13 2020-06-03 株式会社半導体エネルギー研究所 半導体装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
KR102320483B1 (ko) * 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102642016B1 (ko) * 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
JP7126823B2 (ja) * 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法
KR102451538B1 (ko) * 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN110911840B (zh) * 2018-09-14 2021-06-11 群创光电股份有限公司 天线装置
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11491469B2 (en) * 2020-03-31 2022-11-08 Toyota Research Institute, Inc. Kirigami derived metal catalysts

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN1934711A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分氧化物的沟道的半导体器件
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
US20100102314A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001291594A (ja) * 2000-04-07 2001-10-19 Canon Inc 導電性液晶素子
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4984446B2 (ja) * 2005-07-11 2012-07-25 大日本印刷株式会社 発光層、正孔注入層の形成方法およびそれらを用いた有機発光デバイスの製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4179327B2 (ja) * 2006-01-31 2008-11-12 エプソンイメージングデバイス株式会社 液晶表示パネル
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5258277B2 (ja) * 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090077280A (ko) * 2008-01-10 2009-07-15 삼성전자주식회사 차광 부재용 수지 조성물 및 이를 포함하는 표시판
WO2009128961A2 (en) * 2008-01-15 2009-10-22 Stc.Unm High-frequency, thin-film liquid crystal thermal switches
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101423970B1 (ko) * 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
TWI749283B (zh) * 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN110620156A (zh) 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
CN1934711A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分氧化物的沟道的半导体器件
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
US20100102314A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6532577B2 (ja) 2019-06-19
KR101995851B1 (ko) 2019-07-03
TW201205814A (en) 2012-02-01
JP2018186279A (ja) 2018-11-22
JP5838051B2 (ja) 2015-12-24
JP6360575B2 (ja) 2018-07-18
KR20190077622A (ko) 2019-07-03
JP2012033908A (ja) 2012-02-16
CN107195686A (zh) 2017-09-22
CN107452630A (zh) 2017-12-08
TW201616657A (zh) 2016-05-01
US9449991B2 (en) 2016-09-20
CN102959713B (zh) 2017-05-10
KR20130030296A (ko) 2013-03-26
TWI529934B (zh) 2016-04-11
KR102220873B1 (ko) 2021-02-25
US8878173B2 (en) 2014-11-04
US20150053978A1 (en) 2015-02-26
CN107195686B (zh) 2021-02-09
US20120001170A1 (en) 2012-01-05
CN102959713A (zh) 2013-03-06
JP6092987B2 (ja) 2017-03-08
WO2012002292A1 (en) 2012-01-05
JP2017103480A (ja) 2017-06-08
JP2016034038A (ja) 2016-03-10
TWI612672B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
JP6532577B2 (ja) 半導体装置
US10879274B2 (en) Semiconductor device
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
CN106098788B (zh) 半导体装置
TWI588994B (zh) 半導體裝置
JP6126166B2 (ja) 半導体装置
KR102276768B1 (ko) 반도체 장치
KR101938726B1 (ko) 반도체 장치 및 그 제조 방법
TWI527223B (zh) 半導體裝置
TWI535010B (zh) 半導體裝置及其製造方法
TWI651856B (zh) 半導體裝置
TW201203549A (en) Method for manufacturing semiconductor device
TWI605595B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant