TWI612672B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI612672B
TWI612672B TW105102505A TW105102505A TWI612672B TW I612672 B TWI612672 B TW I612672B TW 105102505 A TW105102505 A TW 105102505A TW 105102505 A TW105102505 A TW 105102505A TW I612672 B TWI612672 B TW I612672B
Authority
TW
Taiwan
Prior art keywords
film
metal oxide
oxide film
oxide semiconductor
transistor
Prior art date
Application number
TW105102505A
Other languages
English (en)
Other versions
TW201616657A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201616657A publication Critical patent/TW201616657A/zh
Application granted granted Critical
Publication of TWI612672B publication Critical patent/TWI612672B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的目的之一是對使用氧化物半導體膜的半導體裝置賦予穩定的電特性來提高可靠性。在包括氧化物半導體膜的電晶體中，藉由使用含有第13族元素及氧的材料形成與氧化物半導體膜接觸的絕緣膜，保持與氧化物半導體的介面的良好狀態。再者，藉由該絕緣膜包括其氧含量多於化學計量組成比的區域，向氧化物半導體膜供應氧，從而降低氧化物半導體膜中的氧缺陷。此外，藉由作為與氧化物半導體膜接觸的絕緣膜採用疊層結構，並在氧化物半導體膜的上面和下面設置含有鋁的膜，防止水侵入到氧化物半導體膜中。

Description

半導體裝置
所公開的發明的一個方式關於一種半導體裝置及其製造方法。
注意，在本說明書中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
利用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於如積體電路(IC)、影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到注目。
例如，已經公開了，作為電晶體的活化層使用電子載子濃度低於1018/cm3的含有銦(In)、鎵(Ga)以及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公 報
但是，如果在氧化物半導體中發生因氧不足等而產生的離化學計量組成的偏離或裝置製造製程中的形成電子施體的氫或水的混入，則氧化物半導體的導電率有可能變化。對於使用氧化物半導體的電晶體等的半導體裝置，這種現象成為電特性變動的主要原因。
鑒於上述問題，所公開的發明的一個方式的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性來提高可靠性。
在所公開的發明的一個方式中，藉由使用含有第13族元素及氧的材料形成與氧化物半導體膜接觸的絕緣膜，可以保持與氧化物半導體膜的介面的良好狀態。再者，藉由該絕緣膜包括其氧含量多於化學計量組成比的區域，給氧化物半導體膜供應氧，從而可以降低氧化物半導體膜中的氧缺陷。此外，藉由作為與氧化物半導體膜接觸的絕緣膜採用疊層結構，並在氧化物半導體膜的上面和下面設置含有鋁的膜，可以防止水侵入到氧化物半導體膜中。更明確地說，例如，可以採用如下結構。
本發明的一個方式是一種半導體裝置，包括：閘極電極；覆蓋閘極電極並包括第一金屬氧化物膜及第二金屬氧化物膜的疊層結構的閘極絕緣膜；與第二金屬氧化物膜接觸並設置在與閘極電極重疊的區域中的氧化物半導體膜； 與氧化物半導體膜電連接的源極電極及汲極電極；與氧化物半導體膜接觸的第三金屬氧化物膜；以及與第三氧化物膜接觸的第四金屬氧化物膜，其中第一至第四金屬氧化物膜分別含有第13族元素及氧。
此外，在上述半導體裝置中，也可以在第四金屬氧化物膜上的與氧化物半導體膜重疊的區域中具有導電層。
此外，本發明的另一個方式是一種半導體裝置，包括：第一金屬氧化物膜；與第一金屬氧化物膜上接觸地設置的第二金屬氧化物膜；與第二金屬氧化物膜接觸的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；包括與氧化物半導體膜接觸的第三金屬氧化物膜和與第三金屬氧化物膜上接觸地設置的第四金屬氧化物膜的疊層結構的閘極絕緣膜；以及設置在閘極絕緣膜上的與氧化物半導體重疊的區域中的閘極電極，其中第一至第四金屬氧化物膜分別含有第13族元素及氧。
另外，在上述半導體裝置中的任一個中，較佳的是第二金屬氧化物膜和第三金屬氧化物膜以彼此至少部分接觸的方式設置。
另外，在上述半導體裝置中的任一個中，較佳的是第一至第四金屬氧化物膜分別包括其氧含量多於化學計量組成比的區域。
另外，在上述半導體裝置中的任一個中，較佳的是第一金屬氧化物膜及第四金屬氧化物膜分別含有氧化鋁和氧化鋁鎵中的任一方或兩者。
另外，在上述半導體裝置中的任一個中，較佳的是第二金屬氧化物膜及第三金屬氧化物膜分別含有氧化鎵和氧化鎵鋁中的任一方或兩者。
注意，“第一”、“第二”這些序數詞是為了方便起見而使用的，並不表示製程順序或疊層順序。此外，在本說明書中，這些序數詞不表示用來特定發明的事項的固有名稱。
根據本發明的一個方式，提供具有穩定的電特性的電晶體。
或者，根據本發明的一個方式，提供具有電特性優良且可靠性高的電晶體的半導體裝置。
310‧‧‧電晶體
320‧‧‧電晶體
330‧‧‧電晶體
340‧‧‧電晶體
350‧‧‧電晶體
360‧‧‧電晶體
370‧‧‧電晶體
380‧‧‧電晶體
390‧‧‧電晶體
400‧‧‧基板
401‧‧‧閘極電極
402‧‧‧第一金屬氧化物膜
403‧‧‧氧化物半導體膜
404‧‧‧第二金屬氧化物膜
405a‧‧‧源極電極
405b‧‧‧汲極電極
407‧‧‧第三金屬氧化物膜
408‧‧‧電容佈線
409‧‧‧第四金屬氧化物膜
410‧‧‧導電層
411‧‧‧金屬氧化物膜
413‧‧‧金屬氧化物膜
414‧‧‧閘極電極
417‧‧‧層間膜
420‧‧‧導電層
441‧‧‧基板
442‧‧‧基板
443a‧‧‧偏光板
443b‧‧‧偏光板
444‧‧‧液晶層
446‧‧‧電極
447‧‧‧電極
450‧‧‧遮光層
451‧‧‧遮光層
452‧‧‧層間膜
453‧‧‧絕緣層
455‧‧‧絕緣層
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸屏筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4021‧‧‧絕緣層
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形微粒
4614‧‧‧填充材料
4615a‧‧‧黑色區
4615b‧‧‧白色區
9600‧‧‧電視裝置
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至1C是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至2C是示出半導體裝置的一個方式的平面圖及剖面圖；圖3A至3C是示出半導體裝置的一個方式的平面圖及剖面圖；圖4A至4F是示出半導體裝置的一個方式的剖面圖；圖5A至5E是示出半導體裝置的製造製程的一個例子的圖； 圖6A至6E是示出半導體裝置的製造製程的一個例子的圖；圖7A至7C是說明半導體裝置的一個方式的圖；圖8是說明半導體裝置的一個方式的圖；圖9是說明半導體裝置的一個方式的圖；圖10是說明半導體裝置的一個方式的圖；圖11A至11F是示出電子裝置的圖；圖12A和12B是示出半導體裝置的一個方式的平面圖及剖面圖；圖13A和13B是示出半導體裝置的一個方式的平面圖及剖面圖；圖14A和14B是示出半導體裝置的一個方式的平面圖及剖面圖；圖15A和15B是示出半導體裝置的一個方式的平面圖及剖面圖。
以下，參照圖式對本發明的實施方式進行詳細的說明。但是，本發明不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
實施方式1
在本實施方式中，參照圖1A至6E對半導體裝置及半導體裝置的製造方法的一個方式進行說明。
<半導體裝置的結構例子>
作為根據所公開的發明的一個方式的半導體裝置的例子，圖1A至1C示出電晶體310的平面圖及剖面圖。在圖1A至1C中，作為根據所公開的發明的一個方式的電晶體，示出底閘型電晶體。此處，圖1A是平面圖，並且圖1B和1C是分別沿圖1A中的剖面A-B和剖面C-D的剖面圖。注意，在圖1A中，為了簡化起見，省略電晶體310的構成要素的一部分(例如，第三金屬氧化物膜407和第四金屬氧化物膜409等)。
圖1A至1C所示的電晶體310在具有絕緣表面的基板400上包括：閘極電極401；包括第一金屬氧化物膜402和第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；以及第四金屬氧化物膜409。
在圖1A至1C所示的電晶體310中，第三金屬氧化物膜407以覆蓋源極電極405a及汲極電極405b且與第二金屬氧化物膜404及氧化物半導體膜403接觸的方式設置。另外，在圖1A至1C所示的電晶體310中，第三金屬氧化物膜407與第二金屬氧化物膜404在氧化物半導體膜403不存在的區域中彼此接觸。就是說，氧化物半導體膜403被第二金屬氧化物膜404和第三金屬氧化物膜407 圍繞地設置。
這裏，較佳的是氧化物半導體膜403藉由被充分地去除氫或水等的雜質，或者藉由被供應足夠的氧，來被高純度化。明確地說，例如，氧化物半導體膜403的氫濃度為5×1019atoms/cm3以下，較佳的為5×1018atoms/cm3以下，更佳的為5×1017atoms/cm3以下。另外，上述氧化物半導體膜403中的氫濃度藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)來測量。像這樣，在氫濃度被充分降低而被高純度化，並被供應足夠的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體膜403中，載子濃度為低於1×1012/cm3，較佳的為低於1×1011/cm3，更佳的為低於1.45×1010/cm3。像這樣，藉由使用被i型化的氧化物半導體，可以得到電特性良好的電晶體。
作為與氧化物半導體膜403接觸的第二金屬氧化物膜404及第三金屬氧化物膜407，較佳的是使用含有氧的絕緣膜，更佳的是使用包括其氧含量多於化學計量組成比的區域(也稱為氧過剩區域)的膜。藉由與氧化物半導體膜403接觸的第二金屬氧化物膜404及第三金屬氧化物膜407具有氧過剩區域，可以防止氧從氧化物半導體膜403移動到第二金屬氧化物膜404或第三金屬氧化物膜407。另外，也可以從第二金屬氧化物膜404或第三金屬氧化物膜407將氧供應到氧化物半導體膜403中。因此，可以使被夾在第二金屬氧化物膜404和第三金屬氧化物膜407之 間的氧化物半導體膜403成為含有足夠的氧的膜。
在很多情況下，用於氧化物半導體膜403的氧化物半導體材料含有第13族元素。因此，藉由使用含有第13族元素及氧的材料形成與氧化物半導體膜403接觸的第二金屬氧化物膜404或第三金屬氧化物膜407，可以保持與氧化物半導體膜的介面的良好狀態。這是因為含有第13族元素及氧的材料和氧化物半導體材料的匹配性良好。
例如，當形成含有鎵的氧化物半導體膜時，藉由將含有氧化鎵的材料用於第二金屬氧化物膜404或第三金屬氧化物膜407，可以保持氧化物半導體膜與接觸於該氧化物半導體膜的金屬氧化物膜的良好的介面特性。藉由彼此接觸地設置氧化物半導體膜和含有氧化鎵的金屬氧化物膜，可以降低氧化物半導體膜與金屬氧化物膜的介面中的氫沉積(pileup)。另外，當使用與氧化半導體的成分元素相同的族的元素時，可以得到相同的效果。也就是說，使用含有氧化鋁等的材料形成第二氧化物膜404或第三金屬氧化物膜407也有效。另外，因為氧化鋁具有不容易滲透水的特性，所以從防止水侵入到氧化物半導體膜中的角度來看，使用該材料也是較佳的。
此外，第二金屬氧化物膜404或者第三金屬氧化物膜407也可以含有兩種以上的第13族元素。例如，也可以將上述含有鎵和鋁的氧化鎵鋁(或者氧化鋁鎵)等的材料用於第二金屬氧化物膜404或第三金屬氧化物膜407。在該情況下，因為可以得到起因於含有鎵的效果和起因於含 有鋁的效果的兩者，所以是較佳的。例如，藉由彼此接觸地設置氧化半導體膜和含有鎵及鋁的金屬氧化物膜，可以防止水侵入到氧化物半導體膜中，並且可以充分降低氧化半導體膜與金屬氧化物膜的介面中的氫(包括氫離子)沉積。
此處，氧化鋁鎵是指鎵的含量(at.%)多於鋁含量(at.%)的物質，而氧化鎵鋁是指鋁含量(at.%)多於鎵含量(at.%)的物質。
另外，因為鋁的電負性比鎵的電負性小，所以鋁與鎵相比更容易吸附氫。因此，為了抑制與氧化物半導體膜的介面中的氫沉積，作為與氧化物半導體膜接觸的金屬氧化物膜，較佳的是使用鎵含量多的氧化鎵膜或氧化鎵鋁膜。
此外，當採用在氧化物半導體膜403不存在的區域中第二金屬氧化物膜404與第三金屬氧化物膜407彼此接觸的結構時，藉由使用相同材料形成第二金屬氧化物膜404及第三氧化物膜407，可以提高其密接性，所以是較佳的。此外，較佳的是使第二金屬氧化物膜404的構成元素的比率與第三金屬氧化物膜407的構成元素的比率相等。例如，當作為第二或第三金屬氧化物膜使用氧化鎵膜或氧化鎵鋁膜時，氧化鎵或氧化鎵鋁的較佳的組成由GaxAl2-xO3+α(1<x≦2，0<α<1)表示。
在電晶體310中，第一金屬氧化物膜402為與第二金屬氧化物膜404重疊且用作閘極絕緣膜的膜。此外，在電晶體310中，第四金屬氧化物膜409為與第三金屬氧化物 膜407重疊且用作保護膜的膜。藉由使用含有第13族元素及氧的材料形成第一金屬氧化物膜402及第四氧化物膜409，可以分別保持與第二金屬氧化物膜404的介面以及與第三金屬氧化物膜407的介面的良好狀態，所以是較佳的。另外，如上所述，因為氧化鋁具有不容易滲透水的特性，所以從防止水侵入到氧化半導體膜中的角度來看，作為覆蓋電晶體310的上面和下面的第一或第四金屬氧化物膜使用鋁含量多的氧化鋁鎵膜也是較佳的。
另外，較佳的是第一金屬氧化物膜402及第四金屬氧化物膜409包括其氧含量多於化學計量組成比的區域。由此，可以將氧供應到與氧化物半導體膜403接觸的金屬氧化物膜或氧化物半導體膜403中，而降低氧化物半導體膜403中或氧化物半導體膜403與接觸其的金屬氧化物膜的介面中的氧缺陷。例如，在作為第一或第四金屬氧化物膜使用氧化鋁鎵膜的情況下，氧化鋁鎵的較佳的組成由GaxAl2-xO3+α(0<x<1，0<α<1)表示。
另外，在使用沒有缺陷(氧缺陷)的氧化物半導體膜的情況下，第一至第四金屬氧化物膜等只要含有與化學計量組成一致的氧即可，但是，為了確保電晶體的的可靠性諸如抑制臨界值電壓的變動等，較佳的是考慮到在氧化物半導體膜中有可能發生氧缺損狀態，而使金屬氧化物膜含有多於化學計量組成比的氧。
此外，在電晶體310上還可以設置有絕緣物。另外，為了使與氧化物半導體膜403電連接的源極電極405a及 汲極電極405b電連接到佈線，也可以在第一至第四金屬氧化物膜等中形成有開口。另外，較佳的是氧化物半導體膜403被加工為島狀，但是也可以不被加工為島狀。
另外，圖2A至2C示出與電晶體310不同的結構的電晶體320的剖面圖和平面圖。在圖2A至2C中，作為根據所公開的發明的一個方式的電晶體，示出頂閘型電晶體。圖2A是平面圖，並且圖2B和2C是沿圖2A中的剖面E-F和剖面G-H的剖面圖。注意，在圖2A中，為了簡化起見，省略電晶體320的構成要素的一部分(例如，第三金屬氧化物膜407及第四金屬氧化物膜409等)。
圖2A至2C示出的電晶體320在具有絕緣表面的基板400上包括：第一金屬氧化物膜402；第二金屬氧化物膜404；氧化物半導體膜403；源極電極405a；汲極電極405b；包括第三金屬氧化物膜407及第四金屬氧化物膜409的閘級絕緣膜；以及閘極電極414。
在圖2A至2C所示的電晶體320中，第三金屬氧化物膜407以覆蓋源極電極405a及汲極電極405b且與第二金屬氧化物膜404及氧化物半導體膜403的一部分接觸的方式設置。另外，與圖1A至1C所示的電晶體310相同，在圖2A至2C所示的電晶體320中，第三金屬氧化物膜407與第二金屬氧化物膜404在氧化物半導體膜403不存在的區域中彼此接觸。就是說，氧化物半導體膜403被第二金屬氧化物膜404和第三金屬氧化物膜407圍繞地設置。其他構成要素與圖1A至1C的電晶體310的構成 要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
另外，圖3A至3C示出與電晶體310、320不同的結構的電晶體330的剖面圖和平面圖。此處，圖3A是平面圖，而圖3B和3C是沿圖3A中的剖面I-J和剖面K-L的剖面圖。注意，在圖3A中，為了簡化起見，省略電晶體330的構成要素的一部分(例如，第三金屬氧化物膜407及第四金屬氧化物膜409等)。
圖3A至3C所示的電晶體330在具有絕緣表面的基板400上包括：閘極電極401；包括第一金屬氧化物膜402和第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；第四金屬氧化物膜409；以及設置在與氧化物半導體膜403重疊的區域中的導電層410。
在圖3A至3C所示的電晶體330中，第三金屬氧化物膜407以覆蓋源極電極405a及汲極電極405b且與第二金屬氧化物膜404及氧化物半導體膜403接觸的方式設置。另外，與圖1A至1C所示的電晶體310相同，在圖3A至3C所示的電晶體330中，第三金屬氧化物膜407與第二金屬氧化物膜404在氧化物半導體膜403不存在的區域中彼此接觸。就是說，氧化物半導體膜403被第二金屬氧化物膜404和第三金屬氧化物膜407圍繞地設置。
此外，在電晶體330中，導電層410也可以用作第二閘極電極。在該情況下，第三金屬氧化物膜407及第四金 屬氧化物膜409用作閘極絕緣膜。其他構成要素與圖1A至1C所示的電晶體310的構成要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
此外，圖4A至4F示出與上述電晶體不同的結構的電晶體的剖面圖。另外，圖4A至4F的結構可以與圖1A至3C的結構適當地組合。
圖4A所示的電晶體340在具有絕緣表面的基板400上包括：閘極電極401；包括第一金屬氧化物膜402和第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；以及第四金屬氧化物膜409，這是電晶體340與電晶體310的共同之處。電晶體340與電晶體310的不同之處在於氧化物半導體膜403與源極電極405a及汲極電極405b連接的位置。就是說，在電晶體340中，在氧化物半導體膜403的下部與源極電極405a及汲極電極405b接觸。其他構成要素與圖1A至1C所示的電晶體310的構成要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
圖4B所示的電晶體350在具有絕緣表面的基板400上包括：第一金屬氧化物膜402；第二金屬氧化物膜404；氧化物半導體膜403；源極電極405a；汲極電極405b；包括第三金屬氧化物膜407和第四金屬氧化物膜409的閘極絕緣膜；以及閘極電極414，這是電晶體350與電晶體320的共同之處。電晶體350和電晶體320的不 同之處在於氧化物半導體膜403與源極電極405a及汲極電極405b連接的位置。就是說，在電晶體350中，氧化物半導體膜403的下部與源極電極405a及汲極電極405b接觸。其他構成要素與圖2A至2C所示的電晶體320的構成要素相同。至於詳細內容，可以參照關於圖2A至2C的記載。
圖4C所示的電晶體360在具有絕緣表面的基板400上包括：閘極電極401；包括第一金屬氧化物膜402和第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；第四金屬氧化物膜409；以及設置在與氧化物半導體膜403重疊的區域中的導電層410，這是電晶體360與電晶體330的共同之處。電晶體360和電晶體330的不同之處在於氧化物半導體膜403與源極電極405a及汲極電極405b連接的位置。就是說，在電晶體360中，氧化物半導體膜403的下部與源極電極405a及汲極電極405b接觸。其他構成要素與圖3A至3C所示的電晶體330的構成要素相同。至於詳細內容，可以參照關於圖3A至3C的記載。
圖4D所示的電晶體370在具有絕緣表面的基板400上包括：閘極電極401；包括第一金屬氧化物膜402和第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；以及第四金屬氧化物膜409，這是電晶體370與電 晶體310的共同之處。電晶體370和電晶體310的不同之處在於：在電晶體370中，在氧化物半導體膜403不存在的區域中，第三金屬氧化物膜407與第二金屬氧化物膜404接觸，並且第一金屬氧化物膜402和第四金屬氧化物膜409接觸。在電晶體370中，氧化物半導體膜403不僅被第二金屬氧化物膜404和第三金屬氧化物膜407圍繞，而且還被第一金屬氧化物膜402與第四金屬氧化物膜409圍繞，所以可以進一步防止氫或水分等的雜質混入到氧化物半導體膜403中。另外，圖4D所示的電晶體370例如可以在形成第三金屬氧化物膜407之後對該第三金屬氧化物膜407及第二金屬氧化物膜404進行構圖來形成。此外，較佳的是作為第一金屬氧化物膜402和第二金屬氧化物膜404，選擇可以得到蝕刻選擇比的材料。其他構成要素與圖1A至1C所示的電晶體310的構成要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
另外，不需要必須在氧化物半導體膜403的上面及下面分別設置兩層的金屬氧化物膜。例如，圖4E所示的電晶體380是作為電晶體310中的第三金屬氧化物膜407及第四金屬氧化物膜409的疊層結構採用金屬氧化物膜413的單層結構的例子，而圖4F所示的電晶體390是作為電晶體310中的第一金屬氧化物膜402及第二金屬氧化物膜404的疊層結構採用金屬氧化物膜411的單層結構的例子。金屬氧化物膜413或金屬氧化物膜411可以使用含有第13族元素及氧的材料形成，例如可以使用含有氧化 鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁中的一種或多種的材料等。此外，較佳的是金屬氧化物膜413或金屬氧化物膜411與上述第一至第四金屬氧化物膜同樣具有氧過剩區域。其他構成要素與圖1A至1C所示的電晶體310的構成要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
<電晶體的製造製程的例子>
以下，參照圖5A至6E對根據本實施方式的電晶體的製造製程的例子進行說明。
<電晶體330的製造製程>
參照圖5A至5E對圖3A至3C所示的電晶體330的製造製程的一個例子進行說明。注意，圖1A至圖1C所示的電晶體310具有從電晶體330的結構中省略導電層410的結構，因此除了設置導電層410之外，可以與電晶體330的製造製程同樣製造電晶體310。
首先，在具有絕緣表面的基板400上形成導電膜之後，藉由第一光刻製程形成閘極電極401。另外，也可以使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以降低製造成本。
雖然對可以用於具有絕緣表面的基板400的基板沒有很大的限制，但是該基板需要至少具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基 板、石英基板、藍寶石基板等的基板。另外，只要具有絕緣表面，就也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。此外，作為基板400，也可以使用撓性基板。
也可以將成為基底膜的絕緣膜設置在基板400與閘極電極401之間。基底膜具有防止雜質元素從基板400擴散的功能，並且基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
此外，閘極電極401可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或者以這些金屬材料為主要成分的合金材料的單層或疊層形成。
接著，在閘極電極401上形成第一金屬氧化物膜402。第一金屬氧化物膜402可以使用含有第13族元素和氧的材料形成，例如，可以使用含有氧化鎵、氧化鋁、氧化鋁鎵和氧化鎵鋁中的任何一種或多種的材料等。注意，為了保持與之後形成的第二金屬氧化物膜404的介面的良好狀態，並防止水侵入到氧化物半導體膜中，較佳的是作為第一金屬氧化物膜402使用氧化鋁鎵膜。
或者，除了使第一金屬氧化物膜402含有第13族元素以外，還可以使第一金屬氧化物膜402含有氫以外的雜質元素如釔等第3族元素、鉿等第4族元素、矽等第14族元素、氮等。例如，藉由使第一金屬氧化物膜402含有 超過0at.%且20at.%以下左右的上述雜質元素，可以根據該元素的添加量控制第一金屬氧化物膜402的能隙。
較佳的是使用不使氫、水等的雜質混入的方法形成第一金屬氧化物膜402。這是因為如下緣故：如果第一金屬氧化物膜402含有氫、水等雜質，則氫、水等雜質侵入到後面形成的氧化物半導體膜中，或者，因氫、水等雜質抽出氧化物半導體膜中的氧等而會導致氧化物半導體膜的低電阻化(n型化)而有可能形成寄生通道。例如，較佳的是使用濺射法形成第一金屬氧化物膜402。例如，較佳的是作為當形成第一金屬氧化物膜402時使用的濺射氣體，使用去除了氫、水等雜質的高純度氣體。
作為濺射法，可以使用利用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法或AC濺射法等。
另外，在形成氧化鋁鎵膜或氧化鎵鋁膜作為第一金屬氧化物膜402時，作為用於濺射法的靶材，也可以使用添加有鋁顆粒的氧化鎵靶材。藉由使用添加有鋁顆粒的氧化鎵靶材，可以提高靶材的導電性，從而可以容易進行濺射時的放電。藉由使用這種靶材，可以形成適合批量生產的金屬氧化物膜。
接著，較佳的是進行給第一金屬氧化物膜402供應氧的處理。至於供應氧的處理，有氧氣圍下的熱處理、氧摻雜處理等。或者，也可以照射由電場加速的氧離子來添加氧。注意，在本說明書等中“氧摻雜”是指將氧添加到塊 (bulk)中的處理，該術語“塊”用來明確顯示不僅對薄膜表面添加氧而且還對薄膜內部添加氧。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
藉由對第一金屬氧化物膜402進行氧摻雜處理等供應氧的處理，在第一金屬氧化物膜402中形成其氧含量多於化學計量組成比的區域。藉由具備這種區域，可以將氧供應到後面形成的第二金屬氧化物膜或氧化物半導體膜中，從而降低氧化物半導體膜中或介面的氧缺陷。
此外，當使用濺射法形成第一金屬氧化物膜402時，藉由引入氧氣體或惰性氣體(例如氬等的稀有氣體或氮)與氧的混合氣體，也可以在第一金屬氧化物膜402中形成氧過剩區域。另外，也可以在使用濺射法形成第一金屬氧化物膜402之後進行熱處理。
例如，當作為第一金屬氧化物膜402使用氧化鋁鎵膜時，藉由進行氧摻雜處理等的供應氧的處理，可以使氧化鋁鎵的組成為GaxAl2-xO3+α(0<x<1，0<α<1)。
接著，在第一金屬氧化物膜402上形成第二金屬氧化物膜404(圖5A)。由此，形成包括第一金屬氧化物膜402及第二金屬氧化物膜404的閘極絕緣膜(第一閘極絕緣膜)。第二金屬氧化物膜404可以使用含有第13族元素和氧的材料形成，例如，可以使用含有氧化鎵、氧化鋁、氧化鋁鎵以及氧化鎵鋁中的任一種或多種的材料等。另外，如上述那樣，為了保持與後面形成的氧化物半導體膜的介面的良好狀態，且防止與氧化半導體膜的介面中的 氫沉積，更佳的是作為第二金屬氧化物膜404使用氧化鎵鋁膜。
另外，與第一金屬氧化物膜402相同，也可以不僅使第二金屬氧化物膜404含有第13族元素，而且還使第二金屬氧化物膜404含有氫以外的雜質元素如釔等第3族元素、鉿等第4族元素、矽等第14族元素、氮等。
另外，較佳的是使用不使氫、水等的雜質混入的方法形成第二金屬氧化物膜404，例如可以使用濺射法。詳細內容與第一金屬氧化物膜402相同，可以參照第一金屬氧化物膜402的形成方法。
接著，較佳的是進行對第二金屬氧化物膜404供應氧的處理。至於供應氧的處理，有氧氣圍下的熱處理、氧摻雜處理等。或者，也可以照射由電場加速的氧離子來添加氧。
此外，當使用濺射法形成第二金屬氧化物膜404時，也可以藉由引入氧氣體或惰性氣體(例如氬等的稀有氣體或氮)與氧的混合氣體來對第二金屬氧化物膜404供應氧。例如，當形成氧化鎵膜時，可以採用如下條件：基板與靶材之間的距離為60mm；壓力為0.4Pa；RF電源為1kW；成膜溫度為室溫；氬的流量為25sccm；並且氧氣體的流量為25sccm。另外，成膜溫度不侷限於室溫，例如也可以為400℃。另外，也可以不引入氬氣體，而將氧氣體的流量設定為50sccm。或者，也可以在使用濺射法形成第二金屬氧化物膜404之後進行熱處理(例如，在超乾 燥空氣中，450℃以上650℃以下，一小時)。藉由上述成膜方法，可以形成其氧含量多於化學計量組成比的氧化鎵膜，從而可以使氧化鎵的組成為Ga2O3+α(0<α<1，例如0.32≦α≦0.48)。
藉由對第二金屬氧化物膜404進行氧摻雜處理等的供應氧的處理(以下，也稱為氧供應處理)，在第二金屬氧化物膜404中形成其氧含量多於化學計量組成比的區域。藉由具備這種區域，可以將氧供應到後面形成的氧化物半導體膜中，而降低氧化物半導體膜中或介面中的氧缺陷。另外，也可以在對第二金屬氧化物膜404的氧供應處理中兼併如上所述的對第一金屬氧化物膜402的氧供應處理。
當作為第二金屬氧化物膜404使用氧化鎵膜或氧化鎵鋁膜時，較佳的是藉由進行氧摻雜處理等的氧供應處理，來可以使氧化鎵或氧化鎵鋁的組成為GaxAl2-xO3+α(1<x≦2，0<α<1)
接著，藉由濺射法在第二金屬氧化物膜404上形成厚度為3nm以上且30nm以下的氧化物半導體膜403。當氧化物半導體膜403的厚度過厚(例如，厚度為50nm以上)時，電晶體有可能成為常開啟型，所以採用上述厚度較佳。另外，較佳的是以不接觸大氣的方式連續地形成第一金屬氧化物膜402、第二金屬氧化物膜404以及氧化物半導體膜403。
作為用於氧化物半導體膜403的氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體； 三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，也可以使上述氧化物半導體含有SiO2。這裏，例如In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，並且，對其組成比沒有特別的限制。此外，也可以含有In、Ga和Zn以外的元素。
另外，氧化物半導體膜403可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga和Al、Ga和Mn、Ga和Co等。
此外，當作為氧化物半導體膜403使用In-Zn-O類材料時，將所使用的靶材的組成比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳的為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳的為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用於In-Zn-O類氧化物半導體的形成的靶材，當 原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。
在本實施方式中，使用In-Ga-Zn-O類靶材藉由濺射法來形成氧化物半導體膜403。此外，氧化物半導體膜403可以在稀有氣體(典型為氬)氣圍下、氧氣圍下或者稀有氣體和氧的混合氣圍下利用濺射法來形成。
作為用來利用濺射法製造用作氧化物半導體膜403的In-Ga-Zn-O膜的靶材，例如可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的靶材。另外，不侷限於該靶材的材料及組成，例如，也可以使用In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的靶材。
另外，靶材的填充率為90%以上且100%以下，較佳的為95%以上且99.9%以下。藉由使用填充率高的靶材，可以形成緻密的氧化物半導體膜403。
較佳的是作為當形成氧化物半導體膜403時使用的濺射氣體，使用去除了雜質諸如氫、水、羥基或氫化物等的高純度氣體。
在被保持為減壓狀態的沉積室內基底基板400，且將基板溫度設定為100℃以上且600℃以下，較佳地設定為200℃以上且400℃以下，而形成氧化物半導體膜403。藉由一邊加熱基板400一邊進行成膜，可以降低所形成的氧化物半導體膜403所含有的雜質濃度。另外，可以減輕由濺射導致的損傷。而且，一邊去除沉積室中的殘留水分，一邊引入去除了氫及水的濺射氣體，並使用上述靶材來在基板400上形成氧化物半導體膜403。為了去除殘留在沉 積室內的水分，較佳的是使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於在利用低溫泵進行了排氣的沉積室中，例如氫原子、水(H2O)等的包含氫原子的化合物(更較佳地也是包含碳原子的化合物)等被排出，由此可以降低被包含在利用該沉積室形成的氧化物半導體膜403中的雜質的濃度。
作為成膜條件的一個例子，採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少在成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻，所以是較佳的。
然後，較佳的是對氧化物半導體膜403進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體膜403中的過量的氫(包括水及羥基)。再者，藉由該第一熱處理，也可以去除第一金屬氧化物膜402或第二金屬氧化物膜404中的過剩的氫(包括水或羥基)。將第一熱處理的溫度設定為250℃以上且700℃以下，較佳地設定為450℃以上且600℃以下或低於基板的應變點的溫度。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱一小時。在該期間，不使氧化物半導體膜403接觸大氣，以避免水或 氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣體，使用氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一熱處理，可以採用GRTA處理，即將被處理物放入被加熱的惰性氣體氣圍中，進行幾分鐘的加熱，然後從該惰性氣體氣圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體轉換為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氣圍中進行第一熱處理，可以降低由於氧缺損而引起的能隙中的缺陷能階。
另外，較佳的是作為惰性氣體氣圍，採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，將引入熱處理裝置中的氮或氦、氖、氬等的稀 有氣體的純度設定為6N(99.9999%)以上較佳地設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳的為0.1ppm以下)。
另外，因為上述熱處理(第一熱處理)具有去除氫或水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。例如，也可以在將氧化物半導體膜403加工為島狀之後等時序進行該脫水化處理、脫氫化處理。另外，該脫水化處理、脫氫化處理不限於進行一次，而可以進行多次。
另外，因為與氧化物半導體膜403接觸的閘極絕緣膜(第一金屬氧化物膜402和第二金屬氧化物膜404的疊層)藉由氧摻雜處理等來被供應氧，而具有氧過剩區域。因此，可以抑制氧從氧化物半導體膜403移動到閘極絕緣膜。另外，藉由以與被供應氧的閘極絕緣膜接觸的方式層疊氧化物半導體膜403，可以從閘極絕緣膜將氧供應到氧化物半導體膜403中。另外，藉由設置具有氧過剩區域的氧化鎵鋁膜作為與氧化物半導體膜403接觸的第二金屬氧化物膜404，可以保持與氧化物半導體膜403的介面的良好狀態，並且可以降低該介面中的氧沉積。再者，藉由設置具有氧過剩區域的氧化鋁鎵膜作為第一金屬氧化物膜402，可以防止水侵入到氧化物半導體膜403中。
另外，藉由在閘極絕緣膜與氧化物半導體膜403接觸的狀態下進行熱處理，進一步促進從具有氧過剩區域的閘極絕緣膜向氧化物半導體膜403的氧供應。此外，較佳的 是被添加到閘極絕緣膜中而被供應到氧化物半導體膜403中的氧的至少一部分在氧化物半導體中具有氧的懸空鍵。這是因為如下緣故：藉由具有懸空鍵，可以與有可能殘留在氧化物半導體膜中的氫接合而使氫固定化(非可動離子化)。
接著，較佳的是藉由第二光刻製程將氧化物半導體膜403加工為島狀的氧化物半導體膜403(圖5B)。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜403的抗蝕劑掩模。因為當使用噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以降低製造成本。作為在此的氧化物半導體膜403的蝕刻，可以採用乾蝕刻和濕蝕刻中的一方或兩者。
接著，在第二金屬氧化物膜404及氧化物半導體膜403上形成用來形成源極電極及汲極電極(包括使用與此相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。另外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧 化錫合金(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或者在這些金屬氧化物材料中含有氧化矽的材料。
利用第三光刻製程在導電膜上形成抗蝕劑掩模，並藉由進行選擇性的蝕刻來形成源極電極405a及汲極電極405b，然後去除抗蝕劑掩模(圖5C)。作為利用第三光刻製程形成抗蝕劑掩模時的曝光，可以使用紫外線、KrF雷射或ArF雷射。在後面形成的電晶體的通道長度L取決於在氧化物半導體膜403上相鄰的源極電極405a的下端部與汲極電極405b的下端部之間的間隔寬度。另外，在進行通道長度L短於25nm的曝光的情況下，例如使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行藉由第三光刻製程形成抗蝕劑掩模時的曝光是較佳的。利用超紫外線的曝光的解析度高且景深大。因此，也可以使在後面形成的電晶體的通道長度L微型化，從而可以實現電路的工作速度的高速化。
此外，為了縮減用於光刻製程的光掩模數及製程數，也可以使用由透射的光成為多種強度的曝光掩模的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，並且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並可以縮減與其對應的光刻製程， 所以可以實現製程的簡化。
另外，較佳的是，當進行導電膜的蝕刻時，使蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而被分斷。但是，很難獲得僅蝕刻導電膜而完全不對氧化物半導體膜403蝕刻的條件，當對導電膜進行蝕刻時氧化物半導體膜403的只有一部分被蝕刻，例如有時氧化物半導體膜403的厚度的5%至50%被蝕刻，而氧化物半導體膜403成為具有槽部(凹部)的氧化物半導體膜403。
接著，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，來去除附著到露出的氧化物半導體膜403的表面的吸附水等。當進行電漿處理時，較佳的是在進行該電漿處理之後連續地以不接觸大氣的方式形成與氧化物半導體膜403接觸的第三金屬氧化物膜407。
可以採用與第二金屬氧化物膜404同樣的材料及製程形成第三金屬氧化物膜407。注意，為了保持與氧化物半導體膜的介面的良好狀態，並控制與氧化物半導體膜的介面中的氧沉積，較佳的是與第二金屬氧化物膜404同樣使用氧化鎵鋁膜作為第三金屬氧化物膜407。
接著，較佳的是對第三金屬氧化物膜407進行氧摻雜處理等的供應氧的處理。此處，當使用濺射法形成第三金屬氧化物膜407時，也可以藉由引入氧氣體或惰性氣體(例如氬等的稀有氣體或氮)與氧的混合氣體來對第三金屬氧化物膜407供應氧。
接著，第三金屬氧化物膜407上形成第四金屬氧化物 膜409(圖5D)。在電晶體330中，第三金屬氧化物膜407及第四金屬氧化物膜409用作閘極絕緣膜(第二閘極絕緣膜)。可以採用與第一金屬氧化物膜402相同的材料及製程形成第四金屬氧化物膜409。注意，為了保持與第三金屬氧化物膜407的介面的良好狀態並防止水侵入到氧化物半導體膜中，較佳的是作為第四金屬氧化物膜409使用氧化鋁鎵膜。
接著，較佳的是對第四金屬氧化物膜409進行氧摻雜處理等的供應氧的處理。注意，當使用濺射法形成第四金屬氧化物膜409時，也可以藉由引入氧氣體或惰性氣體(例如氬等的稀有氣體或氮)與氧的混合氣體來對第四金屬氧化物膜409供應氧。另外，也可以在對第四金屬氧化物膜409供應氧的處理兼併對第三金屬氧化物膜407供應氧的處理。
接著，較佳的是在氧化物半導體膜403的一部分(通道形成區)與第三金屬氧化物膜407接觸的狀態下進行第二熱處理。將第二熱處理的溫度設定為250℃以上700℃以下，較佳地設定為450℃以上且600℃以下或低於基板的應變點的溫度。
只要在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳的為1ppm以下，更佳的為10ppb以下的空氣)或稀有氣體(氬、氦等)的氣圍下進行第二熱處理，即可。但是，較佳的是上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不含有水、氫等。另外，較佳的是將引入到加熱 處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
在第二熱處理中，在氧化物半導體膜403與具有氧過剩區域的第二金屬氧化物膜404及第三金屬氧化物膜407接觸的狀態下進行加熱。因此，可以從含有氧的第二金屬氧化物膜404和第三金屬氧化物膜407中的至少一方將因上述脫水化(或脫氫化)處理而有可能減少的構成氧化物半導體的主要成分材料中之一的氧供應到氧化物半導體膜403。由此，可以減少氧化物半導體膜403中的電荷俘獲中心。藉由上述製程可以形成被高純度化且在電性上i型(本質)化的氧化物半導體膜403。另外，藉由進行該加熱處理，同時第一至第四金屬氧化物膜中的雜質也被去除，而第一至第四金屬氧化物膜也會被高純度化。
另外，在本實施方式中，雖然在形成第四金屬氧化物膜409之後進行第二熱處理，但是進行第二熱處理的時序並不侷限於此，而只要在形成第三金屬氧化物膜407之後進行第二熱處理，即可。例如，也可以在形成第三金屬氧化物膜407之後進行第二熱處理。
如上述那樣，藉由利用第一熱處理和第二熱處理，可以以儘量不含有主要成分以外的雜質的方式使氧化物半導體膜403高純度化。在被高純度化的氧化物半導體膜403中，起因於施主的載子極少(近於0)，載子濃度低於 1×1014/cm3，較佳地低於1×1012/cm3，更佳地低於1×1011/cm3。
接著，藉由在第四金屬氧化物膜409上的與氧化物半導體膜403的通道形成區重疊的區域中設置導電層410，可以形成圖5E所示的電晶體330。導電層410可以用作第二閘極電極，並藉由使用與閘極電極401同樣的材料及製程來形成。另外，當將導電層410用作第二閘極電極時，包括第三金屬氧化物膜407和第四金屬氧化物膜409的疊層膜用作第二閘極絕緣膜。
藉由將導電層410用作第二閘極電極，並將該導電層410設置在與氧化物半導體膜403的通道形成區重疊的位置中，在用來調查電晶體330的可靠性的偏壓-熱應力試驗(以下，稱為BT試驗)中可以進一步降低BT試驗前後的電晶體330的臨界值電壓的變化量。另外，第二閘極電極的電位既可與閘極電極401(第一閘極電極)相同，又可與第一閘極電極401不同。另外，第二閘極電極的電位也可以是GND、0V或浮動狀態。
藉由上述製程形成電晶體330。電晶體330是包括意圖性地排除氫、水、羥基或氫化物(也稱為氫化合物)等雜質而實現高純度化的氧化物半導體膜403的電晶體。再者，藉由設置第一至第四金屬氧化物膜，可以防止水、氫等雜質再混入到氧化物半導體膜403中，或者可以降低或防止從氧化物半導體膜403及其介面放出的氧。因此，電晶體330的電特性變動被抑制，而電晶體330在電性上穩 定。
另外，雖然未圖示，但是也可以以覆蓋電晶體330的方式還形成保護絕緣膜。作為保護絕緣膜，可以使用氮化矽膜、氮氧化矽膜或氮化鋁等。
此外，也可以在電晶體330上設置平坦化絕緣膜。作為平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣膜。
<電晶體320的製造製程>
參照圖6A至6E對圖2A至2C所示的電晶體320的製造製程的一個例子進行說明。另外，電晶體320的製造製程的大多部分與電晶體330相同。因此，以下省略重複說明。
首先，在具有絕緣表面的基板400上形成第一金屬氧化物膜402。然後，較佳的是對第一金屬氧化物膜402進行氧摻雜處理等的供應氧的處理。
另外，也可以將成為基底膜的絕緣膜設置在基板400與第一金屬氧化物膜402之間。基底膜具有防止雜質元素從基板400擴散的功能，並且基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種 膜的疊層結構形成。
接著，在第一金屬氧化物膜402上形成第二金屬氧化物膜404(圖6A)。形成第二金屬氧化物膜404之後，較佳的是進行氧摻雜處理等的供應氧的處理。另外，也可以在對第一金屬氧化物膜402供應氧的處理中兼併對第二金屬氧化物膜404供應氧的處理。
接著，在第二金屬氧化物膜404上形成氧化物半導體膜403，並且將該氧化物半導體膜403加工為島狀(圖6B)。
另外，在形成氧化物半導體膜403之後，或者在將氧化物半導體膜403加工為島狀之後，較佳的是進行熱處理(脫水化處理、脫氫化處理)。詳細的內容與電晶體330相同。
接著，在氧化物半導體膜403上形成用來形成源極電極及汲極電極(包括使用與此相同的層形成的佈線)的導電膜，並且加工該導電膜而形成源極電極405a及汲極電極405b(圖6C)。
接著，以覆蓋源極電極405a及汲極電極405b且與氧化物半導體膜403的一部分接觸的方式形成第三金屬氧化物膜407。然後，較佳的是對第三金屬氧化物膜407進行氧摻雜處理等的供應氧的處理。
下面，在第三金屬氧化物膜407上形成第四金屬氧化物膜409，而形成包括第三金屬氧化物膜407和第四金屬氧化物膜409的疊層的閘極絕緣膜(圖6D)。另外，在 形成第四金屬氧化物膜409之後，較佳的是進行氧摻雜處理等的供應氧的處理。此外，也可以在對第三金屬氧化物膜407供應氧的處理中兼併對第四金屬氧化物膜409供應氧的處理。
另外，較佳的是在對第三金屬氧化物膜407進行氧供應處理之後進行熱處理。藉由該熱處理，可以從含有氧的第二金屬氧化物膜404及第三金屬氧化物膜407中的至少一方將氧供應到氧化物半導體膜403。
接著，在第四金屬氧化物膜409上形成導電膜，並加工該導電膜來形成閘極電極414。閘極電極414可以使用與電晶體330中的閘極電極401相同的材料和製程來形成。
藉由上述製程可以形成電晶體320(圖6E)。
如本實施方式所示，藉由使用含有第13族元素及氧的材料形成與氧化物半導體膜接觸的絕緣膜，可以保持氧化物半導體膜與該絕緣膜的介面的良好狀態。
尤其是，藉由作為與氧化物半導體膜接觸的絕緣膜使用鎵含量多的氧化鎵膜或氧化鎵鋁膜，可以有效地抑制絕緣膜與氧化物半導體膜的介面中的氫沉積。再者，藉由作為與氧化物半導體膜接觸的絕緣膜採用疊層結構，並以與氧化鎵膜或氧化鎵鋁膜接觸的方式(即，在氧化物半導體膜的外側)設置鋁含量多的氧化鋁鎵膜等，可以防止水侵入到氧化物半導體膜中。另外，藉由在氧化物半導體膜的上下設置含有鋁的膜，並採用使該含有鋁的膜彼此密接的 結構，可以進一步提高防止水的侵入的效果。
另外，藉由與氧化物半導體膜接觸的絕緣膜包括氧含量多於化學計量組成比的區域，可以向氧化物半導體膜供應在氧化物半導體的脫水化(或脫氫化)處理的同時有可能減少的氧。由此，可以降低氧化物半導體膜中的氧缺陷，從而可以減少氧化物半導體膜中的電荷俘獲中心。藉由上述製程可以形成被高純度化且在電性上被i型(本質)化的氧化物半導體膜。
在根據本發明的一個方式的半導體裝置中，藉由將被高純度化的氧化物半導體膜用作活性層，根據源極電極與汲極電極間的電壓，可以將電晶體的截止電流密度設定為10zA/μm以下，較佳地設定為1zA/μm以下，更佳地設定為1yA/μm以下。因此，將被高純度化的氧化物半導體膜用作活性層的電晶體的截止電流比使用具有結晶性的矽的電晶體的截止電流顯著低。
另外，藉由使用被高純度化的氧化物半導體，可以顯著地減少電晶體的截止電流的溫度依賴性。這是因為如下緣故：藉由在氧化物半導體中去除成為電子給體(施主)的雜質而使氧化物半導體高純度化，導電型無限趨近於本質型，且費米能階位於禁止帶的中央；氧化物半導體的能隙為3eV以上，熱激發載子極少；並且源極電極及汲極電極處於縮退的狀態。由於電晶體的工作取決於從縮退的源極電極注入到氧化物半導體的載子，且載子密度沒有溫度依賴性，所以可以顯著地減少截止電流的溫度依賴性。
另外，在氫濃度被充分降低而被高純度化，並藉由供應足夠的氧來降低了起因於氧缺乏的能隙中的缺陷能階的氧化物半導體膜中，載子濃度足夠低，因此藉由將這種氧化物半導體膜用作活性層，抑制臨界值電壓的漂移，從而可以使電晶體成為常關閉型。
如上所述，根據本發明的一個方式可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
可以使用在實施方式1中例示的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，將包括電晶體的驅動電路的一部分或全部與像素部形成在相同的基板上來可以形成系統整合型面板(system-on-panel)。
在圖7A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖7A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，由FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b向另行形成的信號線驅動電路4003、掃描線驅動電路 4004或者像素部4002供應各種信號及電位。
在圖7B和7C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖7B和7C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖7B和7C中，由FPC4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外，圖7B和7C示出另行形成信號線驅動電路4003並將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)方法、引線接合方法或者TAB(Tape Automated Bonding：卷帶式自動接合)方法等。圖7A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖7B是藉由COG方法安裝信號線驅動電路4003的例子，而圖7C是藉由TAB方法安裝信號線驅動電路 4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，可以應用在實施方式1中示出的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖8至圖10說明半導體裝置的一個方式。圖8至圖10相當於沿圖7B的M-N的剖面圖。
如圖8至圖10所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015使用與第一電極層(第一電極)4030相同的導電膜形成，並且端子電極4016使用與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖8至圖10中例示出像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1中示出的電晶體。另外，在圖8至圖10中，雖然示出使用實施方式1所示的電晶體330的例子，但是本實施方式不侷限於此，可以適當地使用電晶體310、320、340、350、360、370、380或390等。此外，不需要必須作為電晶體4010和電晶體4011使用相同的結構。電晶體4010、電晶體4011的電特性變動被抑制，所以電晶體4010、電晶體4011在電性上穩定。因此，作為圖8至圖10所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖8示出作為顯示元件使用液晶元件的液晶顯示裝置的實例。在圖8中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層(第二電極)4031以及液 晶層4008。另外，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，並且第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，圖式標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且該柱狀間隔物用來控制液晶層4008的厚度(單元間隙)。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，也可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於含有呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec以下，並且其具有光學各向同性，所以不需要取向處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，所以可以減少製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，較佳的為1×1011Ω．cm以上，更佳的為1×1012Ω．cm以上。注意，本說明書中的固有電阻率的值為以20℃測量而得到的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在預定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳的為五分之一以下的電容的儲存電容，即可。
在本實施方式中採用的使用被高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以發揮抑制耗電量的效果。
此外，因為在本實施方式中使用的具有被高純度化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，使用上述電晶體可以在同一個基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模 式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。此外，也可以使用將像素分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯 示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)的三種顏色。例如，也可以採用RGBW(W表示白色)，或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種顏色以上。另外，也可以按每個顏色因素的點使其顯示區的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
另外，圖12A示出使用實施方式1所示的電晶體310的液晶顯示裝置中的一個像素的平面圖。另外，圖12B是沿圖12A中的線X1-X2的剖面圖。
在圖12A中，多個源極電極佈線(包括源極電極405a)以彼此平行(在圖式中向上下方向延伸)且彼此有間隔的方式配置。多個閘極佈線(包括閘極電極401)以向與源極電極佈線大致正交的方向(在圖式中向左右方向)延伸且彼此有間隔的方式設置。電容佈線408配置在與多個閘極佈線的每一個鄰近的位置，並向與閘極佈線大致平行的方向，即向與源極電極佈線大致正交的方向(在圖式中向左右方向)延伸。由源極電極佈線、電容佈線408以及閘極佈線圍繞大致矩形的空間，並且在該空間中夾著液晶層444配置有液晶顯示裝置的像素電極、公共電極。在圖式的左上的角落設置有用來驅動像素電極的電晶 體310。多個像素電極及多個電晶體被配置為矩陣狀。
圖12A和12B的液晶顯示裝置中，與電晶體310電連接的第一電極446用作像素電極，第二電極447用作公共電極。另外，也可以在第一電極446與液晶層444之間或在第二電極447與液晶層444之間設置有對準膜。此外，在圖12A和12B所示的像素的第一電極446與第二電極447不重疊的區域中，在作為對置基板的第二基板442一側設置有遮光層450(黑底)。此外，在第二基板442中，在遮光層450上設置有絕緣層455。
另外，遮光層450可以被設置在夾著液晶層444固定的一對基板的內側(液晶層444一側)，也可以被設置在基板的外側(與液晶層444相反一側)。
電晶體310包括：閘極電極401；包括第一金屬氧化物膜402以及第二金屬氧化物膜404的疊層結構的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；以及第四金屬氧化物膜409。此外，在電晶體310上形成有層間膜417。
此外，雖然未圖示，作為光源，可以使用背光燈、側光燈等。來自光源的光以從作為元件基板的第一基板441一側透射到可視一側的第二基板442的方式被照射。
此外，在圖12A和12B中，在第一基板441的外側(與液晶層444相反一側)設置偏光板443a，並且在第二基板442的外側(與液晶層444相反一側)設置偏光板443b。
在圖12A和12B所示的結構中，閘極電極401以覆蓋氧化物半導體膜403的下側的方式配置，並且遮光層450以覆蓋氧化物半導體膜403的上側的方式配置。因此，電晶體310可以採用在上側及下側可以進行遮光的結構。藉由該遮光，可以降低電晶體特性的退化。
此外，圖13A示出如下平面圖，該平面圖藉由將使用實施方式1所示的電晶體310的另一個液晶顯示裝置中的一個像素的一部分放大而得到。另外，圖13B是沿圖13A的線Y1-Y2的剖面圖。
在圖13A和13B的液晶顯示裝置的方式中，多個像素被設置為矩陣狀，並且像素具有：實施方式1所示的包括氧化物半導體膜的電晶體310；遮光層451；用作平坦化膜的層間膜417；用作像素電極的第一電極446；以及像素電極上的液晶層444。另外，雖然圖13A和13B示出使用實施方式1所示的底閘型的電晶體310的例子，但是本實施方式不侷限於此。
在圖13A和13B中，以覆蓋電晶體310的方式至少在與氧化物半導體膜403重疊的區域中設置有遮光層451(黑底)。遮光層451可以遮斷入射到電晶體310中的氧化物半導體膜403的光，因此可以防止由於氧化物半導體膜403的光敏性而導致的電晶體310的電特性變動，而使電晶體310穩定化。此外，因為遮光層451也可以防止光透出到鄰近的像素，所以可以進行更高對比度且高清晰度的顯示。因此，可以實現液晶顯示裝置的高清晰性、高可 靠性。
在液晶顯示裝置的對置基板一側還可以形成遮光層。在該情況下，可以進一步提高對比度的提高或電晶體的穩定化的效果。當在對置基板一側形成遮光層時，藉由在夾著液晶層與電晶體對應得區域的區域(至少與電晶體的半導體層重疊的區域)中，可以進一步防止從對置基板入射光所導致的電晶體的電特性變動。
遮光層451使用反射光或吸收光且具有遮光性的材料。例如，可以使用黑色的有機樹脂，將顏料類的黑色樹脂、碳黑、鈦黑等混合到感光性或非感光性的聚醯亞胺等的樹脂材料中來形成遮光層451，即可。另外，還可以使用遮光性的金屬膜，例如可以使用鉻、鉬、鎳、鈦、鈷、銅、鎢或鋁等。
對遮光層451的形成方法沒有特別的限制，根據材料採用蒸鍍法、濺射法、CVD法等的乾處理或旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷法、膠版印刷法等)等的濕處理，並按照需要進行蝕刻(乾蝕刻或濕蝕刻)來形成所希望的圖案，即可。
另外，如圖13A和13B所示，當形成遮光層作為層間膜417的一部分時，不發生遮光層與像素區域的位置對準的誤差問題，可以更精確地控制形成區域，從而可以對應微細圖案的像素。此外，藉由在第一基板441一側形成遮光層451，當為了實現高分子穩定化而對液晶層444照射光時，因為從對置基板一側照射的光不被遮光層451吸 收或遮斷，所以可以對整個液晶層444均勻地照射光。因此，可以防止因光聚合不均勻而引起的液晶取向無序、因液晶取向無序而引起的顯示不均勻等。
此外，如圖14A及14B所示，也可以在遮光層451及層間膜417上的與氧化物半導體膜403的通道形成區重疊的區域中形成使用與第一電極446同樣的層形成的導電層420。導電層420可以用作第二閘極電極。另外，圖14B是沿圖14A中的線Z1-Z2的剖面圖。
在圖13A至圖14B所示的結構中，閘極電極401以覆蓋氧化物半導體膜403的下側的方式配置，並且遮光層451以覆蓋氧化物半導體膜403的上側的方式配置。從而，作為電晶體可以採用在上側及下側進行遮光的結構。由此，可以將被照射到氧化物半導體膜403的雜散光降低到不設置遮光層時的十分之一，較佳地降低到百分之一左右。此外，藉由該遮光可以降低電晶體特性的退化。
此外，在圖14A和14B所示的結構中，藉由將導電層420設置在與氧化物半導體膜403的通道形成區重疊的位置上，在用來調查電晶體的可靠性的BT試驗中，可以進一步降低BT試驗前後的電晶體的臨界值電壓的變化量。
此外，也可以使用彩色透光樹脂層作為層間膜。圖15A及15B示出使用實施方式1所示的電晶體310並使用彩色透光樹脂層作為層間膜的液晶顯示裝置。另外，圖15B是沿圖15A的線W1-W2的剖面圖。
在圖15A和15B的液晶顯示裝置的方式中，多個像素被配置為矩陣狀，在像素中包括：包括氧化物半導體膜的電晶體310；電晶體上的層間膜452；層間膜452上的絕緣層453；絕緣層453上的用作像素電極的第一電極446；以及像素電極上的液晶層444，並且層間膜452為彩色透光樹脂層。
電晶體310包括：閘極電極401；包括第一金屬氧化物膜402以及第二金屬氧化物膜404的閘極絕緣膜；氧化物半導體膜403；源極電極405a；汲極電極405b；第三金屬氧化物膜407；以及第四金屬氧化物膜409。
在圖15A和15B的液晶顯示裝置中，使用彩色透光樹脂層作為具有使透射的可見光的強度衰減的功能的層間膜452。彩色透光樹脂層的可見光的透射率低於氧化物半導體膜403的可見光的透射率。
當將彩色透光樹脂層的著色層用於設置在電晶體310上的層間膜452時，可以使入射到電晶體310的氧化物半導體膜403的光強度衰減而不使像素的孔徑比降低，從而可以得到防止由於氧化物半導體的光感度而引起的電晶體310的電特性變動而使電晶體310穩定化的效果。另外，彩色透光樹脂層可以用作彩色濾光層。雖然當在對置基板一側設置彩色濾光層時，難以進行像素電極與形成電晶體的元件基板的位置對準而有可能導致影像品質，但是藉由將作為彩色濾光層的層間膜直接形成在元件基板一側，可以更精確地控制形成區，從而可以對應微細圖案的像素。 此外，由於將同一絕緣層用作層間膜和彩色濾光層，所以製程簡化而可以以更低成本製造液晶顯示裝置。
彩色是指黑、灰、白等的無彩色之外的顏色，並且為了將著色層用作彩色濾光片，所以使用只透射被著色的彩色的光的材料形成著色層。作為彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色、品紅色、黃色等。只透射被著色的彩色的光是指透射著色層的光在其彩色光的波長中具有峰值。
為了將彩色透光樹脂層用作著色層(彩色濾光片)，可以考慮到所含有的著色材料的濃度與光的透射率的關係，適當地控制最適合的厚度。當使用多個薄膜的疊層形成層間膜452時，只要至少一個層為彩色的透光樹脂層，就可以將該疊層用作彩色濾光片。
當根據彩色的顏色而彩色透光樹脂層的厚度不同時或者當具有起因於遮光層、電晶體的凹凸時，也可以層疊透射可見光區的波長的光(所謂的無色透明)的絕緣層，而使層間膜表面平坦化。藉由提高層間膜的平坦性，在其上形成的像素電極、公共電極的覆蓋性也得到提高，並可以使液晶層的間隙(厚度)均勻，由此可以進一步提高液晶顯示裝置的可見度而實現高影像品質化。
此外，雖然在圖12A至圖15B中未圖示，但是適當地設置對準膜、推遲板或抗反射膜等的光學薄膜等。例如，也可以使用利用偏光板及相位差板的圓偏振。
此外，作為顯示裝置所包括的顯示元件，可以應用利 用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，通常，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到含有發光性的有機化合物的層，於是，電流流過。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的微粒分散在黏合劑中的發光層，並且其發光機理是利用施主能階和受主能階的施主-受主複合型發光。薄膜型無機EL元件具有發光層被夾在介電層之間且該夾持發光層的介電層被夾在電極之間的結構，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。這裏，作為發光元件使用有機EL元件而進行說明。
為了取出發光，只要使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件。作為發光元件的發射結構，可以應用如下發射結構中的任何一種：從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構。
圖9示出作為顯示元件使用發光元件的發光裝置的例 子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，較佳的是使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511既可由一個層構成，又可由多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，較佳的是使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙 烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則可以在發光元件的發射表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是如下裝置：含有具有正電荷的第一微粒和具有負電荷的第二微粒的多個微囊被分散在溶劑或溶質中，並且，藉由對微囊施加電場，使微囊中的微粒彼此移動到相反方向，以只顯示集合在一側的微粒的顏色。另外，第一微粒或者第二微粒含有染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片、具有色素的微粒來進行彩色 顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖10示出半導體裝置的一個方式的主動矩陣型電子紙。圖10所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有球形微粒4613，球形微粒4613包括黑色區4615a、白色區4615b以及該黑色區4615a及白色區4615b的周圍的填充有液體的空洞4612，並且，球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位線。
在圖8至圖10中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：纖維增強塑 膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾持鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗法、幕式塗布法、刮刀式塗布法等。
顯示裝置藉由透射來自光源或顯示元件的光來進行顯示。因此，設置在透射光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極層4030及第二電極層4031(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化 鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳地設置驅動電路保護用的保護電路。較佳的是保護電路使用非線性元件構成。
如上所述，藉由應用在實施方式1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅將實施方式1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取物件物的資訊的影像感測器功能的半導體裝 置等。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式3
可將本說明書中公開的半導體裝置應用於多種電子裝置(還包括遊戲機)。作為電子裝置，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。對具備在上述實施方式中說明的液晶顯示裝置的電子裝置的例子進行說明。
圖11A示出筆記本個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性筆記本個人電腦。
圖11B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備作為用於操作的附屬品的觸屏筆3022。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖11C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構 成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖11C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖11C中的顯示部2707)中可以顯示影像。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電子書閱讀器2700。
此外，在圖11C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖11D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡 2807、外部連接端子2808等。此外，外殼2800具備對可攜式資訊終端進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，在圖11D中，使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置有影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖11D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，除了上述功能以外，還可以具有紅外線通信功能、電視接收功能等。
圖11E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及 電池3056等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性數碼攝像機。
圖11F示出電視裝置的一個例子。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。另外，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
310‧‧‧電晶體
400‧‧‧基板
401‧‧‧閘極電極
402‧‧‧第一金屬氧化物膜
403‧‧‧氧化物半導體膜
404‧‧‧第二金屬氧化物膜
405a‧‧‧源極電極
405b‧‧‧汲極電極
407‧‧‧第三金屬氧化物膜
409‧‧‧第四金屬氧化物膜
A、B‧‧‧剖面

Claims (4)

  1. 一種半導體裝置，包括：閘極電極；覆蓋該閘極電極且具有包括第一金屬氧化物膜及第二金屬氧化物膜的疊層結構的閘極絕緣膜；與該第二金屬氧化物膜接觸且在與該閘極電極重疊的區域中的氧化物半導體膜；在該氧化物半導體膜上且與該氧化物半導體膜接觸的第三金屬氧化物膜；以及在該第三金屬氧化物膜上且與該第三氧化物膜接觸的第四金屬氧化物膜，其中，該第一金屬氧化物膜、該第二金屬氧化物膜、該第三金屬氧化物膜和該第四金屬氧化物膜分別含有第13族元素及氧。
  2. 一種半導體裝置，包括：第一金屬氧化物膜；在該第一金屬氧化物膜上且與該第一金屬氧化物膜接觸的第二金屬氧化物膜；在該第二金屬氧化物膜上且與該第二金屬氧化物膜接觸的氧化物半導體膜；具有包括與該氧化物半導體膜接觸的第三金屬氧化物膜以及與該第三金屬氧化物膜接觸的第四金屬氧化物膜的疊層結構的閘極絕緣膜；以及在該閘極絕緣膜上且在與該氧化物半導體膜重疊的區 域中的閘極電極，其中，該第一金屬氧化物膜、該第二金屬氧化物膜、該第三金屬氧化物膜和該第四金屬氧化物膜分別含有第13族元素及氧。
  3. 一種半導體裝置，包括：第一金屬氧化物膜；在該第一金屬氧化物膜上且與該第一金屬氧化物膜接觸的第二金屬氧化物膜；在該第二金屬氧化物膜上且與該第二金屬氧化物膜接觸的氧化物半導體膜；在該氧化物半導體膜上且與該氧化物半導體膜接觸的第三金屬氧化物膜：在該第三金屬氧化物膜上且與該第三金屬氧化物膜接觸的第四金屬氧化物膜；其中，該第一金屬氧化物膜、該第二金屬氧化物膜、該第三金屬氧化物膜和該第四金屬氧化物膜分別含有第13族元素及氧。
  4. 根據申請專利範圍第1至3項中任一項之半導體裝置，其中該半導體裝置選自由膝上型個人電腦、可攜式資訊終端、電子書閱讀器、行動電話、數位相機、和電視機所組成之群之一。
TW105102505A 2010-07-02 2011-06-29 半導體裝置 TWI612672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-152342 2010-07-02
JP2010152342 2010-07-02

Publications (2)

Publication Number Publication Date
TW201616657A TW201616657A (zh) 2016-05-01
TWI612672B true TWI612672B (zh) 2018-01-21

Family

ID=45399021

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100122817A TWI529934B (zh) 2010-07-02 2011-06-29 半導體裝置
TW105102505A TWI612672B (zh) 2010-07-02 2011-06-29 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100122817A TWI529934B (zh) 2010-07-02 2011-06-29 半導體裝置

Country Status (6)

Country Link
US (2) US8878173B2 (zh)
JP (4) JP5838051B2 (zh)
KR (2) KR101995851B1 (zh)
CN (3) CN102959713B (zh)
TW (2) TWI529934B (zh)
WO (1) WO2012002292A1 (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
TWI498974B (zh) * 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR101965167B1 (ko) * 2012-05-21 2019-04-03 엘지디스플레이 주식회사 액정표시장치
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112013003041T5 (de) 2012-06-29 2015-03-12 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103579354B (zh) * 2012-07-25 2017-09-29 群康科技(深圳)有限公司 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
TWI761605B (zh) * 2012-09-14 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014188893A1 (en) 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102522133B1 (ko) 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
WO2015060203A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US9917110B2 (en) * 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置
TWI772799B (zh) * 2014-05-09 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
KR102182828B1 (ko) * 2014-08-14 2020-11-26 엘지디스플레이 주식회사 유기발광표시패널
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107210226B (zh) * 2015-02-04 2020-12-22 株式会社半导体能源研究所 半导体装置的制造方法
US9722092B2 (en) * 2015-02-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a stacked metal oxide
JP6662665B2 (ja) * 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6705810B2 (ja) * 2015-04-13 2020-06-03 株式会社半導体エネルギー研究所 半導体装置
CN105070729A (zh) * 2015-08-31 2015-11-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
WO2017175095A1 (en) * 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102642016B1 (ko) * 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法
KR102451538B1 (ko) * 2017-12-05 2022-10-07 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN110911840B (zh) * 2018-09-14 2021-06-11 群创光电股份有限公司 天线装置
KR20210081365A (ko) 2018-10-26 2021-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11491469B2 (en) * 2020-03-31 2022-11-08 Toyota Research Institute, Inc. Kirigami derived metal catalysts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
JP2010123939A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001291594A (ja) * 2000-04-07 2001-10-19 Canon Inc 導電性液晶素子
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642573B2 (en) * 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4984446B2 (ja) * 2005-07-11 2012-07-25 大日本印刷株式会社 発光層、正孔注入層の形成方法およびそれらを用いた有機発光デバイスの製造方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP4179327B2 (ja) * 2006-01-31 2008-11-12 エプソンイメージングデバイス株式会社 液晶表示パネル
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5258277B2 (ja) * 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101632179B (zh) * 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090077280A (ko) * 2008-01-10 2009-07-15 삼성전자주식회사 차광 부재용 수지 조성물 및 이를 포함하는 표시판
WO2009128961A2 (en) * 2008-01-15 2009-10-22 Stc.Unm High-frequency, thin-film liquid crystal thermal switches
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101423970B1 (ko) * 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101259727B1 (ko) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI616707B (zh) * 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20180122756A (ko) 2010-04-02 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101862808B1 (ko) 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
JP2010123939A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2018186279A (ja) 2018-11-22
TWI529934B (zh) 2016-04-11
JP2012033908A (ja) 2012-02-16
JP2016034038A (ja) 2016-03-10
CN107452630A (zh) 2017-12-08
WO2012002292A1 (en) 2012-01-05
JP5838051B2 (ja) 2015-12-24
CN102959713B (zh) 2017-05-10
KR20190077622A (ko) 2019-07-03
US20120001170A1 (en) 2012-01-05
CN107452630B (zh) 2020-11-27
JP2017103480A (ja) 2017-06-08
KR101995851B1 (ko) 2019-07-03
KR20130030296A (ko) 2013-03-26
TW201205814A (en) 2012-02-01
US9449991B2 (en) 2016-09-20
CN107195686B (zh) 2021-02-09
TW201616657A (zh) 2016-05-01
KR102220873B1 (ko) 2021-02-25
JP6532577B2 (ja) 2019-06-19
US8878173B2 (en) 2014-11-04
CN102959713A (zh) 2013-03-06
JP6360575B2 (ja) 2018-07-18
CN107195686A (zh) 2017-09-22
US20150053978A1 (en) 2015-02-26
JP6092987B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI612672B (zh) 半導體裝置
TWI627755B (zh) 半導體裝置
TWI545759B (zh) 半導體裝置
TWI580038B (zh) 半導體裝置
TWI517388B (zh) 半導體裝置
TWI588994B (zh) 半導體裝置
TWI527222B (zh) 半導體裝置及其製造方法
TWI539527B (zh) 半導體裝置的製造方法
TWI557908B (zh) 半導體裝置的製造方法
TWI651856B (zh) 半導體裝置
TWI524519B (zh) 半導體裝置
TWI600156B (zh) 半導體裝置
TWI605595B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees