TWI524519B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI524519B
TWI524519B TW100117579A TW100117579A TWI524519B TW I524519 B TWI524519 B TW I524519B TW 100117579 A TW100117579 A TW 100117579A TW 100117579 A TW100117579 A TW 100117579A TW I524519 B TWI524519 B TW I524519B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
oxide
oxide semiconductor
electrode
Prior art date
Application number
TW100117579A
Other languages
English (en)
Other versions
TW201203553A (en
Inventor
遠藤佑太
佐佐木俊成
野田耕生
佐藤瑞穗
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201203553A publication Critical patent/TW201203553A/zh
Application granted granted Critical
Publication of TWI524519B publication Critical patent/TWI524519B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置
所公開的發明關於一種半導體裝置。
本說明書中的半導體裝置指的是能藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到矚目。該電晶體被廣泛地應用於如積體電路(IC)、影像顯示裝置(顯示裝置)等電子設備。作為可以應用於電晶體的半導體薄膜，已知有矽類半導體材料。但是，作為其他材料，氧化物半導體受到矚目。
例如，已經公開了，作為電晶體的活性層使用其電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)、鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
雖然使用氧化物半導體的電晶體的工作速度比使用非晶矽的電晶體的工作速度快，且與使用多晶矽的電晶體相比更容易製造，但是，已知使用氧化物半導體的電晶體具有電特性容易變動而導致其可靠性低的問題。例如，在偏壓-熱壓力試驗(BT試驗)的前後，電晶體的閾值電壓變動。另外，在本說明書中，閾值電壓是指為了使電晶體變為“導通狀態”所需要的閘極電壓。並且，閘極電壓是指 以源極的電位為基準的與閘極電極的電位的電位差。
[專利文獻1]日本專利申請公開第2006-165528號公報
使用氧化物半導體的電晶體的由於BT試驗的閾值電壓的變動導致使用氧化物半導體的電晶體的可靠性大幅下降。因此，本發明的一個方式的目的之一為提高使用氧化物半導體的半導體裝置的可靠性。
本發明的一個方式是一種半導體裝置或半導體裝置的製造方法，其技術思想在於：在使用氧化物半導體的電晶體中，作為隔著氧化物半導體層與閘極絕緣層相對且至少與氧化物半導體層部分接觸的絕緣層，形成具有足夠的厚度的絕緣層。
“具有足夠的厚度的絕緣層”是指，明確而言，當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為1.5×10-4F/m2以下的厚度的絕緣層。
本發明的一個方式是一種半導體裝置或半導體裝置的製造方法，其技術思想在於：在頂閘極結構的使用氧化物半導體的電晶體中，作為基底絕緣層形成具有足夠的厚度的絕緣層。
藉由具備具有足夠的厚度的基底絕緣層，當換算為電容時，單位面積的電容為2×10-4F/m2以下，可以降低因半導體裝置的工作等而會產生的電荷等被俘獲到基板與基底絕緣層之間的介面的影響。該效果起因於基板與基底絕緣 層之間的介面和氧化物半導體層之間的物理距離的增加。
藉由上述降低基板與基底絕緣層之間的介面的電荷俘獲的影響，可以抑制使用氧化物半導體的電晶體的在BT試驗中閾值電壓變動等的不良現象，從而可以提高半導體裝置的可靠性。
本發明的一個方式是一種半導體裝置，包括：基板；基底絕緣層；基底絕緣層上的氧化物半導體層；電連接到氧化物半導體層的源極電極及汲極電極；與氧化物半導體層部分接觸的閘極絕緣層；以及閘極絕緣層上的閘極電極，其中基底絕緣層具有足夠的厚度。
另外，在上述結構中，基底絕緣層可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁的單層或疊層形成。另外，閘極絕緣層可以使用氧化矽、氧化鋁或氧化鉿的單層或疊層形成。另外，從降低基板與基底絕緣層之間的介面的電荷影響的觀點而言，作為基底絕緣層最好使用相對介電常數低的材料。
這裏，氧氮化矽是指在其組成上氧含量多於氮含量的物質，例如，包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽以及0原子%以上且10原子%以下的氫的物質。另外，氮氧化矽是指在其組成上氮含量多於氧含量的物質，例如，包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽以及10原子%以上且25原子%以下的氫的物質。但是，上 述範圍是使用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或氫前方散射分析(HFS：Hydrogen Forward Scattering Spectrometry)來進行測量時的範圍。此外，構成元素的含有比率的總計不超過100原子%。
另外，在上述結構中，有時包括覆蓋閘極絕緣層及閘極電極的保護絕緣層。另外，有時在氧化物半導體層的下方包括成為背閘極電極的導電層。
另外，本發明的一個方式是一種半導體裝置或半導體裝置的製造方法，其技術思想在於：在底閘極結構的使用氧化物半導體的電晶體中，作為保護絕緣層形成具有足夠的厚度的絕緣層。
藉由具備具有足夠的厚度的保護絕緣層，可以降低因半導體裝置的工作等而會產生的電荷等被俘獲到上述保護絕緣層的表面的影響。該效果起因於保護絕緣層的表面與氧化物半導體層之間的物理距離的增加。
像這樣，根據本發明的一個方式的效果起因於具有足夠的厚度的保護絕緣層。
藉由上述降低保護絕緣層表面的電荷俘獲的影響，可以抑制使用氧化物半導體的電晶體的在BT試驗中閾值電壓變動等的不良現象，從而可以提高半導體裝置的可靠性。
本發明的一個方式是一種半導體裝置，包括：基底絕緣層；基底絕緣層上的閘極電極；閘極電極上的閘極絕緣層；隔著閘極絕緣層設置在閘極電極上的氧化物半導體 層；與氧化物半導體層電連接的源極電極及汲極電極；以及源極電極及汲極電極上的與氧化物半導體層部分接觸的保護絕緣層，其中保護絕緣層具有足夠的厚度。
另外，在上述結構中，保護絕緣層可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁的單層或疊層形成。另外，閘極絕緣層可以使用氧化矽、氧化鋁或氧化鉿的單層或疊層形成。另外，從降低保護絕緣層表面的電荷的影響的觀點而言，作為保護絕緣層最好使用相對介電常數低的材料。
另外，在上述結構中，有時在氧化物半導體層的上方包括成為背閘極電極的導電層。
注意，在上述結構中，可以將由源極電極與汲極電極的最小間隔而決定的電晶體的通道長度L設定為10nm以上且10μm以下，例如設定為0.1μm至0.5μm。當然，通道長度L也可以為1μm以上。此外，也可以將通道寬度W設定為10μm以上。
根據本發明的一個方式，可以提供截止電流小，閾值電壓不均勻少且具有穩定的電特性的電晶體。
另外，根據本發明的一個方式，可以提供具有電特性優良且可靠性高的電晶體的半導體裝置。
下面，關於本發明的實施方式參照附圖給予詳細的說明。但是，本發明不侷限於以下說明，所屬技術領域的普 通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式所記載的內容。注意，當參照附圖說明發明結構之際，在不同的附圖中也共同使用相同的附圖標記來表示相同的部分。另外，也有如下情況：當表示相同的部分時使用相同的陰影線，而不特別附加附圖標記。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，其在本說明書中不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖7E對半導體裝置及半導體裝置的製造方法的一個方式進行說明。
在圖1A至圖1C中，作為本發明的一個方式的半導體裝置的例子，示出頂閘極頂接觸型電晶體151的俯視圖及截面圖。這裏，圖1A是俯視圖，圖1B及圖1C分別是對應於圖1A中的A-B截面及C-D截面的截面圖。注意，在圖1A中，為了簡潔省略電晶體151的構成要素的一部分(例如，閘極絕緣層112等)。
圖1A至圖1C所示的電晶體151包括基板100上的基底絕緣層102、氧化物半導體層106、源極電極108a、汲極電極108b、閘極絕緣層112、閘極電極114。
作為基底絕緣層102的材料可以使用氧化矽、氧氮化 矽等。另外，還可以使用上述材料與氮化矽、氮氧化矽、氧化鋁、氮化鋁或它們的混合材料等的疊層作為基底絕緣層102。例如，當作為基底絕緣層102使用氮化矽層、氮氧化矽層、氧化鋁層或氮化鋁層與氧化矽層的疊層結構時，可以防止水分從基板100等混入到電晶體151。當採用疊層結構形成基底絕緣層102時，最好作為與氧化物半導體層106接觸的一側採用氧化矽、氧氮化矽等的氧化物層。另外，基底絕緣層102用作電晶體151的基底層。另外，基底絕緣層102具有足夠的厚度。“具有足夠的厚度的絕緣層”是指當換算為電容時，具有單位面積的電容為2×10-4F/m2以下的厚度的絕緣層。
作為用於氧化物半導體層的材料，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；In-O類材料、Sn-O類材料、Zn-O類材料等。另外，還可以使上述材料含有SiO2。在此，例如，In-Ga-Zn-O類材料是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物層，對其組成比沒有特別的限制。另外，也可以包含In、Ga、Zn以外的元素。另外，作為一個例子，當使用In-Zn-O類材料時，將原子數比設定為In/Zn=0.5以上且50以下，最好為In/Zn=1以上且20以 下，更佳地為In/Zn=1.5以上且15以下。藉由將Zn的原子數比設定為上述範圍內，可以提高電晶體的場效應遷移率。這裏，化合物的原子數比最好為當In：Zn：O=X：Y：Z時，Z>1.5X+Y。
另外，作為氧化物半導體層，可以採用使用由化學式InMO3(ZnO)m(m>0)表示的材料的薄膜。這裏，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。
作為閘極絕緣層112可以採用與基底絕緣層102同樣的結構。此時，考慮到用作電晶體的閘極絕緣層的功能，也可以採用氧化鉿或氧化鋁等的相對介電常數高的材料。另外，考慮到閘極耐壓或與氧化物半導體層之間的介面狀態，也可以在氧化矽、氧氮化矽、氮化矽上層疊氧化鉿或氧化鋁等的相對介電常數高的材料。
也可以在電晶體151上還設置保護絕緣層。保護絕緣層可以使用與基底絕緣層102同樣的結構。另外，為了使源極電極108a、汲極電極108b與佈線電連接，基底絕緣層102、閘極絕緣層112等也可以形成有開口。此外，在氧化物半導體層106下方還可以具有第二閘極電極。另外，雖然最好將氧化物半導體層106加工為島狀，但是也可以不將其加工為島狀。
圖2A至圖2D示出具有與電晶體151不同的結構的電晶體的截面結構。
圖2A所示的電晶體152與電晶體151的共同之處在於： 其都具有基底絕緣層102、氧化物半導體層106、源極電極108a、汲極電極108b、閘極絕緣層112及閘極電極114。電晶體152與電晶體151的不同之處在於：氧化物半導體層106與源極電極108a、汲極電極108b連接的位置。即，在電晶體152中，在氧化物半導體層106的下部氧化物半導體層106與源極電極108a、汲極電極108b連接。其他構成要素與圖1A至圖1C的電晶體151相同。
圖2B所示的電晶體153與電晶體152的共同之處在於：其都具有基底絕緣層102、氧化物半導體層106、源極電極108a、汲極電極108b、閘極絕緣層112及閘極電極114。電晶體153與電晶體152的不同之處在於：對氧化物半導體層106的閘極電極的位置。即，在電晶體153中，在氧化物半導體層106的下部隔著閘極絕緣層112設置有閘極電極。另外，在電晶體153中，以覆蓋源極電極108a、汲極電極108b及氧化物半導體層106的方式設置保護絕緣層124。其他構成要素與圖2A電晶體152相同。
圖2C所示的電晶體154與電晶體151的共同之處在於：其都具有基底絕緣層102、氧化物半導體層106、源極電極108a、汲極電極108b、閘極絕緣層112及閘極電極114。電晶體154與電晶體151的不同之處在於：對氧化物半導體層106的閘極電極的位置。即，在電晶體154中，在氧化物半導體層106的下部隔著閘極絕緣層112設置有閘極電極。另外，在電晶體154中，以覆蓋源極電極108a、汲極電極108b及氧化物半導體層106的方式設置保護絕緣層124。其 他構成要素與圖1A至圖1C的電晶體151相同。
圖2D所示的電晶體155與電晶體151及電晶體152的共同之處在於：其都具有基底絕緣層102、閘極絕緣層112、閘極電極114、源極電極108a及汲極電極108b。電晶體155與電晶體151及電晶體152的不同之處在於：在電晶體155中，在同一平面上的氧化物半導體層中形成有通道區126、源極區122a及汲極區122b。源極區122a及汲極區122b隔著保護絕緣層124分別與源極電極108a及汲極電極108b連接。另外，在圖2D中，雖然閘極絕緣層112只設置在閘極電極114的下部，但是並不侷限於此。例如，也可以以覆蓋由通道區126、源極區122a及汲極區122b構成的氧化物半導體層的方式設置閘極絕緣層112。
下面，參照圖3A至圖3E以及圖4A至圖4E說明圖1A至圖1C所示的電晶體的製造製程的例子。
首先，使用圖3A至圖3E說明圖1A至圖1C所示的電晶體151的製造製程的一個例子。
首先，在基板100上形成基底絕緣層102(參照圖3A)。基底絕緣層102當換算為電容時，具有單位面積的電容為2×10-4F/m2以下的厚度。
儘管對基板100的材質等沒有太大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板100。另外，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體 基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板100。
此外，作為基板100，也可以使用撓性基板。當使用撓性基板時，可以直接在撓性基板上製造電晶體。另外，作為在撓性基板上設置電晶體的方法，可以舉出如下方法：作為基板100使用不具有撓性的基板，在其上形成電晶體之後，將電晶體剝離並將該電晶體轉置到撓性基板上。在這種情況下，可以在基板100與電晶體之間設置分離層。
作為基底絕緣層102的形成方法，例如可以採用電漿CVD法或濺射法等。作為基底絕緣層102的材料，使用氧化矽、氧氮化矽等即可。另外，還可以使用上述材料與氮化矽、氮氧化矽、氧化鋁、氮化鋁或它們的混合材料等的疊層作為基底絕緣層102。當採用疊層結構形成基底絕緣層102時，採用氧化矽、氧氮化矽等的氧化物層作為與氧化物半導體層106接觸的一側即可。將基底絕緣層102的總厚度設定為200nm以上，最好設定為300nm以上。因為藉由將基底絕緣層102形成為較厚，從基板100與基底絕緣層102的介面到用作通道區的氧化物半導體層的物理距離變大，所以可以降低被基板100與基底絕緣層102之間的介面俘獲的電荷的影響。
例如，使用石英(最好位合成石英)作為靶材，在如下條件下利用RF濺射法形成氧化矽：基板溫度為30℃以上且450℃以下(最好為70℃以上且200℃以下)；基板與靶 材之間的距離(T-S間距離)為20mm以上且400mm以下(最好為40mm以上且200mm以下)；壓力為0.1Pa以上且4Pa以下(最好為0.2Pa以上且1.2Pa以下)；高頻電源為0.5kW以上且12kW以下(最好為1kW以上且5kW以下)；成膜氣體中的O2/(O2+Ar)的比例設定為1%以上且100%以下(最好為6%以上且100%以下)。另外，還可以使用矽靶材代替石英(最好為合成石英)靶材。另外，作為成膜氣體使用氧或氧及氬的混合氣體。
接著，在基底絕緣層102上形成氧化物半導體層，然後對該氧化物半導體層進行加工來形成島狀氧化物半導體層106(參照圖3B)。
氧化物半導體層例如可以使用濺射法、真空蒸鍍法、脈衝雷射沉積法、CVD法等來形成。另外，氧化物半導體層的厚度最好為3nm以上且50nm以下。這是因為如下緣故：如果將氧化物半導體層的厚度設定為太厚(例如，將厚度設定為100nm以上)，則短通道效應的影響變大，尺寸小的電晶體有可能成為常開啟型。在此，“常開啟型”是指即使不對閘極電極施加電壓也有通道，而電流流過電晶體的狀態。另外，最好不使接觸大氣且連續地形成基底絕緣層102及氧化物半導體層。
例如，藉由使用In-Ga-Zn-O類氧化物靶材的濺射法形成氧化物半導體層。
作為In-Ga-Zn-O類氧化物靶材，例如可以使用具有In2O3：Ga2O3：ZnO=1：1：1[摩爾數比]的組成比的氧化物靶 材。注意，靶材的材料及組成不侷限於上述記載。例如還可以使用具有In2O3：Ga2O3：ZnO=1：1：2[摩爾數比]的組成比的氧化物靶材。
氧化物靶材的相對密度為90%以上且100%以下，最好為95%以上且99.9%以下。這是因為藉由使用相對密度高的金屬氧化物靶材，可以形成緻密的氧化物半導體層的緣故。
在稀有氣體氣圍下、氧氣圍下或稀有氣體和氧的混合氣體氣圍下等進行成膜即可。另外，為了防止在氧化物半導體層中混入氫、水、羥基或氫化物等，最好採用使用充分去除了氫、水、羥基或氫化物等的雜質的高純度氣體的氣圍。
例如，可以採用如下方法形成氧化物半導體層。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；成膜氣圍為氬和氧的混合氣圍(氧流量比率為33%)。另外，當使用脈衝DC濺射法時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度也均勻，所以是較佳的。
此時，藉由將基板溫度設定為100℃以上且450℃以下，最好設定為150℃以上且250℃以下，可以降低基底絕緣層102與氧化物半導體層之間的介面態。
另外，在利用濺射法形成氧化物半導體層106之前，也可以進行藉由引入氬氣體來產生電漿的反濺射來去除形 成表面(例如，基底絕緣層102表面)上的附著物。這裏，反濺射是指以下一種方法：通常的濺射是使離子碰撞濺射靶材，而反濺射與其相反，其藉由使離子碰撞處理表面來改變表面的性質。作為使離子碰撞處理表面的方法，有在氬氣圍下對處理表面一側施加高頻電壓來在被處理物附近產生電漿的方法等。另外，也可以使用氮、氦、氧等氣圍代替氬氣圍。
藉由在氧化物半導體層上形成所希望的形狀的掩模之後對該氧化物半導體層進行蝕刻來可以進行氧化物半導體層106的加工。上述掩模可以利用光刻等的方法形成。或者，也可以利用噴墨法等的方法形成掩模。
此外，氧化物半導體層的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合上述蝕刻使用。
然後，最好對氧化物半導體層進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體層中的過量的氫(包括水及羥基)且改善氧化物半導體層的結構。將第一熱處理的溫度設定為100℃以上且650℃以下或低於基板的應變點，最好設定為250℃以上且600℃以下。第一熱處理的氣圍為氧化性氣體氣圍下或惰性氣體氣圍下。
另外，惰性氣體氣圍是指以氮或稀有氣體為主要成分的氣圍，最好不包含水、氫等。例如，將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上 (即，雜質濃度為1ppm以下，最好為0.1ppm以下)。惰性氣體氣圍是指以惰性氣體為主要成分的氣圍，即反應性氣體為低於10ppm的氣圍。
另外，氧化性氣體是指氧、臭氧或一氧化二氮等，最好不包含水、氫等。例如，引入熱處理裝置中的氧、臭氧或一氧化二氮的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，最好為0.1ppm以下)。作為氧化性氣體氣圍，也可以將氧化性氣體和惰性氣體混合而使用，其中至少包含10ppm以上的氧化性氣體。
藉由該第一熱處理，可以降低基底絕緣層102與氧化物半導體層106之間的介面態。藉由上述介面態的降低，可以使BT試驗前後的閾值電壓變動小。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以350℃加熱1小時。在此期間，不使氧化物半導體層接觸大氣以防止水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapii Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發射的光 (電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等即使藉由熱處理也不與被處理物起反應的惰性氣體。
例如，作為第一熱處理，也可以進行如下GRTA處理，即將被處理物引入到被加熱的惰性氣體氣圍中，進行加熱幾分鐘，然後從該惰性氣體氣圍中抽出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體氣圍換為含有氧化性氣體的氣圍。這是因為如下緣故：藉由在含有氧化性氣體的氣圍中進行第一熱處理，可以填氧化物半導體層106中的氧缺陷並降低由於氧缺陷而引起的能隙中的缺陷能級。
此外，由於上述熱處理(第一熱處理)具有去除氫或水等的效果，所以可以將該熱處理也稱為脫水化處理、脫氫化處理等。該脫水化處理、脫氫化處理例如也可以在將氧化物半導體層加工為島狀之後等的時序進行。另外，上述脫水化處理及脫氫化處理不侷限於進行一次，而也可以進行多次。
另外，在此，雖然對將氧化物半導體層106加工為島狀之後進行第一熱處理的結構進行說明，但是不侷限於此，也可以在進行第一熱處理之後加工氧化物半導體層106。
接著，在基底絕緣層102及氧化物半導體層106上形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同的層形成的佈線)的導電層，並加工該導電層，從而形成源極電極108a及汲極電極108b(參照圖3C)。另外，由在此形成的源極電極108a的端部與汲極電極108b的端部的最小間隔決定電晶體的通道長度L。
作為用於源極電極108a及汲極電極108b的導電層，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬層或者以上述元素為成分的金屬氮化物層(氮化鈦層、氮化鉬層、氮化鎢層)等。此外，也可以採用在Al、Cu等的低熔點且低電阻的金屬層的下側和上側中的一方或兩者層疊Ti、Mo、W等的高熔點金屬層或者它們的金屬氮化物層(氮化鈦層、氮化鉬層、氮化鎢層)的結構。
此外，用於源極電極108a及汲極電極108b的導電層也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦(In2O3等)、氧化錫(SnO2等)、氧化鋅(ZnO等)、氧化銦氧化錫合金(In2O3-SnO2等，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO等)或在這些金屬氧化物材料中包含氧化矽的材料。
可以藉由使用抗蝕劑掩模的蝕刻來進行導電層的加工。當形成用於該蝕刻的抗蝕劑掩模時使用的曝光，最好使用紫外線、KrF雷射或ArF雷射等。
另外，當以使通道長度L短於25nm的方式進行曝光時，例如，最好使用波長極短即幾nm至幾十nm的超紫外 線(Extreme Ultraviolet)進行當形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高且景深大。從而，可以將後面形成的電晶體的通道長度L設定為短，從而可以使電路的工作速度快。
此外，也可以使用利用所謂多色調掩模形成的抗蝕劑掩模進行蝕刻。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，並且可以藉由灰化進一步改變其形狀，因此可以將其用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以實現製程的簡化。
注意，當導電膜的蝕刻時，有時氧化物半導體層106的一部分被蝕刻，氧化物半導體層106成為具有槽部(凹部)的氧化物半導體層。
然後，也可以進行使用氧、臭氧、一氧化二氮等的氣體的電漿處理，對露出的氧化物半導體層106的表面氧化，從而填氧缺陷。在進行電漿處理的情況下，最好與該電漿處理連續不接觸大氣地形成與氧化物半導體層106的一部分接觸的閘極絕緣層112。
接著，覆蓋源極電極108a及汲極電極108b且與氧化物半導體層106的一部分接觸地形成閘極絕緣層112(參照圖3D)。
閘極絕緣層112可以採用與基底絕緣層102相同的結構。但是考慮到閘極絕緣層112用作電晶體的閘極絕緣層 的情況，也可以採用氧化鉿或氧化鋁等的相對介電常數高的材料。另外，考慮到閘極耐壓或與氧化物半導體層之間的介面狀態，也可以在氧化矽、氧氮化矽、氮化矽上層疊氧化鉿、氧化鋁等的相對介電常數高的材料而使用。閘極絕緣層112的總厚度最好為1nm以上且300nm以下，更佳地為5nm以上且50nm以下。閘極絕緣層越厚，短通道效應越顯著，且閾值電壓容易向負方向漂移。另外，已知當閘極絕緣層為5nm以下時因隧道電流而發生的洩漏電流增大。
在形成閘極絕緣層112之後，最好進行第二熱處理。將第二熱處理的溫度設定為250℃以上且700℃以下，最好設定為350℃以上且600℃以下或低於基板的應變點。
第二熱處理在氧化性氣體氣圍下或惰性氣體氣圍下進行即可，但是最好在氣圍中不包含水、氫等。另外，最好將引入到熱處理裝置中的氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，最好為0.1ppm以下)。
在第二熱處理中，可以降低氧化物半導體層與閘極絕緣層112之間的介面態。另外，也可以同時減少閘極絕緣層112中的缺陷。
另外，第二熱處理的時序只要在形成閘極絕緣層112之後就沒有特別的限制。例如，也可以在形成閘極電極114之後進行第二熱處理。
然後，形成閘極電極114(參照圖3E)。閘極電極114可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材 料、它們的氮化物或以上述金屬材料為主要成分的合金材料形成。另外，閘極電極114既可以採用單層結構，又可以採用疊層結構。
藉由上述製程形成電晶體151。
接著，使用圖4A至圖4E對圖2A所示的電晶體152的製造製程的一個例子進行說明。
首先，在基板100上形成基底絕緣層102(參照圖4A)。與電晶體151同樣，基底絕緣層102當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為15×10-4F/m2以下的厚度。
接著，在基底絕緣層102上形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同的層形成的佈線)的導電層，並加工該導電層，從而形成源極電極108a及汲極電極108b(參照圖4B)。
接著，在基底絕緣層102上形成與源極電極108a及汲極電極108b連接的氧化物半導體層，並且加工該氧化物半導體層來形成島狀氧化物半導體層106(參照圖4C)。然後，也可以與電晶體151同樣地進行第一熱處理。
接著，覆蓋源極電極108a及汲極電極108b、氧化物半導體層106且與氧化物半導體層106、源極電極108a及汲極電極108b的一部分接觸地形成閘極絕緣層112(參照圖4D)。然後，也可以與電晶體151同樣地進行第二熱處理。
然後，形成閘極電極114(參照圖4E)。
藉由上述製程形成電晶體152。
另外，當電荷被俘獲到基板與基底絕緣層之間的介面時，電晶體的閾值電壓漂移。例如，當正電荷被俘獲時，電晶體的閾值電壓向負方向漂移。作為這些電荷俘獲的原因之一，可以假設陽離子(或其原因的原子)的移動及俘獲的模型。在本發明的一個方式中，藉由使用當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為1.5×10-4F/m2以下的厚度的基底絕緣層，並使從基板與基底絕緣層之間的介面的物理距離變大，可以降低由基板與基底絕緣層之間的介面造成的影響，從而可以抑制電晶體的閾值電壓的漂移。
接著，使用圖5A至圖5E對圖2B所示的電晶體153的製造製程的一個例子進行說明。
首先，在基板100上形成基底絕緣層102(參照圖5A)。
接著，在基底絕緣層102上形成閘極電極114(參照圖5B)。
接著，在閘極電極114上形成閘極絕緣層112(參照圖5C)。
接著，在閘極絕緣層112上形成源極電極108a及汲極電極108b，形成與源極電極108a及汲極電極108b連接的氧化物半導體層，並加工該氧化物半導體層來形成島狀氧化物半導體層106(參照圖5D)。然後，也可以與電晶體151同樣地進行第一熱處理。
接著，以覆蓋氧化物半導體層106、源極電極108a及汲極電極108b的方式形成保護絕緣層124(參照圖5E)。與電晶體151的基底絕緣層同樣，保護絕緣層當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為1.5×10-4F/m2以下的厚度。然後，也可以與電晶體151同樣地進行第二熱處理。
藉由上述製程形成電晶體153。
接著，使用圖6A至圖6E對圖2C所示的電晶體154的製造製程的一個例子進行說明。
首先，在基板100上形成基底絕緣層102(參照圖6A)。
接著，在基底絕緣層102上形成閘極電極114(參照圖6B)。
接著，在閘極電極114上形成閘極絕緣層112(參照圖6C)。
接著，在閘極絕緣層112上形成氧化物半導體層，並加工該氧化物半導體層來形成島狀氧化物半導體層106。然後，也可以與電晶體151同樣地進行第一熱處理。然後，以連接到氧化物半導體層106的方式形成源極電極108a及汲極電極108b(參照圖6D)。
接著，以覆蓋氧化物半導體層106、源極電極108a及汲極電極108b的方式形成保護絕緣層124(參照圖6E)。與電晶體151的基底絕緣層同樣，保護絕緣層當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為 15×10-4F/m2以下的厚度。然後，也可以與電晶體151同樣地進行第二熱處理。
藉由上述製程形成電晶體154。
使用圖7A至圖7E對圖2D所示的電晶體155的製造製程的一個例子進行說明。
首先，在基板100上形成基底絕緣層102(參照圖7A)。基底絕緣層102當換算為電容時，具有單位面積的電容為2×10-4F/m2以下，最好為1.5×10-4F/m2以下的厚度。
接著，在基底絕緣層102上形成氧化物半導體層，並加工該氧化物半導體層來形成島狀氧化物半導體層106(參照圖7B)。然後，也可以與電晶體151同樣地進行第一熱處理。
接著，形成閘極絕緣層112及閘極電極114，藉由光刻加工為相同的圖案(參照圖7C)。此時，也可以加工閘極電極114，然後以閘極電極114為掩模加工閘極絕緣層112。
接著，將閘極電極114用作掩模使氧化物半導體層106低電阻化，從而形成源極區122a及汲極區122b。不被低電阻化的閘極電極下的區域成為通道區126(參照圖7D)。作為低電阻化的方法，可以舉出氬電漿處理、氫電漿處理或氨電漿處理等。此時，由閘極電極的寬度決定電晶體的通道長度L。如此，藉由將閘極電極用作掩模進行構圖，不產生閘極電極與源極區、汲極區的重疊，不產生該區域中的寄生電容，從而可以使電晶體的工作速度快。
接著，形成保護絕緣層124，並且在與源極區122a及汲極區122b重疊的部分的保護絕緣層124中設置開口部。形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同的層形成的佈線)的導電層，並加工該導電層，從而形成源極電極108a及汲極電極108b(參照圖7E)。
藉由上述製程形成電晶體155。
如上所述，可以提供一種半導體裝置，該半導體裝置使用具有穩定的電特性的氧化物半導體。因此，可以提供可靠性高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
可以藉由使用在實施方式1中所例示的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖8A中，以圍繞設置在第一基板201上的像素部202的方式設置密封材料205，並且，使用第二基板206進行密封。在圖8A中，在第一基板201上的與由密封材料205圍繞的區域不同的區域中安裝有使用單晶半導體層或多晶半導體層形成在另行準備的基板上的掃描線驅動電路204、信 號線驅動電路203。此外，供給到另行形成的信號線驅動電路203、掃描線驅動電路204或者像素部202的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)218a、218b供給。
在圖8B和圖8C中，以圍繞設置在第一基板201上的像素部202和掃描線驅動電路204的方式設置密封材料205。此外，在像素部202和掃描線驅動電路204上設置有第二基板206。因此，像素部202、掃描線驅動電路204與顯示元件一起由第一基板201、密封材料205以及第二基板206密封。在圖8B和圖8C中，在第一基板201上的與由密封材料205圍繞的區域不同的區域中安裝有使用單晶半導體層或多晶半導體層形成在另行準備的基板上的信號線驅動電路203。在圖8B和圖8C中，供給到另行形成的信號線驅動電路203、掃描線驅動電路204或者像素部202的各種信號及電位從FPC218供給。
此外，圖8B和圖8C示出另行形成信號線驅動電路203並且將該信號線驅動電路203安裝到第一基板201的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass；玻璃覆晶封裝)方法、引線接合方法或者TAB(Tape Automated Bonding；卷帶式自動接合)方法等。圖8A是藉由COG方法安裝信 號線驅動電路203、掃描線驅動電路204的例子，圖8B是藉由COG方法安裝信號線驅動電路203的例子，而圖8C是藉由TAB方法安裝信號線驅動電路203的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1中示出一個例子的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖9至圖11說明半導體裝置的一個方式。圖9至圖11相當於圖8B的M-N的截面圖。
如圖9至圖11所示那樣，半導體裝置包括連接端子電極215及端子電極216，並且，連接端子電極215及端子電極216藉由各向異性導電層219電連接到FPC218所包括的端 子。
連接端子電極215由與第一電極層230相同的導電層形成，並且，端子電極216由與電晶體210、電晶體211的源極電極及汲極電極相同的導電層形成。
此外，設置在第一基板201上的像素部202、掃描線驅動電路204包括多個電晶體，並且，在圖9至圖11中例示像素部202所包括的電晶體210、掃描線驅動電路204所包括的電晶體211。
在本實施方式中，作為電晶體210、電晶體211，可以應用在實施方式1中示出的電晶體。電晶體210及電晶體211的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖9至圖11所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部202中的電晶體210電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖9示出作為顯示元件使用液晶元件的液晶顯示裝置的實例。在圖9中，作為顯示元件的液晶元件213包括第一電極層230、第二電極層231以及液晶層208。注意，以夾持液晶層208的方式設置有用作對準層的絕緣層232、233。第二電極層231設置在第二基板206一側，並且，第一電極層230和第二電極層231夾著液晶層208而層疊。
此外，間隔物235為藉由對絕緣層選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層208的厚度 (單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不需要對準層的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準層而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，最好為1×1011Ω．cm以上，更佳地為1×1012Ω．cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的存儲電容器的大小。藉由使用具有高純度的氧化物半導體層的電晶體，設置具有各像素中的液晶電容的三分之一以下，最好為五分之一以下的電容的大小的存儲電容器， 就足夠了。
在本實施方式中使用的具有高純度化的氧化物半導體層的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效果。
此外，在本實施方式中使用的具有高純度化的氧化物半導體層的電晶體可以得到高的電場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高圖像品質的圖像。此外，因為可以使用上述電晶體在同一個基板上分別製造驅動電路部或像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(AntiFerroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直 配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色、青色、品紅色等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本實施方式 不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用EL元件的發光元件。利用EL元件的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒分散在黏合劑中，並且其發光機理是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。注意，這裏使用有機EL元件作為發光元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一 側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖10示出作為顯示元件使用發光元件的發光裝置的實例。作為顯示元件的發光元件243電連接到設置在像素部202中的電晶體210。注意，發光元件243的結構是由第一電極層230、電致發光層241、第二電極層231構成的疊層結構，但是，不侷限於該結構。根據從發光元件243取出的光的方向等，可以適當地改變發光元件243的結構。
分隔壁240使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層230上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層241既可以使用一個層構成，又可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件243中，也可以在第二電極層231及分隔壁240上形成保護層。作為保護層，可以形成氮化矽層、氮氧化矽層、DLC層(Diamond Like Carbon層)、氧化鋁層以及氮化鋁層等。此外，在由第一基板201、第二基板206以及密封材料205密封的空間中設置有填充材料244並被密封。如此，為了不暴露於外氣，最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料244，除了氮或氬等惰性氣體以外，還 可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置防反射層。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的微粒彼此移動到相對方向，以只顯示集合在一方側的微粒的顏色的裝置。注意，第一微粒或者第二微粒包括染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖11示出半導體裝置的一個方式的有源矩陣型電子紙。圖11所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體210的第一電極層230與設置在第二基板206上的第二電極層231之間設置有具有黑色區域255a及白色區域255b並且在該黑色區域255a及白色區域255b的周圍包括填充有液體的空洞252的球形粒子253，並且，球形粒子253的周圍填充有樹脂等填充材料254。第二電極層231相當於公共電極(相對電極)。第二電極層231電連接到公共電位元線。
注意，在圖9至圖11中，作為第一基板201、第二基板 206，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄膜。
絕緣層221可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣層。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，藉由層疊多個由這些材料形成的絕緣層，來形成絕緣層221。
對絕緣層221的形成方法沒有特別的限制，可以根據其材料利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式塗布機、刮刀式塗布機等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣層、導電層等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層230及第二電極層231(也稱為像素電極層、公共電極層、相對電極層等)，根據取出光的方向、設置電極層的地方以及電極層 的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層230、第二電極層231，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下顯示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層230、第二電極層231可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層230、第二電極層231可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以最好設置驅動電路保護用保護電路。保護電路最好使用非線性元件構成。
如上所述，藉由應用在實施方式1中所例示的電晶體，可以提供可靠性高的半導體裝置。另外，實施方式1所例示的電晶體不但可以應用於上述具有顯示功能的半導體裝置，而且可以應用於具有各種各樣的功能的半導體裝 置，諸如安裝在電源電路中的功率器件、LSI等的半導體積體電路、具有讀取物件物的資訊的圖像感測器功能的半導體裝置等。
如上所述，本實施方式所示的結構或方法等可以與其他實施方式所示的結構或方法等適當地組合而使用。
實施方式3
本說明的一個方式的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述實施方式中說明的半導體裝置的電子設備的例子進行說明。
圖12A示出筆記本個人電腦，由主體301、框體302、顯示部303以及鍵盤304等構成。藉由應用實施方式1或2中所示的半導體裝置，可以提供高可靠性筆記本個人電腦。
圖12B示出可攜式資訊終端(PDA)，在主體311中設置有顯示部313、外部介面315以及操作按鈕314等。另外，作為操作用附屬部件，有觸屏筆312。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖12C示出電子書閱讀器的一個例子。例如，電子書 閱讀器320由兩個框體，即框體321及框體322構成。框體321及框體322由軸部325形成為一體，且可以以該軸部325為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體321組裝有顯示部323，而框體322組裝有顯示部324。顯示部323及顯示部324的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖12C中的顯示部323)中可以顯示文章，而在左邊的顯示部(圖12C中的顯示部324)中可以顯示圖像。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電子書閱讀器320。
此外，在圖12C中示出框體321具備操作部等的例子。例如，在框體321中具備電源326、操作鍵327、揚聲器328等。利用操作鍵327可以翻頁。另外，也可以與框體的顯示部在相同的面上設置鍵盤、定位裝置等。另外，也可以在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等。再者，電子書閱讀器320也可以具有電子詞典的功能。
此外，電子書閱讀器320也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖12D示出行動電話，由框體330及框體331的兩個框體構成。框體331具備顯示面板332、揚聲器333、麥克風 334、定位裝置336、影像拍攝裝置用透鏡337、外部連接端子338等。此外，框體330具備對可攜式資訊終端進行充電的太陽能電池單元340、外部儲存槽341等。另外，在框體331內組裝有天線。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板332具備觸摸屏，圖12D使用虛線示出作為映射被顯示出來的多個操作鍵335。另外，還安裝有用來將由太陽能電池單元340輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板332根據使用方式適當地改變顯示的方向。另外，由於與顯示面板332在同一面上設置影像拍攝裝置用透鏡337，所以可以實現可視電話。揚聲器333及麥克風334不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，框體330和框體331滑動而可以處於如圖12D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子338可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽341中，可以對應於更大量資料的保存及移動。
另外，除了上述功能以外還可以具有紅外線通信功能、電視接收功能。
圖12E示出數碼攝像機，其由主體351、顯示部A 357、取景器353、操作開關354、顯示部B 355以及電池 356等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性數碼攝像機。
圖12F示出電視裝置的一個例子。在電視裝置360中，框體361組裝有顯示部363。利用顯示部363可以顯示映射。此外，在此示出利用支架365支撐框體361的結構。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電視裝置360。
可以藉由利用框體361所具備的操作開關或另行提供的遙控操作機進行電視裝置360的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置360採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
如上所述，本實施方式所示的結構或方法等可以與其他實施方式所示的結構或方法等適當地組合而使用。
實施例1
在本實施例中，對使用本發明的一個方式來製造的電晶體進行說明。
圖13示出本實施例中的電晶體的結構。
圖13所示的電晶體510包括：設置在基板500上的基底 絕緣層502；氧化物半導體層506；源極電極508a及汲極電極508b；設置在源極電極508a及汲極電極508b上的閘極絕緣層512；設置在閘極絕緣層512上的閘極電極514；設置在閘極電極514上的保護絕緣層516；以及隔著保護絕緣層516分別電連接到源極電極508a及汲極電極508b的源極佈線518a及汲極電極佈線518b。
在本實施例中，作為基板500使用厚度為0.7mm的玻璃基板，作為基底絕緣層502形成厚度為300nm的氧化矽層，作為氧化物半導體層506形成厚度為30nm的In-Ga-Zn-O類非單晶層，作為源極電極508a及汲極電極508b形成厚度為100nm的鎢層，作為閘極絕緣層512形成厚度為20nm的氧氮化矽層，作為閘極電極514分別層疊厚度為30nm的氮化鉭層及厚度為370nm的鎢層，作為保護絕緣層516形成厚度為300nm的氧化矽膜，作為源極佈線518a及汲極電極佈線518b分別層疊厚度為50nm的鈦層、厚度為100nm的鋁層及厚度為5nm的鈦層。
在本實施例的電晶體中，為了降低閾值電壓的變動及BT試驗前後的閾值電壓的變動，作為基底絕緣層502使用厚度為300nm的氧化矽層。當利用電極夾持在本實施例中形成的厚度為300nm的氧化矽層並測定電容時，單位面積的電容為1.3×10-4F/m2。
以下示出氧化矽層的其他形成條件。
‧成膜法：RF濺射法
‧靶材：合成石英靶材
‧成膜氣體：Ar(25sccm)，O2(25sccm)
‧功率：1.5kW(13.56MHz)
‧壓力：0.4Pa
‧T-S間距離：60mm
‧基板溫度：100℃
以下示出本實施例的電晶體中的氧化物半導體層506的形成條件。
‧成膜法：DC濺射法
‧靶材：In-Ga-Zn-O(In2O3：Ga2O3：ZnO=1：1：2[摩爾數比])靶材
‧成膜氣體：Ar(30sccm)，O2(15sccm)
‧功率：0.5kW(DC)
‧壓力：0.4Pa
‧T-S間距離：60mm
‧基板溫度：200℃
在形成氧化物半導體層506之後，使用電阻加熱爐在氮氣圍下以350℃進行1小時的熱處理。
圖14示出本實施例的電晶體中的漏電流(Ids)-閘極電壓(Vgs)測定結果。在基板面內的25點進行測定，而在圖14中其被重疊地示出。通道長度L為2μm，通道寬度W為50μm。另外，將電晶體的源極電極和汲極電極之間的電壓Vds設定為3V。
由圖14可知本實施例的電晶體在基板面內沒有不均勻性。25點的平均的閾值電壓為0.27V。
接著，對本實施例中的BT試驗進行說明。進行BT試驗的電晶體的通道長度L為3μm，通道寬度W為50μm。在本實施例中，首先將基板溫度設定為25℃，將源極電極和汲極電極的電壓Vds設定為3V，進行電晶體的Ids-Vgs測定。
接著，將基板台溫度設定為150℃，將電晶體的源極電極設定為0V，將汲極電極設定為0.1V。接下來，以施加到閘極絕緣層的電場強度為2MV/cm的方式將負電壓施加到閘極電極，並保持上述狀態1小時。然後，將閘極電極的電壓設定為0V。之後，將基板溫度設定為25℃，將源極電極和汲極電極的電壓Vds設定為3V，進行電晶體的Ids-Vgs測定。圖15A示出BT試驗前後的Ids-Vgs測定結果。
在圖15A中，細線522表示BT試驗前的電晶體的Ids-Vgs測定結果，粗線524表示BT試驗後的電晶體的Ids-Vgs測定結果。可知與BT試驗前相比，BT試驗後的閾值電壓向負方向變動0.07V。
與此同樣，替換測定的電晶體，將基板溫度設定為25℃，將源極電極和汲極電極的電壓Vds設定為3V，進行電晶體的Ids-Vgs測定。電晶體的通道長度L為3μm，通道寬度W為50μm。
接著，將基板台溫度設定為150℃，將電晶體的源極電極設定為0V，將汲極電極設定為0.1V。接下來，以施加到閘極絕緣層的電場強度為2MV/cm的方式將正電壓施加到閘極電極，並保持上述狀態1小時。然後，將閘極電極 的電壓設定為0v。之後，將基板溫度設定為25℃，將源極電極和汲極電極的電壓Vds設定為3V，進行電晶體的Ids-Vgs測定。圖15B示出BT試驗前後的Ids-Vgs測定結果。
在圖15B中，細線532表示BT試驗前的電晶體的Ids-Vgs測定結果，粗線534表示BT試驗後的電晶體的Ids-Vgs測定結果。可知與BT試驗前相比，BT試驗後的閾值電壓向正方向變動0.19V。
如上所述，可知在本實施例的電晶體中基板面內的閾值電壓的不均勻性小且BT試驗前後的閾值電壓的變動小。
100‧‧‧基板
102‧‧‧絕緣層
106‧‧‧氧化物半導體層
108a‧‧‧源極電極
108b‧‧‧汲極電極
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
122a‧‧‧源極區
122b‧‧‧汲極區
124‧‧‧保護絕緣層
126‧‧‧通道區
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
201‧‧‧第一基板
202‧‧‧像素部
203‧‧‧信號線驅動電路
204‧‧‧掃描線驅動電路
205‧‧‧密封材料
206‧‧‧第二基板
208‧‧‧液晶層
210‧‧‧電晶體
211‧‧‧電晶體
213‧‧‧液晶元件
215‧‧‧連接端子電極
216‧‧‧端子電極
218‧‧‧FPC
218a‧‧‧FPC
218b‧‧‧FPC
219‧‧‧各向異性導電層
221‧‧‧絕緣層
230‧‧‧第一電極層
231‧‧‧第二電極層
232‧‧‧絕緣層
233‧‧‧絕緣層
235‧‧‧間隔物
240‧‧‧分隔壁
241‧‧‧電致發光層
243‧‧‧發光元件
244‧‧‧填充材料
252‧‧‧空洞
253‧‧‧球形粒子
254‧‧‧填充材料
255a‧‧‧黑色區域
255b‧‧‧白色區域
301‧‧‧主體
302‧‧‧框體
303‧‧‧顯示部
304‧‧‧鍵盤
311‧‧‧主體
312‧‧‧觸屏筆
313‧‧‧顯示部
314‧‧‧操作按鈕
315‧‧‧外部介面
320‧‧‧電子書閱讀器
321‧‧‧框體
322‧‧‧框體
323‧‧‧顯示部
324‧‧‧顯示部
325‧‧‧軸部
326‧‧‧電源
327‧‧‧操作鍵
328‧‧‧揚聲器
330‧‧‧框體
331‧‧‧框體
332‧‧‧顯示面板
333‧‧‧揚聲器
334‧‧‧麥克風
335‧‧‧操作鍵
336‧‧‧定位裝置
337‧‧‧影像拍攝裝置用透鏡
338‧‧‧外部連接端子
340‧‧‧太陽能電池單元
341‧‧‧外部儲存槽
351‧‧‧主體
353‧‧‧取景器
354‧‧‧操作開關
355‧‧‧顯示部B
356‧‧‧電池
357‧‧‧顯示部A
360‧‧‧電視裝置
361‧‧‧框體
363‧‧‧顯示部
365‧‧‧支架
500‧‧‧基板
502‧‧‧絕緣層
506‧‧‧氧化物半導體層
508a‧‧‧源極電極
508b‧‧‧汲極電極
510‧‧‧電晶體
512‧‧‧閘極絕緣層
514‧‧‧閘極電極
516‧‧‧保護絕緣層
518a‧‧‧源極佈線
518b‧‧‧汲極電極佈線
522‧‧‧細線
524‧‧‧粗線
532‧‧‧細線
534‧‧‧粗線
在附圖中：圖1A至圖1C是示出本發明的一個方式的半導體裝置的一個例子的俯視圖及截面圖；圖2A至圖2D是示出本發明的一個方式的半導體裝置的一個例子的截面圖；圖3A至圖3E是示出本發明的一個方式的半導體裝置的製造製程的一個例子的截面圖；圖4A至圖4E是示出本發明的一個方式的半導體裝置的製造製程的一個例子的截面圖；圖5A至圖5E是示出本發明的一個方式的半導體裝置的製造製程的一個例子的截面圖；圖6A至圖6E是示出本發明的一個方式的半導體裝置的製造製程的一個例子的截面圖； 圖7A至圖7E是示出本發明的一個方式的半導體裝置的製造製程的一個例子的截面圖；圖8A至圖8C是說明本發明的一個方式的半導體裝置的一個方式的圖；圖9是說明本發明的一個方式的半導體裝置的一個方式的截面圖；圖10是說明本發明的一個方式的半導體裝置的一個方式的截面圖；圖11是說明本發明的一個方式的半導體裝置的一個方式的截面圖；圖12A至圖12F是示出作為本發明的一個方式的半導體裝置的電子設備的圖；圖13是說明本發明的一個方式的半導體裝置的一個例子的截面圖；圖14是說明使用本發明的一個方式製造的半導體裝置的圖；圖15A和圖15B是說明使用本發明的一個方式製造的半導體裝置的圖。
100‧‧‧基板
102‧‧‧絕緣層
106‧‧‧氧化物半導體層
108a‧‧‧源極電極
108b‧‧‧汲極電極
112‧‧‧閘極絕緣層
114‧‧‧閘極電極
151‧‧‧電晶體

Claims (15)

  1. 一種半導體裝置，包括：基板；閘極電極；氧化物半導體層；與該氧化物半導體層電連接的源極電極及汲極電極；形成在該閘極電極與該氧化物半導體層之間的閘極絕緣層；以及隔著該氧化物半導體層與該閘極絕緣層相對且與該氧化物半導體層接觸的絕緣層，其中，該絕緣層具有當換算為電容時，單位面積的電容為低於或等於2×10-4F/m2的厚度，其中，該閘極絕緣層具有第一層及第二層的層疊結構，其中，該第一層是氧化矽層、氮化矽層或氧氮化矽層，且該第二層是氧化鉿層或氧化鋁層，其中，該絕緣層的厚度為200nm以上，其中，該絕緣層包含氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層和氮化鋁層中的至少一者。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該絕緣層包括多個層，並且與該氧化物半導體層接觸的該多個層中的一個是氧化物層。
  3. 一種半導體裝置，包括：基板； 該基板上的絕緣層；在該絕緣層上且與其接觸的氧化物半導體層；該絕緣層上的源極電極及汲極電極，其中該源極電極及該汲極電極與該氧化物半導體層電連接；該氧化物半導體層、該源極電極及該汲極電極上的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，該絕緣層具有當換算為電容時，單位面積的電容為低於或等於2×10-4F/m2的厚度，其中，該閘極絕緣層具有第一層及第二層的層疊結構，其中，該第一層是氧化矽層、氮化矽層或氧氮化矽層，且該第二層是氧化鉿層或氧化鋁層，其中，該絕緣層的厚度為200nm以上，其中，該絕緣層包含氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層和氮化鋁層中的至少一者。
  4. 根據申請專利範圍第3項之半導體裝置，其中，該絕緣層包括多個層，並且與該氧化物半導體層接觸的該多個層中的一個是氧化物層。
  5. 根據申請專利範圍第3項之半導體裝置，其中，在該閘極絕緣層與該氧化物半導體層之間形成該源極電極及該汲極電極。
  6. 根據申請專利範圍第3項之半導體裝置，其中，在該絕緣層與該氧化物半導體層之間形成該源極電極及該汲 極電極。
  7. 一種包括根據申請專利範圍第3項之半導體裝置的電子設備。
  8. 一種半導體裝置，包括：基板；該基板上的閘極電極；該閘極電極上的閘極絕緣層；該閘極絕緣層上的氧化物半導體層；該閘極絕緣層上的源極電極及汲極電極，其中該源極電極及該汲極電極與該氧化物半導體層電連接；以及在該氧化物半導體層上且與其接觸的絕緣層；其中該絕緣層具有當換算為電容時，單位面積的電容為低於或等於2×10-4F/m2的厚度，其中，該閘極絕緣層具有第一層及第二層的層疊結構，其中，該第一層是氧化矽層、氮化矽層或氧氮化矽層，且該第二層是氧化鉿層或氧化鋁層，其中，該絕緣層的厚度為200nm以上，其中，該絕緣層包含氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層和氮化鋁層中的至少一者。
  9. 根據申請專利範圍第8項之半導體裝置，其中，該絕緣層包括多個層，並且與該氧化物半導體層接觸的該多個層中的一個是氧化物層。
  10. 根據申請專利範圍第8項之半導體裝置，其中，在 該氧化物半導體層與該絕緣層之間形成該源極電極及該汲極電極。
  11. 根據申請專利範圍第8項之半導體裝置，其中，在該閘極絕緣層與該氧化物半導體層之間形成該源極電極及該汲極電極。
  12. 一種包括根據申請專利範圍第8項之半導體裝置的電子設備。
  13. 一種半導體裝置，包括：基板；該基板上的絕緣層；在該絕緣層上且與其接觸的氧化物半導體層，其中該氧化物半導體層包括源極區、汲極區及通道區，在該源極區和該汲極區中的該氧化物半導體層的電阻是被降低的；該氧化物半導體層上的閘極絕緣層；該閘極絕緣層上的閘極電極；該氧化物半導體層和該閘極電極上的保護絕緣層；以及藉由該保護絕緣層與該氧化物半導體層電連接的源極電極及汲極電極，其中該絕緣層具有當換算為電容時，單位面積的電容為低於或等於2×10-4F/m2的厚度，其中，該閘極絕緣層具有第一層及第二層的層疊結構，其中，該第一層是氧化矽層、氮化矽層或氧氮化矽 層，且該第二層是氧化鉿層或氧化鋁層，其中，該絕緣層的厚度為200nm以上，其中，該絕緣層包含氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層和氮化鋁層中的至少一者。
  14. 根據申請專利範圍第13項之半導體裝置，其中，該絕緣層包括多個層，並且與該氧化物半導體層接觸的該多個層中的一個是氧化物層。
  15. 一種包括根據申請專利範圍第13項之半導體裝置的電子設備。
TW100117579A 2010-05-21 2011-05-19 半導體裝置 TWI524519B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117743 2010-05-21

Publications (2)

Publication Number Publication Date
TW201203553A TW201203553A (en) 2012-01-16
TWI524519B true TWI524519B (zh) 2016-03-01

Family

ID=44971757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100117579A TWI524519B (zh) 2010-05-21 2011-05-19 半導體裝置

Country Status (4)

Country Link
US (2) US20110284847A1 (zh)
JP (5) JP5797932B2 (zh)
TW (1) TWI524519B (zh)
WO (1) WO2011145633A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US8941113B2 (en) * 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP2014192264A (ja) * 2013-03-26 2014-10-06 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
JPWO2019106896A1 (ja) * 2017-11-28 2020-11-19 Ａｇｃ株式会社 薄膜トランジスタ
CN113711378A (zh) * 2019-04-25 2021-11-26 Ａｇｃ株式会社 纳米粒子的集合体、纳米粒子的分散液、油墨、薄膜、有机发光二极管和纳米粒子的集合体的制造方法

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56116627A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3299871B2 (ja) 1995-10-11 2002-07-08 シャープ株式会社 液晶表示装置およびその製造方法
JPH09172182A (ja) * 1995-12-18 1997-06-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
JP4450900B2 (ja) * 1998-10-06 2010-04-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000275678A (ja) * 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP2004327649A (ja) * 2003-04-24 2004-11-18 Nec Corp 半導体装置、薄膜トランジスタおよび半導体装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005057238A (ja) * 2003-07-22 2005-03-03 Seiko Epson Corp 電子デバイスの製造方法、半導体装置の製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7393761B2 (en) 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006324368A (ja) * 2005-05-18 2006-11-30 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010073733A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp トランジスタ基板及び有機エレクトロルミネッセンス表示装置
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5515266B2 (ja) * 2008-09-30 2014-06-11 大日本印刷株式会社 ディスプレイ用薄膜トランジスタ基板及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010093172A (ja) * 2008-10-10 2010-04-22 Fujifilm Corp 封止デバイス
KR101612147B1 (ko) 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5732740B2 (ja) * 2009-09-30 2015-06-10 大日本印刷株式会社 フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス
KR101728573B1 (ko) 2009-09-30 2017-04-19 다이니폰 인사츠 가부시키가이샤 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
JP5448960B2 (ja) * 2010-03-23 2014-03-19 富士フイルム株式会社 薄膜トランジスタ基板並びにそれを備えた表示装置及び電磁波センサ
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2011145633A1 (en) 2011-11-24
US20110284847A1 (en) 2011-11-24
JP2012009835A (ja) 2012-01-12
JP2020014010A (ja) 2020-01-23
TW201203553A (en) 2012-01-16
JP6125581B2 (ja) 2017-05-10
JP2017135404A (ja) 2017-08-03
JP2019004185A (ja) 2019-01-10
US9577108B2 (en) 2017-02-21
JP6595685B2 (ja) 2019-10-23
JP2016021579A (ja) 2016-02-04
JP5797932B2 (ja) 2015-10-21
US20140252347A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP6510707B2 (ja) 半導体装置の作製方法
TWI588994B (zh) 半導體裝置
TWI535010B (zh) 半導體裝置及其製造方法
JP6595685B2 (ja) トランジスタ
TWI517388B (zh) 半導體裝置
TWI524431B (zh) 半導體裝置及其製造方法
TWI555205B (zh) 半導體裝置及半導體裝置的製造方法
JP6373333B2 (ja) 半導体装置
TW201701483A (zh) 半導體裝置及其製造方法
TWI651856B (zh) 半導體裝置
TWI538205B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees