KR101728573B1 - 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 - Google Patents

플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101728573B1
KR101728573B1 KR1020127008051A KR20127008051A KR101728573B1 KR 101728573 B1 KR101728573 B1 KR 101728573B1 KR 1020127008051 A KR1020127008051 A KR 1020127008051A KR 20127008051 A KR20127008051 A KR 20127008051A KR 101728573 B1 KR101728573 B1 KR 101728573B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
layer
polyimide
film element
Prior art date
Application number
KR1020127008051A
Other languages
English (en)
Other versions
KR20120100897A (ko
Inventor
？지 후꾸다
šœ지 후꾸다
가쯔야 사까요리
게이따 아리하라
고지 이찌무라
게이 아마가이
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010090950A external-priority patent/JP5732740B2/ja
Priority claimed from JP2010090949A external-priority patent/JP2011222779A/ja
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Priority claimed from PCT/JP2010/066912 external-priority patent/WO2011040440A1/ja
Publication of KR20120100897A publication Critical patent/KR20120100897A/ko
Application granted granted Critical
Publication of KR101728573B1 publication Critical patent/KR101728573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은, 금속층과 폴리이미드층이 적층된 가요성을 갖는 기판 위에 TFT를 제작했을 때에, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 열화를 억제할 수 있어, TFT의 박리나 균열을 억제할 수 있는 플렉시블 디바이스용 기판을 제공하는 것을 제1 목적으로 한다. 본 발명은, 금속박(2)과, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층(3)과, 상기 평탄화층(3) 위에 형성되고 무기 화합물을 포함하는 밀착층(4)을 갖는 것을 특징으로 하는 플렉시블 디바이스용 기판을 제공한다.

Description

플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 {SUBSTRATE FOR FLEXIBLE DEVICE, THIN FILM TRANSISTOR SUBSTRATE FOR FLEXIBLE DEVICE, FLEXIBLE DEVICE, SUBSTRATE FOR THIN FILM ELEMENT, THIN FILM ELEMENT, THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING SUBSTRATE FOR THIN FILM ELEMENT, METHOD FOR MANUFACTURING THIN FILM ELEMENT, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR}
본 발명은, 유기 일렉트로 루미네센스 표시 장치나 전자 페이퍼 등에 사용되는 가요성을 갖는 기판에 관한 것이다.
또한, 본 발명은 박막 트랜지스터, 박막 태양 전지, 일렉트로 루미네센스 소자 등의 박막 소자에 사용되는, 금속 기재 위에 폴리이미드를 포함하는 절연층이 형성된 박막 소자용 기판 및 그의 제조 방법에 관한 것이다.
금속층과 폴리이미드층이 적층된 가요성을 갖는 기판의 제조 방법으로서는, 예를 들어 금속박과 폴리이미드 필름을 접착제를 개재하여 접합하는 방법, 금속박과 폴리이미드 필름을 가열 압착하는 방법, 폴리이미드 필름 위에 금속을 증착하는 방법, 금속박 위에 폴리이미드 용액 또는 폴리이미드의 전구체를 도포하는 방법이 알려져 있다.
또한, 플라스틱 필름 위에 박막 트랜지스터(이하, TFT라고 칭하는 경우가 있음)를 제작한 경우에, 플라스틱 필름으로부터의 TFT의 박리를 방지하기 위해서, 플라스틱 필름 위에 무기 재료로 이루어지는 막을 설치하는 것이 제안되어 있다(예를 들어 특허 문헌 1 및 특허 문헌 2 참조).
금속층과 폴리이미드층이 적층된 가요성을 갖는 기판의 제조 방법에 있어서, 금속박을 사용하는 방법의 경우, 예를 들어 금속박이 압연박인 경우에는 표면에 압연 줄무늬(streak)에 의한 요철이 존재하고, 금속박이 전해박인 경우에도 표면에 요철이 존재하므로, 가요성을 갖는 기판 위에 TFT를 제작했을 때는 TFT의 전기적 성능이 저하된다고 하는 문제가 있다. 또한, 폴리이미드 필름을 사용하는 방법의 경우, 폴리이미드 필름에는 통상, 내 블로킹성을 향상시키는 것을 목적으로 하여 입자가 함유되어 있으므로, 표면에 요철이 존재하고, 마찬가지로 가요성을 갖는 기판 위에 TFT를 제작했을 때는 TFT의 전기적 성능이 저하된다고 하는 문제가 있다.
따라서 표면 평활성이 양호한 폴리이미드층이 요망되고 있다.
그러나 표면 평활성이 양호한 폴리이미드층을 얻게 되었다고 해도, 폴리이미드는 흡습성이 비교적 높으므로, 가요성을 갖는 기판 위에 TFT를 제작하는 과정에 있어서, 수분에 의해 폴리이미드층의 치수가 변화됨으로써, TFT에 균열이나 박리가 발생한다고 하는 문제가 있다. 또한, 수분뿐만 아니라 열에 의해서도 폴리이미드층의 치수가 변화되고, 마찬가지로 TFT의 균열이나 박리라는 문제가 발생한다.
그런데 고분자 재료는, 가공이 용이하고 경량인 점 등의 특성으로 신변의 다양한 제품에 사용되고 있다. 1955년에 미국 듀퐁사에서 개발된 폴리이미드는, 내열성이 우수하므로 항공우주 분야 등에의 적용이 검토되는 등, 개발이 진행되어 왔다. 이후, 많은 연구자에 의해 상세한 검토가 이루어져, 내열성, 치수 안정성, 절연 특성 등의 성능이 유기물 중에서도 톱클래스의 성능을 나타내는 것이 명확해져, 항공우주 분야에 머물지 않고, 전자 부품의 절연 재료 등에의 적용이 진행되었다. 현재는 반도체 소자 중의 칩 코팅막이나, 플렉시블 프린트 배선판의 기재 등으로서 활발히 이용되고 있다.
폴리이미드는, 주로 디아민과 산 이무수물로 합성되는 고분자이다. 디아민과 산 이무수물을 용액 중에서 반응시킴으로써, 폴리이미드의 전구체인 폴리아미드산(폴리아믹산)이 되고, 그 후 탈수 폐환 반응을 거쳐서 폴리이미드가 된다. 일반적으로, 폴리이미드는 용매에의 용해성이 부족하여 가공이 곤란하므로, 전구체의 상태에서 원하는 형상으로 하고, 그 후 가열을 행함으로써 폴리이미드로 하는 경우가 많다. 폴리이미드 전구체는 열이나 물에 대하여 불안정한 경우가 많아, 냉동 보존이 필요한 경우가 있는 등, 보존 안정성이 떨어지는 경향이 있다. 이 점을 고려하여, 분자 구조에 용해성이 우수한 골격을 도입하거나, 혹은 분자량을 작게 하는 등에 의해, 폴리이미드로 한 후에 용매에 용해해서 성형 또는 도포할 수 있도록 개량이 실시된 폴리이미드도 개발되었지만, 이것을 사용할 경우에는 폴리이미드 전구체를 사용하는 방식에 비해 내열성, 내약품성, 선열 팽창 계수, 흡습 팽창 계수 등의 막 물성 등이 떨어지는 경향이 있다. 그로 인해, 목적에 따라서 폴리이미드 전구체를 사용하는 방식과 용매 용해성 폴리이미드를 사용하는 방식이 구분지어 사용되고 있다.
폴리이미드막은, 용매 용해성 폴리이미드를 사용한 경우에는, 폴리이미드 수지 조성물을 기판 위에 도포하고 열처리해서 용매를 증발시킴으로써 형성되고, 폴리이미드 전구체를 사용한 경우에는, 폴리이미드 수지 조성물을 기판 위에 도포하고 열처리해서 용매를 증발시킨 후, 다시 가열해서 이미드화 가열 환화시킴으로써 형성된다. 이 경우, 폴리이미드 수지 조성물을 도포할 때에, 기재에 대한 습윤성이 나쁘면, 기재 위에 균일하게 도포하는 것이 곤란해져, 제막 후 표면의 평탄성에 문제가 발생하는 동시에, 그 영향이 현저해지면 튐이나 거품이 일어나, 막 중에 핀 홀이 형성되어 버리거나 하는 등의 문제가 있다.
상기 문제를 해결하기 위해서, 폴리이미드 수지 조성물에 실리콘 오일로 이루어지는 계면 활성제를 첨가하는 것이 제안되어 있다(예를 들어 특허 문헌 3 참조). 이 기술에 따르면, 계면 활성제가 첨가되어 있음으로써, 막을 형성할 때에 기포가 발생하기 어려워, 기포에 의한 막의 균일성 저하나 핀 홀의 발생을 억제할 수 있다고 되어 있다.
최근, 폴리이미드가 전자 부품의 절연 재료로서 널리 사용되게 되어, 다양한 성능이 요구되어 왔다. 그 중에서도 특히, 박막 트랜지스터(TFT), 박막 태양 전지, 일렉트로 루미네센스 소자(이하, 일렉트로 루미네센스를 EL이라 칭하는 경우가 있음) 등의 박막 소자에 사용되는, 금속 기재와 폴리이미드를 포함하는 절연층이 적층되어 있는 박막 소자용 기판에서는, 절연층 위에 형성되는 박막 소자부가 얇기 때문에, 또한 금속 기재가 압연박인 경우에는 표면에 압연 줄무늬에 의한 요철이 존재하고, 전해박인 경우에도 표면에 요철이 존재하기 때문에, 요철에 의해 박막 소자의 특성이 저하된다고 하는 문제가 있다. 따라서, 박막 소자용 기판의 표면 평활성을 개선하는 것이 요구되고 있다.
그러나 금속 기재 위에 폴리이미드 수지 조성물을 도포해서 절연층을 형성할 경우, 상술한 바와 같이 폴리이미드 수지 조성물을 도포할 때에, 균일한 도포가 곤란하며, 나아가서는 튐이나 거품이 일어나, 금속 기재 표면에는 요철이 존재하므로, 막의 균일성 저하가 현저해진다고 하는 문제가 있다.
특허 문헌 3에 기재되어 있는 계면 활성제가 첨가된 폴리이미드 수지 조성물을 사용하는 방법에서는, 기판 표면의 요철에 관계없이 표면 평활성이 우수한 막을 형성할 수 있게 되었다. 그러나 이와 같은 폴리이미드 수지 조성물에 첨가제를 첨가하는 방법에서는, 첨가제의 폴리이미드 수지 조성물과의 상용성이나, 첨가제에 의한 막의 내열성 등의 특성 저하 등, 다양한 과제가 남겨져 있다.
또한, 폴리이미드막에는 기포에 의한 크레이터나 핀 홀이 발생한다고 하는 문제가 있다. 크레이터나 핀 홀이 존재하면 성능이 저하되어, 전자 부품의 절연층으로서 사용하는 것이 곤란해진다.
막 중에 기포가 발생하는 원인으로서는 여러 가지 생각되지만, 그 중 하나로서 폴리이미드막의 형성에 사용되는 폴리이미드 수지 조성물을 들 수 있다. 폴리이미드 수지 조성물을 제조할 때에 폴리이미드 수지 조성물 중에 기포가 혼입되어, 이 기포가 막 중에 잔류하는 것이다.
폴리이미드 수지 조성물 중에 혼입된 기포를 제거하기 위해서, 폴리아믹산 바니시나 폴리이미드 바니시를 탈기하는 방법이 제안되어 있다(예를 들어 특허 문헌 4 내지 6 참조). 폴리아믹산 바니시나 폴리이미드 바니시의 탈기 방법으로서는, 예를 들어 특허 문헌 4에는 감압 탈기법, 박막식 감압 탈기법, 원심 박막 탈기법이 개시되고, 특허 문헌 4, 5에는 초음파를 이용한 탈기법이 개시되고, 특허 문헌 4, 6에는 필터를 사용해서 여과하는 탈기법이 개시되어 있다.
상술한 바와 같이, TFT, 박막 태양 전지, EL 소자 등의 박막 소자에 사용되는, 금속 기재와 폴리이미드를 포함하는 절연층이 적층되어 있는 박막 소자용 기판에서는, 절연층 위에 형성되는 박막 소자부가 얇으므로, 박막 소자용 기판 표면의 미세한 요철이 박막 소자의 특성을 저하시킬 우려가 있으므로, 박막 소자용 기판의 표면 평활성을 개선하는 것이 요구되고 있다. 예를 들어 TFT의 경우, TFT의 반도체층, 특히 채널 형성 영역의 하지(下地)에 미세한 요철이 존재하면, 즉 폴리이미드를 포함하는 절연층 표면에 미세한 요철이 존재하면, TFT의 이동도가 현저하게 저하되거나, 리크 전류가 흐르거나 하면, TFT의 특성에 중대한 영향을 미친다. 또한, 폴리이미드를 포함하는 절연층의 표면 상태에 따라 수율이 저하된다.
폴리이미드 수지 조성물의 탈기에 의해, 폴리이미드를 포함하는 절연층 표면에서의 기포에 의한 크레이터나 핀 홀의 발생을 억제하는 것은 가능하다. 그러나 종래에는 특허 문헌 4, 6에 기재되어 있는 바와 같이 마이크로미터 오더의 기포가 문제가 되고 있고, 나노미터 오더의 기포에 대해서는 전혀 검토되어 있지 않았다. 한편, 박막 소자용 기판에서는 박막 소자부가 얇으므로, 박막 소자부에 영향을 미치는 나노미터 오더의 기포가 문제가 된다. 예를 들어 TFT에서는 채널 형성 영역에 영향을 미치는 나노미터 오더의 기포가 문제가 되는 것이다.
여기서, 액체 중의 거품은 기체가 가스 형상인 채로 액체 중에 혼합되어 있는 상태이다. 이 거품은, 외부로부터 혼입될 뿐만 아니라, 액체로부터 발생하는 것이 매우 많이 보인다. 한편, 용존 기체라 함은 액체 중에 용해되어 있는 기체를 의미하고, 이것은 거품과 같이 눈으로 볼 수는 없다.
기체의 액체에 대한 용해량은, 액체의 종류, 온도나 압력, 나아가서는 접액 재질에 의해 변화되고, 포화량 이상의 용존 기체는 거품이 되어 출현한다. 즉, 거품이 없는 상태의 액체라도, 온도나 압력 등이 변화되면 거품을 발생하게 된다. 한편, 액체 중에 거품이 존재해도, 소정의 온도나 압력 등일 경우, 또는 기체의 용해량이 포화치에 미치지 않을 경우, 거품은 액체 중에 용해된다. 즉, 단순히 거품을 제거하는 것만으로는 불충분하며, 용존 기체를 제거하는 것이 중요하다.
폴리이미드 수지 조성물 중에 포화량에 가까운 양의 용존 기체가 존재하면, 도포 등의 프로세스에 수반하여, 온도나 압력이 변화되었을 때에, 포화량을 초과한 기체가 거품으로서 출현한다. 포화량을 초과한 기체가 소량인 경우에는, 기포 사이즈가 성장하기 어려우므로, 마이크로미터 사이즈의 기포의 삭감이라고 하는 관점에서는, 큰 문제가 되지 않았다.
그러나 절연층 표면에 있어서, 나노미터 오더로 평활성을 제어하기 위해서는, 나노미터 오더 사이즈의 기포 발생을 억제할 필요가 있다. 따라서 포화량 이상의 용존 기체가 존재하는 것을 피하기 위해, 용존 기체량을 삭감하는 것이 필요해진다. 따라서, 박막 소자용 기판에 있어서의 절연층의 표면 평활성에 악영향을 끼치는 나노미터 오더의 기포 발생을 방지하기 위해서는, 폴리이미드 수지 조성물 중의 용존 기체량을 포화량에 비해 낮은 값으로 유지하는 것이 매우 중요해진다.
[특허 문헌 1] : 일본 특허 출원 공개 제2006-324368호 공보 [특허 문헌 2] : 일본 특허 출원 공개 제2008-147207호 공보 [특허 문헌 3] : 일본 특허 출원 공개 제2001-139808호 공보 [특허 문헌 4] : 일본 특허 출원 공개 평8-186343호 공보 [특허 문헌 5] : 일본 특허 출원 공개 평8-176505호 공보 [특허 문헌 6] : 일본 특허 출원 공개 제2002-348388호 공보
본 발명은, 상기 실정을 감안하여 이루어진 것이며, 금속층과 폴리이미드층이 적층된 가요성을 갖는 기판 위에 TFT를 제작했을 때에, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 열화를 억제할 수 있고, TFT의 박리나 균열을 억제할 수 있는 플렉시블 디바이스용 기판을 제공하는 것을 제1 목적으로 한다.
또 본 발명은, 상기 실정을 감안하여 이루어진 것으로, 표면 평활성이 우수하고, 박막 소자의 특성 열화를 억제하는 것이 가능한 박막 소자용 기판 및 그의 제조 방법을 제공하는 것을 제2 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해서, 금속박과, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층과, 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 것을 특징으로 하는 플렉시블 디바이스용 기판을 제공한다.
본 발명에 따르면, 금속박 위에 폴리이미드를 포함하는 평탄화층이 형성되어 있으므로, 금속박 표면의 요철을 평탄화할 수 있어, 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작한 경우에는, TFT의 전기적 성능의 저하를 방지할 수 있다. 또한 본 발명에 따르면, 밀착층이 형성되어 있으므로, 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작한 경우에는, 플렉시블 디바이스용 기판과 TFT와의 밀착성이 양호해서, TFT에 박리나 균열이 발생하는 것을 방지할 수 있다.
상기 발명에 있어서는, 상기 평탄화층이 폴리이미드를 주성분으로 하는 것이 바람직하다. 폴리이미드를 주성분으로 함으로써, 절연성, 내열성이 우수한 평탄화층으로 하는 것이 가능해진다. 또한, 폴리이미드를 주성분으로 함으로써, 평탄화층의 박막화가 가능해져 평탄화층의 열전도성이 향상되고, 열전도성이 우수한 플렉시블 디바이스용 기판으로 할 수 있다.
상기 발명에 있어서는, 상기 밀착층의 표면 거칠기 Ra가 25㎚ 이하인 것이 바람직하다. 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우, 밀착층이 상기 평활성을 가짐으로써, TFT의 전기적 성능의 저하를 효과적으로 방지할 수 있기 때문이다.
또 본 발명에 있어서는, 상기 밀착층을 구성하는 상기 무기 화합물이, 산화규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 바람직하다. 이들의 재료를 사용함으로써, 밀착성, 평활성, 내열성, 절연성 등이 양호한 막을 얻을 수 있기 때문이다.
또한 본 발명에 있어서는, 상기 밀착층이 다층막이라도 좋다. 이 경우, 상기 밀착층이 상기 평탄화층 위에 형성되고, 크롬, 티탄, 알루미늄, 규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종으로 이루어지는 제1 밀착층과, 상기 제1 밀착층 위에 형성되고, 산화규소로 이루어지는 제2 밀착층을 갖는 것이 바람직하다. 제1 밀착층에 의해 평탄화층과 제2 밀착층의 밀착성을 향상시킬 수 있고, 제2 밀착층에 의해 평탄화층과 본 발명의 플렉시블 디바이스용 기판 위에 제작되는 TFT와의 밀착성을 향상시킬 수 있다. 또한, 이와 같은 구성으로 함으로써, 밀착성, 평활성, 내열성, 절연성 등이 우수한 밀착층으로 할 수 있다.
또 본 발명에 있어서는, 상기 밀착층의 두께가 1㎚ 내지 500㎚의 범위 내인 것이 바람직하다. 밀착층의 두께가 지나치게 얇으면 충분한 밀착성을 얻을 수 없는 경우가 있고, 밀착층의 두께가 지나치게 두꺼우면 균열이 발생하는 경우가 있기 때문이다.
또한 본 발명에 있어서는, 상기 평탄화층의 표면 거칠기 Ra가 25㎚ 이하인 것이 바람직하다. 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우, 평탄화층이 상기 평활성을 가짐으로써, TFT의 전기적 성능의 저하를 효과적으로 방지할 수 있기 때문이다.
또 본 발명에 있어서는, 상기 평탄화층의 흡습 팽창 계수가 0ppm/％RH 내지 15ppm/％RH의 범위 내인 것이 바람직하다. 흡습 팽창 계수는 흡수성의 지표이며, 흡습 팽창 계수가 작을수록 흡수성이 작아진다. 따라서 흡습 팽창 계수가 상기 범위이면, 습기 존재 하에서 높은 신뢰성을 실현할 수 있다. 예를 들어 본 발명의 플렉시블 디바이스용 기판을 유기 EL 표시 장치에 사용할 경우에는, 유기 EL 표시 장치는 수분에 약하므로, 소자 내부의 수분을 줄이기 위해, 흡습 팽창 계수는 비교적 작은 것이 바람직하다. 또한, 평탄화층의 흡습 팽창 계수가 작을수록, 평탄화층의 치수 안정성이 향상된다. 금속박의 흡습 팽창 계수는 대부분 제로에 가까우므로, 평탄화층의 흡습 팽창 계수가 지나치게 크면, 평탄화층 및 금속박의 밀착성이 저하될 우려가 있다.
또한 본 발명에 있어서는, 상기 금속박 위에 상기 평탄화층이 부분적으로 형성되어 있어도 된다. 본 발명의 플렉시블 디바이스용 기판을 사용해서 예를 들어 유기 EL 표시 장치를 제작한 경우, 금속박 전체면에 평탄화층이 형성되어 있어 평탄화층의 단부면이 노출되어 있으면, 일반적으로 폴리이미드는 흡습성을 나타내므로, 제조 시나 구동 시에 평탄화층의 단부면으로부터 소자 내부로 수분이 침입하여, 소자 성능이 저하될 우려가 있다. 또한, 본 발명의 플렉시블 디바이스용 기판을 사용해서 예를 들어 유기 EL 표시 장치를 제작할 경우, 밀봉 부재를 평탄화층을 개재하지 않고 금속박과 밀착시키는 것이 가능해져, 유기 EL 표시 장치에의 수분의 침입을 방지하는 것이 가능해진다. 또한, 금속박이 노출되어 있는 영역은, 평탄화층 및 밀착층을 관통해서 금속박에 전기적으로 도통시키기 위한 관통 구멍이 될 수도 있다.
또 본 발명에 있어서는, 상기 평탄화층의 두께가 1㎛ 내지 1000㎛의 범위 내인 것이 바람직하다. 평탄화층의 두께가 지나치게 얇으면, 절연성을 유지할 수 없거나, 금속박 표면의 요철을 평탄화하는 것이 곤란하거나 하기 때문이다. 또한, 평탄화층의 두께가 지나치게 두꺼우면, 가요성이 저하되거나, 과중해지거나, 제막 시의 건조가 곤란해지거나, 비용이 상승하거나 하기 때문이다. 나아가서는, 본 발명의 플렉시블 디바이스용 기판에 방열 기능을 부여할 경우에는, 평탄화층의 두께가 두꺼우면 폴리이미드는 금속보다도 열전도율이 낮기 때문에 열전도성이 저하된다.
또한 본 발명에 있어서는, 상기 평탄화층의 선열 팽창 계수가 0ppm/℃ 내지 25ppm/℃의 범위 내인 것이 바람직하다. 평탄화층의 선열 팽창 계수가 상기 범위이면, 평탄화층 및 금속박의 선열 팽창 계수를 가까운 것으로 할 수 있어, 플렉시블 디바이스용 기판의 휨을 억제할 수 있는 동시에 평탄화층 및 금속박의 밀착성을 높일 수 있기 때문이다.
또 본 발명에 있어서는, 상기 평탄화층의 선열 팽창 계수와 상기 금속박의 선열 팽창 계수와의 차가 15ppm/℃ 이하인 것이 바람직하다. 상술한 바와 같이, 평탄화층 및 금속박의 선열 팽창 계수가 가까울수록, 플렉시블 디바이스용 기판의 휨을 억제할 수 있는 동시에 평탄화층 및 금속박의 밀착성이 높아지기 때문이다.
또한 본 발명에 있어서는, 상기 금속박의 두께가 1㎛ 내지 1000㎛의 범위 내인 것이 바람직하다. 금속박의 두께가 지나치게 얇으면, 산소나 수증기에 대한 가스 배리어성이 저하되거나 내구성이 떨어지거나 하는 경우가 있기 때문이다. 또한, 금속박의 두께가 지나치게 두꺼우면, 가요성이 저하되거나, 과중해지거나, 고비용이 되거나 하기 때문이다.
또 본 발명은, 상술한 플렉시블 디바이스용 기판과, 상기 플렉시블 디바이스용 기판의 밀착층 위에 형성된 TFT를 갖는 것을 특징으로 하는 플렉시블 디바이스용 TFT 기판을 제공한다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지할 수 있는 동시에, 밀착층에 의해 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다.
상기 발명에 있어서는, 상기 TFT가, 산화물 반도체층을 갖는 것이 바람직하다. 산화물 반도체는 물이나 산소의 영향에 의해 그 전기 특성이 변화하지만, 본 발명의 플렉시블 디바이스용 TFT 기판은 금속박을 갖기 때문에, 수증기의 투과를 억제할 수 있으므로, 반도체의 특성 열화를 방지할 수 있다. 또한, 예를 들어 본 발명의 플렉시블 디바이스용 TFT 기판을 유기 EL 표시 장치에 사용할 경우에는, 유기 EL 표시 장치는 물이나 산소에 대한 내성이 떨어지지만, 금속박에 의해 산소 및 수증기의 투과를 억제할 수 있으므로, 소자 성능의 열화를 억제할 수 있다.
또한 본 발명은, 상술한 플렉시블 디바이스용 TFT 기판을 구비하는 것을 특징으로 하는 플렉시블 디바이스를 제공한다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 TFT 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지할 수 있는 동시에, 플렉시블 디바이스의 제조 시나 사용 시에 있어서도 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다.
또 본 발명은, 금속박, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층, 및 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 플렉시블 디바이스용 기판과, 상기 플렉시블 디바이스용 기판의 밀착층 위에 형성된 배면 전극층 및 TFT와, 상기 배면 전극층 위에 형성되고, 적어도 유기 발광층을 포함하는 일렉트로 루미네센스(이하, EL이라고 칭하는 경우가 있음)층과, 상기 EL층 위에 형성된 투명 전극층을 갖는 것을 특징으로 하는 유기 EL 표시 장치를 제공한다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지할 수 있는 동시에, 유기 EL 표시 장치의 제조 시나 사용 시에 있어서도 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한 본 발명은, 금속박, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층, 및 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 플렉시블 디바이스용 기판과, 상기 플렉시블 디바이스용 기판의 밀착층 위에 형성된 배면 전극층 및 TFT와, 상기 배면 전극층 위에 형성된 표시층과, 상기 표시층 위에 형성된 투명 전극층을 갖는 것을 특징으로 하는 전자 페이퍼를 제공한다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지할 수 있는 동시에, 전자 페이퍼의 제조 시나 사용 시에 있어서도 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다.
또 본 발명은, 상기 목적을 달성하기 위해서, 금속 기재와, 상기 금속 기재 위에 형성되고, 폴리이미드를 포함하는 절연층을 갖는 박막 소자용 기판이며, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 박막 소자용 기판을 제공한다.
본 발명에 따르면, 절연층이 표면 평활성이 우수하므로, 미세한 요철에 의한 박막 소자의 특성 저하를 방지하는 것이 가능하다.
상기 발명에 있어서는, 상기 금속 기재 표면의 상기 절연층에 사용되는 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 30°이하인 것이 바람직하다. 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각을 소정 범위로 작게 함으로써, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 더욱 좋게 하여, 도막의 균일성을 더욱 높일 수 있다. 또한, 금속 기재끼리 혹은 금속 기재 내에서의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각의 편차를 줄여, 안정적으로 절연층을 형성하는 것이 가능해진다.
또 본 발명에 있어서는, 상기 금속 기재가 철을 주성분으로 하는 것이 바람직하다. 철을 주성분으로 하는 금속 기재는 다종다양한 조성이 개발되어 있고, 용도에 필요 특성에 맞춘 선택이 가능하다. 또한, 철을 주성분으로 하는 금속 기재는 약액 내성이 높아, 다양한 약액 처리가 적용 가능하다. 또한, 철을 주성분으로 하는 금속 기재는 내열성, 내산화성, 저팽창 등의 물성면에서 우수하다고 하는 이점도 갖는다.
또한 본 발명에 있어서는, 상기 금속 기재 표면에서, X선 광전자 분광 분석(XPS)에 의해 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 0.25 이하인 것이 바람직하다. 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 상기 범위이면, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 작아져, 금속 기재 위에의 폴리이미드 수지 조성물의 도포성을 양호한 것으로 할 수 있기 때문이다.
또 본 발명에 있어서는, 상기 절연층의 흡습 팽창 계수가 0ppm/％RH 내지 15ppm/％RH의 범위 내인 것이 바람직하다. 흡습 팽창 계수는 흡수성의 지표이며, 흡습 팽창 계수가 작을수록 흡수성이 작아진다. 따라서 흡습 팽창 계수가 상기 범위이면, 습기 존재 하에서 높은 신뢰성을 실현할 수 있다. 또한, 절연층의 흡습 팽창 계수가 작을수록, 절연층의 치수 안정성이 향상된다. 금속 기재의 흡습 팽창 계수는 대부분 제로에 가까우므로, 절연층의 흡습 팽창 계수가 지나치게 크면, 절연층 및 금속 기재의 밀착성이 저하될 우려가 있다.
또한 본 발명에 있어서는, 상기 절연층의 선열 팽창 계수가 0ppm/℃ 내지 25ppm/℃의 범위 내인 것이 바람직하다. 절연층의 선열 팽창 계수가 상기 범위이면, 절연층 및 금속 기재의 선열 팽창 계수를 근접한 것으로 할 수 있어, 박막 소자용 기판의 휨을 억제할 수 있는 동시에 절연층 및 금속 기재의 밀착성을 높일 수 있기 때문이다.
또 본 발명에 있어서는, 상기 절연층의 선열 팽창 계수와 상기 금속 기재의 선열 팽창 계수의 차가 15ppm/℃ 이하인 것이 바람직하다. 상술한 바와 같이, 절연층 및 금속 기재의 선열 팽창 계수가 가까울수록, 박막 소자용 기판의 휨을 억제할 수 있는 동시에 절연층 및 금속 기재의 밀착성이 높아지기 때문이다.
또 본 발명은, 상술한 박막 소자용 기판과, 상기 박막 소자용 기판 위에 형성된 박막 소자부를 갖는 것을 특징으로 하는 박막 소자를 제공한다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 우수한 특성을 갖는 박막 소자를 얻을 수 있다.
또한 본 발명은, 상술한 박막 소자용 기판과, 상기 박막 소자용 기판 위에 형성된 TFT를 갖는 것을 특징으로 하는 TFT를 제공한다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 전기적 성능이 양호한 TFT를 얻을 수 있다.
또 본 발명은, 상기 목적을 달성하기 위해서, 금속 기재에 약액 처리를 실시하는 금속 기재 표면 처리 공정과, 상기 금속 기재 위에 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 절연층 형성 공정을 갖고, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 박막 소자용 기판의 제조 방법을 제공한다.
아무런 처리도 하지 않은 금속 기재는, 금속 기재의 제조 후부터 사용하기까지의 사이에 대기 중에 포함되는 유기 성분이 금속 기재 표면에 부착되는 경우가 있다. 또한, 금속 기재에는 압연박이나 전해박이 있지만, 압연박의 경우, 압연박의 제조 과정, 특히 금속의 압연 공정에서 사용되는 압연유 등의 유기 성분이 금속 기재 표면에 부착되는 경우가 있다. 이와 같이, 많은 유기물 성분이 금속 기재 표면에 부착되어 있으므로, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성이 저하되고 있다.
본 발명에 따르면, 금속 기재에 약액 처리를 행함으로써, 금속 기재 표면에 잔류하는 상기 유기 성분을 제거할 수 있어, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 좋게 할 수 있다. 그로 인해, 금속 기재 위에 폴리이미드 수지 조성물을 도포할 때에, 균일하게 도포할 수 있고, 나아가서는 튐, 거품의 발생을 억제하는 것이 가능하다. 따라서 도막의 균일성이 향상되고, 나아가서는 핀 홀이나 크레이터가 저감되어, 표면 평활성이 우수한 절연층을 형성할 수 있다. 금속 기재 표면에 요철이 존재하는 경우라도, 금속 기재 위에 절연층을 형성함으로써 금속 기재 표면의 요철을 평탄화할 수 있어, 박막 소자용 기판의 표면 평활성을 개선할 수 있다. 따라서 본 발명에 있어서는, 박막 소자의 특성 저하를 방지하는 것이 가능한 박막 소자용 기판을 얻을 수 있다. 또한 본 발명에 따르면, 폴리이미드 수지 조성물을 사용해서 절연층을 형성하므로, 절연성, 내열성, 치수 안정성이 우수한 절연층을 형성하는 것이 가능해진다. 또한, 절연층의 박막화가 가능해져 절연층의 열전도성이 향상되어, 방열성이 우수한 박막 소자용 기판인 동시에, 금속 기재를 가짐으로써 가스 배리어성이 우수한 박막 소자용 기판을 얻는 것이 가능하다.
또한, 금속 기재는 그 두께가 얇아 권취하는 것이 가능하며, 사용량이 다량인 경우에는 롤 형상의 금속 기재가 주로 사용되고, 또한 그 두께가 두꺼워 권취하는 것이 곤란하거나, 사용량이 소량이거나 할 경우에는 시트 형상의 금속 기재가 주로 사용되고 있다. 여기서, 아무런 처리도 하지 않은 금속 기재는, 금속 기재끼리 혹은 금속 기재 내에 있어서 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성의 편차가 크다. 특히, 금속 기재 내에서의 상기 폴리이미드 수지 조성물의 습윤성의 편차는, 롤 형상의 금속 기재에서 현저해진다. 이것은 상술한 유기 성분의 잔류 정도가 금속 기재에 따라 다른 것이 관계되는 것이라 생각된다.
그로 인해, 금속 기재에 약액 처리를 행함으로써, 금속 기재 표면에 잔류하는 상기 유기 성분을 제거함으로써, 금속 기재끼리 혹은 금속 기재 내에서의 상기 폴리이미드 수지 조성물의 습윤성의 편차를 줄여, 안정적으로 절연층을 제조하는 것이 가능해진다.
상기 발명에 있어서는, 상기 금속 기재 표면 처리 공정에서, 상기 금속 기재 표면의 상기 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 30°이하가 되도록, 약액 처리를 실시하는 것이 바람직하다. 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각을 소정 범위로 작게 함으로써, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 더욱 좋게 하여, 도막의 균일성을 더욱 높일 수 있다. 또한, 금속 기재끼리 혹은 금속 기재 내에서의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각의 편차를 줄여, 안정적으로 절연층을 형성하는 것이 가능해진다.
또 본 발명에 있어서는, 상기 금속 기재가 철을 주성분으로 하는 것이 바람직하다. 철을 주성분으로 하는 금속 기재는 다종다양한 조성이 개발되어 있고, 용도에 필요 특성에 맞춘 선택이 가능하다. 또한, 철을 주성분으로 하는 금속 기재는 약액 내성이 높아, 다양한 약액 처리가 적용 가능하다. 또한, 철을 주성분으로 하는 금속 기재는 내열성, 내산화성, 저팽창 등의 물성면에서 우수하다고 하는 이점도 갖는다.
또 본 발명에 있어서는, 상기 폴리이미드 수지 조성물이 폴리이미드 전구체를 함유하는 것이 바람직하다. 폐환 후의 폴리이미드는 용매에 용해되기 어려우므로 폴리이미드 전구체를 사용하는 것이 바람직한 것이다.
또한 본 발명에 있어서는, 상기 금속 기재 표면 처리 공정 후의 상기 금속 기재 표면에서, X선 광전자 분광 분석(XPS)에 의해 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 0.25 이하인 것이 바람직하다. 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 상기 범위이면, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 작아져, 금속 기재 위에의 폴리이미드 수지 조성물의 도포성을 양호한 것으로 할 수 있기 때문이다.
또 본 발명은, 상기 목적을 달성하기 위해서, 하기 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하는 탈기 공정과, 금속 기재 위에, 상기 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 절연층 형성 공정을 갖고, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 박막 소자용 기판의 제조 방법을 제공한다.
<상대 용존 산소 포화율의 산출 방법>
우선, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매를 사용하여, 전혀 산소가 용존하고 있지 않은 상기 용매의 용존 산소량의 측정치가 0, 상기 용존 산소 포화 용매의 용존 산소량의 측정치가 100이 되도록, 용존 산소량계의 교정을 행한다. 다음에, 교정된 상기 용존 산소량계에 의해, 폴리이미드 수지 조성물을 대기 하에서 1시간 이상 정치한 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치와, 폴리이미드 수지 조성물을 탈기한 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를 측정한다. 그런 다음, 상기 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치를 100％로 했을 때의, 상기 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를, 상대 용존 산소 포화율로 한다.
폴리이미드 수지 조성물 중에 기체가 용존하고 있으면, 온도나 압력의 변화에 의해 폴리이미드 수지 조성물 중에 용존 기체가 거품이 되어 출현하는 경우가 있다. 그로 인해, 절연층에서의 기포를 저감하기 위해서는, 폴리이미드 수지 조성물 중의 용존 기체를 제거하는 것이 중요해진다. 또한, 폴리이미드 수지 조성물 중에 용해하고 있는 기체의 대부분은 질소 또는 산소이며, 질소는 불활성 가스로 인해 측정이 곤란하지만 산소는 측정 가능하며, 용매에 대한 산소와 질소의 용해도의 비는 거의 일정하므로, 용존 산소량을 구함으로써 질소 및 산소를 합한 용존 기체의 양을 예측하는 것이 가능하다. 또한, 용존 산소량은 물 이외의 용매 중에서는 절대치를 측정하는 것이 곤란하다.
그래서 본 발명에 있어서는, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매의 용존 산소량을 기준으로 해서 상대치(상대 용존 산소 포화율)로 평가하고, 상대 용존 산소 포화율이 95％ 이하가 되도록 폴리이미드 수지 조성물을 탈기한다. 상대 용존 산소 포화율이 95％ 이하이면, 온도나 압력의 변화에 의해 바로 용존 산소가 포화량을 초과하는 일이 없으므로, 기포의 발생을 억제하는 것이 가능해진다. 그 결과, 마이크로미터 오더뿐만 아니라 나노미터 오더의 기포 발생도 억제할 수 있는 것이다. 따라서 표면 거칠기 Ra가 30㎚ 이하의 표면 평활성이 우수한 절연층을 형성할 수 있어, 미세한 요철에 의한 박막 소자의 특성 저하를 방지하는 것이 가능한 박막 소자용 기판을 제조하는 것이 가능하다.
상기 발명에 있어서는, 상기 절연층 형성 공정 직전에 상기 탈기 공정을 행하는 것이 바람직하다. 이에 의해, 절연층에 내포되는 기포를 효과적으로 저감할 수 있기 때문이다.
또한 본 발명에 있어서는, 상기 절연층의 흡습 팽창 계수가 0ppm/％RH 내지 15ppm/％RH의 범위 내인 것이 바람직하다. 흡습 팽창 계수는 흡수성의 지표이며, 흡습 팽창 계수가 작을수록 흡수성이 작아진다. 따라서 흡습 팽창 계수가 상기 범위이면, 습기 존재 하에서 높은 신뢰성을 실현할 수 있다. 또한, 절연층의 흡습 팽창 계수가 작을수록, 절연층의 치수 안정성이 향상된다. 금속 기재의 흡습 팽창 계수는 대부분 제로에 가까우므로, 절연층의 흡습 팽창 계수가 지나치게 크면, 절연층 및 금속 기재의 밀착성이 저하될 우려가 있다.
또 본 발명에 있어서는, 상기 절연층의 선열 팽창 계수가 0ppm/℃ 내지 25ppm/℃의 범위 내인 것이 바람직하다. 절연층의 선열 팽창 계수가 상기 범위이면, 절연층 및 금속 기재의 선열 팽창 계수를 근접한 것으로 할 수 있어, 박막 소자용 기판의 휨을 억제할 수 있는 동시에 절연층 및 금속 기재의 밀착성을 높일 수 있기 때문이다.
또 본 발명에 있어서는, 상기 절연층의 선열 팽창 계수와 상기 금속 기재의 선열 팽창 계수의 차가 15ppm/℃ 이하인 것이 바람직하다. 상술한 바와 같이, 절연층 및 금속 기재의 선열 팽창 계수가 가까울수록, 박막 소자용 기판의 휨을 억제할 수 있는 동시에 절연층 및 금속 기재의 밀착성이 높아지기 때문이다.
또한 본 발명에 있어서는, 상기 절연층 형성 공정 후에, 상기 절연층 위에 무기 화합물을 포함하는 밀착층을 형성하는 밀착층 형성 공정을 갖는 것이 바람직하다. 밀착층을 형성함으로써, 박막 소자부와의 밀착성이 양호하고, 박막 소자부에 박리나 균열이 발생하는 것을 방지할 수 있는 박막 소자용 기판을 얻을 수 있다.
상기의 경우, 상기 밀착층을 구성하는 상기 무기 화합물이 산화규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 바람직하다. 이들의 재료를 사용함으로써, 밀착성, 평활성, 내열성, 절연성 등이 양호한 막을 얻을 수 있기 때문이다.
또 상기의 경우, 상기 밀착층이 다층막인 것이 바람직하다. 이 경우, 상기 밀착층이, 상기 절연층 위에 형성되고, 크롬, 티탄, 알루미늄, 규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종으로 이루어지는 제1 밀착층과, 상기 제1 밀착층 위에 형성되고, 산화규소로 이루어지는 제2 밀착층을 갖는 것이 바람직하다. 제1 밀착층에 의해 절연층과 제2 밀착층의 밀착성을 향상시킬 수 있고, 제2 밀착층에 의해 절연층과 박막 소자부의 밀착성을 향상시킬 수 있다. 또한, 이와 같은 구성으로 함으로써, 밀착성, 평활성, 내열성, 절연성 등이 우수한 밀착층으로 할 수 있다.
또 본 발명은, 상술한 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, 박막 소자부를 형성하는 박막 소자부 형성 공정을 갖는 것을 특징으로 하는 박막 소자의 제조 방법을 제공한다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 우수한 특성을 갖는 박막 소자를 얻을 수 있다.
또 본 발명은, 상술한 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, TFT를 형성하는 TFT 형성 공정을 갖는 것을 특징으로 하는 TFT의 제조 방법을 제공한다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 전기적 성능이 양호한 TFT를 얻을 수 있다.
상기 발명에 있어서는, 상기 TFT가, 산화물 반도체층을 갖는 것이 바람직하다. 산화물 반도체는 물이나 산소의 영향에 의해 그 전기 특성이 변화하지만, 박막 소자용 기판에 의해 수증기나 산소의 투과를 억제할 수 있으므로, 반도체의 특성 열화를 방지할 수 있다.
본 발명에 있어서는, 금속박 위에 평탄화층이 형성되어 있으므로, 금속박 표면의 요철을 평탄화할 수 있어, TFT의 전기적 성능의 저하를 방지할 수 있는 동시에, 밀착층이 형성되어 있으므로, 플렉시블 디바이스용 기판과 TFT와의 밀착성이 양호해서, TFT에 박리나 균열이 발생하는 것을 방지할 수 있다고 하는 효과를 발휘한다.
또 본 발명에 있어서는, 금속 기재에 약액 처리를 실시함으로써, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 좋게 할 수 있으므로, 금속 기재 위에 폴리이미드 수지 조성물을 도포할 때에, 균일하게 도포할 수 있고, 나아가서는 튐과 거품의 발생을 억제할 수 있어, 표면 평활성이 우수한 박막 소자용 기판을 얻는 것이 가능하다고 하는 효과를 발휘한다.
또한 본 발명에 있어서는, 소정의 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록 폴리이미드 수지 조성물을 탈기함으로써, 마이크로미터 오더뿐만 아니라 나노미터 오더의 기포 발생도 억제하는 것이 가능해서, 표면 거칠기 Ra가 30㎚ 이하인 표면 평활성이 우수한 절연층을 형성할 수 있어, 미세한 요철에 의한 박막 소자의 특성 저하를 방지할 수 있다고 하는 효과를 발휘한다.
도 1은 본 발명의 플렉시블 디바이스용 기판의 일례를 나타내는 개략 단면도이다.
도 2는 본 발명의 플렉시블 디바이스용 TFT 기판의 일례를 나타내는 개략 단면도이다.
도 3은 본 발명의 플렉시블 디바이스용 TFT 기판의 다른 예를 나타내는 개략 단면도이다.
도 4는 본 발명의 플렉시블 디바이스용 TFT 기판의 다른 예를 나타내는 개략 단면도이다.
도 5는 본 발명의 플렉시블 디바이스용 기판의 다른 예를 나타내는 개략 단면도이다.
도 6은 본 발명의 플렉시블 디바이스용 기판의 다른 예를 나타내는 개략 단면도 및 평면도이다.
도 7은 본 발명의 플렉시블 디바이스용 기판을 구비하는 전극 기판의 일례를 나타내는 개략 단면도이다.
도 8은 본 발명의 유기 EL 표시 장치의 일례를 나타내는 개략 단면도이다.
도 9는 본 발명의 전자 페이퍼의 일례를 나타내는 개략 단면도이다.
도 10은 본 발명의 플렉시블 디바이스용 기판의 다른 예를 나타내는 개략 단면도이다.
도 11은 본 발명의 박막 소자용 기판의 제조 방법의 일례를 나타내는 공정도이다.
도 12는 본 발명의 박막 소자용 기판의 제조 방법의 다른 예를 나타내는 공정도이다.
도 13은 본 발명의 박막 소자용 기판을 구비하는 TFT의 일례를 나타내는 개략 단면도이다.
도 14는 본 발명의 박막 소자용 기판을 구비하는 TFT의 다른 예를 나타내는 개략 단면도이다.
도 15는 본 발명의 박막 소자용 기판을 구비하는 TFT의 다른 예를 나타내는 개략 단면도이다.
도 16은 본 발명의 박막 소자용 기판의 일례를 나타내는 개략 단면도이다.
도 17은 본 발명의 박막 소자용 기판의 다른 예를 나타내는 개략 단면도이다.
이하, 본 발명의 플렉시블 디바이스용 기판, 플렉시블 디바이스용 TFT 기판, 플렉시블 디바이스, 유기 EL 표시 장치, 전자 페이퍼, 박막 소자용 기판, 박막 소자, TFT, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 TFT의 제조 방법에 대해서 상세하게 설명한다.
A. 플렉시블 디바이스용 기판
우선, 본 발명의 플렉시블 디바이스용 기판에 대해서 설명한다.
본 발명의 플렉시블 디바이스용 기판은, 금속박과, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층과, 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 것을 특징으로 하는 것이다.
본 발명의 플렉시블 디바이스용 기판에 대해서, 도면을 참조하면서 설명한다.
도 1은 본 발명의 플렉시블 디바이스용 기판의 일례를 나타내는 개략 단면도이다. 도 1에 예시하는 플렉시블 디바이스용 기판(1)은, 금속박(2)과, 금속박(2) 위에 형성되고 폴리이미드를 포함하는 평탄화층(3)과, 평탄화층(3) 위에 형성되고 무기 화합물을 포함하는 밀착층(4)을 갖고 있다.
도 2의 (a) 내지 도 4의 (b)는, 본 발명의 플렉시블 디바이스용 기판을 구비하는 TFT 기판의 예를 나타내는 개략 단면도이다.
도 2의 (a)에 예시하는 TFT 기판(10A)은 톱 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 소스 전극(12S) 및 드레인 전극(12D) 및 반도체층(11)과, 소스 전극(12S) 및 드레인 전극(12D) 및 반도체층(11) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 게이트 전극(13G)을 갖고 있다.
도 2의 (b)에 예시하는 TFT 기판(10A)은, 톱 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D)과, 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 게이트 전극(13G)을 갖고 있다.
도 3의 (a)에 예시하는 TFT 기판(10A)은, 보톰 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 게이트 전극(13G)과, 게이트 전극(13G)을 덮도록 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 소스 전극(12S) 및 드레인 전극(12D) 및 반도체층(11)과, 소스 전극(12S) 및 드레인 전극(12D) 및 반도체층(11) 위에 형성된 보호막(15)을 갖고 있다.
도 3의 (b)에 예시하는 TFT 기판(10A)은, 보톰 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 게이트 전극(13G)과, 게이트 전극(13G)을 덮도록 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D)과, 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D) 위에 형성된 보호막(15)을 갖고 있다.
도 4의 (a)에 예시하는 TFT 기판(10A)은, 코플레이너형 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 반도체층(11)과, 반도체층(11) 위에 형성된 소스 전극(12S) 및 드레인 전극(12D)과, 반도체층(11) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 게이트 전극(13G)을 갖고 있다.
도 4의 (b)에 예시하는 TFT 기판(10A)도, 코플레이너형 구조를 갖는 TFT를 구비하고 있으며, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 게이트 전극(13G)과, 게이트 전극(13G) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 반도체층(11)과, 반도체층(11) 위에 형성된 소스 전극(12S) 및 드레인 전극(12D)과, 반도체층(11) 위에 형성된 보호막(15)을 갖고 있다.
본 발명에 따르면, 금속박 위에 폴리이미드를 포함하는 평탄화층이 형성되어 있으므로, 금속박 표면의 요철을 평탄화할 수 있어, TFT의 전기적 성능의 저하를 방지할 수 있다. 또 본 발명에 따르면, 평탄화층 위에 밀착층이 형성되어 있으므로, 플렉시블 디바이스용 기판과 TFT와의 밀착성이 우수하여, TFT 기판의 제조 시에 수분이나 열이 가해져 폴리이미드를 포함하는 평탄화층의 치수가 변화된 경우라도, TFT를 구성하는 전극이나 반도체층에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 플렉시블 디바이스용 기판은 금속박을 가지므로, 수분이나 산소의 투과를 줄일 수 있다. 따라서 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치를 제작한 경우에는, 수분이나 산소에 의한 EL층의 열화를 억제할 수 있고, 또 본 발명의 플렉시블 디바이스용 기판을 사용해서 액정 표시 방식의 전자 페이퍼를 제작한 경우에는, 액정이 수증기에 노출되는 것을 억제할 수 있다. 또한 본 발명에 따르면, 일반적으로 금속박은 열전도성이 우수하므로, 방열성을 갖는 플렉시블 디바이스용 기판으로 할 수 있다. 따라서 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치를 제작한 경우, 유기 EL 표시 장치의 발광 시의 발열에 의해 EL층이 열화하여, 휘도 불균일이 발생하거나 소자 수명이 짧아지거나 하는 것을 억제할 수 있다.
또한, 본 발명의 플렉시블 디바이스용 기판은 금속박을 가지므로, 강도를 높일 수 있다. 따라서 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치나 전자 페이퍼를 제작한 경우, 내구성을 향상시킬 수 있다.
이하, 본 발명의 플렉시블 디바이스용 기판의 각 구성에 대해서 설명한다.
1. 밀착층
본 발명에 있어서의 밀착층은, 평탄화층 위에 형성되고 무기 화합물을 포함하는 것이며, 폴리이미드를 포함하는 평탄화층과 본 발명의 플렉시블 디바이스용 기판 위에 제작되는 TFT와의 사이에서 충분한 밀착력을 얻기 위해서 설치되는 층이다.
밀착층은 평활성을 갖는 것이 바람직하다. 밀착층의 표면 거칠기 Ra는, 금속박의 표면 거칠기 Ra보다도 작으면 좋고, 구체적으로 25㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이하이다. 밀착층의 표면 거칠기 Ra가 지나치게 크면, 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작했을 때에, TFT의 전기적 성능이 열화할 우려가 있기 때문이다.
또한, 상기 표면 거칠기 Ra는 원자간력 현미경(AFM) 혹은 주사형 백색 간섭계를 사용해서 측정한 값이다. 예를 들어, AFM을 사용해서 측정할 경우에는, Nanoscope　V　multimode[비코(Veeco)사 제품]를 사용하여, 텝핑 모드로, 캔틸레버 : MPP11100, 주사 범위 : 50㎛ × 50㎛, 주사 속도 : 0.5Hz로 표면 형상을 촬상하고, 이렇게 해서 얻게 된 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써 Ra를 구할 수 있다. 또한, 주사형 백색 간섭계를 사용해서 측정할 경우에는, New　View　5000[자이고(Zygo)사 제품]을 사용하여, 대물 렌즈 : 100배, 줌 렌즈 : 2배, Scan　Length : 15㎛로, 50㎛ × 50㎛ 범위의 표면 형상을 촬상하고, 이렇게 해서 얻게 된 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써 Ra를 구할 수 있다.
또한, 밀착층은 내열성을 갖는 것이 바람직하다. 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우, TFT의 제작 시에는 통상, 고온 처리가 실시되기 때문이다. 밀착층의 내열성으로서는, 밀착층의 5％ 중량 감소 온도가 300℃ 이상인 것이 바람직하다.
또한, 5％ 중량 감소 온도의 측정에 대해서는, 열분석 장치(DTG-60 (가부시끼가이샤 시마쯔 세이사꾸쇼 제품))를 사용하여, 분위기 : 질소 분위기, 온도 범위 : 30℃ 내지 600℃, 승온 속도 : 10℃/min에서, 열 중량·시차 열(TG-DTA) 측정을 행하여, 시료의 중량이 5％ 줄어든 온도를 5％ 중량 감소 온도(℃)로 했다.
밀착층은, 통상 절연성을 갖는다. 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우에는, 플렉시블 디바이스용 기판에 절연성이 요구되기 때문이다.
또한, 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우, 밀착층은 폴리이미드를 포함하는 평탄화층에 포함되는 불순물 이온 등이 TFT의 반도체층으로 확산되는 것을 방지하는 것이 바람직하다. 구체적으로, 밀착층의 이온 투과성으로서는, 철(Fe) 이온 농도가 0.1ppm 이하인 것이 바람직하고, 혹은 나트륨(Na) 이온 농도가 50ppb 이하인 것이 바람직하다. 또한, Fe 이온, Na 이온 농도의 측정 방법으로서는, 밀착층 위에 형성된 층을 샘플링해서 추출한 후, 이온 크로마토그래피법에 의해 분석하는 방법이 사용된다.
밀착층을 구성하는 무기 화합물로서는, 상술한 특성을 만족시키는 것이면 특별히 한정되는 것은 아니며, 예를 들어 산화규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬, 산화티탄을 들 수 있다. 이들은 1종류라도 좋고 2종류 이상이라도 좋다.
밀착층은, 단층이라도 좋고 다층이라도 좋다.
밀착층이 다층막일 경우, 상술한 무기 화합물로 이루어지는 층이 복수층 적층되어 있어도 좋고, 상술한 무기 화합물로 이루어지는 층과 금속으로 이루어지는 층이 적층되어 있어도 좋다. 이 경우에 사용되는 금속으로서는, 상술한 특성을 만족시키는 밀착층을 얻을 수 있으면 특별히 한정되는 것은 아니며, 예를 들어 크롬, 티탄, 알루미늄, 규소를 들 수 있다.
또한, 밀착층이 다층막일 경우, 밀착층의 최표층은 산화규소막인 것이 바람직하다. 즉, 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 때, 산화규소막 위에 TFT가 제작되는 것이 바람직하다. 산화규소막은 상술한 특성을 충분히 만족시키기 때문이다. 이 경우의 산화규소는 SiOX(X는 1.5 내지 2.0의 범위 내)인 것이 바람직하다.
그 중에서도, 밀착층(4)은 도 5에 예시한 바와 같이, 평탄화층(3) 위에 형성되고, 크롬, 티탄, 알루미늄, 규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종으로 이루어지는 제1 밀착층(4a)과, 제1 밀착층(4a) 위에 형성되고, 산화규소로 이루어지는 제2 밀착층(4b)을 갖는 것이 바람직하다. 제1 밀착층에 의해 평탄화층과 제2 밀착층의 밀착성을 향상시킬 수 있고, 제2 밀착층에 의해 평탄화층과 본 발명의 플렉시블 디바이스용 기판 위에 제작되는 TFT와의 밀착성을 향상시킬 수 있기 때문이다. 또한, 산화규소로 이루어지는 제2 밀착층은 상술한 특성을 충분히 만족시키기 때문이다.
밀착층의 두께는, 상술한 특성을 만족시킬 수 있는 두께이면 특별히 한정되지 않지만, 구체적으로는 1㎚ 내지 500㎚의 범위 내인 것이 바람직하다. 그 중에서도, 밀착층이 상술한 바와 같이 제1 밀착층 및 제2 밀착층을 가질 경우, 제2 밀착층의 두께는 제1 밀착층보다도 두껍고, 제1 밀착층은 비교적 얇고, 제2 밀착층은 비교적 두꺼운 것이 바람직하다. 이 경우, 제1 밀착층의 두께는 0.1㎚ 내지 50㎚의 범위 내인 것이 바람직하고, 보다 바람직하게는 0.5㎚ 내지 20㎚의 범위 내, 더욱 바람직하게는 1㎚ 내지 10㎚의 범위 내이다. 또한, 제2 밀착층의 두께는 10㎚ 내지 500㎚의 범위 내인 것이 바람직하고, 보다 바람직하게는 50㎚ 내지 300㎚의 범위 내, 더욱 바람직하게는 80㎚ 내지 120㎚의 범위 내이다. 두께가 지나치게 얇으면 충분한 밀착성을 얻을 수 없는 우려가 있고, 두께가 지나치게 두꺼우면 밀착층에 균열이 발생할 우려가 있기 때문이다.
밀착층은, 금속박 위에 전체면에 형성되어 있어도 좋고, 금속박 위에 부분적으로 형성되어 있어도 좋다. 그 중에서도, 후술하는 바와 같이 평탄화층이 금속박 위에 부분적으로 형성되어 있을 경우에는, 도 6의 (a)에 예시한 바와 같이, 밀착층(4)도 평탄화층(3)과 마찬가지로 금속박(2) 위에 부분적으로 형성되어 있는 것이 바람직하다. 금속박 위에 바로 무기 화합물을 포함하는 밀착층이 형성되어 있으면, 밀착층에 균열 등이 발생하는 경우가 있기 때문이다. 즉, 밀착층 및 평탄화층은 같은 형상인 것이 바람직하다.
밀착층의 형성 방법으로서는, 상술한 무기 화합물로 이루어지는 층이나 상술한 금속으로 이루어지는 층을 형성할 수 있는 방법이면 특별히 한정되는 것은 아니며, 예를 들어 DC(직류) 스퍼터링법, RF(고주파) 마그네트론 스퍼터링법, 플라즈마 CVD(화학 기상 증착)법 등을 들 수 있다. 그 중에서도, 상술한 무기 화합물로 이루어지는 층을 형성하는 경우이며, 알루미늄이나 규소를 포함하는 층을 형성할 경우에는, 반응성 스퍼터링법을 이용하는 것이 바람직하다. 평탄화층과의 밀착성이 우수한 막을 얻을 수 있기 때문이다.
2. 평탄화층
본 발명에 있어서의 평탄화층은, 금속박 위에 형성되고 폴리이미드를 포함하는 것이며, 금속박 표면의 요철을 평탄화하기 위해서 설치되는 층이다.
평탄화층의 표면 거칠기 Ra로서는, 금속박의 표면 거칠기 Ra보다도 작으면 좋지만, 구체적으로는 25㎚ 이하인 것이 바람직하고, 보다 바람직하게는 10㎚ 이하이다. 또한, 상기 표면 거칠기의 측정 방법에 대해서는, 상기 밀착층의 표면 거칠기의 측정 방법과 같다.
평탄화층은 폴리이미드를 포함하는 것이며, 바람직하게는 폴리이미드를 주성분으로 한다. 일반적으로 폴리이미드는 흡수성을 갖는다. TFT나 유기 EL 표시 장치 등에 사용되는 반도체 재료에는 수분에 약한 것이 많으므로, 소자 내부의 수분을 줄이고, 습기 존재 하에서 높은 신뢰성을 실현하기 위해서, 평탄화층은 흡수성이 비교적 작은 것이 바람직하다. 흡수성 지표의 하나로서, 흡습 팽창 계수가 있다. 따라서 평탄화층의 흡습 팽창 계수는 작으면 작을수록 바람직하고, 구체적으로는 0ppm/％RH 내지 15ppm/％RH의 범위 내인 것이 바람직하고, 보다 바람직하게는 0ppm/％RH 내지 12ppm/％RH의 범위 내, 더욱 바람직하게는 0ppm/％RH 내지 10ppm/％RH의 범위 내이다. 흡습 팽창 계수가 작을수록, 흡수성이 작아진다. 예를 들어 본 발명의 플렉시블 디바이스용 기판을 유기 EL 표시 장치에 사용할 경우, 유기 EL 표시 장치는 수분에 약하므로, 소자 내부의 수분을 줄이기 위해, 흡습 팽창 계수는 비교적 작은 것이 바람직하다. 또한, 평탄화층의 흡습 팽창 계수가 상기 범위이면, 평탄화층의 흡수성을 충분히 작게 할 수 있어, 플렉시블 디바이스용 기판의 보관이 용이하며, 플렉시블 디바이스용 기판을 사용해서 예를 들어 TFT 기판이나 유기 EL 표시 장치를 제작할 경우에는 그 공정이 간편해진다. 또한, 흡습 팽창 계수가 작을수록, 치수 안정성이 향상된다. 평탄화층의 흡습 팽창 계수가 크면, 흡습 팽창 계수가 대부분 제로에 가까운 금속박과의 팽창률의 차에 의해, 습도의 상승과 함께 플렉시블 디바이스용 기판이 휘거나, 평탄화층 및 금속박의 밀착성이 저하되거나 하는 경우가 있다. 따라서 제조 과정에 있어서 웨트 프로세스가 행해질 경우에도, 흡습 팽창 계수가 작은 것이 바람직하다.
또한, 흡습 팽창 계수는 다음과 같이 측정한다. 우선, 평탄화층만의 필름을 제작한다. 평탄화층 필름의 작성 방법은, 내열 필름[유피렉스　S　50S(우베고산 가부시끼가이샤 제품)]이나 유리 기판 위에 평탄화층 필름을 제작한 후, 평탄화층 필름을 박리하는 방법이나 금속 기판 위에 평탄화층 필름을 제작한 후, 금속을 에칭으로 제거하여 평탄화층 필름을 얻는 방법 등이 있다. 계속해서, 이렇게 해서 얻게 된 평탄화층 필름을 폭 5㎜ × 길이 20㎜로 절단하여, 평가 샘플로 한다. 흡습 팽창 계수는, 습도 가변 기계적 분석 장치(Thermo　Plus　TMA8310 (리가꾸사 제품))에 의해 측정한다. 예를 들어, 온도를 25℃로 일정하게 하고, 우선 습도를 15％ RH의 환경 하에서 샘플이 안정된 상태로 하고, 대략 30분 내지 2시간 그 상태를 유지한 후, 측정 부위의 습도를 20％RH로 하고, 다시 샘플이 안정될 때까지 30분 내지 2시간 그 상태를 유지한다. 그 후, 습도를 50％RH로 변화시켜, 그것이 안정되었을 때의 샘플 길이와 20％RH에서 안정된 상태에서의 샘플 길이의 차이를, 습도 변화(이 경우 50-20의 30)로 나누어, 그 값을 샘플 길이로 나눈 값을 흡습 팽창 계수(C.H.E.)로 한다. 측정 시, 평가 샘플의 단면적당의 가중이 동일해지도록 인장 가중은 1g/25000㎛2로 한다.
또한, 평탄화층의 선열 팽창 계수는 치수 안정성의 관점으로부터, 금속박의 선열 팽창 계수와의 차가 15ppm/℃ 이하인 것이 바람직하고, 보다 바람직하게는 10ppm/℃ 이하, 더욱 바람직하게는 5ppm/℃ 이하이다. 평탄화층과 금속박의 선열 팽창 계수가 가까울수록, 플렉시블 디바이스용 기판의 휨이 억제되는 동시에, 플렉시블 디바이스용 기판의 열 환경이 변화되었을 때에, 평탄화층과 금속박의 계면 응력이 작아져 밀착성이 향상된다. 또한, 본 발명의 플렉시블 디바이스용 기판은, 취급상, 0℃ 내지 100℃ 범위의 온도 환경 하에서는 휘지 않는 것이 바람직한 것이지만, 평탄화층의 선열 팽창 계수가 크기 때문에 평탄화층 및 금속박의 선열 팽창 계수가 크게 다르면, 플렉시블 디바이스용 기판이 열 환경의 변화에 의해 휘어 버린다.
또한, 플렉시블 디바이스용 기판에 휨이 발생하지 않는다고 하는 것은, 플렉시블 디바이스용 기판을 폭 10㎜, 길이 50㎜의 직사각 형상으로 잘라내어, 얻게 된 샘플의 한쪽 단변을 수평하게 평활한 받침대 위에 고정했을 때에, 샘플의 다른 한쪽 단변의 받침대 표면으로부터의 부상 거리가 1.0㎜ 이하인 것을 말한다.
구체적으로, 평탄화층의 선열 팽창 계수는 치수 안정성의 관점으로부터, 0ppm/℃ 내지 30ppm/℃의 범위 내인 것이 바람직하고, 보다 바람직하게는 0ppm/℃ 내지 25ppm/℃의 범위 내, 더욱 바람직하게는 0ppm/℃ 내지 18ppm/℃의 범위 내, 특히 바람직하게는 0ppm/℃ 내지 12ppm/℃의 범위 내, 가장 바람직하게는 0ppm/℃ 내지 7ppm/℃의 범위 내이다.
또한, 선열 팽창 계수는 다음과 같이 측정한다. 우선, 평탄화층만의 필름을 제작한다. 평탄화층 필름의 작성 방법은, 상술한 바와 같다. 계속해서, 이렇게 해서 얻게 된 평탄화층을 폭 5㎜ × 길이 20㎜로 절단하여, 평가 샘플로 한다. 선열 팽창 계수는 열 기계 분석 장치[예를 들어 Thermo　Plus　TMA8310 (리가꾸사 제품)]에 의해 측정한다. 측정 조건은, 승온 속도를 10℃/min, 평가 샘플의 단면적당의 가중이 동일해지도록 인장 가중을 1g/25000㎛2로 하고, 100℃ 내지 200℃ 범위 내의 평균 선열 팽창 계수를 선열 팽창 계수(C.T.E.)로 한다.
평탄화층은 절연성을 구비하는 것이다. 구체적으로, 평탄화층의 체적 저항은, 1.0 × 109Ω·m 이상인 것이 바람직하고, 1.0 × 1010Ω·m 이상인 것이 보다 바람직하고, 1.0 × 1011Ω·m 이상인 것이 더욱 바람직하다.
또한, 체적 저항은 JIS　K6911, JIS　C2318, ASTM　D257 등의 규격에 준거하는 방법으로 측정하는 것이 가능하다.
평탄화층을 구성하는 폴리이미드로서는, 상술한 특성을 만족시키는 것이면 특별히 한정되는 것은 아니다. 예를 들어, 폴리이미드의 구조를 적절하게 선택함으로써, 흡습 팽창 계수나 선열 팽창 계수를 제어하는 것이 가능하다.
폴리이미드로서는, 평탄화층의 선열 팽창 계수나 흡습 팽창 계수를 본 발명의 플렉시블 디바이스용 기판에 적합한 것으로 하는 관점에서, 방향족 골격을 포함하는 폴리이미드인 것이 바람직하다. 폴리이미드 중에서도 방향족 골격을 함유하는 폴리이미드는, 그 강직하고 평면성이 높은 골격에 유래하여, 내열성이나 박막에서의 절연성이 우수하고, 선열 팽창 계수도 낮으므로, 본 발명의 플렉시블 디바이스용 기판의 평탄화층에 바람직하게 사용된다.
폴리이미드는 저흡습 팽창, 저선열 팽창인 것이 요구되므로, 하기 식 (I)에서 나타내는 반복 단위를 갖는 것이 바람직하다. 이러한 폴리이미드는, 그 강직한 골격에 유래하는 높은 내열성이나 절연성을 나타내는 동시에, 금속과 동등한 선열 팽창을 나타낸다. 나아가서는, 흡습 팽창 계수도 작게 하는 것이 가능하다.
Figure 112012025081924-pct00001
[식 (I) 중, R1은 4가의 유기기, R2는 2가의 유기기이며, 반복되는 R1끼리 및 R2끼리는 각각 동일해도 좋고 상이해도 좋다. n은 1 이상의 자연수임]
식 (I)에 있어서, 일반적으로 R1은 테트라카르복실산 이무수물 유래의 구조이며, R2는 디아민 유래의 구조이다.
폴리이미드에 적용 가능한 테트라카르복실산 이무수물로서는, 예를 들어 에틸렌 테트라카르복실산 이무수물, 부탄 테트라카르복실산 이무수물, 시클로부탄 테트라카르복실산 이무수물, 메틸 시클로부탄 테트라카르복실산 이무수물, 시클로펜탄 테트라카르복실산 이무수물 등의 지방족 테트라카르복실산 이무수물 ; 피로멜리트산 이무수물, 3, 3', 4, 4'-벤조페논 테트라카르복실산 이무수물, 2, 2', 3, 3'-벤조페논 테트라카르복실산 이무수물, 2, 3', 3, 4'-벤조페논 테트라카르복실산 이무수물, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 2', 3, 3'-비페닐 테트라카르복실산 이무수물, 2, 3', 3, 4'-비페닐 테트라카르복실산 이무수물, 2, 2', 6, 6'-비페닐 테트라카르복실산 이무수물, 2, 2-비스(3, 4-디카르복시페닐)프로판 이무수물, 2, 2-비스(2, 3-디카르복시페닐)프로판 이무수물, 비스(3, 4-디카르복시페닐)에테르 이무수물, 비스(3, 4-디카르복시페닐)술폰 이무수물, 1, 1-비스(2, 3-디카르복시페닐)에탄 이무수물, 비스(2, 3-디카르복시페닐)메탄 이무수물, 비스(3, 4-디카르복시페닐)메탄 이무수물, 2, 2-비스(3, 4-디카르복시페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판 이무수물, 2, 2-비스(2, 3-디카르복시페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판 이무수물, 1, 3-비스〔(3, 4-디카르복시)벤조일〕벤젠 이무수물, 1, 4-비스〔(3, 4-디카르복시)벤조일〕벤젠 이무수물, 2, 2-비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}프로판 이무수물, 2, 2-비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}프로판 이무수물, 비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}케톤 이무수물, 비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}케톤 이무수물, 4, 4'-비스〔4-(1, 2-디카르복시)페녹시〕비페닐 이무수물, 4, 4'-비스〔3-(1, 2-디카르복시)페녹시〕비페닐 이무수물, 비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}케톤 이무수물, 비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}케톤 이무수물, 비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}술폰 이무수물, 비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}술폰 이무수물, 비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}술파이드 이무수물, 비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}술파이드 이무수물, 2, 2-비스{4-〔4-(1, 2-디카르복시)페녹시〕페닐}-1, 1, 1, 3, 3, 3-헥사플루오로 프로판 이무수물, 2, 2-비스{4-〔3-(1, 2-디카르복시)페녹시〕페닐}-1, 1, 1, 3, 3, 3-헥사플루오로 프로판 이무수물, 2, 3, 6, 7-나프탈렌 테트라카르복실산 이무수물, 1, 1, 1, 3, 3, 3-헥사플루오로-2, 2-비스(2, 3-또는 3, 4-디카르복시페닐)프로판 이무수물, 1, 4, 5, 8-나프탈렌 테트라카르복실산 이무수물, 1, 2, 5, 6-나프탈렌 테트라카르복실산 이무수물, 1, 2, 3, 4-벤젠 테트라카르복실산 이무수물, 3, 4, 9, 10-페릴렌 테트라카르복실산 이무수물, 2, 3, 6, 7-안트라센 테트라카르복실산 이무수물, 1, 2, 7, 8-페난트렌 테트라카르복실산 이무수물, 피리딘 테트라카르복실산 이무수물, 술포닐 디프탈산 무수물, m-터페닐-3, 3', 4, 4'-테트라카르복실산 이무수물, p-터페닐-3, 3', 4, 4'-테트라카르복실산 이무수물, 9, 9-비스-(트리플루오로메틸)크산텐 테트라카르복실산 이무수물, 9-페닐-9-(트리플루오로메틸)크산텐 테트라카르복실산 이무수물, 12, 14-디페닐-12, 14-비스(트리플루오로메틸)-12H, 14H-5, 7-디옥사 펜타센-2, 3, 9, 10-테트라카르복실산 이무수물, 1, 4-비스(3, 4-디카르복시 트리플루오로 페녹시)테트라 플루오로 벤젠 이무수물, 1, 4-비스(트리플루오로메틸)-2, 3, 5, 6-벤젠 테트라카르복실산 이무수물, 1-(트리플루오로메틸)-2, 3, 5, 6-벤젠 테트라카르복실산 이무수물, p-페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물, p-비페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물 등의 방향족 테트라카르복실산 이무수물 등을 들 수 있다.
이들은 단독 혹은 2종류 이상 혼합해서 사용된다.
폴리이미드의 내열성, 선열 팽창 계수 등의 관점에서 바람직하게 사용되는 테트라카르복실산 이무수물은, 방향족 테트라카르복실산 이무수물이다. 특히 바람직하게 사용되는 테트라카르복실산 이무수물로서는, 피로멜리트산 이무수물, 멜로판산 이무수물, 3, 3', 4, 4'-벤조페논 테트라카르복실산 이무수물, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 3', 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 2', 3'-비페닐 테트라카르복실산 이무수물, 2, 2', 6, 6'-비페닐 테트라카르복실산 이무수물, 비스(3, 4-디카르복시페닐)에테르 이무수물, 2, 2-비스(3, 4-디카르복시페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판 이무수물, 비스(3, 4-디카르복시페닐)에테르 이무수물을 들 수 있다.
그 중에서도, 흡습 팽창 계수를 저감시키는 관점에서, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 3', 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 2', 3'-비페닐 테트라카르복실산 이무수물, 비스(3, 4-디카르복시페닐)에테르 이무수물이 특히 바람직하다.
병용하는 테트라카르복실산 이무수물로서 불소가 도입된 테트라카르복실산 이무수물을 사용하면, 폴리이미드의 흡습 팽창 계수가 저하된다. 그러나 불소를 포함한 골격을 갖는 폴리이미드 전구체는, 염기성 수용액에 용해되기 어려워, 알코올 등의 유기 용매와 염기성 수용액과의 혼합 용액에 의해 현상을 행할 필요가 있다.
또한, 피로멜리트산 이무수물, 멜로판산 이무수물, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 3', 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 2', 3'-비페닐 테트라카르복실산 이무수물, 1, 4, 5, 8-나프탈렌 테트라카르복실산 이무수물 등의 강직한 테트라카르복실산 이무수물을 사용하면, 폴리이미드의 선열 팽창 계수가 작아지므로 바람직하다. 그 중에서도, 선열 팽창 계수와 흡습 팽창 계수와의 밸런스의 관점에서, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 3', 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 2', 3'-비페닐 테트라카르복실산 이무수물이 특히 바람직하다.
테트라카르복실산 이무수물로서 지환 골격을 가질 경우, 폴리이미드 전구체의 투명성이 향상되므로, 고감도의 감광성 폴리이미드 전구체가 된다. 한편, 폴리이미드의 내열성이나 절연성이 방향족 폴리이미드와 비교해서 떨어지는 경향이 있다.
방향족의 테트라카르복실산 이무수물을 사용한 경우, 내열성이 우수하고, 저선열 팽창 계수를 나타내는 폴리이미드가 된다고 하는 장점이 있다. 따라서 폴리이미드에 있어서, 상기 식 (I) 중의 R1 중 33몰％ 이상이, 하기 식에서 나타내어지는 어느 하나의 구조인 것이 바람직하다.
Figure 112012025081924-pct00002
폴리이미드가 상기 식 중 어느 하나의 구조를 포함하면, 이들 강직한 골격에 유래하여, 저선열 팽창 및 저흡습 팽창을 나타낸다. 나아가서는, 시판되고 있어 입수가 용이하며, 저비용이라고 하는 장점도 있다.
상기와 같은 구조를 갖는 폴리이미드는, 고내열성, 저선열 팽창 계수를 나타내는 폴리이미드이다. 그로 인해, 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (I) 중의 R1 중 100몰％에 가까우면 가까울수록 바람직하지만, 적어도 상기 식 (I) 중의 R1 중 33％ 이상 함유하면 좋다. 그 중에서도, 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (I) 중의 R1 중 50몰％ 이상인 것이 바람직하고, 또한 70몰％ 이상인 것이 바람직하다.
한편, 폴리이미드에 적용 가능한 디아민 성분도, 1종류의 디아민 단독으로, 또는 2종류 이상의 디아민을 병용해서 사용할 수 있다. 사용되는 디아민 성분은 특별히 한정되는 것은 아니며, 예를 들어 p-페닐렌 디아민, m-페닐렌 디아민, o-페닐렌 디아민, 3, 3'-디아미노 디페닐 에테르, 3, 4'-디아미노 디페닐 에테르, 4, 4'-디아미노 디페닐 에테르, 3, 3'-디아미노 디페닐 술파이드, 3, 4'-디아미노 디페닐 술파이드, 4, 4'-디아미노 디페닐 술파이드, 3, 3'-디아미노 디페닐 술폰, 3, 4'-디아미노 디페닐 술폰, 4, 4'-디아미노 디페닐 술폰, 3, 3'-디아미노 벤조페논, 4, 4'-디아미노 벤조페논, 3, 4'-디아미노 벤조페논, 3, 3'-디아미노 디페닐 메탄, 4, 4'-디아미노 디페닐 메탄, 3, 4'-디아미노 디페닐 메탄, 2, 2-디(3-아미노페닐)프로판, 2, 2-디(4-아미노페닐)프로판, 2-(3-아미노페닐)-2-(4-아미노페닐)프로판, 2, 2-디(3-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판, 2, 2-디(4-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판, 2-(3-아미노페닐)-2-(4-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로 프로판, 1, 1-디(3-아미노페닐)-1-페닐에탄, 1, 1-디(4-아미노페닐)-1-페닐에탄, 1-(3-아미노페닐)-1-(4-아미노페닐)-1-페닐 에탄, 1, 3-비스(3-아미노페녹시)벤젠, 1, 3-비스(4-아미노페녹시)벤젠, 1, 4-비스(3-아미노페녹시)벤젠, 1, 4-비스(4-아미노페녹시)벤젠, 1, 3-비스(3-아미노벤조일)벤젠, 1, 3-비스(4-아미노벤조일)벤젠, 1, 4-비스(3-아미노벤조일)벤젠, 1, 4-비스(4-아미노벤조일)벤젠, 1, 3-비스(3-아미노-α, α-디메틸벤질)벤젠, 1, 3-비스(4-아미노-α, α-디메틸벤질)벤젠, 1, 4-비스(3-아미노-α, α-디메틸벤질)벤젠, 1, 4-비스(4-아미노-α, α-디메틸벤질)벤젠, 1, 3-비스(3-아미노-α, α-디트리플루오로메틸벤질)벤젠, 1, 3-비스(4-아미노-α, α-디트리플루오로메틸벤질)벤젠, 1, 4-비스(3-아미노-α, α-디트리플루오로메틸벤질)벤젠, 1, 4-비스(4-아미노-α, α-디트리플루오로메틸벤질)벤젠, 2, 6-비스(3-아미노페녹시)벤조니트릴, 2, 6-비스(3-아미노페녹시)피리딘, 4, 4'-비스(3-아미노페녹시)비페닐, 4, 4'-비스(4-아미노페녹시)비페닐, 비스[4-(3-아미노페녹시)페닐]케톤, 비스[4-(4-아미노페녹시)페닐]케톤, 비스[4-(3-아미노페녹시)페닐]술파이드, 비스[4-(4-아미노페녹시)페닐]술파이드, 비스[4-(3-아미노페녹시)페닐]술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 비스[4-(3-아미노페녹시)페닐]에테르, 비스[4-(4-아미노페녹시)페닐]에테르, 2, 2-비스[4-(3-아미노페녹시)페닐]프로판, 2, 2-비스[4-(4-아미노페녹시)페닐]프로판, 2, 2-비스[3-(3-아미노페녹시)페닐]-1, 1, 1, 3, 3, 3-헥사플루오로 프로판, 2, 2-비스[4-(4-아미노페녹시)페닐]-1, 1, 1, 3, 3, 3-헥사플루오로 프로판, 1, 3-비스[4-(3-아미노페녹시)벤조일]벤젠, 1, 3-비스[4-(4-아미노페녹시)벤조일]벤젠, 1, 4-비스[4-(3-아미노페녹시)벤조일]벤젠, 1, 4-비스[4-(4-아미노페녹시)벤조일]벤젠, 1, 3-비스[4-(3-아미노페녹시)-α, α-디메틸 벤질]벤젠, 1, 3-비스[4-(4-아미노페녹시)-α, α-디메틸 벤질]벤젠, 1, 4-비스[4-(3-아미노페녹시)-α, α-디메틸 벤질]벤젠, 1, 4-비스[4-(4-아미노페녹시)-α, α-디메틸 벤질]벤젠, 4, 4'-비스[4-(4-아미노페녹시)벤조일]디페닐 에테르, 4, 4'-비스[4-(4-아미노-α, α-디메틸벤질)페녹시]벤조페논, 4, 4'-비스[4-(4-아미노-α, α-디메틸벤질)페녹시]디페닐 술폰, 4, 4'-비스[4-(4-아미노페녹시)페녹시]디페닐술폰, 3, 3'-디아미노-4, 4'-디페녹시 벤조페논, 3, 3'-디아미노-4, 4'-디비페녹시 벤조페논, 3, 3'-디아미노-4-페녹시 벤조페논, 3, 3'-디아미노-4-비페녹시 벤조페논, 6, 6'-비스(3-아미노페녹시)-3, 3, 3', 3'-테트라메틸-1, 1'-스피로비인단, 6, 6'-비스(4-아미노페녹시)-3, 3, 3', 3'-테트라메틸-1, 1'-스피로비인단과 같은 방향족 아민 ; 1, 3-비스(3-아미노프로필)테트라메틸 디실록산, 1, 3-비스(4-아미노부틸)테트라메틸 디실록산, α, ω-비스(3-아미노프로필)폴리 디메틸 실록산, α, ω-비스(3-아미노부틸)폴리 디메틸 실록산, 비스(아미노메틸)에테르, 비스(2-아미노에틸)에테르, 비스(3-아미노프로필)에테르, 비스(2-아미노메톡시)에틸]에테르, 비스[2-(2-아미노에톡시)에틸]에테르, 비스[2-(3-아미노프로톡시)에틸]에테르, 1, 2-비스(아미노메톡시)에탄, 1, 2-비스(2-아미노에톡시)에탄, 1, 2-비스[2-(아미노메톡시)에톡시]에탄, 1, 2-비스[2-(2-아미노에톡시)에톡시]에탄, 에틸렌 글리콜 비스(3-아미노프로필)에테르, 디에틸렌 글리콜 비스(3-아미노프로필)에테르, 트리에틸렌 글리콜 비스(3-아미노프로필)에테르, 에틸렌 디아민, 1, 3-디아미노프로판, 1, 4-아미노부탄, 1, 5-디아미노펜탄, 1, 6-디아미노헥산, 1, 7-디아미노헵탄, 1, 8-디아미노옥탄, 1, 9-디아미노노난, 1, 10-디아미노데칸, 1, 11-디아미노운데칸, 1, 12-디아미노도데칸과 같은 지방족 아민 ; 1, 2-디아미노 시클로헥산, 1, 3-디아미노 시클로헥산, 1, 4-디아미노 시클로헥산, 1, 2-디(2-아미노에틸)시클로헥산, 1, 3-디(2-아미노에틸)시클로헥산, 1, 4-디(2-아미노에틸)시클로헥산, 비스(4-아미노시클로헥실)메탄, 2, 6-비스(아미노메틸)비시클로[2. 2. 1] 헵탄, 2, 5-비스(아미노메틸)비시클로 [2. 2. 1] 헵탄과 같은 지환식 디아민 등을 들 수 있다. 구아나민류로서는, 아세트 구아나민, 벤조구아나민 등을 들 수 있고, 또한 상기 디아민의 방향환 상 수소 원자의 일부 혹은 전부를 플루오로기, 메틸기, 메톡시기, 트리플루오로메틸기, 또는 트리플루오로메톡시기로부터 선택된 치환기로 치환한 디아민도 사용할 수 있다.
또한 목적으로 따라서 가교점이 되는 에티닐기, 벤조시클로부텐-4'-일기, 비닐기, 알릴기, 시아노기, 이소시아네이트기 및 이소프로페닐기 중 어느 1종류 또는 2종 이상을, 상기 디아민의 방향환상 수소 원자의 일부 혹은 전부에 치환기로서 도입해서도 사용할 수 있다.
디아민은, 원하는 물성에 의해 선택할 수 있고, p-페닐렌 디아민 등의 강직한 디아민을 사용하면, 폴리이미드는 저팽창 계수가 된다. 강직한 디아민으로서는, 동일한 방향환에 2개의 아미노기가 결합하고 있는 디아민으로서, p-페닐렌 디아민, m-페닐렌 디아민, 1, 4-디아미노 나프탈렌, 1, 5-디아미노 나프탈렌, 2, 6-디아미노 나프탈렌, 2, 7-디아미노 나프탈렌, 1, 4-디아미노 안트라센 등을 들 수 있다.
또한, 2개 이상의 방향족 환이 단결합에 의해 결합하고, 2개 이상의 아미노기가 각각 따로따로인 방향족 환 위에 직접 또는 치환기의 일부로서 결합하고 있는 디아민을 들 수 있고, 예를 들어 하기 식 (Ⅱ)에 의해 나타내는 것이 있다. 구체예로서는, 벤지딘 등을 들 수 있다.
Figure 112012025081924-pct00003
[식 (Ⅱ) 중, a는 0 또는 1 이상의 자연수, 아미노기는 벤젠환끼리의 결합에 대하여, 메타 위치 또는 파라 위치에 결합함]
또한, 상기 식 (Ⅱ)에 있어서, 다른 벤젠환과의 결합에 관여하지 않고, 벤젠환 상의 아미노기가 치환되어 있지 않은 위치에 치환기를 갖는 디아민도 사용할 수 있다. 이들 치환기는, 1가의 유기기이지만 그들은 서로 결합해도 된다. 구체예로서는, 2, 2'-디메틸-4, 4'-디아미노비페닐, 2, 2'-디트리플루오로메틸-4, 4'-디아미노비페닐, 3, 3'-디클로로-4, 4'-디아미노비페닐, 3, 3'-디메톡시-4, 4'-디아미노비페닐, 3, 3'-디메틸-4, 4'-디아미노비페닐 등을 들 수 있다.
또한, 방향환의 치환기로서 불소를 도입하면 흡습 팽창 계수를 저감시킬 수 있다. 그러나 불소를 포함하는 폴리이미드 전구체, 특히 폴리아믹산은, 염기성 수용액에 용해되기 어려워, 금속박 위에 평탄화층을 부분적으로 형성할 경우에는, 평탄화층의 가공 시에 알코올 등의 유기 용매와의 혼합 용액으로 현상할 필요가 있는 경우가 있다.
한편, 디아민으로서, 1, 3-비스(3-아미노프로필)테트라메틸디실록산 등의 실록산 골격을 갖는 디아민을 사용하면, 금속박과의 밀착성을 개선하거나, 폴리이미드의 탄성률이 저하되어, 유리 전이 온도를 저하시키거나 할 수 있다.
여기서, 선택되는 디아민은 내열성의 관점에서 방향족 디아민이 바람직하지만, 원하는 물성에 따라서 디아민 전체의 60몰％, 바람직하게는 40몰％를 초과하지 않는 범위에서, 지방족 디아민이나 실록산계 디아민 등의 방향족 이외의 디아민을 사용해도 된다.
또한, 폴리이미드에 있어서는, 상기 식 (I) 중의 R2 중 33몰％ 이상이 하기 식에서 나타내어지는 어느 하나의 구조인 것이 바람직하다.
Figure 112012025081924-pct00004
(R3은 2가의 유기기, 산소 원자, 황 원자, 또는 술폰기이며, R4 및 R5는 1가의 유기기, 또는 할로겐 원자임)
폴리이미드가 상기 식 중 어느 하나의 구조를 포함하면, 이들 강직한 골격에 유래하여, 저선열 팽창 및 저흡습 팽창을 나타낸다. 나아가서는, 시판되고 있어 입수가 용이하며, 저비용이라고 하는 장점도 있다.
상기와 같은 구조를 가질 경우, 폴리이미드의 내열성이 향상되고, 선열 팽창 계수가 작아진다. 그로 인해, 상기 식에서 나타내는 구조의 함유량은 상기 식 (I) 중의 R2 중 100몰％에 가까우면 가까울수록 바람직하지만, 상기 식 (I) 중의 R2 중 적어도 33％ 이상 함유하면 좋다. 그 중에서도, 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (I) 중의 R2 중 50몰％ 이상인 것이 바람직하고, 또한 70몰％ 이상인 것이 바람직하다.
일반적으로 금속박의 선열 팽창 계수, 즉 금속의 선열 팽창 계수는 어느 정도 정해져 있으므로, 사용하는 금속박의 선열 팽창 계수에 따라서 평탄화층의 선열 팽창 계수를 결정하고, 폴리이미드의 구조를 적절하게 선택하는 것이 바람직하다.
또한, 본 발명의 플렉시블 디바이스용 기판을 사용해서 TFT 기판을 제작할 경우에는, TFT의 선열 팽창 계수에 따라서 금속박의 선열 팽창 계수를 결정하고, 그 금속박의 선열 팽창 계수에 따라서 평탄화층의 선열 팽창 계수를 결정하고, 폴리이미드의 구조를 적절하게 선택하는 것이 바람직하다.
또한, 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치나 전자 페이퍼를 제작할 경우에는, 유기 EL 표시 장치나 전자 페이퍼의 선열 팽창 계수에 따라서 금속박의 선열 팽창 계수를 결정하고, 그 금속박의 선열 팽창 계수에 따라서 평탄화층의 선열 팽창 계수를 결정하고, 폴리이미드의 구조를 적절하게 선택하는 것이 바람직하다.
본 발명에 있어서는, 평탄화층이 상술한 식 (I)에서 나타내는 반복 단위를 갖는 폴리이미드를 함유하고 있으면 좋고, 필요에 따라서 적절하게, 이 폴리이미드와 다른 폴리이미드를 적층하거나 조합하거나 하여, 평탄화층으로서 사용해도 된다.
또한, 상기 식 (I)에서 나타내는 반복 단위를 갖는 폴리이미드는, 감광성 폴리이미드 또는 감광성 폴리이미드 전구체를 사용해서 얻을 수 있는 것이라도 좋다. 감광성 폴리이미드는, 공지의 방법을 사용해서 얻을 수 있다. 예를 들어, 폴리아믹산의 카르복실기에 에스테르 결합이나 이온 결합으로 에틸렌성 이중 결합을 도입하고, 이렇게 해서 얻게 되는 폴리이미드 전구체에 광 라디칼 개시제를 혼합하고, 용제 현상 네거티브형 감광성 폴리이미드 전구체로 할 수 있다. 또한 예를 들어, 폴리아믹산이나 그의 부분 에스테르화물에 나프토퀴논 디아지드 화합물을 첨가하고, 알칼리 현상 포지티브형 감광성 폴리이미드 전구체로 하거나, 혹은 폴리아믹산에 니페디핀계 화합물을 첨가하여 알칼리 현상 네거티브형 감광성 폴리이미드 전구체로 하는 등, 폴리아믹산에 광염기 발생제를 첨가하여, 알칼리 현상 네거티브형 감광성 폴리이미드 전구체로 할 수 있다.
이들의 감광성 폴리이미드 전구체에는, 폴리이미드 성분의 중량에 대하여 15％ 내지 35％의 감광성 부여 성분이 첨가되어 있다. 그로 인해, 패턴 형성 후에 300℃ 내지 400℃로 가열했다고 해도, 감광성 부여 성분 유래의 잔사가 폴리이미드 중에 잔존한다. 이들의 잔존물이 선열 팽창 계수나 흡습 팽창 계수를 크게 하는 원인이 되므로, 감광성 폴리이미드 전구체를 사용하면, 비감광성의 폴리이미드 전구체를 사용한 경우에 비해, 소자의 신뢰성이 저하되는 경향이 있다. 그러나 폴리아믹산에 광염기 발생제를 첨가한 감광성 폴리이미드 전구체는, 첨가제인 광염기 발생제의 첨가량을 15％ 이하로 해도 패턴 형성이 가능하므로, 폴리이미드로 한 후도 첨가제 유래의 분해 잔사가 적고, 선열 팽창 계수나 흡습 팽창 계수 등의 특성 열화가 적고, 또한 아웃 가스도 적기 때문에, 본 발명에 적용 가능한 감광성 폴리이미드 전구체로서는 가장 바람직하다.
폴리이미드에 사용되는 폴리이미드 전구체는, 염기성 수용액에 의해 현상 가능한 것이, 금속박 위에 평탄화층을 부분적으로 형성할 때에, 작업 환경의 안전성 확보 및 프로세스 비용의 저감 관점에서 바람직하다. 염기성 수용액은, 저렴하게 입수할 수 있고, 폐액 처리 비용이나 작업 안전성 확보를 위한 설비 비용이 저렴하므로, 보다 저비용에서의 생산이 가능해진다.
평탄화층은 폴리이미드를 포함하는 것이면 좋지만, 그 중에서도 폴리이미드를 주성분으로 하는 것이 바람직하다. 폴리이미드를 주성분으로 함으로써, 절연성, 내열성이 우수한 평탄화층으로 하는 것이 가능해진다. 또한, 폴리이미드를 주성분으로 함으로써, 평탄화층의 박막화가 가능해져 평탄화층의 열전도성이 향상되어, 열전도성이 우수한 플렉시블 디바이스용 기판으로 할 수 있다.
또한, 평탄화층이 폴리이미드를 주성분으로 하는 것은, 상술한 특성을 만족시킬 정도로, 평탄화층이 폴리이미드를 함유하는 것을 말한다. 구체적으로는, 평탄화층 중의 폴리이미드의 함유량이 75 질량％ 이상인 경우를 말하고, 바람직하게는 90 질량％ 이상이며, 특히 평탄화층이 폴리이미드만으로 이루어지는 것이 바람직하다. 평탄화층 중의 폴리이미드의 함유량이 상기 범위이면, 본 발명의 목적을 달성하는데 충분한 특성을 나타내는 것이 가능하며, 폴리이미드의 함유량이 많을수록, 폴리이미드 본래의 내열성이나 절연성 등의 특성이 양호해진다.
평탄화층에는, 필요에 따라서 레벨링제, 가소제, 계면 활성제, 소포제 등의 첨가제가 함유되어 있어도 된다.
평탄화층은, 금속박 위에 전체면에 형성되어 있어도 좋고, 금속박 위에 부분적으로 형성되어 있어도 된다. 즉, 금속박의 평탄화층 및 밀착층이 형성되어 있는 면에, 평탄화층 및 밀착층이 존재하지 않고, 금속박이 노출되어 있는 금속박 노출 영역이 설치되어 있어도 된다. 이러한 금속박 노출 영역을 가질 경우에는, 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치를 제작할 때에, 밀봉 부재와 금속박을 바로 밀착시키는 것이 가능해져, 유기 EL 표시 장치에의 수분의 침입을 보다 견고하게 방지하는 것이 가능해진다. 또한, 밀봉부를 금속박 노출 영역에 선택적으로 형성함으로써, 유기 EL 표시 장치를 면 내에서 구분하거나, 다면 부착한 상태에서 밀봉하거나 하는 것이 가능해져, 높은 생산성으로 소자를 제조할 수 있는 등의 이점을 갖는다. 또한, 금속박 노출 영역은 평탄화층 및 밀착층을 관통하여 금속박에 전기적으로 도통을 취하기 위한 관통 구멍이 될 수도 있다.
평탄화층이 금속박 위에 부분적으로 형성되어 있을 경우, 도 6의 (a), (b)에 예시한 바와 같이, 평탄화층(3)은, 적어도 금속박(2)의 외측 테두리부를 제외하고 형성되어 있어도 된다. 또, 도 6의 (a)는 도 6의 (b)의 A-A선 단면도이며, 도 6의 (b)에 있어서 밀착층은 생략되어 있다. 본 발명의 플렉시블 디바이스용 기판을 사용해서 유기 EL 표시 장치나 전자 페이퍼를 제작한 경우에, 금속박의 전체면에 평탄화층이 형성되어 있고 평탄화층의 단부가 노출되어 있으면, 일반적으로 폴리이미드는 흡습성을 나타내므로, 제조 시나 구동 시에 평탄화층의 단부면으로부터 소자 내부로 수분이 침입할 우려가 있다. 이 수분에 의해, 소자 성능이 열화하거나, 평탄화층의 치수가 변화되거나 한다. 그로 인해, 금속박의 외측 테두리부에는 평탄화층이 형성되어 있지 않고, 직접 외기에 폴리이미드를 함유하는 평탄화층이 노출되는 부분을 가능한 한 적게 하는 것이 바람직하다.
또한, 본 발명에 있어서, 평탄화층이 금속박 위에 부분적으로 형성되어 있다고 하는 것은, 평탄화층이 금속박의 전체면에 형성되어 있지 않은 것을 의미한다.
평탄화층은, 금속박의 외측 테두리부를 제외하고 금속박 위에 동일 높이로 형성되어 있어도 좋고, 금속박의 외측 테두리부를 제외하고 금속박 위에 또한 패턴 형상으로 형성되어 있어도 된다.
평탄화층의 두께는, 상술한 특성을 만족시킬 수 있는 두께이면 특별히 한정되지 않지만, 구체적으로는 1㎛ 내지 1000㎛의 범위 내인 것이 바람직하고, 보다 바람직하게는 1㎛ 내지 200㎛의 범위 내, 더욱 바람직하게는 1㎛ 내지 100㎛의 범위 내이다. 평탄화층의 두께가 지나치게 얇으면, 절연성을 유지할 수 없거나, 금속박 표면의 요철을 평탄화하는 것이 곤란하기 때문이다. 또한, 평탄화층의 두께가 지나치게 두꺼우면, 가요성이 저하되거나, 과중해지거나, 제막 시의 건조가 곤란해지거나, 재료 사용량이 증가하기 때문에 비용이 높아지거나 하기 때문이다. 나아가서는, 본 발명의 플렉시블 디바이스용 기판에 방열 기능을 부여할 경우에는, 평탄화층의 두께가 두꺼우면 폴리이미드는 금속보다도 열전도율이 낮기 때문에 열전도성이 저하된다.
평탄화층의 형성 방법으로서는, 평활성이 양호한 평탄화층을 얻을 수 있는 방법이면 특별히 한정되는 것은 아니고, 예를 들어 금속박 위에 폴리이미드 용액 또는 폴리이미드 전구체 용액을 도포하는 방법, 금속박과 폴리이미드 필름을 접착제를 개재하여 접합하는 방법, 금속박과 폴리이미드 필름을 가열 압착하는 방법을 사용할 수 있다. 그 중에서도, 폴리이미드 용액 또는 폴리이미드 전구체 용액을 도포하는 방법이 바람직하다. 평활성이 우수한 평탄화층을 얻을 수 있기 때문이다. 특히, 폴리이미드 전구체 용액을 도포하는 방법이 적합하다. 일반적으로 폴리이미드는 용매에의 용해성이 부족하기 때문이다. 또한, 용매에의 용해성이 높은 폴리이미드는, 내열성, 선열 팽창 계수, 흡습 팽창 계수 등의 물성이 떨어지기 때문이다.
도포 방법으로서는, 평활성이 양호한 평탄화층을 얻을 수 있는 방법이면 특별히 한정되는 것은 아니며, 예를 들어 스핀 코트법, 다이 코트법, 딥 코트법, 바 코트법, 그라비아 인쇄법, 스크린 인쇄법 등을 이용할 수 있다.
폴리이미드 용액 또는 폴리이미드 전구체 용액을 도포하는 경우, 도포 후에 폴리이미드 또는 폴리이미드 전구체의 유리 전이 온도 이상으로 가열함으로써, 막의 유동성을 높여, 평활성을 좋게 할 수도 있다.
또한, 평탄화층을 금속박 위에 부분적으로 형성할 경우, 그 형성 방법으로서는, 인쇄법, 포토리소그래피법, 레이저 등으로 직접 가공하는 방법을 사용할 수 있다. 포토리소그래피법으로서는, 예를 들어 폴리이미드 전구체인 폴리아믹산을 금속박 위에 제막한 후, 폴리아믹산막 위에 감광성 수지막을 형성하고, 포토리소그래피법에 의해 감광성 수지막 패턴을 형성하고, 그 후, 그 패턴을 마스크로서, 패턴 개구부의 폴리아믹산막을 제거한 후, 감광성 수지막 패턴을 제거하고, 폴리아믹산을 이미드화하는 방법 ; 상기 감광성 수지막 패턴의 형성 시에 동시에 폴리아믹산막도 현상하고, 그 후, 감광성 수지막 패턴을 제거하고, 폴리아믹산을 이미드화하는 방법 ; 금속박 및 평탄화층의 적층체의 상태에서, 평탄화층 위에 감광성 수지막 패턴을 형성하고, 그 패턴을 따라서 평탄화층을 웨트 에칭법 또는 드라이 에칭법에 의해 에칭한 후, 감광성 수지 패턴을 제거하는 방법 ; 금속박과 평탄화층과 금속박이 적층된 적층체의 한쪽의 금속박을 패터닝하고, 그 패턴을 마스크로서 평탄화층을 에칭한 후, 금속 패턴을 제거하는 방법 ; 감광성 폴리이미드 또는 감광성 폴리이미드 전구체를 사용하여, 금속박 위에 직접, 평탄화층의 패턴을 형성하는 방법을 들 수 있다. 인쇄법으로서는, 그라비아 인쇄나 플렉소 인쇄, 스크린 인쇄, 잉크젯법 등 공지의 인쇄 기술을 이용한 방법을 예시할 수 있다.
3. 금속박
본 발명에 있어서의 금속박은, 상기 평탄화층 및 밀착층을 지지하는 것이다.
금속박의 선열 팽창 계수로서는, 치수 안정성의 관점에서, 0ppm/℃ 내지 25ppm/℃의 범위 내인 것이 바람직하고, 보다 바람직하게는 0ppm/℃ 내지 18ppm/℃의 범위 내, 더욱 바람직하게는 0ppm/℃ 내지 12ppm/℃의 범위 내, 특히 바람직하게는 0ppm/℃ 내지 7ppm/℃의 범위 내이다. 또한, 상기 선열 팽창 계수의 측정 방법에 대해서는, 금속박을 폭 5㎜ × 길이 20㎜로 절단하여, 평가 샘플로 하는 것 이외는, 상기 평탄화층의 선열 팽창 계수의 측정 방법과 같다.
또한, 금속박은 내산화성을 갖는 것이 바람직하다. 본 발명의 플렉시블 디바이스용 기판 위에 TFT를 제작할 경우, 통상, TFT의 제작 시에 고온 처리가 실시되기 때문이다. 특히, TFT가 산화물 반도체층을 가질 경우에는, 산소의 존재 하에서 고온으로 어닐 처리가 행해지므로, 금속박은 내산화성을 갖는 것이 바람직하다.
금속박을 구성하는 금속 재료로서는, 박이 될 수 있는 것이며, 상술한 특성을 만족시키는 것이면 특별히 한정되는 것은 아니며, 예를 들어 알루미늄, 구리, 구리 합금, 인청동, 스테인리스강(SUS), 금, 금 합금, 니켈, 니켈 합금, 은, 은 합금, 주석, 주석 합금, 티탄, 철, 철 합금, 아연, 몰리브덴 등을 들 수 있다. 그 중에서도, 대형 소자에 적용할 경우, SUS가 바람직하다. SUS는 내산화성이 우수하고, 또한 내열성도 우수한 동시에, 구리 등에 비해 선열 팽창 계수가 작아 치수 안정성이 우수하다. 또한, SUS304에 대해서는 특히 입수하기가 쉽다고 하는 이점이 있으며, SUS430에 대해서는 입수하기 쉽고, 선열 팽창 계수가 SUS304보다 작다고 하는 이점도 있다. 한편, 본 발명의 플렉시블 디바이스용 기판을 사용해서 TFT 기판을 제작할 경우, 금속박 및 TFT의 선열 팽창 계수를 고려하면, 선열 팽창 계수의 관점으로부터는, SUS430보다 훨씬 저선열 팽창 계수의 티탄이나 인바(invar)가 바람직하다. 단, 선열 팽창 계수뿐만 아니라, 내산화성, 내열성, 금속박의 전성 및 연성 등에 기인하는 박의 가공성이나, 비용도 고려해서 선택하는 것이 바람직하다.
금속박의 두께로서는, 상술한 특성을 만족할 수 있는 두께이면 특별히 한정되지 않지만, 구체적으로는 1㎛ 내지 1000㎛의 범위 내인 것이 바람직하고, 보다 바람직하게는 1㎛ 내지 200㎛의 범위 내, 더욱 바람직하게는 1㎛ 내지 100㎛의 범위 내이다. 금속박의 두께가 지나치게 얇으면, 산소나 수증기에 대한 가스 배리어성이 저하되거나, 플렉시블 디바이스용 기판의 강도가 저하되거나 할 우려가 있다. 또한, 금속박의 두께가 지나치게 두꺼우면, 가요성이 저하되거나, 과중해지거나, 고비용이 되거나 한다.
금속박의 표면 거칠기 Ra로서는, 상기 밀착층 및 평탄화층의 표면 거칠기 Ra보다도 큰 것이며, 예를 들어 50㎚ 내지 200㎚ 정도이다. 또한, 상기 표면 거칠기의 측정 방법에 대해서는, 상기 밀착층의 표면 거칠기의 측정 방법과 같다.
금속박은, 압연박이라도 좋고 전해박이라도 좋고, 금속 재료의 종류에 따라서 적절하게 선택된다. 통상, 금속박은 압연에 의해 제작된다.
금속박은, 도 10에 예시한 바와 같이 공기와의 접촉면에 요철을 갖고 있어도 좋다. 금속박이 공기와의 접촉면에 요철을 가질 경우에는, 열확산이 양호해져, 방열성을 높일 수 있다.
요철의 형성 방법으로서는, 예를 들어 금속박의 표면에 직접, 엠보스 가공, 에칭 가공, 샌드블라스트 가공, 프로스트 가공, 스탬프 가공 등의 가공을 실시하는 방법, 포토레지스트 등을 사용해서 요철 패턴을 형성하는 방법, 도금 방법, 박 형상의 금속층과 표면에 요철을 갖는 금속층을 접합하는 방법을 들 수 있다. 엠보스 가공의 경우, 예를 들어 표면에 요철을 갖는 압연 롤을 사용해도 된다. 에칭 가공의 경우, 금속박의 종류에 따라 약제가 선택된다. 박 형상의 금속층과 표면에 요철을 갖는 금속층을 접합하는 방법의 경우, 예를 들어 납땜, 용접, 땜납 등에 의해 금속층끼리를 접합하거나, 혹은 에폭시 수지 등의 접착제를 개재하여 금속층끼리를 접합할 수 있다. 이 경우, 박 형상의 금속층과 표면에 요철을 갖는 금속층은, 같은 금속 재료로 구성되어 있어도 좋고, 다른 금속 재료로 구성되어 있어도 좋다.
그 중에서도, 비용면에서 엠보스 가공, 에칭 가공이 바람직하게 사용된다.
요철의 치수나 형상으로서는, 금속박의 공기와의 접촉면이 거칠어져 있어, 표면적을 늘릴 수 있으면 특별히 한정되는 것은 아니다. 요철의 폭, 높이, 피치 등으로서는, 금속박의 종류나 플렉시블 디바이스용 기판의 용도 등에 따라서 적절하게 선택되고, 예를 들어 시뮬레이션에 의해 열전도에 적합한 범위를 구할 수 있다.
금속박 위에 폴리이미드를 포함하는 평탄화층을 형성한 후에, 금속박을 패터닝함으로써, 금속박이 부분적으로 형성된 플렉시블 디바이스용 기판으로 할 수도 있다. 즉, 금속박은 평탄화층에 대하여 전체면에 형성되어 있어도 좋고, 평탄화층에 대하여 부분적으로 형성되어 있어도 좋다. 다시 바꾸어 말하면, 금속박은 플렉시블 디바이스용 기판의 전체면에 형성되어 있어도 좋고, 플렉시블 디바이스용 기판에 부분적으로 형성되어 있어도 좋다. 금속박이 플렉시블 디바이스용 기판의 전체면에 형성되어 있는 경우에는, 산소나 수증기에 대한 가스 배리어성을 부여할 수 있고, 또한 방열성을 높일 수 있다. 한편, 금속박이 부분적으로 형성되어 있는 경우에는, 불필요한 금속박 부분을 제거함으로써, 경량화를 도모할 수 있다.
금속박의 패터닝 방법으로서는, 포토리소그래피법, 레이저 등으로 직접 가공하는 방법을 사용할 수 있다. 포토리소그래피법으로서는, 예를 들어 금속박 및 평탄화층의 적층체의 상태에서, 금속박 위에 드라이 필름 레지스트를 라미네이트하고, 드라이 필름 레지스트를 패터닝하고, 그 패턴을 따라서 금속박을 에칭한 후, 드라이 필름 레지스트를 제거하는 방법을 들 수 있다.
4. 그 밖의 구성
본 발명에 있어서는, 금속박과 평탄화층 사이에 중간층이 형성되어 있어도 된다. 예를 들어, 금속박 및 평탄화층 사이에, 금속박을 구성하는 금속이 산화된 산화막으로 이루어지는 중간층이 형성되어 있어도 된다. 이에 의해, 금속박과 평탄화층의 밀착성을 높일 수 있다. 이 산화막은, 금속박 표면이 산화됨으로써 형성된다.
또한, 금속박의 평탄화층이 형성되어 있는 면과는 반대측의 면에도 상기 산화막이 형성되어 있어도 된다.
5. 용도
본 발명의 플렉시블 디바이스용 기판은, 도 2의 (a) 내지 도 4의 (b)에 예시된 바와 같은 TFT 기판에 적절하게 사용된다.
또한, TFT 기판에 대해서는, 후술하는「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재하므로, 여기에서의 설명은 생략한다.
또한, 본 발명의 플렉시블 디바이스용 기판은, 도 7의 (a), (b)에 예시한 바와 같은 전극 기판에도 적용할 수 있다. 도 7의 (a), (b)는 본 발명의 플렉시블 디바이스용 기판을 구비하는 전극 기판의 예를 나타내는 개략 단면도이다. 도 7의 (a)에 예시하는 전극 기판(10B)은, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 패턴 형상으로 형성된 전극층(21)을 갖고 있고, 도 7의 (b)에 예시하는 전극 기판(10B)은, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 동일 높이로 형성된 전극층(21)을 갖고 있다. 도 7의 (a)에 예시한 바와 같은 전극 기판은, 예를 들어 패시브 매트릭스 구동의 톱 에미션형의 유기 EL 표시 장치에 적용할 수 있다. 또한, 도 7의 (b)에 예시한 바와 같은 전극 기판은, 톱 에미션형의 유기 EL 표시 장치에 사용할 수 있고, 조명 용도에 적용할 수 있다.
또한, 본 발명의 플렉시블 디바이스용 기판은, 패시브 매트릭스형의 전자 페이퍼에도 적용할 수 있다.
B. 플렉시블 디바이스용 TFT 기판
다음에, 본 발명의 플렉시블 디바이스용 TFT 기판(이하, 단순히 TFT 기판이라고 칭하는 경우가 있음)에 대해 설명한다.
본 발명의 TFT 기판은, 상술한 플렉시블 디바이스용 기판과, 플렉시블 디바이스용 기판의 밀착층 위에 형성된 TFT를 갖는 것을 특징으로 하는 것이다.
본 발명의 TFT 기판에 대해서, 도면을 참조하면서 설명한다.
도 2의 (a) 내지 도 4의 (b)는, 본 발명의 TFT 기판의 예를 나타내는 개략 단면도이다. 도 2의 (a)에 예시하는 TFT 기판(10A)은, 톱 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고, 도 2의 (b)에 예시하는 TFT 기판(10A)은, 톱 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있다. 도 3의 (a)에 예시하는 TFT 기판(10A)은, 보톰 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고, 도 3의 (b)에 예시하는 TFT 기판(10A)은, 보톰 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있다. 도 4의 (a), (b)에 예시하는 TFT 기판(10A)은, 코플레이너형 구조를 갖는 TFT를 구비하고 있다. 또한, 도 2의 (a) 내지 도 4의 (b)에 도시하는 TFT 기판의 각 구성에 대해서는, 상기「A. 플렉시블 디바이스용 기판」의 항에 기재했으므로, 여기에서의 설명은 생략한다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 평탄화층에 의해 금속박 표면의 요철을 평탄화할 수 있다. 따라서 요철에 의한 TFT의 전기적 성능의 저하를 억제할 수 있다. 또 본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 플렉시블 디바이스용 기판과 TFT와의 밀착성이 우수하다. 따라서 본 발명의 TFT 기판의 제조 시에 수분이나 열이 가해져 폴리이미드를 포함하는 평탄화층의 치수가 변화된 경우라도, 전극이나 반도체층에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 TFT 기판은 금속박을 가지므로, 산소나 수증기에 대한 가스 배리어성을 갖고 있다. 따라서 본 발명의 TFT 기판을 사용해서 유기 EL 표시 장치를 제작한 경우에는, 수분이나 산소에 의한 소자 성능의 열화를 억제할 수 있고, 또 본 발명의 플렉시블 디바이스용 기판을 사용해서 액정 표시 방식의 전자 페이퍼를 제작한 경우에는, 액정이 수증기에 노출되는 것을 억제할 수 있다. 또한, 본 발명의 TFT 기판은 금속박을 갖고 있고, 일반적으로 금속박은 열전도성이 우수하므로, 방열성을 갖고 있다. 따라서 본 발명의 TFT 기판을 사용해서 유기 EL 표시 장치를 제작한 경우, 유기 EL 표시 장치의 발열에 의한 소자 성능의 열화를 억제할 수 있다.
또한, 본 발명의 TFT 기판은 금속박으로 지지되어 있으므로, 내구성이 우수한 TFT 기판으로 할 수 있다.
또한, 플렉시블 디바이스용 기판에 대해서는, 상기「A. 플렉시블 디바이스용 기판」의 항에 상세하게 기재했으므로, 여기에서의 설명은 생략한다. 이하, 본 발명의 TFT 기판의 다른 구성에 대해서 설명한다.
본 발명에 있어서의 TFT는, 플렉시블 디바이스용 기판의 밀착층 위에 형성되는 것이다.
TFT의 구조로서는, 예를 들어 톱 게이트 구조(정 스태거형), 보톰 게이트 구조(역 스태거형), 코플레이너형 구조를 들 수 있다. 톱 게이트 구조(정 스태거형) 및 보톰 게이트 구조(역 스태거형)의 경우에는, 또한 톱 콘택트 구조, 보톰 콘택트 구조를 들 수 있다. 이들의 구조는, TFT를 구성하는 반도체층의 종류에 따라서 적절하게 선택된다.
TFT를 구성하는 반도체층으로서는, 플렉시블 디바이스용 기판 위에 형성할 수 있는 것이면 특별히 한정되는 것은 아니며, 예를 들어 실리콘, 산화물 반도체, 유기 반도체가 사용된다.
실리콘으로서는, 폴리 실리콘, 아몰퍼스 실리콘을 사용할 수 있다.
산화물 반도체로서는, 예를 들어 산화아연(ZnO), 산화티탄(TiO), 산화마그네슘아연(MgxZn1 - xO), 산화카드뮴아연(CdxZn1 - xO), 산화카드뮴(CdO), 산화인듐(In2O3), 산화갈륨(Ga2O3), 산화주석(SnO2), 산화마그네슘(MgO), 산화텅스텐(WO), InGaZnO계, InGaSnO계, InGaZnMgO계, InAlZnO계, InFeZnO계, InGaO계, ZnGaO계, InZnO계를 사용할 수 있다.
유기 반도체로서는, 예를 들어 π 전자 공역계의 방향족 화합물, 쇄식 화합물, 유기 안료, 유기 규소 화합물 등을 들 수 있다. 보다 구체적으로는, 펜타센, 테트라센, 티오펜 올리고머 유도체, 페닐렌 유도체, 프탈로시아닌 화합물, 폴리아세틸렌 유도체, 폴리티오펜 유도체, 시아닌 색소 등을 들 수 있다.
그 중에서도, 반도체층은, 상술한 산화물 반도체로 이루어지는 산화물 반도체층인 것이 바람직하다. 산화물 반도체는 물이나 산소의 영향에 의해 그 전기 특성이 변화되지만, 본 발명의 TFT 기판은 상술한 바와 같이 수증기에 대한 가스 배리어성을 가지므로, 반도체의 특성 열화를 억제할 수 있다. 또한, 예를 들어 본 발명의 TFT 기판을 유기 EL 표시 장치에 사용할 경우에는, 유기 EL 표시 장치는 물이나 산소에 대한 내성이 떨어지지만, 금속박에 의해 산소 및 수증기의 투과를 억제할 수 있으므로, 소자 성능의 열화를 억제할 수 있다.
반도체층의 형성 방법 및 두께로서는, 일반적인 것과 마찬가지로 할 수 있다.
TFT를 구성하는 게이트 전극, 소스 전극 및 드레인 전극으로서는, 원하는 도전성을 구비하는 것이면 특별히 한정되는 것은 아니며, 일반적으로 TFT에 사용되는 도전성 재료를 사용할 수 있다. 이러한 재료의 예로서는, Ta, Ti, Al, Zr, Cr, Nb, Hf, Mo, Au, Ag, Pt, Mo-Ta 합금, W-Mo 합금, ITO, IZO 등의 무기 재료, 및 PEDOT/PSS 등의 도전성을 갖는 유기 재료를 들 수 있다.
게이트 전극, 소스 전극 및 드레인 전극의 형성 방법 및 두께로서는, 일반적인 것과 마찬가지로 할 수 있다.
TFT를 구성하는 게이트 절연막으로서는, 일반적인 TFT에 있어서의 게이트 절연막과 마찬가지의 것을 사용할 수 있고, 예를 들어 산화규소, 질화규소, 산화알루미늄, 산화탄탈, 티탄산 바륨 스트론튬(BST), 티탄산 지르콘산납(PZT) 등의 절연성 무기 재료, 및 아크릴계 수지, 페놀계 수지, 불소계 수지, 에폭시계 수지, 카르도계 수지, 비닐계 수지, 이미드계 수지, 노볼락계 수지 등의 절연성 유기 재료를 사용할 수 있다.
게이트 절연막의 형성 방법 및 두께로서는, 일반적인 것과 마찬가지로 할 수 있다.
TFT 위에는 보호막이 형성되어 있어도 된다. 보호막은, TFT를 보호하기 위해서 설치되는 것이다. 예를 들어, 반도체층이 공기 중에 함유되는 수분 등에 폭로되는 것을 방지할 수 있다. 보호막이 형성되어 있음으로써, TFT 성능의 경시 열화를 저감할 수 있는 것이다. 이러한 보호막으로서는, 예를 들어 산화규소, 질화규소 등의 절연성 무기 재료, 및 아크릴계 수지, 페놀계 수지, 불소계 수지, 에폭시계 수지, 카르도계 수지, 비닐계 수지, 이미드계 수지, 노볼락계 수지 등의 절연성 유기 재료가 사용된다.
보호막의 형성 방법 및 두께로서는, 일반적인 것과 마찬가지로 할 수 있다.
반도체층이 산화물 반도체층일 경우, 산화물 반도체층 위에 보호막을 스퍼터링법 등에 의해 형성하면, 산화물 반도체에서는 산소가 결손될 우려가 있지만, 보호막의 형성 후에 산소의 존재 하에서 어닐 처리를 행함으로써, 산소 결함을 보충할 수 있다. 이 어닐 처리는 수백도의 고온에서 행해지므로, 폴리이미드를 포함하는 평탄화층의 치수 변화가 염려되지만, 본 발명에 있어서는 밀착층이 형성되어 있으므로, 어닐 처리에 의해 평탄화층의 치수가 변화된 경우라도, 평탄화층과 TFT와의 밀착성을 유지할 수 있어, TFT의 박리나 균열을 억제하는 것이 가능하다.
C. 플렉시블 디바이스
다음에, 본 발명의 플렉시블 디바이스에 대해서 설명한다.
본 발명의 플렉시블 디바이스는, 상술한 TFT 기판을 구비하는 것을 특징으로 하는 것이다.
본 발명에 따르면, 상술한 TFT 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지하는 동시에, 본 발명의 플렉시블 디바이스의 제조 시나 사용 시에 전극이나 반도체층에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 플렉시블 디바이스가 유기 EL 표시 장치일 경우에는, 플렉시블 디바이스용 기판이 수증기나 산소에 대한 가스 배리어성을 가지므로, 소자 성능이 양호한 유기 EL 표시 장치로 할 수 있다. 또한, 본 발명의 플렉시블 디바이스가 유기 EL 표시 장치일 경우, 플렉시블 디바이스용 기판은 방열성을 가지므로, 유기 EL 표시 장치의 발열에 의한 성능 열화를 억제할 수 있다.
또 본 발명에 따르면, 플렉시블 디바이스가 금속박으로 지지되고 있으므로, 내구성이 우수한 플렉시블 디바이스로 할 수 있다.
본 발명의 플렉시블 디바이스는, TFT를 구비하고, 가요성을 갖는 디바이스이면 특별히 한정되는 것은 아니지만, 그 중에서도 플렉시블 디스플레이인 것이 바람직하다. 플렉시블 디스플레이로서는, 예를 들어 유기 EL 표시 장치, 전자 페이퍼, 반사형 액정 표시 장치를 들 수 있다. 특히, 본 발명의 플렉시블 디바이스는 유기 EL 표시 장치 또는 전자 페이퍼인 것이 바람직하다. 플렉시블 디스플레이 이외에는, RFID 등의 회로, 및 센서를 예시할 수 있다.
또한, 유기 EL 표시 장치에 대해서는 후술하는「D. 유기 EL 표시 장치」의 항에 상세하게 기재하고, 전자 페이퍼에 대해서는, 후술하는「E. 전자 페이퍼」의 항에 상세하게 기재하므로, 여기에서의 설명은 생략한다. 또한, TFT 기판에 대해서는, 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 상세하게 기재했으므로, 여기에서의 설명은 생략한다.
D. 유기 EL 표시 장치
본 발명의 유기 EL 표시 장치는, 상술한 TFT 기판을 구비하는, 즉 상술한 플렉시블 디바이스용 기판을 구비하는 것을 특징으로 하는 것이다. 구체적으로, 본 발명의 유기 EL 표시 장치는, 금속박, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층 및 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 플렉시블 디바이스용 기판과, 상기 플렉시블 디바이스용 기판의 밀착층 위에 형성된 배면 전극층 및 TFT와, 상기 배면 전극층 위에 형성되고, 적어도 유기 발광층을 포함하는 EL층과, 상기 EL층 위에 형성된 투명 전극층을 갖는 것을 특징으로 하는 것이다.
도 8은, 본 발명의 유기 EL 표시 장치의 일례를 나타내는 개략 단면도이다. 도 8에 예시하는 유기 EL 표시 장치(30)는 플렉시블 디바이스용 기판(1)과, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 구동용 TFT(16A) 및 스위칭용 TFT(16B)와, 구동용 TFT(16A) 및 스위칭용 TFT(16B)를 덮도록 형성된 보호막(15)과, 보호막(15) 위에 형성되고, 관통 구멍을 통해서 구동용 TFT(16A)의 드레인 전극(12D)과 전기적으로 접속된 배면 전극층(화소 전극)(31)과, 배면 전극층(31) 위에 형성되어, 유기 발광층을 포함하는 EL층(32)과, EL층(32) 위에 형성된 투명 전극층(33)을 갖고 있다. 플렉시블 디바이스용 기판(1)은 금속박(2)과, 금속박(2) 위에 형성되고, 폴리이미드를 포함하는 평탄화층(3)과, 평탄화층(3) 위에 형성되고 무기 화합물을 포함하는 밀착층(4)을 갖고 있다. 구동용 TFT(16A) 및 스위칭용 TFT(16B)는 모두 보톰 게이트·톱 콘택트 구조를 갖고, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 게이트 전극(13G)과, 게이트 전극(13G) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D)을 갖고 있다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지하는 동시에, 본 발명의 유기 EL 표시 장치의 제조 시나 사용 시에 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다. 또한, 플렉시블 디바이스용 기판이 수증기나 산소에 대한 가스 배리어성을 가지므로, 소자 성능을 양호하게 유지할 수 있다. 또한, 플렉시블 디바이스용 기판이 방열성을 가지므로, 유기 EL 표시 장치의 발열에 의한 성능 열화를 억제할 수 있다. 또한, 본 발명의 유기 EL 표시 장치는 금속박으로 지지되어 있으므로, 내구성이 우수한 것으로 할 수 있다.
또한, 플렉시블 디바이스용 기판에 대해서는, 상기「A. 플렉시블 디바이스용 기판」의 항에 상세하게 기재했으므로, 여기에서의 설명은 생략한다. 이하, 본 발명의 유기 EL 표시 장치의 다른 구성에 대해서 설명한다.
1. TFT
본 발명에 있어서의 TFT는, 플렉시블 디바이스용 기판의 밀착층 위에 형성되는 것이다. 일반적으로 유기 EL 표시 장치에 있어서는, 화소마다 구동용 TFT와 스위칭용 TFT의 2개의 TFT가 설치된다.
또한, TFT에 대해서는, 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재했으므로, 여기에서의 설명은 생략한다.
2. 배면 전극층
본 발명에 있어서의 배면 전극층은, 플렉시블 디바이스용 기판의 밀착층 위에 형성되는 것이며, TFT의 드레인 전극과 전기적으로 접속되는 화소 전극이다.
배면 전극층의 재료로서는, 도전성 재료이면 특별히 한정되는 것은 아니며, 예를 들어 Au, Ta, W, Pt, Ni, Pd, Cr, Cu, Mo, 알칼리 금속, 알칼리토류 금속 등의 금속 단체, 이들의 금속 산화물, 및 AlLi, AlCa, AlMg 등의 Al 합금, MgAg 등의 Mg 합금, Ni 합금, Cr 합금, 알칼리 금속의 합금, 알칼리토류 금속의 합금 등의 합금을 들 수 있다. 이들의 도전성 재료는, 단독으로 사용해도 좋고, 2종 이상을 조합해서 사용해도 좋고, 2종 이상을 사용해서 적층시켜도 좋다. 또한, 산화인듐주석(ITO), 산화인듐아연(IZO), 산화주석, 산화아연, 산화인듐, 산화알루미늄 아연(AZO) 등의 도전성 산화물을 사용할 수도 있다.
배면 전극층의 형성 방법 및 두께로서는, 일반적인 유기 EL 표시 장치에 있어서의 전극과 마찬가지로 할 수 있다.
3. EL층
본 발명에 있어서의 EL층은, 배면 전극층 위에 형성되고, 유기 발광층을 포함하는 것이며, 적어도 유기 발광층을 포함하는 1층 혹은 복수층의 유기층을 갖는 것이다. 즉, EL층이라 함은, 적어도 유기 발광층을 포함하는 층이며, 그 층 구성이 유기층 1층 이상인 층을 말한다. 통상, 도포법으로 EL층을 형성할 경우는, 용매와의 관계에서 다수의 층을 적층하는 것이 곤란하므로, EL층은 1층 혹은 2층의 유기층을 갖는 경우가 많지만, 용매에의 용해성이 다르도록 유기 재료를 고안하거나, 진공 증착법을 조합하거나 함으로써, 다수층으로 하는 것도 가능하다.
유기 발광층 이외에 EL층 내에 형성되는 층으로서는, 정공 주입층, 정공 수송층, 전자 주입층 및 전자 수송층을 들 수 있다. 정공 주입층 및 정공 수송층은 일체화되어 있는 경우가 있다. 마찬가지로, 전자 주입층 및 전자 수송층은 일체화되어 있는 경우가 있다. 그 밖에, EL층 내에 형성되는 층으로서는, 캐리어 블록층과 같은 정공 혹은 전자의 관통을 방지하고, 또한 여기자의 확산을 방지해서 발광층 내에 여기자를 가둠으로써, 재결합 효율을 향상시키기 위한 층 등을 들 수 있다.
이와 같이 EL층은 다양한 층을 적층한 적층 구조를 갖는 경우가 많으며, 적층 구조로서는 많은 종류가 있다.
EL층을 구성하는 각층으로서는, 일반적인 유기 EL 표시 장치에 사용되는 것과 마찬가지로 할 수 있다.
4. 투명 전극층
본 발명에 있어서의 투명 전극층은, EL층 위에 형성되는 것이다. 본 발명의 유기 EL 표시 장치에 있어서는 투명 전극층측으로부터 광을 취출하기 위해, 투명 전극층은 투명성을 갖고 있다.
투명 전극층의 재료로서는, 투명 전극을 형성 가능한 도전성 재료이면 특별히 한정되는 것은 아니며, 예를 들어 산화인듐주석(ITO), 산화인듐아연(IZO), 산화주석, 산화아연, 산화인듐, 산화알루미늄아연(AZO) 등의 도전성 산화물을 사용할 수 있다.
투명 전극층의 형성 방법 및 두께로서는, 일반적인 유기 EL 표시 장치에 있어서의 전극과 마찬가지로 할 수 있다.
5. 그 밖의 구성
본 발명의 유기 EL 표시 장치는, 상술한 구성 외에, 필요에 따라서 절연층, 격벽, 밀봉 부재 등을 갖고 있어도 좋다.
E. 전자 페이퍼
본 발명의 전자 페이퍼는, 상술한 TFT 기판을 구비하는, 즉 상술한 플렉시블 디바이스용 기판을 구비하는 것을 특징으로 하는 것이다. 구체적으로, 본 발명의 전자 페이퍼는 금속박, 상기 금속박 위에 형성되고 폴리이미드를 포함하는 평탄화층, 및 상기 평탄화층 위에 형성되고 무기 화합물을 포함하는 밀착층을 갖는 플렉시블 디바이스용 기판과, 상기 플렉시블 디바이스용 기판의 밀착층 위에 형성된 배면 전극층 및 TFT와, 상기 배면 전극층 위에 형성된 표시층과, 상기 표시층 위에 형성된 투명 전극층을 갖는 것을 특징으로 하는 것이다.
도 9는, 본 발명의 전자 페이퍼의 일례를 나타내는 개략 단면도이다. 도 9에 예시하는 전자 페이퍼(40)는 플렉시블 디바이스용 기판(1)과, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 TFT(16)와, TFT(16)를 덮도록 형성된 보호막(15)과, 보호막(15) 위에 형성되고, 관통 구멍을 통해서 TFT(16)의 드레인 전극(12D)과 전기적으로 접속된 배면 전극층(화소 전극)(41)과, 배면 전극층(41) 위에 형성된 표시층(42)과, 표시층(42) 위에 형성된 투명 전극층(43)을 갖고 있다. 플렉시블 디바이스용 기판(1)은, 금속박(2)과, 금속박(2) 위에 형성되고, 폴리이미드를 포함하는 평탄화층(3)과, 평탄화층(3) 위에 형성되고 무기 화합물을 포함하는 밀착층(4)을 갖고 있다. TFT(16)는 보톰 게이트·톱 콘택트 구조를 갖고, 플렉시블 디바이스용 기판(1)의 밀착층(4) 위에 형성된 게이트 전극(13G)과, 게이트 전극(13G) 위에 형성된 게이트 절연막(14)과, 게이트 절연막(14) 위에 형성된 반도체층(11) 및 소스 전극(12S) 및 드레인 전극(12D)을 갖고 있다.
본 발명에 따르면, 상술한 플렉시블 디바이스용 기판을 사용하므로, 금속박 표면의 요철에 의한 TFT의 전기적 성능의 저하를 방지하는 동시에, 본 발명의 전자 페이퍼의 제조 시나 사용 시에 TFT에 박리나 균열이 발생하는 것을 방지할 수 있다. 또한, 본 발명의 전자 페이퍼는 금속박으로 지지되어 있으므로, 내구성이 우수한 것으로 할 수 있다.
전자 페이퍼의 표시 방식으로서는, 공지의 것을 적용할 수 있고, 예를 들어 전기 영동 방식, 트위스트 볼 방식, 분체 이동 방식(전자 분 유체 방식, 대전 토너형 방식), 액정 표시 방식, 서멀 방식(발색 방식, 광산란 방식), 일렉트로데위치 방식, 가동 필름 방식, 일렉트로크로믹 방식, 일렉트로웨팅 방식, 자기 영동 방식 등을 들 수 있다.
전자 페이퍼를 구성하는 표시층으로서는, 전자 페이퍼의 표시 방식에 따라서 적절하게 선택된다.
배면 전극층 및 투명 전극층으로서는, 상기 유기 EL 표시 장치에 있어서의 배면 전극층 및 투명 전극층과 마찬가지로 할 수 있다.
또, 플렉시블 디바이스용 기판에 대해서는 상기「A. 플렉시블 디바이스용 기판」의 항에 상세하게 기재하고, TFT에 대해서는 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재했으므로, 여기에서의 설명은 생략한다.
F. 박막 소자용 기판
본 발명의 박막 소자용 기판은, 금속 기재와, 상기 금속 기재 위에 형성되고, 폴리이미드를 포함하는 절연층을 갖는 박막 소자용 기판이며, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 것이다.
도 16은, 본 발명의 박막 소자용 기판의 일례를 나타내는 개략 단면도이다. 도 16에 도시하는 박막 소자용 기판(50)은, 금속 기재(52)와, 금속 기재(52) 위에 형성되고, 폴리이미드를 포함하는 절연층(53)을 갖고 있고, 절연층(53)의 표면 거칠기 Ra가 30㎚ 이하로 되어 있다.
본 발명에 따르면, 절연층이 표면 평활성이 우수하므로, 본 발명의 박막 소자용 기판을 사용함으로써 미세한 요철에 의한 박막 소자의 특성 저하를 방지하는 것이 가능하다.
또 본 발명에 따르면, 금속 기재에 의해 수분이나 산소의 투과를 줄일 수 있으므로, 수분이나 산소에 의한 박막 소자부의 열화를 억제할 수 있고, 또 소자 내의 습도를 유지하여, 습도 변화에 의한 특성 저하를 억제할 수 있다.
또한, 일반적으로 금속 기재는 열전도성이 우수하므로, 방열성을 갖는 박막 소자용 기판을 얻을 수 있다. 즉, 수분의 차단성이 높은 동시에, 열을 빠르게 전도 혹은 방사할 수 있는 박막 소자용 기판을 얻을 수 있다. 예를 들어 박막 소자용 기판을 유기 EL 소자에 사용할 경우, 유기 EL 소자의 발광 시의 발열에 의한 악영향을 억제할 수 있어, 발광 특성을 장기간에 걸쳐 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명의 단축이나 소자 파괴를 줄일 수 있다.
또한, 금속 기재를 가짐으로써, 강도가 높은 박막 소자용 기판을 얻을 수 있으므로, 내구성을 향상시킬 수 있다.
이하, 본 발명의 박막 소자용 기판에 있어서의 각 구성에 대해서 설명한다.
1. 절연층
본 발명에 있어서의 절연층은, 금속 기재 위에 형성되고, 폴리이미드를 함유하고, 표면 거칠기 Ra가 30㎚ 이하인 것이다.
절연층의 표면 거칠기 Ra는 50㎛ × 50㎛ 영역에서 측정했을 때에, 30㎚ 이하이며, 바람직하게는 100㎛ × 100㎛ 영역에서 측정했을 때에, 30㎚ 이하이다.
또한, 상기 표면 거칠기 Ra는, 원자간력 현미경(AFM) 혹은 주사형 백색 간섭계를 사용해서 측정한 값이다. 예를 들어, 50㎛ × 50㎛ 영역에서 측정할 경우에는, AFM 또는 주사형 백색 간섭계를 사용해서 Ra를 산출할 수 있다. 또한, 100㎛ × 100㎛ 영역에서 측정했을 때에, 30㎚ 이하이다. 절연층이 상기 평활성을 갖는 영역에서 측정할 경우에는, 주사형 백색 간섭계를 사용해서 Ra를 산출할 수 있다. 구체적으로, AFM을 사용해서 측정할 경우에는, Nanoscope　V　multimode(비코사 제품)를 사용하여, 텝핑 모드로 캔틸레버 : MPP11100, 주사 범위 : 50㎛ × 50㎛, 주사 속도 : 0.5Hz로 표면 형상을 촬상하고, 이렇게 해서 얻어진 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써 Ra를 구할 수 있다. 또한, 주사형 백색 간섭계를 사용해서 측정할 경우에는, New　View　5000(자이고사 제품)을 사용하여, 대물 렌즈 : 100배, 줌 렌즈 : 2배, Scan　Length : 15㎛로 50㎛ × 50㎛ 범위의 표면 형상을 촬상하거나, 혹은 대물 렌즈 : 100배, 줌 렌즈 : 1배, Scan　Length : 15㎛로 100㎛ × 100㎛ 범위의 표면 형상을 촬상하고, 이렇게 해서 얻어진 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써 Ra를 구할 수 있다.
절연층의 표면 거칠기 Ra를 30㎚ 이하로 하기 위해서는, 후술하는「I. 박막 소자용 기판의 제조 방법」의 항에 기재하는 박막 소자용 기판의 제조 방법에 의해 박막 소자용 기판을 제작하는 것이 바람직하다.
절연층은 폴리이미드를 포함하는 것이며, 바람직하게는 폴리이미드를 주성분으로 한다. 절연층의 특성으로서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 평탄화층의 특성과 같다.
절연층을 구성하는 폴리이미드로서는, 상술한 특성을 만족시키는 것이면 특별히 한정되는 것은 아니다. 폴리이미드로서는, 후술하는「I. 박막 소자용 기판의 제조 방법」의 항에 기재하는 폴리이미드 수지 조성물에 의해 얻을 수 있는 폴리이미드와 같다.
또한, 절연층의 형성 방법에 대해서는, 후술하는「I. 박막 소자용 기판의 제조 방법」의 항에 기재하므로, 여기에서의 설명은 생략한다. 또한, 절연층의 그 밖의 점에 대해서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 평탄화층과 마찬가지이므로, 여기서의 설명은 생략한다.
2. 금속 기재
본 발명에 있어서의 금속 기재는, 상기 절연층을 지지하는 것이다.
금속 기재의 특성, 금속 기재를 구성하는 금속 재료로서는, 상기「A. 플렉시블 디바이스용 기판 3. 금속박」의 항에 기재한 금속박의 특성, 금속박을 구성하는 금속 재료와 같다.
그 중에서도, 금속 기재는 합금계인 것이 바람직하다. 순금속과 비교하여, 조성에 의해 다종다양한 특성을 부여할 수 있기 때문이다. 또한, 합금계의 금속 기재는, 통상 압연에 의해 제작되는 것이며, 상술한 바와 같이 압연 공정에서 사용되는 압연유 등의 유기 성분이 부착되어 있으므로, 약액 처리가 유용하다.
특히, 금속 기재는 철을 주성분으로 하는 것이 바람직하다. 철을 주성분으로 하는 금속 기재는 다종다양한 조성이 개발되고 있어, 용도에 필요 특성에 맞춘 선택이 가능하기 때문이다. 또한, 철을 주성분으로 하는 금속 기재는 약액 내성이 높아, 다양한 약액 처리가 적용 가능하다. 또한, 철을 주성분으로 하는 금속 기재는, 내열성, 내산화성, 저팽창 등의 물성면에서 우수하다고 하는 이점도 갖는다.
또한, 금속 기재가 철을 주성분으로 하는 것은, 금속 기재 중의 철 함유량이 30 질량％ 이상인 경우를 말한다.
철 이외에 금속 기재에 함유되는 금속 성분으로서는, 크롬(Cr), 니켈(Ni), 몰리브덴(Mo), 망간(Mn), 구리(Cu), 티탄(Ti), 니오브(Nb), 바나듐(V), 텅스텐(W), 알루미늄(Al), 코발트(Co), 주석(Sn) 등을 들 수 있다. 또한, 금속 기재에 함유되는 비금속 성분으로서는, 탄소(C), 규소(Si), 인(P), 황(S), 질소(N), 산소(O), 붕소(B) 등을 들 수 있다.
철을 주성분으로 하는 금속 기재의 구체예로서는, 탄소강, 니켈 크롬강, 니켈 크롬 몰리브덴강, 크롬강, 크롬 몰리브덴강, 망간 몰리브덴강, SUS, 인바, 42얼로이, 코발 등을 들 수 있다. 그 중에서도, 철을 주성분으로 하는 금속 기재는 SUS가 바람직하다. SUS는 내산화성이 우수하고, 또 내열성도 우수한 동시에, 구리 등에 비해 선열 팽창 계수가 작아 치수 안정성이 우수하다. 또한, SUS304에 대해서는 특히 입수하기가 쉽다고 하는 이점이 있으며, SUS430에 대해서는 입수하기가 쉽고, 선열 팽창 계수가 SUS304보다 작다고 하는 이점도 있다. 한편, 금속 기재 및 박막 소자부의 선열 팽창 계수를 고려하면, 선열 팽창 계수의 관점에서는 SUS430보다 저선열 팽창 계수의 인바가 더욱 바람직하다. 단, 선열 팽창 계수뿐만 아니라, 내산화성, 내열성, 금속 기재의 전성 및 연성 등에 기인하는 가공성이나, 비용도 고려해서 선택하는 것이 바람직하다.
금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각은 30°이하인 것이 바람직하고, 보다 바람직하게는 20°이하, 더욱 바람직하게는 10°이하이다. 상기 접촉각이 지나치게 높으면, 금속 기재 위에 폴리이미드 수지 조성물을 도포할 때에, 균일한 도포가 곤란해지고, 나아가서는 튐이나 거품이 일어나, 도막 표면이 거칠어져 절연층의 평활성에 악영향을 미칠 가능성이 있기 때문이다. 또한, 핀 홀이나 크레이터가 발생해서 균일한 막을 얻을 수 없을 우려가 있기 때문이다.
또한, 상기 접촉각이란 폴리이미드 수지 조성물에 포함되는 용매와의 접촉각을 접촉각 측정기(교와가이멘가가꾸 가부시끼가이샤 제품 DM500형)를 사용해서 측정(마이크로 시린지로부터 액적 1.5㎕를 적하해서 2초 후)하여 얻은 값이다.
또한, 금속 기재 표면에 있어서, X선 광전자 분광 분석(XPS)에 의해 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 0.25 이하인 것이 바람직하고, 0.20 이하인 것이 더욱 바람직하다. 검출 전체 원소에 대한 탄소(C)의 원소량의 비가 상기 범위이면, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 작아져, 금속 기재 위에의 폴리이미드 수지 조성물의 도포성을 양호한 것으로 할 수 있기 때문이다. 탄소 성분은, 금속 기재 제조 시에 사용되는 압연유 등의 유기 성분이나, 대기 중에 포함되는 유기 성분에 유래하는 것이라 생각되고, 금속 기재 표면에 탄소 성분이 많이 잔류하고 있으면, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이나, 금속 기재 위에의 폴리이미드 수지 조성물의 도포성에 악영향을 미치는 것이라 생각된다.
또한, X선 광전자 분광 분석(XPS)의 측정에 있어서는, 예를 들어 Quantum 2000(알박파이사 제품)을 사용하여, X선 조건을 Al　mono　200㎛ø × 30W 15kV, 광전자 도입 각도를 45°, 대전 중화를 Ion/Electron　20㎂로 행함으로써, 각 원소의 측정치를 구할 수 있다.
금속 기재의 두께로서는, 상술한 특성을 만족할 수 있는 두께이면 특별히 한정되는 것은 아니며, 용도에 따라서 적절하게 선택된다. 금속 기재의 두께가 얇을수록, 가요성이 풍부한 것이 된다. 한편, 금속 기재의 두께가 두꺼울수록, 산소나 수증기에 대한 가스 배리어성이나, 면 방향으로의 열 확산이 우수한 것이 된다. 구체적으로, 상기「A. 플렉시블 디바이스용 기판 3. 금속박」의 항에 기재한 금속박의 두께와 같다.
금속 기재의 형상으로서는, 특별히 한정되는 것은 아니며, 예를 들어 박 형상이나 판 형상이라도 좋다.
또한, 금속 기재의 형상이 공기와의 접촉면에 요철을 갖는 형상이라도 좋다. 금속 기재가 공기와의 접촉면에 요철을 가질 경우에는, 열 확산이 양호해져, 방열성을 높일 수 있다. 또한, 요철의 형성 방법, 요철의 치수나 형상에 대해서는, 상기「A. 플렉시블 디바이스용 기판 3. 금속박」의 항에 기재한 것과 마찬가지이다.
금속 기재의 제작 방법으로서는, 일반적인 방법을 사용할 수 있어, 금속 재료의 종류나 금속 기재의 두께 등에 따라서 적절하게 선택된다. 금속 기재가 금속박일 경우, 금속박은 압연박이라도 좋고 전해박이라도 좋지만, 가스 배리어성이 양호하므로, 압연박이 바람직하다.
금속 기재의 그 밖의 점에 대해서는, 상기「A. 플렉시블 디바이스용 기판 3. 금속박」의 항에 기재한 금속박과 같다.
3. 밀착층
본 발명에 있어서는, 절연층 위에 무기 화합물을 포함하는 밀착층이 형성되어 있어도 좋고 형성되어 있지 않아도 좋다.
또한, 밀착층에 대해서는, 상기「A. 플렉시블 디바이스용 기판 1. 밀착층」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
G. 박막 소자
본 발명의 박막 소자는, 상술한 박막 소자용 기판과, 상기 박막 소자용 기판 위에 형성된 박막 소자부를 갖는 것을 특징으로 하는 것이다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 우수한 특성을 갖는 박막 소자를 얻을 수 있다.
또한, 박막 소자용 기판은 산소나 수증기에 대한 가스 배리어성을 가지므로, 수분이나 산소에 의한 소자 성능의 열화를 억제할 수 있고, 또 소자 내의 습도를 일정하게 유지하여 습도 변화에 의한 특성의 열화를 억제할 수 있다. 또한, 박막 소자용 기판은 가스 배리어성뿐만 아니라 방열성을 가지므로, 예를 들어 박막 소자부로서 유기 EL 소자를 제작한 경우, 발광 특성을 장기간에 걸쳐 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명 단축이나 소자 파괴를 줄일 수 있다.
또한,「박막 소자」라 함은, 막 두께 150㎚ 이하의 기능층을 갖는 전자 소자를 말한다. 즉,「박막 소자부」라 함은, 막 두께 150㎚ 이하의 기능층을 갖는 전자 소자부를 말한다. 기능층의 막 두께는 100㎚ 이하인 것이 바람직하다.
기능층으로서는, 절연층, 전극층, 반도체층, 유전체층, 밀착층, 시드층 등을 들 수 있다. 그 중에서도, 기능층은, 절연층, 전극층, 반도체층, 유전체층인 것이 바람직하다. 이들의 층은, 나노미터 오더의 요철에 의해, 단선, 쇼트, 결함 등, 소자의 동작에 대하여 중대한 영향을 주는 문제점이 발생하게 되므로, 평탄성이 높은 것이 특히 바람직하기 때문이다.
기능층은, 박막 소자용 기판 위에 바로 형성되어 있어도 좋고, 박막 소자용 기판 위에 중간층을 개재하여 형성되어 있어도 된다. 중간층은, 박막 소자용 기판의 표면 거칠기를 현저하게 변화시키는 것이 아니면 특별히 한정되는 것은 아니다.
박막 소자부로서는, 상기 기능층을 갖는 전자 소자부이면 특별히 한정되는 것은 아니며, 예를 들어 TFT, 박막 태양 전지, EL 소자, RFID(Radio　Frequency　IDentification : IC 태그), 메모리 등을 들 수 있다.
또한, TFT에 대해서는, 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
박막 태양 전지로서는, CIGS[Cu(구리), In(인듐), Ga(갈륨), Se(셀레늄)] 태양 전지, 유기 박막 태양 전지 등을 들 수 있다.
EL 소자로서는, 유기 EL 소자 및 무기 EL 소자 중 어느 것이라도 좋다.
박막 소자부는, 박막 소자용 기판의 절연층 위에 바로 형성되어 있어도 된다. 즉, 박막 소자용 기판에 밀착층이 형성되어 있지 않고, 박막 소자용 기판의 절연층 위에 바로 박막 소자부가 형성되어 있어도 된다.
박막 소자부의 형성 방법으로서는, 박막 소자부의 종류에 따라서 적절하게 선택되고, 일반적인 방법을 채용할 수 있다.
H. TFT
본 발명의 TFT는, 상술한 박막 소자용 기판과, 상기 박막 소자용 기판 위에 형성된 TFT를 갖는 것을 특징으로 하는 것이다.
본 발명에 따르면, 상술한 박막 소자용 기판을 사용하므로, 전기적 성능이 양호한 TFT를 얻을 수 있다.
또한, 박막 소자용 기판은 산소나 수증기에 대한 가스 배리어성을 가지므로, TFT를 사용해서 유기 EL 표시 장치를 제작한 경우에는 수분이나 산소에 의한 소자 성능의 열화를 억제할 수 있고, 또 TFT를 사용해서 전자 페이퍼를 제작한 경우에는 소자 내의 습도를 일정하게 유지하여 습도 변화에 의한 표시 특성의 열화를 억제할 수 있다. 또한, 박막 소자용 기판은 가스 배리어성뿐만 아니라 방열성을 가지므로, TFT를 사용해서 유기 EL 표시 장치를 제작한 경우, 발광 특성을 장기간에 걸쳐서 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명의 단축이나 소자 파괴를 줄일 수 있다.
또한, TFT에 대해서는, 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
TFT는, 박막 소자용 기판의 절연층 위에 바로 형성되어 있어도 된다. 즉, 박막 소자용 기판에 밀착층이 형성되어 있지 않고, 박막 소자용 기판의 절연층 위에 바로 TFT가 형성되어 있어도 된다. 이 경우, TFT를 구성하는 반도체층, 전극, 게이트 절연막 등의 절연층과 접하는 층은 절연층과 양호한 밀착성을 갖는 것이 바람직하다. 예를 들어 반도체층이 절연층과 접하는 경우, 반도체층은 유기 반도체층인 것이 바람직하다. 여기서, 본 발명에 있어서의 절연층은 표면 평활성이 우수하므로, 박막 소자용 기판의 절연층 위에 바로 반도체층을 형성할 경우에는, 밀착성이 저하되는 경향이 있다. 이에 대해, 반도체층으로서 유기 반도체층을 사용함으로써, 절연층 및 유기 반도체층의 밀착성을 양호한 것으로 할 수 있는 동시에, 유기 반도체층은 실리콘이나 산화물 반도체로 이루어지는 반도체층에 비해, 유연성을 가지므로, TFT의 제조 시에 수분이나 열이 가해져 폴리이미드를 포함하는 절연층의 치수가 변화된 경우라도, 유기 반도체층에 박리나 균열이 발생하는 것을 방지할 수 있다.
본 발명의 TFT는, 예를 들어 유기 EL 표시 장치, 전자 페이퍼, 반사형 액정 표시 장치, RFID 등의 회로, 및 센서 등에 사용할 수 있다. 그 중에서도, 유기 EL 표시 장치, 전자 페이퍼가 적합하다.
I. 박막 소자용 기판의 제조 방법
본 발명의 박막 소자용 기판의 제조 방법은, 2개의 실시 형태를 갖는다. 이하, 각 실시 형태로 나누어 설명한다.
(I) 제1 실시 형태
본 발명의 박막 소자용 기판의 제조 방법의 제1 실시 형태는, 금속 기재에 약액 처리를 실시하는 금속 기재 표면 처리 공정과, 상기 금속 기재 위에 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 절연층 형성 공정을 갖고, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 것이다.
본 발명의 박막 소자용 기판의 제조 방법에 대해서, 도면을 참조하면서 설명한다.
도 11의 (a) 내지 (c)는, 본 발명의 박막 소자용 기판의 제조 방법의 일례를 나타내는 공정도이다. 우선, 도 11의 (a)에 도시한 바와 같이, 금속 기재(52) 표면을 약액(도시하지 않음)에 의해 세정한다(금속 기재 표면 처리 공정). 다음에, 금속 기재(52) 위에 폴리이미드 수지 조성물(63)을 도포하고[도 11의 (b)], 열처리에 의해 이미드화해서 절연층(53)을 형성한다[도 11의 (c)](절연층 형성 공정). 이때, 표면 거칠기 Ra가 30㎚ 이하가 되는 절연층이 형성된다. 이에 의해, 박막 소자용 기판(50)을 얻을 수 있다.
본 발명에 따르면, 금속 기재에 약액 처리를 행함으로써, 금속 기재 표면에 잔류하는 상술한 유기 성분을 제거할 수 있어, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 좋게 할 수 있다. 그로 인해, 금속 기재 위에 폴리이미드 수지 조성물을 도포할 때에, 균일하게 도포하는 것이 가능하며, 나아가서는 튐, 거품의 발생을 억제하는 것이 가능하다. 따라서 도막의 균일성이 향상되고, 나아가서는 핀 홀이나 크레이터가 저감되어, 표면 평활성이 우수한 절연층을 형성할 수 있다. 또한, 금속 기재 표면에 요철이 존재할 경우라도, 금속 기재 위에 절연층을 형성함으로써 금속 기재 표면의 요철을 평탄화할 수 있어, 박막 소자용 기판의 표면 평활성을 개선할 수 있다. 따라서 본 발명에 따르면, 박막 소자의 특성 저하를 방지할 수 있게 된다.
도 12의 (a) 내지 (d)는, 본 발명의 박막 소자용 기판의 제조 방법의 다른 예를 나타내는 공정도이다. 도 12의 (a) 내지 (c)는 도 11의 (a) 내지 (c)와 같다. 도 12의 (a) 내지 (d)에 도시하는 박막 소자용 기판의 제조 방법에 있어서는, 절연층 형성 공정 후, 도 12의 (d)에 도시한 바와 같이, 절연층(53) 위에 무기 화합물을 포함하는 밀착층(54)을 형성한다(밀착층 형성 공정). 이에 의해, 박막 소자용 기판(50)을 얻을 수 있다.
본 발명에 있어서, 절연층 위에 밀착층을 형성하는 경우에는, 박막 소자부와의 밀착성이 우수한 박막 소자용 기판을 얻을 수 있다. 따라서 박막 소자의 제조 시에 수분이나 열이 가해져 절연층의 치수가 변화된 경우라도, 박막 소자를 구성하는 부재, 예를 들어 TFT를 구성하는 전극이나 반도체층에, 박리나 균열이 발생하는 것을 방지할 수 있다.
본 발명에 따르면, 금속 기재에 의해 수분이나 산소의 투과를 저감할 수 있으므로, 수분이나 산소에 의한 박막 소자부의 열화를 억제할 수 있고, 또 소자 내의 습도를 유지하여, 습도 변화에 의한 특성의 저하를 억제할 수 있다.
또한, 일반적으로 금속 기재는 열전도성이 우수하므로, 방열성을 갖는 박막 소자용 기판을 얻을 수 있다. 즉, 수분의 차단성이 높은 동시에, 열을 빠르게 전도 혹은 방사할 수 있는 박막 소자용 기판을 얻을 수 있다. 예를 들어 박막 소자용 기판을 유기 EL 소자에 사용할 경우, 유기 EL 소자의 발광 시의 발열에 의한 악영향을 억제할 수 있어, 발광 특성을 장기간에 걸쳐서 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명의 단축이나 소자 파괴를 줄일 수 있다.
또한, 금속 기재를 가짐으로써, 강도가 높은 박막 소자용 기판을 얻을 수 있으므로, 내구성을 향상시킬 수 있다.
본 발명에 의해 제조되는 박막 소자용 기판은, 예를 들어 다음과 같이 사용되는 것이다. 도 13의 (a) 내지 도 15의 (b)는, 본 발명의 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판을 구비하는 TFT의 예를 나타내는 개략 단면도이다. 또한, 도 13의 (a) 내지 도 15의 (b)에 예시하는 TFT(60)의 구조에 대해서는, 상기「A. 플렉시블 디바이스용 기판」의 항에 기재한 도 2의 (a) 내지 도 4의 (b)에 예시하는 TFT 기판(10A)의 구조와 같다.
이하, 본 발명의 박막 소자용 기판의 제조 방법에 있어서의 각 공정에 대해서 설명한다.
1. 금속 기재 표면 처리 공정
본 발명에 있어서의 금속 기재 표면 처리 공정은, 금속 기재에 약액 처리를 실시하는 공정이다.
금속 기재의 약액 처리의 방법으로서는, 금속 기재에 대한 폴리이미드 수지 조성물의 습윤성을 좋게 할 수 있는 방법이면, 특별히 한정되는 것은 아니며, 예를 들어 알칼리 세정, 전계 탈지, 산 세척 등을 들 수 있다.
알칼리 세정이라 함은, 알칼리성의 약액에 담그고, 페이스트 형상의 알칼리 세정제를 도포하는 등에 의해, 금속 기재 표면을 용출시켜서 세정하는 방법이다. 광택은 나오지 않지만, 저렴하고 대형인 제품에 대응할 수 있다. 광택이 있는 부분도 불투명 상태로 되어 버리므로, 용접 그을림에 의한 검은 얼룩을 제거하기 위해서 등, 외관을 문제삼지 않는 것이면, 알칼리 세정을 적용할 수 있다.
전해 탈지는, 약액 중에서 전기를 통과(전해)시킴으로써, 금속 기재 표면의 볼록부(미크론 레벨)를 용출시킴으로써, 평활하고 광택이 있는 표면으로 하는 방법이다. 금속 기재 표면에 붙어 있는 오염이나 불순물을 제거하여, 피막을 강화하므로, 내식성을 향상시킬 수도 있다. 이것은, 금속 기재 표면의 철이 전해에 의해 먼저 녹기 시작하므로, 상대적으로 철 이외의 금속 성분(예를 들어 크롬)이 농후해져, 부동태 피막이 견고해지기 때문이라 생각된다.
산 세척은, 강산성의 약액에 담그고, 페이스트 형상의 산 세척제를 도포하는 등에 의해, 금속 기재 표면을 용출시켜서 세정하는 방법이다. 광택은 나오지 않지만, 저렴하고 대형인 제품에 대응할 수 있다. 광택이 있는 부분도 불투명 상태로 되어 버리므로, 용접 그을음에 의한 검은 얼룩을 제거하기 위해서 등, 외관을 문제삼지 않는 것이면, 산 세척을 적용할 수 있다.
본 발명에 있어서는, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 저하되도록, 약액 처리를 실시하는 것이 바람직하다. 구체적으로는, 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각이 30°이하가 되도록, 약액 처리를 실시하는 것이 바람직하다. 약액 처리 후의 금속 기재 표면의 폴리이미드 수지 조성물에 포함되는 용매에 대한 접촉각은 30° 이하인 것이 바람직하고, 보다 바람직하게는 20°이하, 더욱 바람직하게는 10°이하이다.
또한, 상기 약액 처리 후의 금속 기재 표면에 있어서, X선 광전자 분광 분석(XPS)에 의해 검출된 전체 원소에 대한 탄소(C)의 원소량의 비가 0.25 이하인 것이 바람직하고, 0.20 이하인 것이 더욱 바람직하다.
또한, 금속 기재의 그 밖의 점에 대해서는, 상기「F. 박막 소자용 기판 2. 금속 기재」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
2. 절연층 형성 공정
본 발명에 있어서의 절연층 형성 공정은, 상기 금속 기재 위에 상기 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 공정이다.
이하, 폴리이미드 수지 조성물 및 절연층의 형성 방법에 대해서 설명한다.
(1) 폴리이미드 수지 조성물
본 발명에 사용되는 폴리이미드 수지 조성물은, 폴리이미드 성분과 용매를 함유하는 것이다.
이하, 폴리이미드 수지 조성물에 있어서의 각 성분에 대해서 설명한다.
(a) 폴리이미드 성분
폴리이미드 성분으로서는, 폴리이미드 및 폴리이미드 전구체 중 어느 것이라도 좋다. 구체적으로는, 하기 식 (1)에서 나타내는 구조를 갖는 폴리이미드, 및 하기 식 (2), (3)에서 나타내는 구조를 갖는 폴리이미드 전구체를 들 수 있다.
Figure 112012025081924-pct00005
[식 (1) 내지 (3) 중, R1은 4가의 유기기, R2는 2가의 유기기, R3은 수소 원자 혹은 1가의 유기기이며, 반복되는 R1끼리, R2끼리, R3끼리는 각각 동일해도 되고 상이해도 된다. n은 1 이상의 자연수임]
또한, 식 (3)에 대해서는, 좌우 비대칭이지만, 1개의 폴리머 분자쇄 중에 좌우 방향이 다른 것이 포함되어 있어도 된다.
본 발명에 있어서의 폴리이미드 성분으로서는, 상기 식 (1), 식 (2) 및 식 (3)의 각각의 구조만을 갖는 폴리머만 사용해도 좋고, 상기 식 (1), 식 (2) 및 식 (3)의 각각의 구조만을 갖는 폴리머를 혼합해서 사용해도 좋고, 1개의 폴리머 분자쇄 중에 상기 식 (1), 식 (2) 및 식 (3)의 구조가 혼재되는 것을 사용해도 된다.
상기 식 (1) 내지 (3)에 있어서, 일반적으로 R1은 테트라카르복실산 이무수물 유래의 구조이며, R2는 디아민 유래의 구조이다.
본 발명에 사용되는 폴리이미드 성분을 제조하는 방법으로서는, 종래 공지의 방법을 적용할 수 있다. 예를 들어, 상기 (2)에서 나타내는 구조를 갖는 폴리이미드 전구체의 형성 방법으로서는, (i) 산 이무수물과 디아민으로부터 폴리아믹산을 합성하는 방법이나, (ⅱ) 산 이무수물에 1가의 알코올이나 아미노 화합물, 에폭시 화합물 등을 반응시켜 합성한 에스테르산이나 아미드산 모노머의 카르복실산에, 디아미노 화합물이나 그의 유도체를 반응시켜서 형성하는 방법 등을 들 수 있지만 이에 한정되지 않는다.
또한, 상기 (3)에서 나타내는 구조를 갖는 폴리이미드 전구체 또는 상기 (1)에서 나타내는 폴리이미드의 형성 방법으로서는, 상기 (2)에서 나타내는 폴리이미드 전구체를 가열에 의해 이미드화하는 방법을 들 수 있다.
본 발명에 있어서 상기 폴리이미드 성분에 적용 가능한 테트라카르복실산 이무수물로서는, 상기「A. 플렉시블 디바이스용 기판」의 항에 기재한 것을 들 수 있다. 이들은 단독으로 혹은 2종 이상 혼합해서 사용된다.
한편, 상기 폴리이미드 성분에 적용 가능한 디아민 성분도, 1종류의 디아민 단독으로, 또는 2종류 이상의 디아민을 병용해서 사용할 수 있다. 사용되는 디아민 성분은, 상기「A. 플렉시블 디바이스용 기판」의 항에 기재한 것을 들 수 있다.
본 발명에 있어서의 폴리이미드 수지 조성물의 내열성 및 절연성을 향상시키기 위해서는, 상기 폴리이미드 성분이 방향족 골격을 포함하는 것이 바람직하다. 방향족 골격을 함유하는 폴리이미드 성분을 가열 경화함으로써 얻어지는 폴리이미드 수지는, 그 강직하고 평면성이 높은 골격에 유래하여, 내열성이나 박막에서의 절연성이 우수하고, 저아웃 가스이므로, 본 발명의 박막 소자용 기판의 절연층에 바람직하게 사용되기 때문이다.
또한, 폴리이미드 성분은 산 이무수물 유래의 부분이 방향족 구조를 갖고, 또한 디아민 유래의 부분도 방향족 구조를 포함하는 것이 바람직하다. 그러므로 디아민 성분 유래의 구조도 방향족 디아민으로부터 유도되는 구조인 것이 바람직하다. 특히, 산 이무수물 유래의 부분 및 디아민 유래의 부분 모두가 방향족 구조를 포함하는 전 방향족 폴리이미드 혹은 전 방향족 폴리이미드 전구체인 것이 바람직하다.
여기서, 전 방향족 폴리이미드 전구체라 함은, 방향족산 성분과 방향족 아민 성분의 공중합, 또는 방향족산/아미노 성분의 중합에 의해 얻을 수 있는 폴리이미드 전구체 및 그의 유도체이다. 또한, 방향족산 성분이라 함은, 폴리이미드 골격을 형성하는 4개의 산기가 모두 방향족 환 상에 치환되어 있는 화합물이며, 방향족 아민 성분이라 함은, 폴리이미드 골격을 형성하는 2개의 아미노기가 양쪽 모두 방향족 환 상에 치환되어 있는 화합물이며, 방향족산/아미노 성분이라 함은 폴리이미드 골격을 형성하는 산기와 아미노기가 모두 방향족 환 상에 치환되어 있는 화합물이다. 단, 전술한 원료의 방향족산 이무수물 및 방향족 디아민의 구체예로부터 명백해진 바와 같이, 모든 산기 또는 아미노기가 동일한 방향환 위에 존재할 필요는 없다.
이상의 이유에서, 폴리이미드 전구체는 최종적으로 얻어지는 폴리이미드 수지에 내열성 및 치수 안정성을 요구하는 경우에는, 방향족산 성분 및/또는 방향족 아민 성분의 공중합 비율이 가능한 한 큰 것이 바람직하다. 구체적으로는, 이미드 구조의 반복 단위를 구성하는 산 성분에 점유되는 방향족산 성분의 비율이 50몰％ 이상, 특히 70몰％ 이상인 것이 바람직하고, 이미드 구조의 반복 단위를 구성하는 아민 성분에 점유되는 방향족 아민 성분의 비율이 40몰％ 이상, 특히 60몰％ 이상인 것이 바람직하고, 전 방향족 폴리이미드 혹은 전 방향족 폴리이미드 전구체인 것이 바람직하다.
또한, 상기 식 (1), 식 (3)에 포함되는 이미드화 후의 환 구조의 부분은, 상기 식 (2), 식 (3)에 포함되는 이미드화 전의 카르복실산의 부분보다도, 용제에의 용해성이 낮으므로, 이미드화 전의 구조를 많이 포함하는, 용해성이 높은 폴리이미드 전구체를 사용하는 것이 바람직하다. 산무수물 유래의 카르복실기(혹은 그의 에스테르)가 전체의 50％ 이상인 것이 바람직하고, 75％ 이상인 것이 더욱 바람직하고, 전부 상기 식 (2)로 이루어지는 폴리아믹산(및 그의 유도체)인 것이 바람직하다.
또한, 상기 식 (2)로 이루어지는 폴리아믹산(및 그의 유도체)에 대해서는, 합성의 용이함 및 알칼리 현상액에 대한 용해성의 높이로부터, R3이 전부 수소 원자인 폴리아믹산인 것이 특히 바람직하다.
본 발명에 있어서는, 그 중에서도, 상기 식 (1) 내지 (3)에서 나타내는 구조를 갖는 폴리이미드 성분에 있어서의 R1 중 33몰％ 이상이, 하기 식에서 나타내어지는 어느 하나의 구조인 것이 바람직하다. 내열성이 우수하고, 저선열 팽창 계수를 나타내는 폴리이미드 수지가 된다고 하는 장점이 있기 때문이다.
Figure 112012025081924-pct00006
[식 (4) 중, a는 0 또는 1 이상의 자연수, A는 단결합(비페닐 구조), 산소 원자(에테르 결합), 에스테르 결합 중 어느 하나이며, 모두가 동일해도, 또는 각각 상이해도 된다. 결합기는, 방향환의 결합 부위로부터 보아, 방향환의 2, 3 위치 혹은 3, 4 위치에 결합함]
본 발명에 있어서는, 특히, 상기 (1) 내지 (3)에서 나타내는 구조를 갖는 폴리이미드 성분이 상기 식 (4)에서 나타내는 구조를 포함하면, 상기 폴리이미드 수지가 저흡습 팽창을 나타낸다. 나아가서는, 시판되고 있어 입수가 용이하며, 저비용이라고 하는 장점도 있다.
상기와 같은 구조를 갖는 폴리이미드 성분은, 고내열성, 저선열 팽창 계수를 나타내는 폴리이미드 수지를 형성 가능하다. 그로 인해, 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (1) 내지 (3) 중 R1 중 100몰％에 가까우면 가까울수록 바람직하지만, 적어도 상기 식 (1) 내지 (3) 중 R1 중 33％ 이상 함유하면 좋다. 그 중에서도, 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (1) 내지 (3) 중 R1 중 50몰％ 이상인 것이 바람직하고, 또한 70몰％ 이상인 것이 바람직하다.
본 발명에 있어서, 폴리이미드 수지를 저흡습으로 하는 산 이무수물의 구조로서는, 하기 식 (5)에서 나타내어지는 것을 들 수 있다.
Figure 112012025081924-pct00007
[식 (5) 중, a는 0 또는 1 이상의 자연수, A는 단결합(비페닐 구조), 산소 원자(에테르 결합), 에스테르 결합 중 어느 하나이며, 모두가 같아도, 각각 상이해도 된다. 산무수물 골격(-CO-O-CO-)은, 인접하는 방향환의 결합 부위로부터 보아서, 방향환의 2, 3 위치 혹은 3, 4 위치에 결합함]
상기 식 (5)에 있어서, A가 단결합(비페닐 구조), 산소 원자(에테르 결합)인 산 이무수물로서는, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 3', 4'-비페닐 테트라카르복실산 이무수물, 2, 3, 2', 3'-비페닐 테트라카르복실산 이무수물, 비스(3, 4-디카르복시페닐)에테르 이무수물 등을 들 수 있다. 이들은, 흡습 팽창 계수를 저감시키는 관점 및 디아민의 선택성을 넓히는 관점에서 바람직하다.
상기 식 (5)에 있어서, A가 에스테르 결합인 페닐에스테르계의 산 이무수물은, 폴리이미드 수지를 저흡습으로 하는 관점에서, 특히 바람직하다. 예를 들어, 하기 식에서 나타내어지는 산 이무수물을 들 수 있다. 구체적으로는, p-페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물, p-비페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물 등을 들 수 있다. 이들은, 흡습 팽창 계수를 저감시키는 관점 및, 디아민의 선택성을 넓히는 관점에서, 특히 바람직하다.
Figure 112012025081924-pct00008
[식 중, a는 0 또는 1 이상의 자연수이다. 산무수물 골격(-CO-O-CO-)은, 인접하는 방향환의 결합 부위로부터 보아, 방향환의 2, 3 위치 혹은 3, 4 위치에 결합함]
상술한 흡습 팽창 계수가 작은 테트라카르복실산 이무수물의 경우, 후술하는 디아민으로서는 폭 넓게 선택할 수 있다.
병용하는 테트라카르복실산 이무수물로서, 하기 식에서 나타내어지는 것과 같은 적어도 1개의 불소 원자를 갖는 테트라카르복실산 이무수물을 사용할 수 있다. 불소가 도입된 테트라카르복실산 이무수물을 사용하면, 최종적으로 얻을 수 있는 폴리이미드 수지의 흡습 팽창 계수가 저하된다. 적어도 1개의 불소 원자를 갖는 테트라카르복실산 이무수물로서는, 그 중에서도, 플루오로기, 트리플루오로메틸기, 또는 트리플루오로메톡시기를 갖는 것이 바람직하다. 구체적으로는, 2, 2-비스(3, 4-디카르복시페닐)-1, 1, 1, 3, 3, 3-헥사플루오로프로판 이무수물 등을 들 수 있다. 그러나 상기 폴리이미드 성분으로서 포함되는 폴리이미드 전구체가 불소를 포함한 골격을 가질 경우, 상기 폴리이미드 전구체가 염기성 수용액에 용해되기 어려운 경향이 있어, 상기 폴리이미드 전구체의 상태에서 레지스트 등을 사용해서 패터닝을 행할 때에는, 알코올 등의 유기 용매와 염기성 수용액과의 혼합 용액에 의해 현상을 행할 필요가 있는 경우가 있다.
Figure 112012025081924-pct00009
여기서, 선택되는 디아민은 내열성, 즉 저아웃 가스화의 관점에서 방향족 디아민이 바람직하지만, 원하는 물성에 따라서 디아민 전체의 60몰％, 바람직하게는 40몰％를 초과하지 않는 범위에서, 지방족 디아민이나 실록산계 디아민 등의 방향족 이외의 디아민을 사용해도 된다.
또한, 상기 폴리이미드 성분에 있어서는, 상기 식 (1) 내지 (3) 중의 R2 중 33몰％ 이상이 하기 식에서 나타내어지는 어느 하나의 구조인 것이 바람직하다.
Figure 112012025081924-pct00010
(R11은 2가의 유기기, 산소 원자, 황 원자, 또는 술폰기이며, R12 및 R13은 1가의 유기기, 또는 할로겐 원자임)
상기 폴리이미드 성분이 상기 식 중 어느 하나의 구조를 포함하면, 이들 강직한 골격에 유래하여, 저선열 팽창 및 저흡습 팽창을 나타낸다. 나아가서는, 시판되고 있어 입수가 용이하며, 저비용이라고 하는 장점도 있다.
상기와 같은 구조를 가질 경우, 상기 폴리이미드 수지의 내열성이 향상되어, 선열 팽창 계수가 작아진다. 그로 인해, 상기 식 (1) 내지 (3) 중 R2 중 100몰％에 가까우면 가까울수록 바람직하지만, 상기 식 (1) 내지 (3) 중의 R2 중 적어도 33％ 이상 함유하면 좋다. 그 중에서도 상기 식에서 나타내어지는 구조의 함유량은 상기 식 (1) 중의 R2 중 50몰％ 이상인 것이 바람직하고, 또한 70몰％ 이상인 것이 바람직하다.
상기 폴리이미드 수지를 보다 저흡습 팽창으로 하는 관점으로부터는, 디아민의 구조로서는, 하기 식 (6-1) 내지 (6-3), (7)에서 나타내어지는 것이 바람직하다.
Figure 112012025081924-pct00011
[식 (6-2) 내지 (6-3) 중, 동일한 방향환에 2개 아미노기가 결합되어 있어도 된다.
식 (7) 중, a는 0 또는 1 이상의 자연수, 아미노기는 벤젠환끼리의 결합에 대하여, 메타 위치 또는 파라 위치에 결합한다. 또한, 방향환 상의 수소 원자의 일부 혹은 모두를 플루오로기, 메틸기, 메톡시기, 트리플루오로메틸기, 또는 트리플루오로메톡시기로부터 선택된 치환기로 치환되어 있어도 됨]
상기 식 (6-1) 내지 (6-3)에서 나타내는 디아민으로서는, 구체적으로는 p-페닐렌 디아민, m-페닐렌 디아민, 1, 4-디아미노 나프탈렌, 1, 5-디아미노 나프탈렌, 2, 6-디아미노 나프탈렌, 2, 7-디아미노 나프탈렌, 1, 4-디아미노 안트라센 등을 들 수 있다.
상기 식 (7)에서 나타내어지는 디아민으로서는, 구체적으로는 2, 2'-디메틸-4, 4'-디아미노비페닐, 2, 2'-디트리플루오로메틸-4, 4'-디아미노비페닐, 3, 3'-디클로로-4, 4'-디아미노비페닐, 3, 3'-디메톡시-4, 4'-디아미노비페닐, 3, 3'-디메틸-4, 4'-디아미노비페닐 등을 들 수 있다.
또한, 방향환의 치환기로서 불소를 도입하면, 상기 폴리이미드 수지의 흡습 팽창 계수를 저감시킬 수 있다. 예를 들어, 상기 식 (7)에서 나타내어지는 디아민 중에서 불소가 도입된 구조로서는, 하기 식에서 나타내어지는 것을 들 수 있다. 그러나 불소를 포함하는 폴리이미드 전구체, 특히 폴리아믹산은 염기성 수용액에 용해되기 어려워, 기판 위에 저아웃 가스 감광성 폴리이미드 절연층을 부분적으로 형성할 경우에는, 상기 절연층의 가공 시에, 알코올 등의 유기 용매와의 혼합 용액으로 현상할 필요가 있는 경우가 있다.
Figure 112012025081924-pct00012
본 발명에 사용되는 폴리이미드 수지 조성물에 감광성을 부여하고, 감광성 폴리이미드 수지 조성물로서 사용할 때에는, 감도를 높여, 마스크 패턴을 정확하게 재현하는 패턴 형상을 얻기 위해서, 1㎛의 막 두께일 때에, 노광 파장에 대하여 적어도 5％ 이상의 투과율을 나타내는 것이 바람직하고, 15％ 이상의 투과율을 나타내는 것이 더욱 바람직하다.
또한, 일반적인 노광 광원인 고압 수은등을 사용해서 노광을 행할 경우에는, 적어도 436㎚, 405㎚, 365㎚ 파장의 전자파 중 1개 파장의 전자파에 대한 투과율이, 두께 1㎛의 필름으로 성막했을 때에 바람직하게는 5％ 이상, 더욱 바람직하게는 15％, 보다 더욱 바람직하게는 50％ 이상이다.
노광 파장에 대하여 폴리이미드 성분의 투과율이 높다고 하는 것은, 그 만큼, 광의 손실이 적다고 하는 것이며, 고감도의 감광성 폴리이미드 수지 조성물을 얻을 수 있다.
폴리이미드 성분으로서, 투과율을 올리기 위해서는, 산 이무수물로서 불소가 도입된 산 이무수물이나, 지환 골격을 갖는 산 이무수물을 사용하는 것이 바람직하다. 그러나 지환 골격을 갖는 산 이무수물을 사용하면, 내열성이 저하되고, 저아웃 가스성을 손상시킬 우려가 있어서, 공중합 비율에 주의하면서 병용해도 좋다.
본 발명에 있어서는, 투과율을 올리기 위해서는 산 이무수물로서 불소가 도입된 방향족의 산 이무수물을 사용하는 것이 내열성을 유지하면서(방향족이므로), 흡습 팽창도 저감하는 것이 가능한 점에서 더욱 바람직하다.
본 발명에 있어서 사용되는 적어도 1개의 불소 원자를 갖는 테트라카르복실산 이무수물로서는, 상술한 불소 원자를 갖는 테트라카르복실산 이무수물을 사용할 수 있고, 그 중에서도, 플루오로기, 트리플루오로메틸기, 또는 트리플루오로메톡시기를 갖는 것이 바람직하다. 구체적으로는, 2, 2-비스(3, 4-디카르복시페닐)-1, 1, 1, 3, 3, 3-헥사플루오로프로판 이무수물 등을 들 수 있다.
그러나 불소를 포함한 골격을 갖는 폴리이미드 전구체는, 염기성 수용액에 용해되기 어려운 경향이 있어, 폴리이미드 전구체의 상태에서 레지스트 등을 사용해서 패터닝을 행할 때에는, 알코올 등의 유기 용매와 염기성 수용액과의 혼합 용액에 의해 현상을 행할 필요가 있는 경우가 있다.
또한, 피로멜리트산 무수물, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물, 1, 4, 5, 8-나프탈렌 테트라카르복실산 이무수물 등의 강직한 산 이무수물을 사용하면, 최종적으로 얻을 수 있는 폴리이미드 수지의 선열 팽창 계수가 작아지지만, 투명성의 향상을 저해하는 경향이 있어서, 공중합 비율에 주의하면서 병용해도 좋다.
폴리이미드 성분으로서, 투과율을 올리기 위해서는, 디아민으로서 불소가 도입된 디아민이나, 지환 골격을 갖는 디아민을 사용하는 것이 바람직하다. 그러나 지환 골격을 갖는 디아민을 사용하면, 내열성이 저하되고, 저아웃 가스성을 손상시킬 우려가 있어서, 공중합 비율에 주의하면서 병용해도 좋다.
투과율을 올리기 위해서는 디아민으로서 불소가 도입된 방향족의 디아민을 사용하는 것이 내열성을 유지하면서(방향족이므로), 흡습 팽창도 저감하는 것이 가능한 점에서 더욱 바람직하다.
불소가 도입된 방향족의 디아민으로서는, 구체적으로는 상술한 불소가 도입된 구조를 갖는 것을 들 수 있고, 보다 구체적으로는 2, 2'-디트리플루오로메틸-4, 4'-디아미노비페닐, 2, 2-디(3-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로프로판, 2, 2-디(4-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로프로판, 2-(3-아미노페닐)-2-(4-아미노페닐)-1, 1, 1, 3, 3, 3-헥사플루오로프로판, 1, 3-비스(3-아미노-α, α-디트리플루오로메틸 벤질)벤젠, 1, 3-비스(4-아미노-α, α-디트리플루오로메틸 벤질)벤젠, 1, 4-비스(3-아미노-α, α-디트리플루오로메틸벤질)벤젠, 1, 4-비스(4-아미노-α, α-디트리플루오로메틸벤질)벤젠, 2, 2-비스[3-(3-아미노페녹시)페닐]-1, 1, 1, 3, 3, 3-헥사플루오로프로판, 2, 2-비스[4-(4-아미노페녹시)페닐]-1, 1, 1, 3, 3, 3-헥사플루오로프로판 등을 들 수 있다.
그러나 불소를 포함하는 폴리이미드 전구체, 특히 폴리아믹산은 염기성 수용액에 용해되기 어려워, 기판 위에 저아웃 가스 감광성 폴리이미드 절연층을 부분적으로 형성할 경우에는, 상기 절연층의 가공 시에, 알코올 등의 유기 용매와의 혼합 용액으로 현상할 필요가 있는 경우가 있다.
또한, 상기 식 (1) 및 (3)에 포함되는 이미드화 후의 환 구조의 부분은, 각각 상기 식 (3) 및 (2)에서 나타내는 폴리이미드 전구체에 포함되는 이미드화 전의 카르복실산의 부분보다도, 투과율이 낮은 경향이 있으므로, 이미드화 전의 구조를 많이 포함하는 투명성이 높은 폴리이미드 전구체를 사용하는 것이 바람직하다. 산무수물 유래의 카르복실기(혹은 그의 에스테르)가 전체의 50％ 이상인 것이 바람직하고, 75％ 이상인 것이 더욱 바람직하고, 모두 상기 식 (2)에서 나타내는 폴리이미드 전구체, 즉 폴리아믹산(및 그의 유도체)인 것이 바람직하다.
또한, 알칼리 현상액을 사용해서 현상할 때에는, 상기 식 (2) 및 (3)에 포함되는 이미드화 전의 카르복실산 부분의 잔존량에 의해 알칼리 현상액에 대한 용해성을 변경할 수 있다. 현상 속도를 빠르게 하는 관점에서는, 이미드화 전의 구조를 많이 포함하는, 용해성이 높은 폴리이미드 전구체를 사용하는 것이 바람직하고, 상기 식 (2) 및 (3)에 있어서의 R3이 모두 수소 원자인 폴리아믹산인 것이 바람직하다. 그러나 현상 속도가 지나치게 빨라, 패턴 잔존부의 용해성이 지나치게 높을 경우에는, 이미드화가 진행된 것을 사용하거나 혹은, 상기 식 (2) 및 (3)에 있어서의 R3에 1가의 유기기를 도입해서 용해 속도를 낮출 수 있다.
한편, 디아민으로서 1, 3-비스(3-아미노프로필)테트라메틸 디실록산 등의 실록산 골격을 갖는 디아민을 사용하면, 기판과의 밀착성을 개선하거나, 상기 폴리이미드 수지의 탄성률이 저하되어, 유리 전이 온도를 저하시키거나 할 수 있다.
본 발명에 사용되는 폴리이미드 성분의 중량 평균 분자량은, 그 용도에도 의하지만, 3,000 내지 1,000,000의 범위인 것이 바람직하고, 5,000 내지 500,000의 범위인 것이 더욱 바람직하고, 10,000 내지 500,000의 범위인 것이 더욱 바람직하다. 중량 평균 분자량이 3,000 미만이면, 도막 또는 필름으로 한 경우에 충분한 강도를 얻기 어렵다. 또한, 가열 처리 등을 실시해 폴리이미드 수지 등의 고분자로 했을 때의 막의 강도도 낮아진다. 한편, 중량 평균 분자량이 1,000,000을 초과하면 점도가 상승하고 용해성도 떨어지므로, 표면이 평활하고 막 두께가 균일한 도막 또는 필름을 얻기 어렵다.
여기에서 사용하고 있는 분자량이라 함은, 겔 침투 크로마토그래피(GPC)에 의한 폴리스티렌 환산의 값을 말하고, 폴리이미드 전구체 그 자체의 분자량이라도 좋고, 무수아세트산 등으로 화학적 이미드화 처리를 행한 후의 것이라도 좋다.
본 발명에 사용되는 폴리이미드 성분의 함유량으로서는, 이렇게 해서 얻어지는 패턴의 막 물성, 특히 막 강도나 내열성의 점에서, 상기 폴리이미드 수지 조성물의 고형분 전체에 대하여, 50 중량％ 이상인 것이 바람직하고, 그 중에서도 70 중량％ 이상인 것이 바람직하다.
또한, 폴리이미드 수지 조성물의 고형분이란 용제 이외의 전체 성분이며, 액상의 모노머 성분도 고형분에 포함된다.
(b) 용매
폴리이미드 전구체 또는 폴리이미드를 용해, 분산 또는 희석하는 용매로서는, 각종 범용 용매를 사용할 수 있다. 또한, 폴리이미드 수지 조성물이 폴리이미드 전구체를 함유할 경우에는, 폴리아믹산의 합성 반응에 의해 얻게 된 용액을 그대로 사용하고, 거기에 필요에 따라서 다른 성분을 혼합해도 좋다.
사용 가능한 범용 용매로서는, 예를 들어 디에틸 에테르, 테트라 히드로 푸란, 디옥산, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 프로필렌 글리콜 디메틸 에테르, 프로필렌 글리콜 디에틸 에테르 등의 에테르류 ; 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르 등의 글리콜 모노에테르류(소위 셀로솔브류) ; 메틸 에틸 케톤, 아세톤, 메틸 이소부틸 케톤, 시클로펜타논, 시클로헥사논 등의 케톤류 ; 아세트산 에틸, 아세트산 부틸, 아세트산n-프로필, 아세트산i-프로필, 아세트산n-부틸, 아세트산i-부틸, 상기 글리콜 모노에테르류의 아세트산 에스테르(예를 들어, 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트), 메톡시 프로필 아세테이트, 에톡시 프로필 아세테이트, 옥살산 디메틸, 락트산 메틸, 락트산 에틸 등의 에스테르류 ; 에탄올, 프로판올, 부탄올, 헥산올, 시클로헥산올, 에틸렌 글리콜, 디에틸렌 글리콜, 글리세린 등의 알코올류 ; 염화 메틸렌, 1, 1-디클로로 에탄, 1, 2-디클로로에틸렌, 1-클로로프로판, 1-클로로부탄, 1-클로로펜탄, 클로로벤젠, 브롬벤젠, o-디클로로벤젠, m-디클로로벤젠 등의 할로겐화 탄화수소류 ; N, N-디메틸 포름아미드, N, N-디에틸 포름아미드, N, N-디메틸 아세트아미드, N, N-디에틸 아세트아미드 등의 아미드류 ; N-메틸 피롤리돈 등의 피롤리돈류 ; γ-부티로락톤 등의 락톤류 ; 디메틸 술폭시드 등의 술폭시드류, 그 밖의 유기 극성 용매류 등을 들 수 있고, 또한 벤젠, 톨루엔, 크실렌 등의 방향족 탄화수소류, 및 그 밖의 유기 비극성 용매류 등도 들 수 있다. 이들의 용매는 단독 혹은 조합해서 사용된다.
그 중에서도, N-메틸-2-피롤리돈, N, N-디메틸 포름아미드, N, N-디메틸 아세트아미드, N, N-디에틸 포름아미드, N, N-디에틸 아세트아미드, N, N-디메틸 메톡시 아세트아미드, 디메틸 술폭시드, 헥사 메틸 포스포아미드, N-아세틸-2-피롤리돈, 피리딘, 디메틸 술폰, 테트라메틸렌 술폰, 디메틸 테트라메틸렌 술폰, 디에틸렌 글리콜 디메틸 에테르, 시클로펜타논, γ-부티로락톤, α-아세틸-γ-부티로락톤 등의 극성 용매가 적합한 것으로서 들 수 있다.
또한, 후술하는 바와 같이 절연층 형성 공정 전에 탈기 공정을 행하는 경우이며, 진공 하에서 폴리이미드 수지 조성물을 탈기하는 경우에는, 용매의 상온에서의 증기압은 25,000Pa 이하인 것이 바람직하고, 그 중에서도 10,000Pa 내지 1Pa의 범위 내, 특히 1,000Pa 내지 10Pa의 범위 내인 것이 바람직하다. 용매의 증기압이 높으면, 탈기 시에 용매가 증발되어 폴리이미드 수지 조성물의 농도나 점도가 변화될 우려가 있기 때문이다. 또한, 용매의 증기압이 지나치게 낮으면, 폴리이미드 수지 조성물의 건조 시에 용매가 제거되기 어렵기 때문이다.
(c) 그 밖의 성분
본 발명에 사용되는 폴리이미드 수지 조성물은, 적어도 폴리이미드 전구체 혹은 폴리이미드 및 용매를 함유하고 있으면 좋다.
폴리이미드 수지 조성물은, 감광성 폴리이미드 수지 조성물이라도 좋다. 또한, 감광성 폴리이미드 수지 조성물에 대해서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 감광성 폴리이미드 및 감광성 폴리이미드 전구체와 같다.
폴리이미드 수지 조성물은, 염기성 수용액에 의해 현상 가능한 것이 바람직하다.
폴리이미드 수지 조성물에는, 필요에 따라서 레벨링제, 가소제, 계면 활성제, 소포제 등의 첨가제가 함유되어 있어도 된다.
(2) 절연층의 형성 방법
본 발명에 있어서는, 금속 기재 위에 폴리이미드 수지 조성물을 도포해서 절연층을 형성한다.
금속 기재 위에 폴리이미드 수지 조성물을 도포하는 방법으로서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 것과 마찬가지이다.
폴리이미드 수지 조성물의 도포 후는, 열처리에 의해 용매를 제거한다. 이때, 폴리이미드 수지 조성물이 폴리이미드 전구체를 함유할 경우에는, 열처리에 의해 폴리이미드 전구체의 이미드화도 행한다.
폴리이미드 전구체를 이미드화할 때, 열처리의 바람직한 온도 범위는, 통상 200℃ 내지 400℃ 정도이다. 열처리 온도가 200℃보다 낮으면, 이미드화의 진행이 완전히 진행되지 않아, 물성 면에서 불충분해진다. 한편, 열처리 온도가 고온이 되면, 최종 경화막의 물성은 향상되는 경향이 있지만, 400℃ 초과의 고온이 되면, 다른 구성 부재에 악영향을 줄 우려가 있으므로, 다른 구성 부재의 내열성을 고려한 뒤에, 이미드화 온도를 결정하는 것이 바람직하다. 또한, 열처리 전에, 열처리 온도보다 저온의 50℃ 내지 200℃로 사전 가열을 행해도 된다. 열처리로서는, 구체적으로는 250℃ 내지 350℃로, 10분 내지 120분 가열을 행할 수 있다.
이 열처리는, 공지의 방법이면 어떠한 방법이라도 좋고, 구체적으로 예시하면, 공기 또는 질소 분위기 하의 순환 오븐, 핫플레이트에 의한 가열 등을 들 수 있다.
또한, 절연층을 금속 기재 위에 부분적으로 형성할 경우, 그 형성 방법으로서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 것과 마찬가지이다.
절연층의 표면 거칠기 Ra에 대해서는,「F. 박막 소자용 기판 1. 절연층」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
또한, 절연층의 그 밖의 점에 대해서는, 상기「A. 플렉시블 디바이스용 기판 2. 평탄화층」의 항에 기재한 평탄화층과 마찬가지이므로, 여기서의 설명은 생략한다.
3. 밀착층 형성 공정
본 발명에 있어서의 밀착층 형성 공정은, 절연층 위에 무기 화합물을 포함하는 밀착층을 형성하는 공정이다. 밀착층은, 절연층과 박막 소자부의 사이에서 충분한 밀착력을 얻기 위해서 설치되는 층이다.
또한, 밀착층에 대해서는, 상기「A. 플렉시블 디바이스용 기판 1. 밀착층」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
4. 탈기 공정
본 발명에 있어서는, 상기 절연층 형성 공정 전에, 소정의 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하는 탈기 공정을 행하는 것이 바람직하다.
또한, 탈기 공정에 대해서는, 후술하는 제2 실시 형태의 항에 기재하는 것과 마찬가지이므로, 여기서의 설명은 생략한다.
(Ⅱ) 제2 실시 형태
본 발명의 박막 소자용 기판의 제조 방법의 제2 실시 형태는, 하기 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하는 탈기 공정과, 금속 기재 위에, 상기 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 절연층 형성 공정을 갖고, 상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 것이다.
<상대 용존 산소 포화율의 산출 방법>
우선, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매를 사용하여, 전혀 산소가 용존되어 있지 않은 상기 용매의 용존 산소량의 측정치가 0, 상기 용존 산소 포화 용매의 용존 산소량의 측정치가 100이 되도록, 용존 산소량계의 교정을 행한다. 다음에, 교정된 상기 용존 산소량계에 의해, 폴리이미드 수지 조성물을 대기 하에서 1시간 이상 정치한 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치와, 폴리이미드 수지 조성물을 탈기한 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를 측정한다. 그런 다음, 상기 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치를 100％로 했을 때의, 상기 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를, 상대 용존 산소 포화율로 한다.
여기서, 액체 중의 거품은 기체가 가스 형태인 채로 액체 중에 혼합되어 있는 상태이다. 이 거품은, 외부로부터 혼입될 뿐만 아니라, 액체로부터 발생하는 것이 매우 많이 보인다. 한편, 용존 기체라 함은, 액체 중에 용해되어 있는 기체를 의미하고, 이것은 거품과 같이 눈으로 볼 수는 없다. 본 발명은, 이 액체 중의「용존 기체」를 제거하는 것이다.
기체의 액체에 대한 용해량은, 액체의 종류, 온도나 압력, 나아가서는 접 액재질에 의해 변화되고, 포화량 이상의 용존 기체는 거품이 되어서 출현한다. 즉, 거품이 없는 상태의 액체라도, 온도나 압력 등이 변화되면 거품을 발생하게 된다. 한편, 액체 중에 거품이 존재해도, 소정의 온도나 압력 등일 경우, 또는 기체의 용해량이 포화치에 충족되지 않을 경우, 거품은 액체 중에 용해되어 없어져 버린다. 즉, 단순히 거품을 제거하는 것만으로는 불충분하며, 용존 기체를 제거하는 것이 중요하다.
따라서 폴리이미드 수지 조성물이 대기와 충분한 시간 접하고 있어, 폴리이미드 수지 조성물에 공기가 정상적으로 용해된 상태에 있어서는, 약간의 압력이나 온도의 변화로 포화량 이상의 용존 기체가 거품으로 발생해 버리는 것이 예상된다. 그러나 공기가 정상적으로 용해된 상태의 폴리이미드 수지 조성물의 용존 기체량을 100％로 했을 때, 폴리이미드 수지 조성물의 용존 기체량이 95％ 정도일 경우에는, 압력이나 온도의 변화에 의해서도 곧바로는 용존 기체의 포화량을 초과하는 일이 없으므로, 거품의 발생을 억제하는 것이 가능해진다.
용존 기체에 대해서, 폴리이미드 수지 조성물이 대기에 접하고 있는 상황 하에서는, 폴리이미드 수지 조성물 중에 용해되어 있는 기체의 대부분은 질소 또는 산소가 된다(대기 중의 존재량이 산소 다음으로 많은 아르곤이라도 산소의 1/20 이하이므로). 질소는 불활성 가스이므로 측정이 곤란하지만, 산소는 측정 가능이다. 또한, 많은 용매에 관해서 동일 온도·동일 압력 하에서의 용매에 대한 산소와 질소의 용해도의 비는 1.4 내지 2.0이며(산소 쪽이 용해되기 쉬움), 대기 중에서는 질소의 분압은 산소의 분압보다 3.7배 정도 높으므로, 헨리의 법칙으로부터, 대기에 접하고 있는 상태에서는 질소가 산소의 1.9 내지 2.7배 정도 용해되어 있다고 여겨진다. 이 비는, 압력이 높지 않은 상태에서는, 용매의 종류가 같으면 일정하며, 용매의 종류가 바뀌어도 변동 폭은 1.9 내지 2.7배 정도로 그다지 크지 않으므로, 용존 산소량을 구함으로써, 질소 및 산소를 합한 용존 기체의 양을 예측할 수 있다.
용존 산소량은, 물 이외의 용매 중에서는 절대치를 측정하는 것이 곤란하다. 따라서 본 발명에 있어서는, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매의 용존 산소량을 기준으로 하여, 상대치(상대 용존 산소 포화율)로 평가한다.
본 발명의 박막 소자용 기판의 제조 방법에 대해서, 도면을 참조하면서 설명한다.
도 16은, 본 발명의 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판의 일례를 나타내는 개략 단면도이다. 본 발명에 있어서는, 소정의 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록 폴리이미드 수지 조성물을 탈기한 후, 금속 기재 위에 폴리이미드 수지 조성물을 도포하고, 열처리에 의해 이미드화하여, 도 16에 예시한 바와 같이 금속 기재(52) 위에 절연층(53)을 형성한다. 이때, 표면 거칠기 Ra가 30㎚ 이하가 되는 절연층(53)이 형성된다. 이와 같이 하여 박막 소자용 기판(50)을 얻을 수 있다.
폴리이미드 수지 조성물을 도포해서 절연층을 형성할 경우, 폴리이미드 수지 조성물을 도포해서 건조할 때에 도막의 표면에 스킨층이 생성되어, 용매나 물이 증발되기 어려워지거나, 기체가 이탈되기 어려워지거나 할 우려가 있다. 그로 인해, 폴리이미드 수지 조성물 중에 기포가 포함되어 있거나, 폴리이미드 수지 조성물 중에 기체가 용존되어 있거나 하면, 기포를 내포하는 절연층이 형성되어 버린다.
이에 대해 본 발명에 있어서는, 절연층을 형성하기 전에 폴리이미드 수지 조성물을 탈기하므로, 절연층 중의 기포를 줄일 수 있다. 특히, 소정의 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하므로, 절연층에 있어서 마이크로미터 오더의 기포뿐만 아니라 나노미터 오더의 기포도 줄일 수 있다. 이에 의해, 표면 거칠기 Ra가 30㎚ 이하의 표면 평활성이 우수한 절연층을 형성하는 것이 가능하다. 또한, 금속 기재 표면에 요철이 존재하는 경우라도, 금속 기재 위에 절연층을 형성함으로써 금속 기재 표면의 요철을 평탄화할 수 있어, 박막 소자용 기판의 표면 평활성을 개선할 수 있다. 따라서 본 발명에 의해 제조되는 박막 소자용 기판을 사용함으로써, 특성이 양호한 박막 소자를 얻을 수 있게 된다.
도 17은, 본 발명의 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판의 다른 예를 나타내는 개략 단면도이다. 본 발명에 있어서는, 도 17에 예시한 바와 같이 절연층(53) 위에 무기 화합물을 포함하는 밀착층(54)을 형성하는 것이 바람직하다.
본 발명에 있어서, 밀착층은 무기 화합물을 증착해서 형성되는 것이며 막 두께가 얇으므로, 절연층이 표면 평활성이 떨어질 경우에는 절연층 위에 형성되는 밀착층의 표면 평활성도 저하되지만, 상술한 바와 같이 절연층이 표면 평활성이 우수하면 절연층 위에 형성되는 밀착층의 표면 평활성도 양호한 것이 된다. 따라서 절연층 위에 밀착층을 형성하는 경우라도, 박막 소자의 특성 저하를 방지하는 것이 가능하다.
또 본 발명에 있어서, 절연층 위에 밀착층을 형성할 경우에는, 박막 소자부와의 밀착성을 높일 수 있다. 따라서 박막 소자부의 제조 시에 수분이나 열이 가해져 절연층의 치수가 변화된 경우라도, 박막 소자부를 구성하는 부재, 예를 들어 TFT를 구성하는 전극이나 반도체층에, 박리나 균열이 발생하는 것을 방지할 수 있다.
또 본 발명에 따르면, 금속 기재에 의해 수분이나 산소의 투과를 줄일 수 있으므로, 수분이나 산소에 의한 박막 소자부의 열화를 억제할 수 있고, 또 소자 내의 습도를 유지하여, 습도 변화에 의한 특성 저하를 억제할 수 있다.
또한, 일반적으로 금속 기재는 열전도성이 우수하므로, 박막 소자용 기판에 방열성을 부여할 수 있다. 즉, 박막 소자용 기판은 수분 차단성이 높은 동시에, 열을 빠르게 전도 혹은 방사할 수 있다. 예를 들어 박막 소자용 기판을 유기 EL 소자에 사용할 경우, 유기 EL 소자의 발광 시의 발열에 의한 악영향을 억제할 수 있어, 발광 특성을 장기간에 걸쳐서 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명의 단축이나 소자 파괴를 줄일 수 있다.
또한, 금속 기재를 가짐으로써, 박막 소자용 기판의 강도를 높일 수 있으므로, 내구성을 향상시킬 수 있다.
본 발명에 의해 제조되는 박막 소자용 기판은, 예를 들어 상기 제1 실시 형태의 항에 기재한 도 13의 (a) 내지 도 15의 (b)와 같이 사용되는 것이다.
이하, 본 발명의 박막 소자용 기판의 제조 방법에 있어서의 각 공정에 대해서 설명한다.
1. 탈기 공정
본 발명에 있어서의 탈기 공정은, 소정의 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하는 공정이다.
또한, 폴리이미드 수지 조성물에 대해서는, 상기 제1 실시 형태의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다. 이하, 폴리이미드 수지 조성물의 탈기에 대해서 설명한다.
폴리이미드 수지 조성물을 탈기하는 방법으로서는, 소정의 방법으로 산출한 상대 용존 산소 포화율을 95％ 이하로 할 수 있는 방법이면 특별히 한정되는 것은 아니며, 예를 들어 진공 탈기, 초음파 탈기, 다공질막을 사용한 탈기, 비 다공질막을 사용한 탈기 등을 들 수 있다. 진공 탈기는, 폴리이미드 수지 조성물을 감압해서 용존 기체의 용해도를 낮추는 방법이다. 초음파 탈기는 폴리이미드 수지 조성물에 초음파 진동을 부여해서 분자 진동으로 용존 기체를 추출하는 방법이다. 다공질막 또는 비 다공질막을 사용한 탈기는, 막으로의 기체 투과와 폴리이미드 수지 조성물 중의 기체의 농도차, 압력차를 응용해서 폴리이미드 수지 조성물 중의 용존 기체를 제거하는 방법이다. 이들의 탈기 방법은, 단독으로 사용해도 좋고, 조합해도 좋다. 그 중에서도, 진공 탈기, 진공 탈기 및 초음파 탈기의 병용, 인라인에서의 다공질막 또는 비 다공질막을 사용한 탈기가 바람직하다.
진공 탈기 시의 압력으로서는, 폴리이미드 수지 조성물 중의 용존 산소를 제거할 수 있으면 특별히 한정되는 것은 아니며, 폴리이미드 수지 조성물에 사용하는 용매의 증기압에 따라서 적절하게 설정하는 것이 바람직하다. 그 중에서도, 진공 탈기 시의 압력은 폴리이미드 조성물에 사용하는 용매의 증기압의 1.1배 이상인 것이 바람직하다. 구체적으로, 진공 탈기 시의 압력은 50,000Pa 내지 1Pa의 범위 내인 것이 바람직하고, 그 중에서도 10,000Pa 내지 1Pa의 범위 내, 특히 1,000Pa 내지 1Pa의 범위 내인 것이 바람직하다. 압력이 높으면 탈기의 효과가 얻어지기 어렵고, 압력이 낮으면 용매가 휘발되어 폴리이미드 수지 조성물의 농도나 점도가 바뀌어 절연층의 형성에 악영향을 미치기 때문이다.
또한, 진공 탈기 시의 시간으로서는, 폴리이미드 수지 조성물 중의 용존 산소를 제거할 수 있으면 특별히 한정되는 것은 아니며, 예를 들어 1분 내지 60분 정도로 할 수 있다.
초음파 탈기 시의 초음파의 주파수로서는, 폴리이미드 수지 조성물 중의 용존 산소를 제거할 수 있으면 특별히 한정되는 것은 아니지만, 15kHz 내지 400kHz 정도인 것이 바람직하다.
초음파 탈기 시의 온도로서는, 폴리이미드 수지 조성물 중의 용존 산소를 제거할 수 있으면 특별히 한정되는 것은 아니지만, 0℃ 내지 100℃의 범위 내인 것이 바람직하고, 그 중에서도 0℃ 내지 80℃의 범위 내, 특히 0℃ 내지 50℃의 범위 내가 바람직하다. 온도가 낮으면 폴리이미드 수지 조성물의 점도가 높을 경우에는 탈기 효율이 저하되고, 온도가 높으면 폴리이미드 수지 조성물의 보존 안정성 등의 특성이 변화될 우려가 있기 때문이다.
또한, 초음파 탈기 시의 시간으로서는, 폴리이미드 수지 조성물 중의 용존 산소를 제거할 수 있으면 특별히 한정되는 것은 아니며, 예를 들어 1분 내지 60분 정도로 할 수 있다.
다공질막 또는 비 다공질막을 사용한 탈기에는, 예를 들어 ERC사 제품의 탈기 장치를 사용할 수 있다.
본 발명에 있어서, 탈기 공정은 후술하는 절연층 형성 공정 직전에 행하는 것이 바람직하다. 여기서, 절연층에 기포가 내포되는 이유로서는, 상술한 바와 같은 폴리이미드 수지 조성물에 포함되는 기포나 폴리이미드 수지 조성물 중에 용존 하는 기체, 나아가서는 폴리이미드 수지 조성물에 포함되는 물이 관계되는 것이라 생각된다. 탈기 후의 폴리이미드 수지 조성물을 임의의 시간 방치하면, 폴리이미드 수지 조성물 중에서 기포가 발생하거나, 폴리이미드 수지 조성물 중에 기체가 용해되거나, 폴리이미드 수지 조성물이 흡습되거나 할 우려가 있다. 따라서 절연층에 내포되는 기포를 효과적으로 줄이기 위해서는, 절연층 형성 공정 직전에 탈기 공정을 행하는 것이 바람직한 것이다.
또한,「직전」이라 함은, 폴리이미드 수지 조성물을 탈기한 후, 폴리이미드 수지 조성물을 도포할 때까지의 시간이 60분 이하인 경우를 말한다. 상기 시간은, 바람직하게는 20분 이하, 보다 바람직하게는 10분 이하이다.
본 공정에 있어서는, 하기 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기한다.
<상대 용존 산소 포화율의 산출 방법>
우선, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매를 사용하여, 전혀 산소가 용존되어 있지 않은 상기 용매의 용존 산소량의 측정치가 0, 상기 용존 산소 포화 용매의 용존 산소량의 측정치가 100이 되도록, 용존 산소량계의 교정을 행한다. 다음에, 교정된 상기 용존 산소량계에 의해, 폴리이미드 수지 조성물을 대기 하에서 1시간 이상 정치한 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치와, 폴리이미드 수지 조성물을 탈기한 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를 측정한다. 그런 다음, 상기 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치를 100％로 했을 때의 상기 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를, 상대 용존 산소 포화율로 한다.
상기 용존 산소량의 측정에 사용되는 용존 산소량계로서는, 예를 들어「B-506」(이이지마 덴시고교 가부시끼가이샤 제품) 등의 산소 센서를 사용할 수 있다.
상기 상대 용존 산소 포화율은 95％ 이하이며, 90％ 이하인 것이 바람직하고, 85％ 이하인 것이 보다 바람직하다.
2. 절연층 형성 공정
본 발명에 있어서의 절연층 형성 공정은, 금속 기재 위에, 상기 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 공정이다.
또한, 절연층 형성 공정에 대해서는, 상기 제1 실시 형태의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
또한, 금속 기재에 대해서는, 상기「F. 박막 소자용 기판 2. 금속 기재」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
3. 금속 기재 표면 처리 공정
본 발명에 있어서는, 상기 절연층 형성 공정 전에, 상기 금속 기재에 약액 처리를 실시하는 금속 기재 표면 처리 공정을 갖는 것이 바람직하다.
또한, 금속 기재 표면 처리 공정에 대해서는, 상기 제1 실시 형태의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
4. 밀착층 형성 공정
본 발명에 있어서는, 상기 절연층 형성 공정 후에, 절연층 위에 무기 화합물을 포함하는 밀착층을 형성하는 밀착층 형성 공정을 갖고 있어도 좋다.
또한, 밀착층 형성 공정에 대해서는, 상기 제1 실시 형태의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
J. 박막 소자의 제조 방법
다음에, 본 발명의 박막 소자의 제조 방법에 대해서 설명한다.
본 발명의 박막 소자의 제조 방법은, 상술한 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, 박막 소자부를 형성하는 박막 소자부 형성 공정을 갖는 것을 특징으로 하는 것이다.
본 발명에 있어서는, 표면 평활성이 우수한 박막 소자용 기판 위에 박막 소자부를 형성하므로, 특성이 우수한 박막 소자를 얻을 수 있다.
또한, 박막 소자용 기판은 산소나 수증기에 대한 가스 배리어성을 가지므로, 수분이나 산소에 의한 소자 성능의 열화를 억제할 수 있고, 또 소자 내의 습도를 일정하게 유지하여 습도 변화에 의한 특성의 열화를 억제할 수 있다. 또한, 박막 소자용 기판은 가스 배리어성뿐만 아니라 방열성을 가지므로, 예를 들어 박막 소자부로서 유기 EL 소자를 제작한 경우, 발광 특성을 장기간에 걸쳐서 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명 단축이나 소자 파괴를 줄일 수 있다.
또한, 박막 소자용 기판에 있어서 절연층 위에 밀착층이 형성되어 있는 경우에는, 박막 소자용 기판 위에 밀착성 좋게 박막 소자부를 형성할 수 있고, 박막 소자의 제조 시에 수분이나 열이 가해져 폴리이미드를 포함하는 절연층의 치수가 변화된 경우라도, 박막 소자부를 구성하는 부재에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한, 박막 소자부에 대해서는, 상기「G. 박막 소자」의 항에 기재했으므로, 여기에서의 설명은 생략한다.
K. TFT의 제조 방법
다음에, 본 발명의 TFT의 제조 방법에 대해서 설명한다.
본 발명의 TFT의 제조 방법은, 상술한 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, TFT를 형성하는 TFT 형성 공정을 갖는 것을 특징으로 하는 것이다.
도 13의 (a) 내지 도 15의 (b)는, 본 발명의 TFT의 제조 방법에 의해 제조되는 TFT의 예를 나타내는 개략 단면도이다. 도 13의 (a)에 예시하는 TFT(60)는, 톱 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고, 도 13의 (b)에 예시하는 TFT(60)는, 톱 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있다. 도 14의 (a)에 예시하는 TFT(60)는, 보톰 게이트·보톰 콘택트 구조를 갖는 TFT를 구비하고, 도 14의 (b)에 예시하는 TFT(60)는, 보톰 게이트·톱 콘택트 구조를 갖는 TFT를 구비하고 있다. 도 15의 (a), (b)에 예시하는 TFT(60)는, 코플레이너형 구조를 갖는 TFT를 구비하고 있다. 또한, 도 13의 (a) 내지 도 15의 (b)에 도시하는 TFT의 각 구성에 대해서는, 상기「A. 박막 소자용 기판의 제조 방법」의 항에 기재했으므로, 여기에서의 설명은 생략한다.
본 발명에 있어서는, 표면 평활성이 우수한 박막 소자용 기판 위에 TFT를 형성하므로, 전기적 성능이 양호한 TFT를 얻을 수 있다.
또한, 박막 소자용 기판은 산소나 수증기에 대한 가스 배리어성을 가지므로, TFT를 사용해서 유기 EL 표시 장치를 제작한 경우에는 수분이나 산소에 의한 소자 성능의 열화를 억제할 수 있고, 또 TFT를 사용해서 전자 페이퍼를 제작한 경우에는 소자 내의 습도를 일정하게 유지하여 습도 변화에 의한 표시 특성의 열화를 억제할 수 있다. 또한, 박막 소자용 기판은 가스 배리어성뿐만 아니라 방열성을 가지므로, TFT를 사용해서 유기 EL 표시 장치를 제작한 경우, 발광 특성을 장기간에 걸쳐서 안정되게 유지할 수 있는 동시에, 발광 불균일이 없는 균일한 발광을 실현하고, 또한 수명 단축이나 소자 파괴를 줄일 수 있다.
또한, 박막 소자용 기판에 있어서 절연층 위에 밀착층이 형성되어 있는 경우에는, 박막 소자용 기판 위에 밀착성 좋게 TFT를 형성할 수 있고, TFT의 제조 시에 수분이나 열이 가해져 폴리이미드를 포함하는 절연층의 치수가 변화된 경우라도, 전극이나 반도체층에 박리나 균열이 발생하는 것을 방지할 수 있다.
또한, TFT에 대해서는, 상기「B. 플렉시블 디바이스용 TFT 기판」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다. 또한, TFT의 용도에 대해서는, 상기「H. TFT」의 항에 기재한 것과 마찬가지이므로, 여기서의 설명은 생략한다.
본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용 효과를 발휘하는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
<실시예>
이하, 본 발명에 대해서 실시예 및 비교예를 사용해서 구체적으로 설명한다.
[제조예]
1. 폴리이미드 전구체 용액의 제조
(제1 제조예)
4, 4'-디아미노 디페닐 에테르(ODA) 4.0g(20mmol)과 파라페닐렌디아민(PPD) 8.65g(80mmol)을 500㎖의 세퍼러블 플라스크에 투입하고, 200g의 탈수된 N-메틸-2-피롤리돈(NMP)에 용해시키고, 질소 기류 하에서 오일 배스에 의해 액온이 50℃가 되도록 열전대로 모니터하고 가열하면서 교반했다. 그들이 완전히 용해된 것을 확인한 후, 거기에 조금씩 30분에 걸쳐 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물(BPDA) 29.1g(99mmol)을 첨가하고, 첨가 종료 후, 50℃에서 5시간 교반했다. 그 후 실온까지 냉각하여, 폴리이미드 전구체 용액 1을 얻었다.
(제2 제조예)
반응 온도 및 용액의 농도가 17 중량％ 내지 19 중량％가 되도록 NMP의 양을 조정한 이외는, 제1 제조예와 마찬가지의 방법으로, 하기 표 1에 나타내는 배합비로 폴리이미드 전구체 용액 2 내지 15 및 폴리이미드 전구체 용액 Z(비교예)를 합성했다.
산 이무수물로서는, 3, 3', 4, 4'-비페닐 테트라카르복실산 이무수물(BPDA), 피로멜리트산 이무수물(PMDA), p-페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물(TAHQ), p-비페닐렌 비스 트리멜리트산 모노에스테르 산 이무수물(BPTME)을 사용했다. 디아민으로서는, 4, 4'-디아미노 디페닐 에테르(ODA), 파라페닐렌 디아민(PPD), 1, 4-비스(4-아미노페녹시)벤젠(4APB), 2, 2'-디메틸-4, 4'-디아미노비페닐(TBHG), 2, 2'-비스(트리플루오로메틸)-4, 4'-디아미노비페닐(TFMB) 중 1종류 또는 2종류를 사용했다.
Figure 112012025081924-pct00013
(제3 제조예)
감광성 폴리이미드로 하기 위해, 상기 폴리이미드 전구체 용액 1에 {[(4, 5-디메톡시-2-니트로벤질)옥시]카르보닐} 2, 6-디메틸　피페리딘(DNCDP)을 용액의 고형분의 15 중량％ 첨가하여, 감광성 폴리이미드 전구체 용액 1로 했다.
(제4 제조예)
감광성 폴리이미드로 하기 위해, 상기 폴리이미드 전구체 용액 1에 2-히드록시-5-메톡시-신남산과 피페리딘으로 합성한 아미드 화합물(HMCP)을 용액의 고형분의 10 중량％ 첨가하여, 감광성 폴리이미드 전구체 용액 2로 했다.
Figure 112012025081924-pct00014
(선열 팽창 계수 및 흡습 팽창 계수의 평가)
상기 폴리이미드 전구체 용액 1 내지 15 및 폴리이미드 전구체 용액 Z를, 유리 위에 부착한 내열 필름(유피렉스 S　50S : 우베고산 가부시끼가이샤 제품)에 도포하고, 80℃의 핫플레이트 위에서 10분 건조시킨 후, 내열 필름으로부터 박리하여, 막 두께 15㎛ 내지 20㎛의 필름을 얻었다. 그 후, 그 필름을 금속으로 된 프레임에 고정하고, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 막 두께 9㎛ 내지 15㎛의 폴리이미드 1 내지 15 및 폴리이미드 Z의 필름을 얻었다.
또한, 상기 감광성 폴리이미드 전구체 용액 1 및 2를, 유리 위에 부착한 내열 필름(유피렉스 S　50S : 우베고산 가부시끼가이샤 제품)에 도포하고, 100℃의 핫플레이트 위에서 10분 건조시킨 후, 고압 수은등에 의해 365㎚ 파장의 조도 환산으로 2000mJ/㎠ 노광 후, 핫플레이트 위에서 170℃로 10분간 가열한 후, 내열 필름으로부터 박리하고, 막 두께 10㎛의 필름을 얻었다. 그 후, 그 필름을 금속으로 된 프레임에 고정하고, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 막 두께 6㎛의 감광성 폴리이미드 1 및 감광성 폴리이미드 2의 필름을 얻었다.
<선열 팽창 계수>
상기 방법에 의해 제작한 필름을 폭 5㎜ × 길이 20㎜로 절단하여, 평가 샘플로서 사용했다. 선열 팽창 계수는, 열 기계적 분석 장치 Thermo　Plus TMA8310(리가꾸사 제품)에 의해 측정했다. 측정 조건은, 평가 샘플의 관측 길이를 15㎜, 승온 속도를 10℃/min, 평가 샘플의 단면적당의 가중이 동일해지도록 인장 가중을 1g/25000㎛2로 하고, 100℃ 내지 200℃ 범위의 평균 선열 팽창 계수를 선열 팽창 계수(C.T.E.)로 했다.
<습도 팽창 계수>
상기 방법에 의해 제작한 필름을 폭 5㎜ × 길이 20㎜로 절단하고, 평가 샘플로서 사용했다. 습도 팽창 계수는 습도 가변 기계적 분석 장치 Thermo　Plus　TMA 8310개(리가꾸사 제품)에 의해 측정했다. 온도를 25℃로 일정하게 하고, 우선 습도를 15％RH의 환경 하에서 샘플이 안정된 상태로 하고, 대략 30분 내지 2시간 그 상태를 유지한 후, 측정 부위의 습도를 20％RH로 하고, 또한 샘플이 안정이 될 때까지 30분 내지 2시간 그 상태를 유지했다. 그 후, 습도를 50％RH로 변화시켜, 그것이 안정되었을 때의 샘플 길이와 20％RH에서 안정된 상태에서의 샘플 길이의 차이를, 습도의 변화(이 경우 50-20의 30)로 나누고, 그 값을 샘플 길이로 나눈 값을 습도 팽창 계수(C.H.E.)로 했다. 이때, 평가 샘플의 단면적당의 가중이 동일해지도록 인장 가중을 1g/25000㎛2로 했다.
(기판 휨 평가)
두께 18㎛의 SUS304-HTA박(도요세이하꾸 제품) 위에, 상기 폴리이미드 전구체 용액 1 내지 15 및 Z, 및 감광성 폴리이미드 전구체 용액 1, 2를 사용하여, 이미드화 후의 막 두께가 10㎛±1㎛가 되도록 선열 팽창 계수 평가의 샘플 작성과 같은 프로세스 조건으로, 폴리이미드 1 내지 15 및 Z의 폴리이미드막, 및 감광성 폴리이미드 1, 2의 폴리이미드막을 형성했다. 그 후, SUS304박 및 폴리이미드막의 적층체를 폭 10㎜ × 길이 50㎜로 절단하여, 기판 휨 평가용의 샘플로 했다.
이 샘플을, SUS판 표면에 샘플의 짧은 변의 한쪽만을 캡톤 테이프에 의해 고정하고, 100℃의 오븐에서 1시간 가열한 후, 100℃로 가열된 오븐 안에서, 샘플의 반대측 짧은 변의 SUS판으로부터의 거리를 측정했다. 그때의 거리가 0㎜ 이상 0.5㎜ 이하의 샘플을 ○, 0.5㎜ 초과 1.0㎜ 이하의 샘플을 △, 1.0㎜ 초과의 샘플을 ×라고 판단했다.
마찬가지로 이 샘플을, SUS판 표면에 샘플의 짧은 변의 한쪽만을 캡톤 테이프에 의해 고정하고, 23℃ 85％Rh 상태의 항온 항습조에 1시간 정치했을 때의 샘플의 반대측 짧은 변의 SUS판으로부터의 거리를 측정했다. 그때의 거리가 0㎜ 이상 0.5㎜ 이하의 샘플을 ○, 0.5㎜ 초과 1.0㎜ 이하의 샘플을 △, 1.0㎜ 초과의 샘플을 ×라 판단했다.
이들의 평가 결과를 이하에 나타낸다.
Figure 112012025081924-pct00015
SUS304박의 선열 팽창 계수는 17ppm/℃이므로, 폴리이미드막과 금속박의 선열 팽창 계수의 차가 크면 적층체의 휨이 큰 것이 확인되었다.
또한, 표 2에서 폴리이미드막의 흡습 팽창 계수가 작을수록 고습 환경 하에서의 적층체의 휨이 작은 것을 알 수 있다.
2. 평탄화층(절연층)의 형성
[평탄화층(절연층)의 형성 1]
한변이 15㎝인 사각형으로 잘라낸 두께 18㎛의 SUS304-HTA박(도요세이하꾸 제품) 위에, 상기 폴리이미드 전구체 용액 1 내지 15를 다이 코터로 코팅하고, 80℃의 오븐 안에서, 대기 하에서 60분 건조시킨 후, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 막 두께 6㎛ 내지 12㎛의 폴리이미드 1 내지 15의 폴리이미드막을 형성하여, 적층체 1 내지 15를 얻었다.
적층체 1 내지 15 중, 적층체 1, 2, 3, 5, 6, 8, 9, 10, 12, 15는 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다. 한편, 적층체 4, 7, 11, 13, 14는, 휨이 눈에 띄었다.
{평탄화층(절연층)의 형성 2[평탄화층(절연층) 패턴]}
한변이 15㎝인 사각형으로 잘라낸 두께 18㎛의 SUS304-HTA박(도요세이하꾸 제품) 위에, 상기 폴리이미드 전구체 용액 1을 다이 코터로 코팅하고, 80℃의 오븐 안에서, 대기 하에서 60분간 건조시킨 후, 폴리이미드 전구체막 위에, 정사각형의 SUS박의 3변에 대해서 외측 테두리부로부터 15㎜ 폭으로 레지스트가 제거되도록, 레지스트 제판 현상과 동시에 폴리이미드 전구체막을 현상하고, 그 후 레지스트 패턴을 박리한 뒤, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 외측 테두리부의 평탄화층이 제거된 적층체 1P를 얻었다.
적층체 1P는 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다.
{평탄화층(절연층)의 형성 3[평탄화층(절연층) 패턴]}
상기 적층체 10의 폴리이미드막 위에, 정사각형의 SUS박의 3변에 대해서 외측 테두리부로부터 15㎜ 폭으로 레지스트가 제거되도록, 레지스트 패턴을 형성했다. 폴리이미드막이 노출되어 있는 부분을, 폴리이미드 에칭액 TPE-3000(도레엔지니어링 제품)을 사용하여, 제거 후, 레지스트 패턴을 박리하여, 외측 테두리부의 평탄화층이 제거된 적층체 10P를 얻었다.
적층체 10P는 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다.
{평탄화층(절연층)의 형성 4[평탄화층(절연층) 패턴]}
한변이 15㎝인 사각형으로 잘라낸 두께 18㎛의 SUS304-HTA박(도요세이하꾸 제품) 위에, 상기 감광성 폴리이미드 전구체 용액 1 및 2를 각각 다이 코터로 코팅하고, 80℃의 오븐 안에서, 대기 하에서 60분간 건조시켰다. 계속해서, 정사각형의 SUS박의 3변에 대해서 외측 테두리부로부터 15㎜ 폭으로(자외선이 조사되지 않도록) 마스크하고, 고압 수은등에 의해 365㎚ 파장의 조도 환산으로 2000mJ/㎠ 노광 후, 핫플레이트 위에서 170℃로 10분간 가열한 후, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 막 두께 3㎛의 감광성 폴리이미드 1 및 감광성 폴리이미드 2의 폴리이미드막을 형성하여, 적층체 11 및 12를 얻었다.
적층체 11, 12는 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다.
[평탄화층의 형성 5(금속박 표면 요철)]
우선, 상기 적층체 1의 양면에 드라이 필름 레지스트를 라미네이트했다. 계속해서, 적층체 1의 SUS박측으로부터 200㎛ 폭의 라인 앤드 스페이스(L/S)에서 줄무늬 형상으로 레지스트가 제거되도록 노광하고, 적층체 1의 평탄화층측으로부터 전체면 노광한 후, 레지스트 제판을 행했다. 그 후, 염화 제2철 용액을 사용하여, 레지스트의 개구부에서 SUS박의 두께가 9㎛ 잔존하도록 SUS박을 하프 에칭한 후, 레지스트 패턴을 박리함으로써, SUS박이 200㎛ 폭으로 하프 에칭된 적층체 1H를 얻었다.
적층체 1H는, 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다.
[평탄화층의 형성 6(금속박 표면 요철)]
우선, 상기 적층체 1의 양면에 드라이 필름 레지스트를 라미네이트했다. 계속해서, 적층체 1의 SUS박측으로부터 한변이 50㎛인 사각형의 라인 앤드 스페이스(L/S)에서 등간격으로 레지스트가 제거되도록 노광하고, 적층체 1의 평탄화층측으로부터 전체면 노광한 후, 레지스트 제판을 행했다. 그 후, 염화 제2철 용액을 사용하여, 레지스트의 개구부에서 SUS박의 두께가 9㎛ 잔존하도록 SUS박을 하프 에칭한 후, 레지스트 패턴을 박리함으로써, SUS박이 한변이 50㎛인 사각형으로 하프 에칭된 적층체 1H'를 얻었다.
적층체 1H'는, 온도나 습도 환경의 변화에 대해서도 휨이 발생하지 않았다.
(평탄성 평가)
적층체 1 및 SUS박의 표면 거칠기 Ra를 측정했다.
우선, Nanoscope　V　multimode(비코사 제품)를 사용하여, 탭핑 모드로, 캔틸레버 : MPP11100, 주사 범위 : 50㎛ × 50㎛, 주사 속도 : 0.5Hz로 표면 형상을 촬상하고, 이렇게 해서 얻어진 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써, 적층체 1의 표면 거칠기 Ra를 구했다. 적층체 1의 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 6.2㎚였다.
계속해서, New　View　5000(자이고사 제품)을 사용하여, 대물 렌즈 : 100배, 줌 렌즈 : 2배, Scan　Length : 15㎛로 50㎛ × 50㎛ 범위의 표면 형상을 촬상하고, 이렇게 해서 얻어진 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써, 적층체 1의 표면 거칠기 Ra를 구했다. 적층체 1의 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 9.3㎚였다.
마찬가지로, Nanoscope　V　multimode(비코사 제품)를 사용해서 측정한, SUS304-HTA박(도요세이하꾸 제품)의 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 128㎚, New　View　5000(자이고사 제품)을 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 150㎚였다.
3. SUS박의 표면 처리
두께 20㎛의 SUS304-HTA박(도요세이하꾸 제품)을 한변이 15㎝인 사각형으로 잘라내어, 하기 표 3에 나타내는 약액 및 처리 조건으로 표면 처리를 행했다.
표면 처리 전의 SUS박 및 표면 처리 후의 각 SUS박 표면의 폴리이미드 수지 조성물의 용매인 NMP에 대한 접촉각에 대해서, 접촉각 측정기(교와가이멘가가꾸 가부시끼가이샤 제품 DM500형)를 사용해서 측정(마이크로 시린지로부터 액적 1.5㎕을 적하해서 2초 후)했다. 접촉각에 대해서는, 동일 샘플 상에서 5점 측정하고, 그 평균치로부터 산출했다.
또한, X선 광전자 분광 분석(XPS)을 사용하여, 표면 처리 전의 SUS박 및 표면 처리 후의 각 SUS박 표면에 있어서의 검출 전체 원소와 탄소의 원자수의 존재비를 산출했다.
또한, 표면 처리 전의 SUS박 및 표면 처리 후의 각 SUS박에 대해서, 상기 폴리이미드 전구체 용액 1을 다이 코터로 코팅하고, 80℃의 오븐 안에서, 대기 하에서 60분간 건조시켜서, 도포성을 확인했다. 그 결과, 표면 처리 전의 샘플에 대해서는, 때때로 핀 홀이 발생했다. 또한, 제4 처리예에 대해서는, 때때로 도포 불균일이 발생했다. 제1, 2, 3, 5, 6 처리예의 샘플에 대해서는, 핀 홀이나 도포 불균일은 발생하지 않으며, 도포성은 양호했다.
Figure 112012025081924-pct00016
또한, 표면 처리를 하지 않는 각종 SUS박에 대해서, 폴리이미드 수지 조성물의 용매인 NMP에 대한 접촉각을 측정했다.
Figure 112012025081924-pct00017
표면 처리를 하지 않는 각종 SUS박에 대해서는, 접촉각의 값에 편차가 보였다. 이것은, SUS박 표면의 유기 성분의 잔존 정도에 차가 있기 때문이라고 생각된다.
4. 폴리이미드 전구체 용액(폴리이미드 수지 조성물)의 탈기
상기 폴리이미드 전구체 용액 1을 고형분 10％가 되도록 NMP 용매로 희석한 후, 유리로 만든 샘플관에 50㎖씩 분취했다.
(탈기 방법)
(1) 초음파
분취한 샘플에 대해서, 샘플관의 덮개를 닫은 채 초음파 세정기 UT-106(샤프 매뉴팩처링 시스템 가부시끼가이샤 제품)을 사용하여, 100W　37kHz로 실온에서 10분간 초음파 처리를 했다.
(2) 진공
분취한 샘플에 대해서, 샘플관의 덮개를 열고, 검체 건조기에 넣어, 진공 펌프를 사용해서 감압하고, 압력이 300Pa 미만에 도달 후 15분간 감압 처리를 행했다. 이때, 최종 도달 압력은 230Pa였다.
(용존 산소량의 측정)
탈기한 샘플에 대해서 즉시, 산소 센서「B-506」「MA-300G」「WA-BRP」(이이지마덴시고교 가부시끼가이샤 제품)를 사용해서 용존 산소량의 측정을 행했다.
우선, 기준으로서 N-메틸피롤리돈(NMP)에 공기를 30분 이상 버블링한 용존 산소 포화 용매(용존 산소 포화 NMP)에 대해서, 산소 센서를 사용해서 용존 산소량을 측정하고, 전혀 산소가 용존되어 있지 않은 NMP의 용존 산소량의 측정치가 0, 용존 산소 포화 NMP의 용존 산소량의 측정치가 100이 되도록, 산소 센서의 교정을 행했다. 다음에, 교정한 산소 센서에 의해, 대기 하에서 1시간 정치한 기준 폴리이미드 전구체 용액의 용존 산소량의 상대치와, 탈기한 샘플의 용존 산소량의 상대치를 측정했다. 계속해서, 탈기한 샘플에 대해서, 기준 폴리이미드 전구체 용액의 용존 산소량의 상대치를 100％로 했을 때의, 탈기한 샘플의 용존 산소량의 상대치(상대 용존 산소 포화율)를 산출했다. 비교로서, 대기 하에서 1시간 정치한 NMP에 대해서도 측정을 행했다.
Figure 112012025081924-pct00018
진공에 비해, 초음파만으로는 탈기의 효과가 작은 것이 명확해졌다. 또한, 진공만으로도, 초음파와 진공을 조합해도, 탈기 효과로서는 그다지 바뀌지 않는 것이 명확해졌다.
(탈기 후의 경시 변화)
초음파(10분) 및 진공(15분)으로 탈기한 샘플에 대해서, 또한 대기 하에서 정치하고, 용존 산소량의 경시 변화를 관측했다. 10분 후까지는 낮은 용존 산소량이 유지되었지만, 그 이상의 시간이 경과하면 대기로부터의 흡수에 의해 탈기 효과가 내려가고, 120분 경과에서는 탈기 전으로 완전히 복귀되는 것을 알 수 있었다.
Figure 112012025081924-pct00019
5-1. 절연층의 평탄성
(절연층 1의 형성)
상기 표 3의 제1 처리예의 표면 처리를 실시한 SUS박 위에, 상기 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트로 15분간 건조 후, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층 1을 형성했다.
(절연층 2의 형성)
상기 표 3의 표면 처리 전의 SUS박을 사용하여, 상기 절연층 1의 형성과 마찬가지로 하여, 절연층 2를 형성했다.
(절연층 3의 형성)
폴리이미드 전구체 용액 1을 유리로 된 샘플관에 50㎖ 분취한 샘플에 대해서, 샘플관의 덮개를 닫은 채 초음파 세정기 UT-106(샤프 매뉴팩처링 시스템 가부시끼가이샤 제품)을 사용하여, 100W　37kHz로 실온에서 10분간 초음파 처리를 했다. 그 후, 샘플관의 덮개를 열고, 검체 건조기에 넣어, 진공 펌프를 사용해서 감압하고, 압력이 300Pa 미만에 도달 후 20분간 감압 처리를 행했다. 계속해서, 상기 표 3의 제1 처리예의 표면 처리를 실시한 SUS박 위에, 탈기 후의 폴리이미드 전구체 용액 1을, 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트로 15분간 건조 후, 질소 분위기 하에서 350℃로 1시간 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층 3을 형성했다.
(표면 거칠기의 측정)
절연층 1 내지 3의 표면 거칠기 Ra를 측정했다.
New　View　5000(자이고사 제품)을 사용하여, (1) 대물 렌즈 : 10배, 줌 렌즈 : 1배, Scan　Length : 15㎛로 1000㎛ × 1000㎛ 범위, (2) 대물 렌즈 : 50배, 줌 렌즈 : 1배, Scan　Length : 15㎛로 200㎛ × 200㎛ 범위, (3) 대물 렌즈 : 100배, 줌 렌즈 : 1배, Scan　Length : 15㎛로 100㎛ × 100㎛ 범위, (4) 대물 렌즈 : 100배, 줌 렌즈 : 2배, Scan　Length : 15㎛로 50㎛ × 50㎛ 범위의 표면 형상을 각각 촬상하고, 이렇게 해서 얻어진 상으로부터 산출한 거칠기 곡선의 중심선으로부터의 평균 어긋남을 산출함으로써, 각 절연층의 표면 거칠기 Ra(단위 : ㎚)를 구했다.
Figure 112012025081924-pct00020
표면 처리에 의해, 절연층 표면의 평탄성이 상승하는 것이 명확해졌다. 또한, 탈기를 병용함으로써 더욱 효과가 상승하는 것도 명확해졌다.
5-2. 절연층의 평탄성
(절연층 1의 형성)
우선, 상기 폴리이미드 전구체 용액 1을 상기 표 5의 탈기 방법 3에 의해 탈기했다. 계속해서, 유리에 부착한 한변이 90㎜인 사각형의 두께 20㎛의 SUS304-HTA박(도요세이하꾸 제품)에, 탈기 후의 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트로 15분간 건조 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층 1을 형성했다.
(절연층 2의 형성)
우선, 두께 20㎛의 SUS304-HTA박(도요세이하꾸 제품)을 한변이 15㎝인 사각형으로 잘라내고, 10％ 황산을 사용해서 실온 하에서 1분간 표면 처리를 행했다. 계속해서, 상기 폴리이미드 전구체 용액 1을 상기 표 5의 탈기 방법 3에 의해 탈기했다. 계속해서, 표면 처리 후의 SUS박을 한변이 90㎜인 사각형으로 잘라낸 샘플을 유리에 부착하고, 탈기 후의 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트로 15분간 건조 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층 2를 형성했다.
(절연층 3의 형성)
유리에 부착한 한변이 90㎜인 사각형의 두께 20㎛의 SUS304-HTA박(도요세이하꾸 제품)에, 상기 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트로 15분간 건조 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층 3을 형성했다.
(표면 거칠기 Ra의 측정)
표면 거칠기의 측정은 상술한 바와 같다.
Figure 112012025081924-pct00021
탈기에 의해, 절연층 표면의 평탄성이 상승하는 것이 명확해졌다. 또한, 표면 처리를 병용함으로써 더욱 효과가 상승하는 것도 명확해졌다.
6. 밀착층의 평탄성
(밀착층의 형성)
폴리이미드 전구체 용액 1을 유리로 만든 샘플관에 50㎖ 분취한 샘플에 대해서, 샘플관의 덮개를 닫은 채 초음파 세정기 UT-106(샤프 매뉴팩처링 시스템 가부시끼가이샤 제품)을 사용하여, 100W　37kHz로 실온에서 10분간 초음파 처리를 했다. 그 후, 샘플관의 덮개를 열고, 검체 건조기에 넣어, 진공 펌프를 사용해서 감압하고, 압력이 300Pa 미만에 도달 후 20분간 감압 처리를 행했다.
10％ 황산에 1분간 침지시킨, 두께 100㎛의 SUS304-HTA 기재(고야마고자이사 제품) 위에, 탈기 처리를 행한 폴리이미드 전구체 용액 1을 사용하여, 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 오븐 안에서, 대기 하에서 60분 건조시킨 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층을 형성했다.
다음에, 절연층 위에, 제1 밀착층으로서의 알루미늄막을 DC 스퍼터링법[성막 압력 0.2Pa(아르곤), 투입 전력 1kW, 성막 시간 10초]에 의해 두께 5㎚로 형성했다. 계속해서, 제2 밀착층으로서의 산화 실리콘막을 RF 마그네트론 스퍼터링법[성막 압력 0.3Pa(아르곤 : 산소 = 3 : 1), 투입 전력 2kW, 성막 시간 30분]에 의해 두께 100㎚로 형성했다. 이에 의해, 박막 소자용 기판을 얻었다.
(표면 거칠기의 측정)
절연층에 대해서, New　View 5000(자이고사 제품)을 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 13.2㎚였다.
밀착층에 대해서, New　View 5000(자이고사 제품)을 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 23.5㎚였다. 또한, Nanoscope　V　multimode(비코사 제품)를 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 15.9㎚였다.
[제1 실시예]
두께 100㎛의 SUS304-HTA판(고야마고자이사 제품) 위에, 상기 폴리이미드 전구체 용액 1을 사용하여, 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 핫플레이트 오븐 안에서, 대기 하에서 60분간 건조시킨 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 평탄화층을 형성했다.
다음에, 평탄화층 위에, 제1 밀착층으로서의 알루미늄막을 DC 스퍼터링법[성막 압력 0.2Pa(아르곤), 투입 전력 1kW, 성막 시간 10초]에 의해 두께 5㎚로 형성했다. 계속해서, 제2 밀착층으로서의 산화 실리콘막을 RF 마그네트론 스퍼터링법[성막 압력 0.3Pa(아르곤 : 산소 = 3 : 1), 투입 전력 2kW, 성막 시간 30분]에 의해 두께 100㎚로 형성했다. 이에 의해, 플렉시블 디바이스용 기판을 얻었다.
평탄화층에 대해서, New　View 5000(자이고사 제품)을 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 13.2㎚였다.
밀착층에 대해서, New　View 5000(자이고사 제품)을 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 23.5㎚였다. 또한, Nanoscope　V　multimode(비코사 제품)를 사용해서 측정한 50㎛ × 50㎛에 있어서의 표면 거칠기 Ra는 15.9㎚였다.
보톰 게이트·보톰 콘택트 구조의 TFT를 상기 플렉시블 디바이스용 기판 위에 제작했다. 우선, 두께 100㎚의 알루미늄막을 게이트 전극막으로서 성막한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 인산 용액으로 웨트 에칭하고, 알루미늄막을 소정 패턴으로 패터닝해서 게이트 전극을 형성했다. 다음에, 그 게이트 전극을 덮도록 두께 300㎚의 산화규소를 게이트 절연막으로서 전체면에 형성했다. 이 게이트 절연막은, RF 마그네트론 스퍼터링 장치를 사용하여, 6인치의 SiO2 타깃에 투입 전력 : 1.0kW(= 3W/㎠), 압력 : 1.0Pa, 가스 : 아르곤 ＋ O2(50％)의 성막 조건으로 형성했다. 이 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 실시하여, 콘택트 홀을 형성했다. 다음에, 게이트 절연막 위의 전체면에 두께 100㎚의 티탄막, 알루미늄막, IZO막을 소스 전극 및 드레인 전극으로 하기 위해 증착한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 과산화수소 수용액, 인산 용액으로 연속적으로 웨트 에칭하고, 티탄막을 소정 패턴으로 패터닝해서 소스 전극 및 드레인 전극을 형성했다. 이때, 소스 전극 및 드레인 전극은, 게이트 절연막 위이며 게이트 전극의 중앙부 바로 위 이외에서 이격된 패턴이 되도록 형성했다.
다음에, 소스 전극 및 드레인 전극을 덮도록, 전체면에 In : Ga : Zn이 1 : 1 : 1의 InGaZnO계 아몰퍼스 산화물 박막(InGaZnO4)을 두께 25㎚가 되도록 형성했다. 아몰퍼스 산화물 박막은, RF 마그네트론 스퍼터링 장치를 사용하여, 실온(25℃), Ar : O2를 30 : 50으로 한 조건 하에서, 4인치의 InGaZnO(In : Ga : Zn = 1 : 1 : 1) 타깃을 사용해서 형성했다. 그 후, 아몰퍼스 산화물 박막 위에 레지스트 패턴을 포토리소그래피로 형성한 후, 옥살산 용액으로 웨트 에칭하고, 그 아몰퍼스 산화물 박막을 패터닝하여, 소정 패턴으로 이루어지는 아몰퍼스 산화물 박막을 형성했다. 이렇게 해서 얻어진 아몰퍼스 산화물 박막은, 게이트 절연막 위이며 소스 전극 및 드레인 전극에 양측에서 접촉하는 동시에 상기 소스 전극 및 드레인 전극을 걸치도록 형성되어 있었다. 계속해서 전체를 덮도록, 두께 100㎚의 산화규소를 보호막으로서 RF 마그네트론 스퍼터링법으로 형성한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 실시했다. 대기 중에서 300℃로 1시간의 어닐을 실시한 후, 아크릴계의 포지티브형 레지스트를 사용해서 EL의 격벽층을 형성하고, TFT 기판을 제작했다.
상기 TFT 기판 위에 백색이 되도록 EL층을 증착한 후, 전극으로서 IZO막을 증착하고, 배리어 필름을 사용해서 EL의 밀봉을 행했다. 다음에 PEN 필름 위에 형성한 플렉시블한 컬러 필터를 접합하고, 플렉시블한 대각 4.7 인치, 해상도 85dpi, 320 × 240 × RGB(QVGA)의 액티브 매트릭스 구동의 풀 컬러 EL 디스플레이를 제작했다. 제작한 풀 컬러 EL 디스플레이에 대해서, 스캔 전압 15V, 베타 전압 10V, 전원 전압 10V로 작동을 확인했다. 제작한 풀 컬러 EL 디스플레이에 대해서 24시간의 연속 작동 및 제작 후 6개월 후에 있어서의 작동을 확인했다.
[제2 실시예]
10％ 황산에 1분간 침지시킨, 두께 100㎛의 SUS304-HTA 기재(고야마고자이사 제품) 위에, 상기 폴리이미드 전구체 용액 1을 사용하여, 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 오븐 안에서, 대기 하에서 60분간 건조시킨 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층을 형성했다.
다음에, 절연층 위에, 제1 밀착층으로서의 알루미늄막을 DC 스퍼터링법[성막 압력 0.2Pa(아르곤), 투입 전력 1kW, 성막 시간 10초]에 의해 두께 5㎚로 형성했다. 계속해서, 제2 밀착층으로서의 산화 실리콘막을 RF 마그네트론 스퍼터링법[성막 압력 0.3Pa(아르곤 : 산소 = 3 : 1), 투입 전력 2kW, 성막 시간 30분]에 의해 두께 100㎚로 형성했다. 이에 의해, 박막 소자용 기판을 얻었다.
보톰 게이트·보톰 콘택트 구조의 TFT를 상기 박막 소자용 기판 위에 제작했다. 우선, 두께 100㎚의 알루미늄막을 게이트 전극막으로서 성막한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 인산 용액으로 웨트 에칭하고, 알루미늄막을 소정 패턴으로 패터닝해서 게이트 전극을 형성했다. 다음에, 그 게이트 전극을 덮도록 두께 300㎚의 산화규소를 게이트 절연막으로서 전체면에 형성했다. 이 게이트 절연막은, RF 마그네트론 스퍼터링 장치를 사용하여, 6인치의 SiO2 타깃에 투입 전력 : 1.0kW(= 3W/㎠), 압력 : 1.0Pa, 가스 : 아르곤 ＋ O2(50％)의 성막 조건으로 형성했다. 이 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 실시하고, 콘택트 홀을 형성했다. 다음에, 게이트 절연막 위의 전체면에 두께 100㎚의 티탄막, 알루미늄막, IZO막을 소스 전극 및 드레인 전극으로 하기 위해서 증착한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 과산화수소 수용액, 인산 용액으로 연속적으로 웨트 에칭하고, 티탄막을 소정 패턴으로 패터닝해서 소스 전극 및 드레인 전극을 형성했다. 이때, 소스 전극 및 드레인 전극은, 게이트 절연막 위이며 게이트 전극의 중앙부 바로 위 이외에서 이격된 패턴이 되도록 형성했다.
다음에, 소스 전극 및 드레인 전극을 덮도록, 전체면에 In : Ga : Zn이 1 : 1 : 1의 InGaZnO계 아몰퍼스 산화물 박막(InGaZnO4)을 두께 25㎚가 되도록 형성했다. 아몰퍼스 산화물 박막은 RF 마그네트론 스퍼터링 장치를 사용하여, 실온(25℃), Ar : O2를 30 : 50으로 한 조건 하에서, 4인치의 InGaZnO(In : Ga : Zn = 1 : 1 : 1) 타깃을 사용해서 형성했다. 그 후, 아몰퍼스 산화물 박막 위에 레지스트 패턴을 포토리소그래피로 형성한 후, 옥살산 용액으로 웨트 에칭하고, 그 아몰퍼스 산화물 박막을 패터닝하여, 소정 패턴으로 이루어지는 아몰퍼스 산화물 박막을 형성했다. 이렇게 해서 얻어진 아몰퍼스 산화물 박막은, 게이트 절연막 위이며 소스 전극 및 드레인 전극에 양측에서 접촉하는 동시에 상기 소스 전극 및 드레인 전극을 걸치도록 형성되어 있었다. 계속해서 전체를 덮도록, 두께 100㎚의 산화규소를 보호막으로서 RF 마그네트론 스퍼터링법으로 형성한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 실시했다. 그 후, 대기 중에서 300℃로 1시간의 어닐을 실시하여, TFT를 제작했다.
[제1 비교예]
표면 처리를 하지 않은 SUS 기재를 사용한 것 이외는 제2 실시예와 마찬가지로 하여, TFT의 제작을 행했다.
[평가]
표면 처리를 하지 않은 SUS 기재 위에 제작한 TFT(제1 비교예)의 전기 특성을 평가한 바, 표면 처리를 행한 SUS 기재 위에 제작한 TFT(제2 실시예)에 비해, 전계 효과 이동도의 저하가 보였다. 또한, 제1 비교예의 TFT의 일부에서 게이트 전극과 소스 전극 또는 드레인 전극 간에 단락이 보였다. 이들은 SUS 기재 위에 형성된 절연층의 표면 평탄성이 낮은 것에 기인한다고 생각된다. 또한, 이와 같은 전극 간의 단락은 TFT 이외에서도, 디스플레이 등의 배선에도 일어날 수 있다. 이로 인해, SUS 기재 위에 형성된 절연층의 평탄화는 필요하다.
[제3 실시예]
우선, 상기 폴리이미드 전구체 용액 1을 상기 표 5의 탈기 방법 3에 의해 탈기했다. 계속해서, 두께 100㎛의 SUS304-HTA 기재(고야마고자이사 제품) 위에, 탈기 후의 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 오븐 안에서, 대기 하에서 60분간 건조시킨 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층을 형성했다.
다음에, 절연층 위에 제1 밀착층으로서의 알루미늄막을 DC 스퍼터링법[성막 압력 0.2Pa(아르곤), 투입 전력 1kW, 성막 시간 10초]에 의해 두께 5㎚로 형성했다. 계속해서, 제2 밀착층으로서의 산화 실리콘막을 RF 마그네트론 스퍼터링법[성막 압력 0.3Pa(아르곤 : 산소 = 3 : 1), 투입 전력 2kW, 성막 시간 30분]에 의해 두께 100㎚로 형성했다. 이에 의해, 박막 소자용 기판을 얻었다.
보톰 게이트·보톰 콘택트 구조의 TFT를 상기 박막 소자용 기판 위에 제작했다. 우선, 두께 100㎚의 알루미늄막을 게이트 전극막으로서 성막한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 인산 용액으로 웨트 에칭하고, 알루미늄막을 소정 패턴으로 패터닝해서 게이트 전극을 형성했다. 다음에, 그 게이트 전극을 덮도록 두께 300㎚의 산화규소를 게이트 절연막으로서 전체면에 형성했다. 이 게이트 절연막은, RF 마그네트론 스퍼터링 장치를 사용하여, 6인치의 SiO2 타깃에 투입 전력 : 1.0kW(= 3W/㎠), 압력 : 1.0Pa, 가스 : 아르곤 ＋ O2(50％)의 성막 조건으로 형성했다. 이 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 실시하고, 콘택트 홀을 형성했다. 다음에, 게이트 절연막 위의 전체면에 두께 100㎚의 티탄막, 알루미늄막, IZO막을 소스 전극 및 드레인 전극으로 하기 위해 증착한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 과산화수소 수용액, 인산 용액으로 연속적으로 웨트 에칭하고, 티탄막을 소정 패턴으로 패터닝해서 소스 전극 및 드레인 전극을 형성했다. 이때, 소스 전극 및 드레인 전극은, 게이트 절연막 위이며 게이트 전극의 중앙부 바로 위 이외에서 이격된 패턴이 되도록 형성했다.
다음에, 소스 전극 및 드레인 전극을 덮도록, 전체면에 In : Ga : Zn이 1 : 1 : 1의 InGaZnO계 아몰퍼스 산화물 박막(InGaZnO4)을 두께 25㎚가 되도록 형성했다. 아몰퍼스 산화물 박막은, RF 마그네트론 스퍼터링 장치를 사용하여, 실온(25℃), Ar : O2를 30 : 50으로 한 조건 하에서, 4인치의 InGaZnO(In : Ga : Zn = 1 : 1 : 1) 타깃을 사용해서 형성했다. 그 후, 아몰퍼스 산화물 박막 위에 레지스트 패턴을 포토리소그래피로 형성한 후, 옥살산 용액으로 웨트 에칭하고, 그 아몰퍼스 산화물 박막을 패터닝하여, 소정 패턴으로 이루어지는 아몰퍼스 산화물 박막을 형성했다. 이렇게 해서 얻어진 아몰퍼스 산화물 박막은, 게이트 절연막 위이며 소스 전극 및 드레인 전극에 양측에서 접촉하는 동시에 상기 소스 전극 및 드레인 전극을 걸치도록 형성되어 있었다. 계속해서 전체를 덮도록, 두께 100㎚의 산화규소를 보호막으로서 RF 마그네트론 스퍼터링법으로 형성한 후, 레지스트 패턴을 포토리소그래피법으로 형성한 후에 드라이 에칭을 했다. 그 후, 대기 중에서 300℃로 1시간의 어닐을 실시하고, TFT를 제작했다.
[제2 비교예]
하기에 나타낸 바와 같이 절연층을 형성한 이외는, 제3 실시예와 마찬가지로 하여 박막 소자용 기판 및 TFT를 제작했다.
두께 100㎛의 SUS304-HTA 기재(고야마고자이사 제품) 위에, 상기 폴리이미드 전구체 용액 1을 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 오븐 안에서 대기 하에서 60분 건조시킨 후, 질소 분위기 하에서, 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층을 형성했다.
[평가]
탈기를 행하고 있지 않은 폴리이미드 전구체 용액 1을 사용해서 제작한 TFT(제2 비교예)의 전기 특성을 평가한 바, 탈기 처리를 행한 폴리이미드 전구체 용액 1을 사용해서 제작한 TFT(제3 실시예)에 비해, 전계 효과 이동도의 저하가 보였다. 또한, 제2 비교예의 TFT의 일부에서 게이트 전극과 소스 전극 또는 드레인 전극 간에 단락이 보였다. 이들은 SUS 기재 위에 형성된 절연층의 표면 평탄성이 낮은 것에 기인한다고 생각된다. 또한, 이와 같은 전극 간의 단락은 TFT 이외라도, 디스플레이 등의 배선에도 일어날 수 있다. 이로 인해, SUS 기재 위에 형성된 절연층의 평탄화는 필요하다.
[제4 실시예]
우선, 상기 폴리이미드 전구체 용액 1을 상기 표 5의 탈기 방법 3에 의해 탈기했다. 10％ 황산에 1분간 침지시킨, 두께 100㎛의 SUS304-HTA 기재(고야마고자이사 제품) 위에, 탈기한 폴리이미드 전구체 용액 1을 사용하여, 이미드화 후의 막 두께가 7㎛±1㎛가 되도록 스핀 코터로 코팅하고, 100℃의 오븐 안에서, 대기 하에서 60분간 건조시킨 후, 질소 분위기 하에서 350℃로 1시간, 열처리하여(승온 속도 10℃/분, 자연 방냉), 절연층을 형성했다. 이에 의해, 박막 소자용 기판을 얻었다.
톱 게이트·보톰 콘택트 구조의 TFT를 상기 박막 소자용 기판 위에 제작했다. 우선, Cr을 타깃으로 한 스퍼터링 장치(캐논 아네르바사 제품　SPF-730)에 의해, 마스크를 사용해서 패턴 형상의 소스 전극 및 드레인 전극을 형성했다. 이때 소스 전극 및 드레인 전극의 두께는 50㎚로 했다.
계속해서, 티오펜계 유기 반도체를 사용하여, 알백사 제품 증착 장치 VPC-060에 의해, 마스크를 사용해서 패턴 형성함으로써 유기 반도체층을 형성했다. 이때, 유기 반도체층의 막 두께는 50㎚로 했다.
다음에, 상기 소스 전극, 드레인 전극 및 유기 반도체층이 형성된 기판에 게이트 절연막으로서 포토레지스트(아크릴계 네거티브 레지스트)를 스핀 코팅했다. 그 후, 기판을 120℃로 2분간 건조시켜, 350mJ/㎠로 패턴 노광하고, 현상하고 200℃의 오븐 안에서 30분간 열처리시킴으로써, 패턴 형상의 게이트 절연막을 형성했다.
계속해서, 상기 게이트 절연막이 형성된 면 위에, Cr을 타깃으로 한 스퍼터링 장치(캐논 아네르바사 제품　SPF-730)에 의해, 패턴 형상의 게이트 전극 형상의 개구부를 갖는 메탈 마스크를 사용하여, 막 두께 50㎚의 크롬막을 형성했다. 계속해서, 200㎚의 알루미늄막을 증착하고, 게이트 전극을 형성함으로써, TFT를 제작했다.
[평가]
제작한 TFT의 트랜지스터 특성을 측정한 결과, 전계 효과 이동도의 저하나, 게이트 전극과 소스 전극 또는 드레인 전극과의 사이에서 단락이 보이는 것이 없어, 트랜지스터로서 구동하고 있는 것을 알 수 있었다.
1 : 플렉시블 디바이스용 기판
2 : 금속박
3 : 평탄화층
4 : 밀착층
4a : 제1 밀착층
4b : 제2 밀착층
10A : TFT 기판
10B : 전극 기판
30 : 유기 EL 표시 장치
40 : 전자 페이퍼
50 : 박막 소자용 기판
52 : 금속 기재
53 : 절연층
54 : 밀착층
60 : TFT
63 : 폴리이미드 수지 조성물

Claims (45)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 하기 방법으로 산출한 상대 용존 산소 포화율이 95％ 이하가 되도록, 폴리이미드 수지 조성물을 탈기하는 탈기 공정과,
    금속 기재 위에, 상기 폴리이미드 수지 조성물을 도포해서 절연층을 형성하는 절연층 형성 공정을 갖고,
    상기 절연층의 표면 거칠기 Ra가 30㎚ 이하인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
    <상대 용존 산소 포화율의 산출 방법>
    우선, 폴리이미드 수지 조성물에 포함되는 용매에 공기를 30분 이상 버블링한 용존 산소 포화 용매를 사용하여, 전혀 산소가 용존하고 있지 않은 상기 용매의 용존 산소량의 측정치가 0, 상기 용존 산소 포화 용매의 용존 산소량의 측정치가 100이 되도록, 용존 산소량계의 교정을 행한다. 다음에, 교정된 상기 용존 산소량계에 의해, 폴리이미드 수지 조성물을 대기 하에서 1시간 이상 정치한 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치와, 폴리이미드 수지 조성물을 탈기한 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를 측정한다. 그런 다음, 상기 기준 폴리이미드 수지 조성물의 용존 산소량의 상대치를 100％로 했을 때의, 상기 탈기 폴리이미드 수지 조성물의 용존 산소량의 상대치를, 상대 용존 산소 포화율로 한다.
  35. 제34항에 있어서, 상기 절연층 형성 공정 직전에 상기 탈기 공정을 행하는 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  36. 제34항 또는 제35항에 있어서, 상기 절연층의 흡습 팽창 계수가 0ppm/％RH 내지 15ppm/％RH의 범위 내인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  37. 제34항 또는 제35항에 있어서, 상기 절연층의 선열 팽창 계수가 0ppm/℃ 내지 25ppm/℃의 범위 내인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  38. 제34항 또는 제35항에 있어서, 상기 절연층의 선열 팽창 계수와 상기 금속 기재의 선열 팽창 계수의 차가 15ppm/℃ 이하인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  39. 제34항 또는 제35항에 있어서, 상기 절연층 형성 공정 후에, 상기 절연층 위에, 무기 화합물을 포함하는 밀착층을 형성하는 밀착층 형성 공정을 갖는 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  40. 제39항에 있어서, 상기 밀착층을 구성하는 상기 무기 화합물이, 산화규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  41. 제39항에 있어서, 상기 밀착층이 다층막인 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  42. 제41항에 있어서, 상기 밀착층이 상기 절연층 위에 형성되고, 크롬, 티탄, 알루미늄, 규소, 질화규소, 산질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 산화크롬 및 산화티탄으로 이루어지는 군으로부터 선택되는 적어도 1종으로 이루어지는 제1 밀착층과, 상기 제1 밀착층 위에 형성되고, 산화규소로 이루어지는 제2 밀착층을 갖는 것을 특징으로 하는 박막 소자용 기판의 제조 방법.
  43. 제34항 또는 제35항에 기재된 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, 박막 소자부를 형성하는 박막 소자부 형성 공정을 갖는 것을 특징으로 하는 박막 소자의 제조 방법.
  44. 제34항 또는 제35항에 기재된 박막 소자용 기판의 제조 방법에 의해 제조되는 박막 소자용 기판 위에, 박막 트랜지스터를 형성하는 박막 트랜지스터 형성 공정을 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  45. 제44항에 있어서, 상기 박막 트랜지스터가 산화물 반도체층을 갖는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020127008051A 2009-09-30 2010-09-29 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 KR101728573B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2009-228889 2009-09-30
JP2009228889 2009-09-30
JP2010090950A JP5732740B2 (ja) 2009-09-30 2010-04-09 フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス
JPJP-P-2010-090949 2010-04-09
JPJP-P-2010-090948 2010-04-09
JP2010090949A JP2011222779A (ja) 2010-04-09 2010-04-09 薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法
JP2010090948 2010-04-09
JPJP-P-2010-090950 2010-04-09
PCT/JP2010/066912 WO2011040440A1 (ja) 2009-09-30 2010-09-29 フレキシブルデバイス用基板、フレキシブルデバイス用薄膜トランジスタ基板、フレキシブルデバイス、薄膜素子用基板、薄膜素子、薄膜トランジスタ、薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167031139A Division KR20160130876A (ko) 2009-09-30 2010-09-29 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120100897A KR20120100897A (ko) 2012-09-12
KR101728573B1 true KR101728573B1 (ko) 2017-04-19

Family

ID=45024613

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127008051A KR101728573B1 (ko) 2009-09-30 2010-09-29 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
KR1020167031139A KR20160130876A (ko) 2009-09-30 2010-09-29 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167031139A KR20160130876A (ko) 2009-09-30 2010-09-29 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법

Country Status (4)

Country Link
US (1) US9024312B2 (ko)
KR (2) KR101728573B1 (ko)
CN (2) CN102576735B (ko)
TW (1) TWI525833B (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2490513A2 (en) * 2011-02-20 2012-08-22 Essence Solar Solutions Ltd. Light and heat resistant circuit board apparatus and method
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
US8780432B1 (en) * 2011-03-22 2014-07-15 Paul Phong Nguyen Electrochromic devices and methods for forming such devices
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
WO2012144563A1 (ja) * 2011-04-20 2012-10-26 株式会社カネカ ポリアミドイミド溶液およびポリアミドイミド膜
KR101940570B1 (ko) 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
JP6110075B2 (ja) 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
TWI424797B (zh) * 2011-09-01 2014-01-21 Ind Tech Res Inst 軟性基板結構及其製造方法
CN105322102B (zh) 2012-01-12 2018-12-07 大日本印刷株式会社 蒸镀掩模装置的制造方法
TW201332135A (zh) * 2012-01-20 2013-08-01 Ming Jin Technology Co Ltd Ｃｉｇｓ太陽能電池基板材平坦化製程方法
TWI566939B (zh) * 2012-06-14 2017-01-21 聯華電子股份有限公司 製作圖案化聚醯亞胺薄膜的方法及其應用
US20140014943A1 (en) * 2012-07-16 2014-01-16 National Chung Cheng University Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same
JP6308543B2 (ja) * 2013-05-27 2018-04-11 新日鉄住金化学株式会社 有機ｅｌ表示装置の製造方法
TW201445794A (zh) * 2013-05-27 2014-12-01 Wistron Corp 有機光電元件封裝結構以及封裝方法
KR102100763B1 (ko) * 2013-08-08 2020-04-16 삼성디스플레이 주식회사 플렉서블 표시 장치
CN105283312B (zh) * 2013-09-30 2017-05-17 乐金显示有限公司 用于有机电子器件的基板
JP6561399B2 (ja) * 2013-11-20 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置、およびその製造方法
KR102215812B1 (ko) * 2014-01-09 2021-02-17 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
CN103887237A (zh) * 2014-03-17 2014-06-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、有机电致发光显示装置
CN103868819B (zh) * 2014-03-31 2016-05-11 南京大学 一种快速评价污废水处理用有机填料生物亲和性的方法
JP6186077B2 (ja) * 2014-04-16 2017-08-23 シャープ株式会社 液晶表示パネルおよびその製造方法
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP6331969B2 (ja) * 2014-10-29 2018-05-30 ソニー株式会社 電子デバイス組立体の製造方法
CN111234217A (zh) * 2015-02-10 2020-06-05 日产化学工业株式会社 剥离层形成用组合物
TWI544031B (zh) * 2015-07-07 2016-08-01 律勝科技股份有限公司 聚醯亞胺樹脂及其製造方法與薄膜
TWI554816B (zh) * 2015-07-31 2016-10-21 元太科技工業股份有限公司 反射式顯示裝置
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
JP6655938B2 (ja) * 2015-10-09 2020-03-04 日鉄ケミカル＆マテリアル株式会社 有機ｅｌ素子用金属積層基板及びその製造方法
JP6500255B2 (ja) * 2015-10-15 2019-04-17 豊田合成株式会社 発光装置の製造方法
KR102426710B1 (ko) * 2015-11-03 2022-07-29 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6373884B2 (ja) * 2016-01-27 2018-08-15 株式会社有沢製作所 ポリイミド樹脂前駆体
CN108886847B (zh) 2016-03-28 2021-02-12 东洋制罐集团控股株式会社 挠性装置用基板及其生产方法
WO2017170038A1 (ja) * 2016-03-28 2017-10-05 東洋製罐グループホールディングス株式会社 フレキシブルデバイス用基板及びその製造方法
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN105845844A (zh) * 2016-04-13 2016-08-10 信利半导体有限公司 一种柔性基板制造方法及oled器件制造方法和应用
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TW201808628A (zh) * 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
WO2018043627A1 (ja) * 2016-09-01 2018-03-08 大日本印刷株式会社 光学フィルムおよび画像表示装置
JP2018066773A (ja) * 2016-10-17 2018-04-26 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR102573442B1 (ko) * 2016-12-15 2023-09-04 엘지디스플레이 주식회사 공냉 구조를 갖는 플렉서블 표시장치
CN108428796B (zh) 2017-02-14 2021-10-15 元太科技工业股份有限公司 有机薄膜晶体管与显示装置
TWI607596B (zh) * 2017-02-14 2017-12-01 元太科技工業股份有限公司 有機薄膜電晶體與顯示裝置
CN110786078B (zh) 2017-06-23 2022-09-09 东洋制罐集团控股株式会社 柔性装置用基板
KR102404266B1 (ko) * 2017-08-31 2022-05-30 엘지디스플레이 주식회사 전계발광 표시장치
JP2019066313A (ja) * 2017-09-29 2019-04-25 ミネベアミツミ株式会社 ひずみゲージ
CN107623087A (zh) * 2017-10-30 2018-01-23 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法
WO2019093645A1 (ko) * 2017-11-13 2019-05-16 주식회사 엘지화학 디스플레이 기판용 폴리이미드 필름
KR102206906B1 (ko) * 2017-11-13 2021-01-25 주식회사 엘지화학 디스플레이 기판용 폴리이미드 필름
KR102436813B1 (ko) 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
JP7284711B2 (ja) * 2018-01-09 2023-05-31 東洋アルミニウム株式会社 有機デバイス用電極基板材料
TWI647989B (zh) * 2018-01-31 2019-01-11 嘉聯益科技股份有限公司 卷對卷柔性線路板及其快速加工方法
JP6996997B2 (ja) * 2018-02-03 2022-01-17 日鉄ケミカル＆マテリアル株式会社 金属張積層板及びその製造方法
CN111902947A (zh) * 2018-04-11 2020-11-06 堺显示器制品株式会社 有机el显示装置以及有机el显示装置的制造方法
KR102251290B1 (ko) * 2018-11-02 2021-05-11 주식회사 엘지화학 플렉서블 기판용 폴리이미드 필름
CN109402588A (zh) * 2018-12-29 2019-03-01 商丘金振源电子科技有限公司 基于磨砂表面的防指纹镀膜制品及防指纹镀膜方法
KR20200092635A (ko) * 2019-01-25 2020-08-04 엘지이노텍 주식회사 디스플레이용 기판
CN114258202A (zh) * 2019-06-18 2022-03-29 安徽省华腾农业科技有限公司 印刷电路板的加工方法和印刷电路板
CN110450342B (zh) * 2019-07-31 2022-02-08 汕头超声显示器技术有限公司 一种用于电容触摸屏的塑料件及其制作方法
JP2021056162A (ja) * 2019-10-01 2021-04-08 日東電工株式会社 導電フィルムおよび温度センサフィルム
CN111704798B (zh) * 2020-07-03 2022-11-15 浙江中科玖源新材料有限公司 一种耐高温聚酰亚胺薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004299230A (ja) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd ガスバリア性基板
JP2007047495A (ja) * 2005-08-10 2007-02-22 Canon Inc 反射型表示装置、および反射型表示装置の製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009188317A (ja) * 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116270A (en) * 1989-11-21 1992-05-26 Seikosha Co., Ltd. Luminous pointer and manufacturing method thereof
JPH05268A (ja) * 1991-06-21 1993-01-08 Toshiba Corp 樹脂被覆基板の製造方法
JPH08176505A (ja) 1994-12-26 1996-07-09 Toray Ind Inc ポリイミドワニスの脱気方法
JPH08186343A (ja) 1994-12-28 1996-07-16 Mitsui Toatsu Chem Inc フレキシブル配線板用基材及びその製造方法
JP2001072781A (ja) 1998-11-05 2001-03-21 Kanegafuchi Chem Ind Co Ltd ポリイミドフィルムおよびそれを用いた電気・電子機器用基板
US6350844B1 (en) 1998-11-05 2002-02-26 Kaneka Corporation Polyimide film and electric/electronic equipment bases with the use thereof
JP2001139808A (ja) 1999-11-11 2001-05-22 Unitika Ltd ポリイミド前駆体溶液及びそれから得られるポリイミド被膜
JP4293699B2 (ja) 2000-01-27 2009-07-08 新日鉄マテリアルズ株式会社 ポリイミド樹脂密着性に優れたステンレス箔圧延材の製造方法
JP4753167B2 (ja) 2001-05-23 2011-08-24 東レ・デュポン株式会社 ポリイミドフィルム及びその製造方法
JP3942017B2 (ja) * 2002-03-25 2007-07-11 富士フイルム株式会社 発光素子
US7223672B2 (en) * 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US7229703B2 (en) * 2003-03-31 2007-06-12 Dai Nippon Printing Co. Ltd. Gas barrier substrate
JP2006003775A (ja) 2004-06-21 2006-01-05 Hitachi Metals Ltd ディスプレイ用基板
JP2006019654A (ja) 2004-07-05 2006-01-19 Hitachi Chem Co Ltd 多層配線板およびその製造方法
KR100622026B1 (ko) 2004-10-29 2006-09-19 한국화학연구원 가용성 폴리이미드 수지를 함유한 절연막 및 이를 이용한전유기 박막 트랜지스터
KR20060125307A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 표시장치용 기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2006258883A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法
JP2006324368A (ja) 2005-05-18 2006-11-30 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
US7723842B2 (en) 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
JP5137356B2 (ja) 2005-09-02 2013-02-06 株式会社半導体エネルギー研究所 集積回路装置
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007246897A (ja) * 2006-02-15 2007-09-27 Hitachi Chem Co Ltd 耐熱性樹脂ペースト、耐熱性樹脂ペーストの製造方法、及び耐熱性樹脂ペーストから得られる絶縁膜又は保護膜を有する半導体装置
JP5212596B2 (ja) 2006-05-24 2013-06-19 日産化学工業株式会社 有機トランジスタ
JP2008028001A (ja) * 2006-07-19 2008-02-07 Dainippon Printing Co Ltd 薄膜トランジスタ基板及びその製造方法
JP2008147207A (ja) 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4896219B2 (ja) * 2007-04-18 2012-03-14 旭化成イーマテリアルズ株式会社 金属−樹脂積層体
SG182214A1 (en) * 2007-06-20 2012-07-30 Semiconductor Energy Lab Method of manufacturing semiconductor device
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8647517B2 (en) 2007-07-09 2014-02-11 Nitto Denko Corporation Producing method of suspension board with circuit
JP4939476B2 (ja) 2007-07-09 2012-05-23 日東電工株式会社 回路付サスペンション基板の製造方法
JPWO2009044659A1 (ja) 2007-10-05 2011-02-03 コニカミノルタホールディングス株式会社 パターン形成方法
JP2009246342A (ja) 2008-03-12 2009-10-22 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004299230A (ja) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd ガスバリア性基板
JP2007047495A (ja) * 2005-08-10 2007-02-22 Canon Inc 反射型表示装置、および反射型表示装置の製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009188317A (ja) * 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法

Also Published As

Publication number Publication date
CN104157694A (zh) 2014-11-19
TWI525833B (zh) 2016-03-11
KR20160130876A (ko) 2016-11-14
CN102576735B (zh) 2016-01-20
US9024312B2 (en) 2015-05-05
CN102576735A (zh) 2012-07-11
US20120187399A1 (en) 2012-07-26
KR20120100897A (ko) 2012-09-12
TW201126723A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
KR101728573B1 (ko) 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법
JP5732740B2 (ja) フレキシブルデバイス用薄膜トランジスタ基板およびフレキシブルデバイス
WO2011040440A1 (ja) フレキシブルデバイス用基板、フレキシブルデバイス用薄膜トランジスタ基板、フレキシブルデバイス、薄膜素子用基板、薄膜素子、薄膜トランジスタ、薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法
JP2011222779A (ja) 薄膜素子用基板の製造方法、薄膜素子の製造方法および薄膜トランジスタの製造方法
TWI568322B (zh) 放熱基板及使用其之元件
JP2012206382A (ja) フレキシブルデバイス用基板及びその製造方法
JP2011222780A (ja) 薄膜トランジスタ基板および薄膜トランジスタの製造方法
JP6956501B2 (ja) フレキシブル基板の製造方法
JP5970865B2 (ja) 薄膜素子用基板、薄膜素子、有機エレクトロルミネッセンス表示装置、および電子ペーパー
TWI549200B (zh) 電子元件用積層基板，電子元件，有機電致發光顯示裝置，電子紙及電子元件用積層基板之製造方法
JP2011138683A (ja) 電子素子
JP6485043B2 (ja) 耐熱性樹脂膜およびその製造方法、加熱炉ならびに画像表示装置の製造方法
JP2024028330A (ja) ポリイミド前駆体樹脂組成物
JP6032254B2 (ja) パワーモジュール用金属配線付基板、パワーモジュール及びパワーモジュール用基板、並びにパワーモジュール用金属配線付基板の製造方法
JPWO2018180926A1 (ja) 導電層付きフィルム、タッチパネル、導電層付きフィルムの製造方法およびタッチパネルの製造方法
WO2012070590A1 (ja) 樹脂組成物、絶縁膜、膜形成方法および電子部品
JP2011233858A (ja) 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
JP5919896B2 (ja) 硬化膜の処理方法および半導体装置の製造方法
CN114341270B (zh) 树脂膜、电子器件、树脂膜的制造方法及电子器件的制造方法
JP2016105183A (ja) 薄膜素子用基板、薄膜素子、有機エレクトロルミネッセンス表示装置、および電子ペーパー
JP5961970B2 (ja) 積層体およびそれを用いた素子
TW201945471A (zh) 聚醯亞胺前驅體樹脂組合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant