TWI538205B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI538205B
TWI538205B TW100117235A TW100117235A TWI538205B TW I538205 B TWI538205 B TW I538205B TW 100117235 A TW100117235 A TW 100117235A TW 100117235 A TW100117235 A TW 100117235A TW I538205 B TWI538205 B TW I538205B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
substrate
Prior art date
Application number
TW100117235A
Other languages
English (en)
Other versions
TW201208075A (en
Inventor
山崎舜平
佐佐木俊成
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201208075A publication Critical patent/TW201208075A/zh
Application granted granted Critical
Publication of TWI538205B publication Critical patent/TWI538205B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導體裝置及其製造方法
本發明關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是眾所周知的。但是，作為其他材料，氧化物半導體受到注目。
例如，作為用於電晶體的通道形成區的半導體層，公開有使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
但是，當在裝置製造製程中氧化物半導體中混入產生電子給體(施體)的氫或水時，有可能導致其導電率變化。該現象是導致使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於上述問題，本發明的目的之一是提供一種具有穩定的電特性的使用氧化物半導體的半導體裝置。
本發明的一個方式是：為了抑制使用氧化物半導體膜的電晶體的電特性變動，防止成為變動原因的水、氫、羥基或氫化物(也稱為氫化合物)等的雜質混入氧化物半導體中。
本發明的一個方式是一種半導體裝置，在該半導體裝置中，氧化物半導體膜被用於電晶體的通道形成區，並且根據熱脫附譜分析法從氧化物半導體膜脫離的水分子為0.5個/nm3以下。
本發明的一個方式是一種半導體裝置，在該半導體裝置中，氧化物半導體膜被用於電晶體的通道形成區，並且根據熱脫附譜分析法從氧化物半導體膜脫離的水分子為0.1個/nm3以下。
本發明的一個方式是一種半導體裝置的製造方法，其中藉由超過200℃的溫度的濺射法形成成為電晶體的通道形成區的氧化物半導體膜，使根據熱脫附譜分析法從所述氧化物半導體膜脫離的水分子的數量為0.5個/nm3以下。注意，上述溫度的上限較佳為500℃以下。
本發明的一個方式是一種半導體裝置的製造方法，其中藉由超過300℃的溫度的濺射法形成成為電晶體的通道形成區的氧化物半導體膜，使根據熱脫附譜分析法從氧化物半導體膜脫離的水分子的數量為0.1個/nm3以下。注意，上述溫度的上限較佳為500℃以下。
在上述半導體裝置中，氧化物半導體膜較佳包括In、Ga、Zn中的至少一種。
在上述製程中，較佳氧化物半導體膜的形成氣圍為稀有氣體氣圍、氧氣分或稀有氣體和氧的混合氣圍。另外，在上述製程中，較佳電晶體形成在玻璃基板上。
另外，將基板放置在保持為減壓狀態的沉積室內，一邊進行使基板溫度成為超過200℃且500℃以下，較佳為超過300℃且500℃以下，更佳為350℃以上且450℃以下的加熱一邊形成氧化物半導體膜。藉由邊加熱基板邊形成氧化物半導體膜，可以防止成為使用氧化物半導體膜的電晶體的電特性變動原因的水、氫、羥基或氫化物等的包含氫原子的物質混入氧化物半導體膜中。
在本說明書中，i型(本徵)的氧化物半導體是指從氧化物半導體去除了對於氧化物半導體而言是n型雜質的氫，並儘量不包含氧化物半導體的主要成分之外的雜質的被高純度化的氧化物半導體。
具有高純度化的氧化物半導體膜的電晶體的電特性諸如臨界值電壓、導通電流等幾乎不呈現溫度依賴性。此外，由於光退化引起的電晶體特性的變動也少。
根據本發明的一個方式，可以提供具有穩定的電特性的電晶體。
或者，根據本發明的一個方式，可以提供電特性優良且可靠性高的具有電晶體的半導體裝置。
下面，關於本發明的實施方式參照附圖給予詳細的說明。但是，本發明不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
注意，為方便起見，附加了第一、第二等序數詞，但其並不表示製程順序或疊層順序。此外，在本說明書中其不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖4D說明半導體裝置及半導體裝置的製造方法的一個方式。
〈半導體裝置的結構例〉
作為根據所公開的發明的一個方式的半導體裝置的例子，圖1A至1C示出電晶體110的平面圖及剖面圖。在此，圖1A是平面圖，圖1B及1C分別是根據圖1A中的A-B剖面及C-D剖面的剖面圖。注意，在圖1A中，為了避免變得複雜，省略電晶體110的構成要素的一部分(例如，閘極絕緣膜212等)。
圖1A至1C所示的電晶體110在基板200上包括：絕緣膜202；氧化物半導體膜206a；源極電極208a；汲極電極208b；閘極絕緣膜212；以及閘極電極214。在圖1A至1C所示的電晶體中，氧化物半導體膜206a接觸地設置在絕緣膜202上。
氧化物半導體膜206a是氫、水、羥基或氫化物(也稱為氫化合物)等的雜質被去除的膜。氧化物半導體膜206a例如是藉由熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)將水分子的脫離為0.5個/nm3以下，較佳為0.1個/nm3以下的膜。
藉由在氧化物半導體中使成為電子給體的雜質減少到極少的水準，可以使氧化物半導體高純度化或i型(本徵)化。像這樣，藉由將被高純度化或i型化的氧化物半導體膜206a用於電晶體110的通道形成區，可以抑制電晶體110的電特性變動，因此可以提高電晶體的可靠性。
另外，在被高純度化或i型化的氧化物半導體中，載子極少(近於零)，載子密度非常小(1×1014/cm3以下，較佳為1×1012/cm3以下)。由此，可以使電晶體截止時的洩漏電流(截止電流)極低。
圖2A至2D示出具有與電晶體110不同的結構的電晶體的剖面結構。圖2A示出頂閘型電晶體，而圖2B至2D示出底閘型電晶體作為根據所公開的發明的一個方式的電晶體。
圖2A所示的電晶體120在基板200上包括：絕緣膜202；氧化物半導體膜206a；源極電極208a；汲極電極208b；閘極絕緣膜212；以及閘極電極214，這是圖2A所示的電晶體120與圖1A至1C所示的電晶體110的共同之處。電晶體120和電晶體110不同之處在於氧化物半導體膜206a與源極電極208a及汲極電極208b連接的位置。也就是說，在電晶體120中，氧化物半導體膜206a具有在其下部與源極電極208a及汲極電極208b接觸的結構。
圖2B所示的電晶體310是底閘型電晶體，在基板400上包括：閘極電極401；覆蓋閘極電極401的閘極絕緣膜402；氧化物半導體膜403a；源極電極405a；汲極電極405b；以及絕緣膜407。
圖2C所示的電晶體320與電晶體310不同之處是在絕緣膜407上且與氧化物半導體膜403a的通道形成區重疊的區域設置有導電膜410。其他構成要素與圖2B同樣。另外，導電膜410也可以用作背閘極電極。以由閘極電極401和導電膜410夾有氧化物半導體膜403a的通道形成區的方式設置導電膜410。藉由使導電膜410的電位變化，可以使電晶體的臨界值電壓變化。
圖2D所示的電晶體330在基板400上包括：閘極電極401；閘極絕緣膜402；氧化物半導體膜403a；源極電極405a；汲極電極405b；以及絕緣膜407，這是圖2D所示的電晶體330與圖2B所示的電晶體310共同之處。圖2B所示的電晶體310和圖2D所示的電晶體330不同之處在於氧化物半導體膜403a與源極電極405a及汲極電極405b連接的位置。也就是說，在電晶體330中，氧化物半導體膜403a具有在其下部與源極電極405a及汲極電極405b接觸的結構。另外，也可以是在絕緣膜407上設置絕緣膜409的結構。
〈電晶體的製造製程的例子〉
下面，參照圖3A至3E以及圖4A至4D說明電晶體的製造製程的例子。
〈電晶體110的製造製程〉
參照圖3A至3E說明圖1A至1C所示的電晶體110的製造製程的一例。
首先，在基板200上形成絕緣膜202(參照圖3A)。
儘管對基板200的材質等沒有很大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板200，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板200。
此外，作為基板200，也可以使用撓性基板。當在撓性基板上設置電晶體時，既可以在撓性基板上直接製造電晶體，又可以使用在上述基板上設置有分離層的基板。在設置有分離層的基板上形成電晶體之後，在分離層處剝離電晶體，並將其轉置到其他基板上，例如撓性基板上。
絕緣膜202可以使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些的混合材料等以單層結構或疊層結構來形成。此外，絕緣膜202例如可以利用電漿CVD法或濺射法等的成膜方法製造。
絕緣膜202較佳使用不使氫、水、羥基或氫化物等的雜質(也稱為包含氫原子的物質)混入到膜中的方法形成。若在絕緣膜202中含有包含氫原子的物質，則有包含該氫原子的物質侵入到氧化物半導體膜206中或包含氫原子的物質從氧化物半導體膜206抽出氧的擔憂。由此，使氧化物半導體膜206的背通道低電阻化(n型化)而有形成寄生通道的憂慮。由此，作為絕緣膜202較佳形成儘量不含包含氫原子的物質的膜。例如，較佳藉由濺射法形成絕緣膜202，作為用來成膜的濺射氣體，較佳使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
接著，在絕緣膜202上形成氧化物半導體膜206(參照圖3B)。
作為用於氧化物半導體膜206的材料，可以使用至少含有選自In、Ga、Sn、Zn、Al、Mg、Hf及鑭系元素中的一種以上的元素的材料。例如，可以使用如下材料：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料、In-Hf-Zn-O類材料、In-La-Zn-O類材料、In-Ce-Zn-O類材料、In-Pr-Zn-O類材料、In-Nd-Zn-O類材料、In-Pm-Zn-O類材料、In-Sm-Zn-O類材料、In-Eu-Zn-O類材料、In-Gd-Zn-O類材料、In-Tb-Zn-O類材料、In-Dy-Zn-O類材料、In-Ho-Zn-O類材料、In-Er-Zn-O類材料、In-Tm-Zn-O類材料、In-Yb-Zn-O類材料、In-Lu-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；以及一元金屬氧化物的In-O類材料、Sn-O類材料、Zn-O類材料等。另外，也可以使上述材料包含SiO2。這裏，例如，In-Ga-Zn-O類材料是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，對其組成比沒有特別的限制。另外，也可以包含In、Ga、Zn以外的元素。
此外，氧化物半導體膜206可以使用由化學式InMO3(ZnO)m(m>0)表示的材料的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，可以採用Ga、Ga及Al、Ga及Mn、Ga及Co等。
另外，氧化物半導體膜206的厚度較佳為3nm以上且30nm以下。這是因為若使氧化物半導體膜206的厚度過厚(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的擔憂。
較佳藉由氫、水、羥基或氫化物等雜質不容易混入的方法製造氧化物半導體膜206。例如，可以藉由濺射法等製造氧化物半導體膜。
在本實施方式中，藉由使用In-Ga-Zn-O類氧化物靶材的濺射法，形成氧化物半導體膜206。
在作為氧化物半導體使用In-Ga-Zn-O類材料時，例如可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的靶材。另外，靶材的材料及組成不侷限於上述記載。例如也可以使用In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的組成比的靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，使Z>1.5X+Y。
靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。這是因為：藉由使用高填充率的靶材，所形成的氧化物半導體膜206可以成為緻密的膜。
作為成膜時的氣圍，採用稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下等，即可。此外，為了防止氫、水、羥基、氫化物等混入氧化物半導體膜，較佳採用使用充分去除了氫、水、羥基、氫化物等的雜質的高純度氣體的氣團。
例如，可以藉由下述製程形成氧化物半導體膜206。
首先，將基板200放置在被保持為減壓狀態的沉積室內，並對基板進行加熱以使基板溫度為超過200℃且500℃以下，較佳為超過300℃且500℃以下，更佳為350℃以上且450℃以下。
接著，一邊去除沉積室中的殘留水分，一邊引入充分去除了氫、水、羥基、氫化物等的雜質的高純度氣體，並使用上述靶材來在基板200上形成氧化物半導體膜206。為了去除沉積室中的殘留水分，作為排氣單元，較佳使用低溫泵、離子泵、鈦昇華泵等的吸附型的真空泵。另外，作為排氣單元，也可以使用配置有冷阱的渦輪泵。由於利用低溫泵進行了排氣的沉積室中，例如氫、水、羥基、氫化物等的雜質(更佳還包括包含碳原子的化合物)等被去除，因此可以降低在該沉積室中形成的氧化物半導體膜206所含有的氫、水、羥基、氫化物等的雜質濃度。
當成膜中的基板溫度是低溫(例如，100℃以下)時，由於包含氫原子的物質有可能混入到氧化物半導體膜206中，所以較佳將基板200加熱到上述溫度。藉由將基板200加熱到上述溫度而形成氧化物半導體膜206，由於基板溫度為高溫，所以氫結合被熱切斷而不容易被引入到氧化物半導體膜206中。從而，藉由在將基板200加熱到上述溫度的狀態下形成氧化物半導體膜206，可以充分降低包含在氧化物半導體膜206中的氫、水、羥基、氫化物等的雜質濃度。此外，可以減少因濺射而產生的損傷。
作為測量氧化物半導體膜206中的水含量的測定法，可舉出熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)。例如，藉由將溫度從室溫上升到400℃左右，在200℃到300℃左右可以觀察到包含在氧化物半導體膜中的水、氫、羥基等的脫離。本實施方式所得到的氧化物半導體膜206是可以藉由熱脫附譜分析法將水分子脫離到0.5個/nm3以下，較佳為0.1個/nm3以下的膜。
作為成膜條件的一個例子，採用如下條件：基板與靶材之間的距離是60mm；壓力是0.4Pa；直流(DC)電源是0.5kW；基板溫度是400℃；成膜氣圍是氧(氧流量比率100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是較佳的。
另外，較佳的是，在藉由濺射法形成氧化物半導體膜206之前，進行引入氬氣體產生電漿的反濺射，來去除附著於絕緣膜202的表面上的粉狀物質(也稱為微粒、塵屑)。反濺射是指如下一種方法，其中對基板一側施加電壓來在基板附近形成電漿，而對基板的表面進行改性。此外，也可以使用氮、氦、氧等的氣體代替氬。
接著，對氧化物半導體膜206進行加工來形成島狀氧化物半導體膜206a(參照圖3C)。
藉由在氧化物半導體膜206上形成所希望的形狀的掩模之後，對該氧化物半導體膜206進行蝕刻，可以加工氧化物半導體膜206。可以藉由光刻製程等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。另外，作為氧化物半導體膜206的蝕刻，可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。
然後，也可以對氧化物半導體膜206a進行熱處理(第一熱處理)。藉由進行熱處理，可以進一步去除包含在氧化物半導體膜206a中的含氫原子的物質而改善氧化物半導體膜206a的結構，而降低能隙中的缺陷能階。在惰性氣體氣圍下，熱處理的溫度為250℃以上且700℃以下，較佳為450℃以上且600℃以下或者低於基板的應變點。作為惰性氣體氣圍，較佳應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣圍。例如，將引入到熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
作為熱處理，例如，可以將被處理物引入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在該期間，不使氧化物半導體膜206a接觸大氣，而避免水或氫的混入。
由於上述熱處理具有去除氫或水等的效果，所以也可以將該熱處理稱為脫水化處理、脫氫化處理等。例如，也可以在將氧化物半導體膜加工為島狀之後、形成閘極絕緣膜之後等的時序進行該熱處理。另外，這種脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，在絕緣膜202及氧化物半導體膜206a上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極208a及汲極電極208b(參照圖3D)。注意，電晶體的通道長度L取決於在此形成的源極電極208a的端部與汲極電極208b的端部之間的距離。
作為用於源極電極208a及汲極電極208b的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在Al、Cu等的金屬膜的下側和上側中的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。
此外，也可以使用導電金屬氧化物形成用於源極電極208a及汲極電極208b的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
可以藉由使用抗蝕劑掩模的蝕刻進行導電膜的加工。對於形成用於該蝕刻的抗蝕劑掩模時的曝光，較佳使用紫外線、KrF雷射、ArF雷射等。
另外，當進行通道長度L短於25nm的曝光時，例如較佳使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)進行形成抗蝕劑掩模時的曝光。使用極紫外線的曝光的解析度高且其聚焦深度也大。因此，可以使在後面形成的電晶體的通道長度L微細化，而可以提高電路的工作速度。
此外，也可以使用所謂的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行灰化可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。即，可以實現製程的簡化。
另外，當進行導電膜的蝕刻時，氧化物半導體膜206a的一部分有時被蝕刻而成為具有槽部(凹部)的氧化物半導體膜206a。
然後，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，來去除附著到露出的氧化物半導體膜206a的表面的吸附水等。
接著，以覆蓋源極電極208a及汲極電極208b，且與氧化物半導體膜206a的一部分接觸的方式形成閘極絕緣膜212。然後，形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極214(參照圖3E)。
使用矽氧化物、矽氮化物、鋁氧化物、鋁氮化物、鎵氧化物、這些的混合材料等以單層結構或疊層結構形成閘極絕緣膜212。此外，作為閘極絕緣膜212也可以使用添加有0atom%至20atom%的氧化矽的鎵氧化物(例如，氧化鎵)。再者，考慮到是用作電晶體的閘極絕緣膜，所以也可以採用氧化鉿等的高介電常數材料。這裏，在形成閘極絕緣膜212之後也可以進行脫水化處理、脫氫化處理。
另外，也可以在形成氧化物半導體膜206、氧化物半導體膜206a或閘極絕緣膜212中的任一種之後進行氧摻雜處理。上述“氧摻雜”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊中的處理。該術語“塊”是為了明確顯示不僅在薄膜表面而且在薄膜內部添加氧而使用。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
藉由進行氧摻雜處理，可以在降低因氧化物半導體膜的氧缺陷而產生的臨界值電壓Vth的偏差的同時降低臨界值電壓的偏移量ΔVth。
氧摻雜處理較佳利用ICP(Inductively Coupled Plasma：感應耦合電漿)方式，使用被激發的氧電漿來進行。
可以使用鉬、鈦、鉭、鎢、鋁、銅、釹和鈧等的金屬材料或以這些材料為主要成分的合金材料形成閘極電極214。此外，閘極電極214既可以是單層結構又可以是疊層結構。
藉由上述製程，可以形成電晶體110(參照圖3E)。
〈電晶體120的製造製程〉
下面，對圖2A所示的電晶體120的製造製程的一個例子進行說明。
首先，在基板200上形成絕緣膜202。基板200及絕緣膜202的詳細說明可以參照有關電晶體110的製造製程的記載。
接著，在絕緣膜202上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極208a及汲極電極208b。源極電極208a及汲極電極208b的詳細說明可以參照有關電晶體110的製造製程的記載。
接著，在絕緣膜202上形成與源極電極208a及汲極電極208b連接的氧化物半導體膜。加工該氧化物半導體膜來形成島狀氧化物半導體膜206a。氧化物半導體膜206a的詳細說明可以參照有關電晶體110的製造製程的記載。
接著，以覆蓋源極電極208a及汲極電極208b且與氧化物半導體膜206a的一部分接觸的方式形成閘極絕緣膜212，然後形成閘極電極214。閘極絕緣膜212及閘極電極214的詳細說明可以參照有關電晶體110的製造製程的記載。
另外，在電晶體120的製造製程中，較佳在形成氧化物半導體膜之後的任一個製程中進行脫水化處理、脫氫化處理。
藉由上述製程，可以形成電晶體120(參照圖2A)。
〈電晶體310及電晶體320的製造製程〉
接著，參照圖4A至4D說明圖2B所示的電晶體310及圖2C所示的電晶體320的製造製程的一例。
首先，在基板400上形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極401。然後以覆蓋閘極電極401的方式形成閘極絕緣膜402(參照圖4A)。基板400及閘極電極401的詳細說明分別可以參考有關基板200及閘極電極214的記載。
閘極絕緣膜402的詳細說明可以參考有關閘極絕緣膜212的記載。
接著，在絕緣膜402上形成氧化物半導體膜403(參照圖4B)。氧化物半導體膜403的詳細說明可以參考有關氧化物半導體膜206的記載。
接著，對氧化物半導體膜403進行加工來形成島狀氧化物半導體膜403a(參照圖4C)。氧化物半導體膜403的加工方法的詳細說明可以參考有關氧化物半導體膜206的加工方法的記載。
接著，在閘極絕緣膜402及氧化物半導體膜403a上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極405a及汲極電極405b。然後，以覆蓋氧化物半導體膜403a、源極電極405a及汲極電極405b的方式形成絕緣膜407(參照圖4D)。源極電極405a及汲極電極405b的詳細說明可以參考源極電極208a及汲極電極208b的記載。此外，絕緣膜407的詳細說明可以參考有關絕緣膜202的記載。
藉由上述製程可以形成電晶體310(參照圖4D)。
再者，在圖4D中藉由在絕緣膜407上形成導電膜410，可以形成圖2C所示的電晶體320。導電膜410的詳細說明可以參考有關閘極電極401的記載。另外，導電膜410用作背閘極電極。藉由使背閘極電極的電位變化，可以使電晶體的臨界值電壓變化。
另外，在電晶體310及電晶體320的製造製程中，較佳在形成氧化物半導體膜之後的任一個製程中進行脫水化處理、脫氫化處理。
〈電晶體330的製造製程〉
下面，對圖2D所示的電晶體330的製造製程進行說明。
首先，在基板400上形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極401。然後以覆蓋閘極電極401的方式形成閘極絕緣膜402。基板400、閘極電極401以及閘極絕緣膜402的詳細說明分別可以參考有關基板200、閘極電極214以及閘極絕緣膜212的記載。
接著，在閘極絕緣膜402上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極405a及汲極電極405b。源極電極405a及汲極電極405b的詳細說明可以參考有關源極電極208a及汲極電極208b的記載。
接著，在閘極絕緣膜402、源極電極405a及汲極電極405b上形成氧化物半導體膜，加工該氧化物半導體膜來形成島狀氧化物半導體膜403a。氧化物半導體膜403a的詳細說明可以參照有關氧化物半導體膜206a的製造製程的記載。
接著，在以覆蓋氧化物半導體膜403a、源極電極405a及汲極電極405b的方式形成絕緣膜407之後，在絕緣膜407上形成絕緣膜409。絕緣膜407及絕緣膜409的詳細說明可以參考有關絕緣膜202的記載。例如，可以使用鎵氧化物膜形成絕緣膜407，並使用矽氧化物膜形成絕緣膜409。
藉由上述製程形成電晶體330(參照圖2D)。
另外，在電晶體330的製造製程中，較佳在形成氧化物半導體膜之後的任一個製程中進行氧化物半導體膜的脫水化處理、脫氫化處理。
如上述那樣，當形成根據本實施方式的電晶體的氧化物半導體膜時將基板加熱到超過200℃且500℃以下，較佳為超過300℃且500℃以下，較佳為350℃以上且450℃以下的溫度。藉由在這樣的溫度下形成氧化物半導體膜，可以防止氫、水、羥基、氫化物等雜質混入到氧化物半導體膜中。
藉由在氧化物半導體膜中使成為電子施體的雜質減少到極少的水準，可以使氧化物半導體高純度化或i型(本徵)化。藉由將被高純度化或i型化的氧化物半導體膜用於電晶體的通道形成區，可以抑制電晶體的電特性變動，因此可以提高電晶體的可靠性。
另外，在被高純度化或i型化的氧化物半導體中，載子極少(近於零)，載子密度非常小(1×1014/cm3以下，較佳為1×1012/cm3以下)。由此，可以使電晶體截止時的洩漏電流(截止電流)極低。
如上所述，可以提供具有穩定的電特性的使用氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體裝置。
如上所述，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
可以藉由使用在實施方式1中例示的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖5A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖5A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，由FPC(Flexible printed circuit)4018a、4018b向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
在圖5B和5C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖5B和5C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖5B和5C中，由FPC4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外，圖5B和5C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(玻璃覆晶封裝)方法、引線接合方法或者TAB(卷帶式自動接合)方法等。圖5A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖5B是藉由COG方法安裝信號線驅動電路4003的例子，而圖5C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1中示出的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖6至圖8說明半導體裝置的一種方式。圖6至圖8相當於沿著圖5B的M-N的剖面圖。
如圖6至圖8所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖6至圖8中例示出像素部4002所包括的電晶體4010；掃描線驅動電路4004所包括的電晶體4011。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖6至圖8所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6示出作為顯示元件使用液晶元件的液晶顯示裝置的實例。在圖6中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。注意，在圖5B所示的顯示裝置中，當作為顯示元件使用液晶元件時的M-N的剖面相當於圖6。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，所以可以減少製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω‧cm以上，較佳為1×1011Ω‧cm以上，更佳為1×1012Ω‧cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容的大小的儲存電容器，就足夠了。
在本實施方式中採用的使用高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以發揮抑制耗電量的效果。
此外，因為在本實施方式中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，使用上述電晶體可以在同一個基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種以上的顏色。注意，也可以按每個顏色因素的點使其顯示區的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，通常，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含發光性的有機化合物的層，於是，電流流過。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒分散在黏合劑中，並且其發光機理是利用施主能階和受主能階的施主-受主複合型發光。薄膜型無機EL元件具有一種結構，其中發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。注意，這裏將有機EL元件用作發光元件而進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖7示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。注意，在圖5B中所示的顯示裝置中，作為顯示元件使用發光元件時的M-N的剖面相當於圖7。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，較佳使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而較佳使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的發射表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包含具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的微粒彼此移動到相反方向，以只顯示集合在一側的微粒的顏色的裝置。注意，第一微粒或者第二微粒包含染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖8示出半導體裝置的一個方式的主動矩陣型電子紙。圖8所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有球形微粒4613，球形微粒4613包括黑色區4615a、白色區4615b以及該黑色區4615a及白色區4615b的周圍的填充有液體的空洞4612，並且，球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位線。
注意，在圖6至圖8中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式塗布機、刮刀式塗布機等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面，稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳設置驅動電路保護用的保護電路。保護電路較佳使用非線性元件構成。
如上所述，藉由應用在實施方式1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅可以將實施方式1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取物件物的資訊的影像感測器功能的半導體裝置等。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
可將本說明書中公開的半導體裝置應用於多種電子設備(還包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。對具備在上述實施方式中說明的半導體裝置的電子設備的例子進行說明。
圖9A示出筆記本個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性筆記本個人電腦。
圖9B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸屏筆3022。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖9C示出電子書閱讀器的一例。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖9C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖9C中的顯示部2707)中可以顯示影像。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電子書閱讀器2700。
此外，在圖9C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖9D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，在圖9D中，使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置有影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖9D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖9E示出數碼攝像機，其由主體3051、顯示部A3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性數碼攝像機。
圖9F示出電視裝置的一例。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。另外，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的 結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施例
在本實施例中說明藉由熱脫附譜分析法對包含在氧化物半導體中的包含氫原子的物質的脫離進行調查的結果。
熱脫附譜分析法是指在高真空中邊對樣品紅外線加熱邊對所放出的氣體分子進行質量分析來得到在每個溫度下來自樣品的脫離成分的質譜的方法。測量裝置的本底真空度為1.33×10-7Pa(10-9Torr)，因此可以對極微量成分進行分析。本實施例使用了ESCO公司的EMD-WA1000S。
在本實施例中，在玻璃基板上形成50nm的氧化物半導體膜(In-Ga-Zn-O類非單晶膜)。作為氧化物半導體膜的成膜條件採用基板溫度為室溫、200℃、400℃的三個條件。此外，成膜氣圍為氬和氧的混合氣圍(氧流量比率為33%)。
圖10A和10B及圖11A和11B是在室溫下形成氧化物半導體膜時的結果，圖10A是質量數1的物質(H)的強度，圖10B是質量數2的物質(H2)的強度，圖11A是質量數17的物質(OH)的強度，圖11B是質量數18的物質(H2O)的強度。
圖12A和12B及圖13A和13B是在200℃的溫度下形成氧化物半導體膜時的結果，圖12A是質量數1的物質(H)的強度，圖12B是質量數2的物質(H2)的強度，圖13A是質量數17的物質(OH)的強度，圖13B是質量數18的物質(H2O)的強度。
圖14A和14B及圖15A和15B是在400℃的溫度下形成氧化物半導體膜時的結果，圖14A是質量數1的物質(H)的強度，圖14B是質量數2的物質(H2)的強度，圖15A是質量數17的物質(OH)的強度，圖15B是質量數18的物質(H2O)的強度。
當物質(H)的質量數為1時，圖10A所示的在室溫下形成的氧化物半導體膜在250℃附近檢測出峰值。另外，圖12A所示的在200℃下形成的氧化物半導體膜的峰值比在室溫下形成的氧化物半導體膜的峰值低。相對於此，圖14A所示的在400℃下形成的氧化物半導體膜幾乎沒檢測出峰值。
當物質(H2)的質量數是2時，圖10B所示的在室溫下形成的氧化物半導體膜、圖12B所示的在200℃下形成的氧化物半導體膜以及圖14B所示的在400℃下形成的氧化物半導體膜中的任一種都幾乎沒檢測出峰值。
當物質(OH)的質量數是17時，圖11A所示的在室溫下形成的氧化物半導體膜及圖13A所示的在200℃下形成的氧化物半導體膜在300℃附近檢測出峰值，但是圖15A所示的在400℃下形成的氧化物半導體膜幾乎沒檢測出峰值。
當物質(H2O)的質量數是18時，圖11B所示的在室溫下形成的氧化物半導體膜及圖13B所示的在200℃下形成的氧化物半導體膜在300℃附近檢測出峰值，但圖15B所示的在400℃下形成的氧化物半導體膜幾乎沒有檢測出峰值。
下面，對根據圖11B、圖13B以及圖15B所示的熱脫附譜分析法的結果算出水分子的個數的結果進行說明。
水分子的個數可以由圖11B、圖13B以及圖15B所示的TDS譜中的峰值強度的積分值算出。換言之，藉由使用TDS譜的峰值強度的積分值和根據標準樣品得到的標準值，可以計算出水分子的脫離量。
例如，氧化物半導體膜中的水分子的脫離量(NH2O)可以從標準樣品的TDS譜和氧化物半導體膜的TDS譜使用下述所示的公式(1)算出。
NH2O=NH2/SH2×SH2O+α　(公式1)
NH2是將從標準樣品脫離了的氫分子(H2)換算成密度的值。SH2是標準樣品的氫分子(H2)的TDS譜的積分值。換言之，以NH2/SH2為標準樣品的標準值。SH2O是氧化物半導體膜中的水分子(H2O)的TDS譜的積分值。α是對TDS譜強度有影響的係數。關於上述公式(1)的詳細說明可以參照日本專利申請公開平06-275697號公報。
在本實施例中，藉由在圖11B、圖13B以及圖15B所示的TDS譜中在150℃以上且400℃以下的溫度範圍算出積分值，並與標準樣品進行比較，來算出水分子的個數。此外，作為標準樣品使用包含1×1016atoms/cm3的氫原子的矽晶片。
當根據上述結果計算在室溫、200℃、400℃下形成的氧化物半導體膜的水分子(H2O)的個數時，可知分別是1.06個/nm3、0.31個/nm3、0.05個/nm3(檢測下限值以下)。另外，可以認為質量數1的物質(H)、質量數17的物質(OH)所示的測定值受到來自水分子的物質的強烈的影響。因此，在計算上述水分子的個數時，考慮到水分子在檢測器中分離而成的質量數1的物質(H)、質量數17的物質(OH)等的數量。
藉由上述結果可知形成In-Ga-Zn-O類非單晶膜時的溫度越高從In-Ga-Zn-O類非單晶膜中脫離的水、OH、H等的雜質越能得到降低。另外，可知在400℃的溫度下形成的氧化物半導體膜在成膜時儘量不包含其主要成分以外的雜質，而被高純度化。
藉由將上述那樣的被高純度化的氧化物半導體膜用於電晶體，可以得到電特性穩定的電晶體。
110．．．電晶體
120．．．電晶體
200．．．基板
202．．．絕緣膜
206．．．氧化物半導體膜
206a．．．氧化物半導體膜
208a．．．源極電極
208b．．．汲極電極
212．．．閘極絕緣膜
214．．．閘極電極
310．．．電晶體
320．．．電晶體
330．．．電晶體
400．．．基板
401．．．閘極電極
402．．．閘極絕緣膜
403．．．氧化物半導體膜
403a．．．氧化物半導體膜
405a．．．源極電極
405b．．．汲極電極
407．．．絕緣膜
409．．．絕緣膜
410．．．導電膜
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2800．．．外殼
2801．．．外殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．影像拍攝用透鏡
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部儲存槽
3001．．．主體
3002．．．外殼
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸屏筆
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．取景器
3054．．．操作開關
3055．．．顯示部(B)
3056．．．電池
3057．．．顯示部(A)
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4018a．．．FPC
4018b．．．FPC
4019．．．各向異性導電膜
4021．．．絕緣層
4030．．．電極層
4031．．．電極層
4032．．．絕緣膜
4033．．．絕緣膜
4035．．．間隔物
4510．．．分隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填充材料
4612．．．空洞
4613．．．球形微粒
4614．．．填充材料
4615a．．．黑色區
4615b．．．白色區
9600．．．電視裝置
9601．．．外殼
9603．．．顯示部
9605．．．支架
在附圖中：
圖1A至1C是示出半導體裝置的一個方式的平面圖及剖面圖；
圖2A至2D是示出半導體裝置的圖；
圖3A至3E是示出半導體裝置的製造製程的一例的圖；
圖4A至4D是示出半導體裝置的製造製程的一例的圖；
圖5A至5C是說明半導體裝置的一個方式的圖；
圖6是說明半導體裝置的一個方式的圖；
圖7是說明半導體裝置的一個方式的圖；
圖8是說明半導體裝置的一個方式的圖；
圖9A至9F是示出電子設備的圖；
圖10A和10B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖；
圖11A和11B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖；
圖12A和12B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖；
圖13A和13B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖；
圖14A和14B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖；
圖15A和15B是示出氧化物半導體膜的熱脫附譜分析法的結果的圖。
110．．．電晶體
200．．．基板
202．．．絕緣膜
206a．．．氧化物半導體膜
208a．．．源極電極
208b．．．汲極電極
212．．．閘極絕緣膜
214．．．閘極電極

Claims (8)

  1. 一種半導體裝置的製造方法，包括如下步驟：藉由在高於300℃且低於或等於500℃的溫度的濺射法形成成為電晶體的通道形成區的氧化物半導體膜以使根據熱脫附譜分析法從該氧化物半導體膜脫離的水分子的個數為0.5/nm3以下且該氧化物半導體膜的載子密度係低於1×1012/cm3。
  2. 一種半導體裝置的製造方法，包括如下步驟：藉由在高於300℃且低於或等於500℃的溫度的濺射法形成成為電晶體的通道形成區的氧化物半導體膜以使根據熱脫附譜分析法從該氧化物半導體膜脫離的水分子的個數為0.5/nm3以下且該氧化物半導體膜的載子密度係低於1×1012/cm3，以及在該氧化物半導體膜上進行氧摻雜處理。
  3. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體膜包含In、Ga及Zn中的至少一種。
  4. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體膜的形成氣圍為稀有氣體氣圍、氧氣圍或稀有氣體和氧的混合氣圍。
  5. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該電晶體形成在玻璃基板上。
  6. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中根據熱脫附譜分析法從該氧化物半導體膜脫離 的水分子的個數為0.1/nm3以下。
  7. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體膜係i型氧化物半導體膜。
  8. 根據申請專利範圍第1或2項之半導體裝置的製造方法，進一步包括：形成與該氧化物半導體膜接觸的源極電極和汲極電極：在該源極電極和該汲極電極上形成閘極絕緣膜；以及在該閘極絕緣膜上形成閘極電極。
TW100117235A 2010-05-21 2011-05-17 半導體裝置及其製造方法 TWI538205B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117373 2010-05-21

Publications (2)

Publication Number Publication Date
TW201208075A TW201208075A (en) 2012-02-16
TWI538205B true TWI538205B (zh) 2016-06-11

Family

ID=44971751

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105108529A TWI605595B (zh) 2010-05-21 2011-05-17 半導體裝置及其製造方法
TW100117235A TWI538205B (zh) 2010-05-21 2011-05-17 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105108529A TWI605595B (zh) 2010-05-21 2011-05-17 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US9425045B2 (zh)
JP (2) JP2012009842A (zh)
KR (1) KR20130082091A (zh)
CN (2) CN102893403B (zh)
TW (2) TWI605595B (zh)
WO (1) WO2011145538A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380444A (zh) 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
CN104508548B (zh) 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP6455514B2 (ja) * 2014-06-18 2019-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112017000905T5 (de) 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
KR20190032414A (ko) * 2016-07-26 2019-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
CN113249076A (zh) * 2021-05-20 2021-08-13 山东沃赛新材料科技有限公司 一种装配式建筑用低模量改性硅酮密封胶及其制备方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) * 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002132185A (ja) 2000-10-26 2002-05-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法、それを用いたｔｆｔアレイ、液晶表示装置、ｅｌ表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7825021B2 (en) 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US8251891B2 (en) 2004-05-14 2012-08-28 Nathan Moskowitz Totally wireless electronically embedded action-ended endoscope utilizing differential directional illumination with digitally controlled mirrors and/or prisms
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101459195B (zh) * 2007-12-10 2011-05-18 财团法人工业技术研究院 电解质晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8148245B2 (en) 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
CN101350364B (zh) * 2008-09-04 2011-07-20 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102501183B1 (ko) 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
CN102893403A (zh) 2013-01-23
TWI605595B (zh) 2017-11-11
CN102893403B (zh) 2016-08-03
US20160351693A1 (en) 2016-12-01
KR20130082091A (ko) 2013-07-18
TW201208075A (en) 2012-02-16
JP2016042584A (ja) 2016-03-31
US9425045B2 (en) 2016-08-23
US20110284839A1 (en) 2011-11-24
JP2012009842A (ja) 2012-01-12
TW201626574A (zh) 2016-07-16
CN105957802A (zh) 2016-09-21
WO2011145538A1 (en) 2011-11-24
US10186603B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
JP6532577B2 (ja) 半導体装置
TWI588994B (zh) 半導體裝置
TWI517388B (zh) 半導體裝置
TWI527223B (zh) 半導體裝置
TWI535010B (zh) 半導體裝置及其製造方法
TWI579927B (zh) 半導體裝置的製造方法
TWI535011B (zh) 半導體裝置
TWI555205B (zh) 半導體裝置及半導體裝置的製造方法
TWI527222B (zh) 半導體裝置及其製造方法
TWI538205B (zh) 半導體裝置及其製造方法
TWI651856B (zh) 半導體裝置
TWI524519B (zh) 半導體裝置
TW201701483A (zh) 半導體裝置及其製造方法
TW201208070A (en) Semiconductor device
TW201203393A (en) Method for manufacturing semiconductor device