CN102893403A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102893403A
CN102893403A CN2011800241318A CN201180024131A CN102893403A CN 102893403 A CN102893403 A CN 102893403A CN 2011800241318 A CN2011800241318 A CN 2011800241318A CN 201180024131 A CN201180024131 A CN 201180024131A CN 102893403 A CN102893403 A CN 102893403A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800241318A
Other languages
English (en)
Other versions
CN102893403B (zh
Inventor
山崎舜平
佐佐木俊成
野田耕生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201610388382.9A priority Critical patent/CN105957802A/zh
Publication of CN102893403A publication Critical patent/CN102893403A/zh
Application granted granted Critical
Publication of CN102893403B publication Critical patent/CN102893403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的目的之一是提供一种包括氧化物半导体的半导体装置，其具有稳定的电特性和高可靠性。通过在超过200℃的温度下利用溅射法形成用作晶体管的沟道形成区的氧化物半导体膜，使根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.5个/nm3以下。通过防止会成为包括氧化物半导体膜的晶体管的电特性变动原因的水、氢、羟基或氢化物等的包含氢原子的物质混入到氧化物半导体膜中，可以使氧化物半导体膜高纯度化并成为电特性i型（本征）化半导体。

Description

半导体装置及其制造方法
技术领域
本发明的实施方式涉及一种半导体装置及半导体装置的制造方法。
注意，在本说明书中，半导体装置通常是指能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管的技术受到注目。该晶体管被广泛地应用于电子器件诸如集成电路（IC）、图像显示装置（显示装置）等。作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料是众所周知的。但是，作为其他材料，氧化物半导体受到注目。
例如，作为用于晶体管的沟道形成区的半导体层，公开有使用电子载流子浓度低于1018/cm3的包含铟（In）、镓（Ga）及锌（Zn）的非晶氧化物的晶体管（参照专利文献1）。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2006-165528号公报
发明内容
但是，当在装置制造工序中氧化物半导体中混入产生电子给体（供体）的氢或水时，有可能导致其导电率变化。该现象是导致使用氧化物半导体的例如晶体管的半导体装置的电特性变动的因素。
鉴于上述问题，本发明的目的之一是提供一种具有稳定的电特性的使用氧化物半导体的半导体装置。
本发明的一种实施方式是：为了抑制使用氧化物半导体膜的晶体管的电特性变动，防止成为变动原因的水、氢、羟基或氢化物（也称为氢化合物）等的杂质混入氧化物半导体中。
本发明的一种实施方式是一种半导体装置，在该半导体装置中，氧化物半导体膜被用于晶体管的沟道形成区。根据热脱附谱分析法从氧化物半导体膜脱离的水分子数量为0.5个/nm3以下。
本发明的一种实施方式是一种半导体装置，在该半导体装置中，氧化物半导体膜被用于晶体管的沟道形成区。根据热脱附谱分析法从氧化物半导体膜脱离的水分子数量为0.1个/nm3以下。
本发明的一种实施方式是一种半导体装置的制造方法，包括以下步骤：通过超过200℃的温度的溅射法形成成为晶体管的沟道形成区的氧化物半导体膜，使根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.5个/nm3以下。注意，上述温度的上限优选为500℃以下。
本发明的一种实施方式是一种半导体装置的制造方法，包括以下步骤：通过超过300℃的温度的溅射法形成成为晶体管的沟道形成区的氧化物半导体膜，使根据热脱附谱分析法从氧化物半导体膜脱离的水分子的数量为0.1个/nm3以下。注意，上述温度的上限优选为500℃以下。
在上述半导体装置中，氧化物半导体膜优选包括In、Ga、Zn中的至少一种。
在上述工序中，优选氧化物半导体膜的形成气氛为稀有气体气氛、氧气分或稀有气体和氧的混合气氛。另外，在上述工序中，优选晶体管形成在玻璃衬底上。
另外，将衬底放置在保持为减压状态的沉积室内，一边以超过200℃且500℃以下，优选为超过300℃且500℃以下，更优选为350℃以上且450℃以下的温度加热衬底，一边形成氧化物半导体膜。通过边加热衬底边形成氧化物半导体膜，可以防止成为使用氧化物半导体膜的晶体管的电特性变动因素的水、氢、羟基或氢化物等的包含氢原子的物质混入氧化物半导体膜中。
在本说明书中，i型（本征）的氧化物半导体是指从氧化物半导体去除了对于氧化物半导体而言是n型杂质的氢，并尽量不包含氧化物半导体的主要成分之外的杂质的被高纯度化的氧化物半导体。
具有高纯度化的氧化物半导体膜的晶体管的电特性诸如阈值电压、导通电流等几乎不呈现温度依赖性。此外，由于光退化引起的晶体管特性的变动也少。
根据本发明的一种实施方式，可以提供具有稳定的电特性的晶体管。
此外，根据本发明的一种实施方式，可以提供具有电特性优良且可靠性高的晶体管的半导体装置。
附图说明
图1A至1C是示出半导体装置的一种实施方式的平面图及截面图；
图2A至2D是示出半导体装置的图；
图3A至3E是示出半导体装置的制造工序的一例的图；
图4A至4D是示出半导体装置的制造工序的一例的图；
图5A至5C是说明半导体装置的一种实施方式的图；
图6是说明半导体装置的一种实施方式的图；
图7是说明半导体装置的一种实施方式的图；
图8是说明半导体装置的一种实施方式的图；
图9A至9F是示出电子设备的图；
图10A和10B是示出氧化物半导体膜的热脱附谱分析法的结果的图；
图11A和11B是示出氧化物半导体膜的热脱附谱分析法的结果的图；
图12A和12B是示出氧化物半导体膜的热脱附谱分析法的结果的图；
图13A和13B是示出氧化物半导体膜的热脱附谱分析法的结果的图；
图14A和14B是示出氧化物半导体膜的热脱附谱分析法的结果的图；
图15A和15B是示出氧化物半导体膜的热脱附谱分析法的结果的图。
具体实施方式
下面，关于本发明的实施方式参照附图给予详细的说明。但是，本发明不局限于下述说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的精神和范围。另外，本发明不应该被解释为仅限于对以下所示的实施方式和示例的说明。
注意，为方便起见，在说明书中附加了第一、第二等序数词，但其并不表示工序顺序或叠层顺序。此外，在本说明书中序数词不表示用来指定发明的事项的固有名称。
（实施方式1）
在本实施方式中，参照图1A至图4D说明半导体装置及半导体装置的制造方法的一种实施方式。
〈半导体装置的结构例〉
作为根据所公开的发明的一种实施方式的半导体装置的例子，图1A至1C示出晶体管110的平面图及截面图。在此，图1A是平面图，图1B及1C分别是根据图1A中的线A-B及线C-D所截取的截面的截面图。注意，在图1A中，为了避免变得复杂，省略晶体管110的构成要素的一部分（例如，栅极绝缘膜212等）。
图1A至1C所示的晶体管110在衬底200上包括：绝缘膜202；氧化物半导体膜206a；源电极208a；漏电极208b；栅极绝缘膜212；以及栅电极214。在图1A至1C所示的晶体管中，氧化物半导体膜206a设置在绝缘膜202上并与其接触。
氧化物半导体膜206a是氢、水、羟基或氢化物（也称为氢化合物）等的杂质被去除的膜。氧化物半导体膜206a例如是通过热脱附谱分析法（TDS：Thermal Desorption Spectroscopy）将水分子的数量脱离为0.5个/nm3以下，优选为0.1个/nm3以下的膜。
通过在氧化物半导体中使成为电子给体的杂质减少到极少的水平，可以使氧化物半导体高纯度化或i型（本征）化。像这样，通过将被高纯度化或i型化的氧化物半导体膜206a用于晶体管110的沟道形成区，可以抑制晶体管110的电特性变动，因此可以提高晶体管的可靠性。
另外，在被高纯度化或i型化的氧化物半导体中，载流子数量极少（近于零），载流子密度非常小（1×1014/cm3以下，优选为1×1012/cm3以下）。由此，可以使晶体管截止时的泄漏电流（截止电流）极低。
图2A至2D示出具有与晶体管110不同的结构的晶体管的截面结构。图2A示出顶栅型晶体管，而图2B至2D示出底栅型晶体管，作为根据所公开的发明的实施方式的晶体管。
图2A所示的晶体管120在衬底200上包括：绝缘膜202；氧化物半导体膜206a；源电极208a；漏电极208b；栅极绝缘膜212；以及栅电极214，这是图2A所示的晶体管120与晶体管110的共同之处。晶体管120和晶体管110不同之处在于氧化物半导体膜206a与源电极208a及漏电极208b连接的位置。在晶体管120中，源电极208a及漏电极208b与氧化物半导体膜206a的底部部分接触。
图2B所示的晶体管310是底栅型晶体管，在衬底400上包括：栅电极401；覆盖栅电极401的栅极绝缘膜402；氧化物半导体膜403a；源电极405a；漏电极405b；以及绝缘膜407。
图2C所示的晶体管320与晶体管310不同之处是在绝缘膜407上且与氧化物半导体膜403a的沟道形成区重叠的区域设置有导电膜410。其他构成要素与图2B相同。另外，导电膜410也可以用作背栅电极。以由栅电极401和导电膜410夹有氧化物半导体膜403a的沟道形成区的方式设置导电膜410。通过使导电膜410的电位变化，可以使晶体管的阈值电压变化。
图2D所示的晶体管330在衬底400上包括：栅电极401；栅极绝缘膜402；氧化物半导体膜403a；源电极405a；漏电极405b；以及绝缘膜407，这是图2D所示的晶体管330与图2B所示的晶体管310共同之处。图2B所示的晶体管310和图2D所示的晶体管330不同之处在于氧化物半导体膜403a与源电极405a及漏电极405b连接的位置。在晶体管330中，源电极405a及漏电极405b与氧化物半导体膜403a的底部部分接触。另外，也可以在绝缘膜407上形成绝缘膜409。
〈晶体管的制造工序的例子〉
下面，参照图3A至3E以及图4A至4D说明晶体管的制造工序的例子。
〈晶体管110的制造工序〉
参照图3A至3E说明图1A至1C所示的晶体管110的制造工序的一例。
首先，在衬底200上形成绝缘膜202（参照图3A）。
尽管对衬底200的材质等没有特别的限制，但是该衬底至少需要具有能够承受后面的热处理程度的耐热性。例如，作为衬底200，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，也可以应用硅或碳化硅等的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等。并且也可以将在其上设置有半导体元件的衬底用作衬底200。
此外，作为衬底200，也可以使用柔性衬底。当在柔性衬底上设置晶体管时，可以在柔性衬底上直接制造晶体管，或者可以使用在上述衬底上设置有剥离层的衬底。在设置有剥离层的衬底上形成晶体管之后，在剥离层处剥离晶体管，并将其转置到其他衬底上，例如柔性衬底上。
绝缘膜202可以使用氧化硅、氮化硅、氧化铝、氮化铝、氧化镓、这些的混合材料等以单层结构或叠层结构来形成。此外，绝缘膜202例如可以利用等离子体CVD法或溅射法等的沉积方法制造。
绝缘膜202优选使用不使氢、水、羟基或氢化物等的杂质（也称为包含氢原子的物质）混入到绝缘膜202中的方法形成。若在绝缘膜202中含有包含氢原子的物质，则包含该氢原子的物质可能侵入到氧化物半导体膜206中或包含氢原子的物质可能从氧化物半导体膜206抽出氧。由此，使氧化物半导体膜206的背沟道低电阻化（n型化）可能形成寄生沟道。由此，作为绝缘膜202优选形成尽量不含包含氢原子的物质的膜。例如，优选通过溅射法形成绝缘膜202，作为用来沉积的溅射气体，优选使用去除了氢、水、羟基或氢化物等的杂质的高纯度气体。
接着，在绝缘膜202上形成氧化物半导体膜206（参照图3B）。
作为用于氧化物半导体膜206的材料，可以使用至少含有选自In、Ga、Sn、Zn、Al、Mg、Hf及镧系元素中的一种以上的元素的材料。例如，可以使用如下材料：四元金属氧化物的In-Sn-Ga-Zn-O类材料；三元金属氧化物的In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料、In-Hf-Zn-O类材料、In-La-Zn-O类材料、In-Ce-Zn-O类材料、In-Pr-Zn-O类材料、In-Nd-Zn-O类材料、In-Pm-Zn-O类材料、In-Sm-Zn-O类材料、In-Eu-Zn-O类材料、In-Gd-Zn-O类材料、In-Tb-Zn-O类材料、In-Dy-Zn-O类材料、In-Ho-Zn-O类材料、In-Er-Zn-O类材料、In-Tm-Zn-O类材料、In-Yb-Zn-O类材料、In-Lu-Zn-O类材料；二元金属氧化物的In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料；以及一元金属氧化物的In-O类材料、Sn-O类材料、Zn-O类材料等。另外，也可以使上述材料包含SiO2。这里，例如，In-Ga-Zn-O类材料是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物膜，对其组成比没有特别的限制。另外，也可以包含In、Ga、Zn以外的元素。
此外，氧化物半导体膜206可以使用由化学式InMO3（ZnO）m（m>0）表示的材料的薄膜。在此，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，作为M，可以采用Ga、Ga及Al、Ga及Mn、Ga及Co等。
另外，氧化物半导体膜206的厚度优选为3nm以上且30nm以下。这是因为若使氧化物半导体膜206的厚度过厚（例如，厚度为50nm以上），则晶体管可能成为常导通状态。
优选通过氢、水、羟基或氢化物等杂质不容易混入氧化物半导体膜206的方法制造氧化物半导体膜206。例如，可以通过溅射法等制造氧化物半导体膜。
在本实施方式中，通过使用In-Ga-Zn-O类氧化物靶材的溅射法，形成氧化物半导体膜206。
在作为氧化物半导体使用In-Ga-Zn-O类材料时，例如可以使用其组成比为In2O3：Ga2O3：ZnO=1：1：1[摩尔数比]的靶材。另外，靶材的材料及组成不局限于上述记载。例如也可以使用In2O3：Ga2O3：ZnO=1：1：2[摩尔数比]的组成比的靶材。
另外，当作为氧化物半导体使用In-Zn-O类材料时，将所使用的靶材的组成比设定为原子数比为In:Zn=50:1至1:2（换算为摩尔数比则为In2O3:ZnO=25:1至1:4），优选为In:Zn=20:1至1:1（换算为摩尔数比则为In2O3:ZnO=10:1至1:2），更优选为In:Zn=15:1至1.5:1（换算为摩尔数比则为In2O3:ZnO=15:2至3:4）。例如，作为用于形成In-Zn-O类氧化物半导体的靶材，当原子数比为In:Zn:O=X:Y:Z时，使Z>1.5X+Y。
靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的靶材，所形成的氧化物半导体膜206可以成为致密的膜。
作为沉积时的气氛，可以采用稀有气体（典型的是氩）气氛、氧气氛或稀有气体和氧的混合气氛等。此外，为了防止氢、水、羟基、氢化物等混入氧化物半导体膜，优选采用使用充分去除了氢、水、羟基、氢化物等的杂质的高纯度气体的气氛。
例如，可以通过下述工序形成氧化物半导体膜206。
首先，将衬底200放置在被保持为减压状态的沉积室内，并对衬底进行加热以使衬底温度为超过200℃且500℃以下，优选为超过300℃且500℃以下，更优选为350℃以上且450℃以下。
接着，一边去除沉积室中的残留水分，一边引入充分去除了氢、水、羟基、氢化物等的杂质的高纯度气体，并使用上述靶材来在衬底200上形成氧化物半导体膜206。为了去除沉积室中的残留水分，作为排气单元，优选使用低温泵、离子泵、钛升华泵等的吸附型的真空泵。另外，作为排气单元，也可以使用配置有冷阱的涡轮泵。由于在利用低温泵进行了排气的沉积室中，例如氢、水、羟基、氢化物等的杂质（更优选还包括包含碳原子的化合物）等被去除，因此可以降低在该沉积室中形成的氧化物半导体膜206所含有的氢、水、羟基、氢化物等的杂质浓度。
当沉积时的衬底温度低（例如，100℃以下）时，由于包含氢原子的物质有可能混入到氧化物半导体膜206中，所以优选将衬底200加热到上述温度。通过将衬底200加热到上述温度而形成氧化物半导体膜206，由于衬底温度高，所以氢结合被热切断而不容易被引入到氧化物半导体膜206中。从而，通过在将衬底200加热到上述温度的状态下形成氧化物半导体膜206，可以充分降低包含在氧化物半导体膜206中的氢、水、羟基、氢化物等的杂质浓度。此外，可以减少因溅射而产生的损伤。
作为测量氧化物半导体膜206中的水含量的测定法，可举出热脱附谱分析法（TDS：Thermal Desorption Spectroscopy）。例如，通过将温度从室温上升到400℃左右，在200℃到300℃左右可以观察到包含在氧化物半导体膜中的水、氢、羟基等的脱离。本实施方式所得到的氧化物半导体膜206是可以通过热脱附谱分析法将水分子脱离到0.5个/nm3以下，优选为0.1个/nm3以下的膜。
作为沉积条件的一个例子，采用如下条件：衬底与靶材之间的距离是60mm；压力是0.4Pa；直流（DC）电源是0.5kW；衬底温度是400℃；沉积气氛是氧（氧流量比率100％）气氛。另外，通过使用脉冲直流电源，可以减轻在进行沉积时产生的粉状物质（也称为微粒、尘屑），且膜厚度分布也变得均匀，所以是优选的。
另外，优选的是，在通过溅射法形成氧化物半导体膜206之前，进行引入氩气体产生等离子体的反溅射，来去除附着于绝缘膜202的表面上的粉状物质（也称为微粒、尘屑）。反溅射是指如下一种方法，其中对衬底一侧施加电压来在衬底附近形成等离子体，而对衬底的表面进行改性。此外，也可以使用氮、氦、氧等的气体代替氩。
接着，对氧化物半导体膜206进行加工来形成岛状氧化物半导体膜206a（参照图3C）。
通过在氧化物半导体膜206上形成所希望的形状的掩模之后，对该氧化物半导体膜206进行蚀刻，可以加工氧化物半导体膜206。可以通过光刻等的方法形成上述掩模。或者，也可以通过喷墨法等的方法形成掩模。另外，作为氧化物半导体膜206的蚀刻，可以采用干蚀刻或湿蚀刻。当然，也可以组合干蚀刻和湿蚀刻而使用。
然后，也可以对氧化物半导体膜206a进行热处理（第一热处理）。通过进行热处理，可以进一步去除包含在氧化物半导体膜206a中的含氢原子的物质而改善氧化物半导体膜206a的结构，从而可以降低能隙中的缺陷能级。在惰性气体气氛下，热处理的温度为250℃以上且700℃以下，优选为450℃以上且600℃以下或者低于衬底的应变点。作为惰性气体气氛，优选应用以氮或稀有气体（氦、氖或氩等）为主要成分且不包含水或氢等的气氛。例如，将引入到热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999％）以上，优选设定为7N（99.99999％）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
作为热处理，例如，可以将被加热物引入使用电阻发热体等的电炉中，并在氮气氛下以450℃加热1个小时。在该期间，不使氧化物半导体膜206a接触大气，而避免水或氢的混入。
由于上述热处理具有去除氢或水等的有利效果，所以也可以将该热处理称为脱水化处理、脱氢化处理等。例如，也可以在将氧化物半导体膜加工为岛状之后、或在形成栅极绝缘膜之后等的时刻进行该热处理。另外，这种脱水化处理、脱氢化处理不局限于进行一次，而也可以进行多次。
接着，在绝缘膜202及氧化物半导体膜206a上形成用来形成源电极及漏电极（包括由与源电极及漏电极相同的层形成的布线）的导电膜，并且加工该导电膜来形成源电极208a及漏电极208b（参照图3D）。注意，晶体管的沟道长度L取决于在此形成的源电极208a的端部与漏电极208b的端部之间的距离。
作为用于源电极208a及漏电极208b的导电膜，例如可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）等。另外，导电膜还可以采用在Al、Cu等的金属膜的下侧和/或上侧层叠Ti、Mo、W等的高熔点金属膜或它们的金属氮化物膜（氮化钛膜、氮化钼膜、氮化钨膜）的层叠结构。
此外，也可以使用导电金属氧化物形成用于源电极208a及漏电极208b的导电膜。作为导电金属氧化物，可以使用氧化铟（In2O3）、氧化锡（SnO2）、氧化锌（ZnO）、氧化铟氧化锡合金（In2O3-SnO2，缩写为ITO）、氧化铟氧化锌合金（In2O3-ZnO）或使这些金属氧化物材料包含氧化硅的材料。
可以通过使用抗蚀剂掩模的蚀刻进行导电膜的加工。对于形成用于该蚀刻的抗蚀剂掩模时的曝光，优选使用紫外线、KrF激光、ArF激光等。
另外，当进行沟道长度L短于25nm的曝光时，例如优选使用波长极短，即几nm至几十nm的极紫外线（Extreme Ultraviolet）进行形成抗蚀剂掩模时的曝光。使用极紫外线的曝光的分辨率高且其聚焦深度也大。因此，可以使在后面形成的晶体管的沟道长度L微细化，而可以提高电路的工作速度。
此外，也可以使用所谓的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，且通过进行灰化可以进一步改变形状，因此可以用于针对不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。即，可以实现工序的简化。
另外，当进行导电膜的蚀刻时，氧化物半导体膜206a的一部分有时被蚀刻而成为具有槽部（凹部）的氧化物半导体膜206a。
然后，也可以进行使用N2O、N2或Ar等的气体的等离子体处理，来去除吸附到露出的氧化物半导体膜206a的表面的水等。
接着，以覆盖源电极208a及漏电极208b，且与氧化物半导体膜206a的一部分接触的方式形成栅极绝缘膜212。然后，形成用来形成栅电极（包括由与栅电极相同的层形成的布线）的导电膜，对该导电膜进行加工来形成栅电极214（参照图3E）。
使用硅氧化物、硅氮化物、铝氧化物、铝氮化物、镓氧化物、这些的混合材料等以单层结构或叠层结构形成栅极绝缘膜212。此外，作为栅极绝缘膜212也可以使用添加有0％（原子）至20％（原子）的氧化硅的镓氧化物（例如，氧化镓）。再者，考虑到是用作晶体管的栅极绝缘膜，所以也可以针对栅极绝缘膜212采用氧化铪等的高介电常数材料。这里，在形成栅极绝缘膜212之后也可以进行脱水化处理或脱氢化处理。
另外，也可以在形成氧化物半导体膜206、氧化物半导体膜206a或栅极绝缘膜212中的任一种之后进行氧掺杂处理。上述“氧掺杂”是指将氧（至少包含氧自由基、氧原子、氧离子中的任一种）添加到主体（bulk）中的处理。该术语“主体”用于明确显示不仅在薄膜表面而且在薄膜内部添加氧。另外，“氧掺杂”包括将等离子体化的氧添加到主体中的“氧等离子体掺杂”。
通过进行氧掺杂处理，可以在降低因氧化物半导体膜的氧缺陷而产生的阈值电压Vth的偏差的同时降低阈值电压的偏移量ΔVth。
氧掺杂处理优选利用通过ICP（Inductively Coupled Plasma：感应耦合等离子体）方法激发的氧等离子体来进行。
可以使用钼、钛、钽、钨、铝、铜、钕或钪等的金属材料或以任意这些材料为主要成分的合金材料形成栅电极214。此外，栅电极214既可以是单层结构又可以是叠层结构。
通过上述工序，可以形成晶体管110（参照图3E）。
〈晶体管120的制造工序〉
下面，对图2A所示的晶体管120的制造工序的一个例子进行说明。
首先，在衬底200上形成绝缘膜202。衬底200及绝缘膜202的详细说明可以参照有关晶体管110的制造工序的记载。
接着，在绝缘膜202上形成用来形成源电极及漏电极（包括由与源电极及漏电极相同的层形成的布线）的导电膜，并且加工该导电膜来形成源电极208a及漏电极208b。源电极208a及漏电极208b的详细说明可以参照有关晶体管110的制造工序的记载。
接着，在绝缘膜202上形成与源电极208a及漏电极208b连接的氧化物半导体膜。加工该氧化物半导体膜来形成岛状氧化物半导体膜206a。氧化物半导体膜206a的详细说明可以参照有关晶体管110的制造工序的记载。
接着，以覆盖源电极208a及漏电极208b且与氧化物半导体膜206a的一部分接触的方式形成栅极绝缘膜212。然后形成栅电极214。栅极绝缘膜212及栅电极214的详细说明可以参照有关晶体管110的制造工序的记载。
另外，在晶体管120的制造工序中，优选在形成氧化物半导体膜之后的任一个工序中对氧化物半导体膜进行脱水化处理或脱氢化处理。
通过上述工序，可以形成晶体管120（参照图2A）。
<晶体管310及晶体管320的制造工序>
接着，参照图4A至4D说明图2B所示的晶体管310及图2C所示的晶体管320的制造工序的示例。
首先，在衬底400上形成用来形成栅电极（包括在与栅电极相同的层中形成的布线）的导电膜，对该导电膜进行加工来形成栅电极401。然后以覆盖栅电极401的方式形成栅极绝缘膜402（参照图4A）。衬底400及栅电极401的详细说明分别可以参考有关衬底200及栅电极214的记载。
栅极绝缘膜402的详细说明可以参考有关栅极绝缘膜212的记载。
接着，在绝缘膜402上形成氧化物半导体膜403（参照图4B）。氧化物半导体膜403的详细说明可以参考有关氧化物半导体膜206的记载。
接着，对氧化物半导体膜403进行加工来形成岛状氧化物半导体膜403a（参照图4C）。氧化物半导体膜403的加工方法的详细说明可以参考有关氧化物半导体膜206的加工方法的记载。
接着，在栅极绝缘膜402及氧化物半导体膜403a上形成用来形成源电极及漏电极（包括在与源电极和漏电极相同的层形成的布线）的导电膜，并且加工该导电膜来形成源电极405a及漏电极405b。然后，以覆盖氧化物半导体膜403a、源电极405a及漏电极405b的方式形成绝缘膜407（参照图4D）。源电极405a及漏电极405b的详细说明可以参考源电极208a及漏电极208b的记载。此外，绝缘膜407的详细说明可以参考有关绝缘膜202的记载。
通过上述工序可以形成晶体管310（参照图4D）。
再者，在图4D中，在绝缘膜407上形成导电膜410。通过这种方式，可以形成图2C所示的晶体管320。导电膜410的详细说明可以参考有关栅电极401的记载。另外，导电膜410用作背栅电极。通过使背栅电极的电位变化，可以使晶体管的阈值电压变化。
另外，在晶体管310及晶体管320的制造工序中，优选在形成氧化物半导体膜之后的任一个工序中进行脱水化处理或脱氢化处理。
〈晶体管330的制造工序〉
下面，对图2D所示的晶体管330的制造工序的示例进行说明。
首先，在衬底400上形成用来形成栅电极（包括在与栅电极相同的层中形成的布线）的导电膜，对该导电膜进行加工来形成栅电极401。然后以覆盖栅电极401的方式形成栅极绝缘膜402。衬底400、栅电极401以及栅极绝缘膜402的详细说明分别可以参考有关衬底200、栅电极214以及栅极绝缘膜212的记载。
接着，在栅极绝缘膜402上形成用来形成源电极及漏电极（包括在与源电极及漏电极相同的层中形成的布线）的导电膜，并且加工该导电膜来形成源电极405a及漏电极405b。源电极405a及漏电极405b的详细说明可以参考有关源电极208a及漏电极208b的记载。
接着，在栅极绝缘膜402、源电极405a及漏电极405b上形成氧化物半导体膜，加工该氧化物半导体膜来形成岛状氧化物半导体膜403a。氧化物半导体膜403a的详细说明可以参照有关氧化物半导体膜206a的记载。
接着，以覆盖氧化物半导体膜403a、源电极405a及漏电极405b的方式形成绝缘膜407。之后，在绝缘膜407上形成绝缘膜409。绝缘膜407及绝缘膜409的详细说明可以参考有关绝缘膜202的记载。例如，可以使用镓氧化物膜形成绝缘膜407，并使用硅氧化物膜形成绝缘膜409。
通过上述工序形成晶体管330（参照图2D）。
另外，在晶体管330的制造工序中，优选在形成氧化物半导体膜之后的任一个工序中进行对氧化物半导体膜的脱水化处理或脱氢化处理。
如上述那样，当形成根据本实施方式的晶体管的氧化物半导体膜时将衬底加热到超过200℃且500℃以下，优选为超过300℃且500℃以下，更优选为350℃以上且450℃以下的温度。通过在这样的温度下形成氧化物半导体膜，可以防止氢、水、羟基、氢化物等杂质混入到氧化物半导体膜中。
通过在氧化物半导体中使成为电子供体的杂质减少到极少的水平，可以使氧化物半导体高纯度化或i型（本征）化。通过将被高纯度化或i型化的氧化物半导体膜用于晶体管的沟道形成区，可以抑制晶体管的电特性变动，因此可以提高晶体管的可靠性。
另外，在被高纯度化或i型化的氧化物半导体中，载流子数量极少（近于零），载流子密度非常小（1×1014/cm3以下，优选为1×1012/cm3以下）。由此，可以使晶体管截止时的泄漏电流（截止电流）极低。
如上所述，可以提供具有稳定的电特性的使用氧化物半导体的半导体装置。因此，可以提供可靠性高的半导体装置。
本实施方式所述的结构、方法等可以与其他实施方式所述的结构、方法等适当地组合。
实施方式2
可以通过使用在实施方式1中例示的晶体管制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或全部形成在形成有像素部的衬底上，可以形成面板上系统（system-on-panel）。
在图5A中，以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005，并且，像素部4002密封在第一衬底4001和第二衬底4006之间。在图5A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外，由柔性印刷电路（FPC，Flexible printed circuit）4018a、4018b向另行形成的信号线驱动电路4003和扫描线驱动电路4004以及像素部4002供应各种信号及电位。
在图5B和5C中，以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图5B和5C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图5B和5C中，由FPC4018向另行形成的信号线驱动电路4003、扫描线驱动电路4004和像素部4002供应各种信号及电位。
图5B和5C各自示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例，但是本发明不局限于该结构。可以另行形成扫描线驱动电路并进行安装，或者可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（玻璃覆晶封装）方法、引线键合方法或者TAB（卷带式自动接合）方法等。图5A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子。图5B是通过COG方法安装信号线驱动电路4003的例子。图5C是通过TAB方法安装信号线驱动电路4003的例子。
此外，显示装置包括密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置在其范畴内还包括以下模块：附接有连接器诸如FPC、TAB胶带或TCP的模块；在TAB胶带或TCP的端部上设置有印刷线路板的模块；通过COG法将IC（集成电路）直接安装在显示元件上的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1中示出的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件在其范畴内包括由电流或电压控制亮度的元件，具体而言，在其范畴内包括无机电致发光（EL）元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒体。
参照图6至图8说明半导体装置的一种方式。图6至图8对应于沿着图5B的线M-N的截面图。
如图6至图8所示，半导体装置包括连接端子电极4015及端子电极4016，并且，连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所包括的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成，并且，端子电极4016由与晶体管4010、晶体管4011的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底4001上的像素部4002、扫描线驱动电路4004包括多个晶体管。在图6至图8中例示出像素部4002所包括的晶体管4010；扫描线驱动电路4004所包括的晶体管4011。
在本实施方式中，作为晶体管4010、晶体管4011，可以应用在实施方式1中描述的晶体管。晶体管4010、晶体管4011的电特性变动被抑制，所以晶体管4010、晶体管4011在电性上是稳定的。因此，可以提供可靠性高的半导体装置，作为图6至图8所示的半导体装置。
设置在像素部4002中的晶体管4010电连接到显示元件，构成显示面板。可以使用各种各样的显示元件作为显示元件，只要可以进行显示即可。
图6示出作为显示元件使用液晶元件的液晶显示装置的实例。在图6中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置用作取向膜的绝缘膜4032、4033。第二电极层4031设置在第二衬底4006一侧，并且，第一电极层4030和第二电极层4031夹着液晶层4008而层叠。注意，在图5B所示的显示装置中，当使用液晶元件作为显示元件时沿线M-N截取的截面对应于图6。
附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层4008的厚度（单元间隙）而设置的。另外，还可以使用球状间隔物。
当使用液晶元件作为显示元件时，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，还可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时紧接在从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性试剂的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应时间短，即为1msec以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性小。另外，由于不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，所以可以减少制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。
此外，液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的特定电阻率的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的泄漏电流等而以能够在预定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。通过使用具有高纯度化的氧化物半导体膜的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器，就足够了。
在本实施方式中采用的使用高纯度化的氧化物半导体膜的晶体管可以降低截止状态下的电流值（截止电流值）。因此，图像信号等的电信号可以长时间保持，并且，还可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以可以发挥抑制耗电量的效果。
此外，因为在本实施方式中使用的具有高纯度化的氧化物半导体膜的晶体管可以得到较高的场效应迁移率，所以可以进行高速驱动。由此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高质量的图像。此外，由于上述晶体管可以在同一个衬底上分别设置在驱动电路部和像素部中，所以可以削减液晶显示装置的零部件数。
液晶显示装置可以采用扭曲向列（TN）模式、平面内转换（IPS）模式、边缘电场转换（FFS）模式、轴对称排列微单元（ASM）模式、光学补偿弯曲（OCB）模式、铁电性液晶（FLC）模式、以及反铁电性液晶（AFLC）模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直配向（VA）模式的透过型液晶显示装置。在此，垂直配向模式是指控制液晶显示面板的液晶分子的排列的方式的一种，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直配向模式，可以举出几个例子，例如可以使用多象限垂直配向（MVA）模式、垂直取向构型（PVA）模式、ASV模式等。此外，也可以使用将像素分成几个区域（子像素），并且使分子在其各自区域中沿不同方向对准的称为多畴化或者多畴设计的方法。
此外，在显示装置中，适当地设置黑底（遮光层）、偏振构件、延迟构件、抗反射构件等的光学构件（光学衬底）等。例如，可以使用偏振衬底以及延迟衬底获得圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
可以采用使用多个发光二极管（LED）作为背光灯的分时显示方式（也称为场序制驱动方式）。通过应用场序制驱动方式，可以不使用滤光片地进行彩色显示。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的颜色因素不局限于RGB（R对应红色，G对应绿色，B对应蓝色）的三种颜色。例如，也可以采用RGBW（W对应白色）、或者对RGB追加黄色、青色、品红色等中的一种以上的颜色。注意，也可以按每个颜色因素的点使其显示区的大小不同。但是，本发明不局限应用于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区别。通常，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包含发光性的有机化合物的层，于是，电流流过。这些载流子（电子及空穴）重新结合，由此发光性的有机化合物被激发。发光性的有机化合物从该激发状态回到基态，由此发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有一种结构，其中发光层夹在介电层之间，并且夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域类型发光。注意，这里将有机EL元件用作发光元件而进行说明。
为了提取从发光元件发射的光，使一对电极中的至少一个为透明即可。在衬底上形成晶体管及发光元件。发光元件可以具有从与衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；从衬底一侧的表面及与衬底相反一侧的表面取出发光的双面发射结构。可以应用上述任一种发射结构的发光元件。
图7示出使用发光元件作为显示元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。发光元件4513的结构不限于图7所示的包括第一电极层4030、电致发光层4511、第二电极层4031的叠层结构。根据从发光元件4513取出的光的方向等，可以适当地改变发光元件4513的结构。注意，在图5B中所示的显示装置中，使用发光元件作为显示元件时沿线M-N截取的截面对应于图7。
分隔壁4510可以使用有机绝缘材料或者无机绝缘材料形成。尤其是，优选使用感光树脂材料形成分隔壁4510，在第一电极层4030上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
电致发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入发光元件4513中，可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005形成的空间中设置有填充材料4514进行密封。如此，为了不暴露于外气，而优选使用气密性高且脱气少的保护薄膜（例如粘合薄膜、紫外线固化树脂薄膜等）、覆盖材料来封装（密封）发光元件。
作为填充材料4514，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂。例如，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）。例如，对于填充材料可以使用氮。
另外，如果需要，则可以在发光元件的发射表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、延迟板（λ/4板，λ/2板）、滤色片等的光学膜。此外，也可以在偏振片、圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是可以利用表面的凹凸来漫射反射光而降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且，具有如下优点：与普通纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
电泳显示装置可以具有各种各样的形式。电泳显示装置包含分散在溶剂或溶质中的多个微胶囊，每个微胶囊包含具有正电荷的第一微粒和具有负电荷的第二微粒。通过对微胶囊施加电场，微胶囊中的微粒彼此移动到相反方向，只显示集合在一侧的微粒的颜色。注意，第一微粒或者第二微粒各自包含染料，并且，当没有电场时不移动。此外，第一微粒的颜色和第二微粒的颜色不同（可以是无色的）。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区，即所谓的介电泳效应（dielectrophoretic effect）的显示装置。
溶剂中分散有上述微囊的溶液被称为电子墨水。该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的微粒来进行彩色显示。
注意，作为微囊中的第一微粒及第二微粒，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些的材料的复合材料即可。
作为电子纸，还可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形微粒配置在作为用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形微粒的方向，以进行显示。
图8示出半导体装置的一种实施方式的有源矩阵型电子纸。图8所示的电子纸是使用旋转球显示方式的显示装置的实例。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有球形微粒4613，各个球形微粒4613包括黑色区4615a、白色区4615b以及该黑色区4615a及白色区4615b的周围的填充有液体的空洞4612。球形微粒4613的周围的空间填充有树脂等填充材料4614。第二电极层4031相当于公共电极（对置电极）。第二电极层4031电连接到公共电位线。
在图6至图8中，作为第一衬底4001、第二衬底4006，除了玻璃衬底以外，还可以使用具有挠性的衬底。例如，可以使用具有透光性的塑料衬底。作为塑料，可以使用纤维增强塑料（FRP）板、聚氟乙烯（PVF）薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
绝缘层4021可以使用无机绝缘材料或者有机绝缘材料来形成。注意，使用丙烯酸树脂、聚酰亚胺、苯并环丁烯树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料形成的绝缘层4021优选地用作平坦化绝缘膜。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、磷硅玻璃（PSG）、硼磷硅玻璃（BPSG）等。可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料而利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（例如喷墨法、丝网印刷或胶版印刷等）、辊涂机、幕式涂布机、刮刀式涂布机等。
显示装置通过透过来自光源或显示元件的光来进行显示。因此，设置在透过光的像素部中的衬底、绝缘膜、导电膜等的薄膜全都对可见光的波长区的光具有透光性。
关于对显示元件施加电压的第一电极层及第二电极层（也称为像素电极层、公共电极层、对置电极层等），根据取出光的方向、设置电极层的位置以及电极层的图案结构可以具有光透射性或光反射性。
第一电极层4030和第二电极层4031可以使用包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（下面，称为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料形成。
第一电极层4030、第二电极层4031可以使用钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等的金属、这些金属的合金或者这些金属的氮化物中的一种或多种来形成。
第一电极层4030、第二电极层4031可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
由于晶体管容易受到静电等的破坏，所以优选设置驱动电路保护用的保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用在实施方式1中例示的晶体管，可以提供可靠性高的半导体装置。另外，不仅可以将实施方式1所例示的晶体管应用于具有上述显示功能的半导体装置，而且还可以将它应用于具有各种功能的半导体装置诸如安装在电源电路上的功率器件、LSI等的半导体集成电路、具有读取对象物的信息的图像传感器功能的半导体装置等。
本实施方式所述的结构、方法等可以与其他实施方式所述的结构、方法等适当地组合。
实施方式3
可将本说明书中公开的半导体装置应用于多种电子设备（包括游戏机）。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机或数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话或移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。对具备在上述实施方式中说明的半导体装置的电子设备的例子进行说明。
图9A示出笔记本个人计算机，包括主体3001、壳体3002、显示部3003以及键盘3004等。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性的笔记本个人计算机。
图9B示出便携式信息终端（PDA），在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外，作为附件，还具备用于操作便携式信息终端的触屏笔3022。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性的便携式信息终端（PDA）。
图9C示出电子书阅读器的一例。例如，电子书阅读器2700包括两个壳体，即壳体2701及壳体2703。壳体2701及壳体2703由轴部2711形成为一体，且电子书2700可以以该轴部2711为轴进行开闭工作。通过采用这种结构，可以进行如纸的书籍那样的工作。
壳体2701组装有显示部2705，而壳体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。在显示部2705及显示部2707显示不同的画面时，例如在右边的显示部（图9C中的显示部2705）中可以显示文章，而在左边的显示部（图9C中的显示部2707）中可以显示图像。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性的电子书阅读器2700。
此外，在图9C中示出壳体2701具备操作部等的例子。例如，在壳体2701中具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，在与壳体的显示部相同的平面上可以设置键盘、定位装置等。另外，也可以采用在壳体的背面或侧面具备外部连接端子（耳机端子、USB端子等）、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
图9D示出移动电话，其包括壳体2800及壳体2801的两个壳体。壳体2801具备显示面板2802、扬声器2803、麦克风2804、定位装置2806、影像拍摄用透镜2807、外部连接端子2808等。此外，壳体2800具备对移动电话进行充电的太阳能电池2810、外部储存槽2811等。另外，在壳体2801内组装有天线。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性的移动电话。
另外，显示面板2802具备触摸屏。在图9D中，使用虚线示出作为映像而被显示出来的多个操作键2805。另外，还安装有用来将由太阳能电池2810输出的电压升压到各电路所需的足够高电压的升压电路。
显示面板2802根据使用方式适当地改变显示的方向。另外，由于在与显示面板2802同一面上设置有影像拍摄用透镜2807，所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话，还可以进行可视通话、录音、播放声音等。再者，滑动壳体2800和壳体2801而可以处于如图9D那样的展开状态和重叠状态，所以可以实现适于携带的小型化的移动电话。
外部连接端子2808可以与AC适配器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机等的数据通讯。另外，通过将记录媒体插入外部储存槽2811中，可以对应于更大量数据的保存及移动。
另外，除了上述功能以外还可以具有红外线通信功能、电视接收功能等。
图9E示出数码摄像机，其包括主体3051、显示部A 3057、取景器3053、操作开关3054、显示部B 3055以及电池3056等。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性的数码摄像机。
图9F示出电视装置的一例。在电视装置9600中，壳体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑壳体9601的结构。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性电视装置9600。
可以通过利用壳体9601所具备的操作开关或另行提供的遥控操作机进行电视装置9600的操作。另外，也可以采用在遥控操作机中设置显示部的结构，该显示部显示从该遥控操作机输出的信息。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器利用有线或无线方式连接到通信网络，从而也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
本实施方式所述的结构、方法等可以与其他实施方式所述的结构、方法等适当地组合。
实施例
在本实施例中说明通过热脱附谱分析法对包含在氧化物半导体中的包含氢原子的物质的脱离进行调查的结果。
热脱附谱分析法是指在高真空中边对样品红外线加热边对所放出的气体分子进行质谱分析来得到在每个温度下来自样品的脱离成分的质量光谱的方法。测量装置的本底真空度为1.33×10-7Pa（10-9Torr），因此可以对极微量成分进行分析。本实施例使用了ESCO公司制造的EMD-WA1000S。
在本实施例中，在玻璃衬底上形成50nm厚的氧化物半导体膜（In-Ga-Zn-O类非单晶膜）。作为氧化物半导体膜的沉积条件，采用衬底温度为室温、200℃、400℃的三个条件。此外，沉积气氛为氩和氧的混合气氛（氧流量比率为33％）。
图10A和10B及图11A和11B是在室温下形成氧化物半导体膜时的结果。图10A是质量数1的物质（H）的强度，图10B是质量数2的物质（H2）的强度，图11A是质量数17的物质（OH）的强度，图11B是质量数18的物质（H2O）的强度。
图12A和12B及图13A和13B是在200℃的温度下形成氧化物半导体膜时的结果。图12A是质量数1的物质（H）的强度，图12B是质量数2的物质（H2）的强度，图13A是质量数17的物质（OH）的强度，图13B是质量数18的物质（H2O）的强度。
图14A和14B及图15A和15B是在400℃的温度下形成氧化物半导体膜时的结果。图14A是质量数1的物质（H）的强度，图14B是质量数2的物质（H2）的强度，图15A是质量数17的物质（OH）的强度，图15B是质量数18的物质（H2O）的强度。
当物质（H）的质量数为1时，图10A所示的在室温下形成的氧化物半导体膜在250℃附近检测出峰值。另外，图12A所示的在200℃下形成的氧化物半导体膜的峰值比在室温下形成的氧化物半导体膜的峰值低。相对于此，图14A所示的在400℃下形成的氧化物半导体膜几乎没检测出峰值。
当物质（H2）的质量数是2时，图10B所示的在室温下形成的氧化物半导体膜、图12B所示的在200℃下形成的氧化物半导体膜以及图14B所示的在400℃下形成的氧化物半导体膜中的任一种都几乎没检测出峰值。
当物质（OH）的质量数是17时，图11A所示的在室温下形成的氧化物半导体膜及图13A所示的在200℃下形成的氧化物半导体膜中的每一个在300℃附近检测出峰值，但是图15A所示的在400℃下形成的氧化物半导体膜几乎没检测出峰值。
当物质（H2O）的质量数是18时，图11B所示的在室温下形成的氧化物半导体膜及图13B所示的在200℃下形成的氧化物半导体膜中的每一个在300℃附近检测出峰值，但图15B所示的在400℃下形成的氧化物半导体膜几乎没有检测出峰值。
下面，对根据图11B、图13B以及图15B所示的热脱附谱分析法的结果算出水分子的个数的结果进行说明。
水分子的个数可以由图11B、图13B以及图15B所示的各TDS谱中的峰值强度的积分值算出。换言之，通过使用各TDS谱的峰值强度的积分值和根据标准样品得到的标准值，可以计算出水分子的脱离量。
例如，氧化物半导体膜中的水分子的脱离量（NH2O）可以从标准样品的TDS谱和氧化物半导体膜的TDS谱使用下述所示的公式（1）算出。
NH2O=NH2/SH2×SH2O+α(公式1)
NH2是将从标准样品脱离了的氢分子（H2）换算成密度获得的值。SH2是标准样品的氢分子（H2）的TDS谱的积分值。换言之，以NH2/SH2为标准样品的标准值。SH2O是氧化物半导体膜中的水分子（H2O）的TDS谱的积分值。α是对TDS谱强度有影响的系数。关于上述公式（1）的详细说明可以参照日本专利申请公开平06-275697号公报。
在本实施例中，通过在图11B、图13B以及图15B所示的各TDS谱中在150℃以上且400℃以下的温度范围算出积分值，并与标准样品进行比较，来算出水分子的个数。注意，使用包含1×1016atoms/cm3的氢原子的硅片，作为标准样品。
当根据上述结果计算在室温、200℃、400℃下形成的氧化物半导体膜的水分子（H2O）的个数时，可知分别是1.06个/nm3、0.31个/nm3、0.05个/nm3（检测下限值以下）。另外，可以认为质量数1的物质（H）、质量数17的物质（OH）所示的测定值受到来自水分子的物质的强烈的影响。因此，在计算上述水分子的个数时，考虑到水分子在检测器中分离而形成的质量数1的物质（H）、质量数17的物质（OH）等的数量。
通过上述结果可知形成In-Ga-Zn-O类非单晶膜时的温度越高，从In-Ga-Zn-O类非单晶膜中脱离的水、OH、H等的杂质越能得到降低。另外，可知在400℃的温度下形成的氧化物半导体膜在沉积时几乎不包含其主要成分以外的杂质，而被高纯度化。
通过将上述那样的被高纯度化的氧化物半导体膜用于晶体管，可以得到电特性稳定的晶体管。
本申请基于在2010年5月21日提交给日本专利局的日本专利申请序列号2010-117373，该申请的全部内容通过引用，包含于此。

Claims (12)

1.一种半导体装置，包括：
晶体管的沟道形成区中的氧化物半导体膜，
其中，根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.5/nm3以下。
2.根据权利要求1所述的半导体装置，其中所述氧化物半导体膜包含In、Ga及Zn中的至少一种。
3.一种半导体装置，包括：
晶体管的沟道形成区中的氧化物半导体膜，
其中，根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.1/nm3以下。
4.根据权利要求3所述的半导体装置，其中所述氧化物半导体膜包含In、Ga、Zn中的至少一种。
5.一种半导体装置的制造方法，包括如下步骤：
通过在高于200℃的温度下利用溅射法形成作为晶体管的沟道形成区的氧化物半导体膜，
其中，根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.5/nm3以下。
6.根据权利要求5所述的半导体装置的制造方法，其中所述氧化物半导体膜包含In、Ga及Zn中的至少一种。
7.根据权利要求5所述的半导体装置的制造方法，其中所述氧化物半导体膜的形成气氛为稀有气体气氛、氧气氛或稀有气体和氧的混合气氛。
8.根据权利要求5所述的半导体装置的制造方法，其中所述晶体管形成在玻璃衬底上。
9.一种半导体装置的制造方法，包括如下步骤：
通过在高于300℃的温度下利用溅射法形成作为晶体管的沟道形成区的氧化物半导体膜，
其中，根据热脱附谱分析法从所述氧化物半导体膜脱离的水分子的数量为0.1/nm3以下。
10.根据权利要求9所述的半导体装置的制造方法，其中所述氧化物半导体膜包含In、Ga及Zn中的至少一种。
11.根据权利要求9所述的半导体装置的制造方法，其中所述氧化物半导体膜的形成气氛为稀有气体气氛、氧气氛或稀有气体和氧的混合气氛。
12.根据权利要求9所述的半导体装置的制造方法，其中所述晶体管形成在玻璃衬底上。
CN201180024131.8A 2010-05-21 2011-05-10 半导体装置及其制造方法 Active CN102893403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610388382.9A CN105957802A (zh) 2010-05-21 2011-05-10 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010117373 2010-05-21
JP2010-117373 2010-05-21
PCT/JP2011/061125 WO2011145538A1 (en) 2010-05-21 2011-05-10 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610388382.9A Division CN105957802A (zh) 2010-05-21 2011-05-10 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102893403A true CN102893403A (zh) 2013-01-23
CN102893403B CN102893403B (zh) 2016-08-03

Family

ID=44971751

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180024131.8A Active CN102893403B (zh) 2010-05-21 2011-05-10 半导体装置及其制造方法
CN201610388382.9A Pending CN105957802A (zh) 2010-05-21 2011-05-10 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610388382.9A Pending CN105957802A (zh) 2010-05-21 2011-05-10 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US9425045B2 (zh)
JP (2) JP2012009842A (zh)
KR (1) KR20130082091A (zh)
CN (2) CN102893403B (zh)
TW (2) TWI605595B (zh)
WO (1) WO2011145538A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659369A (zh) * 2013-10-22 2016-06-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN108738364A (zh) * 2016-02-18 2018-11-02 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581070B (zh) 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
DE112013007498B3 (de) 2012-07-20 2022-05-05 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
WO2015194590A1 (ja) * 2014-06-18 2015-12-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US10062626B2 (en) * 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN109478514A (zh) * 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
CN113249076A (zh) * 2021-05-20 2021-08-13 山东沃赛新材料科技有限公司 一种装配式建筑用低模量改性硅酮密封胶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201012956A (en) * 2008-05-22 2010-04-01 Idemitsu Kosan Co Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
US20100078633A1 (en) * 2007-05-11 2010-04-01 Canon Kabushiki Kaisha Insulated gate type transistor and display device

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002132185A (ja) 2000-10-26 2002-05-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法、それを用いたｔｆｔアレイ、液晶表示装置、ｅｌ表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6864519B2 (en) 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7825021B2 (en) 2004-01-16 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US8251891B2 (en) 2004-05-14 2012-08-28 Nathan Moskowitz Totally wireless electronically embedded action-ended endoscope utilizing differential directional illumination with digitally controlled mirrors and/or prisms
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN101459195B (zh) * 2007-12-10 2011-05-18 财团法人工业技术研究院 电解质晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
CN101350364B (zh) * 2008-09-04 2011-07-20 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102378956B1 (ko) * 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP3236504A1 (en) 2009-06-30 2017-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011132556A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078633A1 (en) * 2007-05-11 2010-04-01 Canon Kabushiki Kaisha Insulated gate type transistor and display device
TW201012956A (en) * 2008-05-22 2010-04-01 Idemitsu Kosan Co Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659369A (zh) * 2013-10-22 2016-06-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10186604B2 (en) 2013-10-22 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN108738364A (zh) * 2016-02-18 2018-11-02 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
CN108738364B (zh) * 2016-02-18 2022-06-28 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
US11404285B2 (en) 2016-02-18 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device
US11842901B2 (en) 2016-02-18 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, display device, and electronic device

Also Published As

Publication number Publication date
TWI538205B (zh) 2016-06-11
US10186603B2 (en) 2019-01-22
JP2012009842A (ja) 2012-01-12
US20110284839A1 (en) 2011-11-24
CN102893403B (zh) 2016-08-03
TW201208075A (en) 2012-02-16
CN105957802A (zh) 2016-09-21
TWI605595B (zh) 2017-11-11
JP2016042584A (ja) 2016-03-31
KR20130082091A (ko) 2013-07-18
WO2011145538A1 (en) 2011-11-24
TW201626574A (zh) 2016-07-16
US9425045B2 (en) 2016-08-23
US20160351693A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6759401B2 (ja) 半導体装置
JP6537680B2 (ja) 半導体装置
CN102906882B (zh) 半导体装置及其制造方法
CN102959713B (zh) 半导体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
CN102906881B (zh) 半导体装置
JP2023178330A (ja) 半導体装置の作製方法
CN102683197B (zh) 半导体装置的制造方法
CN102893403B (zh) 半导体装置及其制造方法
JP5731244B2 (ja) 半導体装置の作製方法
JP2018113459A (ja) 半導体装置
TWI550862B (zh) 半導體裝置
CN102834921A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant