TWI651856B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI651856B
TWI651856B TW105119965A TW105119965A TWI651856B TW I651856 B TWI651856 B TW I651856B TW 105119965 A TW105119965 A TW 105119965A TW 105119965 A TW105119965 A TW 105119965A TW I651856 B TWI651856 B TW I651856B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
oxygen
semiconductor film
Prior art date
Application number
TW105119965A
Other languages
English (en)
Other versions
TW201635553A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201635553A publication Critical patent/TW201635553A/zh
Application granted granted Critical
Publication of TWI651856B publication Critical patent/TWI651856B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的目的之一是提供一種電特性提高的使用氧化物半導體的半導體裝置。一種半導體裝置，包括：包含第13族元素及氧的第一絕緣膜；其一部分與第一絕緣膜接觸的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；與氧化物半導體膜重疊的閘極電極；以及氧化物半導體膜與閘極電極之間的其一部分與氧化物半導體膜接觸的第二絕緣膜。此外，在包含第13族元素及氧的第一絕緣膜中包括其氧含量超過化學計量組成比的區域。

Description

半導體裝置
本發明關於一種半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜，矽類半導體材料是眾所周知的。但是，作為其他材料，氧化物半導體受到注目。
例如，作為用於電晶體的通道形成區的半導體層，公開有使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
但是，當因氧不足等而發生化學計量組成比的偏差或在裝置製造製程中氧化物半導體中混入產生電子給體的氫或水等時，有可能導致其導電率變化。該現象是導致使用氧化物半導體的電晶體等半導體裝置的電特性變動的主要原因。
鑒於上述問題，本發明的目的之一是提供一種電特性提高的使用氧化物半導體的半導體裝置。
在本發明的一個方式中，藉由以接觸於氧化物半導體膜的方式設置包括包含在氧化物半導體膜中的成分元素(例如，第13族元素或氧等)的絕緣膜，可以保持氧化物半導體膜與絕緣膜的介面的良好狀態。更明確而言，例如，可以採用下述那樣的結構。
本發明的一個方式是一種半導體裝置，包括：包含第13族元素及氧的第一絕緣膜；其一部分與第一絕緣膜接觸的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；與氧化物半導體膜重疊的閘極電極；氧化物半導體膜與閘極電極之間的其一部分與氧化物半導體膜接觸的第二絕緣膜。
在上述結構中，在包含第13族元素及氧的第一絕緣膜中包括其氧含量超過化學計量組成比的區域較佳。此外，在上述結構中，在包含第13族元素及氧的第一絕緣膜中包 含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種較佳。
包含第13族元素及氧的第一絕緣膜包含鋁、鎵、氧，並且外觀上的組成式表示為AlxGa2-xO3+α(1<x<2，1>α>0)或AlxGa2-xO3+α(0<x1，1>α>0)。
本發明的其他方式是一種半導體裝置，包括：第一絕緣膜；其一部分與第一絕緣膜接觸的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；與氧化物半導體膜重疊的閘極電極；氧化物半導體膜與閘極電極之間的其一部分與氧化物半導體膜接觸的包含第13族元素及氧的第二絕緣膜。
在上述結構中，在包含第13族元素及氧的第二絕緣膜中包括其氧含量超過化學計量組成比的區域較佳。此外，在上述結構中，在包含第13族元素及氧的第二絕緣膜中包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種較佳。
包含第13族元素及氧的第二絕緣膜包含鋁、鎵、氧，並且外觀上的組成式表示為AlxGa2-xO3+α(1<x<2，1>α>0)或AlxGa2-xO3+α(0<x1，1>α>0)。
本發明的其他方式是一種半導體裝置，包括：包含第13族元素及氧的第一絕緣膜；其一部分與第一絕緣膜接觸的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；與氧化物半導體膜重疊的閘極電極；氧化物半導體膜與閘極電極之間的其一部分與氧化物半導體膜接 觸的包含第13族元素及氧的第二絕緣膜。
在上述結構中，在包含第13族元素及氧的第一絕緣膜以及包含第13族元素及氧的第二絕緣膜中包括其氧含量超過化學計量組成比的區域較佳。此外，在包含第13族元素及氧的第一絕緣膜以及包含第13族元素及氧的第二絕緣膜中包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種較佳。
在上述結構中，較佳的是包含第13族元素及氧的第二絕緣膜與源極電極及汲極電極接觸，且與包含第13族元素及氧的第一絕緣膜接觸地設置。另外，在上述結構中，由包含第13族元素及氧的第一絕緣膜以及包含第13族元素及氧的第二絕緣膜圍繞氧化物半導體膜較佳。
在上述結構中，在氧化物半導體膜中包含In、Ga、Zn、Sn、Al、Mg、Hf及鑭系元素中的至少一種較佳。
在上述結構中，對包含第13族元素及氧的第一絕緣膜以及包含第13族元素及氧的第二絕緣膜進行氧摻雜處理較佳。藉由進行氧摻雜處理，可以在包含第13族元素及氧的第一絕緣膜以及包含第13族元素及氧的第二絕緣膜中形成其氧含量超過化學計量組成比的區域。
這裏，上述“氧摻雜”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊(bulk)中的處理。該術語“塊”是為了明確顯示不僅將氧添加到薄膜表面還將氧添加到薄膜內部的情況的目的而使用。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻 雜”。
另外，也可以對氧化物半導體膜進行上述氧摻雜處理。
另外，使氧化物半導體膜i型化較佳。在此，i型(本質)氧化物半導體是指從氧化物半導體去除n型雜質的氫，在儘量不包含氧化物半導體的主要成分以外的雜質的情況下實現氧化物半導體的高純度化的同時，供應氧而減少氧缺陷(或也稱為氧缺損)的氧化物半導體。被i型化的氧化物半導體膜被充分減少電子給體的氫原子，並被充分減少起因於氧不足的缺陷，所以可以抑制起因於上述情況的介面特性的惡化。
另外，氧化物半導體的高純度化也有抑制電晶體的電特性變動的效果。因此，氧化物半導體的高純度化對提高電晶體的各個特性極有效。
藉由本發明的一個方式可以保持氧化物半導體膜與絕緣膜的介面的良好狀態。因此，可以提供一種電特性提高的半導體裝置。
110‧‧‧電晶體
120‧‧‧電晶體
200‧‧‧基板
202‧‧‧絕緣膜
206‧‧‧氧化物半導體膜
206a‧‧‧氧化物半導體膜
208a‧‧‧源極電極
208b‧‧‧汲極電極
212‧‧‧絕緣膜
214‧‧‧閘極電極
310‧‧‧電晶體
320‧‧‧電晶體
330‧‧‧電晶體
400‧‧‧基板
402‧‧‧閘極電極
404‧‧‧絕緣膜
406‧‧‧氧化物半導體膜
406a‧‧‧氧化物半導體膜
408a‧‧‧源極電極
408b‧‧‧汲極電極
410‧‧‧絕緣膜
412‧‧‧導電層
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸屏筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4018a‧‧‧FPC
4018b‧‧‧FPC
4019‧‧‧各向異性導電膜
4021‧‧‧絕緣層
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形微粒
4614‧‧‧填充材料
4615a‧‧‧黑色區
4615b‧‧‧白色區
9600‧‧‧電視裝置
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至1C是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A至2D是示出半導體裝置的圖；圖3A至3E是示出半導體裝置的製造製程的一個例子 的圖；圖4A至4D是示出半導體裝置的製造製程的一個例子的圖；圖5A至5D是示出半導體裝置的製造製程的一個例子的圖；圖6A至6C是說明半導體裝置的一個方式的圖；圖7是說明半導體裝置的一個方式的圖；圖8是說明半導體裝置的一個方式的圖；圖9是說明半導體裝置的一個方式的圖；圖10A至10F是示出電子設備的圖；圖11A、11B1、11B2是說明AC濺射法的放電狀態的圖；圖12是示出利用SIMS測量獲取的氫及氧的離子強度的圖；圖13是示出利用SIMS測量獲取的氫及氧的離子強度的圖。
下面，關於本發明的實施方式參照圖式給予詳細的說明。但是，本發明不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
注意，為方便起見，附加了第一、第二等序數詞，但 其並不表示製程順序或疊層順序。此外，在本說明書中其不表示用來特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖5D說明半導體裝置及半導體裝置的製造方法的一個方式。
<半導體裝置的結構例>
作為根據本發明的一個方式的半導體裝置的例子，圖1A至1C示出電晶體110的平面圖及剖面圖。在此，圖1A是平面圖，圖1B及1C分別是根據圖1A中的A-B剖面及C-D剖面的剖面圖。注意，在圖1A中，為了避免變得複雜，省略電晶體110的構成要素的一部分(例如，絕緣膜212等)。
圖1A至1C所示的電晶體110在基板200上包括：絕緣膜202；氧化物半導體膜206a；源極電極208a；汲極電極208b；絕緣膜212；以及閘極電極214。在圖1A至1C所示的電晶體110中，氧化物半導體膜206a與絕緣膜202及絕緣膜212接觸地設置。
在此，氧化物半導體膜206a藉由被充分地去除氫或水等雜質，或者被供給充分的氧，而被高純度化較佳。明確地說，例如氧化物半導體膜206a的氫濃度為5×1019atoms/cm3以下，氫濃度為5×1018atoms/cm3以下較佳，氫濃度為5×1017atoms/cm3以下更佳。另外，上述氧化物半導體膜206a中的氫濃度是藉由二次離子質譜測定技術 (SIMS：Secondary Ion Mass Spectroscopy)來測量的。如此，在氫濃度被充分降低而被高純度化，並藉由被供應充分的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體膜206a中，載子濃度為低於1×1012/cm3，載子濃度為低於1×1011/cm3較佳，載子濃度為低於1.45×1010/cm3更佳。例如，室溫(25℃)下的截止電流(在此，單位通道寬度(1μm)的值)為100zA(1zA(仄普托安培：zeptoampere)等於1×10-21A)以下，截止電流為10zA以下較佳。像這樣，藉由使用被i型化的氧化物半導體，可以得到良好的電特性的電晶體。
絕緣膜202用作電晶體110的基底膜。絕緣膜202例如使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的矽類材料形成。此外，絕緣膜202也可以使用包含第13族元素及氧的材料形成。作為包含第13族元素及氧的材料，例如有包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種的材料等。在此，氧化鋁鎵是指鋁含量(atomic%)多於鎵含量(atomic%)，而氧化鎵鋁是指鎵含量(atomic%)多於鋁含量(atomic%)。絕緣膜202可以使用上述材料以單層結構或疊層結構形成。
例如，在以單層設置絕緣膜202時，使用包含第13族元素及氧的材料較佳，在以疊層設置絕緣膜202時，在由矽類材料構成的膜上設置由包含第13族元素及氧的材料構成的膜較佳。由此，可以使包含第13族元素及氧的膜(絕緣膜)與氧化物半導體膜206a接觸地設置。
在很多情況下，作為用於氧化物半導體膜206a的氧化物半導體材料有包含第13族元素的材料。由此，在使包含第13族元素及氧的膜(絕緣膜202)與氧化物半導體膜206a接觸地設置時，可以保持與氧化物半導體膜的介面的良好狀態。這是因為包含第13族元素及氧的材料與氧化物半導體材料的搭配好的緣故。
例如，在形成含鎵的氧化物半導體膜時，藉由將含氧化鎵的材料用於絕緣膜202，可以保持氧化物半導體膜與絕緣膜202的良好的介面特性。例如，藉由使氧化物半導體膜與包含氧化鎵的絕緣膜接觸地設置，可以減少氧化物半導體膜與絕緣膜的介面中的氫的聚積。另外，在將與氧化物半導體的成分元素同一族的元素用於絕緣膜202時，可以得到上述同樣的效果。換言之，使用包含氧化鋁等的材料形成絕緣膜202也有效。另外，由於氧化鋁有不容易透過水的特性，所以從防止水侵入到氧化物半導體膜的觀點來看使用該材料也是較佳的。
此外，可以認為：由於氧化物半導體膜的離子鍵性強，矽類氧化物膜的共價鍵性強，所以這些膜彼此接觸，使得氫容易被共價鍵性強的矽類氧化物膜聚積。針對於此，可以認為：包含第13族元素及氧的膜由於有與氧化物半導體膜相同的離子鍵性，所以接觸這些膜也不容易氫被聚積。
另外，包含在絕緣膜202中的第13族元素也可以是兩種以上。例如，也可以將上述包含鎵和鋁的氧化鋁鎵(或 者氧化鎵鋁)等材料用於絕緣膜202。在此情況下，由於可以得到含鎵的效果與含鋁的效果，所以是較佳的。例如，藉由使氧化物半導體膜與氧化鋁鎵接觸地設置，可以防止水侵入到氧化物半導體膜，並可以充分減少氧化物半導體膜與絕緣膜的介面中的聚積。
另外，絕緣膜202包括其氧含量超過化學計量組成比的區域較佳。由此，可以將氧供應到氧化物半導體膜，並減少在氧化物半導體膜中或在氧化物半導體膜與絕緣膜202的介面的氧缺陷。
另外，在使用沒有氧缺陷的氧化物半導體時，只要在絕緣膜202中包含與化學計量組成比一致的氧即可，但是為了確保抑制電晶體的臨界值電壓的變動等的可靠性，考慮到在氧化物半導體層中有可能產生氧缺陷，使絕緣膜202的氧含量超過化學計量組成比較佳。
絕緣膜212用作電晶體110的閘極絕緣膜。絕緣膜212例如使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的材料形成。此外，絕緣膜212也可以使用包含第13族元素及氧的材料形成。作為包含第13族元素及氧的材料，例如有包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種的材料等。在此，氧化鋁鎵是指鋁含量(atomic%)多於鎵含量(atomic%)，而氧化鎵鋁是指鎵含量(atomic%)多於鋁含量(atomic%)。此外，可以使用如氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁 酸鉿(HfAlxOy(x>0、y>0))等的高介電常數材料作為絕緣膜212。絕緣膜212可以使用上述材料以單層結構或疊層結構形成。
另外，在很多情況下，作為氧化物半導體材料有包含第13族元素的材料。由此，在使用包含第13族元素及氧的材料形成與氧化物半導體膜接觸的絕緣膜212時，可以保持與氧化物半導體膜的介面的良好狀態。這是因為包含第13族元素及氧的材料與氧化物半導體材料的搭配好的緣故。
例如，在形成含鎵的氧化物半導體膜時，藉由將含氧化鎵的材料用於絕緣膜212，可以保持氧化物半導體膜與閘極絕緣膜的良好的介面特性。另外，在將與氧化物半導體的成分元素同一族的元素用於絕緣膜212時，可以得到上述同樣的效果。換言之，使用包含氧化鋁等的材料形成絕緣膜212也有效。另外，由於氧化鋁有不容易透過水的特性，所以從防止水侵入到氧化物半導體膜的觀點來看使用該材料也是較佳的。
另外，包含在絕緣膜212中的第13族元素也可以是兩種以上。例如，也可以將上述包含鎵和鋁的氧化鋁鎵(或者氧化鎵鋁)等材料用於絕緣膜212。在此情況下，由於可以都得到含鎵的效果與含鋁的效果，所以是較佳的。
另外，絕緣膜212包括其氧含量超過化學計量組成比的區域較佳。由此，可以將氧供應到氧化物半導體膜，並減少在氧化物半導體膜中或在氧化物半導體膜與絕緣膜 212的介面的氧缺陷。
另外，在使用沒有氧缺陷的氧化物半導體時，只要在絕緣膜212中包含與化學計量組成一致的氧即可，但是為了由抑制電晶體的臨界值電壓的變動等而確保可靠性，考慮到在氧化物半導體層中有可能產生氧缺陷，使絕緣膜212的氧含量超過化學計量組成較佳。
下面，圖2A至2D示出具有與電晶體110不同的結構的電晶體的剖面結構。圖2A示出頂閘型電晶體，而圖2B至2D示出底閘型電晶體作為根據本發明的一個方式的電晶體。
圖2A所示的電晶體120在基板200上包括：絕緣膜202；氧化物半導體膜206a；源極電極208a；汲極電極208b；絕緣膜212；以及閘極電極214，這是圖2A所示的電晶體120與電晶體110的共同之處。電晶體120和電晶體110不同之處在於氧化物半導體膜206a與源極電極208a及汲極電極208b連接的位置。也就是說，在電晶體120中，氧化物半導體膜206a具有在其下部與源極電極208a及汲極電極208b接觸的結構。
圖2B所示的電晶體310是底閘型電晶體，在基板400上包括：閘極電極402；絕緣膜404；氧化物半導體膜406a；源極電極408a；汲極電極408b；以及絕緣膜410。絕緣膜404用作閘極絕緣膜，並且絕緣膜410用作鈍化膜。此外，絕緣膜404相當於圖1A至1C中的電晶體110的絕緣膜212。換言之，絕緣膜404用作閘極絕緣膜。
圖2C所示的電晶體320具有在電晶體310的結構中在絕緣膜410上且與氧化物半導體膜406a的通道形成區重疊的區域設置有導電層412的結構。其他構成要素與圖2B同樣。另外，導電層412用作背閘極電極。由此，電晶體320也可以被稱為頂閘型電晶體或雙閘型電晶體。以由導電層412和閘極電極402夾有氧化物半導體膜406a的通道形成區的方式設置導電層412。藉由使背閘極電極的電位變化，可以使電晶體的臨界值電壓變化。
圖2D所示的電晶體330在基板400上包括：閘極電極402；絕緣膜404；氧化物半導體膜406a；源極電極408a；汲極電極408b；以及絕緣膜410，這是圖2D所示的電晶體330與圖2B所示的電晶體310共同之處。圖2B所示的電晶體310和圖2D所示的電晶體330不同之處在於氧化物半導體膜406a與源極電極408a及汲極電極408b連接的位置。也就是說，在電晶體330中，氧化物半導體膜406a具有在其下部與源極電極408a及汲極電極408b接觸的結構。
<電晶體的製造製程的例子>
下面，參照圖3A至圖5D說明電晶體的製造製程的例子。
<電晶體110的製造製程>
參照圖3A至3E說明圖1A至1C所示的電晶體110的製造製程的一例。
首先，在基板200上形成絕緣膜202(參照圖3A)。
儘管對基板200的材質沒有很大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板200，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板200。
此外，作為基板200，也可以使用撓性基板。在撓性基板上設置電晶體時，例如可以在撓性基板上直接製造電晶體。
絕緣膜202用作電晶體110的基底膜。絕緣膜202例如使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的矽類材料形成。此外，絕緣膜202也可以使用包含第13族元素及氧的材料形成。作為包含第13族元素及氧的材料，例如有包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種的材料等。絕緣膜202可以使用上述材料以單層結構或疊層結構形成。
例如，在以單層設置絕緣膜202時，使用包含第13族元素及氧的材料較佳，在以疊層設置絕緣膜202時，在由矽類材料構成的膜上設置由包含第13族元素及氧的材料構成的膜較佳。
此外，在作為絕緣膜202使用上述包含第13族元素(及氧)的材料時，可以包含多種第13族元素。另外，除 了第13族元素以外，還可以包含釔等的第3族元素、鉿等的第4族元素、矽等的第14族元素、氮等的氫以外的雜質元素。像這樣，在將上述元素添加到絕緣膜時，可以由上述元素的添加量控制絕緣膜的能隙。
另外，在很多情況下，作為用於氧化物半導體層的氧化物半導體材料有包含第13族元素的材料。由此，在使由包含第13族元素及氧的材料構成的膜(絕緣膜202)與氧化物半導體膜206a接觸地形成時，可以保持與氧化物半導體膜的介面的良好狀態。這是因為包含第13族元素及氧的材料與氧化物半導體材料的搭配好的緣故。
絕緣膜202使用不混入氫、水等雜質的方法形成較佳。當絕緣膜202包含氫、水等雜質時，有如下憂慮：因氫、水等雜質侵入到後面形成的氧化物半導體膜或氫、水等雜質抽出氧化物半導體膜中的氧而發生氧化物半導體膜的背通道的低電阻化(n型化)，而形成寄生通道。因此，絕緣膜202以儘量不包含氫、水等雜質的方式製造較佳。例如，藉由濺射法形成絕緣膜202較佳。作為當形成絕緣膜202時使用的濺射氣體，使用去除了氫、水等雜質的高純度氣體較佳。
在形成絕緣膜202時，利用精製器使引入到濺射裝置的沉積室的濺射氣體高純度化。明確而言，使用如下氣體較佳：氮氣體、氧氣體、氬氣體的各個氣體的露點為-93℃以下，H2O的含量為52.8ppb以下，氫含量為5ppb以下。這是因為若在濺射氣體中含有微量的水分或氫，則在沉積 絕緣膜的過程中在膜中進入大量的氫或水分的緣故。另外，在後面形成氧化物半導體膜時，也同樣需要使濺射氣體高純度化。
作為濺射法，可以使用利用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法或AC濺射法等。
在此，參照圖11A、11B1、11B2說明使用AC放電的濺射法。在AC放電中，相鄰的靶材反復具有陰極電位和陽極電位。在圖11A所示的期間A中，如圖11B1所示那樣靶材301用作陰極，並且靶材302用作陽極。此外，在圖11A所示的期間B中，如圖11B2所示那樣靶材301用作陽極，並且靶材302用作陰極。期間A和期間B合在一起為20μsec至50μsec，在一定週期反復期間A和期間B。像這樣，藉由互換相鄰地配置的兩個靶材的陰極和陽極，可以使放電穩定。其結果是，由於在使用大面積的基板時也可以實現均勻的放電，可以對於大面積的基板得到均勻的膜特性。此外，由於可以使用大面積的基板，所以可以提高產量。
例如，藉由在AC濺射法中將氧化鋁用於靶材301，並將氧化鎵用於靶材302，可以形成氧化鎵鋁膜或氧化鋁鎵膜。此外，藉由將氧化鋁鎵靶材用於靶材301及靶材302，可以同樣地形成氧化鋁鎵膜。
作為靶材，也可以使用添加有鋁微粒的氧化鎵靶材。藉由使用添加有鋁元素的氧化鎵靶材，可以提高靶材的導 電性，因此可以容易進行濺射時的放電。藉由使用這樣的靶材，可以製造適合大量生產的包含與氧化物半導體膜同一族的元素的氧化物絕緣膜。
接著，對絕緣膜202進行氧摻雜處理較佳。氧摻雜是指將氧添加到塊。另外，該術語“塊”是為了明確顯示不僅將氧添加到薄膜表面還將氧添加到薄膜內部的情況的目的而使用。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
藉由對絕緣膜202進行氧摻雜處理，在絕緣膜202中形成其氧含量超過化學計量組成比的區域。藉由具有這樣的區域，可以將氧供應到氧化物半導體膜，從而可以減少氧化物半導體膜中的氧缺陷。
另外，在使用沒有氧缺陷的氧化物半導體時，只要在絕緣膜202中包含與化學計量組成一致的氧即可，但是為了由抑制電晶體的臨界值電壓的變動等而確保可靠性，考慮到在氧化物半導體層中有可能產生氧缺陷，使絕緣膜202的氧含量超過化學計量組成比較佳。
在作為絕緣膜202使用氧化鎵膜時，藉由進行氧摻雜處理，可以獲得Ga2O3+α(1>α>0)。α可以為0.04以上且0.09以下。或者，在作為絕緣膜202使用氧化鋁膜時，藉由進行氧摻雜處理，可以獲得Al2O3+α(1>α>0)。或者，在作為絕緣膜202使用氧化鋁鎵膜時，藉由進行氧摻雜處理，可以獲得AlxGa2-xO3+α(1<x<2，1>α>0)。或者，在作為絕緣膜202使用氧化鎵鋁膜時，藉由進行氧摻雜處 理，可以獲得AlxGa2-xO3+α(0<x1，1>α>0)。
接著，在絕緣膜202上形成氧化物半導體膜206(參照圖3B)。
作為用於氧化物半導體膜206的材料，可以使用如下材料：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料、In-Hf-Zn-O類材料、In-La-Zn-O類材料、In-Ce-Zn-O類材料、In-Pr-Zn-O類材料、In-Nd-Zn-O類材料、In-Pm-Zn-O類材料、In-Sm-Zn-O類材料、In-Eu-Zn-O類材料、In-Gd-Zn-O類材料、In-Tb-Zn-O類材料、In-Dy-Zn-O類材料、In-Ho-Zn-O類材料、In-Er-Zn-O類材料、In-Tm-Zn-O類材料、In-Yb-Zn-O類材料、In-Lu-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；以及In-O類材料、Sn-O類材料、Zn-O類材料等。另外，也可以使上述材料包含SiO2。這裏，例如，In-Ga-Zn-O類材料是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，對其化學計量比沒有特別的限制。另外，也可以包含In、Ga、Zn以外的元素。
此外，氧化物半導體膜206可以為使用由化學式InMO3(ZnO)m(m>0)表示的材料的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如， 作為M，可以採用Ga、Ga及Al、Ga及Mn、Ga及Co等。
另外，氧化物半導體膜206的厚度為3nm以上且30nm以下較佳。這是因為若使氧化物半導體膜206的厚度過厚(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的擔憂。
藉由氫、水、具有羥基的化合物等雜質不容易混入的方法製造氧化物半導體膜206較佳。例如，可以藉由濺射法等製造氧化物半導體膜206。
在作為氧化物半導體使用In-Ga-Zn-O類材料時，所使用的靶材的組成比可以為In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]。另外，靶材的材料及組成不侷限於上述記載。例如也可以使用In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的組成比的靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，所使用的靶材的組成比的原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，原子數比為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)較佳，原子數比為In：Zn=1.5：1至15：1(換算為莫耳數比則為In2O3：ZnO=3：4至15：2)更佳。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，是Z>1.5X+Y。
靶材的相對密度為90%以上且100%以下，相對密度為95%以上且99.9%以下較佳。這是因為：藉由使用高相對密度的靶材，所形成的氧化物半導體膜206可以成為緻密 的膜。
作為成膜時的氣圍，採用稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下等，即可。此外，為了防止氫、水、等雜質混入氧化物半導體膜206，採用使用充分去除了氫、水等雜質的高純度氣體的氣圍較佳。
在本實施方式中，藉由使用In-Ga-Zn-O類靶材的濺射法形成氧化物半導體膜206。
首先，將基板200放置在被保持為減壓狀態的沉積室內，並對基板進行加熱以使基板溫度為超過200℃且500℃以下，基板溫度為超過300℃且500℃以下較佳，基板溫度為350℃以上且450℃以下更佳。
接著，一邊去除沉積室中的殘留水分，一邊引入充分去除了氫、水等雜質的高純度氣體，並使用上述In-Ga-Zn-O類靶材來在絕緣膜202上形成氧化物半導體膜206。為了去除沉積室中的殘留水分，作為排氣單元，使用低溫泵、離子泵、鈦昇華泵等的吸附型的真空泵較佳。另外，作為排氣單元，也可以使用配置有冷阱的渦輪泵。由於利用低溫泵進行了排氣的沉積室中，例如氫、水等雜質(還包括包含碳原子的化合物更佳)等被去除，因此可以降低在該沉積室中形成的氧化物半導體膜206所含有的氫、水等雜質濃度。
當成膜中的基板溫度是低溫(例如，100℃以下)時，由於氫、水等雜質有可能混入到氧化物半導體膜206 中，所以將基板200加熱到上述溫度較佳。藉由將基板200加熱到上述溫度而形成氧化物半導體膜206，由於基板溫度為高溫，所以氫結合被熱切斷而不容易被引入到氧化物半導體膜206中。從而，藉由在將基板200加熱到上述溫度的狀態下形成氧化物半導體膜206，可以充分降低包含在氧化物半導體膜206中的氫、水等雜質濃度。此外，可以減少因濺射而產生的損傷。
另外，作為測量包含在氧化物半導體膜206中的水的方法，可舉出熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)。例如，藉由將溫度從室溫上升到400℃左右，在200℃到300℃左右可以觀察到包含在氧化物半導體膜中的水、氫、具有羥基的化合物等的脫離。
作為成膜條件的一個例子，採用如下條件：基板與靶材之間的距離是60mm；壓力是0.4Pa；直流(DC)電源是0.5kW；基板溫度是400℃；成膜氣圍是氧(氧流量比率100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是較佳的。
另外，較佳的是，在藉由濺射法形成氧化物半導體膜206之前，進行引入氬氣體產生電漿的反濺射，來去除附著於絕緣膜202的表面上的粉狀物質(也稱為微粒、塵屑)。反濺射是指如下一種方法，其中對基板施加電壓來在基板附近形成電漿，而對基板一側的表面進行改性。此外，也可以使用氮、氦、氧等的氣體代替氬。
接著，對氧化物半導體膜206進行加工來形成島狀氧化物半導體膜206a(參照圖3C)。
藉由在氧化物半導體膜206上形成所希望的形狀的掩模之後，對該氧化物半導體膜206進行蝕刻，可以加工氧化物半導體膜206。可以藉由光刻製程等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。另外，作為氧化物半導體膜206的蝕刻，可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。
然後，也可以對氧化物半導體膜206a進行熱處理(第一熱處理)。藉由進行熱處理，可以進一步去除包含在氧化物半導體膜206a中的氫、水等雜質而改善氧化物半導體膜206a的結構，而降低能隙中的缺陷能階。
在惰性氣體氣圍下，熱處理的溫度為250℃以上且700℃以下，溫度為450℃以上且600℃以下或者低於基板的應變點較佳。作為惰性氣體氣圍，應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含氫、水等雜質的氣圍較佳。例如，將引入到熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上較佳，設定為7N(99.99999%)以上較佳(即，雜質濃度為1ppm以下，雜質濃度為0.1ppm以下較佳)。
作為熱處理，例如，可以將被處理物引入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在該期間，不使氧化物半導體膜206a接觸大氣，而避免氫、水等雜質的混入。
由於上述熱處理具有去除氫、水等雜質的效果，所以也可以將該熱處理稱為脫水化處理、脫氫化處理等。例如，也可以在形成氧化物半導體膜206之後等的時序進行該熱處理。另外，這種脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，進行對氧化物半導體膜206a供應氧的處理較佳(也稱為氧摻雜處理等)。作為供應氧的處理，有在氧氣分下的熱處理(第二熱處理)或利用氧電漿處理等。另外，也可以將利用電場加速的氧離子照射來添加氧。
注意，為了進行更佳的氧的添加，也可以將電偏壓施加到基板。
藉由對氧化物半導體膜206a進行氧摻雜處理，可以使在氧化物半導體膜206a中或氧化物半導體膜206a的介面附近，或者氧化物半導體膜206a中及氧化物半導體膜206a的介面附近的兩個含有氧。在此情況下，氧的含量為超過氧化物半導體膜206a的化學計量組成比的程度較佳。
另外，在進行氧摻雜處理之後，也可以對氧化物半導體膜206a進行熱處理。該熱處理的溫度為250℃以上且700℃以下，溫度為400℃以上且600℃以下或者低於基板的應變點較佳。
藉由該熱處理，可以從氧化物半導體膜去除因氧與氧化物半導體材料的反應而產生的水、具有羥基(OH)的化合物等。此外，在上述氧摻雜處理中，也可以利用該熱處理去除混入到氧化物半導體膜206a等的氫等。在水、氫 等被充分降低的氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，水分量為1ppm以下較佳，水分量為10ppb以下的空氣更佳)、稀有氣體(氬、氦等)等氣圍下進行熱處理。在含氧的氣圍下進行較佳。此外，引入到熱處理裝置的氮、氧或稀有氣體的純度為6N(99.9999%)以上較佳(即，將雜質濃度設定為1ppm以下)，純度為7N(99.99999%)以上更佳(即，將雜質濃度設定為0.1ppm以下)。
注意，氧摻雜處理的時序不侷限於上述時序。但是，在以脫水化等為目的的熱處理以後進行氧摻雜處理較佳。
如上那樣，藉由應用以脫水化等為目的的熱處理和氧摻雜處理或以加氧化為目的的熱處理，可以以儘量不包含其主要成分以外的元素(雜質元素)的方式使氧化物半導體膜206a實現高純度化。被高純度化的氧化物半導體膜206a中的源自施體的載子極少。
接著，在絕緣膜202及氧化物半導體膜206a上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極208a及汲極電極208b(參照圖3D)。注意，電晶體的通道長度L取決於在此形成的源極電極208a的端部與汲極電極208b的端部之間的距離。
作為用於源極電極208a及汲極電極208b的導電膜，例如可以使用包含選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元 素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。源極電極208a及汲極電極208b可以為單層結構或疊層結構。另外，還可以採用在鋁、銅等的金屬膜的下側和上側中的一方或兩者層疊鈦、鉬、鎢等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。
此外，也可以使用導電金屬氧化物形成用於源極電極208a及汲極電極208b的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
可以在導電膜上形成所希望的形狀的掩模之後對該導電膜進行蝕刻來進行導電膜的加工。上述掩模可以使用抗蝕劑掩模等。對於形成該抗蝕劑掩模時的曝光，使用紫外線、KrF雷射、ArF雷射等較佳。
另外，當進行通道長度L短於25nm的曝光時，例如使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)進行形成抗蝕劑掩模時的曝光較佳。使用極紫外線的曝光的解析度高且其聚焦深度也大。因此，可以使在後面形成的電晶體的通道長度L微細化，而可以提高電路的工作速度。
此外，也可以使用所謂的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模 成為具有多種厚度的形狀，且藉由進行灰化可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。即，可以實現製程的簡化。
另外，當進行導電膜的蝕刻時，氧化物半導體膜206a的一部分有時被蝕刻而成為具有槽部(凹部)的氧化物半導體膜206a。
然後，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，來去除附著到露出的氧化物半導體膜206a的表面的氫、水等雜質。
接著，以覆蓋源極電極208a及汲極電極208b，且與氧化物半導體膜206a的一部分接觸的方式形成絕緣膜212。然後，形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極214(參照圖3E)。
絕緣膜212用作電晶體110的閘極絕緣膜。絕緣膜212例如使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等的矽類材料形成。此外，絕緣膜212也可以使用包含第13族元素及氧的材料形成。作為包含第13族元素及氧的材料，例如有包含氧化鎵、氧化鋁、氧化鋁鎵及氧化鎵鋁中的一種或多種的材料等。此外，可以使用如氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的鋁酸鉿(HfAlxOy(x>0、y>0))等的高介電常數材料作為絕緣 膜212。絕緣膜212可以使用上述材料以單層結構或疊層結構形成。
絕緣膜212使用不混入氫、水等雜質的方法形成較佳。當絕緣膜212包含氫、水等雜質時，有如下憂慮：因氫、水等雜質侵入到後面形成的氧化物半導體膜或氫、水等雜質抽出氧化物半導體膜中的氧而發生氧化物半導體膜的背通道的低電阻化(n型化)，而形成寄生通道。因此，絕緣膜212儘量以不包含氫、水等雜質的方式製造較佳。例如，藉由濺射法形成絕緣膜212較佳，作為當形成絕緣膜212時使用的濺射氣體，使用去除了氫、水等雜質的高純度氣體較佳。
此外，使由包含第13族元素及氧的材料構成的膜與氧化物半導體膜206a接觸地形成較佳。例如，在以單層設置絕緣膜212時，使用包含第13族元素及氧的材料較佳，在以疊層設置絕緣膜212時，在由包含第13族元素及氧的材料構成的膜上形成由矽類材料構成的膜或由高介電常數的材料構成的膜較佳。
另外，在很多情況下，作為用於氧化物半導體層的氧化物半導體材料有包含第13族元素的材料。由此，在使氧化物半導體膜與由包含第13族元素及氧的材料構成的膜(絕緣膜212)接觸地形成時，可以保持與氧化物半導體膜的介面的良好狀態。這是因為包含第13族元素及氧的材料與氧化物半導體材料的搭配好的緣故。
接著，對絕緣膜212進行氧摻雜處理較佳。“氧摻 雜”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊中的處理。另外，該術語“塊”是為了明確顯示不僅將氧添加到薄膜表面還將氧添加到薄膜內部的情況的目的而使用。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
藉由對絕緣膜212進行氧摻雜處理，在絕緣膜212中形成其氧含量超過化學計量組成比的區域。藉由具有這樣的區域，可以將氧供應到氧化物半導體膜，從而可以減少氧化物半導體膜中的氧缺陷。
另外，在使用沒有氧缺陷的氧化物半導體時，只要在絕緣膜212中包含與化學計量組成一致的氧即可，但是為了由抑制電晶體的臨界值電壓的變動等而確保可靠性，考慮到在氧化物半導體層中有可能產生氧缺陷，使絕緣膜212的氧含量超過化學計量組成比較佳。
作為用於閘極電極214的導電膜，例如可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、釹、鈧中的元素的金屬膜或以上述元素為主要成分的合金材料等。閘極電極214也可以為單層結構或疊層結構。
可以在導電膜上形成所希望的形狀的掩模之後對該導電膜進行蝕刻來進行導電膜的加工。上述掩模可以使用抗蝕劑掩模等。
藉由上述製程，可以製造電晶體110(參照圖3E)。
<電晶體120的製造製程>
接著，參照圖4A至4D說明圖2A所示的電晶體120的製造製程的一例。注意，電晶體120的製造製程的很多部分與電晶體110相同。因此，以下，省略重複部分的說明，而詳細說明不同的部分。
首先，在基板200上形成絕緣膜202。絕緣膜202用作基底膜。詳細說明與電晶體110中的絕緣膜202同樣。
接著，在絕緣膜202上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成源極電極208a及汲極電極208b(參照圖4A)。
接著，在絕緣膜202上形成與源極電極208a及汲極電極208b連接的氧化物半導體膜206(參照圖4B)。然後對該氧化物半導體膜206進行加工來形成島狀氧化物半導體膜206a(參照圖4C)。
在形成氧化物半導體膜206或形成島狀氧化物半導體膜206a之後，進行熱處理(脫水化處理、脫氫化處理)較佳。另外，對氧化物半導體膜206或島狀氧化物半導體膜206a進行氧摻雜處理較佳。氧摻雜處理的詳細說明與電晶體110的處理同樣。
接著，以覆蓋源極電極208a及汲極電極208b，且與氧化物半導體膜206a的一部分接觸的方式形成絕緣膜212。然後，形成閘極電極214(參照圖4D)。絕緣膜212及閘極電極214的詳細說明可以參考有關電晶體110的製造製程的記載。
藉由上述製程，可以製造電晶體120(參照圖4D)。
<電晶體310及電晶體320的製造製程>
接著，參照圖5A至5D說明圖2B所示的電晶體310及圖2C所示的電晶體320的製造製程的一例。
首先，在基板400上形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極402。然後以覆蓋閘極電極402的方式形成絕緣膜404(參照圖5A)。基板400及閘極電極402的詳細說明分別可以參考有關基板200及閘極電極214的記載。此外，絕緣膜404的詳細說明可以參考有關絕緣膜212的記載。絕緣膜404用作閘極絕緣膜。
接著，在絕緣膜404上形成氧化物半導體膜406(參照圖5B)。氧化物半導體膜406的詳細說明可以參考有關氧化物半導體膜206的記載。
接著，對氧化物半導體膜406進行加工來形成島狀氧化物半導體膜406a(參照圖5C)。氧化物半導體膜406的加工方法的詳細說明可以參考有關氧化物半導體膜206的加工方法的記載。
接著，在絕緣膜404及氧化物半導體膜406a上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且加工該導電膜來形成源極電極408a及汲極電極408b。然後，以覆蓋氧化物半導體膜406a、源極電極408a及汲極電極408b的方式形成絕緣膜410(參照 圖5D)。源極電極408a及汲極電極408b的詳細說明可以參考源極電極208a及汲極電極208b的記載。
在此，絕緣膜410用作保護膜。材料及製造方法等的詳細說明可以參考有關用作基底膜的絕緣膜202的記載。
藉由上述製程製造形成電晶體310(參照圖5D)。
再者，在圖5D中藉由在絕緣膜410上形成導電層412，可以形成圖2C所示的電晶體320。導電層412用作背閘極電極。由此，導電層412的詳細說明可以參考有關閘極電極402的記載。另外，藉由使背閘極電極的電位變化，可以使電晶體的臨界值電壓變化。
另外，在電晶體310及電晶體320的製造製程中，在形成氧化物半導體膜之後的任一個製程中進行氧化物半導體膜的脫水化處理、脫氫化處理、氧摻雜處理等較佳。
<電晶體330的製造製程>
下面，對圖2D所示的電晶體330的製造製程進行說明。
首先，在基板400上形成用來形成閘極電極(包括由與其相同的層形成的佈線)的導電膜，對該導電膜進行加工來形成閘極電極402。然後以覆蓋閘極電極402的方式形成絕緣膜404。基板400及閘極電極402的詳細說明分別可以參考有關基板200及閘極電極214的記載。
接著，在絕緣膜404上形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜，並且 加工該導電膜來形成源極電極408a及汲極電極408b。源極電極408a及汲極電極408b的詳細說明可以參考有關源極電極208a及汲極電極208b的記載。
接著，在絕緣膜404、源極電極408a及汲極電極408b上形成氧化物半導體膜，加工該氧化物半導體膜來形成島狀氧化物半導體膜406a。氧化物半導體膜406a的詳細說明可以參照有關氧化物半導體膜206a的記載。
接著，以覆蓋氧化物半導體膜406a、源極電極408a及汲極電極408b的方式形成絕緣膜410。絕緣膜404及絕緣膜410的詳細說明可以參考有關絕緣膜202的記載。例如，可以使用鎵氧化物膜形成絕緣膜404，並使用矽氧化物膜形成絕緣膜410。
藉由上述製程可以製造電晶體330(參照圖2D)。
另外，在電晶體330的製造製程中，在形成氧化物半導體膜之後的任一個製程中進行氧化物半導體膜的脫水化處理、脫氫化處理較佳。
以上，如本實施方式所示那樣，藉由使由包含第13族元素及氧的材料構成的膜與氧化物半導體膜接觸地設置，可以保持與氧化物半導體膜的良好的介面狀態。
此外，藉由與氧化物半導體膜接觸的絕緣膜包括其氧含量超過化學計量組成比的區域，可以將氧供應到氧化物半導體膜，從而可以減少氧化物半導體膜中的氧缺陷。
由此，可以提供具有穩定的電特性的使用氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體裝 置。
如上所述，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
可以藉由使用在實施方式1中例示的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖6A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖6A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，由FPC(Flexible printed circuit)4018a、4018b向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
在圖6B和6C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及 第二基板4006密封。在圖6B和6C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖6B和6C中，由FPC4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外，圖6B和6C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(玻璃覆晶封裝)方法、引線接合方法或者TAB(卷帶式自動接合)方法等。圖6A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖6B是藉由COG方法安裝信號線驅動電路4003的例子，而圖6C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由 COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1中示出的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖7至圖9說明半導體裝置的一種方式。圖7至圖9相當於沿著圖6B的M-N的剖面圖。
如圖7至圖9所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖7至圖9中例示出像素部4002所包括的電晶體4010；掃描線驅動電路4004所包括的電晶體4011。
在本實施方式中，作為電晶體4010、電晶體4011，可 以應用在實施方式1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖7至圖9所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖7示出作為顯示元件使用液晶元件的液晶顯示裝置的實例。在圖7中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，圖式標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升 時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，所以可以減少製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，固有電阻率為1×1011Ω．cm以上較佳，固有電阻率為1×1012Ω．cm以上更佳。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩汲電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容的大小的儲存電容器，就足夠了。
在實施方式1所示的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以發揮抑 制耗電量的效果。
此外，因為在實施方式1所示的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。此外，使用上述電晶體可以在同一個基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV(Advanced Super View：高級超視覺)模式等。此外，也可以使用將像素 (pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾色片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區的大小不同。但是，本發明的一個方式不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，通常，前者 被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包含發光性的有機化合物的層，於是，電流流過。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒分散在黏合劑中，並且其發光機理是利用施主能階和受主能階的施主-受主複合型發光。薄膜型無機EL元件具有一種結構，其中發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。注意，這裏將有機EL元件用作發光元件而進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖8示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第 一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以由單層或疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514被密封。如此，為了不暴露於外氣，而使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)較佳。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的發射表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相 位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式。它是多個包含具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的微粒彼此移動到相反方向，以只顯示集合在一側的微粒的顏色的裝置。注意，第一微粒或者第二微粒包含染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微膠囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微膠囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材 料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖9示出半導體裝置的一個方式的主動矩陣型電子紙。圖9所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有球形微粒4613，球形微粒4613包括黑色區4615a、白色區4615b以及該黑色區4615a及白色區4615b的周圍的填充有液體的空洞4612，並且，球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位元線。
注意，在圖7至圖9中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等、輥塗法、幕式塗布法、刮刀式塗布法等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面，稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以設置驅動電路保護用的保護電路較佳。保護電路使用非線性元件構成較佳。
如上所述，藉由應用在實施方式1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅將實施方式1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取物件物的資訊的影像感測器功能的半導體裝置等。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
可將本說明書中公開的半導體裝置應用於多種電子設備(還包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈子機等大型遊戲機等。對具備在上述實施方式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖10A示出筆記本個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性筆記本個人電腦。
圖10B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，作為用來操作的附屬品有觸屏筆3022。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖10C示出電子書閱讀器的一例。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示 部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖10C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖10C中的顯示部2707)中可以顯示影像。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電子書閱讀器2700。
此外，在圖10C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖10D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，在圖10D中，使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置有影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖10D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，除了上述功能以外，還可以具有紅外線通信功能、電視接收功能等。
圖10E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性數碼攝像機。
圖10F示出電視裝置的一例。在電視裝置9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。 藉由應用實施方式1或2所示的半導體裝置，可以提供高可靠性電視裝置9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。另外，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
[實施例]
在本實施例中，參照圖12及圖13說明對在根據本發明的一個方式的半導體裝置中在氧化物半導體膜與絕緣膜之間的介面中的氫的聚積進行評價的結果。作為評價方法，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)。
首先，說明本實施例所使用的樣品。在本實施例中使用如下樣品：在石英基板上形成氧化物半導體膜和氧化鎵膜的樣品A；以及在石英基板上形成氧化物半導體膜和氧化矽膜的樣品B。
在樣品A及樣品B中，作為氧化物半導體膜，使用In-Ga-Zn-O類氧化物半導體膜。In-Ga-Zn-O類氧化物半導體膜的成膜條件是如下條件：利用濺射法形成厚度為300nm的氧化物半導體膜；使用原子數比為In：Ga：Zn=1：1：0.5的靶材；石英基板與靶材之間的距離為60mm；壓力為0.4Pa；電源為0.5kW；氬及氧(Ar：O2=10：5sccm)氣圍下；基板溫度為室溫。
另外，在樣品A中，氧化鎵的成膜條件是如下條件：在氧化物半導體膜上利用濺射法形成厚度為200nm的氧化鎵膜；使用氧化鎵靶材；石英基板與靶材之間的距離為60mm；壓力為0.4Pa；電源為1.0kW；氬及氧(Ar：O2=25：25sccm)氣圍下；基板溫度為室溫。
另外，在樣品B中，氧化矽膜的成膜條件是如下條件：在氧化物半導體膜上利用濺射法形成厚度為200nm的氧化矽膜；使用氧化矽靶材；石英基板與靶材之間的距離為60mm；壓力為0.4Pa；電源為1.5kW；氬及氧(Ar：O2=25：25sccm)氣圍下；基板溫度為250℃。
接著，對樣品A及樣品B進行熱處理。熱處理的條件是作為進行熱處理的電爐使用隔焰爐，在氮氣圍下在450℃進行1小時。
接著，藉由SIMS對樣品A及樣品B的氫及氧的離子強度進行測量。圖12示出樣品A的利用SIMS測量獲取的氫及氧的離子強度，圖13示出樣品B的利用SIMS測量獲取的氫及氧的離子強度。縱軸示出離子強度(counts/sec)，而 橫軸示出離表面的深度(μm)。
圖13所示的樣品B在氧化物半導體膜與氧化矽膜之間的介面觀察到來自氫的較強的離子強度。針對於此，圖12所示的樣品A在氧化物半導體膜與氧化鎵之間的介面來自氫的離子強度大幅度地降低。換言之，與氧化矽膜與氧化物半導體膜之間的介面相比，氧化鎵與氧化物半導體膜之間的介面可以減少氫的聚積。
可以認為：由於氧化矽具有共價鍵性，所以與具有離子鍵性的In-Ga-Zn-O類氧化物半導體膜的介面的接合性降低，並氧原子的懸空鍵增加。由此，可以認為：氫原子的聚積增加。針對於此，由於氧化鎵具有離子鍵性，所以與具有與此同樣的離子鍵性的In-Ga-Zn-O類氧化物半導體膜的介面的接合性良好。其結果是可以認為：由於在氧化鎵膜與In-Ga-Zn-O類氧化物半導體膜之間的介面減少氧原子的懸空鍵，所以減少氫原子的聚積。
根據上述結果可確認到：藉由使氧化物半導體膜與氧化鎵接觸地設置，可以減少氧化物半導體膜與氧化鎵之間的介面中的氫原子的聚積。

Claims (8)

  1. 一種半導體裝置，包括：包含氧和第13族元素的第一絕緣膜；該第一絕緣膜上的源極電極和汲極電極；該源極電極和該汲極電極上且與該源極電極和該汲極電極接觸的包含氧和第13族元素的半導體膜；該半導體膜上的包含氧和第13族元素的第二絕緣膜；以及該第二絕緣膜上的閘極電極，其中，包含在該第一絕緣膜、該半導體膜和該第二絕緣膜中的該第13族元素是相同的，其中，該半導體膜包括第一區域以及第二區域，其中，該第一區域與該第一絕緣膜接觸，其中，該第二區域與該第二絕緣膜接觸，並且其中，該第二絕緣膜與該第一絕緣膜接觸。
  2. 一種半導體裝置，包括：閘極電極；該閘極電極上的包含氧和第13族元素的第一絕緣膜；該第一絕緣膜上的源極電極和汲極電極；該源極電極和該汲極電極上且與該源極電極和該汲極電極接觸的包含氧和第13族元素的半導體膜；以及該半導體膜上的包含氧和第13族元素的第二絕緣膜， 其中，包含在該第一絕緣膜、該半導體膜和該第二絕緣膜中的該第13族元素是相同的，其中，該半導體膜包括第一區域以及第二區域，其中，該第一區域與該第一絕緣膜接觸，其中，該第二區域與該第二絕緣膜接觸，並且其中，該第二絕緣膜與該第一絕緣膜接觸。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中，該半導體膜由該第一絕緣膜和該第二絕緣膜所圍繞。
  4. .根據申請專利範圍第1或2項之半導體裝置，其中，該第一絕緣膜的該13族元素為鋁或鎵。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中，該第二絕緣膜的該13族元素為鋁或鎵。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中，該半導體膜包含銦、鎵和鋅。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中，該半導體膜包含銦、錫和鋅。
  8. 根據申請專利範圍第1或2項之半導體裝置，其中，該半導體膜包含銦、鋁和鋅。
TW105119965A 2010-06-11 2011-06-02 半導體裝置 TWI651856B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-134428 2010-06-11
JP2010134428 2010-06-11
JP2011088119 2011-04-12
JP2011-088119 2011-04-12

Publications (2)

Publication Number Publication Date
TW201635553A TW201635553A (zh) 2016-10-01
TWI651856B true TWI651856B (zh) 2019-02-21

Family

ID=45095504

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100119380A TWI550862B (zh) 2010-06-11 2011-06-02 半導體裝置
TW105119965A TWI651856B (zh) 2010-06-11 2011-06-02 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100119380A TWI550862B (zh) 2010-06-11 2011-06-02 半導體裝置

Country Status (4)

Country Link
US (1) US9755082B2 (zh)
JP (3) JP2012231100A (zh)
TW (2) TWI550862B (zh)
WO (1) WO2011155302A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130270616A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014002920A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10752513B2 (en) * 2016-10-14 2020-08-25 Polaronix Corporation Non-equilibrium polaronic quantum phase-condensate based electrical devices
US11522054B2 (en) 2016-10-14 2022-12-06 Polaronix Corporation Non-equilibrium polaronic quantum phase-condensate based electrical devices
WO2019025893A1 (ja) 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US20190341452A1 (en) * 2018-05-04 2019-11-07 International Business Machines Corporation Iii-v-segmented finfet free of wafer bonding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
US20100117086A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198661A (ja) 1984-03-22 1985-10-08 Fujitsu Ltd 入出力制御方式
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
KR100701555B1 (ko) 2002-05-22 2007-03-30 마사시 카와사키 반도체 장치 및 그것을 이용하는 표시 장치
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100814901B1 (ko) 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US20110180903A1 (en) * 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
US20100117086A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
JP2016106429A (ja) 2016-06-16
TW201208077A (en) 2012-02-16
JP6212583B2 (ja) 2017-10-11
US20110303914A1 (en) 2011-12-15
TW201635553A (zh) 2016-10-01
JP2012238905A (ja) 2012-12-06
JP2012231100A (ja) 2012-11-22
TWI550862B (zh) 2016-09-21
WO2011155302A1 (en) 2011-12-15
US9755082B2 (en) 2017-09-05
JP5127998B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP6532577B2 (ja) 半導体装置
TWI588994B (zh) 半導體裝置
TWI517388B (zh) 半導體裝置
TWI535010B (zh) 半導體裝置及其製造方法
TWI527223B (zh) 半導體裝置
TWI651856B (zh) 半導體裝置
TWI579927B (zh) 半導體裝置的製造方法
TWI555205B (zh) 半導體裝置及半導體裝置的製造方法
TWI627755B (zh) 半導體裝置
TWI538205B (zh) 半導體裝置及其製造方法
TWI524519B (zh) 半導體裝置
TW201701483A (zh) 半導體裝置及其製造方法
TW201611132A (zh) 半導體裝置及其製造方法
JP2020107889A (ja) 半導体装置
TW201203393A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees