CN101278403B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101278403B
CN101278403B CN2006800364073A CN200680036407A CN101278403B CN 101278403 B CN101278403 B CN 101278403B CN 2006800364073 A CN2006800364073 A CN 2006800364073A CN 200680036407 A CN200680036407 A CN 200680036407A CN 101278403 B CN101278403 B CN 101278403B
Authority
CN
China
Prior art keywords
source
drain electrode
film
semiconductor film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800364073A
Other languages
English (en)
Other versions
CN101278403A (zh
Inventor
本田达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101278403A publication Critical patent/CN101278403A/zh
Application granted granted Critical
Publication of CN101278403B publication Critical patent/CN101278403B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明的目的在于通过减小半导体膜与电极和连线的接触电阻,提高半导体膜和电极或连线的覆盖率,得到性能提高的半导体器件。本发明涉及半导体器件,包括:衬底上方的栅电极,栅电极上方的栅绝缘膜,栅绝缘膜上方的第一源或漏电极,第一源或漏电极上方的岛状半导体膜,第一源或漏电极和岛状半导体膜上方的第二源或漏电极。此外,第二源或漏电极与第一源或漏电极接触,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。此外,本发明涉及半导体器件的制造方法。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
近年来,为了实现薄层显示、超薄计算机等,可以形成于柔性的塑料衬底或者纸质衬底上方的薄膜晶体管(TFT)受到积极地追求。结果,应对可以在等于或者低于衬底允许的温度限制的温度下制造TFT的要求成为严重的挑战。
但是,在等于或者低于衬底允许的温度限制的温度下制造TFT意味着不能在高温下操作,这带来了问题。例如,由于连线和半导体薄膜之间的不充分的接触导致作为TFT特征的开启电流和迁移率恶化。
作为用于显示装置的像素TFT的一例有底栅TFT,其中栅电极位于半导体层和栅绝缘膜的下方。另外,在底栅TFT中,具有顶部接触型,其中源电极和漏电极置于半导体层的上方(见图2A);还有底部接触型,其中源极和漏极置于半导体层的下方(见图2B)(参考专利文献1:日本公开专利申请第2005-223048号)。
示于图2A的顶部接触型底栅TFT包括衬底1001上方的栅电极1002,栅电极1002上方的栅绝缘膜1003,以及栅绝缘膜1003上方的半导体膜1004。此外,每个电极1005用作源电极或者漏电极(此后称源或漏电极1005。注意在本说明中,“源或漏电极”指各个电极可以起作为源电极或者漏电极的作用)形成于半导体膜1004上方。当对栅电极1002施加电压,在半导体膜1004的与源电极或漏电极1005接触的各区域内形成源区和漏区,在栅电极1002上方的半导体膜1004内,在源区和漏区之间形成沟道。
示于图2B的底部接触型底栅TFT包括衬底1011上方的栅电极1012,栅电极1012上方的栅绝缘膜1013,以及栅绝缘膜1013上方的源电极或者漏电极1014。此外,底部接触型底栅TFT包括栅极绝缘膜1013和源极或漏极1014上方的半导体膜1015。当对栅电极1012施加电压,在半导体膜1015的与源电极或漏电极1014接触的各区域内形成源区和漏区,在栅电极1012上方的半导体膜1015内,在源区和漏区之间形成沟道。
在顶部接触型底栅TFT(图2A)和底部接触型底栅TFT(图2B)中,源电极和漏电极位于半导体层下方,如果未得到充分的热处理,半导体膜和电极或者连线之间的接触不足,开启电流和迁移率恶化。因此,通常在300℃左右进行热处理。但是,当衬底的制成材料具有低允许温度限制而不是高允许温度限制的话,例如塑料或者纸,就不能在此温度下进行热处理。
此外,尽管为了降低连线电阻,电极或者连线的膜厚需要较厚,但是在图2B所示的底部接触型TFT中,有半导体膜和源或漏电极的覆盖率变差的问题。其结果TFT特性恶化。
发明内容
本发明之目的在于得到一种通过降低半导体膜和电极或连线之间的接触电阻以及提高半导体膜和改善电极或连线的覆盖率而具有的改善了的特性的半导体器件。
在本发明的半导体器件中,为了减小半导体膜和连线或电极之间的接触电阻,源电极或者漏电极形成于半导体膜的上方和下方。
此外,为了提高半导体膜和电极的覆盖率,形成于半导体膜下方的第一源或漏电极的厚度比形成于半导体膜上方的第二源或漏电极的厚度薄。
注意,在本说明书中,半导体器件指的是利用半导体特性工作的器件,包含半导体层的半导体电路、光电器件和电子器件都是半导体器件。
本发明涉及半导体器件,包括:衬底上方的栅电极,栅电极上方的栅绝缘膜,以及栅绝缘膜上方的第一源或漏电极,第一源或漏电极上方的岛状半导体膜,岛状半导体膜和第一源或漏电极上方的第二源或漏电极。第二源或漏电极与第一源或漏电极接触,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。
本发明涉及半导体器件,包括:衬底上方的栅电极,栅电极上方的栅绝缘膜,栅绝缘膜上方的第一源或漏电极,第一源或漏电极上方的岛状半导体膜,在岛状半导体膜上方的掺有赋予一种导电类型的杂质的岛状杂质半导体膜,岛状半导体膜、岛状杂质半导体膜和第一源或漏电极上方的第二源或漏电极。第二源或漏电极与第一源或漏电极接触,岛状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二源或漏电极之间。
本发明涉及半导体器件的制造方法,其中,在衬底上方形成栅电极,在栅电极上方形成栅绝缘膜,在栅绝缘膜上方形成第一源或漏电极,在第一源或漏电极上方形成岛状半导体膜,在岛状半导体膜和第一源或漏电极上方形成第二源或漏电极。第二源或漏电极与第一源或漏电极接触,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。
在本发明中,栅电极、栅绝缘膜、第一源或漏电极、岛状半导体膜、掺有赋予一种导电类型的杂质的岛状杂质半导体膜以及第二源或漏电极的至少一个以喷墨法形成。
本发明涉及半导体器件的制造方法,其中,在衬底上方形成第一导电膜,利用第一导电膜形成栅电极,在栅电极上方形成栅绝缘膜,在栅绝缘膜上方形成第二导电膜,利用第二导电膜形成第一源或漏电极,在第一源或漏电极上方形成半导体膜,利用半导体膜形成岛状半导体膜,在第一源或漏电极和岛状半导体膜的上方形成第三导电膜,利用第三导电膜形成第二源或漏电极。第二源或漏电极与第一源或漏电极接触,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间。
本发明涉及半导体器件的制造方法,其中,在衬底上方形成栅电极,在栅电极上方形成栅绝缘膜,在栅绝缘膜上方形成第一源或漏电极,在第一源或漏电极上方形成岛状半导体膜,在岛状半导体膜上方形成掺有赋予一种导电类型的杂质的岛状杂质半导体膜,在岛状半导体膜、岛状杂质半导体膜和第一源或漏电极上方形成第二源或漏电极。第二源或漏电极与第一源或漏电极接触,岛状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二源或漏电极之间。
在本发明中,赋予一种导电类型的杂质为磷或者砷。
在本发明中,赋予一种导电类型的杂质为硼。
本发明的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构;从而可以减小源或漏电极与半导体膜之间的接触电阻。同样由于具有两个源或漏电极层,也可以减小连线电阻。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率可以得到改善从而改善TFT特性。结果,本发明的半导体器件的可靠性也可以得到改善。
附图说明
在附图中:
图1为本发明的半导体器件的截面图。
图2A和2B各给出了传统半导体器件的截面图。
图3A至3D各给出了本发明的半导体器件的制造工序。
图4给出了本发明的TFT晶体管特性的计算结果。
图5A至5E各给出了本发明的半导体器件的制造工序。
图6A至6D各给出了本发明的半导体器件的制造工序。
图7A和7B各给出了本发明的液晶显示装置的制造工序。
图8A和8B各给出了本发明的液晶显示装置的制造工序。
图9给出了本发明的液晶显示装置的制造工序。
图10给出了本发明的液晶显示装置的像素部分。
图11A至11D各给出了本发明的液晶显示装置的制造工序。
图12A和12B各给出了本发明的液晶显示装置的顶视图。
图13A至13D各给出了利用本发明的液晶滴下法的液晶显示装置的制造工序。
图14A和14B各给出了利用本发明的液晶滴下法的液晶显示装置的制造工序。
图15A和15B各给出了利用本发明的液晶滴下法的液晶显示装置的制造工序。
图16A和16B各给出了利用本发明的液晶滴下法的液晶显示装置的制造工序。
图17A和17B各给出了本发明的EL显示装置的制造工序。
图18给出了本发明的EL显示装置的制造工序。
图19给出了本发明的EL显示装置的制造工序。
图20给出了本发明的EL显示装置的制造工序。
图21A至21D各给出了应用了本发明的电子装置的一例。
图22A至22D各给出了应用了本发明的电子装置的一例。
图23A至23E各给出了本发明的半导体器件的制造工序。
图24A至24B各给出了本发明的半导体器件的制造工序。
具体实施方式
在本实施方式中,本发明的半导体器件的结构及其制造方法参照图1和图3A~3D进行说明。
首先,在衬底101(见图3A)上方形成栅电极102。在该实施方式中,玻璃衬底用作衬底101,在玻璃衬底上方利用钨膜形成栅电极102。
尽管在本实施方式中采用玻璃作为衬底101,但作为具有低热阻的衬底,除玻璃外,塑料、表面经过平坦化处理的纸、表面上进行了塑料处理的纸等等亦均可使用。另外,为了形成栅电极102,除钨(W)膜外,如多晶硅膜(poly-Si)、铝(Al)膜、钛(Ti)膜、钽(Ta)膜、或钼(Mo)膜等单层膜或者它们组合而成的叠层膜也可以使用。
随后,在栅电极102上方栅绝缘膜103(见图3B)。在该实施方式中,使用含氮的氧化硅膜作为栅绝缘膜103。
作为栅绝缘膜103,除含氮的氧化硅膜之外,还可以使用如氧化硅膜、氮化硅膜或者氧化铝膜的单层膜,或者其组合而成的叠层膜。
接下来,在栅绝缘膜103的上方形成第一源或漏电极104(见图3C)。在本实施方式中,钛膜用作第一源或漏电极104。钛膜可以减小第一源或漏电极104和岛状半导体膜105之间的接触电位差。另外,通过将第一源或漏电极104形成得薄,随后形成的岛状半导体膜105的覆盖率得到改善。
注意第一源或漏电极104可以使用与栅电极102相同的材料。即,第一源或漏电极104除钛膜以外,还可以使用如多晶硅膜、铝膜、钛膜、钽膜或者钼膜等单层膜或者它们组合而成的叠层膜。
在第一源或漏电极104上方形成岛状半导体膜105,例如氧化锌(ZnO)膜(见图3D)。
作为岛状半导体膜105,除了氧化锌膜之外,还可以使用如硅(Si)膜、硅锗(SiGe)膜、砷化镓(GaAs)膜、氮化镓(GaN)膜、氧化铟(InOx)膜、氧化锡(SnO2)膜、磷化铟(InP)膜、氮化铟(InN)膜、硫化镉(CdS)膜或者碲化镉(CdTe)等无机半导体膜,或者如并五苯(pentacene)膜、低聚噻吩(Oligothiophene)膜等有机半导体膜。
接下来,在岛状半导体膜105上方形成第二源或漏电极106。尽管在本实施方式中采用铝膜和钛膜的叠层膜作为第二源或漏电极106,但与栅电极102和第一源或漏电极104相似的材料也可以用于形成第二源或漏电极106。即,作为第二源或漏电极106,除铝膜和钛膜的叠层之外,还可以使用如钛膜、钨膜、多晶硅膜、铝膜、钽膜或者钼膜等单层膜;或者除铝膜和钛膜的组合之外,还可以使用上述组合而成的叠层膜。
在本发明中,形成于岛状半导体膜105下方的第一源或漏电极104的厚度可以比形成于岛状半导体膜105上方的第二源或漏电极106的厚度薄。
通过将第一源或漏电极104的厚度做薄,岛状半导体膜105的覆盖率良好。
此外,通过使得岛状半导体膜105的可涂敷性良好,台阶部分的裂缝和因应力集中造成的变形可得到抑制,从而TFT特性得到提高。
另外,第一源或漏电极104的厚度可以形成为岛状半导体膜105厚度的一半至与岛状半导体膜105相同的厚度。
第二源或漏电极106与第一源或漏电极104接触,它们各自形成源电极或漏电极。另外,岛状半导体膜内的区域分别作为源区或者漏区,被夹在第一源或漏电极104和第二源或漏电极106之间。
在第二源或漏电极106的形成中,与用来刻蚀第一源或漏电极104的掩模相同的掩模可以用来刻蚀第二源或漏电极106。因此,掩模版的数量不增加。
另外,通过将分别用作源区和漏区的岛状半导体膜105夹在第一源或漏电极104和第二源或漏电极106之间,用作源区或者漏区的区域和连线之间的接触电阻减小,第二源或漏电极106的厚度可以形成得厚,从而连线电阻也可以减小。
以此方式,本实施方式的半导体器件的源区和漏区各自具有由源电极或者漏电极从上下两方夹在中间的结构;从而源电极或漏电极与半导体膜之间的接触电阻减小。另外,由于具有两层源或漏电极,布线电阻也可以减小。另外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率可得到提高以改善TFT特性,TFT的可靠性也可得到改善。
〔实施方式1〕
在本实施方式中,参考图1和图23A至24B对本发明的半导体器件及其制造方法进行说明。
首先,在衬底101上方形成第一导电膜,利用第一导电膜形成栅电极102(见图23A)。在本实施方式中,利用玻璃衬底作为衬底101,使用溅射装置在玻璃衬底上形成厚度为100nm至200nm的钨膜,例如150nm。然后利用曝光装置、喷墨装置等在钨膜上形成用作刻蚀掩模的抗蚀剂。随后,利用干法刻蚀装置刻蚀钨膜以形成栅电极102。
虽然在本实施方式中用玻璃作为衬底101,但除玻璃外还可使用塑料、纸等具有低热阻的衬底。另外,作为形成栅电极102的第一导电膜,除钨(W)膜外,可以使用如多晶硅膜(poly-Si)、铝(Al)膜、钛(Ti)膜、钽(Ta)膜或者钼(Mo)膜等单层膜或者它们组合而成的叠层膜。
随后在栅电极102上形成栅绝缘膜103(见图23B)。在本实施方式中,利用CVD装置等形成厚度为50nm~200nm、例如100nm的含氮的氧化硅膜作为栅绝缘膜103。
除含氮的氧化硅外,还可以使用如氧化硅膜、氮化硅膜或者氧化铝膜的单层膜,或者它们组合而成的叠层膜作为栅绝缘膜103。
接下来,在栅绝缘膜103的上方形成第二导电膜111(见图23C),利用第二导电膜111形成第一源或漏电极104(见图23D)。在本实施方式中,利用溅射装置形成厚度为50nm~100nm、例如50nm的钛膜,用作第二导电膜111。当使用钛膜时,第二导电膜111和半导体膜112之间的接触电位差可以减小。另外,通过将第二导电膜的厚度形成为半导体膜112厚度的约一半至与半导体膜112相同的厚度(在本实施方式中50nm),随后形成的半导体膜112的覆盖率可以良好。然后,利用曝光装置、喷墨装置等形成用作刻蚀掩模的抗蚀剂后,利用干法刻蚀装置进行刻蚀形成第一源或漏电极104。
注意第二导电膜111可以使用与第一导电膜相同的材料。即,第二导电膜111除钛膜以外,还可以使用如钨膜、多晶硅膜、铝膜、钽膜或者钼膜等单层膜或者它们组合而成的叠层膜。
在第一源或漏电极104上方通过溅射法形成厚度为50nm~200nm、例如100nm的氧化锌(ZnO)膜作为半导体膜112(见图23E)。如上所述,半导体膜112的厚度优选为与第一源或漏电极104的厚度大致相同至二倍于第一源或漏电极104的厚度。随后,利用曝光装置、喷墨装置等形成抗蚀剂,利用干法刻蚀装置或者采用氢氟酸水成溶液等的湿法刻蚀形成岛状半导体膜105(见图24A)。
作为半导体膜112,除了氧化锌膜之外,还可以使用如硅(Si)膜、硅锗(SiGe)膜、砷化镓(GaAs)膜、氮化镓(GaN)膜、氧化铟(InOx)膜、氧化锡(SnO2)膜、磷化铟(InP)膜、氮化铟(InN)膜、硫化镉(CdS)膜或者碲化镉(CdTe)等无机半导体膜,或者如并五苯膜、低聚噻吩膜等有机半导体膜。注意,如果需要,半导体膜112可以掺杂磷(P)、砷(As)等赋予n型导电类型的杂质。同样如果需要,也可以掺杂硼(B)等赋予p型导电类型的杂质。
接下来,在岛状半导体膜105上方形成第三导电膜113(见图24B)。在本实施方式中,形成铝膜和钛膜的叠层膜作为第三导电膜113。铝膜的厚度为100nm~300nm,例如150nm;钛膜的厚度为50nm~100nm,例如50nm。然后,利用曝光装置、喷墨装置等形成作为刻蚀掩模的抗蚀剂,利用干法刻蚀杂质形成第二源或漏电极106(见图1)。
即使第一源或漏电极104的厚度薄,第二源或漏电极106的厚度可以形成得厚;从而,源或漏电极的整体接触电阻可以减小。
第二源或漏电极106与第一源或漏电极104接触,各自形成源极或漏极。另外,岛状半导体膜105内分布作为源区和漏区的区域夹在第一源或漏电极104和第二源或漏电极106之间。
注意,第三导电膜113可以利用与第一导电膜和第二导电膜111相类似的材料形成。即,作为第三导电膜,除铝膜和钛膜的叠层膜之外,还可以使用如钛膜、钨膜、多晶硅膜、铝膜、钽膜、钼膜等单层膜;或者除了铝膜和钛膜的组合之外,还可以使用以上述膜组合而成的叠层膜。
在第二源或漏电极106的形成中,可以使用与用来刻蚀第一源或漏电极104相同的掩模刻蚀第二源或漏电极106。结果,掩模数不增加。
另外,通过将岛状半导体膜105内分别作为源区和漏区的区域夹在第一源或漏电极104和第二源或漏电极106之间,作为源区或漏区的区域与连线之间的接触电阻可以减小,且第二源或漏电极106的厚度可以形成得厚;从而布线电阻也可得到减小。
〔实施方式2〕
在本实施方式中,参照图4说明本发明的TFT的晶体管特性计算结果。注意,本实施方式中所计算的TFT的结构等同于图1中所示。以下列出本实施方式设定的各种条件。
源电极和漏电极之间的长度(沟道长度)L:3μm
源极和漏极各自的宽度(沟道宽度)W:1μm
半导体层:硅(Si)膜
半导体层厚度:100nm
半导体层所含杂质:磷(P)
半导体层所含杂质密度:1×1015cm-3
栅绝缘膜:氧化硅膜
栅绝缘膜厚度:100nm。
利用集成系统工程(ISE)的器件仿真器进行计算。对于物理模型,对于迁移率考虑电场效应,作为半导体膜的硅被视为无缺陷的理想晶体。
在图4中,点划线(以下称“曲线1”)给出了源或漏电极与半导体层仅在半导体层的上部接触、并形成没有接触电阻的欧姆接触的情况下的Vg-Id曲线的计算结果。
点线(以下称“曲线2”)给出了源或漏电极与半导体层仅在半导体层的上部接触、并在其上施加0.2eV电压作为肖特基势垒的情况下的Vg-Id曲线的计算结果。
实线(以下称“曲线3”)给出了本发明的TFT结构的Vg-Id曲线的计算结果。换言之,曲线3为源或漏电极与半导体层在半导体层的上部和下部接触、并在其上施加0.2eV电压作为肖特基势垒的情况下的Vg-Id曲线的计算结果。
其中没有接触电阻的欧姆接触的曲线1的情形,等效于在实际制造TFT时半导体层和电极被加热以消除接触电阻的情形。另一方面,具有肖特基势垒的曲线2和曲线3的情形等效于半导体层和电极未进行加热并存在电阻的情形。
曲线1为在半导体层和电极之间没有接触电阻的理想情形。但是,通常在半导体层和电极之间出现接触电阻,这导致开启电流和迁移率的降低。曲线2给出了具有等效于在半导体层和电极之间的0.2eV的肖特基势垒的接触电阻的情形。当考察曲线2时,很明显开启电流因接触电阻而降低。为了减小接触电阻,可以在高温进行加热处理;但是,当使用塑料膜或纸作为衬底时,难以通过加热处理减小接触电阻。
由于从比较曲线2和曲线3来看很清楚,在半导体层和电极在半导体层的上部和下部都接触的情形(曲线3)下,接触电阻得以减小,开启电流约为仅在半导体层的上部接触的情形(曲线2)的二倍大。因此,通过利用本发明,TFT的开启电流在不进行高温热处理的情况下可以成倍增加。
另外,尽管如果沟道宽度加倍则开启电流也加倍,但器件尺寸也增大那么多,器件的集成密度降低。但是,如果利用在源区和漏区被上下夹在连线之间的TFT,可以在不改变元件尺寸的条件下使开启电流倍增。
〔实施方式3〕
本实施方式参照图5A~5E对利用喷墨法制造本发明的半导体器件的一例进行说明。
利用导电胶通过喷墨法在衬底201上形成栅电极202(见图5A)。
作为导电胶,可以使用包含如银(Ag)、金(Au)、铜(Cu)、或者镍(Ni)的金属材料的导电胶或者导电碳胶。
利用喷墨法在衬底201上形成栅绝缘膜203和栅电极202(见图5B)。
作为栅绝缘膜203所用的材料,可以使用包含光敏剂(photosensitizer)的化合物。例如,使用酚醛清漆树脂(novolac resin)制成的正型抗蚀剂;或者通过在溶剂中溶解或分散基料树脂、二苯基硅二醇(Diphenylsilanediol)、和产酸剂等制成的负性抗蚀剂。作为溶剂,使用如丁基乙酯(butyl acetate)或者乙基乙酯(ethyl acetate)的酯;或者如异丙基乙醇(isopropyl alcohol)或者乙基乙醇的乙醇;或者如甲基乙基酮(methyl ethyl ketone)或者丙酮的有机溶剂。溶剂的浓度视抗蚀剂类型适当决定。
在栅绝缘膜203上形成第一源或漏电极204。第一源或漏电极204可以利用与栅电极202类似的材料和工艺形成。
随后,形成岛状半导体膜205。在本实施方式中,岛状半导体膜205利用有机半导体材料通过喷墨法形成。对于有机半导体材料,可以使用低分子化合物或者高分子化合物任一种,只要其为具有载流子运输特性并由此可以在电场作用下出现载流子密度调制的有机材料即可。
有机半导体材料的类型并不特别局限;但是,给出了多环芳香族化合物、共轭双键化合物、金属酞菁络合物、电荷传输络合物、浓缩环状四羧酸二酰亚胺、低聚噻吩、富勒烯、碳纳米管等。例如可以使用聚吡咯、聚噻吩、聚三烷基噻吩、聚异苯并噻吩(polyisothianaphthene)、聚亚噻吩基乙烯撑(polythienylenevinylene)、聚(p-亚苯基乙烯撑)(poly(p-phenylenevinylene))、聚苯胺、聚联乙炔、聚甘菊环(polyazulene)、聚芘、聚咔唑、聚硒吩(polyselenophene)、聚呋喃、聚(p-亚苯基)、聚吲哚(polyindole)、聚哒嗪(polypyridazine)、并四苯(naphthacene)、并六苯、并七苯、芘、
Figure 2006800364073_0
(chrysene)、苝(perylene)、蔻(coronene)、terrylene、卵苯(ovalene)、quaterrylenen、环蒽(circumanthracene)、三苯二噁嗪(triphenodioxazine)、triphenodiriazine、并六苯-6(hexacene-6)、15-醌(15-quinone)、聚乙烯基咔唑(polyvinylcarbazole)、聚亚苯基硫醚(polyphenylenesulfide)、聚乙烯基硫醚(polyvinylenesulfide)、聚乙烯基吡啶(polyvinylpyridine)、萘四甲酸二酰亚胺(naphthalenetetracarboxylic diimide)、蒽四甲酸二酰亚胺(anthracenetetracarboxylic diimide)、C60、C70、C76、C78、C84及其衍生物。作为这些材料的具体例,有并四苯(tetracene)、并五苯(pentacene)、六噻吩(sexithiophene)(6T)、α,ω-二己基-六噻吩(α,ω-dihexyl-sexithiophene)、酞菁铜(copper phthalocyanine)、5-亚苄基-2,4-二氧代四氢-1,3-噻唑(5-benzylidene-2,4-dioxotetrahydro-1,3-thiazole)、2,2’-二(二噻吩并[3,2-b:2’,3’-d]噻吩)(2,2’-bi(dithieno[3,2-b:2’,3’-d]thiophene))、二-(1,2,5-噻重氮)-p-quinobis(1,3-双硫醇)(bis-(1,2,5-thiadiazolo)-p-quinobis(1,3-dithiol))、二(4-联苯)-α-噻吩(di(4-biphenyl)-α-thiophene)、2,5-二(4-联苯)噻吩(2,5-di(4-biphenylyl)thiophene)、二(4-联苯)-α-二噻吩(di(4-biphenyl)-α-bithiophene)、5,5’-二(4-联苯)-2,2-二噻吩(5,5’-di(4-biphenylyl)-2,2-bithiophene)、二(4-联苯)-α-三噻吩(di(4-biphenyl)-α-terthiophene)、5,5”-二(4-联苯)-2,2’:5’2”-三噻吩(5,5”-di(4-biphenylyl)-2,2’:5’,2”-terthiophene)、二(4-联苯)-α-四噻吩(di(4-biphenyl)-α-quaterthiophene)、5,5
Figure 2006800364073_1
-二(4-联苯)-α-四噻吩(5,5
Figure 2006800364073_2
-di(4-biphenylyl)-α-quaterthiophene)、二己基蒽二噻吩(dihexylanthradithiophene)、2,8-二己基蒽[2,3-b:6,7-b’]二噻吩(2,8-dihexylanthra[2,3-b:6,7-b’]dithiophene)、红荧烯、二己基-α-四噻吩(dihexyl-α-tetrathiophene)、5,5-二(4-联苯)-α-四噻吩(5,5
Figure 2006800364073_4
-di(4-biphenylyl)-α-quaterthiophene)、二己基-α-五噻吩(dihexyl-α-pentathiophene)、5,5
Figure 2006800364073_5
-二己基-α-五噻吩(5,5
Figure 2006800364073_6
-dihexyl-α-quinquethiophene)、聚(2,5-亚噻吩基乙烯撑)(poly(2,5-thienylenevinylene))(缩写PTV)、聚(3-己基噻吩-2,5-基)(poly(3-hexylthiophene-2,5-diyl))(缩写:P3HT)、或者聚(9,9’-二辛基-芴-co-二噻吩)(poly(9,9’-dioctyl-fluorene-co-bithiophene))(缩写:F8T2),它们通常被视为p型半导体;7,7,8,8-四氰基对二甲基苯醌(7,7,8,8-tetracyanoquinodimethane)(缩写:TCNQ)、3,4,9,10-苝四甲酸二酐(3,4,9,10-perylenetetracarboxylicdianhydride)(缩写:PTCDA)、1,4,5,8-萘四甲酸二酐(1,4,5,8-naphthalenetetracarboxylicdianhydride)(缩写:NTCDA)、9,9,10,10-四氰-2,6-萘醌二甲烷(9,9,10,10-tetracyano-2,6-naphthaquinodimethane)(缩写:TCNNQ)、N,N’-二辛基-3,4,9,10-苝四甲酸二酰亚胺(N,N’-dioctyl-3,4,9,10-perylenetetracarboxylicdiimide)(缩写:PTCDI-C8H)、16氟酞菁铜(copper16phthalocyaninefluoride)(缩写:F16CuPc)、N,N’-2,2,3,3,4,4,5,5,6,6,7,7,7-二15氟己基-1,4,5,8-萘四甲酸二酰亚胺(N,N’-2,2,3,3,4,4,5,5,6,6,7,7,7-di15hexylfluoride-1,4,5,8-naphthalenetetracarboxylicdiimide)(缩写:NTCDI-C8F),α,ω-二(全氟己基)六噻吩(α,ω-bis(perfluorohexyl)sexithiophene)(缩写:DFH-6T)、3’,4’-二丁基-5,5”-二(二氰亚甲基)-5,5”-二氢2,2’:5’2”-三噻吩(3’,4’-dibutyl-5,5”-bis(dicyanomethylene)-5,5”-dihydro-2,2’:5’,2”-terthiophene))(缩写:DCMT)、或者甲烷富勒烯[6,6]-苯基C61酪酸甲基酯(methanofullerene[6,6]-phenyl C61 butyic acid methyl ester)(缩写:PCBM),它们通常被视为n型半导体;等等。
注意有机半导体的p型或者n型特性并非物质本身固有,而是依赖于与注入了载流子的电极的关系和注入期间电场的强度。尽管物质本身具有变成p型或者n型的倾向,但有机半导体可以用作p型半导体或者n型半导体。
随后,形成第二源或漏电极206以与岛状半导体膜205和第一源或漏电极204相接触。第二源或漏电极206可以利用与第一源或漏电极204类似的材料和工艺形成。
以上述方式,制造出本实施方式的半导体器件。由于本实施方式的该半导体器件采用喷墨法形成,制造工艺可以缩短,制造成本可保持较低。
注意尽管本实施方式的半导体器件通过喷墨法形成,如果需要,本实施方式中的制造方法可以和其他实施方式中的方法组合,可以仅在需要的工序采用喷墨法。
以此方式,本发明的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。另外,由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,即使在利用有机半导体膜的情况下,其覆盖率也可得到提高从而改善TFT特性,TFT的可靠性也得到提高。
〔实施方式4〕
在本实施方式中,参照图6A~6D,对形成在岛状半导体膜和形成于岛状半导体膜上方的第二源或漏电极之间添加有赋予一种导电类型的杂质的半导体膜进行说明。
首先,根据本发明的本实施方式和实施方式1形成直至图6A所示的岛状半导体膜105。随后,通过CVD法等形成添加有赋予一种导电类型的杂质的半导体膜121(见图6A)。
对于赋予一种导电类型的杂质,赋予n型导电类型的杂质磷(P)或者砷(As)可用于形成n沟道TFT,赋予p型导电类型的杂质硼(B)可用于形成p沟道TFT。
随后,利用作为刻蚀掩模的抗蚀剂在添加有赋予一种导电类型杂质的半导体膜121上进行刻蚀,形成作为源区或漏区的岛状杂质半导体膜122(见图6B)。另外,在位于源区和漏区之间的岛状半导体膜105的区域内形成沟道形成区域。
接下来,在第一源或漏电极104和岛状杂质半导体膜122的上方形成导电膜123(见图6C)。作为导电膜123,可以使用如钛(Ti)膜、钨(W)膜、多晶硅膜(poly-Si)、铝(Al)膜、钽(Ta)膜或者钼(Mo)膜等单层膜或者它们组合而成的叠层膜。
随后,对导电膜123进行刻蚀以形成第二源或漏电极124(见图6D)。以上述方式形成本实施方式的半导体器件。
以此方式,本发明的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。另外,由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率也可得到提高从而改善TFT特性,TFT的可靠性也得到提高。
〔实施方式5〕
在本实施方式中,参照图7A~12B对利用本发明制造液晶显示装置的一例进行说明。
首先基于本实施方式和实施方式1和4的说明,在衬底301上方形成n沟道TFT 355和357、p沟道TFT 356、n沟道TFT 355和p沟道TFT 356形成CMOS电路358。
n沟道TFT 355包括:栅电极302,栅绝缘膜305、第一源或漏电极311和312,作为沟道形成区域的岛状半导体膜317,各自作为源区和漏区的岛状杂质半导体膜321和322,和第二源或漏电极331和332。
p沟道TFT 356包括:栅电极303,栅绝缘膜305,第一源或漏电极312和第一源或漏电极313,作为沟道形成区域的岛状半导体膜318,分别作为源区或漏区的岛状杂质半导体膜323和324,第二源或漏电极332和第二源或漏电极333。
n沟道TFT 355和p沟道TFT 356通过第一源或漏电极312和第二源或漏电极332电连接,以形成CMOS电路358。
n沟道TFT 357包括:栅电极304,栅绝缘膜305,第一源或漏电极314和315,作为沟道形成区域的岛状半导体膜319,分别作为源区或漏区的岛状杂质半导体膜325和326,第二源或漏电极334和335。
作为衬底301,可以使用与本实施方式和实施方式1的衬底101相似的衬底。另外,可以参考本实施方式和实施方式1中的栅电极102、栅绝缘膜103、第一源或漏电极104、岛状半导体膜105和第二源或漏电极106,分别形成栅电极302~304,栅绝缘膜305,第一源或漏电极311~315,岛状半导体膜317~319,第二源或漏电极331~335。
此外,n沟道TFT 355的岛状杂质半导体膜321和322以及n沟道TFT 357的岛状杂质半导体膜325和326的每个可以通过形成添加有赋予n型导电类型的杂质磷(P)或砷(As)的半导体膜来形成。另一方面,p沟道TFT 356的岛状杂质半导体膜323和324的每个可以通过形成添加有赋予p型导电类型的杂质硼(B)的半导体膜形成。
另外,尽管TFT 357起本发明的液晶显示装置的像素TFT的作用,但如果需要的话,p沟道TFT也可替代n沟道TFT用作像素TFT。在此情况下,TFT 357的各岛状杂质半导体膜325和326可以利用添加有p型杂质的半导体膜代替添加有n型杂质的半导体膜形成。
随后,在n沟道TFT 355、p沟道TFT 356和n沟道TFT 357上方形成第一层间绝缘膜341。
可以通过溅射法形成包含硅的绝缘膜作为第一层间绝缘膜341,例如氧化硅膜、氮化硅膜、或者含氮的氧化硅膜,或者它们的叠层膜。当然,第一层间绝缘膜341不仅限于含氮的氧化硅膜、氮化硅膜或者其叠层膜,也可使用其他含硅的绝缘膜的单层膜或者叠层膜。此外,如果可能,可以通过等离子CVD法利用前述材料形成层间绝缘膜341。
在本实施方式中,在引入杂质后,利用溅射法形成厚度为50nm的含氮的氧化硅膜。此时,可以在含氮的氧化硅膜上方进行激光照射以激活杂质。
对于激光结晶,可以使用连续波激光或者使用重复率为10MHz或者更高、优选为80MHz或者更高的脉冲激光作为伪CW激光。
特别是,作为连续波激光器给出如下:氩(Ar)激光器,氪(Kr)激光器,CO2激光器,YAG激光器,YVO4激光器,镁橄榄石(Mg2SiO4)激光器,YLF激光器,YAlO3激光器,GdVO4激光器,Y2O3激光器,变石激光器,Ti:兰宝石激光器,氦镉激光器,以及介质为添加有Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta的一种或者更多种作为掺杂剂的多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或者GdVO4的激光器。
另外,作为伪CW激光,如果激光的脉冲振荡的重复率为10MHz或者更高、优选80MHz或者更高,可以使用以下脉冲激光器:氩(Ar)激光器,氪(Kr)激光器,受激准分子激光器,CO2激光器,YAG激光器,Y2O3激光器,YVO4激光器,镁橄榄石(Mg2SiO4)激光器,YLF激光器,YAlO3激光器,GdVO4激光器,变石激光器,Ti:兰宝石激光器,铜蒸汽激光器,金蒸汽激光器,或者介质为添加有Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta的一种或者更多种作为掺杂剂的多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3或者GdVO4的激光器。
当重复率增大,这种脉冲激光最终呈现等效于连续波激光的效果。
随后,利用溅射法形成厚度为50nm的氮化硅膜,进一步形成厚度为60nm的含氮的氧化硅膜。这些含氮的氧化硅膜、氮化硅膜和含氮的氧化硅膜的叠层膜为第一层间绝缘膜341。
然后,将衬底和在该衬底上形成的所有部件在410℃下加热1小时,并通过从氮化硅膜释放氢进行氢化。
随后,覆盖第一层间绝缘膜341地形成作为平坦化膜的第二层间绝缘膜342(见图7B)。
可以使用感光或者非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)、硅氧烷、或者它们的叠层结构作为第二层间绝缘膜342。可以使用正型感光有机树脂或者负型感光有机树脂作为有机材料。
注意硅氧烷具有由硅(Si)和氧(O2)之间的键构建的骨架,并使用至少包含氢的有机基团作为取代基。另外,对于取代基,可以使用氟基团。此外,至少包含氢的有机基团和氟基团可以用作取代基。
在本实施方式中,通过旋转涂敷法形成硅氧烷作为第二层间绝缘膜342。
在第一层间绝缘膜341和第二层间绝缘膜342上进行刻蚀以在第一层间绝缘膜341和第二层间绝缘膜342内形成到达第二源或漏电极331、333、334、345的接触孔。
注意,可以在第二层间绝缘膜342上方形成第三层间绝缘膜,并在第一层间绝缘膜至第三层间绝缘膜中形成接触孔。作为第三绝缘膜,使用比起其他绝缘膜来不易透过湿气、氧气等的膜。典型地,可以使用利用溅射法或者CVD法获得的氮化硅膜、氧化硅膜、含氧的氮化硅膜、含氮的氧化硅膜、主要包含碳的薄膜(例如DLC膜或者CN膜)等。
在第二层间绝缘膜342上经过接触孔形成第三导电膜,利用第三导电膜形成电极或者连线345、电极或连线346、电极或连线347以及电极或连线348(也统称电极或连线345~348)。
在本实施方式中,利用金属膜作为第三导电膜。作为金属膜,可以使用由铝(Al)、钛(Ti)、钼(Mo)、钨(W)、或者硅(Si)等元素制成的膜、或者使用这些元素的合金膜。在本实施方式中,厚度分别为60nm、40nm、300nm和100nm的钛(Ti)膜、氮化钛(TiN)膜、硅铝(Al-Si)膜、以及钛(Ti)膜被层叠,然后刻蚀成希望的形状以形成电极或连线345~348。
另外,这些电极或连线345~348可以用选自镍、钴、铁中至少的一种元素、或者含碳的铝合金膜形成。利用这种铝合金膜,可以防止在与硅接触时的硅和铝的相互扩散。另外,这样的铝合金膜即使与透明的导电膜、例如氧化铟锡(ITO)膜接触,也不会出现氧化-还原反应;从而它们可以相互直接接触。另外,由于这样的铝合金具有低的电阻率以及良好的热阻,适用于作连线材料。
另外,在电极或连线345~348的形成中,可以相同的工序利用相同的材料形成电极和连线,或者电极和连线可分别形成然后连接。
接下来,在第二层间绝缘膜342和电极或连线345~348上方形成第三层间绝缘膜351。注意第三层间绝缘膜351可以利用与第二层间绝缘膜342相似的材料形成。
注意,当形成比起其他绝缘膜来不易透过湿气、氧等的膜作为形成于第二层间绝缘膜342上方的第三层间绝缘膜时,绝缘膜351作为第四层间绝缘膜。
随后,利用光掩模形成抗蚀剂掩模,通过干法刻蚀去除第三层间绝缘膜351的一部分以形成接触孔。在该接触孔的形成中,利用四氟化碳(CF4)、氧气(O2)、和氦(He)作为刻蚀气体,其流量分别为50sccm、50sccm、30sccm。注意接触孔的底部到达作为电极或连线的导电膜348。
随后,在去除抗蚀剂掩模后,在整个表面上形成导电膜。然后,利用第二导电膜形成电连接至作为电极或连线的导电膜348的像素电极352(见图8B)。
当制造透射型液晶显示装置时,利用如氧化铟锡(ITO)、含氧化硅的氧化铟锡、氧化锌(ZnO)或者氧化锡(SnO2)等透明导电膜形成像素电极352。
另一方面,当制造反射型液晶显示装置时,可以利用具有光反射特性的金属材料,如Ag(银)、Au(金)、Cu(铜)、W(钨)、或者Al(铝)等,通过溅射法形成像素电极352。
图10给出了包括作为像素TFT的n沟道TFT 357的像素部分371的局部放大顶视图。此外,图10给出了形成过程中的像素电极,并给出了像素电极形成于像素左侧而非右侧的情形。在图10中,沿实线A-A’的截面图对应于图9中的像素部分的截面图,对与图7A~8B相对应的部分使用相同的附图标记。
对每个像素提供电容器连线369,形成包含像素电极352和与像素电极352重叠的电容器连线369的存储电容器,第一层间绝缘膜341作为其衍生物。
注意在本实施方式中,在像素电极352与电容器连线369相互重叠的区域内,刻蚀第二层间绝缘膜342和第三层间绝缘膜351,利用像素电极352、第一层间绝缘膜341和电容器连线369形成存储电容器。但是,如果第二层间绝缘膜342和第三层间绝缘膜351可以用作衍生物,则不必在第二层间绝缘膜342和第三层间绝缘膜351上方进行刻蚀。此种情况下,第一层间绝缘膜341、第二层间绝缘膜342和第三层间绝缘膜351作为衍生物。或者,也可以仅刻蚀第三层间绝缘膜351,而第一层间绝缘膜341和第二层间绝缘膜342可以用作衍生物。
通过上述工序,就完成了液晶显示装置的TFT衬底,其中在衬底301上形成像素TFT 357、构成CMOS电路358的n沟道TFT 355和p沟道TFT 356、以及像素电极352。
接下来,形成取向膜以覆盖像素电极352。注意,可以使用液滴释放法、丝网印刷法、或者胶版印刷法来形成取向膜359。随后,在取向膜359的表面上进行摩擦处理。
然后,在对置衬底361上放,设置包含着色层363、遮光层(黑底)362、和保护层364的滤色器。进而形成由透明电极或者反射电极制成的对置电极365以及其上方的取向膜366(见图9)。
随后,利用液滴释放法形成闭合图案的密封剂381以包住与包含像素TFT的像素区域371重叠的区域(见图11A)。在此,由于液晶是滴入的,给出了闭合图案密封剂381的一例;但是,也可以使用浸入法(泵取法),其中设置具有开放部分的密封图案,然后在附着至衬底301后利用毛细现象注入液晶。
接下来,在减压条件下滴下液晶367,以不使气泡进入(见图11B),TFT衬底301和对置衬底361附着在一起(见图11C)。液晶367一次或者多次在闭合循环密封图案中滴下。作为液晶367的取向模式,在许多情况下使用TN模式,其中液晶分子的排列从光线进入处到其存在处扭转90°。当制造TN模式的液晶显示装置时,衬底附着在一起使得衬底的摩擦方向相互垂直。
注意衬底对之间的距离可以通过散置球状间隔件、形成树脂制成的柱状间隔件或者在密封剂381中包含填充物来保持。柱状间隔件为主要至少包含丙烯酸、聚酰亚胺、聚酰亚胺酰胺和环氧的至少一种的有机树脂;或者选自氧化硅、氮化硅或者含氮的氧化硅材料之一的单层膜或者它们的叠层膜的无机材料。
随后,将衬底进行分割。在从衬底获得多个面板的情况下,每个面板被分离开。在从衬底获得单个面板的情况下,可以通过附着预先切割的对置衬底而跳过分割工序(见图11D)。
然后,利用已知技术通过各向异性导电层附着FPC(柔性印刷电路)。通过上述工序,就完成了本实施方式的液晶显示装置。另外,如果需要,附着光学膜。在透射型液晶显示装置的情况下,将偏振板附着至TFT衬底301以及对置衬底361的每个。
通过上述工序获得的液晶显示装置的顶视图示于图12A,另一液晶显示装置的顶视图的一例示于图12B。
在图12A中,附图标记301、361、371、372、373、381和382分别表示TFT衬底、对置衬底、像素部分、源极信号线驱动电路、栅极信号线驱动电路、密封剂、和FPC。注意液晶通过液滴释放法释放,而成对的衬底301和对置衬底361通过减压条件下的密封剂381附着在一起。
在图12B中,附图标记301、361、372、373、371、381a和382分别表示TFT衬底、对置衬底、源极信号线驱动电路、栅极信号线驱动电路、像素部分、第一密封剂和FPC。注意液晶通过液滴释放法释放,而成对的衬底301和对置衬底361通过第一密封剂381a和第二密封381b剂附着在一起。由于源极信号线驱动电路372和栅极信号线驱动电路373不需要液晶,液晶仅保持在像素部分371,而提供第二密封剂381b用于强化整个面板。
以此方式,本实施方式的半导体器件的源区和漏区具有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。同样由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率得到提高从而改善TFT特性,液晶显示装置整体的可靠性也得到提高。
另外,如果需要,本实施方式可以与实施方式1~4自由组合。
〔实施方式6〕
在本实施方式中,对利用液滴释放法滴入液晶的一例进行说明。在本实施方式中,参照图13A~16B示出了利用大面积衬底400获得四块面板的制造例。
图13A给出了加工过程中通过分配器(或者喷墨)形成液晶层的截面图,从液滴释放装置406的喷嘴释放、喷射或者滴出液晶材料404以覆盖由密封剂402包围的像素部分401。液滴释放装置406沿图13A中的箭头方向移动。注意尽管此处示出了移动喷嘴408的一例,液晶层也可以通过附着喷嘴并移动衬底形成。
另外,图13B给出了透视图,其中示出了液晶材料404只被有选择地释放、喷射或者滴入由密封剂402包围的区域中,且滴入表面405沿喷嘴扫描方向403移动的情形。
另外,图13C和13D各给出了由图13A中的虚线包围的部分409的放大截面图。当液晶材料的粘性高时,液晶材料被连续释放,如图13C无间断地粘着。另一方面,当液晶材料的粘性低时,液晶材料被间断释放,如图13D液滴以点状滴下。
注意在图13C中,附图标记401和411分别表示根据本发明形成的像素TFT和像素电极。像素部分401包括矩阵形式放置的像素电极和连接至像素电极的开关元件,此处还包括底栅TFT和存储电容器。
以下参照图14A~15B对面板的制造流程进行说明。
首先,准备具有在上面形成了像素部分401的绝缘表面的第一衬底400。对第一衬底400,预先进行取向膜的生成、摩擦处理、球形间隔件的散置或者柱状间隔件的形成、滤色器的形成等。其详细的制造方法参考实施方式5。
随后,如图14A所示,通过在惰性气体或者低压下的分配装置或者喷墨装置在第一衬底400上方的预定位置(包围像素部分401的图案)形成密封剂402。对于半透明的密封剂402,使用包含填充剂(直径6μm~24μm)且粘性在40Pa·s至400Pa·s的材料。注意选定的材料最好不溶于随后接触的液晶,作为密封剂402,可使用丙烯酸基光固化树脂或者丙烯酸基热固化树脂。此外,由于是简单的密封图案,密封剂402可以通过印刷方法形成。
接下来,通过喷墨法将液晶材料404滴入由密封剂402围住的区域(见图14B)。作为液晶材料404,可以使用已知的具有可以利用喷墨法释放的粘度的液晶材料。另外,由于液晶材料404的粘性可以通过调整温度来设置,所以适合于喷墨法。通过喷墨法,可以没有浪费地将所需量的液晶材料404存储在密封剂402围住的区域。
随后,在减压状态下将上面设置了像素部分401的第一衬底400和上面设置了对置电极和取向膜的第二衬底421附着在一起,以不使气泡进入(见图15A)。在此,在将第一衬底400和第二衬底421附着在一起的同时,进行紫外线照射或者热处理,将密封剂402固化。注意可以在紫外线照射的同时进行热处理。
另外,图16A和16B各自给出了在衬底附着期间或者之后能够进行紫外线照射或者热处理的附着装置的一例。
在图16A和16B中,附图标记422、423、424、428和429分别表示第一衬底支撑基座、第二衬底支撑基座、光线传输窗、下侧测量板、紫外线光源。注意在图16A和16B中,相同的附图标记用于对应图13A~15B的相应部分。
下侧测量板包括加热器,并固化密封剂402。另外,第二衬底支撑基座423设置有光线传输窗424并允许来自光源429的紫外线等透过。尽管此处未示出,通过窗424进行衬底的位置对准。此外,作为对置衬底的第二衬底421被预先切割成希望的尺寸并通过真空卡盘等附着至第二衬底支撑基座423。图16A给出了将第一衬底400和第二衬底421附着在一起之前的情形。
在附着时,在向下移动第一衬底支撑基座422和第二衬底支撑基座423之后,第一衬底400和第二衬底421由压力附着在一起,然后通过紫外线照射按原样固化。在图16B中给出了将第一衬底400和第二衬底421附着在一起之后的情形。
随后,利用如划片装置、破开装置或者滚动切割机的切割装置切割第一衬底400(见图15B)。以此方式,可从一个衬底制造四块面板。然后利用已知技术附着FPC。
注意,作为第一衬底400和第二衬底421可各自使用玻璃衬底或者塑料衬底。
以此方式,在本实施方式中,当利用液滴释放法制造液晶显示装置时,可以用到本发明的半导体器件。本发明的半导体器件的源区和漏区各自有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。同样由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率得到提高从而改善TFT特性。液晶显示装置整体的可靠性也得到提高。
此外,如果需要,本实施方式可与实施方式1~5自由组合。
〔实施方式7〕
在本实施方式中,参照图17A~20对利用本发明制造双发射显示装置的一例进行说明。
首先,基于实施方式1~4,在衬底501上形成n沟道TFT 561、562和p沟道TFT 563。
n沟道TFT 561包括栅电极502,栅绝缘膜505,第一源或漏电极511和512,作为沟道形成区域的岛状半导体膜517,各自作为源区或漏区的岛状杂质半导体膜521和522,以及第二源或漏电极531和532。
n沟道TFT 562包括栅电极503,栅绝缘膜505,第一源或漏电极513和514,作为沟道形成区域的岛状半导体膜518,各自作为源区或漏区的岛状杂质半导体膜523和524,以及第二源或漏电极533和534。
p沟道TFT 563包括栅电极504,栅绝缘膜505,第一源或漏电极515和516,作为沟道形成区域的岛状半导体膜519,各自作为源区或漏区的岛状杂质半导体膜525和526,以及第二电极535和536。
作为衬底501,可以使用与本实施方式和实施方式1的衬底101相似的衬底。另外,可以参考本实施方式和实施方式1中的栅电极102、栅绝缘膜103、第一源或漏电极104、岛状半导体膜105和第二源或漏电极106,分别形成栅电极502~504,栅绝缘膜505,第一源或漏电极511~516,岛状半导体膜517~519,第二源或漏电极531~536。
另外,n沟道TFT 561的岛状杂质半导体膜521和522以及n沟道TFT 562的岛状杂质半导体膜523和524的每个可以通过形成添加有赋予n型导电类型的杂质磷(P)或砷(As)的半导体膜形成。另一方面,p沟道TFT 563的岛状杂质半导体膜525和526的每个可以通过形成添加有赋予p型导电类型的杂质硼(B)的半导体膜形成。
在本实施方式中,p沟道TFT 563用作双发射显示装置的像素TFT。另外,n沟道TFT 561和562用作驱动像素TFT 563的驱动电路的TFT。注意,不要求像素TFT为p沟道TFT,也可使用n沟道TFT。此外,驱动电路不必为由多个n沟道TFT组合而成的电路,可以为n沟道TFT和p沟道TFT的互补地组合的电路,或者多个p沟道TFT组合而成的电路。
接下来,形成含氢的绝缘膜作为第一层间绝缘膜541。随后,激活被加入到岛状半导体膜的杂质元素。该杂质元素的激活可以通过实施方式5所述的激光处理法进行。
作为含氢的绝缘膜,使用通过PCVD获得的含氮的氧化硅膜。或者使用含氧的氮化硅膜。注意第一层间绝缘膜541为具有光传输特性并包含氧化硅的绝缘膜。
随后,通过在410℃加热一小时进行岛状半导体膜的氢化。
接下来,形成作为第二层间绝缘膜542的平坦化膜。作为平坦化膜,可以使用具有光传输特性的无机材料(例如氧化硅,氮化硅,或者含氧的氮化硅)、感光或者非感光有机材料(例如聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)、或者它们的叠层。此外,作为具有光传输特性、用于平坦化膜的另一个膜可以使用通过涂敷法获得的、由含烃基的氧化硅膜制成的绝缘膜,例如利用硅玻璃、烷基硅氧烷聚合物、烷基硅倍半氧烷(alkylsilsesquioxane)聚合物、硅倍半氧烷(silsesquioxane)氢化聚合物、烷基硅倍半氧烷氢化聚合物等。作为基于硅氧烷(siloxane)聚合物的一例,给出由Toray industries Inc.生产的涂敷绝缘膜材料PSB-K1和PSB-K31和由Catalysts & Chemicals Industries Co.,Ltd.生产的涂敷绝缘膜材料ZRS-5PH。
随后形成具有光传输特性的第三层间绝缘膜543。在后续的刻蚀作为第一像素电极565的导电膜的工序中,设置第三层间绝缘膜543作为刻蚀阻挡膜以保护作为平坦化膜的第二层间绝缘膜542。但是,如果在刻蚀作为第一像素电极565的导电膜时,第二层间绝缘膜542作为刻蚀阻挡膜,则不必设置第三层间绝缘膜543。
接下来,利用新的掩模穿过第一层间绝缘膜541、第二层间绝缘膜542、第三层间绝缘膜543形成接触孔。随后,去除该掩模,在形成导电膜(氮化钛膜、铝膜、氮化钛膜的叠层)之后,利用不同的掩模进行刻蚀(使用BCl3和Cl2的混合气体的干法刻蚀)以形成电极或连线551、电极或连线552、电极或连线553、电极或连线554、电极或连线555、电极或连线556(TFT的源极连线或者漏极连线、电流供给线等),统称电极或连线551~556(见图17A)。尽管电极和连线在本实施方式中一体地形成,电极和连线可以单独形成并电连接。注意氮化钛膜为与高热阻平坦化膜具有很好粘着性的材料之一。
随后,使用新的掩模形成第一像素电极565,以具有范围在10nm至800nm的厚度。作为第一像素电极565,可以使用具有高功函数(4.0eV的功函数或者更高)的透明导电膜,例如利用含硅元素的氧化铟锡的靶形成的导电膜、或者除氧化铟锡(ITO)靶之外混合有2~20Wt%氧化锌(ZnO)的氧化铟的靶形成的导电膜。
接下来,使用新的掩模形成覆盖第一像素电极565的末端部分的隔离件566(称为隔离物或者壁)。作为隔离件566,可以使用厚度在0.8μm~1μm、通过涂敷法得到的感光或者非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或者苯并环丁烯)、或者SOG膜(例如,含烷基团的氧化硅膜)。
随后通过蒸镀法或者涂敷法利用有机化合物形成空穴注入层571,空穴传输层572,发光层573,电子传输层574以及电子注入层575。
注意空穴注入层571,空穴传输层572,发光层573,电子传输层574以及电子注入层575不一定要按此顺序形成,可以以下顺序在第一像素电极565和第二像素电极576之间从第一像素电极565一侧形成:电子注入层,电子传输层,发光层,空穴传输层,空穴注入层。
注意,为了提高发光元件的可靠性,最好在形成空穴注入层571之前通过真空加热去除气体。例如,在进行成为空穴注入层的有机化合物材料的蒸镀之前,最好在温度为200℃~300℃的减压气体或者惰性气体中进行热处理以去除包含在衬底中的气体。注意当利用具有高热阻的氧化硅膜形成层间绝缘膜和隔离件时,也可以进行高温(410℃)下的热处理。
随后,利用蒸镀掩模通过共同蒸镀氧化钼(MoOx)、4-4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(α-NPD)和红荧烯(rubrene),在第一像素电极565上有选择地形成空穴注入层(包含有机化合物的第一层)571。
注意除MoOx外,还可以使用具有较高的空穴注入特性的材料,如酞菁铜(CuPc)、氧化钒(Vox)、氧化钌(RuOx)或者氧化钨(WOx)。另外,空穴注入层571还可通过涂敷法利用具有高空穴注入特性的高分子化合物材料形成,例如聚乙烯基二氧噻吩(poly(ethylene dioxythiophene))/聚乙烯基二氧噻吩/聚苯乙烯磺酸(poly(styrenesulfonic acid))溶液(PEDOT/PSS)。
接下来,利用蒸镀掩模有选择地蒸镀α-NPD以在空穴注入层571上方形成空穴传输层(包含有机化合物的第二层)572。注意除α-NPD外还可使用具有高空穴传输特性的以芳香胺化合物为代表的有机化合物,例如4,4’-二[N-(3-甲基苯基)-N-苯基氨基]联苯(缩写:TPD),4,4’4”-三(N,N-二苯基-氨基)-三苯胺(缩写TDATA),或者4,4’,4”-三[N-(3-甲基-苯基)-N-苯基-氨基]-三苯胺(缩写MTDATA)。
随后有选择地形成发光层(包含有机化合物的第三层)573。对于全色显示装置,为每个发光色(R、G、B)对准蒸镀掩模,然后进行有选择地蒸镀。
作为发红光的发光层573R,使用如Alq3:DCM或者Alq3:红荧烯:BisDCJTM的材料。另外,对于发绿光的发光层573G,使用如Alq3:DMDQ(N,N’-二甲基喹吖酮)或者Alq3:香豆素6的材料。此外对于发蓝光的发光层573B,使用如α-NPD或者tBu-DNA的材料。
接下来利用蒸镀掩模有选择地蒸镀Alq3(三(8-羟基喹啉)铝)以在发光层573上方形成电子传输层(含有机化合物的第四层)574。另外,除Alq3外,还可以使用具有高电子运输性能的、以具有喹啉骨架或者苯并喹啉骨架的金属合成物为代表的有机化合物,例如三(5-甲基-8-羟基喹啉)铝(缩写:Almq3),二(10-羟基苯[h]-羟基喹啉)铍(缩写:BeBq2),二(2-甲基-8-羟基喹啉)-4-苯基酚氧-铝(缩写:BAlq)等。此外,还可使用具有噁唑基或者噻唑基配合体(ligand)的金属合成物,例如二[2-(2-羟基苯基)-苯并噁唑]锌(缩写:Zn(BOX)2),或者二[2-(2-羟基苯基)-苯并噻唑]锌(缩写:Zn(BTZ)2)。此外,除金属合成物,还可使用同样具有高电子运输特性的材料作为电子传输层574,例如2-(4-二苯基)-5-(4-叔丁基苯基)-1,3,4-噁二唑(缩写:PBD)、1,3-二[5-(p-叔丁基苯基)-1,3,4-噁二唑-2-基]苯(缩写:OXD-7),3-(4-叔丁基苯基)-4-苯基-5-(4-二苯基)-1,2,4-三唑(缩写:TAZ)、3-(4-叔丁基苯基)-4-(4-乙烯基苯基)-5-(4-二苯基)-1,2,4-三唑(缩写:p-EtTAZ)、向红菲咯啉(缩写:BPhen)、浴铜灵(缩写BCP)等。
接下来,共同蒸镀4,4-二(5-甲基苯并噁唑-2-基)茋(缩写:BzOs)和锂(Li)以形成覆盖电子传输层574和隔离件566的电子注入层575(含有机化合物的第五层)。通过使用苯并噁唑衍生物(BzOs),可以抑制在以后的工序中进行的形成第二像素电极576期间因溅射法造成的损坏。同样除了BxOs:Li之外,还可以使用具有高电子注入特性的材料,例如碱金属或者碱土金属的化合物,例如CaF2,氟化锂(LiF)、氟化铯(CsF)等。此外,Alq3和镁(Mg)的混合物亦可使用。
随后,在电子注入层575上形成厚度为10nm~800nm的第二像素电极576。作为第二像素电极576,可以使用利用含硅元素的氧化铟锡的靶形成的导电膜,或者除氧化铟锡(ITO)之外混合有2~20Wt%氧化锌(ZnO)的氧化铟的靶形成的导电膜。
以上述方式制成发光元件。构成发光元件的第一像素电极565、空穴注入层571、空穴传输层572、发光层573、电子传输层574、电子注入层575和第二像素电极576的材料和厚度被适当地选定和设定。第一和第二像素电极优选使用相同的材料,并具有大致相同的膜厚,优选为100nm厚。
另外,如上所述,如果需要,第一像素电极565、电子注入层、电子传输层、发光层、空穴传输层、空穴注入层和第二像素电极576可以此顺序叠层。
此外,如果需要,覆盖发光元件形成防止湿气进入的透明保护层577。作为透明保护层577,可以使用通过溅射法或者CVD法得到的氮化硅膜、氧化硅膜、含氧的氮化硅膜、含氮的氧化硅膜、主要包含碳(例如类金刚石碳膜(DLC)或者氮化碳(CN)膜)的薄膜等(见图18)。
此外,利用包含用来保持衬底之间的间距的间隙材料的密封剂将衬底581和衬底501附着在一起。第二衬底581也可以由具有光传输特性的玻璃衬底或者石英衬底形成。注意在成对的衬底之间的空间里可以放置干燥剂作为气隙(惰性气体),或者在成对的衬底之间填入透明密封剂(例如紫外线固化或者热固化环氧树脂)。
由于发光元件的第一像素电极565和第二像素电极576由光传输材料形成,光可以沿两个方向发射,换言之,从单个发光元件的两面发光。
利用上述面板结构,从上表面和下表面发出的光的强度可以大致相同。
最后,分别在衬底501和581上提供光学膜(偏振板或者圆偏振板)582和583,以提高对比度(见图19)。
图20给出了各个发光色(红(R)、绿(G)、蓝(B))的发光元件的截面图。发红光元件(R)包括像素TFT 563R、第一像素电极565R、空穴注入层571R、空穴传输层572R、发光层573R、电子传输层574R、电子注入层575、第二像素电极576和透明保护层577。
另外,发绿光元件(R)包括像素TFT 563G、第一像素电极565G、空穴注入层571G、空穴传输层572G、发光层573G、电子传输层574G、电子注入层575、第二像素电极576和透明保护层577。
另外,发蓝光元件(B)包括像素TFT 563B、第一像素电极565B、空穴注入层571B、空穴传输层572B、发光层573B、电子传输层574B、电子注入层575、第二像素电极576和透明保护层577。
以此方式,本实施方式的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。同样由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率得到提高从而改善TFT特性,双发射显示装置整体的可靠性也得到提高。
此外,如果需要,本实施方式可以与实施方式1~6自由组合。
〔实施方式8〕
作为应用本发明的电器,给出如下:如摄像机和数码相机的照相机,护目镜式显示器,导航系统,音频播放装置(例如汽车音响),计算机,游戏机,便携式信息终端(例如移动计算机,蜂窝电话,便携式游戏机和电子书),设有记录介质的图像播放装置(具体地,可以播放诸如数码通用光盘(DVD)的记录介质的装置以及包括能够显示图像的显示装置)等。这些电器的具体例示于图21A、22D。
图21A给出了电视接收机等对应的发光显示装置。该发光显示装置包括外壳601、显示部分603、扬声器部分604等。本发明可应用于显示部分603、控制电路部分等。极化极板或者圆偏振板可以设在像素部分中以提高对比度。例如可以在密封衬底上以1/4λ板、1/2λ板和偏振板的顺序设置。另外,可以在偏振板上方设置抗反射膜。通过利用本发明,可以获得具有高可靠性的发光显示装置。
图21B给出了液晶显示器或者EL显示器,包括外壳611,支撑基座612,显示部分613等。本发明可应用于显示部分613、控制电路部分等。利用本发明,可以得到具有高可靠性的液晶显示器或EL显示器。
图21C给出了蜂窝电话,包括主体621,外壳622,显示部分623,音频输入部分624,音频输出部分625,操作键626,天线628等。本发明可应用于显示部分623和控制电路部分等。利用本发明,可以获得具有高可靠性的蜂窝电话。
图21D给出了个人计算机,包括主体631,外壳632,显示部分633,键盘634,外部连接端口635,连接鼠标636等。本发明可应用于显示部分633和控制电路部分等。利用本发明,可以获得具有高可靠性的个人电脑。
图22A给出了移动计算机,包括主体651,显示部分652,开关653,操作键654,红外端口655等。本发明可应用于显示部分652和控制电路部分等。利用本发明,可以获得具有高可靠性的移动电脑。
图22B给出了便携式游戏机,包括外壳661,显示部分662,扬声器部分663,操作键664,记录介质插入部分665等。本发明可应用于显示部分662和控制电路部分等。利用本发明,可以获得具有高可靠性的便携式游戏机。
图22C给出了设有记录介质的便携式图像播放装置(具体地,DVD播放装置),包括主体671,外壳672,显示部分A 673,显示部分B 674,读取诸如DVD的记录介质的记录介质读取部分675,操作键676,扬声器部分677等。显示部分A 673主要显示图像信息,显示部分B 674主要显示文本信息。本发明可应用于显示部分A 673、显示部分B 674和控制电路部分等。注意家用游戏机等也包括在设有记录介质的图像播放装置中。利用本发明,可以获得具有高可靠性的图像播放装置。
图22D给出了显示器可以四处携带的无线电视。在外壳682中包含电池和信号接收器,显示部分683和扬声器部分687由该电池驱动。电池可以通过充电器681反复充电。此外,充电器681还可以传输和接收图像信号,并将图像信号传输至显示装置的接收器。外壳682由操作键686控制。另外,图22D所示的装置也可以称为音视频双向通讯装置,因其可以通过操作操作键686将信号从外壳682传输至充电器681。此外,图22D所示装置也可称为通用遥控装置,因其可以通过操作操作键686和从外壳682向充电器681发送信号以及使其他电器接收从充电器681传输的信号,来控制另一电器的通讯。本发明可应用于显示部分683和控制电路部分等。利用本发明,可以获得具有高可靠性的TV。
注意本实施方式中所示例子仅为示例,并不限于这些应用。
以此方式,本实施方式的半导体器件的源区和漏区各具有上下被源或漏电极夹在中间的结构;从而源或漏电极与半导体膜之间的接触电阻变小。同样由于具有两个源或漏电极层,连线电阻也变小。此外,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率得到提高从而改善TFT特性,包含本发明半导体器件的各个电器整体的可靠性也得到提高。
此外,如果需要,本实施方式可以与实施方式1~7自由组合。
工业适用性
通过本发明可以获得源或漏电极和半导体膜之间的接触电阻减小的半导体器件。这是由于本发明的半导体器件的源区或漏区具有上下被源或漏电极夹在中间的结构。
另外,由于在本发明的半导体器件中形成两个源或漏电极层,一个在电阻半导体膜上方,另一个在电阻半导体膜下方,连线电阻得以减小。
此外,在本发明的半导体器件中,由于形成于半导体膜下方的第一源或漏电极可形成得薄,半导体膜的覆盖率得到提高从而改善TFT特性。通过以上,本发明的半导体器件的可靠性也得到提高。
本发明基于2005年10月14日提出的日本专利在先申请第2005-300825号并要求其优先权,其所有内容通过引用包含于此。

Claims (10)

1.一种半导体器件,包括:
衬底上方的栅电极;
栅电极上方的栅绝缘膜;
栅绝缘膜上方的第一源或漏电极;
第一源或漏电极上方的岛状半导体膜;和
岛状半导体膜和第一源或漏电极上方的第二源或漏电极,
其中,第二源或漏电极的一部分与第一源或漏电极直接接触;
其中,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间;并且
其中,岛状半导体膜的边缘被覆盖有第一源或漏电极和第二源或漏电极。
2.一种半导体器件,包括:
衬底上方的栅电极;
栅电极上方的栅绝缘膜;
栅绝缘膜上方的第一源或漏电极;
第一源或漏电极上方的岛状半导体膜;
岛状半导体膜上方的、掺有赋予一种导电类型的杂质的岛状杂质半导体膜;和
岛状半导体膜、岛状杂质半导体膜和第一源或漏电极上方的第二源或漏电极,
其中,第二源或漏电极的一部分与第一源或漏电极直接接触;
岛状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二源或漏电极之间;并且
其中,岛状半导体膜和岛状杂质半导体膜的边缘被覆盖有第一源或漏电极和第二源或漏电极。
3.如权利要求2所述的半导体器件,其中,
赋予一种导电类型的杂质为磷或砷。
4.如权利要求2所述的半导体器件,其中,
赋予一种导电类型的杂质为硼。
5.一种半导体器件的制造方法,包括以下工序:
在衬底上方形成栅电极;
在栅电极上方形成栅绝缘膜;
在栅绝缘膜上方形成第一源或漏电极;
在第一源或漏电极上方形成岛状半导体膜;和
在第一源或漏电极和岛状半导体膜上方形成第二源或漏电极,
其中第二源或漏电极的一部分与第一源或漏电极直接接触;
其中岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间;并且
其中,岛状半导体膜的边缘被覆盖有第一源或漏电极和第二源或漏电极。
6.如权利要求5所述的半导体器件的制造方法,其中,
栅电极、栅绝缘膜、第一源或漏电极、岛状半导体膜、以及第二源或漏电极中的至少一个是用喷墨法形成的。
7.一种半导体器件的制造方法,包括以下工序:
在衬底上方形成第一导电膜;
利用第一导电膜形成栅电极;
在栅电极上方形成栅绝缘膜;
在栅绝缘膜上方形成第二导电膜;
利用第二导电膜形成第一源或漏电极;
在第一源或漏电极上方形成半导体膜;
利用半导体膜形成岛状半导体膜;
在第一源或漏电极和岛状半导体膜的上方形成第三导电膜;和
利用第三导电膜形成第二源或漏电极,
其中,第二源或漏电极的一部分与第一源或漏电极直接接触;
其中,岛状半导体膜夹在第一源或漏电极和第二源或漏电极之间;并且
其中,岛状半导体膜的边缘被覆盖有第一源或漏电极和第二源或漏电极。
8.一种半导体器件的制造方法,包括以下工序:
在衬底上方形成栅电极;
在栅电极上方形成栅绝缘膜;
在栅绝缘膜上方形成第一源或漏电极;
在第一源或漏电极上方形成岛状半导体膜;
在岛状半导体膜上方形成掺有赋予一种导电类型的杂质的岛状杂质半导体膜;和
在第一源或漏电极、岛状半导体膜、和岛状杂质半导体膜上方形成第二源或漏电极,
其中,第二源或漏电极的一部分与第一源或漏电极直接接触;
其中,岛状半导体膜和岛状杂质半导体膜夹在第一源或漏电极和第二源或漏电极之间;并且
其中,岛状半导体膜和岛状杂质半导体膜的边缘被覆盖有第一源或漏电极和第二源或漏电极。
9.如权利要求8所述的半导体器件的制造方法,其中,
赋予一种导电类型的杂质为磷或砷。
10.根据权利要求8的半导体器件,其中,
赋予一种导电类型的杂质为硼。
CN2006800364073A 2005-10-14 2006-10-03 半导体器件及其制造方法 Expired - Fee Related CN101278403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005300825 2005-10-14
JP300825/2005 2005-10-14
PCT/JP2006/320154 WO2007043493A1 (en) 2005-10-14 2006-10-03 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN101278403A CN101278403A (zh) 2008-10-01
CN101278403B true CN101278403B (zh) 2010-12-01

Family

ID=37942733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800364073A Expired - Fee Related CN101278403B (zh) 2005-10-14 2006-10-03 半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US7749825B2 (zh)
EP (1) EP1935027B1 (zh)
JP (3) JP5504317B2 (zh)
CN (1) CN101278403B (zh)
WO (1) WO2007043493A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912040B2 (en) 2008-10-22 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US8202771B2 (en) * 2006-09-26 2012-06-19 Dai Nippon Printing Co., Ltd. Manufacturing method of organic semiconductor device
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
KR20090074561A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체소자의 컨택 형성방법
US8569746B2 (en) * 2008-06-24 2013-10-29 Kyushu Institute Of Technology Organic field effect transistor
KR20100009869A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR20220110330A (ko) 2008-09-19 2022-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5429454B2 (ja) * 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
KR101785992B1 (ko) 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102618171B1 (ko) 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
JP5565609B2 (ja) * 2009-10-02 2014-08-06 ソニー株式会社 半導体装置の製造方法
KR101988819B1 (ko) 2009-10-16 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101875794B1 (ko) 2009-10-21 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101969291B1 (ko) 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110101771A (ko) * 2010-03-09 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
TWI427784B (zh) * 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
JP5253674B2 (ja) * 2010-08-30 2013-07-31 シャープ株式会社 半導体装置およびその製造方法
JP5798626B2 (ja) * 2011-08-03 2015-10-21 パナソニック株式会社 表示パネル装置及びその製造方法
KR20130055521A (ko) 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
TWI445181B (zh) * 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
CN105161544A (zh) * 2015-10-16 2015-12-16 深圳市华星光电技术有限公司 薄膜场效应晶体管及其制作方法、液晶显示器
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10424670B2 (en) 2016-12-30 2019-09-24 Intel Corporation Display panel with reduced power consumption
WO2019041248A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. THIN FILM TRANSISTOR, NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
JP6553693B2 (ja) * 2017-09-14 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
US11189733B2 (en) 2018-01-10 2021-11-30 Intel Corporation Thin-film transistors with low contact resistance
CN109037350A (zh) * 2018-08-01 2018-12-18 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
CN110998857A (zh) * 2019-11-27 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列
EP4219170A4 (en) * 2020-11-13 2023-11-15 Konica Minolta, Inc. PRINTING METHOD AND INKJET PRINTING DEVICE
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403408B1 (en) * 1999-08-24 2002-06-11 U.S. Philips Corporation Thin-film transistors and method for producing the same

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4381213A (en) * 1980-12-15 1983-04-26 Motorola, Inc. Partial vacuum boron diffusion process
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6151188A (ja) * 1984-08-21 1986-03-13 セイコーインスツルメンツ株式会社 アクテイブ・マトリクス表示装置用基板
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0687466B2 (ja) * 1988-07-13 1994-11-02 株式会社精工舎 シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法
US5125945A (en) 1991-04-09 1992-06-30 Corning Incorporated Method and apparatus for parallel alignment of opposing mold surfaces by controlling the thermal expansion of the apparatus
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07131019A (ja) 1993-11-01 1995-05-19 Nec Corp 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269326B1 (ko) * 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580127B1 (en) * 1999-09-30 2003-06-17 International Business Machines Corporation High performance thin film transistor and active matrix process for flat panel displays
JP4630420B2 (ja) 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100438820B1 (ko) * 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004252047A (ja) * 2003-02-19 2004-09-09 Sharp Corp 半透過型表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004311702A (ja) 2003-04-07 2004-11-04 Sumitomo Heavy Ind Ltd 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100980020B1 (ko) * 2003-08-28 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same
JP2005223048A (ja) 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
JP2005268724A (ja) 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5070156B2 (ja) * 2008-08-05 2012-11-07 アルインコ株式会社 建築資材の仮設足場への仮置き装置
JP5251705B2 (ja) 2009-04-27 2013-07-31 株式会社島津製作所 分析装置制御システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403408B1 (en) * 1999-08-24 2002-06-11 U.S. Philips Corporation Thin-film transistors and method for producing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭61-51188A 1986.03.13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912040B2 (en) 2008-10-22 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US9312393B2 (en) 2016-04-12
US20100264420A1 (en) 2010-10-21
JP5504317B2 (ja) 2014-05-28
CN101278403A (zh) 2008-10-01
US20140326998A1 (en) 2014-11-06
US7749825B2 (en) 2010-07-06
EP1935027A1 (en) 2008-06-25
JP2013016861A (ja) 2013-01-24
EP1935027B1 (en) 2017-06-28
JP5961302B2 (ja) 2016-08-02
US20120097964A1 (en) 2012-04-26
JP5799122B2 (ja) 2015-10-21
US20070087487A1 (en) 2007-04-19
JP2014103418A (ja) 2014-06-05
WO2007043493A1 (en) 2007-04-19
US8785990B2 (en) 2014-07-22
EP1935027A4 (en) 2011-08-24
US8222098B2 (en) 2012-07-17
JP2015144312A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
CN101278403B (zh) 半导体器件及其制造方法
JP5427340B2 (ja) 半導体装置
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US9620714B2 (en) Method for forming pattern, method for manufacturing light emitting device, and light emitting device
CN100470873C (zh) 发光器件
CN1819300B (zh) 发光器件
CN101515571B (zh) 光发射装置及其制造方法
CN102226997B (zh) 发光器件
US20050245078A1 (en) Manufacturing method of display device and semiconductor device
EP1598860A2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
JP2005340802A (ja) 半導体装置及び表示装置の作製方法
JP2006156983A (ja) 半導体装置とその作製方法
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100683800B1 (ko) 유기 발광 디스플레이 장치
JP2005039028A (ja) 半導体装置およびその作製方法
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20171003

CF01 Termination of patent right due to non-payment of annual fee