JP2008147418A - 薄膜トランジスタ装置、画像表示装置およびその製造方法 - Google Patents
薄膜トランジスタ装置、画像表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008147418A JP2008147418A JP2006332763A JP2006332763A JP2008147418A JP 2008147418 A JP2008147418 A JP 2008147418A JP 2006332763 A JP2006332763 A JP 2006332763A JP 2006332763 A JP2006332763 A JP 2006332763A JP 2008147418 A JP2008147418 A JP 2008147418A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- substrate
- polycrystalline
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 75
- 239000010409 thin film Substances 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 59
- 230000002093 peripheral effect Effects 0.000 claims description 57
- 238000007639 printing Methods 0.000 claims description 41
- 239000011159 matrix material Substances 0.000 claims description 32
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 1
- 238000005452 bending Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 56
- 239000011248 coating agent Substances 0.000 description 22
- 238000000576 coating method Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 20
- 239000004033 plastic Substances 0.000 description 18
- 229920003023 plastic Polymers 0.000 description 18
- 238000000059 patterning Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000011368 organic material Substances 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 150000004032 porphyrins Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
- G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 薄型軽量画像表示装置の、衝撃や曲げに対する耐久性を向上し、湾曲させた利用や曲面実装を可能にし、さらに製造工程数の削減による製造コストを低減し、大型化を容易にすること。
【解決手段】 複数の画素により構成された表示部と、表示部の制御を行う周辺集積回路を有する画像表示装置において、表示装置を衝撃や曲げに対する耐久性の高い支持基板上に設け、画素回路を有機半導体TFTで構成し、周辺集積回路を低温多結晶Si−TFTで構成し、この周辺集積回路を製造した時の支持基板を除去して表示装置の支持基板上に設け、画素回路と周辺集積回路を同一配線層で接続する。
【選択図】 図1
【解決手段】 複数の画素により構成された表示部と、表示部の制御を行う周辺集積回路を有する画像表示装置において、表示装置を衝撃や曲げに対する耐久性の高い支持基板上に設け、画素回路を有機半導体TFTで構成し、周辺集積回路を低温多結晶Si−TFTで構成し、この周辺集積回路を製造した時の支持基板を除去して表示装置の支持基板上に設け、画素回路と周辺集積回路を同一配線層で接続する。
【選択図】 図1
Description
本発明は薄膜トランジスタ装置、画像表示装置およびその製造方法に関し、特に、トランジスタ集積回路基板とそれを応用したアクティブマトリクス画像表示装置に係り、特に薄型軽量性、耐衝撃性、フレキシブル性に優れ、製造の低コスト化が可能な薄膜トランジスタ基板、画像表示装置およびその製造方法に関する。
第1の従来技術として、有機半導体を用いた薄膜トランジスタ(Thin Film Transistor;以下、TFTと称する。)や、それを応用したアクティブマトリクス型画像表示装置があり、例えば特開2004−134694号公報、米国特許第6905906号公報に開示されている。これらの公知例では、TFTの製造に塗布印刷技術を用いており、フレキシブル性を有するプラスチック基板のような基板上での低温、低コストなTFT製造が可能になる。
また、第2の従来技術として、低温多結晶Si−TFTを用いたアクティブマトリクス型画像表示装置があり、例えば特開昭64-2088号公報、特開平11−85065号公報、特開2000-243970号公報等に詳しく記載されている。これらの公知例では、多結晶Si−TFTの性能が高いため、画像表示装置のような大面積上でも高機能トランジスタ回路の集積化を可能にし、表示部分と周辺集積回路のいずれをも、多結晶Si−TFT回路により同一基板上に内蔵することができる。
今後薄型軽量性、耐衝撃性、可搬性、収納性などに優れた表示装置や、曲面に実装する画像表示装置、湾曲させて利用するマトリクスセンサ、曲面に実装する集積回路付ラベルなど、いわゆるフレキシブルな電子機器装置の実現が期待されている。またこれらの機器は、数cm角から数10cm角以上の比較的大きな面積を有する機器であるため、単位面積当たりの製造コストを低減することが必要となる。これらの機器を実現するためのトランジスタ基板技術として、上記第1の従来技術である有機TFTがあるが、これら有機TFTの回路駆動性能は単結晶Siトランジスタに比較して大幅に低いため、周辺集積回路を構成することが困難である。そのため、周辺集積回路は、一般的にLSIと呼ばれるSi集積回路により構成しているが、実装の信頼性の問題やLSI自体が曲げることにより割れる問題がある。このため、耐衝撃性が低く、曲面利用が困難である。
また、上記第2の従来技術である多結晶Si−TFTは、製造温度が400℃以上であり、プラスチック基板のようなフレキシブル性を有する基板全面に渡って、TFTを製造することが困難である。このため、多結晶Si−TFT集積回路を耐熱性の高いガラス支持基板上で製造後に、支持基板を薄膜化あるいは除去し、再度フレキシブル基板上に設ける、いわゆる転写技術が必要である。このため、製造コストが増加する問題や、数10cm角のような大面積のデバイスの転写が困難である。
(1)本発明の要旨の一例を挙げれば、次の通りである。
複数の回路ブロックを有するマトリックス画像表示アレイ部と、前記アレイ部周辺に配置された複数の回路ブロックにより構成される周辺集積回路部とを有する薄膜トランジスタ(TFT(Thin−Film−Transistor))装置において、
前記マトリクス画像表示アレイ部の回路素子が有機半導体TFT素子を用いて構成され、前記周辺集積回路素子がSiトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方の電極との間が基板上に設けた配線層によって接続されていることを特徴とする薄膜トランジスタ装置。
前記マトリクス画像表示アレイ部の回路素子が有機半導体TFT素子を用いて構成され、前記周辺集積回路素子がSiトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方の電極との間が基板上に設けた配線層によって接続されていることを特徴とする薄膜トランジスタ装置。
本発明の薄膜トランジスタ装置、中央部分にマトリックス画像表示アレイ部が設けられ、その周辺部に、表示装置のバッファアンプ回路、シフトレジスタ回路、DA変換回路、デコーダ回路、レベルシフト回路、フレームメモリ回路、電源回路、コントロール回路などの多結晶Si−TFT回路やLSI等も設けられている。これらの回路素子はいずれも基板上に設けられている。
前記アレイ部の回路素子には有機半導体TFT素子がマトリックス状に設けられる。
前記周辺集積回路素子はSiトランジスタ素子又は多結晶Si−TFT素子のいずれを有している。
これら回路素子及び、前記Siトランジスタ素子又は多結晶Si−TFT素子のいずれかとは、同一基板上に設けられている。
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子のいずれか一方の電極との間が基板上に設けた配線層によって接続されている。
有機TFT回路を構成するトランジスタやダイオードや容量や抵抗体の電極部分を起点として、そこから延長された配線を、周辺のSiトランジスタ回路を構成するトランジスタやダイオードや容量や抵抗体の電極に接続させる。これに例えば、印刷により形成した配線層を用いる。
「周辺集積回路」とは、例えば、表示部の周辺に配置された、表示装置のバッファアンプ回路、シフトレジスタ回路、DA変換回路、デコーダ回路、レベルシフト回路、フレームメモリ回路、電源回路、コントロール回路などである。これらの一部はLSI等の素子として市販されているものを用いてもよい。
(2)上記課題は、以下の手段により解決できる。すなわち、第1〜第4の実施例においては、低温多結晶Si−TFTにより、アクティブマトリクス画像表示装置の周辺集積回路を形成し、支持基板を薄膜化もしくは除去し、画像表示装置基板上の画素アレイ周辺に設けた後に、塗布印刷製造工程により画素有機TFT回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
(2)上記課題は、以下の手段により解決できる。すなわち、第1〜第4の実施例においては、低温多結晶Si−TFTにより、アクティブマトリクス画像表示装置の周辺集積回路を形成し、支持基板を薄膜化もしくは除去し、画像表示装置基板上の画素アレイ周辺に設けた後に、塗布印刷製造工程により画素有機TFT回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
第5の実施例においては、低温多結晶Si−TFTにより、アクティブマトリクス画像表示装置の周辺集積回路を形成し、画像表示装置基板上の画素アレイ周辺にこの周辺集積回路を設ける。その後に、この周辺集積回路の支持基板を除去し、塗布印刷製造工程により画素有機TFT回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
第6および第7の実施例においては、画像表示装置基板上の画素アレイ周辺領域に直接低温製造工程で多結晶Si-TFT集積回路を形成し、その後、塗布印刷工程により画素有機TFT回路アレイを形成する。同様に塗布印刷配線工程で、これらの周辺集積回路と画素アレイを接続する。
第8の実施例においては、上記実施形態により得られる画像表示装置を、複数枚並べてさらに大面積の画像表示装置を構成する。これにより、従来よりも低コストで大面積の画像表示装置を製造することが可能となる。
本発明によれば、衝撃や曲げに対して耐久性が高く、湾曲させて利用し、また曲面実装する電子装置、特に画像表示装置を提供できる。さらに、これらの電子装置の製造工程数を削減することにより製造コストを低減し、大型化を容易にする。
図面中の符号の説明は次の通りである。
(実施例1)
以下に図1〜図5および図15a〜図15eを用いて、本発明の第1の実施例を説明する。本実施例は、例えば表示デバイスがメモリ性電気泳動表示デバイスや、反射型液晶表示デバイスなどであり、解像度が100〜400画素/インチ 程度であり、面積が数cm角から数10cm角程度であり、厚さが2mm以下であり、重量が200g以下である、薄型軽量のアクティブマトリクス反射型画像表示装置の実施例である。
以下に図1〜図5および図15a〜図15eを用いて、本発明の第1の実施例を説明する。本実施例は、例えば表示デバイスがメモリ性電気泳動表示デバイスや、反射型液晶表示デバイスなどであり、解像度が100〜400画素/インチ 程度であり、面積が数cm角から数10cm角程度であり、厚さが2mm以下であり、重量が200g以下である、薄型軽量のアクティブマトリクス反射型画像表示装置の実施例である。
まず、本実施例の全体構成に関して述べる。図1は、アクティブマトリクス画像表示装置の構成を説明する概略見取り図であり、下部の画素駆動用TFT基板と、上部の表示デバイスを分離した形で示している。上部の表示デバイスが、例えばメモリ性電気泳動表示デバイスや、反射型液晶表示デバイスなどである。またTFT基板は、画素回路アレイが有機TFTで構成され、画素を駆動する周辺集積回路が低温多結晶Si−TFTで構成されるTFT基板を例にとった。
図1において、画素駆動用TFT基板は、例えば薄型軽量で、曲率半径が5cm前後あるいはそれ以下に曲げても使用可能な、フレキシブル性を有するプラスチック製の支持基板7を使用する。このプラスチック支持基板7上に、有機TFTで構成される画素回路がマトリクス状に配置された画素アレイ領域6と、低温多結晶Si−TFTで構成される画素駆動用周辺集積回路4aおよび4bを有し、これらの回路が、配線5で接続される。周辺集積回路は、走査系(垂直系)と、信号系(水平系)から構成される。走査系の周辺回路は、複数個の集積回路4aを基板上に配置したものである。信号系の周辺回路は、複数個の集積回路4bを基板上に配置したものである。
上部の表示デバイス基板1には、表示デバイスで構成される画素2がマトリクス状に配置され、各画素2が、下部のTFT基板の各画素回路に対応する。これらの表示画素とTFT回路が、下部の支持基板(プラスチック基板)7と、上部の支持基板1にはさまれて、薄型軽量反射型画像表示装置を構成する。
なお、上下の支持基板1、7は、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリイミドなどのプラスチック基板が実施可能であるが、本実施例におけるプラスチック基板に限ったものではない。またプラスチック基板以外の、例えば薄膜ガラス基板でも可能である。さらに下部支持基板7には、金属薄膜基板などの使用も可能である。また、低温多結晶Si−TFTよりなる集積回路4aおよび4bは、本実施例のように複数個に分割して配置せずに、走査系と信号系でそれぞれ1枚の集積回路基板で構成することもできる。さらに、図1に示した画素2や配線5などは、概略を説明するために図示しており、画素2の数や配線5の本数などはこの図に限ったものではない。
図2はパネル構成の概略図であり、点線で囲んだ画素21や周辺集積回路は、その一部を図示している。画素駆動用周辺集積回路は、走査系(垂直系)回路13と、信号系(水平系)回路10からなり、低温多結晶Si−TFTにより構成される。走査系回路には、アドレスデコーダ、シフトレジスタ、レベルシフタ、バッファ回路14などが含まれ、また信号系回路は、アドレスデコーダ、シフトレジスタ、レベルシフタ、DA変換回路、バッファ回路11などが含まれる。
それぞれのバッファ回路の中には、バッファTFT12および15の一部が示されている。各画素のスイッチングTFTは、ドレイン線17とゲート線16を介して、バッファTFT12および15により駆動される。
次に、本実施例に係るTFT基板の、一部の平面図と断面構造図を、それぞれ図3および図4に示す。図3には、画素アレイの一部と、周辺バッファ回路内バッファTFTの一部を、具現化した平面構造を示す。また図3中の一点鎖線で示した、AA‘間とBB’間の断面構造を、それぞれ図4(a)および図4(b)に示す。
図3の画素33で示した領域には、図2の画素内等価回路のスイッチングTFT18の平面構造が示されている。図2のゲート線16とドレイン線17が、それぞれ図3のゲート線36とドレイン線37に対応し、またスイッチングTFTのチャネルとソース電極とドレイン電極が、それぞれ図3の有機半導体41とソース電極40とドレイン電極39に対応する。
図2のバッファ回路11および14を構成するバッファTFT12および15の平面構造の一部を、それぞれ図3の30および31に示す。図3において、スイッチングTFTのドレイン電極39が、同一配線層で形成されるドレイン線37を介して、信号系バッファ回路内バッファTFTのドレイン電極35aに接続される。また、スイッチングTFTのゲート電極38が、同一配線層で形成されるゲート線36を介して、走査系バッファ回路内バッファTFTのドレイン電極35bに接続される。
次に、TFTの製造工程と断面構造を示した図15a〜図15eと、TFT基板の断面構造を示した図4により、TFTの製造方法とTFTの断面構造を説明する。低温多結晶Si−TFT集積回路の中で、信号系バッファ回路内バッファTFTと、画素有機TFTを接続した断面構造図を図4(a)に示す。また走査系バッファ回路内バッファTFTと、画素有機TFTを接続した断面構造図を図4(b)に示す。
まず、低温多結晶Si−TFTは、次のような製造工程を経て形成できる。すなわち図15aにより概略を説明すると、例えば本実施例では、ガラス支持基板200上で、アモルファスSi膜を堆積した後、連続発振固体レーザを用い、レーザ照射光の走査方向に結晶成長を促進させ、多結晶Si膜よりなるチャネル層201を形成し、リソグラフィ製法によりパターニングする。ここで多結晶Si膜を形成するほかの方法としては、アモルファスSi膜のパルスレーザアニールによる結晶化や、CVD法などにより直接多結晶Si膜を堆積することも可能である。次に、例えばプラズマCVD法などにより、Si酸化膜よりなるゲート絶縁膜202を堆積する。次に、例えばスパッタ法などにより、MoやWなどの金属膜よりなるゲート電極203を堆積し、リソグラフィ製法によりパターニングする。次に、TFTを形成するために必要な不純物の導入と熱処理を行い、保護膜204を堆積した後、ソース電極205およびドレイン電極206接続領域を選択的に開口する。次に、例えばスパッタ法などにより、Alなどの金属膜を堆積し、リソグラフィ製法によりパターニングを行うことでソース電極205およびドレイン電極206を形成し、これらの電極により必要な接続を行って、低温多結晶Si−TFT集積回路を形成する。これらの、低温多結晶Si−TFTの製造工程はレーザアニール工程を除いて、すべてプロセス温度が600℃以下の低温で形成する。
次に、低温多結晶Si−TFT集積回路を、プラスチック支持基板上に設ける製造工程の概略を、図15b〜図15eにより説明する。まず図15bにおいて、低温多結晶Si−TFT集積回路基板を、図15bに示す断面形状のようにテーパをつけて、所望の面積に切り出し、図15cに示すように、接着層207を介して別の支持基板208に貼り付けた後、図15dに示すように、ガラス支持基板200を、研磨やエッチングなどの方法で除去もしくは薄膜化する。ここで、図15b〜図15dで説明した製造工程の順番は、本実施例に限ったものではなく、例えば低温多結晶Si−TFT基板を、接着層207を介して別の支持基板208に貼り付け、ガラス支持基板200を、研磨やエッチングなどの方法で除去もしくは薄膜化した後、所望の面積に低温多結晶Si−TFT集積回路を切り出すことも可能である。
さらに図15eに示すように、厚さが約200μmもしくはそれ以下のプラスチック支持基板110上に、水分や酸素などのガスバリア層を積層した後、低温多結晶Si−TFTで構成した周辺集積回路を、貼り付けなどの方法により設ける。次に、接着層207と支持基板208を除去する。このようにして、合計の膜厚が5μm以下の非常に薄い低温多結晶Si−TFT集積回路基板を、プラスチック基板110上に設けることができる。また図15eに示すように、ゲート絶縁膜202や保護膜204の側面形状はテーパ形状となっているため、この後の印刷工程で形成する配線を、低温多結晶Si−TFT集積回路基板上に延長して設けるときに、段差箇所での配線の被覆性を向上し、断線などの不良を起こしにくくできる。
本実施例では、多結晶Si膜を形成する製法に連続発振固体レーザを用い、結晶成長を促進させ、さらに結晶成長方向に電流方向が揃うようにソースドレイン電極を配置させることにより、電界効果移動度が300cm2/Vs以上の多結晶Si−TFTを形成し、高性能周辺集積回路を形成することができる。また周辺集積回路として、必要に応じて高周波通信回路や高速プロセッサのような、高性能Si集積回路と組み合わせて使用することもできる。例えば、ネットワーク環境で本実施例の画像表示装置を使用するために、周波数が10GHz以上の高周波通信回路と、プロセッサと、メモリよりなるSi集積回路を、薄膜SOI(Silicon on Insulator)基板上に形成し、支持Si基板を除去することにより、合計の膜厚が5μm以下の非常に薄い単結晶Si集積回路を形成する。その後例えば図1に示したように、画素駆動用周辺集積回路4aおよび4bが設置されていない基板の隅に、この単結晶Si薄膜トランジスタよりなる高周波集積回路3を設置し、この後の配線形成工程で、単結晶Si集積回路3と画素駆動用周辺集積回路4aおよび4bを接続する。
このようにして、プラスチック支持基板110上に周辺集積回路を設けた後、有機半導体TFTおよび配線を支持基板110上に形成し、画素回路がマトリクス状に配置された画素アレイを形成する。この有機半導体TFTは、例えば塗布印刷製法を用い、プロセス温度を200℃以下にして形成することができる。図4を用いて、製造方法の概略を以下に説明する。
まず金属インク材料を用いて、印刷パターニング製法でゲート電極111aおよび111bと、ゲート線119bを形成する。この時図4(b)のBB‘断面図に示したように、低温多結晶Si−TFTのドレイン電極206b上部にまで、印刷配線で形成したゲート線119bを延長して設けて、有機TFTのゲート電極111bと、低温多結晶Si−TFTのドレイン電極206bを接続する。次に例えば有機高分子材料のゲート絶縁膜112aおよび112bを、印刷製法により部分塗布する。次に金属インクの印刷パターニング技術により、ソース電極113aおよび113bと、ドレイン電極114aおよび114bと、ドレイン線118を形成する。この時図4(a)のAA’断面図に示したように、低温多結晶Si−TFTのドレイン電極206a上部にまで、印刷配線で形成したドレイン線118を延長して設けて、有機TFTのドレイン電極114aと、低温多結晶Si−TFTのドレイン電極206aを接続する。次に印刷パターニング製法により、有機TFTのチャネルとなる領域にのみ、有機半導体膜115aおよび115bを選択的に塗布する。次に、有機TFTと低温多結晶Si−TFTの両TFT領域に、例えば有機高分子材料よりなる保護膜116aおよび116bを印刷パターニング製法により選択的に塗布する。最後に印刷パターニング製法により、画素電極117aおよび117bを形成し、TFT基板を完成する。
このようにして、低温多結晶Si−TFTのドレイン電極206aおよび206bと、印刷配線118および119bを接続することができる。この印刷配線を行う前に、低温多結晶Si−TFTのドレイン電極206a、206b上に、印刷材料の濡れ性を改善するための表面処理を行ってから、金属インクの印刷を行うことで、これらの接続をより確実にすることも可能である。
なお図4(a)および(b)には、低温多結晶Si−TFTのドレイン電極と、有機半導体TFTの各電極の接続例を示しているが、回路構成により必要に応じて、低温多結晶Si−TFTのゲート電極と、有機半導体TFTの各電極を接続することも可能である。例えば図5に、低温多結晶Si−TFTのゲート電極203cと、有機半導体TFTのゲート電極111cを接続した例を示す。ゲート電極203cを同一配線層203dで引き出し、有機半導体のゲート電極111cを引き出した配線層119cと、Al電極を介して接続する断面構造が示されている。
本実施例により得られる効果は、次の通りである。従来の製造方法では、実装技術により画素アレイ周辺にSi集積回路チップを設けて、画素アレイ回路と周辺集積回路を接続していた。このため、本実施例のように、曲率半径が5cm前後あるいはそれ以下で使用可能な、フレキシブル性を有するプラスチック基板上に、薄型軽量な画像表示装置を製造する場合、衝撃や装置が曲がった時に、接続部が壊れる問題や、周辺Si集積回路チップが割れてしまう問題がある。本実施例のTFT基板の構造では、低温多結晶Si−TFT集積回路と単結晶Si薄膜集積回路を、製造したときのガラス支持基板やSi支持基板を除去し、集積回路の合計膜厚を5μm以下にまで薄膜化してプラスチック基板上に設けること、この後で塗布印刷製法により有機TFTと配線を形成し、この塗布印刷配線を低温多結晶Si−TFTや単結晶Si薄膜集積回路の電極上部にまで延長して接続すること、などの構造的特徴を有する。このために、従来の技術での問題点を回避し、衝撃や曲げに対して耐久性が高く、湾曲させた利用や曲面実装が可能である、アクティブマトリクス反射型画像表示装置を実現することができる。これを応用することにより、電子書籍と呼ばれるような、紙のように曲げて読書やカラー写真の閲覧に使用できる表示装置が可能になる。
本実施例で使用した電極配線材料としては、Agインク、Auインク、などの金属インクや導電性有機材料、透明電極材料などが可能である。その塗布印刷製法としては、例えばインクジェット法、オフセット印刷法、電子写真法、ディスペンサ法などの通常の印刷製法やメッキ法などが可能である。ゲート絶縁膜としては、有機高分子絶縁膜、塗布型Si酸化膜、塗布型高誘電率絶縁膜などが可能である。有機半導体としては、ペンタセンやその誘導体や、ポルフィリンなどのような低分子有機材料、P3HT(ポリチオフェン)、F8T2(ポリフルオレンチオフェン共重合体)などのような高分子有機材料が可能である。
以上に述べた本実施例においては、本発明の主旨を損なわない範囲で、材料、表示デバイス、製造方法などいくつもの変更が可能である。また、製造する装置の大きさも、本実施例に限ったものではなく、塗布印刷技術の特長を活かして、例えば1m角以上の面積を有する装置の製造も可能である。また、多結晶Si−TFTと有機TFT構造も本実施例に限ったものではない。例えば図4(a)において、多結晶Si−TFTのゲート電極203aが、多結晶Siチャネル層201aよりも下部にあるボトムゲート構造や、有機TFTのゲート電極111aが、有機半導体層115aよりも上部にあるトップゲート構造でも可能である。表示デバイスも、本実施例に限らず、例えば本実施例のTFT基板を、透過型液晶デバイスに応用し、薄型軽量の透過型液晶表示装置を提供することも可能である。さらに、本実施例では有機TFTの製造方法として塗布印刷法を例にとったが、これに限ったものではなく、例えば蒸着やスパッタなどの真空成膜や、ホトリソグラフィ/エッチングなどのパターニング法との組み合わせで、有機TFTや配線を形成することでも、本発明の効果を得られることは、いうまでもない。
(第2の実施例)
以下図4および図6を用いて、本発明の第2の実施例を説明する。本実施例は、第1の実施例と同じ薄型軽量のアクティブマトリクス反射型画像表示装置において、合わせ精度を向上できる自己整合製造方法により、TFT基板を製造する実施例である。
(第2の実施例)
以下図4および図6を用いて、本発明の第2の実施例を説明する。本実施例は、第1の実施例と同じ薄型軽量のアクティブマトリクス反射型画像表示装置において、合わせ精度を向上できる自己整合製造方法により、TFT基板を製造する実施例である。
図6は、図2に示した画素アレイと、周辺バッファ回路内バッファTFTの一部を、具現化した平面図の一部を示す。図6中の一点鎖線で示した、AA‘間とBB’間の断面構造は、図4(a)(b)に示す通りであり、第1の実施例と同じである。また、低温多結晶Si−TFTで構成される周辺集積回路を、支持基板に貼り付けるところまでの製造方法も、第1の実施例と同じである。
有機TFTの製造方法や用いる材料は、以下に説明する自己整合工程以外は、第1の実施例と同じである。以下に、自己整合工程の概略を説明する。すなわち、図4のゲート絶縁膜112aおよび112bを印刷パターニング法により部分塗布する工程までは第1の実施例と同じである。その後、露光される領域にのみ材料が塗布されるような表面処理を行ってから、基板110の裏面から露光を行う。この時、図6のゲート電極58とゲート線56が露光のマスクになる。その後印刷パターニング法により、ドレイン線57およびドレイン電極59およびソース電極60の電極配線材料を塗布する。この時、ゲート電極58とゲート線56のパターンがない領域にのみ、ソース電極60、ドレイン電極59、およびドレイン線57が、高精細にかつゲート電極58に自己整合して塗布される。以上の製造工程を経て、有機TFTのゲート電極58と、低温多結晶Si−TFTのドレイン電極55bを、ゲート線56を介して接続し、また有機TFTのドレイン電極59と、低温多結晶Si−TFTのドレイン電極55aを、ドレイン線57を介して接続する。
本第2の実施例では、自己整合塗布印刷製造方法を用いるので、ゲート電極58に対して、ソース電極60およびドレイン電極59を形成する材料を、合わせズレをなくして高精度に塗布できる。そのため有機TFTのゲート電極と、ソースおよびドレイン電極間寄生容量を低減し、高性能な有機TFTおよび高精細な画像表示装置を実現することができる。それ以外にも、第1の実施例と同様の発明の効果を得られることはいうまでもない。
(第3の実施例)
以下図1、図4、図7、および図8を用いて、本発明の第3の実施例を説明する。本実施例は、表示デバイスが有機発光ダイオードであり、解像度が50〜300画素/インチ 程度であり、面積が数cm角から数10cm角程度であり、厚さが1mm以下であり、重量が100g以下である、薄型軽量のフルカラーアクティブマトリクス有機エレクトロルミネセンス画像表示装置の実施例である。
(第3の実施例)
以下図1、図4、図7、および図8を用いて、本発明の第3の実施例を説明する。本実施例は、表示デバイスが有機発光ダイオードであり、解像度が50〜300画素/インチ 程度であり、面積が数cm角から数10cm角程度であり、厚さが1mm以下であり、重量が100g以下である、薄型軽量のフルカラーアクティブマトリクス有機エレクトロルミネセンス画像表示装置の実施例である。
本実施例の全体構成は、第1の実施例と同様であり、図1の概略見取り図に示すように、下部の画素駆動用のTFT基板と、上部の表示デバイスから構成されるが、上部の表示デバイスが、有機発光ダイオードであることが、第1の実施例と異なる。
図7は、パネル構成概略図である。画素83内には等価回路が示されており、各画素は表示発光ダイオード80、スイッチングTFT78、発光ダイオード駆動TFT81、保持容量79より構成され、これらの画素をマトリクス上に配置したアレイ84により表示部が構成され、図7にはその画素アレイの一部が示されている。このスイッチングTFTと発光ダイオード駆動TFTは有機TFTにより構成され、表示発光ダイオードは、高分子有機材料よりなる有機発光ダイオードや低分子有機材料よりなる有機発光ダイオードなどである。保持容量は、スイッチングTFTや発光ダイオード駆動TFTや配線の寄生容量であるが、必要により容量素子として形成することも可能である。また、図7に示した画素回路は、有機発光ダイオード駆動回路としては最も基本的な構成であるが、これに例えば、発光ダイオード駆動TFT81のしきい値電圧バラツキやシフトを補償する回路や、電圧プログラミング回路、電流プログラミング回路、デジタル信号駆動回路など、表示特性を改善する種々の画素回路を、有機TFTにより構成し、画素内に内蔵することも可能である。
画素駆動用周辺集積回路は、走査系(垂直系)回路73と、信号系(水平系)回路70からなり、低温多結晶Si−TFTにより構成される。走査系回路には、アドレスデコーダ、シフトレジスタ、レベルシフタ、バッファ回路74などが含まれ、また信号系回路は、アドレスデコーダ、シフトレジスタ、レベルシフタ、DA変換回路、画素駆動信号発生回路、バッファ回路71などが含まれる。それぞれのバッファ回路には、バッファTFT72および75の一部が示されている。各画素のスイッチングTFT78は、ドレイン線77とゲート線76を介して、バッファTFTにより駆動される。
次に、図7に示した画素アレイと、周辺バッファ回路内バッファTFTを、具現化した平面図の一部を、図8に示す。本実施例のTFT基板製造方法は、第1の実施例と同じであるため、図8中の一点鎖線で示した、AA‘間とBB’間の断面構造は、第1の実施例と同じであり、それぞれ図4(a)(b)に示す。図8には画素93のアレイの一部を、5×3ケ示している。この画素領域には、図7の画素等価回路のスイッチングTFT78と、発光ダイオード駆動TFT81の平面構造が示されている。図7のゲート線76とドレイン線77が、それぞれ図8のゲート線96とドレイン線97に対応する。またスイッチングTFT78のチャネルとソース電極とドレイン電極が、それぞれ図8の有機半導体101とソース電極100とドレイン電極99に対応する。また、発光ダイオード駆動TFT81のチャネルとソース電極とドレイン電極が、それぞれ図8の有機半導体102と電源線に接続するソース電極104とドレイン電極103に対応し、このドレイン電極が発光ダイオードのアノードに接続する。
図7のバッファ回路71および74を構成するバッファTFT72および75の平面構造の一部を、それぞれ図8の90および91に示す。図8において、スイッチングTFTのドレイン電極99が、同一配線層で形成されるドレイン線97を介して、信号系バッファ回路内バッファTFTのドレイン電極95aに接続される。また、スイッチングTFTのゲート電極98が、同一配線層で形成されるゲート線96を介して、走査系バッファ回路内バッファTFTのドレイン電極95bに接続される。
本実施例において、周辺集積回路である低温多結晶Si−TFT基板を図4の支持基板110上に設ける製法と、必要に応じて単結晶Si薄膜集積回路を設ける製法と、画素回路を構成する有機TFTを製造する方法は、第1の実施例と同じであり、その断面構造図は図4と同じである。従って、図8中の一点鎖線で示した、AA‘間とBB’間の断面構造が、それぞれ図4(a)(b)に対応する。特に本実施例では、画素回路の性能を向上するため、図8の有機半導体101と102の膜形成に、塗布型ペンタセンを用いて、印刷後の溶媒乾燥過程を制御し、結晶成長をその方向がソースドレイン電極間の電流方向に揃うように促進させる。その結果、有機TFTの電界効果移動度を1cm2/Vs以上に向上する。
本実施例のTFT基板の構造でも、第1の実施例と同様に、低温多結晶Si−TFT集積回路と、単結晶Si薄膜集積回路を、製造したときのガラス支持基板とSi支持基板を除去もしくは薄膜化して、プラスチック基板上に設けていること、この後で塗布印刷製法により有機TFTと配線を形成し、この塗布印刷配線を低温多結晶Si−TFTと、単結晶Si薄膜集積回路の電極上部にまで延長して接続していること、などの構造的特徴を有する。このために、従来の技術での問題点を回避し、衝撃や曲げに対して耐久性が高く、湾曲させた利用や曲面実装を可能にするフルカラーアクティブマトリクス有機エレクトロルミネセンス画像表示装置を実現することができる。これを応用することにより、薄型軽量で可搬性の優れた装置で、高画質動画や、テレビ、映画を鑑賞できる表示装置が可能になる
(第4の実施例)
以下に図9、図10を用いて、本発明の第4の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、TFT基板の製造方法を、一部変更した実施例である。本実施例の製造方法で製造した場合の、図3のAA‘間断面構造を図9に、また図3のBB’間断面構造を図10に示す。
(第4の実施例)
以下に図9、図10を用いて、本発明の第4の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、TFT基板の製造方法を、一部変更した実施例である。本実施例の製造方法で製造した場合の、図3のAA‘間断面構造を図9に、また図3のBB’間断面構造を図10に示す。
以下に、変更した製造方法の概略を説明する。すなわち、第1の実施例の図15aで説明した低温多結晶Si−TFTの製造方法において、ソース電極およびドレイン電極接続領域を選択的に開口した後、Alなどの金属膜よりなるソース電極205およびドレイン電極206を形成しないで、低温多結晶Si−TFT集積回路を所望の面積に加工した後、図15eに示した支持基板110上に設ける。この後の有機半導体TFTの電極および配線を形成する時に、同一層で低温多結晶Si−TFTの電極を形成する。
図9に示した実施例では、有機半導体TFT製造方法において、塗布印刷製法で形成するドレイン線138を延長して、同時に低温多結晶Si−TFTのソース電極215およびドレイン電極216を形成する。また図10に示した実施例では、塗布印刷製法で形成するゲート線149を延長して、同時に低温多結晶Si−TFTのソース電極225およびドレイン電極226を形成する。ここで塗布印刷製法の代わりに、例えば従来のスパッタ法などにより、Alなどの金属膜を堆積し、リソグラフィ製法によりパターニングを行うことで、有機半導体TFTのゲート電極141およびゲート線149と、低温多結晶Si−TFTのソース電極225およびドレイン電極226を、同時に形成することも可能である。
本実施例でも、第1〜第3の実施例で得られる効果を同様に得ることができる。さらに本実施例では、多結晶Si−TFTの電極と、有機半導体TFTの電極の接続を、同一配線層で行っているため、より確実に両者を接続することができる。
(第5の実施例)
以下に製造工程断面図である図16a〜図16dおよび図11を用いて、本発明の第5の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Si−TFT基板の製造方法と、この周辺集積回路基板の支持基板上への設置方法を、変更した実施例である。本実施例の製造方法で製造した場合の、図3もしくは図6もしくは図8のAA‘間断面構造を、図11に示す。
(第5の実施例)
以下に製造工程断面図である図16a〜図16dおよび図11を用いて、本発明の第5の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Si−TFT基板の製造方法と、この周辺集積回路基板の支持基板上への設置方法を、変更した実施例である。本実施例の製造方法で製造した場合の、図3もしくは図6もしくは図8のAA‘間断面構造を、図11に示す。
以下に図16a〜図16dにより、低温多結晶Si−TFT集積回路を、プラスチック支持基板上に設ける製造工程の概略を説明する。すなわち、まず図16aにおいて、例えばガラス支持基板230上で低温多結晶Si−TFTを形成する製造方法は、第1〜第3の実施例と同じであるが、保護膜234を堆積した後の、ソース電極235およびドレイン電極236接続領域を選択的に開口する時、同時に図11の配線158と電極236を接続する領域238では、ガラス支持基板230に到達するまで開口部を貫通させる。その後第1〜第3の実施例と同様の方法で、例えばスパッタ法などにより、Alなどの金属膜よりなるソース電極235およびドレイン電極236を設けて、低温多結晶Si−TFTを形成する。次に本実施例では、第2の保護膜237を堆積し平坦化する。
次に図16bに示すように、低温多結晶Si−TFT集積回路基板を、断面形状にテーパをつけて、所望の面積に切り出す。その後図16cに示すように、厚さが約200μmもしくはそれ以下のプラスチック支持基板150上に、水分や酸素などのガスバリア層を積層した後、切り出した低温多結晶Si−TFT集積回路基板を上下反転させて、貼り付けなどの方法によりプラスチック支持基板150上に設ける。さらに図16dに示すように、低温多結晶Si−TFT集積回路のガラス支持基板230を、研磨やエッチングなどの方法で除去する。この時接続領域238では、電極236の金属材料がガラス支持基板に貫通するまで充填されるので、露出する。このようにして、合計の膜厚が5μm以下の非常に薄い低温多結晶Si−TFT集積回路基板を、プラスチック基板150上に設けることができる。また、ゲート絶縁膜232や保護膜234、237の側面形状は、テーパ形状となっているため、この後の印刷工程で形成する配線を、低温多結晶Si−TFT集積回路基板上に延長して設けるときに、段差箇所での配線の被覆性を向上し、断線などの不良を起こしにくくできる。
次に図11に示すように、第1の実施例と同様にして、塗布印刷製法により有機TFTおよび配線を形成し、低温多結晶Si−TFT集積回路と、有機TFT画素回路アレイを接続する。図11には、低温多結晶Si−TFTのドレイン電極236と、有機半導体TFTのドレイン電極154が、ドレイン線158を介して接続された断面構造を示す。接続領域238では、低温多結晶Si−TFTのドレイン電極236の金属材料が露出しているので、有機半導体TFTのドレイン電極154と良好な接続を行うことができる。
本実施例でも、第1〜第3の実施例で得られる効果を同様に得ることができる。さらに本実施例では、低温多結晶Si−TFT集積回路をプラスチック基板150に貼り付けてから、集積回路のガラス支持基板を除去するので、支持基板の除去工程を第1〜第3の実施例よりも簡略化できる効果がある。
(第6の実施例)
以下に図12を用いて、本発明における第6の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Si−TFT基板を、その製造温度を400℃以下の低温にすることで直接基板160上に形成し、周辺集積回路の貼り付け工程を省略する実施例である。本実施例の製造方法で製造した場合の図3もしくは図6もしくは図8のAA‘間断面構造を、図12に示す。
(第6の実施例)
以下に図12を用いて、本発明における第6の実施例を説明する。本実施例は、第1〜第3の実施例で示した、薄型軽量のアクティブマトリクス画像表示装置において、低温多結晶Si−TFT基板を、その製造温度を400℃以下の低温にすることで直接基板160上に形成し、周辺集積回路の貼り付け工程を省略する実施例である。本実施例の製造方法で製造した場合の図3もしくは図6もしくは図8のAA‘間断面構造を、図12に示す。
以下に、低温多結晶Si−TFTの製造方法の概略を説明する。すなわち、例えば本実施例では、曲率半径が5cm前後あるいはそれ以下で使用可能なフレキシブル性を有し、耐熱性が300℃以上の支持基板160上に、支持基板の保護機能と水分や酸素などのガスバリア機能を兼ね備えた保護膜247を積層した後、CVD法などにより直接多結晶Si膜を堆積し、パターニングを行うことで、多結晶Si膜よりなるチャネル層241を形成する。多結晶Si膜を形成するほかの方法として、アモルファスSi膜のレーザアニールによる結晶化なども可能である。次に、例えばスパッタ法やCVD法などにより、Si酸化膜よりなるゲート絶縁膜242を堆積する。次に、例えばスパッタ法などにより、MoやWなどの金属膜よりなるゲート電極243を堆積しパターニングする。次に、TFTを形成するために必要な不純物の導入を行い、保護膜244を堆積した後、ソース電極245およびドレイン電極246接続領域を選択的に開口する。次に、例えばスパッタ法などによりAlなどの金属膜を堆積し、パターニングを行うことでソース電極245およびドレイン電極246を形成する。この時本実施例では、有機半導体TFTのゲート電極161も同時に形成する。なお図12には示していないが、図3もしくは図6もしくは図8のBB‘間断面構造では、同一Al金属層により、多結晶Si−TFTのドレイン電極246と、有機半導体TFTのゲート電極161が接続する。このようにして、低温多結晶Si−TFTよりなる周辺集積回路を形成する。
次に塗布印刷製法を用い、第1〜第3の実施例と同様の製造方法で、画素アレイ領域の有機半導体TFT回路を形成する。ただし本実施例では、上記低温多結晶Si−TFTのソース電極245およびドレイン電極246の製造工程で、有機半導体TFTのゲート電極161も同時に形成するため、第1〜第3の実施例で必要であった、有機半導体TFTのゲート電極製造工程を省略することができる。以下に、有機半導体TFTの製造方法の概略を説明する。まず例えば高分子有機材料よりなるゲート絶縁膜162を、印刷製法により部分塗布する。次に金属インクの印刷パターニング製法により、ソース電極163とドレイン電極164およびドレイン線168を形成する。この時、低温多結晶Si−TFTのドレイン電極246上部にまで、印刷配線で形成するドレイン線168を延長して設けて、有機TFTのドレイン電極164と、低温多結晶Si−TFTのドレイン電極246を接続する。次に印刷パターニング製法により、有機TFTのチャネルとなる領域にのみ、有機半導体膜165を選択的に塗布する。次に、有機TFTと低温多結晶Si−TFTの両TFT領域に、例えば高分子有機材料よりなる保護膜166を印刷パターニング製法により選択的に塗布する。最後に印刷パターニング製法により、画素電極167を形成し、TFT基板を完成する。
本実施例でも、第1〜第3の実施例で得られる効果を同様に得ることができる。さらに本実施例では、保護膜247に加えて、低温多結晶Si−TFTのゲート絶縁膜242と、保護膜244が、有機半導体TFTの保護膜を兼ねているため、第1〜第3の実施例と比較して、水分や酸素などに対するより高いガスバリア効果を得ることができる。
(第7の実施例)
以下に図13を用いて、本発明における第7の実施例を説明する。本実施例は、第1〜第6の実施例の周辺集積回路に本発明を応用し、n型チャネルを有する低温多結晶Si−TFTとp型チャネルを有する有機半導体TFTを製造し、組合わせることで相補型TFT回路を構成する実施例である。製造方法としては、第6の実施例の製法を例にとった。
(第7の実施例)
以下に図13を用いて、本発明における第7の実施例を説明する。本実施例は、第1〜第6の実施例の周辺集積回路に本発明を応用し、n型チャネルを有する低温多結晶Si−TFTとp型チャネルを有する有機半導体TFTを製造し、組合わせることで相補型TFT回路を構成する実施例である。製造方法としては、第6の実施例の製法を例にとった。
相補型TFT回路の1例として、2入力NANDゲートの回路図を図13(a)に示す。回路を構成するp型チャネルTFT領域とn型チャネルTFT領域を、それぞれPTFTおよびNTFTで示す。有機半導体TFTで形成されるp型チャネルTFT2個と、低温多結晶Si−TFTで形成されるn型チャネルTFT2個で、2入力の相補型TFT−NANDゲートを構成する。入力端子をIN1、IN2で示し、出力端子をOUTで示す。
本回路を具現化した平面構造の、1ゲートに相当する部分の平面図を図13(b)に示し、この平面図のCC‘間断面構造を、図13(c)に示す。それぞれのTFTの製造方法は、第6の実施例で説明した通りである。有機半導体TFTのゲート電極を、図13(b)の171bと172b、および図13(c)の171で示す。低温多結晶Si−TFTのゲート電極は、図13(b)の253b、254b、および図13(c)の253、254で示す。このゲート電極171bと172bが、253bと254bに接続し、それぞれ入力端子IN1およびIN2を構成する。また、有機半導体TFTのドレイン電極175bが、低温多結晶Si−TFTのドレイン電極257bと接続し、出力端子OUTを構成する。また、有機半導体TFTのソース電極174bと、低温多結晶Si−TFTのソース電極256bが、それぞれ電源線に接続して、2入力の相補型TFT−NANDゲートを構成する。
本実施例では、有機半導体TFTを画素アレイ回路だけでなく、周辺集積回路の内部にも形成し、低温多結晶Si−TFTと組み合わせて、周辺集積回路の一部を相補型TFT回路により構成することにより、周辺集積回路の消費電力を低減し、またいろいろな機能を周辺集積回路に持たせることができる。なお本実施例では、第6の実施例の製造方法を例にとったが、これ以外の第1〜第5の実施例の製造方法でも可能である。例えば、n型チャネル低温多結晶Si−TFT基板を周辺に設置してから、p型チャネル有機半導体TFTを製造し、配線により接続することで相補型TFT回路を構成することが可能である。このようにしても、本実施例と同様の効果を得ることができる。
(第8の実施例)
以下に図14を用いて、本発明における第8の実施例を説明する。本実施例は、上記第1〜第7の実施例で形成された薄型軽量アクティブマトリクス画像表示装置を応用し、これらを複数毎並べて、例えば縦が1.5m、横が2m程度の、大型画像表示装置を形成する例である。以下に構造の概略を説明する。
(第8の実施例)
以下に図14を用いて、本発明における第8の実施例を説明する。本実施例は、上記第1〜第7の実施例で形成された薄型軽量アクティブマトリクス画像表示装置を応用し、これらを複数毎並べて、例えば縦が1.5m、横が2m程度の、大型画像表示装置を形成する例である。以下に構造の概略を説明する。
図14(a)に、1枚のアクティブマトリクス画像表示装置300の、点線で囲った部分の断面概略図を示す。本実施例では、曲率半径が5mm以下でも使用できる程度のフレキシブル性を有する支持基板301上に、画像表示装置が形成されている。このフレキシブル基板301を折り曲げることにより、周辺集積回路302と電源やデータ転送のためのケーブル304を、別の支持基板305の裏側に折り込むことができる。このため、画素アレイ303以外の周辺領域を表側からは見えないようにし、額縁が2mm以下の画像表示装置を構成できる。図14(b)には、このように加工した画像表示装置を、支持基板310上に隙間なく規則的に並べた図を示す。それぞれの画像表示装置300のケーブル304は、本画像装置の裏側にあるため、表側の表示面からは見えない状態で、電源や画像データを供給する画像駆動装置に接続されている。この画像駆動装置から表示データを時系列に送り、全体で1枚の大型表示装置として機能するようにする。このようにして、大型の画像表示装置を、容易に構成することができる。
以上の第1〜第8の実施例では、いずれも画像表示装置を例にとったが、これに限ったものではない。例えば表示デバイス以外に、通信用受動素子やセンサーや電池などの表示以外の機能を内蔵し、衝撃や曲げに対して耐久性が高い薄型軽量のシステム表示装置を実現することができる。また有機半導体TFTで構成する集積回路アレイ基板を、センサーアレイや、アクチュエータアレイや、RF−ID機能付きカードや、RF−ID機能付き電子ラベルなどに応用することにより、衝撃や曲げに対して耐久性が高く、湾曲させて利用し、また曲面実装する電子装置を実現することができる。
なお、本実施例で関連する技術的事項は次の通りである。
1.複数の画素により構成される画像表示部と、
表示部周辺に配置され複数の回路ブロックにより構成される周辺集積回路とを有し、
前記表示部の画素回路が有機半導体TFT素子を有する、前記周辺集積回路がSiトランジスタ素子又は多結晶Si−TFT素子を有する画像表示装置の製造方法において、
(a)第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子を形成した後に、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くした後、前記素子が形成されている側の面を第2の支持基板上に固定するか、
又は前記第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子のいずれか一方を形成した後、前記Siトランジスタ素子又は前記多結晶Si−TFT素子のいずれか一方の前記第1の支持基板側とは反対側に第2の支持基板を設けてから、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くするか又はその第1の支持基板を除去し、
(b)前記(a)の工程の後に、前記第2の支持基板上に有機半導体TFTと配線層を印刷により形成してマトリックス画像表示アレイ部を形成し、
(c) 前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子のいずれかの一方電極との間を前記第2の支持基板上に形成した配線層により接続する工程を有することを特徴とする画像表示装置の製造方法。
2.前記Siトランジスタが、薄膜SOI基板の支持Si基板を除去した単結晶Si薄膜トランジスタであることを特徴とする、前記1.に記載の画像表示装置の製造方法。
1,7…支持基板、2…表示画素、3…Si集積回路、4a,4b…多結晶Si−TFT集積回路、5…配線、6…画素回路アレイ、
10,70…信号系回路、11,71…信号系バッファ回路、12,15,72,75…バッファTFT、13,73…走査系回路、14,74…走査系バッファ回路、
30,50,90…信号系バッファ回路、31,51,91…走査系バッファ回路、32,52,92…画素回路アレイ、33,53,93…画素、34a,34b,54a,54b,94a,94b…多結晶Si−TFTのゲート電極、35a,35b,55a,55b,95a,95b…多結晶Si−TFTのドレイン電極、36,56,96…ゲート線、37,57,97…ドレイン線、38,58,98…有機半導体TFTのゲート電極、39,59,99,103…有機半導体TFTのドレイン電極、40,60,100…有機半導体TFTのソース電極、41,61,101,102…有機半導体、104…電源線、
110,130,140,150,160,170,200,208,230…支持基板、111a,111b,111c,131,141,151,161,171,171b,172b…有機半導体TFTのゲート電極、112a、112b,112c,132,142,152,162,173…有機半導体TFTのゲート絶縁膜、113a、113b,113c,133,143,153,163,174,174b…有機半導体TFTのソース電極、114a,114b,114c,134,144,154,164,175,175b…有機半導体TFTのドレイン電極、115a,115b,115c,135,145,155,165,176,176b…有機半導体、116a,116b,116c,136,146,156,177…有機保護膜、117a,117b,137,147,157,167…画素電極、118,138,158,168…ドレイン線、119b,119c,149…ゲート線、201,
300…表示装置、301,305,310…支持基板、302…多結晶Si−TFT集積回路、303…画素、304…ケーブル線。
1.複数の画素により構成される画像表示部と、
表示部周辺に配置され複数の回路ブロックにより構成される周辺集積回路とを有し、
前記表示部の画素回路が有機半導体TFT素子を有する、前記周辺集積回路がSiトランジスタ素子又は多結晶Si−TFT素子を有する画像表示装置の製造方法において、
(a)第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子を形成した後に、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くした後、前記素子が形成されている側の面を第2の支持基板上に固定するか、
又は前記第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子のいずれか一方を形成した後、前記Siトランジスタ素子又は前記多結晶Si−TFT素子のいずれか一方の前記第1の支持基板側とは反対側に第2の支持基板を設けてから、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くするか又はその第1の支持基板を除去し、
(b)前記(a)の工程の後に、前記第2の支持基板上に有機半導体TFTと配線層を印刷により形成してマトリックス画像表示アレイ部を形成し、
(c) 前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子のいずれかの一方電極との間を前記第2の支持基板上に形成した配線層により接続する工程を有することを特徴とする画像表示装置の製造方法。
2.前記Siトランジスタが、薄膜SOI基板の支持Si基板を除去した単結晶Si薄膜トランジスタであることを特徴とする、前記1.に記載の画像表示装置の製造方法。
1,7…支持基板、2…表示画素、3…Si集積回路、4a,4b…多結晶Si−TFT集積回路、5…配線、6…画素回路アレイ、
10,70…信号系回路、11,71…信号系バッファ回路、12,15,72,75…バッファTFT、13,73…走査系回路、14,74…走査系バッファ回路、
30,50,90…信号系バッファ回路、31,51,91…走査系バッファ回路、32,52,92…画素回路アレイ、33,53,93…画素、34a,34b,54a,54b,94a,94b…多結晶Si−TFTのゲート電極、35a,35b,55a,55b,95a,95b…多結晶Si−TFTのドレイン電極、36,56,96…ゲート線、37,57,97…ドレイン線、38,58,98…有機半導体TFTのゲート電極、39,59,99,103…有機半導体TFTのドレイン電極、40,60,100…有機半導体TFTのソース電極、41,61,101,102…有機半導体、104…電源線、
110,130,140,150,160,170,200,208,230…支持基板、111a,111b,111c,131,141,151,161,171,171b,172b…有機半導体TFTのゲート電極、112a、112b,112c,132,142,152,162,173…有機半導体TFTのゲート絶縁膜、113a、113b,113c,133,143,153,163,174,174b…有機半導体TFTのソース電極、114a,114b,114c,134,144,154,164,175,175b…有機半導体TFTのドレイン電極、115a,115b,115c,135,145,155,165,176,176b…有機半導体、116a,116b,116c,136,146,156,177…有機保護膜、117a,117b,137,147,157,167…画素電極、118,138,158,168…ドレイン線、119b,119c,149…ゲート線、201,
300…表示装置、301,305,310…支持基板、302…多結晶Si−TFT集積回路、303…画素、304…ケーブル線。
1,7…支持基板、2…表示画素、3…Si集積回路、4a,4b…多結晶Si−TFT集積回路、5…配線、6…画素回路アレイ、
10,70…信号系回路、11,71…信号系バッファ回路、12,15,72,75…バッファTFT、13,73…走査系回路、14,74…走査系バッファ回路、
30,50,90…信号系バッファ回路、31,51,91…走査系バッファ回路、32,52,92…画素回路アレイ、33,53,93…画素、34a,34b,54a,54b,94a,94b…多結晶Si−TFTのゲート電極、35a,35b,55a,55b,95a,95b…多結晶Si−TFTのドレイン電極、36,56,96…ゲート線、37,57,97…ドレイン線、38,58,98…有機半導体TFTのゲート電極、39,59,99,103…有機半導体TFTのドレイン電極、40,60,100…有機半導体TFTのソース電極、41,61,101,102…有機半導体、104…電源線、
110,130,140,150,160,170,200,208,230…支持基板、111a,111b,111c,131,141,151,161,171,171b,172b…有機半導体TFTのゲート電極、112a、112b,112c,132,142,152,162,173…有機半導体TFTのゲート絶縁膜、113a、113b,113c,133,143,153,163,174,174b…有機半導体TFTのソース電極、114a,114b,114c,134,144,154,164,175,175b…有機半導体TFTのドレイン電極、115a,115b,115c,135,145,155,165,176,176b…有機半導体、116a,116b,116c,136,146,156,177…有機保護膜、117a,117b,137,147,157,167…画素電極、118,138,158,168…ドレイン線、119b,119c,149…ゲート線、201,
300…表示装置、301,305,310…支持基板、302…多結晶Si−TFT集積回路、303…画素、304…ケーブル線。
10,70…信号系回路、11,71…信号系バッファ回路、12,15,72,75…バッファTFT、13,73…走査系回路、14,74…走査系バッファ回路、
30,50,90…信号系バッファ回路、31,51,91…走査系バッファ回路、32,52,92…画素回路アレイ、33,53,93…画素、34a,34b,54a,54b,94a,94b…多結晶Si−TFTのゲート電極、35a,35b,55a,55b,95a,95b…多結晶Si−TFTのドレイン電極、36,56,96…ゲート線、37,57,97…ドレイン線、38,58,98…有機半導体TFTのゲート電極、39,59,99,103…有機半導体TFTのドレイン電極、40,60,100…有機半導体TFTのソース電極、41,61,101,102…有機半導体、104…電源線、
110,130,140,150,160,170,200,208,230…支持基板、111a,111b,111c,131,141,151,161,171,171b,172b…有機半導体TFTのゲート電極、112a、112b,112c,132,142,152,162,173…有機半導体TFTのゲート絶縁膜、113a、113b,113c,133,143,153,163,174,174b…有機半導体TFTのソース電極、114a,114b,114c,134,144,154,164,175,175b…有機半導体TFTのドレイン電極、115a,115b,115c,135,145,155,165,176,176b…有機半導体、116a,116b,116c,136,146,156,177…有機保護膜、117a,117b,137,147,157,167…画素電極、118,138,158,168…ドレイン線、119b,119c,149…ゲート線、201,
300…表示装置、301,305,310…支持基板、302…多結晶Si−TFT集積回路、303…画素、304…ケーブル線。
Claims (8)
- 複数の回路ブロックを有するマトリックスアレイ部と、前記アレイ部周辺に配置された複数の回路ブロックにより構成される周辺集積回路部とを有する薄膜トランジスタ(TFT(Thin−Film−Transistor))装置において、
前記マトリクスアレイ部の回路素子が有機半導体TFT素子を用いて構成され、前記周辺集積回路素子がSiトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方を用いて構成され、
前記回路素子及び、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方の電極との間が基板上に設けた配線層によって、接続されていることを特徴とする薄膜トランジスタ装置。 - 前記マトリックスアレイ部と前記周辺集積回路部との間には段差があり、この段差をまたがって配線される前記配線層の前記段差での影響を軽減するために、段差部での高さの差を滑らかにするためのテーパ部が設けられ、そのテーパ部上に前記配線層の一部が設けられていることを特徴とする請求項1記載の薄膜トランジスタ装置。
- 前記Siトランジスタが、薄膜SOI(Silicon on Insulator)基板の支持Si基板を除去した単結晶Si薄膜トランジスタであることを特徴とする請求項1に記載の薄膜トランジスタ装置。
- 複数の画素を持つ表示部と、表示部周辺に配置され複数の回路ブロックにより構成される周辺集積回路部とを有する画像表示装置において、
前記表示部の画素回路素子が有機半導体TFT素子を有して構成され、
前記周辺集積回路部がSiトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方を有して構成され、
前記回路素子及び、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方が同一基板上に設けられ、
前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方の電極との間が、基板上に設けた配線層によって接続されていることを特徴とする画像表示装置。 - 前記Siトランジスタが、薄膜SOI基板の支持Si基板を除去した単結晶Si薄膜トランジスタであることを特徴とする請求項4に記載の画像表示装置。
- 複数の回路ブロックを持つマトリックスアレイ部と、
アレイ部周辺に配置され複数の回路ブロックを持つ周辺集積回路とを有し、
前記マトリクスアレイ部の回路が有機半導体TFT素子を有して形成され、前記周辺集積回路がSiトランジスタ素子又は多結晶Si−TFT素子を有して形成される薄膜トランジスタ装置の製造方法において、
(a)第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子の少なくとも一方を形成して、前記アレイ部周辺に配置される複数の回路ブロックを持つ周辺集積回路部を形成した後、
前記第1の支持基板の厚さを薄くするか又はその第1の支持基板を除去して前記Siトランジスタ素子又は前記多結晶Si−TFT素子の少なくとも一方を第2の支持基板上に設けるか、
又は前記第1の支持基板上に前記Siトランジスタ素子又は前記多結晶Si−TFT素子の少なくとも一方を形成した後、前記Siトランジスタ素子又は前記多結晶Si−TFT素子の少なくとも一方の前記第1の支持基板側とは反対側に第2の支持基板を設けてから、前記第1の支持基板の前記素子が形成されていない側の面の厚さを薄くするか又はその第1の支持基板を除去し、
(b)前記(a)の工程の後に、前記第2の支持基板上に有機半導体TFTと配線層を印刷により形成してマトリックスアレイ部を形成し、
(c) 前記有機半導体TFT素子の電極と、前記Siトランジスタ素子又は多結晶Si−TFT素子の少なくとも一方電極との間を前記第2の支持基板上に形成した配線層により接続する工程を有することを特徴とする薄膜トランジスタ装置の製造方法。 - 前記第1の支持基板の前記Siトランジスタ素子又は前記多結晶Si−TFT素子の少なくとも一方が形成された側を前記第2の支持基板表面に対向させて、前記Siトランジスタ素子又は前記多結晶Si−TFT素子を前記第2の支持基板表面に固定する工程を有することを特徴とする請求項6記載の薄膜トランジスタ装置の製造方法。
- 前記Siトランジスタが、薄膜SOI基板の支持Si基板を除去した単結晶Si薄膜トランジスタであることを特徴とする請求項6に記載の薄膜トランジスタ装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332763A JP2008147418A (ja) | 2006-12-11 | 2006-12-11 | 薄膜トランジスタ装置、画像表示装置およびその製造方法 |
US11/953,065 US7868323B2 (en) | 2006-12-11 | 2007-12-09 | Thin film transistor device, image display device and manufacturing method thereof |
EP07023900A EP1933196A2 (en) | 2006-12-11 | 2007-12-10 | Thin film transistor device, image display device and manufacturing method thereof |
CN200710196847A CN100580945C (zh) | 2006-12-11 | 2007-12-11 | 薄膜晶体管装置的制造方法 |
KR1020070128073A KR20080053905A (ko) | 2006-12-11 | 2007-12-11 | 박막 트랜지스터 장치, 화상 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332763A JP2008147418A (ja) | 2006-12-11 | 2006-12-11 | 薄膜トランジスタ装置、画像表示装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147418A true JP2008147418A (ja) | 2008-06-26 |
Family
ID=39106198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332763A Pending JP2008147418A (ja) | 2006-12-11 | 2006-12-11 | 薄膜トランジスタ装置、画像表示装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7868323B2 (ja) |
EP (1) | EP1933196A2 (ja) |
JP (1) | JP2008147418A (ja) |
KR (1) | KR20080053905A (ja) |
CN (1) | CN100580945C (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010125622A1 (ja) * | 2009-04-30 | 2010-11-04 | シャープ株式会社 | 表示装置の製造方法及びその方法により製造された表示装置 |
JP2011047976A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
JP2011047977A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
WO2011092781A1 (ja) * | 2010-02-01 | 2011-08-04 | シャープ株式会社 | 半導体装置及びその製造方法 |
US8593061B2 (en) | 2009-08-25 | 2013-11-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2022141651A (ja) * | 2009-10-30 | 2022-09-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101287968B1 (ko) * | 2008-11-25 | 2013-07-19 | 엘지디스플레이 주식회사 | 전기영동 표시장치 및 그 제조 방법 |
KR101155907B1 (ko) * | 2009-06-04 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101557802B1 (ko) * | 2009-10-14 | 2015-10-06 | 삼성전자주식회사 | 전기습윤을 이용한 디스플레이 장치 |
US20130037816A1 (en) * | 2010-01-22 | 2013-02-14 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US8581625B2 (en) | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
CN102339794A (zh) * | 2011-10-12 | 2012-02-01 | 华映光电股份有限公司 | 反射式电泳显示装置的画素结构及其制作方法 |
WO2014059601A1 (zh) * | 2012-10-16 | 2014-04-24 | 深圳市柔宇科技有限公司 | 一种oled拼接显示屏及其制造方法 |
KR102089246B1 (ko) * | 2013-07-19 | 2020-03-16 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법 |
US9785032B2 (en) * | 2013-11-12 | 2017-10-10 | E Ink Holdings Inc. | Active device array substrate and display panel |
KR102328678B1 (ko) * | 2015-02-09 | 2021-11-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
EP3467812A4 (en) * | 2016-06-02 | 2019-12-18 | Changchun Flexible Display Technology Co., Ltd. | OLED CONTROL CIRCUIT AND MANUFACTURING METHOD THEREFOR AND DISPLAY DEVICE |
CN106653810B (zh) * | 2016-12-15 | 2020-09-04 | 武汉华星光电技术有限公司 | Oled显示面板以及oled显示装置 |
KR102381286B1 (ko) * | 2017-05-18 | 2022-03-31 | 삼성디스플레이 주식회사 | 표시 장치 |
CN108807420B (zh) | 2018-06-05 | 2021-08-27 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制作方法、可折叠显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
JP2003197881A (ja) * | 2001-12-27 | 2003-07-11 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
WO2004055773A1 (ja) * | 2002-12-18 | 2004-07-01 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置及びその駆動方法 |
JP2004266197A (ja) * | 2003-03-04 | 2004-09-24 | Konica Minolta Holdings Inc | 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート |
JP2005005724A (ja) * | 2004-07-06 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその製造方法 |
JP2005167197A (ja) * | 2003-11-11 | 2005-06-23 | Sharp Corp | ウエハ及び半導体装置並びにこれらの製造方法 |
JP2008020849A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電気光学装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3724930B2 (ja) | 1997-09-12 | 2005-12-07 | 株式会社日立製作所 | 画像表示装置、その駆動方法及びこれを用いたデータ処理システム |
US6479837B1 (en) | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
JP2000243970A (ja) | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
CN100483774C (zh) | 1999-12-21 | 2009-04-29 | 造型逻辑有限公司 | 半导体器件及其形成方法 |
US7030551B2 (en) * | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
US6852997B2 (en) * | 2001-10-30 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP4281320B2 (ja) | 2002-10-15 | 2009-06-17 | 凸版印刷株式会社 | 有機薄膜トランジスタの製造方法 |
KR100741962B1 (ko) * | 2003-11-26 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 |
KR100611152B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 평판표시장치 |
KR101169079B1 (ko) * | 2005-05-13 | 2012-07-26 | 엘지디스플레이 주식회사 | 유기 박막 트랜지스터 및 그 제조 방법과, 이를 이용한디스플레이 장치 및 그 제조 방법 |
EP1935027B1 (en) * | 2005-10-14 | 2017-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-12-11 JP JP2006332763A patent/JP2008147418A/ja active Pending
-
2007
- 2007-12-09 US US11/953,065 patent/US7868323B2/en not_active Expired - Fee Related
- 2007-12-10 EP EP07023900A patent/EP1933196A2/en not_active Withdrawn
- 2007-12-11 CN CN200710196847A patent/CN100580945C/zh not_active Expired - Fee Related
- 2007-12-11 KR KR1020070128073A patent/KR20080053905A/ko not_active Application Discontinuation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1124106A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 液晶パネル用基板及び液晶パネル並びにそれらの製造方法 |
JP2003197881A (ja) * | 2001-12-27 | 2003-07-11 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
WO2004055773A1 (ja) * | 2002-12-18 | 2004-07-01 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置及びその駆動方法 |
JP2004266197A (ja) * | 2003-03-04 | 2004-09-24 | Konica Minolta Holdings Inc | 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート |
JP2005167197A (ja) * | 2003-11-11 | 2005-06-23 | Sharp Corp | ウエハ及び半導体装置並びにこれらの製造方法 |
JP2005005724A (ja) * | 2004-07-06 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその製造方法 |
JP2008020849A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電気光学装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010125622A1 (ja) * | 2009-04-30 | 2010-11-04 | シャープ株式会社 | 表示装置の製造方法及びその方法により製造された表示装置 |
JP2011047976A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
JP2011047977A (ja) * | 2009-08-25 | 2011-03-10 | Seiko Epson Corp | 電気光学装置、および電子機器 |
US8593061B2 (en) | 2009-08-25 | 2013-11-26 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
JP2022141651A (ja) * | 2009-10-30 | 2022-09-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
WO2011092781A1 (ja) * | 2010-02-01 | 2011-08-04 | シャープ株式会社 | 半導体装置及びその製造方法 |
RU2506661C1 (ru) * | 2010-02-01 | 2014-02-10 | Шарп Кабусики Кайся | Полупроводниковое устройство и способ для его производства |
JP5444375B2 (ja) * | 2010-02-01 | 2014-03-19 | シャープ株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100580945C (zh) | 2010-01-13 |
US7868323B2 (en) | 2011-01-11 |
KR20080053905A (ko) | 2008-06-16 |
EP1933196A2 (en) | 2008-06-18 |
CN101202296A (zh) | 2008-06-18 |
US20080157067A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008147418A (ja) | 薄膜トランジスタ装置、画像表示装置およびその製造方法 | |
US6392255B1 (en) | Display device having a thin film transistor and electronic device having such display device | |
US8168983B2 (en) | Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device | |
US7593086B2 (en) | Flexible flat panel display | |
JP4887646B2 (ja) | 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ | |
JP4472961B2 (ja) | 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法 | |
US10998348B2 (en) | Display apparatus | |
CN104103669A (zh) | 柔性显示面板 | |
US20180097044A1 (en) | Backplane substrate and flexible display using the same | |
JP2006286773A (ja) | 薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
JP2007134482A (ja) | 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ | |
US9097945B2 (en) | Display device and electronic unit | |
TWI364742B (en) | Image display device | |
JP2010114171A (ja) | 半導体装置 | |
WO2017018203A1 (ja) | 表示装置および撮像装置 | |
US20240049559A1 (en) | Display device and method of manufacturing the same | |
US20240231519A9 (en) | Display apparatus | |
JP5440996B2 (ja) | 半導体装置、電気光学装置および電子機器 | |
CN116456772A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |