JP2005167197A - ウエハ及び半導体装置並びにこれらの製造方法 - Google Patents

ウエハ及び半導体装置並びにこれらの製造方法 Download PDF

Info

Publication number
JP2005167197A
JP2005167197A JP2004275701A JP2004275701A JP2005167197A JP 2005167197 A JP2005167197 A JP 2005167197A JP 2004275701 A JP2004275701 A JP 2004275701A JP 2004275701 A JP2004275701 A JP 2004275701A JP 2005167197 A JP2005167197 A JP 2005167197A
Authority
JP
Japan
Prior art keywords
crystal silicon
single crystal
integrated circuit
silicon integrated
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004275701A
Other languages
English (en)
Other versions
JP4610982B2 (ja
Inventor
Arinobu Kanegae
有宣 鐘ヶ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004275701A priority Critical patent/JP4610982B2/ja
Priority to US10/983,686 priority patent/US7390696B2/en
Priority to KR1020040091536A priority patent/KR100732403B1/ko
Priority to EP04257009A priority patent/EP1531489A3/en
Publication of JP2005167197A publication Critical patent/JP2005167197A/ja
Priority to US12/073,490 priority patent/US20080164623A1/en
Application granted granted Critical
Publication of JP4610982B2 publication Critical patent/JP4610982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

【課題】 絶縁性基板上に、接着剤を用いないで単結晶シリコン集積回路を作製すると共に、単結晶シリコン集積回路の活性領域が水素イオン注入等のダメージを受けず、素子本来の特性を十分に発揮することのできる半導体装置を提供する。
【解決手段】 絶縁性基板２０１上に、単結晶シリコン集積回路６１…が形成される。上記単結晶シリコン集積回路６１は、周囲全方向が酸化物（ＢＯＸ層４３、二酸化珪素５０、５４、５７）によって囲まれた構造となっている。
【選択図】 図６

Description

本発明は、単結晶シリコン集積回路が設けられたウエハ及び、このウエハから切り出した単結晶シリコン集積回路が絶縁性基板上に作製された半導体装置並びにこれらの製造方法に関するものである。
液晶表示パネルやＯＬＥＤ（Organic Light Emitting Diode）パネル等の駆動装置として、アクティブマトリクス駆動装置が広く使用されている。このアクティブマトリクス駆動装置には、非晶質シリコンや多結晶シリコンを用いてガラス基板上に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を形成した半導体装置が使用されている。
近年、アクティブマトリクス駆動装置には、多結晶シリコンを用いて、周辺ドライバを集積化した多結晶シリコン集積回路をガラス基板等の絶縁性基板上に形成した半導体装置が用いられている。
上記の液晶表示パネル等の表示装置の高精細化に伴って、用いられるアクティブマトリクス駆動装置の高性能化が求められている。
そこで、多結晶シリコン集積回路よりも性能の高い単結晶シリコン集積回路を用いた半導体装置をアクティブマトリクス駆動装置に用いることが検討されている。
ところで、ガラス基板等の絶縁性基板上に、単結晶シリコン集積回路を作製する方法として、例えば、特許文献１には、予めシリコン基板上に集積回路（単結晶シリコン層）を形成してから接着剤を使用して絶縁性基板に貼り付ける方法が開示されている。
また、絶縁性基板上に単結晶シリコン集積回路を作製する方法としては、上述のように、単結晶シリコン集積回路を予め作製しておき、絶縁性基板上に接着剤で接合する方法以外に、絶縁性基板上にシリコン基板を接合して得られる、あるいは、絶縁性基板上にシリコン基板を接合した後、薄膜化してＳＯＩ（Silicon On Insulator）構造にする方法がある。
このように、ＳＯＩ構造を利用した半導体装置の例が、特許文献２、３、４等に開示されている。
上記ＳＯＩ構造の作製方法として、例えば特許文献５に開示されているＳｍａｒｔＣｕｔ法を用いれば、単結晶シリコンを接着剤を用いずに絶縁性基板に貼り合わせることができる。
すなわち、ＳｍａｒｔＣｕｔ法では、水素イオンを所定の深さと濃度で打ち込んだシリコン基板とハンドルウエハである絶縁性基板を接合させ、アニール処理により水素イオン注入位置でシリコン基板から単結晶シリコン層を分離することでＳＯＩ構造（ＳＯＩウエハ）を作製するようになっている。
以上のようにシリコン基板から分離した単結晶シリコン層に単結晶シリコン集積回路を形成すれば、絶縁性基板上に単結晶シリコン集積回路を作製した半導体装置となる。
特表平７−５０３５５７（公表日：１９９５年４月１３日） 特許第２７４３３９１号（登録日：１９９８年２月６日） 特許第３１４１４８６号（登録日：２０００年１２月２２日） 特許第３２７８９４４号（登録日：２００２年２月２２日） 特開平５−２１１１２８（公開日：１９９３年８月２０日） 特開平７−２３５６５１（公開日：１９９５年９月５日）
ところが、予め作製した単結晶シリコン集積回路を、絶縁性基板１０１に接着剤を用いて接合した場合、耐熱性が問題となる。例えば、単結晶シリコン集積回路を絶縁性基板に接着剤によって接着した後、該絶縁性基板上に、熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できないなど、製造プロセスあるいはデバイス構造に制約が生じる。
これに対して、絶縁性基板上に単結晶シリコン集積回路を作製するＳｍａｒｔＣｕｔ法のような方法では、絶縁性基板上に単結晶シリコン層（単結晶シリコン集積回路となり得る層）が接着剤を用いないで作製されるので、上記のような接着剤を用いて接合を行った場合のような製造プロセスあるいはデバイス構造に制約は生じないが、以下のような問題が生じる。
上記ＳｍａｒｔＣｕｔ法では、シリコン基板に単結晶シリコン層を形成するために、水素イオンの注入が行われているが、この水素イオンが単結晶シリコン層の電界効果トランジスタ等になる活性領域にも注入され、該活性領域がダメージを受ける虞がある。このように活性領域が水素イオン注入によるダメージを受けた場合、形成される電界効果トランジスタ等の素子の性能を十分に発揮することができないという問題が生じる。
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、絶縁性基板上に、接着剤を用いないで単結晶シリコン集積回路を作製すると共に、単結晶シリコン集積回路の活性領域が水素イオン注入等のダメージを受けず、素子本来の特性を十分に発揮することのできる半導体装置及びその製造方法を提供することにある。
本発明に係るウエハは、上記課題を解決するために、シリコン基板に形成された埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路が形成され、上記単結晶シリコン集積回路表面が酸化物で覆われると共に、該単結晶シリコン集積回路間及び単結晶シリコン集積回路内の素子間に、上記埋め込み酸化膜層に達する深さまで酸化物が充填されていること特徴としている。
上記酸化物は、上記埋め込み酸化膜層と同じ材料からなっていてもよい。
本発明に係るウエハの製造方法は、上記の課題を解決するために、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴としている。
また、本発明に係るウエハの製造方法は、上記の課題を解決するために、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴としている。
本発明に係る半導体装置は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置において、上記単結晶シリコン集積回路は、周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
上記絶縁性基板上に、非単結晶シリコントランジスタを形成してもよい。
上記酸化物は、二酸化珪素であってもよい。
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴としている。
また、本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハの該埋め込み酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴としている。
本発明に係る半導体装置の製造方法は、単結晶シリコン集積回路を絶縁性基板上に貼り合せた後、熱処理する工程を含んでいてもよい。また、単結晶シリコン集積回路を絶縁性基板上に貼り合せ、熱処理する前もしくは後に、埋め込み酸化膜層まで薄膜化する工程を含んでいてもよい。
本発明に係る半導体装置の製造方法は、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを薄層化し、半導体ウエハを薄膜化した後に切り出しを行った単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、貼り合せ面側とは反対側を、上記埋め込み酸化膜まで薄膜化することとしてもよい。
また、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨及び／又はエッチングによって薄層化することとしてもよく、上記研磨は、例えばＭＲＦ（Magnetorheological Finishig）等により行ってもよい。
さらに、単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを作製してもよい。
また、非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板上に単結晶シリコン集積回路を作製することとしてもよい。
本発明に係るウエハは、以上のように、シリコン基板に形成された埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路が形成されていることで、単結晶シリコン集積回路（単結晶シリコン層）が埋め込み酸化膜層によってシリコン基板から分離された構造となっている。
上記の埋め込み酸化膜層は、例えば、シリコン基板に対して高温でのアニール処理と高濃度の酸素イオン注入とを同時に行い、該シリコン基板表面から所定深さに形成される酸化膜層である。
しかも、単結晶シリコン集積回路の表面が酸化物で覆われると共に、該単結晶シリコン集積回路間及び単結晶シリコン集積回路内の素子間に、埋め込み酸化膜層に達する深さまで酸化物が充填されていることで、単結晶シリコン集積回路を埋め込み酸化膜層を含めてウエハから切り出したとき、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた状態となる。
これにより、絶縁性基板上に単結晶シリコン集積回路を接合するために接着剤を使用した場合の種々の問題点を解消することができる。すなわち、絶縁性基板上に単結晶シリコン集積回路を接合した状態で、該絶縁性基板上に熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できるなど、製造プロセスあるいはデバイス構造上の自由度が大きくなるという効果を奏する。
上記酸化物を、上記埋め込み酸化膜層と同じ材料にすれば、ウエハから切り出した単結晶シリコン集積回路は、周囲全方向が同じ酸化物によって覆われているので、どの方向においてもエッチング耐性等の特性を等しくすることができる。
上記のように、単結晶シリコン集積回路の周囲全方向が酸化物によって覆われた構造のウエハを得るには、例えば、以下に示す製造方法がある。
すなわち、本発明に係るウエハの製造方法は、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離すると共に、単結晶シリコン集積回路表面を酸化物で覆うことで、単結晶シリコン集積回路の周囲全方向を酸化物で覆った構造にすることができる。
上記のように、単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離することで、製造プロセスの簡略化が可能となり、言い換えると、製造プロセスの追加が不要となるので、この結果、歩留りの向上を図ることができる。
また、本発明に係るウエハの製造方法は、シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填すると共に、単結晶シリコン集積回路表面を酸化物で覆うことで、単結晶シリコン集積回路の周囲全方向を酸化物で覆った構造にすることができる。
上記のように、単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填することで、単結晶シリコン集積回路間の分離と、該単結晶シリコン集積回路内の素子間の分離とを同時に行うことができる。これにより、従来別々に分離していた工程を一つにできるので、製造プロセスの簡略化が可能となり、この結果、歩留りの向上を図ることができる。
本発明に係る半導体装置は、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることで、以下の理由により、絶縁性基板と単結晶シリコン集積回路とを接着剤を用いなくても接合することが可能となる。
これにより、絶縁性基板上に単結晶シリコン集積回路を接合するために接着剤を使用した場合の種々の問題点を解消することができる。すなわち、絶縁性基板上に単結晶シリコン集積回路を接合した状態で、該絶縁性基板上に熱処理の必要な工程、高品質の無機絶縁膜やＴＦＴを形成する工程が実行できるなど、製造プロセスあるいはデバイス構造上の自由度が大きくなる。
例えば、上記絶縁性基板上には、単結晶シリコン集積回路の他に、非単結晶シリコントランジスタを形成するようにしてもよい。この場合、非単結晶シリコントランジスタとしては、単結晶シリコン層以外の、例えば非晶質シリコン層や、多結晶シリコン層から作製されるトランジスタを示す。
以上のことから、上記構成の半導体装置を、ＴＦＴ−ＬＣＤ表示装置、ＴＦＴ−ＯＬＥＤ表示装置等に容易に適用することができる。しかも、各半導体装置の単結晶シリコン集積回路を構成しているトランジスタ等の素子の特性の均一化及び安定化を図ることができるので、各表示装置の表示特性を向上させることができるという効果を奏する。
また、上記酸化物は、二酸化珪素であることで、単結晶シリコン集積回路の周囲全方向が二酸化珪素で覆われることになる。
従って、単結晶シリコン集積回路のどの方向においてもエッチング耐性等の特性を等しくすることができる。
上記のように、単結晶シリコン集積回路の周囲全方向が酸化物によって覆われた構造の半導体装置を得るには、例えば、以下に示す製造方法がある。
すなわち、本発明に係る半導体装置の製造方法は、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることで、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた半導体装置を得ることができる。
上記のように、単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離することで、製造プロセスの簡略化が可能となり、言い換えれば、製造プロセスの追加がないので、この結果、歩留りの向上を図ることができる。
また、本発明に係る半導体装置の製造方法は、シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハの該埋め込み酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることで、単結晶シリコン集積回路の周囲全方向が酸化物で覆われた半導体装置を得ることができる。
上記のように、単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填することで、単結晶シリコン集積回路間の分離と、該単結晶シリコン集積回路内の素子間の分離とを同時に行うことができる。これにより、製造プロセスの簡略化が可能となり、言い換えれば、製造プロセスの追加がないので、この結果、歩留りの向上を図ることができる。
また、本発明の半導体装置の製造方法は、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨等によって薄層化し、結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、さらに上記埋め込み酸化膜層まで薄膜化を行う。
すなわち、ウエハから結晶シリコン集積回路を切り出した後は、技術的に研磨等の機械的な除去をすることが困難（単結晶シリコン集積回路のサイズが小さいため、また、タクトの観点からも個々の集積回路を１つずつ研磨するのは好ましくない）であるので、上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、研磨等による薄膜化を実施し、上記シリコン基板をある程度薄層化しておく。そして、結晶シリコン集積回路と絶縁性基板とを貼り合わせた後は、ガス等によるエッチングでさらに上記埋め込み酸化膜層まで薄膜化を行う。
こうすることで、短期間で、絶縁性基板上に単結晶シリコン集積回路を作製することが可能となる。
また、単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを形成することで、周囲全方向が酸化物で覆われた単結晶シリコン集積回路と、非単結晶トランジスタとが混在した半導体装置を得ることができる。
また、非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板の非単結晶シリコントランジスタを作製した面側に単結晶シリコン集積回路を作製することで、周囲全方向が酸化物で覆われた単結晶シリコン集積回路と、非単結晶トランジスタとが混在した半導体装置を得ることができる。
〔実施の形態１〕
本発明の一実施の形態について説明すれば、以下の通りである。
本実施の形態に係る半導体装置は、図１に示すように、ガラス基板からなる絶縁性基板１０１上に、二酸化珪素からなる酸化膜１０２を介して、単結晶シリコン集積回路２１が密着配置された構造となっている。なお、上記単結晶シリコン集積回路２１は、図２に示すＳＯＩ（Silicon On Insulator）ウエハ１から切り出されたものである。ここで、図２は、単結晶シリコン集積回路２１が形成されたＳＯＩ（Silicon On Insulator）ウエハ１の平面図を示す。
上記構成の半導体装置の製造方法について、図３（ａ）〜（ｃ）及び図４（ａ）（ｂ）を参照しながら以下に説明する。図３（ａ）〜（ｃ）、図４（ａ）（ｂ）は、単結晶シリコン集積回路２１の製造工程を示す。
始めに、単結晶シリコン集積回路２１を形成するＳＯＩウエハ１側から説明する。
上記ＳＯＩウエハ１は、図３（ａ）に示すように、シリコン層２、ＢＯＸ層（シリコン酸化膜層（Buried Oxide））３、活性層（シリコン活性層）４が形成された３層構造となっている。
上記ＳＯＩウエハ１は、例えば、単結晶シリコンウエハ基板に、高温でアニール処理と同時に高濃度の酸素イオン注入を行い、表面から所定深さに埋込みシリコン酸化膜層（ＢＯＸ層３）を形成し、その層より表面側を活性層４とするＳＩＭＯＸ（Separation by Implanted Oxygen）法等により作製することができる。
上記単結晶シリコン集積回路２１は、図３（ａ）に示すＳＯＩウエハ１から次の様に加工して形成する。
まず、図３（ｂ）に示すように、ＳＯＩウエハ１上に作製される所望数の単結晶シリコン集積回路２１の分離および該単結晶シリコン集積回路２１内の素子分離を同時に行うため、分離領域に素子分離用の溝５と集積回路分離用の溝６とを形成する。ここでは、ＳＯＩウエハ１にレジストを載せ、フォトリソグラフィー工程により単結晶シリコン集積回路２１の分離領域および該単結晶シリコン集積回路２１内の素子分離領域以外がレジストで覆われるようにパターニングを行い、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）などの異方性エッチングによりシリコンのエッチングを行う。エッチングは、少なくともＢＯＸ層３に達する深さまで行う。
次に、図３（ｃ）に示すように、素子分離用の溝５と集積回路分離用の溝６にＴＥＯＳ（Tetra Ethyl ortho silicate；Ｓｉ（ＯＣ２Ｈ５）４）ガス等を使用し、酸化物としての二酸化珪素を堆積させる。ここで、素子分離用の溝５に堆積された二酸化珪素は、素子分離用の二酸化珪素９とし、集積回路分離用の溝６に堆積された二酸化珪素は、集積回路分離用の二酸化珪素１０とする。これにより、素子分離と集積回路分離とを同時に行うことができる。
また、上記二酸化珪素９、１０は、二酸化珪素からなるＢＯＸ層３に接触するようになっているので、単結晶シリコン集積回路２１の表面を除いて周囲全方向が二酸化珪素で覆われた構造となる。
以上の工程は、次のようにしてもよい。すなわち、素子間および集積回路間の領域以外を窒化シリコンで被覆し酸化（LOCOS：Local Oxidation of Silicon)することで、単結晶シリコン集積回路２１間の分離と素子分離を行う。
次に、熱酸化炉（拡散炉）において、集積回路の分離領域および素子分離領域を熱酸化する。温度は１０５０℃でドライＯ２酸化を行う。この場合の酸化は、パイロジェニック酸化でもよい。
さらに、不要になった窒化シリコン膜をドライエッチングにより除去する。ここで、ＢＯＸ層３と単結晶シリコン集積回路２１の分離酸化膜およびフィールド酸化膜が十分に連続となるまで酸化を行う事が重要である。
続いて、図３（ｃ）に示すように、ＳＯＩウエハ１の最表面に、熱酸化によりゲート酸化膜１１を５〜３０ｎｍ程度成膜する。このゲート酸化膜１１も上述と同じ二酸化珪素とする。これにより、単結晶シリコン集積回路２１の周囲全方向が酸化物（二酸化珪素）で囲まれた構造となる。
次に、図４（ａ）に示すように、通常のＬＳＩプロセスに従いゲート電極１２を作製する。ここでは、ゲート電極１２と成りうる材料、通常、ポリシリコンやタングステンシリサイドなどを成膜した後、フォトリソグラフィー工程でゲート電極１２のパターニングを行う。ＳＯＩウエハ１の加工はＬＳＩ製造設備を使い、容易に０．５μｍ以下の微細加工が可能である。
その後、ソース・ドレイン部となる箇所４ａに自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。なお、トランジスタのショートチャネル効果の対策のため、シリコン活性領域の深さは、１００ｎｍ〜２００ｎｍ以下にする必要がある。理想的には、５０ｎｍ以下であることが望ましい。
以上のようにして、単結晶シリコン集積回路２１内の素子としての電界効果トランジスタ２０が形成される。
その後、図４（ｂ）に示すように、層間絶縁膜１３を３００ｎｍ程度形成し、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化し、単結晶シリコン集積回路２１が完成する。なお、平坦化には、上述のＣＭＰ法の他に、ＳＯＧ（Spin On Glass）法を用いてもよく、さらに他の方法であってもよいが、平坦化に伴う影響を単結晶シリコン集積回路２１に与えたくないことから、機械的な研磨よりも半導体プロセスにおいて一般的に使用されるＣＭＰ法やＳＯＧ法が適している。
一方、単結晶シリコン集積回路２１とは別に、コーニング社製の１７３７ガラス基板等の、表面が平坦で、かつ高歪点を有する絶縁性基板１０１（図１）を用意する。なお、図１では、絶縁性基板１０１の表面に、厚さ１００ｎｍ程度の酸化膜１０２を覆った例を示しているが、別に覆わなくてもよい。
一般に、絶縁性基板と、単結晶シリコン集積回路を作製した基板(表面を酸化処理済み)とを接着剤なしで接合させるには、それらの表面状態の清浄度や、活性度が極めて重要である。
従って、上記ＳＯＩウエハ１から切り出した単結晶シリコン集積回路２１と絶縁性基板１０１は、表面状態の清浄度や、活性度を良好なものにするために、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥させる。
ＳＣ１液は、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２０)を混合して、作製する。一例としては、上記薬液を、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２０＝５：１２：６０の割合で混合する。この薬液の液温は、室温のままとし、上記単結晶シリコン集積回路２１と絶縁性基板１０１とを上記ＳＣ１液に５分間浸して洗浄する。なお、アンモニア水は、酸化珪素表面をエッチングするため、長時間浸すのはよくない。
その後、単結晶シリコン集積回路２１と絶縁性基板１０１とを純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに、１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。そして、これら単結晶シリコン集積回路２１の表面と、絶縁性基板１０１の表面とを互いに接触させ、僅かな力で押す。これにより、単結晶シリコン集積回路２１と絶縁性基板１０１とは、自発的に接着する。
ここでの接着は、接着剤なしでの接合であり、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。従って、接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
次いで、単結晶シリコン集積回路２１と絶縁性基板１０１との自発的な接着の後、熱処理（４５０℃〜６００℃ ３０分の電気炉によるアニール、または、ランプアニール)により、単結晶シリコン集積回路２１と絶縁性基板１０１との接合力を強める。
続いて、単結晶シリコン集積回路２１のＢＯＸ層３上部のシリコンをＣｌＦ３などのフッ化ハロゲンガスを使ってエッチングする。フッ化ハロゲンガスは、シリコンと二酸化珪素のエッチングに対する選択比が大きいことが知られており、その結果、二酸化珪素はエッチングされることなくシリコンのみがエッチングされる。
なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
上記構成の単結晶シリコン集積回路２１においては、例えば図４（ａ）に示すように、ＳＯＩウエハ１の単結晶シリコン集積回路２１間の分離領域および素子分離領域には二酸化珪素（集積回路分利用の二酸化珪素１０と素子分離用の二酸化珪素９）がＢＯＸ層３の深さまで形成されているため、このＳＯＩウエハ１から単結晶シリコン集積回路２１を切り出したときに、該単結晶シリコン集積回路２１の活性領域の周囲は二酸化珪素で覆われた状態となっている。
このため、単結晶シリコン集積回路２１に形成されている活性層４（電界効果トランジスタ等の薄膜デバイスの活性領域）は、ハロゲン系フッ化ガスによってエッチングされることはない。また、上記エッチングを行う前にエッチング時間短縮のため、半導体ウエハから単結晶シリコン集積回路を切り出す前に、予め半導体ウエハをＣＭＰまたはＭＲＦ、もしくはエッチング等によって研磨を行っておいても良い。
以上の工程によって、図１に示す半導体装置が完成する。すなわち、上記構成の半導体装置は、絶縁性基板１０１の上に、所望数の単結晶シリコン集積回路２１が形成され、各単結晶シリコン集積回路２１は、周囲全方向が酸化物（二酸化珪素）によって囲まれた構造となっている。
ここでは、上記のように絶縁性基板１０１上に単結晶シリコン集積回路２１のみを形成した例について説明したが、本願発明によれば、図５に示すように、絶縁性基板１０１上に、単結晶シリコン集積回路２１と非単結晶シリコントランジスタ３１とを混在させることは容易である。
例えば、図１に示すように、単結晶シリコン集積回路２１を絶縁性基板１０１上に接合し、エッチングによってシリコン層２を除去した後、絶縁性基板１０１の単結晶シリコン集積回路２１の接合領域とは異なる領域に対して、エキシマレーザビームによる逐次横方向成長（Sequential Lateral Solidification：ＳＬＳ）法などにより、非晶質シリコン膜上のみを多結晶化する。なお、単結晶シリコン集積回路２１の貼り合わせを行った領域のレーザ照射は避ける。
その後、非単結晶シリコントランジスタ３１用のゲート絶縁膜（図示せず）形成、ゲート電極膜（図示せず）形成、層間絶縁膜（図示せず）形成、コンタクトホール（図示せず）開口プロセスを経て、配線メタル（図示せず）を成膜・パターニングする。
上記工程によって、図５に示すような、単結晶シリコン集積回路２１と非単結晶シリコントランジスタ３１とが混在した半導体装置を形成する。
以上のように、本発明の半導体装置は、絶縁性基板の上に単結晶シリコン膜から成るシリコン集積回路が形成されてなる半導体装置において、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
非単結晶シリコン集積回路３１は、単結晶シリコン集積回路２１が作製される前もしくは後に作製されたものである。
また、本発明の半導体装置は、絶縁性基板の上に非単結晶シリコントランジスタと、単結晶シリコン集積回路が混在して成る集積回路であって、上記単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造になっていることを特徴としている。
上記単結晶シリコン集積回路は、埋め込み酸化膜層(BOX層)および上記BOX層上に単結晶シリコン層を有するSOI(Silicon On Insulator)基板上に所望数だけ作製され、集積回路間の分離を酸化物によって、BOX層と連続となる深さまで行われている。
本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離と素子分離とを同時にシリコンの酸化により行った後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層まで研磨、もしくはエッチング、あるいはその両者を行うことを特徴としている。なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
また、本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離領域と素子分離領域にエッチングによってBOX層にまで達する深さの溝を作り、その後、溝中に二酸化珪素を堆積し埋め込むことで集積回路の分離および素子分離を行い、その後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層まで研磨、もしくはエッチング、あるいはその両者を行うことを特徴としている。
従って、本発明の構成によれば、絶縁性基板と単結晶シリコン集積回路を、酸化膜を介して貼り合せた後に熱処理を行うことで、接着剤を使用することなく容易に貼り付けることができる。
また、単結晶シリコン集積回路の絶縁性基板上への作製に関し、水素等のイオン注入を必要としないため、活性領域がダメージを受けていない集積回路のトランスファによる形成が可能である。
活性領域がダメージを受けていないトランジスタでは、ダメージを受けているトランジスタと比較して、トランジスタ特性の向上、すなわち高移動度、低閾値、急峻なサブスレッショルド特性等が実現可能である。
また、上記トランジスタ特性のバラツキを抑えることができ、同面積内のトランジスタの集積度を向上させることができる。
しかも、単結晶シリコン集積回路の活性領域の周囲は酸化膜で囲われているため、ＢＯＸ層下のシリコンを除去するために使用されるフッ化ハロゲンガスからトランジスタの活性領域は保護される。
また、集積回路間の分離と素子分離を同時に並行して行うことができるため、単結晶シリコン集積回路作製に関し新たに煩雑なプロセスが加わらず、歩留まり向上に寄与する。
なお、本実施の形態では、ＳＯＩウエハ１の作製にＳＩＭＯＸ法を利用しているが、これに限定されるものではなく、ＥＬＴＲＡＮ（Epitaxial Layer Transfer）法等であってもよい。このＥＬＴＲＡＮ法は、例えば、特許文献６に開示されている。すなわち、このＥＬＴＲＡＮ法では、シリコン基板上に酸化膜層を形成し、さらに多孔質シリコンを形成した後にエピタキシャルシリコン層を成長させ、これをハンドルウエハに接合し、多孔質シリコン層から単結晶シリコン層を分離する方法である。
〔実施の形態２〕
本発明の別の実施の形態について説明すれば、以下の通りである。
本実施の形態に係る半導体装置は、図６に示すように、ガラス基板からなる絶縁性基板２０１上に、二酸化珪素からなる酸化膜２０２を介して、単結晶シリコン集積回路６１、および非単結晶シリコン集積回路７１が密着配置された構造となっている。なお、上記単結晶シリコン集積回路６１は、図７に示すＳＯＩ（Silicon On Insulator）ウエハ４１から切り出されたものである。さらに、非単結晶シリコン集積回路７１は、単結晶シリコン集積回路６１が作製される前または後に作製される。ここで、図７は、単結晶シリコン集積回路６１が形成されたＳＯＩ（Silicon On Insulator）ウエハ４１の平面図を示す。
上記構成の半導体装置の製造方法について、図８（ａ）〜（ｉ）を参照しながら以下に説明する。図８（ａ）〜（ｉ）は、単結晶シリコン集積回路６１の製造工程を示す。
初めに、単結晶シリコン集積回路６１を形成するＳＯＩウエハ４１側から説明する。
上記ＳＯＩウエハ４１は、図８（ａ）に示すように、シリコン層４２、ＢＯＸ層（シリコン酸化膜層（Buried Oxide））４３、活性層（シリコン活性層）４４が形成された３層構造となっている。
上記ＳＯＩウエハ４１は、例えば、単結晶シリコンウエハ基板に、高温でアニール処理と同時に高濃度の酸素イオン注入を行い、表面から所定深さに埋込みシリコン酸化膜層（ＢＯＸ層４３）を形成し、その層より表面側を活性層４４とするＳＩＭＯＸ（Separation by Implanted Oxygen）法等により作製することができる。
上記単結晶シリコン集積回路６１は、図８（ａ）に示すＳＯＩウエハ４１から次の様に加工して形成する。
まず、図８（ｂ）に示すように、ＳＯＩウエハ４１上に作製される所望数の単結晶シリコン集積回路６１の分離および該単結晶シリコン集積回路６１内の素子分離を同時に行うため、分離領域に素子分離用の溝４５と集積回路分離用の溝４６とを形成する。ここでは、ＳＯＩウエハ４１にレジストを載せ、フォトリソグラフィー工程により単結晶シリコン集積回路６１の分離領域および該単結晶シリコン集積回路６１内の素子分離領域以外がレジストで覆われるようにパターニングを行い、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）などの異方性エッチングによりシリコンのエッチングを行う。エッチングは、少なくともＢＯＸ層４３に達する深さまで行う。
次に、図８（ｃ）に示すように、素子分離用の溝４５と集積回路分離用の溝４６にＴＥＯＳ（Tetra Ethyl ortho silicate；Ｓｉ（ＯＣ２Ｈ５）４）ガス等を使用し、酸化物としての二酸化珪素５０を堆積させる。これにより、素子分離と集積回路分離とを同時に行うことができる。
また、上記二酸化珪素５０は、二酸化珪素からなるＢＯＸ層４３に接触するようになっているので、単結晶シリコン集積回路６１の表面を除いて周囲全方向が二酸化珪素で覆われた構造となる。
以上の工程は、次のようにしてもよい。すなわち、素子間および集積回路間の領域以外を窒化シリコンで被覆し酸化（LOCOS：Local Oxidation of Silicon）することで、単結晶シリコン集積回路６１間の分離と素子分離を行う。
次に、熱酸化炉（拡散炉）において、集積回路の分離領域および素子分離領域を熱酸化する。温度は１０５０℃でドライＯ２酸化を行う。この場合の酸化は、パイロジェニック酸化でもよい。
さらに、不要になった窒化シリコン膜をドライエッチングにより除去する。ここで、ＢＯＸ層４３と単結晶シリコン集積回路６１の分離酸化膜およびフィールド酸化膜が十分に連続となるまで酸化を行う事が重要である。
続いて、図８（ｃ）に示すように、ＳＯＩウエハ４１の最表面に、熱酸化によりゲート酸化膜５１を５〜３０ｎｍ程度成膜する。このゲート酸化膜５１も上述と同じ二酸化珪素とする。これにより、単結晶シリコン集積回路６１の周囲全方向が酸化物（二酸化珪素）で囲まれた構造となる。
次に、図８（ｄ）に示すように、通常のＬＳＩプロセスに従いゲート電極５２を作製する。ここでは、ゲート電極５２と成りうる材料、通常、ポリシリコンやタングステンシリサイドなどを成膜した後、フォトリソグラフィー工程でゲート電極５２のパターニングを行う。ＳＯＩウエハ４１の加工はＬＳＩ製造設備を使い、容易に０．５μｍ以下の微細加工が可能である。
その後、図８（ｅ）に示すように、ソース・ドレイン部となる箇所５３に自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。なお、トランジスタのショートチャネル効果の対策のため、シリコン活性領域の深さは、１００ｎｍ〜２００ｎｍ以下にする必要がある。理想的には、５０ｎｍ以下であることが望ましい。
以上のようにして、単結晶シリコン集積回路６１内の素子としての電界効果トランジスタ６０が形成される。
その後、図８（ｆ）に示すように、層間絶縁膜５４を３００ｎｍ程度形成し、ＣＭＰ（Chemical Mechanical Polishing）法により平坦化する。なお、平坦化には、上述のＣＭＰ法の他に、ＳＯＧ（Spin On Glass）法を用いてもよく、さらに他の方法であってもよいが、平坦化に伴う影響を単結晶シリコン集積回路６１に与えたくないことから、機械的な研磨よりも半導体プロセスにおいて一般的に使用されるＣＭＰ法やＳＯＧ法が適している。
その後、図８（ｇ）に示すように、溝状のコンタクト５５を形成する。これは、ドライエッチングもしくはウェットエッチング、あるいはその両者を併用することで形成される。さらに、図８（ｈ）に示すようにコンタクト５５の表面に導電性のメタル配線５６を形成する。メタル配線５６は後のプロセスで熱処理（４００℃〜６００℃程度）が施されることを考慮すると、耐熱性の高いものが好ましい。例えばＴｉ等が好ましいが、これに限られるものではない。
このようにメタル配線５６を絶縁性基板との貼りあわせを行う前の集積回路に作製しておくことで、メタル配線の配置に伴う設計ルール（デザインルール）を小さくでき、レイアウトスペースの縮小、動作速度の向上が見込まれる。
その後、図８（ｉ）に示すように、層間絶縁膜５７を３００ｎｍ程度形成し、ＣＭＰもしくはＳＯＧ等により平坦化を行う。ここでも、機械的な研磨よりもＣＭＰやＳＯＧが好ましい。
ここで、図９（ａ）のように、上記ウエハの平坦化した面とは反対側の面を予めＭＲＦ（Magnetorheological Finishig）等の研磨により薄膜化しておいてもよい。予め薄膜化しておくことで後の工程でエッチングによる薄膜を行う際に必要な時間を短縮することができ、生産性の向上を見込むことができる。つまり、機械的研磨は除去する厚さを正確に制御することはできないので、後の工程でシリコン層４２を、最終的には、フッ化ハロゲン系のガスによりエッチング除去する必要がある。一方、ウエハからチップを切り出した後は機械的研磨を行うことは技術的に難しい。そこで、シリコン層４２を、機械的研磨が可能なウエハの状態である程度薄膜化し、ウエハから切り出した後に薄層化したシリコン層４２をガスエッチングで精密に除去することで、短時間で正確にエッチングが行える。
この後、図９（ｂ）のように、ダイシング等により、上記ウエハから集積回路を切り出す。上記のプロセスにより、切り出した集積回路の周囲全方向は酸化膜で覆われている。
一方、単結晶シリコン集積回路６１とは別に、コーニング社製の１７３７ガラス基板等の、表面が平坦で、かつ高歪点を有する絶縁性基板２０１（図６）を用意する。なお、図６では、絶縁性基板２０１の表面に、厚さ１００ｎｍ程度の酸化膜２０２を覆った例を示しているが、別に覆わなくてもよい。
一般に、絶縁性基板と、単結晶シリコン集積回路を作製した基板(表面を酸化処理済み)とを接着剤なしで接合させるには、それらの表面状態の清浄度や、活性度が極めて重要である。
従って、上記ＳＯＩウエハ４１から切り出した単結晶シリコン集積回路６１と絶縁性基板２０１は、表面状態の清浄度や、活性度を良好なものにするために、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥させる。
ＳＣ１液は、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２０）を混合して、作製する。一例としては、上記薬液を、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２０＝５：１２：６０の割合で混合する。この薬液の液温は、室温のままとし、上記単結晶シリコン集積回路６１と絶縁性基板２０１とを上記ＳＣ１液に５分間浸して洗浄する。なお、アンモニア水は、酸化珪素表面をエッチングするため、長時間浸すのはよくない。
その後、単結晶シリコン集積回路６１と絶縁性基板２０１とを純水（比抵抗値１０ＭΩｃｍ以上）で流水のもとに、１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。そして、図９（ｃ）に示すように、これら単結晶シリコン集積回路６１の表面と、絶縁性基板２０１の表面とを互いに接触させ、僅かな力で押す。これにより、単結晶シリコン集積回路６１と絶縁性基板２０１とは、自発的に接着する。
ここでの接着は、接着剤なしでの接合であり、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。従って、接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
次いで、単結晶シリコン集積回路６１と絶縁性基板２０１との自発的な接着の後、熱処理（４５０℃〜６００℃ ３０分の電気炉によるアニール、または、ランプアニール）により、単結晶シリコン集積回路６１と絶縁性基板２０１との接合力を強める。
続いて、図９（ｄ）に示すとおり、単結晶シリコン集積回路６１のＢＯＸ層４３上部のシリコンをＣｌＦ３などのフッ化ハロゲンガスを使ってエッチングする。フッ化ハロゲンガスは、シリコンと二酸化珪素のエッチングに対する選択比が大きいことが知られており、その結果、二酸化珪素はエッチングされることなくシリコン（薄層化されたシリコン層４２）のみがエッチングされる。
なお、本実施例では、熱処理を行った後にフッ化ハロゲンガスによるエッチングを行っているが、単結晶シリコン集積回路６１と絶縁性基板２０１との接合後、接合強度を向上させる熱処理を行う前に、フッ化ハロゲンガスによるエッチングを行ってもよい。しかし、熱処理を行った後にフッ化ハロゲンガスによるエッチングを行う方がより好ましい。その理由は、単結晶シリコン集積回路６１と絶縁性基板２０１とを貼りあわせただけの状態では接合強度が弱く、例えば、エッチングに伴う基板の搬送等によって貼りあわせた集積回路が剥がれ、もしくは、位置ずれを起こす可能性があるためである。
上記構成の単結晶シリコン集積回路６１においては、例えば図８（ｉ）に示すように、ＳＯＩウエハ４１の単結晶シリコン集積回路６１間の分離領域および素子分離領域には二酸化珪素５０がＢＯＸ層４３の深さまで形成されているため、このＳＯＩウエハ４１から単結晶シリコン集積回路６１を切り出したときに、該単結晶シリコン集積回路６１の活性領域の周囲は二酸化珪素で覆われた状態となっている。
このため、単結晶シリコン集積回路６１に形成されている活性層４４（電界効果トランジスタ等の薄膜デバイスの活性領域）は、ハロゲン系フッ化ガスによってエッチングされることはない。また、上記エッチングを行う前にエッチング時間短縮のため、予めＭＰＦ等によって、集積回路を切り出す前に研磨を行っておいても良い。
ここで、図１０に示すように、ＢＯＸ層側から第２のコンタクト５８、第２のメタル配線５９を形成する。この第２のコンタクト５８および第２のメタル配線５９は、貼り合せを行った単結晶シリコン集積回路と外部回路、例えば非単結晶シリコン集積回路とを電気的に接続するために設けられる。本実施例においては第２のメタル配線５９は、単結晶シリコン集積回路のゲート電極５２を介して接続されているが、これに限られるものではない。
以上の工程によって、図１０に示す半導体装置が完成する。すなわち、上記構成の半導体装置は、絶縁性基板２０１の上に、所望数の単結晶シリコン集積回路６１が形成され、各単結晶シリコン集積回路６１は、周囲全方向が酸化物（二酸化珪素）によって囲まれた構造となっている。
ここでは、上記のように絶縁性基板２０１上に単結晶シリコン集積回路６１のみを形成した例について説明したが、以下、図６に示すように、絶縁性基板２０１上に、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とを混在させる方法を説明する。
例えば、上述した図９（ａ）〜（ｄ）の工程のように、図８（ｉ）で作製したＳＯＩウエハ４１のから切り出した単結晶シリコン集積回路６１を絶縁性基板２０１上に接合し、エッチングによってシリコン層４２を除去した後、図９（ｅ）に示すとおり、絶縁性基板２０１の単結晶シリコン集積回路６１の接合領域とは異なる領域に対して、エキシマレーザビームによる逐次横方向成長（Sequential Lateral Solidification：ＳＬＳ）法などにより、非晶質シリコン膜上のみを多結晶化することにより非単結晶シリコン７２を形成する。なお、単結晶シリコン集積回路６１の貼り合わせを行った領域のレーザ照射は避ける。
その後、図９（ｆ）に示すとおり非単結晶シリコントランジスタ７１用のゲート絶縁膜８０を形成し、図１１（ａ）に示すとおりゲート絶縁層８０表面にゲート電極膜８１を形成する。そして、図１１（ｂ）のように非結晶シリコンの端部にイオン注入したイオン注入部８５を形成した後、図１１（ｃ）に示すとおりゲート電極膜８１を覆うように層間絶縁膜８２を形成し、図１１（ｄ）に示すようにゲート電極膜８１またはイオン注入部８５につながるコンタクトホール８３を開口する。そして、図１１（ｅ）に示すとおりコンタクトホール８３に配線メタル８４を成膜・パターニングする。
上記工程によって、図６に示すような、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とが混在した半導体装置を形成する。
なお、非単結晶シリコン集積回路７１は、単結晶シリコン集積回路６１が作製された後に形成されているが、単結晶シリコン集積回路６１が作製される前に作製されてもよい。
この場合、図１２（ａ）に示す絶縁性基板２０１に非晶質シリコン膜７２を形成する（図１２（ｂ））。そして、図１２（ｃ）に示すとおり非単結晶シリコントランジスタ７１用のゲート絶縁膜８０を形成し、図１２（ｄ）に示すとおりゲート絶縁層８０表面にゲート電極膜８１を形成する。そして、図１２（ｅ）のように非結晶シリコン７２の端部にイオン注入したイオン注入部８５を形成した後、図１２（ｆ）に示すとおりゲート電極膜８１を覆うように層間絶縁膜８２を形成する。
ここで、ＳＯＩウエハ４１から切り出された単結晶シリコン集積回路６１のチップを図１２（ｇ）に示すようにを絶縁性基板２０１上に接合し、さらに図１２（ｈ）に示すように、予め薄層化されたシリコン層４２をエッチングによって除去し、ゲート電極膜８１またはイオン注入部８５またはゲート電極５２につながるコンタクトホール８３を開口する。そして、図１２（ｉ）に示すとおりコンタクトホール８３に配線メタル８４を成膜・パターニングする。
このような工程によっても、図６に示すような、単結晶シリコン集積回路６１と非単結晶シリコントランジスタ７１とが混在した半導体装置を形成できる。
以上のように、本発明の半導体装置は、絶縁性基板の上に単結晶シリコン膜から成るシリコン集積回路が形成されてなる半導体装置において、単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造となっていることを特徴としている。
また、本発明の半導体装置は、絶縁性基板の上に非単結晶シリコントランジスタと、単結晶シリコン集積回路が混在して成る集積回路であって、上記単結晶シリコン集積回路の周囲全方向が酸化物によって囲まれた構造になっていることを特徴としている。
上記単結晶シリコン集積回路は、埋め込み酸化膜層(BOX層)および上記BOX層上に単結晶シリコン層を有するSOI(Silicon On Insulator)基板上に所望数だけ作製され、集積回路間の分離を酸化物によって、BOX層と連続となる深さまで行われている。
本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離と素子分離とを同時にシリコンの酸化により行った後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層までエッチングすることを特徴としている。なお、このシリコンのエッチングは、熱処理の前に行ってもかまわない。
また、本発明の半導体装置の製造方法は、絶縁性基板上に周囲全方向を酸化膜で囲まれた単結晶シリコン集積回路を有する半導体装置の作製方法に関して、SOIウエハ上に所望の数のシリコン集積回路を作製し、それらの集積回路間の分離領域と素子分離領域にエッチングによってBOX層にまで達する深さの溝を作り、その後、溝中に二酸化珪素を堆積し埋め込むことで集積回路の分離および素子分離を行い、その後に集積回路をSOIウエハから切り出し、BOX層に対して前記単結晶シリコン薄膜側となる表面で絶縁性基板と酸化膜を介して、あるいは絶縁性基板は酸化膜で覆わずに室温で貼り合わせ、400℃以上、より望ましくは600℃以上の温度で熱処理後、上記BOX層までエッチングすることを特徴としている。
また、集積回路を作製したSOIウエハの、貼り合せる面とは反対側の面を予め研磨することを特徴としている。これによりエッチング時間を削減することができ、生産性を向上させることが可能である。
従って、本発明の構成によれば、絶縁性基板と単結晶シリコン集積回路を、酸化膜を介して貼り合せた後に熱処理を行うことで、接着剤を使用することなく容易に貼り付けることができる。
また、単結晶シリコン集積回路の絶縁性基板上への作製に関し、水素等のイオン注入を必要としないため、活性領域がダメージを受けていない集積回路のトランスファによる形成が可能である。
活性領域がダメージを受けていないトランジスタでは、ダメージを受けているトランジスタと比較して、トランジスタ特性の向上、すなわち高移動度、低閾値、急峻なサブスレッショルド特性等が実現可能である。
また、上記トランジスタ特性のバラツキを抑えることができ、同面積内のトランジスタの集積度を向上させることができる。
しかも、単結晶シリコン集積回路の活性領域の周囲は酸化膜で囲われているため、ＢＯＸ層下のシリコンを除去するために使用されるフッ化ハロゲンガスからトランジスタの活性領域は保護される。
また、集積回路間の分離と素子分離を同時に並行して行うことができるため、単結晶シリコン集積回路作製に関し新たに煩雑なプロセスが加わらず、歩留まり向上に寄与する。
なお、本実施の形態では、ＳＯＩウエハ１の作製にＳＩＭＯＸ法を利用しているが、これに限定されるものではなく、ＥＬＴＲＡＮ（Epitaxial Layer Transfer）法等であってもよい。このＥＬＴＲＡＮ法は、例えば、特許文献６に開示されている。すなわち、このＥＬＴＲＡＮ法では、シリコン基板上に酸化膜層を形成し、さらに多孔質シリコンを形成した後にエピタキシャルシリコン層を成長させ、これをハンドルウエハに接合し、多孔質シリコン層から単結晶シリコン層を分離する方法である。
本発明は、ガラス基板等の安価な汎用絶縁基板上の高性能集積回路や、シートコンピュータにも適用できる。
本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。 図１に示す単結晶シリコン集積回路が形成されたＳＯＩウエハの概略平面図である。 （ａ）〜（ｃ）は、単結晶シリコン集積回路の製造工程を示す図である。 （ａ）（ｂ）は、単結晶シリコン集積回路の製造工程を示す図である。 本発明の他の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。 本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。 図６に示す単結晶シリコン集積回路が形成されたＳＯＩウエハの概略平面図である。 （ａ）〜（ｉ）は、単結晶シリコン集積回路の製造工程を示す図である。 （ａ）〜（ｆ）は、本発明の実施形態を示す図である。 本発明の実施形態を示すものであり、半導体装置の要部構成を示す概略断面図である。 （ａ）〜（ｅ）は、本発明の実施形態を示す図である。 （ａ）〜（ｉ）は、本発明の別の実施形態を示す図である。
符号の説明
１ ＳＯＩウエハ
２ シリコン層
３ ＢＯＸ層（酸化物）
４ 活性層
５ 溝
６ 溝
９ 二酸化珪素（酸化物）
１０ 二酸化珪素（酸化物）
１１ ゲート酸化膜
１２ ゲート電極
１３ 層間絶縁膜（酸化物）
２１ 単結晶シリコン集積回路
３１ 非単結晶シリコントランジスタ
４１ ＳＯＩウエハ
４２ シリコン層
４３ ＢＯＸ層
４４ 活性層
４５ 溝
４６ 溝
５０ 二酸化珪素（酸化物）
５１ ゲート酸化膜
５２ ゲート電極
５３ ソース・ドレイン
５４ 層間絶縁膜（酸化物）
５５ コンタクト
５６ メタル配線
５７ 層間絶縁膜（酸化物）
５８ 第２のコンタクト
５９ 第２のメタル配線
６１ 単結晶シリコン集積回路
７１ 非単結晶シリコントランジスタ
１０１ 絶縁性基板
１０２ 酸化膜
２０１ 絶縁性基板
２０２ 酸化膜

Claims (15)

  1. シリコン基板に形成された埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路が形成され、
    上記単結晶シリコン集積回路表面が酸化物で覆われると共に、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間に、上記埋め込み酸化膜層に達する深さまで酸化物が充填されていることを特徴とするウエハ。
  2. 上記酸化物は、上記埋め込み酸化膜層と同じ材料からなることを特徴とする請求項１に記載のウエハ。
  3. シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴とするウエハの製造方法。
  4. シリコン基板に埋め込み酸化膜層を形成し、該埋め込み酸化膜層上のシリコン活性層に所望数の単結晶シリコン集積回路を形成し、上記単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、上記埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填すると共に、単結晶シリコン集積回路表面を酸化物で覆うことを特徴とするウエハの製造方法。
  5. 絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置において、
    上記単結晶シリコン集積回路は、周囲全方向が酸化物によって囲まれた構造となっていることを特徴とする半導体装置。
  6. 上記絶縁性基板上には、非単結晶シリコントランジスタが形成されていることを特徴とする請求項５に記載の半導体装置。
  7. 上記酸化物は、二酸化珪素であることを特徴とする請求項５または６に記載の半導体装置。
  8. 絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、
    シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハに、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間及び該単結晶シリコン集積回路内の素子間を酸化物によって同時に分離した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴とする半導体装置の製造方法。
  9. 絶縁性基板の上に、少なくとも単結晶シリコン集積回路が形成された半導体装置の製造方法において、
    シリコン基板に埋め込み酸化膜層が設けられた半導体ウエハの該埋め込み酸化膜層上のシリコン活性層に、所望数の単結晶シリコン集積回路を形成し、該単結晶シリコン集積回路間の集積回路分離領域及び該単結晶シリコン集積回路内の素子間の素子分離領域に、該埋め込み酸化膜層にまで達する深さの溝を形成し、該溝に酸化物を同時に充填した後、該半導体ウエハから単結晶シリコン集積回路を上記埋め込み酸化膜層を含めて切り出し、該単結晶シリコン集積回路の埋め込み酸化膜層とは反対側表面と、上記絶縁性基板とを貼り合わせることを特徴とする半導体装置の製造方法。
  10. 単結晶シリコン集積回路を絶縁性基板上に貼り合せた後、熱処理により貼り合せ強度を向上させることを特徴とする請求項８または９に記載の半導体装置の製造方法。
  11. 単結晶シリコン集積回路を絶縁性基板上に貼り合せ、熱処理を行う前もしくは後に、埋め込み酸化膜層まで薄膜化することを特徴とする請求項８、９又は１０に記載の半導体装置の製造方法。
  12. 上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを薄層化し、
    半導体ウエハを薄膜化した後に切り出しを行った単結晶シリコン集積回路と絶縁性基板とを貼り合わせた後、貼り合せ面側とは反対側を、上記埋め込み酸化膜まで薄膜化することを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 上記半導体ウエハから単結晶シリコン集積回路を切り出す前に、上記半導体ウエハを研磨及び／又はエッチングによって薄層化することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 単結晶シリコン集積回路を絶縁性基板上に作製した後、上記絶縁性基板の単結晶シリコン集積回路の貼り合わせ面側に非単結晶シリコントランジスタを形成することを特徴とする請求項８〜１３の何れか１項に記載の半導体装置の製造方法。
  15. 非単結晶シリコントランジスタを絶縁性基板上に作製した後、上記絶縁性基板上に単結晶シリコン集積回路を作製することを特徴とする請求項８〜１３の何れか１項に記載の半導体装置の製造方法。
JP2004275701A 2003-11-11 2004-09-22 半導体装置の製造方法 Expired - Fee Related JP4610982B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004275701A JP4610982B2 (ja) 2003-11-11 2004-09-22 半導体装置の製造方法
US10/983,686 US7390696B2 (en) 2003-11-11 2004-11-09 Wafer, semiconductor device, and fabrication methods therefor
KR1020040091536A KR100732403B1 (ko) 2003-11-11 2004-11-10 웨이퍼와 반도체 장치 및 이들의 제조방법
EP04257009A EP1531489A3 (en) 2003-11-11 2004-11-11 Wafer, semiconductor device, and fabrication methods therefor
US12/073,490 US20080164623A1 (en) 2003-11-11 2008-03-06 Wafer, semiconductor device, and fabrication methods therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003380845 2003-11-11
JP2004275701A JP4610982B2 (ja) 2003-11-11 2004-09-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005167197A true JP2005167197A (ja) 2005-06-23
JP4610982B2 JP4610982B2 (ja) 2011-01-12

Family

ID=34436972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004275701A Expired - Fee Related JP4610982B2 (ja) 2003-11-11 2004-09-22 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7390696B2 (ja)
EP (1) EP1531489A3 (ja)
JP (1) JP4610982B2 (ja)
KR (1) KR100732403B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111008A1 (ja) * 2006-03-28 2007-10-04 Sharp Kabushiki Kaisha 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
WO2009084125A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
WO2009090780A1 (ja) * 2008-01-15 2009-07-23 Sharp Kabushiki Kaisha 半導体装置、その製造方法及び表示装置
JP2009177144A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2019159614A1 (ja) * 2018-02-13 2019-08-22 パナソニックＩｐマネジメント株式会社 無線通信半導体装置およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059892A1 (en) * 2007-01-10 2010-03-11 Michiko Takei Production method of semiconductor device, production method of display device, semiconductor device, production method of semiconductor element, and semiconductor element
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
CN104538354B (zh) * 2014-12-31 2018-01-09 深圳市华星光电技术有限公司 一种ltps tft像素单元及其制造方法
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10541214B2 (en) * 2018-04-27 2020-01-21 Juniper Networks, Inc. Enhanced bonding between III-V material and oxide material
CN113381287A (zh) * 2021-06-09 2021-09-10 中国科学院微电子研究所 一种染料激光器及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06291291A (ja) * 1993-03-31 1994-10-18 Seiko Instr Inc 半導体装置の製造方法
JPH07503557A (ja) * 1992-01-22 1995-04-13 コピン・コーポレーシヨン 映写表示のための単結晶シリコンアレイデバイス
JPH07235651A (ja) * 1993-12-28 1995-09-05 Canon Inc 半導体基板およびその作製方法
JPH08139180A (ja) * 1994-11-14 1996-05-31 Nec Corp Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法
JP2743391B2 (ja) * 1988-08-25 1998-04-22 ソニー株式会社 半導体メモリの製造方法
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
JP3278944B2 (ja) * 1992-12-25 2002-04-30 ソニー株式会社 Ｓｏｉ型半導体装置およびその製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3343255A (en) * 1965-06-14 1967-09-26 Westinghouse Electric Corp Structures for semiconductor integrated circuits and methods of forming them
US3918079A (en) * 1971-01-22 1975-11-04 Signetics Corp Encapsulated beam lead construction for semiconductor device and assembly and method
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US5347154A (en) 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP2654607B2 (ja) * 1994-09-22 1997-09-17 日本電気株式会社 半導体装置の製造方法
US5920108A (en) * 1995-06-05 1999-07-06 Harris Corporation Late process method and apparatus for trench isolation
JPH08335684A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置
JPH09260669A (ja) 1996-03-19 1997-10-03 Nec Corp 半導体装置とその製造方法
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
EP0886306A1 (en) 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
JP2001036092A (ja) 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置
US6235567B1 (en) * 1999-08-31 2001-05-22 International Business Machines Corporation Silicon-germanium bicmos on soi
KR20010086499A (ko) 2000-03-02 2001-09-13 윤종용 쏘이 기판을 사용하는 반도체 장치의 형성 방법
US6475838B1 (en) 2000-03-14 2002-11-05 International Business Machines Corporation Methods for forming decoupling capacitors
JP4776755B2 (ja) * 2000-06-08 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6562666B1 (en) * 2000-10-31 2003-05-13 International Business Machines Corporation Integrated circuits with reduced substrate capacitance
US20020140030A1 (en) 2001-03-30 2002-10-03 Mandelman Jack A. SOI devices with integrated gettering structure
US6593192B2 (en) 2001-04-27 2003-07-15 Micron Technology, Inc. Method of forming a dual-gated semiconductor-on-insulator device
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4974474B2 (ja) * 2004-06-22 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7358586B2 (en) * 2004-09-28 2008-04-15 International Business Machines Corporation Silicon-on-insulator wafer having reentrant shape dielectric trenches

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743391B2 (ja) * 1988-08-25 1998-04-22 ソニー株式会社 半導体メモリの製造方法
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH07503557A (ja) * 1992-01-22 1995-04-13 コピン・コーポレーシヨン 映写表示のための単結晶シリコンアレイデバイス
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3278944B2 (ja) * 1992-12-25 2002-04-30 ソニー株式会社 Ｓｏｉ型半導体装置およびその製造方法
JPH06291291A (ja) * 1993-03-31 1994-10-18 Seiko Instr Inc 半導体装置の製造方法
JPH07235651A (ja) * 1993-12-28 1995-09-05 Canon Inc 半導体基板およびその作製方法
JPH08139180A (ja) * 1994-11-14 1996-05-31 Nec Corp Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007111008A1 (ja) * 2006-03-28 2007-10-04 Sharp Kabushiki Kaisha 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
WO2009084125A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
US8188564B2 (en) 2007-12-27 2012-05-29 Sharp Kabushiki Kaisha Semiconductor device having a planarizing film formed in a region of a step portion
JP2009177144A (ja) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2009090780A1 (ja) * 2008-01-15 2009-07-23 Sharp Kabushiki Kaisha 半導体装置、その製造方法及び表示装置
WO2019159614A1 (ja) * 2018-02-13 2019-08-22 パナソニックＩｐマネジメント株式会社 無線通信半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1531489A3 (en) 2007-10-17
KR100732403B1 (ko) 2007-06-27
KR20050045893A (ko) 2005-05-17
US20050098827A1 (en) 2005-05-12
US20080164623A1 (en) 2008-07-10
EP1531489A2 (en) 2005-05-18
JP4610982B2 (ja) 2011-01-12
US7390696B2 (en) 2008-06-24

Similar Documents

Publication Publication Date Title
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4540359B2 (ja) 半導体装置およびその製造方法
JP4451488B2 (ja) 半導体素子の転写方法及び半導体装置の製造方法
US20080164623A1 (en) Wafer, semiconductor device, and fabrication methods therefor
JP4029885B2 (ja) 半導体装置の製造方法
JP2006253181A (ja) 半導体装置および半導体装置の製造方法
JP4031677B2 (ja) 半導体装置の製造方法
JP4696640B2 (ja) 半導体装置の製造方法
JP2009164217A (ja) 半導体装置の製造方法及び半導体装置
JP4852275B2 (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JP4894245B2 (ja) 半導体装置の製造方法
JP2006278632A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US7847352B2 (en) Semiconductor device and method for manufacturing the same
JP5098178B2 (ja) 半導体装置の製造方法
JP2007042915A (ja) 半導体装置の製造方法
JP4696518B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP4806939B2 (ja) 半導体装置の製造方法
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2007035675A (ja) 半導体装置および半導体装置の製造方法
JP2007103491A (ja) 半導体装置および半導体装置の製造方法
JP2006253258A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007059804A (ja) 半導体装置の製造方法
JP2008244106A (ja) 半導体装置の製造方法
JP2007194298A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees