JP2008244106A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008244106A JP2008244106A JP2007081870A JP2007081870A JP2008244106A JP 2008244106 A JP2008244106 A JP 2008244106A JP 2007081870 A JP2007081870 A JP 2007081870A JP 2007081870 A JP2007081870 A JP 2007081870A JP 2008244106 A JP2008244106 A JP 2008244106A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- groove
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】SOI構造の大面積化のさらなる大面積化を可能とする半導体装置の製造方法を提供する。
【解決手段】Si基板1上にSiGe層及びSi層(SOI層)5を順次積層し、SiGe層及びSi層5を貫く溝hをSi基板1上に形成する。次に、Si層5を支持する支持体21を溝h内からSi層5上にかけて形成する。さらに、溝hとは異なる位置で、SiGe層の側面を露出させる溝HをSi基板1上に形成する。そして、溝Hを介してSiGe層を選択的にエッチングすることによって、Si基板1とSi層5との間に空洞部25を形成し、空洞部25内にSiO2膜(BOX層)30を形成する。支持体21を形成する工程では、当該支持体21をSi層5の溝Hに面する側面5aを覆う形状に形成する。
【選択図】図7
【解決手段】Si基板1上にSiGe層及びSi層(SOI層)5を順次積層し、SiGe層及びSi層5を貫く溝hをSi基板1上に形成する。次に、Si層5を支持する支持体21を溝h内からSi層5上にかけて形成する。さらに、溝hとは異なる位置で、SiGe層の側面を露出させる溝HをSi基板1上に形成する。そして、溝Hを介してSiGe層を選択的にエッチングすることによって、Si基板1とSi層5との間に空洞部25を形成し、空洞部25内にSiO2膜(BOX層)30を形成する。支持体21を形成する工程では、当該支持体21をSi層5の溝Hに面する側面5aを覆う形状に形成する。
【選択図】図7
Description
本発明は、半導体装置の製造方法に関し、特に、半導体基板にSOI(Silicon On Insulator)構造を形成する技術に関する。
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。SOI基板としては、例えば、SIMOX(Separation by Implanted Oxygen)基板や貼り合わせ基板などが用いられているが、いずれもその製造法が特殊であり、通常のCMOSプロセスでは作ることができない。
このため、普通のバルクシリコンウェハから、通常のCMOSプロセスでSOI構造を作る方法であるSBSI(Separation by Bonding Silicon Island)法が知られている(例えば、特許文献1及び非特許文献1参照。)。
このため、普通のバルクシリコンウェハから、通常のCMOSプロセスでSOI構造を作る方法であるSBSI(Separation by Bonding Silicon Island)法が知られている(例えば、特許文献1及び非特許文献1参照。)。
SBSI法では、Si基板上にSi(上層)/SiGe(下層)を成膜し、SiとSiGeとのエッチングレートの違いを利用してSiGe層のみを選択的に除去することにより、Si基板とSi層との間に空洞部を形成する。次に、空洞部の内部に面するSi基板の上面及びSi層の下面を熱酸化することにより、Si基板とSi層との間にSiO2膜(以下、BOX層ともいう。)を形成する。そして、Si基板上にCVD法でSiO2等を成膜し、これをCMPで平坦化し、さらに、希フッ酸(HF)溶液等でエッチングすることで、BOX層上のSi層(以下、SOI層ともいう。)表面を露出させる。
特開2005−354024号公報
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
SBSI法では、その重要なプロセスの一つとしてSiGeの選択エッチング工程がある。現状では、Siに対するエッチングの選択比が極めて高いフッ硝酸溶液を用いて、SiGeのみを選択的にエッチングしている。
しかしながら、フッ硝酸溶液を用いたエッチング工程では、そのエッチング選択比を高く維持できる処理時間に限界がある。即ち、SBSI法において、フッ硝酸溶液を用いたエッチングの処理時間とSiのエッチング量との関係が調査され、その結果、図11に示すように、エッチングの処理時間がある特定の時間t[分]を越えたあたりからSiのエッチング量が急激に増えるという現象が確認された(この現象を、「Siの増速エッチ」と呼ぶ。)。このようなSiの増速エッチがなぜ起こるのか、その原因はまだ明らかになっていない。
しかしながら、フッ硝酸溶液を用いたエッチング工程では、そのエッチング選択比を高く維持できる処理時間に限界がある。即ち、SBSI法において、フッ硝酸溶液を用いたエッチングの処理時間とSiのエッチング量との関係が調査され、その結果、図11に示すように、エッチングの処理時間がある特定の時間t[分]を越えたあたりからSiのエッチング量が急激に増えるという現象が確認された(この現象を、「Siの増速エッチ」と呼ぶ。)。このようなSiの増速エッチがなぜ起こるのか、その原因はまだ明らかになっていない。
このような理由から、SBSI法によって形成されるSOI構造の大きさ(即ち、アクティブ領域の面積)は、SiGe選択エッチング時にSiの増速エッチが起こらず、かつSiGeを完全に除去できる大きさに設定せざるを得なかった。SOI構造の大きさをこれ以上の大きさに設定した場合、SiGeだけでなくSiもエッチング除去されてしまうので、形成可能なSOI構造の大きさにはある一定の限界があった。そして、この限界を超えてSOI構造をより大きく形成することは、非常に困難であった。
本発明は、このような事情に鑑みてなされたものであって、SOI構造のさらなる大面積化を可能とする半導体装置の製造方法を提供することを目的の一つとする。
本発明は、このような事情に鑑みてなされたものであって、SOI構造のさらなる大面積化を可能とする半導体装置の製造方法を提供することを目的の一つとする。
図10は、本発明者による実験結果の一部であり、フッ硝酸溶液を用いて空洞部を形成する際の、SiNのエッチング耐性を示す図である。図10の横軸はエッチング時間を示し、その縦軸はエッチング量を示す。また、この図10では、SiNに対する比較として、Si及びSiO2のエッチング耐性についても示す。
図10に示すように、Siと比べて、SiNは非常に高いフッ硝酸耐性を有することが分かった。Siの増速エッチが起きた後の時間T[分]におけるエッチング量について、SiNのエッチング量を1としたとき、Siのエッチング量は100以上あった。つまり、選択比100以上ある。従って、フッ硝酸処理の際に、SiをSiNで保護するように構成すれば、SOI構造の大面積化を期待することができる。本発明は、このような知見に基づいてなされたものである。
図10に示すように、Siと比べて、SiNは非常に高いフッ硝酸耐性を有することが分かった。Siの増速エッチが起きた後の時間T[分]におけるエッチング量について、SiNのエッチング量を1としたとき、Siのエッチング量は100以上あった。つまり、選択比100以上ある。従って、フッ硝酸処理の際に、SiをSiNで保護するように構成すれば、SOI構造の大面積化を期待することができる。本発明は、このような知見に基づいてなされたものである。
〔発明1〕 上記問題点を解決するために、発明1の半導体装置の製造方法は、半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、前記空洞部内に埋め込み酸化膜を形成する工程と、を含み、前記支持体を形成する工程では、当該支持体を前記第2半導体層の前記第2溝に面する側面を覆う形状に形成する、ことを特徴とするものである。
このような方法によれば、第2溝を介して第1半導体層をエッチングする際に、第2半導体層の第2溝に面する側面を支持体で保護することができ、当該側面にエッチング液等を触れさせないようにすることができる。従って、第2半導体層における意図しないエッチングの進行(即ち、増速エッチ)を防ぐことができ、SOI構造のさらなる大面積化が可能となる。
〔請求項2〕 発明2の半導体装置の製造方法は、発明1の半導体装置の製造方法において、前記支持体を形成する前に、前記第2半導体層の前記第2溝側の周縁部をエッチングして段差部を形成する工程、をさらに含み、前記支持体を形成する工程では、当該支持体を前記段差部を埋め込む形状に形成することを特徴とするものである。
このような方法によれば、第2半導体層の第2溝に面する側面は段差部の側壁となり、第1半導体層の第2溝側の周縁部(即ち、段差の底面)に支持体を載せることができるので、当該側面(即ち、側壁)を支持体で覆うことが容易である。
このような方法によれば、第2半導体層の第2溝に面する側面は段差部の側壁となり、第1半導体層の第2溝側の周縁部(即ち、段差の底面)に支持体を載せることができるので、当該側面(即ち、側壁)を支持体で覆うことが容易である。
〔請求項3〕 発明3の半導体装置の製造方法は、半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、前記第1半導体層と前記第2半導体層との第1境界部分に所定の元素をイオン注入し、熱処理して第1保護層を形成する工程と、前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、前記空洞部内に埋め込み酸化膜を形成する工程と、を含むことを特徴とするものである。
このような方法によれば、第1半導体層をエッチングして空洞部を形成する際に、空洞部の真上に位置する第2半導体層の裏面(即ち、下面)を第1保護層で保護することができ、当該裏面にエッチング液等を触れさせないようにすることができる。従って、第2半導体層における増速エッチを防ぐことができ、SOI構造のさらなる大面積化が可能となる。
〔請求項4〕 発明4の半導体装置の製造方法は、発明3の半導体装置の製造方法において、前記半導体基板と前記第1半導体層との第2境界部分に前記元素をイオン注入し、熱処理して第2保護層を形成する工程、をさらに含むことを特徴とするものである。
このような方法によれば、第1半導体層をエッチングして空洞部を形成する際に、空洞部の真下に位置する半導体基板の表面(即ち、上面)を第2保護層で保護することができ、当該表面にエッチング液等を触れさせないようにすることができる。
このような方法によれば、第1半導体層をエッチングして空洞部を形成する際に、空洞部の真下に位置する半導体基板の表面(即ち、上面)を第2保護層で保護することができ、当該表面にエッチング液等を触れさせないようにすることができる。
〔請求項5〕 発明5の半導体装置の製造方法は、半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、前記第1半導体層と前記第2半導体層との第1境界部分に所定の元素をイオン注入し、熱処理して第1保護層を形成する工程と、前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、前記空洞部内に埋め込み酸化膜を形成する工程と、を含み、前記支持体を形成する工程では、当該支持体を前記第2半導体層の前記第2溝に面する側面を覆う形状に形成する、ことを特徴とするものである。
このような方法によれば、第2溝を介して第1半導体層をエッチングして空洞部を形成する際に、第2半導体層の第2溝に面する側面を支持体で保護すると共に、空洞部の真上に位置する第2半導体層の裏面を第1保護層で保護することができる。従って、第2半導体層の上記側面や裏面にエッチング液等を触れさせないようにすることができ、第2半導体層における増速エッチを防ぐことができる。これにより、SOI構造のさらなる大面積化が可能となる。
〔請求項6〕 発明6の半導体装置の製造方法は、発明1から発明5の何れか一の半導体装置の製造方法において、前記支持体はシリコン窒化膜からなることを特徴とするものである。ここで、本発明の「第1半導体層」は例えばSiGeであり、「第2半導体層」は例えばSiである。SiGeのエッチングには例えばフッ硝酸溶液を使用する。上述したように、本発明者による実験結果によれば、フッ硝酸溶液を用いたエッチング工程において、SiN膜のエッチングレートはSiGeやSiと比べて(経過時間の長さに関わりなく)極めて低い。
このような方法によれば、空洞部を形成する際に支持体はほとんどエッチングされないので、エッチング時間が比較的長いような場合でも、第2半導体層の支持体で覆われている部分(例えば、第2半導体層の第2溝に面する側面等)にエッチング液等を触れさせないようにすることができる。
このような方法によれば、空洞部を形成する際に支持体はほとんどエッチングされないので、エッチング時間が比較的長いような場合でも、第2半導体層の支持体で覆われている部分(例えば、第2半導体層の第2溝に面する側面等)にエッチング液等を触れさせないようにすることができる。
〔請求項7〕 発明7の半導体装置の製造方法は、発明3から発明6の何れか一の半導体装置の製造方法において、前記元素は窒素であることを特徴とするものである。このような方法によれば、第1、第2保護層としてSiN膜を形成することができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
図1〜図8は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(a)〜図8(a)は平面図、図1(b)〜図8(b)は図1(a)〜図8(a)をX1−X´1〜X8−X´8線でそれぞれ切断したときの断面図、図1(c)〜図8(c)は図1(a)〜図8(a)をY1−Y´1〜Y8−Y´8線でそれぞれ切断したときの断面図である。
図1〜図8は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(a)〜図8(a)は平面図、図1(b)〜図8(b)は図1(a)〜図8(a)をX1−X´1〜X8−X´8線でそれぞれ切断したときの断面図、図1(c)〜図8(c)は図1(a)〜図8(a)をY1−Y´1〜Y8−Y´8線でそれぞれ切断したときの断面図である。
図1(a)〜(c)において、まず始めに、Si基板1上にSiO2膜2を形成する。このSiO2膜2は、例えば熱酸化又はCVD法によって形成する。次に、例えばフォトリソグラフィー及びドライエッチング技術によってSiO2膜2をパターニングし、後の工程でBOX層を形成する領域のSi基板1表面をSiO2膜2下から露出させる。そして、SiO2膜2下から露出したSi基板1の表面に単結晶構造のシリコンゲルマニウム(SiGe)層3を選択エピタキシャル成長させ、このSiGe層3の表面に単結晶構造のSi層5を選択エピタキシャル成長させる。
なお、ここでは、SiGe層3を形成する前に、Si基板1表面に図示しない単結晶構造のシリコンバッファ(Si−buffer)層を薄く選択エピタキシャル成長させ、その上にSiGe層3及びSi層5を順次エピタキシャル成長させても良い。エピタキシャル成長法で形成される半導体膜の膜質は、その被成膜面(即ち、下地)の結晶状態に強く影響されるので、Si基板1上にSiGe層3を直接形成するのではなく、Si基板1表面よりも結晶欠陥の少ないSi−buffer層上にSiGe層3を形成することで、SiGe層3の膜質向上(例えば、結晶欠陥の低減など)を図ることができる。
次に、図2(a)〜(c)に示すように、Si層5とSiGe層3との界面(以下、「Si/SiGe界面」ともいう。)、及び、SiGe層3とSi基板1との界面(以下、「SiGe/基板界面」ともいう。)にそれぞれ窒素(N)をイオン注入する。ここでは、例えば、窒素の注入エネルギーを調整して、SiGe/基板界面に窒素の注入ピーク(即ち、Rp:project range)が重なるように1回目のイオン注入を行い、続いて、Si/SiGe界面に注入ピークが重なるように2回目のイオン注入を行う。例えば、1回目のイオン注入と2回目のイオン注入は、イオン注入装置からウエーハをアンロードすることなく、連続して行う。
次に、Si基板1に熱処理を施してSiの窒化を促し、SiGe/基板界面にSiN膜7を形成すると共に、Si/SiGe界面にSiN膜9を形成する。なお、これらSiN膜7、9を形成するための熱処理(以下、「1stアニール」ともいう。)は、後で説明する2ndアニールと兼用で行ってもよい。即ち、図2(a)〜(c)では窒素のイオン注入のみを行い、1stアニールは行わない。そして、図5(a)〜(c)で(Si基板に対する窒素のイオン注入を終了した後で)1stアニールと2ndアニールとを兼用で行い、これにより、SiN膜7、9を形成するようにしても良い。
次に、例えば、BHF等の希フッ酸溶液を用いてSiO2膜2をエッチングし、除去する。これにより、図3(a)〜(c)に示すように、Si層5の左右両側(即ち、X軸方向の両側)に、支持体保持用の溝hが現れる。また、図3(a)〜(c)に示すように、Si層5の上下両側(即ち、Y軸方向の両側)においても、SiN膜7が露出する。このSi層5の上下両側は、SiGe除去用の溝となる領域である。
次に、Si層5に対してアクティブのパターニングを行う。ここでは、例えばフォトリソグラフィー及びドライエッチング技術によって、Si層5の上下両側の周縁部をエッチングし、除去する。これにより、Si基板1上にSi層5からなるアクティブ領域を画定すると共に、このアクティブ領域の平面視による上下両側に段差部10を形成する。
次に、Si層5に対してアクティブのパターニングを行う。ここでは、例えばフォトリソグラフィー及びドライエッチング技術によって、Si層5の上下両側の周縁部をエッチングし、除去する。これにより、Si基板1上にSi層5からなるアクティブ領域を画定すると共に、このアクティブ領域の平面視による上下両側に段差部10を形成する。
次に、溝hや段差部10が埋め込まれ、且つSi層5が覆われるように、Si基板1上の全面にSiN膜を形成する。このSiN膜は、例えばCVD法で形成する。SiN膜の膜厚は例えば200〜600nm程度である。次に、例えばフォトリソグラフィー及びドライエッチング技術によって、SiN膜をパターニングし、Si層5上、段差部10及び溝h内にSiN膜を残すと共に、それ以外の領域からSiN膜を除去する。これにより、図4(a)〜(c)に示すように、SiN膜からなる支持体21を形成すると共に、その平面視による上下両側にSiGe除去用の溝Hを形成する。また、このパターニング工程では、支持体21下から露出するSiN膜7もエッチング雰囲気に晒されて、除去される。
次に、図5(a)〜(c)に示すように、Si基板1の全面に窒素(N)をイオン注入する。ここでは、例えば、窒素の注入エネルギーを弱めに調整して、支持体21下から露出しているSi基板1表面にRpが重なるようにイオン注入を行う。そして、Si基板1に熱処理(即ち、2ndアニール)を施してSiの窒化を促し、支持体21下から露出しているSi基板1表面にSiN膜11を形成する。なお、このイオン注入工程では、支持体21によってSi層5は厚く覆われているので、Si層5表面に窒素は到達しない。
次に、溝Hを介して例えばフッ硝酸溶液をSiGe層3の側面に接触させて、SiGe層3を選択的にエッチングして除去する。これにより、図6(a)及び(b)に示すように、Si層5とSi基板1との間に空洞部25を形成する。空洞部25の形成途中から、Si層5はその上面と側面とが支持体21によって支えられることとなる。
次に、溝Hを介して例えばフッ硝酸溶液をSiGe層3の側面に接触させて、SiGe層3を選択的にエッチングして除去する。これにより、図6(a)及び(b)に示すように、Si層5とSi基板1との間に空洞部25を形成する。空洞部25の形成途中から、Si層5はその上面と側面とが支持体21によって支えられることとなる。
ここで、本実施の形態では、Si層5の溝Hに面した側面(即ち、段差部の側壁)5aはSiN膜からなる支持体21で隙間無く覆われており、且つ、Si層5の裏面はSiN膜9によって隙間無く覆われている。つまり、Si層5は、SiN膜からなる支持体21とSiN膜9とによって完全に覆われている。また、上述したように、本発明者の実験結果から、SiNのフッ硝酸に対するエッチング耐性はSiやSiO2と比べて極めて高いことが確認されている。従って、空洞部25を形成する工程の最初から最後まで、Si層5をSiNで覆って保護することができ、Si層5にフッ硝酸溶液を触れさせないようすることができる。また、同様に、Si基板1の表面もSiN膜7、9によって覆われているので、当該表面をフッ硝酸溶液に触れさせないようにすることができる。
次に、例えば熱リン酸溶液を用いたウェットエッチングによって、SiN膜7、9、11をエッチングして、除去する。このとき、支持体21も同じエッチングレートで削られてしまうが、SiN膜7、9、11と比べて支持体21は厚く形成されているので、SiN膜7、9、11の膜厚に合わせてそのエッチング時間を調整する(即ち、熱リン酸溶液によるエッチング時間を、SiN膜7、9、11の完全除去に必要な最小限の時間とする)ことで、支持体21をほぼそのままの形で残すことができる。このようにして、図7(a)〜(c)に示すように、空洞部25内にSi層5裏面とSi基板1表面を露出させる。
次に、Si基板1を酸素(O2)等の酸化雰囲気中に配置し、空洞部25内に露出しているSi基板1表面及びSi層5裏面をそれぞれ熱酸化する。これにより、図8(a)〜(c)に示すように、空洞部内にSiO2膜(即ち、BOX層)30を形成する。
BOX層30を形成した後は、例えば、Si基板1の上方全面にSiO2膜(図示せず)を厚く形成して溝H等を埋め込む。このSiO2膜の形成は例えばCVD法で行う。次に、このSiO2膜を例えばCMPにより平坦化する。この平坦化の工程では、SiN膜からなる支持体21をCMP処理のストッパーとして機能させることもできる。次に、Si層5上を覆っている支持体21を例えば熱リン酸溶液等でウェットエッチングする。
BOX層30を形成した後は、例えば、Si基板1の上方全面にSiO2膜(図示せず)を厚く形成して溝H等を埋め込む。このSiO2膜の形成は例えばCVD法で行う。次に、このSiO2膜を例えばCMPにより平坦化する。この平坦化の工程では、SiN膜からなる支持体21をCMP処理のストッパーとして機能させることもできる。次に、Si層5上を覆っている支持体21を例えば熱リン酸溶液等でウェットエッチングする。
これにより、Si層(即ち、SOI層)5上から支持体21が完全に取り除かれて、素子領域のSi基板1上に、BOX層30及びSOI層5からなるSOI構造が完成する。素子領域以外のSi基板1上にはSiO2膜や支持体21等が埋め込まれており、この部分が素子分離層として機能する。その後、周知のCMOSプロセスを用いて、SOI層5や、SOI構造が形成された領域以外の領域(即ち、バルク領域)のSi基板1にMOSトランジスタ等(図示せず)を形成する。
このように、本発明の実施の形態に係る半導体装置の製造方法によれば、SiGe層3をウェットエッチングして空洞部25を形成する際に、Si層5の溝Hに面する側面5aを支持体21で保護すると共に、空洞部25の真上に位置するSi層5の裏面をSiN膜9で保護することができる。従って、Si層5の上記側面5aや裏面にフッ硝酸溶液を触れさせないようにすることができ、Si層5における増速エッチを防ぐことができる。これにより、SOI構造のさらなる大面積化が可能となる。
また、この実施形態では、空洞部25内に面するSi基板1の表面と、支持体21下から露出しているSi基板1の表面とにそれぞれSiN膜7、11を形成しているので、SOI領域及びバルク領域の両方でSi基板1表面の増速エッチングを防ぐことができる。特に、バルク領域のSi基板1表面が増速エッチングされずに済むので、当該表面における段差等の形成を防止することができ、バルク領域に形成されるMOSトランジスタ(即ち、バルクトランジスタ)の歩留まり向上や、信頼性向上に寄与することができる。
この実施の形態では、Si基板1が本発明の「半導体基板」に対応し、SiGe層3が本発明の「第1半導体層」に対応し、Si層(SOI層)5が本発明の「第2半導体層」に対応している。また、Si/SiGe界面が本発明の「第1境界部分」に対応し、SiGe/基板界面が本発明の「第2境界部分」に対応している。さらに、SiN膜9が本発明の「第1保護層」に対応し、SiN膜7が本発明の「第2保護層」に対応している。また、溝hが本発明の「第1溝」に対応し、溝Hが本発明の「第2溝」に対応している。さらに、SiO2膜(BOX層)30が本発明の「埋め込み酸化膜」に対応している。
なお、この実施の形態では、下記A)〜D)の全てを行う場合について説明した。
A)Si層5の側面5aを支持体21で覆う
B)Si層5の裏面をSiN膜9で覆う
C)Si基板1の表面をSiN膜7で覆う
D)(バルク領域の)Si基板1の表面をSiN膜11で覆う
A)Si層5の側面5aを支持体21で覆う
B)Si層5の裏面をSiN膜9で覆う
C)Si基板1の表面をSiN膜7で覆う
D)(バルク領域の)Si基板1の表面をSiN膜11で覆う
しかしながら、本発明では必ずしも、上記A〜Dの全てを行う必要はない。もちろん、上記A〜Dの全てを行うことが最良の形態ではあるが、例えば、A及びBのみを行った場合でも、Si層5における増速エッチングを防ぐことが可能である。また、Aのみを行った場合は、Si層5の溝Hに面した側面5aにおける増速エッチングを防ぐことができ、Bのみを行った場合は、Si層5の裏面における増速エッチングを防ぐことができるので、それぞれの場合ごとに増速エッチの防止効果がある。
また、上記の実施形態では、Si/SiGe界面の全面に窒素をイオン注入してSiN膜9を形成する場合について説明したが、このイオン注入は必ずしも全面でなくても良い。本発明者による観察によれば、Si層5の裏面では、特に溝Hに近い部分ほどSiがエッチングされる傾向があるので、この部分のみをSiN膜9で覆うようにしても良い。即ち、図9(a)〜(c)に示すように、溝Hとなる領域に近い側の、Si層5の周縁部のみをフォトレジストRの下から露出させ、それ以外の部分をフォトレジストRで覆う。そして、この状態で窒素をイオン注入し、上記周縁部のSi/SiGe界面にのみにSiN膜9を形成する。このような方法によれば、Si層5裏面のうちの、特にエッチングされ易い部分をSiN膜9で覆って保護することができ、(図10に示したように、SiNは非常に高いフッ硝酸耐性を有するので)この部分における増速エッチを防ぐことができる。
さらに、上記の実施形態では、SiGe層3及びSi層5を成膜してから、Si/SiGe界面及びSiGe/基板界面にそれぞれ窒素を連続でイオン注入する場合について説明したが、これらのイオン注入は必ずしも連続で行う必要はない。例えば、SiGe層3を形成してからSiGe/基板界面に窒素をイオン注入し、次に、Si層5を成膜してからSi/SiGe界面に窒素をイオン注入しても良い。このような方法であっても、上記の両界面にそれぞれSiN膜7、9を形成することができる。
1 Si基板、3 SiGe層、5 Si層(SOI層)、5a (Si層5の溝Hに面する)側面、7、9、11 SiN膜、10 段差部、21 支持体、25 空洞部、30 SiO2膜(BOX層)、h (支持体保持用の)溝、H (SiGe除去用の)溝、R フォトレジスト
Claims (7)
- 半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、
前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、
前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、
前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、
前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、
前記空洞部内に埋め込み酸化膜を形成する工程と、を含み、
前記支持体を形成する工程では、当該支持体を前記第2半導体層の前記第2溝に面する側面を覆う形状に形成する、ことを特徴とする半導体装置の製造方法。 - 前記支持体を形成する前に、前記第2半導体層の前記第2溝側の周縁部をエッチングして段差部を形成する工程、をさらに含み、
前記支持体を形成する工程では、当該支持体を前記段差部を埋め込む形状に形成することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、
前記第1半導体層と前記第2半導体層との第1境界部分に所定の元素をイオン注入し、熱処理して第1保護層を形成する工程と、
前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、
前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、
前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、
前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、
前記空洞部内に埋め込み酸化膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記半導体基板と前記第1半導体層との第2境界部分に前記元素をイオン注入し、熱処理して第2保護層を形成する工程、をさらに含むことを特徴とする請求項3に記載の半導体装置の製造方法。
- 半導体基板上に第1半導体層及び第2半導体層を順次、積層する工程と、
前記第1半導体層と前記第2半導体層との第1境界部分に所定の元素をイオン注入し、熱処理して第1保護層を形成する工程と、
前記第1半導体層及び前記第2半導体層を貫く第1溝を前記半導体基板上に形成する工程と、
前記第2半導体層を支持する支持体を前記第1溝内から前記第2半導体層上にかけて形成する工程と、
前記第1溝とは異なる位置で、前記第1半導体層の側面を露出させる第2溝を前記半導体基板上に形成する工程と、
前記第2溝を介して前記第1半導体層を選択的にエッチングすることによって、前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、
前記空洞部内に埋め込み酸化膜を形成する工程と、を含み、
前記支持体を形成する工程では、当該支持体を前記第2半導体層の前記第2溝に面する側面を覆う形状に形成する、ことを特徴とする半導体装置の製造方法。 - 前記支持体はシリコン窒化膜からなることを特徴とする請求項1から請求項5の何れか一項に記載の半導体装置の製造方法。
- 前記元素は窒素であることを特徴とする請求項3から請求項6の何れか一項に記載の半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007081870A JP2008244106A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007081870A JP2008244106A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008244106A true JP2008244106A (ja) | 2008-10-09 |
Family
ID=39915087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007081870A Pending JP2008244106A (ja) | 2007-03-27 | 2007-03-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008244106A (ja) |
-
2007
- 2007-03-27 JP JP2007081870A patent/JP2008244106A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP2007027231A (ja) | 半導体装置の製造方法及び、半導体装置 | |
JP4610982B2 (ja) | 半導体装置の製造方法 | |
JP4363419B2 (ja) | 半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP4852275B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JP2008244106A (ja) | 半導体装置の製造方法 | |
JP2006156867A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP4595474B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP2006278632A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4696518B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009176856A (ja) | 半導体装置の製造方法 | |
JP4349421B2 (ja) | 半導体装置の製造方法 | |
JP2006253258A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007201006A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4792956B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP5098178B2 (ja) | 半導体装置の製造方法 | |
JP4649282B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007149804A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007103491A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006100322A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2007299977A (ja) | 半導体装置の製造方法 | |
JP2005333060A (ja) | 半導体装置および半導体装置の製造方法 |