JP2006253258A - 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 - Google Patents
半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006253258A JP2006253258A JP2005064993A JP2005064993A JP2006253258A JP 2006253258 A JP2006253258 A JP 2006253258A JP 2005064993 A JP2005064993 A JP 2005064993A JP 2005064993 A JP2005064993 A JP 2005064993A JP 2006253258 A JP2006253258 A JP 2006253258A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- semiconductor
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 半導体層からのパーティクルの発生を抑制しつつ、半導体層を絶縁体上に安価に形成する。
【解決手段】 第2半導体層3の側壁を露出させる溝8aを形成した後、N2ガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁に保護膜30を形成し、溝8aを掘り下げながら第1半導体層2をエッチングすることにより、第1半導体層2の一部を露出させる溝8bを形成し、溝8a、8bを介してエッチング液を第1半導体層2に接触させることにより、第1半導体層2をエッチング除去し、半導体基板1と第2半導体層3との間に空洞部9を形成する。
【選択図】 図7
【解決手段】 第2半導体層3の側壁を露出させる溝8aを形成した後、N2ガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁に保護膜30を形成し、溝8aを掘り下げながら第1半導体層2をエッチングすることにより、第1半導体層2の一部を露出させる溝8bを形成し、溝8a、8bを介してエッチング液を第1半導体層2に接触させることにより、第1半導体層2をエッチング除去し、半導体基板1と第2半導体層3との間に空洞部9を形成する。
【選択図】 図7
Description
本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、SOI(Silicon On Insulator)基板上に形成された電界効果型トランジスタに適用して好適なものである。
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、SOI基板としては、例えば、特許文献1、2に開示されているように、SIMOX(Separation by Implanted Oxgen)基板や貼り合わせ基板などが用いられている。
また、非特許文献1には、バルク基板上にSOI層を形成することで、SOIトランジスタを低コストで形成できる方法が開示されている。この非特許文献1に開示された方法では、Si基板上にSi/SiGe層を成膜し、SiとSiGeとの選択比の違いを利用してSiGe層のみを選択的に除去することにより、Si基板とSi層との間に空洞部を形成する。そして、空洞部内に露出したSiの熱酸化を行うことにより、Si基板とSi層との間にSiO2層を埋め込み、Si基板とSi層との間にBOX層を形成する。
特開2002−299591号公報
特開2000−124092号公報
T.Sakai et al.,Second International GiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
しかしながら、SIMOX基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、2枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、SOIトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
また、イオン注入や研磨では、SOI層の膜厚のばらつきが大きく、完全空乏型SOIトランジスタを作製するためにSOI層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
一方、非特許文献1に開示された方法では、SiGe層を除去する際にフッ硝酸などの薬液が用いられるため、Si層も僅かながらエッチングされ、フッ硝酸によってSi層が侵食される。このため、SiGe層を除去する際にSi層の側壁に微細な凹凸が発生し、パーティクルの発生源となるため、製造不良が増加するという問題があった。
一方、非特許文献1に開示された方法では、SiGe層を除去する際にフッ硝酸などの薬液が用いられるため、Si層も僅かながらエッチングされ、フッ硝酸によってSi層が侵食される。このため、SiGe層を除去する際にSi層の側壁に微細な凹凸が発生し、パーティクルの発生源となるため、製造不良が増加するという問題があった。
そこで、本発明の目的は、半導体層からのパーティクルの発生を抑制しつつ、半導体層を絶縁体上に安価に形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、絶縁層上に配置され、エピタキシャル成長にて成膜された半導体層と、前記半導体層の側壁に形成された保護膜とを備えることを特徴とする。
これにより、半導体層下に絶縁層を形成するために、組成の異なる半導体層間の選択比の違いを利用して下層の半導体層を除去した場合においても、上層の半導体層の側壁が侵食されることを防止することが可能となる。このため、下層の半導体層を除去する際に上層の半導体層の側壁に微細な凹凸が発生することを防止することができ、絶縁層上に配置される半導体層がパーティクルの発生源となることを防止することができる。この結果、SOI基板を用いることなく、半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタのコストダウンを図ることが可能となる。
これにより、半導体層下に絶縁層を形成するために、組成の異なる半導体層間の選択比の違いを利用して下層の半導体層を除去した場合においても、上層の半導体層の側壁が侵食されることを防止することが可能となる。このため、下層の半導体層を除去する際に上層の半導体層の側壁に微細な凹凸が発生することを防止することができ、絶縁層上に配置される半導体層がパーティクルの発生源となることを防止することができる。この結果、SOI基板を用いることなく、半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタのコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体基板によれば、前記保護膜は、前記半導体層の側壁を窒化した窒化膜または前記半導体層の側壁を酸窒化した酸窒化膜であることを特徴とする。
これにより、製造工程の煩雑化を抑制しつつ、上層の半導体層の側壁をエッチング液から保護することが可能となり、上層の半導体層が侵食されることを防止することができる。
これにより、製造工程の煩雑化を抑制しつつ、上層の半導体層の側壁をエッチング液から保護することが可能となり、上層の半導体層が侵食されることを防止することができる。
また、本発明の一態様に係る半導体装置によれば、絶縁層上に配置され、エピタキシャル成長にて成膜された半導体層と、前記半導体層の側壁に形成された保護膜と、前記半導体層上に形成されたゲート電極と、前記半導体層に形成され、前記ゲート電極の一方の側に配置されたソース層と、前記半導体層に形成され、前記ゲート電極の他方の側に配置されたドレイン層とを備えることを特徴とする。
これにより、絶縁層上に配置される半導体層が薬液に浸漬された場合においても、半導体層の側壁が侵食されることを防止することが可能となり、半導体層がパーティクルの発生源となることを防止することができる。この結果、SOI基板を用いることなく、半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタのコストダウンを図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記保護膜は、前記半導体層の側壁を窒化した窒化膜または前記半導体層の側壁を酸窒化した酸窒化膜であることを特徴とする。
これにより、製造工程の煩雑化を抑制しつつ、上層の半導体層の側壁をエッチング液から保護することが可能となり、上層の半導体層が侵食されることを防止することができる。
これにより、製造工程の煩雑化を抑制しつつ、上層の半導体層の側壁をエッチング液から保護することが可能となり、上層の半導体層が侵食されることを防止することができる。
また、本発明の一態様に係る半導体基板の製造方法によれば、第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、前記第2半導体層の側壁の窒化処理または酸窒化処理を行うことにより、前記第2半導体層の側壁に窒化膜または酸窒化膜を形成する工程と、前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程とを備えることを特徴とする。
これにより、第1半導体層上に第2半導体層が積層された場合においても、開口部を介してエッチングガスまたはエッチング液を第1半導体層に接触させることが可能となり、第2半導体層を残したまま、第1および第2半導体層間の選択比の違いを利用して第1半導体層を除去することが可能となるとともに、第2半導体層下の空洞部内に埋め込まれた埋め込み絶縁層を形成することができる。また、第2半導体層の側壁に窒化膜または酸窒化膜を設けることで、第2半導体層下の第1半導体層を除去した場合においても、第2半導体層の側壁が侵食されることを防止することが可能となる。さらに、第2半導体層を半導体基板上に支持する支持体を形成することにより、第2半導体層下に空洞部が形成された場合においても、第2半導体層が半導体基板上に脱落することを防止することが可能となる。
このため、第2半導体層の欠陥の発生を低減させつつ、第2半導体層を埋め込み絶縁層上に配置することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、第2半導体層がパーティクルの発生源となることを防止することができる。この結果、SOI基板を用いることなく、第2半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタの低価格化を実現することが可能となる。
また、本発明の一態様に係る半導体基板の製造方法によれば、第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、前記第1開口部内に成膜された保護膜を形成する工程と、前記保護膜の異方性エッチングを行うことにより、前記第1開口部の側面に保護膜を残したまま、前記第1開口部の底面に付着した保護膜を除去する工程と、前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程とを備えることを特徴とする。
これにより、第2半導体層の側壁にのみ保護膜を形成することが可能となり、第2半導体層下の第1半導体層を除去した場合においても、第2半導体層の側壁が侵食されることを防止することが可能となるとともに、第2半導体層の品質を損なうことなく、第2半導体層を埋め込み絶縁層上に配置することが可能となる。この結果、SOI基板を用いることなく、第2半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタの低価格化を実現することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、前記第2半導体層の側壁を窒化処理または酸窒化処理を行うことにより、前記第2半導体層の側壁に窒化膜または酸窒化膜を形成する工程と、前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、前記第2半導体層上にゲート電極を形成する工程と、前記ゲート電極の一方の側に配置されたソース層および前記ゲート電極の他方の側に配置されたドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。
これにより、第2半導体層の側壁の窒化処理または酸窒化処理を行うことで、第2半導体層下の第1半導体層を除去した場合においても、第2半導体層がパーティクルの発生源となることを防止することができる。このため、SOI基板を用いることなく、第2半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタの低価格化を実現することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、前記第1開口部内に成膜された保護膜を形成する工程と、前記保護膜の異方性エッチングを行うことにより、前記第1開口部の側面に保護膜を残したまま、前記第1開口部の底面に付着した保護膜を除去する工程と、前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、前記第2半導体層上にゲート電極を形成する工程と、前記ゲート電極の一方の側に配置されたソース層および前記ゲート電極の他方の側に配置されたドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする。
これにより、第2半導体層の側壁にのみ保護膜を形成することができ、第2半導体層下の第1半導体層を除去した場合においても、第2半導体層がパーティクルの発生源となることを防止することができる。このため、SOI基板を用いることなく、第2半導体層上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタの低価格化を実現することが可能となる。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図1(a)〜図10(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図1(b)〜図10(b)は、図1(a)〜図10(a)のA1−A1´〜A10−A10´線でそれぞれ切断した断面図、図1(c)〜図10(c)は、図1(a)〜図10(a)のB1−B1´〜B10−B10´線でそれぞれ切断した断面図である。
図1(a)〜図10(a)は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図1(b)〜図10(b)は、図1(a)〜図10(a)のA1−A1´〜A10−A10´線でそれぞれ切断した断面図、図1(c)〜図10(c)は、図1(a)〜図10(a)のB1−B1´〜B10−B10´線でそれぞれ切断した断面図である。
図1において、半導体基板1上には第1半導体層2がエピタキシャル成長にて形成され、第1半導体層2上には第2半導体層3がエピタキシャル成長にて形成されている。なお、第1半導体層2は、半導体基板1および第2半導体層3よりもエッチングレートが大きな材質を用いることができ、半導体基板1、第1半導体層2および第2半導体層3の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。特に、半導体基板1がSiの場合、第1半導体層2としてSiGe、第2半導体層3としてSiを用いることが好ましい。これにより、第1半導体層2と第2半導体層3との間の格子整合をとることを可能としつつ、第1半導体層2と第2半導体層3との間の選択比を確保することができる。なお、第1半導体層2としては、単結晶半導体層の他、多結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。また、第1半導体層2の代わり、単結晶半導体層をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、第1半導体層2および第2半導体層3の膜厚は、例えば、10〜200nm程度とすることができる。
そして、第2半導体層3の熱酸化またはCVDなどの方法により第2半導体層3の表面に下地酸化膜4を形成する。この酸化膜は、次に行うドライエッチングの保護膜となる。
次に、図2に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下地酸化膜4、第2半導体層3および第1半導体層2をパターニングすることにより、半導体基板1の一部を露出させる溝6を形成する。なお、半導体基板1の一部を露出させる場合、半導体基板1の表面でエッチングを止めるようにしてもよいし、半導体基板1をオーバーエッチングして半導体基板1に凹部を形成するようにしてもよい。また、溝6の配置位置は、第2半導体層3の素子分離領域の一部に対応させることができる。
次に、図2に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下地酸化膜4、第2半導体層3および第1半導体層2をパターニングすることにより、半導体基板1の一部を露出させる溝6を形成する。なお、半導体基板1の一部を露出させる場合、半導体基板1の表面でエッチングを止めるようにしてもよいし、半導体基板1をオーバーエッチングして半導体基板1に凹部を形成するようにしてもよい。また、溝6の配置位置は、第2半導体層3の素子分離領域の一部に対応させることができる。
次に、図3に示すように、CVDなどの方法により基板全面に支持体5を成膜する。なお、支持体5は、溝6内における第1半導体層2および第2半導体層3の側壁にも成膜され、第2半導体層3を半導体基板1上で支持する。また、支持体5の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。あるいは、支持体5の材質として、多結晶シリコンや単結晶シリコンなどの半導体を用いるようにしてもよい。
次に、図4に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体5、下地酸化膜4および第2半導体層3をパターニングすることにより、第2半導体層3の側壁を露出させる溝8aを形成する。ここで、溝8aの配置位置は、第2半導体層3の素子分離領域の一部に対応させることができる。
次に、図5に示すように、N2ガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁を窒化し、第2半導体層3の側壁に保護膜30を形成する。なお、第2半導体層3の側壁に保護膜30を形成する場合、N2OまたはNOガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁を酸窒化するようにしてもよい。また、保護膜30としては、例えば、窒化膜または酸窒化膜の他、酸化膜を用いるようにしてもよい。
次に、図5に示すように、N2ガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁を窒化し、第2半導体層3の側壁に保護膜30を形成する。なお、第2半導体層3の側壁に保護膜30を形成する場合、N2OまたはNOガス雰囲気下にて第2半導体層3の側壁を熱処理することにより、第2半導体層3の側壁を酸窒化するようにしてもよい。また、保護膜30としては、例えば、窒化膜または酸窒化膜の他、酸化膜を用いるようにしてもよい。
次に、図6に示すように、フォトリソグラフィー技術およびエッチング技術を用いて溝8aを掘り下げながら第1半導体層2をエッチングすることにより、第1半導体層2の一部を露出させる溝8bを形成する。
なお、第1半導体層2の一部を露出させる場合、第1半導体層2の表面でエッチングを止めるようにしてもよいし、第1半導体層2をオーバーエッチングして第1半導体層2に凹部を形成するようにしてもよい。あるいは、溝8b内の第1半導体層2を貫通させて半導体基板1の表面を露出させるようにしてもよい。ここで、第1半導体層2のエッチングを途中で止めることにより、溝8b内の半導体基板1の表面が露出されることを防止することができる。このため、第1半導体層2をエッチング除去する際に、溝8b内の半導体基板1がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝8b内の半導体基板1のオーバーエッチングを抑制することができる。
なお、第1半導体層2の一部を露出させる場合、第1半導体層2の表面でエッチングを止めるようにしてもよいし、第1半導体層2をオーバーエッチングして第1半導体層2に凹部を形成するようにしてもよい。あるいは、溝8b内の第1半導体層2を貫通させて半導体基板1の表面を露出させるようにしてもよい。ここで、第1半導体層2のエッチングを途中で止めることにより、溝8b内の半導体基板1の表面が露出されることを防止することができる。このため、第1半導体層2をエッチング除去する際に、溝8b内の半導体基板1がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝8b内の半導体基板1のオーバーエッチングを抑制することができる。
次に、図7に示すように、溝8a、8bを介してエッチングガスまたはエッチング液を第1半導体層2に接触させることにより、第1半導体層2をエッチング除去し、半導体基板1と第2半導体層3との間に空洞部9を形成する。
ここで、第2半導体層3の側壁に保護膜30を設けることにより、第1半導体層2のエッチングを行った場合においても、第2半導体層3の側壁が侵食されることを防止することが可能となる。このため、溝8aを形成する時のドライエッチングによって第2半導体層3の側壁に損傷が発生した場合においても、第2半導体層3の側壁に微細な凹凸が発生することを防止することができ、第2半導体層3がパーティクルの発生源となることを防止することができる。
ここで、第2半導体層3の側壁に保護膜30を設けることにより、第1半導体層2のエッチングを行った場合においても、第2半導体層3の側壁が侵食されることを防止することが可能となる。このため、溝8aを形成する時のドライエッチングによって第2半導体層3の側壁に損傷が発生した場合においても、第2半導体層3の側壁に微細な凹凸が発生することを防止することができ、第2半導体層3がパーティクルの発生源となることを防止することができる。
また、溝6内に支持体5を設けることにより、第1半導体層2が除去された場合においても、第2半導体層3を半導体基板1上で支持することが可能となるとともに、溝6とは別に溝8を設けることにより、第1半導体層2上に第2半導体層3が積層された場合においても、第2半導体層3下の第1半導体層2にエッチングガスまたはエッチング液を接触させることが可能となる。
このため、第2半導体層3の欠陥の発生を低減させつつ、第2半導体層3を絶縁体上に配置することが可能となり、第2半導体層3の品質を損なうことなく、第2半導体層3と半導体基板1との間の絶縁を図ることが可能となる。
なお、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、第1半導体層2のエッチング液としてフッ硝酸(フッ酸、硝酸、水の混合液)を用いることが好ましい。これにより、SiとSiGeの選択比として1:100〜1000程度を得ることができ、半導体基板1および第2半導体層3のオーバーエッチングを抑制しつつ、第1半導体層2を除去することが可能となる。また、第1半導体層2のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
なお、半導体基板1および第2半導体層3がSi、第1半導体層2がSiGeの場合、第1半導体層2のエッチング液としてフッ硝酸(フッ酸、硝酸、水の混合液)を用いることが好ましい。これにより、SiとSiGeの選択比として1:100〜1000程度を得ることができ、半導体基板1および第2半導体層3のオーバーエッチングを抑制しつつ、第1半導体層2を除去することが可能となる。また、第1半導体層2のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
また、第1半導体層2をエッチング除去する前に、陽極酸化などの方法により第1半導体層2を多孔質化するようにしてもよいし、第1半導体層2にイオン注入を行うことにより、第1半導体層2をアモルファス化するようにしてもよい。これにより、第1半導体層2のエッチングレートを増大させることが可能となり、第1半導体層2のエッチング面積を拡大することができる。
次に、図8に示すように、半導体基板1および第2半導体層3の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部9に埋め込み絶縁層10を形成する。
これにより、エピタキシャル成長時の第2半導体層3の膜厚および第2半導体層3の熱酸化時の埋め込み絶縁層10の膜厚により、素子分離後の第2半導体層3の膜厚を規定することができる。このため、第2半導体層3の膜厚を精度よく制御することができ、第2半導体層3の膜厚のバラツキを低減させることを可能としつつ、第2半導体層3を薄膜化することができる。
これにより、エピタキシャル成長時の第2半導体層3の膜厚および第2半導体層3の熱酸化時の埋め込み絶縁層10の膜厚により、素子分離後の第2半導体層3の膜厚を規定することができる。このため、第2半導体層3の膜厚を精度よく制御することができ、第2半導体層3の膜厚のバラツキを低減させることを可能としつつ、第2半導体層3を薄膜化することができる。
なお、空洞部9に埋め込み絶縁層10を形成した後、1000℃以上の高温アニールを行うようにしてもよい。これにより、埋め込み絶縁層10をリフローさせることが可能となり、埋め込み絶縁層10のストレスを緩和させることが可能となるとともに、第2半導体層3との境界における界面準位を減らすことができる。また、埋め込み絶縁層10は空洞部9を全て埋めるように形成しても良いし、空洞部9が一部残るように形成しても良い。
また、図8の方法では、半導体基板1および第2半導体層3の熱酸化を行うことにより、半導体基板1と第2半導体層3との間の空洞部9に埋め込み絶縁層10を形成する方法について説明したが、CVD法にて半導体基板1と第2半導体層3との間の空洞部9に絶縁膜を成膜させることにより、半導体基板1と第2半導体層3との間の空洞部9を埋め込み絶縁層10で埋め込むようにしてもよい。これにより、第2半導体層3の膜減りを防止しつつ、半導体基板1と第2半導体層3との間の空洞部9を酸化膜以外の材料で埋め込むことが可能となる。このため、第2半導体層3の裏面側に配置される埋め込み絶縁層10の厚膜化を図ることが可能となるとともに、誘電率を低下させることが可能となり、第2半導体層3の裏面側の寄生容量を低減させることができる。
なお、埋め込み絶縁層10の材質としては、例えば、シリコン酸化膜の他、FSG(フッ化シリケートグラス)膜やシリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層10として、SOG(Spin On Glass)膜の他、PSG膜、BPSG膜、PAE(poly aryleneether)系膜、HSQ(hydrogen silsesquioxane)系膜、MSQ(methyl silsesquioxane)系膜、PCB系膜、CF系膜、SiOC系膜、SiOF系膜などの有機lowk膜、或いはこれらのポーラス膜を用いるようにしてもよい。
次に、図9に示すように、CVDなどの方法により溝6、8a、8b内に埋め込み絶縁層13を埋め込んだ後、下地酸化膜4および下地酸化膜4上の支持体5を除去する。これにより、溝6、8a、8b内に埋め込み絶縁層13を一括して埋め込むことが可能となり、工程増を抑制しつつ、素子分離を安定して行うことができる。なお、下地酸化膜4および下地酸化膜4上の支持体5を除去してから、溝6、8a、8b内に埋め込み絶縁層13を埋め込むようにしてもよい。また、必要に応じて、CMP(化学的機械的研磨)などの方法により、埋め込み絶縁層13を平坦化するようにしてもよい。
次に、図10に示すように、第2半導体層3の表面の熱酸化を行うことにより、第2半導体層3の表面にゲート絶縁膜21を形成する。そして、CVDなどの方法により、ゲート絶縁膜21が形成された第2半導体層3上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第2半導体層3上にゲート電極22を形成する。
次に、ゲート電極22をマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、ゲート電極22の両側にそれぞれ配置された低濃度不純物導入層からなるLDD層23a、23bを第2半導体層3に形成する。そして、CVDなどの方法により、LDD層23a、23bが形成された第2半導体層3上に絶縁層を形成し、RIEなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極22の側壁にサイドウォール24a、24bをそれぞれ形成する。そして、ゲート電極22およびサイドウォール24a、24bをマスクとして、As、P、Bなどの不純物を第2半導体層3内にイオン注入することにより、サイドウォール24a、24bの側方にそれぞれ配置された高濃度不純物導入層からなるソース/ドレイン層25a、25bを第2半導体層3に形成する。
これにより、第2半導体層3下に埋め込み絶縁層10を形成するために、第1半導体層2と第2半導体層3との間の選択比の違いを利用して第1半導体層2を除去した場合においても、第2半導体層3の側壁が侵食されることを防止することが可能となる。このため、第1半導体層2を除去する際に第2半導体層3の側壁に微細な凹凸が発生することを防止することができ、埋め込み絶縁層10上に配置される第2半導体層3がパーティクルの発生源となることを防止することができる。この結果、SOI基板を用いることなく、第2半導体層3上にSOIトランジスタを形成することが可能となるとともに、製造不良を低減することができ、SOIトランジスタのコストダウンを図ることが可能となる。
なお、上述した実施形態では、埋め込み絶縁層10を介して半導体基板1上に第2半導体層3を1層分だけ積層する方法について説明したが、絶縁層をそれぞれ介して複数の半導体層を半導体基板1上に積層するようにしてもよい。
また、上述した実施形態では、第2半導体層3上に下地酸化膜4を形成する方法について説明したが、第2半導体層3の表面にエッチングダメージが入る恐れのない場合、第2半導体層3上に下地酸化膜4を形成することなく、支持体5を形成するようにしてもよい。
また、上述した実施形態では、第2半導体層3上に下地酸化膜4を形成する方法について説明したが、第2半導体層3の表面にエッチングダメージが入る恐れのない場合、第2半導体層3上に下地酸化膜4を形成することなく、支持体5を形成するようにしてもよい。
また、上述した実施形態では、第2半導体層3の側壁の窒化処理を行うことにより、第2半導体層3の側壁に保護膜30を形成する方法について説明したが、CVD法および異方性エッチングを組み合わせることで、保護膜30を形成するようにしてもよい。例えば、CVD法にて開口部8a内に絶縁膜を成膜した後、異方性エッチングにて開口部8aの側面に絶縁膜を残したまま、開口部8aの底面に付着した保護膜を除去することにより、第2半導体層3の側壁に保護膜30を形成するようにしてもよい。
1 半導体基板、2 第1半導体層、3 第2半導体層、4 下地酸化膜、5 支持体、6、8a、8b 溝、7 支持体、9 空洞部、10、12 埋め込み絶縁層、21 ゲート絶縁膜、22 ゲート電極、23a、23b LDD層、24a、24b サイドウォールスペーサ、25a、25b ソース/ドレイン層、30 保護膜
Claims (8)
- 絶縁層上に配置され、エピタキシャル成長にて成膜された半導体層と、
前記半導体層の側壁に形成された保護膜とを備えることを特徴とする半導体基板。 - 前記保護膜は、前記半導体層の側壁を窒化した窒化膜または前記半導体層の側壁を酸窒化した酸窒化膜であることを特徴とする請求項1記載の半導体基板。
- 絶縁層上に配置され、エピタキシャル成長にて成膜された半導体層と、
前記半導体層の側壁に形成された保護膜と、
前記半導体層上に形成されたゲート電極と、
前記半導体層に形成され、前記ゲート電極の一方の側に配置されたソース層と、
前記半導体層に形成され、前記ゲート電極の他方の側に配置されたドレイン層とを備えることを特徴とする半導体装置。 - 前記保護膜は、前記半導体層の側壁を窒化した窒化膜または前記半導体層の側壁を酸窒化した酸窒化膜であることを特徴とする請求項3記載の半導体装置。
- 第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、
前記第2半導体層の側壁の窒化処理または酸窒化処理を行うことにより、前記第2半導体層の側壁に窒化膜または酸窒化膜を形成する工程と、
前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、
前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程とを備えることを特徴とする半導体基板の製造方法。 - 第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、
前記第1開口部内に成膜された保護膜を形成する工程と、
前記保護膜の異方性エッチングを行うことにより、前記第1開口部の側面に保護膜を残したまま、前記第1開口部の底面に付着した保護膜を除去する工程と、
前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、
前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程とを備えることを特徴とする半導体基板の製造方法。 - 第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、
前記第2半導体層の側壁を窒化処理または酸窒化処理を行うことにより、前記第2半導体層の側壁に窒化膜または酸窒化膜を形成する工程と、
前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、
前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記第2半導体層上にゲート電極を形成する工程と、
前記ゲート電極の一方の側に配置されたソース層および前記ゲート電極の他方の側に配置されたドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 第1半導体層を半導体基板上にエピタキシャル成長にて成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな第2半導体層をエピタキシャル成長にて前記第1半導体層上に成膜する工程と、
前記第1半導体層よりもエッチングレートが小さな材料で構成され、前記第2半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記第2半導体層の側壁を露出させる第1開口部を形成する工程と、
前記第1開口部内に成膜された保護膜を形成する工程と、
前記保護膜の異方性エッチングを行うことにより、前記第1開口部の側面に保護膜を残したまま、前記第1開口部の底面に付着した保護膜を除去する工程と、
前記第1開口部を介して前記第1半導体層を露出させる第2開口部を形成する工程と、
前記第1および第2開口部を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記半導体基板と前記第2半導体層との間に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記第2半導体層上にゲート電極を形成する工程と、
前記ゲート電極の一方の側に配置されたソース層および前記ゲート電極の他方の側に配置されたドレイン層を前記第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064993A JP2006253258A (ja) | 2005-03-09 | 2005-03-09 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064993A JP2006253258A (ja) | 2005-03-09 | 2005-03-09 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253258A true JP2006253258A (ja) | 2006-09-21 |
Family
ID=37093442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064993A Withdrawn JP2006253258A (ja) | 2005-03-09 | 2005-03-09 | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251366A (ja) * | 2009-04-10 | 2010-11-04 | Hitachi Ltd | 半導体装置 |
-
2005
- 2005-03-09 JP JP2005064993A patent/JP2006253258A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010251366A (ja) * | 2009-04-10 | 2010-11-04 | Hitachi Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4029885B2 (ja) | 半導体装置の製造方法 | |
JP4670524B2 (ja) | 半導体装置の製造方法 | |
JP2006253181A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4029884B2 (ja) | 半導体装置の製造方法 | |
JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4367357B2 (ja) | 半導体装置の製造方法 | |
JP2007227601A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006253182A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4696640B2 (ja) | 半導体装置の製造方法 | |
JP2006253258A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2006210552A (ja) | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4894245B2 (ja) | 半導体装置の製造方法 | |
JP2006156867A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP5098178B2 (ja) | 半導体装置の製造方法 | |
JP2006344769A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007042915A (ja) | 半導体装置の製造方法 | |
JP2007035675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006278632A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4806939B2 (ja) | 半導体装置の製造方法 | |
JP2007123689A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007042877A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007194315A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4682649B2 (ja) | 半導体装置の製造方法 | |
JP2007207825A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |