JP4349421B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4349421B2 JP4349421B2 JP2007049339A JP2007049339A JP4349421B2 JP 4349421 B2 JP4349421 B2 JP 4349421B2 JP 2007049339 A JP2007049339 A JP 2007049339A JP 2007049339 A JP2007049339 A JP 2007049339A JP 4349421 B2 JP4349421 B2 JP 4349421B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- region
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 188
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims description 145
- 238000000034 method Methods 0.000 claims description 95
- 238000005530 etching Methods 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000003963 antioxidant agent Substances 0.000 claims description 5
- 230000003078 antioxidant effect Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000003064 anti-oxidating effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 43
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 25
- 239000013078 crystal Substances 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
図10(a)では、LOCOS法によって素子分離層107を形成した後、SBSI法によってSOI構造を形成する領域(以下、「SBSI領域」ともいう。)のSiO2膜103のみをウェットエッチングで除去し、そのSi基板101表面を露出させる。
次に、図10(b)に示すように、Si基板上の全面にSiGe層111及びSi層113をエピタキシャル成長法で順次成長させる(以下、SiGe層111とSi層113とを合わせて、エピ膜ともいう。)。このとき、SBSI領域のSi基板101上には単結晶構造のエピ膜115aが形成され、バルク領域のSiO2膜103上及び素子分離層107上には多結晶構造(即ち、ポリ状)のエピ膜115bが形成される。
そこで、本発明は、本発明者による知見(即ち、課題の発見)に基づいてなされたものであって、バルク素子における不良発生を低減できるようにした半導体装置の製造方法、を提供することを目的の一つとする。
ここで、「バルク領域」とは、その下地が半導体基板のみからなる領域、又は、半導体基板とその上に形成された半導体層のみからなる領域のことである。バルク領域の他に、本発明では、埋め込み絶縁膜上に半導体層が積層された構造をSOI構造といい、当該SOI構造が形成される領域のことを「SOI領域」ともいう。
このような方法によれば、第2半導体層上からシリコン酸化膜を除去する際に、バルク領域の半導体基板表面をSiN膜で保護することができ、穴の底面で半導体基板表面が露出してしまうことを防ぐことができる。
このような方法によれば、LOCOS法を利用してバルク領域の半導体基板表面を保護することができ、工程数の増加を抑制することができる。
このような方法によれば、バルク領域の半導体基板上に単結晶構造のエピ膜が形成されるので、微小な穴は形成されない。従って、バルク素子での不良発生を低減することができる。
(1)第1実施形態
図1〜図6は本発明の第1実施形態に係る半導体装置の製造方法を示す図である。詳しく説明すると、図1(a)、図3(a)〜図5(a)は第1実施形態に係る半導体装置の製造方法を示す平面図であり、図1(b)、図3(b)〜図5(b)は、図1(a)、図3(a)〜図5(a)をX1−X´1線、X3−X´3線〜X5−X´5線でそれぞれ切断したときの断面図である。また、図2(a)〜(c)は、X1−X´1断面における図1(c)以降の製造方法を示す断面図であり、図6(a)〜(d)はX5−X´5断面における図5(c)以降の製造方法を示す断面図である。
次に、例えば、熱リン酸溶液を用いたウェットエッチングによって、SBSI領域及びバルク領域上からSiN膜5を除去する。そして、図2(a)に示すように、CVD法によって、Si基板1の上方全面にアモルファス構造又は多結晶構造のSi層9を形成する。Si層9の厚さは、例えば100nm程度である。
このように、本発明の第1実施形態によれば、バルク領域においてポリ状のエピ膜15bに微小な穴h1が形成された場合でも、その穴h1の直下に位置するSi基板1の表面をSi層9で保護することができる。従って、SOI層13上から絶縁層33や支持体22を除去する際に、穴h1の底面でSi基板1の表面が露出してしまうことを防ぐことができる。
また、エピタキシャル成長法は表面反応であり、エピ膜の膜質は下地膜の状態に強く影響される。この第1実施形態では、エピ膜15bの下地がアモルファス構造、又は多結晶構造のSi層9であるため、下地が絶縁膜の場合と比べて、微小な穴h1が形成されにくい。
なお、上記の第1実施形態では、本発明の「保護膜」として、アモルファス構造又は多結晶構造のSi層9を使用する場合について説明したが、本発明の保護膜はこれに限られることはない。例えば、本発明の保護膜はSiN膜でも良い。
上記の第1実施形態では、LOCOS法で形成した酸化防止用のSiN膜5を除去した後で、バルク領域のSi基板1上に保護膜としてポリ状のSi層9又はSiN膜8を形成する場合について説明した。しかしながら、本発明では、酸化防止用のSiN膜5の一部を保護膜に転用することも可能である。第2実施形態では、この点について説明する。
図8(a)は、LOCOS法によって素子分離層7を形成した後の状態を示している。図8(a)に示すように素子分離層7を形成した後、図8(b)に示すように、フォトリソグラフィー技術によって、SBSI領域の上方を開口し、バルク領域の上方を覆うレジストパターンR3をSi基板1上に形成する。そして、このレジストパターンR3をマスクにSiN膜5とSiO2膜3とをドライエッチングして除去する。これにより、SBSI領域のSi基板1表面が露出すると共に、バルク領域では酸化防止用のSiN膜5がそのまま保護膜として残ることとなる。なお、SiO2膜3の除去はドライエッチングに限られることはなく、例えばBHFを用いたウェットエッチングで行っても良い。SBSI領域からSiN膜5及びSiO2膜3を除去した後で、レジストパターンR3を例えばアッシングして除去する。
このとき、ポリ状のエピ膜には、図8(c)に示すように、その成膜過程で微小な穴h1が形成される可能性が高いが、下地には保護膜としてSiN膜5が残されている。従って、後の工程でBHF等を用いてウェットエッチングを行う際に、バルク領域でSi基板1表面が露出してしまうことを防ぐことできる。
この第2実施形態では、SiN膜5が本発明の「酸化防止膜」及び「保護膜」の両方に対応している。その他の対応関係は第1実施形態と同じである。
上記の第1、第2実施形態では、バルク領域を保護膜で覆うことによって、その下方への穴の形成を防止することについて説明した。しかしながら、本発明では保護膜を形成しなくても、バルク領域の基板表面に穴が形成されないようにすることが可能である。第3実施形態では、この点について説明する。
図9(a)に示すように、この第3実施形態では、素子分離層7を形成した後で、酸化防止用のSiN膜5及びSiO2膜3(共に、図1(a)参照。)をエッチングして除去する。これにより、SBSI領域のSi基板1表面と、バルク領域のSi基板1表面とをそれぞれ完全に露出させる。
エピ膜15a及び15bを形成してから、絶縁層及び支持体22を平坦化する工程までは、第1実施形態と同じである。
なお、図9(a)〜(c)に示した方法では、SOI層13表面と、バルク領域のSi基板1表面との高さ方向の位置がずれてしまう。そこで、これら表面の高さがSOI構造の完成後に同一の高さとなるように、SBSI領域のSi基板を予めエッチングしておいても良い。このエッチングは、エピ膜15a及び15bを形成する前に行う。このような方法によれば、SOI層13表面と、バルク領域のSi基板1表面とを同一の高さに揃えることができるので、半導体装置の平坦化に寄与することができる。
Claims (7)
- SOI領域とバルク領域とを同一の半導体基板に有する半導体装置の製造方法であって、
バルク領域の前記半導体基板上に保護膜を形成すると共に、SOI領域の前記半導体基板表面を前記保護膜下から露出させる工程と、
バルク領域に前記保護膜を形成した後で、SOI領域及びバルク領域の前記半導体基板上に第1半導体層と第2半導体層とを順次、エピタキシャル成長法で形成する工程と、
前記第2半導体層と前記第1半導体層とを部分的にエッチングして、SOI領域の前記第1半導体層の側面を露出させる第1溝を形成する工程と、
前記第2半導体層と前記第1半導体層とを部分的にエッチングして、前記第2半導体層と前記第1半導体層とを貫く第2溝を形成する工程と、
前記第2半導体層を支持する支持体を少なくとも前記第2溝内に形成する工程と、
前記支持体を形成した後で、前記第2半導体層よりも前記第1半導体層の方がエッチングされ易いエッチング条件で、前記第1溝を介して前記第1半導体層をエッチングすることによって、SOI領域の前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、
前記空洞部内に埋め込み絶縁膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記埋め込み絶縁膜を形成した後で、前記第1溝を埋め込むように前記半導体基板上の全面に絶縁層を堆積させる工程と、
前記絶縁層に平坦化処理を施して、SOI領域の前記第2半導体層上から前記絶縁層を除去する工程と、をさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記保護膜はアモルファス構造又は多結晶構造の第3半導体層からなり、
前記保護膜を形成する工程は、
前記半導体基板上に絶縁膜を介して前記第3半導体層をCVD法で形成する工程と、
前記第3半導体層と前記絶縁膜とを部分的にエッチングして、バルク領域の前記半導体基板上に前記第3半導体層を残すと共に、SOI領域の前記半導体基板表面を露出させる工程と、を含むことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - 前記絶縁層はシリコン酸化膜であり、前記保護膜はシリコン窒化膜であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記保護膜を形成する前に、SOI領域とバルク領域との間の前記半導体基板に素子分離層をLOCOS法で形成する工程、をさらに含み、
前記保護膜を形成する工程では、
前記素子分離層の形成するためにSOI領域及びバルク領域の前記半導体基板上に形成された酸化防止膜を部分的にエッチングして、バルク領域の前記半導体基板上に前記酸化防止膜を前記保護膜として残すと共に、SOI領域の前記半導体基板上から前記酸化防止膜を除去してその表面を露出させる、ことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - SOI領域とバルク領域とを同一の半導体基板に有する半導体装置の製造方法であって、
SOI領域及びバルク領域の前記半導体基板表面を露出させる工程と、
SOI領域及びバルク領域の前記半導体基板上に第1半導体層と第2半導体層とを順次、エピタキシャル成長法で形成する工程と、
前記第2半導体層と前記第1半導体層とを部分的にエッチングして、SOI領域の前記 第1半導体層の側面を露出させる第1溝を形成する工程と、
前記第2半導体層と前記第1半導体層とを部分的にエッチングして、前記第2半導体層と前記第1半導体層とを貫く第2溝を形成する工程と、
前記第2半導体層を支持する支持体を少なくとも前記第2溝内に形成する工程と、
前記支持体を形成した後で、前記第2半導体層よりも前記第1半導体層の方がエッチングされ易いエッチング条件で、前記第1溝を介して前記第1半導体層をエッチングすることによって、SOI領域の前記半導体基板と前記第2半導体層との間に空洞部を形成する工程と、
前記空洞部内に埋め込み絶縁膜を形成する工程と、
バルク領域の第2半導体層と前記第1半導体層とを順次、エッチングして除去し、バルク領域の前記半導体基板表面を露出させる工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記バルク領域の前記半導体基板の表面と、SOI領域の前記第2半導体層の表面とが断面視で同一の高さとなるように、前記第1半導体層を形成する前に予め、SOI領域の前記半導体基板表面をエッチングしておく工程、をさらに含むことを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049339A JP4349421B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
US12/033,036 US20080206953A1 (en) | 2007-02-28 | 2008-02-19 | Method for manufacturing semiconductor device |
KR1020080017791A KR20080080033A (ko) | 2007-02-28 | 2008-02-27 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007049339A JP4349421B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218447A JP2008218447A (ja) | 2008-09-18 |
JP4349421B2 true JP4349421B2 (ja) | 2009-10-21 |
Family
ID=39716372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007049339A Expired - Fee Related JP4349421B2 (ja) | 2007-02-28 | 2007-02-28 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080206953A1 (ja) |
JP (1) | JP4349421B2 (ja) |
KR (1) | KR20080080033A (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4029885B2 (ja) * | 2005-03-29 | 2008-01-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2007158295A (ja) * | 2005-11-10 | 2007-06-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
-
2007
- 2007-02-28 JP JP2007049339A patent/JP4349421B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-19 US US12/033,036 patent/US20080206953A1/en not_active Abandoned
- 2008-02-27 KR KR1020080017791A patent/KR20080080033A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20080080033A (ko) | 2008-09-02 |
JP2008218447A (ja) | 2008-09-18 |
US20080206953A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322453B2 (ja) | 半導体装置およびその製造方法 | |
JP4466668B2 (ja) | 半導体装置の製造方法 | |
US5989977A (en) | Shallow trench isolation process | |
KR100481868B1 (ko) | 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법 | |
US7525156B2 (en) | Shallow trench isolation fill by liquid phase deposition of SiO2 | |
JP4592340B2 (ja) | 半導体装置の製造方法 | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
JP2008186827A (ja) | 半導体装置の製造方法 | |
US20020053715A1 (en) | Trench isolation structure having a curvilinear interface at upper corners of the trench isolation region, and method of manufacturing the same | |
JP3130511B2 (ja) | 半導体パワー集積回路の素子隔離構造及びその形成方法 | |
US6872632B2 (en) | Method of fabricating semiconductor device | |
JP4363419B2 (ja) | 半導体装置の製造方法 | |
JP3719854B2 (ja) | 半導体装置の製造方法 | |
JP4349421B2 (ja) | 半導体装置の製造方法 | |
JP4360413B2 (ja) | 半導体装置の製造方法 | |
KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
JP2004040007A (ja) | 半導体装置の製造方法 | |
JPH10289946A (ja) | 半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
JP4416527B2 (ja) | 半導体装置の製造方法 | |
KR20040059445A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
KR100703841B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
JP2009176856A (ja) | 半導体装置の製造方法 | |
JP4792956B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP5520435B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |