KR100708723B1 - 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치 - Google Patents

유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치 Download PDF

Info

Publication number
KR100708723B1
KR100708723B1 KR1020050100277A KR20050100277A KR100708723B1 KR 100708723 B1 KR100708723 B1 KR 100708723B1 KR 1020050100277 A KR1020050100277 A KR 1020050100277A KR 20050100277 A KR20050100277 A KR 20050100277A KR 100708723 B1 KR100708723 B1 KR 100708723B1
Authority
KR
South Korea
Prior art keywords
organic
thin film
film transistor
organic thin
organic semiconductor
Prior art date
Application number
KR1020050100277A
Other languages
English (en)
Inventor
정종한
이헌정
김성진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050100277A priority Critical patent/KR100708723B1/ko
Application granted granted Critical
Publication of KR100708723B1 publication Critical patent/KR100708723B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상부에 구비된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 접촉된 유기 반도체층과, 상기 유기 반도체층을 덮으며, 경화성 물질(curable material)의 경화물(cured material)을 포함하는 유기 절연층과, 상기 유기 절연층 상부에 구비된 게이트 전극을 포함하는 유기 박막 트랜지스터, 상기 유기 박막 트랜지스터의 제조 방법 및 이를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터의 유기 반도체층 표면은 유기 박막 트랜지스터 제조시 대기 중에 노출되지 않으므로 불순물에 의하여 실질적으로 오염되지 않는다. 또한, 상기 유기 박막 트랜지스터는 유기 반도체층과 유기 절연층 간에 우수한 계면 접착력을 갖는 바, 전기적 특성 및 기계적 특성이 매우 우수하다.

Description

유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막 트랜지스터를 구비한 평판 표시 장치{Organic thin film transistor, method for prepairng the same and flat display device comprising the same}
도 1은 본 발명을 따르는 유기 박막 트랜지스터의 일 구현예를 개략적으로 도시한 단면도이고,
도 2 내지 도 7은 본 발명을 따르는 유기 박막 트랜지스터 제조 방법의 일 구현예를 개략적으로 설명한 도면이고,
도 8은 본 발명을 따르는 유기 박막 트랜지스터를 구비한 평판 표시 장치의 일 구현예를 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21, 31 : 기판
12a, 12b, 22a, 22b, 32a, 32b : 소스 및 드레인 전극
16, 26, 36 : 유기 반도체층 18, 28, 38 : 유기 절연층
19, 29, 39 : 게이트 전극
본 발명은 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막 트랜지스터를 포함한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 경화성 물질의 경화물을 포함하는 유기 절연층을 포함하는 유기 박막 트랜지스터, 상기 유기 박막 트랜지스터의 제조 방법 및 이를 구비한 평판 표시 장치에 관한 것이다. 상기 유기 박막 트랜지스터의 유기 반도체층 표면은 유기 박막 트랜지스터 제조시 대기 중에 노출되지 않아 불순물 오염의 염려가 없다. 또한, 상기 유기 박막 트랜지스터는 유기 반도체층 및 유기 절연층 간에 우수한 계면 접착력을 갖는 바, 전기적 특성 및 기계적 특성이 우수하다. 본 발명의 유기 박막 트랜지스터 제조 방법에 따르면 별도의 패터닝 공정없이 복수의 유기 반도체층 및 유기 절연층을 동시에 형성할 수 있어, 제조 비용 및 시간을 절감할 수 있다.
액정 표시 장치나 유기 발광 표시 장치 또는 무기 발광 표시 장치 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, 최근의 평판 표시 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다. 이러한 플렉서블한 특성을 위해 평판 표시 장치의 기판을 종래 의 유리 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는데, 플라스틱 기판은 고온에 취약하기 때문에, 플라스틱 기판을 구비한 박막 트랜지스터 제조에는 저온 공정이 사용되어야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
이를 해결하기 위해, 최근에 유기 반도체 물질에 대한 연구가 활발히 진행 중이다. 유기 반도체 물질로 이루어진 유기 반도체층은 저온 공정에서 형성할 수 있어 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다. 이러한 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212호에 개시되어 있다. 한편, 유기 박막 트랜지스터의 플렉서블 특성을 보다 향상시키기 위하여, 유기 박막 트랜지스터의 절연층을 유기물로 대체하려는 연구도 활발히 진행 중이다.
그러나, 종래의 유기 박막 트랜지스터의 유기 반도체층 및 절연층 간의 계면 접착 특성은 만족스러운 수준에 이르지 못하였다. 예를 들어, 소스 및 드레인 전극, 유기 반도체층, 절연층 및 게이트 전극이 순서대로 적층된 탑(top) 게이트 구조의 유기 박막 트랜지스터의 경우, 유기 반도체층을 먼저 형성한 다음, 그 상부에 절연층을 형성하는데, 이 때, 유기 반도체층 표면이 대기 중에 노출되면서 각종 불순물로 오염될 수 있다. 또한, 상기 유기 반도체층과 절연층 간의 계면 접착력으로는 만족할 만한 수준의 문턱 전압을 얻을 수 없다. 이는 모두 유기 박막 트랜지스터의 전기적 특성 및 기계적 특성 저하의 원인이 될 수 있는 바, 개선이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 경화성 물질의 경화물을 포함하는 유기 절연층을 구비한 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 기판 상부에 구비된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 접촉된 유기 반도체층과, 상기 유기 반도체층을 덮으며, 경화성 물질(curable material)의 경화물(cured material)을 포함하는 유기 절연층과, 상기 유기 절연층 상부에 구비된 게이트 전극을 포함하는 유기 박막 트랜지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 소스 및 드레인 전극이 구비된 기판을 제공하는 제1단계와, 상기 소스 및 드레인 전극을 덮도록 유기 반도체 물질(organic semiconductive material)과 경화성 물질(curable material)을 포함하는 혼합물을 상기 기판 상부에 코팅하는 제2단계와, 제2단계로부터 얻은 혼합물 코팅층을 노광시켜, 상기 유기 반도체 물질로 이루어진 유기 반도체층 및 상기 경화성 물질의 경화물을 포함하는 유기 절연층을 동시에 형성하는 제3단계와, 상기 유기 절연층 상부에 게이트 전극을 형성하는 제4단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 상기 유기 박막 트랜지스터 제조 방법에 따라 제조된 유기 박막 트랜지스터를 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제4태양은, 전술한 바와 같은 유기 박막 트랜지스터 및 표시 소자를 포함한 평판 표시 장치를 제공한다.
상기 유기 박막 트랜지스터는 유기 반도체층과 유기 절연층이 동시에 형성되므로, 유기 박막 트랜지스터 제조시 유기 반도체층 표면이 대기 중에 노출되지 않아 불순물로 오염될 염려가 없으며, 유기 반도체층과 유기 절연층 간의 계면 접착력 특성도 우수하다. 또한 상기 유기 박막 트랜지스터 중 유기 반도체층과 유기 절연층은 별도의 패터닝 공정없이 동시에 형성되므로, 제조 비용 및 시간을 절감할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
본 발명을 따르는 유기 박막 트랜지스터의 일 구현예는 도 1에 도시되어 있다. 도 1에 도시된 유기 박막 트랜지스터는 기판(11), 소스 및 드레인 전극(12a, 12b), 유기 반도체층(16), 유기 절연층(18) 및 게이트 전극(19)을 구비한다.
도 1 중, 기판(11)으로서는 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다.
상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
기판(11)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 형성될 수 있다. 특히, 상기 기판(11)이 금속 기판을 포함하는 경우, 상기 금속 기판과 소스 및 드레인 전극과의 사이에 절연층(편의상 미도시함)을 더 포함할 수 있다.
상기 기판(11)의 상부에는 소스 및 드레인 전극(12a, 12b)이 각각 형성되어 있다. 상기 소스 및 드레인 전극(12a, 12b)으로는 통상적으로 유기 반도체층(16)을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 일함수를 갖는 귀금속(noble metal) 등을 사용할 수 있다. 이를 고려하여, 상기 소스 및 드레인 전극(12a, 12b)은 예를 들면, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, MoW, ITO 및 IZO로 이루어진 군으로부터 선택된 하나 이상의 금속으로 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 중 2 이상의 금속의 합금도 물론 사용가능하다. 이 중 Au, Pd, Pt, Ni 등이 바람직하다.
한편, 상기 소스 및 드레인 전극(12a, 12b)의 상부로는 소스 및 드레인 전극(12a, 12b)과 전기적으로 연결된 유기 반도체층(16)이 구비되어 있다.
상기 유기 반도체층(16)을 이루는 유기 반도체 물질은 반도체의 특성을 가짐은 물론, 상 분리(phase separation)특성을 갖는 물질인 것이 바람직하다. 상기 상 분리 특성을 갖는 본 발명의 유기 반도체 물질은 후술하는 유기 박막 트랜지스터 제조 방법(특히, 도 5 및 6 참조)에서와 같이 경화성 물질과 혼합되어 있어도 노광 공정을 통하여 유기 반도체 물질만으로 이루어진 상을 이룰 수 있으며, 이로써 별도의 패터닝 공정없이도 유기 반도체층이 형성가능하다.
이를 고려하여, 상기 유기 반도체층(16)은, 티오펜 및 그의 유도체, 폴리플루오렌 및 그의 유도체, 폴리(9,9-디옥틸플루오렌-코-비티오펜) (F8T2-Poly(9,9-dioctylfluorene-co-bithiophene), 올리고티오펜(Oligothiophene), 페닐렌(Phenylene), 아릴렌(Arylene), 에스테르가 말단에 위치한 섹시티오펜 6(EtB12t6 : Ester-Terminated sexithiophene 6), 폴리티오펜(Polythiophene), 폴리아릴렌비닐렌(Polyyarylenevinylene), 폴리아민(Polyamine)으로 이루어진 군으로부터 선택된 하나 이상의 유기 반도체 물질을 포함할 수 있다.
상기 유기 반도체층(16) 상부로는 유기 반도체층(16)을 덮도록 유기 절연층(18)이 구비되어 있다.
상기 유기 절연층(18)은 경화성 물질(curable material)의 경화물(cured material)을 포함한다. 또한, 상기 경화성 물질은 광(예를 들면, UV 광선) 및/또는 열에 의하여 경화될 수 있는 물질(예를 들면, 모노머 또는 올리고머일 수 있음)로서, 상 분리 특성을 갖는 물질인 것이 바람직하다. 상기 상 분리 특성을 갖는 본 발명의 경화성 물질은 후술하는 유기 박막 트랜지스터 제조 방법(특히, 도 5 및 6 참조)에서와 같이 유기 반도체 물질과 혼합되어 있어도 노광 공정을 통하여 경화성 물질만으로 이루어진 상을 이룰 수 있으며, 이로써 별도의 패터닝 공정없이도 경화성 물질의 경화물로 이루어진 유기 절연층이 형성가능하다.
보다 구체적으로, 상기 절연층(18)은 이소보르닐 메타크릴레이트, 우레탄 아크릴레이트 아니오노머, 디펜타에리트롤 히드록실 펜타아크릴레이트 및 NOA65 (Norland Optical Adhesive 65, 상품명임)으로 이루어진 군으로부터 선택된 하나 이상의 경화성 물질의 경화물을 포함한다. 상기 경화물은 상기 경화성 물질의 화학 구조에 따라 축합 중합 반응, 라디칼 중합 반응 또는 이온 중합반응 결과 생성된 경화물로서, 경화성 물질에 대응되는 경화물의 화학적 특성은 당업자에게 용이하게 인식가능한 것이다.
한편, 상기 유기 절연층(18)은 중합개시제를 더 포함할 수 있다. 상기 중합개시제는 광 및/또는 열 등에 의하여, 전술한 바와 같은 하나 이상의 중합(경화성 물질)의 가교 결합을 개시하는 역할을 한다.
상기 유기 절연층(18) 상부로는 게이트 전극(19)이 하부의 유기 반도체층(16)의 채널 영역에 대응되도록 구비되어 있다. 상기 게이트 전극(19)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Nd 및 W로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 중 2 이상의 금속의 합금을 포함하는 것도 물론 가능하다.
상기 본 발명을 따르는 유기 박막 트랜지스터의 유기 반도체층(16)과 유기 절연층(18) 사이의 계면은 불순물로 오염되지 않는다. 또한, 유기 반도체층(16)과 유기 절연층(18) 사이의 계면 접착력이 매우 우수하다. 따라서, 상기 유기 박막 트랜지스터는 우수한 전기적 특성 및 기계적 특성을 가질 수 있다.
상기 유기 박막 트랜지스터를 제조하는 방법은, 소스 및 드레인 전극이 구비된 기판을 제공하는 제1단계와, 상기 소스 및 드레인 전극을 덮도록 유기 반도체 물질(organic semiconductive material)과 경화성 물질(curable material)을 포함하는 혼합물을 상기 기판 상부에 코팅하여, 혼합물 코팅층을 얻는 제2단계와, 상기 제2단계로부터 얻은 혼합물 코팅층을 노광시켜, 상기 유기 반도체 물질로 이루어진 유기 반도체층 및 상기 경화성 물질의 경화물을 포함하는 유기 절연층을 동시에 형성하는 제3단계와, 상기 유기 절연층 상부에 게이트 전극을 형성하는 제4단계를 포함할 수 있다.
상기 유기 박막 트랜지스터를 제조하는 방법은, 유기 반도체 물질 및 경화성 물질을 포함하는 혼합물을 소스 및 드레인 전극이 구비된 기판 상부에 코팅한 다음, 노광을 통하여 유기 반도체층 및 유기 절연층이 소정 패턴에 따라 동시에 형성하는 단계를 포함하므로, 유기 반도체층 및 유기 절연층 패터닝을 위한 별도의 공정이 필요없다. 또한, 유기 반도체층을 먼저 형성한 다음, 유기 절연층을 형성하는 것이 아니므로, 유기 반도체층 표면이 대기에 노출되지 않는다. 따라서, 유기 반도체층 표면이 불순물로 오염될 염려가 없다. 또한, 상기 유기 박막 트랜지스터 제조 방법으로 형성된 유기 반도체층과 유기 절연층 간의 계면은 유기 반도체 물질과 경화성 물질을 포함하는 혼합물에서의 상 분리(phase separation)에 의하여 형성된 것으로서, 종래의 불연속적이며 개별적인 성막 공정에 의하여 형성된 계면과는 명백히 구별된다.
상기 본 발명을 따르는 유기 박막 트랜지스터의 제조 방법의 일 구현예를 도 2 내지 7을 참조하여 보다 상세히 설명하기로 한다.
먼저, 도 2에서와 같이 기판(21) 상부에 소정 패턴의 소스 및 드레인 전극(22a, 22b)를 형성한다. 상기 기판(21) 및 소스 및 드레인 전극(22a, 22b)을 이루는 물질은 전술한 바와 같다. 상기 소스 및 드레인 전극(22a, 22b)을 형성하는 방법은, 예를 들면, 통상의 증착 공정을 이용할 수 있다. 한편, 소스 및 드레인 전극은 도전성 분말을 포함한 도전성 페이스트를 이용하여 공지된 코팅법, 예를 들면 잉크젯 프린팅법으로 형성될 수 있다. 상기 소스 및 드레인 전극의 형성 방법은 선택된 재료에 따라 당업자에게 용이하게 인식가능하다.
그리고 나서, 도 3에 도시된 바와 같이, 유기 반도체 물질 및 경화성 물질을 포함하는 혼합물을 소스 및 드레인 전극(22a, 22b)을 덮도록 상기 기판(21) 상부에 코팅하여, 유기 반도체 물질 및 경화성 물질을 포함하는 혼합물 코팅층(24)을 형성한다.
상기 혼합물 코팅층에 포함된 유기 반도체 물질은 반도체의 특성을 가짐은 물론, 상 분리 특성을 갖는 물질인 것이 바람직하다. 상기 상 분리 특성을 갖는 본 발명의 유기 반도체 물질은 경화성 물질과 혼합되어 있어도 노광 공정을 통하여 유기 반도체 물질만으로 이루어진 상을 이룰 수 있으며, 이로써 별도의 패터닝 공정없이도 유기 반도체층이 형성가능하다.
이를 고려하여, 상기 혼합물 코팅층에 포함된 유기 반도체 물질은 티오펜 및 그의 유도체, 폴리플루오렌 및 그의 유도체, 폴리(9,9-디옥틸플루오렌-코-비티오펜) (F8T2-Poly(9,9-dioctylfluorene-co-bithiophene), 올리고티오펜(Oligothiophene), 페닐렌(Phenylene), 아릴렌(Arylene), 에스테르가 말단에 위치한 섹시티오펜 6(EtB12t6 : Ester-Terminated sexithiophene 6), 폴리티오펜(Polythiophene), 폴리아릴렌비닐렌(Polyyarylenevinylene), 폴리아민(Polyamine)으로 이루어진 군으로부터 선택된 하나 이상의 유기 반도체 물질을 포함할 수 있다.
한편, 상기 혼합물 코팅층에 포함된 경화성 물질(curable material)은 광(예를 들면, UV 광선) 및/또는 열에 의하여 경화될 수 있는 물질(예를 들면, 모노머 및/또는 올리고머일 수 있음)로서, 상 분리 특성을 갖는 물질인 것이 바람직하다. 상기 상 분리 특성을 갖는 본 발명의 경화성 물질은 유기 반도체 물질과 혼합되어 있어도 노광 공정을 통하여 경화성 물질만으로 이루어진 상을 이룰 수 있으며, 이로써 별도의 패터닝 공정없이도 경화성 물질의 경화물로 이루어진 유기 절연층이 형성가능하다.
보다 구체적으로, 상기 경화성 물질은 이소보르닐 메타크릴레이트, 우레탄 아크릴레이트 아니오노머, 디펜타에리트롤 히드록실 펜타아크릴레이트 및 NOA65(Norland Optical Adhesive 65, 상품명임)을 포함한다. 이 중, 2 이상의 조합을 사용하는 것도 가능하다. 상기 경화성 물질은 화학 구조에 따라 축합 중합 반응, 라디칼 중합 반응 또는 이온 중합반응을 통하여 경화될 수 있으며, 경화성 물질에 대응되는 경화물의 화학적 특성은 당업자에게 용이하게 인식될 수 있다.
한편, 상기 혼합물 코팅층은 중합개시제를 더 포함할 수 있다. 상기 중합개시제는 광 및/또는 열 등에 의하여, 전술한 바와 같은 하나 이상의 경화성 물질의 중합(가교 결합)을 개시하는 역할을 한다.
상기 혼합물 코팅층 중, 유기 반도체 물질과 상기 경화성 물질의 중량비는, 형성하고자 하는 유기 반도체층 및 유기 절연층을 이루는 물질 및 두께에 따라 상이하나, 7:3 내지 3:7, 바람직하게는 5:5 일 수 있다. 상기 중량비 범위를 벗어하는 경우, 유기 박막 트랜지스터에 적합한 유기 반도체층 및 유기 절연층 두께를 얻을 수 없다는 문제점이 있다.
상기 혼합물 코팅층은 통상의 공지된 방법을 이용하여 형성될 수 있다. 예를 들어, 복수의 소스 및 드레인 전극이 형성된 기판 상에 전술한 바와 같은 유기 반도체 물질과 경화성 물질을 포함하는 혼합물을 잉크젯 프린팅법을 이용하여 코팅할 수 있다.
그리고 나서, 도 4 및 도 5에 도시된 바와 같이, 혼합물 코팅층(24)를 노광시켜, 상기 유기 반도체 물질로 이루어진 유기 반도체층 및 상기 경화성 물질의 경화물을 포함하는 유기 절연층을 도 6에 도시된 바와 같이 동시에 형성한다.
상기 노광 단계로서, 먼저 도 4에 도시된 바와 같이 혼합물 코팅층 표면 중 유기 반도체층 형성 영역에 대응되는 영역이 조사되지 않도록 선택적 노광을 수행한다. 상기 선택적 노광은 공지된 다양한 방법으로 수행될 수 있는데, 예를 들면, 유기 반도체층 형성 상부를 덮는 마스크(27a) 및 UV 광선(27b)을 이용할 수 있다.
전술한 바와 같은 선택적 노광에 의하여, a로 표시되는 화살표 방향으로 유기 반도체 물질이 이동하고, b로 표시되는 화살표 방향으로 경화성 물질이 이동한다. 이는 본 발명을 따르는 유기 반도체 물질 및 경화성 물질이 상 분리 특성을 갖고 있기 때문이다. 따라서, 도 3의 혼합물 코팅층(24)은 도 4에 도시된 바와 같은 선택적 노광 단계를 통하여, 유기 반도체 물질로 이루어진 상(phase)(24a)과 경화성 물질로 이루어진 상(24b)으로 분리될 수 있다.
상기 도 4에 도시된 바와 같은 선택적 노광 결과, 유기 반도체층 형성 영역의 상부는 경화성 물질로 덮이지 않는다. 따라서, 도 4에 도시된 바와 같이 유기 반도체 물질과 경화성 물질의 상분리가 이루어진 혼합물 코팅층에 대하여 도 5에 도시된 바와 광선(27c)을 조사하여 전면 노광을 수행한다.
전술한 바와 같은 전면 노광에 의하여 c로 표시되는 화살표 방향으로 유기 반도체 물질이 이동하고, d로 표시되는 화살표 방향으로 경화성 물질이 이동한다. 이는 이는 본 발명을 따르는 유기 반도체 물질 및 경화성 물질이 상 분리 특성을 갖고 있기 때문이다. 따라서, 도 4에 도시된 바와 같은 유기 반도체 물질 상(24a) 및 경화성 물질 상(24b)으로 분리된 혼합물 코팅층은, 도 5에 도시된 바와 같이 유기 반도체 물질 상(24a)을 경화성 물질 상(24c)이 완전히 덮도록 분리된다. 이와 동시에, 상기 경화성 물질의 경화가 진행되면서 도 6에 도시된 바와 같이 유기 반 도체층(26)과 상기 경화성 물질의 경화물로 이루어진 유기 절연층(28)이 동시에 형성된다.
이와 같이, 본원 발명의 유기 박막 트랜지스터는 유기 박막 트랜지스터 제조중, 유기 반도체층이 대기 중에 노출되지 않는다. 이는 혼합물 코팅층의 노광시 유기 반도체 물질 상과 경화성 물질 상이 분리되면서 유기 반도체층과 유기 절연층이 동시에 패터닝되기 때문이다. 따라서, 유기 반도체층 표면이 오염될 염려가 없다.
또한, 당업자라면 본 발명의 유기 박막 트랜지스터의 제조 방법을 이용하여 형성된 유기 반도체층과 유기 절연층 간의 계면이, 유기 반도체층을 형성한 다음 순차적으로 유기 절연층을 형성하였던 종래의 유기 박막 트랜지스터 제조 방법에 따라 형성된 유기 반도체층과 유기 절연층 간의 계면과 상이함을 인식할 수 있을 것이다. 본 발명의 유기 반도체층과 유기 절연층 간의 계면은 노광에 따른 물질 이동에 의한 상분리 현상을 이용하여 형성된 것이므로, 종래의 유기 반도체층과 유기 절연층 간의 계면과 명백히 구별된다.
상기 노광 단계에 있어서, 노광 조건은 형성하고하는 하는 유기 반도체층 및 유기 절연층의 두께 및 이들을 이루는 재료에 따라 상이하나, 노광 조건은 예를 들면, 300 내지 400nm의 노광 파장 및 수십 초 내지 수 분의 노광 시간일 수 있다.
이 후, 채널 영역에 대응되도록 게이트 전극(29)을 유기 절연층(28) 상부에 형성한다. 상기 게이트 전극(29)을 이루는 물질은 전술한 바를 참조한다. 상기 게이트 전극(29)은 통상의 공지된 방법을 이용하여 형성될 수 있다. 상기 게이트 전극(29)을 형성하는 방법은, 예를 들면, 통상의 증착 공정을 이용할 수 있다. 한편, 상기 게이트 전극은 도전성 분말을 포함한 도전성 페이스트를 이용하여 공지된 코팅법, 예를 들면 잉크젯 프린팅법으로 형성될 수 있다. 상기 게이트 전극의 형성 방법은 선택된 재료에 따라 당업자에게 용이하게 인식가능하다.
이와 같은 본 발명의 유기 박막 트랜지스터 제조 방법에 따라 제조된 유기 박막 트랜지스터는 우수한 전기적 특성 및 기계적 특성을 갖는다. 따라서, 상기 본 발명의 유기 박막 트랜지스터의 제조 방법에 따라 제조된 유기 박막 트랜지스터는 본 발명의 제3태양을 이룬다.
전술한 바와 같은 유기 박막 트랜지스터는 표시 소자와 함께 평판 표시 장치에 사용될 수 있다. 상기 표시 소자는 유기 발광 소자(Organic Emitting Device : OLED), 액정 표시 소자, 전자 방출 소자 등을 포함하나, 이에 한정되는 것은 아니다.
도 8은 본 발명을 따르는 평판 표시 장치의 일 구현예로서, 유기 박막 트랜지스터 및 유기 발광 소자를 구비한 유기 발광 표시 장치 중 하나의 부화소를 개략적으로 도시한 것이다. 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 발광 표시 장치는 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 8에서 볼 수 있듯이, 기판(32)상에는 전술한 바와 같은 소스 및 드레인 전극(32a, 32b), 유기 반도체층(36), 유기 절연층(36) 및 게이트 전극(39)으로 이루어진 유기 박막 트랜지스터가 구비되어 있다. 상기 유기 박막 트랜지스터 및 이의 제조 방법은 전술한 바를 참조한다.
전술한 바와 같이 유기 박막 트랜지스터를 형성한 다음, 이를 덮도록 패시베이션층(46)이 형성되는 데, 이 패시베이션층(46)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
상기 패시베이션층(46)의 상부에는 화소정의막478)에 따라, 유기 발광 소자(Organic Light Emitting Device : OLED)의 유기 발광막(42)을 형성한다.
상기 유기 발광 소자는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 유기 박막 트랜지스터의 소스 및 드레인 전극(32a, 32b) 중 어느 하나에 연결된 화소 전극(41)과, 전체 화소들을 덮도록 구비된 대향 전극(43), 및 이들 화소 전극(41)과 대향 전극(43)의 사이에 배치되어 발광하는 유기 발광막(42)으로 구성되며, 상기 유기 발광막(42)에 서로 다른 극성의 전압을 가해 유기 발광막(42)에서 발광이 이뤄지도록 한다.
상기 유기 발광막(42)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐- 벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(41)은 애노드 전극의 기능을 하고, 상기 대향 전극(43)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(41)과 대향 전극(43)의 극성은 반대로 되어도 무방하다.
액정 표시 장치의 경우, 이와는 달리, 상기 화소전극(41)을 덮는 하부배향막(미도시)을 형성함으로써, 액정 표시 장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 8에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
이하, 발명을 따르는 유기 박막 트랜지스터를 하기 실시예를 통하여 보다 상세히 설명한다. 하기 실시예는 본 발명을 따르는 유기 박막 트랜지스터를 예시하기 위한 것으로서, 본 발명이 이에 한정되는 것은 아니다.
[실시예]
실시예 1
Au로 이루어진 소스 및 드레인 전극이 형성된 유리 기판을 준비하였다. 그리고 나서, 폴리(9,9-디옥틸플루오렌-코-비티오펜) (F8T2-Poly(9,9-dioctylfluorene-co-bithiophene)과 NOA65(Norland Optical Adhesive 65, 상품명임)을 5:5의 중량비로 포함하는 혼합물을 준비하여, 상기 소스 및 드레인 전극을 덮도록 잉크젯 프린팅법으로 코팅하여, 혼합물 코팅층을 형성하였다. 이 후, 340nm 파장의 UV광을 포토 마스크를 이용하여 상기 혼합물 코팅층 중 유기 반도체층 형성 영역에 대응되는 영역은 조사되지 않도록 조절하여 상기 혼합물 코팅층을 20초 간 선택적으로 노광시켰다. 이 후, 상기 마스크를 제거하고 400nn 파장을 갖는 UV광을 20초 간 상기 혼합물 코팅층 전면에 조사하였다. 그 결과, 상기 소스 및 드레인 전극을 덮도록 유기 반도체층으로서 폴리(9,9-디옥틸플루오렌-코-비티오펜)층이 형성되었고, 상기 폴리(9,9-디옥틸플루오렌-코-비티오펜)층을 덮도록 NOA65의 경화물로 이루어진 유기 절연층이 형성되었다. 상기 유기 절연층 상부에 Al 게이트 전극을 잉크젯 프린팅법을 이용하여 형성하여, 유기 박막 트랜지스터를 완성하였다.
상기한 바와 같은 본 발명에 따르면, 유기 박막 트랜지스터의 유기 절연층은 경화성 물질의 경화물로 이루어져 있다. 또한, 상기 유기 박막 트랜지스터의 유기 반도체층 및 유기 절연층은 우수한 계면 접착력을 가지며, 상기 유기 반도체층의 표면은 불순물에 의하여 오염될 염려도 없는 바, 우수한 전기적 특성 및 기계적 특 성을 가질 수 있다. 상기 유기 박막 트랜지스터를 이용하면, 신뢰성이 향상된 평판 표시 장치를 얻을 수 있다.
상기에서는 본 발명의 바람직한 구현예 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 기판 상부에 구비된 소스 및 드레인 전극;
    상기 소스 및 드레인 전극과 접촉된 유기 반도체층;
    상기 유기 반도체층을 덮으며, 경화성 물질(curable material)의 경화물(cured material)을 포함하는 유기 절연층; 및
    상기 유기 절연층 상부에 구비된 게이트 전극;
    을 포함한 유기 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 기판이 유리 기판, 플라스틱 기판 또는 금속 기판을 포함한 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제2항에 있어서,
    상기 금속 기판이 탄소, 철, 크롬, 망간, 니켈 및 스테인레스 스틸(SUS)로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 소스 및 드레인 전극이 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, MoW, ITO 및 IZO으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 유기 반도체층이 티오펜 및 그의 유도체, 폴리플루오렌 및 그의 유도체, 폴리(9,9-디옥틸플루오렌-코-비티오펜) (F8T2-Poly(9,9-dioctylfluorene-co-bithiophene), 올리고티오펜(Oligothiophene), 페닐렌(Phenylene), 아릴렌(Arylene), 에스테르가 말단에 위치한 섹시티오펜 6(EtB12t6 : Ester-Terminated sexithiophene 6), 폴리티오펜(Polythiophene), 폴리아릴렌비닐렌(Polyyarylenevinylene), 폴리아민(Polyamine)으로 이루어진 군으로부터 선택된 하나 이상의 유기 반도체 물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 유기 절연층이 이소보르닐 메타크릴레이트, 우레탄 아크릴레이트 아니오노머, 디펜타에리트롤 히드록실 펜타아크릴레이트 및 NOA65으로 이루어진 군으로부터 선택된 하나 이상의 경화성 물질의 경화물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 유기 절연층이 중합개시제를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 게이트 전극은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Nd 및 W로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 소스 및 드레인 전극이 구비된 기판을 제공하는 제1단계;
    상기 소스 및 드레인 전극을 덮도록 유기 반도체 물질(organic semiconductive material)과 경화성 물질(curable material)을 포함하는 혼합물을 상기 기판 상부에 코팅하여, 혼합물 코팅층을 얻는 제2단계;
    제2단계로부터 얻은 혼합물 코팅층을 노광시켜, 상기 유기 반도체 물질로 이루어진 유기 반도체층 및 상기 경화성 물질의 경화물을 포함하는 유기 절연층을 동시에 형성하는 제3단계; 및
    상기 유기 절연층 상부에 게이트 전극을 형성하는 제4단계;
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  10. 제9항에 있어서,
    상기 제2단계로부터 얻은 혼합물 코팅층이 티오펜 및 그의 유도체, 폴리플루오렌 및 그의 유도체, 폴리(9,9-디옥틸플루오렌-코-비티오펜) (F8T2-Poly(9,9-dioctylfluorene-co-bithiophene), 올리고티오펜(Oligothiophene), 페닐렌(Phenylene), 아릴렌(Arylene), 에스테르가 말단에 위치한 섹시티오펜 6(EtB12t6 : Ester-Terminated sexithiophene 6), 폴리티오펜(Polythiophene), 폴리아릴렌비닐렌(Polyyarylenevinylene), 폴리아민(Polyamine)으로 이루어진 군으로부터 선택된 하나 이상의 유기 반도체 물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  11. 제9항에 있어서,
    상기 제2단계로부터 얻은 혼합물 코팅층이 이소보르닐 메타크릴레이트, 우레탄 아크릴레이트 아니오노머, 디펜타에리트롤 히드록실 펜타아크릴레이트, NOA65으로 이루어진 군으로부터 선택된 하나 이상의 경화성 물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  12. 제9항에 있어서,
    상기 제2단계로부터 얻은 혼합물 코팅층이 중합개시제를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  13. 제9항에 있어서,
    상기 제2단계의 혼합물을 잉크젯 프린팅법을 이용하여 상기 기판 상부에 코 팅함으로써 혼합물 코팅층을 얻는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  14. 제9항에 있어서,
    상기 제3단계가, 상기 제2단계로부터 얻은 혼합물 코팅층 표면 중 유기 반도체층 형성 영역에 대응되는 표면이 조사되지 않도록 하는 선택적 노광 단계와 상기 혼합물 코팅층 표면 전체가 조사되도록 하는 전면 노광 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  15. 제9항에 있어서,
    상기 제4단계의 게이트 전극을 잉크젯 프린팅법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.
  16. 제9항 내지 제15항 중 어느 한 항의 방법을 이용하여 제조한 것을 특징으로 하는 유기 박막 트랜지스터.
  17. 제1항 내지 제8항 중 어느 한 항의 유기 박막 트랜지스터 및 표시 소자를 포함한 것을 특징으로 하는 평판 표시 장치.
  18. 제17항에 있어서, 상기 표시 소자가 유기 발광 소자인 것을 특징으로 하는 평판 표시 장치.
  19. 제16항의 유기 박막 트랜지스터 및 표시 소자를 포함한 것을 특징으로 하는 평판 표시 장치.
  20. 제19항에 있어서, 상기 표시 소자가 유기 발광 소자인 것을 특징으로 하는 평판 표시 장치.
KR1020050100277A 2005-10-24 2005-10-24 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치 KR100708723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050100277A KR100708723B1 (ko) 2005-10-24 2005-10-24 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100277A KR100708723B1 (ko) 2005-10-24 2005-10-24 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Publications (1)

Publication Number Publication Date
KR100708723B1 true KR100708723B1 (ko) 2007-04-17

Family

ID=38181617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050100277A KR100708723B1 (ko) 2005-10-24 2005-10-24 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100708723B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040066931A (ko) * 2001-12-28 2004-07-27 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 유기 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040066931A (ko) * 2001-12-28 2004-07-27 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 유기 박막 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8222631B2 (en) Organic thin film transistor and flat display device having the same
US7855503B2 (en) Flat panel display and method of manufacturing the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP2006245582A (ja) 薄膜トランジスタの製造方法、この方法によって製造された薄膜トランジスタ、及びこの薄膜トランジスタを含む表示装置
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR100932937B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100696555B1 (ko) 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
US20090153025A1 (en) Method of manufacturing organic light emitting display apparatus
JP2006098542A (ja) 有機エレクトロルミネッセンス装置
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
US20120028386A1 (en) Method of manufacturing organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee