JP4358152B2 - 薄膜トランジスタ及びそれを備えた平板表示装置 - Google Patents

薄膜トランジスタ及びそれを備えた平板表示装置 Download PDF

Info

Publication number
JP4358152B2
JP4358152B2 JP2005148530A JP2005148530A JP4358152B2 JP 4358152 B2 JP4358152 B2 JP 4358152B2 JP 2005148530 A JP2005148530 A JP 2005148530A JP 2005148530 A JP2005148530 A JP 2005148530A JP 4358152 B2 JP4358152 B2 JP 4358152B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
contact
source
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005148530A
Other languages
English (en)
Other versions
JP2005340817A (ja
Inventor
在本 具
▲ミン▼徹 徐
然坤 牟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2005340817A publication Critical patent/JP2005340817A/ja
Application granted granted Critical
Publication of JP4358152B2 publication Critical patent/JP4358152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/311Phthalocyanine
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/321Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Description

本発明は、薄膜トランジスタ及びそれを備えた平板表示装置に係り、更に詳細には、接触抵抗が低下した薄膜トランジスタ及びそれを備えた平板表示装置に関する。
液晶ディスプレイ素子や有機電界発光ディスプレイ素子、または無機電界発光ディスプレイ素子などの平板表示装置に使用される薄膜トランジスタ(Thin Film Transistor:以下、TFT)は、各ピクセルの動作を制御するスイッチング素子、及びピクセルを駆動させる駆動素子として使用される。
そのようなTFTは、高濃度の不純物でドープされたソース/ドレイン領域と、そのソース/ドレイン領域の間に形成されたチャンネル領域とを有する半導体層を有し、その半導体層と絶縁されて、前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース/ドレイン領域にそれぞれ接触されるソース/ドレイン電極とを有する。
ところが、前記ソース/ドレイン電極は、通常、電荷の流れが円滑に行われるように一関数の低い金属からなるが、そのような金属と半導体層とが接触された領域の高い接触抵抗により、素子の特性が低下し、ひいては消費電力が増加する問題点がある。
金属と半導体との間の接触抵抗を低下させるために、多様な方法が使用されている。非晶質シリコンを半導体層として使用する場合には、非晶質シリコンと金属材ソース/ドレイン電極との間にnシリコン層をおいて、電子またはホールの移動を円滑にし、ポリシリコンを半導体層として使用する場合には、金属との接触抵抗を改善するために、前記ポリシリコンをドープする。
ところが、前記方法は、300℃以上の高温で使用せねばならないため、もし基板を熱に弱いプラスチック基板にする場合には、使用できないという問題点がある。
一方、最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。
そのようなフレキシブルな特性のために、ディスプレイ装置の基板を従来のグラス材の基板ではない、プラスチック基板の使用がよく試されているが、そのようにプラスチック基板を使用する場合には、前記したように、高温工程ではない低温工程を使用せねばならない。したがって、従来のポリシリコン系のTFTを使用し難いという問題があった。
それを解決するために、最近に有機半導体が使用されている。有機半導体層は、低温工程で形成できるため、フレキシブル型のTFTを実現できる長所を有する。
有機半導体を備えるTFTも、有機半導体物質とソース/ドレイン電極とをなす金属物質が接触する境界地点での接触抵抗が高いという問題点がある。前記接触抵抗を低下させるために、ゲート絶縁膜または保護膜の有機半導体層と隣接した最上部には、OTS、HMDSなどのSAM(Self Assembled Monolayer)処理を行うか、またはフッ素系の高分子や一般汎用の高分子でコーティング処理できる。例えば、特許文献1には、ソース及びドレイン電極にドーパントを注入した後、ソース及びドレイン電極の周りのチャンネルを選択的に露光して、ソース及びドレイン電極の周りのチャンネルがドープされたTFTが開示されている。
しかし、既存の方法では満足すべきレベルに接触抵抗が低下しないため、それを改善する必要性は相変らず要求されている。
韓国特許第2003−0085592号公報
本発明は、前記のような問題点を鑑みてなされたものであって、有機半導体とソース/ドレイン電極との間の接触抵抗が低下する効果が得られるTFT、及びそれを備えた平板表示装置を提供するところにその目的がある。
前記本発明の課題を解決するために、本発明は、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、前記ソース及びドレイン電極と前記ゲート電極とを絶縁させるゲート絶縁膜とを備え、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点での第1キャパシタンス値は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分での第2キャパシタンス値、前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分での第3キャパシタンス値、及び前記有機半導体層と前記ソース及びドレイン電極とが接触する部分での第4キャパシタンス値のうち一つ以上のキャパシタンス値より大きいことを特徴とするTFTを提供する。
そのような本発明の他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点での第1キャパシタンス値は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分での第2キャパシタンス値、または前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分での第3キャパシタンス値より大きいこともある。
そのような本発明の更に他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点での第1キャパシタンス値は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分での第2キャパシタンス値、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分での第3キャパシタンス値より大きいこともある。
そのような本発明の更に他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点の下部のゲート絶縁膜部分の第1厚さは、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2厚さ、または前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第3厚さより薄いこともある。
そのような本発明の更に他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点の下部のゲート絶縁膜部分の第1厚さは、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2厚さ、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第3厚さより薄いこともある。
そのような本発明の更に他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点の下部のゲート絶縁膜部分の第1誘電定数は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2誘電定数、または前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第3誘電定数より大きいこともある。
そのような本発明の更に他の特徴によれば、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点の下部のゲート絶縁膜部分の第1誘電定数は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2誘電定数、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第3誘電定数より大きいこともある。
前記したような誘電定数差を具現するために、前記有機半導体層、前記ソース及びドレイン電極、及び前記ゲート絶縁膜がいずれも接触する地点の下部のゲート絶縁膜の第1部分は、TiO、MgO、ZnO、Al、SnO、In、MgF及びCaFからなる群から選択された一つ以上の物質を更に含むシリコン酸化物、及びシリコン窒化物のうち一つ以上からなり、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第2部分、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第3部分のうち一つ以上の部分は、シリコン酸化物及びシリコン窒化物のうち一つ以上からなりうる。
前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有していないフタロシアニン及びそれらの誘導体、ピロメリト酸ジアンヒドリド及びその誘導体、及びピロメリト酸ジイミド及びそれらの誘導体のうち少なくともいずれか一つを含みうる。
前記本発明の他の課題を達成するために、本発明は、前記したようなTFTを各画素に備え、前記TFTのソース電極またはドレイン電極に画素電極が接続された平板表示装置を提供する。
本発明によれば、有機半導体層とソース及びドレイン電極との間の接触抵抗が低下したTFTが得られる。前記TFTを利用すれば、信頼性の確保された平板表示装置を製造できる。
以下、添付図面を参照して本発明の実施例について更に詳細に説明する。
図1は、本発明の好ましい一実施例に係るTFTを示した平面図であり、図2ないし図4は、図1のI−Iについての断面図である。
まず、図1及び図2から分かるように、本発明に係るTFT10は基板11上に備えられる。前記基板11は、グラス材の基板またはプラスチック材の基板が使用されうる。基板上に形成されたTFT10は、互いに隣接して備えられており、その構造が同じである。以下では、まず、それらのうち一つのTFT10についてその構造を説明する。
前記基板上には、所定パターンのゲート電極12が形成され、そのゲート電極12を覆うようにゲート絶縁膜13が形成される。そして、ゲート絶縁膜13の上部には、ソース及びドレイン電極14a、14bがそれぞれ形成される。そのソース及びドレイン電極14a、14bは、図1及び図2から分かるように、一定部分のゲート電極12と重畳させうるが、必ずしもそれに限定されるものではない。前記ソース及びドレイン電極14a、14bの上部には、有機半導体層15が全面形成される。
前記有機半導体層15は、ソース/ドレイン領域15bと、そのソース/ドレイン領域15bを連結するチャンネル領域15aとを備える。前記有機半導体層15は、n型またはp型の有機半導体が使用され得、ソース/ドレイン領域15bのみにn型またはp型の不純物がドープされうる。
前記有機半導体層15を形成する有機半導体物質としては、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有していないフタロシアニン及びそれらの誘導体、ピロメリト酸ジアンヒドリド及びその誘導体、及びピロメリト酸ジイミド及びそれらの誘導体などが使用されうる。
有機半導体層15において、ソース及びドレイン電極14a、14bと接触された領域の有機半導体結晶は、他の領域の有機半導体の結晶より大きさが小さい。そのようなソース/ドレイン電極と接触された領域の小さな有機半導体結晶によって、結晶粒子が大きくなり、トラップサイトが増加しつつ、抵抗(すなわち、接触抵抗)が大きくなる。そのような接触抵抗を低下させるために、本発明に係るTFTは、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの第1キャパシタンス値が、前記有機半導体層15と前記ゲート絶縁膜13とが接触する部分での第2キャパシタンス値、前記ソース及びドレイン電極14a、14bと前記ゲート絶縁膜13とが接触する部分での第3キャパシタンス値、及び前記有機半導体層15と前記ソース及びドレイン電極14a、14bとが接触する部分での第4キャパシタンス値のうち一つ以上のキャパシタンス値より大きい構造を有する。
更に具体的に、本発明に係るTFTの有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの第1キャパシタンス値は、特に、前記有機半導体層15と前記ゲート絶縁膜13とが接触する部分での第2キャパシタンス値、または前記ソース及びドレイン電極14a、14bと前記ゲート絶縁膜13とが接触する部分での第3キャパシタンス値、または前記第2キャパシタンス値と前記第3キャパシタンス値のいずれの値より大きいこともあり、前記第2キャパシタンス値及び第3キャパシタンス値は、それぞれ同じであるか、または異なることもある。
前記したようなキャパシタンス値の制御による接触抵抗の低下は、下記数式1によって更に明確に理解できる。
<数1>
th=qNt/COX
前記数式1のうち、Vthは閾値電圧であり、qは電荷量であり、Nは電荷濃度であり、tは有機半導体層の厚さであり、COXはキャパシタンス値である。
前記数式1によれば、キャパシタンス値が増加すれば、閾値電圧が低下して接触抵抗が低下する。したがって、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでのキャパシタンス値を増加させれば、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの閾値電圧が低下して、前記地点での接触抵抗の低下効果が得られる。それにより、前記地点でのホールキャリア集積が容易になり、チャンネル領域が容易に形成されうるため、TFTの信頼性を向上させうる。
有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでのキャパシタンス値を増加させる方法のうち一つは、下記数式2による。
<数2>
OX=ε/d
前記数式2のうち、COXはキャパシタンス値であり、εは誘電定数であり、dは膜厚である。
すなわち、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜13の厚さを薄くするか、または有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜部分の誘電定数を大きくすれば、キャパシタンス値を増加させうる。それを適用した具体的な実施例を、以下に図面を参照して更に詳細に説明する。
前記したようなキャパシタンス値差を具現するために、TFTのうちゲート絶縁膜の厚さをゲート絶縁膜部分別に制御できる。
図2から分かるように、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜13の厚さdを、有機半導体層15と前記ゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜13の厚さdより薄くすることができる。そのようなゲート絶縁膜の厚さの差によって、図2に示されたTFTの有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの第1キャパシタンス値は、有機半導体層15とゲート絶縁膜13とが接触する部分での第2キャパシタンス値より大きくなる。それは、前記数式2から分かるように、キャパシタンス値が電極間の誘電層(すなわち、ゲート絶縁膜)の厚さに反比例する点を利用したものである。
図3には、本発明の他の一実施例を示したが、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜13の厚さdが、有機半導体層15と前記ゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜13の厚さd、及びソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜13の厚さdよりいずれも薄くすることができる。その時、前記ゲート絶縁膜厚さdを前記ゲート絶縁膜厚さdより薄くすることができる。
一方、図4には、本発明の更に他の一実施例に係るTFTを示したが、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜厚さdが、有機半導体層15と前記ゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜厚さd、及びソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜13の厚さdよりいずれも薄くすることができる。その時、前記ゲート絶縁膜厚さdと前記ゲート絶縁膜厚さdとが同じであることもある。
前記したようなゲート絶縁膜の厚さの差によって、図2ないし図4に示されたTFTの有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの第1キャパシタンス値は、有機半導体層15とゲート絶縁膜13とが接触する部分での第2キャパシタンス値、及び/またはソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分での第3キャパシタンス値より大きくなる。
そのような本発明のTFTのゲート絶縁膜の領域別の厚さの差は、まず従来の方法でゲート絶縁膜を形成した後、追加マスクを使用して所定のゲート絶縁膜部分の上部に、所定の厚さに再びゲート絶縁膜を形成することで具現できる。または、更に簡単に所定の領域での露光度を制御できるハーフトーンマスクを利用してゲート絶縁膜の厚さの差を具現できる。
本発明に係るキャパシタンス値差を具現するために、前記したように、TFTのうちゲート絶縁膜の厚さを制御する以外に、ゲート絶縁膜の誘電定数をゲート絶縁膜部分別に制御できる。すなわち、前記数式2から分かるように、キャパシタンス値は、誘電体の誘電定数値に比例するため、前記した各領域別に誘電定数を異ならせれば、相異なるキャパシタンス値が得られる。ゲート絶縁膜誘電定数が制御されたTFTの多様な実施例は、図5ないし図7を参照する。図5ないし図7も図1のI−Iに沿って切断したTFTの断面図に該当する。
本発明に係るTFTは、前記したようなキャパシタンス値差を具現するために、ゲート絶縁膜部分別に多様な誘電定数を有するゲート絶縁膜を備える。
図5には、本発明の更に他の一実施例に係るTFTを示したが、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜部分13aの誘電定数εが、有機半導体層15とゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13bの誘電定数εより大きいこともある。そのようなゲート絶縁膜の領域別の誘電定数差によって、図5に示されたTFTの有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する部分Cでの第1キャパシタンス値は、有機半導体層15と前記ゲート絶縁膜13とが接触する部分での第2キャパシタンス値より大きくなる。それは、前記数式2から分かるように、キャパシタンス値は、誘電体の誘電定数値に比例するという点を利用したものである。
図6には、本発明の更に他の一実施例に係るTFTを示したが、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜部分13aの誘電定数εが、有機半導体層15とゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13bの誘電定数ε、及びソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜13cの誘電定数εよりいずれも大きいこともある。その時、前記誘電定数εは、前記誘電定数εより大きいこともある。
一方、図7には、本発明の更に他の一実施例に係るTFTが示されているが、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cの下部のゲート絶縁膜部分13aの誘電定数εが、有機半導体層15とゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13bの誘電定数ε、及びソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13cの誘電定数εよりいずれも大きいこともある。その時、前記誘電定数εは、前記誘電定数εと同じであることもある。
前記したようなゲート絶縁膜の誘電定数差によって、図5ないし図7に示されたTFTの有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点Cでの第1キャパシタンス値は、有機半導体層15と前記ゲート絶縁膜13とが接触する部分での第2キャパシタンス値、及び/またはソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分での第3キャパシタンス値より大きくなる。
図5ないし7に示された本発明のTFTにおいて、例えば、有機半導体層15、ソース及びドレイン電極14a、14b、及びゲート絶縁膜13がいずれも接触する地点の下部のゲート絶縁膜部分13aは、TiO、MgO、ZnO、Al、SnO、In、MgF及びCaFからなる群から選択された一つ以上の物質を更に含むシリコン酸化物、及びシリコン窒化物のうち一つ以上からなっており、有機半導体層15とゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13b、及びソース及びドレイン電極14a、14bとゲート絶縁膜13とが接触する部分の下部のゲート絶縁膜部分13cのうち一つ以上の部分は、シリコン酸化物及びシリコン窒化物のうち一つ以上からなりうる。そのような本発明のTFTのゲート絶縁膜の誘電定数差は、例えばドーピング処理法またはイオン注入法を利用して具現できる。
イオン注入法を利用して、ゲート絶縁膜の誘電定数差を具現する方法の一実施例によれば、まず、ゲート電極を覆うようにシリコン酸化物層または窒化物層を形成する。その後、所定パターンのマスクを利用して、前記シリコン酸化物層または窒化物層をマスキングする。その時、例えば、前記シリコン酸化物層または窒化物層上に、クロムマスク層を形成した後、フォトリソグラフィ工程を利用してマスクパターンを形成できる。それによって得たマスキングされたシリコン酸化物層または窒化物酸化物層にイオンを注入する。前記イオンは、例えばTi、Mg、Zn、Al、Sn、In、F及びCaからなる元素のうち一つ以上の元素のイオンであることもある。イオン注入が完了すれば、例えば湿式エッチング法などを使用してマスク層を除去する。その結果、得たイオンが注入されたゲート絶縁膜部分と、イオンが注入されていないゲート絶縁膜部分とからなるゲート絶縁膜を酸化雰囲気で熱処理することで、本発明のゲート絶縁膜が得られる。
本発明のTFTは、以上で説明したような積層構造を有する形態だけでなく、多様な積層構造を有するように形成されることもある。
前記のような構造のTFTは、LCDまたは有機電界発光表示装置のような平板表示装置に備えられることもある。
図8は、平板表示装置の一実施例である有機電界発光表示装置に、前記TFTを適用したことを示したものである。
図8は、有機電界発光表示装置の一つの副画素を示したものであって、そのような各副画素には、自発光素子として有機電界発光素子(以下、“EL素子”という)を備えており、TFTが少なくとも一つ以上が備えられている。そして、図面には示されていないが、別途のキャパシタが更に備えられている。
そのような有機電界発光表示装置は、有機EL素子(OLED)の発光色によって多様な画素パターンを有するが、好ましくは赤色、緑色、青色の画素を備える。
そのような赤色(R)、緑色(G)、青色(B)の各副画素は、図8から分かるように、TFT構造と自発光素子の有機EL素子(OLED)とを有する。そして、TFTを備えるが、そのTFTは、前記した実施例に係るTFTであり得る。しかし、必ずしもそれに限定されるものではなく、多様な構造のTFTを備えうる。
図8から分かるように、絶縁基板21上に、前記したTFT20が備えられる。
図8に示されたように、前記TFT20は、基板21上に所定パターンのゲート電極22が形成され、そのゲート電極22を覆うようにゲート絶縁膜23が形成される。そして、ゲート絶縁膜23の上部には、ソース及びドレイン電極24a、24bがそれぞれ形成される。その時、ゲート絶縁膜23の形態は、前記したように、キャパシタンス値差を具現するためのものである。前記ゲート絶縁膜についての多様な実施例は前記の通りであり、詳細な説明は省略する。
前記ソース及びドレイン電極24a、24bの上部には、有機半導体層25が覆われる。
前記有機半導体層25は、ソース/ドレイン領域と、そのソース/ドレイン領域を連結するチャンネル領域とを備える。
有機半導体層25が形成された後には、前記TFT20を覆うようにパッシベーション膜27が形成されるが、そのパッシベーション膜27は、単一層または複数層の構造より形成されており、有機物、無機物、または有機/無機複合物より形成されうる。
前記パッシベーション膜27の上部には、画素定義膜28により、EL素子30の有機発光膜32を形成する。
前記有機EL素子30は、電流の流れにより赤色、緑色、青色の光を発光して所定の画像情報を表示するものであって、TFT20のソース及びドレイン電極24a、24bのうちいずれか一つに連結された画素電極31、全体画素を覆うように備えられた対向電極33、及びそれらの画素電極31と対向電極33との間に配置されて発光する有機発光膜32より構成される。前記画素電極31と対向電極33とは、前記有機発光膜32により互いに絶縁されており、有機発光膜32に互いに逆極性の電圧を加えて、有機発光膜32で発光が行われるようにする。本発明は、必ずしも前記のような構造に限定されるものではなく、多様な有機電界発光表示装置の構造がそのままに適用されうる。
前記有機発光膜32は、低分子または高分子有機膜が使用されうるが、低分子有機膜を使用する場合、ホール注入層(Hole Injection Layer:HIL)、ホール輸送層(Hole Transport Layer:以下、HTL)、発光層(Emission Layer:以下、EML)、電子輸送層(Electron Transport Layer:ETL)、電子注入層(Electron Injection Layer:EIL)などが単一あるいは複合の構造で積層されて形成され得、使用できる有機材料も銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)などを始めとして多様に適用できる。それらの低分子有機膜は、真空蒸着の方法より形成される。
高分子有機膜の場合には、ほぼHTL及びEMLより備えられた構造を有することもあり、その時、前記HTLとしてPEDOTを使用し、発光層としてPPV(Poly−Phenylenevinylene)系及びポリフルオレン系などの高分子有機物質を使用し、それをスクリーン印刷やインクジェット印刷方法などより形成できる。
前記のような有機膜は、必ずしもそれに限定されるものではなく、多様な実施例が適用されうる。
前記画素電極31は、アノード電極の機能を行い、前記対向電極33は、カソード電極の機能を行うが、もちろん、それらの画素電極31と対向電極33の極性は逆であっても関係ない。
液晶表示装置の場合、それとは違って、前記画素電極31を覆う下部配向膜(図示せず)を形成することで、液晶表示装置の下部基板の製造を完成する。
そのように、本発明に係るTFTは、図8でのように、各副画素に搭載されることもあり、画像が具現されないドライバ回路(図示せず)にも搭載されうる。
そして、有機電界発光表示装置は、基板21としてフレキシブルなプラスチック基板を使用することが適している。
前記では、本発明の好ましい実施例を参照して説明したが、当業者ならば、特許請求の範囲に記載された本発明の思想及び領域を離脱しない範囲内で、本発明を多様に修正及び変更が可能であるということが理解できる。
本発明に係るTFTは、非常に低い抵抗値を有するが、それは、各種の電子機器、例えば平板表示装置などに有用に利用されうる。
本発明の一実施例に係るTFTの構造を示した平面図である。 本発明の一実施例に係るTFTの構造を示した断面図である。 本発明の一実施例に係るTFTの構造を示した断面図である。 本発明の一実施例に係るTFTの構造を示した断面図である。 本発明の他の実施例に係るTFTの構造を示した断面図である。 本発明の他の実施例に係るTFTの構造を示した断面図である。 本発明の他の実施例に係るTFTの構造を示した断面図である。 図2のTFTを有機電界発光表示装置に適用した場合の断面図である。
符号の説明
10 TFT
11 基板
12 ゲート電極
13 ゲート絶縁膜
14b ソース及びドレイン電極
15、15a、15b 有機半導体層
C 地点
、d 絶縁膜の厚さ

Claims (8)

  1. ゲート電極と、
    前記ゲート電極から絶縁されたソース及びドレイン電極と、
    前記ゲート電極から絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、
    前記ソース及びドレイン電極を前記ゲート電極から絶縁させるゲート絶縁膜を備え、
    前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点でのゲート絶縁膜の第1キャパシタンス値は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分でのゲート絶縁膜の第2キャパシタンス値、及び、前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分でのゲート絶縁膜の第3キャパシタンス値より大きいことを特徴とする薄膜トランジスタ。
  2. 前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点の下部のゲート絶縁膜の第1厚さは、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第2厚さより薄いことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点の下部のゲート絶縁膜の第1厚さは、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第2厚さ、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第3厚さの両方より薄いことを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点の下部のゲート絶縁膜部分の第1誘電定数は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2誘電定数より大きいことを特徴とする請求項1に記載の薄膜トランジスタ。
  5. 前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点の下部のゲート絶縁膜部分の第1誘電定数は、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第2誘電定数、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜部分の第3誘電定数の両方より大きいことを特徴とする請求項1に記載の薄膜トランジスタ。
  6. 前記有機半導体層と、前記ソース及びドレイン電極と、前記ゲート絶縁膜とが互いに接触する地点の下部のゲート絶縁膜の第1部分は、TiO、MgO、ZnO、Al、SnO、In、MgF及びCaFからなる群から選択された一つ以上の物質を更に含むシリコン酸化物、及びシリコン窒化物のうち一つ以上からなっており、前記有機半導体層と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第2部分、及び前記ソース及びドレイン電極と前記ゲート絶縁膜とが接触する部分の下部のゲート絶縁膜の第3部分のうち一つ以上の部分は、シリコン酸化物及びシリコン窒化物のうち一つ以上からなることを特徴とする請求項に記載の薄膜トランジスタ。
  7. 前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−6−チオフェン、α−4−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボン酸ジアンヒドリド及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びそれらの誘導体、α−5−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するか、または含有していないフタロシアニン及びそれらの誘導体、ピロメリト酸ジアンヒドリド及びその誘導体、及びピロメリト酸ジイミド及びそれらの誘導体のうち少なくともいずれか一つを含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  8. 請求項1ないし7のいずれか1項に記載の薄膜トランジスタを各画素に備え、前記薄膜トランジスタのソース電極またはドレイン電極に画素電極が接続されたことを特徴とする平板表示装置。
JP2005148530A 2004-05-24 2005-05-20 薄膜トランジスタ及びそれを備えた平板表示装置 Active JP4358152B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036953A KR100544145B1 (ko) 2004-05-24 2004-05-24 박막 트랜지스터 및 이를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
JP2005340817A JP2005340817A (ja) 2005-12-08
JP4358152B2 true JP4358152B2 (ja) 2009-11-04

Family

ID=35374359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005148530A Active JP4358152B2 (ja) 2004-05-24 2005-05-20 薄膜トランジスタ及びそれを備えた平板表示装置

Country Status (4)

Country Link
US (1) US7470931B2 (ja)
JP (1) JP4358152B2 (ja)
KR (1) KR100544145B1 (ja)
CN (1) CN1725522B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257646B (en) * 2005-09-05 2006-07-01 Innolux Display Corp Thin film transistor array substrate and method of manufacturing the same
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
US7397072B2 (en) * 2005-12-01 2008-07-08 Board Of Regents, The University Of Texas System Structure for and method of using a four terminal hybrid silicon/organic field effect sensor device
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR101217665B1 (ko) * 2006-06-12 2013-01-02 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
DE102006027884B4 (de) * 2006-06-13 2010-11-18 Samsung Mobile Display Co. Ltd., Suwon Organischer Dünnfilmtransistor mit einer homogen-kristallinen organischen Halbleiterschicht
CN100426520C (zh) * 2006-10-09 2008-10-15 友达光电股份有限公司 晶体管结构及具有该结构的控制单元
JP5214169B2 (ja) * 2007-05-17 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
WO2011138743A1 (en) * 2010-05-06 2011-11-10 Basf Se Use of pyromellitic diimides in organic electronics and organic photovoltaics
US9029914B2 (en) * 2012-11-26 2015-05-12 Triquint Semiconductor, Inc. Group III-nitride-based transistor with gate dielectric including a fluoride -or chloride- based compound
KR102551581B1 (ko) * 2018-12-26 2023-07-04 엘지디스플레이 주식회사 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224275A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd 薄膜トランジスタ
US6034414A (en) * 1997-11-18 2000-03-07 Industrial Technology Research Institute Variable capacitor using resistor generated heat to control dielectric thickness
DE10116876B4 (de) 2001-04-04 2004-09-23 Infineon Technologies Ag Verfahren zur Dotierung elektrisch leitfähiger organischer Verbindungen, organischer Feldeffekttransistor sowie Verfahren zu dessen Herstellung
JP4360801B2 (ja) * 2001-12-25 2009-11-11 シャープ株式会社 トランジスタおよびそれを用いた表示装置
JP4277947B2 (ja) * 2002-07-18 2009-06-10 シャープ株式会社 デンドリマー及びこれを用いた電子デバイス素子
US7585933B2 (en) * 2002-07-18 2009-09-08 Sharp Kabushiki Kaisha Dendritic polymer and electronic device element employing the polymer
CN1186822C (zh) * 2002-09-23 2005-01-26 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法
US6869821B2 (en) * 2002-12-30 2005-03-22 Xerox Corporation Method for producing organic electronic devices on deposited dielectric materials
EP1609191A1 (en) * 2003-03-31 2005-12-28 Canon Kabushiki Kaisha Organic thin film transistor and manufacturing method thereof
CN103215569A (zh) * 2003-05-16 2013-07-24 纳幕尔杜邦公司 通过原子层沉积形成的塑料基材阻挡层膜
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs

Also Published As

Publication number Publication date
CN1725522B (zh) 2012-05-09
JP2005340817A (ja) 2005-12-08
KR20050111999A (ko) 2005-11-29
CN1725522A (zh) 2006-01-25
KR100544145B1 (ko) 2006-01-23
US7470931B2 (en) 2008-12-30
US20050258422A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US7442960B2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
US7683366B2 (en) Organic thin film transistor providing smoother movement of holes between electrodes and semiconductor layer and flat panel display device including the same
JP4224038B2 (ja) 薄膜トランジスタ,その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
JP2005159290A (ja) キャパシター及びこれを具備した平板表示装置
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100696509B1 (ko) 평판 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4358152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250