TWI545759B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI545759B
TWI545759B TW100111805A TW100111805A TWI545759B TW I545759 B TWI545759 B TW I545759B TW 100111805 A TW100111805 A TW 100111805A TW 100111805 A TW100111805 A TW 100111805A TW I545759 B TWI545759 B TW I545759B
Authority
TW
Taiwan
Prior art keywords
film
metal oxide
oxide semiconductor
oxide film
semiconductor film
Prior art date
Application number
TW100111805A
Other languages
English (en)
Other versions
TW201208070A (en
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201208070A publication Critical patent/TW201208070A/zh
Application granted granted Critical
Publication of TWI545759B publication Critical patent/TWI545759B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導體裝置
所公開的發明係關於一種半導體裝置及半導體裝置的製造方法。
注意，在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜，眾所周知矽類半導體材料。但是，作為其他材料，氧化物半導體受到注目。
例如，公開了作為電晶體的啟動層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
雖然使用氧化物半導體的電晶體的工作速度比使用非晶矽的電晶體的工作速度快，且與使用多晶矽的電晶體相比更容易製造使用氧化物半導體的電晶體，但是，已知使用氧化物半導體的電晶體具有電特性容易變動而導致其可靠性低的問題。例如，在光BT測試的前後，電晶體的臨界值電壓變動。針對於此，在專利文獻2及專利文獻3中公開了一種技術，其中為了抑制使用氧化物半導體的電晶體的臨界值電壓移動，利用設置在氧化物半導體層的上部面及下部面中的至少一個面的介面穩定化層來防止產生在氧化物半導體層的介面的電荷俘獲。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2010-16347號公報
[專利文獻3]日本專利申請公開第2010-16348號公報
但是，由於專利文獻2或專利文獻3所公開的電晶體將具有與閘極絕緣層及保護層同樣的性質的層用作介面穩定化層，而不能保持啟動層和介面之間的良好狀態，因此難以抑制產生在啟動層和介面穩定化層之間的電荷俘獲。特別是，當介面穩定化層和啟動層具有同等的帶隙時，容易發生電荷的積累。
因此，還不能說使用氧化物半導體的電晶體具有充分的可靠性。
鑒於上述問題，所公開的發明的目的之一是使使用氧化物半導體的半導體裝置具有穩定的電特性以使其具有可靠性化。
所公開的發明的一個實施例的技術思想是：有與氧化物半導體膜接觸的用作氧化物半導體膜的通道保護膜的金屬氧化物膜，並且該金屬氧化物膜由與氧化物半導體膜同樣種類的成分構成。也就是說，所公開的發明的一個實施例具備層疊有金屬氧化物膜和氧化物半導體膜的結構。在此，“與氧化物半導體膜同樣種類的成分”是指包含選自氧化物半導體膜的構成元素中的一種或多種金屬元素。
藉由具備這種疊層結構，可以充分地抑制因半導體裝置的工作等而會產生的電荷等被俘獲到上述絕緣膜和氧化物半導體膜之間的介面。因如下機構而獲得該效果：藉由使由與氧化物半導體膜搭配的材料構成的金屬氧化物膜具有與氧化物半導體膜接觸的方式，可以抑制因半導體裝置的工作等而會產生的電荷等被俘獲到氧化物半導體膜和金屬氧化物膜之間的介面。
而且，可以抑制在氧化物半導體膜的介面產生的電荷俘獲的上述效果引起半導體裝置的工作故障的抑制，而能夠提高半導體裝置的可靠性。
再者，最好採用在該疊層結構中的金屬氧化物膜上與其接觸地設置包含與金屬氧化物膜及氧化物半導體膜不同的成分的絕緣膜的結構。也就是說，所公開的發明的一個實施例具備層疊有氧化物半導體膜、金屬氧化物膜及絕緣膜的結構。
像這樣，藉由使由能夠在介面形成電荷的俘獲中心的材料構成的絕緣膜採用與金屬氧化物膜接觸的方式，與氧化物半導體膜和金屬氧化物膜之間的介面相比，可以優先地使金屬氧化物膜和絕緣膜之間的介面俘獲上述電荷。換言之，藉由設置採用與金屬氧化物膜接觸的方式的絕緣膜，優先在金屬氧化物膜和絕緣膜之間的介面俘獲電荷，從而可以更有效地抑制在氧化物半導體膜和金屬氧化物膜之間的介面產生的電荷俘獲。
而且，因為能夠抑制氧化物半導體膜的介面的電荷俘獲，且使電荷的俘獲中心遠離氧化物半導體膜的上述效果，可以抑制半導體裝置的工作故障，並提高半導體裝置的可靠性。
注意，根據上述機構，金屬氧化物膜較佳具有充分的厚度。其原因是：當金屬氧化物膜薄時，有時被俘獲到金屬氧化物膜和絕緣膜之間的介面的電荷的影響增大。例如，較佳使金屬氧化物膜厚於氧化物半導體膜。
此外，由於以不阻礙源極電極及汲極電極和氧化物半導體膜之間的連接的方式形成具有絕緣性的金屬氧化物膜，因此與在源極電極或汲極電極和氧化物半導體膜之間存在金屬氧化物膜的情況相比，可以防止電阻的增大。因此，可以抑制電晶體的電特性的降低。
另外，當在薄膜形成製程中，因氧過剩或氧不足等而發生化學計量組成的偏差或形成電子給體的氫、水分的混入等時，氧化物半導體的導電率發生變化。對於使用氧化物半導體的電晶體，這種現象成為電特性變動的主要原因。因此，藉由意圖性地從氧化物半導體中去除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，並且供應在雜質的去除製程的同時減少的作為構成氧化物半導體的主要成分材料的氧，使氧化物半導體膜高純度化且在電性上i型(本徵)化。
i型(本徵)的氧化物半導體是指一種氧化物半導體，其中藉由以從氧化物半導體去除n型雜質的氫，並儘量不包含氧化物半導體的主要成分之外的雜質的方式進行高純度化，實現i型(本徵)的氧化物半導體或無限趨近於i型(本徵)的氧化物半導體。
此外，在使氧化物半導體膜i型化的製程中，也可以在同時使由與氧化物半導體膜同樣種類的成分構成的金屬氧化物膜i型化。在所公開的發明的一個實施例中，設置在氧化物半導體膜的上部面及下部面的金屬氧化物膜較佳為其中充分地減少水分、氫等的雜質，並在電性上i型化的金屬氧化物膜。
具有高純度化的氧化物半導體膜的電晶體的電特性諸如臨界值電壓、導通電流等幾乎不呈現溫度依賴性。此外，由於光退化引起的電晶體特性的變動也少。
下面，明確地說明本發明的一個實施例。
所公開的發明的一個實施例是一種半導體裝置，包括：閘極電極；覆蓋閘極電極的閘極絕緣膜；閘極絕緣膜上的設置在與閘極電極重疊的區域的氧化物半導體膜；在氧化物半導體膜上與其接觸地設置的金屬氧化物膜；以及設置在金屬氧化物膜上，且與氧化物半導體膜的一部分接觸的源極電極及汲極電極，其中，金屬氧化物膜包含選自氧化物半導體膜的構成元素中的一種或多種金屬元素的氧化物。
另外，在上述結構中，半導體裝置也可以包括覆蓋源極電極及汲極電極，且在金屬氧化物膜上與其接觸地設置的絕緣膜。在上述結構中，也可以在絕緣膜上包括導電膜。
另外，在上述結構中，也可以採用如下結構：金屬氧化物膜的通道長度方向上的寬度比氧化物半導體膜的通道長度方向上的寬度短，且源極電極及汲極電極與氧化物半導體膜的頂面的一部分接觸；氧化物半導體膜的通道長度方向上的側端部和金屬氧化物膜的通道長度方向上的側端部對準；金屬氧化物膜至少覆蓋氧化物半導體膜，以使氧化物半導體膜的一部分露出的方式設置開口，且源極電極及汲極電極藉由開口與氧化物半導體膜接觸；或者包括在閘極絕緣膜上與其接觸地設置，且與氧化物半導體膜的底面接觸的第二金屬氧化物膜。此外，在上述結構中，金屬氧化物膜較佳用作通道保護膜。
另外，在上述結構中，也可以採用包括在金屬氧化物膜上與其接觸地設置，且其頂面的一部分與源極電極及汲極電極接觸的保護絕緣膜的結構。此外，在此，保護絕緣膜用作當進行源極電極及汲極電極的蝕刻時保護氧化物半導體膜的通道形成區的膜。
在上述結構中，金屬氧化物膜的能隙較佳比氧化物半導體膜的能隙大。此外，金屬氧化物膜的導電帶底部上的能量較佳比氧化物半導體膜的導電帶底部上的能量高。
此外，在上述結構中，金屬氧化物膜有時包含氧化鎵。
此外，在上述結構中，閘極絕緣膜也可以包含氧化矽或氧化鉿。
注意，在上述半導體裝置中，可以將由用作通道保護膜的金屬氧化物膜的通道長度方向上的寬度而決定的電晶體的通道長度L設定為10nm以上且10μm以下，例如設定為0.1μm至0.5μm。當然，通道長度L也可以為1μm以上。此外，也可以將通道寬度W設定為10nm以上。
根據本發明的一個實施例可以製造具有穩定的電特性的電晶體。
此外，根據本發明的一個實施例可以製造具有電特性優良且可靠性高的電晶體的半導體裝置。
下面，關於本發明的實施方式參照附圖給予詳細的說明。但是，本發明不侷限於下述說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅限於以下所示的實施方式的記載內容。
注意，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，其在本發明說明中不表示用來特定發明的事項的固有名稱。
[實施例1]
在本實施例中，參照圖1A至圖5C說明半導體裝置及半導體裝置的製造方法的一個實施例。
〈半導體裝置的結構例〉
在圖1A至1C中，作為半導體裝置的例子示出底閘型結構中之一的通道保護型(也稱為通道停止型)電晶體的截面圖及平面圖。圖1A是平面圖，圖1B及1C是沿著圖1A中的A-B截面及C-D截面的截面圖。注意，在圖1A中，為了簡潔省略電晶體310的構成要素的一部分(例如，閘極絕緣膜402等)。
圖1A所示的電晶體310在具有絕緣表面的基板400上包括：閘極電極401；覆蓋閘極電極401的閘極絕緣膜402；閘極絕緣膜402上的設置在與閘極電極401重疊的區域的氧化物半導體膜403；在氧化物半導體膜403上與其接觸地設置的金屬氧化物膜407；以及設置在金屬氧化物膜407上且與氧化物半導體膜403的一部分接觸的源極電極405a及汲極電極405b。在圖1A所示的電晶體310中，金屬氧化物膜407用作通道保護膜。此外，電晶體310較佳以覆蓋源極電極405a及汲極電極405b，且在金屬氧化物膜407上與其接觸的方式還設置絕緣膜409。
在此，作為金屬氧化物膜407，較佳使用由與氧化物半導體膜403同樣種類的成分構成的氧化物。明確而言，較佳使用包括選自氧化物半導體膜的構成元素中的一種或多種金屬元素的氧化物的膜。其原因是：因為這種材料與氧化物半導體膜403搭配，所以藉由將這種材料用於金屬氧化物膜407，可以保持與氧化物半導體膜之間的介面的良好狀態。換言之，藉由將上述材料用於金屬氧化物膜407，可以抑制氧化物半導體膜和與其接觸的金屬氧化物膜的介面(在此，金屬氧化物膜407和氧化物半導體膜403之間的介面)的電荷俘獲。
另外，因為將氧化物半導體膜403用作啟動層，所以金屬氧化物膜407的能隙需要比氧化物半導體膜403的能隙大。此外，在金屬氧化物膜407和氧化物半導體膜403之間，需要形成至少在室溫(20℃)下不使載子從氧化物半導體膜403流出的程度的能壘。例如，較佳金屬氧化物膜407的導電帶底部上和氧化物半導體膜403的導電帶底部上之間的能量差、或者氧化物半導體膜403的價電子帶的上端部和金屬氧化物膜407的價電子帶的上端部之間的能量差為0.5eV以上，更佳為0.7eV以上。此外，還較佳為1.5eV以下。
明確而言，例如當將In-Ga-Zn-O類材料用於氧化物半導體膜403時，使用包含氧化鎵的材料等形成金屬氧化物膜407，即可。另外，使氧化鎵和In-Ga-Zn-O類材料彼此接觸時的能壘在傳導帶一側大致為0.8eV，在價電子帶一側大致為0.9eV。
此外，氧化鎵也表示為GaOx，且較佳以氧量多於化學計量比的方式設定x的值。例如，較佳將x的值設定為1.4以上且2.0以下，更佳將x的值設定為1.5以上且1.8以下。當將氧化鎵膜用作金屬氧化物膜407時，氧化鎵膜較佳是充分地減少氫、水等的雜質的膜。但是，藉由使氧化鎵膜中包含氫之外的雜質元素諸如釔等的第3族元素、鉿等的第4族元素、鋁等的第13族元素、矽等的第14族元素、氮等，也可以擴大氧化鎵的能隙來提高絕緣性。不包含雜質的氧化鎵膜的能隙為4.9eV，但是藉由使氧化鎵膜包含超過0at.%至20at.%以下左右的上述雜質，可以將氧化鎵膜的能隙擴大為6eV左右。
注意，從減少電荷的發生源或俘獲中心的角度來看，較佳充分地減少金屬氧化物膜中的氫、水等的雜質。這個思想與減少氧化物半導體膜中的雜質的思想共通。
此外，由於在與氧化物半導體膜403的通道形成區重疊的區域中，設置有用作通道保護膜的金屬氧化物膜407，因此可以防止對源極電極405a及汲極電極405b進行的蝕刻給通道形成區帶來的損傷(例如，進行蝕刻時的電漿或蝕刻劑所帶來的損傷)。由此，可以提供具有穩定的電特性的使用氧化物半導體的半導體裝置。
此外，如圖1B所示，藉由使金屬氧化物膜407的通道長度方向上的寬度短於氧化物半導體膜403的通道長度方向上的寬度，源極電極405a及汲極電極405b與氧化物半導體膜403的頂面的一部分接觸。也就是說，藉由縮短金屬氧化物膜407的通道長度方向上的寬度，可以縮短電晶體310的通道長度，並實現電晶體的高速化及低功耗化。
此外，因為在電晶體310中，與不設置有金屬氧化物膜407的所謂的通道蝕刻型電晶體相比，減少源極電極405a及汲極電極405b和氧化物半導體膜403之間的接觸面積，所以源極電極405a及汲極電極405b和氧化物半導體膜403之間的介面近旁成為高電阻的區域。由此，可以緩和在電晶體310中電場的集中，從而當使電晶體310微細化時也可以抑制短通道效應。
此外，當在金屬氧化物膜407上與其接觸地設置絕緣膜409時，作為絕緣膜409，較佳使用藉由與金屬氧化物膜407接觸，能夠在其介面形成電荷的俘獲中心的材料。藉由將這種材料用於絕緣膜409，電荷優先被俘獲到絕緣膜409和金屬氧化物膜407之間的介面，從而可以更有效地抑制在金屬氧化物膜407和氧化物半導體膜403之間的介面產生的電荷俘獲。但是，由於當在絕緣膜409和金屬氧化物膜407之間的介面形成大量的電荷的俘獲中心時，可能會導致電晶體特性的惡化，因此，可以說，其俘獲電荷的程度較佳是與氧化物半導體膜403和金屬氧化物膜407之間的介面相比，稍微容易形成電荷的俘獲中心的程度。
明確而言，作為絕緣膜409，使用氧化矽、氮化矽、氧化鋁、氮化鋁、這些的混合材料等的單層或疊層，即可。例如，當將包含氧化鎵的材料用於金屬氧化物膜407時，作為絕緣膜409，較佳使用氧化矽或氮化矽等。此外，因為與金屬氧化物膜407接觸，所以絕緣膜409的能隙較佳比金屬氧化物膜407的能隙大。
注意，如果可以在絕緣膜409和金屬氧化物膜407之間的介面可以形成電荷的俘獲中心，則絕緣膜409的材料不必侷限於上述材料。此外，也可以對絕緣膜409和金屬氧化物膜407之間的介面進行形成電荷的俘獲中心的處理。作為這種處理，例如有電漿處理或元素的添加處理(離子植入等)。
此外，在電晶體310中，金屬氧化物膜407形成為島狀，但是金屬氧化物膜407不一定必須要形成為島狀。也可以使氧化物半導體膜403的通道長度方向上的側端部和金屬氧化物膜407的通道長度方向上的側端部對準。當形成絕緣膜409時，在氧化物半導體膜403的上方，還可以具有第二閘極電極。在此情況下，也可以不設置閘極電極401而形成頂閘型電晶體。也可以在閘極絕緣膜402上具有與其接觸的第二金屬氧化物膜。也可以以使氧化物半導體膜403的通道長度方向上的寬度窄於閘極電極401的通道長度方向上的寬度的方式對氧化物半導體膜403進行圖案形成。在電晶體310上還可以設置有絕緣膜。也可以在閘極絕緣膜402、金屬氧化物膜407、絕緣膜409等中形成有開口，以使源極電極405a及汲極電極405b和佈線電連接。另外，較佳將氧化物半導體膜403加工為島狀，但是也可以不加工為島狀。
圖2是示出上述電晶體310，即從閘極電極GE一側接合絕緣膜、氧化物半導體膜、金屬氧化物膜和絕緣膜的結構的能帶圖(模式圖)，並且EF表示氧化物半導體膜的費米能級。在圖2中假定絕緣膜、金屬氧化物膜、氧化物半導體膜的理想狀態都為本徵膜，並示出將氧化矽(SiOx)(帶隙Eg為8eV至9eV)用作絕緣膜，將氧化鎵(GaOx)(帶隙Eg為4.9eV)用作金屬氧化物膜，並將In-Ga-Zn-O類非單晶膜(帶隙Eg為3.15eV)用作氧化物半導體膜(OS)的情況。另外，氧化矽的真空能級和導電帶底部上之間的能量差為0.95eV，氧化鎵的真空能級和導電帶底部上之間的能量差為3.5eV，In-Ga-Zn-O類非單晶膜的真空能級和導電帶底部上之間的能量差為4.3eV。
如圖2所示，在氧化物半導體膜的閘極電極一側(通道一側)的氧化物半導體膜和絕緣膜之間的介面有大約3.35eV及大約2.5eV的能壘。同樣地，在氧化物半導體膜的與閘極電極GE相反一側(背通道一側)的氧化物半導體膜和金屬氧化物膜之間的介面也有大約0.8eV及大約0.95eV的能壘。因在氧化物半導體膜和絕緣膜之間的介面及氧化物半導體膜和金屬氧化物之間的介面有這種能壘阻礙載子在氧化物半導體膜和絕緣膜之間的介面及氧化物半導體膜和金屬氧化物膜之間的介面移動，所以載子不從氧化物半導體中移動到絕緣膜中或從氧化物半導體膜中或金屬氧化物中，而在氧化物半導體膜中移動。換言之，藉由將氧化物半導體膜夾在其帶隙比氧化物半導體的帶隙大的材料(在此，金屬氧化物膜及絕緣膜)之間，載子在氧化物半導體膜OS中移動。
圖3A至3C以及圖4A至4H示出與圖1A至1C不同的電晶體的結構例。
圖3A至3C示出金屬氧化物膜407覆蓋氧化物半導體膜403的結構的電晶體的截面圖及平面圖。在此，圖3A是平面圖，圖3B及3C是沿著圖3A中的A-B截面及C-D截面的截面圖。此外，在圖3A中，為了避免成為複雜，而省略電晶體320的構成要素的一部分(例如，閘極絕緣膜402等)。
圖3A至3C所示的電晶體320在基板400上包括：閘極電極401；閘極絕緣膜402；氧化物半導體膜403；金屬氧化物膜407；源極電極405a；汲極電極405b；以及絕緣膜409，這是圖3A至3C所示的電晶體320與圖1A至1C所示的電晶體310的相同之處。圖3A至3C所示的電晶體320和圖1A至1C所示的電晶體310的不同之處在於金屬氧化物膜407覆蓋氧化物半導體膜403的點。在此，在電晶體320中，藉由以使氧化物半導體膜403的一部分露出的方式設置在金屬氧化物膜407的開口，源極電極405a及汲極電極405b與氧化物半導體膜403接觸。其他構成要素與圖1A至1C所示的電晶體310的構成要素相同。至於詳細內容，可以參照關於圖1A至1C的記載。
由於藉由採用這種結構，在電晶體320中，與圖1A至1C所示的電晶體310相比減少源極電極405a及汲極電極405b和氧化物半導體膜403之間的接觸面積，因此源極電極405a及汲極電極405b和氧化物半導體膜403之間的介面近旁成為更高電阻的區域。由此，可以進一步緩和在電晶體310中電場集中，從而當使電晶體310微細化時也可以更有效地抑制短通道效應。
在圖4A及4B所示的電晶體330、電晶體340中，與上述電晶體310、電晶體320的結構不同地在絕緣膜409上的與氧化物半導體膜403的通道形成區重疊的區域設置導電膜410的結構。導電膜410可以使用與閘極電極401同樣的材料及方法形成，即可。其他構成要素與上述電晶體310、電晶體320的構成要素同樣。另外，圖4C及4D所示的電晶體350、電晶體360是在電晶體330、電晶體340的結構中沒有閘極電極401及閘極絕緣膜402的結構，而成為頂閘型電晶體。
在圖4E及4F所示的電晶體370、電晶體380中，與上述電晶體310、電晶體320的結構不同地在閘極絕緣膜402上與其接觸地設置金屬氧化物膜404的結構。金屬氧化物膜404可以使用與金屬氧化物膜407同樣的材料及方法形成，即可。此外，最好採用與絕緣膜409同樣的材料及方法形成閘極絕緣膜402。其他構成要素與上述電晶體310、電晶體320的構成要素同樣。
藉由採用這種結構，也可以在氧化物半導體膜403的底面部，即氧化物半導體膜403和金屬氧化物膜404之間的介面抑制電荷的俘獲。再者，作為閘極絕緣膜402，使用藉由與金屬氧化物膜404接觸，能夠在其介面形成電荷的俘獲中心的材料，從而電荷優先被俘獲到閘極絕緣膜402和金屬氧化物膜404之間的介面。由此，可以更有效地抑制在金屬氧化物膜404和氧化物半導體膜403之間的介面產生的電荷俘獲。
在圖4G所示的電晶體390中，與上述電晶體310的不同地以使氧化物半導體膜403的通道長度方向上的寬度窄於閘極電極401的通道長度方向上的寬度的方式對氧化物半導體膜403進行圖案形成。其他構成要素與上述電晶體310的構成要素同樣。由於藉由採用這種結構，可以將氧化物半導體膜403形成為平坦的形狀，因此可以謀求防止在氧化物半導體膜403和閘極絕緣膜402之間的介面產生的載子的散亂，或減少介面能級。
在圖4H所示的電晶體500中，與上述電晶體310的結構不同地在金屬氧化物膜407上與其接觸地設置保護絕緣膜419的結構。也就是說，保護絕緣膜419的頂面的一部分與源極電極405a及汲極電極405b接觸，且保護絕緣膜419與金屬氧化物膜407一起用作通道保護膜。保護絕緣膜419可以使用與絕緣膜409同樣的材料及方法形成，即可。其他構成要素與上述電晶體310的構成要素同樣。
當採用上述結構時，即使不設置絕緣膜409也可以在金屬氧化物膜407上與其接觸地設置保護絕緣膜419，該保護絕緣膜419使用當使它接觸到金屬氧化物膜407時，能夠在其介面形成電荷的俘獲中心的材料。因此，即使採用不設置絕緣膜409的結構，也與氧化物半導體膜403和金屬氧化物膜407之間的介面相比，電荷優先被俘獲到保護絕緣膜419和金屬氧化物膜407之間的介面，由此更有效地抑制在金屬氧化物膜407和氧化物半導體膜403之間的介面產生的電荷俘獲。
另外，上述各電晶體的結構可以適當地彼此組合而使用。
〈電晶體的製造製程的例子〉
下面，參照圖5A至5D說明圖1A至1C、圖3A至3C以及圖4A至4H所示的電晶體的製造製程的例子。
〈電晶體310的製造製程〉
參照圖5A至5E說明圖1A至1C所示的電晶體310的製造製程的一例。
首先，在具有絕緣表面的基板400上形成導電膜，然後藉由第一光微影製程形成閘極電極401(參照圖5A)。另外，也可以藉由噴墨法形成抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以減少製造成本。
儘管對可用於具有絕緣表面的基板400的基板沒有很大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等的基板。另外，只要具有絕緣表面，就也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。
此外，作為基板400，也可以使用撓性基板。當使用撓性基板時，既可以在撓性基板上直接製造包括氧化物半導體膜403的電晶體，也可以在其他製造基板上製造包括氧化物半導體膜403的電晶體，然後進行剝離而將其轉置到撓性基板上。另外，為了將包括氧化物半導體膜403的電晶體從製造基板剝離而轉置到撓性基板上，較佳在製造基板和包括氧化物半導體膜403的電晶體之間設置分離層。
也可以將成為基底膜的絕緣膜設置在基板400與閘極電極401之間。基底膜有防止雜質元素從基板400擴散的功能，而且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜以及氧氮化矽膜中的一種或多種膜的疊層結構來形成。
此外，作為閘極電極401，可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層來形成。
接著，在閘極電極401上形成閘極絕緣膜402(參照圖5A)。
明確而言，閘極絕緣膜402可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鎵膜等的單層或疊層來形成。
對於閘極絕緣膜402的製造方法沒有特別的限制，例如可以使用電漿CVD法或濺射法等的成膜方法製造閘極絕緣膜402。
另外，藉由在形成閘極絕緣膜402之後，還在閘極絕緣膜402上設置金屬氧化物膜404，可以形成圖4E所示的電晶體370或圖4F所示的電晶體380。可以採用與下述金屬氧化物膜407同樣的材料、製程形成金屬氧化物膜404。
接著，藉由濺射法在閘極絕緣膜402上形成厚度為3nm以上且30nm以下的氧化物半導體膜403(參照圖5A)。如果氧化物半導體膜403的厚度過大(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的憂慮，所以最好採用上述厚度。注意，較佳以不接觸大氣的方式連續地形成閘極絕緣膜402及氧化物半導體膜403。
另外，較佳的是，在藉由濺射法形成氧化物半導體膜403之前，進行引入氬氣體產生電漿的反濺射，來去除附著於閘極絕緣膜402的表面上的粉狀物質(也稱為微粒、塵屑)。反濺射是指如下一種方法，其中對基板施加電壓來在基板附近形成電漿，來對基板一側的表面進行改性。此外，也可以使用氮、氦、氧等的氣體代替氬。
作為用於氧化物半導體膜403的氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。此外，也可以使上述氧化物半導體包含SiO2。在此，例如，In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，對其組成比沒有特別的限制。此外，也可以包含In、Ga及Zn以外的元素。
另外，氧化物半導體膜403可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，具有Ga、Ga及Al、Ga及Mn或Ga及Co等。
在本實施例中，使用In-Ga-Zn-O類氧化物半導體的成膜用靶材並利用濺射法來形成氧化物半導體膜403。此外，可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下藉由濺射法形成氧化物半導體膜403。
作為利用濺射法製造用作氧化物半導體膜403的In-Ga-Zn-O膜所使用的靶材，例如可以使用其組成比為In2O3：Ga2O3：ZnO=1：1：1[摩爾比]的氧化物半導體的成膜用靶材。另外，不侷限於該靶材的材料及組成，例如也可以使用In2O3：Ga2O3：ZnO=1：1：2[摩爾比]的氧化物半導體的成膜用靶材。
此外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In：Zn=50：1至1：2(換算為摩爾比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為摩爾比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為摩爾比則為In2O3：ZnO=15：2至3：4)。例如，作為用於In-Zn-O類氧化物半導體的形成的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。
此外，氧化物半導體的成膜用靶材的填充率為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高填充率的氧化物半導體的成膜用靶材，所形成的氧化物半導體膜403可以成為緻密的膜。
作為在形成氧化物半導體膜403時使用的濺射氣體，較佳使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在被保持為減壓狀態的沉積室內保持基板400，且將基板溫度設定為100℃以上且600℃以下，較佳設定為200℃以上且400℃以下來形成氧化物半導體膜403。藉由邊加熱基板400邊進行成膜，可以降低所形成的氧化物半導體膜403所包含的雜質濃度。另外，減少因濺射產生的氧化物半導體膜403的損傷。而且，一邊去除沉積室中的殘留水分，一邊引入去除了氫及水分的濺射氣體，並使用上述靶材來在基板400上形成氧化物半導體膜403。為了去除沉積室中的殘留水分，較佳使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於利用低溫泵進行了排氣的沉積室中，例如氫原子、水(H2O)等的包含氫原子的化合物(更佳還包括包含碳原子的化合物)等被排出，因此可以降低在該沉積室中形成的氧化物半導體膜403所含有的雜質濃度。
作為成膜條件的一例，應用如下條件：基板和靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；採用氧(氧流量比率為100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且厚度的不均勻性也減少，所以是較佳的。
然後，較佳對氧化物半導體膜403進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體膜403中的過量的氫(包括水及羥基)而改善氧化物半導體膜403的結構，而降低能隙中的缺陷能級。將第一熱處理的溫度設定為250℃以上且700℃以下，較佳設定為450℃以上且600℃以下。另外，較佳將第一熱處理的溫度設定為低於基板的應變點。
作為熱處理，例如，可以將被處理物放入到使用電阻發熱體等的電爐中，並在氮氣圍下以450℃進行1個小時。在該期間，不使氧化物半導體膜403接觸大氣，以避免水或氫的混入。
加熱處理裝置不限於電爐，還可以使用利用來自被加熱的氣體等的介質的熱傳達或熱輻射來加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal)裝置、GRTA(Gas Rapid Thermal Anneal)裝置等的RTA(Rapid Thermal Anneal)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用如氬等的稀有氣體或如氮等的即使進行熱處理也不與被處理物發生反應的惰性氣體。
例如，作為第一熱處理，也可以採用GRTA處理，即：將被處理物放入被加熱的惰性氣體氣圍中，在進行幾分鐘的加熱之後，再將被處理物從該惰性氣體氣圍中取出。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使在溫度條件超過被處理物的耐熱溫度的情況下也可以採用GRTA處理。另外，在進行處理時，還可以將惰性氣體轉換為包含氧的氣體。這是因為藉由在包含氧的氣圍下進行第一熱處理，可以降低起因於氧缺陷的能隙中的缺陷能級。
另外，作為惰性氣體氣圍，較佳應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣圍。例如，較佳將引入到加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
在任何情況下，藉由第一熱處理降低雜質，形成i型(本徵)半導體或無限趨近於i型半導體的氧化物半導體膜403，可以實現具有非常優良的特性的電晶體。
由於上述熱處理(第一熱處理)具有去除氫或水等的效果，所以也可以將該熱處理稱為脫水化處理、脫氫化處理等。例如，也可以在將氧化物半導體膜403加工為島狀之後，進行該脫水化處理、脫氫化處理。另外，這種脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，較佳藉由第二光微影製程將氧化物半導體膜403加工為島狀的氧化物半導體膜403(參照圖5A)。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜403的抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以減少製造成本。作為在此的氧化物半導體膜403的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。
另外，藉由以使島狀得氧化物半導體膜403的通道長度方向上的寬度窄於閘極電極401的通道長度方向上的寬度的方式加工氧化物半導體膜403，來可以形成圖4G所示的電晶體390。
接著，也可以進行使用N2O、N2或Ar等的氣體的電漿處理，來去除附著到露出的氧化物半導體膜403的表面的吸附水等。當進行電漿處理時，較佳在該電漿處理之後以不接觸大氣的方式形成與氧化物半導體膜403接觸的金屬氧化物膜407。
接著，覆蓋氧化物半導體膜403地形成金屬氧化物膜427(參照圖5B)。另外，藉由將金屬氧化物膜427加工為島狀，形成金屬氧化物膜407。
金屬氧化物膜427(金屬氧化物膜407)是由與氧化物半導體膜403同樣種類的成分構成的膜，且較佳使用包含半導體膜403的主要成分材料的氧化物。其原因是：因為這種材料與氧化物半導體膜403搭配，所以藉由將這種材料用於金屬氧化物膜427(金屬氧化物膜407)，可以保持與氧化物半導體膜之間的介面的良好狀態。換言之，藉由將上述材料用於第二金屬氧化物膜407，可以抑制在第二金屬氧化物膜407和氧化物半導體膜403之間的介面產生的電荷俘獲。
金屬氧化物膜407的能隙需要比氧化物半導體膜403的能隙大。此外，在金屬氧化物膜407和氧化物半導體膜403之間，需要形成至少在室溫(20℃)下不使載子從氧化物半導體膜403流出的程度的能壘。
注意，從減少電荷的發生源或俘獲中心的角度來看，較佳充分地減少金屬氧化物膜407中的氫、水等的雜質。這個思想與減少氧化物半導體膜中的雜質的思想共通。
最好採用不使水、氫等的雜質混入的方法形成金屬氧化物膜427(金屬氧化物膜407)。當金屬氧化物膜427(金屬氧化物膜407)包含氫時，有如下憂慮：因該氫侵入到氧化物半導體膜403中或該氫抽出氧化物半導體膜403中的氧而使氧化物半導體膜403的背通道低電阻化(n型化)，因此形成寄生通道。因此，重要的是，在成膜方法中不使用氫，以使金屬氧化物膜427(金屬氧化物膜407)成為儘量不包含氫的膜。
因此，較佳藉由濺射法形成金屬氧化物膜427，並且作為形成第二金屬氧化物膜407時使用的濺射氣體，較佳使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
另外，為了將電荷的俘獲中心遠離氧化物半導體膜403，金屬氧化物膜427(金屬氧化物膜407)較佳具有充分的厚度。明確而言，作為金屬氧化物膜427(金屬氧化物膜407)，最好採用其厚度超過10nm且100nm以下的膜。
另外，在形成金屬氧化物膜427之後，還在金屬氧化物膜427上設置保護絕緣膜419，來可以形成圖4H所示的電晶體500。可以使用與下述的絕緣膜409同樣的材料及製程形成保護絕緣膜419。此外，當在後面的製程中將金屬氧化物427形成為金屬氧化物膜407的圖案形狀的同時，可以對保護絕緣膜419進行圖案形成。當然，也可以在與金屬氧化物膜427不同的製程對保護絕緣膜419進行圖案形成。
接著，藉由第三光微影製程，在金屬氧化物膜427上形成抗蝕劑掩模，並進行蝕刻形成用作通道保護膜的金屬氧化物膜407，然後去除抗蝕劑掩模(參照圖5C)。此外，也可以藉由噴墨法形成用來形成金屬氧化物膜407的抗蝕劑掩模。因為當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以減少製造成本。作為在此的金屬氧化物膜427的蝕刻，可以採用乾蝕刻及濕蝕刻中的一方或兩者。
對於藉由第三光微影製程形成抗蝕劑掩模時的曝光，較佳使用紫外線、KrF雷射、ArF雷射。在後面形成的電晶體的通道長度L取決於用作通道保護膜的金屬氧化物膜407的通道長度方向上的寬度。另外，在當通道長度L短於25nm時進行曝光的情況下，例如較佳使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)進行藉由第三光微影製程形成抗蝕劑掩模時的曝光。使用極紫外線的曝光的解析度高且其聚焦深度也大。因此，也可以縮短在後面形成的電晶體的通道長度L微細化，從而可以實現電路的工作速度的高速化。
在此，藉由以使金屬氧化物膜407的通道長度方向上的寬度短於氧化物半導體膜403的通道長度方向上的寬度的方式進行圖案形成，在後面的製程中形成的源極電極405a及汲極電極405b與氧化物半導體膜403的頂面的一部分接觸。因此，藉由縮短金屬氧化物膜407的通道長度方向上的寬度，可以縮短電晶體的通道長度來謀求電晶體的高速化及低功耗化。
此外，當在該金屬氧化物膜427的蝕刻製程中，金屬氧化物膜427和氧化物半導體膜403不能獲得充分的蝕刻選擇比時，有時氧化物半導體膜403中的不與金屬氧化物膜427重疊的區域的一部分被去除。在此情況下，氧化物半導體膜403中的不與金屬氧化物膜427重疊的區域的厚度減薄。
另外，當在上述製程中，不將氧化物半導體膜403加工為島狀時，也可以在此與金屬氧化物膜427一起加工為島狀。藉由像這樣在同時對氧化物半導體膜403和金屬氧化物膜427進行圖案形成，可以縮減光微影製程。此外，藉由使用相同的掩模對氧化物半導體膜403和金屬氧化物膜427進行圖案形成，氧化物半導體膜403的通道長度方向上的側端部和金屬氧化物膜407的通道長度方向上的側端部對準。另外，在此情況下，較佳以不使閘極絕緣膜402、氧化物半導體膜403及金屬氧化物膜427暴露於外部空氣的方式連續地進行成膜。
此外，不一定必須要將金屬氧化物膜427加工為島狀。例如，也可以採用設置有為可以在後面的製程中與源極電極405a及汲極電極405b電連接而使氧化物半導體膜403的一部分露出的開口的結構。藉由採用這種結構，可以形成圖3A至3C所示的電晶體320、圖4B所示的電晶體340、圖4D所示的電晶體360、圖4F所示的電晶體380。
接著，覆蓋金屬氧化物膜407及氧化物半導體膜403地形成用來形成源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，例如可以使用包含選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側及上側的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
藉由進行第四光微影製程，在導電膜上形成抗蝕劑掩模，並選擇性地進行蝕刻來形成源極電極405a、汲極電極405b，然後去除抗蝕劑掩模(參照圖5D)。由於當將紫外線、KrF雷射、ArF雷射用於藉由第三光微影製程形成抗蝕劑掩模時的曝光時，在金屬氧化物膜407上相鄰的源極電極405a的下端部和汲極電極405b的下端部之間的間隔寬度形成為窄，因此在第四光微影製程中也較佳使用紫外線、KrF雷射、ArF雷射。
此外，為了縮減用於光微影製程的光掩模數及製程數，也可以使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。由此，可以縮減曝光掩模數，並還可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
在此，因為在與氧化物半導體膜403的通道形成區重疊的區域中，設置有金屬氧化物膜407，所以可以防止對上述導電膜進行的蝕刻所帶來的損傷(例如，進行蝕刻時的電漿或蝕刻劑所帶來的損傷)。由此，可以提供具有穩定的電特性的使用氧化物半導體的半導體裝置。
接著，以覆蓋源極電極405a、汲極電極405b且在金屬氧化物膜407上與其接觸的方式形成絕緣膜409(參照圖5E)。作為絕緣膜409，較佳使用藉由使金屬氧化物膜407和絕緣膜409接觸，能夠在其介面形成電荷的俘獲中心的材料。藉由將這種材料用於絕緣膜409，電荷被俘獲到絕緣膜409和金屬氧化物膜407之間的介面，從而可以充分地抑制在金屬氧化物膜407和氧化物半導體膜403之間的介面產生的電荷俘獲。
作為絕緣膜409使用無機絕緣膜，使用氧化絕緣膜諸如氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等的單層或疊層，或者氮化絕緣膜諸如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等的單層或疊層，即可。例如，藉由採用濺射法，從金屬氧化物膜407一側按順序層疊地形成氧化矽膜和氮化矽膜。絕緣膜409較佳包含與氧化物半導體膜403或金屬氧化物407不同的成分。另外，在後面的對氧化物半導體膜403進行的熱處理製程中，為了從金屬氧化物膜407也高效地去除氫、水分等的雜質，較佳將氧化矽膜用作絕緣膜409。此外，因為與金屬氧化物膜407接觸，所以絕緣膜409的能隙較佳比金屬氧化物膜407的能隙大。
注意，如果可以在絕緣膜409和金屬氧化物膜407之間的介面可以形成電荷的俘獲中心，則絕緣膜409的材料不必侷限於上述材料。此外，也可以對絕緣膜409和金屬氧化物膜407之間的介面進行形成電荷的俘獲中心的處理。作為這種處理，例如有電漿處理或元素的添加處理(離子植入等)。
接著，較佳的是，在其一部分(通道形成區)與金屬氧化物膜407接觸的狀態下對氧化物半導體膜403進行第二熱處理。將第二熱處理的溫度設定為250℃以上且700℃以下，較佳設定為450℃以上且600℃以下。另外，較佳將第一熱處理的溫度設定為低於基板的應變點。
在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氣圍下進行第二熱處理，即可。上述氮、氧、超乾燥空氣或稀有氣體等的氣圍較佳不包含水、氫等。另外，較佳將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳設定為0.1ppm以下)。
在第二熱處理中，在氧化物半導體膜403和金屬氧化物膜407彼此接觸的狀態下進行加熱。因此，可以由包含氧的金屬氧化物膜407向氧化物半導體膜403中供應可能因上述脫水化(或脫氫化)處理而同時減少的構成氧化物半導體的主要成分材料中之一種的氧。由此，可以減少氧化物半導體膜403中的電荷俘獲中心。藉由上述製程，可以形成高純度化且在電性上i型(本徵)化的氧化物半導體膜403。此外，藉由該熱處理，金屬氧化物膜407中的雜質也被同時去除，而被高純度化。
另外，在本實施例中，雖然在形成絕緣膜409之後進行第二熱處理，但是進行第二熱處理的時序並不侷限於此，只要是在形成金屬氧化物膜407之後進行第二熱處理，即可。例如，也可以在形成金屬氧化物膜407之後進行第二熱處理。或者，當例如層疊氧化矽膜和氮化矽膜來形成絕緣膜409時，也可以在金屬氧化物膜407上形成氧化矽膜之後進行第二熱處理，然後形成氮化矽膜。或者，可以在進行第一熱處理之後連續地進行第二熱處理，在第一熱處理中兼併第二熱處理，或在第二熱處理中兼併第一熱處理。
如上述那樣，藉由應用第一熱處理和第二熱處理中的至少一方，可以使氧化物半導體膜403儘量地不包含其主要成分以外的雜質而被高純度化。在高純度化的氧化物半導體膜403中，來自施體的載子極少(近於0)，載子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳低於1×1011/cm3。
藉由上述製程形成電晶體310(參照圖5E)。電晶體310包括其中有意地去除了氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質而被高純度化的氧化物半導體膜403。因此，電晶體310的電特性變動被抑制而在電性上穩定。
此外，在具有金屬氧化物膜407的電晶體中，可以防止在氧化物半導體膜403的背通道一側產生的寄生通道。再者，藉由在電晶體310中，防止在氧化物半導體膜403的背通道一側產生的寄生通道，可以抑制臨界值電壓的變動，從而可以形成提高可靠性的電晶體。
另外，藉由在形成絕緣膜409之後，還在絕緣膜409上的與氧化物半導體膜403的通道形成區重疊的區域設置導電膜410，可以形成圖4A所示的電晶體330或圖4B所示的電晶體340。再者，藉由採用不設置閘極電極401及閘極絕緣膜402的結構，可以形成圖4C所示的電晶體350或圖4D所示的電晶體360。可以藉由使用與閘極電極401同樣的材料及製程形成導電膜410。藉由將導電膜410設置在與氧化物半導體膜403的通道形成區重疊的位置上，在用來調查電晶體340的可靠性的偏壓-熱壓力測試(以下，稱為BT測試)中可以進一步減少BT測試前後的電晶體340的臨界值電壓的變化量。此外，導電膜410的電位可以與閘極電極401的電位相同或與閘極電極401的電位不同，並且還可以將導電膜410用作第二閘極電極。另外，導電膜410的電位也可以是GND、0V或浮動狀態。
另外，雖然未圖示，還可以以覆蓋電晶體310的方式還形成保護絕緣膜。作為保護絕緣膜，可以使用氮化矽膜、氮氧化矽膜或氮化鋁膜等。
此外，也可以在電晶體310上設置平坦化絕緣膜。作為平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂等。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣膜。
如上所述，在根據本實施例的電晶體中，在氧化物半導體膜的頂面部層疊有由與氧化物半導體膜同樣種類的成分構成的金屬氧化物膜。像這樣，藉由使由與氧化物半導體膜搭配的材料構成的金屬氧化物膜具有與氧化物半導體膜接觸的方式，充分地抑制因半導體裝置的工作等而會產生的電荷等被俘獲到氧化物半導體膜和金屬氧化物膜之間的介面。由此，可以緩和電荷給氧化物半導體膜帶來的影響，因此可以抑制因氧化物半導體膜介面的電荷俘獲而產生的電晶體的臨界值變動。
再者，在金屬氧化物膜中的面向接觸到氧化物半導體膜的面的面上與其接觸地設置有包含與金屬氧化物膜及氧化物半導體膜不同的成分的絕緣膜。像這樣，藉由使利用在介面會形成電荷的俘獲中心的材料構成的絕緣物具有與金屬氧化物膜接觸的方式，與氧化物半導體膜和金屬氧化物膜之間的介面相比，可以在金屬氧化物膜和絕緣物之間的介面優先地俘獲上述電荷。由此，可以進一步緩和電荷給氧化物半導體膜帶來的影響，因此可以更有效地抑制因氧化物半導體膜介面的電荷俘獲而產生的電晶體的臨界值變動。
此外，用於電晶體的啟動層的氧化物半導體膜藉由利用熱處理從氧化物半導體去除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質，且供應在進行雜質的去除製程的同時減少的構成氧化物半導體的主要成分材料的氧，來使氧化物半導體膜高純度化且在電性上i型(本徵)化。包括這種高純度化的氧化物半導體膜的電晶體的電特性變動被抑制，而該電晶體在電性上穩定。
注意，當在氧化物半導體膜的介面電荷被俘獲時，電晶體的臨界值電壓移動(例如，當在背通道一側正電荷被俘獲時，電晶體的臨界值電壓移動到負方向)。作為這種電荷俘獲的主要原因中之一，可以假定陽離子(或成為其原因的原子)的移動及俘獲的模型。而且，在使用氧化物半導體的電晶體中，作為這種陽離子源可以考慮氫原子。在所公開的發明中，由於使用高純度化的氧化物半導體，且採用該氧化物半導體與金屬氧化物膜和絕緣膜的疊層結構接觸的結構，因此還可以抑制在上述模型中假設的因氫而產生的電荷俘獲。注意，上述模型被認為在氫的離子化率例如為10%左右的情況下會實現。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體裝置。
如上所述，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
[實施例2]
可以藉由使用在實施例1中例示的電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統化面板(system-on-panel)。
在圖6A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖6A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，由FPC(撓性印刷電路)4018a、FPC4018b向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
在圖6B和6C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖6B和6C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖6B和6C中，由FPC4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外，圖6B和6C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(玻璃覆晶封裝)方法、引線接合方法或者TAB(卷帶式自動接合)方法等。圖6A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖6B是藉由COG方法安裝信號線驅動電路4003的例子，而圖6C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本發明說明中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施例1中示出一例的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖7至圖9而說明半導體裝置的一種實施例。圖7至圖9相當於沿著圖6B的M-N的截面圖。
如圖7至圖9所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖7至圖9中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。
在本實施例中，作為電晶體4010、電晶體4011，可以應用在實施例1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖7至圖9所示的本實施例的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖7示出作為顯示元件的使用液晶元件的液晶顯示裝置的實例。在圖7中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，藉由對絕緣膜選擇性地進行蝕刻可以獲得柱狀間隔物4035，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手徵向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω‧cm以上，較佳為1×1011Ω‧cm以上，更佳為1×1012Ω‧cm以上。注意，本發明說明中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的存儲電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容的大小的存儲電容器，就足夠了。
在本實施例中採用的使用高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以發揮抑制耗電量的效果。
此外，因為在本實施例中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的電場效應遷移率，所以可以進行高速驅動。由此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高圖像品質的圖像。此外，使用上述電晶體可以在同一個基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV(Advanced Super View：高級超視覺)模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色、青色、品紅色等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，通常，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒分散在黏合劑中，並且其發光機理是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有一種結構，其中發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域類型發光。注意，這裏將有機EL元件用作發光元件而進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖8示出作為顯示元件的使用發光元件的發光裝置的實例。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC(類金鋼石碳)膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而較佳使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供使電子墨水驅動的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的微粒彼此移動到相對方向，以只顯示集合在一方側的微粒的顏色的裝置。注意，第一微粒或者第二微粒包括染料，並且，當沒有電場時不移動。此外，第一微粒的顏色和第二微粒的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外，作為微囊中的第一微粒及第二微粒，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形微粒的方向，以進行顯示。
圖9示出半導體裝置的一個實施例的主動矩陣型電子紙。圖9所示的電子紙是使用旋轉球顯示方式的顯示裝置的實例。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區4615a及白色區4615b並且在該黑色區4615a及白色區4615b的周圍包括填充有液體的空洞4612的球形微粒4613，並且，球形微粒4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位線。
注意，在圖7至圖9中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而應用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等。也可以利用輥塗、幕式塗布、刮刀式塗布等形成絕緣層4021。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳設置驅動電路保護用的保護電路。保護電路較佳使用非線性元件構成。
如上所述，藉由應用在實施例1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅將實施例1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取物件物的資訊的圖像感測器功能的半導體裝置等。
本實施例可以與其他實施例所示的結構適當地組合而實施。
[實施例3]
可將本發明說明中公開的半導體裝置應用於多種電子設備(還包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。對具備在上述實施例中說明的半導體裝置的電子設備的例子進行說明。
圖10A示出筆記本個人電腦，由主體3001、框體3002、顯示部3003以及鍵盤3004等構成。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性筆記本個人電腦。
圖10B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸控螢幕筆3022。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性可攜式資訊終端(PDA)。
圖10C示出電子書閱讀器的一例。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連螢幕畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖10C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖10C中的顯示部2707)中可以顯示圖像。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性電子書閱讀器2700。
此外，在圖10C中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與框體的顯示部相同的平面上可以設置鍵盤、定位裝置等。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖10D示出行動電話，由框體2800及框體2801的兩個框體構成。框體2801具備顯示面板2802、揚聲器2803、麥克風2804、定位裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，框體2800具備對行動電話進行充電的太陽能電池2810、外部儲存槽2811等。另外，在框體2801內組裝有天線。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸控螢幕，在圖10D中，使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動框體2800和框體2801而可以處於如圖10D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖10E示出數位攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性數位攝像機。
圖10F示出電視裝置的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。藉由應用實施例1或實施例2所示的半導體裝置，可以提供高可靠性電視裝置。
可以藉由利用框體9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施例可以與其他實施例所示的結構適當地組合而實施。
310．．．電晶體
320．．．電晶體
330．．．電晶體
340．．．電晶體
350．．．電晶體
360．．．電晶體
370．．．電晶體
380．．．電晶體
390．．．電晶體
400．．．基板
401．．．閘極電極
402．．．閘極絕緣膜
403．．．氧化物半導體膜
404．．．金屬氧化物膜
405a．．．源極電極
405b．．．汲極電極
407．．．金屬氧化物膜
409．．．絕緣膜
410．．．導電膜
419．．．保護絕緣膜
427．．．金屬氧化物膜
500．．．電晶體
2700．．．電子書閱讀器
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2800．．．框體
2801．．．框體
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．定位裝置
2807．．．影像拍攝用透鏡
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部儲存槽
3001．．．主體
3002．．．框體
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸控螢幕筆
3023．．．顯示部
3024．．．操作按鈕
3025．．．外部介面
3051．．．主體
3053．．．取景器
3054．．．操作開關
3055．．．顯示部B
3056．．．電池
3057．．．顯示部A
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4018a．．．FPC
4018b．．．FPC
4019．．．各向異性導電膜
4021．．．絕緣層
4030．．．電極層
4031．．．電極層
4032．．．絕緣膜
4033．．．絕緣膜
4035．．．間隔物
4510．．．分隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填充材料
4612．．．空洞
4613．．．球形微粒
4614．．．填充材料
4615a．．．黑色區
4615b．．．白色區
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
在附圖中：
圖1A至1C是示出半導體裝置的一個實施例的平面圖及截面圖；
圖2是具有氧化物半導體膜及金屬氧化物膜的電晶體中的能帶圖；
圖3A至3C是示出半導體裝置的一個實施例的平面圖及截面圖；
圖4A至4H是示出半導體裝置的一個實施例的圖；
圖5A至5E是示出半導體裝置的製造製程的一例的圖；
圖6A至6C是說明半導體裝置的一個實施例的圖；
圖7是說明半導體裝置的一個實施例的圖；
圖8是說明半導體裝置的一個實施例的圖；
圖9是說明半導體裝置的一個實施例的圖；以及
圖10A至10F是示出電子設備的圖。
310．．．電晶體
400．．．基板
401．．．閘極電極
402．．．閘極絕緣膜
403．．．氧化物半導體膜
405a．．．源極電極
405b．．．汲極電極
407．．．金屬氧化物膜
409．．．絕緣膜
A、B．．．截面

Claims (44)

  1. 一種半導體裝置，包含：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的第一金屬氧化物膜；該第一金屬氧化物膜上的氧化物半導體膜；該氧化物半導體膜上的第二金屬氧化物膜；該第二金屬氧化物膜上的源極電極；以及該第二金屬氧化物膜上的汲極電極，其中，該源極電極與該氧化物半導體膜接觸，其中，該汲極電極與該氧化物半導體膜接觸，其中，該第一金屬氧化物膜及該第二金屬氧化物膜中的至少一者含有選自該氧化物半導體膜的構成元素中的至少一種金屬元素，以及其中，該源極電極和該汲極電極藉由該第二金屬氧化物膜的開口而與該氧化物半導體膜接觸。
  2. 根據申請專利範圍第1項所述的半導體裝置，還包含：該第二金屬氧化物膜、該源極電極及該汲極電極上的絕緣膜；以及該絕緣膜上的導電膜。
  3. 根據申請專利範圍第1項所述的半導體裝置，其中該氧化物半導體膜不延伸超過該閘極電極。
  4. 根據申請專利範圍第1項所述的半導體裝置，還包 含該第二金屬氧化物膜上的保護絕緣膜，其中該源極電極及該汲極電極形成在該保護絕緣膜上。
  5. 根據申請專利範圍第1項所述的半導體裝置，其中該第二金屬氧化物膜具有比該氧化物半導體膜的能隙大的能隙。
  6. 根據申請專利範圍第1項所述的半導體裝置，其中該第二金屬氧化物膜的導電帶的底部上的能量比該氧化物半導體膜的導電帶的底部上的能量高。
  7. 根據申請專利範圍第1項所述的半導體裝置，其中該第二金屬氧化物膜包含氧化鎵。
  8. 根據申請專利範圍第1項所述的半導體裝置，其中該閘極絕緣膜含有氧化矽或氧化鉿。
  9. 根據申請專利範圍第1項所述的半導體裝置，其中該源極電極與該第二金屬氧化物膜接觸，以及其中該汲極電極與該第二金屬氧化物膜接觸。
  10. 一種半導體裝置，包含：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的第一金屬氧化物膜；該第一金屬氧化物膜上的氧化物半導體膜；該氧化物半導體膜上的第二金屬氧化物膜；以及該第二金屬氧化物膜上的源極電極及汲極電極，其中，該源極電極及該汲極電極與該氧化物半導體膜 接觸，以及其中，該第一金屬氧化物膜及該第二金屬氧化物膜中的至少一個含有選自該氧化物半導體膜的構成元素中的至少一種金屬元素。
  11. 根據申請專利範圍第10項所述的半導體裝置，其中該源極電極及該汲極電極藉由該第二金屬氧化物膜的開口與該氧化物半導體膜接觸。
  12. 根據申請專利範圍第10項所述的半導體裝置，其中該第一金屬氧化物膜及該第二金屬氧化物膜中的至少一個具有比該氧化物半導體膜的能隙大的能隙。
  13. 根據申請專利範圍第10項所述的半導體裝置，其中該第一金屬氧化物膜的導電帶的底部上的能量及該第二金屬氧化物膜的導電帶的底部上的能量中的至少一個比該氧化物半導體膜的導電帶的底部上的能量高。
  14. 根據申請專利範圍第10項所述的半導體裝置，其中該第一金屬氧化物膜及該第二金屬氧化物膜中的至少一個含有氧化鎵。
  15. 根據申請專利範圍第10項所述的半導體裝置，其中該閘極絕緣膜含有氧化矽或氧化鉿。
  16. 一種半導體裝置，包含：氧化物半導體膜；該氧化物半導體膜上的金屬氧化物膜；該金屬氧化物膜上的源極電極及汲極電極；該金屬氧化物膜、該源極電極及該汲極電極上的閘極 絕緣膜；以及該閘極絕緣膜上的閘極電極，其中，該源極電極及該汲極電極與該氧化物半導體膜接觸，其中，該金屬氧化物膜含有選自該氧化物半導體膜的構成元素中的至少一種金屬元素，以及其中，該源極電極和該汲極電極藉由該金屬氧化物膜的開口而與該氧化物半導體膜接觸。
  17. 根據申請專利範圍第16項所述的半導體裝置，其中該金屬氧化物膜具有比該氧化物半導體膜的能隙大的能隙。
  18. 根據申請專利範圍第16項所述的半導體裝置，其中該金屬氧化物膜的導電帶的底部上的能量比該氧化物半導體膜的導電帶的底部上的能量高。
  19. 根據申請專利範圍第16項所述的半導體裝置，其中該金屬氧化物膜含有氧化鎵。
  20. 一種顯示裝置，包含：像素電極；以及電晶體，其中該電晶體包含：包括通道形成區的氧化物半導體膜；該氧化物半導體膜上的金屬氧化物膜；該氧化物半導體膜和該金屬氧化物膜上且與其接觸的源極電極和汲極電極， 該氧化物半導體膜、該金屬氧化物膜、該源極電極和該汲極電極上的閘極絕緣膜；以及該閘極絕緣膜上的閘極電極，其中該金屬氧化物膜與該通道形成區重疊，其中該氧化物半導體膜含有一個或多個金屬元素，以及其中該金屬氧化物膜含有包含在該氧化物半導體膜中的金屬元素中的至少一個，以及其中該像素電極電連接到該源極電極和該汲極電極中的一個。
  21. 根據申請專利範圍第20項所述的顯示裝置，其中該氧化物半導體膜的側緣與該金屬氧化物膜的側緣對齊。
  22. 根據申請專利範圍第20項所述的顯示裝置，其中該氧化物半導體膜的側面與該金屬氧化物膜接觸。
  23. 根據申請專利範圍第20項所述的顯示裝置，其中該金屬氧化物膜具有比該氧化物半導體膜的帶隙大的帶隙。
  24. 根據申請專利範圍第20項所述的顯示裝置，其中該氧化物半導體膜含有銦、鎵、和鋅，以及其中該金屬氧化物膜含有至少鎵。
  25. 一種顯示裝置，包含：像素電極；以及 電晶體，其中該電晶體包含：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的第一金屬氧化物膜；該第一金屬氧化物膜上的包括通道形成區的氧化物半導體膜；該氧化物半導體膜上的第二金屬氧化物膜；以及該氧化物半導體膜和該第二金屬氧化物膜上且與其接觸的源極電極和汲極電極，其中該通道形成區介於該第一金屬氧化物膜和該第二金屬氧化物膜間，其中該氧化物半導體膜含有一個或多個金屬元素，以及其中該第一金屬氧化物膜和該第二金屬氧化物膜含有包含在該氧化物半導體膜中的金屬元素中的至少一個，以及其中該像素電極電連接到該源極電極和該汲極電極中的一個。
  26. 根據申請專利範圍第25項所述的顯示裝置，其中該氧化物半導體膜的側緣與該第二金屬氧化物膜的側緣對齊。
  27. 根據申請專利範圍第25項所述的顯示裝置，其中該氧化物半導體膜的側面與該第二金屬氧化物膜 接觸。
  28. 根據申請專利範圍第25項所述的顯示裝置，其中該第一金屬氧化物膜和該第二金屬氧化物膜各個具有比該氧化物半導體膜的帶隙大的帶隙。
  29. 根據申請專利範圍第25項所述的顯示裝置，其中該氧化物半導體膜含有銦、鎵、和鋅，以及其中該第一金屬氧化物膜和該第二金屬氧化物膜含有至少鎵。
  30. 根據申請專利範圍第20或25項所述的顯示裝置，其中該源極電極和該汲極電極包含選自鋁、鉻、銅、鉭、鉬、和鎢中的金屬。
  31. 一種電子設置，包含根據申請專利範圍第20或25項所述的顯示裝置。
  32. 一種形成半導體裝置的方法，其包含步驟：形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成包含通道形成區的氧化物半導體膜；在該氧化物半導體膜上形成金屬氧化物膜，且該金屬氧化物膜與該氧化物半導體膜接觸；在形成該金屬氧化物膜之後執行熱處理；在該金屬氧化物膜上形成源極電極和汲極電極，該源極電極和該汲極電極與該氧化物半導體膜接觸；以及 在該金屬氧化物膜上形成電極，且該電極與該閘極電極重疊，其中該氧化物半導體膜含有一個或多個金屬元素，其中該金屬氧化物膜含有包含在該氧化物半導體膜中的該些金屬元素中的至少一個，以及其中該氧化物半導體膜的側面與該金屬氧化物膜接觸。
  33. 一種形成半導體裝置的方法，其包含步驟：形成包含通道形成區的氧化物半導體膜；在該氧化物半導體膜上形成金屬氧化物膜，且該金屬氧化物膜與該氧化物半導體膜接觸；在形成該金屬氧化物膜之後執行熱處理；在該金屬氧化物膜上形成源極電極和汲極電極，該源極電極和該汲極電極與該氧化物半導體膜接觸；以及在該金屬氧化物膜上形成電極，其中該電極與該通道形成區重疊，其間插入有該金屬氧化物膜；其中該氧化物半導體膜含有一個或多個金屬元素，其中該金屬氧化物膜含有包含在該氧化物半導體膜中的該些金屬元素中的至少一個，以及其中該氧化物半導體膜的側面與該金屬氧化物膜接觸。
  34. 根據申請專利範圍第32或33項所述的形成半導體裝置的方法， 其中在該熱處理步驟中，氧從該金屬氧化物膜供應至該氧化物半導體膜，以及其中該通道形成區在該熱處理後包含本徵氧化物半導體。
  35. 根據申請專利範圍第32或33項所述的形成半導體裝置的方法，其中該氧化物半導體膜和該金屬氧化物膜的各者係使用濺射法形成。
  36. 根據申請專利範圍第32或33項所述的形成半導體裝置的方法，其中該金屬氧化物膜具有比該氧化物半導體膜的帶隙大的帶隙。
  37. 根據申請專利範圍第32或33項所述的形成半導體裝置的方法，其中該氧化物半導體膜含有銦、鎵、和鋅，以及其中該金屬氧化物膜含有至少鎵。
  38. 一種形成半導體裝置的方法，其包含步驟：形成閘極電極；在該閘極電極上形成閘極絕緣膜；在該閘極絕緣膜上形成第一金屬氧化物膜；在該第一金屬氧化物膜上形成包含通道形成區的氧化物半導體膜；在該氧化物半導體膜上形成第二金屬氧化物膜，且該第二金屬氧化物膜與該氧化物半導體膜接觸； 在形成該第二金屬氧化物膜之後執行熱處理；在該第二金屬氧化物膜上形成源極電極和汲極電極，該源極電極和汲極電極與該氧化物半導體膜接觸，其中該氧化物半導體膜含有一個或多個金屬元素，其中該第一金屬氧化物膜和該第二金屬氧化物膜的各者含有包含在該氧化物半導體膜中的該些金屬元素中的至少一個，以及其中該氧化物半導體膜的側面與該第二金屬氧化物膜接觸。
  39. 根據申請專利範圍第32、33或38項所述的形成半導體裝置的方法，更包含步驟：在該氧化物半導體膜上執行脫水化處理或脫氫化處理，其中該脫水化處理或該脫氫化處理係在250℃至700℃的溫度被執行。
  40. 根據申請專利範圍第38項所述的形成半導體裝置的方法，其中在該熱處理步驟中，氧從該第一金屬氧化物膜和該第二金屬氧化物膜供應至該氧化物半導體膜，以及其中該通道形成區在該熱處理後包含本徵氧化物半導體。
  41. 根據申請專利範圍第38項所述的形成半導體裝置的方法，其中該氧化物半導體膜、該第一金屬氧化物膜和該第 二金屬氧化物膜的各者係使用濺射法形成。
  42. 根據申請專利範圍第38項所述的形成半導體裝置的方法，其中該第一金屬氧化物膜和該第二金屬氧化物膜的各者具有比該氧化物半導體膜的帶隙大的帶隙。
  43. 根據申請專利範圍第38項所述的形成半導體裝置的方法，其中該氧化物半導體膜含有銦、鎵、和鋅，以及其中該第一金屬氧化物膜和該第二金屬氧化物膜的各者含有至少鎵。
  44. 根據申請專利範圍第38項所述的形成半導體裝置的方法，更包含步驟：在該第二金屬氧化物膜上形成電極，且該電極與該閘極電極重疊。
TW100111805A 2010-04-09 2011-04-06 半導體裝置 TWI545759B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010090539 2010-04-09

Publications (2)

Publication Number Publication Date
TW201208070A TW201208070A (en) 2012-02-16
TWI545759B true TWI545759B (zh) 2016-08-11

Family

ID=44760281

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105116444A TWI603402B (zh) 2010-04-09 2011-04-06 半導體裝置
TW100111805A TWI545759B (zh) 2010-04-09 2011-04-06 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105116444A TWI603402B (zh) 2010-04-09 2011-04-06 半導體裝置

Country Status (5)

Country Link
US (7) US8659013B2 (zh)
JP (8) JP2011233876A (zh)
KR (5) KR101465192B1 (zh)
TW (2) TWI603402B (zh)
WO (1) WO2011125454A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101881729B1 (ko) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
WO2012172746A1 (en) 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013108327A1 (ja) * 2012-01-20 2013-07-25 パナソニック株式会社 薄膜トランジスタ
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP6397654B2 (ja) * 2014-05-13 2018-09-26 株式会社ジャパンディスプレイ 有機ｅｌ発光装置
KR102367990B1 (ko) * 2015-06-15 2022-02-28 삼성디스플레이 주식회사 평판 디스플레이 장치 및 이의 제조 방법
US10395588B2 (en) * 2016-03-31 2019-08-27 Intel Corporation Micro LED display pixel architecture
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
KR102306188B1 (ko) 2021-04-20 2021-09-27 김학군 깐마늘 양산을 위한 자동화 장치

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002359376A (ja) 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN100541803C (zh) 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981282B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
EP1950804A2 (en) 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008198935A (ja) 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5037221B2 (ja) 2007-05-18 2012-09-26 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5268132B2 (ja) 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2008153673A (ja) 2007-12-25 2008-07-03 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100936871B1 (ko) * 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5216716B2 (ja) * 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR101273143B1 (ko) * 2008-08-29 2013-06-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5274165B2 (ja) * 2008-09-08 2013-08-28 富士フイルム株式会社 薄膜電界効果型トランジスタ及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101073301B1 (ko) 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102141064B1 (ko) * 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102906804B (zh) 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
JP2022111119A (ja) 2022-07-29
JP2018195858A (ja) 2018-12-06
KR101994909B1 (ko) 2019-07-01
JP6644121B2 (ja) 2020-02-12
KR20170134777A (ko) 2017-12-06
US20180301473A1 (en) 2018-10-18
US20170365627A1 (en) 2017-12-21
US20160351597A1 (en) 2016-12-01
US20140167039A1 (en) 2014-06-19
JP2018195859A (ja) 2018-12-06
KR101803730B1 (ko) 2017-12-01
KR101465192B1 (ko) 2014-11-25
KR101850926B1 (ko) 2018-04-20
KR20130038853A (ko) 2013-04-18
JP2017123499A (ja) 2017-07-13
JP6131300B2 (ja) 2017-05-17
US9059047B2 (en) 2015-06-16
KR20180087473A (ko) 2018-08-01
JP2020150266A (ja) 2020-09-17
US20150357444A1 (en) 2015-12-10
US20200185426A1 (en) 2020-06-11
US10510777B2 (en) 2019-12-17
US10879274B2 (en) 2020-12-29
US9431429B2 (en) 2016-08-30
JP2023126244A (ja) 2023-09-07
KR20140054442A (ko) 2014-05-08
JP2016021584A (ja) 2016-02-04
JP7302068B2 (ja) 2023-07-03
JP2011233876A (ja) 2011-11-17
TW201208070A (en) 2012-02-16
US8659013B2 (en) 2014-02-25
US10008515B2 (en) 2018-06-26
US20110248260A1 (en) 2011-10-13
TWI603402B (zh) 2017-10-21
KR101884798B1 (ko) 2018-08-02
US9768199B2 (en) 2017-09-19
WO2011125454A1 (en) 2011-10-13
KR20180041263A (ko) 2018-04-23
TW201635392A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
TWI545759B (zh) 半導體裝置
JP6505294B2 (ja) 半導体装置
TWI517388B (zh) 半導體裝置
JP6200468B2 (ja) 半導体装置
TWI535011B (zh) 半導體裝置
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
TWI612672B (zh) 半導體裝置
TWI539527B (zh) 半導體裝置的製造方法
TWI527222B (zh) 半導體裝置及其製造方法
TWI596776B (zh) 半導體裝置的製造方法