TWI695502B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI695502B
TWI695502B TW104113596A TW104113596A TWI695502B TW I695502 B TWI695502 B TW I695502B TW 104113596 A TW104113596 A TW 104113596A TW 104113596 A TW104113596 A TW 104113596A TW I695502 B TWI695502 B TW I695502B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
semiconductor layer
semiconductor
oxide
Prior art date
Application number
TW104113596A
Other languages
English (en)
Other versions
TW201543670A (zh
Inventor
八窪裕人
本堂英
下村明久
山崎舜平
長塚修平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201543670A publication Critical patent/TW201543670A/zh
Application granted granted Critical
Publication of TWI695502B publication Critical patent/TWI695502B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Abstract

本發明的一個方式的目的之一是提供一種能夠以高工作頻率驅動的電晶體。該電晶體包括：第一至第三氧化物半導體層；閘極絕緣層；閘極電極層；以及依次層疊有第一氧化物半導體層、第二氧化物半導體層及第三氧化物半導體層的部分，該電晶體的通道長度小於100nm，在源極與汲極間電壓為1V以上且2V以下時的截止頻率高於1GHz。閘極絕緣層與第三氧化物半導體層的頂面接觸。閘極電極層隔著閘極絕緣層與上述部分的一部分重疊。第二氧化物半導體層包括多個c軸配向的結晶部，並包括利用二次離子質譜分析測定出的氫濃度低於2×1020atoms/cm3的區域。

Description

半導體裝置
本發明係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。另外，本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、它們的驅動方法或製造方法。尤其是，本發明的一個方式係關於一種包括氧化物半導體的半導體裝置、顯示裝置或發光裝置。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用半導體材料構成電晶體的技術受到關注。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子裝置。作為可以用於電晶體的半導體材料，矽類半導體材料被廣泛地周知，而作為其他材料，氧化物半導體受到關注。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
近年來，隨著電子裝置的高功能化、小型化或輕量化，對以高密度集成微型電晶體等半導體元件的積體電路的要求變高。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
本發明的一個方式的目的之一是提供一種能夠高速工作的電晶體。本發明的一個方式的目的之一是提供一種能夠高速工作的半導體裝置。本發明的一個方式的目的之一是提供一種新穎的半導體裝置。
注意，多個目的的記載不妨礙彼此的目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。上述列舉的目的以外的目的是從說明書、圖式、申請專利範圍等的記載自然得知的，而有可能成為本發明的一個方式的目的。
本發明的一個方式是一種電晶體，包括：第一至第三氧化物半導體層；閘極絕緣層；以及閘極電極層。在該電晶體中，在源極與汲極間電壓為1V以上且2V以下時的截止頻率較佳為高於1GHz。另外，通道長度較佳為小於100nm。第二氧化物半導體層包括設置在第一氧化物半導體層與第三氧化物半導體層之間的部分。閘極絕緣層包括與第三氧化物半導體層的頂面接觸的區域。閘極電極層隔著閘極絕緣層與上述部分的一部分重疊。第二氧化物半導體層包括多個c軸配向的結晶部。第二氧化物半導體層較佳為包括利用二次離子質譜分析測定出的氫濃度低於2×1020atoms/cm3的區域。
在上述方式中，在源極與汲極間電壓為1V以上且2V以下時的截止頻率較佳為高於5GHz。
本發明的一個方式是一種電晶體，包括：第一至第三氧化物半導體層；閘極絕緣層；以及閘極電極層。在該電晶體中，在源極與汲極間電壓為1V以上且2V以下時的最大振盪頻率較佳為高於1GHz。另外，通道長度較佳為小於100nm。第二氧化物半導體層包括設置在第一氧化物半導體層與第三氧化物半導體層之間的部分。閘極絕緣層包括與第三氧化物半導體層的頂面接觸的區域。閘極電極層隔著閘極絕緣層與上述部分的一部分重疊。第二氧化物半導體層包括多個c軸配向的結晶部。第二氧化物半導體層較佳為包括利用二次離子質譜分析測定出的氫濃度低於2×1020atoms/cm3的區域。
在上述方式中，在源極與汲極間電壓為1V以上且2V以下時的最大振盪頻率較佳為高於5GHz。
在上述方式中，閘極電極層也可以隔著閘極絕緣層與上述部分的頂面及上述部分的通道寬度方向的側面重疊。
在上述方式中，第二氧化物半導體層較佳為包括利用二次離子質譜分析測定出的矽的濃度低於1×1019atoms/cm3的區域。
在上述方式中，電晶體的通道長度較佳為小於65nm。
在上述方式中，第一至第三氧化物半導體層較佳為包含銦、鋅、M(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
在上述方式中，第一及第三氧化物半導體層中的M相對於In的原子個數比較佳為大於第二氧化物半導體層。
本發明的一個方式是一種電路，包括上述方式所記載的n通道電晶體及電容器。電容器能夠藉由n通道電晶體的汲極電流進行充電及放 電。
本發明的一個方式是一種反相器電路，包括上述方式所記載的n通道電晶體及p通道電晶體。
本發明的一個方式是一種電子構件，包括：包括上述方式所記載的電路及上述方式所記載的反相器電路的任一個的電路部；以及與該電路部電連接的佈線。
本發明的一個方式是一種電子裝置，包括：上述方式所記載的電子構件；以及麥克風、揚聲器、顯示部及操作鍵中的至少一個。
藉由本發明的一個方式可以提供一種能夠高速工作的電晶體。藉由本發明的一個方式可以提供一種能夠高速工作的半導體裝置。藉由本發明的一個方式可以提供一種新穎的半導體裝置。
注意，這些效果的記載並不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。上述效果以外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，而可以從所述描述中抽出。
Area1‧‧‧區域
Area2‧‧‧區域
V0‧‧‧電位
V1‧‧‧電位
100‧‧‧電晶體
640‧‧‧基板
651‧‧‧絕緣膜
652‧‧‧絕緣膜
653‧‧‧絕緣膜
654‧‧‧絕緣膜
655‧‧‧絕緣膜
660‧‧‧半導體
661‧‧‧半導體
662‧‧‧半導體
663‧‧‧半導體
671‧‧‧導電膜
671a‧‧‧導電膜
671b‧‧‧導電膜
672‧‧‧導電膜
672a‧‧‧導電膜
672b‧‧‧導電膜
673‧‧‧導電膜
681‧‧‧導電膜
682‧‧‧絕緣膜
700‧‧‧電晶體
701‧‧‧電晶體
702‧‧‧電晶體
703‧‧‧電晶體
704‧‧‧電晶體
705‧‧‧電容器
706‧‧‧二極體
711‧‧‧插頭
712‧‧‧插頭
713‧‧‧插頭
714‧‧‧插頭
715‧‧‧插頭
721‧‧‧佈線
722‧‧‧佈線
723‧‧‧佈線
724‧‧‧佈線
725‧‧‧電極
726‧‧‧電極
730‧‧‧基板
731‧‧‧元件分離層
732‧‧‧絕緣膜
733‧‧‧絕緣膜
734‧‧‧絕緣膜
741‧‧‧佈線
751‧‧‧雜質區域
752‧‧‧閘極電極
753‧‧‧閘極絕緣膜
754‧‧‧側壁絕緣層
755‧‧‧雜質區域
756‧‧‧半導體層
761‧‧‧佈線
762‧‧‧佈線
763‧‧‧佈線
764‧‧‧佈線
765‧‧‧佈線
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧麥克風
913‧‧‧外部連接埠
914‧‧‧操作按鈕
916‧‧‧顯示部
917:揚聲器
921:外殼
917:揚聲器
921:外殼
922:顯示部
923:鍵盤
924:指向裝置
931:外殼
932:冷藏室門
933:冷凍室門
941:外殼
942:外殼
943:顯示部
944:操作鍵
945:透鏡
946:連接部
951:車體
952:車輪
953:儀表板
954:燈
1000:電晶體
1001:氧化物半導體膜
1002:源極電極
1003:汲極電極
1004:閘極電極
4000:RF標籤
5100:顆粒
5120:基板
5161:區域
在圖式中：圖1A至圖1D是示出電晶體的結構例子的俯視圖及剖面圖；圖2A和圖2B是示出電晶體的結構例子的剖面圖及能帶圖；圖3A至圖3D是示出電晶體的結構例子的俯視圖及剖面圖；圖4A至圖4D是示出電晶體的結構例子的俯視圖及剖面圖；圖5A至圖5D是示出電晶體的結構例子的俯視圖及剖面圖； 圖6A至圖6D是示出電晶體的結構例子的俯視圖及剖面圖；圖7A至圖7D是示出電晶體的結構例子的俯視圖及剖面圖；圖8A至圖8J是示出半導體裝置的一個例子的電路圖；圖9A至圖9C是示出半導體裝置的結構例子的剖面圖及電路圖；圖10A和圖10B是示出半導體裝置的結構例子的剖面圖；圖11是示出半導體裝置的一個例子的電路圖；圖12A至圖12F是示出電子裝置的一個例子的圖；圖13A至圖13F是示出RF標籤的一個例子的圖；圖14A和圖14B是氧化物半導體膜的XRD評價結果；圖15A和圖15B是示出所製造的電晶體的VG-ID特性的圖；圖16是所製造的TEG的俯視圖；圖17是所製造的TEG的俯視圖；圖18是所製造的TEG的俯視圖；圖19是示出所製造的電晶體的H矩陣元及最大單向功率增益的圖；圖20是示出所製造的電晶體的截止頻率的圖；圖21是示出所製造的電晶體的最大振盪頻率的圖；圖22A和圖22B是示出所製造的電晶體的VD-ID特性的圖；圖23是所製造的電晶體的互導的測定結果；圖24是所製造的電晶體的截止頻率及最大振盪頻率的測定結果；圖25A和圖25B是示出所製造的電晶體的結構的圖；圖26A至圖26D是CAAC-OS的剖面中的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖； 圖27A至圖27D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖28A至圖28C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖29A和圖29B是示出CAAC-OS的電子繞射圖案的圖；圖30是示出因電子照射而導致的In-Ga-Zn氧化物的結晶部的變化的圖；圖31是說明In-M-Zn氧化物的組成的三角圖。
參照圖式對實施方式進行詳細的說明。注意，本發明不侷限於下面說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。
注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
注意，在本說明書所說明的各個圖式中，有時為了明確起見，誇大表示各構成要素的大小、層的厚度或區域。因此，本發明並不一定限定於圖式中的尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免構成要素的混淆而附記的，而不是為了在數目方面上進行限定的。
注意，即使記載為“半導體”，例如，當導電性充分低時，“半導體”也有時具有作為“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界模糊，因此有時不能精確地區分。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
電晶體是半導體元件的一種，可以進行電流或電壓的放大、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣層”。
實施方式1
在本實施方式中，說明本發明的一個方式的電晶體的一個例子。
〈電晶體的結構例子1〉
圖1A至圖1D是電晶體100的俯視圖及剖面圖。圖1A是俯視圖，圖1A所示的點劃線Y1-Y2方向的剖面相當於圖1B，圖1A所示的點劃線X1-X2方向的剖面相當於圖1C，圖1A所示的點劃線X3-X4方向的剖面相當於圖1D。注意，在圖1A至圖1D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。另外，有時將點劃線Y1-Y2方向稱為通道長度方向，將點劃線X1-X2方向稱為通道寬度方向。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在 電晶體處於開啟狀態時，半導體中的電流流過的部分)與閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於開啟狀態時，半導體中的電流流過的部分)與閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)與電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半 導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以準確地測量實效的通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對其影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效的通道寬度進行計算時不同的值。
電晶體100包括：基板640；基板640上的絕緣膜652；在絕緣膜652上依次形成有半導體661及半導體662的疊層；與半導體662的頂面接觸的導電膜671及導電膜672；與半導體661、半導體662、導電膜671及導電膜672接觸的半導體663；半導體663上的絕緣膜653及導電膜673；導電膜673及絕緣膜653上的絕緣膜654；以及絕緣膜654上的絕緣膜655。注意，將半導體661、半導體662及半導體663總稱為半導體660。
導電膜671具有電晶體100的源極電極的功能。導電膜672具有電晶體100的汲極電極的功能。另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中電流方向變化的情況 等下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
導電膜673具有電晶體100的閘極電極的功能。
絕緣膜653具有電晶體100的閘極絕緣膜的功能。
如圖1C所示，半導體662的側面被導電膜673圍繞。藉由採用上述結構，可以由導電膜673的電場電圍繞半導體662(將由導電膜(閘極電極)的電場電圍繞半導體的電晶體的結構稱為surrounded channel(s-channel)結構)。因此，有時在整個半導體662中(塊內)形成通道。在s-channel結構中，可以使大電流流過電晶體的源極與汲極間，由此可以提高導通時的電流(通態電流：on-state current)。此外，s-channel結構可以提供能夠在高頻下工作的電晶體。
因為s-channel結構能夠得到較高的通態電流，所以可以說s-channel結構適合用於微型電晶體。包括微型電晶體的半導體裝置可以具有高集成度及高密度。例如，電晶體具有其通道長度較佳為100nm以下，更佳為60nm以下，進一步較佳為30nm以下的區域，電晶體具有其通道寬度較佳為100nm以下，更佳為60nm以下，進一步較佳為30nm以下的區域。
因為s-channel結構能夠得到較高的通態電流，所以可以說s-channel結構適合用於需在高頻下工作的電晶體。包括該電晶體的半導體裝置可以實現能夠在高頻下工作的半導體裝置。
下面將詳細說明本實施方式的半導體裝置所包含的構成要素。
〈〈基板〉〉
作為基板640例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如有玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。作為半導體基板，例如有由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如SOI(Silicon On Insulator：絕緣層上覆矽)基板等。作為導電體基板，有石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，有包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，有電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板640也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體而將該電晶體轉置到具有撓性的基板640上。在此情況下，較佳為在不具有撓性的基板與電晶體之間設置剝離層。 此外，作為基板640，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板640也可以具有伸縮性。此外，基板640可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。 基板640的厚度例如為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板640形成得薄，可以實現半 導體裝置的輕量化。另外，藉由將基板640形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩解因掉落等而對基板640上的半導體裝置產生的衝擊等。 即，能夠提供一種耐久性高的半導體裝置。
作為具有撓性的基板640，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。具有撓性的基板640的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為具有撓性的基板640，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂，例如有聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於具有撓性的基板640。
〈〈基底絕緣膜〉〉
絕緣膜652的頂面較佳為藉由利用CMP(Chemical Mechanical Polishing)法等平坦化處理被平坦化。
絕緣膜652較佳為包含氧化物。尤其是，較佳為包含藉由加熱使一部分氧脫離的氧化物材料。較佳為使用其氧含量超過化學計量組成的氧化物。在其氧含量超過化學計量組成的氧化物膜中，藉由加熱使一部分氧脫離。從絕緣膜652脫離的氧被供應到為氧化物半導體的半導體660，由此可以減少氧化物半導體中的氧缺陷。其結果是，可以抑制電晶體的電特性變動，而可以提高可靠性。
例如在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中，其氧含量超過化學計量組成的氧化物膜的換算為氧原子的氧的脫 離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。作為金屬氧化物，可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。 注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。
另外，為了使絕緣膜652含有過剩氧，也可以對絕緣膜652引入氧而形成含有過剩氧的區域。例如，對成膜之後的絕緣膜652引入氧(至少包含氧自由基、氧原子、氧離子中的任一個)而形成包含過剩氧的區域。 作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
〈〈半導體〉〉
接下來，說明可用於半導體661、半導體662及半導體663等的半導體。
作為電晶體100，較佳為使用在處於非導通狀態時流動在源極與汲極之間的電流(關態電流：off-state current)較低的電晶體。在此，關態電流低是指：在室溫下將源極與汲極之間的電壓設定為10V時的每通道寬度1μm的標準化的關態電流為10×10-21A以下。作為這樣的關態電流低的電晶體可以舉出作為半導體包含氧化物半導體的電晶體。
半導體662例如是包含銦(In)的氧化物半導體。例如，在半導體662包含銦時，其載子移動率(電子移動率)得到提高。此外，半導 體662較佳為包含元素M。元素M較佳是鋁(Al)、鎵(Ga)、釔(Y)或錫(Sn)等。作為可用作元素M的其他元素，有硼(B)、矽(Si)、鈦(Ti)、鐵(Fe)、鎳(Ni)、鍺(Ge)、釔(Y)、鋯(Zr)、鉬(Mo)、鑭(La)、鈰(Ce)、釹(Nd)、鉿(Hf)、鉭(Ta)、鎢(W)等。注意，作為元素M，有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，半導體662較佳為包含鋅(Zn)。當氧化物半導體包含鋅時，有時容易晶化。
注意，半導體662不侷限於包含銦的氧化物半導體。半導體662例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為半導體662例如使用能隙大的氧化物。半導體662的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
半導體662較佳為使用後面所述的CAAC-OS膜。
例如，半導體661及半導體663是包含一種以上構成半導體662的除了氧之外的元素的氧化物半導體。因為半導體661及半導體663包含一種以上構成半導體662的除了氧之外的元素，所以不容易在半導體661與半導體662的介面以及半導體662與半導體663的介面處形成介面能階。
半導體661、半導體662及半導體663較佳為至少包含銦。另外，在半導體661是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In低於50atomic%且M高於50atomic%，更佳的是：In低於 25atomic%且M高於75atomic%。此外，在半導體662是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In高於25atomic%且M低於75atomic%，更佳的是：In高於34atomic%且M低於66atomic%。此外，在半導體663是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In低於50atomic%且M高於50atomic%，更佳的是：In低於25atomic%且M高於75atomic%。另外，半導體663也可以使用與半導體661相同的種類的氧化物。注意，半導體661或/及半導體663有時也可以不包含銦。例如，半導體661或/及半導體663也可以包含氧化鎵。
接著，使用圖2B所示的能帶結構圖說明由半導體661、半導體662及半導體663的疊層構成的半導體660的功能及效果。圖2A是將圖1B所示的電晶體100的通道部分放大的圖，圖2B示出圖2A中的A1-A2的虛線所示的部分的能帶結構。換言之，圖2B示出電晶體100的通道形成區域的能帶結構。
在圖2B中，Ec652、Ec661、Ec662、Ec663、Ec653分別示出絕緣膜652、半導體661、半導體662、半導體663、絕緣膜653的導帶底能量。
這裡，真空能階和導帶底之間的能量差(也稱為“電子親和力”)是真空能階與價電子帶頂之間的能量差(也稱為游離電位)減去能隙的值。另外，可以利用光譜橢圓偏光計測定能隙。另外，真空能階與價電子帶頂的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置測定。
絕緣膜652及絕緣膜653是絕緣體，所以Ec653及Ec652比Ec661、Ec662及Ec663更接近於真空能階(電子親和力小)。
作為半導體662使用其電子親和力大於半導體661及半導體663的氧化物。例如，作為半導體662使用如下氧化物：電子親和力比半導體661及半導體663大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下的氧化物。注意，電子親和力是真空能階與導帶底之間的能量差。
注意，銦鎵氧化物的電子親和力小且氧阻擋性高。因此，半導體663較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
此時，若施加閘極電壓，通道則形成在半導體661、半導體662和半導體663中的電子親和力最大的半導體662中。
在此，有時在半導體661與半導體662之間具有半導體661和半導體662的混合區域。另外，有時在半導體662與半導體663之間具有半導體662和半導體663的混合區域。混合區域的介面態密度較低。因此，在半導體661、半導體662和半導體663的疊層體的能帶結構中，各層之間的介面的能量連續地變化(也稱為連續接合)。
此時，電子不是在半導體661及半導體663中而主要在半導體662中移動。如上所述，藉由降低半導體661與半導體662的介面處的介面態密度、半導體662與半導體663的介面處的介面態密度，在半導體662中電子移動受到妨礙的情況減少，從而可以提高電晶體的通態電流。
越減少妨礙電子移動的因素，越能夠提高電晶體的通態電流。例如，在沒有妨礙電子移動的因素的情況下，假定電子高效率地移動。例如，在通道形成區域中的物理性凹凸較大的情況下也會發生電子移動的 妨礙。
為了提高電晶體的通態電流，例如，半導體662的頂面或底面(被形成面，在此為半導體661)的1μm×1μm的範圍內的均方根(RMS：Root-Mean-Square)粗糙度低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。另外，其1μm×1μm的範圍內的平均表面粗糙度(也稱為Ra)低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。其1μm×1μm的範圍內的最大高低差(也稱為P-V)低於10nm，較佳為低於9nm，更佳為低於8nm，進一步較佳為低於7nm。RMS粗糙度、Ra以及P-V可以藉由使用由精工電子奈米科技(SII Nano Technology)有限公司製造的掃描探針顯微鏡SPA-500等測定。
或者，例如，在形成有通道的區域中的缺陷態密度高的情況下電子移動也會受到妨礙。
例如，在半導體662具有氧缺陷(也記為“V0”)的情況下，有時因為氫進入該氧缺陷位點而形成施體能階。下面，有時將氫進入該氧缺陷位點的狀態記為“V0H”。由於V0H使電子散射，所以會成為降低電晶體的通態電流的原因。另外，氧進入氧缺陷位點的情況比氫進入氧缺陷位點的情況更加穩定。因此，藉由降低半導體662中的氧缺陷，有時能夠提高電晶體的通態電流。
例如，在半導體膜662的某個深度或某個區域中，使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測定出的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。
為了減少半導體662的氧缺陷，例如採用將包含於絕緣膜652中的過剩氧經過半導體661移動到半導體662的方法等。此時，半導體661較佳為具有氧透過性的層(使氧透過的層)。
注意，當電晶體具有s-channel結構時，在整個半導體662中形成有通道。因此，半導體662的厚度越大，通道區域越大。即，半導體662越厚，越能夠提高電晶體的通態電流。例如，半導體662可以具有厚度為20nm以上，較佳為40nm以上，更佳為60nm以上，進一步較佳為100nm以上的區域。注意，半導體裝置的生產率有時會下降，因此，例如，半導體662具有厚度為300nm以下，較佳為200nm以下，更佳為150nm以下的區域即可。
此外，為了提高電晶體的通態電流，半導體663的厚度越小越好。例如，半導體663可以具有厚度低於10nm，較佳為5nm以下，更佳為3nm以下的區域。另一方面，半導體663具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體662中的功能。因此，半導體663較佳為具有一定程度的厚度。例如，半導體663可以具有厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域。另外，為了抑制從絕緣膜652等釋放的氧向外擴散，半導體663較佳為具有阻擋氧的性質。
此外，為了提高可靠性，較佳的是，半導體661較厚且半導體663較薄。例如，半導體661可以具有厚度例如為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上的區域。藉由將半導體661形成得厚，可以拉開從相鄰的絕緣體與半導體661的介面到形成有通道的半導體662的距離。注意，因為半導體裝置的生產率可能會下降，所以半導體661具有厚度例如為200nm以下，較佳為120nm以下，更佳為80nm以下的區域 即可。
例如在半導體662與半導體661之間具有藉由SIMS得到的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。此外，在半導體662與半導體663之間具有藉由SIMS得到的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。
此外，為了降低半導體662的氫濃度，較佳為降低半導體661及半導體663的氫濃度。半導體661及半導體663具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，為了降低半導體662的氮濃度，較佳為降低半導體661及半導體663的氮濃度。 半導體661及半導體663具有藉由SIMS得到的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
上述三層結構是一個例子。例如，也可以採用沒有半導體661或半導體663的兩層結構。或者，也可以採用在半導體661上或下、或者在半導體663上或下設置作為半導體661、半導體662和半導體663例示的半導體中的任一個的四層結構。或者，也可以採用在半導體661上、半導體661下、半導體663上、半導體663下中的兩處以上設置作為半導體661、半導體662和半導體663例示的半導體中的任一個的n層結構(n為5以上的整數)。
如上所述，藉由使半導體661、半導體662及半導體663為上述結構，電晶體100可以獲得較高的通態電流，而可以在高頻下工作。
〈〈導電膜〉〉
導電膜671、導電膜672及導電膜673較佳為包含選自銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)、釕(Ru)、鉑(Pt)、銥(Ir)、鍶(Sr)的低電阻材料、上述低電阻材料的合金、或以上述材料為主成分的化合物的單層或疊層。尤其是，較佳為使用兼有耐熱性和導電性的鎢或鉬等高熔點材料。另外，較佳為使用鋁或銅等低電阻導電材料。並且，當使用Cu-Mn合金時，在與包含氧的絕緣體的介面形成氧化錳，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
另外，導電膜671、導電膜672及導電膜673也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外，導電膜671、導電膜672及導電膜673較佳為使用氧化銥、氧化釕、釕酸鍶(strontium ruthenate)等包含貴金屬的導電氧化物。 上述導電氧化物即使與氧化物半導體接觸也很少從氧化物半導體奪取氧，而不容易在氧化物半導體中形成氧缺陷。
〈〈閘極絕緣膜〉〉
作為絕緣膜653，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。另外，絕緣膜653可以是上述材料 的疊層。絕緣膜653也可以包含鑭(La)、氮、鋯(Zr)等作為雜質。
另外，說明絕緣膜653的疊層結構的一個例子。絕緣膜653例如包含氧、氮、矽、鉿等。明確而言，絕緣膜653較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，與使用氧化矽的情況相比，可以增加絕緣膜653的厚度，所以可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流小的電晶體。
〈〈保護絕緣膜〉〉
絕緣膜654具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜654，可以防止氧從半導體660擴散到外部並防止氫、水等從外部進入到半導體660中。作為絕緣膜654，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
氧化鋁膜的不使氫、水分等雜質及氧透過的阻擋效果高，所以較佳為適用於絕緣膜654。因此，氧化鋁膜適合被用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止導致電晶體的電特性變動的氫、水分等雜質混入半導體660；防止作為半導體660的主要成分的氧從氧化物半導體釋放；防止氧從絕緣膜652的不必要的釋放。也可以將包含 於氧化鋁膜的氧擴散到氧化物半導體中。
〈〈層間絕緣膜〉〉
另外，絕緣膜654上較佳為形成有絕緣膜655。絕緣膜655可以使用包含一種以上選自氧化鋁、氮氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等的絕緣體。另外，絕緣膜655也可以使用聚醯亞胺樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等有機樹脂。另外，絕緣膜655也可以是上述材料的疊層。
〈〈氧化物半導體膜的結構〉〉
下面說明能夠適用於半導體662的氧化物半導體的結構。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
〈氧化物半導體的結構〉
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、 nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：處於介穩狀態並沒有被固定化；具有各向同性且不具有不均勻結構等。也可以換句話說為非晶結構具有靈活鍵角並具有短距離秩序性，而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM 影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖26A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。 利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖26B示出將圖26A中的區域(1)放大的Cs校正高解析度TEM影像。由圖26B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖26B所示，CAAC-OS具有特有的原子排列。圖26C是以輔助線示出特有的原子排列的圖。由圖26B和圖26C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖26D)。在圖26C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖26D 所示的區域5161。
圖27A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖27B、圖27C和圖27D分別示出將圖27A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖27B、圖27C和圖27D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖28A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖28B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖28C所 示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖29A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖29B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖29B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖29B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖29B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。 明確而言，可以使用載子密度小於8×1011/cm3、較佳為小於1×1011/cm3、更佳為小於1×1010/cm3、且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物 半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結晶結構變化。
準備a-like OS、nc-OS和CAAC-OS這三個樣本，並進行電子照射。每個樣本都是In-Ga-Zn氧化物。
此外，從高解析度剖面TEM影像中取得各樣本的結晶結構。可知每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖30示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖30可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖30中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。 另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖30中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和 CAAC-OS中的兩種以上的疊層膜。
下面，說明CAAC-OS的組成。注意，以成為CAAC-OS的氧化物半導體的In-M-Zn氧化物為例進行組成的說明。注意，元素M為鋁、鎵、釔或錫等。作為可以應用於元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。
圖31是在各頂點配置In、M或Zn的三角圖。此外，在圖31中的[In]示出In的原子濃度，[M]示出元素M的原子濃度，[Zn]示出Zn的原子濃度。
已知In-M-Zn氧化物的結晶具有同源結構(homologous structure)，以InMO3(ZnO)m(m為自然數)表示。此外，由於In與M可以互相置換，所以也可以以In1+αM1-αO3(ZnO)m表示該結晶。這是在圖31中由記作[In]：[M]：[Zn]=1+α：1-α：1、[In]：[M]：[Zn]=1+α：1-α：2、[In]：[M]：[Zn]=1+α：1-α：3、[In]：[M]：[Zn]=1+α：1-α：4及[In]：[M]：[Zn]=1+α：1-α：5的虛線表示的組成。
圖31中的虛線上的粗線例如表示已知在將原料的氧化物混合並以1350℃進行焙燒時有可能具有單一相的固溶區域的組成。此外，在圖31中以四角形的符號表示的座標表示已知容易混有尖晶石型結晶結構的組成。
例如，作為具有尖晶石型結晶結構的化合物，已知ZnGa2O4等以ZnM2O4表示的化合物。如圖31所示，當具有接近於ZnM2O4的組成，即接近於(In，Zn，M)=(0，1，2)的值時，容易形成或混有尖晶石型結晶結構。CAAC-OS膜尤其較佳為不包含尖晶石型結晶結構。
另外，為了提高載子移動率較佳為提高In含量。在包含銦、元素M及鋅的氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加銦含量來增加s軌域的重疊，由此銦含量多的氧化物的移動率比銦含量少的氧化物高。因此，藉由將銦含量高的氧化物用於氧化物半導體膜，可以提高載子移動率。
因此，圖1A至圖1D的半導體662的組成較佳為接近於圖31所示的粗線的組成。由此，可以使電晶體的通道形成區域的CAAC化率高。再者，藉由提高半導體662的In含量，可以增大電晶體的通態電流。
如上所述，藉由使電晶體的通道形成區域為CAAC-OS，可以提供可靠性高且通態電流高的電晶體。另外，可以提供能夠在高頻下工作的電晶體。
當以濺射法形成CAAC-OS膜時，由於受到基板表面(形成CAAC-OS膜的面)的加熱或空間加熱等的影響，因此有時用作源的靶材等的組成與膜的組成不同。例如，由於氧化鋅與氧化銦或氧化鎵等相比容易昇華，所以容易產生源與膜的組成的差異。因此，較佳為預先對組成的變化加以考慮而選擇源。此外，源與膜的組成的差異除了溫度以外也受壓力或用於成膜的氣體等的影響。
另外，當以濺射法形成CAAC-OS膜時，較佳為使用包含多晶結構的靶材。
〈電晶體的結構例子2〉
雖然在圖1A至圖1D中示出對電晶體設置一個閘極電極的情況的例子，但是本發明的一個方式不侷限於此。也可以對電晶體設置多個閘極電極。 作為一個例子，圖3A至圖3D示出對圖1A至圖1D所示的電晶體100設置導電膜681作為第二閘極電極的例子。圖3A是俯視圖，圖3A所示的點劃線Y1-Y2方向的剖面相當於圖3B，圖3A所示的點劃線X1-X2方向的剖面相當於圖3C，圖3A所示的點劃線X3-X4方向的剖面相當於圖3D。注意，在圖3A至圖3D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
圖3A至圖3D在基板640與絕緣膜652之間包括絕緣膜651、導電膜681及絕緣膜682這一點上與圖1A至圖1D不同。
絕緣膜651具有使基板640與導電膜681電隔離的功能。絕緣膜651也可以使用包含選自氧化鋁、氮氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等中的一種以上的絕緣體。另外，絕緣膜651也可以使用聚醯亞胺樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等有機樹脂。另外，絕緣膜651也可以是上述材料的疊層。
導電膜681可以使用在導電膜673的說明中記載的材料。導電膜681具有第二閘極電極的功能。導電膜681可以被供應固定的電位，也可以被供應與導電膜673相同的電位或信號。
絕緣膜682具有防止絕緣膜652中的氧因與導電膜681中的金屬鍵合而減少的功能。絕緣膜682可以使用在絕緣膜654的說明中記載的材料。
〈電晶體的結構例子3〉
在圖1A至圖1D所示的電晶體100中，可以將半導體663及絕緣膜653與導電膜673同時蝕刻。圖4A至圖4D示出其一個例子。圖4A是俯視圖，圖4A所示 的點劃線Y1-Y2方向的剖面相當於圖4B，圖4A所示的點劃線X1-X2方向的剖面相當於圖4C，圖4A所示的點劃線X3-X4方向的剖面相當於圖4D。注意，在圖4A至圖4D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
在圖4A至圖4D中，可以看出只在導電膜673下存在半導體663及絕緣膜653，其他區域的半導體663及絕緣膜653已被去除。
〈電晶體的結構例子4〉
在圖1A至圖1D所示的電晶體100中，導電膜671及導電膜672也可以與半導體661的側面及半導體662的側面接觸。圖5A至圖5D示出其一個例子。圖5A是俯視圖，圖5A所示的點劃線Y1-Y2方向的剖面相當於圖5B，圖5A所示的點劃線X1-X2方向的剖面相當於圖5C，圖5A所示的點劃線X3-X4方向的剖面相當於圖5D。注意，在圖5A至圖5D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
〈電晶體的結構例子5〉
在圖1A至圖1D所示的電晶體100中，導電膜671也可以是導電膜671a與導電膜671b的疊層結構。另外，導電膜672也可以是導電膜672a與導電膜672b的疊層結構。圖6A至圖6D示出其一個例子。圖6A是俯視圖，圖6A所示的點劃線Y1-Y2方向的剖面相當於圖6B，圖6A所示的點劃線X1-X2方向的剖面相當於圖6C，圖6A所示的點劃線X3-X4方向的剖面相當於圖6D。注意，在圖6A至圖6D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
作為導電膜671b及導電膜672b，例如可以使用透明導電體、氧化物半導體、氮化物半導體或氧氮化物半導體。作為導電膜671b及導電膜672b，例如可以使用包含銦、錫及氧的膜、包含銦及鋅的膜、包含銦、 鎢及鋅的膜、包含錫及鋅的膜、包含鋅及鎵的膜、包含鋅及鋁的膜、包含鋅及氟的膜、包含鋅及硼的膜、包含錫及銻的膜、包含錫及氟的膜或包含鈦及鈮的膜等。另外，這些膜也可以包含氫、碳、氮、矽、鍺或氬。
導電膜671b及導電膜672b也可以具有使可見光線透過的性質。或者，導電膜671b及導電膜672b也可以具有藉由將可見光線、紫外線、紅外線或X射線反射或吸収而不使其透過的性質。藉由具有上述性質，有時可以抑制雜散光導致的電晶體的電特性變動。
另外，作為導電膜671b及導電膜672b，有時較佳為使用不在與半導體662等之間形成肖特基能障的層。由此，可以提高電晶體的導通特性。
作為導電膜671a及導電膜672a，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。也可以使用合金膜或化合物膜，例如可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
導電膜671b及導電膜672b有時較佳為使用電阻高於導電膜671a及導電膜672a的膜。另外，作為導電膜671b及導電膜672b，有時較佳為使用電阻低於電晶體的通道的膜。例如，可以將導電膜671b及導電膜672b的電阻率設定為0.1Ωcm以上且100Ωcm以下、0.5Ωcm以上且50Ωcm以下或1Ωcm以上且10Ωcm以下。藉由將導電膜671b及導電膜672b的電阻率設定在上述範圍內，可以緩和通道與汲極之間的邊界部的電場集中。因此，可以 降低電晶體的電特性變動。另外，也可以降低起因於從汲極產生的電場的穿通電流。因此，在通道長度短的電晶體中也能夠實現良好的飽和特性。 注意，在不調換源極與汲極的電路結構中，有時較佳為只配置導電膜671b及導電膜672b中的一個(例如，位於汲極一側的導電膜)。
〈電晶體的結構例子6〉
在圖5A至圖5D所示的電晶體中，導電膜671也可以是導電膜671a與導電膜671b的疊層結構。另外，導電膜672也可以是導電膜672a與導電膜672b的疊層結構。圖7A至圖7D示出其一個例子。圖7A是俯視圖，圖7A所示的點劃線Y1-Y2方向的剖面相當於圖7B，圖7A所示的點劃線X1-X2方向的剖面相當於圖7C，圖7A所示的點劃線X3-X4方向的剖面相當於圖7D。注意，在圖7A至圖7D中，為了明確起見，有時放大、縮小或省略一部分的構成要素。
圖7A至圖7D的導電膜671a、導電膜671b、導電膜672a及導電膜672b的詳細結構可以參照圖6A至圖6D的記載。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖8A至圖8J對能夠使用本發明的一個方式的半導體裝置的電路的一個例子進行說明。
圖8A至圖8J例示出包括使用包含氧化物半導體的活性層的電晶體或使用包含矽的活性層的電晶體的電路。下面，將使用包含氧化物半導體的活性層的電晶體稱為OS電晶體，將使用包含矽的活性層的電晶體稱為Si電晶體。另外，將p通道的Si電晶體稱為p-Si電晶體，將n通道的Si 電晶體稱為n-Si電晶體。注意，在沒有特別說明的情況下，OS電晶體的導電型是n通道。另外，為了方便起見，在圖8A至圖8J中，將p通道電晶體示為PMOS，將n通道電晶體示為NMOS。
為了在使電晶體的製造變得容易的同時提高集成度且發揮短通道效應小的OS電晶體的長處，OS電晶體的通道長度較佳為1nm以上且小於100nm，更佳為5nm以上且60nm以下。為了將Si電晶體與OS電晶體形成在同一基板上，Si電晶體的通道長度也較佳為1nm以上且小於100nm。或者，通道長度更佳為5nm以上且60nm以下或5nm以上且30nm以下。
圖8A、圖8B所示的電路包括電晶體700，例如可以用作開關電路。電晶體700是OS電晶體。圖8B所示的電晶體700是包括第一閘極(頂閘極或前閘極)和第二閘極(背閘極)的雙閘極型OS電晶體，藉由各別控制第一閘極和第二閘極，能夠改善導通特性及關閉特性。
圖8C所示的電路包括電晶體700、電晶體701及節點FN，藉由在節點FN保持電位，可以被用作記憶體電路。在圖8C的例子中，電晶體700是OS電晶體。電晶體701可以是p-Si電晶體，可以是n-Si電晶體，也可以是OS電晶體。
圖8D所示的電路包括電晶體700、電晶體701、電容器705及節點FN。圖8D所示的電路可以被用作記憶體電路。在此，電晶體700是雙閘極型OS電晶體。電晶體701可以是p-Si電晶體，可以是n-Si電晶體，也可以是OS電晶體。
在圖8C及圖8D所示的電路中，當電晶體700及電晶體701是OS電晶體時，作為基板不需要使用矽基板，而能夠使用玻璃或石英玻璃等透 光基板或金屬基板等。
在進行電晶體的微型化時，n通道電晶體與p通道電晶體相比需要進行LDD或應變的形成等較複雜的製程。OS電晶體則不需要進行LDD或應變的形成等複雜的製程。因此，在圖8C及圖8D所示的電路中，藉由作為電晶體701使用p-Si電晶體且作為電晶體700使用OS電晶體，能夠簡化製程。
由於OS電晶體不需要900℃以上的高溫製程，所以比Si電晶體更適合集成化。另外，OS電晶體能夠與其他半導體元件層疊，所以藉由將OS電晶體用於電路，能夠提供以三維方式集成元件的集成度高的半導體裝置。也就是說，OS電晶體與Si電晶體相比能夠以更低溫的製程形成，因此藉由在Si電晶體上層疊OS電晶體，能夠提供可靠性高且高性能的半導體裝置。
圖8E所示的電路是圖8D的變形例子，其中包括串聯電連接的電晶體702和電晶體703來代替電晶體701。例如，電晶體702的第一端子與被施加高電源電位(VDD)的佈線或電極電連接，電晶體703的第二端子與被施加接地電位(GND)的佈線或電極電連接。電晶體700是雙閘極型OS電晶體，電晶體702是p-Si電晶體，電晶體703是n-Si電晶體。電晶體702及電晶體703構成CMOS反相器電路。電晶體700可以以低溫製程製造，並且與常規的Si電晶體的製程的搭配好，因此容易在電晶體702及電晶體703上形成電晶體700。
圖8F示出CMOS反相器電路的例子。電晶體700是OS電晶體，電晶體702是p-Si電晶體。電晶體700可以以低溫製程製造，並且與常規的Si電晶體的製程的搭配好，因此容易在電晶體702上形成電晶體700。
圖8G所示的電路包括電晶體700、電晶體701、電晶體704、二極體706及節點FN。電晶體701與電晶體704被串聯電連接。電晶體701的閘極藉由電晶體700與二極體706的輸出端子電連接。二極體706的輸入端子、電晶體700的閘極、電晶體701的第一端子及電晶體704的第二端子與未圖示的互不相同的佈線或電極電連接。由電晶體700、電晶體701、電晶體704、二極體706及節點FN構成的電路與圖8C等所示的電路同樣地可以被用作記憶體電路。可以在節點FN保持對應於二極體706的輸入端子與輸出端子之間的電位的資料。藉由作為二極體706使用光電二極體，可以將其用作感測器元件。此時，圖8G所示的電路可以被用作光感測器電路。可以在節點FN保持對應於流過二極體706的光電流的電位。
作為用於圖8G所示的電路的感測器元件，不侷限於光感測器元件，而可以使用各種各樣的感測器。例如，作為感測器元件可以使用測定或檢測力量、位移、位置、速度、加速度、角速度、轉動數、距離、光(例如可見光、紅外線)、電磁波(例如腦波)、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、斜率、振動或氣味等，並能夠將其結果轉換為電壓信號或電流信號的元件。例如，也可以設置將溫度特性不同的兩個電阻元件串聯連接的溫度感測器電路來代替光電二極體。
在圖8G所示的電路圖中，電晶體700是OS電晶體。電晶體701及電晶體704可以是p-Si電晶體，可以是n-Si電晶體，也可以是OS電晶體。 二極體706例如可以是使用矽的光電二極體。當電晶體701及電晶體704是Si電晶體時，電晶體700可以以低溫製程製造，並且與常規的Si電晶體的製程 的搭配好，因此容易在電晶體701及電晶體704上形成電晶體700。
另外，在圖8G所示的電路中，當將Si電晶體用於電晶體701和電晶體704中的一個且將OS電晶體用於電晶體701和電晶體704中的另一個時，能夠形成兼有Si電晶體的高速工作特性和OS電晶體的洩漏電流低的特性的電路。
另外，在圖8G所示的電路中，當電晶體701及電晶體704是OS電晶體時，能夠進一步簡化製程。當將電晶體微型化時，OS電晶體則能夠獲得與Si電晶體同等的頻率特性，因此，在上述結構中也能夠形成兼有高速工作特性和洩漏電流低的特性的電路。
圖8H所示的電路包括串聯電連接的電晶體700和電晶體704。電晶體700的第一閘極與第一端子電連接，第二端子與未圖示的佈線或電極電連接。第一閘極與第二端子也可以彼此電連接。電晶體704的第一端子與未圖示的佈線或電極電連接。圖8H所示的電路能夠被用作增強/空乏(Enhancement/Depletion)型反相器電路。電晶體700是雙閘極型OS電晶體，藉由將第二閘極電位設定為可變的電位，能夠控制圖8H所示的電路(反相器電路)的特性。電晶體704可以是OS電晶體或n-Si電晶體。
圖8I所示的電路與圖8H所示的電路同樣地包括串聯電連接的電晶體700和電晶體704。圖8I所示的電路與圖8H所示的電路的不同之處在於圖8I所示的電路的電晶體700的閘極與未圖示的佈線或電極電連接。圖8I所示的電路能夠用作增強/增強(Enhancement/Enhancement)型反相器電路。電晶體700的閘極電位既可以被固定，又可以是可變的。電晶體700是OS電晶體。電晶體704可以是OS電晶體或n-Si電晶體。電晶體704的閘極 電位既可以被固定，又可以是可變的。
在圖8H及圖8I中，當電晶體704是Si電晶體時，與圖8C等所示的電路同樣地可以在電晶體704上製造電晶體700。
在圖8J所示的電路圖中，示出將電晶體700及電晶體702的各源極與汲極連接的結構。電晶體700是OS電晶體，電晶體702是p-Si電晶體。藉由採用該結構，可以將其用作所謂的類比開關。電晶體700可以以低溫製程製造，並且與常規的Si電晶體的製程的搭配好，因此容易在電晶體702上形成電晶體700。
注意，根據需要，可以在用於圖8A至圖8J所示的電路圖的OS電晶體中設置或不設置第二閘極電極。
可以將圖8A至圖8J所示的電路(半導體裝置)都製造在同一基板上。因此，可以將具有不同功能、性能等的多個電路製造在同一基板上。例如，圖9A示出將圖8D和圖8F所示的電路製造在同一基板上的半導體裝置。
圖9A是示出半導體裝置結構的一個例子的剖面圖。左側示出圖9B的電路，右側示出圖9C的電路。圖9B所示的電路圖相當於圖8F所示的電路圖，圖9C所示的電路圖相當於圖8D所示的電路圖。在圖9A所示的半導體裝置中，電晶體700是OS電晶體且電晶體701及電晶體702是p-Si電晶體。另外，圖9A示出各電晶體的通道長度方向上的剖面結構。
圖9A所示的半導體裝置包括電晶體700、電晶體701、電晶體702、電容器705、基板730、元件分離層731、絕緣膜732、絕緣膜733、插頭711、插頭712、插頭713、插頭714、插頭715、佈線721、佈線722、佈線 723、佈線724及佈線741。注意，在圖9A中，為了簡化起見，只對形成在同一層的插頭及佈線中的一個附加符號。
電晶體700可以適用實施方式1中記載的電晶體。
電晶體701、702包括：用作源極區域或汲極區域的雜質區域751及雜質區域755；閘極電極752；閘極絕緣膜753；以及側壁絕緣層754。
電晶體701、702具有第一半導體材料，電晶體700具有第二半導體材料。第一半導體材料和第二半導體材料較佳為具有彼此不同的禁止帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(矽(包含應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用單晶矽等作為氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，藉由將在實施方式1中例示出的電晶體適用於使用氧化物半導體的電晶體，可以得到良好的次臨界值特性，而實現微型電晶體。此外，該電晶體的開關速度快，所以可以進行高速工作，並且其關態電流低，所以洩漏電流小。
電晶體701、702可以是n通道電晶體和p通道電晶體中的任一個，根據電路使用適合的電晶體即可。在圖9A中，電晶體701、702是p通道電晶體。
電晶體701、702也可以在側壁絕緣層754下設置用作LDD(輕摻雜汲極：Lightly Doped Drain)區域或者擴展區域(extension region)的雜質區域。尤其是，當電晶體701、702為n通道電晶體時，為了抑制熱載子所導致的劣化，較佳為設置LDD區域或者擴展區域。
另外，作為電晶體701、702可以使用具有矽化物(自對準矽化物)的電晶體或不具有側壁絕緣層754的電晶體。當使用具有矽化物(自對準矽化物)的結構時，可以使源極區域及汲極區域的電阻更低，並可以實現半導體裝置的高速化。此外，由於能夠以低電壓工作，所以可以降低半導體裝置的功耗。
雖然在此佈線741被用作電晶體700的背閘極，但是根據情況也可以不設置佈線741。
電容器705包括第一電極725、第二電極726及絕緣膜734。
作為基板730，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺為材料的化合物半導體基板、SOI(Silicon on Insulator：絕緣層上覆矽)基板等。使用半導體基板形成的電晶體容易進行高速工作。另外，當作為基板730使用p型單晶矽基板時，可以對基板730的一部分添加賦予n型導電型的雜質元素來形成n型井(well)，並且在形成有n型井的區域形成p型電晶體。作為賦予n型導電型的雜質元素，可以使用磷(P)、砷(As)等。作為賦予p型導電型的雜質元素，可以使用硼(B)等。
另外，作為基板730，例如可以使用玻璃基板、石英基板、塑膠基板、金屬基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為金屬基板的一個例子，有不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板等。作為撓性基板的一個例子，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES) 為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，有聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為基材薄膜的一個例子，有聚酯、聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。
此外，也可以使用某個基板形成半導體元件，然後將半導體元件轉置於其他基板。作為被轉置半導體元件的基板的一個例子，不僅可以使用上述基板，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由採用這些基板，可以形成特性良好的電晶體、形成功耗小的電晶體、製造不容易損壞的裝置、給予耐熱性、實現輕量化或薄型化。
電晶體701、702藉由元件分離層731與形成於基板730的其他電晶體分開。作為元件分離層731，可以使用包含選自氧化鋁、氧氮化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等中的一種以上的絕緣體。
佈線741可以用作電晶體700的第二閘極電極。佈線741可以使用能夠用於佈線721至佈線723的材料形成。注意，根據情況，也可以省略佈線741。
在此，在將矽類半導體材料用於設置在下層的電晶體701、702時，設置在電晶體701、702的半導體膜附近的絕緣膜中的氫使矽的懸空鍵終結而提高電晶體701、702的可靠性。另一方面，在將氧化物半導體用 於設置在上層的電晶體700時，設置在電晶體700的半導體膜附近的絕緣膜中的氫有可能成為在氧化物半導體中生成載子的原因之一，所以有時導致電晶體700的可靠性的下降。因此，當在使用矽類半導體材料的電晶體701、702上層疊使用氧化物半導體的電晶體700時，在它們之間設置具有防止氫擴散的功能的絕緣膜732是特別有效的。藉由利用絕緣膜732將氫封閉在下層，可以提高電晶體701、702的可靠性，此外，由於從下層到上層的氫的擴散得到抑制，所以同時可以提高電晶體700的可靠性。
絕緣膜732例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
此外，較佳為在電晶體700上以覆蓋包括氧化物半導體膜的電晶體700的方式形成具有防止氫擴散的功能的絕緣膜733。絕緣膜733可以使用與絕緣膜732相同的材料，特別較佳為使用氧化鋁。氧化鋁膜的不使氫、水分等雜質和氧透過膜的遮斷(阻擋)效果高。因此，藉由作為覆蓋電晶體700的絕緣膜733使用氧化鋁膜，可以防止氧從電晶體700中的氧化物半導體膜脫離，還可以防止水及氫混入氧化物半導體膜。
插頭711至插頭715較佳為包含銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)等低電阻材料或它們的合金、以它們為主成分的化合物的導電膜的單層或疊層。尤其是，較佳為使用兼有耐熱性和導電性的鎢或鉬等高熔點材料。另外，較佳為使用鋁或銅等低電阻導電材料。並且，當使用Cu-Mn合金時，在與包含氧的絕緣體的介面形成氧化錳，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
佈線721至723、佈線741、電極725、726較佳為包含銅(Cu)、鎢(W)、鉬(Mo)、金(Au)、鋁(Al)、錳(Mn)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鉻(Cr)、鉛(Pb)、錫(Sn)、鐵(Fe)、鈷(Co)等低電阻材料或它們的合金、以它們為主成分的化合物的導電膜的單層或疊層。尤其是，較佳為使用兼有耐熱性和導電性的鎢或鉬等高熔點材料。另外，較佳為使用鋁或銅等低電阻導電材料。並且，當使用Cu-Mn合金時，在與包含氧的絕緣體的介面形成氧化錳，該氧化錳能夠抑制Cu的擴散，所以是較佳的。
佈線724可以以與電晶體700的源極電極及汲極電極相同的製程形成。
雖然在圖9A中電容器705形成在電晶體701、電晶體702及電晶體700上，但是電容器705也可以形成在電晶體701、702之上且電晶體700之下。
另外，根據需要也可以在電晶體700上還形成在實施方式1中示出的電晶體。
在圖9A中，沒有附加符號及陰影線的區域表示由絕緣體構成的區域。在這些區域中，可以使用包含選自氧化鋁、氮氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等中的一種以上的絕緣體。另外，在該區域中，也可以使用聚醯亞胺樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等有機樹脂。
在此，也可以使用如圖10A及圖10B所示的電晶體703代替電晶體701、702。圖10B示出穿過圖10A所示的點劃線E-F且垂直於圖10A所示 的剖面。在電晶體703中，形成有通道的半導體層756(半導體基板的一部分)具有凸形狀，沿著其側面及頂面設置有閘極絕緣膜753及閘極電極752。另外，在電晶體之間設置有元件分離層731。因為利用半導體基板的凸部，所以這種電晶體703也被稱為FIN型電晶體。另外，也可以以與凸部的上部接觸的方式具有用作用來形成凸部的遮罩的絕緣膜。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體層。
藉由使半導體裝置具有如圖9A所示的結構，可以將記憶體電路(包括電晶體和浮動節點)以及其週邊電路製造於同一基板上。另外，由於OS電晶體不需要900℃以上的加熱處理，所以能夠以更低溫的製程製造電路。另外，OS電晶體具有與使用包含矽的活性層的n通道電晶體同等的頻率特性，因此組合OS電晶體和p-Si電晶體的CMOS電路能夠進行高速工作。
另外，我們的研究表明OS電晶體中的場效移動率的通道長度依賴性沒有Si電晶體中的場效移動率的通道長度依賴性大。即使將OS電晶體的通道長度從10μm微型化至100nm，也不會發生場效移動率的明顯的降低。
因此，當使用通道長度為10μm以下的OS電晶體時，與該電晶體的通道長度為10μm以上的情況相比，OS電晶體與Si電晶體的場效移動率之差較小。當使用通道長度為100nm以下的OS電晶體時，能夠使OS電晶體的場效移動率為Si電晶體的30分之1左右，較佳為10分之1左右，更佳為3分之1左右。
因此，當使用100nm技術節點的OS電晶體時，可以推測能夠 實現與Si電晶體同等的場效移動率。因此，被微型化的OS電晶體能夠實現與Si電晶體同等的開關速度及頻率特性。
另外，OS電晶體的關態電流低。在使用OS電晶體的電路中，由於關態電流低，所以可以減小用來保持電荷的電容。因此，被微型化的OS電晶體能夠實現與Si電晶體同等的開關速度及頻率特性。
本實施方式的結構可以與其他實施方式及實施例適當地組合。
實施方式3
在本實施方式中，參照圖式說明記憶體裝置的一個例子，該記憶體裝置使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存內容，並且，對寫入次數也沒有限制。
圖8D所示的電路可以被用作記憶單元。圖8D所示的記憶單元包括：使用第一半導體材料的電晶體701；使用第二半導體材料的電晶體700；以及電容器705。作為電晶體700，可以使用在實施方式1中所說明的電晶體。
電晶體700是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體700的關態電流小，所以藉由使用該電晶體，可以長期保持儲存內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的記憶體裝置，所以可以充分降低功耗。
在圖8D中，佈線761與電晶體701的源極電連接，佈線762與電晶體701的汲極電連接。此外，佈線763與電晶體700的源極和汲極中的一個電連接，佈線764與電晶體700的閘極電連接。再者，電晶體701的閘極及 電晶體700的源極和汲極中的另一個與電容器705的第一端子電連接，佈線765與電容器705的第二端子電連接。
在圖8D所示的記憶單元中，藉由有效地利用能夠保持電晶體701的閘極的電位的特徵，可以以如下方式進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將佈線764的電位設定為使電晶體700開啟的電位，以使電晶體700開啟。由此，佈線763的電位施加到電晶體701的閘極及電容器705。換言之，對電晶體701的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一種。然後，藉由將佈線764的電位設定為使電晶體700關閉的電位，以使電晶體700關閉，而保持施加到電晶體701的閘極的電荷(保持)。
因為電晶體700的關態電流極小，所以電晶體701的閘極的電荷被長時間地保持。
接著，對資料的讀出進行說明。當在對佈線761施加規定的電位(恆電位)的狀態下對佈線765施加適當的電位(讀出電位)時，佈線762根據保持在電晶體701的閘極中的電荷量而具有不同的電位。一般而言，在電晶體701為n通道電晶體的情況下，對電晶體701的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體701的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體701開啟而需要的佈線765的電位。因此，藉由將佈線765的電位設定為Vth_L與Vth_H之間的電位V0，可以辨別施加到電晶體701的閘極的電荷。例如，在寫入時被供應高位準電荷的情況下，如果佈線765的電位為V0(>Vth_H)，電晶體701 則開啟。當被供應低位準電荷時，即使佈線765的電位為V0(<Vth_L)，電晶體701也保持關閉狀態。因此，藉由辨別佈線762的電位，可以讀出所保持的資料。
注意，當將記憶單元配置為陣列狀時，需要僅讀出所希望的記憶單元的資料。如此，當不讀出資料時，對佈線765施加無論閘極的狀態如何都使電晶體701關閉的電位，即小於Vth_H的電位即可。或者，對佈線765施加無論閘極的狀態如何都使電晶體701開啟的電位，即大於Vth_L的電位即可。
圖11所示的記憶單元在沒有設置電晶體701之處與圖8D所示的記憶單元不同。在此情況下也可以藉由與上述相同的工作進行資料的寫入及保持工作。
接著，對資料的讀出進行說明。在電晶體700開啟時，處於浮動狀態的佈線763和電容器705導通，且在佈線763與電容器705之間再次分配電荷。其結果是，佈線763的電位產生變化。佈線763的電位的變化量根據電容器705的第一端子的電位(或積累在電容器705中的電荷)而具有不同的值。
例如，在電容器705的第一端子的電位為V、電容器705的電容為C、佈線763所具有的電容成分為CB、再次分配電荷之前的佈線763的電位為VB0時，再次分配電荷之後的佈線763的電位為(CB×VB0+C×V)/(CB+C)。 因此，在假定記憶單元處於電容器705的第一端子的電位為V1和V0(V1>V0)的兩種狀態中的一種時，可以知道保持電位V1時的佈線763的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的佈線763的電位 (=(CB×VB0+C×V0)/(CB+C))。
藉由對佈線763的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將使用上述第一半導體材料的電晶體用於用來驅動記憶單元的驅動電路，並在該驅動電路上作為電晶體700層疊使用第二半導體材料的電晶體。
在本實施方式所示的記憶單元中，藉由使用其通道形成區域包含氧化物半導體的關態電流極小的電晶體，可以極長期地保持儲存內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持儲存內容。
另外，在本實施方式所示的記憶單元中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，由於不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不發生如閘極絕緣膜的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的開啟狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式4
根據本發明的一個方式的半導體裝置可以用於顯示裝置、個人電腦或 具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖12A至圖12F示出這種電子裝置的具體例子。
圖12A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖12A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖12B是行動電話機，該行動電話機包括外殼911、顯示部916、操作按鈕914、外部連接埠913、揚聲器917、麥克風912等。在圖12B所示的行動電話機中，藉由用手指等觸摸顯示部916可以輸入資訊。另外，藉由用手指等觸摸顯示部916可以進行打電話或輸入文字等所有操作。另外，藉由操作按鈕914的操作，可以進行電源的ON、OFF工作或切換顯示在顯示部916的影像的種類。例如，可以將電子郵件的編寫畫面切換為主功能表畫面。
圖12C是膝上型個人電腦，該膝上型個人電腦包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖12D是電冷藏冷凍箱，該電冷藏冷凍箱包括外殼931、冷藏 室門932、冷凍室門933等。
圖12E是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖12F是一般的汽車，該汽車包括車體951、車輪952、儀表板953及燈954等。
本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式5
在本實施方式中，參照圖13A至圖13F說明根據本發明的一個方式的RF標籤的使用例子。RF標籤的用途廣泛，例如可以設置於物品諸如鈔票、硬幣、有價證券類、不記名債券類、證件類(駕駛執照、居民卡等，參照圖13A)、儲存介質(DVD、錄影帶等，參照圖13B)、包裝用容器類(包裝紙、瓶子等，參照圖13C)、車輛類(自行車等，參照圖13D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣物類、生活用品類、包括藥品或藥劑的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電視機或行動電話)等或者各物品的裝運標籤(參照圖13E和圖13F)等。
根據本發明的一個方式的RF標籤4000以附著到物品表面上或者嵌入物品的方式固定。例如，當物品為書本時，RF標籤4000以嵌入在 書本的紙張裡的方式固定在書本，而當物品為有機樹脂的包裝時，RF標籤4000以嵌入在有機樹脂中的方式固定在有機樹脂的包裝。根據本發明的一個方式的RF標籤4000實現了小型、薄型以及輕量，所以即使固定在物品中也不會影響到該物品的設計性。另外，藉由將根據本發明的一個方式的RF標籤4000設置於鈔票、硬幣、有價證券類、不記名債券類或證件類等，可以賦予識別功能。藉由利用該識別功能可以防止偽造。另外，可以藉由在包裝用容器類、儲存介質、個人物品、食物類、衣物類、生活用品類或電子裝置等中設置根據本發明的一個方式的RF標籤，可以提高檢品系統等系統的運行效率。另外，藉由在車輛類中安裝根據本發明的一個方式的RF標籤，可以防止盜竊等而提高安全性。
如上所述，藉由將根據本發明的一個方式的RF標籤應用於在本實施方式中列舉的各用途，可以降低包括資料的寫入或讀出等工作的功耗，因此能夠使最大通信距離長。另外，即使在不供應電力的狀態下，也可以在極長的期間保持資料，所以上述RF標籤適用於寫入或讀出的頻率低的用途。
本實施方式可以與本說明書所示的其他實施方式及實施例適當地組合。
實施例1
在本實施例中，對能夠用於實施方式1所示的電晶體的氧化物半導體膜的評價結果進行說明。
首先，製造用於評價的樣本。在矽晶圓上利用DC濺射法形成氧化物半導體膜。
在本實施例中，製造兩種樣本，即樣本A及樣本B，並對其進行評價。樣本A與樣本B的氧化物半導體膜不同。樣本A使用原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物的多晶靶材形成。樣本B使用原子個數比為In：Ga：Zn=4：2：4.1的In-Ga-Zn氧化物的多晶靶材形成。表1示出各氧化物半導體膜的成膜條件。
Figure 104113596-A0202-12-0055-1
在成膜後，對各樣本進行加熱處理。在以450℃在氮氛圍下進行1小時的加熱處理之後，在同一處理室內在氧氛圍下進行1小時的加熱處理。
圖14A和圖14B示出使用X射線繞射(XRD：X-Ray Diffraction)裝置進行評價的結果。圖14A和圖14B是藉由Out-Of-Plane法得到的分析結果。圖14A示出樣本A的分析結果，圖14B示出樣本B的分析結果。
樣本A及樣本B都在θ=31°附近出現峰值。該峰值來源於InGaZnO4結晶的(009)面，由此可知各樣本的氧化物半導體膜的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另外，計算各樣本的2θ=31°附近的峰值的半寬(half width)，其結果是，樣本A的半寬為4.68°，樣本B的半寬為3.47°。可知樣本B的半寬比樣本A的半寬窄且CAAC 率高。
注意，上述半寬是在扣除背景之後利用洛倫茲函數(Lorentz function)進行擬合而計算出的。
藉由感應耦合電漿質譜分析法(Inductively Coupled Plasma Mass Spectrometry：ICP-MS分析法)來測定上述樣本A及樣本B中的各金屬元素的濃度。表2示出該結果。
Figure 104113596-A0202-12-0056-2
從表2可知，樣本A及樣本B中的鋅的原子個數比比靶材減少了大約44%。另一方面，在靶材與各樣本之間，銦及鎵的原子個數比只有1%至2%左右的差異，幾乎沒有減少。
實施例2
當實施方式1中示出的電晶體具有由CAAC-OS構成的通道形成區域及s-channel結構時，即使將其通道長度縮短到100nm以下也示出良好的電晶體特性。在本實施例中，試製圖1A至圖1D所示的電晶體100，並測定其VG-ID特性。
試製兩種不同的電晶體(下面稱為電晶體A、電晶體B)，並對其進行評價。與圖1A至圖1D同樣，電晶體A、B包括三層半導體，即半導體661、半導體662及半導體663。
在電晶體A、B中，半導體661使用厚度為20nm的In-Ga-Zn氧化物，半導體662使用厚度為15nm的In-Ga-Zn氧化物，半導體663使用厚度為5nm的In-Ga-Zn氧化物。上述所有In-Ga-Zn氧化物都藉由DC濺射法形成。表3示出用於濺射法的靶材的金屬元素的原子個數比(In：Ga：Zn)。
Figure 104113596-A0202-12-0057-3
作為電晶體A、B的基板640，使用矽晶圓。
作為導電膜671、672，利用濺射法形成厚度為20nm的鎢膜。
作為閘極絕緣膜(絕緣膜653)，利用PECVD(Plasma Enhanced CVD)法形成厚度為10nm的氧氮化矽膜。
作為閘極電極(導電膜673)，利用濺射法形成厚度為10nm的氮化鈦膜與厚度為30nm的鎢膜的疊層膜。在該疊層膜中，氮化鈦膜接觸於閘極絕緣膜。
藉由電子束曝光機使形成導電膜671至673時使用的光阻劑曝光。
以覆蓋電晶體A、B的方式利用濺射法形成厚度為40nm的氧化鋁膜作為絕緣膜654，利用PECVD法形成厚度為150nm的氧氮化矽膜作為絕緣膜655。
圖15A和圖15B示出試製的電晶體的VG-ID特性。圖15A示出電晶體A的VG-ID特性，圖15B示出電晶體B的VG-ID特性。對在同一基板內試製的 25個n通道電晶體進行評價。電晶體的通道長度(L)為60nm且通道寬度(W)為60nm。橫軸表示閘極電壓VG，左邊的縱軸表示汲極電流ID，右邊的縱軸表示場效移動率μFE。以汲極電壓(VD)為0.1V及1.8V進行測定，計算出VD=0.1V時的場效移動率。
從圖15A可知，在電晶體A中，通態電流為6.6[μA]，場效移動率為9.1[cm2/Vs]，次臨界擺幅為95[mV/dec]，臨界電壓為0.9[V]。注意，計算出VD=1.8V且VG=2.7V時的通態電流，計算出VD=0.1V時的場效移動率及次臨界擺幅，計算出VD=1.8V時的臨界電壓。另外，上述值是測定25個電晶體而得到的平均值。
從圖15B可知，在電晶體B中，通態電流為22.6[μA]，場效移動率為26.2[cm2/Vs]，次臨界擺幅為94[mV/dec]，臨界電壓為0.5[V]。注意，計算出VD=1.8V且VG=2.7V時的通態電流，計算出VD=0.1V時的場效移動率及次臨界擺幅，計算出VD=1.8V時的臨界電壓。另外，上述值是測定25個電晶體而得到的平均值。
從圖15A和圖15B的結果可知，本發明的一個方式的電晶體的臨界電壓小且場效移動率高。
實施例3
在本實施例中，對在實施例2中試製的電晶體的頻率特性進行評價。將多個通道長度(L)為60nm且通道寬度(W)為60nm的電晶體並聯連接，並測定頻率特性。
用於測定的網路分析儀具有50Ω的標準阻抗。當測定的電晶體的阻抗高時，有時測定的精度下降。於是，採用擴大電晶體的通道寬度 且降低阻抗的結構。明確而言，藉由將300個通道寬度為60nm的電晶體並聯連接並將多個電晶體的通道寬度加在一起，來擴大電晶體的通道寬度。
圖16至圖18示出所測定的電晶體的佈局。
圖16是包括將300個通道寬度為60nm的電晶體並聯連接的電晶體及測定焊盤的俯視圖。端子A連接於電晶體的閘極。端子B連接於電晶體的源極和汲極中的一個。端子C被供應GND電位，並連接於電晶體的源極和汲極中的另一個。區域Area1中配置有電晶體。
圖17是將圖16所示的俯視圖中的區域Area1放大的圖。端子A連接於電晶體的閘極，端子B及端子C分別連接於電晶體的源極或汲極。
圖18是將圖17所示的俯視圖中的區域Area2放大的圖。端子A連接於電晶體的閘極，端子B及端子C分別連接於電晶體的源極或汲極。
使用網路分析儀進行測定。作為網路分析儀使用安捷倫科技(Agilent Technologies)有限公司製造的N5230A，作為偏置器(Bias Tee)使用Mini-Circuits公司製造的ZX85-12G-S+。另外，作為SMU(Source/Measure Unit：源測量單元)使用ADCMT(愛德萬測試)公司製造的6242及6241A。
在對被測裝置(DUT：device under test)進行測定之前，對斷路TEG(Test Element Group：測試元件組)、短路TEG進行測定。由此，即使DUT嵌入在冗餘的網路中，也可以取出DUT的特性(也稱為去嵌(de-embedding))。
藉由網路分析儀測定S參數，從得到的S參數計算出截止頻率(fT)、最大振盪頻率(fmax)。將截止頻率(fT)定義為：電流放大率或藉 由外推得到的電流放大率是1時的頻率。電流放大率是H矩陣的非対角元，可以使用S參數以如下數式表示。
Figure 104113596-A0202-12-0060-4
將最大振盪頻率(fmax)定義為：功率放大率或藉由外推得到的功率放大率是1時的頻率。功率放大率可以使用最大有效功率增益(maximum available power gain)或最大單向功率增益(maximum unilateral power gain)。最大單向功率增益Ug以如下數式表示。
Figure 104113596-A0202-12-0060-5
在數式(2)中，K是穩定係數，以如下數式表示。
Figure 104113596-A0202-12-0060-6
圖19示出電晶體B的評價結果的一個例子。在VD=1.0V且VG=1.7V的條件下進行測定，根據藉由測定而得的S參數，計算H矩陣元｜H21｜及最大單向功率增益Ug。圖19示出de-emdedding後的資料。從外推值計算出的截止頻率(fT)為11.3GHz。同樣地，最大振盪頻率(fmax)為15.5GHz。
圖20及圖21示出電晶體A及電晶體B的評價結果的一個例子。圖20示出VD=0.1V、1V、2V時的截止頻率(fT)的計算結果。圖21示出VD=0.1V、1V、2V時的最大振盪頻率(fmax)的計算結果。對VG為如下值時的fT及fmax進行評價，即各VD的互導(gm)為最大的VG。作為測定的樣本的 個數，電晶體A為兩個，電晶體B為三個。
從圖20可知，電晶體A在VD=1.0V時截止頻率(fT)的平均值為4.9GHz(VG=1.9V)，在VD=2.0V時截止頻率(fT)的平均值為9.7GHz(VG=2.35V)。
從圖20可知，電晶體B在VD=1.0V時截止頻率(fT)的平均值為11GHz(VG=1.7V)，在VD=2.0V時截止頻率(fT)的平均值為19GHz(VG=1.95V)。
從圖21可知，電晶體A在VD=1.0V時最大振盪頻率(fmax)的平均值為9.1GHz(VG=1.9V)，在VD=2.0V時最大振盪頻率(fmax)的平均值為15GHz(VG=2.35V)。
從圖21可知，電晶體B在VD=1.0V時最大振盪頻率(fmax)的平均值為17GHz(VG=1.7V)，在VD=2.0V時最大振盪頻率(fmax)的平均值為24GHz(VG=1.95V)。
如上所述，在電晶體A中，在VD=2.0V時得到大約10GHz的截止頻率fT及10GHz以上的fmax。再者，在電晶體B中，得到大約20GHz的截止頻率fT及20GHz以上的fmax。可知本發明的一個方式的電晶體具有高頻率特性，當將其用於記憶體電路、邏輯電路或類比電路時能夠實現高速的工作。
另外，圖22A和圖22B示出W/L=18μm/60nm的電晶體A、B的ID-VD特性的測定結果。圖22A示出電晶體A的ID-VD特性，圖22B示出電晶體B的ID-VD特性。注意，ID-VD特性在VG=1V、1.5V、2V下進行測定。從圖22A和圖22B可知，電晶體B的汲極電流大於電晶體A的汲極電流。
另外，圖23示出W/L=18μm/60nm的電晶體A及電晶體B的VD=2V時的互導gm的測定結果。從圖23可知，電晶體B的互導gm的峰值(gm=4.5mS) 大於電晶體A。
另外，圖24示出W/L=18μm/60nm的電晶體A、B的評價結果的一個例子。在此，測定VD=2V時的互導gm為最大值的VG的RF增益。從圖24可知，在電晶體A中，可確認到截止頻率(fT)為9.9GHz，最大振盪頻率(fmax)為14.3GHz。另外，在電晶體B中，可確認到截止頻率(fT)為20.1GHz，最大振盪頻率(fmax)為26.7GHz。注意，圖24是de-emdedding後的資料。
另外，為了獲得更高的截止頻率(fT)，對截止頻率(fT)為20.1GHz時的互導gm及電容的分配進行考察。
利用從藉由DC特性得到的互導gm及從S參數計算出的截止頻率(fT)來計算電晶體的閘極．源極間電容Cgs及閘極．汲極間電容Cgd。圖25A示出在本實施例中用於評價的電晶體的結構。電晶體1000包括氧化物半導體膜1001、源極電極1002、汲極電極1003及閘極電極1004。注意，Cov是閘極電極1004與源極電極1002或汲極電極1003重疊的區域的電容，Cch是通道電容。電晶體1000的截止頻率(fT)以如下數式表示。
Figure 104113596-A0305-02-0064-1
電晶體1000的結構具有對稱性，所以Cgs與Cgd相等(參照圖25B)。另外，推算W/L=60nm/60nm的電晶體的Cgs為Cgd=Cch/2+Cov=0.059fF。另外，當假設Cch為平板電容時，推算Cch=W×L×Cov=0.012fF。另外，從互導gm及截止頻率(fT)的測定結果推算Cov=0.053fF。表4示出W/L=18μm/60nm的電晶體與W/L=60nm/60nm的電晶體的關係。
[表4]
Figure 104113596-A0202-12-0063-8
如上所述，可知Cov影響到Cgs及Cgd，由此可知，藉由減少Cov可以實現更高的截止頻率(fT)。

Claims (15)

  1. 一種電晶體，包括：第一氧化物半導體層；該第一氧化物半導體層上的第二氧化物半導體層；該第二氧化物半導體層上的源極電極及汲極電極；該源極電極、該汲極電極及該第二氧化物半導體層上的第三氧化物半導體層；該第三氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上並與該閘極絕緣層接觸的閘極電極層，其中，該電晶體的截止頻率在源極-汲極間電壓為1V以上且2V以下時高於1GHz，通道長度小於100nm，該閘極絕緣層包括與該第三氧化物半導體層的頂面接觸的區域，該閘極電極層與該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層部分重疊，在通道長度方向與通道寬度方向上該第三氧化物半導體層與該第二氧化物半導體層的側面接觸，在該通道長度方向與該通道寬度方向上該第三氧化物半導體層與該第一氧化物半導體層的側面接觸，該第二氧化物半導體層包括多個c軸配向的結晶，並且，該第二氧化物半導體層包括藉由二次離子質譜分析法測定的氫的濃度低於2×1020atoms/cm3的區域。
  2. 根據申請專利範圍第1項之電晶體，其中該截止頻率在該源極-汲極間電壓為1V以上且2V以下時高於5GHz。
  3. 一種電晶體，包括：第一氧化物半導體層；該第一氧化物半導體層上的第二氧化物半導體層；該第二氧化物半導體層上的源極電極及汲極電極；該源極電極、該汲極電極及該第二氧化物半導體層上的第三氧化物半導體層；該第三氧化物半導體層上的閘極絕緣層；以及該閘極絕緣層上並與該閘極絕緣層接觸的閘極電極層，其中，該電晶體的最大振盪頻率在源極-汲極間電壓為1V以上且2V以下時高於1GHz，通道長度小於100nm，該閘極絕緣層包括與該第三氧化物半導體層的頂面接觸的區域，該閘極電極層與該第一氧化物半導體層、該第二氧化物半導體層及該第三氧化物半導體層部分重疊，在通道長度方向與通道寬度方向上該第三氧化物半導體層與該第二氧化物半導體層的側面接觸，在該通道長度方向與該通道寬度方向上該第三氧化物半導體層與該第一氧化物半導體層的側面接觸，該第二氧化物半導體層包括多個c軸配向的結晶，並且，該第二氧化物半導體層包括藉由二次離子質譜分析法測定的氫的 濃度低於2×1020atoms/cm3的區域。
  4. 根據申請專利範圍第3項之電晶體，其中該最大振盪頻率在該源極-汲極間電壓為1V以上且2V以下時高於5GHz。
  5. 根據申請專利範圍第1或3項之電晶體，其中在該通道寬度方向上該閘極絕緣層與該第三氧化物半導體層的側面接觸，並且，在該通道寬度方向上該閘極電極層與該閘極絕緣層的側面接觸。
  6. 根據申請專利範圍第1或3項之電晶體，其中該第二氧化物半導體層包括藉由二次離子質譜分析法測定的矽的濃度低於1×1019atoms/cm3的區域。
  7. 根據申請專利範圍第1或3項之電晶體，其中該通道長度小於65nm。
  8. 根據申請專利範圍第1或3項之電晶體，其中該第一氧化物半導體層至該第三氧化物半導體層包含銦、鋅及M，M為Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf。
  9. 根據申請專利範圍第8項之電晶體，其中該第一氧化物半導體層及該第三氧化物半導體層的各自的M相對於In的原子個數比大於該第二氧化物半導體層的M相對於In的原子個數比。
  10. 根據申請專利範圍第1或3項之電晶體，其中該第二氧化物半導體層的厚度為40nm以上。
  11. 根據申請專利範圍第1或3項之電晶體，其中在該通道長度方向與該通道寬度方向上該源極電極的側面與該第二氧化物半導體層的該側面對準。
  12. 一種包括n通道電晶體及電容器的電路， 其中該電容器能夠藉由該n通道電晶體的汲極電流進行充電及放電，並且該n通道電晶體是申請專利範圍第1或3項之電晶體。
  13. 一種包括n通道電晶體及p通道電晶體的反相器電路，其中該n通道電晶體是申請專利範圍第1或3項之電晶體。
  14. 一種電子構件，包括：電路部，包括申請專利範圍第12項之電路；以及電連接於該電路部的佈線。
  15. 一種電子裝置，包括：申請專利範圍第14項之電子構件；以及麥克風、揚聲器、顯示部及操作鍵中的至少一個。
TW104113596A 2014-05-09 2015-04-28 半導體裝置 TWI695502B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-098038 2014-05-09
JP2014098038 2014-05-09
JP2014128281 2014-06-23
JP2014-128281 2014-06-23

Publications (2)

Publication Number Publication Date
TW201543670A TW201543670A (zh) 2015-11-16
TWI695502B true TWI695502B (zh) 2020-06-01

Family

ID=54368560

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104113596A TWI695502B (zh) 2014-05-09 2015-04-28 半導體裝置
TW109116554A TWI772799B (zh) 2014-05-09 2015-04-28 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109116554A TWI772799B (zh) 2014-05-09 2015-04-28 半導體裝置

Country Status (4)

Country Link
US (1) US20150325708A1 (zh)
JP (2) JP6580366B2 (zh)
KR (1) KR102459667B1 (zh)
TW (2) TWI695502B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6616102B2 (ja) 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6884569B2 (ja) 2015-12-25 2021-06-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US10516060B2 (en) 2016-03-11 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN115799342A (zh) 2016-07-26 2023-03-14 株式会社半导体能源研究所 半导体装置
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP3688813A4 (en) * 2017-09-28 2021-06-23 INTEL Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161126A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120319114A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286212A (ja) * 1995-04-14 1996-11-01 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105590646B (zh) * 2009-12-25 2019-01-08 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2013182998A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
IN2015DN01663A (zh) * 2012-08-03 2015-07-03 Semiconductor Energy Lab
JP2014036215A (ja) * 2012-08-10 2014-02-24 Sharp Corp 半導体装置およびその製造方法
KR102211215B1 (ko) * 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
CN103715270B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161126A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120319114A1 (en) * 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201543670A (zh) 2015-11-16
TWI772799B (zh) 2022-08-01
JP2016027619A (ja) 2016-02-18
JP6580366B2 (ja) 2019-09-25
US20150325708A1 (en) 2015-11-12
JP2019212925A (ja) 2019-12-12
KR102459667B1 (ko) 2022-10-26
KR20150128572A (ko) 2015-11-18
TW202103319A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
TWI695502B (zh) 半導體裝置
JP7087168B2 (ja) 半導体装置
KR102392498B1 (ko) 반도체 장치
KR102367921B1 (ko) 회로 시스템
KR102325158B1 (ko) 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
JP2017108397A (ja) 信号処理回路、及び該信号処理回路を有する半導体装置
JP2016048783A (ja) 半導体装置及びその電流測定方法
JP2023017895A (ja) 半導体装置
US20150340076A1 (en) Storage device
JP2016092084A (ja) 半導体装置、半導体装置の作製方法、モジュールおよび電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees