DE112012007295B3 - Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112012007295B3
DE112012007295B3 DE112012007295.2T DE112012007295T DE112012007295B3 DE 112012007295 B3 DE112012007295 B3 DE 112012007295B3 DE 112012007295 T DE112012007295 T DE 112012007295T DE 112012007295 B3 DE112012007295 B3 DE 112012007295B3
Authority
DE
Germany
Prior art keywords
oxide semiconductor
film
transistor
sputtering target
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012007295.2T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Tetsunori Maruyama
Yuki IMOTO
Hitomi Sato
Masahiro Watanabe
Mitsuo MASHIYAMA
Kenichi Okazaki
Motoki Nakashima
Takashi Shimazu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of DE112012007295B3 publication Critical patent/DE112012007295B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28BSHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/24Apparatus or processes for treating or working the shaped or preshaped articles for curing, setting or hardening
    • B28B11/243Setting, e.g. drying, dehydrating or firing ceramic articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3435Applying energy to the substrate during sputtering
    • C23C14/345Applying energy to the substrate during sputtering using substrate bias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/76Crystal structural characteristics, e.g. symmetry

Abstract

Die Erfindung stellt ein Verfahren zum Herstellen eines Sputtertargets bereit, das ein Oxidhalbleitermaterial enthält, wobei das Verfahren zum Herstellen des Sputtertargets umfasst: einen Schritt zum Mischen eines InOX-Rohmaterials, eines GaOY-Rohmaterials und eines ZnOZ-Rohmaterials; und einen Schritt zum Brennen des Gemischs aus dem InOX-Rohmaterial, dem GaOY-Rohmaterial und dem ZnOZ-Rohmaterial, wobei beim Mischschritt das molare Verhältnis des InOX-Rohmaterials zu dem GaOY-Rohmaterial und dem ZnOZ-Rohmaterial 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 1:1:2, 3:1:4 oder 3:1:2 ist, und wobei das Sputtertarget einen Kristall enthält, bei dem der Winkel zwischen der c-Achse und einer Oberfläche des Sputtertargets größer als oder gleich 85° und kleiner als oder gleich 95° ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren eines Sputtertargets und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • In der vorliegenden Druckschrift bezeichnet eine Halbleitervorrichtung allgemein eine Vorrichtung, die durch Nutzung von Halbleitereigenschaften betrieben werden kann. Eine elektrooptische Vorrichtung, eine Halbleiterschaltung und eine elektronische Vorrichtung sind alle in der Kategorie der Halbleitervorrichtung beinhaltet.
  • Hintergrund
  • In den Fokus gerückt ist eine Technik, durch die Transistoren unter Verwendung von Halbleiterdünnfilmen gebildet werden, die über einem Substrat ausgebildet sind, das eine isolierende Oberfläche aufweist. Der Transistor findet in einem weiten Bereich von elektronischen Vorrichtungen Anwendung, so beispielsweise als integrierte Schaltung (IC) oder Bildanzeigevorrichtung (Anzeigevorrichtung). Als bei Transistoren einsetzbare Materialien für die Halbleiterdünnfilme werden allgemein siliziumbasierte Halbleitermaterialien verwendet, wobei jedoch auch Oxidhalbleiter als alternative Materialien Aufmerksamkeit erregen.
  • Offenbart worden ist beispielsweise ein Transistor, dessen Aktivschicht unter Verwendung eines Oxidhalbleiters gebildet ist, der In, Ga und Zn enthält und eine Elektronenträgerkonzentration von weniger als 1018 /cm3 aufweist, wobei ein Sputterverfahren als am besten geeignetes Verfahren zum Aufbringen eines Oxidhalbleiterfilmes betrachtet wird (siehe Patentdruckschrift 1).
  • Verweis
  • Patentdruckschrift 1: veröffentlichte japanische Patentanmeldung Nr. 2006-165528
  • US 2011/0127521 A1 stellt ein gestapeltes Oxidmaterial, eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung bereit. Ein Ziel einer Ausführungsform ist es, ein Material bereitzustellen, das für einen Halbleiter geeignet ist, der in einem Transistor, einer Diode oder dergleichen enthalten ist, unter Verwendung eines Sputterverfahrens.
  • JP 2007-073312 A stellt ein Sputtertarget und ein Verfahren zur Bildung eines Dünnfilms unter Verwendung des Targets bereit. Das Dokument bezieht sich auf das Verfahren zur Bildung eines Dünnfilms unter Verwendung eines Sputtertargets, insbesondere eines Sputtertargets, das zur Bildung eines amorphen Oxidfilms geeignet ist, und des Targets. Das Sputtertarget ist ein polykristalliner Oxid-Sinterkörper, der In, Zn und Ga enthält. Es ist bevorzugt, dass sich ein Atomverhältnis im Bereich von In:Ga:Zn = 1: x: m (0,1 <= x <= 10, m < 6) einstellt.
  • US 8,598,578 B2 befasst sich mit einem Sputtertarget und einem damit ausgestatteten Dünnschichttransistor. Ziel ist es, einen Sinterkörper bereitzustellen, der in einem Sputtertarget mit einer Einkristallstruktur als Hauptkomponente in einem Bereich verwendet werden kann, in dem der Ga-Gehalt kleiner ist als der In-Gehalt.
  • US 2011/0180392 A1 stellt ein Sputtertarget für einen Oxidhalbleiter bereit, das eine InGaO3(ZnO)-Kristallphase umfasst, sowie ein Verfahren zur Herstellung des Sputtertargets. Das Sputter-Target wird vorzugsweise durch die folgenden Schritte hergestellt: (a) Mischen eines unbearbeiteten Oxidpulvers (Mischschritt); (b) Formen der erhaltenen Mischung (Formungsschritt); und (c) Sintern des erhaltenen geformten Körpers (Sinterschritt).
  • US 2017 / 0 170 122 A1 (Ritter et al.) und US 2016 / 0 148 882 A1 gebildet sind, hinsichtlich ihrer Zuverlässigkeit gegenüber Transistoren unterlegen sind, die unter Verwendung von amorphem Silizium gebildet sind. Daher wird bei der vorliegenden Erfindung eine Halbleitervorrichtung hergestellt, die einen hochgradig zuverlässigen Transistor beinhaltet, der unter Verwendung eines Oxidhalbleiters gebildet ist.
  • Darüber hinaus besteht eine weitere Aufgabe eines Ausführungsbeispieles der vorliegenden Erfindung in der Bereitstellung eines Verfahrens zum Bilden eines Oxidhalbleiters, das die Herstellung eines hochgradig zuverlässigen Transistors ermöglicht.
  • Ein Oxidhalbleiterfilm wird durch ein Sputterverfahren unter Verwendung eines Sputtertargets aufgebracht, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist.
  • Auf diese Weise wird ein Kristallzustand des Sputtertargets auf ein Substrat übertragen, wodurch ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden kann.
  • Das Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, wird durch ein derartiges Mischen von Rohmaterialien gebildet, dass deren Zusammensetzungsverhältnis dasselbe wie dasjenige in einem Monokristallzustand ist.
  • Prallen Ionen mit der Oberfläche des Sputtertargets zusammen, so wird der Kristallbereich, der in dem Sputtertarget beinhaltet ist, entlang einer a-b-Ebene gespalten, und es werden gesputterte Teilchen, deren obere und untere Oberflächen jeweils mit einer Schicht parallel zu der a-b-Ebene (flachplattenartige gesputterte Teilchen oder pelletartige gesputterte Teilchen) ausgerichtet sind, von dem Sputtertarget getrennt. Die flachplattenartigen gesputterten Teilchen erreichen eine Substratoberfläche, wobei ihr ursprünglicher Kristallzustand erhalten bleibt, wodurch ein Oxidhalbleiterfilm, der durch das Sputtern gebildet wird und einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden kann.
  • Man beachte, dass in dem Fall, in dem eine In-Ga-Zn-O-Verbindung als Sputtertarget verwendet wird, die am weitesten außen befindliche Oberflächenschicht des flachplattenartigen gesputterten Teilchens in vielen Fällen eine Ebene ist, die Ga und Zn beinhaltet.
  • Je höher die Dichte des Sputtertargets ist, desto mehr wird dies bevorzugt. Wird die Dichte des Sputtertargets vergrößert, so kann die Dichte eines aufzubringenden Filmes ebenfalls vergrößert werden. Insbesondere wird die relative Dichte des Sputtertargets derart eingestellt, dass sie größer oder gleich 90%, vorzugsweise größer oder gleich 95%, besonders bevorzugt größer oder gleich 99% ist. Man beachte, dass die relative Dichte des Sputtertargets ein Verhältnis zwischen der Dichte des Sputtertargets und der Dichte eines Materials bezeichnet, das frei von Porosität ist und dieselbe Zusammensetzung wie das Sputtertarget aufweist.
  • Darüber hinaus ist vorzuziehen, wenigstens eine der nachfolgenden Bedingungen zu schaffen, um leicht einen Oxidhalbleiterfilm herzustellen, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist.
  • Die erste Bedingung ist eine ausreichend niedrige Oberflächentemperatur des Sputtertargets, vorzugsweise etwa Raumtemperatur.
  • In einer Sputtereinrichtung für ein großes Substrat wird oftmals ein Sputtertarget verwendet, das eine große Fläche aufweist. Es ist jedoch schwierig, ein Sputtertarget für ein großes Substrat ohne Verbindungsstelle zu bilden. In der Praxis wird eine Mehrzahl von Sputtertargets zusammengesetzt, um eine große Form zu erhalten. Obwohl die Targets derart angeordnet sind, dass Räume dazwischen möglichst klein sind, entsteht unvermeidlich ein kleiner Raum. Wird die Oberflächentemperatur des Sputtertargets vergrößert, so verflüchtigt sich in einigen Fällen Zn oder dergleichen aus diesen kleinen Räumen heraus, und die Räume können allmählich größer werden bzw. expandieren. Expandieren die Räume, so kann ein Material einer Grundplatte oder ein Material, das zur Adhäsion verwendet wird, gesputtert werden und eine Vergrößerung hinsichtlich der Verunreinigungskonzentration bewirken. Daher ist vorzuziehen, wenn das Sputtertarget ausreichend gekühlt wird.
  • Die zweite Bedingung ist eine Verringerung einer Durchsetzung mit Verunreinigungen (beispielsweise Wasserstoff, Wasser, Kohlendioxid und Sauerstoff) aus einer Aufbringkammer.
  • Die dritte Bedingung ist eine Verringerung von Verunreinigungen, die in einem Gas enthalten sind, das zur Zeit der Aufbringung verwendet wird.
  • Durch Verringern von Verunreinigungen, die in den Oxidhalbleiterfilm zum Zeitpunkt der Aufbringung eingebracht werden, wird verhindert, dass ein Kristallzustand durch die Verunreinigungen gebrochen wird, und es kann ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden.
  • Die vierte Bedingung ist eine Verbesserung der Planarität eines Filmes, der als Basis dient.
  • Weist die obere Oberfläche des Filmes, der als Basis dient, winzige Unebenheiten auf, so kann dies das Kristallwachstum behindern. Daher kann, wenn der Film, der als Basis dient, flach ist, ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden.
  • Die fünfte Bedingung ist eine Vergrößerung der Substrattemperatur zum Zeitpunkt der Aufbringung.
  • Durch Vergrößern der Substrattemperatur wird wahrscheinlich, dass eine Migration von gesputterten Teilchen an einer Substratoberfläche auftritt. Bei diesem Effekt erreicht ein flachplattenartiges gesputtertes Teilchen die Substratoberfläche, bewegt sich leicht und wird sodann an der Substratoberfläche angebracht, wobei eine Flachebene (a-b-Ebene) des gesputterten Teilchens hin zu der Substratoberfläche weist. Daher kann ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden.
  • Die sechste Bedingung ist eine Vergrößerung des Anteils von Sauerstoff, der in dem Gas enthalten ist, das zum Zeitpunkt der Aufbringung verwendet wird.
  • Die siebte Bedingung ist eine Optimierung der Leistung, die zur Aufbringung verwendet wird.
  • Durch Vergrößern des Anteils von Sauerstoff, der in dem Aufbringgas enthalten ist, und Optimieren der Leistung, die zur Aufbringung verwendet wird, kann eine Plasmabeschädigung zum Zeitpunkt der Aufbringung gemindert werden. Daher kann ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, leicht hergestellt werden.
  • Durch Verwendung eines solchen Oxidhalbleiterfilmes, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, kann ein hochgradig zuverlässiger Transistor hergestellt werden.
  • Dies rührt daher, dass bei Verwendung des Oxidhalbleiterfilmes, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, Defektniveaus und Verunreinigungsniveaus in dem Oxidhalbleiterfilm und an der Grenzfläche zwischen dem Oxidhalbleiterfilm und einem Isolierfilm in Kontakt mit dem Oxidhalbleiterfilm verringert werden, wobei eine derartige Verringerung die Zuverlässigkeit eines Transistors verbessern kann.
  • Darüber hinaus ist vorzuziehen, die Verunreinigungskonzentration in dem Oxidhalbleiterfilm mittels Durchführen einer Wärmebehandlung nach der Aufbringung zu verringern. Die Wärmebehandlung ist hochgradig effektiv bei der Verringerung der Verunreinigungskonzentration, wenn diese in einer Inertatmosphäre oder einer druckverringerten Atmosphäre durchgeführt wird. Für die Wärmebehandlung ist wünschenswert, eine zweite Wärmebehandlung in einer Oxidationsatmosphäre durchzuführen, nachdem eine erste Wärmebehandlung in einer Inertatmosphäre oder einer druckverringerten Atmosphäre durchgeführt wird. Dies rührt daher, dass die Wärmebehandlung, die in einer Inertatmosphäre oder einer druckverringerten Atmosphäre durchgeführt wird, Sauerstofflücken (oxygen vacancies) in dem Oxidhalbleiterfilm erzeugt und die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert. Mittels Durchführen der Wärmebehandlung in einer Oxidationsatmosphäre können Sauerstofflücken in dem Oxidhalbleiterfilm verringert werden.
  • Als Beispiel für einen Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, kann ein c-Achsen-ausgerichteter kristalliner Oxidhalbleiterfilm (c-Axis Aligned Crystalline Oxide Semiconductor CAAC-OS) verwendet werden.
  • Der CAAC-OS-Film ist kein vollständiger Monokristall, noch ist er vollständig amorph. Der CAAC-OS-Film ist ein Oxidhalbleiterfilm mit einer kristallamorphen gemischten Phasenstruktur, in der ein Kristallbereich und ein amorpher Bereich in einer amorphen Phase beinhaltet sind. Man beachte, dass in den meisten Fällen der Kristallbereich in einen Kubus passt, dessen eine Seite kleiner als 100 nm ist. Auf einem Beobachtungsbild, das man mit einem Transmissionselektronenmikroskop (TEM) erhält, ist die Grenze zwischen einem amorphen Bereich und einem Kristallbereich in dem CAAC-OS-Film nicht eindeutig. Des Weiteren findet man durch TEM keine Korngrenze in dem CAAC-OS-Film. Daher wird in dem CAAC-OS-Film eine Verringerung der Elektronenmobilität infolge der Korngrenze unterdrückt.
  • In jedem der Kristallbereiche, die in dem CAAC-OS-Film beinhaltet sind, ist eine c-Achse in einer Richtung parallel zu einem Normalenvektor einer Oberfläche, an der der CAAC-OS-Film gebildet ist, oder einem Normalenvektor einer oberen Oberfläche des CAAC-OS-Filmes ausgerichtet, es wird eine dreieckige oder hexagonale Atomanordnung, die aus einer Richtung senkrecht zu der a-b-Ebene betrachtet wird, gebildet, und es werden Metallatome auf geschichtete Weise angeordnet, oder es werden Metallatome und Sauerstoffatome auf geschichtete Weise bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achse angeordnet. Man beachte, dass unter den Kristallbereichen die Richtungen der a-Achse und der b-Achse eines Kristallbereiches von denjenigen eines anderen Kristallbereiches verschieden sein können. In dieser Druckschrift bezeichnet der einfache Begriff „senkrecht“ einen Bereich von 85° bis 95°. Darüber hinaus bezeichnet der einfache Begriff „parallel“ einem Bereich von -5° bis +5°.
  • In dem CAAC-OS-Film ist die Verteilung von Kristallbereichen nicht notwendigerweise gleichmäßig. Bei dem Bildungsprozess des CAAC-OS-Filmes ist beispielsweise in dem Fall, in dem ein Kristallwachstum von einer oberen Oberflächenseite des Oxidhalbleiterfilmes her auftritt, der Anteil von Kristallbereichen in der Umgebung der oberen Oberfläche des Oxidhalbleiterfilmes in einigen Fällen größer als derjenige in der Umgebung der Oberfläche, an der der Oxidhalbleiterfilm ausgebildet ist. Wird des Weiteren eine Verunreinigung dem CAAC-OS-Film zugesetzt, so wird der Kristallbereich in einem Bereich, dem die Verunreinigung zugesetzt wird, in einigen Fällen amorph.
  • Da die c-Achsen der Kristallbereiche, die in dem CAAC-OS-Film beinhaltet sind, in einer Richtung parallel zu einem Normalenvektor einer Oberfläche, an der der CAAC-OS-Film gebildet ist, oder einem Normalenvektor einer oberen Oberfläche des CAAC-OS-Filmes ausgerichtet sind, können die Richtungen der c-Achsen voneinander verschieden sein, was von der Form des CAAC-OS-Filmes abhängt (die Querschnittsform der Oberfläche, wo der CAAC-OS-Film gebildet ist, oder die Querschnittsform der oberen Oberfläche des CAAC-OS-Filmes). Man beachte, dass dann, wenn der CAAC-OS-Film gebildet wird, die Richtung der c-Achse des Kristallbereiches die Richtung parallel zu einem Normalenvektor der Oberfläche, wo der CAAC-OS-Film gebildet ist, oder einem Normalenvektor der oberen Oberfläche des CAAC-OS-Filmes ist. Der Kristallbereich wird durch Aufbringung oder mittels Durchführen einer Behandlung zur Kristallisierung, so beispielsweise einer Wärmebehandlung, nach der Aufbringung gebildet.
  • Bei Verwendung des CAAC-OS-Filmes in einem Transistor kann eine Änderung der elektrischen Eigenschaften des Transistors infolge einer Bestrahlung mit sichtbarem Licht oder Ultraviolettlicht verringert werden. Damit ist der Transistor hochgradig zuverlässig.
  • Ein Beispiel für eine Kristallstruktur des CAAC-OS-Filmes wird detailliert unter Bezugnahme auf 22A bis 22E, 23A bis 23C, 24A bis 24C und 25A und 25B beschrieben. In 22A bis 23E, 23A bis 23C, 24A bis 24C und 25A und 25B entspricht die Vertikalrichtung der c-Achsen-Richtung, und eine Ebene senkrecht zu der c-Achsen-Richtung entspricht der a-b-Ebene, außer dies ist anderweitig angegeben. In demjenigen Fall, in dem die Ausdrücke „eine obere Hälfte“ und „eine untere Hälfte“ verwendet werden, bezeichnen sie eine obere Hälfte über der a-b-Ebene und eine untere Hälfte unter der a-b-Ebene (eine obere Hälfte und eine untere Hälfte in Bezug auf die a-b-Ebene). Des Weiteren bezeichnet in 22A bis 22E ein O, das von einem Kreis eingeschlossen ist, Tetrakoordinaten-O, und ein O, das von einem Doppelkreis eingeschlossen ist, Trikoordinaten-O.
  • 22A stellt eine Struktur dar, die ein Hexakoordinaten-In-Atom und sechs Tetrakoordinatensauerstoffatome (nachstehend als Tetrakoordinaten-O bezeichnet) nächstliegend an dem In-Atom beinhaltet. Hierbei wird eine Struktur, die ein Metallatom und Sauerstoffatome nächstliegend hierzu beinhaltet, als Kleingruppe bezeichnet. Die Struktur von 22A ist in der Praxis eine Oktahedralstruktur, ist jedoch aus Gründen der Einfachheit als planare Struktur dargestellt. Man beachte, dass drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte in 22A vorhanden sind. In der in 22A dargestellten Kleingruppe ist die elektrische Ladung gleich 0 (Null).
  • 22B stellt eine Struktur dar, die ein Pentakoordinaten-Ga-Atom, drei Trikoordinatensauerstoffatome (nachstehend als Trikoordinaten-O bezeichnet) nächstliegend an dem Ga-Atom und zwei Tetrakoordinaten-O-Atome nächstliegend an dem Ga-Atom (oder einem nahen Nachbar-Ga-Atom) beinhaltet. Alle Trikoordinaten-O-Atome sind in der a-b-Ebene. Ein Tetrakoordinaten-O-Atom befindet sich in jeder von einer oberen Hälfte und einer unteren Hälfte in 22B. Ein In-Atom kann zudem die Struktur aufweisen, die in 22B dargestellt ist, da ein In-Atom fünf Liganden aufweisen kann. In der in 22B dargestellten Kleingruppe ist die elektrische Ladung gleich 0.
  • 22C stellt eine Struktur dar, die ein Tetrakoordinaten-Zn-Atom und vier Tetrakoordinaten-O-Atome nächstliegend an dem Zn-Atom beinhaltet. In 22C ist ein Tetrakoordinaten-O-Atom in einer oberen Hälfte vorhanden, und es sind drei Tetrakoordinaten-O-Atome in einer unteren Hälfte vorhanden. In der in 22C dargestellten Kleingruppe ist die elektrische Ladung gleich 0.
  • 22D stellt eine Struktur dar, die ein Hexakoordinaten-Sn-Atom und sechs Tetrakoordinaten-O-Atome nächstliegend an dem Sn-Atom beinhaltet. In 22D sind drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte vorhanden. In der in 22D dargestellten Kleingruppe ist die elektrische Ladung gleich +1.
  • 22E zeigt eine Kleingruppe, die zwei Zn-Atome beinhaltet. In 22E ist ein Tetrakoordinaten-O-Atom in jeder von einer oberen Hälfte und einer unteren Hälfte vorhanden. In der in 22E dargestellten Kleingruppe ist die elektrische Ladung gleich -1.
  • Hierbei bildet eine Mehrzahl von Kleingruppen eine Mittelgruppe, und eine Mehrzahl von Mittelgruppen bildet eine Großgruppe (die auch als Einheitszelle bezeichnet wird).
  • Nachstehend wird die Bindungsregel zwischen den Kleingruppen beschrieben. Die drei O-Atome in der oberen Hälfte in Bezug auf das Hexakoordinaten-In-Atom in 22A weisen drei nächstliegende In-Atome in der Abwärtsrichtung auf, und die 3O-Atome in der unteren Hälfte weisen drei nächstliegende In-Atome in der Aufwärtsrichtung auf. Das eine O-Atom in der oberen Hälfte in Bezug auf das Pentakoordinaten-Ga-Atom in 22B weist ein nächstliegendes Ga-Atom in der Abwärtsrichtung auf, und das eine O-Atom in der unteren Hälfte weist ein nächstliegendes Ga-Atom in der Aufwärtsrichtung auf. Das eine O-Atom in der oberen Hälfte in Bezug auf das eine Tetrakoordinaten-Zn-Atom in 22C weist ein nächstliegendes Zn-Atom in der Abwärtsrichtung auf, und die 3O-Atome in der unteren Hälfte weisen drei nächstliegende Zn-Atome in der Aufwärtsrichtung auf. Auf diese Weise ist die Anzahl von Tetrakoordinaten-O-Atomen über einem Metallatom gleich der Anzahl von Metallatomen nächstliegend hieran und unter den Tetrakoordinaten-O-Atomen. Auf ähnliche Weise ist die Anzahl von Tetrakoordinaten-O-Atomen unter einem Metallatom gleich der Anzahl von Metallatomen nächstliegend hierzu und über den Tetrakoordinaten-O-Atomen. Da die Koordinierungszahl des Tetrakoordinaten-O-Atoms gleich 4 ist, ist die Summe aus der Anzahl von Metallatomen nächstliegend hierzu und unter dem O-Atom und der Anzahl von Metallatomen nächstliegend hierzu und über dem O-Atom gleich 4. Wenn entsprechend die Summe aus der Anzahl der Tetrakoordinaten-O-Atome über einem Metallatom und der Anzahl der Tetrakoordinaten-O-Atome unter einem weiteren Metallatom gleich 4 ist, können zwei Arten von Kleingruppen, die die Metallatome beinhalten, miteinander verbunden werden. In einem Fall beispielsweise, in dem das Hexakoordinatenmetallatom (In oder Sn) durch drei Tetrakoordinaten-O-Atome in der unteren Hälfte gebunden ist, ist es mit dem Pentakoordinatenmetallatom (Ga oder In) oder dem Tetrakoordinatenmetallatom (Zn) verbunden.
  • Ein Metallatom, dessen Koordinationszahl gleich 4, 5 oder 6 ist, wird mit einem weiteren Metallatom durch ein Tetrakoordinaten-O-Atom in der c-Achsen-Richtung verbunden. Darüber hinaus kann eine Mittelgruppe auch auf andere Weise durch Kombinieren einer Mehrzahl von Kleingruppen derart, dass die gesamte elektrische Ladung der geschichteten Struktur gleich 0 ist, gebildet werden.
  • 23A zeigt ein Modell für eine Mittelgruppe, die in einer geschichteten Struktur einer In-Sn-Zn-O-Verbindung beinhaltet ist. 23B zeigt eine Gruppe, die drei Mittelgruppen beinhaltet. 23C stellt eine Atomanordnung dar, in der die geschichtete Struktur in 23B aus der c-Achsen-Richtung beobachtet wird.
  • In 23A ist aus Gründen der Einfachheit ein Trikoordinaten-O-Atom weggelassen, und es ist ein Tetrakoordinaten-O-Atom durch einen Kreis dargestellt. Die Zahl in dem Kreis zeigt die Anzahl der Tetrakoordinaten-O-Atome an. So sind beispielsweise drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein Sn-Atom beispielsweise mit einer eingekreisten 3 bezeichnet. Auf ähnliche Weise ist in 23A ein Tetrakoordinaten-O-Atom, das in jeder von einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein In-Atom vorhanden ist, mit einer eingekreisten 1 bezeichnet. 23A bezeichnet zudem ein Zn-Atom, das nächstliegend an einem Tetrakoordinaten-O-Atom in einer unteren Hälfte und drei Tetrakoordinaten-O-Atomen in einer oberen Hälfte ist, sowie ein Zn-Atom nächstliegend an einem Tetrakoordinaten-O-Atom in einer oberen Hälfte und drei Tetrakoordinaten-O-Atomen in einer unteren Hälfte.
  • In der Mittelgruppe, die in der geschichteten Struktur der In-Sn-Zn-O-Verbindung in 23A beinhaltet ist, ist in einer Reihenfolge mit Beginn von oben her ein Sn-Atom nächstliegend an drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte mit einem In-Atom nächstliegend an einem Tetrakoordinaten-O-Atom in jeder von einer oberen Hälfte und einer unteren Hälfte verbunden, das In-Atom ist mit einem Zn-Atom nächstliegend an drei Tetrakoordinaten-O-Atomen in einer oberen Hälfte verbunden, das Zn-Atom ist mit einem In-Atom nächstliegend an drei Tetrakoordinaten-O-Atomen in jedem von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf das Zn-Atom verbunden, das In-Atom ist mit einer Kleingruppe verbunden, die zwei Zn-Atome beinhaltet und nächstliegend an einem Tetrakoordinaten-O-Atom in einer oberen Hälfte ist, und die Kleingruppe ist mit einem Sn-Atom nächstliegend an drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf die Kleingruppe verbunden. Eine Mehrzahl von derartigen Mittelgruppen ist daher derart verbunden, dass eine große Gruppe gebildet wird.
  • Hierbei kann davon ausgegangen werden, dass die elektrische Ladung für eine Bindung eines Trikoordinaten-O-Atoms und die elektrische Ladung für eine Bindung eines Tetrakoordinaten-O-Atoms gleich -0,667 bzw. -0,5 ist. Die elektrische Ladung eines (Hexakoordinaten- oder Pentakoordinaten)-In-Atoms, die elektrische Ladung eines (Tetrakoordinaten)-Zn-Atoms und die elektrische Ladung eines (Pentakoordinaten- oder Hexakoordinaten)-Sn-Atoms sind beispielsweise +3, +1 beziehungsweise +4. Entsprechend ist die elektrische Ladung in einer Kleingruppe, die ein Sn-Atom beinhaltet, gleich +1. Daher wird eine elektrische Ladung von - 1, die +1 aufhebt, zur Bildung einer geschichteten Struktur, die ein Sn-Atom beinhaltet, benötigt. Als Struktur, die eine elektrische Ladung von -1 aufweist, kann eine Kleingruppe, die zwei Zn-Atome, siehe Darstellung in 22E, beinhaltet, gegeben sein. Bei einer Kleingruppe, die zwei Zn-Atome beinhaltet, kann eine elektrische Ladung einer Kleingruppe, die beispielsweise ein Sn-Atom beinhaltet, aufgehoben werden, sodass die gesamte elektrische Ladung der geschichteten Struktur gleich 0 sein kann.
  • Insbesondere wenn die Gruppe, die in 23B dargestellt ist, wiederholt wird, kann ein Kristall einer In-Sn-Zn-O-Verbindung (In2SnZn3O8) hergestellt werden. Man beachte, dass eine geschichtete Struktur des hergestellten Kristalls der In-Sn-Zn-O-Verbindung durch die Verbindungsformel In2SnZnO6(ZnO)m (m ist eine natürliche Zahl) ausgedrückt werden kann.
  • Die vorbeschriebene Regel gilt zudem für die nachfolgenden Oxide: eine In-Sn-Ga-Zn-Verbindung, eine In-Ga-Zn-O-Verbindung, eine In-AI-Zn-O-Verbindung, eine Sn-Ga-Zn-O-Verbindung, eine Al-Ga-Zn-O-Verbindung, eine Sn-Al-Zn-O-Verbindung, eine In-Hf-Zn-O-Verbindung, eine In-La-Zn-O-Verbindung, eine In-Ce-Zn-O-Verbindung, eine In-Pr-Zn-O-Verbindung, eine In-Nd-Zn-O-Verbindung, eine In-Sm-Zn-O-Verbindung, eine In-Eu-Zn-O-Verbindung, eine In-Gd-Zn-O-Verbindung, eine In-Tb-Zn-O-Verbindung, eine In-Dy-Zn-O-Verbindung, eine In-Ho-Zn-O-Verbindung, eine In-Er-Zn-O-Verbindung, eine In-Tm-Zn-O-Verbindung, eine In-Yb-Zn-O-Verbindung, eine In-Lu-Zn-O-Verbindung, eine In-Zn-O-Verbindung, eine Sn-Zn-O-Verbindung, eine Al-Zn-O-Verbindung, eine Zn-Mg-O-Verbindung, eine Sn-Mg-O-Verbindung, eine In-Mg-O-Verbindung, eine In-Ga-O-Verbindung und dergleichen.
  • 24A zeigt beispielsweise ein Modell einer Mittelgruppe, die in einer geschichteten Struktur einer In-Ga-Zn-O-Verbindung beinhaltet ist.
  • In der Mittelgruppe, die in der geschichteten Struktur der In-Ga-Zn-O-Verbindung von 24A beinhaltet ist, ist in einer Reihenfolge mit Beginn von oben her ein In-Atom nächstliegend an drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte an ein Zn-Atom nächstliegend an einem Tetrakoordinaten-O-Atom in einer oberen Hälfte gebunden, das Zn-Atom ist an ein Ga-Atom nächstliegend an einem Tetrakoordinaten-O-Atom in jeder von einer oberen Hälfte und einer unteren Hälfte durch drei Tetrakoordinaten-O-Atome in einer unteren Hälfte in Bezug auf das Zn-Atom gebunden, und das Ga-Atom ist mit einem In-Atom nächstliegend an den drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf das Ga-Atom gebunden. Eine Mehrzahl von derartigen Mittelgruppen ist derart verbunden, dass eine Großgruppe gebildet wird.
  • 24B zeigt eine Großgruppe, die drei Mittelgruppen beinhaltet. Man beachte, dass 24C eine Atomanordnung für den Fall zeigt, in dem die geschichtete Struktur in 24B aus der c-Achsen-Richtung beobachtet wird.
  • Da hierbei die elektrische Ladung eines (Hexakoordinaten- oder Pentakoordinaten)-In-Atoms, die elektrische Ladung eines (Tetrakoordinaten)-Zn-Atoms und die elektrische Ladung eines (Pentakoordinaten)-Ga-Atoms +3, +2 beziehungsweise +3 ist, ist die elektrische Ladung einer Kleingruppe, die ein beliebiges von einem In-Atom, einem Zn-Atom und einem Ga-Atom beinhaltet, gleich 0. Im Ergebnis ist die gesamte elektrische Ladung einer Mittelgruppe, die eine Kombination derartiger Kleingruppen aufweist, stets gleich 0.
  • Um die geschichtete Struktur der In-Ga-Zn-O-Verbindung zu bilden, kann eine Großgruppe nicht nur unter Verwendung der in 18A dargestellten Mittelgruppe, sondern auch eine Mittelgruppe gebildet werden, in der die Anordnung des In-Atoms, des Ga-Atoms und des Zn-Atoms verschieden von derjenigen in 24A ist.
  • Insbesondere wenn die in 24B dargestellte Großgruppe wiederholt wird, kann ein Kristall einer In-Ga-Zn-O-Verbindung hergestellt werden. Man beachte, dass eine geschichtete Struktur des hergestellten Kristalls der In-Ga-Zn-O-Verbindung durch die Verbindungsformel InGaO3(ZnO)n (n ist eine natürliche Zahl) ausgedrückt werden kann.
  • In demjenigen Fall, in dem n = 1 ist (InGaZnO4), kann beispielsweise eine Kristallstruktur, die in 25A dargestellt ist, hergestellt werden. Man beachte, dass in der Kristallstruktur von 25A, da ein Ga-Atom und ein In-Atom jeweils fünf Liganden aufweisen, wie anhand 22B beschrieben ist, eine Struktur, in der Ga durch In ersetzt ist, hergestellt werden kann.
  • In demjenigen Fall, in dem n = 2 ist (InGaZn2O5), kann beispielsweise eine Kristallstruktur, die in 25B dargestellt ist, hergestellt werden. Man beachte, dass in der Kristallstruktur von 25B, da ein Ga-Atom und ein In-Atom jeweils fünf Liganden aufweisen, wie anhand 22B beschrieben ist, eine Struktur, in der Ga durch In ersetzt wird, hergestellt werden kann.
  • Das Sputtertarget wird beispielsweise auf folgende Weise gebildet. Zunächst werden ein InOx-Rohmaterial, ein GaOY-Rohmaterial und ein ZnOz-Rohmaterial in einem vorbestimmten Verhältnis gemischt; das gemischte Material wird gebrannt und gemahlen, um ein In-Ga-Zn-O-Verbindungspulver zu bilden; das Verbindungspulver wird über eine Form verteilt und geformt bzw. gegossen; ein Brennen wird durchgeführt; eine Wärmebehandlung wird durchgeführt; und sodann wird ein Verbindungsfilm gebildet. Das Verbindungspulver wird erneut über dem Verbindungsfilm in der Form verteilt und geformt bzw. gegossen; es wird ein Brennen durchgeführt; und sodann wird eine Druckbehandlung durchgeführt, um den Verbindungsfilm dicker zu machen. Eine plattenartige Verbindung, die der Verbindungsfilm mit einer Dicke größer oder gleich 2 mm und kleiner oder gleich 20 mm ist, wird mittels n-fachen (n ist eine natürliche Zahl) Durchführens der Schritte zum Vergrößern der Dicke des Verbindungsfilmes gebildet, und es wird die plattenartige Verbindung an einer Grundplatte angebracht, wodurch das Sputtertarget gebildet ist. Man beachte, dass X, Y und Z jeweils eine gegebene positive Zahl ist.
  • Die Grundplatte ist ein plattenartiges Element, an dem das Sputtertarget angebracht ist. Ein Metallmaterial, das eine hohe Leitfähigkeit und eine hohe Wärmeableitungseigenschaft aufweist, vorzugsweise Cu, wird für die Grundplatte verwendet. In einigen Fällen jedoch verfügt die Grundplatte über keine ausreichende Kühlfähigkeit, sogar wenn Cu verwendet wird. Ist die Kühlfähigkeit unzureichend, so wird die Temperatur der oberen Oberfläche des Sputtertargets zum Zeitpunkt des Sputterns äußerst hoch. Es ist vorzuziehen, wenn das Sputtertarget effizient durch Kühlwasser gekühlt wird, das durch einen Wasserkanal läuft, der in der Grundplatte ausgebildet ist, damit die Grundplatte ein ausreichende Kühlfähigkeit bei ausreichender Festigkeit aufweist. Darüber hinaus ist es wichtig, das Anhaftvermögen zwischen der Grundplatte und dem Sputtertarget ausreichend zu verbessern, um so die Kühlfähigkeit zu verbessern. Es ist wesentlich, dass die Grundplatte und das Sputtertarget aneinander mit einem Metall, das eine ausreichend hohe thermische Leitfähigkeit und einen niedrigen Schmelzpunkt (beispielsweise In) aufweist, ohne Raum dazwischen angebracht werden.
  • Man beachte, dass ungeachtet dessen, dass in der vorliegenden Druckschrift das Sputtertarget ein Targetmaterial betrifft, das selbst gesputtert werden soll, in einigen Fällen eine Grundplatte und ein zu sputterndes Material, das über der Grundplatte vorgesehen ist, aus Gründen der Einfachheit kollektiv als Sputtertarget bezeichnet werden.
  • Werden ein InOX-Rohmaterial, ein GaOY-Rohmaterial und ein ZnOz-Rohmaterial in einem vorbestimmten Verhältnis gemischt und wird das gemischte Material gebrannt, so kann ein Polykristall einer In-Ga-Zn-O-Verbindung hergestellt werden. Man beachte, dass X, Y und Z jeweils eine gegebene positive Zahl ist. Der Polykristall enthält viele Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung. Daher beinhaltet das Verbindungspulver, das durch Mahlen des gemischten Materials hergestellt wird, viele flachplattenartige Kristallteilchen. Werden diese flachplattenartigen Kristallteilchen über die Form verteilt und wird zum Zeitpunkt der Formung von außen her eine Vibration bzw. Schwingung aufgeprägt, so werden die Kristallteilchen angeordnet, wobei die Flachebenen nach oben weisen. Anschließend wird der Anteil der Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung, das heißt bei der Bildung von übereinanderliegenden Schichten, die aus einer Richtung senkrecht zu der c-Achsen-Richtung gesehen werden können, weiter durch Verteilen und Formen des hergestellten Verbindungspulvers und sodann mittels Durchführen eines Brennens und einer Druckbehandlung vergrößert. Auf diese Weise können die Schritte des Mahlens, Formens, Brennens und der Druckbehandlung wiederholt werden, wobei bei einer solchen Wiederholung der Anteil der Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung allmählich vergrößert werden kann.
  • Die In-Ga-Zn-O-Verbindung, die viele Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung beinhaltet, wird nachstehend beschrieben.
  • Weist ein Kristall Gleichgewichtsform auf, so wird die Fläche einer Oberfläche entlang einer Ebene, die eine kleine Oberflächenenergie aufweist, groß. Zudem tritt wahrscheinlich eine Spaltung eines Kristalls in einer Ebene auf, die eine große Oberflächenenergie aufweist. Berechnungsergebnisse der Oberflächenenergie einer jeden Ebene werden nachstehend beschrieben.
  • Hierbei bezeichnet die Oberflächenenergie eine Energie, die man durch Subtrahieren der Energie einer Kristallstruktur von der Energie einer Oberflächenstruktur und anschließendes Dividieren des Wertes durch eine Oberflächenfläche erhält.
  • Zunächst wurde die Prinzipienberechnungssoftware CASTEP, die auf der Dichtefunktionentheorie beruht, für die Berechnung verwendet, es wurde ein ultraweicher Typ als Pseudopotenzial verwendet, und es lag die Cut-off-Energie bei 400 eV.
  • 40 bis 43 zeigen jeweils eine Kristallstruktur und eine Oberflächenstruktur, die für die Berechnung verwendet wird. Man beachte, dass bei den Oberflächenstrukturen von 40 bis 43 ein Raumabschnitt ein Vakuum angibt. Dies bedeutet, dass eine Ebene in Kontakt mit dem Raumabschnitt eine Oberfläche ist. Man beachte, dass ungeachtet dessen, dass sowohl eine obere Oberfläche wie auch eine untere Oberfläche vorhanden sind, ein unterer Raum aus Gründen der Einfachheit weggelassen ist.
  • Die Oberflächenenergie einer Oberflächenstruktur (1) von 40 ist ein Durchschnittswert einer Oberflächenenergie einer (001)-Ebene, die In und O beinhaltet, und einer Oberflächenenergie einer (001)-Ebene, die Ga und O beinhaltet. Die Oberflächenenergie einer Oberflächenstruktur (2) ist ein Durchschnittswert einer Oberflächenenergie einer (001)-Ebene, die Ga und O beinhaltet, und einer Oberflächenenergie einer (001)-Ebene, die Zn und O beinhaltet. Die Oberflächenenergie einer Oberflächenstruktur (3) ist ein Durchschnittswert einer Oberflächenenergie einer (001)-Ebene, die Zn und O beinhaltet, und einer Oberflächenenergie einer (001)-Ebene, die In und O beinhaltet. Die Oberflächenenergie der (001)-Ebene, die In und O beinhaltet, die Oberflächenenergie der (001)-Ebene, die Ga und O beinhaltet, und die Oberflächenenergie der (001)-Ebene, die Zn und O beinhaltet, wurden gleichzeitig mittels Berechnen der erhaltenen Oberflächenenergien der Oberflächenstruktur (1), der Oberflächenstruktur (2) und der Oberflächenstruktur (3) berechnet. In dieser Druckschrift werden Ebenen parallel zu einer a-b-Ebene aus Gründen der Einfachheit als (001)-Ebene bezeichnet. Man beachte, dass in einigen Fällen andere Ebenen (beispielsweise eine (100)-Ebene und eine (10-1)-Ebene) auf ähnliche Weise bezeichnet werden.
  • Eine Oberflächenstruktur (4), die in 41 dargestellt ist, ist eine (001)-Ebene, in der Ga und Zn gemischt sind, das sowohl an einer oberen Oberfläche wie auch einer unteren Oberfläche vorhanden ist.
  • Man beachte, dass eine in 42 dargestellte Struktur und eine in 43 dargestellte Struktur eine (100)-Ebene beziehungsweise eine (10-1)-Ebene sind. Man beachte, dass die (100)-Ebene und die (10-1)-Ebene jeweils mehrere Arten von Oberflächenenergien beinhalten. Da alle Arten von Elementen in den am weitesten außen befindlichen Oberflächen der (100)-Ebene und der (10-1)-Ebene vorhanden sind, wurde ein Durchschnittswert von zwei typischen Oberflächenenergien als Oberflächenenergie einer jeden Ebene betrachtet. Darüber hinaus zeigen eine Oberflächenstruktur (6) und eine Oberflächenstruktur (7) verschiedene Oberflächen und werden aus Gründen der Einfachheit einfach als (10-1)-Ebene_a und (10-1)-Ebene_b) beschrieben.
  • Die Oberflächenenergie der Oberflächenstruktur (1) betrug 1,54 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (2) betrug 1,24 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (3) betrug 1,57 J/m2.
  • Als die Oberflächenenergien der Oberflächenstruktur (1), der Oberflächenstruktur (2) und der Oberflächenstruktur (3) gleichzeitig berechnet wurden, betrug die Oberflächenenergie der (001)-Ebene, die In und O beinhaltet, 1,88 J/m2.
  • Als die Oberflächenenergien der Oberflächenstruktur (1), der Oberflächenstruktur (2) und der Oberflächenstruktur (3) gleichzeitig berechnet wurden, betrug die Oberflächenenergie der (001)-Ebene, die Ga und O beinhaltet, 1,21 J/m2.
  • Als die Oberflächenenergien der Oberflächenstruktur (1), der Oberflächenstruktur (2) und der Oberflächenstruktur (3) berechnet wurden, betrug die Oberflächenenergie der (001)-Ebene, die Zn und O beinhaltet, 1,26 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (4) betrug 0,35 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (5) betrug 1,64 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (6) betrug 1,72 J/m2.
  • Die Oberflächenenergie der Oberflächenstruktur (7) betrug 1,79 J/m2.
  • Die vorstehenden Berechnungsergebnisse zeigen, dass die Oberflächenenergie der Oberflächenstruktur (4) am kleinsten ist. Dies bedeutet, dass die Oberflächenenergie der Oberflächenstruktur, die senkrecht zu der c-Achsen-Richtung ist, am kleinsten ist.
  • Daher weist der Kristall der In-Ga-Zn-O-Verbindung einen hohen Anteil von Oberflächenstrukturen auf, die senkrecht zu der c-Achsen-Richtung sind.
  • Hierbei ist das vorbestimmte Verhältnis des InOx-Rohmaterials, des GaOY-Rohmaterials und des ZnOz-Rohmaterials gleich 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3 oder 3:1:2 in einem molarem Verhältnis.
  • Man beachte zudem, dass, bevor die plattenartige Verbindung an der Grundplatte angebracht wird, eine Wärmebehandlung an der plattenartigen Verbindung bei einer Temperatur, die größer oder gleich 1000 °C und kleiner oder gleich 1500 °C ist, durchgeführt werden kann.
  • Ein hochgradig zuverlässiger Transistor kann durch Aufbringen eines Oxidhalbleiterfilmes unter Verwendung des auf vorstehend beschriebene Weise gebildeten Sputtertargets hergestellt werden.
  • Es kann ein Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, bereitgestellt werden.
  • Bei der Verwendung des Sputtertargets kann ein Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, aufgebracht werden, und es kann ein hochgradig zuverlässiger Transistor unter Verwendung des Oxidhalbleiterfilmes hergestellt werden.
  • Figurenliste
    • 1 ist ein Flussdiagramm zur Darstellung eines Beispieles für ein Verfahren zum Herstellen eines Sputtertargets.
    • 2A bis 2E zeigen ein Beispiel für ein Verfahren zum Herstellen eines Sputtertargets.
    • 3A bis 3D zeigen ein Beispiel für ein Verfahren zum Herstellen eines Sputtertargets.
    • 4A und 4B zeigen ein Beispiel für ein Verfahren zum Herstellen eines Sputtertargets.
    • 5A und 5 B sind Bilder einer Probe A auf Grundlage von EBSD.
    • 6 ist ein Graph zur Darstellung eines XRD-Spektrums einer Probe A.
    • 7A und 7B sind Draufsichten, die ein Beispiel für eine Aufbringeinrichtung darstellen.
    • 8 zeigt ein Beispiel für eine Aufbringkammer.
    • 9 zeigt ein Beispiel für eine Aufbringkammer.
    • 10 zeigt ein Beispiel für eine Wärmebehandlungskammer
    • 11A und 11B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 12A und 12B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 13A und 13B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 14A und 14B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 15A bis 15C sind eine Draufsicht und Querschnittsansichten zur Darstellung von Beispielen für einen Transistor.
    • 16A und 16B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 17 ist ein Schaltungsdiagramm zur Darstellung eines Beispieles für eine Anzeigevorrichtung.
    • 18A ist eine Querschnittsansicht zur Darstellung eines Beispieles für eine Halbleitervorrichtung, 18B ist ein Schaltdiagramm der Halbleitervorrichtung, und 18C zeigt elektrische Eigenschaften hiervon.
    • 19A ist eine Querschnittsansicht zur Darstellung eines Beispieles für eine Halbleitervorrichtung, 19B ist ein Schaltdiagramm der Halbleitervorrichtung, und 19C zeigt elektrische Eigenschaften hiervon.
    • 20A ist ein Blockdiagramm zur Darstellung eines spezifischen Beispieles einer CPU, die einen Transistor entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung beinhaltet, und 20B und 20C sind Schaltdiagramme, die jeweils einen Teil der CPU darstellen.
    • 21A bis 21C sind perspektivische Ansichten zur Darstellung von Beispielen von elektronischen Vorrichtungen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 22A bis 22E zeigen jeweils eine Kristallstruktur eines Oxidhalbleiters entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 23A bis 23C zeigen eine Kristallstruktur eines Oxidhalbleiters entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 24A bis 24C zeigen eine Kristallstruktur eines Oxidhalbleiters entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 25A und 25B zeigen jeweils eine Kristallstruktur eines Oxidhalbleiters entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 26 zeigt eine Kristallstruktur eines Oxidhalbleiters entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 27 zeigt die Vgs-Abhängigkeit der Feldeffektmobilität aus der Ermittlung durch Berechnung.
    • 28A bis 28C zeigen die Vgs-Abhängigkeit eines Drain-Stromes Ids und der Feldeffektmobilität aus der Ermittlung durch Berechnung.
    • 29A bis 29C zeigen die Vgs-Abhängigkeit eines Drain-Stromes Ids und der Feldeffektmobilität aus der Ermittlung durch Berechnung.
    • 30A bis 30C zeigen die Vgs-Abhängigkeit eines Drain-Stromes Ids und der Feldeffektmobilität aus der Ermittlung durch Berechnung.
    • 31A und 31B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung eines Beispieles für einen Transistor.
    • 32A und 32B zeigen Vgs-Ids-Eigenschaften und die Feldeffektmobilität der Transistoren von Proben 1 und 2.
    • 33A und 33B zeigen die Vgs-Ids-Eigenschaften eines Transistors einer Probe 1 vor und nach BT-Tests.
    • 34A und 34B zeigen Vgs-Ids-Eigenschaften eines Transistors einer Probe 2 vor und nach BT-Tests.
    • 35A und 35B zeigen eine Beziehung zwischen der Substrattemperatur und der Schwellenspannung und eine Beziehung zwischen der Substrattemperatur und der Feldeffektmobilität eines Transistors einer Probe 2.
    • 36 zeigt den Aus-Zustands-Strom eines Transistors, der unter Verwendung eines Oxidhalbleiterfilmes gebildet worden ist.
    • 37 zeigt XRD-Spektren der Proben 4 bis 6.
    • 38 zeigt XRD-Spektren der Proben 7 bis 10.
    • 39 zeigt XRD-Spektren der Proben 11 bis 16.
    • 40 zeigt eine Kristallstruktur und Oberflächenstrukturen.
    • 41 zeigt eine Kristallstruktur und eine Oberflächenstruktur.
    • 42 zeigt eine Kristallstruktur und eine Oberflächenstruktur.
    • 43 zeigt eine Kristallstruktur und Oberflächenstrukturen.
    • 44 zeigt eine berechnete Kristallstruktur vor und nach einem Zusammenprall mit einem Argonatom.
    • 45 zeigt Drücke zum Zeitpunkt der Aufbringung.
  • Optimale Ausführungsweise der Erfindung
  • Nachstehend werden Ausführungsbeispiele der vorliegenden Erfindung und weitere Beispiele, die nicht unter die Erfindung fallen, detailliert beschrieben. Gleichwohl ist die vorliegende Erfindung nicht auf die nachfolgende Beschreibung beschränkt. Es erschließt sich einem Fachmann auf dem einschlägigen Gebiet ohne Weiteres, dass Ausführungsweise und Details hiervon auf verschiedene Weisen abgewandelt werden können. Daher ist die vorliegende Erfindung nicht auf die Beschreibung der Ausführungsbeispiele beschränkt gedacht. Bei den beschriebenen Strukturen der vorliegenden Erfindung unter Verweis auf die Zeichnung werden dieselben Bezugszeichen im Allgemeinen für dieselben Abschnitte in verschiedenen Figuren verwendet. Man beachte, dass dasselbe Schraffurmuster bei ähnlichen Teilen Anwendung findet, und das ähnliche Teile in einigen Fällen nicht speziell mit Bezugszeichen bezeichnet sind.
  • Man beachte, dass Ordnungszahlen wie beispielsweise „erster“ und „zweiter“ in der vorliegenden Druckschrift aus Gründen der Einfachheit verwendet werden und nicht die Reihenfolge von Schritten oder die Stapelreihenfolge von Schichten bezeichnet. Zusätzlich bezeichnen Ordnungszahlen in der vorliegenden Beschreibung nicht bestimmter Namen, die die vorliegende Erfindung spezifizieren.
  • Ausführungsbeispiel 1
  • Bei diesem Ausführungsbeispiel wird ein Verfahren zum Herstellen eines Sputtertargets beschrieben, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist.
  • Zunächst wird das Verfahren zum Herstellen eines Sputtertargets, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, anhand 1, 2A bis 2E, 3A bis 3D und 4A und 4B beschrieben.
  • Zunächst wird ein Rohmaterial gewogen (Schritt S101).
  • Hierbei werden ein InOx-Rohmaterial, ein GaOY-Rohmaterial und ein ZnOz-Rohmaterial als Rohmaterial des Sputtertargets präpariert. Man beachte, dass X, Y und Z jeweils eine gegebene positive Zahl ist. So sind X, Y und Z beispielsweise 1,5, 1,5 beziehungsweise 1. Es ist überflüssig, darauf hinzuweisen, dass die vorstehenden Rohmaterialien nur Beispiele sind, und Rohmaterialien je nach Bedarf ausgewählt werden können, um eine gewünschte Verbindung zu erhalten. So kann beispielsweise ein MOY-Rohmaterial anstelle des GaOY-Rohmaterials verwendet werden. Man beachte, dass Sn, Hf oder AI als M verwendet werden können. Alternativ kann das nachfolgende Lanthanoid als M verwendet werden: La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb oder Lu. Obwohl der Fall, in dem drei Arten von Rohmaterialien verwendet werden, als Beispiel bei diesem Ausführungsbeispiel gezeigt ist, ist man bei einem Ausführungsbeispiel der vorliegenden Erfindung nicht hierauf beschränkt. So kann dieses Ausführungsbeispiel beispielsweise auch in dem Fall angewendet werden, in dem vier oder mehr Arten von Rohmaterialien verwendet werden, oder auch in dem Fall, in dem ein oder zwei Arten von Rohmaterialien verwendet werden.
  • Als Nächstes werden das InOx-Rohmaterial, das GaOY-Rohmaterial und das ZnOz-Rohmaterial in einem vorbestimmten Verhältnis gemischt.
  • Das vorbestimmte Verhältnis des InOx-Rohmaterials, des GaOY-Rohmaterials und des ZnOz-Rohmaterials ist beispielsweise gleich 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 1:1:2, 3:1:4 oder 3:1:2 im molaren Verhältnis. Bei der Verwendung eines gemischten Materials, das ein derartiges Verhältnis aufweist, kann ein Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, leicht hergestellt werden. Man beachte, dass auch in einem Fall, in dem das MOY-Rohmaterial anstelle des GaOY-Rohmaterials verwendet wird, das Verhältnis des InOx-Rohmaterials, des MOY-Rohmaterials und des ZnOz-Rohmaterials gleich 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 1:1:2, 3:1:4 oder 3:1:2 im molaren Verhältnis ist.
  • Eine In-Ga-Zn-O-Verbindung wird mittels Durchführen eines ersten Brennens an dem gemischten Material aus dem InOx-Rohmaterial, dem GaOY-Rohmaterial und dem ZnOz-Rohmaterial, die in einem vorbestimmten Verhältnis gemischt sind, hergestellt (Schritt S102).
  • Als Nächstes wird ein Verbindungspulver 5002 mittels Mahlen der Verbindung hergestellt (Schritt S103).
  • Die In-Ga-Zn-O-Verbindung beinhaltet viele Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung. Daher beinhaltet das hergestellte Verbindungspulver 5002 viele flachplattenartige Kristallteilchen.
  • Das erste Brennen wird in einer Inertatmosphäre, einer Oxidationsatmosphäre oder einer druckverringerten Atmosphäre bei einer Temperatur größer oder gleich 400 °C und kleiner oder gleich 1700 °C, vorzugsweise größer oder gleich 900 °C unter kleiner oder gleich 1500 °C durchgeführt. Das erste Brennen wird beispielsweise für größer oder gleich 3 min und kleiner oder gleich 24 h, vorzugsweise größer oder gleich 30 min und kleiner oder gleich 17 h, besonders bevorzugt größer oder gleich 30 min und kleiner oder gleich 5 h durchgeführt. Wird das erste Brennen unter den vorbeschriebenen Bedingungen durchgeführt, so können sekundäre Reaktionen, die nicht die Hauptreaktion sind, unterdrückt werden, es kann die Verunreinigungskonzentration in dem Verbindungspulver 5002 verringert werden, und es kann ein Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, leicht hergestellt werden.
  • Das erste Brennen kann mehrere Male bei verschiedenen Temperaturen und/oder in verschiedenen Atmosphären durchgeführt werden. Das gemischte Material kann beispielsweise zunächst auf einer ersten Temperatur in einer ersten Atmosphäre und sodann auf einer zweiten Temperatur in einer zweiten Atmosphäre gehalten werden.
  • Insbesondere ist vorzuziehen, wenn die erste Atmosphäre eine Inertatmosphäre oder eine druckverringerte Atmosphäre ist und die zweite Atmosphäre eine Oxidationsatmosphäre ist. Dies rührt daher, dass Sauerstofflücken in der Verbindung erzeugt werden, wenn Verunreinigungen, die in dem gemischten Material enthalten sind, in der ersten Atmosphäre verringert bzw. reduziert werden, weshalb vorzuziehen ist, dass die Sauerstofflücken in der zu reduzierenden hergestellten Verbindung in der zweiten Atmosphäre reduziert werden. Wie nachstehend noch beschrieben wird, bewirken in einem Oxidhalbleiter Verunreinigungen, so beispielsweise Lücken von Sauerstoff und Wasserstoff, die Erzeugung von Trägern, was zu verschlechterten elektrischen Eigenschaften und einer verringerten Zuverlässigkeit eines Transistors führt, der den Oxidhalbleiter beinhaltet. Damit ist zu dem Zweck, die Verunreinigungen und Sauerstofflücken in dem Oxidhalbleiter zu verringern, vorzuziehen, die Verunreinigungen und Sauerstofflücken in dem Sputtertarget selbst zu verringern.
  • Als Nächstes wird, wie in 2A dargestellt ist, das Verbindungspulver 5002 über eine Form 5001 verteilt und geformt (Schritt S104). Das Formen ist ein gleichmäßiges Verteilen des Verbindungspulvers über eine Form. Das Verbindungspulver wird beispielsweise in die Form eingebracht, woraufhin eine Vibration bzw. Schwingung von außen derart einwirkt, sodass das Verbindungspulver geformt wird. Alternativ wird das Verbindungspulver in die Form eingeführt, woraufhin ein Formen unter Verwendung einer Walze oder dergleichen durchgeführt wird, um eine gleichmäßige Dicke zu erhalten.
  • Wird das Verbindungspulver 5002, das viele flachplattenartige Kristallteilchen beinhaltet, über die Form 5001 verteilt und geformt, so werden die Kristallteilchen angeordnet, wobei die Flachebenen nach oben weisen. Daher kann der Anteil der Kristallstrukturen in einer Schichtform bei einer Betrachtung aus einer Richtung senkrecht zu der c-Achsen-Richtung durch Verteilen und Formen des hergestellten Verbindungspulvers weiter vergrößert werden.
  • Die Form 5001 kann aus einem Metall oder einem Oxid gebildet sein, und die obere Form hiervon ist rechteckig oder abgerundet.
  • Als Nächstes wird ein zweites Brennen an dem Verbindungspulver 5002 durchgeführt (Schritt S105). Anschließend wird eine erste Druckbehandlung an dem Verbindungspulver 5002 durchgeführt, das dem zweiten Brennen unterzogen worden ist (Schritt S106), wodurch ein Verbindungsfilm 5012 hergestellt wird (siehe 2B). Das zweite Brennen wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen des ersten Brennens sind. Die Kristallinität der Verbindung kann mittels Durchführen des zweiten Brennens verbessert werden.
  • Man beachte, dass die erste Druckbehandlung auf beliebige Weise durchgeführt werden kann, solange nur das Verbindungspulver 5002 gepresst werden kann. Es kann beispielsweise ein Gewicht, das aus derselben Art von Material wie die Form 5001 gebildet ist, verwendet werden. Alternativ kann das Verbindungspulver 5002 bei Hochdruck unter Verwendung von komprimierter Luft gepresst werden. Zudem kann die erste Druckbehandlung unter Verwendung einer bekannten Technik durchgeführt werden.
  • Es kann eine Planarisierungsbehandlung nach der ersten Druckbehandlung durchgeführt werden. Als Planarisierungsbehandlung kann eine CMP-Behandlung (Chemical Mechanical Polishing CMP, chemisch-mechanisches Polieren) oder dergleichen eingesetzt werden.
  • Der Verbindungsfilm 5012, der auf diese Weise hergestellt worden ist, weist einen hohen Anteil von Kristallbereichen auf, in denen die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Verbindungsfilmes 5012 ist.
  • Als Nächstes wird die Dicke des hergestellten Verbindungsfilmes 5012 geprüft (Schritt S107). Wie später noch beschrieben wird, geht, wenn der Verbindungsfilm 5012 eine gewünschte Dicke aufweist (wenn eine plattenartige Verbindung 5032 hergestellt ist) das Herstellungsverfahren zu einem Schritt S113 über, und es wird die plattenartige Verbindung 5032 an einer Grundplatte 5003 angebracht. Man beachte, dass als Grundplatte ein Metallmaterial verwendet wird, das hohe Leitfähigkeit und eine hohe Wärmeableiteigenschaft aufweist (beispielsweise Cu). Es ist vorzuziehen, wenn das Sputtertarget mittels Kühlwasser gekühlt wird, das durch einen Wasserkanal läuft, der in der Grundplatte ausgebildet ist. Um des Weiteren das Haftvermögen zwischen der Grundplatte und dem Sputtertarget zu verbessern, werden die Grundplatte und das Sputtertarget aneinander ohne Raum dazwischen mit einem Metall, das eine ausreichend hohe thermische Leitfähigkeit und einen niedrigen Schmelzpunkt aufweist (beispielsweise In), angebracht.
  • Wird während Schritt S107 bestimmt, dass die Dicke des Verbindungsfilmes 5012 kleiner als eine gewünschte Dicke ist, so wird das Verbindungspulver 5002 über dem Verbindungsfilm 5012 verteilt und, wie in 2C gezeigt ist, geformt (Schritt S104).
  • Als Nächstes wird ein drittes Brennen an dem Verbindungspulver 5002 und dem Verbindungsfilm 5012, beinhaltend die Form 5001, durchgeführt (Schritt S105). Anschließend wird eine zweite Druckbehandlung an dem Verbindungspulver 5002 und dem Verbindungsfilm 5012 durchgeführt, die dem dritten Brennen unterzogen worden sind (Schritt S106), wodurch ein Verbindungsfilm 5022 mit einer Dicke hergestellt wird, die größer als die Dicke des Verbindungsfilmes 5012 ist (siehe 2D). Der Verbindungsfilm 5022 wird durch Kristallwachstum des Verbindungsfilmes 5012, der als Saatkristall dient, hergestellt. Daher weist der Verbindungsfilm 5022 einen hohen Anteil von Kristallbereichen auf, in denen die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Verbindungsfilmes 5022 ist.
  • Die Kristallinität des Verbindungspulvers und des Verbindungsfilmes kann mittels Durchführen des dritten Brennens verbessert werden. Das dritte Brennen wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen des ersten Brennens sind.
  • Die zweite Druckbehandlung wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen der ersten Druckbehandlung sind. Durch die zweite Druckbehandlung wird die Kristallausrichtung in dem hergestellten Verbindungsfilm 5022 im Vergleich zu derjenigen in dem Verbindungsfilm 5012 allmählich verbessert. Dies bedeutet, dass der Verbindungsfilm 5022 einen viel höheren Anteil von Kristallbereichen aufweist, in denen die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Verbindungsfilmes 5022 ist. Dies rührt daher, dass die flachplattenartigen Kristallteilchen angeordnet werden, wobei die Flachebenen nach oben weisen, und zwar durch die zweite Druckbehandlung. Man beachte, dass die zweite Druckbehandlung gleichzeitig mit dem dritten Brennen durchgeführt werden kann.
  • Erneut wird die Dicke des hergestellten Verbindungsfilmes 5022 geprüft (Schritt S107).
  • Wie vorstehend beschrieben worden ist, kann die Dicke des Verbindungsfilmes allmählich vergrößert werden, während die Kristallausrichtung verbessert wird.
  • Durch Wiederholen dieser Schritte des n-fachen Vergrößerns der Dicke eines Verbindungsfilmes (n ist eine natürliche Zahl) kann eine plattenartige Verbindung 5032, die eine gewünschte Dicke (t) von beispielsweise größer oder gleich 2 mm und kleiner oder gleich 20 mm, vorzugsweise größer oder gleich 3 mm und kleiner oder gleich 20 mm, aufweist, hergestellt werden (siehe 2E).
  • Anschließend kann eine Planarisierungsbehandlung durchgeführt werden.
  • Als Nächstes wird die hergestellte plattenartige Verbindung 5032 an der Grundplatte 5003 angebracht, wie in 4A dargestellt ist (Schritt S113). Man beachte, dass ein Material, das einen niedrigen Schmelzpunkt aufweist, so beispielsweise In, als Klebstoff an der Oberfläche der Grundplatte 5003 vorgesehen sein kann. Auf vorbeschriebene Weise kann das Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, gebildet werden.
  • Alternativ wird ein viertes Brennen an der hergestellten plattenartigen Verbindung 5032 durchgeführt, um eine plattenartige Verbindung 5042 herzustellen, wobei die hergestellte plattenartige Verbindung 5042 an der Grundplatte 5003 angebracht ist (siehe 4B). Man beachte, dass In als Klebstoff an der Oberfläche der Grundplatte 5003 vorgesehen sein kann. Das vierte Brennen wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen des ersten Brennens sind. Auf vorbeschriebene Weise kann das Sputtertarget, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, gebildet werden.
  • Auf ähnliche Weise wird ein Verfahren zum Herstellen einer plattenartigen Verbindung 5132 ähnlich zu der plattenartigen Verbindung 5032 durch Schritte, die von den Schritten S101 bis S107 verschieden sind, anhand 1 und 3A bis 3D beschrieben.
  • Man beachte, dass die Schritte bis zu dem Schritt S102 dieselben sind. Daher wird auf eine Beschreibung verzichtet.
  • Die in dem Schritt S102 hergestellte Verbindung wird gemahlen, um das Verbindungspulver herzustellen. Anschließend wird das Verbindungspulver mit Wasser, einem Dispergiermittel und einem Bindemittel gemischt, um eine Aufschlämmung herzustellen (Schritt S108).
  • Als Nächstes wird die Aufschlämmung 5102 in eine Form 5101 gegossen, die mit einer Filter bedeckt ist, der Feuchtigkeit durchlässt (siehe 3A). Die Form 5101, die aus einem Material besteht, das beispielsweise ähnlich zu demjenigen der Form 5001 ist, kann mit einem oder mehreren winzigen Löchern am Boden versehen sein. Durch die mehreren winzigen Löcher kann die Aufschlämmung schnell getrocknet werden.
  • Anschließend wirkt ein Sog durch den Filter und das eine oder die mehreren winzigen Löcher am Boden der Form 5101, in die die Aufschlämmung 5102 gegossen ist (Schritt S109). Mittels Einwirken eines Soges und Formen werden die Kristallteilchen, die viele flachplattenartige Kristallteilchen beinhalten, angeordnet, wobei die Flachebenen nach oben weisen.
  • Als Nächstes wird der hergestellte geformte Körper getrocknet, und das Bindemittel wird entfernt. Das Trocknen ist vorzugsweise ein natürliches Trocknen, da der geformte Körper dann weniger wahrscheinlich zerspringt. Nach dem Trocknen wird der geformte Körper einer Wärmebehandlung bei einer Temperatur unterzogen, die größer oder gleich 300 °C und kleiner oder gleich 700 °C ist, damit Restfeuchtigkeit, die durch natürliches Trocknen nicht herausgenommen werden kann, und das Bindemittel entfernt werden.
  • Als Nächstes wird der getrocknete geformte Körper gebrannt (Schritt S110). Das Brennen wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen des zweiten Brennens sind (Schritt S105).
  • Als Nächstes wird, wie in 3B gezeigt ist, eine Druckbehandlung an dem gebrannten geformten Körper durchgeführt, wodurch ein Verbindungsfilm 5112 hergestellt wird (Schritt S111). Der hergestellte Verbindungsfilm 5112 weist einen großen Anteil von Kristallbereichen auf, in denen die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Verbindungsfilmes 5112 ist. Die Druckbehandlung wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen der ersten Druckbehandlung sind (Schritt S106).
  • Anschließend kann eine Planarisierungsbehandlung durchgeführt werden.
  • Als Nächstes wird die Dicke des hergestellten Verbindungsfilmes 5112 geprüft (Schritt S112). Weist der Verbindungsfilm 5112 eine gewünschte Dicke auf (wenn die plattenartige Verbindung 5132 hergestellt ist), so geht das Herstellungsverfahren zu dem Schritt S113 über, und die plattenartige Verbindung 5132 wird an der Grundplatte 5003 angebracht. Die Beschreibung desjenigen Falles, in dem die Dicke des Verbindungsfilmes 5112 kleiner als eine gewünschte Dicke ist, wird nachstehend gegeben.
  • Ist die Dicke des Verbindungsfilmes 5112 hierbei kleiner als eine gewünschte Dicke, so wird der Schritt S109 wiederholt. Sodann wird der geformte Körper, der in dem Schritt S109 hergestellt wird, mit dem Verbindungsfilm 5112 überlappt und einem Brennen (Schritt S110) und erneut einer Wärmebehandlung (Schritt S111) unterzogen, wodurch ein Verbindungsfilm 5122 mit einer Dicke, die größer als die Dicke des Verbindungsfilmes 5112 ist, hergestellt werden kann (siehe 3C). Das Brennen wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen des dritten Brennens sind. Die Druckbehandlung wird unter Bedingungen durchgeführt, die ähnlich zu denjenigen der zweiten Druckbehandlung sind.
  • Durch Wiederholen der vorstehenden Schritte kann die plattenartige Verbindung 5132, die eine gewünschte Dicke aufweist, hergestellt werden (siehe 3D).
  • Anschließend kann eine Planarisierungsbehandlung durchgeführt werden.
  • Darüber hinaus kann ein Brennen ähnlich zu dem vierten Brennen an der hergestellten plattenartigen Verbindung 5132 durchgeführt werden.
  • Die hergestellte plattenartige Verbindung 5132 wird an der Grundplatte 5003 angebracht (Schritt S113).
  • Hierbei ist ein Kristallzustand einer Verbindung (Probe A), die man auf folgende Weise hergestellt hat, gezeigt. Ein In2O3-Rohmaterial, ein Ga2O3-Rohmaterial und ein ZnO-Rohmaterial wurden gemischt und gemahlen, um eine Aufschlämmung herzustellen. Der Aufschlämmungsgegenstand wurde geformt, getrocknet und entfettet. Anschließend wurde ein Brennen bei 1400 °C in einer Sauerstoffatmosphäre durchgeführt.
  • Ein Oberflächenkristallzustand der Probe A wurde mittels eines EBSD-Musters (Electron Backscatter Diffraction EBSD, Elektronenrückstreudiffraktion) bewertet. 5A zeigt eine Bildgütekarte, und 5B zeigt eine Inverspolfigurfarbkarte.
  • Die nachfolgenden Punkte der Probe A wurden mittels EBSD herausgefunden: Die Probe A war polykristallin; obwohl dies nicht gezeigt ist, konnte jedes Kristallteilchen mit einem Muster von InGaZnO4-gebeugten Elektronenstrahlen (Kikuchi-Linien) durch Orientierungsanalyse abgebildet werden; und die Probe A beinhaltete kein Kristallteilchen des In2O3-Rohmaterials, des Ga2O3-Rohmaterials und des ZnO-Rohmaterials.
  • Als Nächstes wurde die Probe A einer Röntgendiffraktion (XRD) unterworfen, und es wurde der Kristallzustand bewertet. Es wurde das Röntgendiffraktometer ATX-G, hergestellt von der Rigaku Corporation, für die XRD verwendet. Die Bedingungen der XRD waren die folgenden: das Scannen bzw. Abtasten wurden mittels eines out-of-plane-Verfahrens bei 2θ/ω durchgeführt, der Scan- bzw. Abtastbereich wurde auf 5° bis 100° eingestellt, die Schrittweite wurde auf 0,02° eingestellt, und die Scan- bzw. Abtastrate wurde auf 53,0 °/min eingestellt.
  • Entsprechend 6 ist Probe A ein Kristall aus InGaZnO4, der ein Extremum mit dem höchsten Intensitätsverhältnis in einer (009)-Ebene aufweist. Dies zeigt, dass die Verbindung, die die Probe A ist, einen hohen Anteil von Kristallbereichen aufweist, in denen die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche der Verbindung ist.
  • Dies zeigt an, dass die bei diesem Ausführungsbeispiel gezeigte Verbindung die Rate der c-Achsen-Ausrichtung durch wiederholtes Malen, Formen, Brennen und eine Druckbehandlung allmählich vergrößert wird.
  • Man beachte, dass das Sputtertarget, das auf diese Weise gebildet wird, eine hohe Dichte aufweisen kann. Wird die Dichte des Sputtertargets erhöht, so kann die Dichte eines aufzubringenden Filmes ebenfalls vergrößert werden. Insbesondere kann die relative Dichte des Sputtertargets auf größer oder gleich 90%, vorzugsweise größer oder gleich 95%, besonders bevorzugt größer oder gleich 99% eingestellt werden.
  • Durch das vorbeschriebene Verfahren kann ein Sputtertarget, das einen hochdichten Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, hergestellt werden.
  • Ausführungsbeispiel 2
  • Bei diesem Ausführungsbeispiel werden eine Aufbringeinrichtung zum Aufbringen eines Oxidhalbleiterfilmes, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, beschrieben.
  • Zunächst wird die Struktur einer Aufbringeinrichtung beschrieben, die das Eintreten einiger weniger Verunreinigungen zum Zeitpunkt der Aufbringung anhand 7A und 7B beschreibt.
  • 7A zeigt eine Mehr-Kammern-Aufbringeinrichtung. Die Aufbringeinrichtung beinhaltet eine Substratzuleitkammer 11, die mit drei Kassettenports 14 zum Halten von Substraten versehen ist, Lastsperrkammern 12a und 12b, eine Transferkammer 13, eine Substraterwärmungskammer 15 sowie Aufbringkammern 10a, 10b und 10c. Die Substratzuleitkammer 11 ist mit den Lastsperrkammern 12a und 12b verbunden. Die Lastsperrkammern 12a und 12b sind mit der Transferkammer 13 verbunden. Die Substraterwärmungskammer 15 und die Aufbringkammern 10a, 10b und 10c sind jeweils nur mit der Transferkammer 13 verbunden. Ein Gate-Ventil ist für einen Verbindungsabschnitt zwischen Kammern derart vorgesehen, dass jede Kammer unabhängig unter einem Vakuum gehalten werden kann. Obwohl dies nicht dargestellt ist, verfügt die Transferkammer 13 über einen oder mehrere Substrattransferroboter. Hierbei ist vorzuziehen, wenn die Substraterwärmungskammer 15 ebenfalls als Plasmabehandlungskammer dient. Bei einer Ein-Wafer-Mehr-Kammern-Aufbringeinrichtung ist es möglich, ein Substrat zu transferieren, ohne dass Luft zwischen einer Behandlung und einer anderen Behandlung einwirkt, und es kann die Adsorption von Verunreinigungen an einem Substrat unterdrückt werden. Darüber hinaus kann die Reihenfolge von Aufbringung, Wärmebehandlung oder dergleichen frei bestimmt werden. Man beachte, dass die Anzahl der Aufbringkammern, die Anzahl der Lastsperrkammern und die Anzahl der Substraterwärmungskammern nicht auf das Vorbeschriebene beschränkt sind und je nach Bedarf in Abhängigkeit vom Raum zur Platzierung oder vom Prozess bestimmt werden kann.
  • Die Evakuierung des Inneren der Aufbringkammer (Sputterkammer) gemäß Darstellung in 7A wird anhand 8 beschrieben. Eine Aufbringkammer 10 beinhaltet ein zweites Sputtertarget 32 und einen Targethalter 34 zum Halten eines Sputtertargets.
  • Die Aufbringkammer 10 gemäß Darstellung in 8 ist mit der Transferkammer 13 durch ein Gate-Ventil verbunden, und es ist die Transferkammer 13 mit einer Lastsperrkammer 12 durch ein Gate-Ventil verbunden.
  • Die Aufbringkammer 10 in 8 ist mit einem Refiner 54 durch eine Massenströmungssteuerung 60 verbunden. Man beachte, dass ungeachtet dessen, dass Refiner 54 und Massenströmungssteuerungen 60 für jede aus einer Mehrzahl von Gasarten vorgesehen sein können, nur ein Refiner 54 und eine Massenströmungssteuerung 60 aus Gründen der Einfachheit vorgesehen sind, während die anderen weggelassen sind.
  • Die Aufbringkammer 10 in 8 ist mit einer Kryopumpe 58a durch ein Ventil verbunden.
  • Die Transferkammer 13 in 8 ist mit einer Kryopumpe 58b durch ein Ventil verbunden.
  • Die Lastsperrkammer 12 in 8 ist mit einer Vakuumpumpe 59 durch ein Ventil verbunden.
  • Man beachte, dass die Vakuumpumpe 59 eine Pumpe sein kann, in der eine Trockenpumpe und eine mechanische Boosterpumpe in Reihe verbunden sind. In diesem Fall ist die mechanische Boosterpumpe der Vakuumpumpe 59 mit der Aufbringkammer 10 und der Transferkammer 13 jeweils durch ein Ventil verbunden. Bei einer derartigen Struktur kann eine Evakuierung unter Verwendung der Vakuumpumpe 59 durchgeführt werden, wenn der Druck innerhalb der Aufbringkammer 10 in dem Bereich des atmosphärischen Druckes bis zum Niedrigvakuum (etwa 0,1 Pa bis 10 Pa) ist, und es kann sodann eine Evakuierung unter Verwendung der Kryopumpe 58a oder 58b durchgeführt werden, wenn der Druck innerhalb der Aufbringkammer 10 in dem Bereich vom Niedrigvakuum zum Hochvakuum (1×10-4 Pa bis 1×10-7 Pa) ist, indem ein Ventil gestellt wird.
  • Auf ähnliche Weise wird ein Evakuierungsbeispiel der Aufbringkammer in 7A anhand 9 beschrieben.
  • Die Aufbringkammer 10 gemäß Darstellung in 9 ist mit der Transferkammer 13 durch ein Gate-Ventil verbunden, und es ist die Transferkammer 13 mit der Lastsperrkammer 12 durch ein Gate-Ventil verbunden.
  • Die Aufbringkammer 10 in 9 ist mit der Massenströmungssteuerung 60 durch ein Gaserwärmungssystem 62 verbunden, und es ist das Gaserwärmungssystem 62 mit dem Refiner 54 durch die Massenströmungssteuerung 60 verbunden. Bei dem Gaserwärmungssystem 62 kann ein Gas, das in die Aufbringkammer 10 eingeleitet werden soll, auf eine Temperatur erwärmt werden, die größer oder gleich 40 °C und kleiner oder gleich 400 °C, vorzugsweise größer oder gleich 50 °C und kleiner oder gleich 200 °C ist. Man beachte, dass ungeachtet dessen, dass die Gaserwärmungssysteme 62, Refiner 54 und Massenströmungssteuerungen 60 für jede aus einer Mehrzahl von Gasarten vorgesehen sein können, nur ein Gaserwärmungssystem 62, ein Refiner 54 und eine Massenströmungssteuerung aus Gründen der Einfachheit vorgesehen sind, während die anderen weggelassen sind.
  • Die Aufbringkammer 10 in 9 ist mit einer Turbomolekularpumpe 58c durch ein Ventil verbunden. Man beachte, dass als Hilfspumpe (donkey pump) eine Vakuumpumpe 59a für die Turbomolekularpumpe 58c durch ein Ventil vorgesehen ist. Die Vakuumpumpe 59a kann eine Struktur aufweisen, die ähnlich zu derjenigen der Vakuumpumpe 59 ist.
  • Darüber hinaus ist die Aufbringkammer 10 in 9 mit einer Kryofalle 66 (cryotrap) versehen.
  • Es ist bekannt, dass die Turbomolekularpumpe 58c ein groß bemessenes Molekül stabil evakuieren kann, eine niedrige Wartungshäufigkeit benötigt und damit eine hohe Produktivität ermöglicht, wohingegen sie geringe Fähigkeiten bei der Evakuierung von Wasserstoff und Wasser aufweist. Daher ist die Kryofalle 66, die starke Fähigkeiten bei der Evakuierung eines Moleküls mit einem vergleichsweise hohen Schmelzpunkt, so beispielsweise von Wasser, aufweist, mit der Aufbringkammer 10 verbunden. Die Temperatur eines Kühlers der Kryopumpe 66 ist auf kleiner oder gleich 100 K, vorzugsweise kleiner oder gleich 80 K eingestellt. In dem Fall, in dem die Kryofalle 66 eine Mehrzahl von Kühlern beinhaltet, ist vorzuziehen, die Temperatur eines jeden Kühlers auf eine andere Temperatur einzustellen, da eine effiziente Evakuierung möglich ist. Die Temperaturen eines Kühlers der ersten Stufe und eines Kühlers der zweiten Stufe können beispielsweise auf kleiner oder gleich 100 K beziehungsweise kleiner oder gleich 20 K eingestellt sein.
  • Die Transferkammer 13 in 9 ist mit Kryopumpen 58d und 58e jeweils durch ein Ventil verbunden. Bei einer Kryopumpe kann eine Evakuierung dann nicht durchgeführt werden, wenn die Kryopumpe in Regeneration ist. Gleichwohl kann für den Fall von zwei oder mehr Kryopumpen, die parallel verbunden sind, sogar dann, wenn eine der Kryopumpen in Regeneration ist, eine Evakuierung unter Verwendung einer beliebigen der anderen Kryopumpen durchgeführt werden. Man beachte, dass die Regeneration einer Kryopumpe eine Behandlung zum Entladen von Molekülen, die in der Kryopumpe eingeschlossen sind, bezeichnet. Sind zu viele Moleküle in einer Kryopumpe gefangen, so wird die Evakuierungsfähigkeit der Kryopumpe gesenkt. Daher wird regelmäßig eine Regeneration durchgeführt.
  • Die Lastsperrkammer 12 in 9 ist mit einer Kryopumpe 58f und einer Vakuumpumpe 59c jeweils durch ein Ventil verbunden.
  • Eine Vakuumpumpe 59b ist mit der Aufbringkammer 10 und der Transferkammer 13 jeweils durch ein Ventil verbunden. Man beachte, dass die Vakuumpumpe 59b eine Struktur aufweisen kann, die ähnlich zu derjenigen der Vakuumpumpe 59 ist.
  • Auf ähnliche Weise wird ein Evakuierungsbeispiel der Substraterwärmungskammer von 7A anhand 10 beschrieben.
  • Die Substraterwärmungkammer 15 gemäß Darstellung in 10 ist mit der Transferkammer 13 durch ein Gate-Ventil verbunden. Man beachte, dass die Transferkammer 13, die mit der Lastsperrkammer 12 durch ein Gate-Ventil verbunden ist, in der Zeichnung weggelassen ist. Darüber hinaus wird das Innere der Lastsperrkammer 12 auf eine Weise evakuiert, die ähnlich zu derjenigen von 9 ist.
  • Die Substraterwärmungskammer 15 in 10 ist mit dem Refiner 54 durch die Massenströmungssteuerung 60 verbunden. Man beachte, dass ungeachtet dessen, dass Refiner 54 und Massenströmungssteuerungen 60 in einer Anzahl gleich derjenigen der Gasarten vorgesehen sein können, nur ein Refiner 54 und eine Massenströmungssteuerung 60 aus Gründen der Einfachheit vorgesehen sind, während die anderen weggelassen sind.
  • Die Substraterwärmungskammer 15 in 10 ist mit der Vakuumpumpe 59b durch ein Ventil verbunden.
  • Die Substraterwärmungskammer 15 kann mit einer Plattform verbunden sein, auf die eine Mehrzahl von Substraten gelegt sein kann. In der Substraterwärmungskammer 15 kann beispielsweise ein Widerstandserwärmer oder dergleichen zum Erwärmen verwendet werden. Alternativ kann eine Wärmekonduktion oder Wärmestrahlung aus einem Medium, so beispielsweise einem erwärmten Gas, zum Erwärmen verwendet werden. Es kann beispielsweise eine RTA-Einrichtung (Rapid Thermal Annealing RTA), so beispielsweise eine GRTA-Einrichtung (Gas Rapid Thermal Annealing GRTA) oder eine LRTA-Einrichtung (Lamp Rapid Thermal Annealing LRTA) verwendet werden. Die LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines Gegenstandes durch Bestrahlung mit Licht (einer elektromagnetischen Welle), das von einer Lampe, so beispielsweise einer Halogenlampe, einer Metallhallidlampe, einer Xenonbogenlampe, einer Kohlenstoffbogenlampe, einer Hochdrucknatriumlampe oder einer Hochdruckquecksilberlampe emittiert wird. Bei der GRTA-Einrichtung wird eine Wärmebehandlung unter Verwendung eines Hochtemperaturgases durchgeführt. Ein Inertgas wird als Gas verwendet.
  • Man beachte, dass der Rückdruck (back pressure) einer jeden von der Aufbringkammer 10 und der Substraterwärmungskammer 15 kleiner oder gleich 1×10-4 Pa, vorzugsweise kleiner oder gleich 3×10-5 Pa, besonders bevorzugt kleiner oder gleich 1×10-5 Pa ist.
  • In jedem von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist der Partialdruck eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 18 kleiner oder gleich 3×10-5 Pa, vorzugsweise kleiner oder gleich 1×10-5 Pa, besonders bevorzugt kleiner oder gleich 3×10-6 Pa.
  • In jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist der Partialdruck eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 28 kleiner oder gleich 3×10-5 Pa, vorzugsweise kleiner oder gleich 1×10-5 Pa, besonders bevorzugt kleiner oder gleich 3×10-6 Pa.
  • In jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist der Partialdruck eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 44 kleiner oder gleich 3×10-5 Pa, vorzugsweise kleiner oder gleich 1×10-5 Pa, besonders bevorzugt kleiner oder gleich 3×10-6 Pa.
  • Des Weiteren ist in jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 die Leckrate kleiner oder gleich 3×10-6 Pa·m3/s, vorzugsweise kleiner oder gleich 1×10-6 Pa·m3/s.
  • In jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist die Leckrate eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 18 kleiner oder gleich 1×10-7 Pa·m3/s, vorzugsweise kleiner oder gleich 3×10-8 Pa·m3/s.
  • In jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist die Leckrate eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 28 kleiner oder gleich 1×10-5 Pa·m3/s, vorzugsweise kleiner oder gleich 1×10-6 Pa·m3/s.
  • In jeder von der Aufbringkammer 10 und der Substraterwärmungskammer 15 ist die Leckrate eines Gasmoleküls mit einem Masse-zu-Ladung-Verhältnis (m/z) von 44 kleiner oder gleich 3×10-6 Pa·m3/s, vorzugsweise kleiner oder gleich 1×10-6 Pa·m3/s.
  • Man beachte, dass ein Totaldruck und ein Partialdruck unter Verwendung eines Massenanalysators gemessen werden können. Es kann beispielsweise der Qulee CGM-051, ein Quadrupolmassenanalysator (der auch als Q-Masse bezeichnet wird), der von ULVAC, Inc. hergestellt wird, verwendet werden. Man beachte, dass eine Leckrate aus dem Totaldruck und dem Partialdruck gemäß Messung unter Verwendung des Massenanalysators hergeleitet werden kann.
  • Die Leckrate hängt von einer externen Leckage und einer internen Leckage ab. Die externe Leckage betrifft das Einströmen von Gas von außerhalb eines Vakuumsystems durch ein winziges Loch, einen Dichtungsdefekt oder dergleichen. Die interne Leckage rührt von einer Leckage durch eine Unterteilung, so beispielsweise ein Ventil, in einem Vakuumsystem oder von Gas, das von einem internen Element abgegeben wird, her. Es müssen Messungen sowohl hinsichtlich der externen Leckage wie auch der internen Leckage vorgenommen werden, damit die Leckrate auf kleiner oder gleich dem vorbeschriebenen Wert eingestellt werden kann.
  • Es kann beispielsweise ein Öffnungs-/Schließ-Abschnitt der Aufbringkammer mit einer Metalldichtung abgedichtet werden. Bei der Metalldichtung wird vorzugsweise ein Metallmaterial, das mit Eisenfluorid, Aluminiumoxid, oder Chromoxid bedeckt ist, verwendet. Die Metalldichtung ermöglicht eine größere Anhaftung als ein O-Ring, was zu einer Verringerung der externen Leckage führt. Des Weiteren wird bei der Verwendung eines Metallmaterials, das mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt ist, das im Passivzustand ist, die Freigabe von Gas, das Verunreinigungen enthält, die von der Metalldichtung abgegeben werden, unterdrückt, sodass die interne Leckage verringert werden kann.
  • Als Element der Aufbringeinrichtung wird Aluminium, Chrom, Titan, Zirkon, Nickel oder Vanadium, das eine kleinere Menge von Verunreinigungen enthaltendem Gas freisetzt, verwendet. Alternativ wird ein Legierungsmaterial verwendet, das Eisen, Chrom, Nickel und dergleichen, das mit dem vorstehenden Material bedeckt ist, enthält. Das Legierungsmaterial, das Eisen, Chrom, Nickel und dergleichen enthält, ist fest, wärmebeständig und verarbeitungsgeeignet. Hierbei kann, wenn eine Oberflächenunebenheit des Elementes durch Polieren oder dergleichen verringert wird, um die Oberflächenfläche zu verringern, die Freigabe von Gas verringert werden.
  • Alternativ kann das vorbeschriebene Element der Aufbringeinrichtung mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt sein.
  • Das Element der Aufbringeinrichtung ist vorzugsweise unter Verwendung nur eines Metallmaterials, wo dies möglich ist, gebildet. In dem Fall beispielsweise, in dem ein Sichtfenster, das unter Verwendung von Quarz oder dergleichen gebildet ist, vorgesehen ist, ist die Oberfläche vorzugsweise dünn mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt, um die Freigabe von Gas zu unterdrücken.
  • In dem Fall, in dem der Refiner vorgesehen ist, genau bevor ein Aufbringgas eingeleitet wird, ist die Länge eines Rohres zwischen dem Refiner und der Aufbringkammer kleiner oder gleich 10m, vorzugsweise kleiner oder gleich 5 m, besonders bevorzugt kleiner oder gleich 1 m. Ist die Länge des Rohres kleiner oder gleich 10 m, kleiner oder gleich 5 m oder kleiner oder gleich 1 m, so kann der Effekt der Gasfreigabe aus dem Rohr entsprechend verringert werden.
  • Als Rohr für das Aufbringgas kann ein Metallrohr verwendet werden, dessen Innenseite mit Eisenfluorid, Aluminiumoxid, Chromoxid oder dergleichen bedeckt ist. Bei dem vorbeschriebenen Rohr ist die Menge des Verunreinigungen enthaltenden freigegebenen Gases klein, und es kann der Eintritt von Verunreinigungen in das Aufbringgas beispielsweise im Vergleich zu einem SUS316L-EP-Rohr verringert werden. Des Weiteren kann beispielsweise eine ultrakompakte Hochleistungsmetalldichtungsverbindung (UPG-Verbindung) als Rohrverbindung verwendet werden. Eine Struktur, bei der alle Materialien des Rohres Metallmaterialien sind, wird vorgezogen, da der Effekt des erzeugten freigegebenen Gases oder der externen Leckage im Vergleich zu einer Struktur, bei der Harz oder dergleichen verwendet wird, verringert werden kann.
  • Ist ein Adsorbat in der Aufbringkammer vorhanden, so hat das Adsorbat keine Auswirkungen auf den Druck in der Aufbringkammer, da es an einer Innenwand oder dergleichen adsorbiert wird. Das Adsorbat bewirkt jedoch, dass Gas freigegeben wird, wenn die Innenseite der Aufbringkammer evakuiert wird. Obwohl daher keine Korrelation zwischen der Leckrate und der Evakuierungsrate besteht, ist es wichtig, dass das Adsorbat, das in der Aufbringkammer vorhanden ist, weitestgehend desorbiert wird und eine Evakuierung unter Verwendung einer Pumpe mit hohem Evakuierungsvermögen vorab durchgeführt wird. Man beachte, dass die Aufbringkammer gebrannt werden kann, um eine Desorption des Adsorbats zu fördern. Durch das Brennen kann die Desorptionsrate des Adsorbates um etwa des Zehnfache vergrößert werden. Das Brennen kann bei einer Temperatur in dem Bereich von 100 °C bis 450 °C durchgeführt werden. Zu diesem Zeitpunkt kann, wenn das Adsorbat entfernt wird, während ein Inertgas in die Aufbringkammer eingeleitet wird, die Desorptionsrate von Wasser oder dergleichen, das mittels Evakuierung schwierig zu desorbieren, ist, weiter vergrößert werden. Man beachte, dass dann, wenn das einzuleitende Inertgas im Wesentlichen auf dieselbe Temperatur wie die Brenntemperatur der Aufbringkammer erwärmt wird, die Desorptionsrate des Adsorbates weiter vergrößert werden kann. Hierbei wird vorzugsweise ein Edelgas als Inertgas verwendet. In Abhängigkeit von einem aufzubringenden Film kann Sauerstoff oder dergleichen anstelle eines Inertgases verwendet werden. Für den Fall des Aufbringens eines Oxides wird die Verwendung von Sauerstoff, der die Hauptkomponente des Oxides ist, in einigen Fällen vorgezogen.
  • Alternativ wird die Behandlung zum Evakuieren des Inneren der Aufbringkammer vorzugsweise für eine bestimmte Zeitspanne durchgeführt, nachdem ein erwärmtes Sauerstoffgas, ein erwärmtes Inertgas, so beispielsweise ein erwärmtes Edelgas, oder dergleichen eingeleitet sind, um den Druck in der Aufbringkammer zu erhöhen. Die Einleitung des erwärmten Gases kann das Adsorbat in der Aufbringkammer desorbieren, und es können die in der Aufbringkammer vorhandenen Verunreinigungen verringert werden. Man beachte, dass ein vorteilhafter Effekt erreicht werden kann, wenn diese Behandlung größer oder gleich dem Doppelten und kleiner oder gleich 30 Mal, bevorzugt größer oder gleich 5 Mal und kleiner oder gleich 15 Mal durchgeführt wird. Insbesondere wird ein Inertgas, Sauerstoff oder dergleichen bei einer Temperatur in dem Bereich von 40 °C bis 400 °C, vorzugsweise 50 °C bis 200 °C in die Aufbringkammer eingeleitet, sodass der Druck in dem Bereich von 0,1 Pa bis 10 kPa, vorzugsweise 1 Pa bis 1 kPa, besonders bevorzugt 5 Pa bis 100 Pa für größer oder gleich 1 min und kleiner oder gleich 300 min, vorzugsweise größer oder gleich 5 min und kleiner oder gleich 120 min gehalten werden kann. Anschließend wird das Innere der Aufbringkammer für größer oder gleich 5 min und kleiner oder gleich 300 min, vorzugsweise größer oder gleich 10 min und kleiner oder gleich 120 min evakuiert.
  • Die Desorptionsrate des Adsorbates kann weiter auch durch eine Dummy-Aufbringung vergrößert werden. Hierbei bezeichnet die Dummy-Aufbringung eine Aufbringung auf einem Dummy-Substrat durch ein Sputterverfahren oder dergleichen, bei dem ein Film auf das Dummy-Substrat und die innere Wand der Aufbringkammer aufgebracht wird, damit Verunreinigungen in der Aufbringkammer und ein Adsorbat an der Innenwand der Aufbringkammer in dem Film eingeschlossen werden. Als Dummy-Substrat kann ein Material, das eine kleinere Gasmenge abgibt, vorzugsweise verwendet werden, so beispielsweise ein Material, das ähnlich zu demjenigen eines Substrates 100 ist, das nachstehend noch beschrieben wird. Mittels Durchführen einer Dummy-Aufbringung kann eine Verunreinigungskonzentration in einem Film, der später aufzubringen ist, verringert werden. Man beachte, dass die Dummy-Aufbringung gleichzeitig mit dem Brennen der Aufbringkammer durchgeführt werden kann.
  • 7B zeigt eine Aufbringeinrichtung mit einer Struktur, die von derjenigen in 7A verschieden ist. Die Aufbringeinrichtung beinhaltet eine Lastsperrkammer 22a, eine Substraterwärmungskammer 25, Aufbringkammern 20a und 20b und eine Lastsperrkammer 22b. Die Lastsperrkammer 22a ist mit der Substraterwärmungskammer 25 verbunden. Die Substraterwärmungskammer 25 ist mit der Aufbringkammer 20a verbunden. Die Aufbringkammer 20a ist mit der Aufbringkammer 20b verbunden. Die Aufbringkammer 20b ist mit der Lastsperrkammer 22b verbunden. Ein Gate-Ventil ist für einen Verbindungsabschnitt zwischen Kammern derart vorgesehen, dass jede Kammer unabhängig in einem Vakuumzustand gehalten werden kann. Man beachte, dass die Aufbringkammern 20a und 20b Strukturen aufweisen, die ähnlich zu denjenigen der Aufbringkammern 10a, 10b und 10c von 7A sind. Die Substraterwärmungskammer 25 weist eine Struktur auf, die ähnlich zu derjenigen der Substraterwärmungskammer 15 von 7A ist. Ein Substrat wird nur in eine Richtung, die durch Pfeile in 7B angedeutet ist, transportiert, und es sind ein Einlass und ein Auslass für das Substrat verschieden. Im Gegensatz zu der Ein-Wafer-Mehr-Kammern-Aufbringeinrichtung von 7A ist keine Transferkammer vorhanden, und die Standfläche (footprint) kann entsprechend verringert sein. Man beachte, dass die Anzahl der Aufbringkammern, die Anzahl der Lastsperrkammern und die Anzahl der Substraterwärmungskammern nicht auf das Vorbeschriebene beschränkt sind und je nach Bedarf in Abhängigkeit vom Raum zur Platzierung oder vom Prozess bestimmt werden können. Die Aufbringkammer 20b kann beispielsweise weggelassen werden, oder es kann eine zweite Substraterwärmungskammer oder eine dritte Substraterwärmungskammer, die mit der Aufbringkammer 20b verbunden ist, vorgesehen sein.
  • Wird ein Oxidhalbleiterfilm unter Verwendung der vorbeschriebenen Aufbringeinrichtung aufgebracht, so kann der Eintritt von Verunreinigungen in den Oxidhalbleiterfilm unterdrückt werden. Des Weiteren kann, wenn ein Film in Kontakt mit dem Oxidhalbleiterfilm unter Verwendung der vorbeschriebenen Aufbringeinrichtung aufgebracht wird, der Eintritt von Verunreinigungen in den Oxidhalbleiterfilm aus dem Film in Kontakt damit unterdrückt werden.
  • Als Nächstes wird ein Verfahren zum Aufbringen eines Oxidhalbleiterfilmes beschrieben, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist.
  • Ein Oxidhalbleiterfilm wird unter Verwendung des Sputtertargets aufgebracht, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, was in Ausführungsbeispiel 1 beschrieben wird.
  • Die Oberflächentemperatur des Sputtertargets wird auf kleiner oder gleich 100 °C, vorzugsweise kleiner oder gleich 50 °C, besonders bevorzugt auf Raumtemperatur eingestellt. In einer Sputtereinrichtung für ein großes Substrat wird oftmals ein großes Sputtertarget verwendet. Es ist jedoch schwierig, ein Sputtertarget für ein großes Substrat ohne Verbindungsstelle zu bilden. In der Praxis entsteht, obwohl zur Herstellung einer großen Form eine Mehrzahl von Sputtertargets derart angeordnet werden, dass so wenig Raum wie möglich dazwischen vorhanden ist, unvermeidlich ein kleiner Raum. Nimmt die Oberflächentemperatur des Sputtertargets zu, so verflüchtigt sich in einigen Fällen Zn oder dergleichen aus einem solchen kleinen Raum, und es kann der Raum allmählich expandieren. Expandiert der Raum, so kann ein Material einer Grundplatte oder ein Material, das zur Adhäsion verwendet wird, gesputtert werden und eine Vergrößerung der Verunreinigungskonzentration bewirken. Daher ist vorzuziehen, dass das Sputtertarget ausreichend gekühlt wird.
  • Insbesondere wird für die Grundplatte ein Metallmaterial verwendet, das eine hohe Leitfähigkeit und eine hohe Wärmeableitungseigenschaft aufweist (insbesondere Cu). Das Sputtertarget kann effizient dadurch gekühlt werden, dass bewirkt wird, dass eine ausreichende Menge von Kühlwasser durch einen Wasserkanal fließt, der in der Grundplatte ausgebildet ist. Hierbei wird die ausreichende Menge von Kühlwasser, die von der Größe des Sputtertargets abhängt, derart gewählt, dass sie größer oder gleich 3 l/min, größer oder gleich 5 l/min oder größer oder gleich 10 l/min beispielsweise für den Fall eines kreisförmigen Targets mit einem Durchmesser von 300 mm ist.
  • Hierbei wurde ein Zusammenprall eines Argonatoms mit einem Kristall einer In-Ga-Zn-O-Verbindung mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 mittels einer klassischen Molekulardynamiksituation bewertet, wovon die Ergebnisse in 44 gezeigt sind.
  • Für die Simulation wurde der Materials Explorer 5.0, der von Fujitsu Limited hergestellt wird, verwendet, wobei die Temperatur, die Größe des Zeitschrittes und die Anzahl von Schritten derart eingestellt waren, dass sie 300 K, 0,01 fs beziehungsweise 10 Millionen betrugen.
  • Man beachte, dass für die Simulation ein Monokristall der In-Ga-Zn-O-Verbindung, der 2688 Atome beinhaltet, verwendet wurde. Es wurde bewirkt, dass ein Argonatom mit einer Energie von 300 eV aus einer Richtung parallel zu der c-Achsen-Richtung des Monokristalls einen Zusammenprall ausführt. Eine feste Schicht, die in 44 gezeigt ist, ist eine Schicht, die eine Bewegung der Positionen der Atome verhindert. Eine Temperatursteuerschicht von 44 ist eine Schicht, deren Temperatur konstant auf eine feste Temperatur (300 K) eingestellt ist.
  • 44 zeigt einen Zustand vor dem Zusammenprall des Argonatoms und einen Zustand 100 ps nach dem Zusammenprall.
  • 44 zeigt, dass der Kristall der In-Ga-Zn-O-Verbindung entlang einer a-b-Ebene 100 ps nach dem Aufprall des Argonatoms gespalten wird. Insbesondere wird der Kristall entlang einer Ebene, die Ga und Zn beinhaltet, gespalten.
  • Dies bedeutet, dass dann, wenn ein Ion mit der Oberfläche des Sputtertargets zusammenprallt, der Kristallbereich, der in dem Sputtertarget beinhaltet ist, entlang der a-b-Ebene gespalten wird, und flachplattenartige gesputterte Teilchen von dem Sputtertarget getrennt werden.
  • Der Oxidhalbleiterfilm wird in einer Sauerstoffatmosphäre bei einer Substrattemperatur von größer oder gleich 100 °C und kleiner oder gleich 600 °C, vorzugsweise größer oder gleich 150 °C und kleiner oder gleich 550 °C, besonders bevorzugt größer oder gleich 200 °C und kleiner oder gleich 500 °C aufgebracht. Die Dicke des Oxidhalbleiterfilmes ist größer oder gleich 1 nm und kleiner oder gleich 40 nm, vorzugsweise größer oder gleich 3 nm und kleiner oder gleich 20 nm. Da die Substrattemperatur zum Zeitpunkt der Aufbringung höher ist, ist die Verunreinigungskonzentration des hergestellten Oxidhalbleiterfilmes niedriger. Des Weiteren tritt wahrscheinlich eine Migration von gesputterten Teilchen an einer Aufbringoberfläche auf. Daher ist die Atomanordnung in dem Oxidhalbleiterfilm geordnet, und die Dichte hiervon wird vergrößert, sodass ein polykristalliner Oxidhalbleiterfilm oder ein CAAC-OS-Film einfach gebildet wird. Wenn darüber hinaus eine Sauerstoffatmosphäre zur Aufbringung verwendet wird, so wird eine Plasmabeschädigung gemildert, und es ist ein überschüssiges Atom, so beispielsweise ein Edelgasatom, nicht in dem Oxidhalbleiterfilm enthalten, sodass ein polykristalliner Oxidhalbleiterfilm oder ein CAAC-OS-Film wahrscheinlich gebildet wird. Man beachte, dass eine gemischte Atmosphäre, die ein Sauerstoffgas und ein Edelgas beinhaltet, verwendet werden kann. In diesem Fall wird der prozentuale Anteil eines Sauerstoffgases größer oder gleich 30 Vol.-%, vorzugsweise größer oder gleich 50 Vol.-%, besonders bevorzugt größer oder gleich 80 Vol.-% gesetzt. Man beachte, dass der Oxidhalbleiterfilm eine kleinere Dicke aufweist, wobei ein Phänomen, bei dem eine Schwellenspannung in die negative Richtung verschoben wird, wenn ein Transistor eine kürzere Kanallänge aufweist, unterdrückt wird. Wenn jedoch der Oxidhalbleiterfilm zu dünn ist, so wird der Oxidhalbleiterfilm merklich von der Grenzflächenstreuung beeinflusst. Damit kann die Feldeffektmobilität gesenkt werden.
  • Man beachte, dass in demjenigen Fall, in dem das Sputtertarget Zn beinhaltet, eine Plasmabeschädigung durch die Aufbringung in einer Sauerstoffatmosphäre gemildert wird. Dies bedeutet, dass ein Film hergestellt werden kann, in dem es sehr unwahrscheinlich ist, dass sich Zn verflüchtigt.
  • Der Oxidhalbleiterfilm wird unter Bedingungen aufgebracht, bei denen der Aufbringdruck kleiner oder gleich 0,8 Pa, vorzugsweise kleiner oder gleich 0,4 Pa ist, und der Abstand zwischen dem Sputtertarget und einem Substrat kleiner oder gleich 40 mm, vorzugsweise kleiner oder gleich 25 mm ist. Wird der Oxidhalbleiterfilm unter einer derartigen Bedingung aufgebracht, so kann die Häufigkeit bzw. Frequenz des Zusammenpralls zwischen einem gesputterten Teilchen und einem weiteren gesputterten Teilchen, einem Gasmolekül oder einem Ion verringert werden. Dies bedeutet, dass in Abhängigkeit vom Aufbringdruck der Abstand zwischen dem Sputtertarget und dem Substrat kürzer als der mittlere freie Weg eines gesputterten Teilchens, eines Gasmoleküls oder eines Ions gemacht wird, sodass der Eintritt von Verunreinigungen in den Film verringert werden kann.
  • Wenn beispielsweise der Druck 0,4 Pa beträgt und die Temperatur 25° ist (die absolute Temperatur ist 298 K), so weist das Wasserstoffmolekül (H2) einen mittleren freien Weg von 48,7 mm auf, ein Heliumatom (He) weist einen mittleren freien Weg von 57,9 mm auf, ein Wassermolekül (H2O) weist einen mittleren freiem Weg von 31,3 mm auf, ein Methanmolekül bzw. Ethanmolekül (CH4) weist einen mittleren freien Weg von 13,2 mm auf, ein Neonmolekül (Ne) weist einen mittleren freien Weg von 42,3 mm auf, ein Stickstoffmolekül (N2) weist einen mittleren freien Weg von 23,2 mm auf, ein Kohlenmonoxidmolekül (CO) weist einen mittleren freien Weg von 16,0 mm auf, ein Sauerstoffmolekül (O2) weist einen mittleren freien Weg von 26,4 mm auf, ein Argonmolekül (Ar) weist einen mittleren freien Weg von 28,3 mm auf, ein Kohlendioxidmolekül (CO2) weist einen mittleren freien Weg von 10,9 mm auf, ein Kryptonmolekül (Kr) weist einen mittleren freien Weg von 13,4 mm auf, und ein Xenonmolekül (Xe) weist einen mittleren freien Weg von 9,6 mm auf. Man beachte, dass das Verdoppeln des Drucks einen mittleren freien Weg halbiert und das Verdoppeln der absoluten Temperatur einen mittleren freien Weg verdoppelt.
  • Der mittlere freie Weg hängt vom Druck, der Temperatur und dem Durchmesser eines Moleküls ab. In dem Fall, in dem Druck und Temperatur konstant sind, da der Durchmesser eines Moleküls größer ist, ist der mittlere freie Weg kürzer. Man beachte, dass die Durchmesser der folgenden Moleküle wie folgt sind: H2: 0,218 nm; He: 0,200 nm; H2O: 0,272 nm; CH4: 0,419 nm; Ne: 0,234 nm; N2: 0,316 nm; CO: 0,380 nm; O2: 0,296 nm; Ar: 0,286 nm; CO2: 0,460 nm; Kr: 0,415 nm; und Xe: 0,491 nm.
  • Ist daher der Durchmesser eines Moleküls größer, so ist der mittlere freie Weg kürzer und das Wachstum eines Kristallbereiches wird infolge des großen Durchmessers des Moleküls behindert, wenn das Molekül in den Film eintritt. Aus diesem Grund kann man davon ausgehen, dass beispielsweise ein Molekül, dessen Durchmesser größer als derjenige von Ar ist, wahrscheinlich eine Verunreinigung verhält.
  • Hierbei wurde der Umstand, ob die Kristallstruktur in dem Fall beibehalten werden kann, in dem CO2 zwischen Schichten eines In-Ga-Zn-O-Kristalls hinzugefügt ist, mittels klassischer Molekulardynamiksimulation bewertet.
  • 26 ist ein schematisches Diagramm eines In-Ga-Zn-O-Kristalls. Hierbei wurde CO2 zu Schichten hinzugefügt, die in 26 durch Pfeile angedeutet sind. Die Zusetzrate von CO2 in Bezug auf alle Atome in dem In-Ga-Zn-O-Kristall betrug 0,07% (5,19×1019/cm3), 0,15% (1,04×1020 /cm3), 0,22% (1,65×1020 /cm3), 0,30% (2,08×1020 /cm3), 0,37% (2,60×1020 /cm3), 0,44% (3,11×1020 /cm3), 0,52% (3,63×1020 /cm3), 0,59% (4,15×1020 /cm3) oder 0,67% (4,67×1020 /cm3).
  • Für die Simulation wurde der Materials Explorer 5.0, der von Fujitsu Limited hergestellt wird, verwendet, wobei die Temperatur, der Druck, die Größe des Zeitschrittes und die Anzahl der Schritte 298 K, 1 Atmosphärendruck, 0,2 fs beziehungsweise 5 Millionen betrugen.
  • Im Ergebnis konnte, als die Zusetzrate von CO2 0,07% bis 0,52% betrug, der In-Ga-Zn-O-Kristall erhalten werden, wohingegen dann, als die Zusetzrate von CO2 0,59% bis 0,67% betrug, der In-Ga-Zn-O-Kristall nicht erhalten werden konnte.
  • Dieses Ergebnis legt offen, dass der Anteil von CO2 in Bezug auf alle Atome in dem In-Ga-Zn-O-Kristall kleiner oder gleich 0,52% oder kleiner oder gleich 0,59% sein muss, damit der In-Ga-Zn-O-Kristall hergestellt werden kann.
  • Als Nächstes wird eine Wärmebehandlung durchgeführt. Die Wärmebehandlung wird in einer druckverringerten Atmosphäre, einer Inertatmosphäre oder einer Oxidationsatmosphäre durchgeführt. Durch die Wärmebehandlung kann die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert werden.
  • Die Wärmebehandlung wird vorzugsweise auf eine Art durchgeführt, dass, nachdem die Wärmebehandlung in einer druckverringerten Atmosphäre oder einer Inertatmosphäre durchgeführt worden ist, die Atmosphäre in eine Sauerstoffatmosphäre übergeht, wobei die Temperatur erhalten bleibt, und die Wärmebehandlung weiter durchgeführt wird. Wird die Wärmebehandlung in einer druckverringerten Atmosphäre oder einer Inertatmosphäre durchgeführt, so kann die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert werden. Es werden jedoch gleichzeitig Sauerstofflücken erzeugt. Durch die Wärmebehandlung in einer Oxidationsatmosphäre können die erzeugten Sauerstofflücken verringert werden.
  • Wird die Wärmebehandlung an dem Oxidhalbleiterfilm nach der Aufbringung zusätzlich zur Substraterwärmung zum Zeitpunkt der Aufbringung durchgeführt, so kann die Verunreinigungskonzentration in dem Film verringert werden.
  • Insbesondere kann die Konzentration von Wasserstoff in dem Oxidhalbleiterfilm, die durch Sekundärionenmassenspektrometrie (Secondary Ion Mass Spectrometry SIMS) gemessen wird, auf kleiner als 5×1019 Atome/cm3, vorzugsweise kleiner oder gleich 5×1018 Atome/cm3, besonders bevorzugt kleiner oder gleich 1×1018 Atome/cm3, ganz besonders bevorzugt kleiner oder gleich 5×1017 Atome/cm3 eingestellt werden.
  • Die Konzentration von Stickstoff in dem Oxidhalbleiterfilm, die durch SIMS gemessen wird, kann auf kleiner oder gleich 5×1019 Atome/cm3, vorzugsweise kleiner oder gleich 5×1018 Atome/cm3, besonders bevorzugt kleiner oder gleich 1×1018 Atome/cm3, ganz besonders bevorzugt kleiner oder gleich 5×1017 Atome/cm3 eingestellt werden.
  • Die Konzentration von Kohlenstoff in dem Oxidhalbleiterfilm, die durch SIMS gemessen wird, kann auf kleiner als 5×1019 Atome/cm3, vorzugsweise kleiner oder gleich 5×1018 Atome/cm3, besonders bevorzugt kleiner oder gleich 1×1018 Atome/cm3, ganz besonders bevorzugt kleiner oder gleich 5×1017 Atome/cm3 eingestellt werden.
  • Die Menge eines jeden der folgenden Gasmoleküle, die aus dem Oxidhalbleiterfilm freigegeben werden, ist kleiner oder gleich 1×1019 /cm3, vorzugsweise kleiner oder gleich 1×1018 cm3 oder weniger, was mittels TDS-Analyse (Thermal Desorption Spectroscopy TDS, thermische Desorptionspektroskopie) gemessen wird. Ein Gasmolekül, das ein Masse-zu-Ladung-Verhältnis (m/z) von 2 aufweist (beispielsweise ein Wassermolekül), ein Gasmolekül mit einem Masse-zu-Ladung-Verhältnis (m/z) von 18, ein Gasmolekül mit einem Masse-zu-Ladung-Verhältnis (m/z) von 28 und ein Gasmolekül mit einem Masse-zu-Ladung-Verhältnis (m/z) von 44.
  • Zurückgegriffen wird auf ein Messverfahren der Menge der freigegebenen Sauerstoffatome, das nachstehend noch beschrieben wird, als Messverfahren der Freigabemenge unter Verwendung einer TDS-Analyse.
  • Hierbei wird der Partialdruck eines jeden Moleküls zum Zeitpunkt der Aufbringung des Oxidhalbleiterfilmes in der Aufbringkammer der Aufbringeinrichtung gemäß Beschreibung bei diesem Ausführungsbeispiel beschrieben. Der Totaldruck und der Partialdruck zum Zeitpunkt der Aufbringung wurden unter Verwendung eines Qulee CGM-051, eines Quadrupolmassenanalysators, der von ULVAC, Inc. hergestellt wird, gemessen.
  • Der Oxidhalbleiterfilm wird unter Bedingungen aufgebracht, bei denen die Substrattemperatur 150 °C beträgt, es wird ein In-Ga-Zn-O-Verbindungstarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Sputtertarget verwendet, die Aufbringgase sind 50 sccm Argon und 50 sccm Sauerstoff, die Leistung ist 9 kW (AC), und der Abstand zwischen dem Target und einem Substrat ist 150 mm.
  • 45 zeigt die nachfolgenden Drücke, die 100 s nach dem Anfang der Aufbringung herrschten: ein Totaldruck, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 2, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 18, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 28, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 40 und ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 44.
  • 45 zeigt, dass in einem Fall, in dem die bei diesem Ausführungsbeispiel beschriebene Aufbringeinrichtung verwendet wird, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 2, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 18, ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 28 und ein Partialdruck mit einem Masse-zu-Ladung-Verhältnis (m/z) von 44 zum Zeitpunkt der Aufbringung 1,5×10-4 Pa, 5×10-5 Pa, 3×10-5 Pa beziehungsweise 8×10-5 Pa sind, die sequenziell bzw. nacheinander kleiner werden, sowie dasjenige, dass das Eintreten von Verunreinigungen zum Zeitpunkt der Aufbringung unwahrscheinlich ist.
  • Bei Verwendung der vorbeschriebenen Aufbringeinrichtung kann ein Oxidhalbleiterfilm hergestellt werden, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist. Da der Oxidhalbleiterfilm, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist, hervorragende Halbleitereigenschaften aufweist, kann ein Transistor, der unter Verwendung eines derartigen Oxidhalbleiterfilmes gebildet ist, eine hohe Zuverlässigkeit erreichen.
  • Dieses Ausführungsbeispiel kann in geeigneter Kombination mit einem beliebigen der weiteren Ausführungsbeispiele implementiert werden.
  • Ausführungsbeispiel 3
  • Ein Transistor, der unter Verwendung des Oxidhalbleiterfilmes gebildet ist, der unter Verwendung des bei Ausführungsbeispiel 1 beschriebenen Sputtertargets und der bei Ausführungsbeispiel 2 beschriebenen Aufbringeinrichtung aufgebracht ist, wird anhand 11A und 11B, 12A und 12B, 13A und 13B, 14A und 14B, 15A bis 15C und 16A und 16B beschrieben.
  • Transistoren, die in 11A und 11B, 12A und 12B, 13A und 13B und 14A und 14B dargestellt sind, sind hervorragend hinsichtlich ihrer Produktivität, da die Anzahl der fotolithografischen Prozesse gering ist. Die Transistoren von 11A und 11B, 12A und 12B, 13A und 13B und 14A und 14B werden vorzugsweise für Anzeigevorrichtungen verwendet, die beispielsweise Transistoren mit vergleichsweise großen Größen benötigen.
  • Zunächst wird die Struktur des Transistors in 11A und 11B beschrieben. 11A ist eine Draufsicht auf den Transistor. 11B ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B von 11A.
  • Der Transistor von 11B beinhaltet das Substrat 100, einen Basisisolierfilm 102, der über dem Substrat 100 vorgesehen ist, einen Oxidhalbleiterfilm 106, der über dem Basisisolierfilm 102 vorgesehen ist, ein Paar von Elektroden 116, das über und wenigstens teilweise in Kontakt mit dem Oxidhalbleiterfilm 106 vorgesehen ist, einen Gate-Isolierfilm 102, der vorgesehen ist, um den Oxidhalbleiterfilm 106 und das Paar von Elektroden 116 zu bedecken, und eine Gate-Elektrode 104, die vorgesehen ist, damit sie mit dem Oxidhalbleiterfilm 106 überlappt, wobei der Gate-Isolierfilm 112 dazwischen vorgesehen ist.
  • Hierbei ist der Oxidhalbleiterfilm 106 unter Verwendung des Sputtertargets aufgebracht, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, was bei Ausführungsbeispiel 1 beschrieben ist. Darüber hinaus wird der Oxidhalbleiterfilm 106 unter Verwendung der bei Ausführungsbeispiel 2 beschriebenen Aufbringeinrichtung aufgebracht.
  • Die Dicke des Oxidhalbleiterfilmes 106 ist größer oder gleich 1 nm und kleiner oder gleich 50 nm, vorzugsweise größer oder gleich 3 nm und kleiner oder gleich 20 nm. Insbesondere in demjenigen Fall, in dem der Transistor eine Kanallänge von kleiner oder gleich 30 nm aufweist und der Oxidhalbleiterfilm 106 eine Dicke von etwa 5 nm aufweist, kann ein Phänomen, bei dem eine Schwellenspannung in die negative Richtung verschoben wird, wenn ein Transistor eine kürzere Kanallänge aufweist, unterdrückt werden, und es können stabile elektrische Eigenschaften erreicht werden.
  • Der Oxidhalbleiterfilm 106 enthält vorzugsweise wenigstens In und Zn. Des Weiteren ist vorzuziehen, wenn der Oxidhalbleiterfilm 106 Ga, Sn, Hf oder AI zusätzlich zu In und Zn enthält, damit Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können.
  • Alternativ kann der Oxidhalbleiterfilm 106 ein oder mehrere Arten von Lanthanoiden enthalten, so beispielsweise La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb sowie Lu zusätzlich zu In und Zn, damit Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können.
  • Für den Oxidhalbleiterfilm 106 kann anstelle der In-Ga-Zn-O-Verbindung eine beliebige der nachfolgenden Verbindungen verwendet werden, nämlich beispielsweise: eine In-Zn-O-Verbindung, eine Sn-Zn-O-Verbindung, eine Al-Zn-O-Verbindung, eine Zn-Mg-O-Verbindung, eine Sn-Mg-O-Verbindung, eine In-Mg-O-Verbindung, eine In-Ga-O-Verbindung, eine In-AI-Zn-O-Verbindung, eine In-Sn-Zn-O-Verbindung, eine Sn-Ga-Zn-O-Verbindung, eine Al-Ga-Zn-O-Verbindung, eine Sn-Al-Zn-O-Verbindung, eine In-Hf-Zn-O-Verbindung, eine In-La-Zn-O-Verbindung, eine In-Ce-Zn-O-Verbindung, eine In-Pr-Zn-O-Verbindung, eine In-Nd-Zn-O-Verbindung, eine In-Sm-Zn-O-Verbindung, eine In-Eu-Zn-O-Verbindung, eine In-Gd-Zn-O-Verbindung, eine In-Tb-Zn-O-Verbindung, eine In-Dy-Zn-O-Verbindung, eine In-Ho-Zn-O-Verbindung, eine In-Er-Zn-O-Verbindung, eine In-Tm-Zn-O-Verbindung, eine In-Yb-Zn-O-Verbindung, eine In-Lu-Zn-O-Verbindung, eine In-Sn-Ga-Zn-O-Verbindung, eine In-Hf-Ga-Zn-O-Verbindung, eine In-AI-Ga-Zn-O-Verbindung, eine In-Sn-AI-Zn-O-Verbindung, eine In-Sn-Hf-Zn-O-Verbindung und eine In-Hf-AI-Zn-O-Verbindung. In diesem Fall kann ein Sputtertarget durch Ändern von Rohmaterialien je nach Bedarf mit Blick auf das Verfahren zum Herstellen eines Sputtertargets, das bei Ausführungsbeispiel 1 beschrieben wird, gebildet werden.
  • Eine hohe Feldeffektmobilität kann beispielsweise vergleichsweise einfach in dem Fall erreicht werden, in dem ein Transistor unter Verwendung einer In-Sn-Zn-O-Verbindung gebildet wird. Insbesondere kann der Transistor eine Feldeffektmobilität von 31 cm2/Vs oder mehr, 40 cm2/Vs oder mehr, 60 cm2/Vs oder mehr, 80 cm2/Vs oder mehr oder 100 cm2/Vs oder mehr aufweisen. Auch für den Fall eines Transistors, der unter Verwendung eines Materials gebildet ist, das nicht eine In-Sn-Zn-O-Verbindung ist (beispielsweise eine In-Ga-Zn-O-Verbindung), kann die Feldeffektmobilität durch Verringern der Defektdichte vergrößert werden.
  • In dem Fall, in dem eine In-Zn-O-Verbindung für den Oxidhalbleiterfilm 106 verwendet wird, ist das Atomverhältnis von In zu Zn in dem Bereich von 0,5:1 bis 50:1, vorzugsweise 1:1 bis 20:1, besonders bevorzugt 1,5:1 bis 15:1. Ist das Atomverhältnis von In zu Zn in dem vorbeschriebenen Bereich, so kann die Feldeffektmobilität des Transistors vergrößert werden. Wenn hierbei das Atomverhältnis von In:Zn:O der Verbindung gleich X:Y:Z ist, so wird vorzugsweise Gleichung Z > 1,5 X + Y erfüllt.
  • Ein Material, das durch die chemische Formel InMO3(ZnO)m (m > 0) dargestellt wird, kann für den Oxidhalbleiterfilm 106 verwendet werden. Hierbei stellt M ein oder mehrere Metallelemente dar, die unter Zn, Ga, AI, Mn, Sn, Hf und Co ausgewählt sind. M kann beispielsweise Ga, Ga und AI, Ga und Mn, Ga und Co oder dergleichen sein.
  • Für den Oxidhalbleiterfilm 106 wird ein Material, das einen Bandlücke aufweist, die größer oder gleich 2,5 eV, vorzugsweise größer oder gleich 2,8 eV, besonders bevorzugt größer oder gleich 3,0 eV ist, ausgewählt, um den Aus-Zustands-Strom des Transistors zu verringern.
  • Man beachte, dass vorzuziehen ist, wenn ein Alkalimetal, ein Alkalierdmetall und dergleichen aus dem Oxidhalbleiterfilm 106 reduziert werden, damit die Verunreinigungskonzentration äußerst niedrig wird. Enthält der Oxidhalbleiterfilm 106 eine beliebige der vorstehenden Verunreinigungen, so tritt eine Rekombination in einer Bandlücke infolge eines Niveaus auf, das durch die Verunreinigung gebildet wird, sodass der Aus-Zustands-Strom des Transistors vergrößert wird.
  • Mit Blick auf die Alkalimetallkonzentrationen in dem Oxidhalbleiterfilm 106, die durch SIMS gemessen werden, wird die Konzentration von Natrium kleiner oder gleich 5×1016 Atome/cm3, vorzugsweise kleiner oder gleich 1×1016 Atome/cm3, besonders bevorzugt kleiner oder gleich 1×1015 Atome/cm3, gewählt, die Konzentration von Lithium wird kleiner oder gleich 5×1015 Atome/cm3, vorzugsweise kleiner oder gleich 1×1015 Atome/cm3, gewählt; und die Konzentration von Kalium wird kleiner oder gleich 5×1015 Atome/cm3, vorzugsweise kleiner oder gleich 1×1015 Atome/cm3 gewählt.
  • Die Verwendung des vorstehend beschriebenen Oxidhalbleiterfilmes 106 macht es möglich, den Aus-Zustands-Strom des Transistors zu verringern. So kann der Aus-Zustands-Strom des Transistors mit einer Kanallänge von 3 µm und einer Kanalbreite von 1 µm beispielsweise kleiner oder gleich 1×10-18 A, kleiner oder gleich 1×10-21 A oder kleiner oder gleich 1×10-24 A gewählt werden. Daher kann eine Speicherzelle, die eine hervorragende Datenspeicherung und eine niedrigen Leistungsverbrauch aufweist, hergestellt werden.
  • Es besteht keine spezielle Beschränkung hinsichtlich des Substrates 100, solange dieses wenigstens eine Wärmebeständigkeit bzw. einen Wärmwiderstand aufweist, die bzw. der ausreichend ist, um der später durchgeführten Wärmebehandlung standzuhalten. So können beispielsweise ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat oder Saphiersubstrat als Substrat 100 verwendet werden. Alternativ können ein Monokristallhalbleitersubstrat oder ein polykristallines Halbleitersubstrat, das aus Silizium, Siliziumkarbid oder dergleichen besteht, ein Verbindungshalbleitersubstrat, das aus Silizium-Germanium oder dergleichen besteht, ein SOI-Substrat (Silicon on Isolator SOI, Silizium auf Isolator) oder dergleichen als Substrat 100 verwendet werden. Es ist vorzuziehen, ein beliebiges dieser Substrate, das zudem mit einem Halbleiterelement versehen ist, als Substrat 100 zu verwenden.
  • Als weitere Alternative kann ein flexibles Substrat als Substrat 100 verwendet werden. Als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ist ein Verfahren vorhanden, bei dem ein Transistor über einen nichtflexiblen Substrat gebildet wird, sodann der Transistor abgetrennt und auf ein Substrat 100, das ein flexibles Substrat ist, transferiert wird. In diesem Fall ist eine Trennschicht vorzugsweise zwischen dem nichtflexiblen Substrat und dem Transistor vorgesehen.
  • Der Basisisolierfilm 102 kann derart ausgebildet sein, dass er eine Ein-Schicht-Struktur oder eine geschichtete Struktur aufweist, bei der eines oder mehrere von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Hafniumoxid, Zirkoniumoxid, Yttriumoxid, Lanthanoxid, Cäsiumoxid, Tantaloxid und Magnesiumoxid verwendet werden.
  • Es ist vorzuziehen, wenn der Basisisolierfilm 102 ausreichend flach ist. Insbesondere dann wird der Basisisolierfilm 102 derart bereitgestellt, dass er eine durchschnittliche Oberflächenrauheit (Ra) aufweist, die kleiner oder gleich 1 nm, vorzugsweise kleiner oder gleich 0,3 nm, besonders bevorzugt kleiner oder gleich 0,1 nm ist. Ist die durchschnittliche Oberflächenrauheit Ra kleiner oder gleich dem vorbeschriebenen Wert, so wird in dem Oxidhalbleiterfilm 106 leicht ein Kristallbereich gebildet. Man beachte, dass eine durchschnittliche Oberflächenrauheit Ra durch Erweitern der Mittelliniendurchschnittsrauheit, die durch JIS B 0601 definiert ist, auf drei Dimensionen zur Anwendung auf eine Ebene hergestellt wird. Darüber hinaus kann eine durchschnittliche Oberflächenrauheit Ra als Durchschnittswert der absoluten Werte von Abweichungen von einer Referenzoberfläche bezüglich einer spezifischen Oberfläche ausgedrückt werden und ist durch Formel 1 definiert. R a = 1 S 0 y 1 y 2 x 1 x 2 | f ( x , y ) Z 0 | d x d y
    Figure DE112012007295B3_0001
  • Man beachte, dass in Formel 1 S0 die Fläche einer Messoberfläche bezeichnet (ein rechteckiger Bereich, der durch vier Punkte definiert ist, die durch die Koordinaten (x1, y1), (x1, y2), (x2, y1) und (x2, y2) dargestellt sind, während Z0 die Durchschnittshöhe der Messoberfläche darstellt. Die Bewertung von Ra kann unter Verwendung eines Atomkraftmikroskops (Atomic Force Microspope AFM) durchgeführt werden.
  • In der vorliegenden Druckschrift bezeichnet Siliziumoxynitrid eine Substanz, bei der der Sauerstoffgehalt höher als der Stickstoffgehalt ist. Siliziumoxynitrid enthält beispielsweise Sauerstoff, Stickstoff, Silizium und Wasserstoff in Konzentrationen in einem Bereich von 50 Atom-% bis einschließlich 70 Atom-%, von 0,5 Atom-% bis einschließlich 15 Atom-%, von 25 Atom-% bis einschließlich 35 Atom-% beziehungsweise von 0 Atom-% bis einschließlich 10 Atom. Siliziumnitridoxid bezeichnet eine Substanz, in der der Stickstoffgehalt höher als der Sauerstoffgehalt ist. Siliziumnitridoxid enthält beispielsweise Sauerstoff, Stickstoff, Silizium und Wasserstoff in Konzentrationen in einem Bereich von 5 Atom-% bis einschließlich 30 Atom-%, von 20 Atom-% bis einschließlich 55 Atom-%, von 25 Atom-% bis einschließlich 35 Atom-% beziehunsgweise von 10 Atom-% bis einschließlich 25 Atom-%. Man beachte, dass man die vorbeschriebenen Bereiche in dem Fall erhält, in dem Messungen unter Verwendung einer Rutherford'schen Rückstreuspektrometrie (Rutherford Backscattering Spectrometry RBS) und einer Wasserstoffvorwärtsstreuung (Hydrogen Forward Scattering HFS) durchgeführt werden. Darüber hinaus übersteigt die Gesamtzahl der prozentualen Anteile der konstituierenden Elemente 100 Atom-% nicht.
  • Es ist vorzuziehen, dass ein Isolierfilm, aus dem Sauerstoff durch eine Wärmebehandlung freigegeben wird, als Basisisolierfilm 102 verwendet wird.
  • Die Freisetzung von Sauerstoff durch eine Wärmebehandlung bedeutet, dass die Menge des freigesetzten Sauerstoffs, der in Sauerstoffatome umgesetzt wird, größer oder gleich 1,0×1018 Atome/cm3 oder größer oder gleich 3,0×1020 Atome/cm3 bei der TDS-Analyse (Thermal Desorption Spetroscopy TDS, thermische Desorptionspektroskopie) ist.
  • Nachstehend wird ein Messverfahren für die Menge des freigesetzten Sauerstoffes, der in Sauerstoffatome umgesetzt wird, unter Verwendung einer TDS-Analyse beschrieben.
  • Die Menge eines freigesetzten Gases bei der TDS-Analyse ist proportional zu dem Integralwert der Intensität von Ionen des freigesetzten Gases. Daher kann die Menge des freigesetzten Gases durch einen Vergleich zwischen dem Integralwert der gemessenen lonenintensität und einem Referenzwert einer Standardprobe berechnet werden. Der Referenzwert einer Standardprobe bezeichnet in einer Probe, die ein Atom mit einer vorbestimmten Dichte enthält, das Verhältnis der Dichte des Atoms zu dem Integralwert der lonenintensität entsprechend dem Atom.
  • Die Menge von Sauerstoffmolekülen (NO2), die aus einem Isolierfilm freigesetzt werden, kann entsprechend Formel 2 mittels der TDS-Analyseergebnisse eines Siliziumwafers, der Wasserstoff mit einer vorbestimmten Dichte enthält und die Standardprobe ist, und der TDS-Analyseergebnisse des Isolierfilmes ermittelt werden. Hierbei ist davon auszugehen, dass alle Gase mit einer Massenzahl von 32, die man bei der TDS-Analyse erhält, von einem Sauerstoffmolekül stammen. Ein CH3OH-Gas, das als Gas gegeben ist, das eine Massenzahl von 32 aufweist, wird unter der Annahme nicht in Betracht gezogen, dass dessen Vorhandensein unwahrscheinlich ist. Des Weiteren wird ein Sauerstoffmolekül, das ein Sauerstoffatom mit einer Massenzahl von 17 oder 18 beinhaltet, das ein Isotop eines Sauerstoffatoms ist, ebenfalls nicht in Betracht gezogen, da der Anteil eines derartigen Moleküls in der natürlichen Umgebung minimal ist. N O 2 = N H 2 S H 2 × S O 2 × α
    Figure DE112012007295B3_0002
  • Den Wert NH2 erhält man durch Umwandlung der Menge von Wasserstoffmolekülen, die aus der Standardprobe desorbiert werden, in Dichten. Der Integralwert der lonenintensität in dem Fall, in dem die Standardprobe einer TDS-Analyse unterzogen wird, ist mit SH2 bezeichnet. Hierbei wird der Referenzwert der Standardprobe auf NH2/SH2 eingestellt. Der Integralwert der lonenintensität in dem Fall, in dem der Isolierfilm einer TDS-Analyse unterzogen wird, ist mit SO2 bezeichnet. Ein Koeffizient, der Auswirkungen auf die lonenintensität der TDS-Analyse hat, ist mit a bzw. α bezeichnet. Die veröffentlichte japanische Patentanmeldung Nr. H6-275697 kann bezüglich Details von Formel 2 zu Rate gezogen werden. Man beachte, dass die Menge des Sauerstoffs, die aus dem vorgenannten Isolierfilm freigesetzt wird, mittels einer EMD-WA1000S/W, einer thermischen Desorptionsspektroskopieeinrichtung, die von ESCO Ltd. hergestellt wird, unter der Verwendung eines Siliziumswafers gemessen wird, der ein Wasserstoffatom bei 1×1016 Atome/cm3 als Standardprobe enthält.
  • Des Weiteren wird bei der TDS-Analyse Sauerstoff teilweise als Sauerstoffatom detektiert. Das Verhältnis zwischen Sauerstoffmolekülen und Sauerstoffatomen kann aus der lonenrate der Sauerstoffmoleküle berechnet werden. Man beachte, dass aufgrund dessen, dass der vorgenannte Koeffizient α die lonisierungsrate der Sauerstoffmoleküle beinhaltet, die Menge der freigesetzten Sauerstoffatome durch die Bewertung der Menge der freigesetzten Sauerstoffmoleküle geschätzt werden kann.
  • Man beachte, dass die Menge der freigesetzten Sauerstoffmoleküle mit NO2 bezeichnet ist. Die Menge des freigesetzten Sauerstoffs für den Fall der Umwandlung in Sauerstoffatome ist das Doppelte der Menge der freigesetzten Sauerstoffmoleküle.
  • In der vorbeschriebenen Struktur kann der Film, aus dem Sauerstoff durch eine Wärmebehandlung freigegeben wird, ein Sauerstoffüberschusssiliziumoxid (SiOx (X > 2)) sein. In dem Sauerstoffüberschusssiliziumoxid (SiOx (X > 2)) ist die Anzahl von Sauerstoffatomen pro Einheitsvolumen größer als das Doppelte der Anzahl von Siliziumatomen pro Einheitsvolumen. Die Anzahl von Siliziumatomen und die Anzahl von Sauerstoffatomen pro Einheitsvolumen werden mittels Rutherford'scher Rückstreuungsspektrometrie gemessen.
  • Die Zufuhr von Sauerstoff aus dem Basisisolierfilm 102 zu dem Oxidhalbleiterfilm 106 kann die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem Oxidhalbleiterfilm 106 und dem Basisisolierfilm 102 verringern. Im Ergebnis kann ein Trägereinfanggen (carrier trapping) an der Grenzfläche zwischen dem Oxidhalbleiterfilm 106 und dem Basisisolierfilm 102 infolge des Betriebs eines Transistors oder dergleichen unterdrückt werden, weshalb ein hochgradig zuverlässiger Transistor hergestellt werden kann.
  • Des Weiteren werden in einigen Fällen elektrische Ladungen infolge der Sauerstofflücken in dem Oxidhalbleiterfilm 106 erzeugt. Im Allgemeinen dienen einige Sauerstofflücken in dem Oxidhalbleiterfilm 106 als Donoren und bewirken eine Freisetzung von Elektronen, die Träger sind. Infolgedessen verschiebt sich die Schwellenspannung eines Transistors in die negative Richtung. Wird ausreichend Sauerstoff aus dem Basisisolierfilm 102 dem Oxidhalbleiterfilm 106 zugeleitet, sodass der Oxidhalbleiterfilm 106 vorzugsweise überschüssigen Sauerstoff enthält, können Sauerstofflücken in dem Oxidhalbleiterfilm 106, die eine Negativverschiebung der Schwellenspannung bewirken, verringert werden.
  • Der Überschusssauerstoff ist hauptsächlich Sauerstoff, der zwischen Gittern des Oxidhalbleiterfilmes 106 vorhanden ist. Wird die Konzentration von Sauerstoff in dem Bereich von 1×1016 Atome/cm3 bis 2×1020 Atome/cm3 gewählt, so wird eine Kristallverzerrung oder dergleichen nicht bewirkt, und es wird dieser Kristallbereich nicht zerstört, was vorzuziehen ist.
  • Das Paar von Elektroden 116 kann derart gebildet sein, dass es eine Ein-Schicht-Struktur oder eine geschichtete Struktur aufweist, bei der ein oder mehreres von AI, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ag, Ta und W, ein Nitrid aus einem beliebigen dieser Elemente, ein Oxid aus einem beliebigen dieser Elemente und eine Legierung aus einem beliebigen dieser Elemente verwendet wird. Alternativ können ein Oxid oder ein Oxynitrid, das wenigstens In und Zn enthält, verwendet werden. Es kann beispielsweise eine In-Ga-Zn-O-N-Verbindung verwendet werden.
  • Der Gate-Isolierfilm 112 kann unter Verwendung eines Materials gebildet werden, das aus Materialien gewählt ist, die ähnlich zu denjenigen des Basisisolierfilmes 102 sind.
  • Die Gate-Elektrode 104 kann unter Verwendung eines Materials gebildet werden, das aus Materialien ausgewählt ist, die ähnlich zu denjenigen des Paares von Elektroden 116 sind.
  • Als Nächstes wird die Struktur des Transistors von 12A und 12B beschrieben. 12A ist eine Draufsicht auf den Transistor. 12B ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B in 12A.
  • Der Transistor in 12B beinhaltet das Substrat 100, den Basisisolierfilm 102, der über dem Substrat 100 vorgesehen ist, ein Paar von Elektroden 216, die über dem Basisisolierfilm 102 vorgesehen sind, einen Oxidhalbleiterfilm 206, der über dem Paar von Elektroden 216 vorgesehen und wenigstens teilweise in Kontakt mit dem Paar von Elektroden 216 und dem Basisisolierfilm 102 ist, einen Gate-Isolierfilm 212, der vorgesehen ist, um das Paar von Elektroden 216 und den Oxidhalbleiterfilm 206 zu bedecken, und eine Gate-Elektrode 204, die vorgesehen ist, um mit dem Oxidhalbleiterfilm 206 zu überlappen, wobei der Gate-Isolierfilm 212 dazwischen vorgesehen ist.
  • Man beachte, dass das Paar von Elektroden 216, der Oxidhalbleiterfilm 206, der Gate-Isolierfilm 212 und die Gate-Elektrode 204 unter Verwendung von Verfahren und Materialien gebildet werden können, die ähnlich zu denjenigen des Paares von Elektroden 116, dem Oxidhalbleiterfilm 106, dem Gate-Isolierfilm 112 beziehungsweise der Gate-Elektrode 104 sind.
  • Die Struktur des Transistors in 13A und 13B wird nunmehr beschrieben. 13A ist eine Draufsicht auf den Transistor. 13B ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B von 13A.
  • Der Transistor in 13B beinhaltet das Substrat 100, eine Gate-Elektrode 304, die über dem Substrat 100 vorgesehen ist, einen Gate-Isolierfilm 312, der vorgesehen ist, um die Gate-Elektrode 304 zu bedecken, einen Oxidhalbleiterfilm 106, der vorgesehen ist, um mit der Gate-Elektrode 104 zu überlappen, wobei der Gate-Isolierfilm 312 dazwischen vorgesehen ist, ein Paar von Elektroden 316, das über und wenigstens teilweise in Kontakt mit dem Oxidhalbleiterfilm 306 vorgesehen ist, und einen Schutzisolierfilm 318, der vorgesehen ist, um den Oxidhalbleiterfilm 306 und das Paar von Elektroden 316 zu bedecken.
  • Man beachte, dass das Paar von Elektroden 316, der Oxidhalbleiterfilm 306, der Gate-Isolierfilm 312 und die Gate-Elektrode 304 unter Verwendung von Verfahren und Materialien gebildet werden können, die ähnlich zu denjenigen des Paares von Elektroden 116, des Oxidhalbleiterfilmes 106, des Gate-Isolierfilmes 112 beziehungsweise der Gate-Elektrode 104 sind.
  • Der Schutzisolierfilm 318 kann unter Verwendung eines Materials vorgesehen werden, das aus Materialien gewählt ist, die ähnlich zu denjenigen des Basisisolierfilmes 102 sind.
  • Die Struktur des Transistors in 14A und 14B wird nunmehr beschrieben. 14A ist eine Draufsicht auf den Transistor. 14B ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B von 14A.
  • Der Transistor von 14B beinhaltet das Substrat 100, die Gate-Elektrode 304, die über dem Substrat 100 vorgesehen ist, den Gate-Isolierfilm 312, der vorgesehen ist, um die Gate-Elektrode 304 zu bedecken, ein Paar von Elektroden 416, die über dem Gate-Isolierfilm 312 vorgesehen sind, einen Oxidhalbleiterfilm 406, der über dem Paar von Elektroden 416 vorgesehen und wenigstens teilweise in Kontakt mit dem Paar von Elektroden 416 und dem Gate-Isolierfilm 312 ist, und einen Schutzisolierfilm 418, der vorgesehen ist, um das Paar von Elektroden 416 und den Oxidhalbleiterfilm 406 zu bedecken.
  • Man beachte, dass das Paar von Elektroden 416, der Oxidhalbleiterfilm 406 und der Schutzisolierfilm 418 unter Verwendung von Verfahren und Materialien gebildet werden können, die ähnlich zu denjenigen des Paares von Elektroden 116, des Oxidhalbleiterfilmes 106 beziehungsweise des Schutzisolierfilmes 318 sind.
  • Der Herstellungsprozess der Transistoren aus der Darstellung in 15A bis 15C und 16 und 16A und 16B ist ein wenig komplizierter als derjenige der Transistoren aus der Darstellung von 11A und 11B, 12A und 12B, 13A und 13B und 14A und 14B. Gleichwohl wird ein Phänomen, bei dem eine Schwellenspannung in eine Negativrichtung verschoben wird, wenn ein Transistor eine kürzere Kanallänge aufweist, weniger wahrscheinlich mit weniger parasitärer Kapazitanz auftreten. Daher sind die Strukturen der Transistoren von 15A bis 15C und 16A bis 16B für einen winzigen Transistor geeignet, dessen elektrische Eigenschaften nicht hervorragend sein müssen.
  • Die Struktur des Transistors von 15A bis 15C wird nunmehr beschrieben. 15A ist eine Draufsicht auf den Transistor. 15B und 15C sind jeweils eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B in 15A.
  • Der Transistor in 15B beinhaltet das Substrat 100; einen Basisisolierfilm 502, der über dem Substrat 100 vorgesehen ist; einen Schutzfilm 520, der am Umfang des Basisisolierfilmes 502 vorgesehen ist; einen Oxidhalbleiterfilm 506, der über dem Basisisolierfilm 502 und dem Schutzfilm 520 vorgesehen ist und der einen hohen Widerstand aufweisenden Bereich 506a und niedrigen Widerstand aufweisende Bereiche 506b beinhaltet; einen Gate-Isolierfilm 512, der über dem Oxidhalbleiterfilm 506 vorgesehen ist; eine Gate-Elektrode 504, die vorgesehen ist, um mit dem Oxidhalbleiterfilm 506 zu überlappen, wobei der Gate-Isolierfilm 512 dazwischen vorgesehen ist; einen Seitenwandisolierfilm 524, der in Kontakt mit Seitenoberflächen der Gate-Elektrode 504 vorgesehen ist; ein Paar von Elektroden 516, die über und wenigstens teilweise in Kontakt mit dem Oxidhalbleiterfilm 506 vorgesehen sind; einen Schutzisolierfilm 518, der vorgesehen ist, um die Gate-Elektrode 504, die Seitenwandisolierfilme 524 und das Paar von Elektroden 516 zu bedecken; sowie Verdrahtungen 522, die in Kontakt mit dem Paar von Elektroden 516 durch Öffnungen, die in dem Schutzisolierfilm 518 ausgebildet sind, vorgesehen sind.
  • Man beachte, dass das Paar von Elektroden 516, der Gate-Isolierfilm 512, der Schutzisolierfilm 518 und die Gate-Elektrode 504 unter Verwendung von Verfahren und Materialien gebildet werden können, die ähnlich zu denjenigen des Paares von Elektroden 116, des Gate-Isolierfilmes 112, des Schutzisolierfilmes 318 beziehungsweise der Gate-Elektrode 104 sind.
  • Der Oxidhalbleiterfilm 506 kann auf eine Weise derart vorgesehen werden, dass eine Verunreinigung mit der Funktion der Verringerung des Widerstandswertes des Oxidhalbleiterfilmes durch den Gate-Isolierfilm unter Verwendung der Gate-Elektrode 504 als Maske derart zugesetzt wird, dass die niedrigen Widerstand aufweisenden Bereiche 506b gebildet werden. Zu diesem Zeitpunkt dient ein Bereich, dem die Verunreinigung nicht hinzugefügt wird, als hohen Widerstand aufweisender Bereich 506a. Als Verunreinigung können Phosphor, Stickstoff, Bor oder dergleichen verwendet werden. Nach der Zusetzung der Verunreinigung wird eine Wärmebehandlung zur Aktivierung bei einer Temperatur von größer oder gleich 250 °C und kleiner oder gleich 650 °C durchgeführt. Man beachte, dass vorzugsweise ein lonenimplantierverfahren eingesetzt wird, um die Verunreinigung zuzusetzen, da in einem solchen Fall weniger Wasserstoff in den Oxidhalbleiterfilm im Vergleich zu demjenigen Fall eintritt, in dem ein lonendotierverfahren zum Zusetzen der Verunreinigung eingesetzt wird. Man beachte, dass der Einsatz eines lonendotierverfahrens nicht ausgeschlossen ist.
  • Der Oxidhalbleiterfilm 506 kann alternativ auf eine Weise vorgesehen werden, dass eine Verunreinigung mit einer Funktion des Verringerns des Widerstandswertes des Oxidhalbleiterfilmes durch den Gate-Isolierfilm unter Verwendung der Gate-Elektrode 504 und der Seitenwandisolierfilme 524 als Masken zugesetzt wird, sodass die niedrigen Widerstand aufweisenden Bereiche 506b gebildet werden. Zu diesem Zeitpunkt dient ein Bereich, dem keine Verunreinigung zugesetzt wird, als hohen Widerstand aufweisender Bereich 506a. Insbesondere ist ein Bereich, der mit den Seitenwandisolierfilmen 524 überlappt, nicht gleich den niedrigen Widerstand aufweisenden Bereichen 506b, sondern gleich dem hohen Widerstand aufweisenden Bereich 506a (siehe 15C).
  • Man beachte, dass durch Hinzufügen der Verunreinigung durch den Gate-Isolierfilm eine Beschädigung, die zum Zeitpunkt der Hinzufügung der Verunreinigung zu dem Oxidhalbleiterfilm bewirkt wird, verringert werden kann. Gleichwohl kann die Verunreinigung implantiert werden, ohne durch den Gate-Isolierfilm zu gelangen.
  • Der Basisisolierfilm 502 kann auf eine Weise gebildet werden, dass ein Isolierfilm, der unter Verwendung eines Verfahrens und eines Materials gebildet wird, das ähnlich zu denjenigen des Basisisolierfilmes 102 ist, derart bearbeitet wird, dass er Rillenabschnitte aufweist.
  • Der Schutzfilm 520 kann auf eine Weise gebildet werden, dass ein Isolierfilm derart gebildet wird, dass er Rillenabschnitte ausfüllt, die in dem Basisisolierfilm 502 gebildet sind, und anschließend einer CMP-Wärmebehandlung unterzogen wird.
  • Der Schutzfilm 520 kann derart gebildet werden, dass er eine Ein-Schicht-Struktur oder eine geschichtete Struktur aufweist, die unter Verwendung von einem oder mehreren von Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid, Hafniumoxid, Zirkoniumoxid, Yttriumoxid, Lanthanoxid, Cäsiumoxid, Tantaloxid und Magnesiumoxid gebildet wird.
  • Es ist vorzuziehen, wenn der Schutzfilm 520 eine Permeation bzw. Durchwanderung von Sauerstoff auch dann nicht erlaubt, wenn eine Wärmebehandlung bei einer Temperatur von größer oder gleich 250 °C und kleiner oder gleich 450 °C, vorzugsweise größer oder gleich 150 °C und kleiner oder gleich 800 °C beispielsweise für eine Stunde durchgeführt wird.
  • Wird der Schutzfilm 520 mit einer derartigen Eigenschaft am Umfang des Basisisolierfilmes 502 vorgesehen, so kann verhindert werden, dass Sauerstoff, der von dem Basisisolierfilm 502 durch die Wärmebehandlung freigesetzt wird, hinaus nach außerhalb des Transistors diffundiert. Da Sauerstoff auf diese Weise in dem Basisisolierfilm 502 gehalten wird, kann verhindert werden, dass die Feldeffektmobilität des Transistors abnimmt, es kann eine Schwankung der Schwellenspannung verringert werden, und es kann die Zuverlässigkeit verbessert werden.
  • Man beachte, dass auch eine Struktur ohne den Schutzfilm 520 eingesetzt werden kann.
  • Die Seitenwandisolierfilme 524 werden auf eine Weise gebildet, dass ein Isolierfilm vorgesehen wird, um die Gate-Elektrode 504 zu bedecken, und sodann geätzt wird. Ein hochgradig anisotropes Ätzen wird als Ätzen eingesetzt. Die Seitenwandisolierfilme 524 können auf selbstausrichtende Weise mittels Durchführen eines Schrittes des hochgradig anisotropen Ätzens an dem Isolierfilm gebildet werden. Es wird beispielsweise vorzugsweise ein Trockenätzverfahren eingesetzt. Als Ätzgas, das für ein Trockenätzverfahren verwendet wird, kann beispielsweise ein Gas gegeben sein, das Fluor enthält, so beispielsweise Trifluormethan, Oktafluorzyklobutan oder Tetrafluormethan. Ein Edelgas oder Wasserstoff können dem Ätzgas zugesetzt sein. Als Trockenätzverfahren wird vorzugsweise ein RIE-Verfahren (Reactive Ion Etching RIE, reaktives lonenätzen) eingesetzt, bei dem eine Hochfrequenzspannung an einem Substrat angelegt wird.
  • Die Verdrahtungen 522 können unter Verwendung eines Materials vorgesehen werden, das aus Materialien gewählt ist, die ähnlich zu denjenigen der Gate-Elektrode 104 sind.
  • Die Struktur des Transistors von 16A und 16B wird nunmehr beschrieben. 16A ist eine Draufsicht auf den Transistor. Eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B von 16A ist 16B.
  • Der Transistor aus der Darstellung in 16B beinhaltet das Substrat 100; einen Basisisolierfilm 602, der Rillenabschnitte aufweist und der über dem Substrat 100 vorgesehen ist; ein Paar von Elektroden 616, die in den Rillenabschnitten des Basisisolierfilmes 602 vorgesehen sind; einen Oxidhalbleiterfilm 606, der über dem Basisisolierfilm 602 und dem Paar von Elektroden 616 vorgesehen ist und der einen hohen Widerstand aufweisenden Bereich 606a und niedrigen Widerstand aufweisende Bereiche 606b beinhaltet; einen Gate-Isolierfilm 612, der über dem Oxidhalbleiterfilm 606 vorgesehen ist; eine Gate-Elektrode 604, die vorgesehen ist, um mit dem Oxidhalbleiterfilm 606 zu überlappen, wobei der Gate-Isolierfilm 612 dazwischen vorgesehen ist; einen Schutzisolierfilm 618, der vorgesehen ist, um den Gate-Isolierfilm 612 und die Gate-Elektrode 604 zu bedecken; und Verdrahtungen 622, die in Kontakt mit dem Paar von Elektroden 616 durch Öffnungen vorgesehen sind, die in dem Schutzisolierfilm 618, dem Gate-Isolierfilm 612 und dem Oxidhalbleiterfilm 606 ausgebildet sind.
  • Man beachte, dass der Gate-Isolierfilm 612, der Schutzisolierfilm 618, der Oxidhalbleiterfilm 606, die Verdrahtungen 622 und die Gate-Elektrode 604 unter Verwendung von Verfahren und Materialien gebildet werden können, die ähnlich zu denjenigen des Gate-Isolierfilmes 112, des Schutzisolierfilmes 318, des Oxidhalbleiterfilmes 506, der Verdrahtungen 522 beziehungsweise der Gate-Elektrode 104 sind.
  • Der Basisisolierfilm 602 kann auf eine Weise gebildet werden, dass ein Isolierfilm, der unter Verwendung eines Verfahrens und eines Materials gebildet wird, die ähnlich zu denjenigen des Basisisolierfilmes 102 sind, derart bearbeitet wird, dass er Rillenabschnitte aufweist.
  • Das Paar von Elektroden 616 kann auf eine Weise gebildet werden, dass ein leitfähiger Film derart gebildet wird, dass er die Rillenabschnitte füllt, die in dem Basisisolierfilm 602 gebildet sind, und sodann einer CMP-Behandlung unterzogen wird.
  • Die Feldeffektmobilität von Transistoren wird nachstehend anhand 27, 28A bis 28C, 29A bis 29C und 30A bis 30C beschrieben.
  • Die Feldeffektmobilität eines Transistors wird aus einer Vielzahl von Gründen tendenziell niedriger als dessen intrinsische Feldmobilität gemessen. Dieses Phänomen tritt nicht nur für den Fall der Verwendung eines Oxidhalbleiters auf. Einer der Gründe für die Verringerung der Feldeffektmobilität ist ein Defekt innerhalb eines Halbleiters oder ein Defekt an der Grenzfläche zwischen dem Halbleiter und einem Isolierfilm. Hierbei wird die Feldeffektmobilität unter der Annahme, dass kein Defekt innerhalb des Halbleiters vorhanden ist, theoretisch unter Verwendung eines Levinson-Modells berechnet.
  • Nimmt man an, dass die intrinsische Feldeffektmobilität des Transistors gleich µ0 ist und eine Potenzialbarriere (beispielsweise eine Korngrenze) in dem Halbleiter vorhanden ist, so wird die gemessene Feldeffektmobilität durch Formel 3 ausgedrückt. μ = μ 0 exp ( E k T )
    Figure DE112012007295B3_0003
  • Hierbei ist die Höhe der Potenzialbarriere mit E bezeichnet, die Bolzmann-Konstante ist mit k bezeichnet, und die Absoluttemperatur ist mit T bezeichnet. Man beachte, dass entsprechend dem Levinson-Modell davon auszugehen ist, dass die Höhe der Potenzialbarriere E einem Defekt geschuldet ist und durch Formel 4 ausgedrückt wird. E = e 2 N 2 8 ε n = e 3 N 2 t 8 ε C o x V g s
    Figure DE112012007295B3_0004
  • Hierbei wird die Elementarladung mit e bezeichnet, die durchschnittliche Defektdichte pro Einheitsfläche in einem Kanal ist mit N bezeichnet, die Permittivität des Halbleiters ist mit ε bezeichnet, die Trägerdichte pro Einheitsfläche in dem Kanal ist mit n bezeichnet, die Gate-Isolierfilm-Kapazitanz pro Einheitsfläche ist mit Cox bezeichnet, die Gate-Spannung ist mit Vgs bezeichnet, und die Dicke des Kanals ist mit t bezeichnet. In dem Fall, in dem die Dicke einer Halbleiterschicht kleiner oder gleich 30 nm ist, kann die Dicke des Kanals als gleich der Dicke der Halbleiterschicht betrachtet werden.
  • Der Drain-Strom Ids in einem linearen Bereich kann durch Formel 5 ausgedrückt werden. I d s V g s = W μ V d s C o x L exp ( E k T )
    Figure DE112012007295B3_0005
  • Hierbei ist die Kanallänge mit L bezeichnet, und die Kanalbreite ist mit W bezeichnet, wobei die Kanallänge L und die Kanalbreite W hier jeweils 10 µm sind. Zusätzlich ist die Drain-Spannung mit Vds bezeichnet.
  • Werden beide Seiten von Formel 5 logarithmiert, so erhält man Formel 6. In ( I d s V g s ) = In ( W μ V d s C o x L ) E k T = In ( W μ V d s C o x L ) e 3 N 2 t 8 k T ε C o x V g s
    Figure DE112012007295B3_0006
  • Die rechte Seite von Formel 6 ist eine Funktion der Gate-Spannung Vgs. Damit kann die Defektdichte N aus der Steigung einer Linie in einem Graphen ermittelt werden, den man durch Ausdrucken der tatsächlich gemessenen Werte mit dem Wert von In(Ids/Vgs) als Ordinate und dem Wert von 1/Vgs als Abszisse erhält. Dies bedeutet, dass man die Defektdichte N in einem Halbleiter aus den Vgs-Ids-Eigenschaften des Transistors erhalten kann.
  • Die Defektdichte N in dem Halbleiter hängt von einer Substrattemperatur bei der Aufbringung des Halbleiters ab. In dem Fall, in dem der Halbleiter ein Oxidhalbleiter ist, der unter Verwendung eines In-Sn-Zn-O-Sputtertargets mit einem Atomverhältnis von In:Sn:Zn = 1:1:1 aufgebracht wird, ist die Defektdichte N in dem Oxidhalbleiter annähernd gleich 1 × 1012 /cm2.
  • Durch Berechnung mit Formel 3 und Formel 4 auf Grundlage der vorbeschriebenen Defektdichte N in dem Oxidhalbleiter wird die intrinsische Feldeffektmobilität µ0 des Transistors als 120 cm2/Vs bestimmt. Damit findet man heraus, dass in einem idealen Transistor, bei dem kein Defekt innerhalb des Oxidhalbleiters und an der Grenzfläche zwischen dem Oxidhalbleiter und dem Gate-Isolierfilm in Kontakt mit dem Oxidhalbleiter vorhanden ist, die Feldeffektmobilität µ0 gleich 120 cm2/V ist. Im Gegensatz hierzu ist für den Fall der Verwendung eines Oxidhalbleiters mit vielen Defekten die Feldeffektmobilität µ eines Transistors annähernd gleich 30 cm2/Vs.
  • Man beachte, dass sogar dann, wenn kein Defekt innerhalb eines Halbleiters vorhanden ist, eine Streuung an der Grenzfläche zwischen einem Kanal und einem Gate-Isolierfilm Auswirkungen auf die Transporteigenschaft des Transistors hat. Die Feldeffektmobilität µ1 an einer Position, die um einen Abstand x von der Grenzfläche zwischen dem Kanal und dem Gate-Isolierfilm entfernt ist, kann durch Formel 7 ausgedrückt werden. 1 μ 1 = 1 μ 0 + D B exp ( x l )
    Figure DE112012007295B3_0007
  • Hierbei ist die Intensität eines elektrischen Feldes, das durch die Gate-Elektrode erzeugt wird, mit D bezeichnet, eine Konstante ist mit B bezeichnet, und die Tiefe, in der der gegenteilige Effekt der Streuung an der Grenzfläche bewirkt wird, ist mit I bezeichnet. Die Konstante B und die Tiefe I können aus tatsächlichen Messergebnissen der elektrischen Eigenschaften eines Transistors ermittelt werden. Entsprechend den vorbeschriebenen Messergebnissen der elektrischen Eigenschaften des Transistors, der unter Verwendung eines Oxidhalbleiters gebildet wird, ist die Konstante B gleich 4,75×107 cm/s und die Tiefe I gleich 10 nm. Wird die Intensität D erhöht, wird also die Gate-Spannung Vgs vergrößert, so wird der zweite Term von 7 vergrößert, und entsprechend wird die Feldeffektmobilität µ1 verkleinert.
  • Berechnungsergebnisse für die Feldeffektmobilität µ2 eines idealen Transistors, bei dem kein Defekt in einem Oxidhalbleiter und an der Grenzfläche zwischen dem Oxidhalbleiter und einem Gate-Isolierfilm in Kontakt mit dem Oxidhalbleiter vorhanden sind, sind in 27 gezeigt. Für die Berechnung wurde eine Sentaurus Device verwendet, die von Synopsis Inc. hergestellt wird, wobei die Bandlücke, die Elektronenaffinität, die relative Permittivität und die Dicke der Oxidhalbleiterschicht als 2,8 eV, 4,7 eV, 15 beziehungsweise 15 nm angenommen wurden. Des Weiteren wurde davon ausgegangen, dass die Arbeitsfunktionen eines Gates, einer Source und eines Drains 5,5 eV, 4,6 eV beziehungsweise 4,6 eV betrugen. Die Dicke eines Gate-Isolierfilmes wurde als 100 nm angenommen, während die relative Permittivität hiervon als 4,1 angenommen wurde. Die Kanallänge und die Kanalbreite wurden jeweils als 10 µm angenommen, und die Drain-Spannung Vds wurde als 0,1 V angenommen.
  • 27 offenbart, dass die Feldeffektmobilität µ2 ein Extremum größer oder gleich 100 cm2/Vs bei der Gate-Spannung Vgs von etwa 1 V aufweist und absinkt, wenn die Gate-Spannung Vgs größer wird, da der Einfluss der Grenzflächenstreuung vergrößert wird.
  • Die Berechnungsergebnisse in dem Fall, in dem ein derartiger idealer Transistor miniaturisiert wird, sind in 28A bis 28C, 29A bis 29C und 30A bis 30C gezeigt. Man beachte, dass die Berechnung unter der Annahme durchgeführt wird, dass die Transistoren mit denjenigen Strukturen verwendet werden, die in 15A bis 15C gezeigt sind.
  • Hierbei wird die Resistivität des niedrigen Widerstand aufweisenden Bereiches 506b als 2×10-3 Qcm angenommen, die Breite der Gate-Elektrode 504, diejenige des Seitenwandisolierfilmes 524 und die Kanalbreite wurden als 33 nm, 5 nm beziehungsweise 40 nm angenommen. Man beachte, dass ungeachtet dessen, dass der Kanalbereich aus Gründen der Einfachheit als hohen Widerstand aufweisender Bereich 506a bezeichnet wird, der Kanalbereich hier als intrinsischer Halbleiter angenommen wird.
  • Für die Berechnung wurde eine Sentaurus Device verwendet, die von Synopsis Inc. hergestellt wird. 28A bis 28C zeigen die Vgs-Abhängigkeit des Drain-Stromes Ids (durchgezogene Linie) und die Feldeffektmobilität µ (gepunktete Linie) des Transistors mit der Struktur, die in 15B dargestellt ist. Den Drain-Strom Ids erhält man durch eine Berechnung unter der Annahme, dass die Drain-Spannung Vds gleich 1 V war, und die Feldeffektmobilität µ erhielt man durch eine Berechnung unter der Annahme, dass die Drain-Spannung Vds gleich 0,1 V ist. 28A zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes 15 nm betrug, 28B zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes 10 nm betrug, und 28C zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes 5 nm betrug.
  • 28A bis 28C zeigen, dass dann, wenn der Gate-Isolierfilm dünner wird, die Drain-Spannung Ids in einem Aus-Zustand (hier in einem Bereich der Gate-Spannung Vgs von -3 V bis 0 V) abnimmt. Demgegenüber ist keine merkliche Änderung beim Extremwert der Feldeffektmobilität µ und des Drain-Stromes Ids in einem Ein-Zustand (hier in dem Bereich der Gate-Spannung Vgs von 0 V bis 3 V) vorhanden. 28A bis 28C zeigen, dass der Drain-Strom Ids 10 µA übersteigt, was eine Voraussetzung für einen Speicher und dergleichen, die Halbleitervorrichtungen sind, ist, und zwar bei einer Gate-Spannung Vgs von etwa 1 V.
  • Auf ähnliche Weise wurde zudem die Berechnung an dem in 15C dargestellten Transistor durchgeführt. Der Transistor in 15C unterscheidet sich von dem Transistor aus der Darstellung in 15B dahingehend, dass ein Oxidhalbleiterfilm 507, der einen hohen Widerstand aufweisenden Bereich 507a und niedrigen Widerstand aufweisende Bereiche 507b beinhaltet, bereitgestellt wird. Insbesondere ist bei dem Transistor von 15C ein Bereich des Oxidhalbleiterfilmes 507, der mit dem Seitenwandisolierfilm 524 überlappt, in dem hohen Widerstand aufweisenden Bereich 507a beinhaltet. Mit anderen Worten, der Transistor weist einen Offset-Bereich auf, dessen Breite dieselbe wie die Breite des Seitenwandisolierfilmes 524 ist. Man beachte, dass die Breite des Offset-Bereiches auch als Offset-Länge (Loff) bezeichnet wird (siehe 15A). Man beachte, dass aus Gründen einer einfacheren Beschreibung die Offsetlänge Loff auf der rechten Seite dieselbe wie die Offsetlänge Loff auf der linken Seite ist.
  • 29A bis 29C zeigen die Vgs-Abhängigkeit des Drain-Stromes Ids (durchgezogene Linie) und die Feldeffektmobilität µ (gepunktete Linie) des Transistors in 15C, wobei hier die Offset-länge Loff gleich 5 nm ist. Man beachte, dass der Drain-Strom Ids unter der Annahme berechnet worden ist, dass die Drain-Spannung Vds gleich 1 V war, und die Feldeffektmobilität µ unter der Annahme berechnet worden ist, dass die Drain-Spannung Vds 0,1 V war. 29A zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 15 nm war, 29B zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 10 nm war, und 29C zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 5 nm war.
  • 30A bis 30C zeigen die Vgs-Abhängigkeit des Drain-Stromes Ids (durchgezogene Linie) und die Feldeffektmobilität µ (gepunktete Linie) des Transistors von 15C, wobei hier die Offset-Länge Loff gleich 15 nm ist. Man beachte, dass der Drain-Strom Ids unter der Annahme berechnet worden ist, dass die Drain-Spannung Vds gleich 1 V war, und die Feldeffektmobilität µ unter der Annahme berechnet worden ist, dass die Drain-Spannung Vds gleich 0,1 V war. 30A zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 15 nm war, 30B zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 10 nm war, und 30C zeigt die Ergebnisse, bei denen die Dicke des Gate-Isolierfilmes gleich 5 nm war.
  • Die Berechnungsergebnisse von 29A bis 29C und 30A bis 30C zeigen, dass dann, wenn der Gate-Isolierfilm dünner wird, der Drain-Strom Ids in einem Aus-Zustand ist (hier in dem Bereich der Gate-Spannung Vgs von -3 V bis 0 V) abnimmt, und zwar auf eine Weise, die ähnlich zu derjenigen von 28A bis 28C ist. Demgegenüber ist keine merkliche Änderung bei dem Extremalwert der Feldeffektmobilität µ und dem Drain-Strom Ids in einem Ein-Zustand (hier in dem Bereich der Gate-Spannung Vgs von 0 V bis 3 V) vorhanden.
  • Das Extremum der Feldeffektmobilität µ ist annähernd 80 cm2/Vs in 28A bis 28C, annähernd 60 cm2/Vs in 29A bis 29C und annähernd 40 cm2/Vs in 30A bis 30C. Die Ergebnisse zeigen, dass das Extremum der Mobilität µ gesenkt wird, wenn die Offset-Länge Loff zunimmt, wobei das gleiche auch für den Drain-Strom Ids in einem Aus-Zustand gilt. Der Drain-Strom Ids in einem Ein-Zustand wird ebenfalls gesenkt, wenn der Offset-Strom Loff vergrößert wird. Gleichwohl ist die Abnahme des Drain-Stromes Ids in einem Ein-Zustand im Allgemeinen gradueller bzw. allmählicher als die Abnahme des Drain-Stromes Ids in einem Aus-Zustand. Des Weiteren zeigen die Berechnungsergebnisse, dass der Drain-Strom Ids in einem Aus-Zustand ist. Des Weiteren zeigen sämtliche Berechnungsergebnisse, dass der Drain-Strom Ids 10 µA übersteigt, was eine Voraussetzung für einen Speicher oder dergleichen ist, und zwar bei einer Gate-Spannung Vgs von etwa 1 V.
  • Als Nächstes werden die elektrischen Eigenschaften eines Transistors beschrieben, der unter Verwendung eines Oxidhalbleiters gebildet wird.
  • 31A und 31B sind eine Draufsicht zur Darstellung einer Struktur eines jeden der gebildeten Transistoren (Probe 1 und Probe 2) und eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B in 31A.
  • Der Transistor in 31B beinhaltet ein Substrat 700, einen Basisisolierfilm 702, der über dem Substrat 700 vorgesehen ist, einen Oxidhalbleiterfilm 706, der über dem Basisisolierfilm 702 vorgesehen ist, ein Paar von Elektroden 716, die in Kontakt mit dem Oxidhalbleiterfilm 706 vorgesehen sind, einen Gate-Isolierfilm 712, der über dem Oxidhalbleiterfilm 706 und dem Paar von Elektroden 716 vorgesehen ist, eine Gate-Elektrode 704, die vorgesehen ist, um mit dem Oxidhalbleiterfilm 706 zu überlappen, wobei der Gate-Isolierfilm 712 dazwischen vorgesehen ist, einen Zwischenschichtisolierfilm 718, der die Gate-Isolierschicht 712 und die Gate-Elektrode 704 bedeckt, Verdrahtungen 722, die mit dem Paar von Elektroden 716 durch Öffnungen verbunden sind, die in dem Zwischenschichtisolierfilm 718 gebildet sind, und einen Schutzisolierfilm 728, der den Zwischenschichtisolierfilm 718 und die Verdrahtungen 722 bedeckt.
  • Als Substrat 700 wurde ein Glassubstrat verwendet. Als Basisisolierfilm 702 wurde ein Siliziumoxidfilm verwendet. Als Oxidhalbleiterfilm 706 wurde ein In-Sn-Zn-O-Film verwendet. Als Paar von Elektroden 716 wurde ein Wolframfilm verwendet. Als Gate-Isolierfilm 712 wurde ein Siliziumoxidfilm verwendet. Die Gate-Elektrode 704 wies eine geschichtete Struktur aus einem Tantalnitridfilm und einem Wolframfilm auf. Der Zwischenschichtisolierfilm 718 wies eine geschichtete Struktur aus einem Siliziumoxynitridfilm und einem Polyimidfilm auf. Die Verdrahtung 722 wies eine geschichtete Struktur auf, in der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge ausgebildet waren. Als Schutzisolierfilm 728 wurde ein Polyimidfilm verwendet.
  • Man beachte, dass in dem Transistor mit der Struktur von 31A die Breite eines Abschnittes, in dem die Gate-Elektrode 704 mit einer aus dem Paar von Elektroden 716 überlappt, als Breite Lov bezeichnet ist. Auf ähnliche Weise wird die Breite eines Abschnittes des Paares der Elektroden 716, der nicht mit dem Oxidhalbleiterfilm 706 überlappt, als Breite dW bezeichnet.
  • Verfahren zum Bilden der Transistoren (Proben 1 und 2) jeweils mit der Struktur von 31B werden nachstehend beschrieben.
  • Zunächst wird eine Plasmabehandlung an einer Oberfläche des Substrates 700 in einer Argonatmosphäre durchgeführt. Die Plasmabehandlung wurde mit einer Sputtereinrichtung mittels Anlegen einer Vorspannungsleistung (bias power) von 200 W an der dem Substrat 700 zu eigenen Seite für 3 min durchgeführt.
  • Anschließend wurde, ohne das Vakuum zu brechen, der Siliziumoxidfilm als Basisisolierfilm 702 bis zu einer Dicke von 300 nm gebildet.
  • Der Siliziumoxidfilm wurde mit einer Sputtereinrichtung mit einer Leistung (RF) von 1500 W in einer Sauerstoffatmosphäre aufgebracht. Ein Quarzsputtertarget wurde als Sputtertarget verwendet. Die Substrattemperatur zum Zeitpunkt der Aufbringung wurde bei 100 °C eingestellt.
  • Eine obere Oberfläche des Basisisolierfilmes 702 wurde einer CMP-Behandlung unterworfen, damit eine Planarisierung derart erfolgte, dass die durchschnittliche Oberflächenrauheit Ra gleich etwa 0,2 nm war.
  • Sodann wurde der In-Sn-Zn-O-Film als Oxidhalbleiterfilm gebildet, der eine Dicke von 15 nm aufwies.
  • Der In-Sn-Zn-O-Film wurde mit einer Sputtereinrichtung mit einer Leistung (DC) von 100 W in einer Mischatmosphäre aufgebracht, die ein Volumenverhältnis von Argon zu Sauerstoff aufwies, das bei 2:3 lag. Ein In-Sn-Zn-O-Target mit einem Atomverhältnis von In:Sn:Zn gleich 1:1:1 wurde als Sputtertarget verwendet. Die Substrattemperatur zum Zeitpunkt der Aufbringung wurde bei 200 °C gewählt.
  • Sodann wurde eine Wärmebehandlung bei 650 °C nur an Probe 2 durchgeführt. Als Wärmebehandlung wurde zunächst eine Wärmebehandlung in einer Stickstoffatmosphäre für eine Stunde durchgeführt, woraufhin eine Wärmebehandlung in einer Sauerstoffatmosphäre für eine Stunde unter Beibehaltung der Temperatur durchgeführt wurde.
  • Der Oxidhalbleiterfilm wurde durch einen fotolithografischen Prozess bearbeitet, sodass der Oxidhalbleiterfilm 706 gebildet wurde.
  • Als Nächstes wurde ein Wolframfilm bis zu einer Dicke von 50 nm aufgebracht.
  • Der Wolframfilm wurde mit einer Sputtereinrichtung mit einer Leistung (DC) von 1000 W in einer Argonatmosphäre aufgebracht. Die Substrattemperatur zum Zeitpunkt der Aufbringung war bei 200 °C eingestellt.
  • Der Wolframfilm wurde durch einen fotolithografischen Prozess bearbeitet, wodurch das Paar von Elektroden 716 gebildet wurde.
  • Sodann wurde ein Siliziumoxidfilm, der als Gate-Isolierfilm 712 verwendet wurde, bis zu einer Dicke von 100 nm aufgebracht. Die relative Permittivität des Siliziumoxidfilmes lag bei 3,8.
  • Der Siliziumoxidfilm als Gate-Isolierfilm 712 wurde auf eine Weise aufgebracht, die ähnlich zu derjenigen des Basisisolierfilmes 702 ist.
  • Als Nächstes wurde ein Tantalnitridfilm und ein Wolframfilm in dieser Reihenfolge mit Dicken von 15 nm beziehungsweise 135 nm aufgebracht.
  • Der Tantalnitridfilm wurde mit einer Sputtereinrichtung mit einer Leistung (DC) von 1000 W in einer Mischatmosphäre aufgebracht, die ein Volumenverhältnis von Argon zu Sauerstoff aufwies, das bei 5:1 lag. Die Substraterwärmung wurde nicht zum Zeitpunkt der Aufbringung durchgeführt.
  • Der Wolframfilm wurde mit einer Sputtereinrichtung mit einer Leistung (DC) von 4000 W in einer Argonatmosphäre aufgebracht. Die Substrattemperatur zum Zeitpunkt der Aufbringung wurde auf 200 °C eingestellt.
  • Der Tantalnitridfilm und der Wolframfilm wurden mittels eines fotolithografischen Prozesses bearbeitet, wodurch die Gate-Elektrode 704 gebildet worden ist.
  • Als Nächstes wurde ein Siliziumoxynitridfilm, der als Teil des Zwischenschichtisolierfilmes 718 verwendet werden sollte, bis zu einer Dicke von 300 nm aufgebracht.
  • Der Siliziumoxynitridfilm, der ein Teil des Zwischenschichtisolierfilmes 718 sein sollte, wurde mittels einer PCVD-Einrichtung mit einer Leistung (RF) von 35 W in einer Mischatmosphäre gebildet, die ein Volumenverhältnis von Monosilan zu Distickstoffoxid bzw. Lachgas aufwies, das gleich 1:200 war. Die Substrattemperatur zum Zeitpunkt der Aufbringung wurde auf 325 °C eingestellt.
  • Der Siliziumoxynitridfilm, der ein Teil des Zwischenschichtisolierfilmes 718 sein sollte, wurde durch einen fotolithografischen Prozess bearbeitet.
  • Sodann wurde ein fotoempfindliches Polyimid, das als Teil der Zwischenschichtisolierfilmes 718 verwendet werden sollte, bis zu einer Dicke von 1500 nm aufgebracht.
  • Das fotoempfindliche Polyimid, das Teil des Zwischenschichtisolierfilmes 718 sein sollte, wurde mit Licht unter Verwendung einer Fotomaske bestrahlt, die bei dem fotolithografischen Prozess verwendet wurde, der an dem Siliziumoxynitridfilm durchgeführt wurde, entwickelt und sodann einer Wärmebehandlung unterzogen, wodurch der fotoempfindliche Polyimidfilm gehärtet wurde. Auf diese Weise wurde der Zwischenschichtisolierfilm 718 aus dem Siliziumoxynitridfilm und dem fotoempfindlichen Polyimidfilm gebildet. Die Wärmebehandlung wurde bei 300 °C in einer Stickstoffatmosphäre durchgeführt.
  • Als Nächstes wurden ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge bis zu Dicken von 50 nm, 100 nm beziehungsweise 5 nm aufgebracht.
  • Die beiden Titanfilme wurden mit einer Sputtereinrichtung mit einer Leistung (DC) von 1000 W in einer Argonatmosphäre aufgebracht. Die Substraterwärmung wurde nicht zum Zeitpunkt der Aufbringung durchgeführt.
  • Der Aluminiumfilm wurde mit einer Sputtereinrichtung mit einer Leistung (DC) von 1000 W in einer Argonatmosphäre aufgebracht. Die Substraterwärmung wurde nicht zum Zeitpunkt der Aufbringung durchgeführt.
  • Der Titanfilm, der Aluminiumfilm und der Titanfilm wurden durch einen fotolithografischen Prozess bearbeitet, sodass die Verdrahtungen 722 gebildet wurden.
  • Als Nächstes wurde der fotoempfindliche Polyimidfilm als Schutzisolierfilm 728 bis zu einer Dicke von 1500 nm aufgebracht.
  • Der fotoempfindliche Polyimidfilm wurde mit Licht unter Verwendung einer Fotomaske, die in dem an den Verdrahtungen 722 durchgeführten fotolithografischen Prozess verwendet wurde, bestrahlt und entwickelt, sodass Öffnungen, die die Verdrahtungen 722 freilegen, in dem Schutzisolierfilm 728 gebildet wurden.
  • Sodann wurde eine Wärmebehandlung durchgeführt, damit der fotoempfindliche Polyimidfilm gehärtet wurde. Die Wärmebehandlung wurde auf eine Weise durchgeführt, die ähnlich zu derjenigen Wärmebehandlung war, die an dem fotoempfindlichen Polyimidfilm als Zwischenschichtisolierfilm 718 durchgeführt worden ist.
  • Durch den vorbeschriebenen Prozess wurde der Transistor mit der Struktur aus der Darstellung in 31B gebildet.
  • Als Nächstes wurden die elektrischen Eigenschaften des Transistors mit der Struktur in 31B bewertet.
  • Hierbei wurden die Vgs-Ids-Eigenschaften eines Transistors mit der Struktur in 31B gemessen. Die Ergebnisse der Probe 1 sind in 32A gezeigt, während die Ergebnisse der Probe 2 in 32B gezeigt sind. Die Transistoren, die für die Messung verwendet wurden, weisen jeweils eine Kanallänge L von 3 µm und eine Kanalbreite W von 10 µm, eine Breite Lov von 3 µm pro Seite (6 µm insgesamt) und eine Breite dW von 3 µm pro Seite (6 µm insgesamt) auf. Die Drain-Spannung Vds wurde auf 10 V eingestellt.
  • Beim Vergleichen der Proben 1 und 2 hat man herausgefunden, dass die Feldeffektmobilität des Transistors dadurch vergrößert wurde, dass eine Wärmebehandlung nach der Aufbringung des Oxidhalbleiterfilmes durchgeführt wurde. Dies legt für die Erfinder den Schluss nahe, dass die Zunahme der Feldeffektmobilität des Transistors aus einer Verringerung der Verunreinigungskonzentration in dem Oxidhalbleiterfilm durch die Wärmebehandlung herrührt. Entsprechend ist einsichtig, dass die Verunreinigungskonzentration in dem Oxidhalbleiterfilm durch die Wärmebehandlung, die durchgeführt wurde, nachdem der Oxidhalbleiterfilm aufgebracht worden war, verringert wird, was zu der Feldeffektmobilität des Transistors nahe an der idealen Feldeffektmobilität führt.
  • Damit legen die Ergebnisse nahe, dass die Verunreinigungskonzentration in einem Oxidhalbleiterfilm dadurch verringert werden kann, dass eine Wärmebehandlung nach der Aufbringung des Oxidhalbleiterfilmes durchgeführt wird, was zu einer Vergrößerung der Feldeffektmobilität eines Transistors führt.
  • Als Nächstes wurden BT-Tests an den Proben 1 und 2 durchgeführt. Die BT-Tests werden nachstehend beschrieben.
  • Zunächst wurden Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Drain-Spannung Vds von 10 V gemessen. Man beachte, dass eine Drain-Spannung (eine Potenzialdifferenz zwischen Drain und Source) mit Vds bezeichnet ist. Sodann wurde die Substrattemperatur auf 150 °C eingestellt, und die Drain-Spannung Vds wurde auf 0,1 V eingestellt. Anschließend wurden 20 V der Gate-Spannung Vgs derart angelegt, dass die Intensität des elektrischen Feldes, das auf die Gate-Isolierfilme einwirkte, gleich 2 MV/cm war, wobei diese Bedingung für eine Stunde aufrechterhalten wurde. Als Nächstes wurde die Gate-Spannung Vgs auf 0 V eingestellt. Sodann wurden die Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Drain-Spannung Vds von 10 V gemessen. Dieser Prozess wird ein Positiv-BT-Test genannt.
  • Auf ähnliche Weise wurden zunächst Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und der Drain-Spannung Vds von 10 V gemessen. Sodann wurde die Substrattemperatur auf 150 °C eingestellt, und die Drain-Spannung Vds wurde auf 0,1 V eingestellt. Anschließend wurden -20 V der Gate-Spannung Vgs derart angelegt, dass die Intensität eines elektrischen Feldes, das auf die Gate-Isolierfilme einwirkte, bei -2 MV/cm lag, wobei diese Bedingung für eine Stunde aufrechterhalten wurde. Als Nächstes wurde die Gate-Spannung Vgs auf 0 V eingestellt. Sodann wurden Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und der Drain-Spannung Vds von 10 V gemessen. Dieser Prozess wird ein Negativ-BT-Test genannt.
  • 33A und 33B zeigen ein Ergebnis des Positiv-BT-Tests der Probe 1 beziehungsweise ein Ergebnis des Negativ-BT-Tests der Probe 1. 34A und 34B zeigen ein Ergebnis des Positiv-BT-Tests der Probe 2 beziehungsweise ein Ergebnis des Negativ-BT-Tests der Probe 2. Man beachte, dass Pfeile in den Graphen verwendet werden, um die Änderungen der Vgs-Ids-Eigenschaften vor und nach den BT-Tests eindeutig darzustellen.
  • Der Verschiebungsbetrag der Schwellenspannung der Probe 1 infolge des Positiv-BT-Tests und derjenige infolge des Negativ-BT-Tests war gleich 1,80 V beziehungsweise -0,42 V. Der Verschiebungsbetrag der Schwellenspannung der Probe 2 infolge des Positiv-BT-Tests und derjenige infolge des Negativ-BT-Tests war gleich 0,79 V beziehungsweise 0,76 V.
  • Man hat herausgefunden, dass bei jeder der Proben 1 und 2 der Verschiebungsbetrag der Schwellenspannung vor und nach den BT-Tests klein ist und die Proben hochgradig zuverlässige Transistoren sind.
  • Als Nächstes wurde die Beziehung zwischen der Substrattemperatur und elektrischen Eigenschaften des Transistors der Probe 2 bewertet.
  • Der Transistor, der für die Messung verwendet wurde, wies eine Kanallänge L von 3 µm, eine Kanalbreite W von 10 µm, eine Breite Lov von 3 µm auf einer Seite (ein Gesamt-Lov von 6 µm) und eine Breite dW von 0 µm auf. Dies bedeutet, dass die Drain-Spannung Vds auf 10 V eingestellt wurde. Die Substrattemperatur war -40 °C, -25 °C, 25 °C, 75 °C, 125 °C und 150 °C.
  • 35A zeigt die Beziehung zwischen der Substrattemperatur und der Schwellenspannung, 35 B zeigt die Beziehung zwischen der Substrattemperatur und der Feldeffektmobilität.
  • Aus 35A hat man herausgefunden, dass die Schwellenspannung niedriger wird, wenn die Substrattemperatur zunimmt. Man beachte, dass die Schwellenspannung von 0,38 V auf -1,08 V in dem Bereich von -40 °C bis 150 °C abnimmt.
  • Aus 35B hat man herausgefunden, dass die Feldeffektmobilität niedriger wird, wenn die Substrattemperatur zunimmt. Man beachte, dass die Mobilität von 37,4 cm2/Vs auf 33,4 cm2/Vs in dem Bereich von -40 °C bis 150 °C abnimmt.
  • Damit hat man herausgefunden, dass die Variation der elektrischen Eigenschaften der Probe 2 in dem vorgenannten Temperaturbereich klein ist.
  • Man hat zudem herausgefunden, dass der vorstehend beschriebene Transistor eine hohe Feldeffektmobilität aufweist und hochgradig zuverlässig ist.
  • Auf ähnliche Weise wurde der Aus-Zustands-Strom pro Mikrometer der Kanalbreite eines Transistors, der als Speicherelement einsetzbar ist, entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung bewertet.
  • Eine Probe wurde durch ein Verfahren ähnlich zu demjenigen der Probe 2 gebildet. Man beachte, dass der für die Messung verwendete Transistor eine Kanallänge L von 3 µm, eine Kanalbreite W von 10 cm, eine Breite Lov von 2 µm und eine Breite dW von 0 µm aufwies.
  • 36 zeigt die Beziehung zwischen dem Aus-Zustands-Strom eines Transistors und dem Inversen einer Substrattemperatur (Absoluttemperatur) bei einer Messung des Aus-Zustands-Stromes. In 36 stellt aus Gründen der Einfachheit die horizontale Achse einen Wert dar (1000/T), den man bei einer Messung durch Multiplizieren des Inversen der Substrattemperatur mit 1000 erhält.
  • Ein Verfahren zum Messen des Aus-Zustands-Stromes des Transistors wird nachstehend kurz beschrieben. Hierbei wird der für die Messung verwendete Transistor aus Gründen der Einfachheit erster Transistor genannt.
  • Ein Drain des ersten Transistors ist mit einem Floating-Gate FG verbunden, und das Floating-Gate FG ist mit einem Gate eines zweiten Transistors verbunden.
  • Zuerst wird der erste Transistor abgeschaltet, woraufhin eine elektrische Ladung an dem Floating-Gate FG angelegt wird. Man beachte, dass eine konstante Drain-Spannung an dem zweiten Transistor anliegt.
  • Zu diesem Zeitpunkt leckt die elektrische Spannung des Floating-Gates FG allmählich durch den ersten Transistor. Ist die elektrische Ladung des Floating-Gates FG verloren, so wird das Potenzial einer Source des zweiten Transistors geändert. Die Menge der elektrischen Ladung, die aus dem ersten Transistor leckt, wird aus der Änderungsmenge des Potenzials der Source in Abhängigkeit von der Zeit geschätzt. Damit kann der Aus-Zustands-Strom gemessen werden.
  • 36 zeigt, dass der Aus-Zustands-Strom pro Mikrometer der Kanalbreite des gebildeten Transistors gleich 2×10-21 /µm (2 zA/µm) war, als die Substrattemperatur bei der Messung gleich 85 °C war.
  • Damit zeigt das vorstehende Ergebnis, dass der Aus-Zustandsstrom des gebildeten Transistors merklich klein war.
  • Wie vorstehend beschrieben worden ist, kann ein hochgradig zuverlässiger Transistor unter Verwendung eines Oxidhalbleiterfilmes gebildet werden, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiterfilmes ist.
  • Des Weiteren kann ein Transistor mit hervorragenden elektrischen Eigenschaften hergstellt werden.
  • Das Ausführungsbeispiel kann in geeigneter Kombination mit einem beliebigen der anderen Ausführungsbeispiele implementiert werden.
  • Ausführungsbeispiel 4
  • Bei diesem Ausführungsbeispiel wird eine Flüssigkristallanzeigevorrichtung beschrieben, die unter Verwendung des bei Ausführungsbeispiel 3 beschriebenen Transistors hergestellt wird. Man beachte, dass, obwohl ein Beispiel, bei dem der Transistor entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung bei einer Flüssigkristallanzeigevorrichtung zur Anwendung kommt, bei diesem Ausführungsbeispiel beschrieben wird, ein Ausführungsbeispiel der vorliegenden Erfindung nicht hierauf beschränkt ist. Die Anwendung des Transistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung auf eine EL-Anzeigevorrichtung (Elektrolumineszenz EL) erschließt sich ohne Weiteres für einen Fachmann auf dem einschlägigen Gebiet.
  • 17 ist ein Schaltungsdiagramm einer Aktivmatrixflüssigkristallanzeigevorrichtung. Die Flüssigkristallanzeigevorrichtung beinhaltet Source-Leitungen SL_1 bis SL_a, Gate-Leitungen GL_1 bis GL_B und eine Mehrzahl von Pixeln 2200. Die Pixel 2200 beinhalten jeweils einen Transistor 2230, einen Kondensator 2220 und ein Flüssigkristallelement 2210. Ein Pixelabschnitt in der Flüssigkristallanzeigevorrichtung beinhaltet die Pixel 2200, die in einer Matrix angeordnet sind. Man beachte, dass eine „Source-Leitung SL“ und eine „Gate-Leitung GL“ einfach eine Source-Leitung beziehungsweise eine Gate-Leitung bezeichnen.
  • Als Transistor 2230 kann der bei Ausführungsbeispiel 3 beschriebene Transistor verwendet werden. Bei Verwendung des Transistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann man eine Flüssigkristallanzeigevorrichtung mit hoher Anzeigequalität und hoher Zuverlässigkeit herstellen.
  • Die Gate-Leitung GL ist mit einem Gate des Transistors 2230 verbunden, die Source-Leitung SL ist mit einer Source des Transistors 2230 verbunden, und ein Drain des Transistors 2230 ist mit einer der Kondensatorelektroden des Kondensators 2220 und einer der Pixelelektroden des Flüssigkristallelementes 2210 verbunden. Die andere Kondensatorelektrode des Kondensators 2220 und die andere Pixelelektrode des Flüssigkristallelementes 2210 sind mit einer gemeinsamen Elektrode verbunden. Man beachte, dass die gemeinsame Elektrode unter Verwendung desselben Materials in derselben Schicht wie die Gate-Leitung GL gebildet werden kann.
  • Des Weiteren ist die Gate-Leitung GL mit einer Gate-Treiberschaltung verbunden. Die Gate-Treiberschaltung kann den bei Ausführungsbeispiel 3 beschriebenen Transistor beinhalten.
  • Die Source-Leitung SL ist mit einer Source-Treiberschaltung verbunden. Die Source-Treiberschaltung kann den bei Ausführungsbeispiel 3 beschriebenen Transistor beinhalten.
  • Man beachte, dass entweder einer oder beide von der Gate-Treiberschaltung und der Source-Treiberschaltung über einem separat präparierten Substrat gebildet und unter Verwendung eines Verfahrens, so beispielsweise COG (Chip on Glass, Chip auf Glas), Wire Bonding oder TAB (Tape Automated Bonding TAB, automatisiertes Verbinden mit Band) verbunden werden können.
  • Da ein Transistor durch statische Elektrizität oder dergleichen leicht brechen kann, wird vorzugsweise eine Schutzschaltung bereitgestellt. Die Schutzschaltung wird vorzugsweise unter Verwendung eines nichtlinearen Elementes bereitgestellt.
  • Wird ein Potenzial an der Gate-Leitung GL angelegt, das größer oder gleich der Schwellenspannung des Transistors 2030 ist, so fließt eine elektrische Ladung, die von der Source-Leitung SL zugeleitet wird, als Drain-Strom des Transistors 2230 und wird in dem Kondensator 2220 akkumuliert (was auch als Laden bezeichnet wird). Werden die Transistoren 2230 in der Reihe nach dem Laden des Kondensators 2220 für eine Reihe abgeschaltet, so verschwindet die angelegte Spannung aus der Source-Leitung SL. Es kann jedoch eine benötigte Spannung durch die elektrische Ladung beibehalten bleiben, die in den Kondensatoren 2220 akkumuliert ist. Sodann werden die Kondensatoren 2220 in der nächsten Reihe geladen. Auf diese Weise werden die Kondensatoren in der ersten Reihe zu der b-ten Reihe geladen.
  • Da der Aus-Zustands-Strom des Transistors 2230 niedrig ist, geht die elektrische Ladung, die in dem Kondensator 2220 gehalten ist, nicht einfach verloren, und es kann die Kapazität des Kondensators 2230 verringert werden, sodass der zum Laden benötigte Leistungsverbrauch verringert werden kann.
  • Damit kann unter Verwendung des Transistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung eine Flüssigkristallanzeigevorrichtung mit hoher Anzeigequalität und hoher Zuverlässigkeit gebildet werden.
  • Dieses Ausführungsbeispiel kann in geeigneter Kombination mit einem beliebigen der anderen Ausführungsbeispiele implementiert werden.
  • Ausführungsbeispiel 5
  • Bei diesem Ausführungsbeispiel wird ein Beispiel zum Herstellen eines Speichers beschrieben, der eine Halbleitervorrichtung unter Verwendung des bei Ausführungsbeispiel 3 beschriebenen Transistors ist.
  • Typische Beispiele für flüchtige Speicher beinhalten einen dynamischen Speicher mit wahlfreiem Zugriff (Dynamic Random Access Memory DRAM), der Daten durch Auswählen eines Transistors, der in einem Speicherelement enthalten ist, sowie durch Akkumulieren von elektrischer Ladung in einem Kondensator speichert, sowie einen statischen Speicher mit wahlfreiem Zugriff (Static Random Access Memory SRAM), der die gespeicherten Daten unter Verwendung einer Schaltung, so beispielsweise eines Flipflops, vorhält.
  • Der bei Ausführungsbeispiel 3 beschriebene Transistor kann bei einem der Transistoren, die in dem Speicher beinhaltet sind, eingesetzt werden.
  • Ein Beispiel für ein Speicherelement, bei dem der bei Ausführungsbeispiel 3 beschriebene Transistor eingesetzt wird, wird anhand 18A bis 18C beschrieben.
  • 18A ist eine Querschnittsansicht der Speicherzelle. Ein Transistor 3340 beinhaltet ein Substrat 3100; einen Basisisolierfilm 3102, der über dem Substrat 3100 vorgesehen ist; einen Schutzfilm 3120, der am Umfang des Basisisolierfilmes 3102 vorgesehen ist; einen Oxidhalbleiterfilm 3106, der über dem Basisisolierfilm 3102 und dem Schutzfilm 3120 vorgesehen ist und einen hohen Widerstand aufweisenden Bereich 3106a und niedrigen Widerstand aufweisende Bereiche 3106b beinhaltet, einen Gate-Isolierfilm 3112, der über dem Oxidhalbleiterfilm 3106 vorgesehen ist; eine Gate-Elektrode 3104, die derart vorgesehen ist, dass der Oxidhalbleiterfilm 3106 mit der Gate-Elektrode 3104 überlappt, wobei der Gate-Isolierfilm 3112 dazwischen vorgesehen ist; Seitenwandisolierfilme 3124, die in Kontakt mit einer Seitenoberfläche der Gate-Elektrode 3104 vorgesehen sind; und ein Paar von Elektroden 3116, die in Kontakt mit wenigstens dem Oxidhalbleiterfilm 3106 vorgesehen sind.
  • Hierbei können das Substrat 3100, der Basisisolierfilm 3102, der Schutzfilm 3120, der Oxidhalbleiterfilm 3106, der Gate-Isolierfilm 3112, die Gate-Elektrode 3104, die Seitenwandisolierfilme 3124 und das Paar von Elektroden 3116 unter Verwendung von Verfahren und Materialien hergestellt werden, die ähnlich zu denjenigen des Substrates 100, des Basisisolierfilmes 502, des Schutzfilmes 520, des Oxidhalbleiterfilmes 506, des Gate-Isolierfilmes 512, der Gate-Elektrode 504, der Seitenwandisolierfilme 524 beziehungsweise des Paares von Elektroden 526 sind.
  • Des Weiteren beinhaltet der Transistor 3340 einen Zwischenschichtisolierfilm 3328, der vorgesehen ist, um den Transistor 3340 zu bedecken, und eine Elektrode 3326, die über dem Zwischenschichtisolierfilm 3328 vorgesehen ist. Ein Kondensator 3330 beinhaltet eine aus dem Paar von Elektroden 3116, den Zwischenschichtisolierfilm 3328 und die Elektrode 3326. Obwohl ein Kondensator vom Parallelplattentyp in der Zeichnung dargestellt ist, können alternativ auch ein Kondensator vom Stapeltyp oder ein Kondensator vom Grabentyp zur Erhöhung der Kapazität verwendet werden. Der Zwischenschichtisolierfilm 3328 kann unter Verwendung eines Materials bereitgestellt werden, das aus Materialien gewählt ist, die ähnlich zu denjenigen des Schutzisolierfilmes 518 sind. Die Elektrode 3326 kann unter Verwendung eines Materials bereitgestellt werden, das aus Materialien gewählt ist, die ähnlich zu denjenigen des Paares von Elektroden 516 sind.
  • Des Weiteren beinhaltet der Transistor 3340 einen Zwischenschichtisolierfilm 3118, der vorgesehen ist, um den Zwischenschichtisolierfilm 3328 und die Elektrode 3326 zu bedecken, sowie eine Verdrahtung 3122, die mit der anderen aus dem Paar von Elektroden 3116 durch eine Öffnung mit Bildung in dem Zwischenschichtisolierfilm 3118 und dem Zwischenschichtisolierfilm 3328 verbunden ist. Obwohl dies nicht dargestellt ist, kann ein Schutzfilm vorgesehen sein, um den Zwischenschichtisolierfilm 3118 und die Verdrahtung 3122 zu bedecken. Bei dem Schutzfilm kann eine winzige Menge des Leckstromes aus der Erzeugung infolge der Oberflächenkonduktion des Zwischenschichtisolierfilmes 3118 verringert werden, weshalb der Aus-Zustands-Strom des Transistors verringert werden kann. Die Verdrahtung 3128 kann unter Verwendung von Verfahren und Materialien bereitgestellt werden, die ähnlich zu denjenigen der Verdrahtung 522 sind.
  • 18B zeigt ein Schaltungsdiagramm der Speicherzelle von 18A. Die Speicherzelle beinhaltet eine Bitleitung BL, eine Wortleitung WL, einen Sense-Verstärker SAmp, einen Transistor Tr und einen Kondensator C. Man beachte, dass der Transistor Tr und der Kondensator C dem Transistor 3340 beziehungsweise dem Kondensator 3330 entsprechen.
  • Es ist bekannt, dass das Potenzial, das in dem Kondensator gehalten wird, in Abhängigkeit von der Zeit, wie in 18 C gezeigt ist, infolge des Aus-Zustands-Stromes des Transistors Tr allmählich sinkt. Das Potenzial, ursprünglich bei V0, wird durch Laden des Kondensators auf V1 eingestellt und verringert sich mit der Zeit auf VA, was die Grenze zum Auslesen von Daten 1 ist. Diese Zeitspanne wird Haltezeitspanne T_1 genannt. Damit muss für den Fall einer Zwei-Zustands-Speicherzelle ein Auffrischungsvorgang innerhalb der Haltezeitspanne T_1 durchgeführt werden.
  • Wenn hierbei der Transistor 3340 als Transistor Tr verwendet wird, kann der Aus-Zustands-Strom des Transistors Tr äußerst klein sein, sodass die Haltezeitspanne T_1 länger gemacht werden kann. Mit anderen Worten, ein Intervall zwischen Auffrischungsvorgängen kann erweitert werden. Damit kann der Leistungsverbrauch der Speicherzelle verringert werden. Da des Weiteren der Transistor Tr hochgradig zuverlässig ist, kann die Speicherzelle eine hohe Zuverlässigkeit aufweisen.
  • In dem Fall, in dem eine Speicherzelle unter Verwendung eines Transistors gebildet wird, dessen Aus-Zustands-Strom kleiner oder gleich 1 × 10-18 A, kleiner oder gleich 1 × 10-21 A oder kleiner oder gleich 1 × 10-24 A ist, was bei Ausführungsbeispiel 3 gezeigt ist, kann ein Intervall zwischen Auffrischungsvorgängen einige 10 s bis einige 10 Jahre dauern.
  • Wie vorstehend beschrieben worden ist, ermöglicht die Verwendung des Transistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung die Bildung eines Speicherelementes mit hoher Zuverlässigkeit und niedrigem Leistungsverbrauch.
  • Als Nächstes wird ein weiteres Beispiel eines Speicherelementes, bei dem der bei Ausführungsbeispiel 3 beschriebene Transistor zum Einsatz kommt, anhand 19A bis 19C beschrieben.
  • 19A ist eine Querschnittsansicht einer Speicherzelle, die ein Speicherelement ist. Ein Transistor 3350 beinhaltet ein Substrat 3100; einen Basisisolierfilm 3382, der über dem Substrat 3100 angeordnet ist; einen Halbleiterfilm 3384, der über dem Basisisolierfilm 3382 angeordnet ist und einen ersten Widerstandsbereich 3384a, zweite Widerstandsbereiche 3384b und dritte Widerstandsbereiche 3384c aufweist; einen Gate-Isolierfilm 3386, der über dem Halbleiterfilm 3384 vorgesehen ist; eine Gate-Elektrode 3392, die vorgesehen ist, um mit dem ersten Widerstandsbereich 3384a zu überlappen, wobei der Gate-Isolierfilm 3386 dazwischen vorgesehen ist; und Seitenwandisolierfilme 3394, die in Kontakt mit Seitenoberflächen der Gate-Elektrode 3392 vorgesehen sind. Die absteigende Reihenfolge des Widerstandes in dem Halbleiterfilm 3384 ist folgendermaßen: erster Widerstandsbereich 3384a, zweite Widerstandsbereiche 3384b und dritte Widerstandsbereiche 3384c. In dem ersten Widerstandsbereich 3384a wird ein Kanal gebildet, wenn eine Spannung größer oder gleich der Schwellenspannung des Transistors 3350 an der Gate-Elektrode 3392 anliegt. Obwohl dies nicht dargestellt ist, kann ein Paar von Elektroden in Kontakt mit den dritten Widerstandsbereichen 3384c bereitgestellt werden.
  • Als Transistor 3350 kann entweder ein Transistor, der unter Verwendung eines Halbleiterfilmes gebildet ist, der kein Oxidhalbleiterfilm ist und der ein Element aus Gruppe 14 enthält, so beispielsweise ein polykristalliner Siliziumfilm, ein Monokristallsiliziumfilm, ein polykristalliner Germaniumfilm oder ein Monokristallgermaniumfilm oder der Transistor, der unter Verwendung des bei Ausführungsbeispiel 3 beschriebenen Oxidhalbleiterfilmes gebildet ist, verwendet werden.
  • Des Weiteren ist ein Zwischenschichtisolierfilm 3396 in Kontakt mit dem Transistor 3350 vorgesehen. Man beachte, dass eine obere Oberfläche des Zwischenschichtisolierfilmes 3396 eine Oberfläche ist, über der der Transistor 3340 ausgebildet ist. Damit wird die obere Oberfläche des Zwischenschichtisolierfilmes 3396 so viel als möglich planarisiert. Insbesondere ist die durchschnittliche Oberflächenrauheit Ra der oberen Oberfläche des Zwischenschichtisolierfilmes 3396 vorzugsweise kleiner oder gleich 1 nm, vorzugsweise kleiner oder gleich 0,3 nm, besonders bevorzugt kleiner oder gleich 0,1 nm.
  • Der Zwischenschichtisolierfilm 3396 kann eine Ein-Schicht-Struktur oder eine geschichtete Struktur aufweisen, bei der eine Schicht, die in Kontakt mit dem Oxidhalbleiterfilm 3106 ist, vorzugsweise ein Isolierfilm ist, aus dem Sauerstoff durch eine Wärmebehandlung freigesetzt ist.
  • Der Transistor 3340 ist über dem Zwischenschichtisolierfilm 3396 vorgesehen. Eine von dem Paar von Elektroden 3116 des Transistors 3340 ist mit der Gate-Elektrode 3392 des Transistors 3350 verbunden. Der Kondensator 3330 beinhaltet eine aus dem Paar von Elektroden 3116 und den Zwischenschichtisolierfilm 3328, die in dem Transistor 3340 beinhaltet sind, und die Elektrode 3326. Obwohl ein Kondensator vom Parallelplattentyp in der Zeichnung dargestellt ist, können auch ein Kondensator vom Stapeltyp oder ein Kondensator vom Grabentyp alternativ zur Vergrößerung der Kapazität verwendet werden.
  • 19B ist ein Schaltungsdiagramm der Speicherzelle von 19A. Die Speicherzelle setzt sich zusammen aus einem Transistor Tr_1, einer Gate-Leitung GL_1 in Verbindung mit einem Gate des Transistors Tr_1, einer Source-Leitung SL_1 in Verbindung mit einer Source des Transistors Tr_1, einem Transistor Tr_2, einer Source-Leitung SL_2 in Verbindung mit einer Source des Transistors Tr_2, einer Drain-Leitung DL_2 in Verbindung mit einem Drain des Transistors Tr_2, einem Kondensator C, einer Kondensatorleitung CL in Verbindung mit einem Ende des Kondensators C und einem Floating-Gate FG in Verbindung mit dem anderen Ende des Kondensators C, einem Drain des Transistors Tr_1 und einem Gate des Transistors Tr_2. Man beachte, dass der Transistor Tr_1, der Transistor Tr_2 und der Kondensator C dem Transistor 3340, dem Transistor 3350 beziehungsweise dem Kondensator 3330 entsprechen.
  • Das vorbeschriebene Speicherelement verwendet eine Abwandlung eines augenscheinlichen Schwellenwertes des Transistors Tr_2 entsprechend dem Potenzial des Floating-Gates FG. 19C zeigt beispielsweise die Beziehung zwischen einem Potenzial VCL der Kondensatorverdrahtung CL und einem Drain-Strom Ids_2, der durch den Transistor Tr_2 fließt.
  • Hierbei kann das Potenzial des Floating-Gates FG durch den Transistor Tr_1 angepasst werden. Das Potenzial der Source-Leitung SL_1 ist beispielsweise auf VDD eingestellt. Wenn in diesem Fall das Potenzial der Gate-Leitung GL_1 auf größer oder gleich einem Potenzial eingestellt ist, das man durch Addieren von VDD zu der Schwellenspannung Vth des Transistors Tr_1 erhält, so kann das Potenzial des Floating-Gates FG HIGH sein. Wenn darüber hinaus das Potenzial der Gate-Leitung GL_1 kleiner oder gleich der Schwellenspannung Vth des Transistors Tr_1 eingestellt wird, kann das Potenzial des Floating-Gates FG LOW sein.
  • Damit kann man entweder eine VCL-Ids-2-Kurve (FG = LOW) oder eine VCL-Ids_2-Kurve (FG = HIGH) erhalten. Dies bedeutet, dass dann, wenn das Potenzial des Floating-Gates FG gleich LOW ist, der Drain-Strom Ids_2 bei dem Potenzial VCL von 0 V klein ist. Entsprechend werden Daten 0 gespeichert. Wenn des Weiteren das Potenzial des Floating-Gates FG gleich HIGH ist, so ist der Drain-Strom Ids_2 bei dem Potenzial VCL von 0 V groß. Entsprechend werden Daten 1 gespeichert. Auf diese Weise können Daten gespeichert werden.
  • Da der Aus-Zustands-Strom des Transistors Tr_1 äußerst klein gemacht werden kann, wenn der Transistor 3340 als Transistor Tr_1 verwendet wird, kann ein unbeabsichtigtes Lecken von elektrischer Ladung, die in dem Floating-Gate FG von 19B angesammelt ist, durch den Transistor Tr_1 unterdrückt werden. Daher können Daten für eine lange Zeitspanne gehalten werden. Des Weiteren ist die Feldeffektmobilität des Transistors Tr_1 hoch. Damit kann das Speicherelement mit hoher Geschwindigkeit betrieben werden.
  • Wie vorstehend beschrieben worden ist, ermöglicht die Verwendung des Transistors entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung für wenigstens einen Teil des Speicherelementes die Bildung einer Halbleitervorrichtung, die eine hohe Zuverlässigkeit und einen niedrigen Energieverbrauch aufweist und die zu einem Hochgeschwindigkeitsbetrieb in der Lage ist.
  • Dieses Ausführungsbeispiel kann in einer geeigneten Kombination mit einem beliebigen der anderen Ausführungsbeispiele implementiert werden.
  • Ausführungsbeispiel 6
  • Eine zentrale Verarbeitungseinheit (CPU) kann unter Verwendung des Transistors, der in Ausführungsbeispiel 3 beschrieben ist, und der Halbleitervorrichtung, die in Ausführungsbeispiel 5 beschrieben ist, für wenigstens einen Teil der CPU gebildet werden.
  • 20A ist ein Blockdiagramm zur Darstellung einer spezifischen Konfiguration einer CPU. Die CPU aus der Darstellung in 20A beinhaltet über einem Substrat 1190 eine arithmetische logische Einheit (ALU) 1191, eine ALU-Steuerung 1192, einen Anweisungsdecodierer 1193, eine Interrupt-Steuerung 1194, einen Timing-Steuerung 1195, ein Register 1196, eine Registersteuerung 1197, eine Busschnittstelle (Bus-I/F) 1198, einen wiederbeschreibbare ROM 1199 und eine ROM-Schnittstelle (ROM I/F) 1189. Ein Halbleitersubstrat, ein SOI-Substrat, ein Glassubstrat oder dergleichen wird als Substrat 1190 verwendet. Der ROM 1199 und die ROM-Schnittstelle 1189 können über einem separaten Chip vorgesehen sein. Es ist überflüssig herauszustellen, dass die CPU in 20A nur ein Beispiel ist, bei dem die Konfiguration vereinfacht ist, und dass CPUs in der Praxis in Abhängigkeit von den Anwendungen verschiedene Konfigurationen aufweisen.
  • Eine Anweisung, die in die CPU durch die Busschnittstelle 1198 eingegeben wird, wird in den Anweisungsdecodierer 1193 eingegeben, darin decodiert und sodann in die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Timing-Steuerung 1195 eingegeben.
  • Die ALU-Steuerung 1192, die Interrupt-Steuerung 1194, die Registersteuerung 1197 und die Timing-Steuerung 1195 führen verschiedene Steuerungen entsprechend der decodierten Anweisung aus. Insbesondere erzeugt die ALU-Steuerung 1192 Signale zur Steuerung des Betriebes der ALU 1191. Während die CPU ein Programm ausführt, verarbeitet die Interrupt-Steuerung 1194 eine Interrupt-Anforderung aus einer externen Eingabe-/AusgabeVorrichtung oder einer Peripherieschaltung in Abhängigkeit von der Priorität hiervon oder einem Maskenzustand. Die Registersteuerung 1197 erzeugt eine Adresse des Registers 1196 und liest Daten von dem oder schreibt Daten in das Register 1196 in Abhängigkeit vom Zustand der CPU.
  • Die Timing-Steuerung 1195 erzeugt Signale zum Steuern der Betriebszeittaktung der ALU 1191, der ALU-Steuerung 1192, des Anweisungsdecoders 1193, der Interrupt-Steuerung 1194 und der Registersteuerung 1197. Die Timing-Steuerung 1195 beinhaltet beispielsweise einen internen Taktgenerator zum Erzeugen eines internen Taktsignals CLK2 auf Grundlage eines Referenztaktsignals CLK1 und leitet das Taktsignal CLK2 an die vorgenannten Schaltungen.
  • In der CPU von 20A ist die Halbleitervorrichtung entsprechend Ausführungsbeispiel 5 in dem Register 1196 vorgesehen.
  • In der CPU von 20A wählt die Registersteuerung 1197 einen Vorgang des Haltens von Daten in dem Register 1196 in Reaktion auf eine Anweisung aus der ALU 1191 aus. Dies bedeutet, dass die Halbleitervorrichtung in dem Register 1196 bestimmt, welches von einem Phaseninversionselement und einem Kondensator Daten erhält. Werden Daten, die von dem Phaseninversionselement gehalten werden, ausgewählt, so wird eine Leistungsversorgungsspannung der Halbleitervorrichtung in dem Register 1196 zugeleitet. Werden Daten, die von dem Kondensator gehalten werden, ausgewählt, so werden die Daten in dem Kondensator neugeschrieben, und es kann die Zuleitung der Leistungsversorgungsspannung zu der Halbleiterspeichervorrichtung in dem Register 1196 angehalten werden.
  • Die Leistungsversorgung kann mit einem Schaltelement angehalten werden, das zwischen einer Halbleitervorrichtungsgruppe und einem Knoten vorgesehen ist, an dem ein Leistungsversorgungspotenzial VDD oder ein Leistungsversorgungspotenzial VSS anliegen, wie in 20B oder 20C gezeigt ist. Schaltungen, die in 20B und 20C gezeigt sind, werden nachstehend beschrieben.
  • 20B und 20C zeigen jeweils ein Beispiel für eine Konfiguration einer Speicherschaltung, die den Transistor beinhaltet, dessen Aktivschicht unter Verwendung eines Oxidhalbleiters gebildet ist, für ein Schaltelement zum Steuern der Zuleitung eines Leistungsversorgungspotenzials für eine Halbleitervorrichtung.
  • Die in 20B dargestellte Speichervorrichtung beinhaltet ein Schaltelement 1141 und eine Halbleitervorrichtungsgruppe 1143, die eine Mehrzahl von Halbleitervorrichtungen 1142 beinhaltet. Insbesondere kann als jede der Halbleitervorrichtungen 1142 die Halbleitervorrichtung, die bei Ausführungsbeispiel 5 beschrieben ist, verwendet werden. Jede der Halbleitervorrichtungen 1142, die in der Halbleitervorrichtungsgruppe 1143 beinhaltet ist, wird mit dem Hochpegelleistungsversorgungspotenzial VDD durch das Schaltelement 1141 versorgt. Des Weiteren wird jede der Halbleitervorrichtungen 1142, die in der Halbleitervorrichtungsgruppe 1143 beinhaltet ist, mit einem Potenzial eines Signals IN und dem Niedrigpegelleistungsversorgungspotenzial VSS versorgt.
  • In 20B kann als Schaltelement 1141 der Transistor, der bei Ausführungsbeispiel 3 beschrieben ist, verwendet werden. Das Schalten des Transistors wird durch ein Signal SigA gesteuert, das in ein Gate hiervon eingegeben wird.
  • Man beachte, dass 20B die Konfiguration darstellt, in der das Schaltelement 1141 nur einen Transistor beinhaltet. Ein Ausführungsbeispiel der vorliegenden Erfindung ist jedoch nicht hierauf beschränkt. Das Schaltelement 1141 kann eine Mehrzahl von Transistoren beinhalten. In dem Fall, in dem das Schaltelement 1141 eine Mehrzahl von Transistoren beinhaltet, die als Schaltelemente dienen, kann die Mehrzahl von Transistoren miteinander parallel, in Reihe oder als Kombination einer parallelen Verbindung und einer Reihenverbindung verbunden sein.
  • 20C zeigt ein Beispiel für eine Speichervorrichtung, in der jede der Halbleitervorrichtungen 1142, die in der Halbleitervorrichtungsgruppe 1143 vorhanden ist, mit dem Niedrigpegelleistungsversorgungspotenzial VSS durch das Schaltelement 1141 versorgt wird. Die Zuleitung des Niedrigpegelleistungsversorgungspotenzials VSS an jede der Halbleitervorrichtungen 1142, die in der Halbleitervorrichtungsgruppe 1143 beinhaltet ist, kann von dem Schaltelement 1141 gesteuert werden.
  • Ist ein Schaltelement zwischen einer Halbleitervorrichtungsgruppe und einem Knoten vorgesehen, dem das Leistungsversorgungspotenzial VDD oder das Leistungsversorgungspotenzial VSS zugeleitet wird, so können Daten sogar in dem Fall gehalten werden, in dem ein Betrieb einer CPU vorübergehend angehalten ist und die Zuleitung der Leistungsversorgungsspannung angehalten ist. Entsprechend kann der Leistungsverbrauch verringert werden. Während beispielsweise ein Anwender eines Personalcomputers keine Daten in eine Eingabevorrichtung, so beispielsweise eine Tastatur, eingibt, kann der Betrieb der CPU angehalten werden, sodass der Leistungsverbrauch verringert wird.
  • Wenn des Weiteren der Transistor, der bei Ausführungsbeispiel 3 beschrieben ist, und die Halbleitervorrichtung, die bei Ausführungsbeispiel 5 beschrieben sind, verwendet werden, kann die CPU mit hoher Geschwindigkeit arbeiten, während sie weniger Leistung verbraucht.
  • Obwohl die CPU hier als Beispiel gegeben ist, kann ein Ausführungsbeispiel der vorliegenden Erfindung auch bei einer LSI Anwendung finden, so beispielsweise einen digitalen Signalprozessor (DSP), eine Custom-LSI oder eine feldprogrammierbare Gate-Anordnung (FPGA).
  • Dieses Ausführungsbeispiel kann in einer geeigneten Kombination mit einem beliebigen der anderen Ausführungsbeispiele implementiert werden.
  • Ausführungsbeispiel 7
  • Bei diesem Ausführungsbeispiel werden Beispiele für elektronische Vorrichtungen beschrieben, bei denen die Halbleitervorrichtung zum Einsatz kommen kann, die bei einem beliebigen der Ausführungsbeispiele 3 bis 6 beschrieben ist.
  • 21A zeigt ein tragbares Informationsendgerät. Das tragbare Informationsendgerät beinhaltet ein Gehäuse 4300, einen Knopf 4301, ein Mikrofon 4302, einen Anzeigeabschnitt 4303, einen Lautsprecher 4304 und eine Kamera 4305 und nimmt die Funktion eines Mobiltelefons wahr.
  • 21B zeigt eine Anzeige. Die Anzeige beinhaltet ein Gehäuse 4310 und einen Anzeigeabschnitt 4311.
  • 21C zeigt eine digitale Fotokamera (still camera). Die digitale Fotokamera beinhaltet ein Gehäuse 4320, einen Knopf 4321, ein Mikrofon 4322 und einen Anzeigeabschnitt 4323.
  • Bei Verwendung der Halbleitervorrichtung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann eine elektronische Vorrichtung mit günstiger Güte erhalten werden.
  • Dieses Ausführungsbeispiel kann mit einem beliebigen der anderen Ausführungsbeispiele je nach Bedarf kombiniert werden.
  • Beispiel 1
  • Bei diesem Beispiel wurde ein Kristallzustand eines Oxidhalbleiterfilmes durch ein XRD-Verfahren bewertet.
  • Man beachte, dass bei diesem Beispiel die Oxidhalbleiterfilme bei allen Proben jeweils durch ein Sputterverfahren aufgebracht werden, und zwar unter Verwendung des Sputtertargets, das einen Oxidhalbleiter beinhaltet, der einen Kristallbereich aufweist, in dem die Richtung der c-Achse parallel zu einem Normalenvektor der oberen Oberfläche des Oxidhalbleiters ist, was bei Ausführungsbeispiel 1 beschrieben worden ist, und der Aufbringeinrichtung, die bei Ausführungsbeispiel 2 beschrieben worden ist.
  • Zunächst wurde die Differenz bzw. der Unterschied hinsichtlich der Kristallinität der Oxidhalbleiterfilme infolge der Planarität eines Filmes, der als Basis dient, bewertet. Ein Verfahren zum Bilden von Proben ist das folgende.
  • Bei einer Probe 4 wurde ein 300 nm dicker Siliziumoxidfilm über einem Siliziumwafer durch ein Sputterverfahren aufgebracht. Die durchschnittliche Oberflächenrauheit Ra der oberen Oberfläche des Siliziumoxidfilmes war gleich 0,9 nm.
  • Bei einer Probe 5 wurde ein 300 nm dicker Siliziumoxidfilm über einem Siliziumwafer durch ein Sputterverfahren aufgebracht, und die obere Oberfläche wurde durch eine CMP-Behandlung planarisiert. Die durchschnittliche Oberflächenrauheit Ra der oberen Oberfläche des Siliziumoxidfilmes, die der Planarisierungsbehandlung unterworfen worden ist, war gleich 0,2 nm.
  • Bei einer Probe 6 wurde ein 300 nm dicker thermischer Oxidationsfilm über einem Siliziumwafer durch thermische Oxidation aufgebracht. Die durchschnittliche Oberflächenrauheit Ra der oberen Oberfläche des thermischen Oxidationsfilmes war gleich 0,2 nm.
  • Als Nächstes wurde ein 100 nm dicker In-Ga-Zn-O-Verbindungsfilm über einer jeden der Proben 4 bis 6 durch ein Sputterverfahren aufgebracht. Man beachte, dass die Aufbringung unter Bedingungen durchgeführt wurde, bei denen ein In-Ga-Zn-O-Verbindungssputtertarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 verwendet wurde, die Leistung gleich 0,5 kW (DC) war, ein Aufbringgas 45 sccm eines Sauerstoffgases war, der Druck gleich 0,4 Pa war und die Substrattemperatur gleich 250 °C war.
  • 37 zeigt XRD-Spektren der Proben 4 bis 6. Die XRD-Analyse wurde unter Verwendung des Röntgendiffraktometers D8 Advance, das von der Firma Bruker AXS hergestellt wird, durchgeführt, und es wurde eine Messung mittels des out-of-plane-Verfahrens durchgeführt.
  • 37 zeigt, dass die Intensität des Extremums, das die Kristallinität in der Umgebung von 2θ = 30° angibt, bei Proben 5 und 6 höher als bei Probe 4 war. Dies bedeutet, dass dann, wenn der als Basis dienende Film eine höhere Planarität aufweist, die Kristallinität des zu erhaltenden Oxidhalbleiterfilmes verbessert wird.
  • Als Nächstes wurde die Differenz bzw. der Unterschied hinsichtlich der Kristallinität der Oxidhalbleiterfilme infolge einer Substrattemperatur zum Zeitpunkt der Aufbringung bewertet. Ein Verfahren zur Bildung von Proben war folgendes.
  • Bei jeder Probe wurde ein 200 nm dicker In-Ga-Zn-O-Verbindungsfilm über einem Glassubstrat durch ein Sputterverfahren aufgebracht. Man beachte, dass die Aufbringung unter Bedingungen durchgeführt wurde, bei denen ein In-Ga-Zn-O-Verbindungssputtertarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 verwendet wurde, die Leistung gleich 5 kW (DC) war, die Aufbringgasströme 50 sccm eines Argongases und 50 sccm eines Sauerstoffgases waren, der Druck gleich 0,6 Pa war und die Substrattemperaturen bei Raumtemperatur (Probe 7), 120 °C (Probe 8), 150 °C (Probe 9) und 170 °C (Probe 10) waren.
  • 38 zeigt XRD-Spektren von Proben 7 bis 10. Die XRD-Analyse wurde unter Verwendung des Röntgendiffraktometers D8 Advance, das von der Firma Bruker AXS hergestellt wird, durchgeführt, und die Messung wurde mittels eines out-of-plane-Verfahrens durchgeführt.
  • 38 zeigt, dass die Intensität des Extremums, das die Kristallinität in der Umgebung von 2θ = 30° angibt, in der Reihenfolge der Probe 10, Probe 9, Probe 8 und Probe 7 höher war. Dies bedeutet, dass dann, wenn die Substrattemperatur zum Zeitpunkt der Aufbringung höher ist, die Kristallinität des herzustellenden Oxidhalbleiterfilmes verbessert wird.
  • Als Nächstes wurde die Differenz bzw. der Unterschied hinsichtlich der Kristallinität der Oxidhalbleiterfilme infolge des prozentualen Anteils eines Sauerstoffgases zum Zeitpunkt der Aufbringung bewertet. Ein Verfahren zum Bilden von Proben ist folgendes.
  • Bei jeder Probe wurde ein 200 nm dicker In-Ga-Zn-O-Verbindungsfilm über einem Glassubstrat durch ein Sputterverfahren aufgebracht. Man beachte, dass die Aufbringung unter Bedingungen durchgeführt wurde, bei denen ein In-Ga-Zn-O-Verbindungssputtertarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 verwendet wurde; die Leistung gleich 5 kW (DC) war; der prozentuale Anteil eines Sauerstoffgases (die Flussrate des Sauerstoffgases, die man durch Division durch die Gesamtmenge der Flussrate des Sauerstoffgases und der Flussrate eines Argongases erhält) gleich 10% (Probe 11), 20% (Probe 12), 30% (Probe 13), 50% (Probe 14), 70% (Probe 15) und 100% (nur Sauerstoff; Probe 16) war. Der Druck war gleich 0,6 Pa, und die Substrattemperatur war gleich 170 °C.
  • 39 zeigt XRD-Spektren von Proben 11 bis 16. Die XRD-Analyse wurde unter Verwendung des Röntgendiffraktometers D8 Advance, das von der Firma Bruker AXS hergestellt wird, durchgeführt, und die Messung wurde mittels eines out-of-plane-Verfahrens durchgeführt.
  • 39 zeigt, dass die Intensität des Extremums, das die Kristallinität angibt, in der Reihenfolge der Probe 16, Probe 15, Probe 14, Probe 13, Probe 12 und Probe 11 höher war. Dies bedeutet, dass dann, wenn der prozentuale Anteil des Sauerstoffgases zum Zeitpunkt der Aufbringung höher war, die Kristallinität des herzustellenden Oxidhalbleiterfilmes verbessert wird.
  • Dieses Beispiel zeigt, dass die Kristallinität eines herzustellenden Oxidhalbleiterfilmes verbessert wird, wenn ein als Basis dienender Film eine höhere Planarität aufweist, wenn eine Substrattemperatur zum Zeitpunkt der Aufbringung höher ist und wenn der prozentuale Anteil eines Sauerstoffgases zum Zeitpunkt der Aufbringung höher ist.
  • Bezugszeichenliste
  • 10
    Aufbringkammer,
    10a
    Aufbringkammer,
    10b
    Aufbringkammer,
    10c
    Aufbringkammer,
    11
    Substratzuleitkammer,
    12
    Lastsperrkammer,
    12a
    Lastsperrkammer,
    12b
    Lastsperrkammer,
    13
    Transferkammer,
    14
    Kassettenport,
    15
    Substraterwärmungskammer,
    20a
    Aufbringkammer,
    20b
    Aufbringkammer,
    22a
    Lastsperrkammer,
    22b
    Lastsperrkammer,
    25
    Substraterwärmungskammer,
    32
    Sputtertarget,
    34
    Targethalter,
    54
    Refiner,
    58a
    Kryopumpe,
    58b
    Kryopumpe,
    58c
    Turbomolekularpumpe,
    58d
    Kryopumpe,
    58e
    Kryopumpe,
    58f
    Kryopumpe,
    59
    Vakuumpumpe,
    59a
    Vakuumpumpe,
    59b
    Vakuumpumpe,
    59c
    Vakuumpumpe,
    60
    Massenströmungssteuerung,
    62
    Gaserwärmungssystem,
    66
    Kryofalle,
    100
    Substrat,
    102
    Basisisolierfilm,
    104
    Gate-Elektrode,
    106
    Oxidhalbleiterfilm,
    112
    Gate-Isolierfilm,
    116
    Paar von Elektroden,
    204
    Gate-Elektrode,
    206
    Oxidhalbleiterfilm,
    212
    Gate-Isolierfilm,
    216
    Paar von Elektroden,
    304
    Gate-Elektrode,
    306
    Oxidhalbleiterfilm,
    312
    Gate-Isolierfilm,
    316
    Paar von Elektroden,
    318
    Schutzisolierfilm,
    406
    Oxidhalbleiterfilm,
    416
    Paar von Elektroden,
    418
    Schutzisolierfilm,
    502
    Basisisolierfilm,
    504
    Gate-Elektrode,
    506
    Oxidhalbleiterfilm,
    506a
    hohen Widerstand aufweisender Bereich,
    506b
    niedrigen Widerstand aufweisender Bereich,
    507
    Oxidhalbleiterfilm,
    507a
    hohen Widerstand aufweisender Bereich,
    507b
    niedrigen Widerstand aufweisender Bereich,
    512
    Gate-Isolierfilm,
    516
    Paar von Elektroden,
    518
    Schutzisolierfilm,
    520
    Schutzfilm,
    522
    Verdrahtung,
    524
    Seitenwandisolierfilm,
    602
    Basisisolierfilm,
    604
    Gate-Elektrode,
    606
    Oxidhalbleiterfilm,
    606a
    hohen Widerstand aufweisender Bereich,
    606b
    niedrigen Widerstand aufweisender Bereich,
    612
    Gate-Isolierfilm,
    616
    Paar von Elektroden,
    618
    Schutzisolierfilm,
    622
    Verdrahtung,
    700
    Substrat,
    702
    Basisisolierfilm,
    704
    Gate-Elektrode,
    706
    Oxidhalbleiterfilm,
    712
    Gate-Isolierfilm,
    716
    Paar von Elektroden,
    718
    Zwischenschichtisolierfilm,
    722
    Verdrahtung,
    728
    Schutzisolierfilm,
    1141
    Schaltelement,
    1142
    Halbleitervorrichtung,
    1143
    Halbleitervorrichtungsgruppe,
    1189
    ROM-Schnittstelle,
    1190
    Substrat,
    1191
    ALU,
    1192
    ALU-Steuerung,
    1193
    Anweisungsdecodierer,
    1194
    Interrupt-Steuerung,
    1195
    Timing-Steuerung,
    1196
    Register,
    1197:
    Registersteuerung,
    1198
    Busschnittstelle,
    1199
    ROM,
    2200
    Pixel,
    2210
    Flüssigkristallelement,
    2220
    Kondensator,
    2230
    Transistor,
    3100
    Substrat,
    3102
    Basisisolierfilm,
    3104
    Gate-Elektrode,
    3106
    Oxidhalbleiterfilm,
    3106a
    hohen Widerstand aufweisender Bereich,
    3106b
    niedrigen Widerstand aufweisender Bereich,
    3112
    Gate-Isolierfilm,
    3116
    Paar von Elektroden,
    3118
    Zwischenschichtisolierfilm,
    3120
    Schutzfilm,
    3122
    Verdrahtung,
    3124
    Seitenwandisolierfilm,
    3326
    Elektrode,
    3328
    Zwischenschichtisolierfilm,
    3330
    Kondensator,
    3340
    Transistor,
    3350
    Transistor,
    3382
    Basisisolierfilm,
    3384
    Halbleiterfilm,
    3384a
    erster niedrigen Widerstand aufweisender Bereich,
    3384b
    zweiter niedrigen Widerstand aufweisender Bereich,
    3384c
    dritter niedrigen Widerstand aufweisender Bereich,
    3386
    Gate-Isolierfilm,
    3392
    Gate-Elektrode,
    3394
    Seitenwandisolierfilm,
    3396
    Zwischenschichtisolierfilm,
    4300
    Gehäuse,
    4301
    Knopf,
    4302
    Mikrofon,
    4303
    Anzeigeabschnitt,
    4304
    Lautsprecher,
    4305
    Kamera,
    4310
    Gehäuse,
    4311
    Anzeigeabschnitt,
    4320
    Gehäuse,
    4321
    Knopf,
    4322
    Mikrofon,
    4323
    Anzeigeabschnitt,
    5001
    Form,
    5002
    Verbindungspulver,
    5012
    Verbindungsfilm,
    5022
    Verbindungsfilm,
    5032
    plattenartige Verbindung,
    5042
    plattenartige Verbindung,
    5101
    Form,
    5102
    Aufschlämmung,
    5112
    Verbindungsfilm,
    5122
    Verbindungsfilm,
    5132
    plattenartige Verbindung.
  • Die Anmeldung beruht auf der beim japanischen Patentamt am 8. Juni 2011 eingereichten japanischen Patentanmeldung mit der Seriennummer 2011-128750 und der am 15. Dezember 2011 beim japanischen Patentamt eingereichten japanischen Patentanmeldung mit der Seriennummer 2011-274954 , deren gesamte Inhalte hiermit durch Bezugnahme mit aufgenommen sind.

Claims (8)

  1. Verfahren zum Herstellen eines Sputtertargets, das einen Oxidhalbleiter enthält, wobei das Verfahren zum Herstellen des Sputtertargets umfasst: einen Schritt eines Mischens eines InOx-Rohmaterials, eines GaOY-Rohmaterials und eines ZnOz-Rohmaterials; einen Schritt eines Brennens des Gemischs aus dem InOx-Rohmaterial, dem GaOY-Rohmaterial und dem ZnOz-Rohmaterial, so dass eine In-Ga-Zn-O-Verbindung, die Kristallstrukturen in Schichtform enthält, ausgebildet wird; einen Schritt eines Herstellens eines Verbindungspulvers durch Mahlen der In-Ga-Zn-O-Verbindung; einen Schritt eines Brennens des Verbindungspulvers; und einen anschließenden Schritt eines Durchführens einer Druckbehandlung an dem Verbindungspulver, das dem Brennen unterzogen worden ist; wobei beim Mischschritt ein molares Verhältnis des InOx-Rohmaterials zu dem GaOY-Rohmaterial und dem ZnOz-Rohmaterial 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 1:1:2, 3:1:4 oder 3:1:2 ist, und wobei das Sputtertarget einen Kristallbereich enthält, bei dem ein Winkel zwischen einer c-Achse und einer Oberfläche des Sputtertargets größer als oder gleich 85° und kleiner als oder gleich 95° ist.
  2. Verfahren zum Herstellen eines Sputtertargets nach Anspruch 1 , wobei eine relative Dichte des Sputtertargets höher als oder gleich 90% ist.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Transistor beinhaltet, bei dem ein Oxidhalbleiterfilm durch ein Sputterverfahren unter Verwendung eines Sputtertargets, das einen Oxidhalbleiter enthält, über einem Substrat ausgebildet wird, wobei das Herstellen des Sputtertargets umfasst: einen Schritt eines Mischens eines InOx-Rohmaterials, eines GaOY-Rohmaterials und eines ZnOz-Rohmaterials; einen Schritt eines Brennens eines Gemischs aus dem InOx-Rohmaterial, dem GaOY-Rohmaterial und dem ZnOz-Rohmaterial, so dass eine In-Ga-Zn-O-Verbindung, die Kristallstrukturen in Schichtform enthält, ausgebildet wird, einen Schritt eines Herstellens eines Verbindungspulvers durch Mahlen der In-Ga-Zn-O-Verbindung, einen Schritt eines Brennens des Verbindungspulvers, und einen anschließenden Schritt eines Durchführens einer Druckbehandlung an dem Verbindungspulver, das dem Brennen unterzogen worden ist; wobei ein molares Verhältnis des InOx-Rohmaterials zu dem GaOY-Rohmaterial und dem ZnOz-Rohmaterial in dem Gemisch 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 1:1:2, 3:1:4 oder 3:1:2 ist, wobei das Sputtertarget einen Kristallbereich enthält, bei dem ein Winkel zwischen einer c-Achse und einer Oberfläche des Sputtertargets größer als oder gleich 85° und kleiner als oder gleich 95° ist, und wobei der Oxidhalbleiterfilm einen Kristallbereich enthält, bei dem ein Winkel zwischen einer c-Achse und einer oberen Oberfläche des Substrats größer als oder gleich 85° und kleiner als oder gleich 95° ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, wobei der Oxidhalbleiterfilm derart ausgebildet wird, dass ein gesputtertes Teilchen, das eine Form entlang einer Schicht parallel zu einer a-b-Ebene aufweist, von dem Sputtertarget getrennt und über dem Substrat abgeschieden wird.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3 oder 4, wobei der Oxidhalbleiterfilm in einem Zustand ausgebildet wird, in dem das Substrat erwärmt wird.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, wobei eine Temperatur, bei der das Substrat erwärmt wird, höher als oder gleich 200°C und niedriger als oder gleich 500°C ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 3, wobei ein Ion mit der Oberfläche des Sputtertargets zusammenprallt, der Kristallbereich, der in dem Sputtertarget beinhaltet ist, entlang einer a-b-Ebene gespalten wird und ein gesputtertes Teilchen vom Sputtertarget getrennt wird, während der Oxidhalbleiterfilm ausgebildet wird.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, wobei das gesputterte Teilchen eine flachplattenartige oder pelletartige Form aufweist.
DE112012007295.2T 2011-06-08 2012-05-28 Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE112012007295B3 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-128750 2011-06-08
JP2011128750 2011-06-08
JP2011274954 2011-12-15
JP2011-274954 2011-12-15

Publications (1)

Publication Number Publication Date
DE112012007295B3 true DE112012007295B3 (de) 2022-02-03

Family

ID=47292216

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112012007295.2T Active DE112012007295B3 (de) 2011-06-08 2012-05-28 Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012002394.3T Pending DE112012002394T5 (de) 2011-06-08 2012-05-28 Sputtertarget, Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Bilden eines Dünnfilmes

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112012002394.3T Pending DE112012002394T5 (de) 2011-06-08 2012-05-28 Sputtertarget, Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Bilden eines Dünnfilmes

Country Status (8)

Country Link
US (6) US9382611B2 (de)
JP (11) JP5639115B2 (de)
KR (9) KR102492593B1 (de)
CN (3) CN107419225B (de)
DE (2) DE112012007295B3 (de)
SG (1) SG11201504191RA (de)
TW (3) TWI431142B (de)
WO (1) WO2012169449A1 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492593B1 (ko) * 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150023054A (ko) * 2012-06-29 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9758856B2 (en) * 2013-02-05 2017-09-12 Soleras Advanced Coatings Bvba (Ga) Zn Sn oxide sputtering target
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
WO2014188983A1 (en) * 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
EP3062117B1 (de) * 2013-06-14 2018-03-28 Rasco GmbH Verfahren zur kontaktierung von integrierten schaltkomponenten in einem prüfsystem
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
TW201516167A (zh) * 2013-10-22 2015-05-01 Semiconductor Energy Lab 氧化物半導體膜之製作方法
KR20160102295A (ko) 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102340437B1 (ko) * 2013-12-27 2021-12-16 이데미쓰 고산 가부시키가이샤 산화물 소결체, 그 제조 방법 및 스퍼터링 타깃
JP6305083B2 (ja) * 2014-02-04 2018-04-04 Jx金属株式会社 スパッタリングターゲット及び、それの製造方法
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN103924201B (zh) * 2014-03-31 2016-03-30 京东方科技集团股份有限公司 磁控溅射设备
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
CN103996717B (zh) 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR20170101233A (ko) * 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
KR102530123B1 (ko) 2015-07-30 2023-05-08 이데미쓰 고산 가부시키가이샤 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터
CN108474106B (zh) 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
JP7194122B2 (ja) 2018-01-05 2022-12-21 株式会社半導体エネルギー研究所 半導体装置
TWI702294B (zh) * 2018-07-31 2020-08-21 日商田中貴金屬工業股份有限公司 磁氣記錄媒體用濺鍍靶
CN110819964A (zh) * 2018-08-13 2020-02-21 中兴通讯股份有限公司 真空镀膜设备、方法及滤波器腔体膜层的制备方法
CN109540969B (zh) * 2018-11-13 2021-01-05 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110483098A (zh) * 2019-09-27 2019-11-22 中铁十六局集团北京轨道交通工程建设有限公司 一种地铁施工中混凝土蒸汽养护的方法
CN116195039A (zh) * 2020-07-22 2023-05-30 株式会社钟化 薄膜晶体管元件及其制造方法
CN116018416A (zh) 2020-10-15 2023-04-25 日本制铁株式会社 钢板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127521A1 (en) 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US20110180392A1 (en) 2008-06-27 2011-07-28 Koki Yano SPUTTERING TARGET FOR OXIDE SEMICONDUCTOR, COMPRISING InGaO3(ZnO) CRYSTAL PHASE AND PROCESS FOR PRODUCING THE SPUTTERING TARGET
US8598578B2 (en) 2009-11-19 2013-12-03 Idemitsu Kosan Co., Ltd. Sputtering target and thin film transistor equipped with same

Family Cites Families (207)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569885A (en) 1979-07-02 1981-01-31 Toko Inc Character font composite system
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0731950B2 (ja) * 1985-11-22 1995-04-10 株式会社リコー 透明導電膜の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0253239A (ja) 1988-08-16 1990-02-22 Nippon Telegr & Teleph Corp <Ntt> 光記録媒体の製造方法
JP3301755B2 (ja) * 1990-08-22 2002-07-15 東ソー株式会社 スパッタリングターゲット及びその製法
JPH0688218A (ja) * 1990-11-15 1994-03-29 Tosoh Corp 酸化亜鉛系焼結体及びその製造方法並びに用途
JP3128861B2 (ja) * 1991-06-06 2001-01-29 東ソー株式会社 スパッタリングターゲット及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR100306565B1 (ko) 1992-12-15 2001-11-30 도미나가 가즈토 투명도전막과그의제조방법,투명도전막이형성된도전성투명필름과도전성투명유리,및도전성재료
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3947575B2 (ja) 1994-06-10 2007-07-25 Hoya株式会社 導電性酸化物およびそれを用いた電極
JPH07333438A (ja) * 1994-06-14 1995-12-22 Idemitsu Kosan Co Ltd 導電性偏光板およびその製造方法
JP2984783B2 (ja) 1995-03-13 1999-11-29 株式会社住友シチックス尼崎 スパッタリング用チタンターゲットおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (de) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem transparenten schaltungselement
KR100434646B1 (ko) * 1995-11-08 2004-09-01 도소 가부시키가이샤 소결된ito콤팩트의제조공정
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3881407B2 (ja) 1996-07-31 2007-02-14 Hoya株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP3569885B2 (ja) * 1997-04-04 2004-09-29 住友重機械工業株式会社 酸化物超電導体の製造方法
JP3571540B2 (ja) 1998-02-04 2004-09-29 三井金属鉱業株式会社 濾過式成形型およびその型を用いたセラミックス焼結体の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP2610229A3 (de) 1998-08-31 2015-02-18 Idemitsu Kosan Co., Ltd. Transparentes elektronenleitendes Glas, beschichtet mit einer transparenten elektronenleitenden Schicht, IZTO enthaltend.
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4850378B2 (ja) 1999-11-25 2012-01-11 出光興産株式会社 スパッタリングターゲット、透明導電性酸化物、およびスパッタリングターゲットの製造方法
GB0007726D0 (en) 2000-03-31 2000-05-17 Galvin George F Piston
US6503374B1 (en) 2000-08-29 2003-01-07 National Science Council SBTN ferroelectric thin film and method for producing same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002165221A (ja) 2000-11-27 2002-06-07 Hitachi Keiyo Engineerring & System Ltd 動画像データ圧縮方式
JP4470008B2 (ja) * 2001-03-08 2010-06-02 Dowaエレクトロニクス株式会社 ターゲット材およびその製造方法、並びに酸化物超電導体薄膜
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
WO2003008661A1 (fr) 2001-07-17 2003-01-30 Idemitsu Kosan Co., Ltd. Cible de pulverisation et film conducteur transparent
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
EP2278041B1 (de) 2001-08-02 2012-05-23 Idemitsu Kosan Co., Ltd. Sputtertarget und durch das Target erhältlicher, transparenter, leitfähiger Film
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003193231A (ja) 2001-12-27 2003-07-09 Nikon Corp スパッタ源、スパッタ成膜装置、スパッタ成膜方法、光学多層膜、光学部材及び投影露光装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
FR2836372B1 (fr) 2002-02-28 2004-06-04 Obl Procede et dispositif pour la mise en place d'implants dentaires
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
CN101260509A (zh) 2002-08-02 2008-09-10 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100753329B1 (ko) 2003-09-30 2007-08-29 닛코킨조쿠 가부시키가이샤 고순도 산화아연 분말 및 그 제조방법과 고순도 산화아연타겟트 및 고순도 산화아연 박막
BE1015823A3 (fr) 2003-12-17 2005-09-06 Ct Rech Metallurgiques Asbl Procede de revetement d'une surface metallique par une couche ultrafine.
US7832619B2 (en) * 2004-02-27 2010-11-16 Howmet Corporation Method of making sputtering target
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
SE0500647L (sv) 2005-03-23 2006-09-24 Biosensor Applications Sweden Ab Publ Production of polycrystalline films for shear mode piezoelectric thin film resonators
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006287084A (ja) * 2005-04-04 2006-10-19 Rohm Co Ltd 薄膜トランジスタ素子およびその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101294986B1 (ko) 2005-07-15 2013-08-08 이데미쓰 고산 가부시키가이샤 InㆍSm 산화물계 스퍼터링 타깃
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
EP1995787A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit halbleitender Oxidschicht und Herstellungsverfahren dafür
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ZnO계 TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4231967B2 (ja) 2006-10-06 2009-03-04 住友金属鉱山株式会社 酸化物焼結体、その製造方法、透明導電膜、およびそれを用いて得られる太陽電池
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5237557B2 (ja) 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5244327B2 (ja) 2007-03-05 2013-07-24 出光興産株式会社 スパッタリングターゲット
EP2096188B1 (de) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtertarget
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8333913B2 (en) 2007-03-20 2012-12-18 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (de) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd Oxidhalbleiter und dünnfilmtransistoren damit
JP4537434B2 (ja) * 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
WO2009142289A1 (ja) 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP2010004012A (ja) 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
WO2009148154A1 (ja) 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5269501B2 (ja) 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4978592B2 (ja) * 2008-09-01 2012-07-18 三浦工業株式会社 純水製造装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010070418A (ja) 2008-09-18 2010-04-02 Idemitsu Kosan Co Ltd SnO2−In2O3系酸化物焼結体及び非晶質透明導電膜
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010212326A (ja) 2009-03-09 2010-09-24 Seiko Epson Corp 半導体装置
EP2256814B1 (de) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxid-Halbleiterbauelement und Verfahren zu seiner Herstellung
CN102449187A (zh) 2009-06-03 2012-05-09 株式会社尼康 被膜形成物及被膜形成物的制造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5387248B2 (ja) * 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
JP5641840B2 (ja) 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
JP5333144B2 (ja) * 2009-10-14 2013-11-06 住友金属鉱山株式会社 薄膜製造用焼結体ターゲットとその製造方法
EP2494597A4 (de) 2009-10-30 2015-03-18 Semiconductor Energy Lab Halbleiterbauelement
KR20120106950A (ko) 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101975741B1 (ko) 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
JP4843083B2 (ja) * 2009-11-19 2011-12-21 出光興産株式会社 In−Ga−Zn系酸化物スパッタリングターゲット
US8355109B2 (en) * 2009-11-24 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a liquid crystal material exhibiting a blue phase and a structure body projecting into the liquid crystal layer
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8617920B2 (en) 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011179056A (ja) * 2010-02-26 2011-09-15 Taiheiyo Cement Corp スパッタリングターゲット
US8377799B2 (en) 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP5295172B2 (ja) 2010-05-13 2013-09-18 三菱電機株式会社 半導体装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101845615A (zh) * 2010-05-26 2010-09-29 广东志成冠军集团有限公司 RF磁控溅射制备单晶透明ZnO薄膜的方法
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9299852B2 (en) 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
KR20140011945A (ko) 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
JP5654648B2 (ja) 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6111458B2 (ja) 2013-03-28 2017-04-12 株式会社Joled 半導体装置、表示装置および電子機器
CN111494008A (zh) 2014-12-05 2020-08-07 科林达斯公司 用于引导导线的系统和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180392A1 (en) 2008-06-27 2011-07-28 Koki Yano SPUTTERING TARGET FOR OXIDE SEMICONDUCTOR, COMPRISING InGaO3(ZnO) CRYSTAL PHASE AND PROCESS FOR PRODUCING THE SPUTTERING TARGET
US8598578B2 (en) 2009-11-19 2013-12-03 Idemitsu Kosan Co., Ltd. Sputtering target and thin film transistor equipped with same
US20110127521A1 (en) 2009-11-28 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2007 – 73 312 A Maschinenübersetzung, AIPN [online] JPO [abgerufen am 06.12.2018)

Also Published As

Publication number Publication date
TWI431142B (zh) 2014-03-21
CN103124805A (zh) 2013-05-29
JP6421229B2 (ja) 2018-11-07
CN103290371A (zh) 2013-09-11
KR102492593B1 (ko) 2023-01-26
US11959165B2 (en) 2024-04-16
JP5194193B1 (ja) 2013-05-08
KR20230014891A (ko) 2023-01-30
JP2015071829A (ja) 2015-04-16
JP5639115B2 (ja) 2014-12-10
JP2019110311A (ja) 2019-07-04
KR102432070B1 (ko) 2022-08-11
JP6598959B2 (ja) 2019-10-30
JP6740402B2 (ja) 2020-08-12
WO2012169449A1 (en) 2012-12-13
KR20190018059A (ko) 2019-02-20
TW201333242A (zh) 2013-08-16
JP2013144844A (ja) 2013-07-25
US8889477B2 (en) 2014-11-18
US11066739B2 (en) 2021-07-20
TWI601841B (zh) 2017-10-11
JP5912163B2 (ja) 2016-04-27
JP2024036319A (ja) 2024-03-15
CN107419225A (zh) 2017-12-01
JP2020174217A (ja) 2020-10-22
CN103124805B (zh) 2017-02-15
DE112012002394T5 (de) 2014-02-20
KR20140007495A (ko) 2014-01-17
US20120312681A1 (en) 2012-12-13
US20130011962A1 (en) 2013-01-10
US20210230740A1 (en) 2021-07-29
KR102064865B1 (ko) 2020-01-10
KR20140119835A (ko) 2014-10-10
SG11201504191RA (en) 2015-07-30
TW201303059A (zh) 2013-01-16
US20190185986A1 (en) 2019-06-20
KR20220113853A (ko) 2022-08-16
TW201706434A (zh) 2017-02-16
TWI561655B (en) 2016-12-11
KR20190095563A (ko) 2019-08-14
JP5194191B1 (ja) 2013-05-08
JP2013144841A (ja) 2013-07-25
JP2022116012A (ja) 2022-08-09
US20170016108A1 (en) 2017-01-19
KR102124557B1 (ko) 2020-06-18
CN103290371B (zh) 2015-02-25
KR20140003315A (ko) 2014-01-09
KR20180064565A (ko) 2018-06-14
US20120325650A1 (en) 2012-12-27
US9382611B2 (en) 2016-07-05
JP2019016812A (ja) 2019-01-31
US10889888B2 (en) 2021-01-12
CN107419225B (zh) 2020-08-04
JP2018050073A (ja) 2018-03-29
JP2013145864A (ja) 2013-07-25
KR20200122435A (ko) 2020-10-27
JP2016164993A (ja) 2016-09-08

Similar Documents

Publication Publication Date Title
DE112012007295B3 (de) Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2022069454A (ja) 半導体装置
DE112013004655T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 112012002394

Country of ref document: DE

R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112012007367

Country of ref document: DE

Ref document number: 112012007365

Country of ref document: DE

Ref document number: 112012007366

Country of ref document: DE

R130 Divisional application to

Ref document number: 112012007367

Country of ref document: DE

Ref document number: 112012007365

Country of ref document: DE

Ref document number: 112012007366

Country of ref document: DE

R020 Patent grant now final