JP6598959B2 - 酸化物半導体膜の作製方法 - Google Patents

酸化物半導体膜の作製方法 Download PDF

Info

Publication number
JP6598959B2
JP6598959B2 JP2018194200A JP2018194200A JP6598959B2 JP 6598959 B2 JP6598959 B2 JP 6598959B2 JP 2018194200 A JP2018194200 A JP 2018194200A JP 2018194200 A JP2018194200 A JP 2018194200A JP 6598959 B2 JP6598959 B2 JP 6598959B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
insulating film
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018194200A
Other languages
English (en)
Other versions
JP2019016812A (ja
Inventor
舜平 山崎
哲紀 丸山
裕己 井本
瞳 佐藤
正寛 渡邊
光男 増山
健一 岡崎
基 中島
貴志 島津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019016812A publication Critical patent/JP2019016812A/ja
Application granted granted Critical
Publication of JP6598959B2 publication Critical patent/JP6598959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/24—Apparatus or processes for treating or working the shaped or preshaped articles for curing, setting or hardening
    • B28B11/243—Setting, e.g. drying, dehydrating or firing ceramic articles
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/76—Crystal structural characteristics, e.g. symmetry

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

スパッタリング用ターゲット、およびその作製方法に関する。また、前述のスパッタリン
グ用ターゲットを用いてスパッタリング成膜される酸化物半導体膜、およびその酸化物半
導体膜を用いた半導体装置に関する。
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全
般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料とし
てシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体を用いたトランジスタが開示されており、酸
化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照
。）。
特開２００６−１６５５２８号公報
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して
信頼性が劣る場合があった。そこで、本発明は、信頼性が高い酸化物半導体を用いたトラ
ンジスタを有する半導体装置を作製することを目的とする。
また、本発明は、信頼性の高いトランジスタが得られる酸化物半導体の形成方法を提供す
ることを目的とする。
ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタ
リング用ターゲットを用い、スパッタリング法によって酸化物半導体膜を成膜する。
こうすることで、スパッタリング用ターゲットの結晶状態が基板に転写され、ｃ軸が上面
の法線ベクトルに平行である結晶領域を有する酸化物半導体膜を得やすくなる。
ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタ
リング用ターゲットは、単結晶になったときと同様の組成比となるように、原料を混合し
て作製する。
スパッタリング用ターゲットの表面にイオンが衝突すると、スパッタリング用ターゲット
に含まれる結晶領域はａ−ｂ面から劈開し、ａ−ｂ面に平行な層に沿った形状（平板状ま
たはペレット状）のスパッタリング粒子がスパッタリング用ターゲットから剥離する。当
該平板状のスパッタリング粒子が、結晶状態を維持したまま基板表面に到達することでｃ
軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜が得やすくなる。
なお、スパッタリング用ターゲットとして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物を用いた場合、
平板状のスパッタリング粒子の最表面層はＧａとＺｎを含む面であることが多い。
スパッタリング用ターゲットは高密度であるほど好ましい。スパッタリング用ターゲット
の密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用タ
ーゲットの相対密度が９０％以上、好ましくは９５％以上、さらに好ましくは９９％以上
とする。なお、スパッタリング用ターゲットの相対密度とは、スパッタリング用ターゲッ
トの密度とスパッタリング用ターゲットと同一組成の材料の気孔のない状態における密度
との比をいう。
また、加えて以下に示す条件を適用すると、ｃ軸が上面の法線ベクトルに平行である結晶
領域を有する酸化物半導体膜を得やすくなるため好ましい。
まずは、スパッタリング用ターゲットの表面温度が十分に低いこと。好ましくは室温程度
であること。
大面積の基板に対応するスパッタリング装置では大面積のスパッタリング用ターゲットを
用いることが多い。ところが、大面積に対応した大きさのスパッタリング用ターゲットを
つなぎ目なく作製することは困難である。現実には複数のスパッタリング用ターゲットを
なるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じ
てしまう。こうした僅かな隙間から、スパッタリング用ターゲットの表面温度が高まるこ
とでＺｎなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキ
ングプレートの材料や接着に用いている材料がスパッタリングされることがあり、不純物
濃度を高める要因となる。従って、スパッタリング用ターゲットは、十分に冷却されてい
ることが好ましい。
次に、成膜室からの不純物（水素、水、二酸化炭素および窒素など）の混入を低減するこ
と。
次に、成膜時に用いるガス中の不純物を低減すること。
成膜時に含まれる不純物を低減することで、不純物によって結晶状態が崩れることを抑制
でき、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜が得やす
くなる。
次に、下地となる膜の平坦性を高めること。
下地となる膜の上面に微細な凹凸を有すると結晶成長を阻害する要因となりうる。そのた
め、下地となる膜が平坦であると、ｃ軸が上面の法線ベクトルに平行である結晶領域を有
する酸化物半導体膜が得やすくなる。
次に、成膜時に基板加熱温度を高めること。
基板加熱温度を高めることで、基板表面でのスパッタリング粒子のマイグレーションが起
こりやすくなる。この作用で、スパッタリング粒子は平板状で基板表面に到達後、僅かに
移動し、平らな面（ａ−ｂ面）を基板表面に向けて付着する。そのため、ｃ軸が上面の法
線ベクトルに平行である結晶領域を有する酸化物半導体膜が得やすくなる。
次に、成膜時に用いるガスの酸素割合を高めること。
次に、成膜のための電力を最適化すること。
成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減
することができる。そのため、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する
酸化物半導体膜が得やすくなる。
このような、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜を
用いることで、信頼性の高いトランジスタを得ることができる。
これは、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜を用い
ることで、酸化物半導体膜中、および酸化物半導体膜と接する絶縁膜との界面における欠
陥準位および不純物準位が低減され、トランジスタの信頼性を高めることができるためで
ある。
加えて、成膜後に加熱処理を行い、酸化物半導体膜中の不純物濃度を低減すると好ましい
。加熱処理は、不活性雰囲気または減圧雰囲気で行うと不純物濃度を低減する効果が高い
。また、不活性雰囲気または減圧雰囲気で加熱処理を行った後に、酸化性雰囲気で加熱処
理を行うと好ましい。これは、不活性雰囲気または減圧雰囲気で行った加熱処理によって
酸化物半導体膜中の不純物濃度の低減とともに酸化物半導体膜中に酸素欠損が生じてしま
うことがあるためである。酸化性雰囲気における加熱処理を行うことで、酸化物半導体膜
中の酸素欠損を低減することができる。
ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜の一例として、
酸化物半導体のＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いてもよい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶領域および非晶質領域を有する結晶−非晶質混相構造の酸化物半導体
膜である。なお、当該結晶領域は、一辺が１００ｎｍ未満の立方体内に収まる大きさであ
ることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶
質領域と結晶領域との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には
粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜
は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶領域は、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクト
ルまたは上面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶領域間で、それぞれａ軸
およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶領域の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の上面側から結晶成長させる場合、被
形成面の近傍に対し上面の近傍では結晶領域の占める割合が高くなることがある。また、
ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶領域
が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶領域のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは上面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶領域のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベ
クトルまたは上面の法線ベクトルに平行な方向となる。結晶領域は、成膜することにより
、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図２２乃至図２５を用いて詳細に説
明する。なお、特に断りがない限り、図２２乃至図２５は上方向をｃ軸方向とし、ｃ軸方
向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にし
た場合の上半分、下半分をいう。また、図２２において、丸で囲まれたＯは４配位のＯを
示し、二重丸で囲まれたＯは３配位のＯを示す。
図２２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図２２（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図２２（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図２２（Ａ）に示す小グループは電荷が０である。
図２２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図２２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図２２（Ｂ）に示す構造をとりうる。
図２２（Ｂ）に示す小グループは電荷が０である。
図２２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図２２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図２２（Ｃ）に示す小グループは電荷が０である。
図２２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図２２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図２２（Ｄ）に示す小グループは電荷が＋１となる。
図２２（Ｅ）に、２個のＺｎを含む小グループを示す。図２２（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図２２（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図２２（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図２２（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１
個の近接Ｇａを有する。図２２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に
１個の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。
この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の
数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金
属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にあ
る近接金属原子の数の和は４になる。したがって、金属原子の上方向にある４配位のＯの
数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有す
る二種の小グループ同士は結合することができる。例えば、６配位の金属原子（Ｉｎまた
はＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５
配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合す
ることになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図２３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ化合物の層構造を構成する中グループのモデル図
を示す。図２３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図２
３（Ｃ）は、図２３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図２３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図２３（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２３
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図２３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ化合物の層構造を構成する中グループは、
上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ず
つ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあ
るＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺ
ｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介し
て４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この
中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。した
がって、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成
するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、
図２２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを
含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消
されるため、層構造の合計の電荷を０とすることができる。
具体的には、図２３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ化合物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−
Ｓｎ−Ｚｎ−Ｏ化合物の結晶の層構造は、Ｉｎ２ＳｎＺｎＯ６（ＺｎＯ）ｍ（ｍは０また
は自然数。）とする組成式で表すことができる。
また、このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ化合物や、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合
物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ化合物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ化合物、Ａｌ−Ｇａ−Ｚｎ−Ｏ
化合物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ化合物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｌａ−Ｚ
ｎ−Ｏ化合物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｎｄ
−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ化合物、Ｉｎ−
Ｇｄ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ化合物、Ｉ
ｎ−Ｈｏ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ化合物
、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ化合物や、Ｉｎ−Ｚｎ−Ｏ化合物
、Ｓｎ−Ｚｎ−Ｏ化合物、Ａｌ−Ｚｎ−Ｏ化合物、Ｚｎ−Ｍｇ−Ｏ化合物、Ｓｎ−Ｍｇ−
Ｏ化合物、Ｉｎ−Ｍｇ−Ｏ化合物や、Ｉｎ−Ｇａ−Ｏ化合物の材料などを用いた場合も同
様である。
例えば、図２４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の層構造を構成する中グループの
モデル図を示す。
図２４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の層構造を構成する中グループは、
上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上
半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが
１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯ
を介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成であ
る。この中グループが複数結合して大グループを構成する。
図２４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図２４（Ｃ）は
、図２４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の層構造を構成する中グループは、図２４（Ａ）に示
した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせ
た大グループも取りうる。
具体的には、図２４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ化合物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物の層
構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図２５（Ａ）に示す結晶構造を取りうる
。なお、図２５（Ａ）に示す結晶構造において、図２２（Ｂ）で説明したように、Ｇａお
よびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図２５（Ｂ）に示す結晶構造を
取りうる。なお、図２５（Ｂ）に示す結晶構造において、図２２（Ｂ）で説明したように
、ＧａおよびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
なお、スパッタリング用ターゲットは、Ｉｎ、ＧａおよびＺｎを含むと好ましい。
スパッタリング用ターゲットは、例えば以下の方法で作製する。まず、ＩｎＯＸ原料、Ｇ
ａＯＹ原料およびＺｎＯＺ原料を所定の比率で混合し、混合された材料を焼成した後、粉
砕することでＩｎ−Ｇａ−Ｚｎ−Ｏ化合物粉末を作製し、化合物粉末を型に敷き詰めて成
形し、焼成を行った後、加圧処理を行うことで化合物膜を形成する。型内の化合物膜上に
再び化合物粉末を敷き詰めて成形し、焼成を行った後、加圧処理を行うことで化合物膜を
厚くする。化合物膜を厚くする工程をｎ回（ｎは自然数）行うことで化合物膜が２ｍｍ以
上２０ｍｍ以下の厚さとなった板状化合物を作製し、板状化合物をバッキングプレートに
接着することでスパッタリング用ターゲットを作製する。なお、Ｘ、ＹおよびＺは任意の
正数である。
バッキングプレートはスパッタリング用ターゲットを載せる板状の部材で、高い導電性お
よび高い放熱性を有する金属材料が用いられる。具体的には、Ｃｕが好適である。ただし
、バッキングプレートにＣｕを用いても冷却能力が十分でない場合がある。冷却能力が十
分でないと、スパッタリング用ターゲットの上面がスパッタリング時に極めて高温になる
。十分な強度を有しつつ、十分な冷却能力を有させるために、バッキングプレート内に水
路を形成し、水路を通る冷却水によって効率的にスパッタリング用ターゲットを冷却でき
ることが好ましい。また、バッキングプレートとスパッタリング用ターゲットとの密着性
を十分に高め、冷却能力を高めることも重要である。熱伝導性が十分高く、かつ低融点で
ある金属（Ｉｎなど）によってバッキングプレートとスパッタリング用ターゲットとの間
を隙間なく接着することが重要となる。
なお、本明細書において、スパッタリング用ターゲットはスパッタリングされる材料自体
を指すが、簡単のためバッキングプレートおよびバッキングプレート上に設置されたスパ
ッタリングされる材料を併せてスパッタリング用ターゲットと記載する場合もある。
ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料を所定の比率で混合し、混合された材料
を焼成すると、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の多結晶が得られる。なお、Ｘ、ＹおよびＺ
は任意の正数である。該多結晶は、ｃ軸に垂直な方向から見て層状の結晶構造を多く含む
ため、粉砕することで得られる化合物粉末は、平板状の結晶粒を多く含むことになる。こ
の平板状の結晶粒を型に敷き詰め、成形する際に外部から振動を与えると、平らな面を上
に向けて結晶粒が並べられる。その後、得られた化合物粉末を敷き詰めて成形し、焼成お
よび加圧処理を行うことで、さらにｃ軸に垂直な方向から見て層状の結晶構造、即ちｃ軸
に垂直な方向に重なった層の割合が増加する。このような、粉砕、成形、焼成および加圧
処理を繰り返し行ってもよく、そうすることで徐々にｃ軸に垂直な方向から見て層状の結
晶構造の割合を増加させることができる。
以下に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物がｃ軸に垂直な方向から見て層状の結晶構造を多く
含むことを説明する。
結晶の平衡形では、表面エネルギーの小さい面の面積が大きくなる。また、結晶の劈開も
、同様に表面エネルギーの小さい面で起こりやすい。以下に、各面の表面エネルギーの計
算結果を示す。
ここで、表面エネルギーとは、表面構造のエネルギーから結晶構造のエネルギーを引いた
値を表面積で割ったものをいう。
計算には、密度汎関数理論に基づく第一原理計算ソフトＣＡＳＴＥＰを用い、擬ポテンシ
ャルをウルトラソフト型、カットオフエネルギーを４００ｅＶとした。
図４０乃至図４３に、計算に用いた結晶構造と表面構造を示す。なお、図４０乃至図４３
に示す表面構造において、空間となっている部分は真空を示す。即ち、空間と接している
面が表面である。また、表面は上下に存在するが、簡単のため、下側の空間は省略して示
す。
図４０に示す表面構造（１）の表面エネルギーは、ＩｎおよびＯからなる（００１）面の
表面エネルギーならびにＧａおよびＯからなる（００１）面の表面エネルギーの平均値で
ある。また、表面構造（２）の表面エネルギーは、ＧａおよびＯからなる（００１）面の
表面エネルギーならびにＺｎおよびＯからなる（００１）面の表面エネルギーの平均値で
ある。また、表面構造（３）の表面エネルギーは、ＺｎおよびＯからなる（００１）面の
表面エネルギーならびにＩｎおよびＯからなる（００１）面の表面エネルギーの平均値で
ある。得られた、表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギ
ーを連立して計算することで、ＩｎおよびＯからなる（００１）面の表面エネルギー、Ｇ
ａおよびＯからなる（００１）面の表面エネルギー、ならびにＺｎおよびＯからなる（０
０１）の表面エネルギーを算出した。本明細書では、便宜上ａ−ｂ面に平行な面を（００
１）面と記載することがある。なお、その他の面（（１００）面や（１０−１）面など）
についても同様の記載をすることがある。
図４１に示す表面構造（４）は、ＧａとＺｎが混合された（００１）面であり、上下とも
同様の表面を有する。
なお、図４２および図４３に示す構造は、それぞれ（１００）面および（１０−１）面で
ある。なお、（１００）面、（１０−１）面は、複数種の表面エネルギーを有する。（１
００）面、（１０−１）面の最表面には全ての元素が出るため、ここでは、代表的な２つ
の側面の表面エネルギーの平均値を各面の表面エネルギーとした。また、表面構造（６）
および表面構造（７）には異なる表面を用意しており、簡便のため、それぞれを単に（１
０−１）面＿ａ、（１０−１）面＿ｂと記載する。
表面構造（１）の表面エネルギーは１．５４Ｊ／ｍ２であった。
表面構造（２）の表面エネルギーは１．２４Ｊ／ｍ２であった。
表面構造（３）の表面エネルギーは１．５７Ｊ／ｍ２であった。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＩｎおよびＯからなる（００１）面の表面エネルギーは１．８８Ｊ／ｍ２であっ
た。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＧａおよびＯからなる（００１）面の表面エネルギーは１．２１Ｊ／ｍ２であっ
た。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＺｎおよびＯからなる（００１）面の表面エネルギーは１．２６Ｊ／ｍ２であっ
た。
表面構造（４）の表面エネルギーは０．３５Ｊ／ｍ２であった。
表面構造（５）の表面エネルギーは１．６４Ｊ／ｍ２であった。
表面構造（６）の表面エネルギーは１．７２Ｊ／ｍ２であった。
表面構造（７）の表面エネルギーは１．７９Ｊ／ｍ２であった。
以上の計算結果より、表面構造（４）の表面エネルギーがもっとも小さいことがわかった
。即ち、ｃ軸に対して垂直な表面構造の表面エネルギーがもっとも小さいことがわかった
。
したがって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の結晶は、ｃ軸に対して垂直な表面構造を有す
る割合が高いことがわかる。
ここで、所定の比率は、ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料が、２：２：１
、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏｌ数比であ
る。
なお、原料およびその混合比率は、作製するスパッタリング用ターゲットによって適宜変
更すればよい。
なお、板状化合物をバッキングプレートに接着する前に、板状化合物に対し、１０００℃
以上１５００℃以下の温度で加熱処理を行ってもよい。
以上のようにして作製されたスパッタリング用ターゲットを用いて酸化物半導体膜を成膜
することで、信頼性の高いトランジスタを得ることができる。
ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタ
リング用ターゲットを提供できる。
前述のスパッタリング用ターゲットを用いることで、ｃ軸が上面の法線ベクトルに平行で
ある結晶領域を有する酸化物半導体膜を成膜することができ、該酸化物半導体膜を用いて
信頼性の高いトランジスタを得ることができる。
スパッタリング用ターゲットの作製方法の一例を示すフロー図。 スパッタリング用ターゲットの作製方法の一例を示す図。 スパッタリング用ターゲットの作製方法の一例を示す図。 スパッタリング用ターゲットの作製方法の一例を示す図。 試料ＡのＥＢＳＤによる像を示す図。 試料ＡのＸＲＤスペクトルを示す図。 成膜装置の一例を示す上面図。 成膜室の一例を示す図。 成膜室の一例を示す図。 加熱処理室の一例を示す図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 表示装置の一例を示す回路図。 半導体装置の一例を示す断面図、回路図および電気的特性を示す図。 半導体装置の一例を示す断面図、回路図および電気的特性を示す図。 本発明の一態様であるトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様である電子機器の一例を示す斜視図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 計算によって得られた電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 計算によって得られたＩｄｓおよび電界効果移動度のＶｇｓ依存性を説明する図。 トランジスタの一例を示す上面図および断面図。 試料１および試料２であるトランジスタのＶｇｓ−Ｉｄｓ特性および電界効果移動度を示す図。 試料１であるトランジスタのＢＴ試験前後のＶｇｓ−Ｉｄｓ特性を示す図。 試料２であるトランジスタのＢＴ試験前後のＶｇｓ−Ｉｄｓ特性を示す図。 試料２であるトランジスタのしきい値電圧および電界効果移動度と基板加熱温度の関係を示す図。 酸化物半導体膜を用いたトランジスタのオフ電流を示す図。 試料４乃至試料６のＸＲＤスペクトルを示す図。 試料７乃至試料１０のＸＲＤスペクトルを示す図。 試料１１乃至試料１６のＸＲＤスペクトルを示す図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 計算前後の結晶構造を示す図。 成膜時の圧力を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導
体からなるスパッタリング用ターゲットの作製方法について説明する。
まずは、図１乃至図４を用いて、ｃ軸が上面の法線ベクトルに平行である結晶領域を有す
る酸化物半導体からなるスパッタリング用ターゲットの作製方法を示す。
まずは、原料を秤量する（工程Ｓ１０１）。
ここでは、スパッタリング用ターゲットの原料として、ＩｎＯＸ原料、ＧａＯＹ原料およ
びＺｎＯＺ原料を用意する。なお、Ｘ、ＹおよびＺは任意の正数であり、例えばＸは１．
５、Ｙは１．５、Ｚは１とすればよい。もちろん、上記の原料は一例であり、所望の化合
物を得るために適宜原料を選択すればよい。例えば、ＧａＯＹ原料に代えて、ＭＯＹ原料
を用いてもよい。なお、Ｍは、Ｓｎ、ＨｆまたはＡｌとすればよい。または、Ｍは、ラン
タノイドであるＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、
Ｔｍ、ＹｂまたはＬｕとしてもよい。本実施の形態では三種の原料を用いた例を示すが、
これに限定されない。例えば、本実施の形態を四種以上の原料を用いた場合に適用しても
構わないし、一種または二種の原料を用いた場合に適用しても構わない。
次に、ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料を所定の比率で混合する。
所定の比率としては、例えば、ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料が、２：
２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：４ま
たは３：１：２のｍｏｌ数比とする。このような比率を有する混合材料を用いることで、
ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタ
リング用ターゲットを得やすくなる。なお、ＧａＯＹ原料に代えて、ＭＯＹ原料を用いた
場合も、ＩｎＯＸ原料、ＭＯＹ原料およびＺｎＯＺ原料は、２：２：１、８：４：３、３
：１：１、１：１：１、４：２：３、１：１：２、３：１：４または３：１：２のｍｏｌ
数比とすればよい。
所定の比率で混合したＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料に対し第１の焼成
を行うことでＩｎ−Ｇａ−Ｚｎ−Ｏ化合物を得る（工程Ｓ１０２）。
次に、前述の化合物を粉砕することで化合物粉末５００２を得る（工程Ｓ１０３）。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物は、ｃ軸に垂直な方向から見て層状の結晶構造を多く含む。
そのため、得られる化合物粉末５００２は、平板状の結晶粒を多く含むことになる。
第１の焼成は、不活性雰囲気、酸化性雰囲気または減圧雰囲気で行い、温度は４００℃以
上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間は
、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましくは
３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反応
以外の余分な反応を抑制でき、化合物粉末５００２中に含まれる不純物濃度が少なくなり
、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッ
タリング用ターゲットを得やすくなる。
また、第１の焼成は、温度および／または雰囲気を変えて、複数回行ってもよい。例えば
、第１の雰囲気にて第１の温度で混合材料を保持した後、第２の雰囲気にて第２の温度で
保持しても構わない。
具体的には、第１の雰囲気を不活性雰囲気または減圧雰囲気として、第２の雰囲気を酸化
性雰囲気とすると好ましい。これは、第１の雰囲気にて混合材料に含まれる不純物を低減
する際に化合物中に酸素欠損が生じることがあるためである。そのため、第２の雰囲気に
て得られる化合物中の酸素欠損を低減することが好ましい。後述するが、酸化物半導体に
おいて、水素などの不純物および酸素欠損はキャリアの発生源となり、酸化物半導体を用
いたトランジスタの電気的特性および信頼性の低下の原因となる。そこで、酸化物半導体
中の不純物および酸素欠損を低減するために、スパッタリング用ターゲット自体の不純物
および酸素欠損を低減しておくことが好ましい。
次に、図２（Ａ）に示すように化合物粉末５００２を型５００１に敷き詰め、成形する（
工程Ｓ１０４）。成形とは、型に均一に敷き詰めることをいう。例えば、型に化合物粉末
を導入し、外部から振動を与えることで成形すればよい。または、型に化合物粉末を導入
し、ローラーなどを用いて均一な厚さに成形すればよい。
平板状の結晶粒を多く含む化合物粉末５００２を型５００１に敷き詰めて成形することで
、結晶粒の平らな面が上を向いて並べられる。したがって、得られた化合物粉末を敷き詰
めて成形することで、さらにｃ軸に垂直な方向から見て層状の結晶構造の割合を増加させ
ることができる。
型５００１は、金属製または酸化物製を用いればよく、矩形または丸形の上面形状を有す
る。
次に、化合物粉末５００２に対し第２の焼成を行う（工程Ｓ１０５）。その後、第２の焼
成が行われた化合物粉末５００２に対し第１の加圧処理を行い（工程Ｓ１０６）、化合物
膜５０１２を得る（図２（Ｂ）参照。）。第２の焼成は第１の焼成と同様の条件および方
法で行えばよい。第２の焼成を行うことで、化合物の結晶性を高めることができる。
なお、第１の加圧処理は、化合物粉末５００２を押し固めることができればよく、例えば
、型５００１と同種の材料で設けられたおもりなどを用いて行えばよい。または、圧縮空
気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて第１の加圧処理
を行うことができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。
第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ
：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いれば
よい。
こうして得られた化合物膜５０１２は、高い割合でｃ軸が上面の法線ベクトルに平行であ
る結晶領域を有する。
次に、得られた化合物膜５０１２の厚さを確認する（工程Ｓ１０７）。化合物膜５０１２
が所望の厚さより薄い場合は、図２（Ｃ）に示すように化合物粉末５００２を化合物膜５
０１２の上に敷き詰め、成形する（工程Ｓ１０４）。化合物膜５０１２が所望の厚さであ
る場合（板状化合物５０３２が得られた場合）は、工程Ｓ１１３へと進み、板状化合物５
０３２をバッキングプレート５００３に接着する。以下は、化合物膜５０１２が所望の厚
さより薄かった場合について説明する。
なお、バッキングプレートは、高い導電性および高い放熱性を有する金属材料が用いれば
よい。具体的には、Ｃｕを用いる。また、バッキングプレート内に水路を形成し、水路を
通る冷却水によってスパッタリング用ターゲットを冷却することが好ましい。また、バッ
キングプレートとスパッタリング用ターゲットとの密着性を高めるためには、熱伝導性が
十分高く、かつ低融点である金属（Ｉｎなど）によって隙間なく接着するとよい。
次に、再び、型５００１も含め、化合物粉末５００２および化合物膜５０１２に対し第３
の焼成を行う（工程Ｓ１０５）。その後、第３の焼成が行われた化合物粉末５００２およ
び化合物膜５０１２に対し第２の加圧処理を行い（工程Ｓ１０６）、化合物膜５０１２よ
りも厚い化合物膜５０２２を得る（図２（Ｄ）参照。）。化合物膜５０２２は、化合物膜
５０１２を種結晶として結晶成長させて得られるため、高い割合でｃ軸が上面の法線ベク
トルに平行である結晶領域を有する。
第３の焼成を行うことで、化合物粉末および化合物膜の結晶性を高めることができる。第
３の焼成は第１の焼成と同様の条件および方法で行えばよい。
第２の加圧処理は第１の加圧処理と同様の条件および方法で行えばよい。第２の加圧処理
を行うことで、得られる化合物膜５０２２は、化合物膜５０１２と比べて結晶の配向性が
高まっていく。即ち、さらに高い割合でｃ軸が上面の法線ベクトルに平行である結晶領域
を有するようになる。これは、加圧処理によって平板状の結晶粒の平らな面が上を向いて
並べられるためである。なお、第２の加圧処理は、第３の焼成と同時に行っても構わない
。
再び、得られた化合物膜５０２２の厚さを確認する（工程Ｓ１０７）。
以上に示したように、結晶の配向性を高めつつ徐々に化合物膜を厚くすることができる。
この化合物膜を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所望の厚さ（ｔ）、
例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の板状化合物５０３
２を得ることができる（図２（Ｅ）参照。）。
その後、平坦化処理を行ってもよい。
次に、図４（Ａ）に示すように得られた板状化合物５０３２をバッキングプレート５００
３に接着する（工程Ｓ１１３）。なお、バッキングプレート５００３表面に接着剤として
Ｉｎなどの低融点材料を設けてもよい。以上のようにして、ｃ軸が上面の法線ベクトルに
平行である結晶領域を有する酸化物半導体からなるスパッタリング用ターゲットを作製す
ればよい。
または、得られた板状化合物５０３２に対し、第４の焼成を行い、板状化合物５０４２と
し、得られた板状化合物５０４２をバッキングプレート５００３に接着する（図４（Ｂ）
参照。）。なお、バッキングプレート５００３表面に接着剤としてＩｎを設けてもよい。
第４の焼成は第１の焼成と同様の条件および方法で行えばよい。以上のようにして、ｃ軸
が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタリン
グ用ターゲットを作製すればよい。
同様に、図１および図３を用いて、工程Ｓ１０１〜工程Ｓ１０７とは異なる工程によって
板状化合物５０３２と同様の板状化合物５１３２を作製する方法を説明する。
なお、工程Ｓ１０２までの工程は同様であるため省略する。
工程Ｓ１０２で得られた化合物を粉砕することで化合物粉末を得る。その後、該化合物粉
末と、水と、分散剤と、バインダとを混合し、スラリー化する（工程Ｓ１０８）。
次に、水分を透過するフィルタの敷かれた型５１０１にスラリー５１０２を流し込む（図
３（Ａ）参照。）。型５１０１は、例えば型５００１と同様の材料を用い、底に微小な穴
が１または複数設けられた構造を有すればよい。該穴を複数設けると、スラリーを速やか
に乾燥させることができる。
その後、スラリー５１０２を入れた型５１０１をフィルタを介して型５１０１の底側から
吸引し、成形する（工程Ｓ１０９）。型５１０１を吸引し、成形することで、平板状の結
晶粒を多く含む結晶粒の平らな面が上を向いて並べられる。
次に、得られた成形体を乾燥し、バインダの除去を行う。乾燥は、自然乾燥により行うと
成形体にひびが入りにくいため好ましい。乾燥後、３００℃以上７００℃以下の温度で加
熱処理することで、自然乾燥で取りきれなかった残留水分を除去し、バインダを除去する
。
次に、乾燥された成形体を焼成する（工程Ｓ１１０）。焼成は第２の焼成と同様の条件お
よび方法で行えばよい。
次に、図３（Ｂ）に示すように焼成された成形体に対し加圧処理を行い、化合物膜５１１
２を得る（工程Ｓ１１１）。得られた化合物膜５１１２は、高い割合でｃ軸が上面の法線
ベクトルに平行である結晶領域を有する。加圧処理は、第１の加圧処理と同様の条件およ
び方法で行う。
その後、平坦化処理を行ってもよい。
次に、得られた化合物膜５１１２の厚さを確認する（工程Ｓ１１２）。このとき、化合物
膜５１１２の厚さが所望の厚さより薄い場合、工程Ｓ１０９に戻る。化合物膜５１１２が
所望の厚さである場合（板状化合物５１３２が得られる場合）は、工程Ｓ１１３へと進み
、板状化合物５１３２をバッキングプレート５００３に接着する。以下は、化合物膜５１
１２が所望の厚さより薄かった場合について説明する。
再び、工程Ｓ１０９により、得られた成形体を前述の化合物膜５１１２と重ねて焼成（工
程Ｓ１１０）および加圧処理（工程Ｓ１１１）することで、化合物膜５１１２よりも厚み
のある化合物膜５１２２を得ることができる（図３（Ｃ）参照。）。焼成は第３の焼成と
同様の条件および方法を用いて行えばよい。また、加圧処理は第２の加圧処理と同様の条
件および方法で行えばよい。
以上の工程を繰り返すことで、所望の厚さの板状化合物５１３２が得られる（図３（Ｄ）
参照。）。
その後、平坦化処理を行ってもよい。
また、得られた板状化合物５１３２に対し、第４の焼成と同様の焼成を行ってもよい。
得られた板状化合物５１３２は、バッキングプレート５００３に接着する（工程Ｓ１１３
）。
ここで、Ｉｎ２Ｏ３原料、Ｇａ２Ｏ３原料およびＺｎＯ原料を混合、粉砕し、スラリー化
したものを成形し、乾燥、脱脂後に酸素雰囲気にて１４００℃の温度で焼成した化合物（
試料Ａ）の結晶状態を示す。
試料Ａの表面結晶状態を電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓ
ｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）にて評価し、図５（Ａ）にイ
メージクオリティマップを、図５（Ｂ）に逆極点図方位マップを、それぞれ示す。
試料Ａは、ＥＢＳＤにより、多結晶であることがわかる。また、図示しないが方位解析に
より、それぞれの結晶粒はＩｎＧａＺｎＯ４の回折電子線（Ｋｉｋｕｃｈｉ線）パターン
でマッピングできることがわかった。また、原料であるＩｎ２Ｏ３原料、Ｇａ２Ｏ３原料
およびＺｎＯ原料の結晶粒は含まれないことがわかった。
次に、試料Ａに対しＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を行い、
結晶状態を評価した。ＸＲＤは株式会社リガク製ＡＴＸ−Ｇを用いた。条件は、Ｏｕｔ−
ｏｆ−ｐｌａｎｅ法による２θ／ωスキャンにて、走査範囲を５ｄｅｇ．〜１００ｄｅｇ
．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図６より、試料ＡはＩｎＧａＺｎＯ４の結晶であり、（００９）面にもっとも強度比の高
いピークを有する。即ち、試料Ａである化合物が、高い割合でｃ軸が上面の法線ベクトル
に平行である結晶領域を有することがわかる。
したがって、本実施の形態で示す化合物は、粉砕、成形、焼成および加圧処理を繰り返す
ことで、徐々にｃ軸配向性が強まっていくことが示唆された。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる
。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具
体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、または９
９％以上とできる。
以上の方法で、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する、高密度である
酸化物半導体からなるスパッタリング用ターゲットを得ることができる。
（実施の形態２）
本実施の形態では、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導
体膜を成膜するための成膜装置について説明する。
まずは、成膜時に不純物の混入が少ない成膜装置の構成について図７を用いて説明する。
図７（Ａ）は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセ
ットポート１４を３つ有する基板供給室１１と、ロードロック室１２ａおよびロードロッ
ク室１２ｂと、搬送室１３と、基板加熱室１５と、成膜室１０ａと、成膜室１０ｂと、成
膜室１０ｃと、を有する。基板供給室は、ロードロック室１２ａおよびロードロック室１
２ｂと接続する。ロードロック室１２ａおよびロードロック室１２ｂは、搬送室１３と接
続する。基板加熱室１５、成膜室１０ａ、成膜室１０ｂおよび成膜室１０ｃは、搬送室１
３とのみ接続する。各室の接続部にはゲートバルブが設けられており、各室を独立して真
空状態に保持することができる。図示しないが、搬送室１３は一以上の基板搬送ロボット
を有する。ここで、基板加熱室１５は、プラズマ処理室を兼ねると好ましい。枚葉式マル
チチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能なた
め、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に
構築することができる。なお、成膜室、ロードロック室および基板加熱室の数は、上述の
数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
図８を用いて図７（Ａ）に示す成膜室（スパッタリング室）の排気について説明する。成
膜室１０は、スパッタリング用ターゲット３２と、スパッタリング用ターゲットを支持す
るターゲットホルダ３４と、を有する。
図８に示す成膜室１０はゲートバルブを介して、搬送室１３と接続しており、搬送室１３
はゲートバルブを介してロードロック室１２と接続されている。
図８に示す成膜室１０は、マスフローコントローラ６０を介して精製機５４と接続される
。なお、精製機５４およびマスフローコントローラ６０は、ガス種の数だけ設けられるが
、簡単のため一つのみを示し、残りを省略する。
図８に示す成膜室１０は、バルブを介してクライオポンプ５８ａと接続される。
図８に示す搬送室１３は、バルブを介してクライオポンプ５８ｂと接続される。
図８に示すロードロック室１２は、バルブを介して真空ポンプ５９と接続される。
なお、真空ポンプ５９は、例えば、ドライポンプおよびメカニカルブースターポンプが直
列に接続されたものとすればよい。この場合、真空ポンプ５９のメカニカルブースターポ
ンプが、成膜室１０および搬送室１３とそれぞれバルブを介して接続されている。このよ
うな構成とすることで、大気圧から低真空（０．１Ｐａ〜１０Ｐａ程度）までは真空ポン
プ５９を用いて排気し、バルブを切り替えて低真空から高真空（１×１０−４Ｐａ〜１×
１０−７Ｐａ）まではクライオポンプ５８ａまたはクライオポンプ５８ｂを用いて排気す
ることができる。
同様に、図９を用いて図７（Ａ）に示す成膜室の一例の排気について説明する。
図９に示す成膜室１０はゲートバルブを介して、搬送室１３と接続しており、搬送室１３
はゲートバルブを介してロードロック室１２と接続されている。
図９に示す成膜室１０は、ガス加熱機構６２を介してマスフローコントローラ６０と接続
され、ガス加熱機構６２はマスフローコントローラ６０を介して精製機５４と接続される
。ガス加熱機構６２により、成膜室１０に導入されるガスを４０℃以上４００℃以下、好
ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構６２、精
製機５４およびマスフローコントローラ６０は、ガス種の数だけ設けられるが、簡単のた
め一つのみを示し、残りを省略する。
図９に示す成膜室１０は、バルブを介してターボ分子ポンプ５８ｃと接続される。なお、
ターボ分子ポンプ５８ｃは、補助ポンプとしてバルブを介して真空ポンプ５９ａが設けら
れる。真空ポンプ５９ａは真空ポンプ５９と同様の構成とすればよい。
また、図９に示す成膜室１０は、クライオトラップ６６が設けられる。
ターボ分子ポンプ５８ｃは大きいサイズの分子を安定して排気し、かつメンテナンスの頻
度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで
、水などの比較的融点の高い分子に対する排気能力が高い、クライオトラップ６６が成膜
室１０に接続された構成としている。クライオトラップ６６の冷凍機の温度は１００Ｋ以
下、好ましくは８０Ｋ以下とする。また、クライオトラップ６６が複数の冷凍機を有する
場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。
例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下
とすればよい。
図９に示す搬送室１３は、クライオポンプ５８ｄおよびクライオポンプ５８ｅとそれぞれ
バルブを介して接続される。クライオポンプが１台の場合、クライオポンプをリジェネし
ている間は排気することができないが、クライオポンプを２台以上並列に接続することで
、１台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる
。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子を放出す
る処理をいう。クライオポンプは、分子をため込みすぎると排気能力が低下してくるため
、定期的にリジェネが行われる。
図９に示すロードロック室１２は、クライオポンプ５８ｆおよび真空ポンプ５９ｃとそれ
ぞれバルブを介して接続される。
真空ポンプ５９ｂは、成膜室１０および搬送室１３とそれぞれバルブを介して接続されて
いる。なお、真空ポンプ５９ｂは真空ポンプ５９と同様の構成とすればよい。
同様に、図１０を用いて図７（Ａ）に示す基板加熱室の一例の排気について説明する。
図１０に示す基板加熱室１５はゲートバルブを介して、搬送室１３と接続している。なお
、搬送室１３はゲートバルブを介してロードロック室１２と接続されているが、省略する
。また、ロードロック室１２の排気は図９と同様である。
図１０に示す基板加熱室１５は、マスフローコントローラ６０を介して精製機５４と接続
される。なお、精製機５４およびマスフローコントローラ６０は、ガス種の数だけ設けら
れるが、簡単のため一つのみを示し、残りを省略する。
図１０に示す基板加熱室１５は、バルブを介して真空ポンプ５９ｂと接続される。
基板加熱室１５は、複数の基板を設置可能なステージを有しても構わない。また、基板加
熱室１５は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガス
などの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば、ＧＲ
ＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲ
ＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
なお、成膜室１０および基板加熱室１５の背圧は、１×１０−４Ｐａ以下、好ましくは３
×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝１８である気体分子（原子）の分圧
が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０
−６Ｐａ以下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝２８である気体分子（原子）の分圧
が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０
−６Ｐａ以下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝４４である気体分子（原子）の分圧
が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０
−６Ｐａ以下である。
なお、成膜室１０および基板加熱室１５は、リークレートが３×１０−６Ｐａ・ｍ３／ｓ
以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝１８である気体分子（原子）のリー
クレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以
下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝２８である気体分子（原子）のリー
クレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以
下である。
また、成膜室１０および基板加熱室１５は、ｍ／ｚ＝４４である気体分子（原子）のリー
クレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以
下である。
なお、全圧および分圧は質量分析計を用いて測定することができる。例えば、株式会社ア
ルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１
を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全
圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは
、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いる
と好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる
。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不
動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され
、内部リークを低減することができる。
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、
チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、ク
ロムおよびニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロムおよびニッ
ケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表
面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを
低減できる。
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆し
てもよい。
成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成
される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化ア
ルミニウム、酸化クロムなどで薄く被覆するとよい。
なお、成膜ガスを導入する直前に精製機を設ける場合、精製機から成膜室までの配管の長
さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを
１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに
応じて低減できる。
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被
覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比
べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の混入を低減できる。また
、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。
また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる
放出ガスおよび外部リークの影響を低減できて好ましい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しに
くい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベ
ーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができ
る。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては
不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、
主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧
力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガス
の導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低
減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回
以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下
、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで
成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、
さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以
下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分
以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述
する基板１００と同様の材料を用いてもよい。ダミー成膜を行うことで、後に成膜される
膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行っ
てもよい。
図７（Ｂ）は、図７（Ａ）と構成の異なる成膜装置である。該成膜装置は、ロードロック
室２２ａと、基板加熱室２５と、成膜室２０ａと、成膜室２０ｂと、ロードロック室２２
ｂと、を有する。ロードロック室２２ａは基板加熱室２５と接続し、基板加熱室２５は成
膜室２０ａと接続し、成膜室２０ａは成膜室２０ｂと接続し、成膜室２０ｂはロードロッ
ク室２２ｂと接続する。各室の接続部にはゲートバルブが設けられており、各室を独立し
て真空状態に保持することができる。なお、成膜室２０ａおよび成膜室２０ｂは、図７（
Ａ）の成膜室１０ａ、成膜室１０ｂおよび成膜室１０ｃと同様の構成とする。また、基板
加熱室２５は、図７（Ａ）の基板加熱室１５と同様の構成とする。基板は図７（Ｂ）に示
す矢印の一方向にのみ搬送され、基板の搬入口と搬出口が異なる。図７（Ａ）の枚葉式マ
ルチチャンバーの成膜装置と異なり搬送室を有さないため、フットプリントを小さくでき
る。なお、成膜室、ロードロック室および基板加熱室の数は、上述の数に限定されるわけ
ではなく、設置スペースやプロセスに合わせて適宜選択すればよい。例えば、成膜室２０
ｂを省いても構わないし、成膜室２０ｂと接続する第２の基板加熱室または第３の成膜室
を設けてもよい。
以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への不純物
の混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜
を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ不純物が混入するこ
とを抑制できる。
次に、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜の成膜方
法について説明する。
酸化物半導体膜の成膜には、実施の形態１で示したｃ軸が上面の法線ベクトルに平行であ
る結晶領域を有する酸化物半導体からなるスパッタリング用ターゲットを用いる。
スパッタリング用ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さら
に好ましくは室温程度とする。大面積の基板に対応するスパッタリング装置では大面積の
スパッタリング用ターゲットを用いることが多い。ところが、大面積に対応した大きさの
スパッタリング用ターゲットをつなぎ目なく作製することは困難である。現実には複数の
スパッタリング用ターゲットをなるべく隙間のないように並べて大きな形状としているが
、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、スパッタリング用タ
ーゲットの表面温度が高まることでＺｎなどが揮発し、徐々に隙間が広がっていくことが
ある。隙間が広がると、バッキングプレートの材料や接着に用いている材料がスパッタリ
ングされることがあり、不純物濃度を高める要因となる。従って、スパッタリング用ター
ゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属材料
（具体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分
な量の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。ここで
、十分な量の冷却水は、スパッタリング用ターゲットの大きさにもよるが、例えば直径が
３００ｍｍである正円形のターゲットの場合、３Ｌ／ｍｉｎ以上、５Ｌ／ｍｉｎ以上また
は１０Ｌ／ｍｉｎ以上とすればよい。
ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）結
晶にアルゴン原子が一個衝突したときの様子を、古典分子動力学計算によって評価し、そ
の結果を図４４に示す。
なお、計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用い
、温度を３００Ｋ、時間刻み幅を０．０１ｆｓ、ステップ数を１０００万回とした。
なお、計算には、２６８８原子のＩｎ−Ｇａ−Ｚｎ−Ｏ化合物の単結晶を用いている。ま
た、当該単結晶のｃ軸に平行な方向から３００ｅＶのエネルギーを有するアルゴン原子を
衝突させている。また、図４４に示す固定層は、位置が変動しないよう固定した層である
。また、図４４に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
図４４は、アルゴン原子の衝突前、およびアルゴン原子が衝突してから１００ｐｓ後を示
す。
図４４より、アルゴン原子が衝突してから１００ｐｓ後、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物の
結晶は、ａ−ｂ面に沿って劈開している。具体的には、ＧａとＺｎを含む面で劈開してい
る。
即ち、スパッタリング用ターゲットの表面にイオンが衝突すると、スパッタリング用ター
ゲットに含まれる結晶領域のａ−ｂ面から劈開し、平板状のスパッタリング粒子が剥離す
ることがわかる。
酸化物半導体膜は、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上
５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜
する。酸化物半導体膜の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎ
ｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜の不純物濃度
は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくな
るため、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶またはＣＡＡＣ−Ｏ
Ｓ膜が形成されやすくなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメー
ジが軽減され、また希ガスなどの余分な原子が含まれないため、多結晶またはＣＡＡＣ−
ＯＳ膜が形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、そ
の場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましく
は８０体積％以上とする。なお、酸化物半導体膜は薄いほど、トランジスタのチャネル長
が短くなるに従い、しきい値電圧がマイナス方向へシフトする現象が低減される。ただし
、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある
。
なお、スパッタリング用ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することに
より、プラズマダメージが軽減され、Ｚｎの揮発が起こりにくい膜を得ることができる。
酸化物半導体膜は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、スパッ
タリング用ターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下として成
膜する。このような条件で酸化物半導体膜を成膜することで、スパッタリング粒子と、別
のスパッタリング粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。
即ち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタリング粒
子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不
純物濃度を低減できる。
例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程
は、水素分子（Ｈ２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ、水分子（
Ｈ２Ｏ）が３１．３ｍｍ、エタン分子（ＣＨ４）が１３．２ｍｍ、ネオン原子（Ｎｅ）が
４２．３ｍｍ、窒素分子（Ｎ２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が１６．０ｍ
ｍ、酸素分子（Ｏ２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ、二酸化炭
素分子（ＣＯ２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、キセノン原
子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１にな
り、絶対温度が２倍になれば平均自由行程は２倍になる。
平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一
定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分
子（原子）の直径は、Ｈ２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ２Ｏが０．２７
２ｎｍ、ＣＨ４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ２が０．３１６ｎｍ、ＣＯ
が０．３８０ｎｍ、Ｏ２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ２が０．４６０
ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。
したがって、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取
り込まれた際には、分子（原子）の直径が大きいために結晶領域の成長を阻害する。その
ため、例えば、Ａｒ以上の直径を有する分子（原子）は不純物になりやすいといえる。
ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ結晶の層間にＣＯ２を添加した場合に結晶構造が維持でき
るかを古典分子動力学計算を行って評価した。
図２６はＩｎ−Ｇａ−Ｚｎ−Ｏ結晶の模式図であり、ＣＯ２は図２６の矢印で示す層に添
加した。ＣＯ２の添加量は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ結晶の全原子に対して０．０７％（５
．１９×１０１９個／ｃｍ３）、０．１５％（１．０４×１０２０個／ｃｍ３）、０．２
２％（１．６５×１０２０個／ｃｍ３）、０．３０％（２．０８×１０２０個／ｃｍ３）
、０．３７％（２．６０×１０２０個／ｃｍ３）、０．４４％（３．１１×１０２０個／
ｃｍ３）、０．５２％（３．６３×１０２０個／ｃｍ３）、０．５９％（４．１５×１０
２０個／ｃｍ３）または０．６７％（４．６７×１０２０個／ｃｍ３）の割合とした。
なお、計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用い
、温度を２９８Ｋ、圧力を１気圧、時間刻み幅を０．２ｆｓ、ステップ数を５００万回と
した。
その結果、ＣＯ２を添加する割合が０．０７％〜０．５２％の場合、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ結晶は保持され、ＣＯ２を添加する割合が０．５９％〜０．６７％の場合、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ結晶が保持できなかった。
即ち、Ｉｎ−Ｇａ−Ｚｎ−Ｏ結晶を得るためには、Ｉｎ−Ｇａ−Ｚｎ−Ｏ結晶の全原子に
対するＣＯ２の割合を０．５２％以下または０．５９％未満とする必要があるとわかる。
次に、加熱処理を行う。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行
う。加熱処理により、酸化物半導体膜中の不純物濃度を低減することができる。
加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸
化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不
活性雰囲気にて加熱処理を行うと、酸化物半導体膜中の不純物濃度を低減することができ
るが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰
囲気での加熱処理により低減することができる。
酸化物半導体膜は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度
を低減することが可能となる。
具体的には、酸化物半導体膜中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、５×１０１９ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃ
ｍ３以下とすることができる。
また、酸化物半導体膜中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
ることができる。
また、酸化物半導体膜中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
ることができる。
また、酸化物半導体膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚ＝２（水素分子など）である気
体分子（原子）、ｍ／ｚ＝１８である気体分子（原子）、ｍ／ｚ＝２８である気体分子（
原子）およびｍ／ｚ＝４４である気体分子（原子）の放出量が、それぞれ１×１０１９個
／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
なお、ＴＤＳ分析にて放出量を測定する方法については、後述する酸素原子の放出量の測
定方法を参照する。
ここで、本実施の形態で示した成膜装置の成膜室において、酸化物半導体膜を成膜する際
の各分子の分圧について説明する。なお、成膜時の全圧および分圧を株式会社アルバック
製四重極形質量分析計Ｑｕｌｅｅ ＣＧＭ−０５１によって測定している。
酸化物半導体膜は、基板加熱温度を１５０℃、スパッタリング用ターゲットをＩｎ−Ｇａ
−Ｚｎ−Ｏ化合物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）、アルゴン
を５０ｓｃｃｍおよび酸素を５０ｓｃｃｍ、電力を９ｋＷ（ＡＣ）、基板−ターゲット間
距離を１５０ｍｍとして成膜している。
図４５は、成膜開始から１００ｓ後の全圧、ｍ／ｚ＝２の分圧、ｍ／ｚ＝１８の分圧、ｍ
／ｚ＝２８の分圧、ｍ／ｚ＝４０の分圧およびｍ／ｚ＝４４の分圧である。
図４５より、本実施の形態で示した成膜装置を用いた場合、成膜時のｍ／ｚ＝２の分圧、
ｍ／ｚ＝１８の分圧、ｍ／ｚ＝２８の分圧およびｍ／ｚ＝４４の分圧は、それぞれ１．５
×１０−４Ｐａ、５×１０−５Ｐａ、３×１０−５Ｐａおよび８×１０−５Ｐａと小さく
、成膜時に不純物の混入が起こりにくいことがわかる。
以上のような成膜装置を用いることでｃ軸が上面の法線ベクトルに平行である結晶領域を
有する酸化物半導体膜を得ることができる。ｃ軸が上面の法線ベクトルに平行である結晶
領域を有する酸化物半導体膜は、優れた半導体特性を有するため、トランジスタに用いた
ときに高い信頼性が得られる。
本実施の形態は他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
実施の形態１で示したスパッタリング用ターゲット、および実施の形態２で示した成膜装
置を用いて成膜した酸化物半導体膜を用いたトランジスタについて図１１乃至図１６を用
いて説明する。
図１１乃至図１４に示すトランジスタは、フォトリソグラフィ工程数が少ないため生産性
に優れる。図１１乃至図１４に示すトランジスタは、比較的トランジスタのサイズが大き
い表示装置などに好適である。
まずは、図１１に示すトランジスタの構造について説明する。図１１（Ａ）はトランジス
タの上面図である。図１１（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１１（Ｂ）
である。
図１１（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられた下地絶縁
膜１０２と、下地絶縁膜１０２上に設けられた酸化物半導体膜１０６と、酸化物半導体膜
１０６上にあり、酸化物半導体膜１０６と少なくとも一部を接して設けられた一対の電極
１１６と、酸化物半導体膜１０６および一対の電極１１６を覆って設けられたゲート絶縁
膜１１２と、ゲート絶縁膜１１２を介して酸化物半導体膜１０６に重畳して設けられたゲ
ート電極１０４と、を有する。
ここで、酸化物半導体膜１０６は、実施の形態１で示したｃ軸が上面の法線ベクトルに平
行である結晶領域を有する酸化物半導体からなるスパッタリング用ターゲットを用いて成
膜する。また、酸化物半導体膜１０６は、実施の形態２で示した成膜装置を用いて成膜す
る。
酸化物半導体膜１０６は、厚さを１ｎｍ以上５０ｎｍ以下とする。好ましくは、厚さを３
ｎｍ以上２０ｎｍ以下とする。特に、チャネル長が３０ｎｍ以下のトランジスタでは、酸
化物半導体膜１０６の厚さを５ｎｍ程度とすることで、トランジスタのチャネル長が短く
なるに従い、しきい値電圧がマイナス方向へシフトする現象を抑制でき、安定な電気的特
性を有する。
酸化物半導体膜１０６は、少なくともＩｎおよびＺｎを含むことが好ましい。また、酸化
物半導体膜１０６は、ＩｎおよびＺｎに加え、トランジスタの電気的特性のばらつきを低
減するためにＧａ、Ｓｎ、ＨｆまたはＡｌを有すると好ましい。
または、酸化物半導体膜１０６は、ＩｎおよびＺｎに加え、トランジスタの電気的特性の
ばらつきを低減するためにランタノイドであるＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選ばれた一種以上を有してもよ
い。
酸化物半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物に代えて、例えば、Ｉｎ−Ｚ
ｎ−Ｏ化合物、Ｓｎ−Ｚｎ−Ｏ化合物、Ａｌ−Ｚｎ−Ｏ化合物、Ｚｎ−Ｍｇ−Ｏ化合物、
Ｓｎ−Ｍｇ−Ｏ化合物、Ｉｎ−Ｍｇ−Ｏ化合物、Ｉｎ−Ｇａ−Ｏ化合物、Ｉｎ−Ａｌ−Ｚ
ｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ化合物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ化合物、Ａｌ−Ｇａ
−Ｚｎ−Ｏ化合物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ化合物、Ｉｎ−
Ｌａ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ化合物、Ｉ
ｎ−Ｎｄ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ化合物
、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ化
合物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｔｍ−Ｚｎ−
Ｏ化合物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ化合物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ
化合物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ化合物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ化合物、Ｉｎ
−Ｈｆ−Ａｌ−Ｚｎ−Ｏ化合物を用いても構わない。その場合、実施の形態１に示したス
パッタリング用ターゲットの作製方法を参照に、原料を適宜変更してスパッタリング用タ
ーゲットを作製すればよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ化合物を用いたトランジスタでは比較的容易に高い電界効
果移動度が得られる。具体的には、トランジスタの電界効果移動度を３１ｃｍ２／Ｖｓ以
上、４０ｃｍ２／Ｖｓ以上、６０ｃｍ２／Ｖｓ以上、８０ｃｍ２／Ｖｓ以上または１００
ｃｍ２／Ｖｓ以上とすることができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ化合物以外（例えば
Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物）でも、欠陥密度を低減することにより電界効果移動度を高
めることができる。
酸化物半導体膜１０６としてＩｎ−Ｚｎ−Ｏ化合物を用いる場合、原子数比で、Ｉｎ／Ｚ
ｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくはＩ
ｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、トラ
ンジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ
：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
酸化物半導体膜１０６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材
料を用いてもよい。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ、Ｓｎ、ＨｆおよびＣｏから
選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇ
ａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
酸化物半導体膜１０６は、トランジスタのオフ電流を低減するため、バンドギャップが２
．５ｅＶ以上、好ましくは２．８ｅＶ以上、さらに好ましくは３．０ｅＶ以上の材料を選
択する。
なお、酸化物半導体膜１０６は、アルカリ金属およびアルカリ土類金属などが低減され、
極めて不純物濃度の低い酸化物半導体膜１０６であると好ましい。酸化物半導体膜１０６
が前述の不純物を有すると、不純物の形成する準位によりバンドギャップ内の再結合が起
こり、トランジスタはオフ電流が増大してしまう。
また、酸化物半導体膜１０６中のアルカリ金属濃度は、ＳＩＭＳにおいて、ナトリウム濃
度が５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３
以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。同様に、リチウム
濃度は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃ
ｍ３以下とする。同様に、カリウム濃度は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ま
しくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。
以上に示した酸化物半導体膜１０６を用いることでトランジスタのオフ電流を小さくでき
る。例えば、トランジスタのチャネル長が３μｍ、チャネル幅１μｍのときのオフ電流を
１×１０−１８Ａ以下、１×１０−２１Ａ以下、または１×１０−２４Ａ以下とすること
ができる。そのため、データの保持特性に優れ、消費電力の小さいメモリセルを作製する
ことができる。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、こ
れらの基板上に半導体素子が設けられたものを、基板１００として用いると好ましい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜１０２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イ
ットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種
以上を選択して、単層または積層で用いればよい。
下地絶縁膜１０２は十分な平坦性を有することが好ましい。具体的には、平均面粗さ（Ｒ
ａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下となる
ように下地絶縁膜１０２を設ける。上述の数値以下のＲａとすることで、酸化物半導体膜
１０６に結晶領域が形成されやすくなる。なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義され
ている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準
面から指定面までの偏差の絶対値を平均した値」と表現でき、数式１にて定義される。
なお、数式１において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ
１）（ｘ２，ｙ２）の４点で表される四角形の領域）の面積を指し、Ｚ０は測定面の平均
高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓ
ｃｏｐｅ）にて評価可能である。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、
例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下
、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲
で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒
素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０
原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子
％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後
方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。
また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
また、下地絶縁膜１０２は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。
「加熱処理により酸素を放出する」とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の
放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ
／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、測定
したイオン強度の積分値と、標準試料の基準値との比により、気体の放出量を計算するこ
とができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に
相当するイオン強度の積分値に対する当該原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式２で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸
素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値であ
る。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式２の詳細に関して
は、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として
１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いて見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
下地絶縁膜１０２から酸化物半導体膜１０６に酸素が供給されることで、酸化物半導体膜
１０６と下地絶縁膜１０２との界面準位密度を低減できる。この結果、トランジスタの動
作などに起因して、酸化物半導体膜１０６と下地絶縁膜１０２との界面にキャリアが捕獲
されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
さらに、酸化物半導体膜１０６の酸素欠損に起因して電荷が生じる場合がある。一般に酸
化物半導体膜１０６の酸素欠損は、ドナーとなりキャリアである電子を放出することがあ
る。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで
、下地絶縁膜１０２から酸化物半導体膜１０６に酸素が十分に供給され、好ましくは酸化
物半導体膜１０６に酸素が過剰に含まれていることにより、しきい値電圧がマイナス方向
へシフトする要因である、酸化物半導体膜１０６の酸素欠損を低減することができる。
過剰酸素は主に酸化物半導体膜１０６の格子間に存在する酸素であり、その酸素濃度は１
×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下の範囲とする。
酸化物半導体膜１０６の格子間に存在する酸素濃度を前述の範囲とすることで、結晶に歪
みなどが生じず、結晶領域を崩壊することがないため好ましい。
一対の電極１１６は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔ
ａおよびＷ、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積
層で用いればよい。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用
いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ化合物などを用いればよい。
ゲート絶縁膜１１２は、下地絶縁膜１０２と同様の材料から選択して形成すればよい。
ゲート電極１０４は、一対の電極１１６と同様の材料から選択して形成すればよい。
次に、図１２に示すトランジスタの構造について説明する。図１２（Ａ）はトランジスタ
の上面図である。図１２（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１２（Ｂ）で
ある。
図１２（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられた下地絶縁
膜１０２と、下地絶縁膜１０２上に設けられた一対の電極２１６と、一対の電極２１６上
にあり、一対の電極２１６および下地絶縁膜１０２と少なくとも一部を接して設けられた
酸化物半導体膜２０６と、一対の電極２１６および酸化物半導体膜２０６を覆って設けら
れたゲート絶縁膜２１２と、ゲート絶縁膜２１２を介して酸化物半導体膜２０６に重畳し
て設けられたゲート電極２０４と、を有する。
なお、一対の電極２１６、酸化物半導体膜２０６、ゲート絶縁膜２１２およびゲート電極
２０４は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート絶縁膜１１２およ
びゲート電極１０４と同様の方法および同様の材料を用いて設ければよい。
次に、図１３に示すトランジスタの構造について説明する。図１３（Ａ）はトランジスタ
の上面図である。図１３（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１３（Ｂ）で
ある。
図１３（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられたゲート電
極３０４と、ゲート電極３０４を覆って設けられたゲート絶縁膜３１２と、ゲート絶縁膜
３１２を介してゲート電極３０４と重畳して設けられた酸化物半導体膜３０６と、酸化物
半導体膜３０６上にあり、酸化物半導体膜３０６と少なくとも一部を接して設けられた一
対の電極３１６と、酸化物半導体膜３０６および一対の電極３１６を覆って設けられた保
護絶縁膜３１８と、を有する。
なお、一対の電極３１６、酸化物半導体膜３０６、ゲート絶縁膜３１２およびゲート電極
３０４は、それぞれ一対の電極１１６、酸化物半導体膜１０６、ゲート絶縁膜１１２およ
びゲート電極１０４と同様の方法および同様の材料を用いて設ければよい。
また、保護絶縁膜３１８は下地絶縁膜１０２と同様の材料から選択して設ければよい。
次に、図１４に示すトランジスタの構造について説明する。図１４（Ａ）はトランジスタ
の上面図である。図１４（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１４（Ｂ）で
ある。
図１４（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられたゲート電
極３０４と、ゲート電極３０４を覆って設けられたゲート絶縁膜３１２と、ゲート絶縁膜
３１２上に設けられた一対の電極４１６と、一対の電極４１６上にあり、一対の電極４１
６およびゲート絶縁膜３１２と少なくとも一部が接して設けられた酸化物半導体膜４０６
と、一対の電極４１６および酸化物半導体膜４０６を覆って設けられた保護絶縁膜４１８
と、を有する。
なお、一対の電極４１６、酸化物半導体膜４０６および保護絶縁膜４１８は、それぞれ一
対の電極１１６、酸化物半導体膜１０６および保護絶縁膜３１８と同様の方法および同様
の材料を用いて設ければよい。
図１５および図１６に示すトランジスタは、図１１乃至図１４に示すトランジスタと比較
すると工程がやや煩雑であるが、寄生容量が小さくなることによって、チャネル長が短く
なるに従い、しきい値電圧がマイナス方向へシフトする現象が起こりにくいため、優れた
電気的特性の要求される微細なトランジスタに適した構造である。
次に、図１５に示すトランジスタの構造について説明する。図１５（Ａ）はトランジスタ
の上面図である。図１５（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１５（Ｂ）お
よび図１５（Ｃ）である。
図１５（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられた下地絶縁
膜５０２と、下地絶縁膜５０２の周辺に設けられた保護膜５２０と、下地絶縁膜５０２お
よび保護膜５２０上に設けられた、高抵抗領域５０６ａおよび低抵抗領域５０６ｂを含む
酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜５１２と、
ゲート絶縁膜５１２を介して酸化物半導体膜５０６に重畳して設けられたゲート電極５０
４と、ゲート電極５０４の側面に接して設けられた側壁絶縁膜５２４と、酸化物半導体膜
５０６上にあり、少なくとも酸化物半導体膜５０６と一部を接して設けられた一対の電極
５１６と、ゲート電極５０４、側壁絶縁膜５２４および一対の電極５１６を覆って設けら
れた保護絶縁膜５１８と、保護絶縁膜５１８に設けられた開口部を介して一対の電極５１
６と接して設けられた配線５２２と、を有する。
なお、一対の電極５１６、ゲート絶縁膜５１２、保護絶縁膜５１８およびゲート電極５０
４は、それぞれ一対の電極１１６、ゲート絶縁膜１１２、保護絶縁膜３１８およびゲート
電極１０４と同様の方法および同様の材料を用いて設ければよい。
また、酸化物半導体膜５０６は、ゲート電極５０４をマスクに用い、ゲート絶縁膜を介し
て酸化物半導体膜の抵抗値を低減する機能を有する不純物を添加し、低抵抗領域５０６ｂ
を形成することで設ければよい。このとき、不純物の添加されない領域が高抵抗領域５０
６ａとなる。なお、不純物は、リン、窒素またはホウ素などを用いればよい。不純物の添
加後に活性化のための２５０℃以上６５０℃以下の温度で加熱処理を行う。なお、不純物
は、イオン注入法を用いて添加すると、イオンドーピング法を用いて添加した場合と比べ
、酸化物半導体膜中への水素の混入が少なくなるため好ましい。ただし、イオンドーピン
グ法を除外するものではない。
なお、酸化物半導体膜５０６は、ゲート電極５０４および側壁絶縁膜５２４をマスクに用
い、ゲート絶縁膜を介して酸化物半導体膜の抵抗値を低減する機能を有する不純物を添加
し、低抵抗領域５０６ｂを形成することで設けてもよい。このとき、不純物の添加されな
い領域が高抵抗領域５０６ａとなる。具体的には、側壁絶縁膜５２４と重畳する領域が低
抵抗領域５０６ｂではなく高抵抗領域５０６ａとなる（図１５（Ｃ）参照。）。
なお、ゲート絶縁膜を介して不純物を添加することにより、酸化物半導体膜に不純物の添
加する際に生じるダメージを低減することができる。ただし、ゲート絶縁膜を介さずに不
純物を注入しても構わない。
また、下地絶縁膜５０２は、下地絶縁膜１０２と同様の方法および同様の材料を用いて設
けた絶縁膜を加工して溝部を設けることで形成すればよい。
また、保護膜５２０は、下地絶縁膜５０２に設けられた溝部を埋めるように絶縁膜を成膜
し、その後ＣＭＰ処理を行うことで形成すればよい。
保護膜５２０は、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウ
ム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウ
ム、酸化タンタルおよび酸化マグネシウムの一種以上を選択して、単層または積層で用い
ればよい。
保護膜５２０は、２５０℃以上４５０℃以下、好ましくは１５０℃以上８００℃以下の温
度範囲において、例えば１時間の加熱処理を行っても酸素を透過しない性質を有すると好
ましい。
以上のような性質により、保護膜５２０を下地絶縁膜５０２の周辺に設ける構造とすると
きに、下地絶縁膜５０２から加熱処理によって放出された酸素が、トランジスタの外方へ
拡散していくことを抑制できる。このように、下地絶縁膜５０２に酸素が保持されるため
、トランジスタの電界効果移動度の低下を防止し、しきい値電圧のばらつきを低減させ、
かつ信頼性を向上させることができる。
ただし、保護膜５２０を設けない構造を採ることもできる。
側壁絶縁膜５２４は、ゲート電極５０４を覆って絶縁膜を設けた後、該絶縁膜をエッチン
グすることにより形成する。エッチングは、異方性の高いエッチング方法を用いる。側壁
絶縁膜５２４は、絶縁膜に異方性の高いエッチング工程を行うことで自己整合的に形成す
ることができる。例えば、ドライエッチング法を用いると好ましい。ドライエッチング法
に用いるエッチングガスとしては、例えば、トリフルオロメタン、オクタフルオロシクロ
ブタン、テトラフルオロメタンなどのフッ素を含むガスが挙げられる。エッチングガスに
は、希ガスまたは水素を添加してもよい。ドライエッチング法は、基板に高周波電圧を印
加する、反応性イオンエッチング法（ＲＩＥ法）を用いると好ましい。
また、配線５２２は、ゲート電極１０４と同様の材料から選択して設ければよい。
次に、図１６に示すトランジスタの構造について説明する。図１６（Ａ）はトランジスタ
の上面図である。図１６（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図が図１６（Ｂ）で
ある。
図１６（Ｂ）に示すトランジスタは、基板１００と、基板１００上に設けられた溝部を有
する下地絶縁膜６０２と、下地絶縁膜６０２の溝部に設けられた一対の電極６１６と、下
地絶縁膜６０２および一対の電極６１６上に設けられた高抵抗領域６０６ａおよび低抵抗
領域６０６ｂを有する酸化物半導体膜６０６と、酸化物半導体膜６０６上に設けられたゲ
ート絶縁膜６１２と、ゲート絶縁膜６１２を介して酸化物半導体膜６０６と重畳して設け
られたゲート電極６０４と、ゲート絶縁膜６１２およびゲート電極６０４を覆って設けら
れた保護絶縁膜６１８と、保護絶縁膜６１８、ゲート絶縁膜６１２および酸化物半導体膜
６０６に設けられた開口部を介して一対の電極６１６と接して設けられた配線６２２と、
を有する。
なお、ゲート絶縁膜６１２、保護絶縁膜６１８、酸化物半導体膜６０６、配線６２２およ
びゲート電極６０４は、それぞれゲート絶縁膜１１２、保護絶縁膜３１８、酸化物半導体
膜５０６、配線５２２およびゲート電極１０４と同様の方法および同様の材料を用いて設
ければよい。
また、下地絶縁膜６０２は、下地絶縁膜１０２と同様の方法および同様の材料を用いて設
けた絶縁膜を加工して溝部を設けることで形成すればよい。
また、一対の電極６１６は、下地絶縁膜６０２に設けられた溝部を埋めるように導電膜を
成膜し、その後ＣＭＰ処理を行うことで形成すればよい。
以下にトランジスタの電界効果移動度について図２７乃至図３０を用いて説明する。
酸化物半導体に限らず、トランジスタの電界効果移動度は、様々な理由によって本来の得
られるはずの電界効果移動度よりも低く測定される。電界効果移動度を低下させる要因と
しては半導体内部の欠陥や半導体と絶縁膜との界面における欠陥がある。ここでは、Ｌｅ
ｖｉｎｓｏｎモデルを用い、半導体内部に欠陥がないと仮定した場合の電界効果移動度を
理論的に導き出す。
本来のトランジスタの電界効果移動度をμ０とし、半導体中に何らかのポテンシャル障壁
（粒界等）が存在すると仮定したときに測定される電界効果移動度μは数式３で表される
。
ここで、Ｅはポテンシャル障壁の高さであり、ｋはボルツマン定数、Ｔは絶対温度である
。なお、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁の高さＥが欠陥に由来すると仮
定し、数式４で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積あたりの平均欠陥密度、εは半導体の
誘電率、ｎはチャネルの単位面積あたりのキャリア密度、Ｃｏｘは単位面積当たりのゲー
ト絶縁膜容量、Ｖｇｓはゲート電圧、ｔはチャネルの厚さである。なお、厚さが３０ｎｍ
以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄｓは、数式５で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、ＬおよびＷは１０μｍとす
る。また、Ｖｄｓはドレイン電圧である。
数式５の両辺の対数を取ると、数式６で表される。
数式６の右辺はＶｇｓの関数であるため、縦軸をｌｎ（Ｉｄｓ／Ｖｇｓ）、横軸を１／Ｖ
ｇｓとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められ
る。即ち、トランジスタのＶｇｓ−Ｉｄｓ特性から半導体中の欠陥密度Ｎが得られる。
半導体中の欠陥密度Ｎは半導体の成膜時の基板加熱温度に依存する。半導体として、Ｉｎ
、ＳｎおよびＺｎの比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−
Ｚｎ−Ｏスパッタリング用ターゲットを用いて成膜した酸化物半導体を用いた場合、酸化
物半導体中の欠陥密度Ｎは１×１０１２／ｃｍ２程度となる。
上述した酸化物半導体中の欠陥密度Ｎをもとに、数式３および数式４を用いて計算すると
、本来のトランジスタの電界効果移動度μ０は１２０ｃｍ２／Ｖｓとなる。したがって、
酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥がない、理想的
なトランジスタの電界効果移動度μ０は１２０ｃｍ２／Ｖｓとわかる。ところが、欠陥の
多い酸化物半導体では、トランジスタの電界効果移動度μは３０ｃｍ２／Ｖｓ程度である
。
また、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面散乱によってトラ
ンジスタの輸送特性は影響を受ける。ゲート絶縁膜界面からｘだけ離れた場所における電
界効果移動度μ１は、数式７で表される。
ここで、Ｄはゲート電極による電界強度、Ｂは定数、ｌは界面散乱の影響が生じる深さで
ある。Ｂおよびｌは、トランジスタの電気的特性の実測より求めることができ、上記酸化
物半導体を用いたトランジスタの電気的特性の実測からは、Ｂ＝４．７５×１０７ｃｍ／
ｓ、ｌ＝１０ｎｍが得られる。Ｄが増加すると、即ちＶｇｓが高くなると、数式７の第２
項が増加するため、電界効果移動度μ１は低下することがわかる。
酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥のない、理想的
なトランジスタの電界効果移動度μ２を計算した結果を図２７に示す。なお、計算にはシ
ノプシス社製Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャッ
プを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５ｎｍとした。さ
らに、ゲートの仕事関数を５．５ｅＶ、ソースおよびドレインの仕事関数を４．６ｅＶと
した。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率を４．１とした。また、チャネ
ル長およびチャネル幅はともに１０μｍ、Ｖｄｓは０．１Ｖとした。
図２７で示されるように、Ｖｇｓが１Ｖ近傍で電界効果移動度μ２は１００ｃｍ２／Ｖｓ
以上のピークを有するが、Ｖｇｓがさらに高くなると、界面散乱の影響が大きくなり、電
界効果移動度μ２が低下することがわかる。
このような理想的なトランジスタを微細化した場合について、計算した結果を図２８乃至
図３０に示す。なお、計算には図１５に示した構造のトランジスタを仮定している。
ここで、低抵抗領域５０６ｂの抵抗率を２×１０−３Ωｃｍ、ゲート電極５０４の幅を３
３ｎｍ、側壁絶縁膜５２４の幅を５ｎｍ、チャネル幅を４０ｎｍとする。なお、チャネル
領域を便宜上高抵抗領域５０６ａという名称で記載しているが、ここではチャネル領域を
真性半導体と仮定している。
計算にはシノプシス社製Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２８は、図１
５（Ｂ）に示される構造のトランジスタのＩｄｓ（実線）および電界効果移動度μ（点線
）のＶｇｓ依存性である。なお、ＩｄｓはＶｄｓを１Ｖとし、電界効果移動度μはＶｄｓ
を０．１Ｖとして計算している。ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図
２８（Ａ）に、１０ｎｍとした場合を図２８（Ｂ）に、５ｎｍとした場合を図２８（Ｃ）
にそれぞれ示す。
図２８より、ゲート絶縁膜が薄くなるほど、オフ状態（ここではＶｇｓが−３Ｖから０Ｖ
の範囲を指す。）でのドレイン電流Ｉｄｓが低下する。一方、電界効果移動度μのピーク
値やオン状態（ここではＶｇｓが０Ｖから３Ｖの範囲を指す。）でのドレイン電流Ｉｄｓ
には目立った変化がない。図２８より、Ｖｇｓが１Ｖ近傍でＩｄｓは半導体装置であるメ
モリなどに必要とされる１０μＡを超えることがわかる。
同様に、図１５（Ｃ）で示されるトランジスタについて計算を行っている。図１５（Ｃ）
で示されるトランジスタは、高抵抗領域５０７ａおよび低抵抗領域５０７ｂを有する酸化
物半導体膜５０７を有する点で、図１５（Ｂ）で示されるトランジスタとは異なる。具体
的には、図１５（Ｃ）で示されるトランジスタは、側壁絶縁膜５２４と重畳する酸化物半
導体膜５０７の領域が高抵抗領域５０７ａに含まれる。即ち、該トランジスタは側壁絶縁
膜５２４の幅だけオフセット領域を有するトランジスタである。なお、オフセット領域の
幅をオフセット長（Ｌｏｆｆ）ともいう（図１５（Ａ）参照。）。なお、Ｌｏｆｆは便宜
上左右で同じ幅としている。
図１５（Ｃ）で示されるトランジスタにおいて、Ｌｏｆｆを５ｎｍとし、ドレイン電流Ｉ
ｄｓ（実線）および電界効果移動度μ（点線）のＶｇｓ依存性を図２９に示す。なお、Ｉ
ｄｓは、Ｖｄｓを１Ｖとし、電界効果移動度μはＶｄｓを０．１Ｖとして計算している。
ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図２９（Ａ）に、１０ｎｍとした場
合を図２９（Ｂ）に、５ｎｍとした場合を図２９（Ｃ）にそれぞれ示す。
また、図３０は、図１５（Ｃ）に示されるトランジスタの構造から、Ｌｏｆｆを１５ｎｍ
としたもののドレイン電流Ｉｄｓ（実線）および電界効果移動度μ（点線）のＶｇｓ依存
性である。なお、Ｉｄｓは、Ｖｄｓを１Ｖとし、電界効果移動度μはＶｄｓを０．１Ｖと
して計算している。ここで、ゲート絶縁膜の厚さが１５ｎｍとした場合を図３０（Ａ）に
、１０ｎｍとした場合を図３０（Ｂ）に、５ｎｍとした場合を図３０（Ｃ）にそれぞれ示
す。
図２９および図３０に示した計算結果より、図２８と同様に、いずれもゲート絶縁膜が薄
くなるほどオフ状態（ここではＶｇｓが−３Ｖから０Ｖの範囲を指す。）でのドレイン電
流Ｉｄｓが低下する。一方、電界効果移動度μのピーク値やオン状態（ここではＶｇｓが
０Ｖから３Ｖの範囲を指す。）でのドレイン電流Ｉｄｓには目立った変化がないとわかる
。
なお、電界効果移動度μのピークは、図２８では８０ｃｍ２／Ｖｓ程度であるが、図２９
では６０ｃｍ２／Ｖｓ程度、図３０では４０ｃｍ２／Ｖｓと程度、Ｌｏｆｆが増加するほ
ど低下することがわかる。また、オフ状態でのＩｄｓも同様の傾向となることがわかる。
一方、オン状態のＩｄｓはオフセット長Ｌｏｆｆの増加に伴って減少するが、オフ状態の
Ｉｄｓの低下に比べるとはるかに緩やかである。また、いずれの計算結果からもＶｇｓが
１Ｖ近傍で、Ｉｄｓはメモリなどに必要とされる１０μＡを超えることがわかる。
次に、酸化物半導体を用いたトランジスタの電気的特性について説明する。
図３１は、作製したトランジスタ（試料１および試料２）の構造を示す上面図および断面
図である。図３１（Ａ）はトランジスタの上面図である。また、図３１（Ｂ）は図３１（
Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
図３１（Ｂ）に示すトランジスタは、基板７００と、基板７００上に設けられた下地絶縁
膜７０２と、下地絶縁膜７０２上に設けられた酸化物半導体膜７０６と、酸化物半導体膜
７０６と接する一対の電極７１６と、酸化物半導体膜７０６および一対の電極７１６上に
設けられたゲート絶縁膜７１２と、ゲート絶縁膜７１２を介して酸化物半導体膜７０６と
重畳して設けられたゲート電極７０４と、ゲート絶縁膜７１２およびゲート電極７０４を
覆って設けられた層間絶縁膜７１８と、層間絶縁膜７１８に設けられた開口部を介して一
対の電極７１６と接続する配線７２２と、層間絶縁膜７１８および配線７２２を覆って設
けられた保護絶縁膜７２８と、を有する。
基板７００としてはガラス基板を、下地絶縁膜７０２としては酸化シリコン膜を、酸化物
半導体膜７０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極７１６としてはタングス
テン膜を、ゲート絶縁膜７１２としては酸化シリコン膜を、ゲート電極７０４としては窒
化タンタル膜とタングステン膜との積層構造を、層間絶縁膜７１８としては酸化窒化シリ
コン膜とポリイミド膜との積層構造を、配線７２２としてはチタン膜、アルミニウム膜、
チタン膜がこの順で形成された積層構造を、保護絶縁膜７２８としてはポリイミド膜を、
それぞれ用いた。
なお、図３１（Ａ）に示す構造のトランジスタにおいて、ゲート電極７０４と一対の電極
７１６との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜７０６に対する一対の電
極７１６のはみ出しをｄＷと呼ぶ。
図３１（Ｂ）に示す構造のトランジスタ（試料１および試料２）の作製方法を以下に説明
する。
まず、基板７００の表面に対し、アルゴン雰囲気でプラズマ処理を行った。プラズマ処理
は、スパッタリング装置を用い、基板７００側にバイアス電力を２００Ｗ（ＲＦ）印加し
て３分間行った。
続けて、真空状態を保ったまま、下地絶縁膜７０２である酸化シリコン膜を３００ｎｍの
厚さで成膜した。
酸化シリコン膜は、スパッタリング装置を用い、酸素雰囲気で電力を１５００Ｗ（ＲＦ）
として成膜した。スパッタリング用ターゲットは、石英スパッタリング用ターゲットを用
いた。なお、成膜時の基板加熱温度は１００℃とした。
次に、下地絶縁膜７０２の上面をＣＭＰ処理し、Ｒａ＝０．２ｎｍ程度まで平坦化した。
次に、酸化物半導体膜であるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１５ｎｍの厚さで成膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、アルゴン：酸素＝２：３［体積
比］の混合雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。スパッタリング用ターゲッ
トは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏスパッタリン
グ用ターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。
次に、試料２のみ加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気
で１時間の加熱処理を行い、温度を保持したままさらに酸素雰囲気で１時間の加熱処理を
行った。
次に、フォトリソグラフィ工程によって酸化物半導体膜を加工して、酸化物半導体膜７０
６を形成した。
次に、タングステン膜を５０ｎｍの厚さで成膜した。
タングステン膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ（Ｄ
Ｃ）として成膜した。なお、成膜時の基板加熱温度は２００℃とした。
次に、フォトリソグラフィ工程によってタングステン膜を加工して、一対の電極７１６を
形成した。
次に、ゲート絶縁膜７１２である酸化シリコン膜を１００ｎｍの厚さで成膜した。なお、
酸化シリコン膜の比誘電率は３．８とした。
ゲート絶縁膜７１２である酸化シリコン膜は、下地絶縁膜７０２と同様の方法で成膜した
。
次に、窒化タンタル膜およびタングステン膜を、この順番でそれぞれ１５ｎｍおよび１３
５ｎｍの厚さで成膜した。
窒化タンタル膜は、スパッタリング装置を用い、アルゴン：窒素＝５：１の混合雰囲気で
電力を１０００Ｗ（ＤＣ）として成膜した。なお、成膜時に基板加熱は行っていない。
タングステン膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を４０００Ｗ（Ｄ
Ｃ）として成膜した。なお、成膜時の基板加熱温度は２００℃とした。
次に、フォトリソグラフィ工程によって窒化タンタル膜およびタングステン膜を加工して
、ゲート電極７０４を形成した。
次に、層間絶縁膜７１８となる酸化窒化シリコン膜を３００ｎｍの厚さで成膜した。
層間絶縁膜７１８となる酸化窒化シリコン膜は、ＰＣＶＤ装置を用い、モノシラン：亜酸
化窒素＝１：２００の混合雰囲気で電力を３５Ｗ（ＲＦ）として成膜した。なお、成膜時
の基板加熱温度は３２５℃とした。
次に、フォトリソグラフィ工程によって層間絶縁膜７１８となる酸化窒化シリコン膜を加
工した。
次に、層間絶縁膜７１８となる感光性ポリイミドを１５００ｎｍの厚さで成膜した。
次に、層間絶縁膜７１８となる酸化窒化シリコン膜のフォトリソグラフィ工程で用いたフ
ォトマスクを用いて層間絶縁膜７１８となる感光性ポリイミドを露光し、その後現像し、
次に感光性ポリイミド膜を硬化させるために加熱処理を行い、酸化窒化シリコン膜と合わ
せて層間絶縁膜７１８を形成した。加熱処理は、窒素雰囲気において、３００℃の温度で
行った。
次に、チタン膜、アルミニウム膜およびチタン膜を、この順番でそれぞれ５０ｎｍ、１０
０ｎｍおよび５ｎｍの厚さで成膜した。
チタン膜は、二層ともにスパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ
（ＤＣ）として成膜した。なお、成膜時に基板加熱は行っていない。
アルミニウム膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ（Ｄ
Ｃ）として成膜した。なお、成膜時に基板加熱は行っていない。
次に、フォトリソグラフィ工程によってチタン膜、アルミニウム膜およびチタン膜を加工
して、配線７２２を形成した。
次に、保護絶縁膜７２８である感光性ポリイミド膜を１５００ｎｍの厚さで成膜した。
次に、配線７２２のフォトリソグラフィ工程で用いたフォトマスクを用いて感光性ポリイ
ミド膜を露光し、その後現像して、保護絶縁膜７２８に配線７２２を露出する開口部を形
成した。
次に、感光性ポリイミド膜を硬化させるために加熱処理を行った。加熱処理は、層間絶縁
膜７１８で用いた感光性ポリイミド膜に対する加熱処理と同様の方法で行った。
以上の工程で、図３１（Ｂ）に示す構造のトランジスタを作製した。
次に、図３１（Ｂ）に示す構造のトランジスタの電気的特性を評価した。
図３１（Ｂ）に示す構造のトランジスタにおけるＶｇｓ−Ｉｄｓ特性を測定し、試料１の
結果を図３２（Ａ）に、試料２の結果を図３２（Ｂ）にそれぞれ示す。なお、測定に用い
たトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが片側３μ
ｍ（合計６μｍ）、ｄＷが片側３μｍ（合計６μｍ）である。また、Ｖｄｓは１０Ｖとし
た。
また、試料１と試料２とを比較すると、酸化物半導体膜の成膜後に加熱処理を行うことで
トランジスタの電界効果移動度が高くなることがわかる。発明者等は、これが加熱処理に
より酸化物半導体膜中の不純物濃度を低減されたためである、と考えた。したがって、酸
化物半導体膜の成膜後に行う加熱処理によって酸化物半導体膜中の不純物濃度を低減し、
その結果、トランジスタの電界効果移動度を理想的な電界効果移動度に近づけることがで
きたとわかる。
このように、酸化物半導体膜の成膜後に加熱処理を行うことで、酸化物半導体膜中の不純
物濃度が低減され、その結果トランジスタの電界効果移動度が高まることがわかる。
次に、試料１および試料２に対しＢＴ試験を行った。ＢＴ試験について以下に説明する。
まず基板加熱温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ特
性の測定を行った。なおＶｄｓはドレイン電圧（ドレインとソースの電位差）を示す。次
に、基板加熱温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁膜７１２
に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇｓに２０Ｖを印加し、そのまま１
時間保持した。次に、Ｖｇｓを０Ｖとした。次に、基板加熱温度２５℃とし、Ｖｄｓを１
０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板加熱温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−
Ｉｄｓ特性の測定を行った。次に、基板加熱温度を１５０℃とし、Ｖｄｓを０．１Ｖとし
た。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇｓに−
２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇｓを０Ｖとした。次に、基板加熱
温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇｓ−Ｉｄｓ測定を行った。こ
れをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図３３（Ａ）に、マイナスＢＴ試験の結果を図３３（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図３４（Ａ）に、マイナスＢＴ試験の
結果を図３４（Ｂ）に示す。なお、図には、ＢＴ試験前後のＶｇｓ−Ｉｄｓ特性の変動を
わかりやすくするため、矢印を付している。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ
１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナス
ＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２は、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性の高
いトランジスタであることがわかる。
次に、試料２のトランジスタにおいて、基板加熱温度と電気的特性の関係について評価し
た。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が片側３μｍ（合計６μｍ）、ｄＷが０μｍとした。なお、Ｖｄｓは１０Ｖとした。なお
、基板加熱温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行っ
た。
図３５（Ａ）に基板加熱温度としきい値電圧の関係を、図３５（Ｂ）に基板加熱温度と電
界効果移動度の関係を示す。
図３５（Ａ）より、基板加熱温度が高いほどしきい値電圧は低くなることがわかる。なお
、その範囲は−４０℃（０．３８Ｖ）〜１５０℃（−１．０８Ｖ）であった。
また、図３５（Ｂ）より、基板加熱温度が高いほど電界効果移動度が低くなることがわか
る。なお、その範囲は−４０℃（３７．４ｃｍ２／Ｖｓ）〜１５０℃（３３．４ｃｍ２／
Ｖｓ）であった。
このように、試料２は、上述の温度範囲において電気的特性の変動が小さいことがわかる
。
以上に示したトランジスタは、高い電界効果移動度を有し、信頼性が高いことがわかる。
同様に、本発明の一態様である記憶素子に適用可能なトランジスタの、チャネル幅が１μ
ｍ当たりのオフ電流を評価した。
試料２と同様の方法で試料を作製した。なお、測定に用いたトランジスタは、Ｌを３μｍ
、Ｗを１０ｃｍ、Ｌｏｖを２μｍ、ｄＷを０μｍとしている。
図３６に、トランジスタのオフ電流と測定時に基板加熱温度（絶対温度）の逆数との関係
を示す。ここでは、簡単のため測定時に基板加熱温度の逆数に１０００を掛けた数値（１
０００／Ｔ）を横軸としている。
以下にトランジスタのオフ電流の測定方法を簡単に説明する。ここでは便宜上測定対象と
なるトランジスタを第１のトランジスタと呼ぶ。
第１のトランジスタのドレインはフローティングゲートＦＧと接続され、フローティング
ゲートＦＧは第２のトランジスタのゲートと接続される。
まず、第１のトランジスタをオフ状態とし、次に、フローティングゲートＦＧに電荷を与
える。なお、第２のトランジスタには一定のドレイン電圧が印加されている。
このとき、フローティングゲートＦＧの電荷が第１のトランジスタを通じて徐々にリーク
する。フローティングゲートＦＧの電荷が抜けると、第２のトランジスタのソース電位が
変化する。このソース電位の時間に対する変化量から第１のトランジスタからリークする
電荷量が見積もられ、オフ電流を測定することができる。
図３６より、作製したトランジスタは、測定時の基板加熱温度が８５℃のとき、チャネル
幅１μｍあたりのオフ電流は２×１０−２１Ａ／μｍ（２ｚＡ／μｍ）であった。
このように、作製したトランジスタのオフ電流は極めて小さいことがわかる。
以上のように、ｃ軸が上面の法線ベクトルに平行である結晶領域を有する酸化物半導体膜
を用いることで、高い信頼性を有するトランジスタを得ることができる。
また、電気的特性の優れたトランジスタを得ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、実施の形態３に示したトランジスタを用いて作製した液晶表示装置に
ついて説明する。なお、本実施の形態では液晶表示装置に本発明の一態様に係るトランジ
スタを適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（
Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一態様に係るトランジス
タを適用することも、当業者であれば容易に想到しうるものである。
図１７にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は
、ソース線ＳＬ＿１乃至ソース線ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ゲート線ＧＬ＿ｂ、お
よび複数の画素２２００を有する。画素２２００は、トランジスタ２２３０と、キャパシ
タ２２２０と、液晶素子２２１０と、を含む。こうした画素２２００をマトリクス状に配
置することで液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指
す場合には、ソース線ＳＬまたはゲート線ＧＬと記載する。
トランジスタ２２３０として、実施の形態３で示したトランジスタを用いることができる
。本発明の一態様に係るトランジスタを用いることで、表示品位の高い、信頼性の高い表
示装置を得ることができる。
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２
２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一
方の容量電極と、液晶素子２２１０の一方の画素電極とを接続する。キャパシタ２２２０
の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。な
お、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態３
に示したトランジスタを含んでもよい。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態３
に示したトランジスタを含んでもよい。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基
板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続しても
よい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電位を印加すると
、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャ
パシタ２２２０に電荷が蓄積される。一行分の充電後、該行にあるトランジスタ２２３０
はオフ状態とすると、ソース線ＳＬから電圧が印加されなくなるが、キャパシタ２２２０
に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパ
シタ２２２０を充電する。このようにして、１行〜ｂ行の充電を行う。
なお、トランジスタ２２３０はオフ電流が低いトランジスタであるため、キャパシタ２２
２０に保持された電荷が抜けにくく、キャパシタ２２２０の容量を小さくすることが可能
となるため、充電に必要な消費電力を低減することができる。
以上のように、本発明の一態様に係るトランジスタを用いることによって、表示品位の高
い、信頼性の高い液晶表示装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態３に示したトランジスタを用いて、半導体装置であるメモ
リを作製する例について説明する。
揮発性メモリの代表的な例としては、記憶素子を構成するトランジスタを選択してキャパ
シタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持
するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
メモリに含まれるトランジスタの一部に実施の形態３で示したトランジスタを適用するこ
とができる。
例えば、実施の形態３で示したトランジスタを適用した記憶素子の例について図１８を用
いて説明する。
図１８（Ａ）に記憶素子であるメモリセルの断面図を示す。トランジスタ３３４０は、基
板３１００と、基板３１００上に設けられた下地絶縁膜３１０２と、下地絶縁膜３１０２
の周辺に設けられた保護膜３１２０と、下地絶縁膜３１０２および保護膜３１２０上に設
けられた高抵抗領域３１０６ａおよび低抵抗領域３１０６ｂを有する酸化物半導体膜３１
０６と、酸化物半導体膜３１０６上に設けられたゲート絶縁膜３１１２と、ゲート絶縁膜
３１１２を介して酸化物半導体膜３１０６と重畳して設けられたゲート電極３１０４と、
ゲート電極３１０４の側面と接する側壁絶縁膜３１２４と、少なくとも酸化物半導体膜３
１０６と接する一対の電極３１１６と、を有する。
ここで、基板３１００、下地絶縁膜３１０２、保護膜３１２０、酸化物半導体膜３１０６
、ゲート絶縁膜３１１２、ゲート電極３１０４、側壁絶縁膜３１２４および一対の電極３
１１６は、それぞれ基板１００、下地絶縁膜５０２、保護膜５２０、酸化物半導体膜５０
６、ゲート絶縁膜５１２、ゲート電極５０４、側壁絶縁膜５２４および一対の電極５１６
と同様の方法および同様の材料を用いて設ければよい。
また、トランジスタ３３４０は、トランジスタ３３４０を覆って設けられた層間絶縁膜３
３２８と、層間絶縁膜３３２８上に設けられた電極３３２６と、を有している。一対の電
極３１１６のうち一方と、層間絶縁膜３３２８と、電極３３２６とによって、キャパシタ
３３３０を構成する。なお、図では平行平板型のキャパシタを示すが、容量を大きくする
ためにスタック型またはトレンチ型のキャパシタとしてもよい。層間絶縁膜３３２８は、
保護絶縁膜５１８と同様の材料から選択して設ければよい。また、電極３３２６は、一対
の電極５１６と同様の材料から選択して設ければよい。
さらに、トランジスタ３３４０は、層間絶縁膜３３２８と、電極３３２６とを覆って設け
られた層間絶縁膜３１１８と、層間絶縁膜３１１８および層間絶縁膜３３２８に設けられ
た開口部を介して一対の電極３１１６のうち他方と接続する配線３１２２と、を有する。
なお、図示しないが、層間絶縁膜３１１８および配線３１２２を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜３１１８の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。配線３１２２は、配線５２２と同様の方法および同様の材料で設ければよ
い。
図１８（Ｂ）は、図１８（Ａ）に示すメモリセルに対応する回路図である。メモリセルは
、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キ
ャパシタＣと、を有する。なお、トランジスタＴｒは、トランジスタ３３４０に相当し、
キャパシタＣは、キャパシタ３３３０に相当する。
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図１８
（Ｃ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電
された電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。
この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間に
リフレッシュ動作を行う必要がある。
ここで、トランジスタＴｒにトランジスタ３３４０を適用することにより、トランジスタ
Ｔｒのオフ電流を極めて小さくすることができるため、保持期間Ｔ＿１を長くすることが
できる。即ち、リフレッシュ動作の間隔を長くとることが可能となるため、メモリセルの
消費電力を低減することができる。また、トランジスタＴｒの信頼性が高いため、信頼性
の高いメモリセルを得ることができる。
実施の形態３で示した、オフ電流が１×１０−１８Ａ以下、１×１０−２１Ａ以下または
１×１０−２４Ａ以下となったトランジスタでメモリセルを構成すると、リフレッシュ動
作の間隔を数十秒〜数十年間とすることができる。
以上のように、本発明の一態様に係るトランジスタを適用することによって、信頼性の高
い、消費電力の小さい記憶素子を得ることができる。
次に、実施の形態３で示したトランジスタを適用した記憶素子の別の例について図１９を
用いて説明する。
図１９（Ａ）に、記憶素子であるメモリセルの断面図を示す。トランジスタ３３５０は、
基板３１００と、基板３１００上に設けられた下地絶縁膜３３８２と、下地絶縁膜３３８
２上に設けられた第１の抵抗領域３３８４ａ、第２の抵抗領域３３８４ｂ、および第３の
抵抗領域３３８４ｃを有する半導体膜３３８４と、半導体膜３３８４上に設けられたゲー
ト絶縁膜３３８６と、ゲート絶縁膜３３８６を介して第１の抵抗領域３３８４ａと重畳し
て設けられたゲート電極３３９２と、ゲート電極３３９２の側面と接する側壁絶縁膜３３
９４と、を有する。半導体膜３３８４において、第１の抵抗領域３３８４ａ、第２の抵抗
領域３３８４ｂ、第３の抵抗領域３３８４ｃの順で抵抗が低くなる。なお、第１の抵抗領
域３３８４ａは、ゲート電極３３９２にトランジスタ３３５０のしきい値電圧以上の電圧
が印加されたときチャネルを形成する。図示しないが、第３の抵抗領域３３８４ｃと接す
る一対の電極を設けてもよい。
トランジスタ３３５０として、酸化物半導体膜以外の半導体膜、例えば、多結晶シリコン
膜、単結晶シリコン膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜などの第１４族元
素を有する半導体膜を用いたトランジスタを用いてもよいし、実施の形態３で示した酸化
物半導体膜を用いたトランジスタを用いてもよい。
また、トランジスタ３３５０に接して層間絶縁膜３３９６が設けられている。なお、層間
絶縁膜３３９６は、トランジスタ３３４０の形成面でもあるため、層間絶縁膜３３９６の
上面は可能な限り平坦とする。具体的には、層間絶縁膜３３９６の上面は、Ｒａが１ｎｍ
以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下であると好ましい。
層間絶縁膜３３９６は、単層または積層構造で設ければよく、酸化物半導体膜３１０６と
接する層を加熱処理により酸素を放出する絶縁膜とすると好ましい。
層間絶縁膜３３９６上にトランジスタ３３４０が設けられている。トランジスタ３３４０
が有する一対の電極３１１６のうち一方は、トランジスタ３３５０が有するゲート電極３
３９２と接続されている。また、トランジスタ３３４０が有する一対の電極３１１６のう
ち一方と、層間絶縁膜３３２８と、電極３３２６とによってキャパシタ３３３０が構成さ
れている。なお、図では平行平板型のキャパシタを示すが、容量を大きくするためにスタ
ック型またはトレンチ型のキャパシタとしてもよい。
図１９（Ｂ）は、図１９（Ａ）に示すメモリセルに対応する回路図である。メモリセルは
、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するゲート線ＧＬ＿１
と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿
２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ
＿２のドレインと接続するドレイン線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端
と接続する容量線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよび
トランジスタＴｒ＿２のゲートと接続するフローティングゲートＦＧと、を有する。なお
、トランジスタＴｒ＿１は、トランジスタ３３４０に相当し、トランジスタＴｒ＿２は、
トランジスタ３３５０に相当し、キャパシタＣは、キャパシタ３３３０に相当する。
なお、上述の記憶素子は、フローティングゲートＦＧの電位に応じて、トランジスタＴｒ
＿２の見かけ上のしきい値電圧が変動することを利用したものである。例えば、図１９（
Ｃ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ
＿２との関係を説明する図である。
ここで、フローティングゲートＦＧは、トランジスタＴｒ＿１を介して、電位を調整する
ことができる。例えば、ソース線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート線Ｇ
Ｌ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上と
することで、フローティングゲートＦＧの電位をＨＩＧＨにすることができる。また、ゲ
ート線ＧＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、
フローティングゲートＦＧの電位をＬＯＷにすることができる。
そのため、ＦＧ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、ＦＧ＝ＨＩＧＨで示した
ＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、ＦＧ＝ＬＯＷでは、Ｖ
ＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、ＦＧ＝ＨＩＧＨでは、
ＶＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを
記憶することができる。
ここで、トランジスタＴｒ＿１にトランジスタ３３４０を適用することにより、トランジ
スタＴｒ＿１のオフ電流を極めて小さくすることができるため、図１９（Ｂ）に示すフロ
ーティングゲートＦＧに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリー
クすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。ま
た、トランジスタＴｒ＿１の電界効果移動度が高いため、記憶素子を高速動作させること
ができる。
以上のように、本発明の一態様に係るトランジスタを記憶素子の少なくとも一部に適用す
ることによって、信頼性が高く、消費電力の小さく、かつ高速動作が可能な半導体装置を
得ることができる。
本実施の形態は、他の実施の形態と組み合わせて用いても構わない。
（実施の形態６）
実施の形態３で示したトランジスタ、および実施の形態５で示した半導体装置を少なくと
も一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成する
ことができる。
図２０（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図２０（Ａ）に示すＣ
ＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕ
ｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３
、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１
９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９
８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）
１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用
いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図２０（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず
、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種
回路に供給する。
図２０（Ａ）に示すＣＰＵでは、レジスタ１１９６に、実施の形態５の半導体装置が設け
られている。
図２０（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１
１９６が有する半導体装置において、位相反転素子によるデータの保持を行うか、キャパ
シタによるデータの保持を行うか、を選択する。位相反転素子によるデータの保持を行う
場合、レジスタ１１９６内の半導体装置への電源電圧の供給が行われる。キャパシタによ
るデータの保持を行う場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９
６内の半導体装置への電源電圧の供給を停止することができる。
電源停止に関しては、図２０（Ｂ）または図２０（Ｃ）に示すように、半導体装置群と、
電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を
設けることにより行うことができる。以下に図２０（Ｂ）および図２０（Ｃ）の回路の説
明を行う。
図２０（Ｂ）および図２０（Ｃ）では、半導体装置への電源電位の供給を制御するスイッ
チング素子に、酸化物半導体を活性層に用いたトランジスタを含む記憶回路の構成の一例
を示す。
図２０（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、半導体装置１１４２を複
数有する半導体装置群１１４３とを有している。具体的に、それぞれの半導体装置１１４
２には、実施の形態５に示す半導体装置を用いることができる。半導体装置群１１４３が
有するそれぞれの半導体装置１１４２には、スイッチング素子１１４１を介して、ハイレ
ベルの電源電位ＶＤＤが供給されている。さらに、半導体装置群１１４３が有するそれぞ
れの半導体装置１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が
与えられている。
図２０（Ｂ）では、スイッチング素子１１４１として、実施の形態３で示したトランジス
タを用いることができる。該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによ
りスイッチングが制御される。
なお、図２０（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
また、図２０（Ｃ）には、半導体装置群１１４３が有するそれぞれの半導体装置１１４２
に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている
、記憶装置の一例を示す。スイッチング素子１１４１により、半導体装置群１１４３が有
するそれぞれの半導体装置１１４２への、ローレベルの電源電位ＶＳＳの供給を制御する
ことができる。
半導体装置群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、ス
イッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合
においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例
えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力
を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減
することができる。
また、実施の形態３で示したトランジスタ、および実施の形態５で示した半導体装置を用
いることで、低消費電力で高速動作が可能なＣＰＵを得ることができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、他の実施の形態と組み合わせて用いても構わない。
（実施の形態７）
本実施の形態では、実施の形態３乃至実施の形態６に示した半導体装置を適用することが
可能な電子機器の例について説明する。
図２１（Ａ）は携帯情報端末である。携帯情報端末は、筐体４３００と、ボタン４３０１
と、マイクロフォン４３０２と、表示部４３０３と、スピーカ４３０４と、カメラ４３０
５と、を具備し、携帯型電話機としての機能を有する。
図２１（Ｂ）は、ディスプレイである。ディスプレイは、筐体４３１０と、表示部４３１
１と、を具備する。
図２１（Ｃ）は、デジタルスチルカメラである。デジタルスチルカメラは、筐体４３２０
と、ボタン４３２１と、マイクロフォン４３２２と、表示部４３２３と、を具備する。
本発明の一態様に係る半導体装置を用いることで、品質の良好な電子機器を得ることがで
きる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜の結晶状態についてＸＲＤを用いて評価した。
なお、本実施例では、いずれの試料の酸化物半導体膜も、実施の形態１で示したｃ軸が上
面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタリング用
ターゲットを用い、実施の形態２で示した成膜装置を用いてスパッタリング法によって成
膜している。
まずは、下地となる膜の平坦性による酸化物半導体膜の結晶性の違いについて評価した。
試料の作製方法を以下に示す。
試料４は、シリコンウェハ上にスパッタリング法によって３００ｎｍの厚さの酸化シリコ
ン膜を成膜した。酸化シリコン膜の上面は、Ｒａが０．９ｎｍであった。
試料５は、シリコンウェハ上にスパッタリング法によって３００ｎｍの厚さの酸化シリコ
ン膜を成膜し、ＣＭＰ処理により上面を平坦化した。平坦化処理した酸化シリコン膜の上
面は、Ｒａが０．２ｎｍであった。
試料６は、シリコンウェハ上に、３００ｎｍの厚さの熱酸化膜を形成した。熱酸化膜の上
面は、Ｒａが０．２ｎｍであった。
次に、試料４乃至試料６上に、スパッタリング法によって１００ｎｍの厚さのＩｎ−Ｇａ
−Ｚｎ−Ｏ化合物膜を成膜した。なお、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］であ
るＩｎ−Ｇａ−Ｚｎ−Ｏ化合物スパッタリング用ターゲットを用い、電力を０．５ｋＷ（
ＤＣ）、酸素ガスを４５ｓｃｃｍ、圧力を０．４Ｐａ、基板加熱温度を２５０℃として成
膜した。
図３７は、試料４乃至試料６のＸＲＤスペクトルを示す図である。ＸＲＤは、Ｂｒｕｋｅ
ｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法
で測定した。
図３７より、２θ＝３０°近傍の結晶性を示すピーク強度が試料４よりも試料５および試
料６の方が大きいことがわかった。即ち、下地となる膜の平坦性が高いことで、得られる
酸化物半導体膜の結晶性が高まることがわかる。
次に、成膜時の基板加熱温度による酸化物半導体膜の結晶性の違いについて評価した。試
料の作製方法を以下に示す。
各試料は、ガラス基板上にスパッタリング法によって２００ｎｍの厚さのＩｎ−Ｇａ−Ｚ
ｎ−Ｏ化合物膜を成膜することで作製した。なお、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物スパッタリング用ターゲットを用い、電力を５
ｋＷ（ＤＣ）、アルゴンガスを５０ｓｃｃｍおよび酸素ガスを５０ｓｃｃｍ、圧力を０．
６Ｐａ、基板加熱温度を室温（試料７）、１２０℃（試料８）、１５０℃（試料９）およ
び１７０℃（試料１０）として成膜した。
図３８は、試料７乃至試料１０のＸＲＤスペクトルを示す図である。ＸＲＤは、Ｂｒｕｋ
ｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ
法で測定した。
図３８より、２θ＝３０°近傍の結晶性を示すピーク強度が試料１０、試料９、試料８、
試料７の順で大きいことがわかった。即ち、成膜時の基板加熱温度が高いことで、得られ
る酸化物半導体膜の結晶性が高まることがわかる。
次に、成膜時の酸素ガスの割合による酸化物半導体膜の結晶性の違いについて評価した。
試料の作製方法を以下に示す。
各試料は、ガラス基板上にスパッタリング法によって２００ｎｍの厚さのＩｎ−Ｇａ−Ｚ
ｎ−Ｏ化合物膜を成膜することで作製した。なお、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物スパッタリング用ターゲットを用い、電力を５
ｋＷ（ＤＣ）、酸素ガスの割合（酸素ガス流量を酸素ガス流量およびアルゴンガス流量の
合計で割ったもの）を１０％（試料１１）、２０％（試料１２）、３０％（試料１３）、
５０％（試料１４）、７０％（試料１５）、１００％（酸素のみ、試料１６）とし、圧力
を０．６Ｐａ、基板加熱温度を１７０℃として成膜した。
図３９は、試料１１乃至試料１６のＸＲＤスペクトルを示す図である。ＸＲＤは、Ｂｒｕ
ｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎ
ｅ法で測定した。
図３９より、結晶性を示すピーク強度が試料１６、試料１５、試料１４、試料１３、試料
１２、試料１１の順で大きいことがわかった。即ち、成膜時の酸素ガスの割合が高いこと
で、得られる酸化物半導体膜の結晶性が高まることがわかる。
本実施例より、下地となる膜の平坦性が高いほど、成膜時の基板加熱温度が高いほど、成
膜時の酸素ガスの割合が高いほど、得られる酸化物半導体膜の結晶性が高まることがわか
る。
１０ 成膜室
１０ａ 成膜室
１０ｂ 成膜室
１０ｃ 成膜室
１１ 基板供給室
１２ ロードロック室
１２ａ ロードロック室
１２ｂ ロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板加熱室
２０ａ 成膜室
２０ｂ 成膜室
２２ａ ロードロック室
２２ｂ ロードロック室
２５ 基板加熱室
３２ スパッタリング用ターゲット
３４ ターゲットホルダ
５４ 精製機
５８ａ クライオポンプ
５８ｂ クライオポンプ
５８ｃ ターボ分子ポンプ
５８ｄ クライオポンプ
５８ｅ クライオポンプ
５８ｆ クライオポンプ
５９ 真空ポンプ
５９ａ 真空ポンプ
５９ｂ 真空ポンプ
５９ｃ 真空ポンプ
６０ マスフローコントローラ
６２ ガス加熱機構
６６ クライオトラップ
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１６ 一対の電極
２０４ ゲート電極
２０６ 酸化物半導体膜
２１２ ゲート絶縁膜
２１６ 一対の電極
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１６ 一対の電極
３１８ 保護絶縁膜
４０６ 酸化物半導体膜
４１６ 一対の電極
４１８ 保護絶縁膜
５０２ 下地絶縁膜
５０４ ゲート電極
５０６ 酸化物半導体膜
５０６ａ 高抵抗領域
５０６ｂ 低抵抗領域
５０７ 酸化物半導体膜
５０７ａ 高抵抗領域
５０７ｂ 低抵抗領域
５１２ ゲート絶縁膜
５１６ 一対の電極
５１８ 保護絶縁膜
５２０ 保護膜
５２２ 配線
５２４ 側壁絶縁膜
６０２ 下地絶縁膜
６０４ ゲート電極
６０６ 酸化物半導体膜
６０６ａ 高抵抗領域
６０６ｂ 低抵抗領域
６１２ ゲート絶縁膜
６１６ 一対の電極
６１８ 保護絶縁膜
６２２ 配線
７００ 基板
７０２ 下地絶縁膜
７０４ ゲート電極
７０６ 酸化物半導体膜
７１２ ゲート絶縁膜
７１６ 一対の電極
７１８ 層間絶縁膜
７２２ 配線
７２８ 保護絶縁膜
１１４１ スイッチング素子
１１４２ 半導体装置
１１４３ 半導体装置群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
３１００ 基板
３１０２ 下地絶縁膜
３１０４ ゲート電極
３１０６ 酸化物半導体膜
３１０６ａ 高抵抗領域
３１０６ｂ 低抵抗領域
３１１２ ゲート絶縁膜
３１１６ 一対の電極
３１１８ 層間絶縁膜
３１２０ 保護膜
３１２２ 配線
３１２４ 側壁絶縁膜
３３２６ 電極
３３２８ 層間絶縁膜
３３３０ キャパシタ
３３４０ トランジスタ
３３５０ トランジスタ
３３８２ 下地絶縁膜
３３８４ 半導体膜
３３８４ａ 第１の抵抗領域
３３８４ｂ 第２の抵抗領域
３３８４ｃ 第３の抵抗領域
３３８６ ゲート絶縁膜
３３９２ ゲート電極
３３９４ 側壁絶縁膜
３３９６ 層間絶縁膜
４３００ 筐体
４３０１ ボタン
４３０２ マイクロフォン
４３０３ 表示部
４３０４ スピーカ
４３０５ カメラ
４３１０ 筐体
４３１１ 表示部
４３２０ 筐体
４３２１ ボタン
４３２２ マイクロフォン
４３２３ 表示部
５００１ 型
５００２ 化合物粉末
５０１２ 化合物膜
５０２２ 化合物膜
５０３２ 板状化合物
５０４２ 板状化合物
５１０１ 型
５１０２ スラリー
５１１２ 化合物膜
５１２２ 化合物膜
５１３２ 板状化合物

Claims (2)

  1. 多結晶の酸化物半導体ターゲットから平板状のスパッタリング粒子を分離させ、結晶性を維持したまま前記スパッタリング粒子を被成膜面に堆積させて酸化物半導体膜を形成する工程を有し、
    前記工程において、成膜圧力は０．８Ｐａ以下、前記酸化物半導体ターゲットと前記被成膜面との距離は４０ｍｍ以下であり、
    前記酸化物半導体膜は、ＩｎとＺｎとＭとを有し、
    前記Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕのいずれかである、酸化物半導体膜の作製方法。
  2. 多結晶の酸化物半導体ターゲットからａ−ｂ面に平行な層に沿った形状を有するスパッタリング粒子を分離させ、前記スパッタリング粒子を被成膜面に堆積させて酸化物半導体膜を形成する工程を有し、
    前記工程において、成膜圧力は０．８Ｐａ以下、前記酸化物半導体ターゲットと前記被成膜面との距離は４０ｍｍ以下であり、
    前記酸化物半導体ターゲットは、ｃ軸と前記酸化物半導体ターゲット表面とのなす角度が８５°以上９５°以下である結晶領域を有し、
    前記酸化物半導体膜は、ＩｎとＺｎとＭとを有し、
    前記Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、又はＬｕのいずれかであり、
    前記酸化物半導体膜は、ｃ軸と前記被成膜面とのなす角度が８５°以上９５°以下である結晶領域を有することを特徴とする酸化物半導体膜の作製方法。
JP2018194200A 2011-06-08 2018-10-15 酸化物半導体膜の作製方法 Active JP6598959B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011128750 2011-06-08
JP2011128750 2011-06-08
JP2011274954 2011-12-15
JP2011274954 2011-12-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017232366A Division JP6421229B2 (ja) 2011-06-08 2017-12-04 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019020348A Division JP6740402B2 (ja) 2011-06-08 2019-02-07 トランジスタ

Publications (2)

Publication Number Publication Date
JP2019016812A JP2019016812A (ja) 2019-01-31
JP6598959B2 true JP6598959B2 (ja) 2019-10-30

Family

ID=47292216

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2012123954A Active JP5639115B2 (ja) 2011-06-08 2012-05-31 ターゲット、ターゲットの使用方法、及び半導体装置の作製方法
JP2012224032A Active JP5194191B1 (ja) 2011-06-08 2012-10-09 酸化物半導体膜の作製方法、半導体装置の作製方法
JP2012272630A Active JP5194193B1 (ja) 2011-06-08 2012-12-13 酸化物半導体膜の作製方法
JP2014216388A Active JP5912163B2 (ja) 2011-06-08 2014-10-23 スパッタリング用ターゲットの作製方法及び半導体装置の作製方法
JP2016068555A Withdrawn JP2016164993A (ja) 2011-06-08 2016-03-30 半導体装置の作製方法
JP2017232366A Active JP6421229B2 (ja) 2011-06-08 2017-12-04 半導体装置の作製方法
JP2018194200A Active JP6598959B2 (ja) 2011-06-08 2018-10-15 酸化物半導体膜の作製方法
JP2019020348A Active JP6740402B2 (ja) 2011-06-08 2019-02-07 トランジスタ
JP2020125141A Withdrawn JP2020174217A (ja) 2011-06-08 2020-07-22 トランジスタ
JP2022077482A Withdrawn JP2022116012A (ja) 2011-06-08 2022-05-10 トランジスタ、ｅｌ表示装置
JP2023211662A Pending JP2024036319A (ja) 2011-06-08 2023-12-15 半導体装置

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2012123954A Active JP5639115B2 (ja) 2011-06-08 2012-05-31 ターゲット、ターゲットの使用方法、及び半導体装置の作製方法
JP2012224032A Active JP5194191B1 (ja) 2011-06-08 2012-10-09 酸化物半導体膜の作製方法、半導体装置の作製方法
JP2012272630A Active JP5194193B1 (ja) 2011-06-08 2012-12-13 酸化物半導体膜の作製方法
JP2014216388A Active JP5912163B2 (ja) 2011-06-08 2014-10-23 スパッタリング用ターゲットの作製方法及び半導体装置の作製方法
JP2016068555A Withdrawn JP2016164993A (ja) 2011-06-08 2016-03-30 半導体装置の作製方法
JP2017232366A Active JP6421229B2 (ja) 2011-06-08 2017-12-04 半導体装置の作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019020348A Active JP6740402B2 (ja) 2011-06-08 2019-02-07 トランジスタ
JP2020125141A Withdrawn JP2020174217A (ja) 2011-06-08 2020-07-22 トランジスタ
JP2022077482A Withdrawn JP2022116012A (ja) 2011-06-08 2022-05-10 トランジスタ、ｅｌ表示装置
JP2023211662A Pending JP2024036319A (ja) 2011-06-08 2023-12-15 半導体装置

Country Status (8)

Country Link
US (7) US9382611B2 (ja)
JP (11) JP5639115B2 (ja)
KR (9) KR20190095563A (ja)
CN (3) CN103290371B (ja)
DE (2) DE112012002394T5 (ja)
SG (1) SG11201504191RA (ja)
TW (3) TWI601841B (ja)
WO (1) WO2012169449A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103290371B (zh) 2011-06-08 2015-02-25 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201505097QA (en) * 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
PL2953915T3 (pl) * 2013-02-05 2017-07-31 Soleras Advanced Coatings Bvba Tarcze z tlenku (Ga) Zn Sn do rozpylania jonowego
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
EP2813858B1 (en) * 2013-06-14 2016-06-08 Rasco GmbH Method of contacting integrated circuit components in a test system
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
TW201516167A (zh) * 2013-10-22 2015-05-01 Semiconductor Energy Lab 氧化物半導體膜之製作方法
KR20160102295A (ko) * 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20160343554A1 (en) * 2013-12-27 2016-11-24 Idemitsu Kosan Co., Ltd. Oxide sintered body, method for producing same and sputtering target
JP6305083B2 (ja) * 2014-02-04 2018-04-04 Ｊｘ金属株式会社 スパッタリングターゲット及び、それの製造方法
KR102317297B1 (ko) * 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN103924201B (zh) * 2014-03-31 2016-03-30 京东方科技集团股份有限公司 磁控溅射设备
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
CN103996717B (zh) 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR20170101233A (ko) 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR102233786B1 (ko) * 2016-01-18 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
JP6796086B2 (ja) 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
US11322442B2 (en) 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
TWI702294B (zh) * 2018-07-31 2020-08-21 日商田中貴金屬工業股份有限公司 磁氣記錄媒體用濺鍍靶
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
CN110819964A (zh) * 2018-08-13 2020-02-21 中兴通讯股份有限公司 真空镀膜设备、方法及滤波器腔体膜层的制备方法
CN109540969B (zh) * 2018-11-13 2021-01-05 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳杂质类型与位置分布的测定方法
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110483098A (zh) * 2019-09-27 2019-11-22 中铁十六局集团北京轨道交通工程建设有限公司 一种地铁施工中混凝土蒸汽养护的方法
JPWO2022019205A1 (ja) * 2020-07-22 2022-01-27
CN116018416A (zh) 2020-10-15 2023-04-25 日本制铁株式会社 钢板及其制造方法
CN118184311B (zh) * 2024-05-16 2024-08-13 广州市尤特新材料有限公司 一种igzo靶材的烧结制备方法及其应用

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5194193U (ja) 1975-01-27 1976-07-28
JPS5369871A (en) 1976-11-27 1978-06-21 Rheon Automatic Machinery Co Inserting apparatus
JPS569885A (en) 1979-07-02 1981-01-31 Toko Inc Character font composite system
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0731950B2 (ja) * 1985-11-22 1995-04-10 株式会社リコー 透明導電膜の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0253239A (ja) 1988-08-16 1990-02-22 Nippon Telegr & Teleph Corp <Ntt> 光記録媒体の製造方法
JP3301755B2 (ja) * 1990-08-22 2002-07-15 東ソー株式会社 スパッタリングターゲット及びその製法
JPH0688218A (ja) * 1990-11-15 1994-03-29 Tosoh Corp 酸化亜鉛系焼結体及びその製造方法並びに用途
JP3128861B2 (ja) * 1991-06-06 2001-01-29 東ソー株式会社 スパッタリングターゲット及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69328197T2 (de) 1992-12-15 2000-08-17 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JPH07333438A (ja) * 1994-06-14 1995-12-22 Idemitsu Kosan Co Ltd 導電性偏光板およびその製造方法
JP2984783B2 (ja) 1995-03-13 1999-11-29 株式会社住友シチックス尼崎 スパッタリング用チタンターゲットおよびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR100434646B1 (ko) * 1995-11-08 2004-09-01 도소 가부시키가이샤 소결된ito콤팩트의제조공정
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3881407B2 (ja) 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP3569885B2 (ja) 1997-04-04 2004-09-29 住友重機械工業株式会社 酸化物超電導体の製造方法
JP3571540B2 (ja) 1998-02-04 2004-09-29 三井金属鉱業株式会社 濾過式成形型およびその型を用いたセラミックス焼結体の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
CN1281544C (zh) 1998-08-31 2006-10-25 出光兴产株式会社 透明导电膜用靶、透明导电材料、透明导电玻璃及透明导电薄膜
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6669830B1 (en) 1999-11-25 2003-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive oxide, and process for producing the sputtering target
GB0007726D0 (en) 2000-03-31 2000-05-17 Galvin George F Piston
US6503374B1 (en) 2000-08-29 2003-01-07 National Science Council SBTN ferroelectric thin film and method for producing same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002165221A (ja) 2000-11-27 2002-06-07 Hitachi Keiyo Engineerring & System Ltd 動画像データ圧縮方式
JP4470008B2 (ja) * 2001-03-08 2010-06-02 Ｄｏｗａエレクトロニクス株式会社 ターゲット材およびその製造方法、並びに酸化物超電導体薄膜
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
EP1408137B1 (en) 2001-07-17 2012-04-18 Idemitsu Kosan Co., Ltd. Sputtering target for the deposition of a transparent conductive film
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
KR101002504B1 (ko) 2001-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003193231A (ja) 2001-12-27 2003-07-09 Nikon Corp スパッタ源、スパッタ成膜装置、スパッタ成膜方法、光学多層膜、光学部材及び投影露光装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
FR2836372B1 (fr) 2002-02-28 2004-06-04 Obl Procede et dispositif pour la mise en place d'implants dentaires
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR101002492B1 (ko) 2002-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 소결체, 이들을 사용하여 제조한 도전막,유기 ｅｌ 소자, 및 이것에 사용하는 기판
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4430014B2 (ja) 2003-09-30 2010-03-10 日鉱金属株式会社 高純度酸化亜鉛粉末の製造方法
BE1015823A3 (fr) 2003-12-17 2005-09-06 Ct Rech Metallurgiques Asbl Procede de revetement d'une surface metallique par une couche ultrafine.
US7832619B2 (en) * 2004-02-27 2010-11-16 Howmet Corporation Method of making sputtering target
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
SE0500647L (sv) * 2005-03-23 2006-09-24 Biosensor Applications Sweden Ab Publ Production of polycrystalline films for shear mode piezoelectric thin film resonators
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006287084A (ja) * 2005-04-04 2006-10-19 Rohm Co Ltd 薄膜トランジスタ素子およびその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101294986B1 (ko) 2005-07-15 2013-08-08 이데미쓰 고산 가부시키가이샤 ＩｎㆍＳｍ 산화물계 스퍼터링 타깃
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR101314946B1 (ko) 2005-09-27 2013-10-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 터치 패널용 투명 전극
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4231967B2 (ja) 2006-10-06 2009-03-04 住友金属鉱山株式会社 酸化物焼結体、その製造方法、透明導電膜、およびそれを用いて得られる太陽電池
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5413549B2 (ja) 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5244327B2 (ja) 2007-03-05 2013-07-24 出光興産株式会社 スパッタリングターゲット
EP2471972B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
JP5237557B2 (ja) 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP4537434B2 (ja) 2007-08-31 2010-09-01 株式会社日立製作所 酸化亜鉛薄膜、及びそれを用いた透明導電膜、及び表示素子
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5403390B2 (ja) 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
KR101344594B1 (ko) * 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
JP2010004012A (ja) 2008-05-23 2010-01-07 Sony Corp 半導体薄膜の形成方法および半導体薄膜の検査装置
CN103233204A (zh) 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
KR20110027805A (ko) * 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5269501B2 (ja) 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4978592B2 (ja) * 2008-09-01 2012-07-18 三浦工業株式会社 純水製造装置
JP2010070418A (ja) 2008-09-18 2010-04-02 Idemitsu Kosan Co Ltd ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP2010212326A (ja) 2009-03-09 2010-09-24 Seiko Epson Corp 半導体装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2010140362A1 (ja) 2009-06-03 2010-12-09 株式会社ニコン 被膜形成物および被膜形成物の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5387248B2 (ja) * 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP5641840B2 (ja) 2009-10-01 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
JP5333144B2 (ja) * 2009-10-14 2013-11-06 住友金属鉱山株式会社 薄膜製造用焼結体ターゲットとその製造方法
KR101293262B1 (ko) 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101975741B1 (ko) 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
WO2011058867A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5596963B2 (ja) 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
JP4843083B2 (ja) * 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
US8355109B2 (en) * 2009-11-24 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a liquid crystal material exhibiting a blue phase and a structure body projecting into the liquid crystal layer
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8617920B2 (en) 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011179056A (ja) * 2010-02-26 2011-09-15 Taiheiyo Cement Corp スパッタリングターゲット
US8377799B2 (en) 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP5295172B2 (ja) 2010-05-13 2013-09-18 三菱電機株式会社 半導体装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101845615A (zh) * 2010-05-26 2010-09-29 广东志成冠军集团有限公司 RF磁控溅射制备单晶透明ZnO薄膜的方法
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103290371B (zh) 2011-06-08 2015-02-25 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
US9299852B2 (en) 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
KR20140011945A (ko) 2012-07-19 2014-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃, 스퍼터링용 타깃의 사용 방법 및 산화물막의 제작 방법
JP5654648B2 (ja) 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6111458B2 (ja) 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP7031950B2 (ja) 2014-12-05 2022-03-08 コリンダス、インコーポレイテッド カテーテル処置システム

Also Published As

Publication number Publication date
KR102492593B1 (ko) 2023-01-26
KR20140003315A (ko) 2014-01-09
JP2013145864A (ja) 2013-07-25
TW201333242A (zh) 2013-08-16
US20130011962A1 (en) 2013-01-10
US20240254616A1 (en) 2024-08-01
US20120312681A1 (en) 2012-12-13
JP2018050073A (ja) 2018-03-29
JP2013144844A (ja) 2013-07-25
CN103290371B (zh) 2015-02-25
TW201303059A (zh) 2013-01-16
KR102432070B1 (ko) 2022-08-11
KR20180064565A (ko) 2018-06-14
US9382611B2 (en) 2016-07-05
US11066739B2 (en) 2021-07-20
JP2016164993A (ja) 2016-09-08
KR20230014891A (ko) 2023-01-30
DE112012002394T5 (de) 2014-02-20
CN103124805B (zh) 2017-02-15
US8889477B2 (en) 2014-11-18
JP2020174217A (ja) 2020-10-22
CN103290371A (zh) 2013-09-11
SG11201504191RA (en) 2015-07-30
KR20140007495A (ko) 2014-01-17
WO2012169449A1 (en) 2012-12-13
JP2013144841A (ja) 2013-07-25
KR20200122435A (ko) 2020-10-27
CN103124805A (zh) 2013-05-29
US20190185986A1 (en) 2019-06-20
CN107419225B (zh) 2020-08-04
US10889888B2 (en) 2021-01-12
TW201706434A (zh) 2017-02-16
JP2019110311A (ja) 2019-07-04
TWI601841B (zh) 2017-10-11
JP2022116012A (ja) 2022-08-09
JP6740402B2 (ja) 2020-08-12
KR102124557B1 (ko) 2020-06-18
JP2015071829A (ja) 2015-04-16
KR20140119835A (ko) 2014-10-10
JP2024036319A (ja) 2024-03-15
JP5912163B2 (ja) 2016-04-27
JP5194191B1 (ja) 2013-05-08
KR20190018059A (ko) 2019-02-20
TWI431142B (zh) 2014-03-21
US20170016108A1 (en) 2017-01-19
US20120325650A1 (en) 2012-12-27
TWI561655B (en) 2016-12-11
JP6421229B2 (ja) 2018-11-07
CN107419225A (zh) 2017-12-01
JP5194193B1 (ja) 2013-05-08
KR102064865B1 (ko) 2020-01-10
KR20190095563A (ko) 2019-08-14
US20210230740A1 (en) 2021-07-29
US11959165B2 (en) 2024-04-16
JP2019016812A (ja) 2019-01-31
JP5639115B2 (ja) 2014-12-10
KR20220113853A (ko) 2022-08-16
DE112012007295B3 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
JP6598959B2 (ja) 酸化物半導体膜の作製方法
JP6466505B2 (ja) 半導体装置の作製方法
JP2014025147A (ja) スパッタリング用ターゲットおよびその使用方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6598959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250