KR20170101233A - 스퍼터링용 타깃의 제작 방법 - Google Patents

스퍼터링용 타깃의 제작 방법 Download PDF

Info

Publication number
KR20170101233A
KR20170101233A KR1020177018691A KR20177018691A KR20170101233A KR 20170101233 A KR20170101233 A KR 20170101233A KR 1020177018691 A KR1020177018691 A KR 1020177018691A KR 20177018691 A KR20177018691 A KR 20177018691A KR 20170101233 A KR20170101233 A KR 20170101233A
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
target
less
transistor
Prior art date
Application number
KR1020177018691A
Other languages
English (en)
Inventor
？페이 야마자키
šœ페이 야마자키
요시노리 야마다
마사시 오타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170101233A publication Critical patent/KR20170101233A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/006—Compounds containing, besides zinc, two ore more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/02—Oxides; Hydroxides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • C04B35/117—Composites
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/44—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/50—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on rare-earth compounds
    • C04B35/505—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on rare-earth compounds based on yttrium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/80—Compositional purity
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6583—Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Abstract

불순물 농도가 낮은 산화물을 가지는 스퍼터링용 타깃을 제공한다. 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와, 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온(昇溫)하는 제 2 단계와, 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기에서, 제 2 온도에서 제 3 온도까지 강온(降溫)하는 제 3 단계를 가지는 스퍼터링용 타깃의 제작 방법이다.

Description

스퍼터링용 타깃의 제작 방법{METHOD FOR PRODUCING SPUTTERING TARGET}
본 발명은 스퍼터링용 타깃 및 그 제작 방법에 관한 것이다.
또는, 본 발명은 예를 들어, 산화물, 트랜지스터 및 반도체 장치, 그리고 이들의 제작 방법에 관한 것이다. 또는, 본 발명은 예를 들어, 산화물, 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 프로세서, 전자 기기에 관한 것이다. 또는, 산화물, 표시 장치, 액정 표시 장치, 발광 장치, 기억 장치, 전자 기기의 제작 방법에 관한 것이다. 또는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 기억 장치, 전자 기기의 구동 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
또한, 본 명세서 등에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 표시 장치, 발광 장치, 조명 장치, 전기 광학 장치, 반도체 회로 및 전자 기기는 반도체 장치를 가지는 경우가 있다.
절연 표면을 가지는 기판 위의 반도체를 사용하여, 트랜지스터를 구성하는 기술이 주목을 받고 있다. 해당 트랜지스터는 집적 회로나 표시 장치와 같은 반도체 장치에 널리 응용되고 있다. 트랜지스터에 적용 가능한 반도체로서 실리콘이 알려져 있다.
트랜지스터의 반도체에 사용되는 실리콘은 용도에 따라 비정질 실리콘과 다결정 실리콘이 구분 사용되고 있다. 예를 들어, 대형의 표시 장치를 구성하는 트랜지스터에 실리콘을 적용하는 경우, 대면적 기판에 대한 성막 기술이 확립되어 있는 비정질 실리콘을 사용하면 바람직하다. 한편, 구동 회로와 화소 회로를 동일한 기판 위에 형성하는 고기능의 표시 장치를 구성하는 트랜지스터에 실리콘을 적용하는 경우에는, 높은 전계 효과 이동도를 가지는 트랜지스터를 제작 가능한 다결정 실리콘을 사용하면 바람직하다. 다결정 실리콘은 비정질 실리콘에 대하여 고온의 가열 처리, 또는 레이저 광 처리를 행함으로써 형성하는 방법이 알려져 있다.
근년에는, 산화물 반도체(대표적으로는 In-Ga-Zn 산화물)를 사용한 트랜지스터의 개발이 활발화되고 있다.
산화물 반도체의 역사는 오래되었으며, 1988년에는 결정 In-Ga-Zn 산화물을 반도체 소자를 이용하는 것이 개시되었다(특허문헌 1 참조). 또한, 1995년에는 산화물 반도체를 사용한 트랜지스터가 발명되었고, 그 전기 특성이 개시되었다(특허문헌 2 참조).
2013년에는 어떤 그룹에 의하여, 비정질 In-Ga-Zn 산화물은 전자선을 조사하는 것에 의하여 결정화가 촉진되는 불안정한 구조라는 것이 보고되었다(비특허문헌 1 참조). 또한, 그들이 제작한 비정질 In-Ga-Zn 산화물은 고분해능 투과 전자 현미경에 있어서 오더링을 가지지 않았다고 보고되었다.
2014년에는, 비정질 In-Ga-Zn 산화물을 사용한 트랜지스터에 비하여, 우수한 전기 특성 및 신뢰성을 가지는, 결정성 In-Ga-Zn 산화물을 사용한 트랜지스터에 대하여 보고되었다(비특허문헌 2, 비특허문헌 3 및 비특허문헌 4 참조). 여기서는, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)를 가지는 In-Ga-Zn 산화물은 결정립계가 명확히 확인되지 않는 것이 보고되었다.
또한, 결정성이 높은 CAAC-OS를 성막하는 것이 가능한 스퍼터링용 타깃이 개시되어 있다(특허문헌 3 참조).
그런데, 고분자의 결정 구조의 일종으로 파라크리스털이라는 개념이 알려져 있다. 파라크리스털은, 일견하면 결정 격자의 자취를 유지하고 있지만 이상적인 단결정과 비교하면 변형을 가지는 결정 구조이다(비특허문헌 5 참조).
일본 공개특허공보 특개소63-239117호 일본 공개특허공표 평11-505377호 일본 공개특허공보 특개2014-51735호
T. Kamiya, Koji Kimoto, Naoki Ohashi, Katsumi Abe, Yuichiro Hanyu, Hideya kumomi, Hideo Hosono: Proceedings of The 20th International Display Workshops, 2013, AMD2-5L S. Yamazaki, H. Suzawa, K. Inoue, K. Kato, T. Hirohashi, K. Okazaki, and N. Kimizuka: Japanese Journal of Applied Physics 2014 vol.53 04ED18 S. Yamazaki, T. Hirohashi, M. Takahashi, S. Adachi, M. Tsubuku, J. Koezuka, K. Okazaki, Y. Kanzaki, H. Matsukizono, S. Kaneko, S. Mori, and T. Matsuo: Journal of the Society for Information Display, 2014, Volume 22, issue 1, p.55-p.67 S. Yamazaki: The Electrochemical Society Transactions, 2014, vol.64(10), pp155-164 Rolf Hosemann:Journal of Applied Physics, 1963 January, vol.34, number.1, pp25-41
불순물 농도가 낮은 산화물을 가지는 스퍼터링용 타깃을 제공하는 것을 과제 중 하나로 한다. 또는, 결정성이 높은 산화물을 가지는 스퍼터링용 타깃을 제공하는 것을 과제 중 하나로 한다. 또는, 해당 스퍼터링용 타깃을 사용한 불순물 농도가 낮은 산화물의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 스퍼터링용 타깃을 사용한 결정성이 높은 산화물의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또는, 산화물을 반도체로 사용한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 산화물을 반도체로 사용한 반도체 장치를 가지는 모듈을 제공하는 것을 과제 중 하나로 한다. 또는, 산화물을 반도체로 사용한 반도체 장치, 또는 산화물을 반도체로 사용한 반도체 장치를 가지는 모듈을 가지는 전자 기기를 제공하는 것을 과제 중 하나로 한다.
전기 특성이 양호한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는, 전기 특성이 안정된 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는, 높은 주파수 특성을 가지는 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는, 오프 시의 전류가 작은 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는, 해당 트랜지스터를 가지는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 해당 반도체 장치를 가지는 모듈을 제공하는 것을 과제 중 하나로 한다. 또는, 해당 반도체 장치 또는 해당 모듈을 가지는 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 과제의 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출하는 것이 가능하다.
(1)
본 발명의 일 형태는 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와, 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온(昇溫)하는 제 2 단계와, 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기에서, 제 2 온도에서 제 3 온도까지 강온(降溫)하는 제 3 단계를 가지는 스퍼터링용 타깃의 제작 방법이다.
(2)
본 발명의 일 형태는, 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와, 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온하는 제 2 단계와, 혼합물을, 제 1 분위기 및 제 2 온도에서 3분 이상 24시간 미만 유지하는 제 3 단계와, 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기에서, 제 2 온도에서 제 3 온도까지 강온하는 제 4 단계를 가지는 스퍼터링용 타깃의 제작 방법이다.
(3)
본 발명의 일 형태는, 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와, 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온하는 제 2 단계와, 혼합물을, 제 1 분위기 및 제 2 온도에서 3분 이상 24시간 미만 유지하는 제 3 단계와, 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기 및 제 2 온도에서 3분 이상 24시간 미만 유지하는 제 4 단계와, 혼합물을, 제 2 분위기에서 제 2 온도에서 제 3 온도까지 강온하는 제 4 단계를 가지는 스퍼터링용 타깃의 제작 방법이다.
(4)
본 발명의 일 형태는 (1) 내지 (3) 중 어느 하나에 있어서, 제 1 분위기는 노점(露點) -60℃ 미만의 가스를 가지는 스퍼터링용 타깃의 제작 방법이다.
(5)
본 발명의 일 형태는 (1) 내지 (4) 중 어느 하나에 있어서, 제 2 분위기는 노점 -60℃ 미만의 가스를 가지는 스퍼터링용 타깃의 제작 방법이다.
(6)
본 발명의 일 형태는 (1) 내지 (4) 중 어느 하나에 있어서, 제 2 분위기는 건조 공기를 가지는 스퍼터링용 타깃의 제작 방법이다.
(7)
본 발명의 일 형태는 (1) 내지 (6) 중 어느 하나에 있어서, 제 1 온도는 10℃ 이상 300℃ 이하인 스퍼터링용 타깃의 제작 방법이다.
(8)
본 발명의 일 형태는 (1) 내지 (7) 중 어느 하나에 있어서, 제 2 온도는 800℃ 이상 1700℃ 이하인 스퍼터링용 타깃의 제작 방법이다.
(9)
본 발명의 일 형태는 (1) 내지 (8) 중 어느 하나에 있어서, 제 3 온도는 10℃ 이상 300℃ 이하인 스퍼터링용 타깃의 제작 방법이다.
불순물 농도가 낮은 산화물을 가지는 스퍼터링용 타깃을 제공할 수 있다. 또는, 결정성이 높은 산화물을 가지는 스퍼터링용 타깃을 제공할 수 있다. 또는, 해당 스퍼터링용 타깃을 사용한 불순물 농도가 낮은 산화물의 제작 방법을 제공할 수 있다. 스퍼터링용 타깃을 사용한 결정성이 높은 산화물의 제작 방법을 제공할 수 있다.
또는, 산화물을 반도체로 사용한 반도체 장치를 제공할 수 있다. 또는, 산화물을 반도체로 사용한 반도체 장치를 가지는 모듈을 제공할 수 있다. 또는, 산화물을 반도체로 사용한 반도체 장치 또는 산화물을 반도체로 사용한 반도체 장치를 가지는 모듈을 가지는 전자 기기를 제공할 수 있다.
전기 특성이 양호한 트랜지스터를 제공할 수 있다. 또는, 전기 특성이 안정된 트랜지스터를 제공할 수 있다. 또는, 높은 주파수 특성을 가지는 트랜지스터를 제공할 수 있다. 또는, 오프 시의 전류가 작은 트랜지스터를 제공할 수 있다. 또는, 해당 트랜지스터를 가지는 반도체 장치를 제공할 수 있다. 또는, 해당 반도체 장치를 가지는 모듈을 제공할 수 있다. 또는, 해당 반도체 장치 또는 해당 모듈을 가지는 전자 기기를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 이들 효과의 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해질 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출하는 것이 가능하다.
도 1은 스퍼터링용 타깃의 제작 방법의 일례를 나타낸 흐름도, 및 소성의 조건을 설명하는 도면.
도 2는 소성의 조건을 설명하는 도면.
도 3은 수소 이탈 모델을 설명하는 도면.
도 4는 수소 이탈 모델을 설명하는 도면.
도 5는 수소 이탈 모델을 설명하는 도면.
도 6은 수소 이탈 모델을 설명하는 도면.
도 7은 수소 이탈 모델을 설명하는 도면.
도 8은 수소 이탈 모델을 설명하는 도면.
도 9는 스퍼터링용 타깃의 제작 방법의 일례를 나타낸 흐름도.
도 10은 스퍼터링용 타깃의 제작 방법의 일례를 나타낸 흐름도.
도 11은 스퍼터링용 타깃의 제작 방법의 일례를 나타낸 흐름도.
도 12는 In-M-Zn 산화물의 조성을 설명하는 삼각 도표.
도 13은 스퍼터링 장치를 설명하는 도면.
도 14는 스퍼터링 장치를 설명하는 도면.
도 15는 스퍼터링 장치를 설명하는 도면.
도 16은 스퍼터링 장치를 설명하는 도면.
도 17은 스퍼터링 장치를 설명하는 도면.
도 18은 스퍼터링 장치를 설명하는 도면.
도 19는 성막 장치의 일례를 도시한 상면도.
도 20은 성막 장치의 구성의 일례를 도시한 도면.
도 21은 CAAC-OS의 성막 방법을 설명하는 도면.
도 22는 InMZnO4의 결정 및 펠릿을 설명하는 도면.
도 23은 CAAC-OS의 성막 방법을 설명하는 도면.
도 24는 CAAC-OS의 성막 방법을 설명하는 도면.
도 25는 CAAC-OS의 성막 방법을 설명하는 도면.
도 26은 CAAC-OS의 성막 방법을 설명하는 도면.
도 27은 입자가 펠릿에 부착되는 위치를 설명하는 도면.
도 28은 입자가 펠릿에 부착되는 위치를 설명하는 도면.
도 29는 본 발명의 일 형태에 따른 트랜지스터의 상면도 및 단면도.
도 30은 본 발명의 일 형태에 따른 트랜지스터의 단면도.
도 31은 본 발명의 일 형태에 따른 트랜지스터의 단면도.
도 32는 본 발명의 일 형태에 따른 산화물 반도체를 가지는 영역의 밴드도.
도 33은 본 발명의 일 형태에 따른 트랜지스터의 상면도 및 단면도.
도 34는 본 발명의 일 형태에 따른 트랜지스터의 단면도.
도 35는 본 발명의 일 형태에 따른 트랜지스터의 단면도.
도 36은 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도.
도 37은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 38은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 39는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 40은 본 발명의 일 형태에 따른 기억 장치를 도시한 회로도.
도 41은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 42는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 43은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 44는 본 발명의 일 형태에 따른 반도체 장치를 도시한 상면도.
도 45는 본 발명의 일 형태에 따른 반도체 장치를 도시한 블록도.
도 46은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 47은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 48은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 49는 본 발명의 일 형태에 따른 반도체 장치를 도시한 사시도 및 단면도.
도 50은 본 발명의 일 형태에 따른 반도체 장치를 도시한 블록도.
도 51은 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도.
도 52는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도, 상면도 및 단면도.
도 53은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 54는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도 및 단면도.
도 55는 본 발명의 일 형태에 따른 전자 기기를 도시한 사시도.
도 56은 CAAC-OS의 단면에서의 Cs 보정 고분해능 TEM 이미지 및 CAAC-OS의 단면 모식도.
도 57은 CAAC-OS의 평면에서의 Cs 보정 고분해능 TEM 이미지.
도 58은 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 해석을 설명하는 도면.
도 59는 CAAC-OS의 전자 회절 패턴을 나타낸 도면.
도 60은 In-Ga-Zn 산화물의 전자 조사에 의한 결정부의 변화를 나타낸 도면.
도 61은 수소 농도를 나타낸 도면.
본 발명의 실시형태에 대하여, 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해된다. 또한, 본 발명은 이하에 기재된 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 도면을 사용하여 발명의 구성을 설명함에 있어서 같은 것을 가리키는 부호는 다른 도면 간에서도 공통적으로 사용한다. 또한, 같은 것을 가리킬 때에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다. 또한, 상이한 부호의 구성 요소의 기재를 참조하는 경우에는, 참조되는 구성 요소의 두께, 조성, 구조 또는 형상 등에 관한 기재를 적절히 사용할 수 있다.
또한, 도면에서, 크기, 막(층)의 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다.
또한, 본 명세서에서, "막"이라는 표기와, "층"이라는 표기를 서로 바꾸는 것이 가능하다.
또한, 전압은, 어떤 전위와, 기준의 전위(예를 들어, 접지 전위(GND) 또는 소스 전위)와의 전위차를 나타내는 경우가 많다. 따라서, 전압을 전위라 바꿔 말하는 것이 가능하다. 일반적으로, 전위(전압)는 상대적인 것이며, 기준의 전위로부터의 상대적인 크기에 따라 결정된다. 따라서, "접지 전위" 등이라고 기재되어 있는 경우에도, 전위가 반드시 0V인 것은 아니다. 예를 들어, 회로에서 가장 낮은 전위가, "접지 전위"가 되는 경우도 있다. 또는, 회로에서 중간 정도의 전위가, "접지 전위"가 되는 경우도 있다. 그 경우에는, 그 전위를 기준으로 하여, 정의 전위와 부의 전위가 규정된다.
또한, 제 1, 제 2라고 붙여지는 서수사는 편의적으로 사용하는 것이며, 공정순 또는 적층순을 나타내는 것이 아니다. 그 때문에, 예를 들어, "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 바꾸어서 설명할 수 있다. 또한, 본 명세서 등에 기재되어 있는 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
또한, "반도체"라고 표기한 경우에도, 예를 들어, 도전성이 충분히 낮은 경우에는 "절연체"로서의 특성을 가지는 경우가 있다. 또한, "반도체"와 "절연체"는 경계가 애매하여, 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서에 기재된 "반도체"는, "절연체"라고 바꿔 말할 수 있는 경우가 있다. 마찬가지로, 본 명세서에 기재된 "절연체"는, "반도체"라고 바꿔 말할 수 있는 경우가 있다.
또한, "반도체"라고 표기한 경우에도, 예를 들어, 도전성이 충분히 높은 경우에는 "도전체"로서의 특성을 가지는 경우가 있다. 또한, "반도체"와 "도전체"는 경계가 애매하여, 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서에 기재된 "반도체"는, "도전체"라고 바꿔 말할 수 있는 경우가 있다. 마찬가지로, 본 명세서에 기재된 "도전체"는, "반도체"라고 바꿔 말할 수 있는 경우가 있다.
또한, 반도체의 불순물이란, 예를 들어, 반도체를 구성하는 주성분 이외를 말한다. 예를 들어, 농도가 0.1원자% 미만인 원소는 불순물이다. 불순물이 포함됨으로써, 예를 들어, 반도체에 DOS(Density of State)가 형성되는 일이나, 캐리어 이동도가 저하되는 일이나, 결정성이 저하되는 일 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어, 제1족 원소, 제2족 원소, 제14족 원소, 제15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히, 예를 들어, 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 산화물 반도체의 경우, 예를 들어 수소 등의 불순물의 혼입에 의하여 산소 결손을 형성하는 경우가 있다. 또한, 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어, 산소, 수소를 제외한 제1족 원소, 제2족 원소, 제13족 원소, 제15족 원소 등이 있다.
또한, 본 명세서에서, A가 농도 B인 영역을 가진다고 기재하는 경우, 예를 들어, A의 어떤 영역에서의 깊이 방향 전체의 농도가 B인 경우, A의 어떤 영역에서의 깊이 방향의 농도의 평균값이 B인 경우, A의 어떤 영역에서의 깊이 방향의 농도의 중앙값이 B인 경우, A의 어떤 영역에서의 깊이 방향의 농도의 최대값이 B인 경우, A의 어떤 영역에서의 깊이 방향의 농도의 최소값이 B인 경우, A의 어떤 영역에서의 깊이 방향의 농도의 수렴값이 B인 경우, 측정상 A 자체의 확실할 것 같은 값이 얻어지는 영역에서의 농도가 B인 경우 등을 포함한다.
또한, 본 명세서에서, A가 크기 B, 길이 B, 두께 B, 폭 B 또는 거리 B의 영역을 가진다고 기재하는 경우, 예를 들어, A의 어떤 영역에서의 전체의 크기, 길이, 두께, 폭, 또는 거리가 B인 경우, A의 어떤 영역에서의 크기, 길이, 두께, 폭, 또는 거리의 평균값이 B인 경우, A의 어떤 영역에서의 크기, 길이, 두께, 폭, 또는 거리의 중앙값이 B인 경우, A의 어떤 영역에서의 크기, 길이, 두께, 폭, 또는 거리의 최대값이 B인 경우, A의 어떤 영역에서의 크기, 길이, 두께, 폭, 또는 거리의 최소값이 B인 경우, A의 어떤 영역에서의 크기, 길이, 두께, 폭, 또는 거리의 수렴값이 B인 경우, 측정상 A 자체의 확실할 것 같은 값이 얻어지는 영역에서의 크기, 길이, 두께, 폭, 또는 거리가 B인 경우 등을 포함한다.
또한, 채널 길이란, 예를 들어, 트랜지스터의 상면도에 있어서, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널이 형성되는 영역에서의, 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 또한, 하나의 트랜지스터에 있어서, 채널 길이가 모든 영역에서 같은 값을 취한다고는 할 수 없다. 즉, 하나의 트랜지스터의 채널 길이는, 하나의 값으로 정해지지 않는 경우가 있다. 그 때문에, 본 명세서에서는, 채널 길이는, 채널이 형성되는 영역에서의, 임의의 하나의 값, 최대값, 최소값 또는 평균값으로 한다.
채널 폭이란, 예를 들어, 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩되는 영역, 또는 채널이 형성되는 영역에서의, 소스와 드레인이 서로 마주 보고 있는 부분의 길이를 말한다. 또한, 하나의 트랜지스터에 있어서, 채널 폭이 모든 영역에서 같은 값을 취한다고는 할 수 없다. 즉, 하나의 트랜지스터의 채널 폭은, 하나의 값으로 정해지지 않는 경우가 있다. 그 때문에, 본 명세서에서는, 채널 폭은, 채널이 형성되는 영역에서의, 임의의 하나의 값, 최대값, 최소값 또는 평균값으로 한다.
또한, 트랜지스터의 구조에 따라서는, 실제로 채널이 형성되는 영역에서의 채널 폭(이하, 실효적인 채널 폭이라고 부름)과, 트랜지스터의 상면도에서 나타내는 채널 폭(이하, 외관상의 채널 폭이라고 부름)이 상이한 경우가 있다. 예를 들어, 입체적인 구조를 가지는 트랜지스터에서는, 실효적인 채널 폭이, 트랜지스터의 상면도에서 나타내는 외관상의 채널 폭보다도 커져서, 그 영향을 무시할 수 없게 되는 경우가 있다. 예를 들어, 미세하고 또한 입체적인 구조를 가지는 트랜지스터에서는, 반도체의 측면에 형성되는 채널 영역의 비율이 커지는 경우가 있다. 그 경우에는, 상면도에서 나타내는 외관상의 채널 폭보다도, 실제로 채널이 형성되는 실효적인 채널 폭이 더 커진다.
그런데, 입체적인 구조를 가지는 트랜지스터에 있어서는, 실효적인 채널 폭을 실측에 의하여 어림잡기 어려워지는 경우가 있다. 예를 들어, 설계값으로부터 실효적인 채널 폭을 어림잡기 위해서는, 반도체의 형상이 기지(旣知)라는 가정이 필요하다. 따라서, 반도체의 형상을 정확하게 알 수 없는 경우에는, 실효적인 채널 폭을 정확하게 측정하기 어렵다.
따라서, 본 명세서에서는, 트랜지스터의 상면도에 있어서, 반도체와 게이트 전극이 서로 중첩되는 영역에서의, 소스와 드레인이 서로 마주 보고 있는 부분의 길이인 외관상의 채널 폭을, "서라운디드 채널 폭(SCW: Surrounded Channel Width)"이라고 부르는 경우가 있다. 또한, 본 명세서에서는, 단순하게 채널 폭이라고 기재한 경우에는, 서라운디드 채널 폭 또는 외관상의 채널 폭을 가리키는 경우가 있다. 또는, 본 명세서에서는, 단순하게 채널 폭이라고 기재한 경우에는, 실효적인 채널 폭을 가리키는 경우가 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외관상의 채널 폭, 서라운디드 채널 폭 등은, 단면 TEM 이미지 등을 취득하고, 그 화상을 해석하는 등에 의하여, 값을 결정할 수 있다.
또한, 트랜지스터의 전계 효과 이동도나, 채널 폭당 전류값 등을 계산하여 구하는 경우, 서라운디드 채널 폭을 사용하여 계산하는 경우가 있다. 그 경우에는, 실효적인 채널 폭을 사용하여 계산하는 경우와는 상이한 값을 취하는 경우가 있다.
또한, 본 명세서에서, A가 B보다 돌출된 형상을 가진다고 기재하는 경우, 상면도 또는 단면도에서, A의 적어도 하나의 단부가, B의 적어도 하나의 단부보다 외측에 있는 형상을 가지는 것을 나타내는 경우가 있다. 따라서, A가 B보다 돌출된 형상을 가진다고 기재되어 있는 경우, 예를 들어 상면도에서, A의 하나의 단부가, B의 하나의 단부보다 외측에 있는 형상을 가진다고 바꿔 읽을 수 있다.
본 명세서에서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한, "대략 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한, "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다. 또한, "대략 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
또한, 본 명세서에서 결정이 삼방정 또는 능면체정인 경우, 육방정계로서 나타낸다.
또한, 명세서에 있어서, 반도체라고 기재하는 경우, 산화물 반도체라고 바꿔 읽을 수 있다. 반도체로서는, 이 외에도 실리콘, 저마늄 등의 제14족 반도체, 탄소화 실리콘, 규화 저마늄, 비소화 갈륨, 인화 인듐, 셀레늄화 아연, 황화 카드뮴, 산화물 반도체 등의 화합물 반도체, 및 유기 반도체를 사용할 수 있다.
또한, 명세서에 있어서, 단순히 산화물이라고 기재하는 경우, 산화물 반도체, 산화물 절연체 또는 산화물 도전체라고 바꿔 읽을 수 있다.
<타깃 1>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃에 대하여 설명한다. 다만, 타깃의 용도는 스퍼터링법에 한정되지 않는다. 예를 들어, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법 또는 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법 등의 성막법에 사용하는 것도 가능하다.
도 1의 (A)는 스퍼터링용 타깃의 제작 방법을 나타낸 흐름도이다.
먼저, 원료를 칭량한다(단계(S101)). 원료는 제 1 내지 제 n 산화물 분말(n은 2 이상의 자연수)을 사용한다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말을 사용한다. 또한, 산화 인듐 분말, 산화 갈륨 분말 또는/및 아연 분말 대신에, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말 또는 산화 텅스텐 분말을 사용하여도 좋다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말의 mol수비를, "2:2:1", "8:4:3", "3:1:1", "1:1:1", "4:2:3", "1:1:2", "3:1:4", "4:2:4.1", "5:5:6", "1:3:2", "1:3:4" 또는 "3:1:2"로 한다. 이러한 mol수비로 함으로써, 나중에 결정성이 높은 다결정 산화물을 포함하는 스퍼터링용 타깃을 얻기 쉬워진다.
다만, 원료는 상술한 원료에 한정되는 것은 아니다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말, 산화 아연 분말, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말, 산화 텅스텐 분말, 산화 인듐 분말 및 산화 아연 분말, 산화 인듐 분말 및 산화 갈륨 분말, 산화 갈륨 분말 및 산화 아연 분말, 산화 알루미늄 분말 및 산화 아연 분말, 산화 아연 분말 및 산화 주석 분말, 또는 산화 인듐 분말 및 산화 주석 분말을 원료로서 사용하여도 좋다.
원료에 순도가 높은 재료를 사용함으로써, 나중에 불순물 농도가 낮은 다결정 산화물을 포함하는 스퍼터링용 타깃을 얻기 쉬워진다. 구체적으로는, 알칼리 금속을 각각 10중량ppm 미만, 바람직하게는 5중량ppm 미만, 더 바람직하게는 2중량ppm 미만으로 할 수 있다. 또한, 알칼리 토금속을 각각 5중량ppm 미만, 바람직하게는 2중량ppm 미만, 더 바람직하게는 1중량ppm 미만으로 할 수 있다. 또한, 할로젠을 각각 10중량ppm 미만, 바람직하게는 5중량ppm 미만, 더 바람직하게는 2중량ppm 미만으로 할 수 있다. 또한, 붕소, 마그네슘, 인, 구리 및 저마늄을 각각 5중량ppm 미만, 바람직하게는 2중량ppm 미만, 더 바람직하게는 1중량ppm 미만으로 할 수 있다. 또한, 질소를 20중량ppm 미만, 바람직하게는 10중량ppm 미만, 더 바람직하게는 5중량ppm 미만, 더욱 바람직하게는 2중량ppm 미만으로 할 수 있다. 또한, 실리콘을 50중량ppm 미만, 바람직하게는 20중량ppm 미만, 더 바람직하게는 10중량ppm 미만, 더욱 바람직하게는 5중량ppm 미만으로 할 수 있다. 또한, 불순물 농도는 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry), 글로우 방전 질량 분석법(GDMS: Glow Discharge Mass Spectrometry) 또는 유도 결합 플라스마 질량 분석법(ICP-MS: Inductively Coupled Plasma Mass Spectrometry) 등에 의하여 측정하면 좋다.
다음에, 칭량된 원료를 혼합한다(단계(S102)).
다음에, 혼합한 원료를 성형형에 깔아서 성형한다(단계(S103)).
다음에, 성형체를 소성(소결이라고도 함)함으로써 소결체를 제작한다(단계(S104)).
도 1의 (B)는 소성의 조건을 설명하기 위한 도면이다. 소성에는, 노(爐)(소성로 또는 소결로라고도 함)를 사용한다. 소성은 불활성 분위기에서, 시각(t0), 온도(T1)에서 개시(開始)한다. 온도(T1)는 예를 들어, 10℃ 이상 400℃ 이하로 하면 좋다. 온도(T1)가 지나치게 높으면, 노의 부재를 열화시키는 경우가 있다. 또한, 온도(T1)가 지나치게 낮으면, 나중의 강온 공정에서 온도(T1)까지 낮추기 위한 시간이 길어지는 경우가 있다. 또한, 불활성 분위기란, 질소, 희가스 등의 불활성 가스를 포함하는 분위기 또는 산화성 가스 등의 반응성 가스를 포함하지 않는 분위기를 말한다. 구체적으로는, 산화성 가스 등의 반응성 가스가 10% 미만, 바람직하게는 5% 미만, 더 바람직하게는 1% 미만, 더욱 바람직하게는 0.1% 미만인 분위기로 한다. 또한, 소성 시에는, 노 내의 압력이 100Pa 이하, 10Pa 이하 또는 1Pa 이하의 감압하이어도 좋다. 불순물의 혼입을 저감하기 위하여, 불활성 가스의 순도는 8N(99.999999%) 이상, 바람직하게는 9N(99.9999999%) 이상으로 하는 것이 바람직하다.
다음에, 시각(t0)부터 시각(t1) 사이에, 온도(T2)까지 승온한다. 온도(T2)는 예를 들어, 800℃ 이상 1700℃ 이하, 바람직하게는 1000℃ 이상 1400℃ 이하로 한다. 시각(t0)부터 시각(t1)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 또한, 온도(T2)까지 승온할 때, 노에 따라서는 일시적으로 온도(T2)를 초과한 온도가 되는 경우가 있다. 그 경우, 일정 시간이 경과한 후에 온도(T2)가 되면 좋다. 따라서, 실제의 처리 시에는, 도 1의 (B)의 최고 온도인 온도(T2)보다 높은 온도가 되는 시간을 가지는 경우가 있다.
다음에, 온도(T2)에서 시각(t1)부터 시각(t3)까지 유지한다. 시각(t1)부터 시각(t3)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 이때, 시각(t1)과 시각(t3) 사이의 시각(t2)에 있어서, 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 산화성 분위기로 바꾸면 좋다. 시각(t1)부터 시각(t2)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 산화성 분위기란, 산화성 가스를 포함하는 분위기를 말한다. 산화성 가스는, 산소, 오존 또는 아산화 질소 등이며 물, 수소 등이 포함되지 않는 것이 바람직하다. 산화성 분위기에는, 산화성 가스와 불활성 가스가 혼합되어 있어도 좋다. 그 경우, 산화성 가스가 적어도 10% 이상, 바람직하게는 20% 이상, 더 바람직하게는 50% 이상, 더욱 바람직하게는 90% 이상 포함되는 분위기로 한다. 불순물의 혼입을 저감하기 위하여, 산화성 가스의 순도는 8N 이상, 바람직하게는 9N 이상으로 하는 것이 바람직하다. 또한, 분위기를 바꿈과 함께 노 내의 압력을 변동시켜도 좋다. 예를 들어, 감압하에서 압력을 대기압까지 높여도 좋다. 또는, 대기압에서 감압하여도 좋다.
불활성 분위기 또는 감압하에서 온도(T2)로 유지함으로써, 성형체에 포함되는 수소 및 물을 효과적으로 저감할 수 있다. 이는, 후술하는 수소의 이탈 모델에 의하여 설명할 수 있다. 수소의 이탈에 따라, 성형체 내에는 산소 결손(VO라고도 표기함)이 형성된다. 또한, 물을 저감함으로써, 성형체가 가지는 틈도 저감되어, 밀도(상대 밀도라고도 함)가 높은 소결체가 형성된다.
또한, 소결체를 산화성 분위기에서 온도(T2)로 유지함으로써, 소결체 내의 산소 결손을 저감할 수 있다.
다음에, 시각(t3)부터 시각(t4) 사이에, 온도(T3)까지 강온한다. 온도(T3)는 예를 들어, 20℃ 이상 500℃ 이하로 하면 좋다. 온도(T3)가 지나치게 높으면, 노에서 꺼낼 때에 소결체에 균열이 생기는 경우가 있다. 또한, 온도(T3)가 지나치게 낮으면, 온도(T3)까지 낮추기 위한 시간이 길어지는 경우가 있다.
또한, 소성의 조건은 도 1의 (B)에 나타낸 조건에 한정되지 않는다. 예를 들어, 도 2의 (A) 또는 (B)에 나타낸 조건으로 행하여도 좋다.
<소성 조건의 변형예 1>
도 2의 (A)에 나타낸 소성의 조건은 불활성 분위기에서, 시각(t0), 온도(T1)에서 개시한다. 온도(T1)는 예를 들어, 10℃ 이상 400℃ 이하로 하면 좋다. 온도(T1)가 지나치게 높으면, 부재를 열화시키는 경우가 있다. 또한, 온도(T1)가 지나치게 낮으면, 온도(T1)까지 낮추기 위한 시간이 길어지는 경우가 있다. 또한, 소성 시에는, 노 내의 압력이 100Pa 이하, 10Pa 이하 또는 1Pa 이하의 감압하이어도 좋다.
다음에, 시각(t0)부터 시각(t1) 사이에, 온도(T2)까지 승온한다. 온도(T2)는 예를 들어, 800℃ 이상 1700℃ 이하, 바람직하게는 1000℃ 이상 1400℃ 이하로 한다. 시각(t0)부터 시각(t1)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다.
다음에, 온도(T2)에서 시각(t1)부터 시각(t3)까지 유지한다. 시각(t1)부터 시각(t3)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 이때, 시각(t1)과 시각(t3) 사이의 시각(t2)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 산화성 분위기로 바꾸면 좋다. 시각(t1)부터 시각(t2)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 분위기를 바꿈과 함께 노 내의 압력을 변동시켜도 좋다. 예를 들어, 감압하에서 압력을 대기압까지 높여도 좋다. 또는, 대기압에서 감압하여도 좋다.
불활성 분위기 또는 감압하에서 온도(T2)로 유지함으로써, 성형체에 포함되는 수소 및 물을 효과적으로 저감할 수 있다. 수소의 이탈에 따라, 성형체 내에는 산소 결손이 형성된다. 또한, 물을 저감함으로써, 성형체가 가지는 틈도 저감되어, 밀도가 높은 소결체가 형성된다.
또한, 소결체를 산화성 분위기에서 온도(T2)로 유지함으로써, 소결체 내의 산소 결손을 저감할 수 있다.
다음에, 시각(t3)부터 시각(t4) 사이에, 온도(T3)까지 강온한다. 온도(T3)는 예를 들어, 20℃ 이상 500℃ 이하로 하면 좋다. 온도(T3)가 지나치게 낮으면, 온도(T3)까지 낮추기 위한 시간이 길어지는 경우가 있다.
다음에, 시각(t4)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 불활성 분위기로 바꾸면 좋다. 또한, 분위기를 바꿈과 함께 노 내의 압력을 변동시켜도 좋다. 예를 들어, 감압하에서 압력을 대기압까지 높여도 좋다. 또는, 대기압에서 감압하여도 좋다.
다음에, 시각(t4)부터 시각(t5) 사이에, 온도(T2)까지 승온한다. 시각(t4)부터 시각(t5)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 또한, 시각(t5)에서, 온도(T2)와는 다른 온도까지 승온하여도 좋다. 예를 들어, 온도(T2)보다 높은 온도로 하여도 좋다. 또는, 온도(T2)보다 낮은 온도로 하여도 좋다. 예를 들어, 시각(t5)에서 온도(T2)보다 높은 온도로 하는 것에 의하여, 더 효과적으로 소결체에 포함되는 수소 및 물을 저감할 수 있다. 또한, 그 결과 소결체의 결정성을 더 높일 수 있다.
다음에, 온도(T2)에서 시각(t5)부터 시각(t7)까지 유지한다. 시각(t5)부터 시각(t7)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 이때, 시각(t5)과 시각(t7) 사이의 시각(t6)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 산화성 분위기로 바꾸면 좋다. 또한, 시각(t5)부터 시각(t7)까지의 시간은 시각(t1)부터 시각(t3)까지의 시간과는 다른 시간으로 하여도 좋다. 예를 들어, 시각(t5)부터 시각(t7)까지의 시간을, 시각(t1)부터 시각(t3)까지의 시간보다 길게 하여도 좋다. 또는, 시각(t5)부터 시각(t7)까지의 시간을, 시각(t1)부터 시각(t3)까지의 시간보다 짧게 하여도 좋다. 시각(t5)부터 시각(t6)까지의 시간은, 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 시각(t5)부터 시각(t6)까지의 시간은, 시각(t1)부터 시각(t2)까지의 시간과는 다른 시간으로 하여도 좋다. 예를 들어, 시각(t5)부터 시각(t6)까지의 시간을, 시각(t1)부터 시각(t2)까지의 시간보다 길게 하여도 좋다. 또는, 시각(t5)부터 시각(t6)까지의 시간을, 시각(t1)부터 시각(t2)까지의 시간보다 짧게 하여도 좋다. 또한, 분위기를 바꿈과 함께 노 내의 압력을 변동시켜도 좋다. 예를 들어, 감압하에서 압력을 대기압까지 높여도 좋다. 또는, 대기압에서 감압하여도 좋다.
소결체를 산화성 분위기에서 온도(T2)로 유지함으로써, 소결체 내의 산소 결손을 저감할 수 있다.
다음에, 시각(t7)부터 시각(t8) 사이에, 온도(T3)까지 강온한다. 또한, 시각(t8)에서 온도(T3)와는 다른 온도까지 강온하여도 좋다. 예를 들어, 온도(T3)보다 높은 온도로 하여도 좋다. 또는, 온도(T3)보다 낮은 온도로 하여도 좋다. 온도(T3)보다 낮은 온도로 하는 것에 의하여, 노에서 꺼낼 때의 소결체의 균열을 억제할 수 있다.
또한, 도 2의 (A)에 나타낸 소성의 조건에서는 노 내의 온도를 승온하고, 그 후 강온하는 처리를 2사이클 행하고 있지만, 본 발명의 일 형태에 따른 소성은 상술한 조건에 한정되지 않는다. 예를 들어, 3사이클 이상 반복하여 행하여도 좋다. 또한, 사이클을 거듭할 때마다, 승온하는 온도를 높여 가도 좋다. 또는, 사이클을 거듭할 때마다, 승온하는 온도를 낮춰 가도 좋다.
<소성 조건의 변형예 2>
도 2의 (B)에 나타낸 소성의 조건은, 불활성 분위기에서 시각(t0), 온도(T1)에서 개시한다. 온도(T1)는 예를 들어, 100℃ 이상 400℃ 이하로 하면 좋다. 온도(T1)가 지나치게 높으면, 부재를 열화시키는 경우가 있다. 또한, 온도(T1)가 지나치게 낮으면, 온도(T1)까지 낮추기 위한 시간이 길어지는 경우가 있다. 또한, 소성 시에는, 노 내의 압력이 100Pa 이하, 10Pa 이하 또는 1Pa 이하의 감압하이어도 좋다.
다음에, 시각(t0)부터 시각(t1) 사이에, 온도(T2)까지 승온한다. 온도(T2)는 예를 들어, 800℃ 이상 1700℃ 이하, 바람직하게는 1000℃ 이상 1400℃ 이하로 한다. 시각(t0)부터 시각(t1)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다.
다음에, 온도(T2)에서 시각(t1)부터 시각(t5)까지 유지한다. 시각(t1)부터 시각(t5)까지의 시간은 예를 들어 1시간 이상 72시간 이하, 바람직하게는 2시간 이상 36시간 이하, 더 바람직하게는 4시간 이상 12시간 이하로 한다. 이때, 시각(t1)과 시각(t5) 사이의 시각(t2)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 산화성 분위기로 바꾸면 좋다. 시각(t1)부터 시각(t2)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 시각(t2)과 시각(t5) 사이의 시각(t3)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 불활성 분위기로 바꾸면 좋다. 시각(t2)부터 시각(t3)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 시각(t3)과 시각(t5) 사이의 시각(t4)에서 노 내의 분위기를 바꾸는 것이 바람직하다. 예를 들어, 산화성 분위기로 바꾸면 좋다. 시각(t3)부터 시각(t4)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 시각(t4)부터 시각(t5)까지의 시간은 예를 들어 0.5시간 이상 70시간 이하, 바람직하게는 1시간 이상 30시간 이하, 더 바람직하게는 2시간 이상 10시간 이하로 한다. 또한, 분위기를 바꿈과 함께 노 내의 압력을 변동시켜도 좋다. 예를 들어, 감압하에서 압력을 대기압까지 높여도 좋다. 또는, 대기압에서 감압하여도 좋다.
불활성 분위기 또는 감압하에 있어서, 온도(T2)로 유지함으로써, 성형체에 포함되는 수소 및 물을 효과적으로 저감할 수 있다. 수소의 이탈에 따라, 성형체 내에는 산소 결손이 형성된다. 또한, 물을 저감함으로써, 성형체가 가지는 틈도 저감되어, 밀도가 높은 소결체가 형성된다.
또한, 소결체를 산화성 분위기에 있어서 온도(T2)로 유지함으로써, 소결체 내의 산소 결손을 저감할 수 있다.
다음에, 시각(t5)부터 시각(t6) 사이에, 온도(T3)까지 강온한다. 온도(T3)는 예를 들어, 20℃ 이상 500℃ 이하로 하면 좋다. 온도(T3)가 지나치게 낮으면, 온도(T3)까지 낮추기 위한 시간이 길어지는 경우가 있다.
도 2의 (B)에 나타낸 조건으로 소성을 행하는 것에 의하여, 더 효과적으로 소결체에 포함되는 수소 및 물을 저감할 수 있다. 또한, 산소 결손도 더 저감할 수 있다.
또한, 도 2의 (B)에 나타낸 소성의 조건에서는, 노 내의 온도를 승온하고, 그 후 강온하는 처리를 1사이클 행하고 있지만, 본 발명의 일 형태에 따른 소성은 상술한 조건에 한정되지 않는다. 예를 들어, 2사이클 이상 반복하여 행하여도 좋다. 또한, 사이클을 거듭할 때마다, 승온하는 온도를 높여 가도 좋다. 또는, 사이클을 거듭할 때마다, 승온하는 온도를 낮춰 가도 좋다.
상술한 조건 등으로 소성하여 제작한 소결체에 대하여, 마무리 처리를 행함으로써 스퍼터링용 타깃을 제작한다. 구체적으로는, 소결체의 길이, 폭 및 두께를 조정하기 위하여 분단하거나 또는 연삭한다. 또한, 표면에 미소한 요철이 존재하는 것으로 인하여 이상 방전이 일어나는 경우가 있기 때문에, 표면의 연마 처리를 행한다. 연마 처리는, 화학 기계 연마(CMP: Chemical Mechanical Polishing)에 의하여 행하면 바람직하다.
이상의 공정에 의하여 수소 등의 불순물 농도가 낮은 스퍼터링용 타깃을 제작할 수 있다. 또한, 산소 결손이 적은 스퍼터링용 타깃을 제작할 수 있다. 또한, 결정성이 높은 스퍼터링용 타깃을 제작할 수 있다. 또한, 상대 밀도가 높은 스퍼터링용 타깃을 제작할 수 있다. 구체적으로는, 스퍼터링용 타깃의 상대 밀도를 90% 이상, 95% 이상 또는 99% 이상으로 할 수 있다. 또한, 스퍼터링용 타깃의 순도를 높일 수 있다. 구체적으로는, 스퍼터링용 타깃의 주성분의 비율을 99.9중량%(3N) 이상, 바람직하게는 99.99중량%(4N) 이상, 더 바람직하게는 99.999중량%(5N) 이상으로 할 수 있다. 이러한 스퍼터링용 타깃은 고순도 진성 또는 실질적으로 고순도 진성인 스퍼터링용 타깃이라고 부를 수 있다.
제작한 스퍼터링용 타깃을 사용함으로써, 불순물 농도가 낮은 막을 성막할 수 있다. 또는, 수소 농도가 낮은 막을 성막할 수 있다. 또는, 결함이 적은 막을 성막할 수 있다. 또는, 캐리어 밀도가 낮은 막을 성막할 수 있다. 또는, 결정성이 높은 막을 성막할 수 있다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막은, 본 발명의 일 형태에 따른 막이다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막을 가지는 장치는 본 발명의 일 형태에 따른 장치이다.
<수소 이탈 모델>
이하에서는, In-M-Zn 산화물의 수소 이탈 모델을 설명한다.
도 3의 (A)는 In-M-Zn 산화물의 결정 구조를 도시한 모식도이다. In-M-Zn 산화물 내에는 불순물인 수소 원자가 존재한다.
이 상태에서, In-M-Zn 산화물을 불활성 분위기 또는 감압하에서 가열하면, 하나의 수소 원자가 하나의 산소 원자와 결합하여 OH를 형성한다(도 3의 (B) 참조). In-M-Zn 산화물의 표면에 OH가 도달하면, 다른 수소 원자와 결합하여, H2O로서 이탈된다(도 3의 (C) 참조). 이때, 산소가 빠진 사이트는 산소 결손(VO)이 된다.
따라서, In-M-Zn 산화물의 하나의 산소 원자가, 2개의 수소 원자를 이탈시키는 것을 알 수 있다.
도 4의 (A)에 도시된 바와 같이, 산소 결손이 된 사이트의 주위에서는, 원자 배치에 변형이 생긴다. 원자 배치의 변형에 의하여, 인접한 산소 원자와 인듐 원자의 결합이 끊어지기 쉬워질 가능성이 있다. 결합이 끊어진 산소 원자는, 부대(不對) 전자에 수소 원자가 결합하여 새로운 OH를 형성한다. 상술한 바와 같이, In-M-Zn 산화물의 표면에 OH가 도달하면, 다른 수소 원자와 결합하여, H2O로서 이탈된다. 이로써 산소 결손이 더 형성된다. 이를 반복함으로써, 수소 농도는 저하된다. 이와 같이, 산소 결손은 하나의 층 내에서 연쇄적으로 증가한다(도 4의 (B) 참조).
한편, In-M-Zn 산화물을 산화성 분위기에서 가열하면, H2O의 이탈에 의하여 생긴 산소 결손이 바로 산소로 메워지기 때문에, 원자 배치의 변형이 생기지 않게 된다. 산화성 분위기에서의 가열은, 산소 원자의 결합이 끊어지기 어렵기 때문에, 불활성 분위기 또는 감압하에서의 가열에 비하여, 수소 농도를 저하시키는 효과가 작아진다.
불활성 분위기 또는 감압하에서의 가열은, In-M-Zn 산화물의 수소 농도를 저감할 수 있지만, 동시에 산소 결손을 증가시키는 것을 알 수 있다. 따라서, 불활성 분위기 또는 감압하에서의 가열의 후, 산화성 분위기에서의 가열을 행하는 것이 바람직하다. 산화성 분위기에서의 가열에 의하여, In-M-Zn 산화물에 형성된 산소 결손을 저감할 수 있다. 산소 결손이 저감된 In-M-Zn 산화물은, 도 4의 (C)에 도시된 바와 같이 원래의 결정 구조로 되돌아가는 경우나, 도 4의 (D)에 도시된 바와 같이 원래의 결정 구조보다 산소 원자 수가 많아지는 경우가 있다.
이상과 같이, In-M-Zn 산화물은, 결정 구조를 유지하면서, 수소 농도를 저하시킬 수 있다는 것이 시사되었다. 다만, In-M-Zn 산화물이 산소 결손을 많이 포함한 상태에서 강온시키면, 원래의 결정 구조로 되돌리기 위하여 장시간의 가열을 필요로 하는 경우가 있다. 따라서, 불활성 분위기 또는 감압하에서 산화성 분위기로 바꾸는 것은, 가열의 최고 온도 부근에서 행하는 것이 바람직하다.
<산소 결손의 응집성>
다음으로, 산소 결손의 응집성에 대하여 제1 원리 계산을 사용하여 설명한다.
제1 원리 계산에는 VASP(Vienna Ab initio Simulation Package)를 사용하였다. 또한, 교환 상관 퍼텐셜에는 PBE(Perdew-Burke-Ernzerhof)형 일반화 구배 근사(GGA: Generalized Gradient Approximation)를 사용하고, 이온의 퍼텐셜에는 PAW(Projector Augmented Wave)법을 사용하였다. 또한, 컷 오프 에너지는 400eV로 하고, k점 샘플링은 Γ점만으로 하였다.
도 5의 (A) 및 (B)에 In-M-Zn 산화물의 일종인 InGaZnO4 결정(252 원자)을 도시하였다. 도 5의 (A)는 c축에 수직인 방향으로부터 본 구조이고, 도 5의 (B)는 c축에 평행한 방향으로부터 본 구조이다. 또한, 도 5의 (A) 및 (B)에 나타낸 테두리 선은, 주기 경계를 나타내고 있다.
여기서, InGaZnO4 결정에 산소 결손을 배치하고, 그 안정성을 검증하였다.
모델 A는, 도 6의 (A)의 파선으로 둘러싼 부분의 층에 있어서, 도 6의 (B)에 나타낸 파선으로 둘러싼 부분과 같이 산소 원자를 7개 뽑은 모델이다. 즉, 산소 결손이 응집되어 있는 모델이다. 모델 B는, 도 6의 (C)의 파선으로 둘러싼 부분의 층에 있어서, 도 6의 (D)에 나타낸 파선으로 둘러싼 부분의 산소 원자를 7개 제거한 모델이다. 즉, 산소 결손이 하나의 층 내에만 존재하지만, 모델 A보다 분산되어 있는 모델이다. 모델 C는, 도 6의 (E)의 파선으로 둘러싼 부분, 즉 InGaZnO4 결정 전체에 있어서, 무작위로 산소 원자를 7개 제거한 모델이다. 즉, InGaZnO4 결정의 산소 결손이 분산되어 있는 모델이다. 모델 D는, 도 7의 (A)의 파선으로 둘러싼 부분의 층에 있어서, 도 7의 (B)에 나타낸 파선으로 둘러싼 부분과 같이 산소 원자를 19개 제거한 모델이다. 즉, 산소 결손이 응집되어 있는 모델이다. 모델 E는, 도 7의 (C)의 파선으로 둘러싼 부분의 층에 있어서, 도 7의 (D)에 나타낸 파선으로 둘러싼 부분과 같이 산소 원자를 19개 제거한 모델이다. 즉, 산소 결손이 하나의 층 내에만 존재하지만, 모델 D보다 분산되어 있는 모델이다. 모델 F는, 도 7의 (E)의 파선으로 둘러싼 부분, 즉 InGaZnO4 결정 전체에 있어서, 무작위로 산소 원자를 19개 제거한 모델이다. 즉, InGaZnO4 결정의 산소 결손이 분산되어 있는 모델이다.
모델 A, 모델 B, 모델 C, 모델 D, 모델 E 및 모델 F에 있어서, 각각 구조 최적화를 행하고, 최적화 후의 구조의 에너지를 계산하였다. 또한, 각 모델에 있어서, 몇 가지 산소 결손의 배치를 바꾸고, 구조 최적화 후의 구조의 에너지를 계산하였다.
도 8의 (A)는 모델 A, 모델 B 및 모델 C에서의 구조 최적화 후의 구조의 에너지이다. 또한, 도 8의 (B)는 모델 D, 모델 E 및 모델 F에서의 구조 최적화 후의 구조의 에너지이다. 또한, 동그라미로 나타낸 심벌은 중앙값이다.
도 8의 (A)로부터, 모델 A, 모델 B 및 모델 C를 비교하면, 모델 A가 가장 에너지가 낮은 것을 알았다. 또한, 도 8의 (B)로부터, 모델 D, 모델 E 및 모델 F를 비교하면, 모델 D가 가장 에너지가 낮은 것을 알았다. 모델 A 및 모델 D는 모두 산소 결손이 응집되어 있는 모델이다. 즉, 산소 결손은 수가 같을 때, 응집되어 있는 것이 분산되어 있는 것보다 안정적이라는 것을 알 수 있다.
이 계산 결과는, 산소 결손이 응집되기 쉬운 것을 시사하고 있다.
<타깃 2>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃의 다른 제작 방법에 대하여 설명한다.
도 9는 스퍼터링용 타깃의 제작 방법을 나타낸 흐름도이다.
먼저, 원료를 칭량한다(단계(S111)). 원료는, 제 1 내지 제 n 산화물 분말(n은 2 이상의 자연수)을 사용한다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말을 사용한다. 또한, 산화 인듐 분말, 산화 갈륨 분말 또는/및 아연 분말 대신에, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말 또는 산화 텅스텐 분말을 사용하여도 좋다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말의 mol수비를, "2:2:1", "8:4:3", "3:1:1", "1:1:1", "4:2:3", "1:1:2", "3:1:4", "4:2:4.1", "5:5:6", "1:3:2", "1:3:4" 또는 "3:1:2"로 한다. 이러한 mol수비로 함으로써, 나중에 결정성이 높은 다결정 산화물을 포함하는 스퍼터링용 타깃을 얻기 쉬워진다.
다만, 원료는 상술한 원료에 한정되는 것은 아니다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말, 산화 아연 분말, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말, 산화 텅스텐 분말, 산화 인듐 분말 및 산화 아연 분말, 산화 인듐 분말 및 산화 갈륨 분말, 산화 갈륨 분말 및 산화 아연 분말, 산화 알루미늄 분말 및 산화 아연 분말, 산화 아연 분말 및 산화 주석 분말, 또는 산화 인듐 분말 및 산화 주석 분말을 원료로서 사용하여도 좋다.
다음에, 칭량된 원료와, 물과, 유기물(분산제 및 바인더)을 혼합하여, 슬러리화한다(단계(S112)).
다음에, 성형형에 슬러리를 부어 넣는다(단계(S113)). 성형형의 바닥부에는 흡인구가 하나 또는 복수 제공되어 있고, 물 등의 흡인이 가능하다. 또한, 성형형의 바닥부에는 필터가 제공되어 있다. 해당 필터는, 원료의 분말을 통과시키지 않고, 물 및 유기물을 통과시키는 기능을 가진다. 구체적으로는, 직포 또는 펠트 위에 다공성의 수지막을 부착시킨 필터 등을 사용하면 좋다.
다음에, 슬러리를 성형형의 바닥부에 제공된 필터를 통하여 물 등을 흡인하여, 슬러리에서 물 및 유기물을 제거함으로써, 성형체를 형성한다(단계(S114)). 슬러리화한 원료를 사용함으로써, 원료가 균일하게 혼합된 성형체를 형성할 수 있다.
또한, 얻어진 성형체에는, 미미하게 물 및 유기물이 잔존하기 때문에, 건조 처리 및 유기물의 제거를 행한다(단계(S115)). 건조 처리는 자연 건조에 의하여 행하면 성형체에 균열이 생기기 어려워지므로 바람직하다. 또한, 300℃ 이상 700℃ 이하의 온도에서 가열 처리함으로써, 자연 건조 시에는 제거할 수 없었던 물 및 유기물을 제거할 수 있다.
다음에, 성형체를 소성함으로써 소결체를 제작한다(단계(S116)). 또한, 소성은, 도 1의 (B), 도 2의 (A) 또는 (B)에 기재된 조건으로 행하면 좋다.
제작한 소결체에 대하여 마무리 처리를 행함으로써, 스퍼터링용 타깃을 제작한다. 구체적으로는, 소결체의 길이, 폭 및 두께를 조정하기 위하여 분단하거나 또는 연삭한다. 또한, 표면에 미소한 요철이 존재하는 것으로 인하여 이상 방전이 일어나는 경우가 있기 때문에, 표면의 연마 처리를 행한다. 연마 처리는 CMP에 의하여 행하면 바람직하다.
이상의 공정에 의하여, 수소 등의 불순물 농도가 낮은 스퍼터링용 타깃을 제작할 수 있다. 또한, 산소 결손이 적은 스퍼터링용 타깃을 제작할 수 있다. 또한, 결정성이 높은 스퍼터링용 타깃을 제작할 수 있다. 또한, 성형체 형성 시에서의 원료의 혼합을 균일하게 행할 수 있기 때문에, 상대 밀도가 더 높은 스퍼터링용 타깃을 제작할 수 있다.
제작한 스퍼터링용 타깃을 사용함으로써, 불순물 농도가 낮은 막을 성막할 수 있다. 또는, 수소 농도가 낮은 막을 성막할 수 있다. 또는, 결함이 적은 막을 성막할 수 있다. 또는, 캐리어 밀도가 낮은 막을 성막할 수 있다. 또는, 결정성이 높은 막을 성막할 수 있다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막은, 본 발명의 일 형태에 따른 막이다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막을 가지는 장치는, 본 발명의 일 형태에 따른 장치이다.
<타깃 3>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃의 다른 제작 방법에 대하여 설명한다.
도 10은 스퍼터링용 타깃의 제작 방법을 나타낸 흐름도이다.
먼저, 원료를 칭량한다(단계(S121)). 원료는, 제 1 내지 제 n 산화물 분말(n은 2 이상의 자연수)을 사용한다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말을 사용한다. 또한, 산화 인듐 분말, 산화 갈륨 분말 또는/및 아연 분말 대신에, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말 또는 산화 텅스텐 분말을 사용하여도 좋다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말의 mol수비를, "2:2:1", "8:4:3", "3:1:1", "1:1:1", "4:2:3", "1:1:2", "3:1:4", "4:2:4.1", "5:5:6", "1:3:2", "1:3:4" 또는 "3:1:2"로 한다. 이러한 mol수비로 함으로써, 나중에 결정성이 높은 다결정 산화물을 포함하는 스퍼터링용 타깃을 얻기 쉬워진다.
다만, 원료는 상술한 원료에 한정되는 것은 아니다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말, 산화 아연 분말, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말, 산화 텅스텐 분말, 산화 인듐 분말 및 산화 아연 분말, 산화 인듐 분말 및 산화 갈륨 분말, 산화 갈륨 분말 및 산화 아연 분말, 산화 알루미늄 분말 및 산화 아연 분말, 산화 아연 분말 및 산화 주석 분말, 또는 산화 인듐 분말 및 산화 주석 분말을 원료로서 사용하여도 좋다.
다음에, 칭량된 원료를 혼합한다(단계(S122)).
다음에, 혼합된 원료를 소성(제 1 소성)한다(단계(S123)). 또한, 제 1 소성은, 도 1의 (B), 도 2의 (A) 또는 (B)에 기재된 조건으로 행하면 좋다.
제 1 소성을 행함으로써, 혼합한 원료의 반응 생성물인 산화물을 얻는다. 여기서는, In-Ga-Zn 산화물이 얻어진다. 또한, 제 1 소성은 조건을 바꿔서 복수회 행하여도 좋다.
다음에, In-Ga-Zn 산화물을 분쇄함으로써 결정성을 가지는 In-Ga-Zn 산화물 분말을 얻는다(단계(S124)). In-Ga-Zn 산화물의 분쇄에는, 볼밀 등의 분쇄기를 사용하면 좋다. 볼밀에 사용하는 볼은, 마노, 산화 알루미늄, 산화 지르코늄, 탄소화 텅스텐 또는 탄소화 실리콘 등의 경도가 높은 물질을 사용하면 좋다. 볼밀에 사용하는 용기는 특별히 한정되지 않지만, 상술한 볼과 같은 재질을 사용하면 바람직하다. 또한, 볼밀에 의한 분쇄는, 8시간 이상 72시간 이하, 바람직하게는 20시간 이상 72시간 이하 행하면 좋다.
또한, 단계(S124) 후, 단계(S123)로 되돌아가서 In-Ga-Zn 산화물 분말에 대하여 제 1 소성을 행하여도 좋다. 그 경우, 제 1 소성 후에 단계(S124)에서 다시 In-Ga-Zn 산화물을 분쇄한다. 단계(S123) 및 단계(S124)를 반복적으로 복수회 행함으로써, In-Ga-Zn 산화물 분말의 결정성을 더 높일 수 있다.
다음에, 얻어진 In-Ga-Zn 산화물 분말의 입경을 균일화한다(단계(S125)). 여기서는, In-Ga-Zn 산화물 분말의 입경이 1μm 이하, 바람직하게는 0.5μm 이하, 더 바람직하게는 0.3μm 이하가 되도록 처리를 행한다. 해당 처리에는, 1μm 이하, 0.5μm 이하 또는 0.3μm 이하의 입자를 통과시키는 체 또는 필터를 사용하면 좋다. 그 후, 결정성이 낮은 경우가 많은 입경이 0.01μm 미만인 In-Ga-Zn 산화물 분말을 제거하면 바람직하다. 해당 제거에는 0.01μm 미만의 입자를 통과시키는 체 또는 필터를 사용하면 좋다. 이로써, In-Ga-Zn 산화물 분말의 입경을 0.01μm 이상 1μm 이하, 0.01μm 이상 0.5μm 이하 또는 0.01μm 이상 0.3μm 이하로 할 수 있다.
다음에, In-Ga-Zn 산화물을 성형형에 깔아서 성형한다(단계(S126)).
다음에, 성형체를 소성(제 2 소성)함으로써 소결체를 제작한다(단계(S127)). 또한, 제 2 소성은 도 1의 (B), 도 2의 (A) 또는 (B)에 기재된 조건으로 행하면 좋다.
제작한 소결체에 대하여 마무리 처리를 행함으로써, 스퍼터링용 타깃을 제작한다. 구체적으로는, 소결체의 길이, 폭 및 두께를 조정하기 위하여 분단하거나 또는 연삭한다. 또한, 표면에 미소한 요철이 존재하는 것으로 인하여 이상 방전이 일어나는 경우가 있기 때문에, 표면의 연마 처리를 행한다. 연마 처리는 CMP에 의하여 행하면 바람직하다.
이상의 공정에 의하여, 수소 등의 불순물 농도가 낮은 스퍼터링용 타깃을 제작할 수 있다. 또한, 산소 결손이 적은 스퍼터링용 타깃을 제작할 수 있다. 또한, 성형체에 포함되는 산화물 분말의 결정성이 높기 때문에, 결정성이 더 높은 스퍼터링용 타깃을 제작할 수 있다. 또한, 상대 밀도가 높은 스퍼터링용 타깃을 제작할 수 있다.
제작한 스퍼터링용 타깃을 사용함으로써, 불순물 농도가 낮은 막을 성막할 수 있다. 또는, 수소 농도가 낮은 막을 성막할 수 있다. 또는, 결함이 적은 막을 성막할 수 있다. 또는, 캐리어 밀도가 낮은 막을 성막할 수 있다. 또는, 결정성이 높은 막을 성막할 수 있다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막은, 본 발명의 일 형태에 따른 막이다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막을 가지는 장치는, 본 발명의 일 형태에 따른 장치이다.
<타깃 4>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃의 다른 제작 방법에 대하여 설명한다.
도 11은, 스퍼터링용 타깃의 제작 방법을 나타낸 흐름도이다.
먼저, 원료를 칭량한다(단계(S131)). 원료는, 제 1 내지 제 n 산화물 분말(n은 2 이상의 자연수)을 사용한다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말을 사용한다. 또한, 산화 인듐 분말, 산화 갈륨 분말 또는/및 아연 분말 대신에, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말 또는 산화 텅스텐 분말을 사용하여도 좋다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말 및 산화 아연 분말의 mol수비를, "2:2:1", "8:4:3", "3:1:1", "1:1:1", "4:2:3", "1:1:2", "3:1:4", "4:2:4.1", "5:5:6", "1:3:2", "1:3:4" 또는 "3:1:2"로 한다. 이러한 mol수비로 함으로써, 나중에 결정성이 높은 다결정 산화물을 포함하는 스퍼터링용 타깃을 얻기 쉬워진다.
다만, 원료는 상술한 원료에 한정되는 것은 아니다. 예를 들어, 산화 인듐 분말, 산화 갈륨 분말, 산화 아연 분말, 산화 주석 분말, 산화 알루미늄 분말, 산화 타이타늄 분말, 산화 니켈 분말, 산화 지르코늄 분말, 산화 란타넘 분말, 산화 세륨 분말, 산화 네오디뮴 분말, 산화 하프늄 분말, 산화 탄탈럼 분말, 산화 텅스텐 분말, 산화 인듐 분말 및 산화 아연 분말, 산화 인듐 분말 및 산화 갈륨 분말, 산화 갈륨 분말 및 산화 아연 분말, 산화 알루미늄 분말 및 산화 아연 분말, 산화 아연 분말 및 산화 주석 분말, 또는 산화 인듐 분말 및 산화 주석 분말을 원료로서 사용하여도 좋다.
다음에, 칭량된 원료를 혼합한다(단계(S132)).
다음에, 혼합된 원료를 소성(제 1 소성)한다(단계(S133)). 또한, 제 1 소성은, 도 1의 (B), 도 2의 (A) 또는 (B)에 기재된 조건으로 행하면 좋다.
제 1 소성을 행함으로써, 혼합한 원료의 반응 생성물인 산화물을 얻는다. 여기서는, In-Ga-Zn 산화물이 얻어진다. 또한, 제 1 소성은 조건을 바꿔서 복수회 행하여도 좋다.
다음에, In-Ga-Zn 산화물을 분쇄함으로써 결정성을 가지는 In-Ga-Zn 산화물 분말을 얻는다(단계(S134)). In-Ga-Zn 산화물의 분쇄에는, 볼밀 등의 분쇄기를 사용하면 좋다. 볼밀에 사용하는 볼은, 마노, 산화 알루미늄, 산화 지르코늄, 탄소화 텅스텐 또는 탄소화 실리콘 등의 경도가 높은 물질을 사용하면 좋다. 볼밀에 사용하는 용기는 특별히 한정되지 않지만, 상술한 볼과 같은 재질을 사용하면 바람직하다. 또한, 볼밀에 의한 분쇄는, 8시간 이상 72시간 이하, 바람직하게는 20시간 이상 72시간 이하 행하면 좋다.
또한, 단계(S134) 후, 단계(S133)로 되돌아가서 In-Ga-Zn 산화물 분말에 대하여 제 1 소성을 행하여도 좋다. 그 경우, 제 1 소성 후에 단계(S134)에서 In-Ga-Zn 산화물을 다시 분쇄한다. 단계(S133) 및 단계(S134)를 반복적으로 복수회 행함으로써, In-Ga-Zn 산화물 분말의 결정성을 더 높일 수 있다.
다음에, 얻어진 In-Ga-Zn 산화물 분말의 입경을 균일화한다(단계(S135)). 여기서는, In-Ga-Zn 산화물 분말의 입경이 1μm 이하, 바람직하게는 0.5μm 이하, 더 바람직하게는 0.3μm 이하가 되도록 처리를 행한다. 해당 처리에는, 1μm 이하, 0.5μm 이하 또는 0.3μm 이하의 입자를 통과시키는 체 또는 필터를 사용하면 좋다. 그 후, 결정성이 낮은 경우가 많은 입경이 0.01μm 미만인 In-Ga-Zn 산화물 분말을 제거하면 바람직하다. 해당 제거에는, 0.01μm 미만의 입자를 통과시키는 체 또는 필터를 사용하면 좋다. 이로써, In-Ga-Zn 산화물 분말의 입경을 0.01μm 이상 1μm 이하, 0.01μm 이상 0.5μm 이하 또는 0.01μm 이상 0.3μm 이하로 할 수 있다.
다음에, In-Ga-Zn 산화물과, 물과, 유기물(분산제 및 바인더)을 혼합하여, 슬러리화한다(단계(S136)).
다음에, 성형형에 슬러리를 부어 넣는다(단계(S137)). 성형형의 바닥부에는 흡인구가 하나 또는 복수 제공되어 있고, 물 등의 흡인이 가능하다. 또한, 성형형의 바닥부에는 필터가 제공되어 있다. 해당 필터는, 원료의 분말을 통과시키지 않고, 물 및 유기물을 통과시키는 기능을 가진다. 구체적으로는, 직포 또는 펠트 위에 다공성의 수지막을 부착시킨 필터 등을 사용하면 좋다.
다음에, 슬러리를 성형형의 바닥부에 제공된 필터를 통하여 물 등을 흡인하여, 슬러리에서 물 및 유기물을 제거함으로써, 성형체를 형성한다(단계(S138)). 슬러리화한 원료를 사용함으로써, 원료가 균일하게 혼합된 성형체를 형성할 수 있다.
또한, 얻어진 성형체에는, 미미하게 물 및 유기물이 잔존하기 때문에, 건조 처리 및 유기물의 제거를 행한다(단계(S139)). 건조 처리는 자연 건조에 의하여 행하면 성형체에 균열이 생기기 어려워지므로 바람직하다. 또한, 300℃ 이상 700℃ 이하의 온도에서 가열 처리함으로써, 자연 건조 시에는 제거할 수 없었던 물 및 유기물을 제거할 수 있다.
다음에, 성형체를 소성(제 2 소성)함으로써 소결체를 제작한다(단계(S140)). 또한, 제 2 소성은, 도 1의 (B), 도 2의 (A) 또는 (B)에 기재된 조건으로 행하면 좋다.
제작한 소결체에 대하여 마무리 처리를 행함으로써, 스퍼터링용 타깃을 제작한다. 구체적으로는, 소결체의 길이, 폭 및 두께를 조정하기 위하여 분단하거나 또는 연삭한다. 또한, 표면에 미소한 요철이 존재하는 것으로 인하여 이상 방전이 일어나는 경우가 있기 때문에, 표면의 연마 처리를 행한다. 연마 처리는 CMP에 의하여 행하면 바람직하다.
이상의 공정에 의하여 수소 등의 불순물 농도가 낮은 스퍼터링용 타깃을 제작할 수 있다. 또한, 산소 결손이 적은 스퍼터링용 타깃을 제작할 수 있다. 또한, 성형체에 포함되는 산화물 분말의 결정성이 높기 때문에, 결정성이 더 높은 스퍼터링용 타깃을 제작할 수 있다. 또한, 성형체 형성 시에서의 원료의 혼합을 균일하게 행할 수 있기 때문에, 상대 밀도가 더 높은 스퍼터링용 타깃을 제작할 수 있다.
제작한 스퍼터링용 타깃을 사용함으로써, 불순물 농도가 낮은 막을 성막할 수 있다. 또는, 수소 농도가 낮은 막을 성막할 수 있다. 또는, 결함이 적은 막을 성막할 수 있다. 또는, 캐리어 밀도가 낮은 막을 성막할 수 있다. 또는, 결정성이 높은 막을 성막할 수 있다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막은, 본 발명의 일 형태에 따른 막이다. 또한, 제작한 스퍼터링용 타깃을 사용하여 성막한 막을 가지는 장치는, 본 발명의 일 형태에 따른 장치이다.
<조성>
이하에서는, 스퍼터링용 타깃에 적용할 수 있는 In-M-Zn 산화물의 조성에 대하여 설명한다. 또한, 원소 M은, 알루미늄, 갈륨, 이트륨 또는 주석 등으로 한다. 그 외에 원소 M에 적용 가능한 원소로서는, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐 등이 있다.
도 12는, 각 정점에 In, M 또는 Zn을 배치한 삼각 도표이다. 또한, 도표 안의 [In]은 In의 원자 농도를 나타내고, [M]은 원소 M의 원자 농도를 나타내고, [Zn]은 Zn의 원자 농도를 나타낸다.
In-M-Zn 산화물의 결정은 호몰로거스(homologous) 구조를 가지는 것이 알려져 있으며, InMO3(ZnO)m(m은 자연수)으로 나타내어진다. 또한, In과 M을 치환하는 것이 가능하기 때문에, In1 + αM1 - αO3(ZnO)m으로 나타낼 수도 있다. 이는, [In]:[M]:[Zn]=1+α:1-α:1, [In]:[M]:[Zn]=1+α:1-α:2, [In]:[M]:[Zn]=1+α:1-α:3, [In]:[M]:[Zn]=1+α:1-α:4, 및 [In]:[M]:[Zn]=1+α:1-α:5로 표기한 파선으로 나타내어진 조성이다. 또한, 파선 위의 굵은 선은 예를 들어, 원료가 되는 산화물을 혼합하고, 1350℃에서 소성한 경우에 고용체가 될 수 있는 조성이다.
따라서, 상술한 고용체가 될 수 있는 조성에 가깝게 함으로써, 결정성을 높일 수 있다. 또한, 스퍼터링법에 의하여 In-M-Zn 산화물을 성막하는 경우, 타깃의 조성과 막의 조성이 상이하게 되는 경우가 있다. 예를 들어, 타깃으로서 원자수비가 "1:1:1", "1:1:1.2", "3:1:2", "4:2:4.1", "1:3:2", "1:3:4", "1:4:5"인 In-M-Zn 산화물을 사용한 경우, 막의 원자수비는 각각 "1:1:0.7(0.5에서 0.9 정도)", "1:1:0.9(0.8에서 1.1 정도)", "3:1:1.5(1에서 1.8 정도)", "4:2:3(2.6에서 3.6 정도)", "1:3:1.5(1에서 1.8 정도)", "1:3:3(2.5에서 3.5 정도)", "1:4:4(3.4에서 4.4 정도)"가 된다. 따라서, 원하는 조성의 막을 얻기 위해서는, 조성의 변화를 고려하여 타깃의 조성을 선택하면 좋다.
<스퍼터링 장치>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃을 설치할 수 있는 스퍼터링 장치에 대하여 설명한다. 또한, 이하에 기재하는 스퍼터링 장치는, 이해를 쉽게 하기 위하여, 또는 성막 시에서의 동작을 설명하기 위하여, 기판 및 타깃 등을 가진 상태를 나타낸다. 다만, 기판 및 타깃 등은, 통상의 스퍼터링 장치에 있어서 사용자가 설치하는 것이기 때문에, 본 발명의 일 형태에 따른 스퍼터링 장치가 기판 및 타깃을 가지지 않는 경우도 있다.
도 13의 (A)는, 평행 평판형 스퍼터링 장치인 성막실(101)의 단면도이다. 도 13의 (A)에 도시된 성막실(101)은, 타깃 홀더(120)와, 백킹 플레이트(110)와, 타깃(100)과, 마그넷 유닛(130)과, 기판 홀더(170)를 가진다. 또한, 타깃(100)은, 백킹 플레이트(110) 위에 배치된다. 또한, 백킹 플레이트(110)는, 타깃 홀더(120) 위에 배치된다. 또한, 마그넷 유닛(130)은, 백킹 플레이트(110)를 개재(介在)하여 타깃(100) 아래에 배치된다. 또한, 기판 홀더(170)는, 타깃(100)과 서로 마주 보도록 배치된다. 또한, 본 명세서에서는, 복수의 마그넷(자석)을 조합한 것을 마그넷 유닛이라고 부른다. 마그넷 유닛은, 캐소드, 캐소드 마그넷, 자기 부재, 자기 부품 등이라고 바꿔 부를 수 있다. 마그넷 유닛(130)은, 마그넷(130N)과, 마그넷(130S)과, 마그넷 홀더(132)를 가진다. 또한, 마그넷 유닛(130)에 있어서, 마그넷(130N) 및 마그넷(130S)은, 마그넷 홀더(132) 위에 배치된다. 또한, 마그넷(130N)은, 마그넷(130S)과 간격을 두고 배치된다. 또한, 성막실(101)에 기판(160)을 반입하는 경우, 기판(160)은 기판 홀더(170) 위에 배치된다. 또한, 평행 평판형 스퍼터링 장치를 사용한 성막법을, PESP(parallel electrode SP)라고 부를 수도 있다.
타깃 홀더(120)와 백킹 플레이트(110)는, 나사(볼트 등)를 사용하여 고정되어 있고, 등전위가 된다. 또한, 타깃 홀더(120)는, 백킹 플레이트(110)를 개재하여 타깃(100)을 지지하는 기능을 가진다.
또한, 백킹 플레이트(110)에는, 타깃(100)이 고정된다. 예를 들어, 인듐 등의 저융점 금속을 포함하는 본딩재에 의하여 백킹 플레이트(110)와 타깃(100)을 고정할 수 있다.
도 13의 (A)에, 마그넷 유닛(130)에 의하여 형성되는 자력선(180a) 및 자력선(180b)을 도시하였다.
자력선(180a)은, 타깃(100)의 상면 근방에서의 수평 자기장을 형성하는 자력선의 하나이다. 타깃(100)의 상면 근방이란, 예를 들어, 타깃(100)에서 수직 거리가 0mm 이상 10mm 이하, 특히 0mm 이상 5mm 이하인 영역이다.
자력선(180b)은, 마그넷 유닛(130)의 상면에서 수직 거리 d에서의 수평 자기장을 형성하는 자력선의 하나이다. 수직 거리 d는, 예를 들어, 0mm 이상 20mm 이하 또는 5mm 이상 15mm 이하이다.
이때, 강력한 마그넷(130N) 및 강력한 마그넷(130S)을 사용함으로써, 기판(160)의 상면 근방에 있어서도 강한 자기장을 발생시킬 수 있다. 구체적으로는, 기판(160)의 상면에서의 수평 자기장의 자속(磁束) 밀도를 10G 이상 100G 이하, 바람직하게는 15G 이상 60G 이하, 더 바람직하게는 20G 이상 40G 이하로 할 수 있다.
또한, 수평 자기장의 자속 밀도의 측정은, 수직 자기장의 자속 밀도가 0G일 때의 값을 측정하면 좋다.
성막실(101)에서의 자속 밀도를 상술한 범위로 함으로써, 밀도가 높고, 결정성이 높은 산화물을 성막할 수 있다. 또한, 얻어지는 산화물은, 복수 종류의 결정상을 포함하는 일이 적고, 거의 단일의 결정상을 포함하는 산화물이 된다.
도 13의 (B)에, 마그넷 유닛(130)의 상면도를 도시하였다. 마그넷 유닛(130)은, 원형 또는 대략 원형의 마그넷(130N)과, 원형 또는 대략 원형의 마그넷(130S)이 마그넷 홀더(132)에 고정되어 있다. 그리고, 마그넷 유닛(130)을, 마그넷 유닛(130)의 상면에서의 중앙 또는 대략 중앙의 법선 벡터를 회전축으로 회전시킬 수 있다. 예를 들어, 마그넷 유닛(130)을, 0.1Hz 이상 1kHz 이하의 비트(리듬, 박자, 펄스, 주파, 주기 또는 사이클 등으로 바꿔 말해도 좋음)로 회전시키면 좋다.
따라서, 타깃(100) 위의 자기장이 강한 영역은, 마그넷 유닛(130)의 회전과 함께 변화한다. 자기장이 강한 영역은 고밀도 플라스마 영역이 되기 때문에, 그 근방에 있어서 타깃(100)의 스퍼터링 현상이 일어나기 쉽다. 예를 들어, 자기장이 강한 영역이 특정의 개소가 될 경우, 타깃(100)의 특정의 영역만이 사용되게 된다. 한편, 도 13의 (B)에 도시된 바와 같이 마그넷 유닛(130)을 회전시킴으로써, 타깃(100)을 균일하게 사용할 수 있다. 또한, 마그넷 유닛(130)을 회전시킴으로써, 균일한 두께 및 균일한 질을 가지는 막을 성막할 수 있다.
또한, 마그넷 유닛(130)을 회전시키는 것에 의하여, 기판(160)의 상면에서의 자력선의 방향도 변화시킬 수 있다.
또한, 여기서는 마그넷 유닛(130)을 회전시키는 예를 제시하였지만, 본 발명의 일 형태는 이에 한정되는 것은 아니다. 예를 들어, 마그넷 유닛(130)을 상하 또는/및 좌우로 요동(搖動)시켜도 좋다. 예를 들어, 마그넷 유닛(130)을, 0.1Hz 이상 1kHz 이하의 비트로 이동시키면 좋다. 또는, 타깃(100)을 회전 또는 이동시켜도 좋다. 예를 들어, 타깃(100)을, 0.1Hz 이상 1kHz 이하의 비트로 회전 또는 이동시키면 좋다. 또는, 기판(160)을 회전시킴으로써, 상대적으로 기판(160)의 상면에서의 자력선의 방향을 변화시켜도 좋다. 또는, 이들을 조합하여도 좋다.
성막실(101)은, 백킹 플레이트(110)의 내부 또는 하부 등에 수로를 가져도 좋다. 그리고, 수로에 유체(流體)(공기, 질소, 희가스, 물, 오일 등)를 흘려서, 스퍼터링 시에 타깃(100)의 온도 상승으로 인한 방전 이상이나, 부재의 변형으로 인한 성막실(101)의 손상 등을 억제할 수 있다. 이때, 백킹 플레이트(110)와 타깃(100)을 본딩재를 개재하여 밀착시키면, 냉각 성능이 높아지므로 바람직하다.
또한, 타깃 홀더(120)와 백킹 플레이트(110) 사이에 개스킷을 가지면, 성막실(101) 내에 외부나 수로 등으로부터 불순물이 혼입되기 어려워지므로 바람직하다.
마그넷 유닛(130)에 있어서, 마그넷(130N)과 마그넷(130S)은, 각각 상이한 극이 타깃(100) 측을 향하도록 배치되어 있다. 여기서는, 마그넷(130N)을 타깃(100) 측이 N극이 되도록 배치하고, 마그넷(130S)을 타깃(100) 측이 S극이 되도록 배치하는 경우에 대하여 설명한다. 다만, 마그넷 유닛(130)에서의 마그넷 및 극의 배치는, 이 배치에 한정되는 것은 아니다. 또한, 도 13의 (A)의 배치에 한정되는 것도 아니다.
성막 시에, 타깃 홀더(120)에 접속하는 단자(V1)에 인가되는 전위 V1은, 예를 들어, 기판 홀더(170)에 접속하는 단자(V2)에 인가되는 전위 V2보다 낮은 전위이다. 또한, 기판 홀더(170)에 접속하는 단자(V2)에 인가되는 전위 V2는, 예를 들어, 접지 전위이다. 또한, 마그넷 홀더(132)에 접속하는 단자(V3)에 인가되는 전위 V3은, 예를 들어, 접지 전위이다. 또한, 단자(V1), 단자(V2) 및 단자(V3)에 인가되는 전위는 상술한 전위에 한정되지 않는다. 또한, 타깃 홀더(120), 기판 홀더(170), 마그넷 홀더(132)의 모두에 전위가 인가되지 않아도 된다. 예를 들어, 기판 홀더(170)가 전기적으로 떠 있어도 좋다. 또한, 도 13의 (A)에는, 타깃 홀더(120)에 접속하는 단자(V1)에 전위 V1을 인가하는, 소위 DC 스퍼터링법의 예를 도시하였지만, 본 발명의 일 형태는, 이에 한정되지 않는다. 예를 들어, 타깃 홀더(120)에, 주파수가 13.56MHz 또는 27.12MHz 등의 고주파 전원을 접속하는, 소위 RF 스퍼터링법을 사용하여도 좋다.
또한, 도 13의 (A)에는, 백킹 플레이트(110) 및 타깃 홀더(120)와, 마그넷 유닛(130) 및 마그넷 홀더(132)가 전기적으로 접속되지 않는 예를 도시하였지만, 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110) 및 타깃 홀더(120)와, 마그넷 유닛(130) 및 마그넷 홀더(132)가 전기적으로 접속되어 있고, 등전위가 되어 있어도 좋다.
또한, 얻어지는 산화물의 결정성을 더 높이기 위하여, 기판(160)의 온도를 높여도 좋다. 기판(160)의 온도를 높임으로써, 기판(160)의 상면에서의 스퍼터링 입자의 마이그레이션을 조장시킬 수 있다. 따라서, 밀도가 더 높고, 결정성이 더 높은 산화물을 성막할 수 있다. 또한, 기판(160)의 온도는, 예를 들어, 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 400℃ 이하, 더 바람직하게는 170℃ 이상 350℃ 이하로 하면 좋다.
또한, 성막 가스 중의 산소 분압이 지나치게 높으면, 복수 종류의 결정상을 포함하는 산화물이 성막되기 쉽기 때문에, 성막 가스는 아르곤 등의 희가스(이 외에 헬륨, 네온, 크립톤, 제논 등)와 산소의 혼합 가스를 사용하면 바람직하다. 예를 들어, 전체에서 차지하는 산소의 비율을 50체적% 미만, 바람직하게는 33체적% 이하, 더 바람직하게는 20체적% 이하, 더욱 바람직하게는 15체적% 이하로 하면 좋다.
또한, 타깃(100)과 기판(160)의 수직 거리를, 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하로 한다. 타깃(100)과 기판(160)의 수직 거리를 상술한 범위까지 가깝게 함으로써, 스퍼터링 입자가 기판(160)에 도달할 때까지 사이에서의 에너지의 저하를 억제할 수 있는 경우가 있다. 또한, 타깃(100)과 기판(160)의 수직 거리를 상술한 범위까지 떨어지게 함으로써, 스퍼터링 입자의 기판(160)에 대한 입사 방향을 수직에 가깝게 할 수 있기 때문에, 스퍼터링 입자의 충돌로 인한 기판(160)에 대한 대미지를 작게 할 수 있는 경우가 있다.
도 14의 (A)에, 도 13의 (A)와는 다른 성막실의 예를 도시하였다.
도 14의 (A)에 도시된 성막실(101)은, 타깃 홀더(120a)와, 타깃 홀더(120b)와, 백킹 플레이트(110a)와, 백킹 플레이트(110b)와, 타깃(100a)과, 타깃(100b)과, 마그넷 유닛(130a)과, 마그넷 유닛(130b)과, 부재(142)와, 기판 홀더(170)를 가진다. 또한, 타깃(100a)은, 백킹 플레이트(110a) 위에 배치된다. 또한, 백킹 플레이트(110a)는, 타깃 홀더(120a) 위에 배치된다. 또한, 마그넷 유닛(130a)은, 백킹 플레이트(110a)를 개재하여 타깃(100a) 아래에 배치된다. 또한, 타깃(100b)은, 백킹 플레이트(110b) 위에 배치된다. 또한, 백킹 플레이트(110b)는, 타깃 홀더(120b) 위에 배치된다. 또한, 마그넷 유닛(130b)은, 백킹 플레이트(110b)를 개재하여 타깃(100b) 아래에 배치된다.
마그넷 유닛(130a)은, 마그넷(130N1)과, 마그넷(130N2)과, 마그넷(130S)과, 마그넷 홀더(132)를 가진다. 또한, 마그넷 유닛(130a)에 있어서, 마그넷(130N1), 마그넷(130N2) 및 마그넷(130S)은, 마그넷 홀더(132) 위에 배치된다. 또한, 마그넷(130N1) 및 마그넷(130N2)은, 마그넷(130S)과 간격을 두고 배치된다. 또한, 마그넷 유닛(130b)은, 마그넷 유닛(130a)과 마찬가지의 구조를 가진다. 또한, 성막실(101)에 기판(160)을 반입하는 경우, 기판(160)은 기판 홀더(170) 위에 배치된다.
타깃(100a), 백킹 플레이트(110a) 및 타깃 홀더(120a)와, 타깃(100b), 백킹 플레이트(110b) 및 타깃 홀더(120b)는 부재(142)에 의하여 이격되어 있다. 또한, 부재(142)는 절연체인 것이 바람직하다. 다만, 부재(142)는 도전체 또는 반도체이어도 좋다. 또한, 부재(142)는, 도전체 또는 반도체의 표면을 절연체로 덮은 것이어도 좋다.
타깃 홀더(120a)와 백킹 플레이트(110a)는, 나사(볼트 등)를 사용하여 고정되어 있고, 등전위가 된다. 또한, 타깃 홀더(120a)는, 백킹 플레이트(110a)를 개재하여 타깃(100a)을 지지하는 기능을 가진다. 또한, 타깃 홀더(120b)와 백킹 플레이트(110b)는, 나사(볼트 등)를 사용하여 고정되어 있고, 등전위가 된다. 또한, 타깃 홀더(120b)는, 백킹 플레이트(110b)를 개재하여 타깃(100b)을 지지하는 기능을 가진다.
백킹 플레이트(110a)는, 타깃(100a)을 고정하는 기능을 가진다. 또한, 백킹 플레이트(110b)는, 타깃(100b)을 고정하는 기능을 가진다.
도 14의 (A)에, 마그넷 유닛(130a)에 의하여 형성되는 자력선(180a) 및 자력선(180b)을 도시하였다.
자력선(180a)은, 타깃(100a)의 상면 근방에서의 수평 자기장을 형성하는 자력선의 하나이다. 타깃(100a)의 상면 근방이란, 예를 들어, 타깃(100a)에서 수직 거리가 0mm 이상 10mm 이하, 특히 0mm 이상 5mm 이하의 영역이다.
자력선(180b)은, 마그넷 유닛(130a)의 상면에서 수직 거리 d에서의 수평 자기장을 형성하는 자력선의 하나이다. 수직 거리 d는, 예를 들어 0mm 이상 20mm 이하 또는 5mm 이상 15mm 이하이다.
이때, 강력한 마그넷(130N1), 마그넷(130N2) 및 강력한 마그넷(130S)을 사용함으로써, 기판(160)의 상면 근방에 있어서도 강한 자기장을 발생시킬 수 있다. 구체적으로는, 기판(160)의 상면에서의 수평 자기장의 자속 밀도를 10G 이상 100G 이하, 바람직하게는 15G 이상 60G 이하, 더 바람직하게는 20G 이상 40G 이하로 할 수 있다.
성막실(101)에서의 자기장의 자속 밀도를 상술한 범위로 함으로써, 밀도가 높고, 결정성이 높은 산화물을 성막할 수 있다. 또한, 얻어지는 산화물은, 복수 종류의 결정상을 포함하는 일이 적고, 거의 단일의 결정상을 포함하는 산화물이 된다.
또한, 마그넷 유닛(130b)에 의해서도 마그넷 유닛(130a)과 마찬가지의 자력선이 형성된다.
도 14의 (B)에, 마그넷 유닛(130a) 및 마그넷 유닛(130b)의 상면도를 도시하였다. 마그넷 유닛(130a)에서는, 장방형 또는 대략 장방형의 마그넷(130N1)과, 장방형 또는 대략 장방형의 마그넷(130N2)과, 장방형 또는 대략 장방형의 마그넷(130S)이 마그넷 홀더(132)에 고정되어 있는 것을 알 수 있다. 그리고, 마그넷 유닛(130a)을, 도 14의 (B)에 도시된 바와 같이 좌우로 요동시킬 수 있다. 예를 들어, 마그넷 유닛(130a)을, 0.1Hz 이상 1kHz 이하의 비트로 요동시키면 좋다.
따라서, 타깃(100a) 위의 자기장이 강한 영역은, 마그넷 유닛(130a)의 요동과 함께 변화한다. 자기장이 강한 영역은 고밀도 플라스마 영역이 되기 때문에, 그 근방에 있어서 타깃(100a)의 스퍼터링 현상이 일어나기 쉽다. 예를 들어, 자기장이 강한 영역이 특정의 개소가 될 경우, 타깃(100a)의 특정의 영역만이 사용되게 된다. 한편, 도 14의 (B)에 도시된 바와 같이 마그넷 유닛(130a)을 요동시킴으로써, 타깃(100a)을 균일하게 사용할 수 있다. 또한, 마그넷 유닛(130a)을 요동시킴으로써, 균일한 두께, 질을 가지는 막을 성막할 수 있다.
또한, 마그넷 유닛(130a)을 요동시키는 것에 의하여, 기판(160)의 상면에서의 자력선의 상태도 변화시킬 수 있다. 이는, 마그넷 유닛(130b)에 있어서도 마찬가지이다.
또한, 여기서는 마그넷 유닛(130a) 및 마그넷 유닛(130b)을 요동시키는 예를 제시하였지만, 본 발명의 일 형태는 이에 한정되는 것은 아니다. 예를 들어, 마그넷 유닛(130a) 및 마그넷 유닛(130b)을 회전시켜도 좋다. 예를 들어, 마그넷 유닛(130a) 및 마그넷 유닛(130b)을, 0.1Hz 이상 1kHz 이하의 주기로 회전시키면 좋다. 또는, 타깃(100)을 회전 또는 이동시켜도 좋다. 예를 들어, 타깃(100)을, 0.1Hz 이상 1kHz 이하의 주기로 회전 또는 이동시키면 좋다. 또는, 기판(160)을 회전시킴으로써, 상대적으로 기판(160)의 상면에서의 자력선의 상태를 변화시킬 수 있다. 또는, 이들을 조합하여도 좋다.
성막실(101)은, 백킹 플레이트(110a) 및 백킹 플레이트(110b)의 내부 또는 하부 등에 수로를 가져도 좋다. 그리고, 수로에 유체(공기, 질소, 희가스, 물, 오일 등)를 흘려서, 스퍼터링 시에 타깃(100a) 및 타깃(100b)의 온도 상승으로 인한 방전 이상이나, 부재의 변형으로 인한 성막실(101)의 손상 등을 억제할 수 있다. 이때, 백킹 플레이트(110a)와 타깃(100a)을 본딩재를 개재하여 밀착시키면, 냉각 성능이 높아지므로 바람직하다. 또한, 백킹 플레이트(110b)와 타깃(100b)을 본딩재를 개재하여 밀착시키면, 냉각 성능이 높아지므로 바람직하다.
또한, 타깃 홀더(120a)와 백킹 플레이트(110a) 사이에 개스킷을 가지면, 성막실(101) 내에 외부나 수로 등으로부터 불순물이 혼입되기 어려워지므로 바람직하다. 또한, 타깃 홀더(120b)와 백킹 플레이트(110b) 사이에 개스킷을 가지면, 성막실(101) 내에 외부나 수로 등으로부터 불순물이 혼입되기 어려워지므로 바람직하다.
마그넷 유닛(130a)에 있어서, 마그넷(130N1) 및 마그넷(130N2)과 마그넷(130S)은 각각 상이한 극이 타깃(100a) 측을 향하도록 배치되어 있다. 여기서는, 마그넷(130N1) 및 마그넷(130N2)을 타깃(100a) 측이 N극이 되도록 배치하고, 마그넷(130S)을 타깃(100a) 측이 S극이 되도록 배치하는 경우에 대하여 설명한다. 다만, 마그넷 유닛(130a)에서의 마그넷 및 극의 배치는, 이 배치에 한정되는 것은 아니다. 또한, 도 14의 (A)의 배치에 한정되는 것도 아니다. 이는, 마그넷 유닛(103b)에 대해서도 마찬가지이다.
성막 시에, 타깃 홀더(120a)에 접속하는 단자(V1)와, 타깃 홀더(120b)에 접속하는 단자(V4) 사이에서, 교대로 고저가 바뀌는 전위를 인가하면 좋다. 또한, 기판 홀더(170)에 접속하는 단자(V2)에 인가되는 전위 V2는, 예를 들어, 접지 전위이다. 또한, 마그넷 홀더(132)에 접속하는 단자(V3)에 인가되는 전위 V3은, 예를 들어, 접지 전위이다. 또한, 단자(V1), 단자(V2), 단자(V3) 및 단자(V4)에 인가되는 전위는 상술한 전위에 한정되지 않는다. 또한, 타깃 홀더(120a), 타깃 홀더(120b), 기판 홀더(170), 마그넷 홀더(132)의 모두에 전위가 인가되지 않아도 된다. 예를 들어, 기판 홀더(170)가 전기적으로 떠 있어도 좋다. 또한, 도 14의 (A)에는, 타깃 홀더(120a)에 접속하는 단자(V1)와, 타깃 홀더(120b)에 접속하는 단자(V4) 사이에서, 교대로 고저가 바뀌는 전위를 인가하는, 소위 AC 스퍼터링법의 예를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다.
또한, 도 14의 (A)에서는, 백킹 플레이트(110a) 및 타깃 홀더(120a)와, 마그넷 유닛(130a) 및 마그넷 홀더(132)가 전기적으로 접속되지 않는 예를 도시하였지만, 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110a) 및 타깃 홀더(120a)와, 마그넷 유닛(130a) 및 마그넷 홀더(132)가 전기적으로 접속되어 있고, 등전위가 되어 있어도 좋다. 또한, 백킹 플레이트(110b) 및 타깃 홀더(120b)와, 마그넷 유닛(130b) 및 마그넷 홀더(132)가 전기적으로 접속되지 않는 예를 도시하였지만, 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110a) 및 타깃 홀더(120b)와, 마그넷 유닛(130b) 및 마그넷 홀더(132)가 전기적으로 접속되어 있고, 등전위가 되어 있어도 좋다.
또한, 얻어지는 산화물의 결정성을 더 높이기 위하여, 기판(160)의 온도를 높여도 좋다. 기판(160)의 온도를 높임으로써, 기판(160)의 상면에서의 스퍼터링 입자의 마이그레이션을 조장시킬 수 있다. 따라서, 밀도가 더 높고, 결정성이 더 높은 산화물을 성막할 수 있다. 또한, 기판(160)의 온도는, 예를 들어, 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 400℃ 이하, 더 바람직하게는 170℃ 이상 350℃ 이하로 하면 좋다.
또한, 성막 가스 중의 산소 분압이 지나치게 높으면, 복수 종류의 결정상을 포함하는 산화물이 성막되기 쉽기 때문에, 성막 가스는 아르곤 등의 희가스(이 외에 헬륨, 네온, 크립톤, 제논 등)와 산소의 혼합 가스를 사용하면 바람직하다. 예를 들어, 전체에서 차지하는 산소의 비율을 50체적% 미만, 바람직하게는 33체적% 이하, 더 바람직하게는 20체적% 이하, 더욱 바람직하게는 15체적% 이하로 하면 좋다.
또한, 타깃(100a)과 기판(160)의 수직 거리를, 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하로 한다. 타깃(100a)과 기판(160)의 수직 거리를 상술한 범위까지 가깝게 함으로써, 스퍼터링 입자가 기판(160)에 도달할 때까지 사이에서의 에너지의 저하를 억제할 수 있는 경우가 있다. 또한, 타깃(100a)과 기판(160)의 수직 거리를 상술한 범위까지 떨어지게 함으로써, 스퍼터링 입자의 기판(160)에 대한 입사 방향을 수직에 가깝게 할 수 있기 때문에, 스퍼터링 입자의 충돌로 인한 기판(160)에 대한 대미지를 작게 할 수 있는 경우가 있다.
또한, 타깃(100b)과 기판(160)의 수직 거리를, 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하로 한다. 타깃(100b)과 기판(160)의 수직 거리를 상술한 범위까지 가깝게 함으로써, 스퍼터링 입자가 기판(160)에 도달할 때까지 사이에서의 에너지의 저하를 억제할 수 있는 경우가 있다. 또한, 타깃(100b)과 기판(160)의 수직 거리를 상술한 범위까지 떨어지게 함으로써, 스퍼터링 입자의 기판(160)에 대한 입사 방향을 수직에 가깝게 할 수 있기 때문에, 스퍼터링 입자의 충돌로 인한 기판(160)에 대한 대미지를 작게 할 수 있는 경우가 있다.
도 15의 (A)에, 도 13의 (A) 및 도 14의 (A)와는 다른 성막실의 단면도의 예를 도시하였다.
도 15의 (A)는, 대향 타깃식 스퍼터링 장치이다. 대향 타깃식 스퍼터링 장치를 사용한 성막법을, VDSP(vapor deposition SP)라고 부를 수도 있다.
도 15의 (A)는, 스퍼터링 장치에서의 성막실의 단면 모식도이다. 도 15의 (A)에 도시된 성막실은, 타깃(100a) 및 타깃(100b)과, 타깃(100a) 및 타깃(100b)을 각각 유지하는 백킹 플레이트(110a) 및 백킹 플레이트(110b)와, 백킹 플레이트(110a) 및 백킹 플레이트(110b)를 개재하여 타깃(100a) 및 타깃(100b)의 배면에 각각 배치되는 마그넷 유닛(130a) 및 마그넷 유닛(130b)을 가진다. 또한, 기판 홀더(170)는, 타깃(100a) 및 타깃(100b) 사이에 배치된다. 또한, 성막실에 기판(160)을 넣는 경우, 기판(160)은 기판 홀더(170)에 의하여 고정된다.
또한, 도 15의 (A)에 도시된 바와 같이, 백킹 플레이트(110a) 및 백킹 플레이트(110b)에는, 전위를 인가하기 위한 전원(190) 및 전원(191)이 접속되어 있다. 백킹 플레이트(110a)에 접속하는 전원(190)과, 백킹 플레이트(110b)에 접속하는 전원(191) 사이에서, 교대로 전위의 고저가 바뀌는 전위를 인가하는, 소위 AC 전원을 사용하면 바람직하다. 또한, 도 15에 도시된 전원(190) 및 전원(191)은 AC 전원을 사용한 예를 나타내고 있지만, 이에 한정되지 않는다. 예를 들어, 전원(190) 및 전원(191)으로서 RF 전원, DC 전원 등을 사용하여도 좋다. 또는, 전원(190)과 전원(191)에, 상이한 종류의 전원을 사용하여도 좋다.
또한, 기판 홀더(170)는 GND에 접속되어 있는 것이 바람직하다. 또한, 기판 홀더(170)는 플로팅 상태이어도 좋다.
도 15의 (B) 및 (C)는, 도 15의 (A)의 일점쇄선 A-B 간에서의 플라스마(140)의 전위 분포를 나타내고 있다. 도 15의 (B)에 나타낸 전위 분포는, 백킹 플레이트(110a)에 고전위를 인가하고, 백킹 플레이트(110b)에 저전위를 인가한 상태를 나타낸다. 즉, 타깃(100b)을 향하여 양이온이 가속된다. 도 15의 (C)에 나타낸 전위 분포는, 백킹 플레이트(110a)에 저전위를 인가하고, 백킹 플레이트(110b)에 고전위를 인가한 상태를 나타낸다. 즉, 타깃(100b)을 향하여 양이온이 가속된다. 도 15의 (B)와, 도 15의 (C)의 상태가 교대로 바뀌도록 하여 성막할 수 있다.
또한, 기판(160)의 표면에, 플라스마(140)가 충분히 도달한 상태에서 성막하는 것이 바람직하다. 예를 들어, 도 15의 (A)에 도시된 바와 같이, 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태가 바람직하다. 특히 플라스마(140) 중에서의 양광주의 영역에, 기판 홀더(170) 및 기판(160)이 들어가도록 배치하는 것이 바람직하다. 플라스마(140) 중의 양광주의 영역은, 도 15의 (B) 및 (C)에 나타낸 전위 분포에 있어서, 전위 분포의 구배가 작은 영역이다. 즉, 도 15의 (A)에 도시된 바와 같이, 플라스마(140)에서의 양광주의 영역에 기판(160)을 배치하는 것에 의하여, 플라스마(140) 하의 강전계부에 기판(160)이 노출되지 않기 때문에, 기판(160)은 플라스마(140)로 인한 손상이 적고, 결함을 저감할 수 있다.
또한, 도 15의 (A)에 도시된 바와 같이, 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태에서 성막하는 것에 의하여, 타깃(100a) 및 타깃(100b)의 사용 효율이 높아지므로 바람직하다.
도 15의 (A)에 도시된 바와 같이, 기판 홀더(170)와, 타깃(100a)의 수평 거리를 L1로 하고, 기판 홀더(170)와, 타깃(100b)의 수평 거리를 L2로 한다. L1 및 L2의 길이는, 각각 기판(160)과 동등한 길이인 것이 바람직하다. 또한, 상술한 바와 같이, 기판(160)이 플라스마(140)의 양광주의 영역에 들어가도록, L1 및 L2의 거리를 적절히 조절하는 것이 바람직하다. 예를 들어, L1 및 L2는, 각각 10mm 이상 200mm 이하로 하면 좋다.
도 15의 (A)에 도시된 구성은, 타깃(100a)과 타깃(100b)이 평행하게 서로 마주 보도록 배치되어 있다. 또한, 마그넷 유닛(130a)과 마그넷 유닛(130b)이, 상이한 극이 서로 마주 보도록 하여 배치되어 있다. 이때, 자력선은, 마그넷 유닛(130b)으로부터 마그넷 유닛(130a)으로 향한다. 그러므로, 성막 시에는, 마그넷 유닛(130a)과 마그넷 유닛(130b)에 의하여 형성되는 자기장에 플라스마(140)가 갇힌다. 기판 홀더(170) 및 기판(160)은, 서로 마주 보고 있는 타깃(100a)과 타깃(100b) 사이의 영역(타깃 간 영역이라고도 함)에 배치된다. 또한, 도 15의 (A)에서는, 타깃(100a)과 타깃(100b)이 서로 마주 보는 방향에 평행하게 기판 홀더(170) 및 기판(160)을 배치하였지만, 기울여서 배치하여도 좋다. 예를 들어, 기판 홀더(170) 및 기판(160)을 30° 이상 60° 이하(대표적으로는 45°) 기울임으로써, 성막 시에 기판(160)에 수직 입사하는 스퍼터링 입자의 비율을 높일 수 있다.
도 16에 도시된 구성은, 타깃(100a)과 타깃(100b)이 평행이 아니라 기울어진 상태로 서로 마주 보도록(V자상으로) 배치되어 있는 점이 도 15의 (A)에 도시된 구성과 다르다. 따라서, 타깃의 배치 이외에 대해서는, 도 15의 (A)의 설명을 참조한다. 또한, 마그넷 유닛(130a)과 마그넷 유닛(130b)은 상이한 극이 서로 마주 보도록 하여 배치되어 있다. 기판 홀더(170) 및 기판(160)은, 타깃 간 영역에 배치된다. 타깃(100a) 및 타깃(100b)을, 도 16에 도시된 바와 같은 배치로 함으로써, 기판(160)에 도달하는 스퍼터링 입자의 비율이 높아지기 때문에, 퇴적 속도를 높일 수 있다.
또한, 도 15의 (A)에는, 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태를 도시하였지만, 이에 한정되지 않는다. 예를 들어 도 17에 도시된 바와 같이, 기판 홀더(170) 및 기판(160)이, 플라스마(140) 외측에 배치되어 있어도 좋다. 기판(160)이 플라스마(140)의 고전계 영역에 노출되지 않음으로써, 플라스마(140)로 인한 손상을 저감할 수 있다. 다만, 플라스마(140)에서 기판(160)을 떨어지게 할수록, 타깃(100a) 및 타깃(100b)의 사용 효율이 낮아진다. 또한, 기판 홀더(170)의 위치는, 도 17에 도시된 바와 같이 가변(可變)으로 하는 구성이 바람직하다.
또한, 기판 홀더(170)는, 타깃 간 영역의 상측에 배치되지만, 하측에 배치되어도 좋다. 또한, 하측 및 상측에 배치되어도 좋다. 하측 및 상측에 기판 홀더(170)를 배치하는 것에 의하여, 2개 이상의 기판을 동시에 성막할 수 있기 때문에, 생산성을 높일 수 있다. 또한, 타깃(100a)과 타깃(100b)이 서로 마주 보는 영역의 상측 또는/및 하측을, 타깃(100a)과 타깃(100b)이 서로 마주 보는 영역의 측방이라고 바꿔 말할 수 있다.
대향 타깃식 스퍼터링 장치는, 고진공의 경우에도 플라스마를 안정적으로 생성할 수 있다. 예를 들어, 0.005Pa 이상 0.09Pa 이하이어도 성막이 가능하다. 그러므로, 성막 시에 혼입하는 불순물의 농도를 저감할 수 있다.
대향 타깃식 스퍼터링 장치를 사용함으로써, 고진공에서의 성막이 가능해지기 때문에, 기판(160)의 온도가 낮은 경우에도 결정성이 높은 막을 성막할 수 있다. 예를 들어, 기판(160)의 온도가 10℃ 이상 100℃ 미만이어도 결정성이 높은 막을 성막할 수 있다.
도 18의 (A)에, 대향 타깃식 스퍼터링 장치의 다른 예를 도시하였다.
도 18의 (A)는, 대향 타깃식 스퍼터링 장치에서의 성막실의 단면 모식도이다. 도 15의 (A)에 도시된 성막실과는 달리, 타깃 실드(122) 및 타깃 실드(123)가 제공되어 있다. 또한, 백킹 플레이트(110a) 및 백킹 플레이트(110b)와 접속하는 전원(191)을 가진다.
또한, 도 18의 (A)에 도시된 바와 같이, 타깃 실드(122a) 및 타깃 실드(122b)는, GND에 접속되어 있다. 즉, 전원(191)의 전위가 공급된 백킹 플레이트(110a) 및 백킹 플레이트(110b)와, GND가 공급된 타깃 실드(122a) 및 타깃 실드(122b) 사이에 인가되는 전위차에 의하여, 플라스마(140)가 형성된다.
또한, 기판(160)의 표면에, 플라스마(140)가 충분히 도달한 상태에서 성막하는 것이 바람직하다. 예를 들어, 도 18의 (A)에 도시된 바와 같이, 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태가 바람직하다. 특히 플라스마(140) 중에서의 양광주의 영역에, 기판 홀더(170) 및 기판(160)이 들어가도록 배치하는 것이 바람직하다. 플라스마 중의 양광주의 영역은, 전위 분포의 구배가 작은 영역이다. 즉, 도 18의 (A)에 도시된 바와 같이, 플라스마(140)에서의 양광주의 영역에 기판(160)을 배치하는 것에 의하여, 플라스마(140) 하의 강전계부에 기판이 노출되지 않기 때문에, 기판(160)은 플라스마(140)에 의한 손상이 적고, 양호한 막질의 산화물을 얻을 수 있다.
또한, 도 18의 (A)에 도시된 바와 같이 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태에서 성막하는 것에 의하여, 타깃(100a) 및 타깃(100b)의 사용 효율이 높아지므로 바람직하다.
또한, 도 18의 (A)에 도시된 바와 같이, 기판 홀더(170)와, 타깃(100a)의 수평 거리를 L1로 하고, 기판 홀더(170)와, 타깃(100b)의 수평 거리를 L2로 한다. L1 및 L2의 길이는, 각각 기판(160)의 크기와 동등한 길이인 것이 바람직하다. 또한, 상술한 바와 같이, 기판(160)이 플라스마(140)의 양광주의 영역에 들어가도록, L1 및 L2의 거리를 적절히 조절하는 것이 바람직하다.
또한, 도 18의 (A)에서는, 기판 홀더(170) 및 기판(160)이 플라스마(140) 중에 배치된 상태를 도시하였지만, 이에 한정되지 않는다. 예를 들어 도 18의 (B)에 도시된 바와 같이, 기판 홀더(170) 및 기판(160)이, 플라스마(140) 외측에 배치되어 있어도 좋다. 기판(160)이 플라스마(140)의 고전계 영역에 노출되지 않음으로써, 플라스마(140)로 인한 손상을 저감할 수 있다. 다만, 플라스마(140)에서 기판(160)을 떨어지게 할수록, 타깃(100a) 및 타깃(100b)의 사용 효율이 낮아진다. 또한, 기판 홀더(170)의 위치는, 도 18의 (B)에 도시된 바와 같이 가변으로 하는 구성이 바람직하다.
또한, 도 18의 (B)에 도시된 바와 같이, 기판 홀더(170)는, 타깃(100a)과 타깃(100b)이 서로 마주 보는 영역의 상측에 배치되지만, 하측에 배치되어도 좋다. 또한, 하측 및 상측에 배치되어도 좋다. 하측 및 상측에 기판 홀더(170)를 배치하는 것에 의하여, 2개 이상의 기판을 동시에 성막할 수 있기 때문에, 생산성을 높일 수 있다.
이상 기재한 대향 타깃식 스퍼터링 장치는, 플라스마가 타깃 간의 자기장에 갇히기 때문에, 기판에 대한 플라스마 대미지를 저감할 수 있다. 또한, 타깃의 기울기에 따라, 기판에 대한 스퍼터링 입자의 입사 각도를 얕게 할 수 있기 때문에, 퇴적되는 막의 단차 피복성을 높일 수 있다. 또한, 고진공에서의 성막이 가능하기 때문에, 막에 혼입하는 불순물의 농도를 저감할 수 있다.
또한, 성막실에, 평행 평판형 스퍼터링 장치, 이온 빔 스퍼터링 장치를 적용하여도 좋다.
<성막 장치>
이하에서는, 본 발명의 일 형태에 따른 스퍼터링용 타깃을 설치할 수 있는 성막실을 가지는 성막 장치에 대하여 설명한다.
먼저, 성막 시 등에 막 내로의 불순물 혼입이 적은 성막 장치의 구성에 대하여 도 19 및 도 20을 사용하여 설명한다.
도 19는, 매엽식 멀티 체임버의 성막 장치(2700)의 상면도를 모식적으로 도시한 것이다. 성막 장치(2700)는, 기판을 수용하는 카세트 포트(2761)와, 기판의 얼라인먼트를 행하는 얼라인먼트 포트(2762)를 구비하는 대기 측 기판 공급실(2701)과, 대기 측 기판 공급실(2701)에서 기판을 반송하는 대기 측 기판 반송실(2702)과, 기판의 반입을 행하고, 또한 실내의 압력을 대기압에서 감압, 또는 감압에서 대기압으로 전환하는 로드록실(2703a)과, 기판의 반출을 행하고, 또한 실내의 압력을 감압에서 대기압, 또는 대기압에서 감압으로 전환하는 언로드록실(2703b)과, 진공 중의 기판의 반송을 행하는 반송실(2704)과, 기판의 가열을 행하는 기판 가열실(2705)과, 타깃이 배치되고 성막이 행해지는 성막실(2706a), 성막실(2706b) 및 성막실(2706c)을 가진다. 또한, 성막실(2706a), 성막실(2706b) 및 성막실(2706c)에 대해서는, 상술한 성막실의 구성을 참작할 수 있다.
또한, 대기 측 기판 반송실(2702)은, 로드록실(2703a) 및 언로드록실(2703b)과 접속되고, 로드록실(2703a) 및 언로드록실(2703b)은, 반송실(2704)과 접속되고, 반송실(2704)은, 기판 가열실(2705), 성막실(2706a), 성막실(2706b) 및 성막실(2706c)과 접속한다.
또한, 각 실의 접속부에는 게이트 밸브(2764)가 제공되어 있고, 대기 측 기판 공급실(2701)과, 대기 측 기판 반송실(2702)을 제외하고는, 각 실을 독립적으로 진공 상태로 유지할 수 있다. 또한, 대기 측 기판 반송실(2702) 및 반송실(2704)은, 반송 로봇(2763)을 가지고, 기판을 반송할 수 있다.
또한, 기판 가열실(2705)은, 플라스마 처리실을 겸하면 바람직하다. 성막 장치(2700)는, 처리와 처리 사이에서 기판을 대기에 노출시키지 않고 반송하는 것이 가능하기 때문에, 기판에 불순물이 흡착되는 것을 억제할 수 있다. 또한, 성막이나 열 처리 등의 순서를 자유로이 구축할 수 있다. 또한, 반송실, 성막실, 로드록실, 언로드록실 및 기판 가열실은, 상술한 수에 한정되지 않고, 설치 공간이나 공정 조건에 맞춰, 적절히 최적의 수로 제공할 수 있다.
다음에, 도 19에 도시된 성막 장치(2700)의 일점쇄선 X1-X2, 일점쇄선 Y1-Y2, 및 일점쇄선 Y2-Y3에 상당하는 단면을 도 20에 도시하였다.
도 20의 (A)는, 기판 가열실(2705)과, 반송실(2704)의 단면을 도시한 것이고, 기판 가열실(2705)은, 기판을 수용할 수 있는 복수의 가열 스테이지(2765)를 가진다. 또한, 기판 가열실(2705)은, 밸브를 통하여 진공 펌프(2770)와 접속되어 있다. 진공 펌프(2770)로서는, 예를 들어 드라이 펌프, 및 메커니컬 부스터 펌프 등을 사용할 수 있다.
또한, 기판 가열실(2705)에 사용할 수 있는 가열 기구로서는, 예를 들어 저항 발열체 등을 사용하여 가열하는 가열 기구로 하여도 좋다. 또는, 가열된 가스 등의 매체로부터의 열 전도 또는 열 복사에 의하여 가열하는 가열 기구로 하여도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal), LRTA(Lamp Rapid Thermal Anneal) 등의 RTA(Rapid Thermal Anneal)를 사용할 수 있다. LRTA는, 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자기파)의 복사에 의하여, 피처리물을 가열한다. GRTA는, 고온의 가스를 사용하여 열 처리를 행한다. 가스로서는, 불활성 가스가 사용된다.
또한, 기판 가열실(2705)은, 질량 유량 컨트롤러(2780)를 통하여, 정제기(2781)와 접속된다. 또한, 질량 유량 컨트롤러(2780) 및 정제기(2781)는, 가스의 종류 수만큼 제공되지만, 이해를 용이하게 하기 위하여 하나만을 도시하였다. 기판 가열실(2705)에 도입되는 가스는, 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용할 수 있고, 예를 들어, 산소 가스, 질소 가스, 및 희가스(아르곤 가스 등)를 사용한다.
반송실(2704)은, 반송 로봇(2763)을 가진다. 반송 로봇(2763)은, 각 실에 기판을 반송할 수 있다. 또한, 반송실(2704)은, 밸브를 통하여 진공 펌프(2770) 및 크라이오펌프(cryopump)(2771)와 접속되어 있다. 이러한 구성으로 함으로써, 반송실(2704)은 대기압에서 저진공 또는 중진공(0.1에서 수백Pa 정도)까지 진공 펌프(2770)를 사용하여 배기되고, 밸브를 전환하여 중진공에서 고진공 또는 초고진공(0.1Pa에서 1×10-7Pa)까지는 크라이오펌프(2771)를 사용하여 배기된다.
또한, 예를 들어, 크라이오펌프(2771)는, 반송실(2704)에 대하여 2대 이상 병렬로 접속하여도 좋다. 이러한 구성으로 함으로써, 1대의 크라이오펌프가 리제너레이션 중이더라도, 나머지 크라이오펌프를 사용하여 배기하는 것이 가능해진다. 또한, 상술한 리제너레이션이란, 크라이오펌프 내에 모아진 분자(또는 원자)를 방출하는 처리를 말한다. 크라이오펌프는, 분자(또는 원자)를 지나치게 많이 모으면 배기 능력이 저하되기 때문에, 정기적으로 리제너레이션이 행해진다.
도 20의 (B)는, 성막실(2706b)과, 반송실(2704)과, 로드록실(2703a)의 단면을 도시한 것이다.
여기서, 도 20의 (B)를 사용하여, 성막실(스퍼터링실)의 자세한 사항에 대하여 설명한다. 도 20의 (B)에 도시된 성막실(2706b)은, 타깃(2766a)과, 타깃(2766b)과, 타깃 실드(2767a)와, 타깃 실드(2767b)와, 마그넷 유닛(2790a)과, 마그넷 유닛(2790b)과, 기판 홀더(2768)와, 전원(2791)을 가진다. 도시하지 않았지만, 타깃(2766a) 및 타깃(2766b)은, 각각 백킹 플레이트를 개재하여 타깃 홀더에 고정된다. 또한, 타깃(2766a) 및 타깃(2766b)에는, 전원(2791)이 전기적으로 접속되어 있다. 마그넷 유닛(2790a) 및 마그넷 유닛(2790b)은, 각각 타깃(2766a) 및 타깃(2766b)의 배면에 배치된다. 타깃 실드(2767a) 및 타깃 실드(2767b)는, 각각 타깃(2766a) 및 타깃(2766b)의 단부를 둘러싸도록 배치된다. 또한, 여기서는 기판 홀더(2768)에 의하여 기판(2769)이 지지되어 있다. 기판 홀더(2768)는, 가변 부재(2784)를 개재하여 성막실(2706b)에 고정된다. 가변 부재(2784)에 의하여, 타깃(2766a)과 타깃(2766b) 사이의 영역(타깃 간 영역이라고도 함)까지 기판 홀더(2768)를 이동시킬 수 있다. 예를 들어, 기판(2769)을 지지한 기판 홀더(2768)를 타깃 간 영역에 배치함으로써, 플라스마로 인한 손상을 저감할 수 있는 경우가 있다. 또한, 기판 홀더(2768)는, 도시하지 않았지만, 기판(2769)을 유지하는 기판 유지 기구나, 기판(2769)을 뒷면에서 가열하는 뒷면 히터 등을 구비하고 있어도 좋다.
또한, 타깃 실드(2767a) 및 타깃 실드(2767b)에 의하여, 타깃(2766a) 및 타깃(2766b)으로부터 스퍼터링되는 입자가 불필요한 영역에 퇴적하는 것을 억제할 수 있다. 타깃 실드(2767) 및 타깃 실드(2767b)는, 누적된 스퍼터링 입자가 박리되지 않도록, 가공되는 것이 바람직하다. 예를 들어, 표면 거칠기를 증가시키는 블라스트 처리, 또는 타깃 실드(2767) 및 타깃 실드(2767b)의 표면에 요철을 제공하여도 좋다.
또한, 성막실(2706b)은, 가스 가열 기구(2782)를 통하여 질량 유량 컨트롤러(2780)와 접속되고, 가스 가열 기구(2782)는 질량 유량 컨트롤러(2780)를 통하여 정제기(2781)와 접속된다. 가스 가열 기구(2782)에 의하여, 성막실(2706b)에 도입되는 가스를 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하로 가열할 수 있다. 또한, 가스 가열 기구(2782), 질량 유량 컨트롤러(2780), 및 정제기(2781)는, 가스의 종류 수만큼 제공되지만, 이해를 용이하게 하기 위하여 하나만을 도시하였다. 성막실(2706b)에 도입되는 가스는, 노점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용할 수 있고, 예를 들어 산소 가스, 질소 가스, 및 희가스(아르곤 가스 등)를 사용한다.
또한, 가스의 도입구의 바로 앞에 정제기를 제공하는 경우, 정제기에서 성막실(2706b)까지의 배관의 길이를 10m 이하, 바람직하게는 5m 이하, 더 바람직하게는 1m 이하로 한다. 배관의 길이를 10m 이하, 5m 이하 또는 1m 이하로 함으로써, 배관으로부터의 방출 가스의 영향을 길이에 따라 저감할 수 있다. 또한, 가스의 배관에는, 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등에 의하여 내부가 피복된 금속 배관을 사용하면 좋다. 상술한 배관은, 예를 들어 SUS316L-EP 배관에 비하여, 불순물을 포함하는 가스의 방출량이 적고, 가스에 대한 불순물의 침입을 저감할 수 있다. 또한, 배관의 조인트에는, 고성능 초소형 메탈 개스킷 조인트(UPG 조인트)를 사용하면 좋다. 또한, 배관을 모두 금속으로 구성함으로써, 수지 등을 사용한 경우에 비하여, 발생되는 방출 가스 및 외부 누설의 영향을 저감할 수 있으므로 바람직하다.
또한, 성막실(2706b)은, 밸브를 통하여 터보 분자 펌프(2772) 및 진공 펌프(2770)와 접속된다.
또한, 성막실(2706b)에는, 크라이오 트랩(2751)이 제공된다.
크라이오 트랩(2751)은, 물 등의 비교적 융점이 높은 분자(또는 원자)를 흡착할 수 있는 기구이다. 터보 분자 펌프(2772)는 큰 크기의 분자(또는 원자)를 안정적으로 배기하고, 또한 유지 보수의 빈도가 낮기 때문에, 생산성이 우수한 한편, 수소나 물의 배기 능력이 낮다. 그래서, 물 등에 대한 배기 능력을 높이기 위하여, 크라이오 트랩(2751)이 성막실(2706b)에 접속된 구성으로 한다. 크라이오 트랩(2751)의 냉동기의 온도는 100K 이하, 바람직하게는 80K 이하로 한다. 또한, 크라이오 트랩(2751)이 복수의 냉동기를 가지는 경우, 냉동기마다 온도를 다르게 하면, 효율적으로 배기하는 것이 가능해지므로 바람직하다. 예를 들어, 1단째 냉동기의 온도를 100K 이하로 하고, 2단째 냉동기의 온도를 20K 이하로 하면 좋다. 또한, 크라이오 트랩 대신에, 타이타늄 서블리메이션 펌프를 사용함으로써, 더 고진공으로 할 수 있는 경우가 있다. 또한, 크라이오펌프나 터보 분자 펌프 대신에 이온 펌프를 사용하는 것에 의해서도 더 고진공으로 할 수 있는 경우가 있다.
또한, 성막실(2706b)의 배기 방법은, 이에 한정되지 않고, 상술한 반송실(2704)에 나타낸 배기 방법(크라이오펌프와 진공 펌프의 배기 방법)과 마찬가지의 구성으로 하여도 좋다. 물론, 반송실(2704)의 배기 방법을 성막실(2706b)과 마찬가지의 구성(터보 분자 펌프와 진공 펌프의 배기 방법)으로 하여도 좋다.
또한, 상술한 반송실(2704), 기판 가열실(2705), 및 성막실(2706b)의 배압(전압(全壓)), 그리고 각 기체 분자(원자)의 분압은, 이하와 같이 하면 바람직하다. 특히, 형성되는 막 내에 불순물이 혼입될 가능성이 있기 때문에, 성막실(2706b)의 배압, 그리고 각 기체 분자(원자)의 분압에는 주의할 필요가 있다.
상술한 각 실의 배압(전압)은, 1×10-4Pa 이하, 바람직하게는 3×10-5Pa 이하, 더 바람직하게는 1×10-5Pa 이하이다. 상술한 각 실의 질량 전하비(m/z)가 18인 기체 분자(원자)의 분압은, 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 실의 m/z가 28인 기체 분자(원자)의 분압은, 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 실의 m/z가 44인 기체 분자(원자)의 분압은, 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다.
또한, 진공 체임버 내의 전압 및 분압은, 질량 분석계를 사용하여 측정할 수 있다. 예를 들어, 주식회사 ULVAC 제조 사중극형 질량 분석계(Q-mass라고도 함) Qulee CGM-051을 사용하면 좋다.
또한, 상술한 반송실(2704), 기판 가열실(2705), 및 성막실(2706b)은, 외부 누설 또는 내부 누설이 적은 구성으로 하는 것이 바람직하다.
예를 들어, 상술한 반송실(2704), 기판 가열실(2705), 및 성막실(2706b)의 누설 레이트는, 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. 또한, m/z가 18인 기체 분자(원자)의 누설 레이트가 1×10-7Pa·m3/s 이하, 바람직하게는 3×10-8Pa·m3/s 이하이다. 또한, m/z가 28인 기체 분자(원자)의 누설 레이트가 1×10-5Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. 또한, m/z가 44인 기체 분자(원자)의 누설 레이트가 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다.
또한, 누설 레이트에 관해서는, 상술한 질량 분석계를 사용하여 측정한 전압 및 분압으로부터 도출하면 좋다.
누설 레이트는, 외부 누설 및 내부 누설에 의존한다. 외부 누설이란, 미소한 구멍이나 실 불량 등에 기인하여 진공계 밖에서 기체가 유입하는 것이다. 내부 누설은, 진공계 내의 밸브 등의 칸막이에서의 누설이나 내부의 부재로부터의 방출 가스에 기인한다. 누설 레이트를 상술한 수치 이하로 하기 위해서는, 외부 누설 및 내부 누설의 양면에서 대책을 취할 필요가 있다.
예를 들어, 성막실(2706b)의 개폐 부분은 메탈 개스킷으로 실하면 좋다. 메탈 개스킷은, 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴에 의하여 피복된 금속을 사용하면 바람직하다. 메탈 개스킷은 O링에 비하여 밀착성이 높고, 외부 누설을 저감할 수 있다. 또한, 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등에 의하여 피복된 금속의 부동태를 사용함으로써, 메탈 개스킷으로부터 방출되는 불순물을 포함하는 방출 가스가 억제되어, 내부 누설을 저감할 수 있다.
또한, 성막 장치(2700)를 구성하는 부재로서, 불순물을 포함하는 방출 가스가 적은 알루미늄, 크로뮴, 타이타늄, 지르코늄, 니켈 또는 바나듐을 사용한다. 또한, 상술한 부재를 철, 크로뮴 및 니켈 등을 포함하는 합금에 피복하여 사용하여도 좋다. 철, 크로뮴 및 니켈 등을 포함하는 합금은, 강성이 있고, 열에 강하고, 또한 가공에 적합하다. 여기서, 표면적을 작게 하기 위하여 부재의 표면 요철을 연마 등에 의하여 저감시켜 두면, 방출 가스를 저감할 수 있다.
또는, 상술한 성막 장치(2700)의 부재를 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등에 의하여 피복하여도 좋다.
성막 장치(2700)의 부재는, 가능한 한 금속만으로 구성하는 것이 바람직하고, 예를 들어 석영 등으로 구성되는 관측창 등을 설치하는 경우에도, 방출 가스를 억제하기 위하여 표면을 플루오린화 철, 산화 알루미늄, 산화 크로뮴 등에 의하여 얇게 피복하면 좋다.
성막실에 존재하는 흡착물은, 내벽 등에 흡착되어 있기 때문에 성막실의 압력에 영향을 미치지 않지만, 성막실을 배기할 때의 가스 방출의 원인이 된다. 그러므로, 누설 레이트와 배기 속도에 상관은 없지만, 배기 능력이 높은 펌프를 사용하여 성막실에 존재하는 흡착물을 가능한 한 이탈시키고, 미리 배기해 두는 것은 중요하다. 또한, 흡착물의 이탈을 촉진시키기 위하여, 성막실을 베이킹하여도 좋다. 베이킹함으로써 흡착물의 이탈 속도를 10배 정도 크게 할 수 있다. 베이킹은 100℃ 이상 450℃ 이하에서 행하면 좋다. 이때, 불활성 가스를 성막실에 도입하면서 흡착물의 제거를 행하면, 배기하는 것만으로는 이탈되기 어려운 물 등의 이탈 속도를 더 크게 할 수 있다. 또한, 도입하는 불활성 가스를 베이킹의 온도와 같은 정도로 가열함으로써, 흡착물의 이탈 속도를 더 높일 수 있다. 여기서 불활성 가스로서 희가스를 사용하면 바람직하다. 또한, 성막하는 막의 종류에 따라서는 불활성 가스 대신에 산소 등을 사용하여도 좋다. 예를 들어, 산화물을 성막하는 경우에는, 주성분인 산소를 사용하는 것이 더 바람직한 경우도 있다. 또한, 베이킹은, 램프를 사용하여 행하면 바람직하다.
또는, 가열한 희가스 등의 불활성 가스 또는 산소 등을 도입함으로써 성막실 내의 압력을 높이고, 일정 시간이 경과한 후에 성막실을 다시 배기하는 처리를 행하면 바람직하다. 가열한 가스의 도입에 의하여 성막실 내의 흡착물을 이탈시킬 수 있고, 성막실 내에 존재하는 불순물을 저감할 수 있다. 또한, 이 처리는 2회 이상 30회 이하, 바람직하게는 5회 이상 15회 이하의 범위에서 반복적으로 행하면 효과적이다. 구체적으로는, 온도가 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하인 불활성 가스 또는 산소 등을 도입함으로써 성막실 내의 압력을 0.1Pa 이상 10kPa 이하, 바람직하게는 1Pa 이상 1kPa 이하, 더 바람직하게는 5Pa 이상 100Pa 이하로 하고, 압력을 유지하는 기간을 1분 이상 300분 이하, 바람직하게는 5분 이상 120분 이하로 하면 좋다. 그 후, 성막실을 5분 이상 300분 이하, 바람직하게는 10분 이상 120분 이하의 기간 배기한다.
또한, 더미 성막을 행하는 것에 의해서도 흡착물의 이탈 속도를 더 높일 수 있다. 더미 성막이란, 더미 기판에 대하여 스퍼터링법 등에 의한 성막을 행함으로써, 더미 기판 및 성막실 내벽에 막을 퇴적시키고, 성막실 내의 불순물 및 성막실 내벽의 흡착물을 막 내에 가두는 것을 말한다. 더미 기판은, 방출 가스가 적은 기판이 바람직하다. 더미 성막을 행함으로써, 나중에 성막되는 막 내의 불순물 농도를 저감할 수 있다. 또한, 더미 성막은 베이킹과 동시에 행하여도 좋다.
다음으로, 도 20의 (B)에 도시된 반송실(2704), 및 로드록실(2703a)과, 도 20의 (C)에 도시된 대기 측 기판 반송실(2702), 및 대기 측 기판 공급실(2701)의 자세한 사항에 대하여 이하에서 설명을 행한다. 또한, 도 20의 (C)는, 대기 측 기판 반송실(2702), 및 대기 측 기판 공급실(2701)의 단면을 도시한 것이다.
도 20의 (B)에 도시된 반송실(2704)에 대해서는, 도 20의 (A)에 도시된 반송실(2704)의 기재를 참조한다.
로드록실(2703a)은, 기판 수수(授受) 스테이지(2752)를 가진다. 로드록실(2703a)은, 감압 상태에서 대기까지 압력을 상승시키고, 로드록실(2703a)의 압력이 대기압이 되었을 때에, 대기 측 기판 반송실(2702)에 제공되어 있는 반송 로봇(2763)으로부터 기판 수수 스테이지(2752)에다가 기판을 받는다. 그 후, 로드록실(2703a)을 진공 배기하여, 감압 상태로 한 후, 반송실(2704)에 제공되어 있는 반송 로봇(2763)이 기판 수수 스테이지(2752)로부터 기판을 받는다.
또한, 로드록실(2703a)은, 밸브를 통하여 진공 펌프(2770), 및 크라이오펌프(2771)와 접속되어 있다. 진공 펌프(2770), 및 크라이오펌프(2771)의 배기계의 접속 방법은, 반송실(2704)의 접속 방법을 참고로 하여 접속할 수 있기 때문에, 여기서는 설명을 생략한다. 또한, 도 19에 도시된 언로드록실(2703b)은, 로드록실(2703a)과 마찬가지의 구성으로 할 수 있다.
대기 측 기판 반송실(2702)은, 반송 로봇(2763)을 가진다. 반송 로봇(2763)에 의하여, 카세트 포트(2761)와 로드록실(2703a) 간에서 기판의 수수를 행할 수 있다. 또한, 대기 측 기판 반송실(2702), 및 대기 측 기판 공급실(2701)의 상방에 HEPA 필터(High Efficiency Particulate Air Filter) 등의 먼지 또는 파티클을 청정화하기 위한 기구를 제공하여도 좋다.
대기 측 기판 공급실(2701)은, 복수의 카세트 포트(2761)를 가진다. 카세트 포트(2761)는, 복수의 기판을 수용할 수 있다.
타깃은, 표면 온도를 100℃ 이하, 바람직하게는 50℃ 이하, 더 바람직하게는 실온 정도(대표적으로는 25℃)로 한다. 대면적의 기판에 대응하는 스퍼터링 장치에서는 대면적의 타깃을 사용하는 경우가 많다. 그런데, 대면적에 대응하는 크기의 타깃을 이음매 없이 제작하는 것은 어렵다. 현실적으로는 복수의 타깃을 가능한 한 틈이 없도록 나란히 배치하여 큰 형상으로 하는데, 어떻게 하여도 미미한 틈이 생긴다. 이러한 미미한 틈에서, 타깃의 표면 온도가 높아짐으로써 아연 등이 휘발되어, 서서히 틈이 벌어지는 경우가 있다. 틈이 벌어지면, 백킹 플레이트나, 백킹 플레이트와 타깃의 접합에 사용한 본딩재의 금속이 스퍼터링될 경우가 있고, 불순물 농도가 높아질 요인이 된다. 따라서, 타깃은, 충분히 냉각되어 있는 것이 바람직하다.
구체적으로는, 백킹 플레이트로서, 높은 도전성 및 높은 방열성을 가지는 금속(구체적으로는 구리)을 사용한다. 또한, 백킹 플레이트 내에 수로를 형성하고, 수로에 충분한 양의 냉각수를 흘림으로써, 효율적으로 타깃을 냉각할 수 있다.
또한, 타깃이 아연을 포함하는 경우, 산소 가스 분위기에서 성막하는 것에 의하여, 플라스마 대미지가 경감되어, 아연의 휘발이 일어나기 어려운 산화물을 얻을 수 있다.
상술한 성막 장치를 사용함으로써, 수소 농도가, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 있어서, 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하인 산화물 반도체를 성막할 수 있다.
또한, 질소 농도가, SIMS에 있어서, 5×1019atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 이하, 더 바람직하게는 5×1018atoms/cm3 이하, 더욱 바람직하게는 1×1018atoms/cm3 이하인 산화물 반도체를 성막할 수 있다.
또한, 탄소 농도가, SIMS에 있어서, 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하인 산화물 반도체를 성막할 수 있다.
또한, 승온 이탈 가스 분광법(TDS: Thermal Desorption Spectroscopy) 분석에 의한 m/z가 2(수소 분자 등)인 기체 분자(원자), m/z가 18인 기체 분자(원자), m/z가 28인 기체 분자(원자) 및 m/z가 44인 기체 분자(원자)의 방출량이, 각각 1×1019개/cm3 이하, 바람직하게는 1×1018개/cm3 이하인 산화물 반도체를 성막할 수 있다.
이상의 성막 장치를 사용함으로써, 산화물 반도체에 대한 불순물의 혼입을 억제할 수 있다. 나아가서는, 이상의 성막 장치를 사용하여, 산화물 반도체에 접촉하는 막을 성막함으로써, 산화물 반도체에 접촉하는 막으로부터 산화물 반도체에 불순물이 혼입되는 것을 억제할 수 있다.
<성막 방법>
이하에서는, 스퍼터링법에 의한 CAAC-OS의 성막 모델의 일례에 대하여 설명한다.
도 21의 (A)에 도시된 바와 같이, 기판(220)과 타깃(230)은 서로 마주 보도록 배치되어 있다. 기판(220)과 타깃(230)의 거리 d(타깃-기판 간 거리(T-S간 거리)라고도 함)는 0.01m 이상 1m 이하, 바람직하게는 0.02m 이상 0.5m 이하로 한다. 성막실 내는, 성막 가스(예를 들어, 산소, 아르곤, 또는 산소를 5체적% 이상의 비율로 포함하는 혼합 가스)로 거의 채워지고, 0.01Pa 이상 100Pa 이하, 바람직하게는 0.1Pa 이상 10Pa 이하로 제어된다. 여기서, 타깃(230)에 일정 이상의 전압을 인가함으로써 방전이 시작하여, 플라스마(240)를 확인할 수 있다. 또한, 타깃(230)의 근방에는 자기장에 의하여, 고밀도 플라스마 영역이 형성된다. 고밀도 플라스마 영역에서는, 성막 가스가 이온화됨으로써, 이온(201)이 발생된다. 이온(201)은, 예를 들어, 산소의 양이온(O+)이나 아르곤의 양이온(Ar+) 등이다. 또한, 기판(220)의 하부에는 가열 기구(260)가 제공되어 있다.
타깃(230)은, 백킹 플레이트(210)에 접착되어 있다. 백킹 플레이트(210)를 개재하여 타깃(230)과 서로 마주 보는 위치에는, 마그넷(250)이 배치된다. 마그넷의 자기장을 이용하여 성막 속도를 높이는 스퍼터링법은, 마그네트론 스퍼터링법이라고 불린다.
타깃(230)은, 복수의 결정립을 가지는 다결정 구조를 가지고, 결정립 중 어느 것에는 벽개(劈開)면이 포함된다. 일례로서, 도 22의 (A)에, 타깃(230)에 포함되는 InMZnO4(원소 M은, 예를 들어 알루미늄, 갈륨, 이트륨 또는 주석)의 결정 구조를 도시하였다. 또한, 도 22의 (A)는, b축에 평행한 방향으로부터 관찰한 경우의 InMZnO4의 결정 구조이다. InMZnO4의 결정에서는, 산소 원자가 음의 전하를 가지는 것에 의하여, 근접한 2개의 M-Zn-O층 사이에 척력이 발생된다. 그러므로, InMZnO4의 결정은, 근접한 2개의 M-Zn-O층 사이에 벽개면을 가진다.
고밀도 플라스마 영역에서 발생된 이온(201)은, 전계에 의하여 타깃(230) 측으로 가속되어, 이윽고 타깃(230)과 충돌한다. 이때, 벽개면으로부터 평판상 또는 펠릿상의 스퍼터링 입자인 펠릿(200)이 박리된다. 또한, 펠릿(200)의 박리에 수반하여, 타깃(230)으로부터 입자(203)도 튀어나온다. 입자(203)는, 원자 1개 또는 원자 몇 개의 집합체를 가진다. 그러므로, 입자(203)를 원자상 입자(atomic particles)라고 부를 수도 있다.
타깃의 표면에서의 벽개의 모양에 대하여, 도 23에 도시한 단면도를 사용하여 설명한다. 도 23의 (A)는, 벽개면(파선부)을 가지는 타깃(230)의 단면도이다. 타깃(230)에 이온(201)이 충돌하면, 벽개면의 단부에서 결합이 끊어지기 시작한다(도 23의 (B) 참조). 벽개한 면들은, 같은 극성의 전하가 존재하는 것에 의하여 서로 반발한다. 그러므로, 한번 결합이 끊어진 개소에서의 재결합은 일어나지 않는다. 그리고, 전하에 의한 반발이 진행함으로써, 결합이 끊어진 영역이 서서히 넓어진다(도 23의 (C) 참조). 최종적으로는, 타깃(230)으로부터 펠릿(200)이 박리된다(도 23의 (D) 참조). 펠릿(200)은, 도 22의 (A)에 도시된 2개의 벽개면에 끼워진 부분이다. 따라서, 펠릿(200)만 뽑아내면, 그 단면은 도 22의 (B)와 같이 되고, 상면은 도 22의 (C)와 같이 되는 것을 알 수 있다. 또한, 펠릿(200)은, 이온(201) 충돌의 충격에 의하여, 구조에 변형이 생기는 경우가 있다.
펠릿(200)은, 삼각형, 예를 들어 정삼각형의 평면을 가지는 평판상 또는 펠릿상의 스퍼터링 입자이다. 또는, 펠릿(200)은, 육각형, 예를 들어 정육각형의 평면을 가지는 평판상 또는 펠릿상의 스퍼터링 입자이다. 다만, 펠릿(200)의 형상은, 삼각형, 육각형에 한정되지 않는다. 예를 들어, 삼각형이 복수개 합쳐진 형상이 되는 경우가 있다. 예를 들어, 삼각형(예를 들어, 정삼각형)이 2개 합쳐진 사각형(예를 들어, 마름모꼴)이 되는 경우도 있다.
펠릿(200)은, 성막 가스의 종류 등에 따라 두께가 결정된다. 예를 들어, 펠릿(200)은, 두께를 0.4nm 이상 1nm 이하, 바람직하게는 0.6nm 이상 0.8nm 이하로 한다. 또한, 예를 들어, 펠릿(200)은, 폭을 1nm 이상 3nm 이하, 바람직하게는 1.2nm 이상 2.5nm 이하로 한다.
펠릿(200)은, 플라스마(240)로부터 전하를 받아, 표면이 음 또는 양으로 대전되는 경우가 있다. 예를 들어, 펠릿(200)이 플라스마(240) 중의 O2-로부터 음의 전하를 받는 경우가 있다. 그 경우, 펠릿(200)의 표면의 산소 원자가 음으로 대전된다. 또한, 펠릿(200)은, 플라스마(240) 중에서 입자(203)가 측면에 부착되어 결합함으로써 가로로 성장하는 경우가 있다.
플라스마(240)를 통과한 펠릿(200) 및 입자(203)는, 기판(220)의 표면에 도달한다. 또한, 입자(203)의 일부는, 질량이 작기 때문에 진공 펌프 등에 의하여 외부로 배출되는 경우가 있다.
다음으로, 기판(220)의 표면에서의 펠릿(200) 및 입자(203)의 퇴적에 대하여 도 24를 사용하여 설명한다.
먼저, 1개째 펠릿(200)인 펠릿(200a)이 기판(220)에 퇴적된다. 펠릿(200a)은 평판상이기 때문에, 평면 측이 기판(220)의 표면을 향한 상태로 퇴적된다(도 24의 (A) 참조). 이때, 펠릿(200a)의 기판(220) 측의 표면의 전하가, 기판(220)을 통하여 빠진다.
다음에, 2개째 펠릿(200)인 펠릿(200b)이, 기판(220)에 도달한다. 이때, 펠릿(200a)의 표면, 및 펠릿(200b)의 표면이 전하를 띠고 있으므로, 서로 반발하는 힘이 생긴다(도 24의 (B) 참조).
그 결과, 펠릿(200b)은, 펠릿(200a) 위를 피하여, 기판(220) 표면의 조금 떨어진 장소에 평면 측이 향한 상태로 퇴적된다(도 24의 (C) 참조). 이를 반복함으로써, 기판(220)의 표면에는, 무수의 펠릿(200)이 1층분의 두께만큼 퇴적한다. 또한, 펠릿(200)과 다른 펠릿(200) 사이에는, 펠릿(200)이 퇴적되어 있지 않은 영역이 생긴다.
다음에, 마찬가지로 3개째 펠릿(200)인 펠릿(200c)이 기판(220)의 표면에 평면 측이 향한 상태로 퇴적된다. 그리고, 플라스마(240)로부터 에너지를 받은 입자(203)가 기판(220)의 표면에 도달된다(도 25의 (A) 참조).
입자(203)는, 펠릿(200)의 표면 등의 활성 영역에는 퇴적될 수 없다. 그러므로, 입자(203)가, 펠릿(200)이 퇴적되지 않은 영역을 메우도록 퇴적된다. 그리고, 입자(203)는, 펠릿(200) 사이에 부착된다. 입자(203)는, 플라스마(240)로부터 받은 에너지에 의하여 결합수가 활성 상태가 됨으로써, 펠릿(200)과 화학적으로 연결되어 가로 성장부(202)를 형성한다(도 25의 (B) 참조). 또한, 가로 성장부(202)가 가로 방향으로 성장(라테랄(lateral) 성장이라고도 함)함으로써, 펠릿(200) 간을 연결시켜, 층(206a)을 형성한다(도 25의 (C) 참조). 이와 같이, 펠릿(200)이 퇴적되지 않은 영역이 메워질 때까지 입자(203)가 퇴적된다. 이 메커니즘은, 원자층 퇴적(ALD: Atomic Layer Deposition)법의 퇴적 메커니즘에 유사하다.
따라서, 복수의 펠릿(200)이 기판(220)의 표면에 평면 측이 향한 상태로 퇴적된 경우, 펠릿(200)이 각각 다른 방향을 향해 있는 경우에도, 복수의 펠릿(200) 간을 입자(203)가 라테랄 성장하면서 메우는 것에 의하여, 명확한 결정립계가 형성되는 일이 없다. 또한, 복수의 펠릿(200) 간을, 입자(203)가 매끄럽게 연결시키기 때문에, 단결정과도 다결정과도 다른 결정 구조가 형성된다. 바꿔 말하면, 미소한 결정 영역(펠릿(200)) 간에 변형을 가지는 결정 구조가 형성된다. 이와 같이, 결정 영역 간을 메우는 영역은, 변형된 결정 영역이기 때문에, 해당 영역을 가리켜 비정질 구조라고 부르는 것은 적절하지 않다고 생각된다.
그리고, 새로운 펠릿(200)인, 펠릿(206d), 펠릿(206e) 및 펠릿(206f)이, 평면 측이 층(206a)의 표면을 향한 상태로 퇴적된다(도 26의 (A) 참조). 다음에, 입자(203)가, 펠릿(200)이 퇴적되지 않은 영역을 메우도록 퇴적된다. 이와 같이, 입자(203)가 펠릿(200)의 측면에 부착되고, 가로 성장부(202)가 라테랄 성장함으로써 펠릿(200) 간을 연결시켜, 층(206b)이 형성된다(도 26의 (B) 참조). m층째(m은 2 이상의 정수(整數))의 층(206m)이 형성될 때까지 성막은 이어지고, 적층체를 가지는 박막 구조가 된다(도 26의 (C) 참조).
또한, 펠릿(200)의 퇴적 방법은, 기판(220)의 표면 온도 등에 따라서도 변화된다. 예를 들어, 기판(220)의 표면 온도가 높으면, 펠릿(200)이 기판(220)의 표면에서 마이그레이션을 일으킨다. 그 결과, 펠릿(200)과 다른 펠릿(200)이, 입자(203)를 개재하지 않고 연결되는 비율이 증가되기 때문에, 배향성이 높은 CAAC-OS가 된다. CAAC-OS를 성막할 때의 기판(220)의 표면 온도는, 100℃ 이상 500℃ 미만, 바람직하게는 140℃ 이상 450℃ 미만, 더 바람직하게는 170℃ 이상 400℃ 미만이다. 따라서, 기판(220)으로서 제8세대 이상의 대면적 기판을 사용한 경우에도, CAAC-OS의 성막에 기인한 휨 등은 거의 일어나지 않는 것을 알 수 있다.
한편, 기판(220)의 표면 온도가 낮으면, 펠릿(200)이 기판(220)의 표면에서 마이그레이션을 일으키기 어려워진다. 그 결과, 펠릿(200)끼리 쌓여서 배향성이 낮은 nc-OS(nanocrystalline Oxide Semiconductor) 등이 된다. nc-OS에서는, 펠릿(200)이 음으로 대전되어 있는 것에 의하여, 펠릿(200)이 일정 간격을 두고 퇴적될 가능성이 있다. 따라서, 배향성은 낮으면서, 미미한 규칙성을 가지는 것에 의하여, 비정질 산화물 반도체에 비하여 치밀한 구조가 된다.
또한, CAAC-OS에 있어서, 펠릿들의 틈이 매우 작아짐으로써, 하나의 큰 펠릿이 형성되는 경우가 있다. 하나의 큰 펠릿의 내부는 단결정 구조를 가진다. 예를 들어, 펠릿의 크기가, 상면에서 봤을 때 10nm 이상 200nm 이하, 15nm 이상 100nm 이하, 또는 20nm 이상 50nm 이하가 되는 경우가 있다.
이상과 같은 성막 모델에 의하여, 펠릿이 기판의 표면에 퇴적되어 간다고 생각된다. 피형성면이 결정 구조를 가지지 않는 경우에도, CAAC-OS의 성막이 가능한 것으로부터, 에피택셜 성장과는 다른 성장 기구인 상술한 성막 모델의 타당성이 높은 것을 알 수 있다. 또한, 상술한 성막 모델이기 때문에, CAAC-OS 및 nc-OS는, 대면적의 유리 기판 등이어도 균일한 성막이 가능한 것을 알 수 있다. 예를 들어, 기판의 표면(피형성면)의 구조가 비정질 구조(예를 들어, 비정질 산화 실리콘)이어도, CAAC-OS를 성막하는 것은 가능하다.
또한, 피형성면인 기판의 표면에 요철이 있는 경우에도, 그 형상을 따라 펠릿이 배열되는 것을 알 수 있다.
또한, 상술한 성막 모델로부터, 결정성이 높은 CAAC-OS를 성막하기 위해서는 이하와 같이 하면 되는 것을 알 수 있다. 먼저, 평균 자유 행정을 길게 하기 위하여, 더 고진공 상태에서 성막한다. 다음에, 기판 근방에서의 손상을 저감하기 위하여, 플라스마의 에너지를 약하게 한다. 다음에, 피형성면에 열 에너지를 가하여, 플라스마로 인한 손상을 성막할 때마다 치유한다.
여기까지는, 펠릿이 평판상인 경우에 대하여 설명하였다. 예를 들어, 펠릿이 주사위상이나 기둥상과 같은 폭이 작은 펠릿인 경우, 기판의 표면에 도달한 펠릿은 다양한 방향으로 퇴적되게 된다. 그리고, 펠릿은, 각각이 퇴적한 방향을 향한 채 측면에 입자가 부착되고, 가로 성장부가 라테랄 성장을 일으킨다. 그 결과, 얻어지는 박막에서의 결정의 배향성이 균일하게 되지 않을 가능성도 있다.
또한, 상술한 성막 모델은, 타깃이 복수의 결정립을 가지는 In-M-Zn 산화물과 같은 복합 산화물의 다결정 구조를 가지고, 결정립 중 어느 것에는 벽개면이 포함되는 경우에 한정되지 않는다. 예를 들어, 산화 인듐, 원소 M의 산화물 및 산화 아연을 가지는 혼합물의 타깃을 사용한 경우에도 적용할 수 있다.
혼합물의 타깃은 벽개면을 가지지 않기 때문에, 스퍼터링되면 타깃으로부터는 원자상 입자가 박리된다. 성막 시에는, 타깃 근방에 플라스마의 강전계 영역이 형성되어 있다. 그러므로, 타깃으로부터 박리된 원자상 입자는, 플라스마의 강전계 영역의 작용으로 연결되어 가로 성장한다. 예를 들어, 먼저 원자상 입자인 인듐이 연결되어 가로 성장하여 In-O층으로 이루어지는 나노 결정이 된다. 다음에, 그것을 보완하듯이 상하에 M-Zn-O층이 결합된다. 이와 같이, 혼합물의 타깃을 사용한 경우에도, 펠릿이 형성될 가능성이 있다. 그러므로, 혼합물의 타깃을 사용한 경우에도, 상술한 성막 모델을 적용할 수 있다.
다만, 타깃 근방에 플라스마의 강전계 영역이 형성되어 있지 않은 경우, 타깃으로부터 박리한 원자상 입자만이 기판 표면에 퇴적되게 된다. 그 경우에도, 기판 표면에 있어서 원자상 입자가 가로 성장하는 경우가 있다. 다만, 원자상 입자의 방향이 균일하지 않기 때문에, 얻어지는 박막에서의 결정의 배향성도 균일하게 되지는 않는다. 즉, nc-OS 등이 된다.
<라테랄 성장>
이하에서는, 펠릿(200)에 가로 방향으로 입자(203)가 부착(결합 또는 흡착이라고도 함)되고, 라테랄 성장하는 것을 설명한다.
도 27의 (A), (B), (C), (D) 및 (E)는, 펠릿(200)의 구조와 금속 이온이 부착되는 위치를 도시한 도면이다. 또한, 펠릿(200)으로서는, InGaZnO4의 결정 구조에서, 화학량론적 조성을 유지하면서, 84개의 원자를 뽑아낸 클러스터 모델을 가정하였다. 또한, 도 27의 (F)는, 펠릿(200)을 c축에 평행한 방향으로부터 본 구조를 도시한 것이다. 도 27의 (G)는, 펠릿(200)을 a축에 평행한 방향으로부터 본 구조를 도시한 것이다.
금속 이온이 부착되는 위치를, 위치 A, 위치 B, 위치 a, 위치 b 및 위치 c로 나타낸다. 또한, 위치 A는, 펠릿(200) 상면에 있어서, 갈륨 1개, 아연 2개로 둘러싸인 격자간 사이트의 상방이다. 위치 B는, 펠릿(200) 상면에서, 갈륨 2개, 아연 1개로 둘러싸인 격자간 사이트의 상방이다. 위치 a는, 펠릿(200) 측면의 인듐 사이트이다. 위치 b는, 펠릿(200) 측면에 있어서, In-O층과, Ga-Zn-O층 사이의 격자간 사이트이다. 위치 c는, 펠릿(200) 측면의 갈륨 사이트이다.
다음에, 가정한 위치 A, 위치 B, 위치 a, 위치 b 및 위치 c에 금속 이온을 배치한 경우의 상대 에너지를 제1 원리 계산에 의하여 평가하였다. 제1 원리 계산에는, VASP(Vienna Ab initio Simulation Package)를 사용하였다. 또한, 교환 상관 퍼텐셜에는 PBE(Perdew-Burke-Ernzerhof)형의 일반화 구배 근사(GGA: Generalized Gradient Approximation)를 사용하고, 이온의 퍼텐셜에는 PAW(Projector Augmented Wave)법을 사용하였다. 또한, 컷 오프 에너지는 400eV로 하고, k점 샘플링은 Γ점만으로 하였다. 아래 표에, 위치 A, 위치 B, 위치 a, 위치 b 및 위치 c에, 인듐 이온(In3 +), 갈륨 이온(Ga3 +) 및 아연 이온(Zn2+)을 배치한 경우의 상대 에너지를 나타낸다. 또한, 상대 에너지는, 계산한 모델에 있어서, 가장 에너지가 낮은 모델의 에너지를 0eV로 하였을 때의 상대값이다.
[표 1]
Figure pct00001
그 결과, 금속 이온은 모두 펠릿(200)의 상면보다, 측면에 부착되기 쉬운 것을 알았다. 특히, 위치 a의 인듐 사이트에 있어서는, 인듐 이온뿐만 아니라, 아연 이온도 가장 부착되기 쉬운 결과가 얻어졌다.
마찬가지로, 펠릿(200)에 대한 산소 이온(O2-)의 부착 용이성을 평가하였다. 도 28의 (A), (B), (C), (D) 및 (E)는, 펠릿(200)의 구조와 산소 이온이 부착되는 위치를 도시한 도면이다. 또한, 도 28의 (F)는, 펠릿(200)을 c축에 평행한 방향으로부터 본 구조를 도시한 것이다. 도 28의 (G)는, 펠릿(200)을 b축에 평행한 방향으로부터 본 구조를 도시한 것이다.
산소 이온이 부착되는 위치를, 위치 C, 위치 D, 위치 d, 위치 e 및 위치 f로 나타낸다. 또한, 위치 C는, 펠릿(200) 상면의 갈륨과 결합하는 위치이다. 위치 D는, 펠릿(200) 상면의 아연과 결합하는 위치이다. 위치 d는, 펠릿(200) 측면의 인듐과 결합하는 위치이다. 위치 e는, 펠릿(200) 측면의 갈륨과 결합하는 위치이다. 위치 f는, 펠릿(200) 측면의 아연과 결합하는 위치이다.
다음에, 가정한 위치 C, 위치 D, 위치 d, 위치 e 및 위치 f에 산소 이온을 배치한 경우의 상대 에너지를 제1 원리 계산에 의하여 평가한다. 아래 표에, 위치 C, 위치 D, 위치 d, 위치 e 및 위치 f에, 산소 이온(O2-)을 배치한 경우의 상대 에너지를 나타내었다.
[표 2]
Figure pct00002
그 결과, 산소 이온도 또한 펠릿(200)의 상면보다, 측면에 부착되기 쉬운 것을 알았다.
따라서, 펠릿(200)에 근접한 입자(203)는, 펠릿(200)의 측면에 우선적으로 부착되어 가는 것을 알 수 있다. 즉, 펠릿(200)의 측면에 부착된 입자(203)에 의하여, 펠릿(200)의 라테랄 성장이 일어나는 상술한 성막 모델은 타당성이 높다고 할 수 있다.
<산화물 반도체의 구조>
이하에서는, 산화물 반도체의 구조에 대하여 설명한다.
산화물 반도체는, 단결정 산화물 반도체와, 그 이외의 비단결정 산화물 반도체로 나뉜다. 비단결정 산화물 반도체로서는, CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline Oxide Semiconductor), a-like OS(amorphous like Oxide Semiconductor), 비정질 산화물 반도체 등이 있다.
또 다른 관점에서는, 산화물 반도체는, 비정질 산화물 반도체와, 그 이외의 결정성 산화물 반도체로 나뉜다. 결정성 산화물 반도체로서는, 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, nc-OS 등이 있다.
비정질 구조의 정의로서는, 일반적으로, 준안정 상태이며 고정화되어 있지 않은 것, 등방적이며 불균질 구조를 가지지 않는 것 등이 알려져 있다. 또한, 결합 각도가 유연하고, 단거리 질서성을 가지면서 장거리 질서성을 가지지 않는 구조라고 바꿔 말할 수도 있다.
반대의 관점에서 보면, 본질적으로 안정적인 산화물 반도체의 경우, 완전한 비정질(completely amorphous) 산화물 반도체라고 부를 수는 없다. 또한, 등방적이지 않은(예를 들어, 미소한 영역에 있어서 주기 구조를 가지는) 산화물 반도체를, 완전한 비정질 산화물 반도체라고 부를 수는 없다. 다만, a-like OS는, 미소한 영역에 있어서 주기 구조를 가지지만, 공동(보이드라고도 함)을 가지고, 불안정한 구조이다. 그러므로, 물성적으로는 비정질 산화물 반도체에 가깝다고 할 수 있다.
<CAAC-OS>
먼저, CAAC-OS에 대하여 설명한다.
CAAC-OS는, c축 배향된 복수의 결정부(펠릿이라고도 함)를 가지는 산화물 반도체의 하나이다.
투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의하여, CAAC-OS의 명시야상과 회절 패턴의 복합 해석상(고분해능 TEM 이미지라고도 함)을 관찰하면, 복수의 펠릿을 확인할 수 있다. 한편, 고분해능 TEM 이미지에서는 펠릿들의 경계, 즉 결정립계(그레인 바운더리라고도 함)를 명확히 확인할 수 없다. 그러므로, CAAC-OS는, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
이하에서는, TEM에 의하여 관찰한 CAAC-OS에 대하여 설명한다. 도 56의 (A)에, 시료면에 대략 평행한 방향으로부터 관찰한 CAAC-OS의 단면의 고분해능 TEM 이미지를 나타낸다. 고분해능 TEM 이미지의 관찰에는, 구면 수차 보정(Spherical Aberration Corrector) 기능을 사용하였다. 구면 수차 보정 기능을 사용한 고분해능 TEM 이미지를, 특히 Cs 보정 고분해능 TEM 이미지라고 부른다. Cs 보정 고분해능 TEM 이미지의 취득은, 예를 들어 일본 전자 주식회사 제조의 원자 분해능 분석 전자 현미경 JEM-ARM200F 등에 의하여 행할 수 있다.
도 56의 (A)의 영역(1)을 확대한 Cs 보정 고분해능 TEM 이미지를 도 56의 (B)에 나타낸다. 도 56의 (B)로부터, 펠릿에 있어서, 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층의 배열은, CAAC-OS의 막을 형성하는 면(피형성면이라고도 함) 또는 상면의 요철을 반영하고 있고, CAAC-OS의 피형성면 또는 상면에 평행하게 된다.
도 56의 (B)에 도시된 바와 같이, CAAC-OS는 특징적인 원자 배열을 가진다. 도 56의 (C)는, 특징적인 원자 배열을, 보조선으로 나타낸 것이다. 도 56의 (B) 및 (C)로부터, 펠릿 하나의 크기는 1nm 이상 3nm 이하 정도이고, 펠릿과 펠릿의 기울기에 의하여 생기는 틈의 크기는 0.8nm 정도인 것을 알 수 있다. 따라서, 펠릿을, 나노 결정(nc: nanocrystal)이라고 부를 수도 있다. 또한, CAAC-OS를, CANC(C-Axis Aligned nanocrystals)를 가지는 산화물 반도체라고 부를 수도 있다.
여기서, Cs 보정 고분해능 TEM 이미지를 바탕으로, 기판(5120) 위의 CAAC-OS의 펠릿(5100)의 배치를 모식적으로 나타내면, 벽돌 또는 블록이 쌓인 것 같은 구조가 된다(도 56의 (D) 참조). 도 56의 (C)에서 관찰된 펠릿과 펠릿 사이에서 기울기가 생긴 개소는, 도 56의 (D)에 도시된 영역(5161)에 상당한다.
또한, 도 57의 (A)에, 시료면에 대략 수직인 방향으로부터 관찰한 CAAC-OS의 평면의 Cs 보정 고분해능 TEM 이미지를 나타낸다. 도 57의 (A)의 영역(1), 영역(2) 및 영역(3)을 확대한 Cs 보정 고분해능 TEM 이미지를, 각각 도 57의 (B), (C) 및 (D)에 나타내었다. 도 57의 (B), (C) 및 (D)로부터, 펠릿은, 금속 원자가 삼각 형상, 사각 형상 또는 육각 형상으로 배열되어 있는 것을 확인할 수 있다. 그러나, 상이한 펠릿 간에서, 금속 원자의 배열에 규칙성은 보이지 않는다.
다음으로, X선 회절(XRD: X-Ray Diffraction)에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO4의 결정을 가지는 CAAC-OS에 대하여, out-of-plane법에 의한 구조 해석을 행하면, 도 58의 (A)에 나타낸 바와 같이 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는, InGaZnO4의 결정의 (009)면에 귀속되는 것으로부터, CAAC-OS의 결정이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 대략 수직인 방향을 향해 있음을 확인할 수 있다.
또한, CAAC-OS의 out-of-plane법에 의한 구조 해석에서는, 2θ가 31° 근방의 피크 외에, 2θ가 36° 근방에서도 피크가 나타나는 경우가 있다. 2θ가 36° 근방의 피크는, CAAC-OS 내의 일부에, c축 배향성을 가지지 않는 결정이 포함되는 것을 가리킨다. 보다 바람직한 CAAC-OS는, out-of-plane법에 의한 구조 해석에서는, 2θ가 31° 근방일 때 피크를 나타내고, 2θ가 36° 근방일 때 피크를 나타내지 않는다.
한편, CAAC-OS에 대하여, c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 구조 해석을 행하면, 2θ가 56° 근방일 때 피크가 나타난다. 이 피크는, InGaZnO4의 결정의 (110)면에 귀속된다. CAAC-OS의 경우, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ스캔)을 행하여도, 도 58의 (B)에 도시된 바와 같이 명료한 피크는 나타나지 않는다. 한편, InGaZnO4의 단결정 산화물 반도체이면, 2θ를 56° 근방에 고정하고 φ스캔한 경우, 도 58의 (C)에 도시된 바와 같이 (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 따라서, XRD를 사용한 구조 해석으로부터, CAAC-OS는 a축 및 b축의 배향이 불규칙하다는 것을 확인할 수 있다.
다음으로, 전자 회절에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO4의 결정을 가지는 CAAC-OS에 대하여, 시료면에 평행하게 프로브 직경이 300nm인 전자선을 입사시키면, 도 59의 (A)에 도시된 바와 같은 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 나타나는 경우가 있다. 이 회절 패턴에는, InGaZnO4의 결정의 (009)면에 기인하는 스폿이 포함된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿이 c축 배향성을 가지고, c축이 피형성면 또는 상면에 대략 수직인 방향을 향해 있음을 알 수 있다. 한편, 같은 시료에 대하여, 시료면에 수직으로 프로브 직경이 300nm인 전자선을 입사시켰을 때의 회절 패턴을 도 59의 (B)에 도시하였다. 도 59의 (B)로부터, 링 형상의 회절 패턴이 확인된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿의 a축 및 b축은 배향성을 가지지 않음을 알 수 있다. 또한, 도 59의 (B)에서의 제 1 링은, InGaZnO4의 결정의 (010)면 및 (100)면 등에 기인하는 것으로 생각된다. 또한, 도 59의 (B)에서의 제 2 링은 (110)면 등에 기인하는 것으로 생각된다.
상술한 바와 같이, CAAC-OS는 결정성이 높은 산화물 반도체이다. 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있으므로, 반대의 관점에서 보면 CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다.
또한, 불순물은, 산화물 반도체의 주성분 이외의 원소로, 수소, 탄소, 실리콘, 전이 금속 원소 등이 있다. 예를 들어, 실리콘 등, 산화물 반도체를 구성하는 금속 원소보다 산소와의 결합력이 강한 원소는, 산화물 반도체로부터 산소를 빼앗음으로써 산화물 반도체의 원자 배열을 흐트러지게 하여, 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화 탄소 등은, 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 흐트러지게 하여 결정성을 저하시키는 요인이 된다.
산화물 반도체가 불순물이나 결함을 가지는 경우, 광이나 열 등에 의하여 특성이 변동되는 경우가 있다. 예를 들어, 산화물 반도체에 포함되는 불순물은, 캐리어 트랩이 되는 경우나, 캐리어 발생원이 되는 경우가 있다. 또한, 산화물 반도체 내의 산소 결손은, 캐리어 트랩이 되는 경우나, 수소를 포획하는 것에 의하여 캐리어 발생원이 되는 경우가 있다.
불순물 및 산소 결손이 적은 CAAC-OS는, 캐리어 밀도가 낮은 산화물 반도체이다. 구체적으로는, 8×1011개/cm3 미만, 바람직하게는 1×1011개/cm3 미만, 더 바람직하게는 1×1010개/cm3 미만이고 1×10-9개/cm3 이상의 캐리어 밀도의 산화물 반도체로 할 수 있다. 그러한 산화물 반도체를, 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 부른다. CAAC-OS는, 불순물 농도가 낮고, 결함 준위 밀도가 낮다. 즉, 안정적인 특성을 가지는 산화물 반도체라고 할 수 있다.
<nc-OS>
다음으로, nc-OS에 대하여 설명한다.
nc-OS는, 고분해능 TEM 이미지에 있어서, 결정부를 확인할 수 있는 영역과, 명확한 결정부를 확인할 수 없는 영역을 가진다. nc-OS에 포함되는 결정부는, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 크기인 경우가 많다. 또한, 결정부의 크기가 10nm보다 크고 100nm 이하인 산화물 반도체를 미결정 산화물 반도체라고 부르는 경우가 있다. nc-OS는, 예를 들어, 고분해능 TEM 이미지에서는, 결정립계를 명확하게 확인할 수 없는 경우가 있다. 또한, 나노 결정은, CAAC-OS에서의 펠릿과 기원이 같을 가능성이 있다. 그러므로, 이하에서는 nc-OS의 결정부를 펠릿이라고 부르는 경우가 있다.
nc-OS는, 미소한 영역(예를 들어, 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에 있어서 원자 배열에 주기성을 가진다. 또한, nc-OS는, 상이한 펠릿 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는, 분석 방법에 따라서는, a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어, nc-OS에 대하여, 펠릿보다 큰 직경의 X선을 사용한 경우, out-of-plane법에 의한 해석에서는, 결정면을 나타내는 피크는 검출되지 않는다. 또한, nc-OS에 대하여, 펠릿보다 큰 프로브 직경(예를 들어, 50nm 이상)의 전자선을 사용하는 전자 회절을 행하면, 헤일로 패턴 같은 회절 패턴이 관측된다. 한편, nc-OS에 대하여, 펠릿의 크기와 가깝거나 펠릿보다 작은 프로브 직경의 전자선을 사용하는 나노빔 전자 회절을 행하면, 스폿이 관측된다. 또한, nc-OS에 대하여 나노빔 전자 회절을 행하면, 원을 그리듯이(링 형상으로) 휘도가 높은 영역이 관측되는 경우가 있다. 또한, 링 형상의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
이와 같이, 펠릿(나노 결정) 간에서는 결정 방위가 규칙성을 가지지 않는 것으로부터, nc-OS를, RANC(Random Aligned nanocrystals)를 가지는 산화물 반도체, 또는 NANC(Non-Aligned nanocrystals)를 가지는 산화물 반도체라고 부를 수도 있다.
nc-OS는, 비정질 산화물 반도체보다 규칙성이 높은 산화물 반도체이다. 그러므로, nc-OS는, a-like OS나 비정질 산화물 반도체보다 결함 준위 밀도가 낮게 된다. 다만, nc-OS는, 상이한 펠릿 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS는, CAAC-OS에 비하여 결함 준위 밀도가 높게 된다.
<a-like OS>
a-like OS는, nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다.
a-like OS는, 고분해능 TEM 이미지에 있어서 공동이 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에 있어서, 명확하게 결정부를 확인할 수 있는 영역과, 결정부를 확인할 수 없는 영역을 가진다.
공동을 가지기 때문에, a-like OS는, 불안정한 구조이다. 이하에서는, a-like OS가, CAAC-OS 및 nc-OS에 비하여 불안정한 구조인 것을 나타내기 위하여, 전자 조사에 의한 구조의 변화를 기재한다.
전자 조사를 행하는 시료로서, a-like OS(시료 A라고 표기함), nc-OS(시료 B라고 표기함) 및 CAAC-OS(시료 C라고 표기함)를 준비한다. 시료는 모두 In-Ga-Zn 산화물이다.
먼저, 각 시료의 고분해능 단면 TEM 이미지를 취득한다. 고분해능 단면 TEM 이미지에 의하여, 각 시료는 모두 결정부를 가지는 것을 알 수 있다.
또한, 어느 부분을 하나의 결정부로 간주할지의 판정은, 이하와 같이 행하면 좋다. 예를 들어, InGaZnO4의 결정의 단위 격자는, In-O층을 3층 가지고, 또한 Ga-Zn-O층을 6층 가지는, 총 9층이 c축 방향으로 층상으로 겹쳐진 구조를 가지는 것이 알려져 있다. 이들 근접하는 층들의 간격은, (009)면의 격자면 간격(d값이라고도 함)과 같은 정도이고, 결정 구조 해석으로부터 그 값은 0.29nm로 구해진다. 따라서, 격자 줄무늬의 간격이 0.28nm 이상 0.30nm 이하인 개소를, InGaZnO4의 결정부로 간주할 수 있다. 또한, 격자 줄무늬는, InGaZnO4의 결정의 a-b면에 대응한다.
도 60은, 각 시료의 결정부(22개소 내지 45개소)의 평균의 크기를 조사한 예이다. 다만, 상술한 격자 줄무늬의 길이를 결정부의 크기로 하였다. 도 60으로부터, a-like OS는, 전자의 누적 조사량에 따라 결정부가 커지는 것을 알 수 있다. 구체적으로는, 도 60에서 (1)로 나타낸 바와 같이, TEM에 의한 관찰 초기에 있어서는 1.2nm 정도의 크기였던 결정부(초기핵이라고도 함)가, 누적 조사량이 4.2×108e-/nm2에 있어서는 2.6nm 정도의 크기까지 성장해 있는 것을 알 수 있다. 한편, nc-OS 및 CAAC-OS는, 전자 조사 개시 시부터 전자의 누적 조사량이 4.2×108e-/nm2까지의 범위에서, 결정부의 크기에 변화가 보이지 않는 것을 알 수 있다. 구체적으로는, 도 60에서 (2) 및 (3)으로 나타낸 바와 같이, 전자의 누적 조사량에 상관없이, nc-OS 및 CAAC-OS의 결정부의 크기는, 각각 1.4nm 정도 및 2.1nm 정도인 것을 알 수 있다.
이와 같이, a-like OS는, 전자 조사에 의하여 결정부의 성장이 보이는 경우가 있다. 한편, nc-OS 및 CAAC-OS는, 전자 조사에 의한 결정부의 성장이 거의 보이지 않는 것을 알 수 있다. 즉, a-like OS는, nc-OS 및 CAAC-OS에 비하여, 불안정한 구조인 것을 알 수 있다.
또한, 공동을 가지기 때문에, a-like OS는, nc-OS 및 CAAC-OS에 비하여 밀도가 낮은 구조이다. 구체적으로는, a-like OS의 밀도는, 같은 조성의 단결정의 밀도의 78.6% 이상 92.3% 미만이 된다. 또한, nc-OS의 밀도 및 CAAC-OS의 밀도는, 같은 조성의 단결정의 밀도의 92.3% 이상 100% 미만이 된다. 단결정의 밀도의 78% 미만이 되는 산화물 반도체는, 성막하는 것 자체가 어렵다.
예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족하는 산화물 반도체에 있어서, 능면체정 구조를 가지는 단결정 InGaZnO4의 밀도는 6.357g/cm3이 된다. 따라서, 예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족하는 산화물 반도체에 있어서, a-like OS의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이 된다. 또한, 예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족하는 산화물 반도체에 있어서, nc-OS의 밀도 및 CAAC-OS의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이 된다.
또한, 같은 조성의 단결정이 존재하지 않는 경우가 있다. 그 경우, 임의의 비율로 조성이 상이한 단결정을 조합하는 것에 의하여, 원하는 조성의 단결정에 상당하는 밀도를 어림잡을 수 있다. 원하는 조성의 단결정에 상당하는 밀도는, 조성이 상이한 단결정을 조합하는 비율에 대하여, 가중 평균을 사용하여 어림잡으면 좋다. 다만, 밀도는, 가능한 한 적은 종류의 단결정을 조합하여 어림잡는 것이 바람직하다.
이상과 같이, 산화물 반도체는, 다양한 구조를 취하고, 각각이 다양한 특성을 가진다. 또한, 산화물 반도체는, 예를 들어, 비정질 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중, 2종류 이상을 가지는 적층막이어도 좋다.
<트랜지스터 1>
도 29의 (A) 및 (B)는, 본 발명의 일 형태에 따른 트랜지스터의 상면도 및 단면도이다. 도 29의 (A)는 상면도이고, 도 29의 (B)는, 도 29의 (A)에 나타낸 일점쇄선 A1-A2, 및 일점쇄선 A3-A4에 대응하는 단면도이다. 또한, 도 29의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하고 있다.
도 29의 (A) 및 (B)에 도시된 트랜지스터는, 기판(400) 위의 도전체(413)와, 기판(400) 위 및 도전체(413) 위의 절연체(402)와, 절연체(402) 위의 반도체(406a)와, 반도체(406a) 위의 반도체(406b)와, 반도체(406b)의 상면 및 측면과 접촉되며, 간격을 두고 배치된 도전체(416a) 및 도전체(416b)와, 반도체(406b) 위, 도전체(416a) 위 및 도전체(416b) 위의 반도체(406c)와, 반도체(406c) 위의 절연체(412)와, 절연체(412) 위의 도전체(404)와, 도전체(404) 위의 절연체(408)를 가진다. 또한, 여기서는, 도전체(413)를 트랜지스터의 일부로 하였지만, 이에 한정되지 않는다. 예를 들어, 도전체(413)가 트랜지스터와는 독립한 구성 요소이어도 좋다.
또한, 도전체(404)는, A3-A4 단면에 있어서, 절연체(412)를 개재하여 반도체(406b)의 상면 및 측면과 마주 보는 영역을 가진다. 또한, 도전체(413)는, 절연체(402)를 개재하여 반도체(406b)의 하면과 마주 보는 영역을 가진다.
또한, 반도체(406b)는, 트랜지스터의 채널 형성 영역으로서의 기능을 가진다. 또한, 도전체(404)는, 트랜지스터의 제 1 게이트 전극(프런트 게이트 전극이라고도 함)으로서의 기능을 가진다. 또한, 도전체(413)는, 트랜지스터의 제 2 게이트 전극(백 게이트 전극이라고도 함)으로서의 기능을 가진다. 또한, 도전체(416a) 및 도전체(416b)는, 트랜지스터의 소스 전극 및 드레인 전극으로서의 기능을 가진다.
도 29의 (B)에 도시된 바와 같이, 도전체(404) 또는/및 도전체(413)의 전계에 의하여, 반도체(406b)를 전기적으로 둘러쌀 수 있다(도전체로부터 발생되는 전계에 의하여, 반도체를 전기적으로 둘러싸는 트랜지스터의 구조를, surrounded channel(s-channel) 구조라고 부름). 그러므로, 반도체(406b) 전체(상면, 하면 및 측면)에 채널이 형성된다. s-channel 구조에서는, 트랜지스터의 소스-드레인 간에 대전류를 흘릴 수 있고, 도통 시의 전류(온 전류)를 높게 할 수 있다.
또한, 트랜지스터가 s-channel 구조를 가지는 경우, 반도체(406b)의 측면에도 채널이 형성된다. 따라서, 반도체(406b)가 두꺼울수록 채널 영역은 커진다. 즉, 반도체(406b)가 두꺼울수록, 트랜지스터의 온 전류를 높게 할 수 있다. 또한, 반도체(406b)가 두꺼울수록, 캐리어의 제어성이 높은 영역의 비율이 증가되기 때문에, 서브스레숄드 스윙값을 작게 할 수 있다. 예를 들어, 20nm 이상, 바람직하게는 40nm 이상, 더 바람직하게는 60nm 이상, 더욱 바람직하게는 100nm 이상의 두께의 영역을 가지는 반도체(406b)로 하면 좋다. 다만, 반도체 장치의 생산성이 저하되는 경우가 있으므로, 예를 들어, 300nm 이하, 바람직하게는 200nm 이하, 더 바람직하게는 150nm 이하의 두께의 영역을 가지는 반도체(406b)로 하면 좋다.
높은 온 전류가 얻어지기 때문에, s-channel 구조는, 미세화된 트랜지스터에 적합한 구조라고 할 수 있다. 트랜지스터를 미세화할 수 있기 때문에, 해당 트랜지스터를 가지는 반도체 장치는, 집적도가 높은, 고밀도화된 반도체 장치로 하는 것이 가능해진다. 예를 들어, 트랜지스터는, 채널 길이가 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하인 영역을 가지고, 또한 트랜지스터는, 채널 폭이 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하인 영역을 가진다.
기판(400)으로서는, 예를 들어, 절연체 기판, 반도체 기판 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서는, 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한, 반도체 기판으로서는, 예를 들어, 실리콘, 저마늄 등의 단체 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨을 재료로 한 화합물 반도체 기판 등이 있다. 그 외에는, 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는, 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 그 외에는, 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는, 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는, 용량 소자, 저항 소자, 스위치 소자, 발광 소자, 기억 소자 등이 있다.
또한, 기판(400)으로서, 가요성 기판을 사용하여도 좋다. 또한, 가요성 기판 위에 장치를 제공하는 방법으로서는, 비가요성의 기판 위에 장치를 제작한 후, 장치를 박리하여, 가요성 기판인 기판(400)으로 전치하는 방법도 있다. 그 경우에는, 비가요성 기판과 장치 사이에 박리층을 제공하면 좋다. 또한, 기판(400)으로서, 섬유를 짠 시트, 필름 또는 박 등을 사용하여도 좋다. 또한, 기판(400)이 신축성을 가져도 좋다. 또한, 기판(400)은, 구부리거나 당기는 것을 멈췄을 때에, 원래의 형상으로 되돌아가는 성질을 가져도 좋다. 또는, 원래의 형상으로 되돌아가지 않는 성질을 가져도 좋다. 기판(400)의 두께는, 예를 들어, 5μm 이상 700μm 이하, 바람직하게는 10μm 이상 500μm 이하, 더 바람직하게는 15μm 이상 300μm 이하로 한다. 기판(400)을 얇게 하면, 반도체 장치를 경량화할 수 있다. 또한, 기판(400)을 얇게 함으로써, 유리 등을 사용한 경우에도 신축성을 가지는 경우나, 구부리거나 당기는 것을 멈췄을 때에, 원래의 형상으로 되돌아가는 성질을 가지는 경우가 있다. 그러므로, 낙하 등으로 인하여 기판(400) 위의 반도체 장치에 가해지는 충격 등을 완화시킬 수 있다. 즉, 튼튼한 반도체 장치를 제공할 수 있다.
가요성 기판인 기판(400)으로서는, 예를 들어, 금속, 합금, 수지 또는 유리, 또는 이들의 섬유 등을 사용할 수 있다. 가요성 기판인 기판(400)은, 선팽창률이 낮을수록 환경에 기인한 변형이 억제되므로 바람직하다. 가요성 기판인 기판(400)으로서는, 예를 들어, 선팽창률이 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재질을 사용하면 좋다. 수지로서는, 예를 들어, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 아크릴 등이 있다. 특히, 아라미드는, 선팽창률이 낮기 때문에, 가요성 기판인 기판(400)으로서 적합하다.
도전체(413)로서는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼 및 텅스텐을 1종류 이상 포함하는 도전체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 합금이나 화합물이어도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석 및 산소를 포함하는 화합물, 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다.
절연체(402)로서는, 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄 또는 탄탈럼을 포함하는 절연체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 절연체(402)로서는, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈럼을 사용하면 좋다.
반도체(406b)가 산화물 반도체인 경우, 절연체(402)는 과잉 산소를 가지는 절연체인 것이 바람직하다.
도전체(416a) 및 도전체(416b)로서는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼 및 텅스텐을 1종류 이상 포함하는 도전체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 합금이나 화합물이어도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석 및 산소를 포함하는 화합물, 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다.
절연체(412)로서는, 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄 또는 탄탈럼을 포함하는 절연체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 절연체(402)로서는, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈럼을 사용하면 좋다.
반도체(406b)가 산화물 반도체인 경우, 절연체(412)는 과잉 산소를 가지는 절연체인 것이 바람직하다.
도전체(404)로서는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼 및 텅스텐을 1종류 이상 포함하는 도전체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 합금이나 화합물이어도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석 및 산소를 포함하는 화합물, 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다.
절연체(408)는, 예를 들어, 수소 투과성이 낮은(수소를 배리어하는 성질의) 절연체이다.
수소는, 원자 반경 등이 작기 때문에 절연체 내를 확산하기 쉽다(확산 계수가 큼). 예를 들어, 밀도가 낮은 절연체는, 수소 투과성이 높게 된다. 바꿔 말하면, 밀도가 높은 절연체는 수소 투과성이 낮게 된다. 밀도가 낮은 절연체는, 절연체 전체의 밀도가 낮을 필요는 없고, 부분적으로 밀도가 낮은 경우도 포함한다. 이는, 밀도가 낮은 영역이 수소의 경로가 되기 때문이다. 수소를 투과시킬 수 있는 밀도는 일의적으로 정해지지 않지만, 대표적으로는 2.6g/cm3 미만 등을 들 수 있다. 밀도가 낮은 절연체로서는, 예를 들어, 산화 실리콘 및 산화 질화 실리콘 등의 무기 절연체, 그리고 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트 및 아크릴 등의 유기 절연체 등이 있다. 밀도가 높은 절연체로서는, 예를 들어, 산화 마그네슘, 산화 알루미늄, 산화 저마늄, 산화 갈륨, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄 및 산화 탄탈럼 등이 있다. 또한, 밀도가 낮은 절연체 및 밀도가 높은 절연체는, 상술한 절연체에 한정되지 않는다. 예를 들어, 이들 절연체에, 붕소, 질소, 플루오린, 네온, 인, 염소 또는 아르곤 중에서 선택된 1종류 이상의 원소가 포함되어 있어도 좋다.
또한, 결정립계를 가지는 절연체는, 수소 투과성이 높은 경우가 있다. 바꿔 말하면, 결정립계를 가지지 않는(또는 결정립계가 적은) 절연체는 수소를 투과시키기 어렵다. 예를 들어, 비다결정 절연체(비정질 절연체 등)는, 다결정 절연체에 비하여 수소 투과성이 낮게 된다.
또한, 수소와의 결합 에너지가 높은 절연체는, 수소 투과성이 낮은 경우가 있다. 예를 들어, 수소와 결합하여 수소 화합물을 만드는 절연체가, 장치의 제작 공정 또는 장치의 동작에서의 온도에서 수소를 이탈시키지 않을 정도의 결합 에너지를 가진다면, 수소 투과성이 낮은 절연체라고 할 수 있다. 예를 들어, 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소 화합물을 만드는 절연체는, 수소 투과성이 낮은 경우가 있다. 또한, 예를 들어, 수소의 이탈 온도가, 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하인 수소 화합물을 만드는 절연체는, 수소 투과성이 낮은 경우가 있다. 한편, 수소의 이탈 온도가, 20℃ 이상 400℃ 이하, 20℃ 이상 300℃ 이하, 또는 20℃ 이상 200℃ 이하인 수소 화합물을 만드는 절연체는, 수소 투과성이 높은 경우가 있다. 또한, 용이하게 이탈되는 수소, 및 유리(遊離)한 수소를 과잉 수소라고 부르는 경우가 있다.
또한, 절연체(408)는, 예를 들어, 산소 투과성이 낮은(산소를 배리어하는 성질의) 절연체이다.
또한, 절연체(408)는, 예를 들어, 물의 투과성이 낮은(물을 배리어하는 성질의) 절연체이다.
또한, 도전체(413)를 형성하지 않아도 된다(도 30의 (A) 참조). 또한, 절연체(412) 및 반도체(406c)가 도전체(404)보다 돌출된 형상으로 하여도 좋다(도 30의 (B) 참조). 또한, 절연체(412) 및 반도체(406c)가 도전체(404)보다 돌출되지 않은 형상으로 하여도 좋다(도 30의 (C) 참조). 또한, A1-A2 단면에서의 도전체(413)의 폭이, 반도체(406b)보다 커도 좋다(도 31의 (A) 참조). 또한, 도전체(413)와 도전체(404)가 개구부를 통하여 접촉되어 있어도 좋다(도 31의 (B) 참조). 또한, 도전체(404)를 제공하지 않아도 된다(도 31의 (C) 참조).
<반도체>
이하에서는, 반도체(406a), 반도체(406b) 및 반도체(406c)에 대하여 설명한다.
반도체(406b)의 상하에 반도체(406a) 및 반도체(406c)를 배치함으로써, 트랜지스터의 전기 특성을 향상시킬 수 있는 경우가 있다.
반도체(406b)는, 예를 들어, 인듐을 포함하는 산화물 반도체이다. 반도체(406b)는, 예를 들어, 인듐을 포함하면, 캐리어 이동도(전자 이동도)가 높아진다. 또한, 반도체(406b)는, 원소 M을 포함하면 바람직하다. 원소 M은, 바람직하게는, 알루미늄, 갈륨, 이트륨 또는 주석 등으로 한다. 그 외의 원소 M에 적용 가능한 원소로서는, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐 등이 있다. 다만, 원소 M으로서, 상술한 원소를 복수 조합하여도 되는 경우가 있다. 원소 M은, 예를 들어, 산소와의 결합 에너지가 높은 원소이다. 예를 들어, 산소와의 결합 에너지가 인듐보다 높은 원소이다. 또는, 원소 M은, 예를 들어, 산화물 반도체의 에너지 갭을 크게 하는 기능을 가지는 원소이다. 또한, 반도체(406b)는, 아연을 포함하면 바람직하다. 산화물 반도체는, 아연을 포함하면 결정화되기 쉬워지는 경우가 있다.
다만, 반도체(406b)는, 인듐을 포함하는 산화물 반도체에 한정되지 않는다. 반도체(406b)는, 예를 들어, 아연 주석 산화물, 갈륨 주석 산화물 등, 인듐을 포함하지 않고, 아연을 포함하는 산화물 반도체, 갈륨을 포함하는 산화물 반도체, 주석을 포함하는 산화물 반도체 등이어도 좋다.
반도체(406b)는, 예를 들어, 에너지 갭이 큰 산화물을 사용한다. 반도체(406b)의 에너지 갭은, 예를 들어, 2.5eV 이상 4.2eV 이하, 바람직하게는 2.8eV 이상 3.8eV 이하, 더 바람직하게는 3eV 이상 3.5eV 이하로 한다.
예를 들어, 반도체(406a) 및 반도체(406c)는, 반도체(406b)를 구성하는 산소 이외의 원소 1종류 이상, 또는 2종류 이상으로 구성되는 산화물 반도체이다. 반도체(406b)를 구성하는 산소 이외의 원소 1종류 이상, 또는 2종류 이상으로 반도체(406a) 및 반도체(406c)가 구성되기 때문에, 반도체(406a)와 반도체(406b)의 계면, 및 반도체(406b)와 반도체(406c)의 계면에 있어서, 결함 준위가 형성되기 어렵다.
반도체(406a), 반도체(406b) 및 반도체(406c)는, 적어도 인듐을 포함하면 바람직하다. 또한, 반도체(406a)가 In-M-Zn 산화물일 때, In 및 M의 합을 100atomic%로 하였을 때, 바람직하게는 In이 50atomic% 미만, M이 50atomic%보다 높고, 더 바람직하게는 In이 25atomic% 미만, M이 75atomic%보다 높은 것으로 한다. 또한, 반도체(406b)가 In-M-Zn 산화물일 때, In 및 M의 합을 100atomic%로 하였을 때, 바람직하게는 In이 25atomic%보다 높고, M이 75atomic% 미만, 더 바람직하게는 In이 34atomic%보다 높고, M이 66atomic% 미만인 것으로 한다. 또한, 반도체(406c)가 In-M-Zn 산화물일 때, In 및 M의 합을 100atomic%로 하였을 때, 바람직하게는 In이 50atomic% 미만, M이 50atomic%보다 높고, 더 바람직하게는 In이 25atomic% 미만, M이 75atomic%보다 높은 것으로 한다. 또한, 반도체(406c)는, 반도체(406a)와 같은 종류의 산화물을 사용하여도 좋다. 다만, 반도체(406a) 또는/및 반도체(406c)가 인듐을 포함하지 않아도 되는 경우가 있다. 예를 들어, 반도체(406a) 또는/및 반도체(406c)가 산화 갈륨이어도 좋다. 또한, 반도체(406a), 반도체(406b) 및 반도체(406c)에 포함되는 각 원소의 원자 수가, 간단한 정수비가 되지 않아도 된다.
반도체(406b)는, 반도체(406a) 및 반도체(406c)보다 전자 친화력이 큰 산화물을 사용한다. 예를 들어, 반도체(406b)로서, 반도체(406a) 및 반도체(406c)보다 전자 친화력이 0.07eV 이상 1.3eV 이하, 바람직하게는 0.1eV 이상 0.7eV 이하, 더 바람직하게는 0.15eV 이상 0.4eV 이하 큰 산화물을 사용한다. 또한, 전자 친화력은, 진공 준위와 전도대 하단의 에너지의 차이다.
또한, 인듐 갈륨 산화물은, 작은 전자 친화력과, 높은 산소 블록성을 가진다. 그러므로, 반도체(406c)가 인듐 갈륨 산화물을 포함하면 바람직하다. 갈륨 원자 비율[Ga/(In+Ga)]은, 예를 들어, 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상으로 한다.
이때, 게이트 전압을 인가하면, 반도체(406a), 반도체(406b), 반도체(406c) 중 전자 친화력이 큰 반도체(406b)에 채널이 형성된다.
여기서, 반도체(406a)와 반도체(406b) 사이에는, 반도체(406a)와 반도체(406b)의 혼합 영역을 가지는 경우가 있다. 또한, 반도체(406b)와 반도체(406c) 사이에는, 반도체(406b)와 반도체(406c)의 혼합 영역을 가지는 경우가 있다. 혼합 영역은, 결함 준위 밀도가 낮게 된다. 그러므로, 반도체(406a), 반도체(406b) 및 반도체(406c)의 적층체는, 각각의 계면 근방에 있어서, 에너지가 연속적으로 변화하는(연속 접합이라고도 함) 밴드도가 된다(도 32 참조). 또한, 반도체(406a), 반도체(406b) 및 반도체(406c)는, 각각의 계면을 명확하게 판별할 수 없는 경우가 있다.
이때, 전자는, 반도체(406a) 내 및 반도체(406c) 내에서가 아니라, 반도체(406b) 내에서 주로 이동한다. 상술한 바와 같이, 반도체(406a)와 반도체(406b)의 계면에서의 결함 준위 밀도, 및 반도체(406b)와 반도체(406c)의 계면에서의 결함 준위 밀도를 낮게 함으로써, 반도체(406b) 내에서 전자의 이동이 저해되는 일이 적고, 트랜지스터의 온 전류를 높게 할 수 있다.
트랜지스터의 온 전류는, 전자의 이동을 저해하는 요인을 저감할수록, 높일 수 있다. 예를 들어, 전자의 이동을 저해하는 요인이 없는 경우, 효율적으로 전자가 이동한다고 추정된다. 전자의 이동은, 예를 들어, 채널 형성 영역의 물리적인 요철이 큰 경우에도 저해된다.
트랜지스터의 온 전류를 높게 하기 위해서는, 예를 들어, 반도체(406b)의 상면 또는 하면(피형성면, 여기서는 반도체(406a))의, 1μm×1μm의 범위에서의 이승 평균 평방근(RMS: Root Mean Square) 거칠기를 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만으로 하면 좋다. 또한, 1μm×1μm의 범위에서의 평균 면 거칠기(Ra라고도 함)가 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만으로 하면 좋다. 또한, 1μm×1μm의 범위에서의 최대 고저차(P-V라고도 함)가 10nm 미만, 바람직하게는 9nm 미만, 더 바람직하게는 8nm 미만, 더욱 바람직하게는 7nm 미만으로 하면 좋다. RMS 거칠기, Ra 및 P-V는, 에스아이아이 나노테크놀로지 주식회사 제조의 주사형 프로브 현미경 시스템 SPA-500 등을 사용하여 측정할 수 있다.
또한, 트랜지스터의 온 전류를 높게 하기 위해서는, 반도체(406c)의 두께는 작을수록 바람직하다. 예를 들어, 10nm 미만, 바람직하게는 5nm 이하, 더 바람직하게는 3nm 이하의 영역을 가지는 반도체(406c)로 하면 좋다. 한편, 반도체(406c)는, 채널이 형성되는 반도체(406b)에, 인접한 절연체를 구성하는 산소 이외의 원소(수소, 실리콘 등)가 들어가지 않도록 블록하는 기능을 가진다. 그러므로, 반도체(406c)는, 어느 정도의 두께를 가지는 것이 바람직하다. 예를 들어, 0.3nm 이상, 바람직하게는 1nm 이상, 더 바람직하게는 2nm 이상의 두께의 영역을 가지는 반도체(406c)로 하면 좋다. 또한, 반도체(406c)는, 절연체(402) 등으로부터 방출되는 산소의 외방 확산을 억제하기 위하여, 산소를 블록하는 성질을 가지면 바람직하다.
또한, 신뢰성을 높게 하기 위해서는, 반도체(406a)는 두껍고, 반도체(406c)는 얇은 것이 바람직하다. 예를 들어, 10nm 이상, 바람직하게는 20nm 이상, 더 바람직하게는 40nm 이상, 더욱 바람직하게는 60nm 이상의 두께의 영역을 가지는 반도체(406a)로 하면 좋다. 반도체(406a)의 두께를, 두껍게 함으로써, 인접한 절연체와 반도체(406a)의 계면에서 채널이 형성되는 반도체(406b)까지의 거리를 떨어지게 할 수 있다. 다만, 반도체 장치의 생산성이 저하되는 경우가 있으므로, 예를 들어, 200nm 이하, 바람직하게는 120nm 이하, 더 바람직하게는 80nm 이하의 두께의 영역을 가지는 반도체(406a)로 하면 좋다.
예를 들어, 반도체(406b)와 반도체(406a) 사이에, 예를 들어, 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 있어서, 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하의 실리콘 농도가 되는 영역을 가진다. 또한, 반도체(406b)와 반도체(406c) 사이에, SIMS에 있어서, 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하의 실리콘 농도가 되는 영역을 가진다.
또한, 반도체(406b)는, SIMS에 있어서, 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하의 수소 농도가 되는 영역을 가진다. 또한, 반도체(406b)의 수소 농도를 저감하기 위하여, 반도체(406a) 및 반도체(406c)의 수소 농도를 저감하면 바람직하다. 반도체(406a) 및 반도체(406c)는, SIMS에 있어서, 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하의 수소 농도가 되는 영역을 가진다. 또한, 반도체(406b)는, SIMS에 있어서, 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하의 질소 농도가 되는 영역을 가진다. 또한, 반도체(406b)의 질소 농도를 저감하기 위하여, 반도체(406a) 및 반도체(406c)의 질소 농도를 저감하면 바람직하다. 반도체(406a) 및 반도체(406c)는, SIMS에 있어서, 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하의 질소 농도가 되는 영역을 가진다.
상술한 3층 구조는 일례이다. 예를 들어, 반도체(406a) 또는 반도체(406c)가 없는 2층 구조로 하여도 좋다. 또는, 반도체(406a) 위 또는 아래, 또는 반도체(406c) 위 또는 아래에, 반도체(406a), 반도체(406b) 및 반도체(406c)로서 예시한 반도체 중 어느 하나를 가지는 4층 구조로 하여도 좋다. 또는, 반도체(406a) 위, 반도체(406a) 아래, 반도체(406c) 위, 반도체(406c) 아래 중 어느 2개소 이상에, 반도체(406a), 반도체(406b) 및 반도체(406c)로서 예시한 반도체 중 어느 하나 이상을 가지는 n층 구조(n은 5 이상의 정수)로 하여도 좋다.
<트랜지스터 2>
도 33의 (A) 및 (B)는, 본 발명의 일 형태에 따른 트랜지스터의 상면도 및 단면도이다. 도 33의 (A)는 상면도이고, 도 33의 (B)는, 도 33의 (A)에 나타낸 일점쇄선 F1-F2, 및 일점쇄선 F3-F4에 대응하는 단면도이다. 또한, 도 33의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하고 있다.
도 33의 (A) 및 (B)에 도시된 트랜지스터는, 기판(500) 위의 도전체(513)와, 절연체(502) 위에 있으며, 도전체(513)와 상면의 높이가 일치한 절연체(503)와, 도전체(513) 위 및 절연체(503) 위의 절연체(502)와, 절연체(502) 위의 반도체(506a)와, 반도체(506a) 위의 반도체(506b)와, 반도체(506b)의 상면과 접촉되며, 간격을 두고 배치된 도전체(516a) 및 도전체(516b)와, 절연체(502) 위, 반도체(506b) 위, 도전체(516a) 위 및 도전체(516b) 위의 반도체(506c)와, 반도체(506c) 위의 절연체(512)와, 절연체(512) 위의 도전체(504)와, 도전체(504) 위의 절연체(508)를 가진다. 또한, 여기서는, 도전체(513)를 트랜지스터의 일부로 하였지만, 이에 한정되지 않는다. 예를 들어, 도전체(513)가 트랜지스터와는 독립한 구성 요소이어도 좋다.
기판(500)에 대해서는, 기판(400)에 관한 기재를 참조한다. 도전체(513)에 대해서는, 도전체(413)에 관한 기재를 참조한다. 절연체(502)에 대해서는, 절연체(402)에 관한 기재를 참조한다. 반도체(506a)에 대해서는, 반도체(406a)에 관한 기재를 참조한다. 반도체(506b)에 대해서는, 반도체(406b)에 관한 기재를 참조한다. 도전체(516a)에 대해서는, 도전체(416a)에 관한 기재를 참조한다. 도전체(516b)에 대해서는, 도전체(416b)에 관한 기재를 참조한다. 반도체(506c)에 대해서는, 반도체(406c)에 관한 기재를 참조한다. 절연체(512)에 대해서는, 절연체(412)에 관한 기재를 참조한다. 도전체(504)에 대해서는, 도전체(404)에 관한 기재를 참조한다. 절연체(508)에 대해서는, 절연체(408)에 관한 기재를 참조한다.
절연체(503)로서는, 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄 또는 탄탈럼을 포함하는 절연체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 절연체(503)로서는, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈럼을 사용하면 좋다.
도 33의 (B)에 도시된 바와 같이, 트랜지스터는 s-channel 구조를 가진다. 또한, 도전체(504) 및 도전체(513)로부터의 전계가, 반도체(506b)의 측면에 있어서 도전체(516a) 및 도전체(516b) 등에 의하여 저해되기 어려운 구조이다.
또한, 도전체(513)를 형성하지 않아도 된다(도 34의 (A) 참조). 또한, 절연체(512), 반도체(506c)가 도전체(504)보다 돌출된 형상으로 하여도 좋다(도 34의 (B) 참조). 또한, 절연체(512), 반도체(506c)가 도전체(504)보다 돌출되지 않은 형상으로 하여도 좋다(도 34의 (C) 참조). 또한, F1-F2 단면에서의 도전체(513)의 폭이, 반도체(506b)보다 커도 좋다(도 35의 (A) 참조). 또한, 도전체(513)와 도전체(504)가 개구부를 통하여 접촉되어 있어도 좋다(도 35의 (B) 참조). 또한, 도전체(504)를 제공하지 않아도 된다(도 35의 (C) 참조).
<회로>
이하에서는, 본 발명의 일 형태에 따른 반도체 장치의 회로의 일례에 대하여 설명한다.
<CMOS 인버터>
도 36의 (A)에 나타낸 회로도는, p채널형의 트랜지스터(2200)와 n채널형의 트랜지스터(2100)를 직렬로 접속하고, 또한 각각의 게이트를 접속한, 소위 CMOS 인버터의 구성을 도시하고 있다.
<반도체 장치의 구조 1>
도 37은, 도 36의 (A)에 대응하는 반도체 장치의 단면도이다. 도 37에 도시된 반도체 장치는, 트랜지스터(2200)와, 트랜지스터(2100)를 가진다. 또한, 트랜지스터(2100)는, 트랜지스터(2200) 상방에 배치한다. 또한, 트랜지스터(2100)로서, 도 33에 도시된 트랜지스터를 사용한 예를 도시하였지만, 본 발명의 일 형태에 따른 반도체 장치는, 이에 한정되는 것은 아니다. 예를 들어, 도 29, 도 30, 도 31, 도 34 또는 도 35 등에 도시된 트랜지스터 등을, 트랜지스터(2100)로서 사용하여도 좋다. 따라서, 트랜지스터(2100)에 대해서는, 적절히 상술한 트랜지스터에 관한 기재를 참작한다. 또한, 도 37의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
도 37에 도시된 트랜지스터(2200)는, 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(2200)는, 반도체 기판(450) 내의 영역(472a)과, 반도체 기판(450) 내의 영역(472b)과, 절연체(462)와, 도전체(454)를 가진다.
트랜지스터(2200)에 있어서, 영역(472a) 및 영역(472b)은, 소스 영역 및 드레인 영역으로서의 기능을 가진다. 또한, 절연체(462)는, 게이트 절연체로서의 기능을 가진다. 또한, 도전체(454)는, 게이트 전극으로서의 기능을 가진다. 따라서, 도전체(454)에 인가하는 전위에 의하여, 채널 형성 영역의 저항을 제어할 수 있다. 즉, 도전체(454)에 인가하는 전위에 의하여, 영역(472a)과 영역(472b) 사이의 도통·비도통을 제어할 수 있다.
반도체 기판(450)으로서는, 예를 들어, 실리콘, 저마늄 등의 단체 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨을 재료로 한 화합물 반도체 기판 등을 사용하면 좋다. 바람직하게는, 반도체 기판(450)으로서 단결정 실리콘 기판을 사용한다.
반도체 기판(450)은, n형의 도전형을 부여하는 불순물을 가지는 반도체 기판을 사용한다. 다만, 반도체 기판(450)으로서, p형의 도전형을 부여하는 불순물을 가지는 반도체 기판을 사용하여도 좋다. 그 경우, 트랜지스터(2200)가 되는 영역에는, n형의 도전형을 부여하는 불순물을 가지는 웰을 배치하면 좋다. 또는, 반도체 기판(450)이 i형이어도 좋다.
반도체 기판(450)의 상면은, (110)면을 가지는 것이 바람직하다. 이로써, 트랜지스터(2200)의 온 특성을 향상시킬 수 있다.
영역(472a) 및 영역(472b)은, p형의 도전형을 부여하는 불순물을 가지는 영역이다. 이와 같이, 트랜지스터(2200)는 p채널형 트랜지스터를 구성한다.
또한, 트랜지스터(2200)는, 영역(460) 등에 의하여, 인접한 트랜지스터와 분리된다. 영역(460)은, 절연성을 가지는 영역이다.
도 37에 도시된 반도체 장치는, 절연체(464)와, 절연체(466)와, 절연체(468)와, 절연체(422)와, 도전체(480a)와, 도전체(480b)와, 도전체(480c)와, 도전체(478a)와, 도전체(478b)와, 도전체(478c)와, 도전체(476a)와, 도전체(476b)와, 도전체(474a)와, 도전체(474b)와, 도전체(474c)와, 도전체(496a)와, 도전체(496b)와, 도전체(496c)와, 도전체(496d)와, 도전체(498a)와, 도전체(498b)와, 도전체(498c)와, 절연체(490)와, 절연체(502)와, 절연체(492)와, 절연체(428)와, 절연체(409)와, 절연체(494)를 가진다.
여기서, 절연체(422), 절연체(428) 및 절연체(409)는, 배리어성을 가지는 절연체이다. 즉, 도 37에 도시된 반도체 장치는, 트랜지스터(2100)가 배리어성을 가지는 절연체로 둘러싸인 구조를 가진다. 다만, 절연체(422), 절연체(428) 및 절연체(409) 중 어느 하나 이상을 가지지 않아도 된다.
절연체(464)는, 트랜지스터(2200) 위에 배치한다. 또한, 절연체(466)는, 절연체(464) 위에 배치한다. 또한, 절연체(468)는, 절연체(466) 위에 배치한다. 또한, 절연체(490)는, 절연체(468) 위에 배치한다. 또한, 트랜지스터(2100)는, 절연체(490) 위에 배치한다. 또한, 절연체(492)는, 트랜지스터(2100) 위에 배치한다. 또한, 절연체(494)는, 절연체(492) 위에 배치한다.
절연체(464)는, 영역(472a)에 도달하는 개구부와, 영역(472b)에 도달하는 개구부와, 도전체(454)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(480a), 도전체(480b) 또는 도전체(480c)가 매립되어 있다.
또한, 절연체(466)는, 도전체(480a)에 도달하는 개구부와, 도전체(480b)에 도달하는 개구부와, 도전체(480c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(478a), 도전체(478b) 또는 도전체(478c)가 매립되어 있다.
또한, 절연체(468) 및 절연체(422)는, 도전체(478b)에 도달하는 개구부와, 도전체(478c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(476a) 또는 도전체(476b)가 매립되어 있다.
또한, 절연체(490)는, 트랜지스터(2100)의 채널 형성 영역과 중첩되는 개구부와, 도전체(476a)에 도달하는 개구부와, 도전체(476b)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(474a), 도전체(474b) 또는 도전체(474c)가 매립되어 있다.
도전체(474a)는, 트랜지스터(2100)의 게이트 전극으로서의 기능을 가져도 좋다. 또는, 예를 들어, 도전체(474a)에 일정한 전위를 인가함으로써, 트랜지스터(2100)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 또는, 예를 들어, 도전체(474a)와 트랜지스터(2100)의 게이트 전극으로서의 기능을 가지는 도전체(404)를 전기적으로 접속하여도 좋다. 이로써, 트랜지스터(2100)의 온 전류를 크게 할 수 있다. 또한, 펀치스루 현상을 억제할 수 있으므로, 트랜지스터(2100)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
또한, 절연체(409) 및 절연체(492)는, 트랜지스터(2100)의 소스 전극 또는 드레인 전극의 한쪽인 도전체(516b)를 통과하여, 도전체(474b)에 도달하는 개구부와, 트랜지스터(2100)의 소스 전극 또는 드레인 전극의 다른 쪽인 도전체(516a)에 도달하는 개구부와, 트랜지스터(2100)의 게이트 전극인 도전체(504)에 도달하는 개구부와, 도전체(474c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(496a), 도전체(496b), 도전체(496c) 또는 도전체(496d)가 매립되어 있다. 다만, 각각의 개구부는, 트랜지스터(2100) 등의 구성 요소 중 어느 것을 더 통과하는 경우가 있다.
또한, 절연체(494)는, 도전체(496a)에 도달하는 개구부와, 도전체(496b) 및 도전체(496d)에 도달하는 개구부와, 도전체(496c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(498a), 도전체(498b) 또는 도전체(498c)가 매립되어 있다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492) 및 절연체(494)로서는, 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄 또는 탄탈럼을 포함하는 절연체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 절연체(401)로서는, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄 또는 산화 탄탈럼을 사용하면 좋다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492) 또는 절연체(494) 중 하나 이상은, 배리어성을 가지는 절연체를 가지면 바람직하다.
수소 등의 불순물 및 산소를 블록하는 기능을 가지는 절연체로서는, 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄 또는 탄탈럼을 포함하는 절연체를, 단층으로, 또는 적층으로 사용하면 좋다.
도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b) 및 도전체(498c)로서는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼 및 텅스텐을 1종류 이상 포함하는 도전체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 합금이나 화합물이어도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석 및 산소를 포함하는 화합물, 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다. 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b) 및 도전체(498c) 중 하나 이상은, 배리어성을 가지는 도전체를 가지면 바람직하다.
또한, 도 38에 도시된 반도체 장치는, 도 37에 도시된 반도체 장치의 트랜지스터(2200)의 구조가 다를 뿐이다. 따라서, 도 38에 도시된 반도체 장치에 대해서는, 도 37에 도시된 반도체 장치에 관한 기재를 참작한다. 구체적으로는, 도 38에 도시된 반도체 장치는, 트랜지스터(2200)가 Fin형인 경우를 나타내고 있다. 트랜지스터(2200)를 Fin형으로 함으로써, 실효상의 채널 폭이 증대되는 것에 의하여 트랜지스터(2200)의 온 특성을 향상시킬 수 있다. 또한, 게이트 전극의 전계의 기여를 높게 할 수 있기 때문에, 트랜지스터(2200)의 오프 특성을 향상시킬 수 있다. 또한, 도 38의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
또한, 도 39에 도시된 반도체 장치는, 도 37에 도시된 반도체 장치의 트랜지스터(2200)의 구조가 다를 뿐이다. 따라서, 도 39에 도시된 반도체 장치에 대해서는, 도 37에 도시된 반도체 장치에 관한 기재를 참작한다. 구체적으로는, 도 39에 도시된 반도체 장치는, 트랜지스터(2200)가 SOI 기판에 제공되어 있는 경우를 나타내고 있다. 도 39에는, 절연체(452)에 의하여 영역(456)이 반도체 기판(450)과 분리되어 있는 구조를 나타내고 있다. SOI 기판을 사용함으로써, 펀치스루 현상 등을 억제할 수 있기 때문에 트랜지스터(2200)의 오프 특성을 향상시킬 수 있다. 또한, 절연체(452)는, 반도체 기판(450)의 일부를 절연체화시킴으로써 형성할 수 있다. 예를 들어, 절연체(452)로서는, 산화 실리콘을 사용할 수 있다. 또한, 도 39의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
도 37 내지 도 39에 도시된 반도체 장치는, 반도체 기판을 사용하여 p채널형 트랜지스터를 제작하고, 그 상방에 n채널형 트랜지스터를 제작하기 때문에, 소자의 점유 면적을 축소할 수 있다. 즉, 반도체 장치의 집적도를 높게 할 수 있다. 또한, n채널형 트랜지스터와, p채널형 트랜지스터를 동일한 반도체 기판을 사용하여 제작한 경우에 비하여, 공정을 간략화할 수 있기 때문에, 반도체 장치의 생산성을 높게 할 수 있다. 또한, 반도체 장치의 수율을 높게 할 수 있다. 또한, p채널형 트랜지스터는, LDD(Lightly Doped Drain) 영역, 얕은 트렌치 구조, 변형 설계 등 복잡한 공정을 생략할 수 있는 경우가 있다. 그러므로, n채널형 트랜지스터를, 반도체 기판을 사용하여 제작하는 경우에 비하여, 생산성 및 수율을 높게 할 수 있는 경우가 있다.
<CMOS 아날로그 스위치>
또한, 도 36의 (B)에 나타낸 회로도는, 트랜지스터(2100)와 트랜지스터(2200) 각각의 소스와 드레인을 접속한 구성을 도시하고 있다. 이러한 구성으로 함으로써, 소위 CMOS 아날로그 스위치로서 기능시킬 수 있다.
<기억 장치 1>
본 발명의 일 형태에 따른 트랜지스터를 사용한, 전력이 공급되지 않는 상황에서도 기억 내용의 유지가 가능하고, 또한 기록 횟수에도 제한이 없는 반도체 장치(기억 장치)의 일례를 도 40에 도시하였다.
도 40의 (A)에 도시된 반도체 장치는, 제 1 반도체를 사용한 트랜지스터(3200)와 제 2 반도체를 사용한 트랜지스터(3300), 및 용량 소자(3400)를 가진다. 또한, 트랜지스터(3300)로서는, 상술한 트랜지스터를 사용할 수 있다.
트랜지스터(3300)는, 오프 전류가 작은 트랜지스터가 바람직하다. 트랜지스터(3300)는, 예를 들어, 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다. 트랜지스터(3300)의 오프 전류가 작은 것에 의하여, 반도체 장치의 특정의 노드에 장기간에 걸쳐 기억 내용을 유지하는 것이 가능하다. 즉, 리프레시 동작을 필요로 하지 않는 것, 또는 리프레시 동작의 빈도를 매우 적게 하는 것이 가능해지기 때문에, 소비전력이 낮은 반도체 장치가 된다.
도 40의 (A)에 있어서, 제 1 배선(3001)은 트랜지스터(3200)의 소스와 전기적으로 접속되고, 제 2 배선(3002)은 트랜지스터(3200)의 드레인과 전기적으로 접속된다. 또한, 제 3 배선(3003)은 트랜지스터(3300)의 소스, 드레인 중 한쪽과 전기적으로 접속되고, 제 4 배선(3004)은 트랜지스터(3300)의 게이트와 전기적으로 접속되어 있다. 그리고, 트랜지스터(3200)의 게이트, 및 트랜지스터(3300)의 소스, 드레인 중 다른 쪽은, 용량 소자(3400)의 전극의 한쪽과 전기적으로 접속되고, 제 5 배선(3005)은 용량 소자(3400)의 전극의 다른 쪽과 전기적으로 접속되어 있다.
도 40의 (A)에 도시된 반도체 장치는, 트랜지스터(3200)의 게이트의 전위를 유지할 수 있다는 특성을 가짐으로써, 이하에 기재된 바와 같이, 정보의 기록, 유지, 판독이 가능하다.
정보의 기록 및 유지에 대하여 설명한다. 먼저, 제 4 배선(3004)의 전위를, 트랜지스터(3300)가 도통 상태가 되는 전위로 하여, 트랜지스터(3300)를 도통 상태로 한다. 이에 의하여, 제 3 배선(3003)의 전위가, 트랜지스터(3200)의 게이트, 및 용량 소자(3400)의 전극의 한쪽과 전기적으로 접속하는 노드(FG)에 공급된다. 즉, 트랜지스터(3200)의 게이트에는, 소정의 전하가 공급된다(기록). 여기서는, 상이한 2개의 전위 레벨을 공급하는 전하(이하 Low 레벨 전하, High 레벨 전하라고 함) 중 어느 한쪽이 공급되는 것으로 한다. 그 후, 제 4 배선(3004)의 전위를, 트랜지스터(3300)가 비도통 상태가 되는 전위로 하여, 트랜지스터(3300)를 비도통 상태로 하는 것에 의하여, 노드(FG)에 전하가 유지된다(유지).
트랜지스터(3300)의 오프 전류가 작기 때문에, 노드(FG)의 전하는 장기간에 걸쳐 유지된다.
다음으로 정보의 판독에 대하여 설명한다. 제 1 배선(3001)에 소정의 전위(정전위)를 공급한 상태에서, 제 5 배선(3005)에 적절한 전위(판독 전위)를 공급하면, 제 2 배선(3002)은, 노드(FG)에 유지된 전하량에 따른 전위를 취한다. 이는, 트랜지스터(3200)를 n채널형으로 하면, 트랜지스터(3200)의 게이트에 High 레벨 전하가 공급되고 있는 경우의 외견상 문턱 전압 Vth _H는, 트랜지스터(3200)의 게이트에 Low 레벨 전하가 공급되고 있는 경우의 외견상 문턱 전압 Vth_L보다 낮게 되기 때문이다. 여기서, 외견상 문턱 전압이란, 트랜지스터(3200)를 "도통 상태"로 하기 위하여 필요한 제 5 배선(3005)의 전위를 말하는 것으로 한다. 따라서, 제 5 배선(3005)의 전위를 Vth _H와 Vth _L 사이의 전위(V0)로 하는 것에 의하여, 노드(FG)에 공급된 전하를 판별할 수 있다. 예를 들어, 기록에 있어서, 노드(FG)에 High 레벨 전하가 공급된 경우에는, 제 5 배선(3005)의 전위가 V0(>Vth _H)가 되면, 트랜지스터(3200)는 "도통 상태"가 된다. 한편, 노드(FG)에 Low 레벨 전하가 공급된 경우에는, 제 5 배선(3005)의 전위가 V0(<Vth_L)가 되어도, 트랜지스터(3200)는 "비도통 상태"로 유지된다. 이 때문에, 제 2 배선(3002)의 전위를 판별하는 것에 의하여, 노드(FG)에 유지되고 있는 정보를 판독할 수 있다.
또한, 메모리 셀을 어레이상으로 배치하는 경우, 판독 시에는, 원하는 메모리 셀의 정보를 판독하여야 한다. 다른 메모리 셀의 정보를 판독하지 않기 위해서는, 노드(FG)에 공급된 전하에 상관없이 트랜지스터(3200)가 "비도통 상태"가 되는 전위, 즉 Vth _H보다 낮은 전위를 제 5 배선(3005)에 공급하면 좋다. 또는, 노드(FG)에 공급된 전하에 상관없이 트랜지스터(3200)가 "도통 상태"가 되는 전위, 즉 Vth _L보다 높은 전위를 제 5 배선(3005)에 공급하면 좋다.
<반도체 장치의 구조 2>
도 41은, 도 40의 (A)에 대응하는 반도체 장치의 단면도이다. 도 41에 도시된 반도체 장치는, 트랜지스터(3200)와, 트랜지스터(3300)와, 용량 소자(3400)를 가진다. 또한, 트랜지스터(3300) 및 용량 소자(3400)는, 트랜지스터(3200) 상방에 배치한다. 또한, 트랜지스터(3300)에 대해서는, 상술한 트랜지스터(2100)에 관한 기재를 참조한다. 또한, 트랜지스터(3200)에 대해서는, 도 37에 도시된 트랜지스터(2200)에 관한 기재를 참조한다. 또한, 도 37에서는, 트랜지스터(2200)가 p채널형 트랜지스터인 경우에 대하여 설명하였지만, 트랜지스터(3200)가 n채널형 트랜지스터이어도 좋다. 또한, 도 41의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
도 41에 도시된 트랜지스터(3200)는, 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(3200)는, 반도체 기판(450) 내의 영역(472a)과, 반도체 기판(450) 내의 영역(472b)과, 절연체(462)와, 도전체(454)를 가진다.
도 41에 도시된 반도체 장치는, 절연체(464)와, 절연체(466)와, 절연체(468)와, 절연체(422)와, 도전체(480a)와, 도전체(480b)와, 도전체(480c)와, 도전체(478a)와, 도전체(478b)와, 도전체(478c)와, 도전체(476a)와, 도전체(476b)와, 도전체(474a)와, 도전체(474b)와, 도전체(474c)와, 도전체(496a)와, 도전체(496b)와, 도전체(496c)와, 도전체(496d)와, 도전체(498a)와, 도전체(498b)와, 도전체(498c)와, 도전체(498d)와, 절연체(490)와, 절연체(502)와, 절연체(492)와, 절연체(428)와, 절연체(409)와, 절연체(494)를 가진다.
여기서, 절연체(422), 절연체(428) 및 절연체(409)는, 배리어성을 가지는 절연체이다. 즉, 도 41에 도시된 반도체 장치는, 트랜지스터(3300)가 배리어성을 가지는 절연체로 둘러싸인 구조를 가진다. 다만, 절연체(422), 절연체(428) 및 절연체(409) 중 어느 하나 이상을 가지지 않아도 된다.
절연체(464)는, 트랜지스터(3200) 위에 배치한다. 또한, 절연체(466)는, 절연체(464) 위에 배치한다. 또한, 절연체(468)는, 절연체(466) 위에 배치한다. 또한, 절연체(422)는, 절연체(468) 위에 배치한다. 또한, 절연체(490)는, 절연체(422) 위에 배치한다. 또한, 트랜지스터(3300)는, 절연체(490) 위에 배치한다. 또한, 절연체(492)는, 트랜지스터(3300) 위에 배치한다. 또한, 절연체(494)는, 절연체(492) 위에 배치한다.
절연체(464)는, 영역(472a)에 도달하는 개구부와, 영역(472b)에 도달하는 개구부와, 도전체(454)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(480a), 도전체(480b) 또는 도전체(480c)가 매립되어 있다.
또한, 절연체(466)는, 도전체(480a)에 도달하는 개구부와, 도전체(480b)에 도달하는 개구부와, 도전체(480c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(478a), 도전체(478b) 또는 도전체(478c)가 매립되어 있다.
또한, 절연체(468) 및 절연체(422)는, 도전체(478b)에 도달하는 개구부와, 도전체(478c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(476a) 또는 도전체(476b)가 매립되어 있다.
또한, 절연체(490)는, 트랜지스터(3300)의 채널 형성 영역과 중첩되는 개구부와, 도전체(476a)에 도달하는 개구부와, 도전체(476b)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(474a), 도전체(474b) 또는 도전체(474c)가 매립되어 있다.
도전체(474a)는, 트랜지스터(3300)의 보텀 게이트 전극으로서의 기능을 가져도 좋다. 또는, 예를 들어, 도전체(474a)에 일정한 전위를 인가함으로써, 트랜지스터(3300)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 또는, 예를 들어, 도전체(474a)와 트랜지스터(3300)의 톱 게이트 전극인 도전체(404)를 전기적으로 접속하여도 좋다. 이로써, 트랜지스터(3300)의 온 전류를 크게 할 수 있다. 또한, 펀치스루 현상을 억제할 수 있기 때문에, 트랜지스터(3300)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
또한, 절연체(409) 및 절연체(492)는, 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 한쪽인 도전체(516b)를 통과하여, 도전체(474b)에 도달하는 개구부와, 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 다른 쪽인 도전체(516a)와 절연체(512)를 개재하여 중첩되는 도전체(514)에 도달하는 개구부와, 트랜지스터(3300)의 게이트 전극인 도전체(504)에 도달하는 개구부와, 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 다른 쪽인 도전체(516a)를 통과하여, 도전체(474c)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(496a), 도전체(496b), 도전체(496c) 또는 도전체(496d)가 매립되어 있다. 다만, 각각의 개구부는, 트랜지스터(3300) 등의 구성 요소 중 어느 것을 더 통과하는 경우가 있다.
또한, 절연체(494)는, 도전체(496a)에 도달하는 개구부와, 도전체(496b)에 도달하는 개구부와, 도전체(496c)에 도달하는 개구부와, 도전체(496d)에 도달하는 개구부를 가진다. 또한, 개구부에는, 각각 도전체(498a), 도전체(498b), 도전체(498c) 또는 도전체(498d)가 매립되어 있다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492) 또는 절연체(494) 중 하나 이상은, 배리어성을 가지는 절연체를 가지면 바람직하다.
도전체(498d)로서는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼 및 텅스텐을 1종류 이상 포함하는 도전체를, 단층으로, 또는 적층으로 사용하면 좋다. 예를 들어, 합금이나 화합물이어도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석 및 산소를 포함하는 화합물, 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다. 도전체(498d)는, 배리어성을 가지는 도전체를 가지면 바람직하다.
트랜지스터(3200)의 소스 또는 드레인은, 도전체(480b)와, 도전체(478b)와, 도전체(476a)와, 도전체(474b)와, 도전체(496c)를 통하여 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 한쪽인 도전체(516b)와 전기적으로 접속한다. 또한, 트랜지스터(3200)의 게이트 전극인 도전체(454)는, 도전체(480c)와, 도전체(478c)와, 도전체(476b)와, 도전체(474c)와, 도전체(496d)를 통하여 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 다른 쪽인 도전체(516a)와 전기적으로 접속한다.
용량 소자(3400)는, 트랜지스터(3300)의 소스 전극 또는 드레인 전극의 다른 쪽과 전기적으로 접속하는 전극과, 도전체(514)와, 절연체(512)를 가진다. 또한, 절연체(512)는, 트랜지스터(3300)의 게이트 절연체로서 기능하는 절연체(512)와 동일한 공정을 거쳐 형성할 수 있기 때문에, 생산성을 높일 수 있다. 또한, 도전체(514)로서, 트랜지스터(3300)의 게이트 전극으로서 기능하는 도전체(504)와 동일한 공정을 거쳐 형성한 층을 사용하면, 생산성을 높일 수 있다.
그 외의 구조에 대해서는, 적절히 도 37 등에 관한 기재를 참작할 수 있다.
또한, 도 42에 도시된 반도체 장치는, 도 41에 도시된 반도체 장치의 트랜지스터(3200)의 구조가 다를 뿐이다. 따라서, 도 42에 도시된 반도체 장치에 대해서는, 도 41에 도시된 반도체 장치에 관한 기재를 참작한다. 구체적으로는, 도 42에 도시된 반도체 장치는, 트랜지스터(3200)가 Fin형인 경우를 도시하고 있다. Fin형인 트랜지스터(3200)에 대해서는, 도 38에 도시된 트랜지스터(2200)에 관한 기재를 참조한다. 또한, 도 38에서는, 트랜지스터(2200)가 p채널형 트랜지스터인 경우에 대하여 설명하였지만, 트랜지스터(3200)가 n채널형 트랜지스터이어도 좋다. 또한, 도 42의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
또한, 도 43에 도시된 반도체 장치는, 도 41에 도시된 반도체 장치의 트랜지스터(3200)의 구조가 다를 뿐이다. 따라서, 도 43에 도시된 반도체 장치에 대해서는, 도 41에 도시된 반도체 장치에 관한 기재를 참작한다. 구체적으로는, 도 43에 도시된 반도체 장치는, 트랜지스터(3200)가 SOI 기판인 반도체 기판(450)에 제공되어 있는 경우를 도시하고 있다. SOI 기판인 반도체 기판(450)에 제공된 트랜지스터(3200)에 대해서는, 도 39에 도시된 트랜지스터(2200)에 관한 기재를 참조한다. 또한, 도 39에서는, 트랜지스터(2200)가 p채널형 트랜지스터인 경우에 대하여 설명하였지만, 트랜지스터(3200)가 n채널형 트랜지스터이어도 좋다. 또한, 도 43의 (A), (B) 및 (C)는, 각각 다른 장소의 단면도이다.
<기억 장치 2>
도 40의 (B)에 도시된 반도체 장치는, 트랜지스터(3200)를 가지지 않는 점에서 도 40의 (A)에 도시된 반도체 장치와 다르다. 이 경우에도 도 40의 (A)에 도시된 반도체 장치와 마찬가지의 동작에 의하여 정보의 기록 및 유지 동작이 가능하다.
도 40의 (B)에 도시된 반도체 장치에서의, 정보의 판독에 대하여 설명한다. 트랜지스터(3300)가 도통 상태가 되면, 부유 상태인 제 3 배선(3003)과 용량 소자(3400)가 도통되고, 제 3 배선(3003)과 용량 소자(3400) 사이에서 전하가 재분배된다. 그 결과, 제 3 배선(3003)의 전위가 변화한다. 제 3 배선(3003)의 전위의 변화량은, 용량 소자(3400)의 전극의 한쪽의 전위(또는 용량 소자(3400)에 축적된 전하)에 따라, 다른 값을 취한다.
예를 들어, 용량 소자(3400)의 전극의 한쪽의 전위를 V, 용량 소자(3400)의 용량을 C, 제 3 배선(3003)이 가지는 용량 성분을 CB, 전하가 재분배되기 전의 제 3 배선(3003)의 전위를 VB0으로 하면, 전하가 재분배된 후의 제 3 배선(3003)의 전위는, (CB×VB0+C×V)/(CB+C)가 된다. 따라서, 메모리 셀의 상태로서, 용량 소자(3400)의 전극의 한쪽의 전위가 V1과 V0(V1>V0)의 2개의 상태를 취하는 것으로 하면, 전위(V1)를 유지하고 있는 경우의 제 3 배선(3003)의 전위(=(CB×VB0+C×V1)/(CB+C))는, 전위(V0)를 유지하고 있는 경우의 제 3 배선(3003)의 전위(=(CB×VB0+C×V0)/(CB+C))보다 높게 되는 것을 알 수 있다.
그리고, 제 3 배선(3003)의 전위를 소정의 전위와 비교함으로써, 정보를 판독할 수 있다.
이 경우, 메모리 셀을 구동시키기 위한 구동 회로에 상기 제 1 반도체가 적용된 트랜지스터를 사용하고, 트랜지스터(3300)로서 제 2 반도체가 적용된 트랜지스터를 구동 회로 위에 적층하여 배치하는 구성으로 하면 좋다.
이상에 기재된 반도체 장치는, 산화물 반도체를 사용한 오프 전류가 작은 트랜지스터를 적용함으로써, 장기간에 걸쳐 기억 내용을 유지하는 것이 가능해진다. 즉, 리프레시 동작이 불필요해지거나, 또는 리프레시 동작의 빈도를 매우 낮게 하는 것이 가능해지기 때문에, 소비전력이 낮은 반도체 장치를 실현할 수 있다. 또한, 전력의 공급이 없는 경우(다만, 전위는 고정되어 있는 것이 바람직함)에도, 장기간에 걸쳐 기억 내용을 유지하는 것이 가능하다.
또한, 해당 반도체 장치는, 정보의 기록에 높은 전압이 불필요하기 때문에, 소자의 열화가 일어나기 어렵다. 예를 들어, 종래의 비휘발성 메모리와 같이, 플로팅 게이트에 대한 전자의 주입이나, 플로팅 게이트로부터의 전자의 추출을 행하지 않기 때문에, 절연체의 열화 등의 문제가 생기지 않는다. 즉, 본 발명의 일 형태에 따른 반도체 장치는, 종래의 비휘발성 메모리와는 달리 재기록 가능 횟수에 제한은 없고, 신뢰성이 비약적으로 향상된 반도체 장치이다. 또한, 트랜지스터의 도통 상태, 비도통 상태에 따라, 정보의 기록이 행해지기 때문에, 고속의 동작이 가능해진다.
<촬상 장치>
이하에서는, 본 발명의 일 형태에 따른 촬상 장치에 대하여 설명한다.
도 44의 (A)는, 본 발명의 일 형태에 따른 촬상 장치(2000)의 예를 도시한 평면도이다. 촬상 장치(2000)는, 화소부(2010)와, 화소부(2010)를 구동시키기 위한 주변 회로(2060)와, 주변 회로(2070), 주변 회로(2080)와, 주변 회로(2090)를 가진다. 화소부(2010)는, p행 q열(p 및 q는 2 이상의 정수)의 매트릭스상으로 배치된 복수의 화소(2011)를 가진다. 주변 회로(2060), 주변 회로(2070), 주변 회로(2080) 및 주변 회로(2090)는, 각각 복수의 화소(2011)에 접속되고, 복수의 화소(2011)를 구동시키기 위한 신호를 공급하는 기능을 가진다. 또한, 본 명세서 등에 있어서, 주변 회로(2060), 주변 회로(2070), 주변 회로(2080) 및 주변 회로(2090) 등 모두를 가리켜 "주변 회로" 또는 "구동 회로"라고 부르는 경우가 있다. 예를 들어, 주변 회로(2060)는 주변 회로의 일부라고 할 수 있다.
또한, 촬상 장치(2000)는, 광원(2091)을 가지는 것이 바람직하다. 광원(2091)은, 검출광(P1)을 방사할 수 있다.
또한, 주변 회로는, 적어도, 논리 회로, 스위치, 버퍼, 증폭 회로, 또는 변환 회로 중 하나를 가진다. 또한, 주변 회로는, 화소부(2010)를 형성하는 기판 위에 제작하여도 좋다. 또한, 주변 회로의 일부 또는 전부에 IC 칩 등의 반도체 장치를 사용하여도 좋다. 또한, 주변 회로는, 주변 회로(2060), 주변 회로(2070), 주변 회로(2080) 및 주변 회로(2090) 중 어느 하나 이상을 생략하여도 좋다.
또한, 도 44의 (B)에 도시된 바와 같이, 촬상 장치(2000)가 가지는 화소부(2010)에 있어서, 화소(2011)를 기울여서 배치하여도 좋다. 화소(2011)를 기울여서 배치하는 것에 의하여, 행방향 및 열방향의 화소 간격(피치)을 짧게 할 수 있다. 이에 의하여, 촬상 장치(2000)에서의 촬상의 품질을 더 높일 수 있다.
<화소의 구성예 1>
촬상 장치(2000)가 가지는 하나의 화소(2011)를 복수의 부화소(2012)로 구성하고, 각각의 부화소(2012)에 특정의 파장대역의 광을 투과시키는 필터(컬러 필터)를 조합함으로써, 컬러 화상 표시를 실현하기 위한 정보를 취득할 수 있다.
도 45의 (A)는, 컬러 화상을 취득하기 위한 화소(2011)의 일례를 도시한 평면도이다. 도 45의 (A)에 도시된 화소(2011)는, 적색(R)의 파장대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)(이하, "부화소(2012R)"라고도 함), 녹색(G)의 파장대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)(이하, "부화소(2012G)"라고도 함) 및 청색(B)의 파장대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)(이하, "부화소(2012B)"라고도 함)를 가진다. 부화소(2012)는, 포토센서로서 기능시킬 수 있다.
부화소(2012)(부화소(2012R), 부화소(2012G), 및 부화소(2012B))는, 배선(2031), 배선(2047), 배선(2048), 배선(2049), 배선(2050)과 전기적으로 접속된다. 또한, 부화소(2012R), 부화소(2012G), 및 부화소(2012B)는, 각각이 독립한 배선(2053)에 접속되어 있다. 또한, 본 명세서 등에 있어서, 예를 들어 n행째 화소(2011)에 접속된 배선(2048) 및 배선(2049)을, 각각 배선(2048[n]) 및 배선(2049[n])이라고 기재한다. 또한, 예를 들어 m열째 화소(2011)에 접속된 배선(2053)을, 배선(2053[m])이라고 기재한다. 또한, 도 45의 (A)에 있어서, m열째 화소(2011)가 가지는 부화소(2012R)에 접속하는 배선(2053)을 배선(2053[m]R), 부화소(2012G)에 접속하는 배선(2053)을 배선(2053[m]G), 및 부화소(2012B)에 접속하는 배선(2053)을 배선(2053[m]B)이라고 기재하였다. 부화소(2012)는, 상기 배선을 통하여 주변 회로와 전기적으로 접속된다.
또한, 촬상 장치(2000)는, 인접한 화소(2011)의, 같은 파장대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)가 스위치를 통하여 전기적으로 접속되는 구성을 가진다. 도 45의 (B)에, n행(n은 1 이상 p 이하의 정수) m열(m은 1 이상 q 이하의 정수)에 배치된 화소(2011)가 가지는 부화소(2012)와, 해당 화소(2011)에 인접한 n+1행 m열에 배치된 화소(2011)가 가지는 부화소(2012)의 접속예를 도시하였다. 도 45의 (B)에 있어서, n행 m열에 배치된 부화소(2012R)와, n+1행 m열에 배치된 부화소(2012R)가 스위치(2001)를 통하여 접속되어 있다. 또한, n행 m열에 배치된 부화소(2012G)와, n+1행 m열에 배치된 부화소(2012G)가 스위치(2002)를 통하여 접속되어 있다. 또한, n행 m열에 배치된 부화소(2012B)와, n+1행 m열에 배치된 부화소(2012B)가 스위치(2003)를 통하여 접속되어 있다.
또한, 부화소(2012)에 사용하는 컬러 필터는, 적색(R), 녹색(G), 청색(B)에 한정되지 않고, 각각 시안(C), 황색(Y) 및 마젠타(M)의 광을 투과시키는 컬러 필터를 사용하여도 좋다. 하나의 화소(2011)에 3종류의 상이한 파장대역의 광을 검출하는 부화소(2012)를 제공함으로써, 풀 컬러 화상을 취득할 수 있다.
또는, 각각 적색(R), 녹색(G) 및 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)에 더하여, 황색(Y)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)를 가지는 화소(2011)를 사용하여도 좋다. 또는, 각각 시안(C), 황색(Y) 및 마젠타(M)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)에 더하여, 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)를 가지는 화소(2011)를 사용하여도 좋다. 하나의 화소(2011)에 4종류의 상이한 파장대역의 광을 검출하는 부화소(2012)를 제공함으로써, 취득한 화상의 색의 재현성을 더 높일 수 있다.
또한, 예를 들어, 도 45의 (A)에 있어서, 적색의 파장대역을 검출하는 부화소(2012), 녹색의 파장대역을 검출하는 부화소(2012), 및 청색의 파장대역을 검출하는 부화소(2012)의 화소수비(또는 수광 면적비)는, 1:1:1이 아니라도 좋다. 예를 들어, 화소수비(수광 면적비)를 적색:녹색:청색=1:2:1로 하는 Bayer 배열로 하여도 좋다. 또는, 화소수비(수광 면적비)를 적색:녹색:청색=1:6:1로 하여도 좋다.
또한, 화소(2011)에 제공하는 부화소(2012)는 하나라도 좋지만, 2개 이상이 바람직하다. 예를 들어, 같은 파장대역을 검출하는 부화소(2012)를 2개 이상 제공함으로써, 중복성을 높이고, 촬상 장치(2000)의 신뢰성을 높일 수 있다.
또한, 가시광을 흡수 또는 반사하고 적외광을 투과시키는 IR(IR: Infrared) 필터를 사용함으로써, 적외광을 검출하는 촬상 장치(2000)를 실현할 수 있다.
또한, ND(ND: Neutral Density) 필터(감광 필터)를 사용함으로써, 광전 변환 소자(수광 소자)에 대광량의 광이 입사하였을 때에 생기는 출력 포화를 방지할 수 있다. 감광량이 상이한 ND 필터를 조합하여 사용함으로써, 촬상 장치의 다이내믹 레인지를 크게 할 수 있다.
또한, 상술한 필터 이외에, 화소(2011)에 렌즈를 제공하여도 좋다. 여기서, 도 46의 단면도를 사용하여, 화소(2011), 필터(2054), 렌즈(2055)의 배치예를 설명한다. 렌즈(2055)를 제공함으로써, 광전 변환 소자가 입사광을 효율적으로 수광할 수 있다. 구체적으로는, 도 46의 (A)에 도시된 바와 같이, 화소(2011)에 형성한 렌즈(2055), 필터(2054)(필터(2054R), 필터(2054G) 및 필터(2054B)), 및 화소 회로(2030) 등을 통하여 광(2056)을 광전 변환 소자(2020)에 입사시키는 구조로 할 수 있다.
다만, 일점쇄선으로 둘러싼 영역에 나타낸 바와 같이, 화살표로 나타낸 광(2056)의 일부가 배선(2057)의 일부에 의하여 차광되는 경우가 있다. 따라서, 도 46의 (B)에 도시된 바와 같이 광전 변환 소자(2020) 측에 렌즈(2055) 및 필터(2054)를 배치하여, 광전 변환 소자(2020)가 광(2056)을 효율적으로 수광하는 구조가 바람직하다. 광전 변환 소자(2020) 측으로부터 광(2056)을 광전 변환 소자(2020)에 입사시킴으로써, 검출 감도가 높은 촬상 장치(2000)를 제공할 수 있다.
도 46에 도시된 광전 변환 소자(2020)로서, pn형 접합 또는 pin형 접합이 형성된 광전 변환 소자를 사용하여도 좋다.
또한, 광전 변환 소자(2020)를, 방사선을 흡수하여 전하를 발생시키는 기능을 가지는 물질을 사용하여 형성하여도 좋다. 방사선을 흡수하여 전하를 발생시키는 기능을 가지는 물질로서는, 셀레늄, 아이오딘화 납, 아이오딘화 수은, 비소화 갈륨, 텔루륨화 카드뮴, 카드뮴 아연 합금 등이 있다.
예를 들어, 광전 변환 소자(2020)에 셀레늄을 사용하면, 가시광이나, 자외광, 적외광에 더하여, X선이나, 감마선 등 폭넓은 파장대역에 걸쳐 광 흡수 계수를 가지는 광전 변환 소자(2020)를 실현할 수 있다.
여기서, 촬상 장치(2000)가 가지는 하나의 화소(2011)는, 도 45에 도시된 부화소(2012)에 더하여, 제 1 필터를 가지는 부화소(2012)를 가져도 좋다.
<화소의 구성예 2>
이하에서는, 실리콘을 사용한 트랜지스터와, 산화물 반도체를 사용한 트랜지스터를 사용하여 화소를 구성하는 일례에 대하여 설명한다.
도 47의 (A), (B)는, 촬상 장치를 구성하는 소자의 단면도이다. 도 47의 (A)에 도시된 촬상 장치는, 실리콘 기판(2300)에 제공된 실리콘을 사용한 트랜지스터(2351), 트랜지스터(2351) 위에 적층하여 배치된 산화물 반도체를 사용한 트랜지스터(2352) 및 트랜지스터(2353), 그리고 실리콘 기판(2300)에 제공된 포토다이오드(2360)를 포함한다. 각 트랜지스터 및 포토다이오드(2360)는, 각종 플러그(2370) 및 배선(2371)과 전기적인 접속을 가진다. 또한, 포토다이오드(2360)는, 애노드(2361) 및 캐소드(2362)를 가지고, 애노드(2361)는, 저저항 영역(2363)을 통하여 플러그(2370)와 전기적인 접속을 가진다.
또한, 촬상 장치는, 실리콘 기판(2300)에 제공된 트랜지스터(2351) 및 포토다이오드(2360)를 가지는 층(2310)과, 층(2310)과 접촉하여 제공되며, 배선(2371)을 가지는 층(2320)과, 층(2320)과 접촉하여 제공되며, 트랜지스터(2352) 및 트랜지스터(2353)를 가지는 층(2330)과, 층(2330)과 접촉하여 제공되며, 배선(2372) 및 배선(2373)을 가지는 층(2340)을 구비하고 있다.
또한 도 47의 (A)의 단면도의 일례에서는, 실리콘 기판(2300)에 있어서, 트랜지스터(2351)가 형성된 면과는 반대쪽의 면에 포토다이오드(2360)의 수광면을 가지는 구성으로 한다. 해당 구성으로 함으로써, 각종 트랜지스터나 배선 등의 영향을 받지 않고 광로를 확보할 수 있다. 그러므로, 고개구율의 화소를 형성할 수 있다. 또한, 포토다이오드(2360)의 수광면을 트랜지스터(2351)가 형성된 면과 같게 할 수도 있다.
또한, 산화물 반도체를 사용한 트랜지스터만을 사용하여 화소를 구성하는 경우에는, 층(2310)을, 산화물 반도체를 사용한 트랜지스터를 가지는 층으로 하면 좋다. 또는 층(2310)을 생략하여, 산화물 반도체를 사용한 트랜지스터만으로 화소를 구성하여도 좋다.
또한 실리콘을 사용한 트랜지스터만을 사용하여 화소를 구성하는 경우에는, 층(2330)을 생략하면 좋다. 층(2330)을 생략한 단면도의 일례를 도 47의 (B)에 도시하였다. 층(2330)을 생략하는 경우, 층(2340)의 배선(2372)도 생략할 수 있다.
또한, 실리콘 기판(2300)은, SOI 기판이어도 좋다. 또한, 실리콘 기판(2300) 대신에, 저마늄, 실리콘 저마늄, 탄소화 실리콘, 비소화 갈륨, 비소화 알루미늄 갈륨, 인화 인듐, 질화 갈륨 또는 유기 반도체를 가지는 기판을 사용할 수도 있다.
여기서, 트랜지스터(2351) 및 포토다이오드(2360)를 가지는 층(2310)과, 트랜지스터(2352) 및 트랜지스터(2353)를 가지는 층(2330) 사이에는 절연체(2422)가 제공된다. 다만, 절연체(2422)의 위치는 한정되지 않는다.
트랜지스터(2351)의 채널 형성 영역 근방에 제공되는 절연체 내의 수소는 실리콘의 댕글링 본드를 종단시켜, 트랜지스터(2351)의 신뢰성을 향상시키는 효과가 있다. 한편, 트랜지스터(2352) 및 트랜지스터(2353) 등 근방에 제공되는 절연체 내의 수소는, 산화물 반도체 내에 캐리어를 생성시키는 요인의 하나가 된다. 그러므로, 트랜지스터(2352) 및 트랜지스터(2353) 등의 신뢰성을 저하시키는 요인이 되는 경우가 있다. 따라서, 실리콘을 사용한 트랜지스터의 상층에 산화물 반도체를 사용한 트랜지스터를 적층하여 제공하는 경우, 이들 사이에 배리어성을 가지는 절연체(2422)를 제공하는 것이 바람직하다. 또한, 트랜지스터(2352) 및 트랜지스터(2353)의 사방을, 배리어성을 가지는 절연체(2328) 및 절연체(2428)로 둘러싸는 것이 바람직하다. 또한, 트랜지스터(2352) 및 트랜지스터(2353) 상방을, 배리어성을 가지는 절연체(2409)에 의하여 덮는 것이 바람직하다. 절연체(2422)보다 하층에 수소를 가둠으로써, 트랜지스터(2351)의 신뢰성이 향상될 수 있다. 또한, 절연체(2422)보다 하층으로부터, 절연체(2422)보다 상층으로 수소가 확산되는 것을 억제할 수 있기 때문에, 트랜지스터(2352) 및 트랜지스터(2353) 등의 신뢰성을 향상시킬 수 있다.
즉, 도 47에 도시된 반도체 장치는, 트랜지스터(2352) 및 트랜지스터(2353)가 배리어성을 가지는 절연체로 둘러싸인 구조를 가진다. 다만, 트랜지스터(2352) 및 트랜지스터(2353)가 배리어성을 가지는 절연체로 둘러싸여 있지 않아도 된다.
또한, 도 47의 (A)의 단면도에 있어서, 층(2310)에 제공하는 포토다이오드(2360)와, 층(2330)에 제공하는 트랜지스터를, 중첩되도록 형성할 수 있다. 이에 의하여, 화소의 집적도를 높일 수 있다. 즉, 촬상 장치의 해상도를 높일 수 있다.
또한, 도 48의 (A) 및 (B)에 도시된 바와 같이, 화소의 상부 또는 하부에 필터(2354) 또는/및 렌즈(2355)를 배치하여도 좋다. 필터(2354)에 대해서는, 필터(2054)에 관한 기재를 참조한다. 렌즈(2355)에 대해서는, 렌즈(2055)에 관한 기재를 참조한다.
또한, 도 49의 (A1) 및 (B1)에 도시된 바와 같이, 촬상 장치의 일부 또는 전부를 만곡시켜도 좋다. 도 49의 (A1)은, 촬상 장치를 이 도면 안의 일점쇄선 X1-X2의 방향으로 만곡시킨 상태를 도시하고 있다. 도 49의 (A2)는, 도 49의 (A1) 안의 일점쇄선 X1-X2로 나타낸 부위의 단면도이다. 도 49의 (A3)은, 도 49의 (A1) 안의 일점쇄선 Y1-Y2로 나타낸 부위의 단면도이다.
도 49의 (B1)은, 촬상 장치를 이 도면 안의 일점쇄선 X3-X4의 방향으로 만곡시키고, 또한 이 도면 안의 일점쇄선 Y3-Y4의 방향으로 만곡시킨 상태를 도시하고 있다. 도 49의 (B2)는, 도 49의 (B1) 안의 일점쇄선 X3-X4로 나타낸 부위의 단면도이다. 도 49의 (B3)은, 도 49의 (B1) 안의 일점쇄선 Y3-Y4로 나타낸 부위의 단면도이다.
촬상 장치를 만곡시킴으로써, 상면 만곡이나 비점수차를 저감할 수 있다. 따라서, 촬상 장치와 조합하여 사용하는 렌즈 등의 광학 설계를 용이하게 할 수 있다. 예를 들어, 수차 보정을 위한 렌즈의 수를 저감할 수 있기 때문에, 촬상 장치를 사용한 전자 기기 등의 소형화나 경량화를 실현할 수 있다. 또한, 촬상된 화상의 품질을 향상시킬 수 있다.
<CPU>
이하에서는, 상술한 트랜지스터나 상술한 기억 장치 등의 반도체 장치를 포함하는 CPU에 대하여 설명한다.
도 50은, 상술한 트랜지스터를 일부에 사용한 CPU의 일례의 구성을 도시한 블록도이다.
도 50에 도시된 CPU는, 기판(1190) 위에, ALU(1191)(ALU: Arithmetic logic unit, 연산 회로), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 타이밍 컨트롤러(1195), 레지스터(1196), 레지스터 컨트롤러(1197), 버스 인터페이스(1198), 재기록 가능한 ROM(1199), 및 ROM 인터페이스(1189)를 가진다. 기판(1190)은, 반도체 기판, SOI 기판, 유리 기판 등을 사용한다. ROM(1199) 및 ROM 인터페이스(1189)는, 다른 칩에 제공하여도 좋다. 물론, 도 50에 도시된 CPU는, 그 구성을 간략화하여 도시한 일례에 불과하고, 실제의 CPU는 그 용도에 따라 다종다양한 구성을 가진다. 예를 들어, 도 50에 도시된 CPU 또는 연산 회로를 포함하는 구성을 하나의 코어로 하고, 해당 코어를 복수로 포함하며, 각각의 코어가 병렬로 동작하는 등의 구성으로 하여도 좋다. 또한, CPU가 내부 연산 회로나 데이터 버스에서 취급할 수 있는 비트 수는, 예를 들어 8비트, 16비트, 32비트, 64비트 등으로 할 수 있다.
버스 인터페이스(1198)를 통하여 CPU에 입력된 명령은, 인스트럭션 디코더(1193)에 입력되어, 디코딩된 후, ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 타이밍 컨트롤러(1195)에 입력된다.
ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 타이밍 컨트롤러(1195)는, 디코딩된 명령에 기초하여, 각종 제어를 행한다. 구체적으로 ALU 컨트롤러(1192)는, ALU(1191)의 동작을 제어하기 위한 신호를 생성한다. 또한, 인터럽트 컨트롤러(1194)는, CPU의 프로그램 실행 중에, 외부의 입출력 장치나, 주변 회로로부터의 인터럽트 요구를, 그 우선도나 마스크 상태로부터 판단하여, 처리한다. 레지스터 컨트롤러(1197)는, 레지스터(1196)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1196)의 판독이나 기록을 행한다.
또한, 타이밍 컨트롤러(1195)는, ALU(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 및 레지스터 컨트롤러(1197)의 동작의 타이밍을 제어하는 신호를 생성한다. 예를 들어 타이밍 컨트롤러(1195)는, 기준 클럭 신호를 바탕으로, 내부 클럭 신호를 생성하는 내부 클럭 생성부를 구비하고 있으며, 내부 클럭 신호를 상기 각종 회로에 공급한다.
도 50에 도시된 CPU에서는, 레지스터(1196)에, 메모리 셀이 제공되어 있다. 레지스터(1196)의 메모리 셀로서, 상술한 트랜지스터나 기억 장치 등을 사용할 수 있다.
도 50에 도시된 CPU에 있어서, 레지스터 컨트롤러(1197)는, ALU(1191)로부터의 지시에 따라, 레지스터(1196)에서의 유지 동작의 선택을 행한다. 즉, 레지스터(1196)가 가지는 메모리 셀에 있어서, 플립플롭에 의한 데이터의 유지를 행할지, 용량 소자에 의한 데이터의 유지를 행할지를, 선택한다. 플립플롭에 의한 데이터의 유지가 선택되어 있는 경우, 레지스터(1196) 내의 메모리 셀에 대한, 전원 전압의 공급이 행해진다. 용량 소자에서의 데이터의 유지가 선택되어 있는 경우, 용량 소자에 대한 데이터의 재기록이 행해져, 레지스터(1196) 내의 메모리 셀에 대한 전원 전압의 공급을 정지할 수 있다.
도 51은, 레지스터(1196)로서 사용할 수 있는 기억 소자(1200)의 회로도의 일례이다. 기억 소자(1200)는, 전원 차단에 의하여 기억 데이터가 휘발되는 회로(1201)와, 전원 차단에 의하여 기억 데이터가 휘발되지 않는 회로(1202)와, 스위치(1203)와, 스위치(1204)와, 논리 소자(1206)와, 용량 소자(1207)와, 선택 기능을 가지는 회로(1220)를 가진다. 회로(1202)는, 용량 소자(1208)와, 트랜지스터(1209)와, 트랜지스터(1210)를 가진다. 또한, 기억 소자(1200)는, 필요에 따라, 다이오드, 저항 소자, 인덕터 등 그 외의 소자를 더 가져도 좋다.
여기서, 회로(1202)에는, 상술한 기억 장치를 사용할 수 있다. 기억 소자(1200)에 대한 전원 전압의 공급이 정지되었을 때, 회로(1202)의 트랜지스터(1209)의 게이트에는 GND(0V), 또는 트랜지스터(1209)가 오프가 되는 전위가 계속 입력되는 구성으로 한다. 예를 들어, 트랜지스터(1209)의 게이트가 저항 등의 부하를 통하여 접지되는 구성으로 한다.
스위치(1203)는, 하나의 도전형(예를 들어, n채널형)의 트랜지스터(1213)를 사용하여 구성하고, 스위치(1204)는, 하나의 도전형과는 반대의 도전형(예를 들어, p채널형)의 트랜지스터(1214)를 사용하여 구성한 예를 나타낸다. 여기서, 스위치(1203)의 제 1 단자는 트랜지스터(1213)의 소스와 드레인의 한쪽에 대응하고, 스위치(1203)의 제 2 단자는 트랜지스터(1213)의 소스와 드레인의 다른 쪽에 대응하고, 스위치(1203)는 트랜지스터(1213)의 게이트에 입력되는 제어 신호(RD)에 따라, 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1213)의 도통 상태 또는 비도통 상태)이 선택된다. 스위치(1204)의 제 1 단자는 트랜지스터(1214)의 소스와 드레인의 한쪽에 대응하고, 스위치(1204)의 제 2 단자는 트랜지스터(1214)의 소스와 드레인의 다른 쪽에 대응하고, 스위치(1204)는 트랜지스터(1214)의 게이트에 입력되는 제어 신호(RD)에 따라, 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1214)의 도통 상태 또는 비도통 상태)이 선택된다.
트랜지스터(1209)의 소스와 드레인의 한쪽은, 용량 소자(1208)의 한 쌍의 전극 중 한쪽, 및 트랜지스터(1210)의 게이트와 전기적으로 접속된다. 여기서, 접속 부분을 노드(M2)로 한다. 트랜지스터(1210)의 소스와 드레인의 한쪽은, 저전원 전위를 공급할 수 있는 배선(예를 들어, GND선)에 전기적으로 접속되고, 다른 쪽은, 스위치(1203)의 제 1 단자(트랜지스터(1213)의 소스와 드레인의 한쪽)와 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)는 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스와 드레인의 한쪽)와 전기적으로 접속된다. 스위치(1204)의 제 2 단자(트랜지스터(1214)의 소스와 드레인의 다른 쪽)는 전원 전위(VDD)를 공급할 수 있는 배선과 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)와, 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스와 드레인의 한쪽)와, 논리 소자(1206)의 입력 단자와, 용량 소자(1207)의 한 쌍의 전극 중 한쪽은 전기적으로 접속된다. 여기서, 접속 부분을 노드(M1)로 한다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 일정한 전위가 입력되는 구성으로 할 수 있다. 예를 들어, 저전원 전위(GND 등) 또는 고전원 전위(VDD 등)가 입력되는 구성으로 할 수 있다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위를 공급할 수 있는 배선(예를 들어, GND선)과 전기적으로 접속된다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 일정한 전위가 입력되는 구성으로 할 수 있다. 예를 들어, 저전원 전위(GND 등) 또는 고전원 전위(VDD 등)가 입력되는 구성으로 할 수 있다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위를 공급할 수 있는 배선(예를 들어, GND선)과 전기적으로 접속된다.
또한, 용량 소자(1207) 및 용량 소자(1208)는, 트랜지스터나 배선의 기생 용량 등을 적극적으로 이용함으로써 생략하는 것도 가능하다.
트랜지스터(1209)의 게이트에는, 제어 신호(WE)가 입력된다. 스위치(1203) 및 스위치(1204)는, 제어 신호(WE)와는 다른 제어 신호(RD)에 따라 제 1 단자와 제 2 단자 사이의 도통 상태 또는 비도통 상태가 선택되고, 한쪽의 스위치의 제 1 단자와 제 2 단자 사이가 도통 상태일 때 다른 쪽의 스위치의 제 1 단자와 제 2 단자 사이는 비도통 상태가 된다.
트랜지스터(1209)의 소스와 드레인의 다른 쪽에는, 회로(1201)에 유지된 데이터에 대응하는 신호가 입력된다. 도 51에서는, 회로(1201)로부터 출력된 신호가, 트랜지스터(1209)의 소스와 드레인의 다른 쪽에 입력되는 예를 도시하였다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)로부터 출력되는 신호는, 논리 소자(1206)에 의하여 그 논리값이 반전된 반전 신호가 되어, 회로(1220)를 통하여 회로(1201)에 입력된다.
또한, 도 51에는, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)로부터 출력되는 신호가, 논리 소자(1206) 및 회로(1220)를 통하여 회로(1201)에 입력되는 예를 도시하였지만 이에 한정되지 않는다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)로부터 출력되는 신호가, 논리값이 반전되지 않고 회로(1201)에 입력되어도 좋다. 예를 들어, 회로(1201) 내에, 입력 단자로부터 입력된 신호의 논리값이 반전된 신호가 유지되는 노드가 존재하는 경우에, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스와 드레인의 다른 쪽)로부터 출력되는 신호를 해당 노드에 입력할 수 있다.
또한, 도 51에 있어서, 기억 소자(1200)에 사용되는 트랜지스터 중, 트랜지스터(1209) 이외의 트랜지스터는, 산화물 반도체 이외의 반도체로 이루어지는 막 또는 기판(1190)에 채널이 형성되는 트랜지스터로 할 수 있다. 예를 들어, 실리콘막 또는 실리콘 기판에 채널이 형성되는 트랜지스터로 할 수 있다. 또한, 기억 소자(1200)에 사용되는 트랜지스터 모두를, 채널이 산화물 반도체에 형성되는 트랜지스터로 할 수도 있다. 또는, 기억 소자(1200)는, 트랜지스터(1209) 이외에도, 채널이 산화물 반도체에 형성되는 트랜지스터를 포함하여도 좋고, 나머지 트랜지스터는 산화물 반도체 이외의 반도체로 이루어지는 막 또는 기판(1190)에 채널이 형성되는 트랜지스터로 할 수도 있다.
도 51에서의 회로(1201)에는, 예를 들어 플립플롭 회로를 사용할 수 있다. 또한, 논리 소자(1206)로서는, 예를 들어 인버터나 클럭드 인버터 등을 사용할 수 있다.
본 발명의 일 형태에 따른 반도체 장치에서는, 기억 소자(1200)에 전원 전압이 공급되지 않는 동안에는, 회로(1201)에 기억된 데이터를, 회로(1202)에 제공된 용량 소자(1208)에 의하여 유지할 수 있다.
또한, 산화물 반도체에 채널이 형성되는 트랜지스터는 오프 전류가 매우 작다. 예를 들어, 산화물 반도체에 채널이 형성되는 트랜지스터의 오프 전류는, 결정성을 가지는 실리콘에 채널이 형성되는 트랜지스터의 오프 전류에 비하여 현저히 낮다. 그러므로, 해당 트랜지스터를 트랜지스터(1209)로서 사용함으로써, 기억 소자(1200)에 전원 전압이 공급되지 않는 동안에도 용량 소자(1208)에 유지된 신호가 장기간에 걸쳐 유지된다. 이와 같이, 기억 소자(1200)는 전원 전압의 공급이 정지되어 있는 동안에도 기억 내용(데이터)을 유지하는 것이 가능하다.
또한, 스위치(1203) 및 스위치(1204)를 제공함으로써, 프리차지 동작을 행하는 것을 특징으로 하는 기억 소자이기 때문에, 전원 전압 공급 재개 후에, 회로(1201)가 원래의 데이터를 다시 유지할 때까지의 시간을 짧게 할 수 있다.
또한, 회로(1202)에 있어서, 용량 소자(1208)에 의하여 유지된 신호는 트랜지스터(1210)의 게이트에 입력된다. 그러므로, 기억 소자(1200)에 대한 전원 전압의 공급이 재개된 후, 용량 소자(1208)에 유지된 신호에 따라, 트랜지스터(1210)의 도통 상태, 또는 비도통 상태가 전환되고, 그 상태에 따라 신호를 회로(1202)로부터 판독할 수 있다. 그 때문에, 용량 소자(1208)에 유지된 신호에 대응하는 전위가 다소 변동되어 있더라도, 원래의 신호를 정확하게 판독하는 것이 가능하다.
이러한 기억 소자(1200)를, 프로세서가 가지는 레지스터나 캐시 메모리 등의 기억 장치에 사용함으로써, 전원 전압의 공급 정지로 인한 기억 장치 내의 데이터의 소실을 방지할 수 있다. 또한, 전원 전압의 공급을 재개한 후, 단시간에 전원 공급 정지 전의 상태로 복귀할 수 있다. 따라서, 프로세서 전체, 또는 프로세서를 구성하는 하나, 또는 복수의 논리 회로에 있어서, 짧은 시간이라도 전원 정지를 행할 수 있으므로, 소비전력을 억제할 수 있다.
기억 소자(1200)를 CPU에 사용하는 예로서 설명하였지만, 기억 소자(1200)는, DSP(Digital Signal Processor), 커스텀 LSI, PLD(Programmable Logic Device) 등의 LSI, RF(Radio Frequency) 디바이스에도 응용이 가능하다.
<표시 장치>
이하에서는, 본 발명의 일 형태에 따른 표시 장치에 대하여, 도 52 및 도 54를 사용하여 설명한다.
표시 장치에 사용되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함) 등을 사용할 수 있다. 발광 소자는, 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고 있으며, 구체적으로는 무기 EL(Electroluminescence), 유기 EL 등을 포함한다. 이하에서는, 표시 장치의 일례로서 EL 소자를 사용한 표시 장치(EL 표시 장치) 및 액정 소자를 사용한 표시 장치(액정 표시 장치)에 대하여 설명한다.
또한, 이하에 기재된 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 해당 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 이하에 기재된 표시 장치는 화상 표시 디바이스, 또는 광원(조명 장치 포함)을 가리킨다. 또한, 커넥터, 예를 들어 FPC, TCP가 장착된 모듈, TCP 끝에 프린트 배선판을 가지는 모듈 또는 표시 소자에 COG 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함되는 것으로 한다.
도 52는, 본 발명의 일 형태에 따른 EL 표시 장치의 일례이다. 도 52의 (A)에, EL 표시 장치의 화소의 회로도를 도시하였다. 도 52의 (B)는, EL 표시 장치 전체를 도시한 상면도이다.
도 52의 (A)는, EL 표시 장치에 사용되는 화소의 회로도의 일례이다.
또한, 본 명세서 등에 있어서는, 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 가지는 모든 단자에 대하여, 그 접속처를 특정하지 않아도, 당업자라면, 발명의 일 형태를 구성하는 것이 가능한 경우가 있다. 즉, 접속처를 특정하지 않아도, 발명의 일 형태가 명확하다고 할 수 있다. 그리고, 접속처가 특정된 내용이, 본 명세서 등에 기재되어 있는 경우, 접속처를 특정하지 않은 발명의 일 형태가, 본 명세서 등에 기재되어 있다고 판단할 수 있는 경우가 있다. 특히, 단자의 접속처로서 복수의 개소가 상정되는 경우에는, 그 단자의 접속처를 특정의 개소에 한정할 필요는 없다. 따라서, 능동 소자(트랜지스터, 다이오드 등), 수동 소자(용량 소자, 저항 소자 등) 등이 가지는 일부의 단자에 대해서만, 그 접속처를 특정함으로써, 발명의 일 형태를 구성하는 것이 가능한 경우가 있다.
또한, 본 명세서 등에 있어서는, 어떤 회로에 대하여, 적어도 접속처를 특정하면, 당업자라면 발명을 특정할 수 있는 경우가 있다. 또는, 어떤 회로에 대하여, 적어도 기능을 특정하면, 당업자라면 발명을 특정할 수 있는 경우가 있다. 즉, 기능을 특정하면, 발명의 일 형태가 명확하다고 할 수 있다. 그리고, 기능이 특정된 발명의 일 형태가, 본 명세서 등에 기재되어 있다고 판단할 수 있는 경우가 있다. 따라서, 어떤 회로에 대하여, 기능을 특정하지 않아도, 접속처를 특정하면, 발명의 일 형태로서 개시되어 있는 것이며, 발명의 일 형태를 구성하는 것이 가능하다. 또는, 어떤 회로에 대하여, 접속처를 특정하지 않아도, 기능을 특정하면, 발명의 일 형태로서 개시되어 있는 것이며, 발명의 일 형태를 구성하는 것이 가능하다.
도 52의 (A)에 도시된 EL 표시 장치는, 스위치 소자(743)와, 트랜지스터(741)와, 용량 소자(742)와, 발광 소자(719)를 가진다.
또한, 도 52의 (A) 등은, 회로 구성의 일례이기 때문에, 트랜지스터를 더 추가하는 것이 가능하다. 반대로, 도 52의 (A)의 각 노드에 있어서, 트랜지스터, 스위치, 수동 소자 등을 추가하지 않는 것도 가능하다.
트랜지스터(741)의 게이트는 스위치 소자(743)의 일단(一端) 및 용량 소자(742)의 한쪽의 전극과 전기적으로 접속된다. 트랜지스터(741)의 소스는 용량 소자(742)의 다른 쪽의 전극과 전기적으로 접속되고, 발광 소자(719)의 한쪽의 전극과 전기적으로 접속된다. 트랜지스터(741)의 드레인은 전원 전위(VDD)가 공급된다. 스위치 소자(743)의 타단(他端)은 신호선(744)과 전기적으로 접속된다. 발광 소자(719)의 다른 쪽의 전극은 정전위가 공급된다. 또한, 정전위는 접지 전위(GND) 또는 그보다 작은 전위로 한다.
스위치 소자(743)로서는, 트랜지스터를 사용하면 바람직하다. 트랜지스터를 사용함으로써, 화소의 면적을 작게 할 수 있고, 해상도가 높은 EL 표시 장치로 할 수 있다. 또한, 스위치 소자(743)로서, 트랜지스터(741)와 동일한 공정을 거쳐 제작된 트랜지스터를 사용하면, EL 표시 장치의 생산성을 높일 수 있다. 또한, 트랜지스터(741) 또는/및 스위치 소자(743)로서는, 예를 들어, 상술한 트랜지스터를 적용할 수 있다.
도 52의 (B)는, EL 표시 장치의 상면도이다. EL 표시 장치는, 기판(700)과, 기판(750)과, 실재(734)(sealant)와, 구동 회로(735)와, 구동 회로(736)와, 화소(737)와, FPC(732)를 가진다. 실재(734)는, 화소(737), 구동 회로(735) 및 구동 회로(736)를 둘러싸도록 기판(700)과 기판(750) 사이에 배치된다. 또한, 구동 회로(735) 또는/및 구동 회로(736)를 실재(734)의 외측에 배치하여도 좋다.
도 52의 (C)는, 도 52의 (B)의 일점쇄선 M-N의 일부에 대응하는 EL 표시 장치의 단면도이다. 또한, 구동 회로(735)와 화소(737) 사이에는, 절연체(428)를 가진다.
도 52의 (C)에는, 트랜지스터(741)로서, 기판(700) 위의 절연체(422)와, 절연체(422) 위의 도전체(704a)와, 도전체(704a) 위의 절연체(712a)와, 절연체(712a) 위의 절연체(712b)와, 절연체(712b) 위에 있고 도전체(704a)와 중첩되는 반도체(706a) 및 반도체(706b)와, 반도체(706a) 및 반도체(706b)와 접촉되는 도전체(716a) 및 도전체(716b)와, 반도체(706b) 위, 도전체(716a) 위 및 도전체(716b) 위의 절연체(718a)와, 절연체(718a) 위의 절연체(718b)와, 절연체(718b) 위의 절연체(718c)와, 절연체(718c) 위에 있고 반도체(706b)와 중첩되는 도전체(714a)를 가지는 구조를 도시하였다. 또한, 트랜지스터(741)의 구조는 일례이며, 도 52의 (C)에 도시된 구조와 다른 구조이어도 좋다.
따라서, 도 52의 (C)에 도시된 트랜지스터(741)에 있어서, 도전체(704a)는 게이트 전극으로서의 기능을 가지고, 절연체(712a) 및 절연체(712b)는 게이트 절연체로서의 기능을 가지고, 도전체(716a)는 소스 전극으로서의 기능을 가지고, 도전체(716b)는 드레인 전극으로서의 기능을 가지고, 절연체(718a), 절연체(718b) 및 절연체(718c)는 게이트 절연체로서의 기능을 가지고, 도전체(714a)는 게이트 전극으로서의 기능을 가진다. 또한, 반도체(706)는, 광이 닿음으로써 전기 특성이 변동되는 경우가 있다. 따라서, 도전체(704a), 도전체(716a), 도전체(716b), 도전체(714a) 중 어느 하나 이상이 차광성을 가지면 바람직하다.
또한, 절연체(718a) 및 절연체(718b)의 계면을 파선으로 나타내었지만, 이는 양자의 경계가 명확하지 않은 경우가 있음을 가리킨다. 예를 들어, 절연체(718a) 및 절연체(718b)로서, 같은 종류의 절연체를 사용한 경우, 관찰 방법에 따라서는 양자를 구별할 수 없는 경우가 있다.
도 52의 (C)에는, 용량 소자(742)로서, 기판 위의 도전체(704b)와, 도전체(704b) 위의 절연체(712a)와, 절연체(712a) 위의 절연체(712b)와, 절연체(712b) 위에 있고 도전체(704b)와 중첩되는 도전체(716a)와, 도전체(716a) 위의 절연체(718a)와, 절연체(718a) 위의 절연체(718b)와, 절연체(718b) 위의 절연체(718c)와, 절연체(718c) 위에 있고 도전체(716a)와 중첩되는 도전체(714b)를 가지고, 도전체(716a) 및 도전체(714b)가 중첩되는 영역에서, 절연체(718a) 및 절연체(718b)의 일부가 제거되어 있는 구조를 도시하였다.
용량 소자(742)에 있어서, 도전체(704b) 및 도전체(714b)는 한쪽의 전극으로서 기능하고, 도전체(716a)는 다른 쪽의 전극으로서 기능한다.
따라서, 용량 소자(742)는, 트랜지스터(741)와 공통되는 막을 사용하여 제작할 수 있다. 또한, 도전체(704a) 및 도전체(704b)를 같은 종류의 도전체로 하면 바람직하다. 그 경우, 도전체(704a) 및 도전체(704b)는, 동일한 공정을 거쳐 형성할 수 있다. 또한, 도전체(714a) 및 도전체(714b)를 같은 종류의 도전체로 하면 바람직하다. 그 경우, 도전체(714a) 및 도전체(714b)는, 동일한 공정을 거쳐 형성할 수 있다.
도 52의 (C)에 도시된 용량 소자(742)는, 점유 면적당 용량이 큰 용량 소자이다. 따라서, 도 52의 (C)는 표시 품위가 높은 EL 표시 장치이다. 또한, 도 52의 (C)에 도시된 용량 소자(742)는, 도전체(716a) 및 도전체(714b)가 중첩되는 영역을 얇게 하기 위하여, 절연체(718a) 및 절연체(718b)의 일부가 제거된 구조를 가지지만, 본 발명의 일 형태에 따른 용량 소자는 이에 한정되는 것은 아니다. 예를 들어, 도전체(716a) 및 도전체(714b)가 중첩되는 영역을 얇게 하기 위하여, 절연체(718c)의 일부가 제거된 구조를 가져도 좋다.
트랜지스터(741) 및 용량 소자(742) 위에는, 절연체(720)가 배치된다. 여기서, 절연체(720)는, 트랜지스터(741)의 소스 전극으로서 기능하는 도전체(716a)에 도달하는 개구부를 가져도 좋다. 절연체(720) 위에는, 절연체(409)가 배치되고, 절연체(409) 위에는, 도전체(781)가 배치된다. 도전체(781)는, 절연체(720)의 개구부를 통하여 트랜지스터(741)와 전기적으로 접속되어도 좋다.
도전체(781) 위에는, 도전체(781)에 도달하는 개구부를 가지는 격벽(784)이 배치된다. 격벽(784) 위에는, 격벽(784)의 개구부에서 도전체(781)와 접촉되는 발광층(782)이 배치된다. 발광층(782) 위에는, 도전체(783)가 배치된다. 도전체(781), 발광층(782) 및 도전체(783)가 중첩되는 영역이, 발광 소자(719)가 된다.
여기서, 절연체(422), 절연체(428) 및 절연체(409)는, 배리어성을 가지는 절연체이다. 즉, 도 52에 도시된 표시 장치는, 트랜지스터(741)가 배리어성을 가지는 절연체로 둘러싸인 구조를 가진다. 다만, 절연체(422), 절연체(428) 및 절연체(409) 중 어느 하나 이상을 가지지 않아도 된다.
또한, EL 표시 장치를 고정세(高精細)화하기 위하여, 트랜지스터, 용량 소자 또는/및 배선층 등을 적층시켜도 좋다.
도 53은, 반도체 기판 위에 제작한 EL 표시 장치의 화소를 도시한 단면도의 일례이다.
도 53에 도시된 EL 표시 장치는, 반도체 기판(801)과, 기판(802)과, 절연체(803)와, 절연체(804)와, 절연체(805)와, 접착층(806)과, 필터(807)와, 필터(808)와, 필터(809)와, 절연체(811)와, 절연체(812)와, 절연체(813)와, 절연체(814)와, 절연체(815)와, 절연체(816)와, 절연체(817)와, 절연체(818)와, 절연체(819)와, 절연체(820)와, 절연체(821)와, 도전체(831)와, 도전체(832)와, 도전체(833)와, 도전체(834)와, 도전체(835)와, 도전체(836)와, 도전체(837)와, 도전체(838)와, 도전체(839)와, 도전체(840)와, 도전체(841)와, 도전체(842)와, 도전체(843)와, 도전체(844)와, 도전체(845)와, 도전체(846)와, 도전체(847)와, 도전체(848)와, 도전체(849)와, 도전체(850)와, 도전체(851), 도전체(852)와, 도전체(853)와, 도전체(854)와, 도전체(855)와, 도전체(856)와, 도전체(857)와, 도전체(858)와, 도전체(859)와, 도전체(860)와, 도전체(861)와, 도전체(862)와, 절연체(871)와, 도전체(872)와, 절연체(873)와, 절연체(874)와, 영역(875)과, 영역(876)과, 절연체(877)와, 절연체(878)와, 절연체(881)와, 도전체(882)와, 절연체(883)와, 절연체(884)와, 영역(885)과, 영역(886)과, 층(887)과, 층(888)과, 발광층(893)을 가진다.
또한, 반도체 기판(801)과, 절연체(871)와, 도전체(872)와, 절연체(873)와, 절연체(874)와, 영역(875)과, 영역(876)에 의하여 트랜지스터(891)가 구성된다. 반도체 기판(801)은, 채널 형성 영역으로서의 기능을 가진다. 절연체(871)는, 게이트 절연체로서의 기능을 가진다. 도전체(872)는, 게이트 전극으로서의 기능을 가진다. 절연체(873)는, 측벽 절연체로서의 기능을 가진다. 절연체(874)는, 측벽 절연체로서의 기능을 가진다. 영역(875)은, 소스 영역 또는/및 드레인 영역으로서의 기능을 가진다. 영역(876)은, 소스 영역 또는/및 드레인 영역으로서의 기능을 가진다.
도전체(872)는, 절연체(871)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 가진다. 영역(875) 및 영역(876)은, 반도체 기판(801)에 불순물이 첨가된 영역이다. 또는, 반도체 기판(801)이 실리콘 기판인 경우, 실리사이드가 형성된 영역이어도 좋다. 예를 들어, 텅스텐 실리사이드, 타이타늄 실리사이드, 코발트 실리사이드 또는 니켈 실리사이드 등을 가지는 영역이어도 좋다. 영역(875) 및 영역(876)은, 도전체(872), 절연체(873) 및 절연체(874) 등에 의하여, 자기 정합적으로 형성할 수 있다. 따라서, 반도체 기판(801)의 채널 형성 영역을 끼우는 위치에, 각각 영역(875) 및 영역(876)이 배치된다.
트랜지스터(891)는, 절연체(873)를 가짐으로써, 영역(875)과 채널 형성 영역 사이를 띄울 수 있다. 따라서, 절연체(873)를 가짐으로써, 영역(875)으로부터 발생되는 전계에 기인하여 트랜지스터(891)가 파괴 또는 열화되는 것을 억제할 수 있다. 또한, 트랜지스터(891)는, 절연체(874)를 가짐으로써, 영역(876)과 채널 형성 영역 사이를 띄울 수 있다. 따라서, 절연체(874)를 가짐으로써, 영역(876)으로부터 발생되는 전계에 기인하여 트랜지스터(891)가 파괴 또는 열화되는 것을 억제할 수 있다. 또한, 트랜지스터(891)는, 영역(875)과 채널 형성 영역의 간격보다, 영역(876)과 채널 형성 영역의 간격이 넓은 구조를 가진다. 예를 들어, 트랜지스터(891)의 동작 시에 있어서, 영역(875)과 채널 형성 영역의 전위차보다, 영역(876)과 채널 형성 영역의 전위차가 크게 되는 경우가 많은 경우, 높은 온 전류 및 높은 신뢰성을 양립할 수 있는 구조이다.
또한, 반도체 기판(801)과, 절연체(881)와, 도전체(882)와, 절연체(883)와, 절연체(884)와, 영역(885)과, 영역(886)에 의하여 트랜지스터(892)가 구성된다. 반도체 기판(801)은, 채널 형성 영역으로서의 기능을 가진다. 절연체(881)는, 게이트 절연체로서의 기능을 가진다. 도전체(882)는, 게이트 전극으로서의 기능을 가진다. 절연체(883)는, 측벽 절연체로서의 기능을 가진다. 절연체(884)는, 측벽 절연체로서의 기능을 가진다. 영역(885)은, 소스 영역 또는/및 드레인 영역으로서의 기능을 가진다. 영역(886)은, 소스 영역 또는/및 드레인 영역으로서의 기능을 가진다.
도전체(882)는, 절연체(881)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 가진다. 영역(885) 및 영역(886)은, 반도체 기판(801)에 불순물이 첨가된 영역이다. 또는, 반도체 기판(801)이 실리콘 기판인 경우, 실리사이드가 형성된 영역이다. 영역(885) 및 영역(886)은, 도전체(882), 절연체(883) 및 절연체(884) 등에 의하여, 자기 정합적으로 형성할 수 있다. 따라서, 반도체 기판(801)의 채널 형성 영역을 끼우는 위치에, 각각 영역(885) 및 영역(886)이 배치된다.
트랜지스터(892)는, 절연체(883)를 가짐으로써, 영역(885)과 채널 형성 영역 사이를 띄울 수 있다. 따라서, 절연체(883)를 가짐으로써, 영역(885)으로부터 발생되는 전계에 기인하여 트랜지스터(892)가 파괴 또는 열화되는 것을 억제할 수 있다. 또한, 트랜지스터(892)는, 절연체(884)를 가짐으로써, 영역(886)과 채널 형성 영역 사이를 띄울 수 있다. 따라서, 절연체(884)를 가짐으로써, 영역(886)으로부터 발생되는 전계에 기인하여 트랜지스터(892)가 파괴 또는 열화되는 것을 억제할 수 있다. 또한, 트랜지스터(892)는, 영역(885)과 채널 형성 영역의 간격보다, 영역(886)과 채널 형성 영역의 간격이 넓은 구조를 가진다. 예를 들어, 트랜지스터(892)의 동작 시에 있어서, 영역(885)과 채널 형성 영역의 전위차보다, 영역(886)과 채널 형성 영역의 전위차가 크게 되는 경우가 많은 경우, 높은 온 전류 및 높은 신뢰성을 양립할 수 있는 구조이다.
절연체(877)는, 트랜지스터(891) 및 트랜지스터(892)를 덮도록 배치된다. 따라서, 절연체(877)는, 트랜지스터(891) 및 트랜지스터(892)의 보호막으로서의 기능을 가진다. 절연체(803), 절연체(804) 및 절연체(805)는, 소자를 분리하는 기능을 가진다. 예를 들어, 트랜지스터(891)와 트랜지스터(892)는, 절연체(803) 및 절연체(804)를 사이에 가짐으로써 소자 분리된다.
도전체(851), 도전체(852), 도전체(853), 도전체(854), 도전체(855), 도전체(856), 도전체(857), 도전체(858), 도전체(859), 도전체(860), 도전체(861) 및 도전체(862)는, 소자와 소자, 소자와 배선, 배선과 배선 등을 전기적으로 접속하는 기능을 가진다. 따라서, 이들 도전체를 배선 또는 플러그라고 바꿔 말할 수도 있다.
도전체(831), 도전체(832), 도전체(833), 도전체(834), 도전체(835), 도전체(836), 도전체(837), 도전체(838), 도전체(839), 도전체(840), 도전체(841), 도전체(842), 도전체(843), 도전체(844), 도전체(845), 도전체(846), 도전체(847), 도전체(849), 도전체(850)는, 배선, 전극 또는/및 차광층으로서의 기능을 가진다.
예를 들어, 도전체(836) 및 도전체(844)는, 절연체(817)를 가지는 용량 소자의 전극으로서의 기능을 가진다. 예를 들어, 도전체(838) 및 도전체(845)는, 절연체(818)를 가지는 용량 소자의 전극으로서의 기능을 가진다. 예를 들어, 도전체(840) 및 도전체(846)는, 절연체(819)를 가지는 용량 소자의 전극으로서의 기능을 가진다. 예를 들어, 도전체(842) 및 도전체(847)는, 절연체(820)를 가지는 용량 소자의 전극으로서의 기능을 가진다. 또한, 도전체(836)와 도전체(838)가 전기적으로 접속되어 있어도 좋다. 또한, 도전체(844)와 도전체(845)가 전기적으로 접속되어 있어도 좋다. 또한, 도전체(840)와 도전체(842)가 전기적으로 접속되어 있어도 좋다. 또한, 도전체(846)와 도전체(847)가 전기적으로 접속되어도 좋다.
절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815) 및 절연체(816)는, 층간 절연체로서의 기능을 가진다. 절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815) 및 절연체(816)는, 표면이 평탄화되어 있으면 바람직하다.
도전체(831), 도전체(832), 도전체(833) 및 도전체(834)는, 절연체(811) 위에 배치된다. 도전체(851)는, 절연체(811)의 개구부에 배치된다. 도전체(851)는, 도전체(831)와 영역(875)을 전기적으로 접속한다. 도전체(852)는, 절연체(811)의 개구부에 배치된다. 도전체(852)는, 도전체(833)와 영역(885)을 전기적으로 접속한다. 도전체(853)는, 절연체(811)의 개구부에 배치된다. 도전체(853)는, 도전체(834)와 영역(886)을 전기적으로 접속한다.
도전체(835), 도전체(836), 도전체(837) 및 도전체(838)는, 절연체(812) 위에 배치된다. 도전체(836) 위에는 절연체(817)가 배치된다. 절연체(817) 위에는 도전체(844)가 배치된다. 도전체(838) 위에는 절연체(818)가 배치된다. 절연체(818) 위에는 도전체(845)가 배치된다. 도전체(854)는, 절연체(812)의 개구부에 배치된다. 도전체(854)는, 도전체(835)와 도전체(831)를 전기적으로 접속한다. 도전체(855)는, 절연체(812)의 개구부에 배치된다. 도전체(855)는, 도전체(837)와 도전체(833)를 전기적으로 접속한다.
도전체(839), 도전체(840), 도전체(841) 및 도전체(842)는, 절연체(813) 위에 배치된다. 도전체(840) 위에는 절연체(819)가 배치된다. 절연체(819) 위에는 도전체(846)가 배치된다. 도전체(842) 위에는 절연체(820)가 배치된다. 절연체(820) 위에는 도전체(847)가 배치된다. 도전체(856)는, 절연체(813)의 개구부에 배치된다. 도전체(856)는, 도전체(839)와 도전체(835)를 전기적으로 접속한다. 도전체(857)는, 절연체(813)의 개구부에 배치된다. 도전체(857)는, 도전체(840)와 도전체(844)를 전기적으로 접속한다. 도전체(858)는, 절연체(813)의 개구부에 배치된다. 도전체(858)는, 도전체(841)와 도전체(837)를 전기적으로 접속한다. 도전체(859)는, 절연체(813)의 개구부에 배치된다. 도전체(859)는, 도전체(842)와 도전체(845)를 전기적으로 접속한다.
도전체(843)는, 절연체(814) 위에 배치된다. 도전체(860)는, 절연체(814)의 개구부에 배치된다. 도전체(860)는, 도전체(843)와 도전체(846)를 전기적으로 접속한다. 도전체(860)는, 도전체(843)와 도전체(847)를 전기적으로 접속한다.
도전체(848)는, 절연체(815) 위에 배치된다. 도전체(848)는, 전기적으로 떠 있어도 좋다. 또한, 도전체(848)는, 차광층으로서의 기능을 가지면, 도전체에 한정되지 않는다. 예를 들어, 차광성을 가지는 절연체 또는 반도체이어도 좋다.
도전체(849)는, 절연체(816) 위에 배치된다. 절연체(821)는, 절연체(816) 위 및 도전체(849) 위에 배치된다. 절연체(821)는, 도전체(849)를 노출시키는 개구부를 가진다. 발광층(893)은, 도전체(849) 위 및 절연체(821) 위에 배치된다. 도전체(850)는, 발광층(893) 위에 배치된다.
따라서, 도전체(849)와 도전체(850)에 전위차를 줌으로써, 발광층(893)으로부터 발광이 일어난다. 그러므로, 도전체(849)와, 도전체(850)와, 발광층(893)은 발광 소자로서의 기능을 가진다. 또한, 절연체(821)는, 격벽으로서의 기능을 가진다.
절연체(878)는, 도전체(850) 위에 배치된다. 절연체(878)는, 발광 소자를 덮기 때문에, 보호 절연체로서의 기능을 가진다. 예를 들어, 절연체(878)가 배리어성을 가지는 절연체이어도 좋다. 또한, 배리어성을 가지는 절연체에 의하여, 발광 소자를 둘러싸는 구조로 하여도 좋다.
기판(802)은, 투광성을 가지는 기판을 사용하면 좋다. 예를 들어, 기판(750)에 관한 기재를 참조한다. 기판(802)에는, 층(887) 및 층(888)이 제공된다. 층(887) 및 층(888)은, 차광층으로서의 기능을 가진다. 차광층으로서는, 예를 들어, 수지나 금속 등을 사용하면 좋다. 층(887) 및 층(888)을 가짐으로써, EL 표시 장치의 콘트라스트나 색의 번짐 등을 저감할 수 있다.
필터(807), 필터(808) 및 필터(809)는, 컬러 필터로서의 기능을 가진다. 예를 들어, 필터(2054)에 관한 기재를 참조한다. 필터(808)는, 층(888), 기판(802) 및 층(887)에 걸쳐 배치된다. 필터(807)는, 층(888)에 있어서 필터(808)와 중첩되는 영역을 가진다. 필터(809)는, 층(887)에 있어서 필터(808)와 중첩되는 영역을 가진다. 필터(807), 필터(808) 및 필터(809)는, 각각 두께가 달라도 좋다. 필터의 두께가 다름으로써, 발광 소자로부터의 광 추출 효율이 높아지는 경우가 있다.
필터(807), 필터(808) 및 필터(809)와, 절연체(878) 사이에는, 접착층(806)이 배치된다.
도 53에 도시된 EL 표시 장치는, 트랜지스터, 용량 소자 또는/및 배선층 등이 적층된 구조를 가지기 때문에, 화소를 축소할 수 있다. 그러므로, 고정세의 EL 표시 장치를 실현할 수 있다.
여기까지는, EL 표시 장치의 예에 대하여 설명하였다. 다음으로 액정 표시 장치의 예에 대하여 설명한다.
도 54의 (A)는, 액정 표시 장치의 화소의 구성예를 도시한 회로도이다. 도 54에 도시된 화소는, 트랜지스터(751)와, 용량 소자(752)와, 한 쌍의 전극 사이에 액정이 충전된 소자(액정 소자)(753)를 가진다.
트랜지스터(751)에서는, 소스, 드레인의 한쪽이 신호선(755)에 전기적으로 접속되고, 게이트가 주사선(754)에 전기적으로 접속되어 있다.
용량 소자(752)에서는, 한쪽의 전극이 트랜지스터(751)의 소스, 드레인의 다른 쪽에 전기적으로 접속되고, 다른 쪽의 전극이 공통 전위를 공급하는 배선에 전기적으로 접속되어 있다.
액정 소자(753)에서는, 한쪽의 전극이 트랜지스터(751)의 소스, 드레인의 다른 쪽에 전기적으로 접속되고, 다른 쪽의 전극이 공통 전위를 공급하는 배선에 전기적으로 접속되어 있다. 또한, 상술한 용량 소자(752)의 다른 쪽의 전극이 전기적으로 접속되는 배선에 공급되는 공통 전위와, 액정 소자(753)의 다른 쪽의 전극에 공급되는 공통 전위가 상이한 전위이어도 좋다.
또한, 액정 표시 장치도, 상면도는 EL 표시 장치와 마찬가지인 것으로 하여 설명한다. 도 52의 (B)의 일점쇄선 M-N에 대응하는 액정 표시 장치의 단면도를 도 54의 (B)에 도시하였다. 도 54의 (B)에 있어서, FPC(732)는, 단자(731)를 통하여 배선(733a)과 접속된다. 또한, 배선(733a)은, 트랜지스터(751)를 구성하는 도전체 또는 반도체 중 어느 쪽과 같은 종류의 도전체 또는 반도체를 사용하여도 좋다.
트랜지스터(751)에 대해서는, 트랜지스터(741)에 관한 기재를 참조한다. 또한, 용량 소자(752)에 대해서는, 용량 소자(742)에 관한 기재를 참조한다. 또한, 도 54의 (B)에는, 도 52의 (C)의 용량 소자(742)에 대응한 용량 소자(752)의 구조를 도시하였지만, 이에 한정되지 않는다.
또한, 트랜지스터(751)의 반도체에 산화물 반도체를 사용한 경우, 매우 오프 전류가 작은 트랜지스터로 할 수 있다. 따라서, 용량 소자(752)에 유지된 전하가 누설되기 어렵고, 장기간에 걸쳐 액정 소자(753)에 인가되는 전압을 유지할 수 있다. 그러므로, 움직임이 적은 동영상이나 정지 화상의 표시 시에, 트랜지스터(751)를 오프 상태로 함으로써, 트랜지스터(751)의 동작을 위한 전력이 불필요하게 되어, 소비전력이 작은 액정 표시 장치로 할 수 있다. 또한, 용량 소자(752)의 점유 면적을 작게 할 수 있기 때문에, 개구율이 높은 액정 표시 장치, 또는 고정세화된 액정 표시 장치를 제공할 수 있다.
트랜지스터(751) 및 용량 소자(752) 위에는, 절연체(721)가 배치된다. 여기서, 절연체(721)는, 트랜지스터(751)에 도달하는 개구부를 가진다. 절연체(721) 위에는, 도전체(791)가 배치된다. 도전체(791)는, 절연체(721)의 개구부를 통하여 트랜지스터(751)와 전기적으로 접속한다.
여기서, 절연체(422), 절연체(428) 및 절연체(409)는, 배리어성을 가지는 절연체이다. 즉, 도 54에 도시된 표시 장치는, 트랜지스터(751)가 배리어성을 가지는 절연체로 둘러싸인 구조를 가진다. 다만, 절연체(422), 절연체(428) 및 절연체(409) 중 어느 하나 이상을 가지지 않아도 된다.
도전체(791) 위에는, 배향막으로서 기능하는 절연체(792)가 배치된다. 절연체(792) 위에는, 액정층(793)이 배치된다. 액정층(793) 위에는, 배향막으로서 기능하는 절연체(794)가 배치된다. 절연체(794) 위에는, 스페이서(795)가 배치된다. 스페이서(795) 및 절연체(794) 위에는, 도전체(796)가 배치된다. 도전체(796) 위에는, 기판(797)이 배치된다.
상술한 구조를 가짐으로써, 점유 면적이 작은 용량 소자를 가지는 표시 장치를 제공할 수 있거나, 또는 표시 품위가 높은 표시 장치를 제공할 수 있다. 또는, 고정세의 표시 장치를 제공할 수 있다.
예를 들어, 본 명세서 등에 있어서, 표시 소자, 표시 소자를 가지는 장치인 표시 장치, 발광 소자, 및 발광 소자를 가지는 장치인 발광 장치는, 다양한 형태를 사용할 수 있거나, 또는 다양한 소자를 가질 수 있다. 표시 소자, 표시 장치, 발광 소자 또는 발광 장치는, 예를 들어, 백색, 적색, 녹색 또는 청색 등의 발광 다이오드(LED: Light Emitting Diode), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, 그레이팅 라이트 밸브(GLV), 플라스마 디스플레이(PDP), MEMS(마이크로 일렉트로 메커니컬 시스템)를 사용한 표시 소자, 디지털 마이크로미러 디바이스(DMD), DMS(디지털 마이크로 셔터), IMOD(간섭 변조) 소자, 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 일렉트로 웨팅 소자, 압전 세라믹 디스플레이, 카본 나노튜브를 사용한 표시 소자 등 중 적어도 하나를 가진다. 이들 외에도, 전기적 또는 자기적 작용에 의하여, 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시 매체를 가져도 좋다.
EL 소자를 사용한 표시 장치의 일례로서는, EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, 필드 이미션 디스플레이(FED) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 액정 소자를 사용한 표시 장치의 일례로서는, 액정 디스플레이(투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 투사형 액정 디스플레이) 등이 있다. 전자 잉크, 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는, 전자 종이 등이 있다. 또한, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현하는 경우에는, 화소 전극의 일부, 또는 전부가, 반사 전극으로서의 기능을 가지도록 하면 좋다. 예를 들어, 화소 전극의 일부 또는 전부가, 알루미늄, 은 등을 가지도록 하면 좋다. 또한, 그 경우, 반사 전극 아래에, SRAM 등의 기억 회로를 제공하는 것도 가능하다. 이에 의하여, 소비전력을 더 저감할 수 있다.
또한, LED를 사용하는 경우, LED의 전극이나 질화물 반도체 아래에, 그래핀이나 그래파이트를 배치하여도 좋다. 그래핀이나 그래파이트는, 복수의 층을 중첩시켜, 다층막으로 하여도 좋다. 이와 같이, 그래핀이나 그래파이트를 제공하는 것에 의하여, 그 위에 질화물 반도체, 예를 들어 결정을 가지는 n형 GaN 반도체 등을 용이하게 성막할 수 있다. 또한, 그 위에, 결정을 가지는 p형 GaN 반도체 등을 제공하여, LED를 구성할 수 있다. 또한, 그래핀이나 그래파이트와, 결정을 가지는 n형 GaN 반도체 사이에, AlN층을 제공하여도 좋다. 또한, LED가 가지는 GaN 반도체는, MOCVD로 성막하여도 좋다. 다만, 그래핀을 제공함으로써, LED가 가지는 GaN 반도체는, 스퍼터링법으로 성막하는 것도 가능하다.
<전자 기기>
본 발명의 일 형태에 따른 반도체 장치는, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD: Digital Versatile Disc 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 가지는 장치)에 사용할 수 있다. 그 외에, 본 발명의 일 형태에 따른 반도체 장치를 사용할 수 있는 전자 기기로서, 휴대 전화, 휴대형을 포함하는 게임기, 휴대 데이터 단말, 전자 서적 단말, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운티드 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 55에 도시하였다.
도 55의 (A)는 휴대형 게임기이며, 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 스타일러스(908) 등을 가진다. 또한, 도 55의 (A)에 도시된 휴대형 게임기는, 2개의 표시부(903)와 표시부(904)를 가지고 있지만, 휴대형 게임기가 가지는 표시부의 수는, 이에 한정되지 않는다.
도 55의 (B)는 휴대 데이터 단말이며, 제 1 하우징(911), 제 2 하우징(912), 제 1 표시부(913), 제 2 표시부(914), 접속부(915), 조작 키(916) 등을 가진다. 제 1 표시부(913)는 제 1 하우징(911)에 제공되어 있고, 제 2 표시부(914)는 제 2 하우징(912)에 제공되어 있다. 그리고, 제 1 하우징(911)과 제 2 하우징(912)은, 접속부(915)에 의하여 접속되어 있고, 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도는, 접속부(915)에 의하여 변경이 가능하다. 제 1 표시부(913)에서의 영상을, 접속부(915)에서의 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도에 따라서 전환하는 구성으로 하여도 좋다. 또한, 제 1 표시부(913) 및 제 2 표시부(914) 중 적어도 한쪽에, 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하도록 하여도 좋다. 또한, 위치 입력 장치로서의 기능은, 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는, 위치 입력 장치로서의 기능은, 포토센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공하는 것에 의해서도, 부가할 수 있다.
도 55의 (C)는 노트북형 퍼스널 컴퓨터이며, 하우징(921), 표시부(922), 키보드(923), 포인팅 디바이스(924) 등을 가진다.
도 55의 (D)는 전기 냉동 냉장고이며, 하우징(931), 냉장실용 도어(932), 냉동실용 도어(933) 등을 가진다.
도 55의 (E)는 비디오 카메라이며, 제 1 하우징(941), 제 2 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 접속부(946) 등을 가진다. 조작 키(944) 및 렌즈(945)는 제 1 하우징(941)에 제공되어 있고, 표시부(943)는 제 2 하우징(942)에 제공되어 있다. 그리고, 제 1 하우징(941)과 제 2 하우징(942)은, 접속부(946)에 의하여 접속되어 있고, 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도는, 접속부(946)에 의하여 변경이 가능하다. 표시부(943)에서의 영상을, 접속부(946)에서의 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도에 따라서 전환하는 구성으로 하여도 좋다.
도 55의 (F)는 자동차이며, 차체(951), 차륜(952), 대시보드(953), 라이트(954) 등을 가진다.
[실시예 1]
본 실시예에서는, 다결정 In-Ga-Zn 산화물을 소성하고, 수소 농도를 측정하였다.
준비한 다결정 In-Ga-Zn 산화물은, 원자수비가 In:Ga:Zn=1:1:1이다. 그리고, 다결정 In-Ga-Zn 산화물을 잘라 내어, 소성의 조건의 차이에 따라, 각각 시료 1, 시료 2, 시료 3 및 시료 4로 하였다.
시료 1은, 도 1의 (B)에 나타낸 소성의 조건으로 행한 시료이다. 시료 1의 소성의 조건을 아래 표에 나타낸다.
[표 3]
Figure pct00003
시료 2는, 도 1의 (B)에 나타낸 소성의 조건으로 행한 시료이다. 시료 2의 소성의 조건을 아래 표에 나타낸다.
[표 4]
Figure pct00004
시료 3은, 도 2의 (A)에 나타낸 소성의 조건으로 행한 시료이다. 시료 3의 소성의 조건을 아래 표에 나타낸다.
[표 5]
Figure pct00005
또한, 시료 4는, 시료 1 내지 시료 3에서의 소성 전에 상당하는 시료이다.
제작한 시료 1 내지 시료 4의 수소 농도를 SIMS로 측정하였다. 프로파일을, 각각 도 61의 (A), (B), (C) 및 (D)에 나타내었다. 또한, 도면 안의 파선은 본 측정에서의 측정 하한을 나타낸다. SIMS에는, ULVAC·PHI 주식회사 제조 사중극형 이차 이온 질량 분석 장치 PHI ADEPT1010을 사용하였다.
소성 전에 상당하는 시료 4에서는, 표면의 특이점을 제외한 평균의 수소 농도가 1×1019atoms/cm3 정도였다. 또한, 소성을 행한 시료 1은 3×1018atoms/cm3 정도였다. 또한, 소성을 행한 시료 2는 4×1018atoms/cm3 정도였다. 또한, 소성을 행한 시료 3은 3×1018atoms/cm3 정도였다. 또한, 소성을 행한 시료 1 내지 시료 3의 수소 농도는, 본 측정에서의 측정 하한인 1.3×1018atoms/cm3 근방인 것으로부터, 수소 농도가 측정 하한 이하인 영역을 가지고 있을 가능성도 있다.
본 실시예에서, 본 발명의 일 형태에 따른 소성을 행한 In-Ga-Zn 산화물은, 소성 전과 비교하여 수소 농도가 저감되어 있는 것을 알았다. 시료 1의 결과로부터, 불활성 분위기인 질소 분위기에서의 가열에 의하여, In-Ga-Zn 산화물 내의 수소 농도가 저감되는 것을 알았다. 한편, 시료 2 및 시료 3에서는, 불활성 분위기인 질소 분위기에서의 가열과, 산화성 분위기인 산소 분위기에서의 가열을 조합함으로써, 시료 1에 비하여 In-Ga-Zn 산화물 내의 산소 결손도 저감된다. 따라서, 시료 2 또는 시료 3과 마찬가지로 제작한 스퍼터링용 타깃은, 수소 농도가 낮고, 또한 산소 결손이 적은 결함 밀도가 낮은 타깃인 것을 알 수 있다.
100: 타깃
100a: 타깃
100b: 타깃
101: 성막실
103b: 마그넷 유닛
110: 백킹 플레이트
110a: 백킹 플레이트
110b: 백킹 플레이트
120: 타깃 홀더
120a: 타깃 홀더
120b: 타깃 홀더
122: 타깃 실드
122a: 타깃 실드
122b: 타깃 실드
123: 타깃 실드
130: 마그넷 유닛
130a: 마그넷 유닛
130b: 마그넷 유닛
130N: 마그넷
130N1: 마그넷
130N2: 마그넷
130S: 마그넷
132: 마그넷 홀더
140: 플라스마
142: 부재
160: 기판
170: 기판 홀더
180a: 자력선
180b: 자력선
190: 전원
191: 전원
200: 펠릿
200a: 펠릿
200b: 펠릿
200c: 펠릿
201: 이온
202: 가로 성장부
206a: 층
206b: 층
206d: 펠릿
206e: 펠릿
206f: 펠릿
206m: 층
210: 백킹 플레이트
220: 기판
230: 타깃
240: 플라스마
250: 마그넷
260: 가열 기구
400: 기판
401: 절연체
402: 절연체
404: 도전체
406a: 반도체
406b: 반도체
406c: 반도체
408: 절연체
409: 절연체
412: 절연체
413: 도전체
416a: 도전체
416b: 도전체
422: 절연체
428: 절연체
450: 반도체 기판
452: 절연체
454: 도전체
456: 영역
460: 영역
462: 절연체
464: 절연체
466: 절연체
468: 절연체
472a: 영역
472b: 영역
474a: 도전체
474b: 도전체
474c: 도전체
476a: 도전체
476b: 도전체
478a: 도전체
478b: 도전체
478c: 도전체
480a: 도전체
480b: 도전체
480c: 도전체
490: 절연체
492: 절연체
494: 절연체
496a: 도전체
496b: 도전체
496c: 도전체
496d: 도전체
498a: 도전체
498b: 도전체
498c: 도전체
498d: 도전체
500: 기판
502: 절연체
503: 절연체
504: 도전체
506a: 반도체
506b: 반도체
506c: 반도체
508: 절연체
512: 절연체
513: 도전체
514: 도전체
516a: 도전체
516b: 도전체
700: 기판
704a: 도전체
704b: 도전체
706: 반도체
706a: 반도체
706b: 반도체
712a: 절연체
712b: 절연체
714a: 도전체
714b: 도전체
716a: 도전체
716b: 도전체
718a: 절연체
718b: 절연체
718c: 절연체
719: 발광 소자
720: 절연체
721: 절연체
731: 단자
732: FPC
733a: 배선
734: 실재
735: 구동 회로
736: 구동 회로
737: 화소
741: 트랜지스터
742: 용량 소자
743: 스위치 소자
744: 신호선
750: 기판
751: 트랜지스터
752: 용량 소자
753: 액정 소자
754: 주사선
755: 신호선
781: 도전체
782: 발광층
783: 도전체
784: 격벽
791: 도전체
792: 절연체
793: 액정층
794: 절연체
795: 스페이서
796: 도전체
797: 기판
801: 반도체 기판
802: 기판
803: 절연체
804: 절연체
805: 절연체
806: 접착층
807: 필터
808: 필터
809: 필터
811: 절연체
812: 절연체
813: 절연체
814: 절연체
815: 절연체
816: 절연체
817: 절연체
818: 절연체
819: 절연체
820: 절연체
821: 절연체
831: 도전체
832: 도전체
833: 도전체
834: 도전체
835: 도전체
836: 도전체
837: 도전체
838: 도전체
839: 도전체
840: 도전체
841: 도전체
842: 도전체
843: 도전체
844: 도전체
845: 도전체
846: 도전체
847: 도전체
848: 도전체
849: 도전체
850: 도전체
851: 도전체
852: 도전체
853: 도전체
854: 도전체
855: 도전체
856: 도전체
857: 도전체
858: 도전체
859: 도전체
860: 도전체
861: 도전체
862: 도전체
871: 절연체
872: 도전체
873: 절연체
874: 절연체
875: 영역
876: 영역
877: 절연체
878: 절연체
881: 절연체
882: 도전체
883: 절연체
884: 절연체
885: 영역
886: 영역
887: 층
888: 층
891: 트랜지스터
892: 트랜지스터
893: 발광층
901: 하우징
902: 하우징
903: 표시부
904: 표시부
905: 마이크로폰
906: 스피커
907: 조작 키
908: 스타일러스
911: 하우징
912: 하우징
913: 표시부
914: 표시부
915: 접속부
916: 조작 키
921: 하우징
922: 표시부
923: 키보드
924: 포인팅 디바이스
931: 하우징
932: 냉장실용 도어
933: 냉동실용 도어
941: 하우징
942: 하우징
943: 표시부
944: 조작 키
945: 렌즈
946: 접속부
951: 차체
952: 차륜
953: 대시보드
954: 라이트
1189: ROM 인터페이스
1190: 기판
1191: ALU
1192: ALU 컨트롤러
1193: 인스트럭션 디코더
1194: 인터럽트 컨트롤러
1195: 타이밍 컨트롤러
1196: 레지스터
1197: 레지스터 컨트롤러
1198: 버스 인터페이스
1199: ROM
1200: 기억 소자
1201: 회로
1202: 회로
1203: 스위치
1204: 스위치
1206: 논리 소자
1207: 용량 소자
1208: 용량 소자
1209: 트랜지스터
1210: 트랜지스터
1213: 트랜지스터
1214: 트랜지스터
1220: 회로
2000: 촬상 장치
2001: 스위치
2002: 스위치
2003: 스위치
2010: 화소부
2011: 화소
2012: 부화소
2012B: 부화소
2012G: 부화소
2012R: 부화소
2020: 광전 변환 소자
2030: 화소 회로
2031: 배선
2047: 배선
2048: 배선
2049: 배선
2050: 배선
2053: 배선
2054: 필터
2054B: 필터
2054G: 필터
2054R: 필터
2055: 렌즈
2056: 광
2057: 배선
2060: 주변 회로
2070: 주변 회로
2080: 주변 회로
2090: 주변 회로
2091: 광원
2100: 트랜지스터
2200: 트랜지스터
2355: 렌즈
2700: 성막 장치
2300: 실리콘 기판
2310: 층
2320: 층
2328: 절연체
2330: 층
2340: 층
2351: 트랜지스터
2352: 트랜지스터
2353: 트랜지스터
2354: 필터
2360: 포토다이오드
2361: 애노드
2363: 저저항 영역
2370: 플러그
2371: 배선
2372: 배선
2373: 배선
2409: 절연체
2422: 절연체
2428: 절연체
2701: 대기 측 기판 공급실
2702: 대기 측 기판 반송실
2703a: 로드록실
2703b: 언로드록실
2704: 반송실
2705: 기판 가열실
2706a: 성막실
2706b: 성막실
2706c: 성막실
2751: 크라이오 트랩
2752: 기판 수수 스테이지
2761: 카세트 포트
2762: 얼라인먼트 포트
2763: 반송 로봇
2764: 게이트 밸브
2765: 가열 스테이지
2766a: 타깃
2766b: 타깃
2767: 타깃 실드
2767a: 타깃 실드
2767b: 타깃 실드
2768: 기판 홀더
2769: 기판
2770: 진공 펌프
2771: 크라이오펌프
2772: 터보 분자 펌프
2780: 질량 유량 컨트롤러
2781: 정제기
2782: 가스 가열 기구
2784: 가변 부재
2790a: 마그넷 유닛
2790b: 마그넷 유닛
2791: 전원
3001: 배선
3002: 배선
3003: 배선
3004: 배선
3005: 배선
3200: 트랜지스터
3300: 트랜지스터
3400: 용량 소자
5100: 펠릿
5120: 기판
5161: 영역

Claims (9)

  1. 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와,
    상기 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온(昇溫)하는 제 2 단계와,
    상기 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기에서, 상기 제 2 온도에서 제 3 온도까지 강온(降溫)하는 제 3 단계를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  2. 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와,
    상기 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온하는 제 2 단계와,
    상기 혼합물을, 상기 제 1 분위기 및 상기 제 2 온도에서, 3분 이상 24시간 미만 유지하는 제 3 단계와,
    상기 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기에서, 상기 제 2 온도에서 제 3 온도까지 강온하는 제 4 단계를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  3. 인듐과, 아연과, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨 또는 주석)과, 산소를 가지는 혼합물을 준비하는 제 1 단계와,
    상기 혼합물을, 질소를 90체적% 이상 100체적% 이하의 농도로 가지는 제 1 분위기에서, 제 1 온도에서 제 2 온도까지 승온하는 제 2 단계와,
    상기 혼합물을, 상기 제 1 분위기 및 상기 제 2 온도에서, 3분 이상 24시간 미만 유지하는 제 3 단계와,
    상기 혼합물을, 산소를 10체적% 이상 100체적% 이하의 농도로 가지는 제 2 분위기 및 상기 제 2 온도에서, 3분 이상 24시간 미만 유지하는 제 4 단계와,
    상기 혼합물을, 상기 제 2 분위기에서, 상기 제 2 온도에서 제 3 온도까지 강온하는 제 4 단계를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 분위기는, 노점(露點) -60℃ 미만의 가스를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 분위기는, 노점 -60℃ 미만의 가스를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 분위기는, 건조 공기를 가지는 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 온도는, 10℃ 이상 300℃ 이하인 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 온도는, 800℃ 이상 1700℃ 이하인 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 3 온도는 10℃ 이상 300℃ 이하인 것을 특징으로 하는, 스퍼터링용 타깃의 제작 방법.
KR1020177018691A 2014-12-26 2014-12-16 스퍼터링용 타깃의 제작 방법 KR20170101233A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-266201 2014-12-26
JP2014266201 2014-12-26
JPJP-P-2015-004964 2015-01-14
JP2015004964 2015-01-14
PCT/IB2015/059650 WO2016103114A1 (ja) 2014-12-26 2015-12-16 スパッタリング用ターゲットの作製方法

Publications (1)

Publication Number Publication Date
KR20170101233A true KR20170101233A (ko) 2017-09-05

Family

ID=56149350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018691A KR20170101233A (ko) 2014-12-26 2014-12-16 스퍼터링용 타깃의 제작 방법

Country Status (5)

Country Link
US (1) US10316404B2 (ko)
JP (1) JP6608848B2 (ko)
KR (1) KR20170101233A (ko)
CN (1) CN107109630A (ko)
WO (1) WO2016103114A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102358829B1 (ko) * 2016-05-19 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
EP3605555A4 (en) * 2017-03-22 2020-12-16 Japan Atomic Energy Agency FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER, BEAM GUIDING DEVICE WITH USE OF THE FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER, FILTER DEVICE WITH USE OF THE FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER AND ADAPTATION PROCEDURES
US11148979B2 (en) * 2017-10-31 2021-10-19 James R. Glidewell Dental Ceramics, Inc. Process for forming sintered ceramic bodies having improved properties
WO2019130852A1 (ja) * 2017-12-28 2019-07-04 日本碍子株式会社 圧電性材料基板と支持基板との接合体およびその製造方法
US20210343876A1 (en) * 2018-08-01 2021-11-04 Idemitsu Kosan Co.,Ltd. Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor and electronic equipment
US10790466B2 (en) * 2018-12-11 2020-09-29 Feng-wen Yen In-line system for mass production of organic optoelectronic device and manufacturing method using the same system
JPWO2020178651A1 (ko) * 2019-03-01 2020-09-10

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5358891B2 (ja) * 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2384237A1 (en) * 2009-02-02 2011-11-09 The Regents of The University of California Reversible ethylene oxide capture in porous frameworks
KR20120106950A (ko) 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101370301B1 (ko) * 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102791132B (zh) * 2010-03-16 2015-02-25 日本曹达株式会社 植物病害防除剂
DE102010047756B3 (de) * 2010-10-08 2012-03-01 Heraeus Materials Technology Gmbh & Co. Kg Sputtertarget mit amorphen und mikrokristallinen Anteilen sowie Verfahren zur Herstellung eines Sputtertargets
JP5952031B2 (ja) 2011-03-07 2016-07-13 住友化学株式会社 酸化物焼結体の製造方法およびターゲットの製造方法
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20150023054A (ko) 2012-06-29 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target

Also Published As

Publication number Publication date
JP6608848B2 (ja) 2019-11-20
JPWO2016103114A1 (ja) 2017-12-21
US20170350002A1 (en) 2017-12-07
WO2016103114A1 (ja) 2016-06-30
US10316404B2 (en) 2019-06-11
CN107109630A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
JP6841945B2 (ja) 表示装置
JP6637822B2 (ja) 半導体装置
CN108780819B (zh) 复合体及晶体管
JP6608848B2 (ja) スパッタリング用ターゲットの作製方法
JP6947491B2 (ja) 半導体装置
TWI643969B (zh) 氧化物半導體的製造方法
CN107207252B (zh) 氧化物及其制造方法
JP2023109908A (ja) 酸化物の作製方法
WO2015059842A1 (ja) 酸化物半導体膜の作製方法
TW201633410A (zh) 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物以及氧化物的製造 方法
US9263531B2 (en) Oxide semiconductor film, film formation method thereof, and semiconductor device
JP2016180178A (ja) 酸化物およびその作製方法
TW201703104A (zh) 氧化物膜的製造方法及濺射裝置
JP6904907B2 (ja) 酸化物及び半導体装置の作製方法
JP6705810B2 (ja) 半導体装置
WO2016067161A1 (ja) 半導体装置およびその作製方法