JP2023059891A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2023059891A
JP2023059891A JP2023016945A JP2023016945A JP2023059891A JP 2023059891 A JP2023059891 A JP 2023059891A JP 2023016945 A JP2023016945 A JP 2023016945A JP 2023016945 A JP2023016945 A JP 2023016945A JP 2023059891 A JP2023059891 A JP 2023059891A
Authority
JP
Japan
Prior art keywords
film
insulating film
metal oxide
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023016945A
Other languages
English (en)
Inventor
俊光 生内
Toshimitsu Ubunai
寛暢 高橋
Hironobu Takahashi
泰靖 保坂
Hiroyasu Hosaka
正寛 渡邊
Masahiro Watanabe
拓哉 半田
Takuya Handa
行徳 島
Yukinori Shima
貴士 羽持
Takashi Hamochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023059891A publication Critical patent/JP2023059891A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】電気特性の良好な半導体装置を提供する。電気特性の安定した半導体装置を提供する。歩留りの高い半導体装置の作製方法を提供する。【解決手段】基板上に絶縁膜を成膜する第１の工程と、大気雰囲気下で基板を搬送する第２の工程と、絶縁膜を加熱する第３の工程と、金属酸化物膜を成膜する第４の工程と、を有し、第３の工程と第４の工程とは、水蒸気分圧が大気よりも小さい雰囲気下で、一貫して行われる。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置に関する。または、本発明の一
態様は、上記半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
近年、トランジスタの半導体層に用いる材料として、金属酸化物が注目されている。例
えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物を用いたトランジスタが知
られている（特許文献１参照。）。
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成でき
るため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また
、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能
であるため、設備投資を抑えられる。また、酸化物を用いたトランジスタは、高い電界効
果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。
特開２００６－１６５５２８号公報
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。ま
たは、電気特性の安定した半導体装置を提供することを課題の一とする。または、消費電
力の低い半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置
を提供することを課題の一とする。または、生産性の高い半導体装置の作製方法を提供す
ることを課題の一とする。または、歩留りの高い半導体装置の作製方法を提供することを
課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様
は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明
細書等の記載から抽出することが可能である。
本発明の一態様は、半導体装置の作製方法であって、基板上に絶縁膜を成膜する第１の
工程と、大気雰囲気下で基板を搬送する第２の工程と、絶縁膜を加熱する第３の工程と、
絶縁膜上に金属酸化物膜を成膜する第４の工程と、を有する。また第３の工程及び第４の
工程は、水蒸気分圧が大気よりも小さい雰囲気下で一貫して行われることを特徴とする。
また、上記において、第３の工程は、１００℃以上５００℃以下の温度範囲で行われ、
且つ１分以上１２０分以下の処理時間の範囲で行われることが好ましい。
また、上記において、第３の工程は、圧力が１×１０－７Ｐａ以上１×１０－３Ｐａ以
下で行われることが好ましい。
また、上記において、金属酸化物膜は、スパッタリング法により成膜されることが好ま
しい。
また、上記において、金属酸化物膜は、室温以上２００℃以下の温度で成膜されること
が好ましい。
また、上記において、金属酸化物膜は、室温以上１３０℃以下の温度で成膜されること
が好ましい。
また、上記において、金属酸化物膜は、意図的に加熱しない温度で成膜されることが好
ましい。
また、上記において、金属酸化物膜は、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＧａ、Ａｌ、Ｙ、
またはＳｎ）ターゲットを用いて成膜されることが好ましい。このとき、Ｉｎ、Ｍ、及び
Ｚｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１またはその近傍であることが好まし
い。または、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：７またはその
近傍であることが好ましい。
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特
性の安定した半導体装置を提供できる。または、消費電力の低い半導体装置を提供できる
。または、信頼性の高い半導体装置を提供できる。または、生産性の高い半導体装置の作
製方法を提供できる。または、歩留りの高い半導体装置の作製方法を提供できる。
なお、本発明の一態様は、必ずしもこれらの効果の全てを有する必要はない。また、こ
れら以外の効果は、明細書等の記載から抽出することが可能である。
半導体装置の作製方法を説明するフローチャート。 成膜装置を説明する上面図。 成膜装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 本発明に係る金属酸化物の原子数比の範囲を説明する図。 ＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 ＴＤＳ分析結果。 ＴＤＳ分析結果。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 トランジスタのＩｄ－Ｖｇ特性。 膜密度の測定位置を説明する図。 金属酸化物膜の膜密度の測定結果。 エネルギーギャップの測定位置を説明する図。 金属酸化物膜のエネルギーギャップの測定結果。 表示装置の概略図。 表示装置の画素の回路図。 シミュレーションに用いた構成のモデル図と、タイミングチャート。 電界効果移動度と書き込み時間のシミュレーション結果。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、チャネル領域介して、ソースとドレインとの間に電流を流
すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主と
して流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トラン
ジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一
の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを
指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネ
ルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値
電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロッ
トした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と
、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ
）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チ
ャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］とな
るゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」と、「導電体」とは、互いにに言い換えることが可能な場合がある
。
また、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子
数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎ
が２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはそ
の近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（
０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、
Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２
以下（０．１＜Ｚｎ≦２）とする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）
などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用
、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物
半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶこ
とができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半
導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘ
ｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅ
ｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａ
ｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合
がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一
例を表す。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは
、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体で
は半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（ま
たはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能で
ある。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッ
チングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ
ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることが
できる。
また、本明細書等において、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、
導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁
性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性
領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域
とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウ
ド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、
絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎ
ｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップ
を有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘ
ｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因する
ナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際
に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャッ
プを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有
する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用
いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及
び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合
材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ－Ｇａ－Ｚｎ酸
化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタ
リング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基
板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物
をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、
スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺ
Ｏは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶
構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（
Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の作製方法について説明する。
本発明の一態様は、基板上に絶縁膜を成膜する第１の工程と、大気雰囲気下で基板を搬
送する第２の工程と、絶縁膜を加熱する第３の工程と、金属酸化物膜を成膜する第４の工
程と、を有し、第３の工程と第４の工程とは、水蒸気分圧が大気よりも小さい雰囲気下で
、一貫して行われることを特徴とする、半導体装置の作製方法である。
トランジスタの活性層として機能する金属酸化物膜を、絶縁膜上に積層して形成する場
合、絶縁膜と金属酸化物膜との界面における不純物が問題となる。
絶縁膜と金属酸化物膜との界面に不純物が付着または混入することにより、半導体装置
の信頼性が悪くなる場合がある。したがって、絶縁膜と金属酸化物膜との界面には、水素
または水分などの不純物が少ないほど好ましい。
そこで、本発明の一態様においては、基板上に絶縁膜を成膜する第１の工程と、装置に
基板を搬送する第２の工程と、を行い、その後に、絶縁膜を加熱する第３の工程と、金属
酸化物膜を成膜する第４の工程とを、水蒸気分圧が大気よりも小さい雰囲気で行い、且つ
、第３の工程と第４の工程とを一貫して行う。例えば、第３の工程と第４の工程とを、こ
れらの工程の間で大気雰囲気に曝すことなく、連続して行うことができる。
第２の工程は、例えば大気雰囲気下で行うことができる。その場合、基板の搬送時に絶
縁膜表面に大気成分に含まれる水素や水分が吸着する場合がある。しかしながら、本発明
の一態様では、装置内において絶縁膜を加熱する第３の工程により、絶縁膜表面に吸着し
た水素や水分を脱離させることができる。さらに加熱処理後に、水蒸気分圧が大気よりも
小さい雰囲気で、一貫して金属酸化物膜の成膜を行うことが可能であるため、絶縁膜と金
属酸化物膜の界面に不純物が付着または混入することを抑制し、これらの界面を清浄なも
のとすることができる。また、絶縁膜中に含まれうる水素、水分などを除去することがで
きる。また、金属酸化物膜中に水素、水分などが混入することを抑制することができる。
なお、水蒸気分圧が大気よりも小さい雰囲気下とは、少なくとも大気よりも減圧の雰囲
気下である。具体的には、圧力が低真空もしくは中真空（数１００Ｐａから０．１Ｐａ）
、または、高真空もしくは超高真空（０．１Ｐａから１×１０－７Ｐａ）とすればよい。
特に、圧力が１×１０－７Ｐａ以上１×１０－３Ｐａ以下で、加熱処理を行うことが好
ましい。
また、上記態様とすることで、金属酸化物膜を、不純物濃度が低く、欠陥準位密度の低
い酸化物半導体膜とすることができる。
なお、金属酸化物膜としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を
用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。こ
こでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損が少ないことを含む）ことを
高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物膜中の不純物としては、
代表的には水、水素などが挙げられる。また、本明細書等において、金属酸化物膜中から
水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金
属酸化物膜に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学
量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ない
ため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が
形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンと
もいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属
酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、
高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、
チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極と
ドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、
半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性
を得ることができる。
＜１－１．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置の作製方法について、図１を用いて説明を行う。な
お、図１は、本発明の一態様の半導体装置の作製方法を説明するフローチャートである。
［第１の工程：絶縁膜の成膜］
第１の工程は、基板上に絶縁膜を成膜する工程である（図１、ステップＳ１０１）。
絶縁膜としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ
）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜としては、例
えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。な
お、金属酸化物膜との界面特性を向上させるため、絶縁膜において少なくとも金属酸化物
膜と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜として加熱によ
り酸素を放出する酸化物絶縁膜を用いることで、金属酸化物膜を成膜した後の加熱処理に
より絶縁膜に含まれる酸素を、金属酸化物膜に移動させることが可能である。
絶縁膜として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを
用いればよく、単層または積層で設けることができる。
［第２の工程：基板の搬送］
第２の工程は、絶縁膜が成膜された基板を、金属酸化物膜を成膜する装置に搬送する工
程である（図１、ステップＳ１０２）。
基板の搬送は、大気雰囲気下で行うことができる。または、水蒸気分圧が大気よりも小
さい雰囲気下で搬送を行ってもよい。大気雰囲気下で基板を搬送することにより、装置の
設置方法（レイアウト）の自由度を高めることができる。
基板の搬送工程には、次工程への待機状態も含まれる。待機状態では、基板は大気雰囲
気下で保管することができる。または、水蒸気分圧が大気よりも小さい雰囲気下で基板を
保管してもよい。大気雰囲気下で基板を保管することで、設備を簡略化できる。特に大型
の基板を用いる場合には、大気雰囲気下で基板を保管することが好ましい。
第２の工程において、絶縁膜の表面に、水分や水素などが吸着しうる。
［第３の工程：加熱処理］
第３の工程は、絶縁膜を加熱する工程である（図１、ステップＳ１０３）。
基板の搬送時に、絶縁膜表面に水分や水素などが吸着しうる。そのため、この状態で絶
縁膜上に金属酸化物膜を成膜した場合には、金属酸化物膜と絶縁膜との界面に水や水素な
どが多く含まれてしまう。そのため第３の工程では、金属酸化物膜の成膜前に、水蒸気分
圧が大気よりも小さい雰囲気下で加熱処理を行い、絶縁膜表面に吸着した水及び水素を除
去する。
絶縁膜を加熱する温度としては、水や水素が絶縁膜表面から脱離しうる温度以上の温度
とすればよい。一方、加熱温度が高すぎる場合には、絶縁膜中に含まれる酸素が脱離し、
金属酸化物膜に供給しうる酸素の量が減少してしまう場合がある。
絶縁膜を加熱する温度としては、１００℃以上５００℃以下、好ましくは１００℃以上
４５０℃以下、さらに好ましくは２００℃以上４００℃以下である。また、絶縁膜を加熱
する工程の処理時間としては、１分以上１２０分以下、好ましくは２分以上６０分以下、
さらに好ましくは３分以上１０分以下とすることができる。加熱する工程の処理時間は、
成膜装置のスループットに影響を与えるため、実施者が最適な時間を適宜選択することが
できる。また、高い温度で加熱する場合には、絶縁膜中の酸素の脱離を抑制するため、処
理時間を１０分以下とすることが好ましい。
絶縁膜を加熱する雰囲気としては、水蒸気圧が大気よりも低い雰囲気下で行うことが好
ましい。これにより、効率的に絶縁膜の表面に吸着した水や水素を脱離させることができ
る。例えば、大気圧よりも低い圧力（減圧雰囲気）下で加熱することが好ましい。真空度
が高いほど、より効率的に絶縁膜の表面に吸着した水や水素を脱離させることができる。
例えば、加熱処理を行うチャンバー内部の基板挿入時（すなわち、基板を挿入する直前の
圧力、または基板を挿入した直後の圧力）の圧力を、１×１０－７Ｐａ以上１×１０－３
Ｐａ以下、好ましくは１×１０－６Ｐａ以上１×１０－４Ｐａ以下とすればよい。また、
加熱処理中は、排気を行ってもよいし、排気を行わないでもよい。
［第４の工程：金属酸化物膜の成膜］
第４の工程は、絶縁膜上に金属酸化物膜を成膜する工程である（図１、ステップＳ１０
４）。
金属酸化物膜は、Ｉｎと、Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）と、Ｚｎと、を有す
ると好ましい。また、金属酸化物膜は、Ｉｎの原子数比がＭの原子数比より多い領域を有
すると好ましい。一例としては、金属酸化物膜のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉ
ｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍、あるいはＩｎ：Ｍ：Ｚｎ＝５：１：７または
その近傍とすると好ましい。
また、金属酸化物膜の成膜時に用いるガスとしては、不活性ガス（代表的にはアルゴン
）、及び酸素ガスの少なくとも一つを用いればよい。
例えば、金属酸化物を成膜する際に、アルゴンガスまたは酸素ガスのいずれか一方を用
いる。また、金属酸化物膜を成膜する際の酸素ガス流量のガス流量全体に占める割合（酸
素流量比ともいう）としては、０％以上３０％以下、好ましくは５％以上１５％以下であ
る。上述の酸素流量比とすることで、金属酸化物膜の結晶性を低くすることができる。ま
た、上述の酸素流量比とすることで、金属酸化物膜の材料構成を、後述するＣＡＣ－ＯＳ
とすることができる。
または、金属酸化物膜を成膜する際の酸素流量比としては、３０％より大きく１００％
以下、好ましくは５０％以上１００％以下、さらに好ましくは７０％以上１００％以下と
してもよい。上述の酸素流量比とすることで、金属酸化物膜の結晶性を高くすることがで
きる。
また、金属酸化物膜の形成時の基板温度としては、室温（２５℃）以上２００℃以下、
好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面
積のガラス基板を用いる場合に、基板の撓みまたは歪みを抑制することができる。
また、金属酸化物膜は積層構造としてもよい。このとき、第１の金属酸化物膜及び第２
の金属酸化物膜を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形
成できるため、製造コストを抑制することができる。また、同じスパッタリングターゲッ
トを用いる場合、同じ成膜装置にて真空中で一貫して第１の金属酸化物膜と、第２の金属
酸化物膜とを成膜することができるため、第１の金属酸化物膜と、第２の金属酸化物膜と
の界面に不純物が取り込まれるのを抑制することができる。
なお、上述した第３の工程及び第４の工程は、水蒸気分圧が大気よりも小さい雰囲気下
で一貫して行われ、且つ第１の工程、第２の工程、第３の工程、及び第４の工程の順で行
われる。
＜１－２．成膜装置の構成例＞
ここで、本発明の一態様の半導体装置の作製方法に用いることができる成膜装置の構成
例について、図２及び図３を用いて説明する。
図２及び図３に示す成膜装置を用いることで、絶縁膜と金属酸化物膜の界面、及び金属
酸化物膜中に入り込みうる不純物（特に水素、水）を低減することができる。
図２は、枚葉式マルチチャンバーの成膜装置４０００の上面図を模式的に示している。
成膜装置４０００は、基板を収容するカセットポート４１０１と、基板のアライメントを
行うアライメントポート４１０２と、を備える大気側基板供給室４００１と、大気側基板
供給室４００１から、基板を搬送する大気側基板搬送室４００２と、基板の搬入を行い、
且つ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室４
００３ａと、基板の搬出を行い、且つ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室４００３ｂと、真空中の基板の搬送を行う搬送室４０
０４と、基板の加熱を行う基板加熱室４００５と、ターゲットが配置され成膜を行う成膜
室４００６ａ、４００６ｂ、４００６ｃと、を有する。
なお、カセットポート４１０１は、図２に示すように複数（図２においては、３つ）有
していてもよい。
また、大気側基板搬送室４００２は、ロードロック室４００３ａ及びアンロードロック
室４００３ｂと接続され、ロードロック室４００３ａ及びアンロードロック室４００３ｂ
は、搬送室４００４と接続され、搬送室４００４は、基板加熱室４００５、成膜室４００
６ａ、４００６ｂ、４００６ｃと接続する。
なお、各室の接続部にはゲートバルブ４１０４が設けられており、大気側基板供給室４
００１と、大気側基板搬送室４００２を除き、各室を独立して真空状態に保持することが
できる。また、大気側基板搬送室４００２及び搬送室４００４は、搬送ロボット４１０３
を有し、ガラス基板を搬送することができる。
また、基板加熱室４００５は、プラズマ処理室を兼ねると好ましい。成膜装置４０００
は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不
純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築するこ
とができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加
熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数
を設けることができる。
次に、図２に示す成膜装置４０００の一点鎖線Ａ１－Ａ２、Ｂ１－Ｂ２、及びＢ２－Ｂ
３の切断面に相当する断面を、それぞれ図３（Ａ）、（Ｂ）、（Ｃ）に示す。
図３（Ａ）は、基板加熱室４００５と、搬送室４００４の断面図である。図３（Ａ）に
示す基板加熱室４００５は、基板を格納することができる複数の加熱ステージ４１０５を
有する。
なお、図３（Ａ）において、加熱ステージ４１０５は、７段の構成について示すが、こ
れに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ
４１０５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上す
るため好ましい。また、基板加熱室４００５は、バルブを介して真空ポンプ４２００と接
続されている。真空ポンプ４２００としては、例えば、ドライポンプ、およびメカニカル
ブースターポンプ等を用いることができる。
また、基板加熱室４００５に用いることのできる加熱機構としては、例えば、抵抗発熱
体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体から
の熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプ
などのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、
高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室４００５は、マスフローコントローラ４３００を介して、精製機４３
０１と接続される。なお、マスフローコントローラ４３００及び精製機４３０１は、ガス
種の数だけ設けられるが、簡単のため一つのみを示す。基板加熱室４００５に導入される
ガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いることができ
、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
搬送室４００４は、搬送ロボット４１０３を有している。搬送ロボット４１０３は、複
数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。
また、搬送室４００４は、バルブを介して真空ポンプ４２００と、クライオポンプ４２０
１と、接続されている。このような構成とすることで、搬送室４００４は、大気圧から低
真空または中真空（数１００Ｐａから０．１Ｐａ程度）まで真空ポンプ４２００を用いて
排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１
０－７Ｐａ程度）まではクライオポンプ４２０１を用いて排気される。
また、例えば、クライオポンプ４２０１は、搬送室４００４に対して２台以上並列に接
続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっ
ても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェ
ネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。ク
ライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、
定期的にリジェネが行われる。
図３（Ｂ）は、成膜室４００６ｂと、搬送室４００４と、ロードロック室４００３ａの
断面図である。図３（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明す
る。
図３（Ｂ）に示す成膜室４００６ｂは、ターゲット４１０６と、防着板４１０７と、基
板ステージ４１０８と、を有する。なお、ここでは基板ステージ４１０８には、基板４１
０９が設置されている。基板ステージ４１０８は、図示しないが、基板４１０９を保持す
る基板保持機構や、基板４１０９を裏面から加熱する裏面ヒーター等を備えていてもよい
。
なお、基板ステージ４１０８は、成膜時に床面に対して概略垂直状態に保持され、基板
受け渡し時には床面に対して概略水平状態に保持される。なお、図３（Ｂ）中において、
破線で示す箇所が基板受け渡し時の基板ステージ４１０８の保持される位置となる。この
ような構成とすることで成膜時に混入しうるゴミまたはパーティクルが基板４１０９に付
着する確率を、水平状態に保持するよりも抑制することができる。ただし、基板ステージ
４１０８を床面に対して垂直（９０°）状態に保持すると、基板４１０９が落下する可能
性があるため、基板ステージ４１０８の床面に対する角度は、８０°以上９０°未満とす
ることが好ましい。
また、防着板４１０７は、ターゲット４１０６からスパッタリングされる粒子が不要な
領域に堆積することを抑制できる。また、防着板４１０７は、累積されたスパッタリング
粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラ
スト処理、または防着板４１０７の表面に凹凸を設けてもよい。
また、成膜室４００６ｂは、ガス加熱機構４３０２を介してマスフローコントローラ４
３００と接続され、ガス加熱機構４３０２はマスフローコントローラ４３００を介して精
製機４３０１と接続される。ガス加熱機構４３０２により、成膜室４００６ｂに導入され
るガスを４０℃以上４００℃以下に加熱することができる。なお、ガス加熱機構４３０２
、マスフローコントローラ４３００、および精製機４３０１は、ガス種の数だけ設けられ
るが、簡単のため一つのみを示す。成膜室４００６ｂに導入されるガスは、露点が－８０
℃以下、好ましくは－１００℃以下であるガスを用いることができ、例えば、酸素ガス、
窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
また、成膜室４００６ｂは、バルブを介してターボ分子ポンプ４２０２および真空ポン
プ４２００と接続される。
また、成膜室４００６ｂは、クライオトラップ４１１０が設けられる。
クライオトラップ４１１０は、水などの比較的融点の高い分子（または原子）を吸着す
ることができる機構である。ターボ分子ポンプ４２０２は大きいサイズの分子（または原
子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素
や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラッ
プ４１１０が成膜室４００６ｂに接続された構成としている。クライオトラップ４１１０
の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ
４１１０が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気する
ことが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２
段目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室４００６ｂの排気方法は、これに限定されず、先の搬送室４００４に示す
排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もち
ろん、搬送室４００４の排気方法を成膜室４００６ｂと同様の構成（ターボ分子ポンプと
真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室４００４、基板加熱室４００５、及び成膜室４００６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。特に、成
膜室４００６ｂの背圧、ならびに各気体分子（原子）の分圧は、形成される膜中に不純物
が混入され得る可能性があるので、注意する必要がある。
上述した各室の背圧（全圧）は、１×１０－４Ｐａ以下、好ましくは３×１０－５Ｐａ
以下、さらに好ましくは１×１０－５Ｐａ以下である。上述した各室の質量電荷比（ｍ／
ｚ）が１８である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１×１
０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。また、上述した各室の
ｍ／ｚが２８である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１×
１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。また、上述した各室
のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１
×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができ
る。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓともいう。）Ｑｕ
ｌｅｅ ＣＧＭ－０５１を用いればよい。
次に、図３（Ｂ）に示す搬送室４００４、及びロードロック室４００３ａと、図３（Ｃ
）に示す大気側基板搬送室４００２、及び大気側基板供給室４００１の詳細について説明
を行う。なお、図３（Ｃ）は、大気側基板搬送室４００２、及び大気側基板供給室４００
１の断面図である。
図３（Ｂ）に示す搬送室４００４については、図３（Ａ）に示す搬送室４００４の記載
を参酌することができる。
ロードロック室４００３ａは、基板受け渡しステージ４１１１を有する。ロードロック
室４００３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室４００３ａの圧
力が大気圧になった時に、大気側基板搬送室４００２に設けられている搬送ロボット４１
０３から基板受け渡しステージ４１１１が基板を受け取る。その後、ロードロック室４０
０３ａを真空引きし、減圧状態としたのち、搬送室４００４に設けられている搬送ロボッ
ト４１０３が基板受け渡しステージ４１１１から基板を受け取る。
また、ロードロック室４００３ａは、バルブを介して真空ポンプ４２００、及びクライ
オポンプ４２０１と接続されている。真空ポンプ４２００、及びクライオポンプ４２０１
の排気系の接続方法は、搬送室４００４の接続方法を参酌することで接続できるため、こ
こでの説明は省略する。なお、図２に示すアンロードロック室４００３ｂは、ロードロッ
ク室４００３ａと同様の構成とすることができる。
大気側基板搬送室４００２は、搬送ロボット４１０３を有する。搬送ロボット４１０３
により、カセットポート４１０１とロードロック室４００３ａとの基板の受け渡しを行う
ことができる。また、大気側基板搬送室４００２、及び大気側基板供給室４００１の上方
にＨＥＰＡフィルター（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａ
ｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルの混入を抑制するための機構を設けて
もよい。
大気側基板供給室４００１は、複数のカセットポート４１０１を有する。カセットポー
ト４１０１は、複数の基板を格納することができる。
上記の成膜装置を用いて、金属酸化物膜を成膜することで、金属酸化物膜への不純物の
入り込みを抑制できる。さらには、上記の成膜装置を用いて、金属酸化物膜に接する膜を
成膜することで、金属酸化物膜に接する膜から金属酸化物膜へ不純物の入り込みを抑制で
きる。
例えば、図２及び図３に示す成膜装置を用いて、本発明の一態様の半導体装置を作製す
る場合、以下の順で行うことができる。
まず成膜装置内に絶縁膜が成膜された基板を搬入し、基板加熱室４００５にて絶縁膜を
加熱する。続いて、成膜室４００６ａにて金属酸化物膜を成膜する。
または、まず成膜装置内に絶縁膜が成膜された基板を搬入し、基板加熱室４００５にて
絶縁膜を加熱する。続いて、成膜室４００６ａにて第１の金属酸化物膜を成膜する。続い
て、成膜室４００６ｂにて第２の金属酸化物膜を成膜する。このとき、先の説明の通り、
第１の金属酸化物膜と、第２の金属酸化物膜とは、成膜時の酸素ガスの流量を変えること
で、金属酸化物膜の結晶性または金属酸化物膜の材料構成を変えることができる。
なお、上記においては、第１の金属酸化物膜と第２の金属酸化物膜とを異なる成膜室で
成膜する方法について例示したが、これに限定されない。例えば、同じ成膜室を用いて、
第１の金属酸化物膜と第２の金属酸化物膜とを成膜してもよい。または、成膜室に基板加
熱機構が搭載されている場合においては、絶縁膜の加熱処理と金属酸化物膜の成膜、また
は、絶縁膜の加熱処理、第１の金属酸化物膜の成膜、及び第２の金属酸化物膜の成膜を同
じ成膜室で行ってもよい。
＜１－３．加熱処理の効果について＞
以下では、上記方法を用いて作製した試料について、昇温脱離ガス分光法（ＴＤＳ：Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った結果に
ついて説明する。
［試料の作製］
まず、ガラス基板上に、絶縁膜を４層積層して形成した。絶縁膜は、プラズマ気相堆積
（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ５０
ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン
膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
続いて、大気雰囲気下にて基板を搬送し、成膜装置に搬入した。
続いて、圧力を約１×１０－５Ｐａとした加熱処理室内に基板を挿入し、加熱処理を行
った。
続いて、成膜室に基板を搬入し、金属酸化物膜をスパッタリング法により成膜した。金
属酸化物膜は、基板を加熱しない状態（約２５℃）で、インジウムと、ガリウムと、亜鉛
とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を
用いて、厚さ約１００ｎｍとなるように成膜した。
またここでは、加熱処理の条件を異ならせた複数の試料を作製した。
［ＴＤＳ評価］
図２４（Ａ）に、測定したＴＤＳの測定結果を示す。図２４（Ａ）は、質量電荷比がｍ
／ｚ＝１８、すなわち水分子に相当するガスの放出量を測定した結果である。図２４（Ａ
）において、横軸は温度であり、縦軸は検出強度である。
図２４（Ａ）では、加熱処理を行っていないもの（ベークなしと表記）と、２５０℃、
３５０℃または４５０℃でそれぞれ１時間の加熱処理を行ったものについて示している。
各試料において、約１００℃の温度で一つ目のピークが観測されている。これは、金属
酸化物膜の表面に吸着していた水分子の脱離現象によるピークであると推察される。
また、温度３５０℃から４５０℃の範囲において、２つ目のピークが観測されている。
これは、絶縁膜と金属酸化物膜の界面に存在する水と水素の影響であると推察される。こ
こで、金属酸化物膜中に水素が拡散する際に、金属酸化物膜中の酸素と結合して水分子と
なり、金属酸化物膜表面から放出される場合がある。そのため、図２４（Ａ）に示す２つ
目のピークは、絶縁膜中または絶縁膜と金属酸化物膜の界面に含まれる水及び水素の両方
に起因するピークであると推察される。
図２４（Ｂ）は、単位面積当たりの水分子の脱離量を定量化した結果を示している。な
おここでは、図２４（Ａ）にみられる１００℃付近のピークを除外した範囲で定量化を行
っている。
図２４（Ａ）、（Ｂ）に示すように、加熱処理の温度が高いほど、ピーク強度が低下し
ていることが分かる。すなわち、加熱処理により、絶縁膜と金属酸化物膜の界面に含まれ
る水や水素が低減されていることが確認できる。
図２５（Ａ）には、温度３５０℃で処理時間をそれぞれ３００秒、６００秒、１８００
秒、３６００秒とした条件での結果を示す。
また、図２５（Ｂ）には、温度４５０℃で処理時間をそれぞれ３００秒、６００秒、１
８００秒、３６００秒とした条件での結果を示す。
図２５（Ａ）、（Ｂ）に示すように、処理温度に依らず処理時間３００秒と、それ以上
の条件で、水分子の脱離量は同程度となっている。したがって、処理時間が３００秒で絶
縁膜表面に吸着した水や水素を十分に低減できていることが確認できる。また、この結果
から、処理時間は３００秒よりも短くても十分な効果が期待できることが推察される。さ
らに、処理温度も３５０℃より低くても十分な効果が期待できることが推察される。
以上が加熱処理の効果についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図４乃至図１０を参照して説明する。
＜２－１．半導体装置の構成例１＞
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。なお、図４（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトラン
ジスタである。
トランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物
膜１０８と、金属酸化物膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と
、絶縁膜１０４、金属酸化物膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する
。
また、例えば、金属酸化物膜１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ
）と、Ｚｎと、を有すると好ましい。
また、金属酸化物膜１０８は、導電膜１１２が重畳せずに、且つ絶縁膜１１６が接する
領域において、領域１０８ｎを有する。領域１０８ｎは、金属酸化物膜１０８の一部が、
ｎ型化した領域である。なお、領域１０８ｎは、窒素または水素を有する絶縁膜１１６と
接する。そのため、絶縁膜１１６中の窒素または水素が領域１０８ｎに添加されることで
、キャリア密度が高くなりｎ型となる。
また、金属酸化物膜１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると
好ましい。一例としては、金属酸化物膜１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉ
ｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。
なお、金属酸化物膜１０８は、上記の組成に限定されない。例えば、金属酸化物膜１０
８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍としてもよい
。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以
上７以下を含む。
金属酸化物膜１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、
トランジスタ１００の電界効果移動度を高くすることができる。具体的には、トランジス
タ１００の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ
１００の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができ
る。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの
信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出
力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が
少ない表示装置を提供することができる。
一方で、金属酸化物膜１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有して
いても、金属酸化物膜１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある
。
なお、金属酸化物膜１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ
Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔ
ｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いて分析すること
で解析できる。
次に、金属酸化物膜１０８中に形成されうる酸素欠損について説明を行う。
金属酸化物膜１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問
題となる。例えば、金属酸化物膜１０８中に酸素欠損が形成されると、該酸素欠損に水素
が結合し、キャリア供給源となる。金属酸化物膜１０８中にキャリア供給源が生成される
と、金属酸化物膜１０８を有するトランジスタ１００の電気特性の変動、代表的にはしき
い値電圧のシフトが生じる。したがって、金属酸化物膜１０８においては、酸素欠損が少
ないほど好ましい。
そこで、本発明の一態様においては、金属酸化物膜１０８近傍の絶縁膜、具体的には、
金属酸化物膜１０８の上方に形成される絶縁膜１１０、及び下方に形成される絶縁膜１０
４のいずれか一方または双方が、過剰酸素を含有する構成である。絶縁膜１０４及び絶縁
膜１１０のいずれか一方または双方から金属酸化物膜１０８へ酸素または過剰酸素を移動
させることで、金属酸化物膜中の酸素欠損を低減することが可能となる。
金属酸化物膜１０８に混入する水素または水分などの不純物は、トランジスタ特性に影
響を与えるため問題となる。したがって、金属酸化物膜１０８においては、水素または水
分などの不純物が少ないほど好ましい。
なお、金属酸化物膜１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化
物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好まし
い。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純
度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金
属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従
って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイ
ナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真
性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ
準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属
酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０
μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから
１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すな
わち１×１０－１３Ａ以下という特性を得ることができる。
また、図４（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１００は、絶縁膜１１６上
の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａ、１４１ｂを介し
て、領域１０８ｎにそれぞれ電気的に接続される導電膜１２０ａ、１２０ｂと、を有して
いてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶
縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称
する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０
ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を
有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、
過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、金属酸化物膜１０
８中に過剰酸素を供給することができる。よって、金属酸化物膜１０８中に形成されうる
酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供す
ることができる。
なお、金属酸化物膜１０８中に過剰酸素を供給させるためには、金属酸化物膜１０８の
下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中
に含まれる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供
給されると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、金属酸化物膜１
０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、導電膜１１
２と重畳する領域にのみ選択的に過剰酸素を供給させることが可能となる。
＜２－２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、金属酸化物膜１０８との界面特性を向上させるため、絶縁膜１０４にお
いて少なくとも金属酸化物膜１０８と接する領域は酸化物絶縁膜で形成することが好まし
い。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、
加熱処理により絶縁膜１０４に含まれる酸素を、金属酸化物膜１０８に移動させることが
可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と金属酸化
物膜１０８との界面における界面準位、並びに金属酸化物膜１０８に含まれる酸素欠損を
低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、金属酸化物膜１０８中に効率よく酸素を導入することができ
る。
［導電膜］
ゲート電極として機能する導電膜１１２、ソース電極として機能する導電膜１２０ａ、
ドレイン電極として機能する導電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、ア
ルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（
Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素
を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成する
ことができる。
また、導電膜１１２、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉ
ｎ－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、イ
ンジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウム
とチタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸
化物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化
物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジ
ウムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体ま
たは金属酸化物膜を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ
（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、
金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準
位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化さ
れた金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギ
ーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導
帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準
位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。
特に、導電膜１１２に上述の酸化物導電体を用いると、絶縁膜１１０中に過剰酸素を添
加することができるので好適である。
また、導電膜１１２、１２０ａ、１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
また、導電膜１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン
、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を
有すると好適である。特に、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル
膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に
対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出
が少ないため、金属酸化物膜１０８と接する導電膜、または金属酸化物膜１０８の近傍の
導電膜として、好適に用いることができる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することがで
きる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、
Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いるこ
とが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができ
るため、好適である。
［第２の絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０としては、プラズマ化
学気相堆積（ＰＥＣＶＤ：（ＰｌａｓｍａＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シ
リコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム
膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化
マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む
絶縁層を用いることができる。なお、絶縁膜１１０を、２層の積層構造または３層以上の
積層構造としてもよい。
また、トランジスタ１００のチャネル領域として機能する金属酸化物膜１０８と接する
絶縁膜１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１１
０は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１０に過剰酸素領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１１０を形成する、もしくは成膜後の絶縁
膜１１０を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１１０の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：ＥｌｅｃｔｒｏｎＳｐｉｎＲｅｓｏｎａｎｃｅ）で観察されるシグナルが少な
い方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’
センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因す
る。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ
／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、
または酸化窒化シリコン膜を用いればよい。
［金属酸化物膜］
金属酸化物膜１０８としては、先に示す金属酸化物を用いることができる。
＜原子数比＞
以下に、図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）を用いて、本発明に係る金
属酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明
する。なお、図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）には、酸素の原子数比に
ついては記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子
数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表
す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原
子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となる
ラインを表す。
また、図１０（Ａ）、図１０（Ｂ）、および図１０（Ｃ）に示す、［Ｉｎ］：［Ｍ］：
［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶
構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例
えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネ
ル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状
の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結
晶構造の間において、結晶粒界が形成される場合がある。
図１０（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛
の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（
電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物は
インジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が
低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近
傍値である場合（例えば図１０（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の金属酸化物は、キャリア移動度が高い、図１０（Ａ）の領域
Ａで示される原子数比を有することが好ましい。
特に、図１０（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼
性が高い優れた金属酸化物が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近
傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる
。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、およ
び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数
比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸
化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比
の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、
膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特
性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではな
い。
また、金属酸化物膜１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲッ
トとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。なお
、成膜される金属酸化物膜１０８の原子数比は、上記のスパッタリングターゲットに含ま
れる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物膜１
０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原
子数比］の場合、成膜される金属酸化物膜１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：
３［原子数比］の近傍となる場合がある。また、金属酸化物膜１０８に用いるスパッタリ
ングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される
金属酸化物膜１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる
場合がある。
また、金属酸化物膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トラ
ンジスタ１００のオフ電流を低減することができる。
また、金属酸化物膜１０８は、非単結晶構造であると好ましい。非単結晶構造は、例え
ば、後述するＣＡＡＣ－ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。非単
結晶構造において、非晶質構造は最も欠陥準位密度が高い。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６としては、例えば、窒化物絶
縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒
化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×
１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、金属酸化物
膜１０８の領域１０８ｎと接する。したがって、絶縁膜１１６と接する領域１０８ｎ中の
不純物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることが
できる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８とし
ては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８と
して、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、
酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。
＜２－３．トランジスタの構成例２＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図５（Ａ）
（Ｂ）（Ｃ）を用いて説明する。
図５（Ａ）は、トランジスタ１５０の上面図であり、図５（Ｂ）は図５（Ａ）の一点鎖
線Ｘ１－Ｘ２間の断面図であり、図５（Ｃ）は図５（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面
図である。
図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、基板１０２上の導電膜１０６と
、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の金属酸化物膜１０８と、金属酸化
物膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、金属
酸化物膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
なお、金属酸化物膜１０８は、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と同
様の構成である。図５（Ａ）（Ｂ）（Ｃ）に示す、トランジスタ１５０は、先に示すトラ
ンジスタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部
１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜
１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、
導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電
膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成
することで、チャネル形成領域に照射される下方からの光を抑制することができる。
また、トランジスタ１５０の構成とする場合、導電膜１０６は、第１のゲート電極（ボ
トムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（ト
ップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート
絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する
。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を
用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗
を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タ
ンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２
０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造
とすると好適である。この場合、トランジスタ１５０を表示装置の画素トランジスタ及び
駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２
０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容
量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１
２０ｂを、トランジスタ１５０の第１のゲート電極、ソース電極、及びドレイン電極とし
て用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の
配線等に用いる事も可能となる。
このように、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、先に説明したトラ
ンジスタ１００と異なり、金属酸化物膜１０８の上下にゲート電極として機能する導電膜
を有する構造である。トランジスタ１５０に示すように、本発明の一態様の半導体装置に
は、複数のゲート電極を設けてもよい。
また、図５（Ｂ）（Ｃ）に示すように、金属酸化物膜１０８は、第１のゲート電極とし
て機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと
対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、金属酸化物膜１０８のチャネル幅方向
の長さよりも長く、金属酸化物膜１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟
んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０
４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、金属酸化物膜
１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向
している。
別言すると、導電膜１０６及び導電膜１１２は、絶縁膜１０４、１１０に設けられる開
口部１４３において接続され、且つ金属酸化物膜１０８の側端部よりも外側に位置する領
域を有する。
このような構成を有することで、トランジスタ１５０に含まれる金属酸化物膜１０８を
、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導
電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１５０のように
、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される金
属酸化物膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅ
ｄｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１５０は、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導
電膜１１２によってチャネルを誘起させるための電界を効果的に金属酸化物膜１０８に印
加することができるため、トランジスタ１５０の電流駆動能力が向上し、高いオン電流特
性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジ
スタ１５０を微細化することが可能となる。また、トランジスタ１５０は、金属酸化物膜
１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トラ
ンジスタ１５０の機械的強度を高めることができる。
なお、トランジスタ１５０のチャネル幅方向において、金属酸化物膜１０８の開口部１
４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１５０に示すように、トランジスタが、半導体膜を間に挟んで存在
する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート
電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方
のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａ
が、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは
、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることが
できる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位
である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電
位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂ
は、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くするこ
とで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧
Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方
で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。そ
の結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、ト
ランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低
電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは
、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることが
できる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を
持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを
有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び
電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていてもよい。例えば、信
号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応す
るゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅
（Ｖ１－Ｖ２）より大きくしてもよい。そうすることで、トランジスタの導通状態または
非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とするこ
とができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値
を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎ
チャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合の
み導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合
のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機
能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信
号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と
、当該回路が動作していない期間と、で電位が異なる信号であってもよい。信号Ｂは、回
路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａ
ほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナロ
グ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算
もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が
向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号
Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号
Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａが
アナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子
と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャ
ネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トラン
ジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電
位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１５０のその他の構成は、先に示すトランジスタ１００と同様であ
り、同様の効果を奏する。
また、トランジスタ１５０上にさらに、絶縁膜を形成してもよい。図５（Ａ）（Ｂ）（
Ｃ）に示すトランジスタ１５０は、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８上に絶
縁膜１２２を有する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁
膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。
該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料とし
ては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる
。
＜２－４．トランジスタの構成例３＞
次に、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成について、図６
を用いて説明する。
図６（Ａ）（Ｂ）は、トランジスタ１６０の断面図である。なお、トランジスタ１６０
の上面図としては、図５（Ａ）に示すトランジスタ１５０と同様であるため、ここでの説
明は省略する。
図６（Ａ）（Ｂ）に示すトランジスタ１６０は、導電膜１１２の積層構造、導電膜１１
２の形状、及び絶縁膜１１０の形状がトランジスタ１５０と異なる。
トランジスタ１６０の導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜
１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化
物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸
化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成すればよ
い。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タン
グステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸
化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物
、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、イ
ンジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図６（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜
１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を
形成した後、開口部１４３を形成することで、図６（Ｂ）に示す形状とすることができる
。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６
とが接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低くする
ことができる。
また、トランジスタ１６０の導電膜１１２及び絶縁膜１１０は、テーパー形状である。
より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成され
る。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。ま
た、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１６０の導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、ト
ランジスタ１６０の導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６
の被覆性を高めることができるため好適である。
なお、トランジスタ１６０のその他の構成は、先に示すトランジスタ１５０と同様であ
り、同様の効果を奏する。
＜２－５．半導体装置の作製方法＞
次に、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０の作製方法の一例について、
図７乃至図９を用いて説明する。なお、図７乃至図９は、トランジスタ１５０の作製方法
を説明するチャネル長方向、及びチャネル幅方向の断面図である。
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６
上に絶縁膜１０４を形成し、絶縁膜１０４上に金属酸化物膜を形成する。その後、金属酸
化物膜を島状に加工することで、金属酸化物膜１０８を形成する（図７（Ａ）参照）。
ここで、絶縁膜１０４と、金属酸化物膜１０８の形成は、実施の形態１で例示した方法
を適用できる。すなわち、基板１０２及び導電膜１０６上に絶縁膜１０４を成膜する第１
の工程と、装置に基板１０２を搬送する第２の工程と、絶縁膜１０４を加熱する第３の工
程と、金属酸化物膜１０８を成膜する第４の工程とを有し、第３の工程と第４の工程とを
、水蒸気分圧が大気よりも小さい雰囲気で行い、且つ、一貫して行うことにより、絶縁膜
１０４と金属酸化物膜１０８を形成することができる。
導電膜１０６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、導電膜１０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステ
ン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１０６となる導電膜の加工方法としては、ウエットエッチング法及びドラ
イエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエット
エッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜を
エッチングすることで導電膜を加工し、導電膜１０６を形成する。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と
、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０
４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングス
テンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる
。
また、金属酸化物膜１０８を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘ
リウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物
膜１０８を形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともい
う）としては、０％以上１００％以下、好ましくは５％以上２０％以下である。
また、金属酸化物膜１０８の形成条件としては、基板温度を室温以上１８０℃以下、好
ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜１０８の形成時の
基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。
また、金属酸化物膜１０８の厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３
ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用
いる場合、金属酸化物膜１０８を成膜する際の基板温度を２００℃以上３００℃以下とし
た場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基
板を用いる場合においては、金属酸化物膜１０８の成膜する際の基板温度を室温以上２０
０℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとし
て用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、よ
り好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを
用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置における
チャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポ
ンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０
－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時にお
ける、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の
分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
本実施の形態においては、金属酸化物膜１０８の形成条件を以下とする。
金属酸化物膜１０８は、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲットを用いて、スパッタリ
ング法により形成する。また、金属酸化物膜１０８の形成時の基板温度と、酸素流量比は
、適宜、設定することができる。また、チャンバー内の圧力を０．６Ｐａとし、スパッタ
リング装置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給すること
で、酸化物を成膜する。
なお、成膜した金属酸化物膜を、金属酸化物膜１０８に加工するには、ウエットエッチ
ング法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物膜１０８を形成した後、加熱処理を行い、金属酸化物膜１０８の脱水
素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪
み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素
雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含ま
れないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
金属酸化物膜を加熱しながら成膜する、または金属酸化物膜を形成した後、加熱処理を
行うことで、金属酸化物膜において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａ
ｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７
ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができ
る。
次に、絶縁膜１０４及び金属酸化物膜１０８上に絶縁膜１１０＿０を形成する。（図７
（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化
学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成
することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性
気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジ
シラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸
化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍
より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐ
ａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化
窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿
０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる
。
また、絶縁膜１１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい
。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子
温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用
いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、
密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及
び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成すること
ができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することが
できる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４
）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテト
ラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘ
キサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、
トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物
を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い
絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの
酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、
絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達
する開口部１４３を形成する（図７（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のい
ずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を
用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１
２＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導
電膜１１２＿０の形成時に絶縁膜１１０＿０中に酸素が添加される場合がある（図７（Ｄ
）参照）。
なお、図７（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表
している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電
膜１０６と、導電膜１１２＿０とが電気的に接続される。
導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法とし
ては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好まし
い。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０
＿０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法として
は、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚
が１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１（原子数比）を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２
＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理
の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加処理と同様とすれ
ばよい。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図８（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０
＿０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４
０を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電
膜１１２、及び島状の絶縁膜１１０が形成される（図８（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜
１１０＿０を加工する。
なお、導電膜１１２、及び絶縁膜１１０の加工の際に、導電膜１１２が重畳しない領域
の金属酸化物膜１０８の膜厚が薄くなる場合がある。または、導電膜１１２、及び絶縁膜
１１０の加工の際に、金属酸化物膜１０８が重畳しない領域の絶縁膜１０４の膜厚が薄く
なる場合がある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、エッチ
ャントまたはエッチングガス（例えば、塩素など）が金属酸化物膜１０８中に添加される
、あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構成元素が金属酸化物膜１０８
中に添加される場合がある。
次に、絶縁膜１０４、金属酸化物膜１０８、及び導電膜１１２上に絶縁膜１１６を形成
する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する金属酸化物膜１０８
の一部は、領域１０８ｎとなる（図８（Ｃ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリ
コン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、
成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜
前に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャ
ンバー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）
に１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガ
スと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、
チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２Ｍ
Ｈｚ）に１０００Ｗの電力を供給する。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接する領域
１０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁
膜１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が
外部に放出されるのを抑制することができる。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図９（Ａ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリ
コン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１
４１ａ、１４１ｂを形成する（図９（Ｂ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法
及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態におい
ては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、領域１０８ｎ及び絶縁膜１１８上に導
電膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０ｂを形
成する（図９（Ｃ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本
実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、
厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチン
グ法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態で
は、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタン
グステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成す
る。
続いて、導電膜１２０ａ、１２０ｂ、及び絶縁膜１１８を覆って絶縁膜１２２を形成す
る。
以上の工程により、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０を作製すること
ができる。
なお、トランジスタ１５０を構成する膜（絶縁膜、金属酸化物膜、導電膜等）としては
、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パ
ルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗
布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ
化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例
として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、金属酸化物膜などの膜
を形成することができる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキス（ジメチルアミ
ド）ハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチル
アミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオ
ゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガス
を用いてもよい。
また、ＡＬＤを利用する成膜装置により金属酸化物膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ膜
を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ－Ｏ層を形成し、そ
の後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（
ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこ
の例に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇ
ａ－Ｚｎ－Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに代えてＡｒ等の
不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ
３ガスを用いる方が好ましい。
以上が、半導体装置の作製方法についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の酸化物半導体膜が有するＣＡＣ（Ｃｌｏｕｄ－Ａ
ｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
＜３－１．ＣＡＣの構成＞
ＣＡＣとは、酸化物半導体膜を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好まし
くは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。
なお、以下では、酸化物半導体膜において、一つあるいはそれ以上の金属元素が、０．５
ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで
混合した状態をモザイク状、またはパッチ状ともいう。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯともいう。）におけるＣＡＣ－ＩＧ
ＺＯとは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数。））、ま
たはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は
０よりも大きい実数。））と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大き
い実数。））、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４
、およびＺ４はよりも大きい実数。））などと、材料が分離することでモザイク状となり
、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、酸化物半導体膜中に分布
した構成（クラウド状ともいう）である。
つまり、ＣＡＣ－ＩＧＺＯは、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分で
ある領域と、ＧａＯＸ３が主成分である領域とが、偏在し混合している構造を有する複合
酸化物半導体膜である。また、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分であ
る領域と、ＧａＯＸ３が主成分である領域とは、周辺部が不明瞭である（ボケている）た
め、それぞれの境界は明確には観察できない場合がある。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ
（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で
表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお
、ＣＡＡＣ構造とは、複数のＩＧＺＯナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
一方、ＣＡＣは、材料構成に関する。ＣＡＣとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む
材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩ
ｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分
散している構成をいう。従って、ＣＡＣにおいて、結晶構造は副次的な要素である。なお
、Ｇａを主成分とする領域と、Ｉｎを主成分とする領域とは、ＥＤＸマッピングで評価す
ることができる。なお、Ｇａを主成分とする領域、及びＩｎを主成分とする領域を、それ
ぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以
下、代表的には１ｎｍ以上２ｎｍ以下である。また、上記ナノ粒子は、周辺部が不明瞭で
ある（ボケている）ため、明確な境界が観察できない場合がある。
なお、ＣＡＣは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例え
ば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない
。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１
が主成分である領域とは、明確な境界が観察できない場合がある。例えば、領域の中心部
から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、断面写真
のＥＤＸマッピングにおいて、ＥＤＸマッピングでカウントできる元素の個数（以下、存
在量ともいう）に傾斜を有するため、領域の周辺部が不明瞭な（ボケた）状態で観察され
る。具体的には、ＧａＯＸ３が主成分である領域では、Ｇａ原子は、中心部から周辺部に
かけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＧａＸＺｎＹＯＺが主成分
である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＧａＯＸ３が主
成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
＜３－２．ＣＡＣ－ＩＧＺＯの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体膜について測定を行った
結果について説明する。
［試料の構成と作製方法］
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、
酸化物半導体膜を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する
。なお、試料は、基板と、基板上の酸化物半導体膜と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラ
ス基板上に酸化物半導体膜として、１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成
膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、金属酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング
装置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下
、Ｒ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガ
スに対する酸素ガスの流量比（酸素ガス流量比ともいう）を、１０％、３０％、または１
００％とすることで、９個の試料を作製する。
［Ｘ線回折による解析］
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉ
ｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製
Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／
２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄ
ｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図１１にＯｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す
。なお、図１１において、上段には成膜時の基板温度条件が１７０℃の試料における測定
結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜
時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガ
ス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が
３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料に
おける測定結果、を示す。
図１１に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸
素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。な
お、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向
した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
ｌｉｎｅ）－ＩＧＺＯともいう）であることに由来することが分かっている。
また、図１１に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス
流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、
または、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配
向は見られないことが分かる。
［電子顕微鏡による解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
を、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－Ｓ
ＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－
ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ－ＳＴＥＭによって取得した平面像（平面ＴＥＭ像ともいう。）、および断
面像（断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥ
Ｍ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ像の撮影には
、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて、加速
電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図１２（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の平面ＴＥＭ像である。図１２（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガ
ス流量比１０％で作製した試料の断面ＴＥＭ像である。
［電子線回折パターンの解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電
子線回折パターンを取得した結果について説明する。
図１２（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製
した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒
点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子
線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒
点ａ１の結果を図１２（Ｃ）、黒点ａ２の結果を図１２（Ｄ）、黒点ａ３の結果を図１２
（Ｅ）、黒点ａ４の結果を図１２（Ｆ）、および黒点ａ５の結果を図１２（Ｇ）に示す。
図１２（Ｃ）、図１２（Ｄ）、図１２（Ｅ）、図１２（Ｆ）、および図１２（Ｇ）より
、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に
複数のスポットが観測できる。
また、図１２（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、お
よび黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１２（Ｈ）、黒
点ｂ２の結果を図１２（Ｉ）、黒点ｂ３の結果を図１２（Ｊ）、黒点ｂ４の結果を図１２
（Ｋ）、および黒点ｂ５の結果を図１２（Ｌ）に示す。
図１２（Ｈ）、図１２（Ｉ）、図１２（Ｊ）、図１２（Ｋ）、および図１２（Ｌ）より
、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観
測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平
行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００
９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳ
は、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわ
かる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射さ
せると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸および
ｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体膜（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄ
ｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのよう
な回折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例
えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測さ
れる。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング
状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が
観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折
パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って
、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回
折パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さな
い。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体膜
は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異
なる性質を有すると推定できる。
［元素分析］
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉ
ｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評
価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置
として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。
なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する
試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得
る。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、
Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷
移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領
域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ること
ができる。
図１３には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
の断面におけるＥＤＸマッピングを示す。図１３（Ａ）は、Ｇａ原子のＥＤＸマッピング
（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲と
する。）である。図１３（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原
子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図１３
（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至
２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図１３（Ａ）、図１３（
Ｂ）、および図１３（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは
、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くになるよう
に、明暗で元素の割合を示している。また、図１３に示すＥＤＸマッピングの倍率は７２
０万倍である。
図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）に示すＥＤＸマッピングでは、画像
に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０
％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここ
で、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）に示す実線で囲む範囲と破線で囲
む範囲に注目する。
図１３（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲
は、相対的に明るい領域を多く含む。また、図１３（Ｂ）では実線で囲む範囲は、相対的
に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ
原子が相対的に少ない領域である。ここで、図１３（Ｃ）では、実線で囲む範囲において
、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲
む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ
原子が相対的に多い領域である。図１３（Ｃ）では、破線で囲む範囲において、左上の領
域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、
破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域
である。
また、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）より、Ｉｎ原子の分布は、Ｇ
ａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ
２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見
える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、
クラウド状に広がって形成されている。
このように、ＧａＯが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ酸化物
を、ＣＡＣ－ＩＧＺＯと呼称することができる。
また、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）より、ＧａＯＸ３が主成分で
ある領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズ
は、０．５ｎｍ以上１０ｎｍ以下、または０．３ｎｍ以上３ｎｍ以下で観察される。なお
、好ましくは、ＥＤＸマッピングにおいて、各金属元素が主成分である領域の径は、１ｎ
ｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ－ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる
構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＩＧＺＯは、Ｇａ
ＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分
である領域と、を有する。従って、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合、ＧａＯ
Ｘ３などに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質
とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動
度（μ）を実現することができる。
なお、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合に、高いオン電流（Ｉｏｎ）、およ
び高い電界効果移動度（μ）を実現する伝導メカニズムは、パーコレーション理論の１つ
であるランダム抵抗網モデルにより、推定することができる。
また、ＣＡＣ－ＩＧＺＯを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＩＧ
ＺＯは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一
例について、図１４乃至図１９を用いて以下説明を行う。
＜４－１．表示装置の構成例＞
図１４は、表示装置の一例を示す上面図である。図１４に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図１４には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６のそれぞれに電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８
には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部
７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部
７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信
号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートド
ライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよ
い。またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用してもよい。一部に着色層を有さない領域を配置す
ることで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割か
ら３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素
子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する
素子から発光させてもよい。自発光素子を用いることで、着色層を用いた場合よりも、さ
らに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図１５乃至図１７を用いて説明する。なお、図１５及び図１６は、図１４に示す一点鎖
線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図
１７は、図１４に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を
用いた構成である。
まず、図１５乃至図１７に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜４－２．表示装置の共通部分に関する説明＞
図１５乃至図１７に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１５０と同様の
構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と
同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する
ソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て
形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ
７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程
を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜
と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素
子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造で
ある。
また、図１５乃至図１７において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図１５乃至図１７においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７
０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲー
ト型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジス
タを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成な
どが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と
読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜４－３．液晶素子を用いる表示装置の構成例＞
図１５に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図１５に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極と
して機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形
成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、
反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜
を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができ
る。この場合の一例を図１６に示す。また、図１６に示す表示装置７００は、液晶素子の
駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１６
に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜
７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）とし
ての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電
界によって、液晶層７７６の配向状態を制御することができる。
また、図１５及び図１６において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図１５及び図１６において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜４－４．発光素子を用いる表示装置＞
図１７に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１７に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
図１７に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７
３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２
はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７
８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造に
ついて、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボト
ムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエ
ミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１７
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
＜４－５．表示装置に入出力装置を設ける構成例＞
また、図１６及び図１７に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。
図１６に示す表示装置７００にタッチパネル７９１を設ける構成を図１８に、図１７に
示す表示装置７００にタッチパネル７９１を設ける構成を図１９に、それぞれ示す。
図１８は図１６に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図１９は図１７に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
まず、図１８及び図１９に示すタッチパネル７９１について、以下説明を行う。
図１８及び図１９に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８
、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の容量の変
化を検知することができる。
また、図１８及び図１９に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１８
及び図１９においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１８
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図１９に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図１８及び図１９においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２０を
用いて説明を行う。
＜表示装置の回路構成＞
図２０（Ａ）に示す表示装置は、画素を有する領域（以下、画素部５０２という）と、
画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動
回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）
と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図２０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図２０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図２０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としてもよい。
また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｂ）に示す構成
とすることができる。
図２０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２０（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２０（Ａ）に示す複数の画素回路５０１は、例えば、図２０（Ｃ）に示す構成
とすることができる。
また、図２０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方はデータ線ＤＬ＿ｎに電気的
に接続され、ゲート電極は走査線ＧＬ＿ｍに電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方
は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いてもよい。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図２０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２０（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図２１乃至図２３を用いて説明を行う。
＜６－１．表示モジュール＞
図２１に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図２１において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜６－２．電子機器１＞
次に、図２２（Ａ）乃至図２２（Ｅ）に電子機器の一例を示す。
図２２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図２２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図２２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配
置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態において
は、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、
表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表
示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能とな
る。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２２（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
＜６－３．電子機器２＞
次に、図２２（Ａ）乃至図２２（Ｅ）に示す電子機器と、異なる電子機器の一例を図２
３（Ａ）乃至図２３（Ｇ）に示す。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図２３（Ａ）乃至図２３（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図２３（Ａ）乃至図２３（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１
を組み込むことが可能である。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図２３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図２３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図２３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
本実施例では、本発明の一態様の半導体装置の作製方法を用いて、トランジスタを作製
し、その電気的特性を評価した結果について説明する。
トランジスタの構成は、実施の形態２で例示したトランジスタ１５０と同様の構成とし
た。
［試料の作製］
本実施例では、金属酸化物膜の成膜前の加熱処理の条件を条件振りした複数の試料を作
製した。
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッ
タリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工し
、第１のゲート電極となる導電膜を形成した。
次に、基板及び導電膜上に絶縁膜を４層積層して積層して形成した。絶縁膜は、プラズ
マ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下
から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの
窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
続いて、基板を成膜装置に搬送した。ここで、上記絶縁膜の形成後から、装置に搬入す
るまでの待機時間を、約５時間と、約２週間の、２条件で行った。待機時には、絶縁膜の
表面を大気雰囲気下に暴露した状態で、基板を保管した。
続いて、実施の形態１と同様の方法により、圧力を約１×１０－５Ｐａとした加熱処理
室内に基板を挿入し、絶縁膜の加熱処理を行った。ここでは、処理条件として、３５０℃
、５分の条件、３５０℃、６０分の条件、及び４５０℃、５分の条件の３条件とした。さ
らに比較として、絶縁膜の加熱処理を行わない試料も作製した。
続いて、絶縁膜上に金属酸化物膜を形成し、当該金属酸化物膜を島状に加工することで
、半導体層を形成した。
金属酸化物膜は、成膜室に基板を搬入した後、スパッタリング法により成膜した。金属
酸化物膜は、基板を加熱しない状態（約２５℃）で、インジウムと、ガリウムと、亜鉛と
を有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用
いて、アルゴンガスと酸素ガスを流しながら、厚さ約１００ｎｍとなるように成膜した。
成膜時における酸素流量比は１０％とした。
次に、絶縁膜及び酸化物半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５
０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素ガス雰囲気下で、３５０℃、１時間
の熱処理とした。その後、酸素ガスを含む雰囲気下で、プラズマ処理を行った。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエ
ッチング法を用いた。
次に、開口部を覆うように絶縁膜上に導電膜を形成し、当該導電膜を島状に加工し、第
２のゲート電極となる導電膜を形成した。また、導電膜を形成後、続けて、導電膜の下側
に接する絶縁膜を加工することで、絶縁膜を形成した。
導電膜としては、厚さ１０ｎｍの金属酸化物膜と、厚さ９０ｎｍの金属酸化物膜の積層
とした。金属酸化物膜は、それぞれインジウムと、ガリウムと、亜鉛とを有する金属酸化
物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いたスパッタリン
グ法により形成した。
次に、金属酸化物膜、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズマ
処理としては、ＰＥＣＶＤ装置を用い、アルゴンガスと窒素ガスとの混合ガス雰囲気下で
行った。
次に、金属酸化物膜、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚
さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ
装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成
した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで
、ソース電極及びドレイン電極となる導電膜を形成した。当該導電膜としては、厚さ５０
ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜を、ス
パッタリング装置を用いて、それぞれ形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍの
アクリル系の感光性樹脂を用いた。
以上のようにして、各試料を作製した。
［トランジスタの電気特性］
次に、上記作製した試料について、トランジスタのＩｄ－Ｖｇ特性を測定した。なお、
トランジスタのＩｄ－Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導
電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極とし
て機能する導電膜に印加する電圧（Ｖｂｇ）ともいう）を、－１５Ｖから＋２０Ｖまで０
．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧
（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機
能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び
２０Ｖとした。また、測定数は、各試料それぞれ２０とした。
まず、図２６に、加熱処理の待機時間を約５時間としたときの結果を示す。図２６にお
いて、左側に加熱処理（成膜前ベークと表記）を行わない試料、右側に加熱処理を３５０
℃、５分の条件で行った試料の、それぞれＩｄ－Ｖｇ特性を示している。また上から、チ
ャネル長Ｌを２μｍ、３μｍ、６μｍとしたトランジスタについての結果を示している。
なお、チャネル幅Ｗは、それぞれ５０μｍである。
また、図２６に示すＩｄ－Ｖｇ特性において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電
界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。なお
、電界効果移動度については、Ｖｄ＝２０Ｖで測定した際の値である。
なお、図２６において、測定時のＩｄの上限値を１ｍＡとして測定している。そのため
、Ｉｄがこの上限値を超える範囲では、計算上、電界効果移動度が急激に低下するように
示されている。
図２６に示すように、加熱処理を行わない場合に比べて、加熱処理を行った試料では、
ばらつきが低減していることが分かる。特に、チャネル長Ｌが最も短い条件（Ｌ／Ｗ＝２
／５０μｍ）では、そのばらつきの低減効果が顕著に得られている。
図２７には、それぞれ待機時間を約２週間とした条件の結果を示す。すなわち、図２７
は、図２６に比べて、より多くの水や水素が絶縁膜に吸着する条件の結果である。
図２７では、左から加熱処理を行わない試料、３５０℃、５分の加熱処理を行った試料
、３５０℃、１時間の加熱処理を行った試料、及び４５０℃、５分の加熱処理を行った試
料を並べて示している。
図２７に示すように、加熱処理を行わなかった試料については、電気特性のばらつきが
大きいことが確認できる。特に、チャネル長Ｌが最も短い条件（Ｌ／Ｗ＝２／５０μｍ）
で顕著である。一方、加熱処理を行った試料全てにおいて、加熱処理を行わなかった試料
に比べて、電気特性のばらつきが低減されていることが確認できた。
特に、チャネル長Ｌが最も短い条件（Ｌ／Ｗ＝２／５０μｍ）で比較すると、加熱処理
条件の温度が低く、且つ時間の短い条件（３５０℃、５分）の試料が、最もばらつきが低
い結果となった。これは、加熱処理の温度を低く、また加熱処理をより短くすることで、
絶縁膜中に含まれる、金属酸化物膜に供給しうる酸素の量が低減することが抑制されたも
のと考えられる。
以上の結果から、本発明の一態様の半導体装置の作製方法を用いることにより、電気特
性が良好で、ばらつきが小さく、また信頼性の高いトランジスタを作製できることが確認
できた。
上記実施の形態に示したトランジスタ１５０を用いて、金属酸化物膜１０８の形成後の
加熱処理と、トランジスタの電気特性の関係を調べた。具体的には、チャネル長Ｌ／チャ
ネル幅Ｗ（「Ｌ／Ｗ」ともいう。）を、１．５／５０μｍ、２／５０μｍ、３／５０μｍ
、および６／５０μｍの四水準、金属酸化物膜１０８の形成後の加熱処理を、なし、４０
０℃、４５０℃の三水準として、合計１２通りの組み合わせでトランジスタを作製し、組
み合わせ毎に２０個のトランジスタのＶｇ－Ｉｄ特性と電界効果移動度（μＦＥ）を測定
した。電気特性の測定時、トランジスタ１５０のバックゲートの電位は、ゲートと同電位
とした。
図２８および図２９に各トランジスタの測定結果を示す。各測定結果は、横軸がＶｇを
示し、一方の縦軸は、ドレインに流れる電流値（Ｉｄ）を対数で示している。また、他方
の縦軸は、μＦＥを示している。図２８は、Ｌ／Ｗ四水準と、加熱処理なし、または加熱
処理４００℃の組み合わせの測定結果を示している。図２９は、Ｌ／Ｗ四水準と、加熱処
理４５０℃の組み合わせの測定結果を示している。なお、Ｖｇ－Ｉｄ特性は、Ｖｄを０．
１Ｖとした場合と、Ｖｄを２０Ｖとした場合について示している。また、μＦＥは、Ｖｄ
を２０Ｖとした場合について示している。
図２８および図２９より、金属酸化物膜１０８の形成後の加熱処理を行うことにより、
特にチャネル長Ｌが短いトランジスタで電気特性のばらつきが低減されていることがわか
った。また、加熱処理を行うことにより、特にＶｇが小さいときに移動度の向上が確認で
きた。
上記実施の形態に示したトランジスタ１５０を用いて、金属酸化物膜の成膜条件と、ト
ランジスタの電気特性の関係を調べた。具体的には、成膜圧力を、０．３Ｐａ、０．６Ｐ
ａ、０．８Ｐａの三水準、成膜電力を、０．５ｋＷ、１．５ｋＷ、２．５ｋＷ、４．５ｋ
Ｗの四水準として、合計１２通りの組み合わせでトランジスタを作製し、組み合わせ毎に
２０個のトランジスタのＶｇ－Ｉｄ特性と電界効果移動度（μＦＥ）を測定した。電気特
性の測定時、トランジスタ１５０のバックゲートの電位は、ゲートと同電位とした。
図３０および図３１に各トランジスタの測定結果を示す。各測定結果は、横軸がＶｇを
示し、一方の縦軸は、ドレインに流れる電流値（Ｉｄ）を対数で示している。また、他方
の縦軸は、μＦＥを示している。図３０は、成膜圧力の三水準と、成膜電力が０．５ｋＷ
と１．５ｋＷの組み合わせの測定結果を示している。なお、成膜圧力が０．８Ｐａで、成
膜電力が０．５ｋＷのトランジスタの測定結果は、データが欠損している。図３１は、成
膜圧力の三水準と、成膜電力が２．５ｋＷと４．５ｋＷの組み合わせの測定結果を示して
いる。なお、Ｖｇ－Ｉｄ特性は、Ｖｄを０．１Ｖとした場合と、Ｖｄを２０Ｖとした場合
について示している。また、μＦＥは、Ｖｄを２０Ｖとした場合について示している。
図３０および図３１より、成膜電力が０．５ｋＷの場合にμＦＥの大幅な低下が確認さ
れた。また、成膜圧力が高く成膜電力が小さいと電気特性のばらつきが低減し、成膜圧力
が低く成膜電力が大きいと電気特性のばらつきが増加していることが確認できた。
上記実施の形態に示したトランジスタ１５０を用いて、第２のゲート絶縁膜として機能
する絶縁膜１１０の形成条件と、トランジスタの電気特性の関係を調べた。具体的には、
チャネル長Ｌ／チャネル幅Ｗを、２／５０μｍ、３／５０μｍ、および６／５０μｍの三
水準、絶縁膜１１０の形成条件を、基準条件、比較条件Ａ、比較条件Ｂの三水準として、
合計９通りの組み合わせでトランジスタを作製し、組み合わせ毎に２０個のトランジスタ
のＶｇ－Ｉｄ特性と電界効果移動度（μＦＥ）を測定した。電気特性の測定時、トランジ
スタのバックゲートの電位は、ゲートと同電位とした。
上記「基準条件」は、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガス、およ
び流量１８０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の成膜室
に供給し、成膜室内の圧力を２００Ｐａに制御し、成膜電力を１００Ｗとした。なお、こ
の時の成膜速度は１４．３ｎｍ／ｍｉｎであった。
また、「比較条件Ａ」は、基板温度を３５０℃とし、流量１００ｓｃｃｍのシランガス
、および流量１８０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の
成膜室に供給し、成膜室内の圧力を２００Ｐａに制御し、成膜電力を３００Ｗとした。な
お、この時の成膜速度は７３．８ｎｍ／ｍｉｎであった。
また、「比較条件Ｂ」は、基板温度を３５０℃とし、流量１００ｓｃｃｍのシランガス
、および流量１８０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとしてＰＥＣＶＤ装置の
成膜室に供給し、成膜室内の圧力を２００Ｐａに制御し、成膜電力を５００Ｗとした。な
お、この時の成膜速度は７８．７ｎｍ／ｍｉｎであった。
図３２および図３３に各トランジスタの測定結果を示す。各測定結果は、横軸がＶｇを
示し、一方の縦軸は、ドレインに流れる電流値（Ｉｄ）を対数で示している。また、他方
の縦軸は、μＦＥを示している。図３２は、Ｌ／Ｗの三水準と、基準条件、または比較条
件Ａの組み合わせの測定結果を示している。図３３は、Ｌ／Ｗの三水準と、比較条件Ｂの
組み合わせの測定結果を示している。なお、Ｖｇ－Ｉｄ特性は、Ｖｄを０．１Ｖとした場
合と、Ｖｄを２０Ｖとした場合について示している。また、μＦＥは、Ｖｄを２０Ｖとし
た場合について示している。
図３２および図３３より、特にチャネル長Ｌが３μｍ以上のトランジスタにおいて、比
較条件Ａおよび比較条件Ｂで電気特性のばらつきが低減されていることがわかる。また、
２０個全てにおいてＶｇが０Ｖを超えてからＩｄが急激に増加するノーマリーオフ型の特
性を示していることがわかる。比較条件Ａおよび比較条件Ｂで絶縁膜１１０を形成したト
ランジスタは、基準条件で絶縁膜１１０を形成したトランジスタよりも良好な電気特性を
有していることがわかった。また、比較条件Ａおよび比較条件Ｂは、基準条件よりも成膜
速度が早い。よって、トランジスタの生産性を高めることができる。
本実施例では、本発明の一態様の金属酸化物膜を形成し、該金属酸化物膜の膜密度、お
よびエネルギーギャップの面内分布の評価を行った。
＜試料の作製＞
ガラス基板として、６００ｍｍ×７２０ｍｍ角のガラス基板を用いた。ガラス基板上に
金属酸化物を１００ｎｍ程度、スパッタリング法を用いて成膜した。成膜条件はＩｎ：Ｇ
ａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、基板温度を１７０℃、成膜ガス
としてアルゴンおよび酸素を用い、成膜ガスの全流量に対して酸素の流量を５０％とし、
圧力を０．６Ｐａとし、電力を２．５ｋＷとした。
＜膜密度の評価＞
ＸＲＲ測定により、膜密度を求めた。図３４には測定を行ったポイントを示す。なお図
３４において基板面内の長軸方向をＸ軸、短軸方向をＹ軸とした。
図３５にＸＲＲにより求めた膜密度を示す。横軸にはＹ軸方向の座標、縦軸には膜密度
を示す。膜密度の中央値は６．３１９ｇ／ｃｍ３であった。また最大値と最小値の差は０
．１０２０ｇ／ｃｍ３、標準偏差は０．０３６２ｇ／ｃｍ３であり、ばらつきが小さく良
好な結果が得られた。
＜エネルギーギャップの評価＞
次に、エネルギーギャップの面内分布を評価した。エネルギーギャップの評価には、透
過・吸収率測定を用いて吸収係数αを求め、間接遷移型を想定したｔａｕｃ ｐｌｏｔに
よりエネルギーギャップを求めた。図３６に測定を行ったポイントを示す。
図３７には得られたエネルギーギャップを示す。得られたエネルギーギャップの中央値
は３．０７ｅＶであった。また最大値と最小値の差は０．０５０ｅＶ、標準偏差は０．０
１９ｅＶであり、ばらつきが小さく良好な結果が得られた。
本実施例では、本発明の一態様のトランジスタを用い、大型８Ｋ－ＯＬＥＤディスプレ
イの実現可能性を検討するために、シミュレーションを行った結果について説明する。
［検証モデル］
図３８に、検討した表示装置の概略図を示す。また表１に、検討した表示装置の仕様を
示す。表示装置の画面サイズは６５インチとした。図３８において、ゲートドライバのシ
フトレジスタの段数は４３２０段であり、フレーム周波数を１２０Ｈｚとしたときの一水
平選択期間は１．９２μｓである。
Figure 2023059891000002
図３９に、検証に用いた表示装置の画素の回路図を示す。１つの画素は、それぞれ赤色
（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）に対応した４つの副画素を有する。１つの
副画素は、トランジスタＭ１、トランジスタＭ２、容量素子Ｃｓ、及び発光素子ＯＬＥＤ
を有する。選択トランジスタとして機能するトランジスタＭ１は、一方のゲートが低電位
Ｖ０が供給される配線と接続し、他方のゲートがゲート線ＧＬ１と接続されている。ＯＬ
ＥＤと接続されるトランジスタは、一対のゲートが接続された構成を有する。容量素子Ｃ
ｓは、トランジスタＭ２のゲートと、ＡＮＯＤＥ線との間に設けられている。
ここで、図４０（Ａ）に、シミュレーションに用いた構成のブロック図を示す。画素回
路とゲートドライバのトランジスタにはＣＡＣ－ＯＳを適用したトランジスタの実測値を
基にモデルパラメータを抽出した。ソースドライバＩＣには、ビヘイビアモデルを用いた
。また画素領域のゲート線とソース線の寄生容量、及びゲートドライバのＣＬＫ線の寄生
成分にはＲＣ負荷モデルを用いた。寄生容量と寄生抵抗の抽出には、境界要素法を用いた
。画素領域内において、ＲＣ負荷が最大となる画素について、ビデオ信号の書き込みに要
する時間をシミュレートした。
図４０（Ｂ）には、画素への書き込み動作におけるタイミングチャートを示す。ビデオ
信号の画素への書き込みは、ひとつ前の行の選択ＦＥＴをオフ状態とした後に行う。すな
わち画素への書き込みに要する時間（ｃ）は、ゲートドライバにＣＬＫ信号が入力されて
から、選択ＦＥＴがオフ状態となるまでに要する時間（（ａ）ゲート線降下時間）と、ビ
デオ信号を入力してから実際に画素内の電位がビデオ信号の電位に達するまでの時間（（
ｂ）ソース線立ち上がり時間）と、の合計となる。ここで、ゲート線降下時間は、目標振
幅の７５％に達するまでの期間、ソース線立ち上がり時間は目標電位の９５％に達するま
での期間として、その合計値から、画素への書き込みに要する時間を算出した。画素への
書き込みに要する時間が、一水平選択期間（ここでは１．９２μｓ）より短ければ、動作
が可能であると判断できる。
またここでは、２種類の異なるトランジスタの構成について計算を行った。１つは、図
５等で例示した構造（以下、ＴＧＳＡ構造と呼ぶ）であり、もう一つはバックゲートを有
するボトムゲート・チャネルエッチ構造（以下、ＣＥ構造と呼ぶ）のトランジスタである
。
［計算結果］
まず、トランジスタの構造と、寄生容量の関係について示す。ゲート線の寄生容量に関
して、ＣＥ構造では３２６ｐＦであったのに対し、ＴＧＳＡ構造を適用した場合では２８
４ｐＦと、寄生容量が低減した。これは、ＴＧＳＡ構造ではソース線とゲート線との間の
絶縁膜を厚く形成することが可能であり、寄生容量を低減できることを示している。
表２に、ゲート線降下時間と、ソース線立ち上がり時間を求めた結果を示す。
Figure 2023059891000003
ゲート線降下時間と、ソース線立ち上がり時間の合計時間が一水平選択期間である１．
９２μｓよりも短ければ、動作が可能であることを示す。表２に示すように、ＴＧＳＡ構
造のトランジスタを採用した場合に、画素への書き込みに要する時間が一水平選択期間よ
りも短い結果となり、動作が可能であることが確認できた。
図４１には、トランジスタの電界効果移動度と、画素への書き込みに要する時間の関係
を計算した結果を示す。縦軸は画素への書き込みに要する時間を示し、横軸はＣＡＣ－Ｏ
Ｓが適用されたトランジスタの電界効果移動度を１としたときの、電界効果移動度の値を
示す。電界効果移動度が下がるほど、画素への書き込みに要する時間が長くなることが確
認できる。ＣＡＣ－ＯＳを適用したトランジスタを用いることにより、８Ｋの高解像度で
且つ６５インチと大型のＯＬＥＤディスプレイを、１２０Ｈｚと高いフレーム周波数で駆
動できることが確認できた。
１００ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 金属酸化物膜
１０８ｎ 領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
１５０ トランジスタ
１６０ トランジスタ
３００ 処理時間
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
４０００ 成膜装置
４００１ 大気側基板供給室
４００２ 大気側基板搬送室
４００３ａ ロードロック室
４００３ｂ アンロードロック室
４００４ 搬送室
４００５ 基板加熱室
４００６ａ 成膜室
４００６ｂ 成膜室
４００６ｃ 成膜室
４１０１ カセットポート
４１０２ アライメントポート
４１０３ 搬送ロボット
４１０４ ゲートバルブ
４１０５ 加熱ステージ
４１０６ ターゲット
４１０７ 防着板
４１０８ 基板ステージ
４１０９ 基板
４１１０ クライオトラップ
４１１１ ステージ
４２００ 真空ポンプ
４２０１ クライオポンプ
４２０２ ターボ分子ポンプ
４３００ マスフローコントローラ
４３０１ 精製機
４３０２ ガス加熱機構
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (1)

  1. 基板上に第１の絶縁膜を成膜する第１の工程と、
    大気雰囲気下で前記基板を搬送する第２の工程と、
    前記第１の絶縁膜を加熱する第３の工程と、
    前記第１の絶縁膜上に金属酸化物膜を成膜する第４の工程と、
    前記金属酸化物膜上に第２の絶縁膜を成膜する第５の工程と、
    酸素を含む雰囲気下において、スパッタリング法により前記第２の絶縁膜上に酸化物導電膜を成膜する第６の工程と、
    前記酸化物導電膜を加工する第７の工程と、
    前記第７の工程後、前記第２の絶縁膜に開口部を形成する第８の工程と、を有し、
    前記第３の工程及び前記第４の工程は、水蒸気分圧が大気よりも小さい雰囲気下で一貫して行われる、半導体装置の作製方法。
JP2023016945A 2016-08-03 2023-02-07 半導体装置の作製方法 Pending JP2023059891A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016152814 2016-08-03
JP2016152814 2016-08-03
JP2016161213 2016-08-19
JP2016161213 2016-08-19
JP2016233419 2016-11-30
JP2016233419 2016-11-30
JP2017148807A JP2018093166A (ja) 2016-08-03 2017-08-01 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017148807A Division JP2018093166A (ja) 2016-08-03 2017-08-01 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2023059891A true JP2023059891A (ja) 2023-04-27

Family

ID=61069385

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017148807A Withdrawn JP2018093166A (ja) 2016-08-03 2017-08-01 半導体装置の作製方法
JP2023016945A Pending JP2023059891A (ja) 2016-08-03 2023-02-07 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017148807A Withdrawn JP2018093166A (ja) 2016-08-03 2017-08-01 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US10205008B2 (ja)
JP (2) JP2018093166A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6827763B2 (ja) * 2016-10-20 2021-02-10 キヤノンメディカルシステムズ株式会社 圧迫板、ｘ線診断装置、及び圧迫板の製造方法
KR20190090370A (ko) * 2018-01-19 2019-08-01 우시 비전 피크 테크놀로지 컴퍼니 리미티드 패턴 구조로 된 디스플레이 플라즈마 모듈과 그 제조방법
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
JP2013128105A (ja) * 2011-11-18 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US8148245B2 (en) 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101851403B1 (ko) * 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
CN102549758B (zh) 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6047007B2 (ja) * 2012-12-25 2016-12-21 株式会社半導体エネルギー研究所 評価サンプルの作製方法及び膜の評価方法
US9105658B2 (en) * 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
JP2015109422A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JPWO2015151337A1 (ja) * 2014-03-31 2017-04-13 株式会社東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216529A (ja) * 2007-03-02 2008-09-18 Toppan Printing Co Ltd 有機ｅｌディスプレイおよびその製造方法
JP2013128105A (ja) * 2011-11-18 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置
JP2015188079A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US10205008B2 (en) 2019-02-12
US20180040722A1 (en) 2018-02-08
JP2018093166A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
US20230104803A1 (en) Oxide semiconductor film and semiconductor device
JP7266084B2 (ja) 半導体装置の作製方法
JP7126823B2 (ja) 半導体装置の作製方法
US11594642B2 (en) Thin film semiconductor device including back gate comprising oxide semiconductor material
JP6925164B2 (ja) 半導体装置または当該半導体装置を有する表示装置
JP2020004981A (ja) 半導体装置
JP6727794B2 (ja) 半導体装置
JP2023052283A (ja) 半導体装置の作製方法
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP6857084B2 (ja) スパッタリングターゲット、及び酸化物半導体膜の作製方法
JP2023009058A (ja) 半導体装置
JP2020057797A (ja) 半導体装置の作製方法
JP2023059891A (ja) 半導体装置の作製方法
JP6817141B2 (ja) 半導体装置の作製方法
JP7269397B2 (ja) 表示装置の作製方法
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423