本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜(層)の厚さ、または領域は、明瞭化のために誇張されている場合がある。
なお、本明細書などにおいて、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位(電圧)は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が0Vであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第1、第2として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にDOS(Density of State)が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に、例えば、水素(水にも含まれる。)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書などにおいて、Aが濃度Bの領域を有する、と記載する場合、例えば、Aのある領域における深さ方向全体が濃度Bである場合、Aのある領域における深さ方向の平均値が濃度Bである場合、Aのある領域における深さ方向の中央値が濃度Bである場合、Aのある領域における深さ方向の最大値が濃度Bである場合、Aのある領域における深さ方向の最小値が濃度Bである場合、Aのある領域における深さ方向の収束値が濃度Bである場合、測定上Aそのものの確からしい値の得られる領域が濃度Bである場合などを含む。
また、本明細書などにおいて、Aが大きさB、長さB、厚さB、幅Bまたは距離Bの領域を有する、と記載する場合、例えば、Aのある領域における全体が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における平均値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における中央値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における最大値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における最小値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、Aのある領域における収束値が大きさB、長さB、厚さB、幅Bまたは距離Bである場合、測定上Aそのものの確からしい値の得られる領域が大きさB、長さB、厚さB、幅Bまたは距離Bである場合などを含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、AがBより迫り出した形状を有すると記載する場合、上面図または断面図において、Aの少なくとも一端が、Bの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、AがBより迫り出した形状を有すると記載されている場合、例えば上面図において、Aの一端が、Bの一端よりも外側にある形状を有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる。半導体としては、ほかにもシリコン、ゲルマニウムなどの第14族半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウム、酸化物半導体などの化合物半導体、カーボンナノチューブ、グラフェンおよび有機半導体を用いることができる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
(実施の形態1)
本実施の形態では、本発明の一態様に係る半導体装置について、図1乃至図14を参照して説明する。
<半導体装置の構成例1>
図1(A)は、本発明の一態様に係る半導体装置であるトランジスタ100の上面図である。図1(B)は、図1(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁体として機能する絶縁体等)を省略して図示している。また、一点鎖線X1−X2方向をトランジスタのチャネル長方向、一点鎖線Y1−Y2方向をトランジスタのチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ100は、基板102上のゲート電極として機能する導電体104と、基板102および導電体104上の絶縁体106と、絶縁体106上の絶縁体107と、絶縁体107上の酸化物半導体108と、酸化物半導体108と電気的に接続され、ソース電極として機能する導電体112aと、酸化物半導体108と電気的に接続され、ドレイン電極として機能する導電体112bと、酸化物半導体108、および導電体112a、112b上の絶縁体114、116と、を有する。
また、図1(B)に示すトランジスタ100では、酸化物半導体108の導電体112aおよび導電体112bと重畳していない領域において、一部窪んだ形状となっているが、これに限らない。例えば、図1(D)に示すトランジスタ100のように、酸化物半導体108の導電体112aおよび導電体112bと重畳していない領域において、窪んだ形状が無い構成としてもよい。
なお、絶縁体106および絶縁体107は、トランジスタのゲート絶縁体としての機能することができる。本実施の形態に示すトランジスタ100では、ゲート絶縁体を2層で形成した例を示したが、これに限られない。ゲート絶縁体を単層で形成してもよいし、3層以上で形成してもよい。また、ゲート絶縁体は、酸化物半導体108中に酸素を供給する機能を有していてもよい。
また、絶縁体114および絶縁体116は、トランジスタ100の保護絶縁体として機能することができる。本実施の形態に示すトランジスタ100では、保護絶縁体を2層で形成する例を示したが、これに限られない。保護絶縁体を単層で形成してもよいし、3層以上で形成してもよい。また、保護絶縁体は、酸化物半導体108中に酸素を供給する機能を有していてもよい。
前述したように、安定なトランジスタ特性を得るためには、酸化物半導体中の酸素欠損をできるだけ少なくすることが好ましい。また、導電体は酸化物半導体から酸素を引き抜いてしまうことがあるため、導電体により酸素が引き抜かれないように制御することも重要である。
そのため、トランジスタに用いる導電体に酸素を含んだ構成とすることによって、導電体により酸素が引き抜かれるのを抑制し、安定かつ良好な電気特性を有するトランジスタを作製することができる。
また、導電体に酸素を含ませてあることによって、外部からの不純物の拡散を抑制し、安定かつ良好な電気特性を有するトランジスタを作製することができる。
本実施の形態におけるトランジスタ100においては、導電体104、導電体112aおよび導電体112bに、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。
本発明の一態様のトランジスタ100の構成において、絶縁体106、絶縁体107、絶縁体114および絶縁体116に過剰な酸素を有し、絶縁体106、絶縁体107、絶縁体114および絶縁体116から導電体104、導電体112aおよび導電体112b中に酸素を移動させることで、導電体104、導電体112aおよび導電体112b中に酸素を含ませると好ましい。
また、過剰な酸素を有する絶縁体は、絶縁体106、絶縁体107、絶縁体114および絶縁体116のうちいずれか一つの絶縁体でもよく、複数の絶縁体でもよい。例えば、絶縁体114に過剰な酸素を有する場合、絶縁体114から導電体112aおよび導電体112bへ酸素を供給し、導電体112aおよび導電体112b中に酸素を含ませることができる。またその際、導電体112aおよび導電体112bにおいて、膜厚方向に酸素の濃度勾配が形成される。さらに、導電体112aおよび導電体112bにおいて、絶縁体114aと接する領域が最も酸素濃度が高い。
また、絶縁体114および絶縁体116は、過剰な酸素を有することで、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有する。別言すると、絶縁体114および絶縁体116は、酸素を放出することが可能な絶縁体である。なお、絶縁体114および絶縁体116に酸素過剰領域を設けるには、例えば、成膜後の絶縁体114および絶縁体116に酸素を添加して、酸素過剰領域を形成すればよい。
酸素の添加方法としては、加速エネルギーを減圧下で気体に加える方法、具体的には、イオン注入法、イオンドーピング法、プラズマ処理法等を用いることができる。また、酸素の添加時、基板を加熱して処理すると、添加される酸素の量を多くすることができるため好適である。酸素添加時の基板温度としては、例えば室温より高く400℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置(プラズマエッチング装置またはプラズマアッシング装置ともいう。)を用いると好適である。
また、昇温脱離ガス分析法(TDS(Thermal Desorption Spectroscopy))を用いて絶縁体を測定することで、酸素の放出量を測定することができる。例えば、絶縁体114および絶縁体116を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が8.0×1014個/cm2以上、好ましくは1.0×1015個/cm2以上、さらに好ましくは1.5×1015個/cm2以上である。なお、昇温脱離ガス分析法における被測定物の表面温度は、100℃以上700℃以下、好ましくは100℃以上500℃以下である。
また、導電体104、導電体112aおよび導電体112bを、酸素を含んだ導電体とするため、導電体の成膜ガスに酸素を添加する方法を用いてもよい。例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体104、導電体112aおよび導電体112bに対して、上記示したようにイオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
以上に示した方法などによって、本実施の形態におけるトランジスタ100の導電体104、導電体112aおよび導電体112bに酸素を含ませることができる。さらに、導電体104、導電体112aおよび導電体112bに含まれる酸素は、膜厚方向に酸素の濃度勾配が形成されている領域を有することができる。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
<基板>
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。基板に設けられる半導体素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板102として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板102に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板102として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板102が伸縮性を有してもよい。また、基板102は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板102の厚さは、例えば、5μm以上1000μm以下、好ましくは10μm以上700μm以下、さらに好ましくは15μm以上500μm以下とする。基板102を薄くすると、半導体装置を軽量化することができる。また、基板102を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板102上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板102としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板102は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板102としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板102として好適である。
<導電体>
ゲート電極として機能する導電体104、およびソース電極として機能する導電体112a、およびドレイン電極として機能する導電体112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電体104、112a、112bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化物膜を用いてもよい。
また、導電体104、112a、112bには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電体104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、TaまたはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電体104、導電体112aおよび導電体112bに酸素を含ませるために、導電体の成膜ガスに酸素を添加する方法を用いることが好ましい。例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体104、導電体112aおよび導電体112bを成膜後に、上記示したようにイオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
<ゲート絶縁体>
トランジスタ100のゲート絶縁体として機能する絶縁体106、107としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁体106、107の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。
なお、トランジスタ100のチャネル領域として機能する酸化物半導体108と接する絶縁体107は、酸化物絶縁体であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁体107は、酸素を放出することが可能な絶縁体である。なお、絶縁体107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁体107を形成すればよい。または、成膜後の絶縁体107に酸素を添加して、酸素過剰領域を形成してもよい。
また、絶縁体107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁体107の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
または、酸素過剰領域を有する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法(ESR:Electron Spin Resonance)にて、g値が2.01近傍に非対称の信号を有することもある。
また、絶縁体106および絶縁体107は、基板102からの不純物の拡散を防止する機能を有してもよい。
なお、本実施の形態では、絶縁体106として窒化シリコン膜を形成し、絶縁体107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁体として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
<酸化物半導体>
酸化物半導体108は、Inと、Znと、M(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、Sn、MgまたはHfを表す。)と、を有する。代表的には、酸化物半導体108は、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物を用いることができる。とくに、酸化物半導体108としては、In−M−Zn酸化物を用いると好ましい。
酸化物半導体108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。なお、成膜される酸化物半導体108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体108の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
なお、酸化物半導体108がIn−M−Zn酸化物膜であるとき、ZnおよびOを除いてのInとMの原子数比率は、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。
また、酸化物半導体108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。
また、酸化物半導体108の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、酸化物半導体108としては、キャリア密度の低い酸化物半導体を用いる。例えば、酸化物半導体108は、キャリア密度が1×10−9個/cm3以上8×1011個/cm3未満、好ましくは1×10−9個/cm3以上1×1011個/cm3未満、さらに好ましくは1×10−9個/cm3以上1×1010個/cm3未満とする。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体108のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体108として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になりにくい。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧ともいう)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体108に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体108において、SIMS(Secondary Ion Mass Spectrometry)分析により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、5×1018atoms/cm3以下、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。
酸化物半導体108において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体108において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体108におけるシリコンや炭素の濃度と、酸化物半導体108との界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、酸化物半導体108において、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体108のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体108に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。
また、酸化物半導体108は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS、多結晶構造、nc−OS、a−like OS、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
酸化物半導体108は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体108が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二層以上を有する積層構造を有する場合がある。
<保護絶縁体>
絶縁体114、116は、保護絶縁体としての機能を有する。絶縁体114、116は、酸素を有する。また、絶縁体114は、酸素を透過することのできる絶縁体である。なお、絶縁体114は、後に形成する絶縁体116を形成する際の、酸化物半導体108へのダメージ緩和膜としても機能する。
絶縁体114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁体114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001付近に現れる信号のスピン密度が3×1017spins/cm3以下であることが好ましい。これは、絶縁体114に含まれる欠陥密度が多いと、欠陥に酸素が結合してしまい、絶縁体114における酸素の透過量が減少してしまう。
なお、絶縁体114においては、外部から絶縁体114に入った酸素が全て絶縁体114の外部に移動せず、絶縁体114にとどまる場合もある。また、絶縁体114に酸素が入ると共に、絶縁体114に含まれる酸素が絶縁体114の外部へ移動することで、絶縁体114において酸素の移動が生じる場合もある。絶縁体114として酸素を透過することができる酸化物絶縁体を形成すると、絶縁体114上に設けられる、絶縁体116から脱離する酸素を、絶縁体114を通過させて酸化物半導体108に移動させることができる。
また、絶縁体114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と酸化物半導体膜の伝導帯の下端のエネルギー(Ec_os)の間に形成され得る場合がある。上記酸化物絶縁体として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018個/cm3以上5×1019個/cm3以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。
窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)、代表的にはNO2またはNOは、絶縁体114などに準位を形成する。該準位は、酸化物半導体108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁体114および酸化物半導体108の界面近傍に拡散すると、該準位が絶縁体114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁体114および酸化物半導体108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁体114に含まれる窒素酸化物は、加熱処理において、絶縁体116に含まれるアンモニアと反応するため、絶縁体114に含まれる窒素酸化物が低減される。このため、絶縁体114および酸化物半導体108の界面近傍において、電子がトラップされにくい。
絶縁体114として、上記酸化物絶縁体を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上基板歪み点未満の加熱処理により、絶縁体114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、およびg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナルおよび第2のシグナルのスプリット幅、並びに第2のシグナルおよび第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナルおよびg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm3未満であり、代表的には1×1017spins/cm3以上1×1018spins/cm3未満である。
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、およびg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナルおよびg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁体に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁体は、SIMS分析で測定される窒素濃度が6×1020atoms/cm3以下である。
基板温度が220℃以上、または280℃以上、または350℃以上であり、シランおよび一酸化二窒素を用いたPECVD法を用いて、上記酸化物絶縁体を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁体116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いて形成すると好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体は、TDS分析にて、酸素分子に換算して、酸素の放出量が8.0×1014atoms/cm2以上、好ましくは1.0×1015atoms/cm2以上である酸化物絶縁体である。なお、上記TDS分析時における被測定物の表面温度は、100℃以上700℃以下、好ましくは100℃以上500℃以下である。
絶縁体116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁体116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm3未満、さらには1×1018spins/cm3以下であることが好ましい。なお、絶縁体116は、絶縁体114と比較して酸化物半導体108から離れているため、絶縁体114より、欠陥密度が多くともよい。
また、絶縁体114、116は、同種の材料の絶縁体を用いることができるため、絶縁体114と絶縁体116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁体114と絶縁体116の界面は、破線で図示している。なお、本実施の形態においては、絶縁体114と絶縁体116の2層構造について説明したが、これに限定されず、例えば、絶縁体114または絶縁体116のいずれか一方の単層構造としてもよい。
また、絶縁体114または絶縁体116を、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体とするための酸素の添加方法としては、加速エネルギーを減圧下で気体に加える方法、具体的には、イオン注入法、イオンドーピング法、プラズマ処理法等を用いることができる。また、酸素の添加時、基板を加熱して処理すると、添加される酸素の量を多くすることができるため好適である。酸素添加時の基板温度としては、例えば室温より高く400℃より低い温度が好ましい。また、上記プラズマ処理法としては、酸素ガスを高周波電力によってプラズマ化させる装置(プラズマエッチング装置またはプラズマアッシング装置ともいう。)を用いると好適である。
なお、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザ堆積(PLD)法などが挙げられる。また、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、プラズマ化学気相堆積(PECVD)法、熱CVD(Chemical Vapor Deposition)法、またはALD法としてもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法が挙げられる。また、上記記載の、導電体、絶縁体、酸化物半導体などの形成方法としては、塗布法や印刷法でもよい。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。
ALD法またはMOCVD法などの熱CVD法は、上記示した導電体、絶縁体、酸化物半導体などを形成することができる。例えば、In−Ga−Zn−O膜を成膜する場合には、トリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、トリメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6ガスとH2ガスを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CH3)3ガスとO3ガスを用いてGaO層を形成し、更にその後Zn(CH3)2ガスとO3ガスを用いてZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変えてAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いても良い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いても良い。
<半導体装置の構成例2>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図2(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図2(A)は、本発明の一態様の半導体装置であるトランジスタ101の上面図であり、図2(B)は、図2(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図2(C)は、図2(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ101は、基板102上のゲート電極として機能する導電体104と、基板102および導電体104上の絶縁体106と、絶縁体106上の絶縁体107と、絶縁体107上の酸化物半導体108と、酸化物半導体108と電気的に接続され、ソース電極として機能する導電体112aと、酸化物半導体108と電気的に接続され、ドレイン電極として機能する導電体112bと、酸化物半導体108、および導電体112a、112b上の絶縁体114、116と、絶縁体116上の金属酸化膜132と、金属酸化膜132上の金属酸化膜134と、を有する。また、金属酸化膜132は、酸化物半導体108と同一の金属元素を少なくとも一つ有する。また、金属酸化膜134は、金属酸化膜132と混合する領域を有する。
図2(A)(B)(C)に示すトランジスタ101は、絶縁体116上の金属酸化膜132と、金属酸化膜132上の金属酸化膜134と、を有する点において、図1に示すトランジスタ100と異なる。
トランジスタ101のように、金属酸化膜132、134を有する構成とすることで、絶縁体114、116から外部に拡散される酸素を抑制することができる。また、金属酸化膜132、134を有する構成とすることで、外部から入り込みうる不純物(例えば、水素、水など)を抑制することができる。
また、絶縁体114および絶縁体116に酸素過剰領域を形成するため、絶縁体116上に金属酸化膜132を形成し、金属酸化膜132を通過させて、絶縁体114および絶縁体116に酸素を添加してもよい。よって、金属酸化膜132は、酸素を通過させる機能と、酸素の放出を抑制できる機能と、を有すると好ましい。金属酸化膜132を通過させて、絶縁体114および絶縁体116に酸素を添加することで、絶縁体114および絶縁体116中に酸素を添加することが可能となる。例えば、金属酸化膜132としては、酸化物半導体108と同一の金属元素を少なくとも有する構成とすることができる。
金属酸化膜132としては、インジウムを含む材料により形成すると、絶縁体114、116中に好適に酸素を添加することができる。金属酸化膜132に用いることのできるインジウムを含む材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(Indium Tin Oxide:ITO)、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物(ITSOともいう。)などが挙げられる。なお、上述のインジウムを含む材料としては、透光性を有する導電性材料である。また、上述した中でも、金属酸化膜132として、特にITSOを用いると、凹凸等を有する絶縁体上にも被覆性がよく形成できるため好適である。
また、金属酸化膜132上に金属酸化膜134を有することによって、絶縁体114および絶縁体116中の酸素が外部に拡散するのを抑制することができる。
金属酸化膜134としては、アルミニウムを含む材料により形成すると、絶縁体114、116からの外部への酸素の拡散、および/または外部からの不純物(水素、水等)の入り込みを抑制しやすいため好ましい。金属酸化膜134に用いることのできるアルミニウムを含む材料としては、例えば、酸化アルミニウム等が挙げられる。
<金属酸化膜>
金属酸化膜132は、酸素を透過させる機能と、酸素の放出を抑制する機能とを有する。金属酸化膜132を設けることで、絶縁体114、116中に好適に酸素を添加することができる。
金属酸化膜132は、酸化物半導体108と同一の金属元素を少なくとも一つ有する。例えば、酸化物半導体108がInと、Znと、M(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、Sn、MgまたはHfを表す。)と、を有する場合、金属酸化膜132は、In、Zn、またはMを含む。金属酸化膜132としては、とくにInを含む導電体、またはInを含む半導体を用いると好適である。
金属酸化膜134は、酸素の放出を抑制する機能と、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物をブロッキングできる機能と、を有する。金属酸化膜134を設けることで、酸化物半導体108からの酸素の外部への拡散と、絶縁体114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体108への水素、水等の入り込みと、を抑制することができる。
金属酸化膜134としては、アルミニウム(Al)、ガリウム(Ga)、Y(イットリウム)、またはハフニウム(Hf)を有すると好ましい。金属酸化膜134に用いることのできる材料としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、窒化酸化ガリウム、酸化イットリウム、酸化窒化イットリウム、窒化酸化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム等が挙げられる。特に金属酸化膜134として、酸化アルミニウムを用いると酸化物半導体108、および絶縁体114および絶縁体116からの酸素の外部への拡散と、外部から酸化物半導体108への水素、水等の入り込みと、を抑制できるため好適である。
金属酸化膜134としては、スパッタリング法またはALD(Atomic Layer Deposition)法を用いて形成すると好適である。
<半導体装置の構成例3>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図3(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図3(A)は、本発明の一態様の半導体装置であるトランジスタ150の上面図であり、図3(B)は、図3(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図3(C)は、図3(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ150は、基板102上のゲート電極として機能する導電体104と、基板102および導電体104上の絶縁体106と、絶縁体106上の絶縁体107と、絶縁体107上の酸化物半導体108と、酸化物半導体108上の絶縁体114と、絶縁体114上の絶縁体116と、絶縁体116上の金属酸化膜132と、金属酸化膜132上の金属酸化膜134と、絶縁体114、116および金属酸化膜132、134に設けられる開口部141aを介して酸化物半導体108と電気的に接続されるソース電極として機能する導電体112aと、絶縁体114、116および金属酸化膜132、134に設けられる開口部141bを介して酸化物半導体108と電気的に接続されるドレイン電極として機能する導電体112bと、を有する。また、金属酸化膜132は、酸化物半導体108と同一の金属元素を少なくとも一つ有する。また、金属酸化膜134は、金属酸化膜132と混合する領域を有する。
先に示すトランジスタ100においては、チャネルエッチ型の構造であったのに対し、図3(A)(B)(C)に示すトランジスタ150は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型およびチャネル保護型の双方のトランジスタ構造に適用することができる。
トランジスタ150としては、先に示すトランジスタ100と同様に、酸化物半導体108上に、絶縁体114、116が設けられる構成のため、絶縁体114、116に含まれる酸素によって、酸化物半導体108中の酸素欠損を補填することができる。また、絶縁体116上に金属酸化膜132、134を設けることによって、外部から酸化物半導体108に入り込みうる不純物を抑制することができる。その他の構成は、先に示すトランジスタ100と同様であり、同様の効果を奏する。
<半導体装置の構成例4>
次に、図3(A)(B)(C)に示すトランジスタ150と異なる構成例について、図4(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図4(A)は、本発明の一態様の半導体装置であるトランジスタ160の上面図であり、図4(B)は、図4(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図4(C)は、図4(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ160は、基板102上のゲート電極として機能する導電体104と、基板102および導電体104上の絶縁体106と、絶縁体106上の絶縁体107と、絶縁体107上の酸化物半導体108と、酸化物半導体108上の絶縁体114と、絶縁体114上の絶縁体116と、絶縁体116上の金属酸化膜132と、金属酸化膜132上の金属酸化膜134と、酸化物半導体108と電気的に接続されるソース電極として機能する導電体112aと、酸化物半導体108と電気的に接続されるドレイン電極として機能する導電体112bと、を有する。また、金属酸化膜132は、酸化物半導体108と同一の金属元素を少なくとも一つを有する。また、金属酸化膜134は、金属酸化膜132と混合する領域を有する。
なお、トランジスタ160は、図3(A)(B)(C)に示すトランジスタ150と絶縁体114、116、および金属酸化膜132、134の形状が相違する。具体的には、トランジスタ160の絶縁体114、116、および金属酸化膜132、134は、酸化物半導体108のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ150と同様であり、同様の効果を奏する。
トランジスタ160としては、先に示すトランジスタ100と同様に、酸化物半導体108上に、絶縁体114、116が設けられる構成のため、絶縁体114、116に含まれる酸素によって、酸化物半導体108中の酸素欠損を補填することができる。また、絶縁体116上に金属酸化膜132、134を設けることによって、外部から酸化物半導体108に入り込みうる不純物を抑制することができる。
<半導体装置の構成例5>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図5(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図5(A)は、本発明の一態様の半導体装置であるトランジスタ170の上面図であり、図5(B)は、図5(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図5(C)は、図5(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ170は、基板102上の第1のゲート電極として機能する導電体104と、基板102および導電体104上の絶縁体106と、絶縁体106上の絶縁体107と、絶縁体107上の酸化物半導体108と、酸化物半導体108と電気的に接続されるソース電極として機能する導電体112aと、酸化物半導体108と電気的に接続されるドレイン電極として機能する導電体112bと、酸化物半導体108、および導電体112a、112b上の絶縁体114と、絶縁体114上の絶縁体116と、絶縁体116上の金属酸化膜132と、金属酸化膜132上の金属酸化膜134と、金属酸化膜134上の導電体120a、120bと、を有する。
トランジスタ170としては、先に示すトランジスタ100と同様に、酸化物半導体108上に、絶縁体114、116が設けられる構成のため、絶縁体114、116に含まれる酸素によって、酸化物半導体108中の酸素欠損を補填することができる。また、絶縁体116上に金属酸化膜132、134を設けることによって、外部から酸化物半導体108に入り込みうる不純物を抑制することができる。
また、トランジスタ170において、絶縁体114、116、および金属酸化膜132、134は、トランジスタ170の第2のゲート絶縁体としての機能を有する。また、トランジスタ170において、導電体120aは、例えば、表示装置に用いる画素電極としての機能を有する。また、導電体120aは、絶縁体114、116、および金属酸化膜132、134に設けられる開口部142cを介して、導電体112bと接続される。また、トランジスタ170において、導電体120bは、第2のゲート電極(バックゲート電極ともいう。)として機能する。
また、図5(C)に示すように導電体120bは、絶縁体106、107、114、116、および金属酸化膜132、134に設けられる開口部142a、142bにおいて、第1のゲート電極として機能する導電体104に接続される。よって、導電体120bと導電体104とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部142a、142bを設け、導電体120bと導電体104を接続する構成について例示したが、これに限定されない。例えば、開口部142aまたは開口部142bのいずれか一方の開口部のみを形成し、導電体120bと導電体104を接続する構成、または開口部142aおよび開口部142bを設けずに、導電体120bと導電体104を接続しない構成としてもよい。なお、導電体120bと導電体104を接続しない構成の場合、導電体120bと導電体104には、それぞれ異なる電位を与えることができる。
また、図5(B)に示すように、酸化物半導体108は、第1のゲート電極として機能する導電体104と、第2のゲート電極として機能する導電体120bのそれぞれと対向するように位置し、2つのゲート電極として機能する導電体に挟まれている。第2のゲート電極として機能する導電体120bのチャネル長方向の長さおよびチャネル幅方向の長さは、酸化物半導体108のチャネル長方向の長さおよびチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体108の全体は、絶縁体114、116、および金属酸化膜132、134を介して導電体120bに覆われている。また、第2のゲート電極として機能する導電体120bと第1のゲート電極として機能する導電体104とは、絶縁体106、107、114、116、および金属酸化膜132、134に設けられる開口部142a、142bにおいて接続されるため、酸化物半導体108のチャネル幅方向の側面は、絶縁体114、116、および金属酸化膜132、134を介して第2のゲート電極として機能する導電体120bと対向している。
別言すると、トランジスタ170のチャネル幅方向において、第1のゲート電極として機能する導電体104および第2のゲート電極として機能する導電体120bは、ゲート絶縁体として機能する絶縁体106、107、並びに第2のゲート絶縁体として機能する絶縁体114、116、および金属酸化膜132、134に設けられる開口部において接続すると共に、ゲート絶縁体として機能する絶縁体106、107および第2のゲート絶縁体として機能する絶縁体114、116、および金属酸化膜132、134を介して酸化物半導体108を囲む構成である。
このような構成を有することで、トランジスタ170に含まれる酸化物半導体108を、第1のゲート電極として機能する導電体104および第2のゲート電極として機能する導電体120bの電界によって電気的に囲むことができる。トランジスタ170のように、第1のゲート電極および第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体を電気的に囲むトランジスタのデバイス構造をsurrounded channel(s−channel)構造と呼ぶことができる。
トランジスタ170は、s−channel構造を有するため、第1のゲート電極として機能する導電体104によってチャネルを誘起させるための電界を効果的に酸化物半導体108に印加することができるため、トランジスタ170の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は、第1のゲート電極として機能する導電体104および第2のゲート電極として機能する導電体120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高めることができる。
<半導体装置の構成例6>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図6(A)(B)(C)(D)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
図6(A)(B)(C)(D)は、図1(B)(C)に示すトランジスタ100の変形例の断面図である。
図6(A)(B)に示すトランジスタ100Aは、図1(B)(C)に示すトランジスタ100が有する酸化物半導体108を3層の積層構造としている。より具体的には、トランジスタ100Aが有する酸化物半導体108は、酸化物半導体108aと、酸化物半導体108bと、酸化物半導体108cと、を有する。
図6(C)(D)に示すトランジスタ100Bは、図1(B)(C)に示すトランジスタ100が有する酸化物半導体108を2層の積層構造としている。より具体的には、トランジスタ100Bが有する酸化物半導体108は、酸化物半導体108bと、酸化物半導体108cと、を有する。
ここで、酸化物半導体108a、108b、108c、および酸化物半導体108b、108cに接する絶縁体のバンド構造について、図7を用いて説明する。
図7(A)は、絶縁体107、酸化物半導体108a、108b、108c、および絶縁体114を有する積層構造の膜厚方向のバンド構造の一例である。また、図7(B)は、絶縁体107、酸化物半導体108b、108c、および絶縁体114を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁体107、酸化物半導体108a、108b、108c、および絶縁体114の伝導帯下端のエネルギー準位(Ec)を示す。
また、図7(A)は、絶縁体107、114として酸化シリコン膜を用い、酸化物半導体108aとして金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体108bとして金属元素の原子数比をIn:Ga:Zn=1:1:1の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体108cとして金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体を用いる構成のバンド図である。
また、図7(B)は、絶縁体107、114として酸化シリコン膜を用い、酸化物半導体108bとして金属元素の原子数比をIn:Ga:Zn=1:1:1の金属酸化物ターゲットを用いて形成される酸化物半導体を用い、酸化物半導体108cとして金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体を用いる構成のバンド図である。
図7(A)(B)に示すように、酸化物半導体108a、108b、108cにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体108aと酸化物半導体108bとの界面、または酸化物半導体108bと酸化物半導体108cとの界面において、トラップ中心や再結合中心のような欠陥準位、を形成するような不純物が存在しないとする。
酸化物半導体108a、108b、108cに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図7(A)(B)に示す構成とすることで酸化物半導体108bがウェル(井戸)となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体108bに形成されることがわかる。
また、図7(A)(B)において、酸化物半導体108a、108cは、酸化物半導体108bよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体108bの伝導帯下端のエネルギー準位と、酸化物半導体108a、108cの伝導帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。すなわち、酸化物半導体108a、108cの電子親和力(真空準位と伝導帯下端のエネルギー準位との差)と、酸化物半導体108bの電子親和力との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。
このような構成を有することで、酸化物半導体108bが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体108a、108cは、チャネル領域が形成される酸化物半導体108bを構成する金属元素の一種以上から構成される酸化物半導体であるため、酸化物半導体108aと酸化物半導体108bとの界面、または酸化物半導体108bと酸化物半導体108cとの界面において、キャリアの界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が低下するのを抑制できる。
また、酸化物半導体108a、108cは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いることが好ましい。または、酸化物半導体108a、108cには、電子親和力が酸化物半導体108bよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体108bの伝導帯下端エネルギー準位と差分(バンドオフセット)を有する材料を用いることが好ましい。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体108a、108cの伝導帯下端のエネルギー準位が、酸化物半導体108bの伝導帯下端のエネルギー準位よりも0.2eVより真空準位に近い材料、好ましくは0.5eV以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体108a、108cは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体108a、108cの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電体112a、112bの構成元素が酸化物半導体108bへ拡散してしまう場合がある。なお、酸化物半導体108a、108cが後述するCAAC−OSである場合、導電体112a、112bの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体108a、108cの膜厚は、導電体112a、112bの構成元素が酸化物半導体108bに拡散することを抑制することのできる膜厚以上であって、絶縁体114から酸化物半導体108bへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体108a、108cの膜厚が10nm以上であると、導電体112a、112bの構成元素が酸化物半導体108bへ拡散するのを抑制することができる。また、酸化物半導体108a、108cの膜厚を100nm以下とすると、絶縁体114、116から酸化物半導体108bへ効果的に酸素を供給することができる。
酸化物半導体108a、108cがIn−M−Zn酸化物であるとき、MとしてTi、Ga、Y、Zr、La、Ce、Nd、MgまたはHfを、Inより高い原子数比で有することで、酸化物半導体108a、108cのエネルギーギャップを大きく、電子親和力を小さくすることができる。よって、酸化物半導体108bとの電子親和力の差を元素Mの組成によって制御することが可能となる場合がある。また、Ti、Ga、Y、Zr、La、Ce、Nd、MgまたはHfは、酸素との結合力が強い金属元素であるため、これらの元素をInより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体108a、108cがIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInおよびMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%より高く、さらに好ましくは、Inが25atomic%未満、Mが75atomic%より高くする。また、酸化物半導体108a、108cとして、酸化ガリウムを用いてもよい。
また、酸化物半導体108a、108b、108cが、In−M−Zn酸化物の場合、酸化物半導体108bと比較して、酸化物半導体108a、108cに含まれるMの原子数比が大きく、代表的には、酸化物半導体108bに含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。
また、酸化物半導体108a、108b、108cが、In−M−Zn酸化物の場合、酸化物半導体108bをIn:M:Zn=x1:y1:z1[原子数比]、酸化物半導体108a、108cをIn:M:Zn=x2:y2:z2[原子数比]とすると、y2/x2がy1/x1よりも大きく、好ましくは、y2/x2がy1/x1よりも1.5倍以上である。より好ましくは、y2/x2がy1/x1よりも2倍以上大きく、さらに好ましくは、y2/x2がy1/x1よりも3倍以上または4倍以上大きい。このとき、酸化物半導体108bにおいて、y1がX1以上であると、酸化物半導体108bを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、y1がx1の3倍以上になると、酸化物半導体108bを用いるトランジスタの電界効果移動度が低下してしまうため、y1はx1の3倍未満であると好ましい。
酸化物半導体108bがIn−M−Zn酸化物の場合、酸化物半導体108bを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x1:y1:z1とすると、x1/y1は、1/3以上6以下、さらには1以上6以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、z1/y1を1以上6以下とすることで、酸化物半導体108bとして後述のCAAC−OSが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2等がある。
また、酸化物半導体108a、108cがIn−M−Zn酸化物の場合、酸化物半導体108a、108cを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x2:y2:z2とすると、x2/y2<x1/y1であって、z2/y2は、1/3以上6以下、さらには1以上6以下であることが好ましい。また、インジウムに対するMの原子数比率を大きくすることで、酸化物半導体108a、108cのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、y2/x2を3以上、または4以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:5、In:M:Zn=1:3:6、In:M:Zn=1:4:2、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:5:5等がある。
また、酸化物半導体108a、108cがIn−M酸化物の場合、Mとして2価の金属原子(例えば、亜鉛など)を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体108a、108cを形成することができる。また、酸化物半導体108a、108cとしては、例えば、In−Ga酸化物膜を用いることができる。該In−Ga酸化物としては、例えば、In−Ga金属酸化物ターゲット(In:Ga=7:93)を用いて、スパッタリング法により形成することができる。また、酸化物半導体108a、108cを、DC放電を用いたスパッタリング法で成膜するためには、In:M=x:y[原子数比]としたときに、y/(x+y)を0.96以下、好ましくは0.95以下、例えば0.93とするとよい。
なお、酸化物半導体108a、108b、108cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス40%の変動を含む。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
<半導体装置の作製方法1>
次に、本発明の一態様の半導体装置であるトランジスタ100の作製方法について、図8および図9を用いて説明する。なお、図8および図9は、半導体装置の作製方法を説明する断面図である。
まず、基板102上に導電体を形成し、該導電体をリソグラフィ工程およびエッチング工程を行い加工して、ゲート電極として機能する導電体104を形成する(図8(A)参照)。
本実施の形態では、基板102としてガラス基板を用い、ゲート電極として機能する導電体104として厚さ100nmのタングステン膜をスパッタリング法で形成する。
導電体104には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体104を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体104上にゲート絶縁体として機能する絶縁体106、107を形成する(図8(B)参照)。
本実施の形態では、PECVD法により、絶縁体106として厚さ400nmの窒化シリコン膜を形成し、絶縁体107として厚さ50nmの酸化窒化シリコン膜を形成する。
なお、絶縁体106は、窒化シリコン膜の積層構造とする。具体的には、絶縁体106を、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化シリコン膜との3層積層構造とすることができる。該3層積層構造の一例としては、以下のように形成することができる。
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000sccmの窒素、および流量100sccmのアンモニアガスを原料ガスとしてPE−CVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、および流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。
第3の窒化シリコン膜としては、流量200sccmのシラン、および流量5000sccmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、および第3の窒化シリコン膜形成時の基板温度は350℃とすることができる。
絶縁体106を、窒化シリコン膜の3層の積層構造とすることで、例えば、導電体104に銅(Cu)を含む導電体を用いる場合において、以下の効果を奏する。
第1の窒化シリコン膜は、導電体104からの銅(Cu)元素の拡散を抑制することができる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリコン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁体107としては、後に形成される酸化物半導体108との界面特性を向上させるため、酸素を含む絶縁体で形成されると好ましい。
次に、絶縁体107上に酸化物半導体108を形成する(図8(C)参照)。
本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=1:1:1.2(原子数比))を用いて、スパッタリング法により酸化物半導体を成膜し、該酸化物半導体上にリソグラフィ工程によりマスクを形成し、該酸化物半導体を所望の領域に加工することで島状の酸化物半導体108を形成する。
酸化物半導体108の形成後、150℃以上基板の歪み点未満、好ましくは200℃以上450℃以下、さらに好ましくは300℃以上450℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体の高純度化処理の一つであり、酸化物半導体108に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体108を島状に加工する前に行ってもよい。
酸化物半導体108への加熱処理は、ガスベーク炉、電気炉、RTA(Rapid Thermal Annealing)装置等を用いることができる。RTA装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体108への加熱処理は、窒素ガス、酸素ガス、超乾燥空気(Clean Dry Air:CDAともいう。CDAとは、水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気である。)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、CDA、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはCDAの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはCDAの純度を、6N(99.9999%)または7N(99.99999%)とすればよい。また、窒素ガス、酸素ガス、またはCDAの露点が−60℃以下、好ましくは−100℃以下にまで高純度化したガスを用いることで酸化物半導体108に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体108を窒素または希ガス雰囲気で加熱処理した後、酸素またはCDA雰囲気で加熱してもよい。この結果、酸化物半導体108中に含まれる水素、水等を脱離させると共に、酸化物半導体108中に酸素を供給することができる。この結果、酸化物半導体108中に含まれる酸素欠損量を低減することができる。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはCDAのいずれか一方のガス種でのベーク時間を長く、例えば、1時間以上10時間以下としてもよい。酸素ガスが含まれる雰囲気での加熱時間を長くすることで、酸化物半導体108に形成された酸素欠損を好適に補填することが可能となる。
また、スパッタリング法で酸化物半導体を形成する場合、スパッタリングガスには、希ガス(代表的にはアルゴン)、酸素、または希ガスおよび酸素の混合ガスが適宜用いられる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−60℃以下、好ましくは−100℃以下にまで高純度化したガスを用いることで酸化物半導体108に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体108を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体108にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気(5×10−7Paから1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁体107および酸化物半導体108上にソース電極およびドレイン電極として機能する導電体112a、112bを形成する(図9(A)参照)。
本実施の形態では、導電体112a、112bとして、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の領域に加工することで、導電体112a、112bを形成する。なお、本実施の形態においては、導電体112a、112bを2層の積層構造としたが、これに限定されない。例えば、導電体112a、112bとして、厚さ50nmのチタン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜との3層の積層構造としてもよい。
また、導電体112a、112bを形成後に、酸化物半導体108の表面(バックチャネル側)を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体108の表面に付着した不純物(例えば、導電体112a、112bに含まれる元素等。)を除去することができる。
なお、導電体112a、112bの形成工程、および/または上記洗浄工程において、酸化物半導体108の一部に凹部が形成される場合がある。
導電体112aおよび導電体112bには、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体112aおよび導電体112bを形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、酸化物半導体108、および導電体112a、112b上に、保護絶縁体として機能する絶縁体114、116を形成する(図9(B)参照)。
なお、絶縁体114を形成した後、大気に曝すことなく、連続的に絶縁体116を形成することが好ましい。絶縁体114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、絶縁体116を連続的に形成することで、絶縁体114と絶縁体116の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁体114、116に含まれる酸素を酸化物半導体108に移動させることが可能となり、酸化物半導体108の酸素欠損量を低減することが可能となる。
例えば、絶縁体114として、PECVD法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を20倍より大きく100倍未満、好ましくは40倍以上80倍以下とし、処理室内の圧力を100Pa未満、好ましくは50Pa以下とするPECVD法を用いることで、絶縁体114が、窒素を含み、且つ欠陥量の少ない絶縁体となる。
本実施の形態においては、絶縁体114として、基板102を保持する温度を220℃とし、流量50sccmのシランおよび流量2000sccmの一酸化二窒素を原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm2)とするPECVD法を用いて、酸化窒化シリコン膜を形成する。
絶縁体116としては、PECVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁体116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁体116中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁体を形成することができる。
なお、絶縁体116の形成工程において、絶縁体114が酸化物半導体108の保護膜となる。したがって、酸化物半導体108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁体116を形成することができる。
なお、絶縁体116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁体116の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001付近に現れる信号のスピン密度が6×1017spins/cm3未満、好ましくは3×1017spins/cm3以下、好ましくは1.5×1017spins/cm3以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁体114、116を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁体114、116に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁体114、116に含まれる酸素の一部を酸化物半導体108に移動させ、酸化物半導体108に含まれる酸素欠損量を低減することができる。
絶縁体114、116への加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。加熱処理は、窒素、酸素、CDA、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、ガスベーク炉、電気炉、RTA装置等を用いることができる。
本実施の形態では、窒素および酸素雰囲気で、350℃、1時間の加熱処理を行う。
以上の工程により、図1に示すトランジスタ100を作製することができる。
<半導体装置の作製方法2>
次に、本発明の一態様の半導体装置である図2に示すトランジスタ101の作製方法について、図10を用いて説明する。なお、図10は、半導体装置の作製方法を説明する断面図である。
まず、図9(B)に示す工程まで行う。その後、絶縁体116上に金属酸化膜132を形成する(図10(A)参照)。
金属酸化膜132には、インジウムを含む導電体、またはインジウムを含む半導体を用いることが出来る。本実施の形態においては、金属酸化膜132として、スパッタリング装置を用いて、膜厚5nmのITSO膜を形成する。なお、金属酸化膜132の厚さは、1nm以上20nm以下、または2nm以上10nm以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
次に、金属酸化膜132を通過させて絶縁体114、116に、酸素140を導入する(図10(B)参照)。
金属酸化膜132を通過させて、絶縁体114、116に酸素140を導入する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、プラズマ処理法として、マイクロ波を用いて酸素を励起し、高密度なプラズマを発生させてもよい。
また、酸素140を導入する際に、基板側にバイアス電圧を印加することで効果的に酸素140を絶縁体114、116に導入することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を1W/cm2以上5W/cm2以下とすればよい。また、酸素140を導入する際の基板温度としては、室温を超えて400℃未満、好ましくは、100℃以上350℃以下とすることで、絶縁体114、116に効率よく酸素を導入することができる。
なお、本実施の形態では、アッシング装置を用い、O2ガスをアッシング装置内に導入し、基板側にバイアスを印加することで、絶縁体114、116中に酸素140を導入する。
金属酸化膜132を設けて酸素を導入することで、金属酸化膜132が絶縁体114、116から酸素が放出することを抑制する保護膜として機能する。このため、絶縁体114、116に多くの酸素を導入することができる。
次に、金属酸化膜132上に金属酸化膜134を形成することで、図2に示すトランジスタ101が形成される(図10(C)参照)。
金属酸化膜134には、アルミニウムを含む導電膜、またはアルミニウムを含む絶縁膜などが挙げられる。一例としては、金属酸化膜132上に、スパッタリング法を用いて、導電膜としてアルミニウムを成膜し、その後アルミニウムに対し、酸素プラズマ処理、または酸素雰囲気下で熱処理を行うことで、金属酸化膜132上に金属酸化膜134として、酸化アルミニウム膜を形成することができる。または、金属酸化膜132上に、ALD法を用いて、絶縁膜として酸化アルミニウム膜を成膜することで、金属酸化膜132上に金属酸化膜134として、酸化アルミニウム膜を形成することができる。
また、金属酸化膜132、134の形成後に加熱処理を行って、絶縁体114、116に含まれる過剰酸素を酸化物半導体108中に拡散させ、酸化物半導体108中の酸素欠損を補填することができる。あるいは、金属酸化膜132または金属酸化膜134のいずれか一方または双方を加熱成膜とすることで、絶縁体114、116に含まれる過剰酸素を酸化物半導体108中に拡散させ、酸化物半導体108中の酸素欠損を補填することができる。金属酸化膜132、134の形成後に行うことができる、加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。
以上の工程により、図2に示すトランジスタ101を作製することができる。
<半導体装置の作製方法3>
次に、本発明の一態様の半導体装置である図3に示すトランジスタ150の作製方法について、図11および図12を用いて説明する。なお、図11および図12は、半導体装置の作製方法を説明する断面図である。
まず、図8(C)に示す工程まで行い、その後、絶縁体107および酸化物半導体108上に絶縁体114、116、および金属酸化膜132を形成する(図11(A)参照)。
次に、金属酸化膜132を通過させて絶縁体114、116に、酸素140を添加する(図11(B)参照)。
次に、金属酸化膜132上に金属酸化膜134を形成する(図11(C)参照)。
次に、金属酸化膜134上にリソグラフィ工程によりマスクを形成し、絶縁体114、116および金属酸化膜132、134の所望の領域に開口部141a、141bを形成する。なお、開口部141a、141bは、酸化物半導体108に達する(図12(A)参照)。
次に、開口部141a、141bを覆うように、酸化物半導体108および金属酸化膜134上に導電体を成膜し、該導電体上にリソグラフィ工程によりマスクを形成し、該導電体を所望の領域に加工することで、導電体112a、112bを形成する(図12(B)参照)。
以上の工程で図3に示すトランジスタ150を作製することができる。
なお、図4(A)(B)(C)に示すトランジスタ160は、開口部141a、141bを形成する際に、酸化物半導体108のチャネル領域上に絶縁体114、116を残す構成とすることで作製することができる。
<半導体装置の作製方法4>
次に、本発明の一態様の半導体装置である図5に示すトランジスタ170の作製方法について、図13および図14を用いて説明する。なお、図13(A)(C)および図14(A)(C)は、作製工程における、トランジスタ170のチャネル長方向の断面図であり、図13(B)(D)および図14(B)(D)は、作製工程における、トランジスタ170のチャネル幅方向の断面図である。
まず、図10(B)に示す工程まで行う(図13(A)、(B)参照)。
次に、金属酸化膜134上にリソグラフィ工程によりマスクを形成し、絶縁体114、116、および金属酸化膜132、134の所望の領域に開口部142cを形成する。また、金属酸化膜134上にリソグラフィ工程によりマスクを形成し、絶縁体106、107、114、116、および金属酸化膜132、134の所望の領域に開口部142a、142bを形成する。なお、開口部142cは、導電体112bに達するように形成される。また、開口部142a、142bは、それぞれ導電体104に達するように形成される(図13(C)、(D)参照)。
なお、開口部142a、142bと開口部140cとは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部142a、142bと開口部140cを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成してもよい。
次に、開口部142a、142b、142cを覆うように金属酸化膜134上に導電体120を形成する(図14(A)、(B)参照)。
導電体120としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いることができる。とくに、導電体120としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電体120を金属酸化膜132と同種の材料を用いることで、製造コストを抑制できるため好適である。
また、導電体120としては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚110nmのITSO膜をスパッタリング法で形成する。
次に、導電体120上にリソグラフィ工程によりマスクを形成し、導電体120を所望の領域に加工し、導電体120a、120bを形成する(図14(C)、(D)参照)。
以上の工程で図5に示すトランジスタ170を作製することができる。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、チャネル領域において、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体等を用いてもよい。
なお、本実施の形態におけるトランジスタは、酸化物半導体の上面と、ソース電極およびドレイン電極と、が接する構造(トップコンタクト型ともいう。)について示したが、これに限られない。例えば、酸化物半導体の下面と、ソース電極およびドレイン電極と、が接する構造(ボトムコンタクト型ともいう。)のトランジスタとしてもよい。
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、本発明の一態様に係るトランジスタの一例について説明する。
<トランジスタ1>
図15に、本発明の一態様に係るトランジスタを示す。図15(A)は、トランジスタ103の上面図、図15(B)は、図15(A)における一点鎖線A1−A2および一点鎖線A3−A4に対応した断面図を示す。トランジスタ103は、基板400と、導電体413と、絶縁体402と、半導体406a、半導体406b、半導体406cと、導電体416aと、導電体416bと、絶縁体412と、導電体404と、を有する。
本実施の形態におけるトランジスタ103においては、導電体413、導電体404、導電体416aおよび導電体416bに、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。
なお、導電体404は、トランジスタ103の第1のゲート電極(フロントゲート電極ともいう。)としての機能を有する。また、導電体413は、トランジスタ103の第2のゲート電極(バックゲート電極ともいう。)としての機能を有する。また、導電体416aおよび導電体416bは、トランジスタ103のソース電極およびドレイン電極としての機能を有する。また、絶縁体412は、ゲート絶縁体としての機能を有する。
また、本実施の形態におけるトランジスタ103は、バックゲートを有するトップゲート型のトランジスタを示しているが、これに限らない。例えば、バックゲートが無い構成としてもよい。またボトムゲート構造としてもよい。その場合、導電体413はフロントゲートとして機能し、導電体404はバックゲートとして機能する。また、導電体404が無い構成としてもよい。
図15に示すトランジスタ103の作製方法について、図16乃至図20を用いて説明する。
図16(A)、図17(A)、図18(A)、図19(A)および図20(A)は、本発明の一態様に係るトランジスタ103の作製方法を説明する上面図である。各上面図には、一点鎖線A1−A2および一点鎖線A3−A4が記され、それに対応した断面図を図16(B)、図17(B)、図18(B)、図19(B)および図20(B)に示す。
まずは、基板400を準備する。
基板400としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板400として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板400に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板400として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板400が伸縮性を有してもよい。また、基板400は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板400の厚さは、例えば、5μm以上1000μm以下、好ましくは10μm以上700μm以下、さらに好ましくは15μm以上500μm以下とする。基板400を薄くすると、半導体装置を軽量化することができる。また、基板400を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板400上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板400としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板400は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板400としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板400として好適である。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法またはパルスレーザ堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
PECVD法は、比較的低温で高品質の膜が得られる。また、TCVD法は、プラズマを用いないため、被処理物へのプラズマによるダメージが生じない成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いないTCVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、TCVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ALD法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ALD法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
導電体には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体413を形成する。なお、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去には、プラズマ処理または/およびウェットエッチングを用いる。なお、プラズマ処理としては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、0.001volume%以上1volume%以下の濃度のフッ化水素酸または/およびオゾン水などによって取り残したレジストなどを除去しても構わない。
導電体413となる導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
また、導電体413を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、絶縁体402を成膜する(図16(A)および図16(B)参照。)。絶縁体402の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
絶縁体402としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体402としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
また、絶縁体402は過剰酸素または/および水素トラップを有する絶縁体であることが好ましい。
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析(TDS分析)にて、100℃以上700℃以下、または100℃以上500℃以下の膜の表面温度の範囲で、1×1018atoms/cm3以上、1×1019atoms/cm3以上または1×1020atoms/cm3以上の酸素(酸素原子数換算)を放出することもある。
TDS分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をTDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のTDS分析結果、および測定試料のTDS分析結果から、測定試料の酸素分子の放出量(NO2)は、下に示す式で求めることができる。ここで、TDS分析で得られる質量電荷比32で検出されるガスの全てが酸素分子由来と仮定する。CH3OHの質量電荷比は32であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
NO2=NH2/SH2×SO2×α
NH2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、測定試料をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平6−275697号公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として一定量の水素原子を含むシリコン基板を用いて測定する。
また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法(ESR:Electron Spin Resonance)にて、g値が2.01近傍に非対称の信号を有することもある。
また、絶縁体402は、基板400からの不純物の拡散を防止する機能を有してもよい。
次に、半導体406aとなる半導体を成膜する。半導体406aとなる半導体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
次に、酸素を添加することにより、半導体406aとなる半導体に過剰酸素を含ませてもよい。酸素の添加は、例えば、イオン注入法により、加速電圧を2kV以上10kV以下とし、ドーズ量を5×1014ions/cm2以上1×1017ions/cm2以下として行えばよい。
次に、半導体406bとなる半導体を成膜する。半導体406bとなる半導体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、半導体406aとなる半導体の成膜と、半導体406bとなる半導体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、半導体406aとなる半導体および半導体406bとなる半導体の水素濃度を低減させることができる場合がある。また、半導体406aとなる半導体および半導体406bとなる半導体の酸素欠損を低減させることができる場合がある。加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体406aとなる半導体および半導体406bとなる半導体の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、半導体406bとなる半導体上にレジストなどを形成し、該レジストを用いて加工し、半導体406bおよび半導体406aを形成する(図17(A)および図17(B)参照。)。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
導電体としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体には、酸素を含んだ導電体を用いることが好ましい。また、導電体に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電膜を作製してもよい。
また、導電体を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体416aおよび導電体416bを形成する(図18(A)および図18(B)参照。)。
また、導電体416aおよび導電体416bを形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
ここで、例えば導電体413をゲート電極、絶縁体402をゲート絶縁体、導電体416aをソース電極、導電体416bをドレイン電極とすれば、図18までで工程を完了し、ボトムゲート構造を有するトランジスタとしてもよい。
次に、半導体436cを成膜する。半導体436cの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。半導体436cの成膜の前に、半導体406a、半導体406b、導電体416aおよび導電体416bの表面をエッチングしても構わない。例えば、希ガスを含むプラズマを用いてエッチングすることができる。その後、大気に暴露することなく連続で半導体436cを成膜することにより、半導体406a、半導体406b、導電体416aおよび導電体416bと、半導体436cと、の界面への不純物の混入を低減することができる。膜と膜との界面などに存在する不純物は、膜中の不純物よりも拡散しやすい場合がある。そのため、該不純物の混入を低減することにより、トランジスタに安定した電気特性を付与することができる。
次に、絶縁体442を成膜する。絶縁体442の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、半導体436cの成膜と、絶縁体442の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
絶縁体442としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体442としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
次に、導電体434を成膜する。導電体434の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。なお、絶縁体442の成膜と、導電体434の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる(図19(A)および図19(B)参照。)。
導電体434としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体434には、酸素を含んだ導電体を用いることが好ましい。また、導電体434に含まれる酸素は、膜厚方向に一様に含まれているのではなく、膜厚方向に酸素の濃度勾配が形成されている領域を有していることが好ましい。そのため、例えば、導電体434を成膜する際に、最初は成膜ガスに酸素を添加せず、その後徐々に酸素ガス分圧が大きくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電体434を作製することができる。また、導電体の成膜において、最初に酸素ガスを添加し、その後徐々に酸素ガス分圧が小さくなるように酸素ガスを添加することによって、膜厚方向に酸素の濃度勾配を有する導電体434を作製してもよい。
また、導電体434を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、導電体434上にレジストなどを形成し、該レジストを用いて加工し、導電体404を形成する。また、該レジストまたは導電体404を用いて絶縁体442を加工し、絶縁体412を形成する。また、該レジスト、導電体404または絶縁体412を用いて半導体436cを加工し、半導体406cを形成する。半導体406cと絶縁体412と導電体404と、が上面から見たときに同様の形状となるが、本発明の一態様に係るトランジスタはこの形状に限定されるものではない。例えば、半導体406cと絶縁体412と導電体404とを別のレジストを用いて加工してもよい。例えば、絶縁体412を形成してから、導電体404となる導電体を成膜してもよいし、導電体404を形成した後で絶縁体412となる絶縁体上に別途レジストなどを形成してもよい。また、例えば、半導体406cが、隣接するトランジスタなどと繋がっていてもよい(図20(A)および図20(B)参照。)。
また、導電体404を形成した後に、イオン注入法、イオンドーピング法、プラズマ処理法等を用いて酸素を添加してもよい。
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または/および水素をブロックする機能を有する。また、絶縁体は、例えば、絶縁体402または絶縁体412よりも、酸素または/および水素をブロックする能力が高いほうが好ましい。
以上の工程により、本発明の一態様に係るトランジスタ103を作製することができる。
図20(B)に示すように、導電体404および導電体413の電界によって、半導体406bを電気的に取り囲むことができる(導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。)。そのため、半導体406bの全体(上面、下面および側面)にチャネルが形成される。s−channel構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を高くすることができる。
なお、トランジスタがs−channel構造を有する場合、半導体406bの側面にもチャネルが形成される。したがって、半導体406bが厚いほどチャネル形成領域は大きくなる。即ち、半導体406bが厚いほど、トランジスタのオン電流を高くすることができる。また、半導体406bが厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレッショルドスイング値を小さくすることができる。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは100nm以上の厚さの領域を有する半導体406bとすればよい。ただし、半導体装置の生産性が低下する場合があるため、例えば、300nm以下、好ましくは200nm以下、さらに好ましくは150nm以下の厚さの領域を有する半導体406bとすればよい。
高いオン電流が得られるため、s−channel構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは40nm以下、さらに好ましくは30nm以下、より好ましくは20nm以下の領域を有する。
なお、導電体413を形成しなくてもよい(図21(A)参照。)。また、絶縁体412および半導体406cが導電体404から迫り出した形状としてもよい(図21(B)参照。)。また、絶縁体442および半導体436cを加工しなくてもよい(図21(C)参照。)。また、A1−A2断面における導電体413の幅が、半導体406bよりも大きくてもよい(図22(A)参照。)。また、導電体413と導電体404とが開口部を介して接していてもよい(図22(B)参照。)また、導電体404を設けなくてもよい(図22(C)参照。)。
なお、本実施の形態におけるトランジスタは、酸化物半導体の上面と、ソース電極およびドレイン電極と、が接する構造(トップコンタクト型ともいう。)について示したが、これに限られない。例えば、酸化物半導体の下面と、ソース電極およびドレイン電極と、が接する構造(ボトムコンタクト型ともいう。)のトランジスタとしてもよい。
また、本実施の形態におけるトランジスタは、ゲート電極と、ソース電極およびドレイン電極と、が一部重畳する構造を示したが、これに限らない。例えば、ゲート電極と、ソース電極およびドレイン電極と、が重畳しない構造としてもよい。
<半導体>
本実施の形態で示したように、半導体406bの上下に半導体406aおよび半導体406cを配置することで、トランジスタの電気特性を向上させることができる場合がある。
半導体406bは、例えば、インジウムを含む酸化物半導体である。半導体406bは、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、半導体406bは、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、マグネシウム、タングステンなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体406bは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体406bは、インジウムを含む酸化物半導体に限定されない。半導体406bは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
半導体406bは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体406bのエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
例えば、半導体406aおよび半導体406cは、半導体406bを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体406bを構成する酸素以外の元素一種以上、または二種以上から半導体406aおよび半導体406cが構成されるため、半導体406aと半導体406bとの界面、および半導体406bと半導体406cとの界面において、欠陥準位が形成されにくい。
半導体406a、半導体406bおよび半導体406cは、少なくともインジウムを含むと好ましい。なお、半導体406aがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高いとする。また、半導体406bがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。また、半導体406cがIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高くする。なお、半導体406cは、半導体406aと同種の酸化物を用いても構わない。ただし、半導体406aまたは/および半導体406cがインジウムを含まなくても構わない場合がある。例えば、半導体406aまたは/および半導体406cが酸化ガリウムであっても構わない。なお、半導体406a、半導体406bおよび半導体406cに含まれる各元素の原子数が、簡単な整数比にならなくても構わない。
半導体406bは、半導体406aおよび半導体406cよりも電子親和力の大きい酸化物を用いる。例えば、半導体406bとして、半導体406aおよび半導体406cより電子親和力が0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端と、のエネルギー差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体406cがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さらに好ましくは90%以上とする。
このように、半導体406bの上下に半導体406aおよび半導体406cを配置したトランジスタにおいて、ゲート電圧を印加すると、半導体406a、半導体406b、半導体406cのうち、電子親和力の大きい半導体406bにチャネルが形成される。
ここで、半導体406aと半導体406bとの間には、半導体406aと半導体406bとの混合領域を有する場合がある。また、半導体406bと半導体406cとの間には、半導体406bと半導体406cとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、半導体406a、半導体406bおよび半導体406cの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造となる(図23参照。)。なお、半導体406a、半導体406bおよび半導体406cは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、半導体406a中および半導体406c中ではなく、半導体406b中を主として移動する。上述したように、半導体406aと半導体406bとの界面における欠陥準位密度、および半導体406bと半導体406cとの界面における欠陥準位密度を低くすることによって、半導体406b中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体406bの上面または下面(被形成面、ここでは半導体406a)の、1μm×1μmの範囲における二乗平均平方根(RMS:Root Mean Square)粗さが1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vともいう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好ましくは7nm未満とすればよい。RMS粗さ、RaおよびP−Vは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムSPA−500などを用いて測定することができる。
また、トランジスタのオン電流を高くするためには、半導体406cの厚さは小さいほど好ましい。例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有する半導体406cとすればよい。一方、半導体406cは、チャネルの形成される半導体406bへ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能を有する。そのため、半導体406cは、ある程度の厚さを有することが好ましい。例えば、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を有する半導体406cとすればよい。また、半導体406cは、絶縁体402などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、半導体406aは厚く、半導体406cは薄いことが好ましい。例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上の厚さの領域を有する半導体406aとすればよい。半導体406aの厚さを厚くすることで、隣接する絶縁体と半導体406aとの界面から、チャネルの形成される半導体406bまでの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、例えば、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下の厚さの領域を有する半導体406aとすればよい。
例えば、半導体406bと半導体406aとの間に、例えば、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において、1×1016atoms/cm3以上1×1019atoms/cm3以下、好ましくは1×1016atoms/cm3以上5×1018atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以上2×1018atoms/cm3以下のシリコン濃度となる領域を有する。また、半導体406bと半導体406cとの間に、SIMSにおいて、1×1016atoms/cm3以上1×1019atoms/cm3以下、好ましくは1×1016atoms/cm3以上5×1018atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以上2×1018atoms/cm3以下のシリコン濃度となる領域を有する。
また、半導体406bの水素濃度を低減するために、半導体406aおよび半導体406cの水素濃度を低減すると好ましい。半導体406aおよび半導体406cは、SIMSにおいて、1×1016atoms/cm3以上2×1020atoms/cm3以下、好ましくは1×1016atoms/cm3以上5×1019atoms/cm3以下、より好ましくは1×1016atoms/cm3以上1×1019atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以上5×1018atoms/cm3以下の水素濃度となる領域を有する。また、半導体406bの窒素濃度を低減するために、半導体406aおよび半導体406cの窒素濃度を低減すると好ましい。半導体406aおよび半導体406cは、SIMSにおいて、1×1015atoms/cm3以上5×1019atoms/cm3以下、好ましくは1×1015atoms/cm3以上5×1018atoms/cm3以下、より好ましくは1×1015atoms/cm3以上1×1018atoms/cm3以下、さらに好ましくは1×1015atoms/cm3以上5×1017atoms/cm3以下の窒素濃度となる領域を有する。
上述の3層構造は一例である。例えば、半導体406aまたは半導体406cのない2層構造としても構わない。または、半導体406aの上もしくは下、または半導体406cの上もしくは下に、半導体406a、半導体406bおよび半導体406cとして例示した半導体のいずれか一を有する4層構造としても構わない。または、半導体406aの上、半導体406aの下、半導体406cの上、半導体406cの下のいずれか二箇所以上に、半導体406a、半導体406bおよび半導体406cとして例示した半導体のいずれか一を有するn層構造(nは5以上の整数)としても構わない。
<酸化物半導体の構造について>
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
<CAAC−OS>
まず、CAAC−OSについて説明する。なお、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、TEMによって観察したCAAC−OSについて説明する。図24(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うことができる。
図24(A)の領域(1)を拡大したCs補正高分解能TEM像を図24(B)に示す。図24(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。
図24(B)に示すように、CAAC−OSは特徴的な原子配列を有する。図24(C)は、特徴的な原子配列を、補助線で示したものである。図24(B)および図24(C)より、ペレット一つの大きさは1nm以上3nm以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC−OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図24(D)参照。)。図24(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図24(D)に示す領域5161に相当する。
また、図25(A)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図25(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図25(B)、図25(C)および図25(D)に示す。図25(B)、図25(C)および図25(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、X線回折(XRD:X−Ray Diffraction)によって解析したCAAC−OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図26(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、CAAC−OSのout−of−plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC−OSは、out−of−plane法による構造解析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
一方、CAAC−OSに対し、c軸に略垂直な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnO4の結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図26(B)に示すように明瞭なピークは現れない。これに対し、InGaZnO4の単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキャンした場合、図26(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図27(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO4の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図27(B)に示す。図27(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図27(B)における第1リングは、InGaZnO4の結晶の(010)面および(100)面などに起因すると考えられる。また、図27(B)における第2リングは(110)面などに起因すると考えられる。
また、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAAC−OSは、不純物濃度の低い酸化物半導体ということもできる。また、CAAC−OSは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、CAAC−OSを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、CAAC−OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、CAAC−OSは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
<微結晶酸化物半導体>
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶を有する酸化物半導体を、nc−OS(nanocrystalline Oxide Semiconductor)と呼ぶ。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。
<非晶質酸化物半導体>
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造(completely amorphous structure)と呼ぶ場合がある。また、長距離秩序性を有さないが、ある原子から最近接原子または第2近接原子までの範囲において秩序性を有していてもよい構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、CAAC−OSおよびnc−OSを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
<非晶質ライク酸化物半導体>
なお、酸化物半導体は、nc−OSと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)と呼ぶ。
a−like OSは、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、a−like OS(試料Aと表記する。)、nc−OS(試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれの試料もIn−Ga−Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、InGaZnO4の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO4の結晶部と見なすことができる。なお、格子縞は、InGaZnO4の結晶のa−b面に対応する。
図28は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図28より、a−like OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図28中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×108e−/nm2においては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×108e−/nm2までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図28中の(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であることがわかる。
このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm3以上6.3g/cm3未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、微結晶酸化物半導体、CAAC−OSのうち、二種以上を有する積層膜であってもよい。
(実施の形態3)
本実施の形態では、実施の形態2で示したトランジスタとは一部形状の異なるトランジスタの作製方法について説明する。
<トランジスタ2>
図29(A)、図30(A)、図31(A)、図32(A)、図33(A)、図34(A)および図35(A)は、トランジスタの作製方法を説明する上面図である。各上面図には、一点鎖線F1−F2および一点鎖線F3−F4が記され、それに対応した断面図を図29(B)、図30(B)、図31(B)、図32(B)、図33(B)、図34(B)および図35(B)に示す。
まずは、基板500を準備する。基板500は、基板400についての記載を参照する。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体513を形成する。
次に、絶縁体を成膜する。絶縁体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
次に、絶縁体の上面から下面に向けて、基板500の下面と平行な形状となるようにエッチングを行うことで、導電体513を露出させ、絶縁体503を形成する(図29(A)および図29(B)参照。)。このような方法で絶縁体503を形成することで、導電体513の上面の高さと、絶縁体503の上面の高さと、を同程度にすることができる。したがって、後の工程における形状不良を抑制することができる。
次に、絶縁体502を成膜する(図30(A)および図30(B)参照。)。絶縁体502の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。絶縁体502は、絶縁体402についての記載を参照する。
次に、半導体536aを成膜する。半導体536aの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。半導体536aは、半導体406aとなる半導体についての記載を参照する。
次に、酸素を添加することにより、半導体536aに過剰酸素を含ませてもよい。酸素の添加は、例えば、イオン注入法により、加速電圧を2kV以上10kV以下とし、ドーズ量を5×1014ions/cm2以上1×1017ions/cm2以下として行えばよい。
次に、半導体536bを成膜する。半導体536bの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。半導体536bは、半導体406bとなる半導体についての記載を参照する。なお、半導体536aの成膜と、半導体536bの成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
次に、加熱処理を行うことが好ましい。加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、半導体536aおよび半導体536bの結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、導電体を成膜する。導電体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。導電体は、導電体416aおよび導電体416bとなる導電体についての記載を参照する。
次に、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体516aおよび導電体516bを形成する(図31(A)および図31(B)参照。)。
次に、半導体536b上にレジストなどを形成し、該レジスト、導電体516aおよび導電体516bを用いて加工し、半導体506bおよび半導体506aを形成する(図32(A)および図32(B)参照。)。
なお、導電体516a、導電体516b、半導体506aおよび半導体506bの形成は、導電体を形成した後、以下に示す方法によって行っても構わない。
まず、導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体516、半導体506bおよび半導体506aを形成する(図35(A)および図35(B)参照。)。このとき、半導体506bおよび半導体506aは、レジストを除去してから導電体516を用いて加工してもよい。
次に、導電体516上にレジストなどを形成し、該レジストを用いて加工し、導電体516aおよび導電体516bを形成する(図32(A)および図32(B)参照。)。
次に、半導体536cを成膜する。半導体536cの成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。半導体536cは、半導体436cについての記載を参照する。
次に、絶縁体542を成膜する。絶縁体542の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。絶縁体542は、絶縁体442についての記載を参照する。
次に、導電体534を成膜する(図33(A)および図33(B)参照。)。導電体534の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。導電体534は、導電体434についての記載を参照する。
次に、導電体534上にレジストなどを形成し、該レジストを用いて加工し、導電体504を形成する。また、該レジストまたは導電体504を用いて絶縁体542を加工し、絶縁体512を形成する。また、該レジスト、導電体504または絶縁体542を用いて半導体536cを加工し、半導体506cを形成する(図34(A)および図34(B)参照。)。なお、ここでは半導体506cと絶縁体512と導電体504とが上面から見たときに同様の形状となるよう加工しているが、この形状に限定されるものではない。例えば、絶縁体512と導電体504とを別のレジストを用いて加工してもよい。例えば、絶縁体512を形成してから、導電体504となる導電体を成膜してもよいし、導電体504を形成した後で絶縁体512となる絶縁体上に別途レジストなどを形成してもよい。また、例えば、半導体506cが、隣接するトランジスタなどと繋がっていてもよい。
次に、絶縁体を成膜してもよい。絶縁体の成膜は、スパッタリング法、CVD法、MBE法またはPLD法、ALD法などを用いて行うことができる。
絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。絶縁体は、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体は、バリア層としての機能を有することが好ましい。絶縁体は、例えば、酸素または/および水素をブロックする機能を有する。または、絶縁体は、例えば、絶縁体502または絶縁体512よりも、酸素または/および水素をブロックする能力が高いことが好ましい。
以上の工程により、本発明の一態様に係るトランジスタを作製することができる。
図34(B)に示すように、トランジスタはs−channel構造を有する。また、導電体504および導電体513からの電界が、半導体506bの側面において導電体516aおよび導電体516bなどによって阻害されにくい構造である。
なお、導電体513を形成しなくてもよい(図36(A)参照。)。また、絶縁体512、半導体506cが導電体504から迫り出した形状としてもよい(図36(B)参照。)。また、絶縁体542、半導体536cを加工しなくてもよい(図36(C)参照。)。また、F1−F2断面における導電体513の幅が、半導体506bよりも大きくてもよい(図37(A)参照。)。また、導電体513と導電体504とが開口部を介して接していてもよい(図37(B)参照。)また、導電体504を設けなくてもよい(図37(C)参照。)。
(実施の形態4)
本実施の形態では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
<CMOSインバータ>
図38(A)に示す回路図は、pチャネル型のトランジスタ2200とnチャネル型のトランジスタ2100を直列に接続し、かつそれぞれのゲートを接続した、いわゆるCMOSインバータの構成を示している。nチャネル型のトランジスタ2100には、酸化物半導体を有するトランジスタを用いることが好ましい。それによって、CMOSインバータ回路における消費電力を低減させることができる。
<CMOSアナログスイッチ>
また図38(B)に示す回路図は、トランジスタ2100とトランジスタ2200のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるCMOSアナログスイッチとして機能させることができる。nチャネル型のトランジスタ2100には、酸化物半導体を有するトランジスタを用いることが好ましい。
<半導体装置の構造1>
図39は、図38(A)に対応する半導体装置の断面図である。図39に示す半導体装置は、トランジスタ2200と、トランジスタ2100と、を有する。また、トランジスタ2100は、トランジスタ2200の上方に配置する。なお、トランジスタ2100として、図34に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導体装置は、これに限定されるものではない。例えば、図20、図21、図22、図36または図37などに示したトランジスタなどを、トランジスタ2100として用いても構わない。よって、トランジスタ2100については、適宜上述したトランジスタについての記載を参酌する。
図39に示すトランジスタ2200は、半導体基板450を用いたトランジスタである。トランジスタ2200は、半導体基板450中の領域472aと、半導体基板450中の領域472bと、絶縁体462と、導電体454と、を有する。
トランジスタ2200において、領域472aおよび領域472bは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体462は、ゲート絶縁体としての機能を有する。また、導電体454は、ゲート電極としての機能を有する。したがって、導電体454に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体454に印加する電位によって、領域472aと領域472bとの間の導通・非導通を制御することができる。
半導体基板450としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などを用いればよい。好ましくは、半導体基板450として単結晶シリコン基板を用いる。
半導体基板450は、n型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板450として、p型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ2200となる領域には、n型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板450がi型であっても構わない。
半導体基板450の上面は、(110)面を有することが好ましい。こうすることで、トランジスタ2200のオン特性を向上させることができる。
領域472aおよび領域472bは、p型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ2200はpチャネル型トランジスタを構成する。
なお、トランジスタ2200は、領域460などによって隣接するトランジスタと分離される。領域460は、絶縁性を有する領域である。
図39に示す半導体装置は、絶縁体464と、絶縁体466と、絶縁体468と、導電体480aと、導電体480bと、導電体480cと、導電体478aと、導電体478bと、導電体478cと、導電体476aと、導電体476bと、導電体474aと、導電体474bと、導電体474cと、導電体496aと、導電体496bと、導電体496cと、導電体496dと、導電体498aと、導電体498bと、導電体498cと、絶縁体490と、絶縁体492と、絶縁体494と、を有する。
絶縁体464は、トランジスタ2200上に配置する。また、絶縁体466は、絶縁体464上に配置する。また、絶縁体468は、絶縁体466上に配置する。また、絶縁体490は、絶縁体468上に配置する。また、トランジスタ2100は、絶縁体490上に配置する。また、絶縁体492は、トランジスタ2100上に配置する。また、絶縁体494は、絶縁体492上に配置する。
絶縁体464は、領域472aに達する開口部と、領域472bに達する開口部と、導電体454に達する開口部と、を有する。また、開口部には、それぞれ導電体480a、導電体480bまたは導電体480cが埋め込まれている。
また、絶縁体466は、導電体480aに達する開口部と、導電体480bに達する開口部と、導電体480cに達する開口部と、を有する。また、開口部には、それぞれ導電体478a、導電体478bまたは導電体478cが埋め込まれている。
また、絶縁体468は、導電体478bに達する開口部と、導電体478cに達する開口部と、を有する。また、開口部には、それぞれ導電体476aまたは導電体476bが埋め込まれている。
また、絶縁体490は、トランジスタ2100のチャネル形成領域と重なる開口部と、導電体476aに達する開口部と、導電体476bに達する開口部と、を有する。また、開口部には、それぞれ導電体474a、導電体474bまたは導電体474cが埋め込まれている。
導電体474aは、トランジスタ2100のゲート電極としての機能を有しても構わない。または、例えば、導電体474aに一定の電位を印加することで、トランジスタ2100のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体474aとトランジスタ2100のゲート電極としての機能を有する導電体404とを電気的に接続しても構わない。こうすることで、トランジスタ2100のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ2100の飽和領域における電気特性を安定にすることができる。
また、絶縁体492は、トランジスタ2100のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ2100のソース電極またはドレイン電極の他方である導電体516aに達する開口部と、トランジスタ2100のゲート電極である導電体504に達する開口部と、導電体474cに達する開口部と、を有する。また、開口部には、それぞれ導電体496a、導電体496b、導電体496cまたは導電体496dが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ2100などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体494は、導電体496aに達する開口部と、導電体496bおよび導電体496dに達する開口部と、導電体496cに達する開口部と、を有する。また、開口部には、それぞれ導電体498a、導電体498bまたは導電体498cが埋め込まれている。
絶縁体464、絶縁体466、絶縁体468、絶縁体490、絶縁体492および絶縁体494としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体401としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体464、絶縁体466、絶縁体468、絶縁体490、絶縁体492または絶縁体494の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ2100の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ2100の電気特性を安定にすることができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体480a、導電体480b、導電体480c、導電体478a、導電体478b、導電体478c、導電体476a、導電体476b、導電体474a、導電体474b、導電体474c、導電体496a、導電体496b、導電体496c、導電体496d、導電体498a、導電体498bおよび導電体498cとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、図40に示す半導体装置は、図39に示した半導体装置のトランジスタ2200の構造が異なるのみである。よって、図40に示す半導体装置については、図39に示した半導体装置の記載を参酌する。具体的には、図40に示す半導体装置は、トランジスタ2200がFin型である場合を示している。トランジスタ2200をFin型とすることにより、実効的なチャネル幅が増大し、それによりトランジスタ2200のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ2200のオフ特性を向上させることができる。
また、図41に示す半導体装置は、図39に示した半導体装置のトランジスタ2200の構造が異なるのみである。よって、図41に示す半導体装置については、図39に示した半導体装置の記載を参酌する。具体的には、図41に示す半導体装置は、トランジスタ2200がSOI基板である半導体基板450に設けられた場合を示している。図41には、絶縁体452によって領域456が半導体基板450と分離されている構造を示す。半導体基板450としてSOI基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ2200のオフ特性を向上させることができる。なお、絶縁体452は、半導体基板450を絶縁体化させることによって形成することができる。例えば、絶縁体452としては、酸化シリコンを用いることができる。
図39乃至図41に示した半導体装置は、半導体基板を用いてpチャネル型トランジスタを作製し、その上方にnチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、nチャネル型トランジスタと、pチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、pチャネル型トランジスタは、LDD(Lightly Doped Drain)領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、nチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。
<記憶装置1>
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例を図42に示す。
図42(A)に示す半導体装置は、第1の半導体を用いたトランジスタ3200と第2の半導体を用いたトランジスタ3300、および容量素子3400を有している。なお、トランジスタ3300としては、上述したトランジスタを用いることができる。
トランジスタ3300は、オフ電流の小さいトランジスタが好ましい。トランジスタ3300は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ3300のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図42(A)において、第1の配線3001はトランジスタ3200のソースと電気的に接続され、第2の配線3002はトランジスタ3200のドレインと電気的に接続される。また、第3の配線3003はトランジスタ3300のソース、ドレインの一方と電気的に接続され、第4の配線3004はトランジスタ3300のゲートと電気的に接続されている。そして、トランジスタ3200のゲート、およびトランジスタ3300のソース、ドレインの他方は、容量素子3400の電極の一方と電気的に接続され、第5の配線3005は容量素子3400の電極の他方と電気的に接続されている。
図42(A)に示す半導体装置は、トランジスタ3200のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ3300が導通状態となる電位にして、トランジスタ3300を導通状態とする。これにより、第3の配線3003の電位が、トランジスタ3200のゲート、および容量素子3400の電極の一方と電気的に接続するノードFGに与えられる。即ち、トランジスタ3200のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ3300が非導通状態となる電位にして、トランジスタ3300を非導通状態とすることにより、ノードFGに電荷が保持される(保持)。
トランジスタ3300のオフ電流が小さいため、ノードFGの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ3200をnチャネル型とすると、トランジスタ3200のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Hは、トランジスタ3200のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Lより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ3200を「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることにより、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFGにHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ3200は「導通状態」となる。一方、ノードFGにLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<Vth_L)となっても、トランジスタ3200は「非導通状態」のままである。このため、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードFGに与えられた電荷によらずトランジスタ3200が「非導通状態」となるような電位、つまり、Vth_Hより低い電位を第5の配線3005に与えればよい。または、ノードFGに与えられた電荷によらずトランジスタ3200が「導通状態」となるような電位、つまり、Vth_Lより高い電位を第5の配線3005に与えればよい。
<記憶装置2>
図42(B)に示す半導体装置は、トランジスタ3200を有さない点で図42(A)に示した半導体装置と異なる。この場合も図42(A)に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図42(B)に示す半導体装置における、情報の読み出しについて説明する。トランジスタ3300が導通状態になると、浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の電極の一方の電位(または容量素子3400に蓄積された電荷)によって、異なる値をとる。
例えば、容量素子3400の電極の一方の電位をV、容量素子3400の容量をC、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×VB0+CV)/(CB+C)となる。したがって、メモリセルの状態として、容量素子3400の電極の一方の電位がV1とV0(V1>V0)の2つの状態をとるとすると、電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+CV1)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=(CB×VB0+CV0)/(CB+C))よりも高くなることがわかる。
そして、第3の配線3003の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第1の半導体が適用されたトランジスタを用い、トランジスタ3300として第2の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ、電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合(ただし、電位は固定されていることが好ましい)であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
<半導体装置の構造2>
図43は、図42(A)に対応する半導体装置の断面図である。図43に示す半導体装置は、トランジスタ3200と、トランジスタ3300と、容量素子3400と、を有する。また、トランジスタ3300および容量素子3400は、トランジスタ3200の上方に配置する。なお、トランジスタ3300としては、上述したトランジスタ2100についての記載を参照する。また、トランジスタ3200としては、図39に示したトランジスタ2200についての記載を参照する。なお、図39では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。
図43に示すトランジスタ2200は、半導体基板450を用いたトランジスタである。トランジスタ2200は、半導体基板450中の領域472aと、半導体基板450中の領域472bと、絶縁体462と、導電体454と、を有する。
図43に示す半導体装置は、絶縁体464と、絶縁体466と、絶縁体468と、導電体480aと、導電体480bと、導電体480cと、導電体478aと、導電体478bと、導電体478cと、導電体476aと、導電体476bと、導電体474aと、導電体474bと、導電体474cと、導電体496aと、導電体496bと、導電体496cと、導電体496dと、導電体498aと、導電体498bと、導電体498cと、導電体498dと、絶縁体490と、絶縁体492と、絶縁体494と、を有する。
絶縁体464は、トランジスタ3200上に配置する。また、絶縁体466は、絶縁体464上に配置する。また、絶縁体468は、絶縁体466上に配置する。また、絶縁体490は、絶縁体468上に配置する。また、トランジスタ2100は、絶縁体490上に配置する。また、絶縁体492は、トランジスタ2100上に配置する。また、絶縁体494は、絶縁体492上に配置する。
絶縁体464は、領域472aに達する開口部と、領域472bに達する開口部と、導電体454に達する開口部と、を有する。また、開口部には、それぞれ導電体480a、導電体480bまたは導電体480cが埋め込まれている。
また、絶縁体466は、導電体480aに達する開口部と、導電体480bに達する開口部と、導電体480cに達する開口部と、を有する。また、開口部には、それぞれ導電体478a、導電体478bまたは導電体478cが埋め込まれている。
また、絶縁体468は、導電体478bに達する開口部と、導電体478cに達する開口部と、を有する。また、開口部には、それぞれ導電体476aまたは導電体476bが埋め込まれている。
また、絶縁体490は、トランジスタ3300のチャネル形成領域と重なる開口部と、導電体476aに達する開口部と、導電体476bに達する開口部と、を有する。また、開口部には、それぞれ導電体474a、導電体474bまたは導電体474cが埋め込まれている。
導電体474aは、トランジスタ3300のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体474aに一定の電位を印加することで、トランジスタ3300のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体474aとトランジスタ3300のトップゲート電極である導電体404とを電気的に接続しても構わない。こうすることで、トランジスタ3300のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ3300の飽和領域における電気特性を安定にすることができる。
また、絶縁体492は、トランジスタ3300のソース電極またはドレイン電極の一方である導電体516bを通って、導電体474bに達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと絶縁体512を介して重なる導電体514に達する開口部と、トランジスタ3300のゲート電極である導電体504に達する開口部と、トランジスタ3300のソース電極またはドレイン電極の他方である導電体516aを通って、導電体474cに達する開口部と、を有する。また、開口部には、それぞれ導電体496a、導電体496b、導電体496cまたは導電体496dが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ3300などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体494は、導電体496aに達する開口部と、導電体496bに達する開口部と、導電体496cに達する開口部と、導電体496dに達する開口部と、を有する。また、開口部には、それぞれ導電体498a、導電体498b、導電体498cまたは導電体498dが埋め込まれている。
絶縁体464、絶縁体466、絶縁体468、絶縁体490、絶縁体492または絶縁体494の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ3300の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ3300の電気特性を安定にすることができる。
導電体498a、498b、498c、498dとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタル、白金、ストロンチウム、イリジウムおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
トランジスタ3200のソースまたはドレインは、導電体480bと、導電体478bと、導電体476aと、導電体474bと、導電体496cと、を介してトランジスタ3300のソース電極またはドレイン電極の一方である導電体516bと電気的に接続する。また、トランジスタ3200のゲート電極である導電体454は、導電体480cと、導電体478cと、導電体476bと、導電体474cと、導電体496dと、を介してトランジスタ3300のソース電極またはドレイン電極の他方である導電体516aと電気的に接続する。
容量素子3400は、トランジスタ3300のソース電極またはドレイン電極の他方と電気的に接続する電極と、導電体514と、絶縁体511と、を有する。なお、絶縁体511は、トランジスタ3300のゲート絶縁体として機能する絶縁体512と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電体514として、トランジスタ3300のゲート電極として機能する導電体504と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。
そのほかの構造については、適宜図39などについての記載を参酌することができる。
なお、図44に示す半導体装置は、図43に示した半導体装置のトランジスタ3200の構造が異なるのみである。よって、図44に示す半導体装置については、図43に示した半導体装置の記載を参酌する。具体的には、図44に示す半導体装置は、トランジスタ3200がFin型である場合を示している。Fin型であるトランジスタ3200については、図40に示したトランジスタ2200の記載を参照する。なお、図40では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。
また、図45に示す半導体装置は、図43に示した半導体装置のトランジスタ3200の構造が異なるのみである。よって、図45に示す半導体装置については、図43に示した半導体装置の記載を参酌する。具体的には、図45に示す半導体装置は、トランジスタ3200がSOI基板である半導体基板450に設けられた場合を示している。SOI基板である半導体基板450に設けられたトランジスタ3200については、図41に示したトランジスタ2200の記載を参照する。なお、図41では、トランジスタ2200がpチャネル型トランジスタである場合について説明したが、トランジスタ3200がnチャネル型トランジスタであっても構わない。
<撮像装置>
以下では、本発明の一態様に係る撮像装置について説明する。
図46(A)は、本発明の一態様に係る撮像装置200の例を示す平面図である。撮像装置200は、画素部210と、画素部210を駆動するための周辺回路260と、周辺回路270、周辺回路280と、周辺回路290と、を有する。画素部210は、p行q列(pおよびqは2以上の整数)のマトリクス状に配置された複数の画素211を有する。周辺回路260、周辺回路270、周辺回路280および周辺回路290は、それぞれ複数の画素211に接続し、複数の画素211を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路260、周辺回路270、周辺回路280および周辺回路290などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路260は周辺回路の一部といえる。
また、撮像装置200は、光源291を有することが好ましい。光源291は、検出光P1を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の1つを有する。また、周辺回路は、画素部210を形成する基板上に形成してもよい。また、周辺回路は、その一部または全部をIC等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路260、周辺回路270、周辺回路280および周辺回路290のいずれか一以上を省略してもよい。
また、図46(B)に示すように、撮像装置200が有する画素部210において、画素211を傾けて配置してもよい。画素211を傾けて配置することにより、行方向および列方向の画素間隔(ピッチ)を短くすることができる。これにより、撮像装置200における撮像の品質をより高めることができる。
<画素の構成例1>
撮像装置200が有する1つの画素211を複数の副画素212で構成し、それぞれの副画素212に特定の波長帯域の光を透過するフィルタ(カラーフィルタ)を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図47(A)は、カラー画像を取得するための画素211の一例を示す平面図である。図47(A)に示す画素211は、赤(R)の波長帯域を透過するカラーフィルタが設けられた副画素212(以下、「副画素212R」ともいう)、緑(G)の波長帯域を透過するカラーフィルタが設けられた副画素212(以下、「副画素212G」ともいう)および青(B)の波長帯域を透過するカラーフィルタが設けられた副画素212(以下、「副画素212B」ともいう)を有する。副画素212は、フォトセンサとして機能させることができる。
副画素212(副画素212R、副画素212G、および副画素212B)は、配線231、配線247、配線248、配線249、配線250と電気的に接続される。また、副画素212R、副画素212G、および副画素212Bは、それぞれが独立した配線253に接続している。また、本明細書等において、例えばn行目の画素211に接続された配線248および配線249を、それぞれ配線248[n]および配線249[n]と記載する。また、例えばm列目の画素211に接続された配線253を、配線253[m]と記載する。なお、図47(A)において、m列目の画素211が有する副画素212Rに接続する配線253を配線253[m]R、副画素212Gに接続する配線253を配線253[m]G、および副画素212Bに接続する配線253を配線253[m]Bと記載している。副画素212は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置200は、隣接する画素211の、同じ波長帯域を透過するカラーフィルタが設けられた副画素212同士がスイッチを介して電気的に接続する構成を有する。図47(B)に、n行(nは1以上p以下の整数)m列(mは1以上q以下の整数)に配置された画素211が有する副画素212と、該画素211に隣接するn+1行m列に配置された画素211が有する副画素212の接続例を示す。図47(B)において、n行m列に配置された副画素212Rと、n+1行m列に配置された副画素212Rがスイッチ201を介して接続されている。また、n行m列に配置された副画素212Gと、n+1行m列に配置された副画素212Gがスイッチ202を介して接続されている。また、n行m列に配置された副画素212Bと、n+1行m列に配置された副画素212Bがスイッチ203を介して接続されている。
なお、副画素212に用いるカラーフィルタは、赤(R)、緑(G)、青(B)に限定されず、それぞれシアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタを用いてもよい。1つの画素211に3種類の異なる波長帯域の光を検出する副画素212を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤(R)、緑(G)および青(B)の光を透過するカラーフィルタが設けられた副画素212に加えて、黄(Y)の光を透過するカラーフィルタが設けられた副画素212を有する画素211を用いてもよい。または、それぞれシアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタが設けられた副画素212に加えて、青(B)の光を透過するカラーフィルタが設けられた副画素212を有する画素211を用いてもよい。1つの画素211に4種類の異なる波長帯域の光を検出する副画素212を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図47(A)において、赤の波長帯域を検出する副画素212、緑の波長帯域を検出する副画素212、および青の波長帯域を検出する副画素212の画素数比(または受光面積比)は、1:1:1でなくても構わない。例えば、画素数比(受光面積比)を赤:緑:青=1:2:1とするBayer配列としてもよい。または、画素数比(受光面積比)を赤:緑:青=1:6:1としてもよい。
なお、画素211に設ける副画素212は1つでもよいが、2つ以上が好ましい。例えば、同じ波長帯域を検出する副画素212を2つ以上設けることで、冗長性を高め、撮像装置200の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するIR(IR:Infrared)フィルタを用いることで、赤外光を検出する撮像装置200を実現することができる。
また、ND(ND:Neutral Density)フィルタ(減光フィルタ)を用いることで、光電変換素子(受光素子)に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるNDフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素211にレンズを設けてもよい。ここで、図48の断面図を用いて、画素211、フィルタ254、レンズ255の配置例を説明する。レンズ255を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図48(A)に示すように、画素211に形成したレンズ255、フィルタ254(フィルタ254R、フィルタ254Gおよびフィルタ254B)、および画素回路230等を通して光256を光電変換素子220に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光256の一部が配線257の一部によって遮光されてしまうことがある。したがって、図48(B)に示すように光電変換素子220側にレンズ255およびフィルタ254を配置して、光電変換素子220が光256を効率良く受光させる構造が好ましい。光電変換素子220側から光256を光電変換素子220に入射させることで、検出感度の高い撮像装置200を提供することができる。
図48に示す光電変換素子220として、pn型接合またはpin型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子220を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子220にセレンを用いると、可視光や、紫外光、赤外光に加えて、X線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子220を実現できる。
ここで、撮像装置200が有する1つの画素211は、図47に示す副画素212に加えて、第1のフィルタを有する副画素212を有してもよい。
<画素の構成例2>
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。
図49(A)、図49(B)は、撮像装置を構成する素子の断面図である。図49(A)に示す撮像装置は、シリコン基板300に設けられたシリコンを用いたトランジスタ351、トランジスタ351上に積層して配置された酸化物半導体を用いたトランジスタ352およびトランジスタ353、ならびにシリコン基板300に設けられたフォトダイオード360を含む。各トランジスタおよびフォトダイオード360は、種々のプラグ370および配線371と電気的な接続を有する。また、フォトダイオード360のアノード361は、低抵抗領域363を介してプラグ370と電気的に接続を有する。
また撮像装置は、シリコン基板300に設けられたトランジスタ351およびフォトダイオード360を有する層310と、層310と接して設けられ、配線371を有する層320と、層320と接して設けられ、トランジスタ352およびトランジスタ353を有する層330と、層330と接して設けられ、配線372および配線373を有する層340を備えている。
なお図49(A)の断面図の一例では、シリコン基板300において、トランジスタ351が形成された面とは逆側の面にフォトダイオード360の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード360の受光面をトランジスタ351が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層310を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層310を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層330を省略すればよい。層330を省略した断面図の一例を図49(B)に示す。
なお、シリコン基板300は、SOI基板であってもよい。また、シリコン基板300に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ351およびフォトダイオード360を有する層310と、トランジスタ352およびトランジスタ353を有する層330と、の間には絶縁体380が設けられる。ただし、絶縁体380の位置は限定されない。
トランジスタ351のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ351の信頼性を向上させる効果がある。一方、トランジスタ352およびトランジスタ353などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ352およびトランジスタ353などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体380を設けることが好ましい。絶縁体380より下層に水素を閉じ込めることで、トランジスタ351の信頼性が向上させることができる。さらに、絶縁体380より下層から、絶縁体380より上層に水素が拡散することを抑制できるため、トランジスタ352およびトランジスタ353などの信頼性を向上させることができる。
絶縁体380としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。
また、図49(A)の断面図において、層310に設けるフォトダイオード360と、層330に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図50(A1)および図50(B1)に示すように、撮像装置の一部または全部を湾曲させてもよい。図50(A1)は、撮像装置を同図中の一点鎖線X1−X2の方向に湾曲させた状態を示している。図50(A2)は、図50(A1)中の一点鎖線X1−X2で示した部位の断面図である。図50(A3)は、図50(A1)中の一点鎖線Y1−Y2で示した部位の断面図である。
図50(B1)は、撮像装置を同図中の一点鎖線X3−X4の方向に湾曲させ、かつ、同図中の一点鎖線Y3−Y4の方向に湾曲させた状態を示している。図50(B2)は、図50(B1)中の一点鎖線X3−X4で示した部位の断面図である。図50(B3)は、図50(B1)中の一点鎖線Y3−Y4で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
<CPU>
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むCPUについて説明する。
図51は、上述したトランジスタを一部に用いたCPUの一例の構成を示すブロック図である。
図51に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198、書き換え可能なROM1199、およびROMインターフェース1189を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図51に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図51に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図51に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図51に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。即ち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。
図52は、レジスタ1196として用いることのできる記憶素子1200の回路図の一例である。記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路1202には、上述した記憶装置を用いることができる。記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ1209のゲートにはGND(0V)、またはトランジスタ1209がオフする電位が入力され続ける構成とする。例えば、トランジスタ1209のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ1203は、一導電型(例えば、nチャネル型)のトランジスタ1213を用いて構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)のトランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203はトランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1213の導通状態または非導通状態)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレインの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースとドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力される制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、トランジスタ1214の導通状態または非導通状態)が選択される。
トランジスタ1209のソースとドレインの一方は、容量素子1208の一対の電極のうちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続部分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる。容量素子1208の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND線)と電気的に接続される。
なお、容量素子1207および容量素子1208は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ1209のゲートには、制御信号WEが入力される。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号RDによって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第2の端子の間は非導通状態となる。
トランジスタ1209のソースとドレインの他方には、回路1201に保持されたデータに対応する信号が入力される。図52では、回路1201から出力された信号が、トランジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206によってその論理値が反転された反転信号となり、回路1220を介して回路1201に入力される。
なお、図52では、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、論理素子1206および回路1220を介して回路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号を当該ノードに入力することができる。
また、図52において、記憶素子1200に用いられるトランジスタのうち、トランジスタ1209以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板1190にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子1200に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成されるトランジスタとすることもできる。
図52における回路1201には、例えばフリップフロップ回路を用いることができる。また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子1200に電源電圧が供給されない間は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子1208によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子1200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわたり保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(データ)を保持することが可能である。
また、スイッチ1203およびスイッチ1204を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路1202において、容量素子1208によって保持された信号はトランジスタ1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(導通状態、または非導通状態)に変換して、回路1202から読み出すことができる。それ故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子1200を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子1200をCPUに用いる例として説明したが、記憶素子1200は、DSP(Digital Signal Processor)、カスタムLSI、PLD(Programmable Logic Device)等のLSI、RF(Radio Frequency)デバイスにも応用可能である。
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図53を用いて説明を行う。
<表示装置に関する説明>
図53(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部1502という)と、画素部1502の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部1504という)と、素子の保護機能を有する回路(以下、保護回路506という)と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
駆動回路部1504の一部、または全部は、画素部1502と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部1504の一部、または全部が、画素部1502と同一基板上に形成されていない場合には、駆動回路部1504の一部、または全部は、COGやTAB(Tape Automated Bonding)によって、実装することができる。
画素部1502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回路部1504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ1504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ1504b)などの駆動回路を有する。
ゲートドライバ1504aは、シフトレジスタ等を有する。ゲートドライバ1504aは、端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ1504aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ1504aは、走査信号が与えられる配線(以下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ1504aを複数設け、複数のゲートドライバ1504aにより、走査線GL_1乃至GL_Xを分割して制御してもよい。または、ゲートドライバ1504aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ1504aは、別の信号を供給することも可能である。
ソースドライバ1504bは、シフトレジスタ等を有する。ソースドライバ1504bは、端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ1504bは、画像信号を元に画素回路501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ1504bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ1504bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。または、ソースドライバ1504bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ1504bは、別の信号を供給することも可能である。
ソースドライバ1504bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ1504bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ1504bを構成してもよい。
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また。複数の画素回路501のそれぞれは、ゲートドライバ1504aによりデータ信号のデータの書き込みおよび保持が制御される。例えば、m行n列目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ1504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ1504bからデータ信号が入力される。
図53(A)に示す保護回路506は、例えば、ゲートドライバ1504aと画素回路501の間の配線である走査線GLに接続される。または、保護回路506は、ソースドライバ1504bと画素回路501の間の配線であるデータ線DLに接続される。または、保護回路506は、ゲートドライバ1504aと端子部507との間の配線に接続することができる。または、保護回路506は、ソースドライバ1504bと端子部507との間の配線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源および制御信号、および画像信号を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図53(A)に示すように、画素部1502と駆動回路部1504にそれぞれ保護回路506を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ1504aに保護回路506を接続した構成、またはソースドライバ1504bに保護回路506を接続した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成とすることもできる。
また、図53(A)においては、ゲートドライバ1504aとソースドライバ1504bによって駆動回路部1504を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ1504aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としても良い。
また、図53(A)に示す複数の画素回路501は、例えば、図53(B)に示す構成とすることができる。
図53(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを適用することができる。
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子570を有する表示装置の駆動方法としては、TN(Twisted Nematic)モード、STN(Super−Twisted Nematic)モード、VA(Vertical Alignment)モード、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
m行n列目の画素回路501において、トランジスタ550のソース電極またはドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図53(B)の画素回路501を有する表示装置では、例えば、図53(A)に示すゲートドライバ1504aにより各行の画素回路501を順次選択し、トランジスタ550をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図53(A)に示す複数の画素回路501は、例えば、図53(C)に示す構成とすることができる。
図53(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。トランジスタ552およびトランジスタ554のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ552のソース電極およびドレイン電極の一方は、データ信号が与えられる配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ552のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気的に接続される。
トランジスタ552は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子562の一対の電極の一方は、電位が与えられる配線(以下、電位供給線VL_aという)に電気的に接続され、他方は、トランジスタ552のソース電極およびドレイン電極の他方に電気的に接続される。
容量素子562は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ554のソース電極およびドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552のソース電極およびドレイン電極の他方に電気的に接続される。
発光素子572のアノードおよびカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ554のソース電極およびドレイン電極の他方に電気的に接続される。
発光素子572としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子572としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。
なお、電位供給線VL_aおよび電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図53(C)の画素回路501を有する表示装置では、例えば、図53(A)に示すゲートドライバ1504aにより各行の画素回路501を順次選択し、トランジスタ552をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ552がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子570および発光素子572を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
上記素子の一例としては、液晶素子、EL素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素よって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色光(W)を設けてもよい。また、表示装置に着色層(カラーフィルタともいう。)を設けてもよい。着色層としては、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、ホワイト(W)を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、および該表示装置に入力装置を取り付けた電子機器について、図54乃至図59を用いて説明を行う。
<タッチパネルに関する説明>
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル2000について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図54(A)(B)は、タッチパネル2000の斜視図である。なお、図54(A)(B)において、明瞭化のため、タッチパネル2000の代表的な構成要素を示す。
タッチパネル2000は、表示装置2501とタッチセンサ2595とを有する(図56(B)参照)。また、タッチパネル2000は、基板2510、基板2570、および基板2590を有する。なお、基板2510、基板2570、および基板2590はいずれも可撓性を有する。ただし、基板2510、基板2570、および基板2590のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置2501は、基板2510上に複数の画素および該画素に信号を供給することができる複数の配線2511を有する。複数の配線2511は、基板2510の外周部にまで引き回され、その一部が端子2519を構成している。端子2519はFPC2509(1)と電気的に接続する。
基板2590は、タッチセンサ2595と、タッチセンサ2595と電気的に接続する複数の配線2598とを有する。複数の配線2598は、基板2590の外周部に引き回され、その一部は端子を構成する。そして、該端子はFPC2509(2)と電気的に接続される。なお、図54(B)では明瞭化のため、基板2590の裏面側(基板2510と対向する面側)に設けられるタッチセンサ2595の電極や配線等を実線で示している。
タッチセンサ2595として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図54(B)に示すタッチセンサ2595は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ2595には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ2595は、電極2591と電極2592とを有する。電極2591は、複数の配線2598のいずれかと電気的に接続し、電極2592は複数の配線2598の他のいずれかと電気的に接続する。
電極2592は、図54(A)(B)に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極2591は四辺形であり、電極2592が延在する方向と交差する方向に繰り返し配置されている。
配線2594は、電極2592を挟む二つの電極2591と電気的に接続する。このとき、電極2592と配線2594の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ2595を透過する光の輝度のバラツキを低減することができる。
なお、電極2591および電極2592の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極2591をできるだけ隙間が生じないように配置し、絶縁層を介して電極2592を、電極2591と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する2つの電極2592の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極2591、電極2592、配線2598などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜(例えば、ITOなど)が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属(ハロゲン化銀など)などを用いてもよい。さらに、非常に細くした(例えば、直径が数ナノメール)複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Agナノワイヤ、Cuナノワイヤ、Alナノワイヤ、Agメッシュ、Cuメッシュ、Alメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にAgナノワイヤを用いる場合、可視光において透過率を89%以上、シート抵抗値を40Ω/cm2以上100Ω/cm2以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極(例えば、画素電極または共通電極など)として用いてもよい。
<表示装置に関する説明>
次に、図55(A)(B)を用いて、表示装置2501の詳細について説明する。図55(A)(B)は、図54(B)に示す一点鎖線X1−X2間の断面図に相当する。
表示装置2501は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
<表示素子としてEL素子を用いる構成>
まず、表示素子としてEL素子を用いる構成について、図55(A)を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するEL素子を適用する場合について説明するが、EL素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるEL素子を適用してもよい。
基板2510および基板2570としては、例えば、水蒸気の透過率が10−5g/(m2・day)以下、好ましくは10−6g/(m2・day)以下である可撓性を有する材料を好適に用いることができる。または、基板2510の熱膨張率と、基板2570の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が1×10−3/K以下、好ましくは5×10−5/K以下、より好ましくは1×10−5/K以下である材料を好適に用いることができる。
なお、基板2510は、EL素子への不純物の拡散を防ぐ絶縁層2510aと、可撓性基板2510bと、絶縁層2510aおよび可撓性基板2510bを貼り合わせる接着層2510cと、を有する積層体である。また、基板2570は、EL素子への不純物の拡散を防ぐ絶縁層2570aと、可撓性基板2570bと、絶縁層2570aおよび可撓性基板2570bを貼り合わせる接着層2570cと、を有する積層体である。
接着層2510cおよび接着層2570cとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミド等)、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂含む材料を用いることができる。
また、基板2510と基板2570との間に封止層2560を有する。封止層2560は、空気より大きい屈折率を有すると好ましい。また、図55(A)に示すように、封止層2560側に光を取り出す場合は、封止層2560は光学素子を兼ねることができる。
また、封止層2560の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板2510、基板2570、封止層2560、およびシール材で囲まれた領域にEL素子2550を有する構成とすることができる。なお、封止層2560として、不活性気体(窒素やアルゴン等)を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図55(A)に示す表示装置2501は、画素2505を有する。また、画素2505は、発光モジュール2580と、EL素子2550と、EL素子2550に電力を供給することができるトランジスタ2502tと、を有する。なお、トランジスタ2502tは、画素回路の一部として機能する。
また、発光モジュール2580は、EL素子2550と、着色層2567とを有する。また、EL素子2550は、下部電極と、上部電極と、下部電極と上部電極との間にEL層とを有する。
また、封止層2560が光を取り出す側に設けられている場合、封止層2560は、EL素子2550と着色層2567に接する。
着色層2567は、EL素子2550と重なる位置にある。これにより、EL素子2550が発する光の一部は着色層2567を透過して、図中に示す矢印の方向の発光モジュール2580の外部に射出される。
また、表示装置2501には、光を射出する方向に遮光層2568が設けられる。遮光層2568は、着色層2567を囲むように設けられている。
着色層2567としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置2501には、絶縁層2521が設けられる。絶縁層2521はトランジスタ2502t等を覆う。なお、絶縁層2521は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層2521に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ2502t等の信頼性の低下を抑制できる。
また、EL素子2550は、絶縁層2521の上方に形成される。また、EL素子2550が有する下部電極には、該下部電極の端部に重なる隔壁2528が設けられる。なお、基板2510と、基板2570との間隔を制御するスペーサを、隔壁2528上に形成してもよい。
また、走査線駆動回路2504は、トランジスタ2503tと、容量素子2503cとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板2510上には、信号を供給することができる配線2511が設けられる。また、配線2511上には、端子2519が設けられる。また、端子2519には、FPC2509(1)が電気的に接続される。また、FPC2509(1)は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、FPC2509(1)にはプリント配線基板(PWB)が取り付けられていても良い。
なお、トランジスタ2502tおよびトランジスタ2503tのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体を有する。該トランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置2501に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
<表示素子として液晶素子を用いる構成>
次に、表示素子として、液晶素子を用いる構成について、図55(B)を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源(バックライト、サイドライト等)を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図55(B)に示す表示装置2501は、図55(A)に示す表示装置2501と以下の点が異なる。それ以外の構成については、図55(A)に示す表示装置2501と同様である。
図55(B)に示す表示装置2501の画素2505は、液晶素子2551と、液晶素子2551に電力を供給することができるトランジスタ2502tと、を有する。
また、液晶素子2551は、下部電極(画素電極ともいう)と、上部電極と、下部電極と上部電極との間に液晶層2529と、を有する。液晶素子2551は、下部電極と上部電極との間に印加される電圧によって、液晶層2529の配向状態を変えることができる。また、液晶層2529中には、スペーサ2530aと、スペーサ2530bと、が設けられる。また、図55(B)において図示しないが、上部電極および下部電極の液晶層2529と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層2529としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
スペーサ2530a、2530bは、絶縁膜を選択的にエッチングすることで得られる。スペーサ2530a、2530bとしては、基板2510と基板2570との間の距離(セルギャップ)を制御するために設けられる。なお、スペーサ2530a、2530bは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図55(B)においては、スペーサ2530a、2530bを、基板2570側に設ける構成について例示したが、これに限定されず、基板2510側に設けてもよい。
また、液晶素子2551の上部電極は、基板2570側に設けられる。また、該上部電極と、着色層2567および遮光層2568と、の間には絶縁層2531が設けられる。絶縁層2531は、着色層2567および遮光層2568に起因する凹凸を平坦化する機能を有する。絶縁層2531としては、例えば、有機樹脂膜を用いればよい。また、液晶素子2551の下部電極は、反射電極としての機能を有する。図55(B)に示す表示装置2501は、外光を利用して下部電極で光を反射して着色層2567を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図55(B)に示す表示装置2501は、絶縁層2522を有する。絶縁層2522は、トランジスタ2502t等を覆う。なお、絶縁層2522は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
<タッチセンサに関する説明>
次に、図56を用いて、タッチセンサ2595の詳細について説明する。図56は、図54(B)に示す一点鎖線X3−X4間の断面図に相当する。
タッチセンサ2595は、基板2590上に千鳥状に配置された電極2591および電極2592と、電極2591および電極2592を覆う絶縁層2593と、隣り合う電極2591を電気的に接続する配線2594とを有する。
電極2591および電極2592は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板2590上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極2591および電極2592を形成することができる。
また、絶縁層2593に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極2591に達する開口が絶縁層2593に設けられ、配線2594が隣接する電極2591と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線2594に好適に用いることができる。また、電極2591および電極2592より導電性の高い材料は、電気抵抗を低減できるため配線2594に好適に用いることができる。
電極2592は、一方向に延在し、複数の電極2592がストライプ状に設けられている。また、配線2594は電極2592と交差して設けられている。
一対の電極2591が1つの電極2592を挟んで設けられる。また、配線2594は一対の電極2591を電気的に接続している。
なお、複数の電極2591は、1つの電極2592と必ずしも直交する方向に配置される必要はなく、0度を超えて90度未満の角度をなすように配置されてもよい。
また、配線2598は、電極2591または電極2592と電気的に接続される。また、配線2598の一部は、端子として機能する。配線2598としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層2593および配線2594を覆う絶縁層を設けて、タッチセンサ2595を保護してもよい。
また、接続層2599は、配線2598とFPC2509(2)を電気的に接続させる。
接続層2599としては、異方性導電フィルム(ACF:Anisotropic Conductive Film)や、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。
<タッチパネルに関する説明>
次に、図57(A)を用いて、タッチパネル2000の詳細について説明する。図57(A)は、図54(A)に示す一点鎖線X5−X6間の断面図に相当する。
図57(A)に示すタッチパネル2000は、図54(A)で説明した表示装置2501と、図56で説明したタッチセンサ2595と、を貼り合わせた構成である。
また、図57(A)に示すタッチパネル2000は、図55(A)で説明した構成の他、接着層2597と、反射防止層2569と、を有する。
接着層2597は、配線2594と接して設けられる。なお、接着層2597は、タッチセンサ2595が表示装置2501に重なるように、基板2590を基板2570に貼り合わせている。また、接着層2597は、透光性を有すると好ましい。また、接着層2597としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層2569は、画素に重なる位置に設けられる。反射防止層2569として、例えば円偏光板を用いることができる。
次に、図57(A)に示す構成と異なる構成のタッチパネルについて、図57(B)を用いて説明する。
図57(B)は、タッチパネル2001の断面図である。図57(B)に示すタッチパネル2001は、図57(A)に示すタッチパネル2000と、表示装置2501に対するタッチセンサ2595の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル2000の説明を援用する。
着色層2567は、EL素子2550の下方に位置する。また、図57(B)に示すEL素子2550は、トランジスタ2502tが設けられている側に光を射出する。これにより、EL素子2550が発する光の一部は、着色層2567を透過して、図中に示す矢印の方向の発光モジュール2580の外部に射出される。
また、タッチセンサ2595は、表示装置2501の基板2510側に設けられている。
接着層2597は、基板2510と基板2590の間にあり、表示装置2501とタッチセンサ2595を貼り合わせる。
図57(A)(B)に示すように、発光素子から射出される光は、基板の上面および下面のいずれか一方または双方に射出されればよい。
<タッチパネルの駆動方法に関する説明>
次に、タッチパネルの駆動方法の一例について、図58を用いて説明を行う。
図58(A)は、相互容量方式のタッチセンサの構成を示すブロック図である。図58(A)では、パルス電圧出力回路2601、電流検出回路2602を示している。なお、図58(A)では、パルス電圧が与えられる電極2621をX1−X6として、電流の変化を検知する電極2622をY1−Y6として、それぞれ6本の配線で例示している。また、図58(A)は、電極2621と、電極2622とが重畳することで形成される容量2603を示している。なお、電極2621と電極2622とはその機能を互いに置き換えてもよい。
パルス電圧出力回路2601は、X1−X6の配線に順にパルスを印加するための回路である。X1−X6の配線にパルス電圧が印加されることで、容量2603を形成する電極2621と電極2622との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量2603の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路2602は、容量2603での相互容量の変化による、Y1乃至Y6の配線での電流の変化を検出するための回路である。Y1−Y6の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図58(B)には、図58(A)で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図58(B)では、1フレーム期間で各行列での被検知体の検出を行うものとする。また図58(B)では、被検知体を検出しない場合(非タッチ)と被検知体を検出する場合(タッチ)との2つの場合について示している。なおY1−Y6の配線については、検出される電流値に対応する電圧値とした波形を示している。
X1−X6の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってY1−Y6の配線での波形が変化する。被検知体の近接または接触がない場合には、X1−X6の配線の電圧の変化に応じてY1−Y6の波形が一様に変化する。一方、被検知体が接近または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
<センサ回路に関する説明>
また、図58(A)ではタッチセンサとして配線の交差部に容量2603のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図59に示す。
図59に示すセンサ回路は、容量2603と、トランジスタ2611と、トランジスタ2612と、トランジスタ2613とを有する。
トランジスタ2613はゲートに信号G2が与えられ、ソースまたはドレインの一方に電圧VRESが与えられ、他方が容量2603の一方の電極およびトランジスタ2611のゲートと電気的に接続する。トランジスタ2611は、ソースまたはドレインの一方がトランジスタ2612のソースまたはドレインの一方と電気的に接続し、他方に電圧VSSが与えられる。トランジスタ2612は、ゲートに信号G2が与えられ、ソースまたはドレインの他方が配線MLと電気的に接続する。容量2603の他方の電極には電圧VSSが与えられる。
次に、図59に示すセンサ回路の動作について説明する。まず、信号G2としてトランジスタ2613をオン状態とする電位が与えられることで、トランジスタ2611のゲートが接続されるノードnに電圧VRESに対応した電位が与えられる。次に、信号G2としてトランジスタ2613をオフ状態とする電位が与えられることで、ノードnの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量2603の相互容量が変化することに伴い、ノードnの電位がVRESから変化する。
読み出し動作は、信号G1にトランジスタ2612をオン状態とする電位を与える。ノードnの電位に応じてトランジスタ2611に流れる電流、すなわち配線MLに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ2611、トランジスタ2612、およびトランジスタ2613に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ2613に先の実施の形態に示すトランジスタを適用することにより、ノードnの電位を長期間に亘って保持することが可能となり、ノードnにVRESを供給しなおす動作(リフレッシュ動作)の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態7)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図60および図61を用いて説明を行う。
<表示モジュールに関する説明>
図60に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライト8007、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様の半導体装置は、例えば、表示パネル8006に用いることができる。
上部カバー8001および下部カバー8002は、タッチパネル8004および表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト8007は、光源8008を有する。なお、図60において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定さない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
<電子機器に関する説明>
図61(A)乃至図61(H)は、電子機器を示す図である。これらの電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、または操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有することができる。
図61(A)乃至図61(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図61(A)乃至図61(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図61(A)乃至図61(H)には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図61(A)乃至図61(G)に示す電子機器の詳細について、以下説明を行う。
図61(A)は、携帯情報端末9100を示す斜視図である。携帯情報端末9100が有する表示部9001は、可撓性を有する。そのため、湾曲した筐体9000の湾曲面に沿って表示部9001を組み込むことが可能である。また、表示部9001はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部9001に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図61(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を省略して図示しているが、図61(A)に示す携帯情報端末9100と同様の位置に設けることができる。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3つの操作ボタン9050(操作アイコンまたは単にアイコンともいう)を表示部9001の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することができる。なお、情報9051の一例としては、電子メールやSNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。
図61(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末9102の上方から観察できる位置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図61(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。
図61(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図61(E)が携帯情報端末9201を展開した状態の斜視図であり、図61(F)が携帯情報端末9201を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図61(G)が携帯情報端末9201を折り畳んだ状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、導電体上に過剰酸素を有する絶縁体を形成することによって、導電体に酸素が添加されるか調査した結果について説明する。
試料1は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、タングステン(W)のターゲットを用いたスパッタリング法によって、W膜を100nmの厚さで形成して作製した。
また、試料2は、W膜形成後、該W膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成して作製した。酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を200Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
作製した試料1および試料2に対し、W膜中の酸素の深さ方向の添加量をSIMSによって調べた結果を図62に示す。
図62に示す結果より、W膜上に過剰酸素を有するシリコン酸化膜を形成した試料2の方が、試料1と比べてW膜中の酸素濃度が大きいことがわかった。このことから、W膜上に形成した過剰酸素を有するシリコン酸化膜から、W膜へ酸素が添加されたことがわかった。
本実施例では、導電体上に酸化物半導体を形成し、さらに該酸化物半導体上に過剰酸素を有する絶縁体を形成することによって、導電体に酸素が添加されるか調査した結果について説明する。
試料1は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、タングステン(W)のターゲットを用いたスパッタリング法によって、W膜を100nmの厚さで形成した。その後、W膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成して作製した。
試料2は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、タングステン(W)のターゲットを用いたスパッタリング法によって、W膜を100nmの厚さで形成した。その後、W膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成し、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成して作製した。酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を200Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料3は、試料2と同様にIGZO膜形成後、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を40Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料4は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、チタン(Ti)のターゲットを用いたスパッタリング法によって、Ti膜を100nmの厚さで形成した。その後、Ti膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成して作製した。
試料5は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、チタン(Ti)のターゲットを用いたスパッタリング法によって、Ti膜を100nmの厚さで形成した。その後、Ti膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成し、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成して作製した。酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を200Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料6は、試料5と同様にIGZO膜形成後、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を40Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料7は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、タンタル(Ta)のターゲットを用いたスパッタリング法によって、Ta膜を100nmの厚さで形成した。その後、Ta膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成して作製した。
試料8は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、タンタル(Ta)のターゲットを用いたスパッタリング法によって、Ta膜を100nmの厚さで形成した。その後、Ta膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成し、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成して作製した。酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を200Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料9は、試料8と同様にIGZO膜形成後、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を40Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
試料10は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、モリブデン(Mo)のターゲットを用いたスパッタリング法によって、Mo膜を100nmの厚さで形成した。その後、Mo膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成して作製した。
試料11は、シリコン基板に厚さが100nmの酸化シリコンを熱酸化法によって形成し、その後、モリブデン(Mo)のターゲットを用いたスパッタリング法によって、Mo膜を100nmの厚さで形成した。その後、Mo膜上にて酸化物半導体としてIn−Ga−Zn−O(原子数比In:Ga:Zn=1:3:2)ターゲットを用いたスパッタリング法によって、IGZO膜を5nmの厚さで形成し、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成して作製した。酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を200Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中に過剰酸素を多く含んだ酸化シリコン膜を形成することができる。
また、試料12は、試料11と同様にIGZO膜形成後、該IGZO膜上にPECVD法を用いて酸化シリコン膜を20nmの厚さで形成するが、酸化シリコン膜の成膜条件を変えることによって、過剰酸素の少ない酸化シリコン膜を形成した。該酸化シリコン膜は、モノシランを1sccmおよび亜酸化窒素を800sccm含む雰囲気において、圧力を40Paに制御し、成膜時の基板加熱温度を350℃、電極に150W(60MHz)を印加して成膜した。このような成膜条件で酸化シリコンを成膜することによって、膜中の過剰酸素が少ない酸化シリコン膜を形成することができる。
作製した試料1乃至試料12に対し、導電体(W、Ti、TaおよびMo)膜中の酸素の深さ方向の添加量をSIMSによって調べた結果を図63および図64に示す。
図63(A)は、導電体としてW膜を用いたSIMSの結果、図63(B)は、導電体としてTi膜を用いたSIMSの結果、図64(A)は、導電体としてTa膜を用いたSIMSの結果、図64(B)は、導電体としてMo膜を用いたSIMSの結果を示している。これらSIMSの結果より、導電体上にIGZO膜を形成した場合においても、該IGZO膜上に過剰酸素を有するシリコン酸化膜を形成することによって、導電体へ酸素が添加されることがわかった。さらに、導電体へ添加される酸素の量は、膜中の過剰酸素が少ないシリコン酸化膜より、膜中の過剰酸素が多いシリコン酸化膜を形成したほうが、多くなることがわかった。