JP2020161845A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2020161845A
JP2020161845A JP2020109717A JP2020109717A JP2020161845A JP 2020161845 A JP2020161845 A JP 2020161845A JP 2020109717 A JP2020109717 A JP 2020109717A JP 2020109717 A JP2020109717 A JP 2020109717A JP 2020161845 A JP2020161845 A JP 2020161845A
Authority
JP
Japan
Prior art keywords
insulator
transistor
conductor
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020109717A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020161845A publication Critical patent/JP2020161845A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】安定した電気特性を有するトランジスタを提供する。【解決手段】酸化物半導体と、第１の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、酸化物半導体は、第１の絶縁体上に配置され、第２の絶縁体は、酸化物半導体上に配置され、第３の絶縁体は、第２の絶縁体上に配置され、第１の導電体は、第３の絶縁体上に配置され、第４の絶縁体は、第１の導電体上に配置され、第４の絶縁体は、第２の絶縁体の上面と接する領域を有し、酸化物半導体は、第２の絶縁体および第３の絶縁体を介して第１の導電体と重なる領域、を有し、上面からみたとき、第１の絶縁体の外周および第２の絶縁体の外周が、酸化物半導体の外周よりも外側にある半導体装置である。【選択図】図１

Description

本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例え
ば、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表
示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機
器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されて
いる。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている
。トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶
シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適
用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適で
ある。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用す
る場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いる
と好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ
光処理を行うことで形成する方法が知られる。
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタ
の開発が活発化している。酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ
−Ｚｎ酸化物を半導体素子へ利用することが開示されている（特許文献１参照。）。また
、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性
が開示されている（特許文献２参照。）。
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および
多結晶シリコンを用いたトランジスタとは異なる特徴を有する。例えば、酸化物半導体を
用いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物
半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するト
ランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電
界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。ま
た、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可
能であるため、設備投資を抑えられるメリットもある。
特開昭６３−２３９１１７ 特表平１１−５０５３７７
安定した電気特性を有するトランジスタを提供することを課題の一とする。または、非
導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または、オ
ン電流の大きいトランジスタを提供することを課題の一とする。または、ノーマリーオフ
の電気特性を有するトランジスタを提供することを課題の一とする。または、サブスレッ
ショルドスイング値の小さいトランジスタを提供することを課題の一とする。または、信
頼性の高いトランジスタを提供することを課題の一とする。
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または
、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体
装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、
新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供す
ることを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）本発明の一態様は、酸化物半導体と、第１の導電体と、第１の絶縁体と、第２の絶
縁体と、第３の絶縁体と、第４の絶縁体と、を有し、酸化物半導体は、第１の絶縁体上に
配置され、第２の絶縁体は、酸化物半導体上に配置され、第３の絶縁体は、第２の絶縁体
上に配置され、第１の導電体は、第３の絶縁体上に配置され、第４の絶縁体は、第１の導
電体上に配置され、第４の絶縁体は、第２の絶縁体の上面と接する領域を有し、酸化物半
導体は、第２の絶縁体および第３の絶縁体を介して第１の導電体と重なる領域、を有し、
上面からみたとき、第１の絶縁体の外周および第２の絶縁体の外周が、酸化物半導体の外
周よりも外側にあることを特徴とする半導体装置である。
上述の半導体装置において、第４の絶縁体は第１の元素を有し、第２の絶縁体は、第１
の導電体と重なる第１の領域と、第１の導電体と重ならない第２の領域および第３の領域
と、を有し、第２の領域および第３の領域は、第１の領域よりも第１の元素の濃度が高い
ことが好ましい。
上述の半導体装置において、第１の元素が、アルミニウム、ホウ素、マグネシウム、シ
リコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イッ
トリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム
、ネオジム、ハフニウム、タンタルまたはタングステンであることが好ましい。
上述の半導体装置において、酸化物半導体は、酸素および第２の元素を有し、第１の絶
縁体または／および第２の絶縁体は、酸素および第２の元素を有することが好ましい。ま
た、第２の元素はガリウムとしてもよい。
上述の半導体装置において、さらに、第５の絶縁体を有し、第５の絶縁体は、第１の絶
縁体下に配置され、第５の絶縁体は凸部を有し、上面から見たとき、第５の絶縁体の凸部
の外周は、酸化物半導体の外周よりも内側にある構成としてもよい。
上述の半導体装置において、さらに、第５の絶縁体と、第２の導電体と、を有し、第５
の絶縁体は、第１の絶縁体下に配置され、第２の導電体は、第５の絶縁体下に配置され、
酸化物半導体は、第１の絶縁体および第５の絶縁体を介して第２の導電体と重なる領域を
有する構成としてもよい。
（２）本発明の一態様は、酸化物半導体と、第１の導電体と、第１の絶縁体と、第２の絶
縁体と、第３の絶縁体と、第４の絶縁体と、第５の絶縁体と、を有し、酸化物半導体は、
第１の絶縁体上に配置され、第２の絶縁体は、酸化物半導体上に配置され、第３の絶縁体
は、第２の絶縁体上に配置され、第１の導電体は、第３の絶縁体上に配置され、第４の絶
縁体は、第１の導電体の側面と接して配置され、第５の絶縁体は、第１の導電体上および
第４の絶縁体上に配置され、第４の絶縁体および第５の絶縁体は、第３の絶縁体の上面と
接する領域を有し、酸化物半導体は、第２の絶縁体および第３の絶縁体を介して第１の導
電体と重なる領域を有し、上面からみたとき、第１の絶縁体の外周および第２の絶縁体の
外周が、酸化物半導体の外周よりも外側にあることを特徴とする半導体装置である。
上述の半導体装置において、第５の絶縁体は第１の元素を有し、第２の絶縁体は、第１
の導電体または第４の絶縁体の少なくとも一方と重なる第１の領域と、第１の導電体また
は第４の絶縁体の少なくとも一方と重ならない第２の領域および第３の領域と、を有し、
第２の領域および第３の領域は、第１の領域よりも第１の元素の濃度が高いことが好まし
い。
上述の半導体装置において、第１の元素が、アルミニウム、ホウ素、マグネシウム、シ
リコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イッ
トリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム
、ネオジム、ハフニウム、タンタルまたはタングステンであることが好ましい。
上述の半導体装置において、第１の領域は、第１の導電体と重なる第４の領域と、第４
の絶縁体と重なる第５の領域と、を有し、第５の領域は、第４の領域よりもヘリウム、ネ
オン、アルゴン、クリプトン、キセノン、ホウ素、窒素、フッ素、リン、塩素またはヒ素
のいずれかの濃度が高いことが好ましい。
上述の半導体装置において、酸化物半導体は、酸素および第２の元素を有し、第１の絶
縁体または／および第２の絶縁体は、酸素および第２の元素を有することが好ましい。ま
た、第２の元素はガリウムとしてもよい。
上述の半導体装置において、さらに、第６の絶縁体を有し、第６の絶縁体は、第１の絶
縁体下に配置され、第６の絶縁体は凸部を有し、上面から見たとき、第６の絶縁体の凸部
の外周は、酸化物半導体の外周よりも内側にある構成としてもよい。
上述の半導体装置において、さらに、第６の絶縁体と、第２の導電体と、を有し、第６
の絶縁体は、第１の絶縁体下に配置され、第２の導電体は、第６の絶縁体下に配置され、
酸化物半導体は、第１の絶縁体および第６の絶縁体を介して第２の導電体と重なる領域を
有する構成としてもよい。
安定した電気特性を有するトランジスタを提供することができる。または、非導通時の
リーク電流の小さいトランジスタを提供することができる。または、オン電流の大きいト
ランジスタを提供することができる。または、ノーマリーオフの電気特性を有するトラン
ジスタを提供することができる。または、サブスレッショルドスイング値の小さいトラン
ジスタを提供することができる。または、信頼性の高いトランジスタを提供することがで
きる。
または、該トランジスタを有する半導体装置を提供することができる。または、該半導
体装置を有するモジュールを提供することができる。または、該半導体装置、または該モ
ジュールを有する電子機器を提供することができる。または、新規な半導体装置を提供す
ることができる。または、新規なモジュールを提供することができる。または、新規な電
子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタを説明する上面図および断面図。 本発明の一態様に係るトランジスタを説明する断面図。 本発明の一態様に係るトランジスタを説明する断面図。 本発明の一態様に係るトランジスタの作製方法を説明する断面図。 本発明の一態様に係るトランジスタの作製方法を説明する断面図。 本発明の一態様に係るトランジスタを説明する上面図および断面図。 本発明の一態様に係るトランジスタを説明する断面図。 本発明の一態様に係るトランジスタを説明する断面図。 本発明の一態様に係るトランジスタの作製方法を説明する断面図。 本発明の一態様に係るトランジスタの作製方法を説明する断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す斜視図および断面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る電子機器を示す斜視図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の
説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易
に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるも
のではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は
異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じ
くし、特に符号を付さない場合がある。
以下の実施の形態に示す構成は、実施の形態に示す他の構成に対して適宜、適用、組み
合わせ、又は置き換えなどを行って、本発明の一態様とすることができる。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張され
ている場合がある。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替
えることが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位
）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能であ
る。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさ
によって決定される。したがって、「接地電位」などと記載されている場合であっても、
電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場
合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場
合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積
層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」
などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数
詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半
導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動
度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半
導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２
族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり
、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、
リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によ
って酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性
を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１
３族元素、第１５族元素などがある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース
電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つ
のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中
で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、
一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面
に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において
示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅
の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互い
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎ
ｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成について、図１乃至図３を
用いて説明する。
＜トランジスタの構成１＞
以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について
説明する。
図１（Ａ）乃至（Ｃ）を用いてトランジスタ１０の構成について説明する。図１（Ａ）
はトランジスタ１０の上面図である。図１（Ｂ）は図１（Ａ）の一点鎖線Ａ１−Ａ２に対
応する断面図である。図１（Ｃ）は図１（Ａ）の一点鎖線Ａ３−Ａ４に対応する断面図で
ある。なお、一点鎖線Ａ１−Ａ２で示す領域では、トランジスタ１０のチャネル長方向に
おける構造を示しており、一点鎖線Ａ３−Ａ４で示す領域では、トランジスタ１０のチャ
ネル幅方向における構造を示している。なお、トランジスタのチャネル長方向とは、ソー
ス（ソース領域またはソース電極）及びドレイン（ドレイン領域またはドレイン電極）間
において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内にお
いて、チャネル長方向に対して垂直の方向を意味する。なお、図１（Ａ）において、煩雑
になることを避けるため、トランジスタ１０の構成要素の一部（保護絶縁膜として機能す
る絶縁膜等）を省略して図示している。なお、トランジスタの上面図においては、以降の
図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１０は、半導体１０６ｂと、導電体１１４と、絶縁体１０６ａと、絶縁体
１０６ｃと、絶縁体１１２と、絶縁体１１６と、を有する。半導体１０６ｂは、絶縁体１
０６ａ上に配置され、絶縁体１０６ｃは、半導体１０６ｂ上に配置され、絶縁体１１２は
、絶縁体１０６ｃ上に配置され、導電体１１４は、絶縁体１１２上に配置される。絶縁体
１１６は、導電体１１４上に配置され、絶縁体１１６は、絶縁体１０６ｃの上面と接する
領域を有し、半導体１０６ｂは、絶縁体１０６ｃおよび絶縁体１１２を介して導電体１１
４と重なる領域を有する。図１（Ａ）に示すように上面から見たとき、絶縁体１０６ａの
外周および絶縁体１０６ｃの外周が、半導体１０６ｂの外周よりも外側にある。
例えば、図１（Ａ）乃至（Ｃ）に示すように、トランジスタ１０は、基板１００の上に
形成された絶縁体１０１、導電体１０２、絶縁体１０３及び絶縁体１０４と、絶縁体１０
４の上に形成された絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃと、絶縁体１０
６ｃの上に形成された絶縁体１１２、導電体１１４と、導電体１１４の上に形成された絶
縁体１１６、絶縁体１１８、導電体１０８ａ及び導電体１０８ｂと、を有する。
ここで、絶縁体１０１、絶縁体１０３、絶縁体１０４、絶縁体１０６ａ、絶縁体１０６
ｃ、絶縁体１１２、絶縁体１１６及び絶縁体１１８は、絶縁膜又は絶縁層ということもで
きる。また、導電体１０２、導電体１０８ａ、導電体１０８ｂ及び導電体１１４は、導電
膜又は導電層ということもできる。また、半導体１０６ｂは、半導体膜又は半導体層とい
うこともできる。
基板１００上に形成された絶縁体１０１の上に絶縁体１０３が形成され、絶縁体１０３
に埋め込まれるように導電体１０２が形成されている。絶縁体１０３及び導電体１０２上
に絶縁体１０４が形成されている。ここで、絶縁体１０１は酸素、水素、水等に対してブ
ロッキング効果を有する絶縁体を用いることが好ましい。また、絶縁体１０４は酸素を含
む絶縁体を用いることが好ましい。
なお、トランジスタ１０において導電体１０２及び絶縁体１０３が形成されているが、
本実施の形態に示す半導体装置の構成はこれに限られるものではなく、例えば、図１（Ｄ
）（Ｅ）に示すように、導電体１０２及び絶縁体１０３を設けない構成としてもよい。
絶縁体１０４の上に絶縁体１０６ａが形成され、絶縁体１０６ａの上面に接して半導体
１０６ｂが形成され、絶縁体１０６ａの上面と半導体１０６ｂの上面に接して絶縁体１０
６ｃが形成される。ここで、半導体１０６ｂは少なくとも一部が、導電体１０２と重なる
ように形成されることが好ましい。半導体１０６ｂの側面端部、特にチャネル幅方向の側
面端部が、絶縁体１０６ａ及び絶縁体１０６ｃと接して設けられている。さらに、絶縁体
１０６ａの側面端部、特にチャネル幅方向の側面端部と、絶縁体１０６ｃの側面端部、特
にチャネル幅方向の側面端部と、が概略一致する形状となっている。このように本実施の
形態に示すトランジスタ１０は、半導体１０６ｂが絶縁体１０６ａ及び絶縁体１０６ｃに
包み込まれるように設けられている。
また、図１（Ｂ）（Ｃ）に示すように、半導体１０６ｂの側面端部が絶縁体１０６ａの
側面端部より内側に位置するようにパターン形成することにより、絶縁体１０４が絶縁体
１０６ａまたは半導体１０６ｂのエッチングとともにエッチングされる回数を削減するこ
とができる。また、絶縁体１０４表面のエッチング箇所を導電体１０２から遠くにするこ
とができるので、トランジスタ１０の耐圧性の向上にもつながる。
なお、図１（Ｂ）（Ｃ）では、絶縁体１０６ａの側面端部と、絶縁体１０６ｃの側面端
部とが概略一致する形状となっているが、本実施の形態に示すトランジスタはこれに限ら
れるものではない。例えば、絶縁体１０６ａの外周が絶縁体１０６ｃの外周より外側に位
置してもよいし、絶縁体１０６ｃの外周が絶縁体１０６ａの外周より外側に位置してもよ
い。
また、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１６との界面近
傍（図１（Ｂ）では点線で表示）に低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成さ
れる。低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、絶縁体１１６に含まれる元素の少
なくとも一が含まれる。低抵抗領域１０７ａ及び低抵抗領域１０７ｂの一部が、半導体１
０６ｂの導電体１１４と重なる領域（チャネル形成領域）と概略接するか、当該領域の一
部と重なることが好ましい。
また、絶縁体１０６ｃは絶縁体１１６と接する領域が大きいため、低抵抗領域１０７ａ
及び低抵抗領域１０７ｂは絶縁体１０６ｃに形成されやすい。絶縁体１０６ｃにおける低
抵抗領域１０７ａと低抵抗領域１０７ｂは、絶縁体１０６ｃの低抵抗領域１０７ａ及び低
抵抗領域１０７ｂではない領域（例えば、絶縁体１０６ｃの導電体１１４と重なる領域）
より、絶縁体１１６に含まれる元素の濃度が高い。
絶縁体１０６ｃの上に絶縁体１１２が形成され、絶縁体１１２の上に導電体１１４が形
成される。絶縁体１１２及び導電体１１４は、少なくとも一部が導電体１０２及び半導体
１０６ｂと重なる。導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル
長方向の側面端部は概略一致していることが好ましい。ここで、絶縁体１１２はトランジ
スタ１０のゲート絶縁膜として機能し、導電体１１４はトランジスタ１０のゲート電極と
して機能する。
導電体１１４、絶縁体１０６ｃ及び絶縁体１０４の上に絶縁体１１６が形成される。絶
縁体１１６は、絶縁体１０６ｃの絶縁体１１２と重なっていない領域と接していることが
好ましい。また、絶縁体１１６は、絶縁体１０４の少なくとも一部と接していてもよい。
絶縁体１１６の上に絶縁体１１８が形成される。ここで、絶縁体１１６はトランジスタ１
０の保護絶縁膜として機能し、絶縁体１１８は、トランジスタ１０の層間絶縁膜として機
能する。絶縁体１１６は、酸素に対してブロッキング効果を有する絶縁体を用いることが
好ましい。
絶縁体１１８の上に導電体１０８ａ及び導電体１０８ｂが形成されている。導電体１０
８ａまたは導電体１０８ｂは、絶縁体１１８、絶縁体１１６及び絶縁体１０６ｃに設けら
れた開口を介して低抵抗領域１０７ａまたは低抵抗領域１０７ｂに接している。導電体１
０８ａと導電体１０８ｂは離間して形成されており、図１（Ｂ）に示すように導電体１１
４を挟んで対向して形成されていることが好ましい。ここで、導電体１０８ａは、トラン
ジスタ１０のソース電極またはドレイン電極の一方として機能し、導電体１０８ｂは、ト
ランジスタ１０のソース電極またはドレイン電極の他方として機能する。なお、図１（Ｂ
）では、導電体１０８ａ及び導電体１０８ｂは半導体１０６ｂに接して設けられているが
、本実施の形態はこれに限られるものではない。低抵抗領域１０７ａ及び低抵抗領域１０
７ｂとの接触抵抗が十分低いなら、導電体１０８ａ及び導電体１０８ｂと絶縁体１０６ｃ
が接する構成としてもよい。
＜半導体＞
以下、半導体１０６ｂの詳細な構成について説明する。
なお、本項目においては、半導体１０６ｂとともに絶縁体１０６ａ、絶縁体１０６ｃの
詳細な構成についても説明する。
半導体１０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体１０６ｂは
、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体１０６
ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表すとする。ただし、元素Ｍとして、前述の元素を複数組
み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元
素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または
、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素
である。また、半導体１０６ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を含む
と結晶化しやすくなる場合がある。
ただし、半導体１０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体１
０６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、
亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などで
あっても構わない。
絶縁体１０６ａ及び絶縁体１０６ｃは、半導体１０６ｂを構成する酸素以外の元素一種
以上、または二種以上から構成される。半導体１０６ｂを構成する酸素以外の元素一種以
上、または二種以上から絶縁体１０６ａ及び絶縁体１０６ｃが構成されるため、絶縁体１
０６ａと半導体１０６ｂとの界面、及び半導体１０６ｂと絶縁体１０６ｃとの界面におい
て、欠陥準位が形成されにくい。
絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃは、少なくともインジウムを含む
と好ましい。なお、絶縁体１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を
１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａ
ｔｏｍｉｃ％より高いとする。また、半導体１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉ
ｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ
％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％
より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体１０６ｃがＩｎ−Ｍ−Ｚｎ
酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが
５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２
５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。ただし、絶縁体１０６
ａまたは絶縁体１０６ｃがインジウムを含まなくても構わない場合がある。例えば絶縁体
１０６ａまたは絶縁体１０６ｃが酸化ガリウムまたはＧａ−Ｚｎ酸化物であっても構わな
い。なお、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに含まれる各元素の原子
数が、簡単な整数比にならなくても構わない。
例えば、スパッタリング法を用いて成膜する場合、絶縁体１０６ａまたは絶縁体１０６
ｃに用いるターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２
：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１
：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ
＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：
Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：
Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉ
ｎ：Ｍ：Ｚｎ＝１：６：９等がある。また、絶縁体１０６ａに用いるターゲットの金属元
素の原子数比をＭ：Ｚｎ＝１０：１としてもよい。
また、例えば、スパッタリング法を用いて成膜する場合、半導体１０６ｂに用いるター
ゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ
：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：
２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝
４：２：４．１等がある。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される半導体１０６ｂの原子数比は、Ｉｎ
：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、絶縁体１０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム
原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さ
らに好ましくは９０％以上とする。
半導体１０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体１０
６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．
８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。ここで
、絶縁体１０６ａのエネルギーギャップは、半導体１０６ｂのエネルギーギャップより大
きい。また、絶縁体１０６ｃのエネルギーギャップは、半導体１０６ｂのエネルギーギャ
ップより大きい。
半導体１０６ｂは、絶縁体１０６ａまたは絶縁体１０６ｃよりも電子親和力の大きい酸
化物を用いる。例えば、半導体１０６ｂとして、絶縁体１０６ａまたは絶縁体１０６ｃよ
りも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅ
Ｖ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお
、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁
体１０６ａまたは絶縁体１０６ｃの伝導帯下端のエネルギー準位は、半導体１０６ｂの伝
導帯下端のエネルギー準位より真空準位に近い。
このとき、ゲート電圧を印加すると、絶縁体１０６ａまたは絶縁体１０６ｃではなく、
より電子親和力の大きい半導体１０６ｂにチャネルが形成される。
上記の通り、絶縁体１０６ａおよび絶縁体１０６ｃは、単独で用いる場合、導電体、半
導体または絶縁体として機能させることができる物質からなる。しかしながら、半導体１
０６ｂと積層させてトランジスタを形成する場合、電子は半導体１０６ｂ、半導体１０６
ｂと絶縁体１０６ａの界面近傍、および半導体１０６ｂと絶縁体１０６ｃの界面近傍を流
れ、絶縁体１０６ａおよび絶縁体１０６ｃは当該トランジスタのチャネルとして機能しな
い領域を有する。このため、本明細書などにおいては、絶縁体１０６ａおよび絶縁体１０
６ｃを半導体と記載せず、絶縁体と記載するものとする。なお、絶縁体１０６ａおよび絶
縁体１０６ｃを絶縁体と記載するのは、あくまで半導体１０６ｂと比較してトランジスタ
の機能上絶縁体に近い機能を有するためなので、絶縁体１０６ａまたは絶縁体１０６ｃと
して、半導体１０６ｂに用いることができる物質を用いる場合もある。
ここで、絶縁体１０６ａと半導体１０６ｂとの間には、絶縁体１０６ａと半導体１０６
ｂとの混合領域を有する場合がある。また、絶縁体１０６ｃと半導体１０６ｂとの間には
、絶縁体１０６ｃと半導体１０６ｂとの混合領域を有する場合がある。混合領域は、欠陥
準位密度が低くなる。そのため、絶縁体１０６ａ、半導体１０６ｂおよび絶縁体１０６ｃ
の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合と
もいう。）バンド図となる。なお、絶縁体１０６ａと半導体１０６ｂ、または絶縁体１０
６ｃと半導体１０６ｂは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、絶縁体１０６ａ及び絶縁体１０６ｃ中ではなく、半導体１０６ｂ中
を主として移動する。上述したように、絶縁体１０６ａと半導体１０６ｂとの界面、およ
び絶縁体１０６ｃと半導体１０６ｂとの界面における欠陥準位密度を低くすることによっ
て、半導体１０６ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流
を高くすることができる。
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くす
ることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動す
ると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合
にも阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体１０６ｂの上面または下
面（被形成面、ここでは絶縁体１０６ａの上面）の、１μｍ×１μｍの範囲における二乗
平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましく
は０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満と
すればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎ
ｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは
０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖ
ともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、よ
り好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ
・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用い
て測定することができる。
また、トランジスタのオン電流を高くするためには、絶縁体１０６ｃの厚さは小さいほ
ど好ましい。絶縁体１０６ｃの厚さは、絶縁体１０６ａの厚さより小さく、半導体１０６
ｂの厚さより小さいことが好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さ
らに好ましくは３ｎｍ以下の領域を有する絶縁体１０６ｃとすればよい。一方、絶縁体１
０６ｃは、チャネルの形成される半導体１０６ｂへ、隣接する絶縁体を構成する酸素以外
の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため
、絶縁体１０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上
、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体１０
６ｃとすればよい。
また、信頼性を高くするためには、絶縁体１０６ａは厚いことが好ましい。例えば、１
０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは
６０ｎｍ以上の厚さの領域を有する絶縁体１０６ａとすればよい。絶縁体１０６ａの厚さ
を、厚くすることで、隣接する絶縁体と絶縁体１０６ａとの界面からチャネルの形成され
る半導体１０６ｂまでの距離を離すことができる。ただし、半導体装置の生産性が低下す
る場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好まし
くは８０ｎｍ以下の厚さの領域を有する絶縁体１０６ａとすればよい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合
がある。したがって、半導体１０６ｂのシリコン濃度は低いほど好ましい。例えば、半導
体１０６ｂと絶縁体１０６ａとの間に、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄ
ａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１６ａｔｏ
ｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏ
ｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６
ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域
を有する。また、半導体１０６ｂと絶縁体１０６ｃとの間に、ＳＩＭＳにおいて、１×１
０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１
０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃
度となる領域を有する。
また、半導体１０６ｂの水素濃度を低減するために、絶縁体１０６ａ及び絶縁体１０６
ｃの水素濃度を低減すると好ましい。絶縁体１０６ａ及び絶縁体１０６ｃは、ＳＩＭＳに
おいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、よ
り好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ
３以下の水素濃度となる領域を有する。また、半導体１０６ｂの窒素濃度を低減するため
に、絶縁体１０６ａ及び絶縁体１０６ｃの窒素濃度を低減すると好ましい。絶縁体１０６
ａ及び絶縁体１０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×
１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×
１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上
１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ
３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
本実施の形態に示す絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃ、特に半導体
１０６ｂは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）酸化物半導体
であり、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶことができる。高純
度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、
キャリア密度を低くすることができる。従って、該酸化物半導体にチャネル領域が形成さ
れるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう
。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導
体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度
真性または実質的に高純度真性である酸化物半導体は、オフ電流が著しく小さく、チャネ
ル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレ
イン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導
体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得
ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体にチャネル領
域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタと
することができる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するま
でに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラ
ップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性
が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカ
リ土類金属等がある。
絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに含まれる水素は、金属原子と結
合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分
）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成さ
れる場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアであ
る電子を生成することがある。特に酸素欠損にトラップされた水素は、半導体のバンド構
造に対して浅いドナー準位を形成することがある。従って、水素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、絶縁体１０６
ａ、半導体１０６ｂ及び絶縁体１０６ｃは水素ができる限り低減されていることが好まし
い。具体的には、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃにおいて、ＳＩＭ
Ｓ分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５
×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以
下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０
１６ａｔｏｍｓ／ｃｍ３以下とする。
絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃにおいて、第１４族元素の一つで
あるシリコンや炭素が含まれると、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃ
において酸素欠損が増加し、ｎ型化してしまう。このため、絶縁体１０６ａ、半導体１０
６ｂ及び絶縁体１０６ｃにおけるシリコンや炭素の濃度と、絶縁体１０６ａ、半導体１０
６ｂ及び絶縁体１０６ｃとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得ら
れる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍ
ｓ／ｃｍ３以下とする。
また、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃにおいて、ＳＩＭＳ分析に
より得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及び
アルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トラン
ジスタのオフ電流が増大してしまうことがある。このため、絶縁体１０６ａ、半導体１０
６ｂ及び絶縁体１０６ｃのアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。
また、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに窒素が含まれていると、
キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が
含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。
従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、
例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下
にすることが好ましい。
上述の通り、本実施の形態に示す絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃ
は、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）酸化物であり、キャリ
ア密度が低い。このため、ソース電極またはドレイン電極として機能する導電体１０８ａ
及び導電体１０８ｂとの間で接触抵抗が大きくなりやすい。そこで、本実施の形態に示す
トランジスタ１０では、導電体１０８ａまたは導電体１０８ｂと、絶縁体１０６ａ、半導
体１０６ｂまたは絶縁体１０６ｃと、が低抵抗領域１０７ａまたは低抵抗領域１０７ｂを
介して接続されることにより、接触抵抗の抑制を図っている。
上述の通り、図１（Ｂ）に示す絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの
絶縁体１１６との界面近傍には、低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成され
る。低抵抗領域１０７ａ及び低抵抗領域１０７ｂでは、絶縁体１１６に含まれる元素が添
加され、当該元素によって欠陥が形成される。このような欠陥は、例えば、絶縁体１１６
から添加された元素によって、酸素が引き抜かれて酸素欠損が形成される、または絶縁体
１１６から添加された元素自体がキャリア発生源となることによって形成される。このよ
うな欠陥によってドナー準位が形成され、キャリア密度が増加するため、絶縁体１１６に
含まれる元素が添加された領域が、低抵抗領域１０７ａ及び低抵抗領域１０７ｂとして機
能することになる。
低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、酸素欠損が多く形成されているため、
半導体１０６ｂの低抵抗領域１０７ａ及び低抵抗領域１０７ｂを除く領域（例えば、半導
体１０６ｂの導電体１１４と重なる領域）よりも、ＳＩＭＳ分析により得られる酸素濃度
が低くなる。
また、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、絶縁体１１６に含まれる元素が
添加されているため、半導体１０６ｂの低抵抗領域１０７ａ及び低抵抗領域１０７ｂを除
く領域（例えば、半導体１０６ｂの導電体１１４と重なる領域）よりも、ＳＩＭＳ分析に
より得られる当該元素の濃度が高くなる。
低抵抗領域１０７ａ及び低抵抗領域１０７ｂに添加される元素としては、例えば、ホウ
素、マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、
亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、イ
ンジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングス
テンなどが好ましい。これらの元素は、比較的酸化物を形成しやすく、当該酸化物は半導
体または絶縁体として機能しうるため、絶縁体１０６ａ、半導体１０６ｂまたは絶縁体１
０６ｃの添加元素として好適である。例えば、低抵抗領域１０７ａ及び低抵抗領域１０７
ｂに上記の元素が１×１０１４／ｃｍ２以上２×１０１６／ｃｍ２以下含まれることが好
ましい。また、絶縁体１０６ｃにおける低抵抗領域１０７ａと低抵抗領域１０７ｂは、絶
縁体１０６ｃの低抵抗領域１０７ａ及び低抵抗領域１０７ｂではない領域（例えば、絶縁
体１０６ｃの導電体１１４と重なる領域）より、上述の元素の濃度が高い。
また、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、窒素を含ませることによりｎ型
化させることができるので、半導体１０６ｂの低抵抗領域１０７ａ及び低抵抗領域１０７
ｂを除く領域（例えば、半導体１０６ｂの導電体１１４と重なる領域）よりも、ＳＩＭＳ
分析により得られる窒素濃度が高くなる。
このような低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成されることにより、導電
体１０８ａ又は導電体１０８ｂと絶縁体１０６ａ、半導体１０６ｂ又は絶縁体１０６ｃと
の接触抵抗を低減することが可能となるのでトランジスタ１０のオン電流を増大させるこ
とができる。
また、図１（Ｂ）に示すように、導電体１１４のチャネル長方向の側面端部と絶縁体１
１２のチャネル長方向の側面端部は概略一致していることが好ましい。このような構成と
することにより、低抵抗領域１０７ａ及び低抵抗領域１０７ｂと、半導体１０６ｂの導電
体１１４と重なる領域（チャネル形成領域）とが概略接するため、オン電流の向上を図る
ことができる。
また、トランジスタ１０では、半導体１０６ｂが絶縁体１０６ａ及び絶縁体１０６ｃに
よって包み込まれるように設けられている。よって、半導体１０６ｂの側面端部、特にチ
ャネル幅方向の側面端部近傍が、絶縁体１０６ａ及び絶縁体１０６ｃと接して設けられて
いる。これにより、半導体１０６ｂの側面端部近傍において、絶縁体１０６ａ又は絶縁体
１０６ｃとの間に連続接合が形成され、欠陥準位密度が低減される。よって、低抵抗領域
１０７ａ及び低抵抗領域１０７ｂを設けることによりオン電流が流れやすくなっても、半
導体１０６ｂのチャネル幅方向の側面端部が寄生チャネルとならず、安定した電気特性を
得ることができる。
なお、上述の絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの３層構造は一例で
ある。例えば、絶縁体１０６ａまたは絶縁体１０６ｃのいずれか一方を設けない２層構造
としてもよい。また、絶縁体１０６ａまたは絶縁体１０６ｃの両方を設けない単層構造と
してもよい。または、絶縁体１０６ａ、半導体１０６ｂまたは絶縁体１０６ｃとして例示
した絶縁体、半導体又は導電体のいずれかを有するｎ層構造（ｎは４以上の整数）として
も構わない。
なお、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに用いることのできる酸化
物半導体の詳細については、実施の形態５で詳細に説明する。
＜基板、絶縁体、導電体＞
以下に、トランジスタ１０の半導体以外の各構成要素について詳細な説明を行う。
基板１００は、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶
縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア
基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板
としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン
、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムな
どの半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導
体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。
導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。また
は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁
体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設け
られた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、こ
れらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容
量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板１００として、トランジスタ作製時の加熱処理に耐えうる可とう性基板を用
いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の
基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１
００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離
層を設けるとよい。なお、基板１００として、繊維を編みこんだシート、フィルムまたは
箔などを用いてもよい。また、基板１００が伸縮性を有してもよい。また、基板１００は
、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の
形状に戻らない性質を有してもよい。基板１００の厚さは、例えば、５μｍ以上７００μ
ｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００
μｍ以下とする。基板１００を薄くすると、半導体装置を軽量化することができる。また
、基板１００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折
り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落
下などによって基板１００上の半導体装置に加わる衝撃などを緩和することができる。即
ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板１００としては、例えば、金属、合金、樹脂もしくはガラス、
またはそれらの繊維などを用いることができる。可とう性基板である基板１００は、線膨
張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１００と
しては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×
１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート
、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基
板１００として好適である。
絶縁体１０１は、水素又は水をブロックする機能を有する絶縁体を用いる。絶縁体１０
６ａ、半導体１０６ｂ及び絶縁体１０６ｃ近傍に設けられる絶縁体中の水素や水は、酸化
物半導体を含む絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃ中にキャリアを生成
する要因の一つとなる。これによりトランジスタ１０の信頼性が低下するおそれがある。
特に基板１００としてスイッチ素子などのシリコン系半導体素子を設けた基板を用いる場
合、当該半導体素子のダングリングボンドを終端するために水素が用いられ、当該水素が
トランジスタ１０まで拡散するおそれがある。これに対して水素又は水をブロックする機
能を有する絶縁体１０１を設けることによりトランジスタ１０の下層から水素又は水が拡
散するのを抑制し、トランジスタ１０の信頼性を向上させることができる。
また、絶縁体１０１は酸素をブロックする機能も有することが好ましい。絶縁体１０１
が絶縁体１０４から拡散する酸素をブロックすることにより、絶縁体１０４から絶縁体１
０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに効果的に酸素を供給することができる。
絶縁体１０１としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリ
ウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、
酸化窒化ハフニウム等を用いることができる。これらを絶縁体１０１として用いることに
より、酸素、水素又は水の拡散をブロックする効果を示す絶縁膜として機能することがで
きる。また、絶縁体１０１としては、例えば、窒化シリコン、窒化酸化シリコン等を用い
ることができる。これらを絶縁体１０１として用いることにより、水素、水の拡散をブロ
ックする効果を示す絶縁膜として機能することができる。
導電体１０２は、少なくとも一部が導電体１０８ａと導電体１０８ｂに挟まれる領域に
おいて半導体１０６ｂと重なることが好ましい。導電体１０２は、トランジスタ１０のバ
ックゲートとして機能する。このような導電体１０２を設けることにより、トランジスタ
１０のしきい値電圧の制御を行うことができる。しきい値電圧の制御を行うことによって
、トランジスタ１０のゲート（導電体１１４）に印加された電圧が低い、例えば印加され
た電圧が０Ｖ以下のときに、トランジスタ１０が導通状態となることを防ぐことができる
。つまり、トランジスタ１０の電気特性を、よりノーマリーオフの方向にシフトさせるこ
とが容易になる。
また、導電体１０２は、絶縁体１０４、絶縁体１１６に設けられた開口を介してトラン
ジスタ１０のゲートとして機能する導電体１１４と接続される構成としてもよい。
導電体１０２としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アル
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルお
よびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば
、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電
体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタン
および窒素を含む導電体などを用いてもよい。
なお、トランジスタ１０において導電体１０２及び絶縁体１０３が形成されているが、
本実施の形態に示す半導体装置の構成はこれに限られるものではなく、例えば、導電体１
０２及び絶縁体１０３を設けない構成としてもよい。
絶縁体１０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、酸化シリコンまたは酸化窒化シリコンを有す
ることが好ましい。
図１（Ｂ）に示すように、絶縁体１０３と導電体１０２の上面は、化学機械研磨（ＣＭ
Ｐ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって平
坦化処理を行って平坦性の向上を図ることが好ましい。これにより、バックゲートとして
機能する導電体１０２を設けても、半導体１０６ｂを形成する面の平坦性が損なわれない
ため、キャリアの移動度を向上させ、トランジスタ１０のオン電流を増大させることがで
きる。
また、導電体１０２は、絶縁体１０３中に埋め込まれるように設けられているが、本実
施の形態に示す半導体装置の構成はこれに限られるものではなく、例えば、導電体１０２
を覆うように絶縁体１０３を設ける構成としてもよい。その場合、絶縁体１０３は、酸素
をブロックする機能を有することが好ましい。このような絶縁体１０３を設けることによ
り、導電体１０２の酸化を防ぐ、言い換えると絶縁体１０４から導電体１０２が酸素を引
き抜くことを防ぐことができる。これにより、絶縁体１０４から絶縁体１０６ａ、半導体
１０６ｂ及び絶縁体１０６ｃに効果的に酸素を供給することができる。
絶縁体１０４は酸素を含む絶縁体であり、過剰酸素を有することが好ましい。また、絶
縁体１０４は絶縁体１０１より酸素を透過させやすいことが好ましい。このような絶縁体
１０４を設けることにより、絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ及び絶縁
体１０６ｃに酸素を供給することができる。当該酸素により、酸化物半導体である半導体
１０６ｂの欠陥となる酸素欠損を低減することができる。これにより、半導体１０６ｂの
欠陥準位密度を低減し、半導体１０６ｂを安定な特性を有する酸化物半導体とすることが
できる。
なお、本明細書などにおいて、過剰酸素とは、例えば、化学量論的組成を超えて含まれ
る酸素をいう。または、過剰酸素とは、例えば、加熱することで当該過剰酸素が含まれる
膜又は層から放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動すること
ができる。過剰酸素の移動は、膜や層の原子間を移動する場合や、膜や層を構成する酸素
と置き換わりながら玉突き的に移動する場合などがある。
絶縁体１０４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、酸化シリコンまたは酸化窒化シリコンを有す
ることが好ましい。
過剰酸素を有する絶縁体１０４は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄ
ｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、１００℃以上７００℃以下
または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量が１．０×１０
１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下
、より好ましくは、１．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上５．０×１０１５
ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる領域を有することが好ましい。
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に
比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、およ
び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す
式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガ
スの全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する
可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７
の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在
比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準
試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、
ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値
である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細
に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として
一定量の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素
原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素
分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量に
ついても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分
子の放出量の２倍となる。
または、過剰酸素を有する絶縁体１０４は、過酸化ラジカルを含むこともある。具体的
には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上で
あることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳＲ：Ｅ
ｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の
信号を有することもある。
また、絶縁体１０４は、基板１００からの不純物の拡散を防止する機能を有してもよい
。また、絶縁体１０４は、水素トラップを有する絶縁体としてもよい。
また、上述の通り半導体１０６ｂの上面又は下面は平坦性が高いことが好ましい。この
ため、絶縁体１０４の上面にＣＭＰ法などによって平坦化処理を行って平坦性の向上を図
ってもよい。
絶縁体１１２は、トランジスタ１０のゲート絶縁膜として機能する。絶縁体１１２は、
絶縁体１０４と同様に過剰酸素を有する絶縁体としてもよい。このような絶縁体１１２を
設けることにより、絶縁体１１２から絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６
ｃに酸素を供給することができる。これにより、半導体１０６ｂの欠陥準位密度を低減し
、半導体１０６ｂを安定な特性を有する酸化物半導体とすることができる。
絶縁体１１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、
アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単
層で、または積層で用いればよい。例えば、絶縁体１１２としては、酸化アルミニウム、
酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
導電体１１４はトランジスタ１０のゲート電極として機能する。導電体１１４としては
、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロ
ム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム
、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種
以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であって
もよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを
含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体
などを用いてもよい。
導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部
は概略一致していることが好ましい。このような構造とすることにより、低抵抗領域１０
７ａ及び低抵抗領域１０７ｂと、半導体１０６ｂの導電体１１４と重なる領域（チャネル
形成領域）とが概略接する、もしくは一部が重なるため、オン電流の向上を図ることがで
きる。
絶縁体１１６は、トランジスタ１０の保護絶縁膜として機能し、且つ絶縁体１０６ａ、
半導体１０６ｂ及び絶縁体１０６ｃに元素を添加する機能を有する。上述の通り、絶縁体
１１６は、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの界面近傍に元素を添加
し、低抵抗領域１０７ａ及び低抵抗領域１０７ｂを形成する。これにより、導電体１０８
ａ又は導電体１０８ｂと絶縁体１０６ａ、半導体１０６ｂ又は絶縁体１０６ｃとの接触抵
抗を低減することが可能となるのでトランジスタ１０のオン電流を増大させることができ
る。
また、絶縁体１１６は、酸素をブロックする機能を有することが好ましい。このような
絶縁体１１８を設けることにより、絶縁体１０４から絶縁体１０６ａ、半導体１０６ｂ及
び絶縁体１０６ｃに酸素を供給する際に、当該酸素が絶縁体１０４の上方に外部放出され
てしまうことを防ぐことができる。これにより、絶縁体１０４から絶縁体１０６ａ、半導
体１０６ｂ及び絶縁体１０６ｃに効果的に酸素を供給することができる。ここで絶縁体１
１６の膜厚としては、例えば５ｎｍ以上、又は２０ｎｍ以上とすることができる。また、
絶縁体１１６は、スパッタリング法などを用いて成膜することが好ましい。
絶縁体１１６としては、例えば、ホウ素、マグネシウム、アルミニウム、シリコン、チ
タン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、
ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム
、ハフニウム、タンタルまたはタングステンなどの元素のうち一または複数を含む、酸化
物、酸化窒化物、窒化酸化物または窒化物を用いることができる。なお、本明細書中にお
いて、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化
酸化物とは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
これらの元素は、比較的酸化物を形成しやすく、当該酸化物は半導体または絶縁体とし
て機能しうるため、絶縁体１０６ａ、半導体１０６ｂまたは絶縁体１０６ｃの添加元素と
して好適である。
また、絶縁体１１６を窒化物または窒化酸化物とする場合、アルミニウム、シリコン、
チタン、ニッケル、亜鉛、ガリウム、モリブデン、インジウム、スズ、タングステンなど
は窒化物または窒化酸化物が物性または構造が安定になりやすいため好適である。
また、絶縁体１１６は、酸素とアルミニウムを含む絶縁体、例えば、酸化アルミニウム
を用いることが好ましい。酸化アルミニウムは、酸素、および水素、水分などの不純物の
両方に対して膜を透過させない遮断効果が高いので絶縁体１１６として用いるのに好適で
ある。
また、絶縁体１１６は酸素、水素、水、アルカリ金属、アルカリ土類金属、銅等をブロ
ックする効果を有することが好ましい。このような絶縁体としては、例えば、窒化物絶縁
膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、
窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸
素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜
としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム
、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等が
ある。
また、絶縁体１１６は、上述の絶縁体１０６ａまたは絶縁体１０６ｃとして用いること
ができる酸化物を用いることもできる。このような絶縁体１１６としては、Ｉｎを含む酸
化絶縁物を用いることが好ましく、例えば、Ｉｎ−Ａｌ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ
−Ｇａ−Ｚｎ酸化物を用いればよい。Ｉｎを含む酸化絶縁物はスパッタリング法で成膜す
る際に発生するパーティクル数が少ないので、絶縁体１１６として用いるのに好適である
。
絶縁体１１８は、層間絶縁膜として機能する。絶縁体１１８としては、例えば、ホウ素
、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、ア
ルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、
ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いてもよい。
導電体１０８ａ及び導電体１０８ｂは、それぞれトランジスタ１０のソース電極または
ドレイン電極のいずれかとして機能する。
導電体１０８ａ及び導電体１０８ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
また、導電体１０８ａ及び導電体１０８ｂは、絶縁体１１８に埋め込むように形成し、
絶縁体１１８上の配線と接続させる構成としてもよい。この場合、絶縁体１１８、導電体
１０８ａ及び導電体１０８ｂの上面を、ＣＭＰ法などを用いて平坦化処理し、平坦性を向
上させることが好ましい。
以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供す
ることができる。または、非導通時のリーク電流の小さいトランジスタを提供することが
できる。または、オン電流の大きいトランジスタを提供することができる。または、ノー
マリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレ
ッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の
高いトランジスタを提供することができる。
＜トランジスタの変形例１＞
以下、トランジスタ１０の変形例について図２及び図３を用いて説明する。なお、図２
及び図３は、図１（Ｂ）（Ｃ）と同様に、トランジスタのチャネル長方向の断面図とトラ
ンジスタのチャネル幅方向の断面図になる。なお、以下に示すトランジスタ１０の変形例
の各構成は互いに適宜組み合わせて用いることができる。
図２（Ａ）（Ｂ）に示すトランジスタ１２は、絶縁体１０６ａの側面端部と半導体１０
６ｂの側面端部が概略一致して形成されている点において、トランジスタ１０と異なる。
ここで、絶縁体１０６ａの膜厚が、絶縁体１０６ｃと絶縁体１１２の膜厚の和より大きい
ことが好ましい。このような構成とすることにより、半導体１０６ｂのチャネル幅方向の
側面の概略全体を、絶縁体１０６ｃと絶縁体１１２を介して、導電体１１４と対向させる
ことができる。
これにより、図２（Ｂ）に示すように、導電体１１４の電界によって、半導体１０６ｂ
を電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取
り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎ
ｅｌ）構造とよぶ。）。そのため、半導体１０６ｂの全体にチャネルが形成される場合が
ある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流す
ことができ、オン電流を高くすることができる。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体１０６ｂの側面に
もチャネルが形成される。したがって、半導体１０６ｂが厚いほどチャネル領域は大きく
なる。即ち、半導体１０６ｂが厚いほど、トランジスタのオン電流を高くすることができ
る。また、半導体１０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため
、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好
ましくは２０ｎｍ以上、さらに好ましくは３０ｎｍ以上、より好ましくは５０ｎｍ以上の
厚さの領域を有する半導体１０６ｂとすればよい。ただし、半導体装置の生産性が低下す
る場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好まし
くは１５０ｎｍ以下の厚さの領域を有する半導体１０６ｂとすればよい。なお、チャネル
形成領域が縮小していくと、半導体１０６ｂが薄いほうがトランジスタの電気特性が向上
する場合もある。よって、半導体１０６ｂの厚さが１０ｎｍ未満であってもよい。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタ
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下
、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領
域を有する。
図１（Ａ）（Ｂ）に示すトランジスタ１０では、導電体１１４のチャネル長方向の側面
端部と絶縁体１１２のチャネル長方向の側面端部は概略一致しているが、本実施の形態に
示す構成はこれに限られるものではない。例えば、図２（Ｃ）（Ｄ）に示すトランジスタ
１３のように、導電体１１４のチャネル長方向の幅が絶縁体１１２のチャネル長方向の幅
より小さい構成としてもよい。
図３（Ａ）（Ｂ）に示すトランジスタ１４は、絶縁体１０４の一部に膜厚が大きい領域
が形成されている点において、トランジスタ１０と異なる。絶縁体１０４の膜厚が大きい
領域のチャネル幅方向の側面端部は、半導体１０６ｂのチャネル幅方向の側面端部より内
側に位置することが好ましい。言い換えると、絶縁体１０４は凸部を有しており、上面か
ら見たとき当該凸部の外周は、半導体１０６ｂの外周よりも内側に位置する。また、絶縁
体１０４の膜厚が大きい領域のチャネル幅方向の側面端部は、絶縁体１０６ａの膜厚と同
程度、半導体１０６ｂのチャネル幅方向の側面端部より内側に位置することがより好まし
い。ここで、絶縁体１０４の膜厚の大きい領域と膜厚の小さい領域の膜厚の差が、絶縁体
１０６ｃと絶縁体１１２の膜厚の和より大きいことが好ましい。このような構成とするこ
とにより、半導体１０６ｂのチャネル幅方向の側面の概略全体を、絶縁体１０６ｃと絶縁
体１１２を介して、導電体１１４と対向させることができる。
このような構成とすることにより、トランジスタ１４を上記トランジスタ１２と同様に
、ｓ−ｃｈａｎｎｅｌ構造とすることができる。よって、トランジスタ１４でソース−ド
レイン間に大電流を流すことができ、オン電流を高くすることができる。
なお、図３（Ａ）に示すトランジスタ１４では、絶縁体１０４の膜厚が大きい領域は、
チャネル長方向に伸長されて設けられているが、本実施の形態に示す構成はこれに限られ
るものではない。例えば、図３（Ｃ）に示すように、絶縁体１０４の膜厚が大きい領域の
チャネル長方向の側面端部が、半導体１０６ｂのチャネル長方向の側面端部より内側に位
置する構成としてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置の作製方法について、図４及び図
５を用いて説明する。
＜トランジスタの作製方法１＞
以下において、図１に示すトランジスタ１０の作製方法について説明する。
まずは、基板１００を準備する。基板１００に用いる基板としては上述の基板を用いれ
ばよい。
次に、絶縁体１０１を成膜する。絶縁体１０１としては上述の絶縁体を用いればよい。
絶縁体１０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ
Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマ
を用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法であ
る。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）な
どは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄
積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合があ
る。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じな
いため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中
のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法
である。よって、ＡＬＤ法を用いることにより、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法と
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。またこれにより、成膜した膜にピ
ンホールなどが形成されにくくなる。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、
成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合も
ある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御する
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短く
することができる。したがって、半導体装置の生産性を高めることができる場合がある。
従来のＣＶＤ法を利用した成膜装置は、成膜の際、反応のための原料ガスの１種または
複数種がチャンバーに同時に供給される。ＡＬＤ法を利用した成膜装置は、反応のための
原料ガス（プリカーサとも呼ぶ）と反応剤として機能するガス（リアクタントとも呼ぶ）
を交互にチャンバーに導入し、これらのガスの導入を繰り返すことで成膜を行う。なお、
導入ガスの切り替えは、例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）
を切り替えて行うことができる。
例えば、以下のような手順で成膜を行う。まず、プリカーサをチャンバーに導入し、基
板表面にプリカーサを吸着させる（第１ステップ）。ここで、プリカーサが基板表面に吸
着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上
にさらにプリカーサが吸着することはない。なお、表面化学反応の自己停止機構が作用す
る基板温度の適正範囲をＡＬＤ Ｗｉｎｄｏｗとも呼ぶ。ＡＬＤ Ｗｉｎｄｏｗは、プリ
カーサの温度特性、蒸気圧、分解温度などによって決まる。次に、不活性ガス（アルゴン
、或いは窒素など）などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチ
ャンバーから排出する（第２ステップ）。また、不活性ガスを導入する代わりに真空排気
によって、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。次に、
リアクタント（例えば、酸化剤（Ｈ２Ｏ、Ｏ３など））をチャンバーに導入し、基板表面
吸着したプリカーサと反応させて、膜の構成分子を基板に吸着させたままプリカーサの一
部を除去する（第３ステップ）。次に、不活性ガスの導入または真空排気によって、余剰
なリアクタントや反応生成物などをチャンバーから排出する（第４ステップ）。
このようにして、基板表面に第１の単一層を成膜することができ、第１乃至第４ステッ
プを再び行うことで、第１の単一層の上に第２の単一層を積層することができる。第１乃
至第４ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すこ
とで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
ＡＬＤ法は、熱エネルギーを用いてプリカーサを反応させて行う成膜方法である。さら
に、上記のリアクタントの反応において、プラズマを用いてリアクタントをラジカル状態
として処理を行うＡＬＤ法をプラズマＡＬＤ法と呼ぶことがある。またこれに対して、プ
リカーサ及びリアクタントの反応を熱エネルギーで行うＡＬＤ法を熱ＡＬＤ法と呼ぶこと
がある。
ＡＬＤ法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する
面に対しても、表面被覆率が高い。
また、プラズマＡＬＤ法により成膜することで、熱ＡＬＤ法に比べてさらに低温での成
膜が可能となる。プラズマＡＬＤ法は、例えば、１００℃以下でも成膜速度を低下させず
に成膜することができる。また、プラズマＡＬＤ法では、酸化剤だけでなく、窒素ガスな
ど多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物
、金属など多くの種類の膜を成膜することができる。
また、プラズマＡＬＤ法を行う場合には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐ
ｌｅｄ Ｐｌａｓｍａ）などのように基板から離れた状態でプラズマを発生させることも
できる。このようにプラズマを発生させることにより、プラズマダメージを抑えることが
できる。
次に、絶縁体１０３を成膜する。絶縁体１０３としては上述の絶縁体を用いればよい。
絶縁体１０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
次に、絶縁体１０３上にレジストなどを形成し、絶縁体１０３に開口を形成する。なお
、単にレジストを形成するという場合、レジストの下に反射防止層を形成する場合も含ま
れる。
レジストなどは、対象物をエッチングなどによって加工した後で除去する。レジストな
どの除去には、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズ
マ処理としては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合
、０．００１重量％以上１重量％以下の濃度のフッ化水素酸または／およびオゾン水など
によって取り残したレジストなどを除去しても構わない。
次に、導電体１０２となる導電体を成膜する。導電体１０２となる導電体としては、上
述の導電体を用いることができる。導電体１０２となる導電体の成膜は、スパッタリング
法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行って、絶縁体１０３上の導電体１０２となる導電体を除去する。
その結果、絶縁体１０３に形成された開口の中のみに、導電体１０２が残存する。
次に、絶縁体１０４を成膜する（図４（Ａ）（Ｂ）参照）。絶縁体１０４としては上述
の絶縁体を用いればよい。絶縁体１０４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ
法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
また、後で形成する半導体１０６ｂの上面又は下面は平坦性が高いことが好ましい。こ
のため、絶縁体１０４の上面にＣＭＰ法などの平坦化処理を行って平坦性の向上を図って
もよい。
次に、後の工程で絶縁体１０６ａとなる絶縁体を成膜する。当該絶縁体としては上述の
絶縁体１０６ａとして用いることができる絶縁体、半導体又は導電体を用いればよい。当
該絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法な
どを用いて行うことができる。
また、絶縁体１０６ａとなる絶縁体の成膜は、スパッタリング法を用いて行うことが好
ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがより好ましい。また
、スパッタリング法を用いる際に、平行平板型のスパッタリング装置を用いてもよいし、
対向ターゲット式のスパッタリング装置を用いてもよい。後述するが、対向ターゲット式
のスパッタリング装置を用いた成膜では、被形成面へのダメージが小さくできるため、結
晶性の高い膜を得やすい。よって後述するＣＡＡＣ−ＯＳの成膜には、対向ターゲット式
のスパッタリング装置を用いることが好ましい場合がある。
平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌ
ｅｃｔｒｏｄｅ ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。また、対向ターゲット式
スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ
ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。
スパッタリング法で絶縁体１０６ａとなる絶縁体の成膜を行うことにより、成膜と同時
に絶縁体１０４の表面（絶縁体１０６ａ形成後は絶縁体１０６ａと絶縁体１０４の界面）
近傍に酸素が添加されることがある。ここで、酸素は、例えば、酸素ラジカルとして絶縁
体１０４に添加されるが、酸素が添加されるときの状態はこれに限定されない。当該酸素
は、酸素原子、又は酸素イオンなどの状態で絶縁体１０４に添加されてもよい。このよう
に酸素を絶縁体１０４に添加することにより、絶縁体１０４に過剰酸素を含ませることが
できる。
また、絶縁体１０４と絶縁体１０６ａとなる絶縁体の界面近傍の領域に混合領域が形成
されることがある。混合領域では、絶縁体１０４を構成する成分と絶縁体１０６ａとなる
絶縁体を構成する成分が含まれている。
次に、後の工程で半導体１０６ｂとなる半導体を成膜する。当該半導体としては上述の
半導体１０６ｂとして用いることができる半導体を用いればよい。当該半導体の成膜は、
スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うこと
ができる。また、ＰＥＳＰ法又はＶＤＳＰ法で成膜することもできる。なお、絶縁体１０
６ａとなる絶縁体の成膜と、半導体１０６ｂとなる半導体の成膜と、を大気に暴露するこ
となく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
また、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセ
ノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を
５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好
ましくは１５体積％以下とすればよい。
また、スパッタリング法を用いて成膜する場合、基板温度を高くしても構わない。基板
温度を高くすることで、基板上面におけるスパッタ粒子のマイグレーションを助長させる
ことができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することが
できる。なお、基板の温度は、例えば、１００℃以上４５０℃以下、好ましくは１５０℃
以上４００℃以下、さらに好ましくは１７０℃以上３５０℃以下とすればよい。
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、後の工程で形成する絶
縁体１０６ａおよび半導体１０６ｂの水素濃度を低減させることができる場合がある。ま
た、後の工程で形成する絶縁体１０６ａおよび半導体１０６ｂの酸素欠損を低減させるこ
とができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以
上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は
、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上
含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガ
ス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、
１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、後
の工程で形成する絶縁体１０６ａおよび半導体１０６ｂの結晶性を高めることや、水素や
水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるＲＴＡ装置
を用いることもできる。
当該加熱処理により、絶縁体１０４から絶縁体１０６ａとなる絶縁体、及び半導体１０
６ｂとなる半導体に酸素を供給することができる。絶縁体１０４に対して加熱処理を行う
ことにより、極めて容易に酸素を絶縁体１０６ａとなる絶縁体、及び半導体１０６ｂとな
る半導体に供給することができる。
ここで、絶縁体１０１は、酸素をブロックするバリア膜として機能する。絶縁体１０１
が絶縁体１０４の下に設けられていることにより、絶縁体１０４中に拡散した酸素が絶縁
体１０４より下層に拡散することを防ぐことができる。
このように絶縁体１０６ａとなる絶縁体、及び半導体１０６ｂとなる半導体に酸素を供
給し、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的
に高純度真性な酸化物半導体とすることができる。
また、高密度プラズマ処理などを行ってもよい。高密度プラズマは、マイクロ波を用い
て生成すればよい。高密度プラズマ処理では、例えば、酸素、亜酸化窒素などの酸化性ガ
スを用いればよい。または、酸化性ガスと、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、の
混合ガスを用いてもよい。高密度プラズマ処理において、基板にバイアスを印加してもよ
い。これにより、プラズマ中の酸素イオンなどを基板側に引き込むことができる。高密度
プラズマ処理は基板を加熱しながら行ってもよい。例えば、上記加熱処理の代わりに高密
度プラズマ処理を行う場合、上記加熱処理の温度より低温で同様の効果を得ることができ
る。高密度プラズマ処理は、絶縁体１０６ａとなる絶縁体の成膜前に行ってもよいし、絶
縁体１１２の成膜後に行ってもよいし、絶縁体１１６の成膜後などに行ってもよい。
次に、半導体１０６ｂとなる半導体上にレジストなどを形成し、該レジストなどを用い
て加工し、半導体１０６ｂを形成する。なお、図４（Ｃ）（Ｄ）に示すように、半導体１
０６ｂの形成時に、絶縁体１０６ａの露出した表面が除去される場合がある。
次に、後の工程で絶縁体１０６ｃとなる絶縁体を成膜する。当該絶縁体としては上述の
絶縁体、半導体又は導電体を用いればよい。当該絶縁体の成膜は、スパッタリング法、Ｃ
ＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、ＰＥ
ＳＰ法又はＶＤＳＰ法で成膜することもできる。
次に、絶縁体１０６ｃとなる絶縁体上にレジストなどを形成し、該レジストなどを用い
て加工し、絶縁体１０６ａ及び絶縁体１０６ｃを形成する（図４（Ｃ）（Ｄ）参照）。な
お、図４（Ｃ）（Ｄ）に示すように、絶縁体１０６ａ及び絶縁体１０６ｃの形成時に、絶
縁体１０４の露出した表面が除去される場合がある。
ここで、絶縁体１０６ａ及び絶縁体１０６ｃについて、側面端部が半導体１０６ｂの側
面端部の外側に位置するようにパターン形成を行う。特に、図４（Ｄ）に示すように、絶
縁体１０６ａ及び絶縁体１０６ｃのチャネル幅方向の側面端部が、半導体１０６ｂのチャ
ネル幅方向の側面端部の外側に位置するようにパターン形成を行うことが好ましい。この
ように絶縁体１０６ａ及び絶縁体１０６ｃを形成することにより、半導体１０６ｂが絶縁
体１０６ａ及び絶縁体１０６ｃに包み込まれる構造となる。
このような構造とすることにより、半導体１０６ｂの側面端部、特にチャネル幅方向の
側面端部近傍が、絶縁体１０６ａ及び絶縁体１０６ｃと接して設けられている。これによ
り、半導体１０６ｂの側面端部近傍において、絶縁体１０６ａ又は絶縁体１０６ｃとの間
に連続接合が形成され、欠陥準位密度が低減される。よって、低抵抗領域１０７ａ及び低
抵抗領域１０７ｂを設けることによりオン電流が流れやすくなっても、半導体１０６ｂの
チャネル幅方向の側面端部が寄生チャネルとならず、安定した電気特性を得ることができ
る。
次に、後の工程で絶縁体１１２となる絶縁体を成膜する。当該絶縁体としては上述の絶
縁体１１２として用いることができる絶縁体を用いればよい。当該絶縁体の成膜は、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことがで
きる。
次に、後の工程で導電体１１４となる導電体を成膜する。当該導電体としては、上述の
導電体１１４に用いることができる導電体を用いればよい。当該導電体の成膜は、スパッ
タリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができ
る。
次に、導電体１１４となる導電体上にレジストなどを形成し、該レジストなどを用いて
加工し、絶縁体１１２及び導電体１１４を形成する（図４（Ｅ）（Ｆ）参照。）。ここで
、導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部
は概略一致するように形成した後で、同じマスクを用いてウェットエッチングなどによっ
て、導電体１１４のみを選択的にエッチングしてもよい。このようにエッチングすること
で、図２（Ｃ）（Ｄ）に示すトランジスタ１３のように、導電体１１４のチャネル長方向
の幅が絶縁体１１２のチャネル長方向の幅より小さい構成とすることができる。
次に、絶縁体１１６を成膜する（図５（Ａ）（Ｂ）参照。）。絶縁体１１６としては上
述の絶縁体を用いればよい。絶縁体１１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢ
Ｅ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体１１６を成膜する
ことにより、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１６との界
面近傍に低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成される。
スパッタリング法を用いて成膜する場合、金属ターゲットを用いてもよいし、酸化物タ
ーゲットを用いてもよい。金属ターゲットを用いて成膜する場合、酸素の流量を、金属タ
ーゲットに含まれる元素からなる膜が成膜される酸素流量と、金属ターゲットに含まれる
元素を含む化学量論的組成を満たした酸化膜が成膜される酸素流量と、の間の酸素流量に
なるようにすることが好ましい。このような酸素流量で成膜することにより、絶縁体１１
６を、亜酸化物からなる酸化膜とすることができるので、絶縁体１０６ａ、半導体１０６
ｂ及び絶縁体１０６ｃ中の酸素を引き抜き、容易に低抵抗領域１０７ａ及び低抵抗領域１
０７ｂを形成することができる。ここで、亜酸化物は、酸化物ができる反応過程の中間体
である。よって、亜酸化物は、酸化物より酸素が欠乏している。具体的には、酸化物と比
較して、酸素濃度が、１原子％以上、２原子％以上、５原子％以上または１０原子％以上
低くなるものを亜酸化物とする。
また、酸化物ターゲットを用いてスパッタリング法で成膜する場合、成膜雰囲気に含ま
れる酸素濃度が低いことが好ましい。成膜雰囲気中の酸素濃度を低くすることにより、絶
縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに酸素欠損が形成されやすくなり、容
易に低抵抗領域１０７ａ及び低抵抗領域１０７ｂを形成することができる。例えば、半導
体１０６ｂの成膜雰囲気の酸素濃度より低くすればよく、全体に占める酸素の割合を、５
体積％未満、好ましくは２体積％未満、さらに好ましくは１体積％未満、より好ましくは
０．５体積％未満とすればよい。また、酸化物ターゲットを用いて成膜する場合、酸素を
用いない雰囲気で絶縁体１１６を成膜してもよい。この場合、例えば、希ガス（アルゴン
、クリプトン、キセノンなど）を成膜ガスとして用いて成膜すればよい。
また、スパッタリング法を用いて成膜する場合、基板温度を高くしても構わない。基板
温度を高くすることで、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに対する、
絶縁体１１６に含まれる元素の添加を助長させることができる。なお、基板の温度は、例
えば、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好まし
くは１７０℃以上３５０℃以下とすればよい。
また、スパッタリング法などを用いて成膜する場合、窒素を含む雰囲気で成膜すること
により、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに窒素が添加され、ｎ型化
させることができるため好適である。
また、絶縁体１１６として、上述の、ホウ素、マグネシウム、アルミニウム、シリコン
、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウ
ム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオ
ジム、ハフニウム、タンタルまたはタングステンなどを含む酸化物、酸化窒化物、窒化酸
化物または窒化物を、反応性スパッタリング法などを用いて直接成膜してもよいし、上述
の元素を含む膜を成膜した後で熱処理を行って、上述の元素を含む酸化物または酸化窒化
物としてもよい。熱処理温度は、例えば、２５０℃以上６５０℃以下、好ましくは３５０
℃以上４５０℃以下で行えばよい。
絶縁体１１６としては、酸素とアルミニウムを含む絶縁体、例えば、酸化アルミニウム
（ＡｌＯｘ）を用いることが好ましい。酸化アルミニウムは、酸素、水素、水等に対して
ブロッキング効果を有する。
また、絶縁体１１６は、上述の絶縁体１０６ａまたは絶縁体１０６ｃとして用いること
ができる酸化物を用いることもできる。このような絶縁体１１６としては、Ｉｎを含む酸
化絶縁物を用いることが好ましく、例えば、Ｉｎ−Ａｌ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ
−Ｇａ−Ｚｎ酸化物を用いればよい。Ｉｎを含む酸化絶縁物はスパッタリング法で成膜す
る際に発生するパーティクル数が少ないので、絶縁体１１６として用いるのに好適である
。
また、絶縁体１１６を成膜した後で、上述の元素、または希ガス（ヘリウム、ネオン、
アルゴン、クリプトンまたはキセノン）を添加して、低抵抗領域１０７ａ及び低抵抗領域
１０７ｂをさらに低抵抗化してもよい。さらに、このように添加することにより、絶縁体
１１６に含まれる元素を絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに押し込む
（ノックオンする）ことができる。添加方法としては、例えば、イオン注入法、イオンド
ーピング法、プラズマイマージョンイオンインプランテーション法などを用いることがで
きる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体１０４など
から、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに酸素を供給することができ
る。加熱処理は、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下で行
えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以
上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。加熱処理
は、ランプ加熱によるＲＴＡ装置を用いることもできる。
また、当該加熱処理は、半導体１０６ｂとなる半導体の成膜後の加熱処理よりも低い温
度が好ましい。半導体１０６ｂとなる半導体の成膜後の加熱処理との温度差は、２０℃以
上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体１０４
などから余分に過剰酸素（酸素）が放出することを抑えることができる。なお、絶縁体１
１６成膜後の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることがで
きる場合（例えば絶縁体１１６の成膜で同等の加熱が行われる場合）、行わなくてもよい
場合がある。
このとき、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃは、酸素をブロックす
る機能を有する絶縁体１０１及び絶縁体１１６に包まれているので、酸素が外方拡散する
ことを防ぐことができる。これにより、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０
６ｃ、特に半導体１０６ｂでチャネルが形成される領域に酸素を効果的に供給することが
できる。このように絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに酸素を供給し
、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的に高
純度真性な酸化物半導体とすることができる。
次に、絶縁体１１８を成膜する。絶縁体１１８としては上述の絶縁体を用いればよい。
絶縁体１１８の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。
次に、絶縁体１１８上にレジストなどを形成し、絶縁体１１８、絶縁体１１６、絶縁体
１０６ｃに開口を形成する。それから、導電体１０８ａ及び導電体１０８ｂとなる導電体
を成膜する。導電体１０８ａ及び導電体１０８ｂとなる導電体としては、上述の導電体を
用いることができる。当該導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法また
はＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、導電体１０８ａ及び導電体１０８ｂとなる導電体上にレジストなどを形成し、該
レジストなどを用いて加工し、導電体１０８ａ及び導電体１０８ｂを形成する（図５（Ｃ
）（Ｄ）参照）。
以上の工程により、本発明の一態様に係るトランジスタ１０を作製することができる。
以上に示す作製方法を用いることにより、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ
Ｐｏｌｙ Ｓｉｌｉｃｏｎ）を用いてｇａｔｅ ｆｉｒｓｔ方式で作製されるトップゲ
ート構造のトランジスタのラインにおいて、ＬＴＰＳを酸化物半導体で容易に置き換える
ことが可能となる。ここで、ｇａｔｅ ｆｉｒｓｔ方式とは、トランジスタ製造工程にお
いてソース領域、ドレイン領域の形成前にゲートを作製する方式のことを指す。
以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供す
ることができる。または、非導通時のリーク電流の小さいトランジスタを提供することが
できる。または、オン電流の大きいトランジスタを提供することができる。または、ノー
マリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレ
ッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の
高いトランジスタを提供することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の構成について、図６乃至図８を
用いて説明する。
＜トランジスタの構成２＞
以下では、本発明の一態様に係る半導体装置の一例としてトランジスタの構成について
説明する。
図６（Ａ）乃至（Ｃ）を用いてトランジスタ２０の構成について説明する。図６（Ａ）
はトランジスタ２０の上面図である。図６（Ｂ）は図６（Ａ）の一点鎖線Ａ１−Ａ２に対
応する断面図である。図６（Ｃ）は図６（Ａ）の一点鎖線Ａ３−Ａ４に対応する断面図で
ある。なお、一点鎖線Ａ１−Ａ２で示す領域では、トランジスタ２０のチャネル長方向に
おける構造を示しており、一点鎖線Ａ３−Ａ４で示す領域では、トランジスタ２０のチャ
ネル幅方向における構造を示している。
トランジスタ２０は、半導体１０６ｂと、導電体１１４と、絶縁体１０６ａと、絶縁体
１０６ｃと、絶縁体１１２と、絶縁体１１５と、絶縁体１１６と、を有する。半導体１０
６ｂは、絶縁体１０６ａ上に配置され、絶縁体１０６ｃは、半導体１０６ｂ上に配置され
、絶縁体１１２は、絶縁体１０６ｃ上に配置され、導電体１１４は、絶縁体１１２上に配
置され、絶縁体１１５は、導電体１１４の側面と接して配置される。絶縁体１１６は、導
電体１１４上及び絶縁体１１５上に配置され、絶縁体１１５及び絶縁体１１６は、絶縁体
１０６ｃの上面と接する領域を有し、半導体１０６ｂは、絶縁体１０６ｃおよび絶縁体１
１２を介して導電体１１４と重なる領域を有する。図６（Ａ）に示すように上面から見た
とき、絶縁体１０６ａの外周および絶縁体１０６ｃの外周が、半導体１０６ｂの外周より
も外側にある。ここで、トランジスタ２０は、絶縁体１１５が設けられている点において
、先の実施の形態に示すトランジスタ１０と異なる。
例えば、図６（Ａ）乃至（Ｃ）に示すように、トランジスタ２０は、基板１００の上に
形成された絶縁体１０１、導電体１０２、絶縁体１０３及び絶縁体１０４と、絶縁体１０
４の上に形成された絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃと、絶縁体１０
６ｃの上に形成された絶縁体１１２、絶縁体１１５及び導電体１１４と、導電体１１４及
び絶縁体１１５の上に形成された絶縁体１１６、絶縁体１１８、導電体１０８ａ及び導電
体１０８ｂと、を有する。
ここで、基板１００、絶縁体１０１、絶縁体１０３、絶縁体１０４、絶縁体１０６ａ、
絶縁体１０６ｃ、絶縁体１１２、絶縁体１１６、絶縁体１１８、導電体１０２、導電体１
０８ａ、導電体１０８ｂ、導電体１１４及び半導体１０６ｂは、先の実施の形態に示すも
のと同様のものを用いることができる。よって、詳細については先の実施の形態の記載を
参酌することができる。
また、絶縁体１１５としては、絶縁体１１２と同様の絶縁体を用いることができる。
基板１００上に形成された絶縁体１０１の上に絶縁体１０３が形成され、絶縁体１０３
に埋め込まれるように導電体１０２が形成されている。絶縁体１０３及び導電体１０２上
に絶縁体１０４が形成されている。ここで、絶縁体１０１は酸素、水素、水等に対してブ
ロッキング効果を有する絶縁体を用いることが好ましい。また、絶縁体１０４は酸素を含
む絶縁体を用いることが好ましい。
なお、トランジスタ２０において導電体１０２及び絶縁体１０３が形成されているが、
本実施の形態に示す半導体装置の構成はこれに限られるものではなく、例えば、図６（Ｄ
）（Ｅ）に示すように、導電体１０２及び絶縁体１０３を設けない構成としてもよい。
絶縁体１０４の上に絶縁体１０６ａが形成され、絶縁体１０６ａの上面に接して半導体
１０６ｂが形成され、絶縁体１０６ａの上面と半導体１０６ｂの上面に接して絶縁体１０
６ｃが形成される。ここで、半導体１０６ｂは少なくとも一部が、導電体１０２と重なる
ように形成されることが好ましい。半導体１０６ｂの側面端部、特にチャネル幅方向の側
面端部が、絶縁体１０６ａ及び絶縁体１０６ｃと接して設けられている。さらに、絶縁体
１０６ａの側面端部、特にチャネル幅方向の側面端部と、絶縁体１０６ｃの側面端部、特
にチャネル幅方向の側面端部と、が概略一致する形状となっている。このようにトランジ
スタ２０は、半導体１０６ｂが絶縁体１０６ａ及び絶縁体１０６ｃに包み込まれるように
設けられている。
また、図６（Ｂ）（Ｃ）に示すように、半導体１０６ｂの側面端部が絶縁体１０６ａの
側面端部より内側に位置するようにパターン形成することにより、絶縁体１０４が絶縁体
１０６ａまたは半導体１０６ｂのエッチングとともにエッチングされる回数を削減するこ
とができる。また、絶縁体１０４表面のエッチング箇所を導電体１０２から遠くにするこ
とができるので、トランジスタ２０の耐圧性の向上にもつながる。
なお、図６（Ｂ）（Ｃ）では、絶縁体１０６ａの側面端部と、絶縁体１０６ｃの側面端
部とが概略一致する形状となっているが、本実施の形態に示すトランジスタはこれに限ら
れるものではない。例えば、絶縁体１０６ａの外周が絶縁体１０６ｃの外周より外側に位
置してもよいし、絶縁体１０６ｃの外周が絶縁体１０６ａの外周より外側に位置してもよ
い。
本実施の形態に示すトランジスタ２０の、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体
１０６ｃは、領域１２６ａ、領域１２６ｂ及び領域１２６ｃが形成されており、領域１２
６ｂ及び領域１２６ｃは領域１２６ａと比較してドーパントの濃度が高く、低抵抗化され
ている。ここで、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃにおいて、領域１
２６ａは導電体１１４と概略重なる領域であり、領域１２６ｂ及び領域１２６ｃは、領域
１２６ａを除いた領域である。ただし、領域１２６ａと領域１２６ｂの境界および領域１
２６ａと領域１２６ｃの境界は、領域１２６ａ乃至領域１２６ｃを形成する際のドーパン
トの添加状態などによって変化しうる。また、領域１２６ｂ及び領域１２６ｃの一部が、
半導体１０６ｂの導電体１１４と重なる領域（チャネル形成領域）と概略接するか、当該
領域の一部と重なることが好ましい。
また、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１６との界面近
傍（図６（Ｂ）では点線で表示）に低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成さ
れる。低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、絶縁体１１６に含まれる元素の少
なくとも一が含まれる。
また、絶縁体１０６ｃは絶縁体１１６と接する領域が大きいため、低抵抗領域１０７ａ
及び低抵抗領域１０７ｂは絶縁体１０６ｃに形成されやすい。絶縁体１０６ｃにおける低
抵抗領域１０７ａと低抵抗領域１０７ｂは、絶縁体１０６ｃの低抵抗領域１０７ａ及び低
抵抗領域１０７ｂではない領域（例えば、絶縁体１０６ｃの導電体１１４と重なる領域）
より、絶縁体１１６に含まれる元素の濃度が高い。低抵抗領域１０７ａ及び低抵抗領域１
０７ｂの一部が、絶縁体１０６ｃの絶縁体１１５と重なる領域と概略接するか、当該領域
の一部と重なることが好ましい。
領域１２６ｂ中に低抵抗領域１０７ａが形成され、領域１２６ｃ中に低抵抗領域１０７
ｂが形成される。ここで、理想的には、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは添
加元素濃度が最も高くなる。領域１２６ｂ及び領域１２６ｃの低抵抗領域１０７ａ及び低
抵抗領域１０７ｂを除く領域は添加元素濃度が次に高くなる。領域１２６ａは添加元素濃
度が最も低くなる。ここで、添加元素とは、領域１２６ｂ及び領域１２６ｃを形成するド
ーパントと、低抵抗領域１０７ａ及び低抵抗領域１０７ｂに絶縁体１１６から添加される
元素を合わせたものである。
絶縁体１０６ｃの上に絶縁体１１２が形成され、絶縁体１１２の上に導電体１１４が形
成される。導電体１１４の側面に接して絶縁体１１５が形成される。絶縁体１１２及び導
電体１１４は、少なくとも一部が導電体１０２及び半導体１０６ｂと重なる。導電体１１
４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部は概略一致し
ていることが好ましい。ここで、絶縁体１１２はトランジスタ２０のゲート絶縁膜として
機能し、導電体１１４はトランジスタ２０のゲート電極として機能し、絶縁体１１５はト
ランジスタ２０のサイドウォール絶縁膜として機能する。
また、導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側
面端部は概略一致していることが好ましい。このような構造とすることにより、領域１２
６ｂ及び領域１２６ｃと、半導体１０６ｂの導電体１１４と重なる領域（チャネル形成領
域）とが概略接する、もしくは一部が重なるため、オン電流の向上を図ることができる。
導電体１１４、絶縁体１１５、絶縁体１０６ｃ及び絶縁体１０４の上に絶縁体１１６が
形成される。絶縁体１１６は、絶縁体１０６ｃの絶縁体１１２及び絶縁体１１５と重なっ
ていない領域と接していることが好ましい。また、絶縁体１１６は、絶縁体１０４の少な
くとも一部と接していてもよい。絶縁体１１６の上に絶縁体１１８が形成される。ここで
、絶縁体１１６はトランジスタ２０の保護絶縁膜として機能し、絶縁体１１８は、トラン
ジスタ２０の層間絶縁膜として機能する。絶縁体１１６は、酸素に対してブロッキング効
果を有する絶縁体を用いることが好ましい。
絶縁体１１８の上に導電体１０８ａ及び導電体１０８ｂが形成されている。導電体１０
８ａまたは導電体１０８ｂは、絶縁体１１８、絶縁体１１６及び絶縁体１０６ｃに設けら
れた開口を介して低抵抗領域１０７ａまたは低抵抗領域１０７ｂに接している。導電体１
０８ａと導電体１０８ｂは離間して形成されており、図６（Ｂ）に示すように導電体１１
４を挟んで対向して形成されていることが好ましい。ここで、導電体１０８ａは、トラン
ジスタ２０のソース電極またはドレイン電極の一方として機能し、導電体１０８ｂは、ト
ランジスタ２０のソース電極またはドレイン電極の他方として機能する。なお、図６（Ｂ
）では、導電体１０８ａ及び導電体１０８ｂは半導体１０６ｂに接して設けられているが
、本実施の形態はこれに限られるものではない。低抵抗領域１０７ａ及び低抵抗領域１０
７ｂとの接触抵抗が十分低いなら、導電体１０８ａ及び導電体１０８ｂと絶縁体１０６ｃ
が接する構成としてもよい。
また、半導体１０６ｂ、絶縁体１０６ａおよび絶縁体１０６ｃは、不純物濃度が低く、
欠陥準位密度の低い（酸素欠損の少ない）酸化物であり、キャリア密度が低い。このため
、ソース電極またはドレイン電極として機能する導電体１０８ａ及び導電体１０８ｂとの
間で接触抵抗が大きくなりやすい。そこで、本実施の形態に示すトランジスタ２０では、
導電体１０８ａまたは導電体１０８ｂと、絶縁体１０６ａ、半導体１０６ｂまたは絶縁体
１０６ｃと、が領域１２６ｂ中の低抵抗領域１０７ａまたは領域１２６ｃ中の低抵抗領域
１０７ｂを介して接続されることにより、接触抵抗の抑制を図っている。
上述の通り、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃには、領域１２６ａ
、領域１２６ｂ及び領域１２６ｃが形成されており、領域１２６ｂ及び領域１２６ｃは領
域１２６ａと比較してドーパントの濃度が高く、低抵抗化されている。ここで、絶縁体１
０６ａ、半導体１０６ｂ及び絶縁体１０６ｃにおいて、領域１２６ａは導電体１１４と概
略重なる領域であり、領域１２６ｂ及び領域１２６ｃは、領域１２６ａを除いた領域であ
る。さらに、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１６との界
面近傍には、低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成される。領域１２６ｂ、
領域１２６ｃ、低抵抗領域１０７ａ及び低抵抗領域１０７ｂでは、ドーパントや絶縁体１
１６に含まれる元素が添加され、当該元素によって欠陥が形成される。このような欠陥は
、例えば、添加されたドーパントや絶縁体１１６から添加された元素によって、酸素が引
き抜かれて酸素欠損が形成される、またはドーパントや絶縁体１１６から添加された元素
自体がキャリア発生源となることによって形成される。このような欠陥によってドナー準
位が形成され、キャリア密度が増加するため、ドーパントや絶縁体１１６に含まれる元素
が添加された領域が、領域１２６ｂ、領域１２６ｃ、低抵抗領域１０７ａ及び低抵抗領域
１０７ｂとして機能することになる。
領域１２６ｂ、領域１２６ｃ、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、酸素欠
損が多く形成されているため、領域１２６ａ（例えば、半導体１０６ｂの導電体１１４と
重なる領域）よりも、ＳＩＭＳ分析により得られる酸素濃度が低くなる。
また、詳細は後述するが、領域１２６ｂ及び領域１２６ｃはドーパントを添加して形成
される。このため、領域１２６ｂ及び領域１２６ｃは領域１２６ａより、ＳＩＭＳ分析に
より得られる当該ドーパントの濃度が高くなる。これは、領域１２６ｂ及び領域１２６ｃ
の低抵抗領域１０７ａ及び低抵抗領域１０７ｂ以外の領域も同様なので、絶縁体１０６ａ
、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１５と重なる領域は、導電体１１４と重
なる領域より、ＳＩＭＳ分析により得られる当該ドーパントの濃度が高くなる。
領域１２６ｂ及び領域１２６ｃに添加されるドーパントとしては、例えば、ヘリウム、
ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、
マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、亜鉛
、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、インジ
ウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングステン
などが挙げられる。これらの元素の中でも、ヘリウム、ネオン、アルゴン、クリプトン、
キセノン、窒素、フッ素、リン、塩素、ヒ素またはホウ素は、イオン注入法、イオンドー
ピング法、プラズマイマージョンイオンインプランテーション法などを用いて比較的容易
に添加することができるため、好適である。
また、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、絶縁体１１６に含まれる元素が
添加されているため、半導体１０６ｂの低抵抗領域１０７ａ及び低抵抗領域１０７ｂを除
く領域（例えば、半導体１０６ｂの導電体１１４及び絶縁体１１５と重なる領域）よりも
、ＳＩＭＳ分析により得られる当該元素の濃度が高くなる。
低抵抗領域１０７ａ及び低抵抗領域１０７ｂに添加される元素としては、例えば、ホウ
素、マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、
亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、イ
ンジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングス
テンなどが好ましい。これらの元素は、比較的酸化物を形成しやすく、当該酸化物は半導
体または絶縁体として機能しうるため、絶縁体１０６ａ、半導体１０６ｂまたは絶縁体１
０６ｃの添加元素として好適である。例えば、低抵抗領域１０７ａ及び低抵抗領域１０７
ｂに上記の元素が１×１０１４／ｃｍ２以上２×１０１６／ｃｍ２以下含まれることが好
ましい。また、絶縁体１０６ｃにおける低抵抗領域１０７ａと低抵抗領域１０７ｂは、絶
縁体１０６ｃの低抵抗領域１０７ａ及び低抵抗領域１０７ｂではない領域（例えば、絶縁
体１０６ｃの導電体１１４及び絶縁体１１５と重なる領域）より、上述の元素の濃度が高
い。
また、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、窒素を含ませることによりｎ型
化させることができるので、半導体１０６ｂの低抵抗領域１０７ａ及び低抵抗領域１０７
ｂを除く領域（例えば、半導体１０６ｂの導電体１１４と重なる領域）よりも、ＳＩＭＳ
分析により得られる窒素濃度が高くなる。
このような領域１２６ｂ、領域１２６ｃ、低抵抗領域１０７ａ及び低抵抗領域１０７ｂ
が形成されることにより、導電体１０８ａ又は導電体１０８ｂと絶縁体１０６ａ、半導体
１０６ｂ又は絶縁体１０６ｃとの接触抵抗を低減することが可能となるのでトランジスタ
２０のオン電流を増大させることができる。
また、図６（Ｂ）に示すように、導電体１１４のチャネル長方向の側面端部と絶縁体１
１２のチャネル長方向の側面端部は概略一致していることが好ましい。このような構成と
することにより、領域１２６ｂ及び領域１２６ｃと、半導体１０６ｂの導電体１１４と重
なる領域（チャネル形成領域）とが概略接するため、オン電流の向上を図ることができる
。
また、トランジスタ２０では、半導体１０６ｂが絶縁体１０６ａ及び絶縁体１０６ｃに
よって包み込まれるように設けられている。よって、半導体１０６ｂの側面端部、特にチ
ャネル幅方向の側面端部近傍が、絶縁体１０６ａ及び絶縁体１０６ｃと接して設けられて
いる。これにより、半導体１０６ｂの側面端部近傍において、絶縁体１０６ａ又は絶縁体
１０６ｃとの間に連続接合が形成され、欠陥準位密度が低減される。よって、低抵抗領域
１０７ａ及び低抵抗領域１０７ｂを設けることによりオン電流が流れやすくなっても、半
導体１０６ｂのチャネル幅方向の側面端部が寄生チャネルとならず、安定した電気特性を
得ることができる。
また、導電体１０８ａ（導電体１０８ｂ）と、チャネル形成領域として機能する半導体
１０６ｂの領域１２６ａとの間に、ソース領域又はドレイン領域として機能する低抵抗領
域１０７ａ（低抵抗領域１０７ｂ）と、それより抵抗が高くＬＤＤ（Ｌｉｇｈｔｌｙ Ｄ
ｏｐｅｄ Ｄｒａｉｎ）領域のように機能する領域１２６ｂ（領域１２６ｃ）が設けられ
ている。これにより、トランジスタ２０のドレイン近傍の電界集中を緩和することができ
、当該電界集中によりドレイン近傍が損傷することを防ぐことができる。また、トランジ
スタ２０をより短チャネル効果に対して強くすることができる。さらに非導通時のリーク
電流の低減を図ることができる。
以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供す
ることができる。または、非導通時のリーク電流の小さいトランジスタを提供することが
できる。または、オン電流の大きいトランジスタを提供することができる。または、ノー
マリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレ
ッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の
高いトランジスタを提供することができる。
＜トランジスタの変形例２＞
以下、トランジスタ２０の変形例について図７及び図８を用いて説明する。なお、図７
及び図８は、図６（Ｂ）（Ｃ）と同様に、トランジスタのチャネル長方向の断面図とトラ
ンジスタのチャネル幅方向の断面図になる。なお、以下に示すトランジスタ２０の変形例
の各構成は互いに適宜組み合わせて用いることができる。
図７（Ａ）（Ｂ）に示すトランジスタ２２は、絶縁体１０６ａの側面端部と半導体１０
６ｂの側面端部が概略一致して形成されている点において、トランジスタ２０と異なる。
ここで、絶縁体１０６ａの膜厚が、絶縁体１０６ｃと絶縁体１１２の膜厚の和より大きい
ことが好ましい。このような構成とすることにより、半導体１０６ｂのチャネル幅方向の
側面の概略全体を、絶縁体１０６ｃと絶縁体１１２を介して、導電体１１４と対向させる
ことができる。
これにより、図７（Ｂ）に示すように、導電体１１４の電界によって、半導体１０６ｂ
を電気的に取り囲むことができる。そのため、半導体１０６ｂの全体にチャネルが形成さ
れる場合がある。このようなｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレ
イン間に大電流を流すことができ、オン電流を高くすることができる。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体１０６ｂの側面に
もチャネルが形成される。したがって、半導体１０６ｂが厚いほどチャネル領域は大きく
なる。即ち、半導体１０６ｂが厚いほど、トランジスタのオン電流を高くすることができ
る。また、半導体１０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため
、サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好
ましくは２０ｎｍ以上、さらに好ましくは３０ｎｍ以上、より好ましくは５０ｎｍ以上の
厚さの領域を有する半導体１０６ｂとすればよい。ただし、半導体装置の生産性が低下す
る場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好まし
くは１５０ｎｍ以下の厚さの領域を有する半導体１０６ｂとすればよい。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタ
に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導
体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、
トランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下
、より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ま
しくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領
域を有する。
図６（Ａ）（Ｂ）に示すトランジスタ２０では、導電体１１４のチャネル長方向の側面
端部と絶縁体１１２のチャネル長方向の側面端部は概略一致しているが、本実施の形態に
示す構成はこれに限られるものではない。例えば、図７（Ｃ）（Ｄ）に示すトランジスタ
２３のように、導電体１１４のチャネル長方向の幅が絶縁体１１２のチャネル長方向の幅
より小さい構成としてもよい。
図８（Ａ）（Ｂ）に示すトランジスタ２４は、絶縁体１０４の一部に膜厚が大きい領域
が形成されている点において、トランジスタ２０と異なる。絶縁体１０４の膜厚が大きい
領域のチャネル幅方向の側面端部は、半導体１０６ｂのチャネル幅方向の側面端部より内
側に位置することが好ましい。言い換えると、絶縁体１０４は凸部を有しており、上面か
ら見たとき当該凸部の外周は、半導体１０６ｂの外周よりも内側に位置する。また、絶縁
体１０４の膜厚が大きい領域のチャネル幅方向の側面端部は、絶縁体１０６ａの膜厚と同
程度、半導体１０６ｂのチャネル幅方向の側面端部より内側に位置することがより好まし
い。ここで、絶縁体１０４の膜厚の大きい領域と膜厚の小さい領域の膜厚の差が、絶縁体
１０６ｃと絶縁体１１２の膜厚の和より大きいことが好ましい。このような構成とするこ
とにより、半導体１０６ｂのチャネル幅方向の側面の概略全体を、絶縁体１０６ｃと絶縁
体１１２を介して、導電体１１４と対向させることができる。
このような構成とすることにより、トランジスタ２４を上記トランジスタ２２と同様に
、ｓ−ｃｈａｎｎｅｌ構造とすることができる。よって、トランジスタ２４でソース−ド
レイン間に大電流を流すことができ、オン電流を高くすることができる。
なお、図８（Ａ）に示すトランジスタ２４では、絶縁体１０４の膜厚が大きい領域は、
チャネル長方向に伸長されて設けられているが、本実施の形態に示す構成はこれに限られ
るものではない。例えば、図８（Ｃ）に示すように、絶縁体１０４の膜厚が大きい領域の
チャネル長方向の側面端部が、半導体１０６ｂのチャネル長方向の側面端部より内側に位
置する構成としてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る半導体装置の作製方法について、図９及び図
１０を用いて説明する。
＜トランジスタの作製方法２＞
以下において、図６に示すトランジスタ２０の作製方法について説明する。
まずは、基板１００を準備する。基板１００に用いる基板としては上述の基板を用いれ
ばよい。
次に、絶縁体１０１を成膜する。絶縁体１０１の成膜は、先の実施の形態の記載を参酌
することができる。
次に、絶縁体１０３を成膜する。絶縁体１０３の成膜は、先の実施の形態の記載を参酌
することができる。
次に、絶縁体１０３上にレジストなどを形成し、絶縁体１０３に開口を形成する。レジ
ストなどの形成は、先の実施の形態の記載を参酌することができる。
次に、導電体１０２となる導電体を成膜する。導電体１０２となる導電体の成膜は、先
の実施の形態の記載を参酌することができる。
次に、ＣＭＰ処理を行って、絶縁体１０３上の導電体１０２となる導電体を除去する。
その結果、絶縁体１０３に形成された開口の中のみに、導電体１０２が残存する。
次に、絶縁体１０４を成膜する（図９（Ａ）（Ｂ）参照）。絶縁体１０４の成膜は、先
の実施の形態の記載を参酌することができる。
次に、後の工程で絶縁体１０６ａとなる絶縁体を成膜する。当該絶縁体の成膜は、先の
実施の形態の記載を参酌することができる。
次に、後の工程で半導体１０６ｂとなる半導体を成膜する。当該半導体の成膜は、先の
実施の形態の記載を参酌することができる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、後の工程で形成する絶
縁体１０６ａおよび半導体１０６ｂの水素濃度を低減させることができる場合がある。ま
た、後の工程で形成する絶縁体１０６ａおよび半導体１０６ｂの酸素欠損を低減させるこ
とができる場合がある。加熱処理は、先の実施の形態の記載を参酌することができる。
また、高密度プラズマ処理などを行ってもよい。高密度プラズマは、マイクロ波を用い
て生成すればよい。高密度プラズマ処理は、先の実施の形態の記載を参酌することができ
る。
次に、半導体１０６ｂとなる半導体上にレジストなどを形成し、該レジストなどを用い
て加工し、半導体１０６ｂを形成する。なお、図９（Ｃ）（Ｄ）に示すように、半導体１
０６ｂの形成時に、絶縁体１０６ａの露出した表面が除去される場合がある。
次に、後の工程で絶縁体１０６ｃとなる絶縁体を成膜する。当該絶縁体の成膜は、先の
実施の形態の記載を参酌することができる。
次に、絶縁体１０６ｃとなる絶縁体上にレジストなどを形成し、該レジストなどを用い
て加工し、絶縁体１０６ａ及び絶縁体１０６ｃを形成する（図９（Ｃ）（Ｄ）参照）。な
お、図９（Ｃ）（Ｄ）に示すように、絶縁体１０６ａ及び絶縁体１０６ｃの形成時に、絶
縁体１０４の露出した表面が除去される場合がある。絶縁体１０６ａ及び絶縁体１０６ｃ
のパターン形成は、先の実施の形態の記載を参酌することができる。
次に、後の工程で絶縁体１１２となる絶縁体を成膜する。当該絶縁体の成膜は、先の実
施の形態の記載を参酌することができる。
次に、後の工程で導電体１１４となる導電体を成膜する。当該導電体の成膜は、先の実
施の形態の記載を参酌することができる。
次に、導電体１１４となる導電体上にレジストなどを形成し、該レジストなどを用いて
加工し、絶縁体１１２及び導電体１１４を形成する。絶縁体１１２及び導電体１１４のパ
ターン形成は、先の実施の形態の記載を参酌することができる。
次に、導電体１１４及び絶縁体１１２をマスクとして、絶縁体１０６ａ、半導体１０６
ｂ及び絶縁体１０６ｃにドーパント１１９を添加する（図９（Ｅ）（Ｆ）参照）。これに
より、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに領域１２６ａ、領域１２６
ｂ及び領域１２６ｃが形成される。このため、領域１２６ｂ及び領域１２６ｃは領域１２
６ａより、ＳＩＭＳ分析により得られるドーパント１１９の濃度が高くなる。ドーパント
１１９の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョン
イオンインプランテーション法などを用いることができる。
ドーパント１１９の添加工程は、加速電圧、ドーズ量などの注入条件を適宜設定して制
御すればよい。ドーパント１１９のドーズ量は、例えば、１×１０１２ｉｏｎｓ／ｃｍ２
以上１×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１３ｉｏｎｓ／ｃｍ２以上
１×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。ドーパント１１９導入時の加速電圧は
２ｋＶ以上５０ｋＶ以下、好ましくは５ｋＶ以上３０ｋＶ以下とすればよい。
ドーパント１１９としては、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセ
ノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコ
ン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリ
ウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネ
オジム、ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中
でも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素
、ヒ素またはホウ素は、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いて比較的容易に添加することができるため、好適で
ある。
また、ドーパント１１９の添加処理後、加熱処理を行ってもよい。加熱処理は、例えば
、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下とし、窒素雰囲気下
、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
次に、後の工程で絶縁体１１５となる絶縁体を成膜する。当該絶縁体としては、上述の
絶縁体を用いればよい。絶縁体１１５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法
またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体１１５となる絶縁体に異方性のエッチングを行って、導電体１１４の側面
に接して絶縁体１１５を自己整合的に形成する（図１０（Ａ）（Ｂ）参照）。ここで、絶
縁体１１５となる絶縁体のエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ：反応性イオンエッチング）法を用いて行うことができる。
次に、絶縁体１１６を成膜する（図１０（Ｃ）（Ｄ）参照。）。絶縁体１１６の成膜は
、先の実施の形態の記載を参酌することができる。絶縁体１１６を成膜することにより、
絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃの絶縁体１１６との界面近傍に低抵
抗領域１０７ａ及び低抵抗領域１０７ｂが形成される。
また、絶縁体１１６を成膜した後で、上述の元素、または希ガス（ヘリウム、ネオン、
アルゴン、クリプトンまたはキセノン）を添加して、低抵抗領域１０７ａ及び低抵抗領域
１０７ｂをさらに低抵抗化してもよい。さらに、このように添加することにより、絶縁体
１１６に含まれる元素を絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに押し込む
（ノックオンする）ことができる。添加方法は、先の実施の形態の記載を参酌することが
できる。
次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体１０４など
から、絶縁体１０６ａ、半導体１０６ｂ及び絶縁体１０６ｃに酸素を供給することができ
る。加熱処理は、先の実施の形態の記載を参酌することができる。
次に、絶縁体１１８を成膜する。絶縁体１１８の成膜は、先の実施の形態の記載を参酌
することができる。
次に、絶縁体１１８上にレジストなどを形成し、絶縁体１１８、絶縁体１１６、絶縁体
１０６ｃに開口を形成する。それから、導電体１０８ａ及び導電体１０８ｂとなる導電体
を成膜する。導電体１０８ａ及び導電体１０８ｂとなる導電体の成膜は、先の実施の形態
の記載を参酌することができる。
次に、導電体１０８ａ及び導電体１０８ｂとなる導電体上にレジストなどを形成し、該
レジストなどを用いて加工し、導電体１０８ａ及び導電体１０８ｂを形成する（図１０（
Ｃ）（Ｄ）参照）。
以上の工程により、本発明の一態様に係るトランジスタ２０を作製することができる。
以上に示す作製方法を用いることにより、ＬＴＰＳを用いてｇａｔｅ ｆｉｒｓｔ方式
で作製されるトップゲート構造のトランジスタのラインにおいて、ＬＴＰＳを酸化物半導
体で容易に置き換えることが可能となる。
以上のような構成とすることにより、安定した電気特性を有するトランジスタを提供す
ることができる。または、非導通時のリーク電流の小さいトランジスタを提供することが
できる。または、オン電流の大きいトランジスタを提供することができる。または、ノー
マリーオフの電気特性を有するトランジスタを提供することができる。または、サブスレ
ッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の
高いトランジスタを提供することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細につい
て、以下説明する。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１１（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図１１（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１１（Ｂ）に示す
。図１１（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１１（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１１（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１１（Ｂ）および図１１（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒ
ｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図１１（Ｄ）参照。）。図１１（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図１１（Ｄ）に示す領域５１６１に相当する。
また、図１２（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１２（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１２（Ｂ）、図１２（Ｃ）および
図１２（Ｄ）に示す。図１２（Ｂ）、図１２（Ｃ）および図１２（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１３（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図１３（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図１３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図１４（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１４（Ｂ）に示す。図１
４（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図１４（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図１４（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未
満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上
のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度
真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が
低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１５は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１５より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図１５中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図１５中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装
置の回路の一例について説明する。
＜ＣＭＯＳインバータ＞
図１６（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型の
トランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭ
ＯＳインバータの構成を示している。
＜半導体装置の構造＞
図１７は、図１６（Ａ）に対応する半導体装置の断面図である。図１７に示す半導体装
置は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジス
タ２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００と
して、上述の実施の形態１または実施の形態２において記載したトランジスタを用いるこ
とができる。また、図１８に示すようにトランジスタ２１００に上述の実施の形態３また
は実施の形態４において記載したトランジスタも用いることができる。よって、トランジ
スタ２１００については、適宜上述したトランジスタについての記載を参酌することがで
きる。
図１７に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである
。トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中
の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およ
びドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機
能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導
電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。
即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通
・非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、
または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜
鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０
として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。た
だし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用
いても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与
する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であって
も構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、
トランジスタ２２００のオン特性を向上させることができる。
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域であ
る。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離
される。領域４６０は、絶縁性を有する領域である。
図１７に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電
体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８
ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導
電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９
６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、
絶縁体４８９と、絶縁体４９０と、絶縁体４９１と、絶縁体４９２と、絶縁体４９３と、
絶縁体４９４と、絶縁体４９５と、を有する。
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上
に配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体
４９４は、絶縁体４９３上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開
口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが
埋め込まれている。
また、絶縁体４８９は、トランジスタ２１００のチャネル形成領域と重なる開口部と、
導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、
開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込ま
れている。
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わな
い。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１
００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７
４ａとトランジスタ２１００のゲート電極としての機能を有する導電体５０４とを電気的
に接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくする
ことができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１
００の飽和領域における電気特性を安定にすることができる。なお、導電体４７４ａは上
記実施の形態の導電体１０２に相当するため、詳細については導電体１０２の記載を参酌
することができる。
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９０は上記実施の形態に示す絶縁体１０１に用いた絶
縁体を用いればよい。開口部を除いて導電体４７４ａ乃至４７４ｃの上を覆うように絶縁
体４９０を設けることにより、絶縁体４９１から導電体４７４ａ乃至４７４ｃが酸素を引
き抜くことを防ぐことができる。これにより、絶縁体４９１からトランジスタ２１００の
酸化物半導体に効果的に酸素を供給することができる。
また、絶縁体４９１は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９１は上記実施の形態の絶縁体１０４に相当するため
、詳細については絶縁体１０４の記載を参酌することができる。
また、絶縁体４９５は、トランジスタ２１００のソースまたはドレインの一方である領
域５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース
またはドレインの他方である領域５０７ａに達する開口部と、トランジスタ２１００のゲ
ート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有
する。なお、絶縁体４９５は上記実施の形態の絶縁体１１６に相当するため、詳細につい
ては絶縁体１１６の記載を参酌することができる。
また、絶縁体４９３は、トランジスタ２１００のソースまたはドレインの一方である領
域５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソース
またはドレインの他方である領域５０７ａに達する開口部と、トランジスタ２１００のゲ
ート電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有
する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃま
たは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジ
スタ２１００などの構成要素のいずれかが有する開口部を介する場合がある。なお、絶縁
体４９３は上記実施の形態の絶縁体１１８に相当するため、詳細については絶縁体１１８
の記載を参酌することができる。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電
体４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口
部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれて
いる。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３および絶縁
体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミ
ニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジ
ルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、
または積層で用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁
体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を
有することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気
特性を安定にすることができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ
、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ
、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ
、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒
素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバル
ト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニ
ウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単
層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウム
を含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウ
ム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、図１９に示す半導体装置は、図１７に示した半導体装置のトランジスタ２２００
の構造が異なるのみである。また、図２０に示す半導体装置は、図１８に示した半導体装
置のトランジスタ２２００の構造が異なるのみである。よって、図１９及び図２０に示す
半導体装置については、図１７に示した半導体装置の記載を参酌する。具体的には、図１
９及び図２０に示す半導体装置は、トランジスタ２２００がＦｉｎ型である場合を示して
いる。トランジスタ２２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大す
ることによりトランジスタ２２００のオン特性を向上させることができる。また、ゲート
電極の電界の寄与を高くすることができるため、トランジスタ２２００のオフ特性を向上
させることができる。
また、図２１に示す半導体装置は、図１７に示した半導体装置のトランジスタ２２００
の構造が異なるのみである。また、図２２に示す半導体装置は、図１８に示した半導体装
置のトランジスタ２２００の構造が異なるのみである。よって、図２１及び図２２に示す
半導体装置については、図１７に示した半導体装置の記載を参酌する。具体的には、図２
１及び図２２に示す半導体装置は、トランジスタ２２００がＳＯＩ基板である半導体基板
４５０に設けられた場合を示している。図２１及び図２２には、絶縁体４５２によって領
域４５６が半導体基板４５０と分離されている構造を示す。半導体基板４５０としてＳＯ
Ｉ基板を用いることによって、パンチスルー現象などを抑制することができるためトラン
ジスタ２２００のオフ特性を向上させることができる。なお、絶縁体４５２は、半導体基
板４５０を絶縁体化させることによって形成することができる。例えば、絶縁体４５２と
しては、酸化シリコンを用いることができる。
図１７乃至図２２に示した半導体装置は、半導体基板を用いてｐチャネル型トランジス
タを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮
小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャ
ネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製し
た場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くするこ
とができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型
トランジスタは、ＬＤＤ領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略
できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製す
る場合と比べて、生産性および歩留まりを高くすることができる場合がある。
＜ＣＭＯＳアナログスイッチ＞
また図１６（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２
３に示す。
図２３（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２
の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、
トランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用
いることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３
３００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジ
スタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
はリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半
導体装置となる。
図２３（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的
に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続され
る。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気
的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続され
ている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース
、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３
００５は容量素子３４００の電極の他方と電気的に接続されている。
図２３（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能と
いう特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能で
ある。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および
容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジ
スタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とする
ことにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって
保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００
を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したが
って、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることに
より、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦ
ＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（
＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦ
ＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜
Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このた
め、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読
み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情
報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノ
ードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような
電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモ
リセルの情報のみを読み出せる構成とすればよい。または、例えば、情報を読み出さない
メモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「
導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に
与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本
発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧ
に３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、
当該半導体装置を多値化して記憶容量の増大を図ることができる。
＜記憶装置１の構造＞
図２４は、図２３（Ａ）に対応する半導体装置の断面図である。図２４に示す半導体装
置は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有す
る。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上
方に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００に
ついての記載を参照する。ここで、トランジスタ２１００は、図２４に示すように、実施
の形態１または実施の形態２で記載したトランジスタを用いてもよいし、図２５に示すよ
うに、実施の形態３または実施の形態４で記載したトランジスタを用いてもよい。また、
トランジスタ３２００としては、図１７に示したトランジスタ２２００についての記載を
参照する。なお、図１７では、トランジスタ２２００がｐチャネル型トランジスタである
場合について説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても
構わない。
図２４に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタである
。トランジスタ３２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中
の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
図２４に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電
体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８
ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導
電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９
６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、
絶縁体４８９と、絶縁体４９０と、絶縁体４９１と、絶縁体４９２と、絶縁体４９３と、
絶縁体４９４と、絶縁体４９５と、を有する。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体
４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体
４８９は、絶縁体４６８上に配置する。また、トランジスタ３３００は、絶縁体４８９上
に配置する。また、絶縁体４９３は、トランジスタ３３００上に配置する。また、絶縁体
４９４は、絶縁体４９３上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導
電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、
導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開
口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開
口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが
埋め込まれている。
また、絶縁体４８９は、トランジスタ３３００のチャネル形成領域と重なる開口部と、
導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、
開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込ま
れている。
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても
構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジス
タ３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電
体４７４ａとトランジスタ３３００のトップゲート電極である導電体５０４とを電気的に
接続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３０
０の飽和領域における電気特性を安定にすることができる。
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９０は上記実施の形態に示す絶縁体１０１に用いた絶
縁体を用いればよい。開口部を除いて導電体４７４ａ乃至４７４ｃの上を覆うように絶縁
体４９０を設けることにより、絶縁体４９１から導電体４７４ａ乃至４７４ｃが酸素を引
き抜くことを防ぐことができる。これにより、絶縁体４９１からトランジスタ３３００の
酸化物半導体に効果的に酸素を供給することができる。
また、絶縁体４９１は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開
口部と、を有する。なお、絶縁体４９１は上記実施の形態の絶縁体１０４に相当するため
、詳細については絶縁体１０４の記載を参酌することができる。
また、絶縁体４９５は、トランジスタ３３００のソースまたはドレインの一方である領
域５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソース
またはドレインの他方である領域５０７ａと絶縁体５１１を介して重なる導電体５１４に
達する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部
と、トランジスタ３３００のソースまたはドレインの他方である領域５０７ａを通って、
導電体４７４ｃに達する開口部と、を有する。なお、絶縁体４９５は上記実施の形態の絶
縁体１１６に相当するため、詳細については絶縁体１１６の記載を参酌することができる
。
また、絶縁体４９３は、トランジスタ３３００のソースまたはドレインの一方である領
域５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソース
またはドレインの他方である領域５０７ａと絶縁体５１１を介して重なる導電体５１４に
達する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部
と、トランジスタ３３００のソースまたはドレインの他方である領域５０７ａを通って、
導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６
ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし
、それぞれの開口部は、さらにトランジスタ３３００などの構成要素のいずれかが有する
開口部を介する場合がある。なお、絶縁体４９３は上記実施の形態の絶縁体１１８に相当
するため、詳細については絶縁体１１８の記載を参酌することができる。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開
口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電
体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁
体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を
有することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素を
ブロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気
特性を安定にすることができる。
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂ
と、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３
３００のソースまたはドレインの一方である領域５０７ｂと電気的に接続する。また、ト
ランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７
８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジス
タ３３００のソースまたはドレインの他方である領域５０７ａと電気的に接続する。
容量素子３４００は、トランジスタ３３００のソースまたはドレインの他方である領域
５０７ａと、導電体５１４と、絶縁体５１１、を有する。なお、絶縁体５１１は、トラン
ジスタ３３００のゲート絶縁体として機能する絶縁体と同一工程を経て形成できるため、
生産性を高めることができて好ましい場合がある。また、導電体５１４として、トランジ
スタ３３００のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用
いると、生産性を高めることができて好ましい場合がある。
そのほかの構造については、適宜図１７などについての記載を参酌することができる。
なお、図２６に示す半導体装置は、図２４に示した半導体装置のトランジスタ３２００
の構造が異なるのみである。また、図２７に示す半導体装置は、図２５に示した半導体装
置のトランジスタ３２００の構造が異なるのみである。よって、図２６及び図２７に示す
半導体装置については、図２４に示した半導体装置の記載を参酌する。具体的には、図２
６及び図２７に示す半導体装置は、トランジスタ３２００がＦｉｎ型である場合を示して
いる。Ｆｉｎ型であるトランジスタ３２００については、図１９に示したトランジスタ２
２００の記載を参照する。なお、図１９では、トランジスタ２２００がｐチャネル型トラ
ンジスタである場合について説明したが、トランジスタ３２００がｎチャネル型トランジ
スタであっても構わない。
また、図２８に示す半導体装置は、図２４に示した半導体装置のトランジスタ３２００
の構造が異なるのみである。また、図２９に示す半導体装置は、図２５に示した半導体装
置のトランジスタ３２００の構造が異なるのみである。よって、図２８及び図２９に示す
半導体装置については、図２４に示した半導体装置の記載を参酌する。具体的には、図２
８及び図２９に示す半導体装置は、トランジスタ３２００がＳＯＩ基板である半導体基板
４５０に設けられた場合を示している。ＳＯＩ基板である半導体基板４５０に設けられた
トランジスタ３２００については、図２１に示したトランジスタ２２００の記載を参照す
る。なお、図２１では、トランジスタ２２００がｐチャネル型トランジスタである場合に
ついて説明したが、トランジスタ３２００がｎチャネル型トランジスタであっても構わな
い。
＜記憶装置２＞
図２３（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図２３（Ａ）
に示した半導体装置と異なる。この場合も図２３（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
図２３（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジ
スタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４０
０とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によっ
て、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量
素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとする
と、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×
Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（
＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたト
ランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装
置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行
われるため、高速な動作が可能となる。
＜記憶装置３＞
図２３（Ａ）に示す半導体装置（記憶装置）の変形例について、図３０に示す回路図を
用いて説明する。
図３０に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量
素子４５００及び容量素子４６００と、を有する。ここでトランジスタ４１００は、上述
のトランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２０
０乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることがで
きる。なお、図３０に示す半導体装置は、図３０では図示を省略したが、マトリクス状に
複数設けられる。図３０に示す半導体装置は、配線４００１、配線４００３、配線４００
５乃至４００９に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御
することができる。
トランジスタ４１００のソース又はドレインの一方は、配線４００３に接続される。ト
ランジスタ４１００のソース又はドレインの他方は、配線４００１に接続される。なお図
３０では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型で
もよい。
図３０に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部
は、ノードＦＧ１に接続されるトランジスタ４４００のソース又はドレインの一方、容量
素子４６００の一方の電極、及びトランジスタ４２００のソース又はドレインの一方の間
で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジス
タ４１００のゲート、トランジスタ４２００のソース又はドレインの他方、トランジスタ
４３００のソース又はドレインの一方、及び容量素子４５００の一方の電極の間で電荷を
保持する。
トランジスタ４３００のソース又はドレインの他方は、配線４００３に接続される。ト
ランジスタ４４００のソース又はドレインの他方は、配線４００１に接続される。トラン
ジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲート
は、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続
される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５０
０の他方の電極は、配線４００９に接続される。
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御する
スイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態
においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いら
れることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸
化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラ
ンジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利
点がある。なお図３０では、トランジスタ４２００乃至４４００の導電型をｎチャネル型
として示すが、ｐチャネル型でもよい。
トランジスタ４２００及びトランジスタ４３００と、トランジスタ４４００とは、酸化
物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図３
０に示す半導体装置は、図３０に示すように、トランジスタ４１００を有する第１の層４
０２１と、トランジスタ４２００及びトランジスタ４３００を有する第２の層４０２２と
、トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。ト
ランジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体
装置の小型化を図ることができる。
次いで、図３０に示す半導体装置への情報の書き込み動作について説明する。
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下
、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接
続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値
電圧をＶｔｈとする。
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に
、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線
４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ
２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４
００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態
となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が
上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間
の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１
００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位
の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで
、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によっ
て、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓ
がＶｔｈとなるため、電流が止まる。
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保
持部に書きこむデータ電圧をＶＤ２として説明する。
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に
、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、
４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態と
して配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにま
で低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の
電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３
の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、
トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ
４１００を流れる電流が小さくなる。そのため、配線４００３、ノードＦＧ２の電位の上
昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで
、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノー
ドＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈ
となるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、
４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持
される。
図３０に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配
線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各
トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持す
る。
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデ
ータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「Ｖ
Ｄ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデ
ータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデー
タを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
次いで、図３０に示す半導体装置からの情報の読み出し動作について説明する。
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下
、読み出し動作１とよぶ。）について説明する。
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９を
ローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」と
する。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流
が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電
位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００
のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流
が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ
」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノード
ＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデ
ータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得す
る。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ
２」が読み出される。
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００
を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続さ
れるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここ
で、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。ま
た、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２０
０が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そ
のため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておく
ことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデ
ータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量
値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の
低下を抑制することができる。電荷の分配による電位の変動については、後述する。
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、
読み出し動作２とよぶ。）について説明する。
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は
、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレ
ベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦ
Ｇ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する
。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である
。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ
１」が読み出される。
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数の
データ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１及びノード
ＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）
のデータを保持することができる。また、図３０においては、第１の層４０２１乃至第３
の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面
積を増大させず記憶容量の増加を図ることができる。
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み
出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２
−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセル
あたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づける
ことができるため、データの信頼性に優れたものとすることができる。
また、図３１に図３０に対応する半導体装置の断面図を示す。図３１に示す半導体装置
は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子
４６００と、を有する。ここで、トランジスタ４１００は第１の層４０２１に形成され、
トランジスタ４２００、４３００、及び容量素子４５００は第２の層４０２２に形成され
、トランジスタ４４００及び容量素子４６００は第３の層４０２３に形成される。図３１
に示す半導体装置では、トランジスタ４２００乃至トランジスタ４４００として、上述の
実施の形態１または実施の形態２において記載したトランジスタを用いている。また、図
３２に示すように、トランジスタ４２００乃至トランジスタ４４００として、上述の実施
の形態３または実施の形態４において記載したトランジスタを用いてもよい。
ここで、トランジスタ４２００乃至４４００としてはトランジスタ３３００の記載を、
トランジスタ４１００としてはトランジスタ３２００の記載を参酌することができる。ま
た、その他の配線、絶縁体等についても適宜図２４の記載を参酌することができる。
なお、図２４に示す半導体装置の容量素子３４００では導電層を基板に対して平行に設
けて容量を形成する構成としたが、容量素子４５００、４６００では、トレンチ状に導電
層を設けて、容量を形成する構成としている。このような構成とすることで、同じ占有面
積であっても大きい容量値を確保することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置
の一例について説明する。
＜撮像装置の構成＞
図３３（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像
装置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺
回路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ
列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する
。周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ
複数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有
する。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０お
よび周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合があ
る。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光
Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変
換回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９
０のいずれか一以上を省略してもよい。
また、図３３（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画
素２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向およ
び列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００に
おける撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの
副画素２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせる
ことで、カラー画像表示を実現するための情報を取得することができる。
図３４（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。
図３４（Ａ）に示す画素２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設
けられた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を
透過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう
）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以
下、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能
させることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２
３１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、
副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２
５３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続され
た配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と
記載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ
］と記載する。なお、図３４（Ａ）において、ｍ列目の画素２１１が有する副画素２１２
Ｒに接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を
配線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂ
と記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長域の光を透過するカラーフ
ィルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する
。図３４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に
配置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に
配置された画素２１１が有する副画素２１２の接続例を示す。図３４（Ｂ）において、ｎ
行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイ
ッチ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ
＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また
、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂが
スイッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２１１に３種類の異なる波長域の光を検出する副画素
２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが
設けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（
Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加
えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２
１１を用いてもよい。１つの画素２１１に４種類の異なる波長域の光を検出する副画素２
１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図３４（Ａ）において、赤の波長域の光を検出する副画素２１２、緑の
波長域の光を検出する副画素２１２、および青の波長域の光を検出する副画素２１２の画
素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受
光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素
数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例え
ば、同じ波長域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮
像装置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ
）フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用
いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和するこ
とを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像
装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図３５
の断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レ
ンズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具
体的には、図３５（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２
５４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路
２３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７
の一部によって遮光されてしまうことがある。したがって、図３５（Ｂ）に示すように光
電変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２
０が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６
を光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供するこ
とができる。
図３５に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成され
た光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２
２０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図３４に示す副画素２１２に加
えて、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、
を用いて画素を構成する一例について説明する。
図３６（Ａ）、図３６（Ｂ）は、撮像装置を構成する素子の断面図である。図３６（Ａ
）に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３
５１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３
５２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオ
ード３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７
０および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード
３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。なお、酸化
物半導体を用いたトランジスタ３５２およびトランジスタ３５３は、図３６（Ａ）に示す
ように、実施の形態１または実施の形態２で記載したトランジスタを用いてもよいし、図
３７に示すように、実施の形態３または実施の形態４で記載したトランジスタを用いても
よい。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダ
イオード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層
３２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を
有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層
３４０を備えている。
なお図３６（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３
５１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする
。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保するこ
とができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオー
ド３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３
１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を
省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を
省略すればよい。層３３０を省略した断面図の一例を図３６（Ｂ）に示す。
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００
に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化ア
ルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を
用いることもできる。
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トラ
ンジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が
設けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一
方、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水
素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ
３５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。した
がって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジ
スタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０
を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジス
タ３５１の信頼性を向上させることができる。さらに、絶縁体３８０より下層から、絶縁
体３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびト
ランジスタ３５３などの信頼性を向上させることができる。
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を
用いる。
また、図３６（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、
層３３０に設けるトランジスタと重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図３８（Ａ１）および図３８（Ｂ１）に示すように、撮像装置の一部または全部
を湾曲させてもよい。図３８（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向
に湾曲させた状態を示している。図３８（Ａ２）は、図３８（Ａ１）中の一点鎖線Ｘ１−
Ｘ２で示した部位の断面図である。図３８（Ａ３）は、図３８（Ａ１）中の一点鎖線Ｙ１
−Ｙ２で示した部位の断面図である。
図３８（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、
同図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３８（Ｂ２）は、
図３８（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３８（Ｂ３）は
、図３８（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、
撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば
、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型
化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができ
る。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置など
の半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図３９は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図
である。
図３９に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラ
クションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントロー
ラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース
１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有
している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ
１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん
、図３９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはそ
の用途によって多種多様な構成を有している。例えば、図３９に示すＣＰＵまたは演算回
路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作する
ような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は
、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクショ
ンデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、イン
タラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントロー
ラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロ
ーラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種
制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御す
るための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のア
ドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう
。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１
９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およ
びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば
タイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成
する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図３９に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジス
タ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることがで
きる。
図３９に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１から
の指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９
６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素
子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選
択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図４０は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一
例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源
遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４
と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有
する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１
２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子
、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２０
０への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには
ＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用
いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）
のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の
端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第
２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３
はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２
の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通
状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースと
ドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソー
スとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力
される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり
、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極の
うちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続
部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電
位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができ
る。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる
配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの
他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ
等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２
０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮ
Ｄ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等
を積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３お
よびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第
２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第
２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状
態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデー
タに対応する信号が入力される。図４０では、回路１２０１から出力された信号が、トラ
ンジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３
の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は
、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介
して回路１２０１に入力される。
なお、図４０では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースと
ドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して
回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端
子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を
反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に
、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場
合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）から出力される信号を当該ノードに入力することができる。
また、図４０において、記憶素子１２００に用いられるトランジスタのうち、トランジ
スタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１
９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜また
はシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素
子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのト
ランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成さ
れるトランジスタとすることもできる。
図４０における回路１２０１には、例えばフリップフロップ回路を用いることができる
。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用い
ることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間
は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０
８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有す
るシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのた
め、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２
００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり
保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デー
タ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ
動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１
が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジス
タ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再
開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態
（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。
それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の
信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなど
の記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐ
ことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復
帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、ま
たは複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力
を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ
（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍ
ｐｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置
について、図４１乃至図４３を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧
によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃ
ｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例と
してＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶
表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルに
コントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。
また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプ
リント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が
直接実装されたモジュールも全て表示装置に含むものとする。
図４１は、本発明の一態様に係るＥＬ表示装置の一例である。図４１（Ａ）に、ＥＬ表
示装置の画素の回路図を示す。図４１（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
また、図４１（Ｃ）は、図４１（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面であ
る。
図４１（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子
（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しな
くても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接
続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定され
た内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明
細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として
複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない
。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗
素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、
発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当
業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少
なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。
つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定さ
れた発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。
したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能である。また
は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
図４１（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、
容量素子７４２と、発光素子７１９と、を有する。
なお、図４１（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加
することが可能である。逆に、図４１（Ａ）の各ノードにおいて、トランジスタ、スイッ
チ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方
の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電
極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジス
タ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線
７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお
、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用い
ることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。ま
た、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトラン
ジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７
４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用
することができる。
図４１（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板
７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、Ｆ
ＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回
路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３
５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図４１（Ｃ）は、図４１（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面
図である。
図４１（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７０１と、絶縁
体７０１上の導電体７０２ａと、導電体７０２ａ上の絶縁体７０４と、絶縁体７０４上に
あり導電体７０２ａと重なる絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、
半導体７０６ｂ上の絶縁体７０６ｃと、絶縁体７０６ｃおよび半導体７０６ｂに設けられ
た領域７０７ａおよび領域７０７ｂと、絶縁体７０６ｃ上の絶縁体７１２と、絶縁体７１
２上の導電体７１４ａと、絶縁体７０６ｃ上および導電体７１４ａ上の絶縁体７１６と、
を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図４１（Ｃ）に示
す構造と異なる構造であっても構わない。例えば、トランジスタ７４１は、図４１（Ｃ）
に示すように、実施の形態１または実施の形態２で記載したトランジスタを用いてもよい
し、図４３（Ａ）に示すように、実施の形態３または実施の形態４で記載したトランジス
タを用いてもよい。
したがって、図４１（Ｃ）に示すトランジスタ７４１において、導電体７０２ａはゲー
ト電極としての機能を有し、絶縁体７１２はゲート絶縁体としての機能を有し、領域７０
７ａはソースとしての機能を有し、領域７０７ｂはドレインとしての機能を有し、絶縁体
７１２はゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を
有する。なお、半導体７０６ｂは、光が当たることで電気特性が変動する場合がある。し
たがって、導電体７０２ａ、導電体７１４ａのいずれか一以上が遮光性を有すると好まし
い。
図４１（Ｃ）には、容量素子７４２として、絶縁体７０１上の導電体７０２ｂと、導電
体７０２ｂ上の絶縁体７０４と、絶縁体７０４上にあり導電体７０２ｂと重なる領域７０
７ａと、領域７０７ａ上の絶縁体７１１と、絶縁体７１１上にあり領域７０７ａと重なる
導電体７１４ｂと、を有する構造を示す。
容量素子７４２において、導電体７０２ｂおよび導電体７１４ｂは一方の電極として機
能し、領域７０７ａは他方の電極として機能する。
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製するこ
とができる。また、導電体７０２ａおよび導電体７０２ｂを同種の導電体とすると好まし
い。その場合、導電体７０２ａおよび導電体７０２ｂは、同一工程を経て形成することが
できる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。
その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができ
る。また、絶縁体７１２および絶縁体７１１を同種の絶縁体とすると好ましい。その場合
、絶縁体７１２および絶縁体７１１は、同一工程を経て形成することができる。
図４１（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である
。したがって、図４１（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで
、絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして機能する領域
７０７ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置され
る。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続
している。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。
隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置され
る。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２およ
び導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説
明する。
図４２（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４２に示す画素
は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（
液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され
、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４１（Ｂ）の
一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図４２（Ｂ）に示す。図４２（Ｂ）に
おいて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７
３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体
または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。トランジスタ
７５１もトランジスタ７４１と同様に、図４２（Ｂ）に示すように、実施の形態１または
実施の形態２で記載したトランジスタを用いてもよいし、図４３（Ｂ）に示すように、実
施の形態３または実施の形態４で記載したトランジスタを用いてもよい。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図４２（Ｂ）には、図４１
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小
さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷が
リークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができ
る。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態
とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい
液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため
、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる
。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで
、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、
導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジス
タ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２
上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体
７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９
５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７
９７が配置される。
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、Ｓ
ＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎ
ｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉ
ｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａ
ｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ
（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード
、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎ
ｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）
モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓ
ｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを
用いることができる。ただし、これに限定されず、駆動方法として様々なものを用いるこ
とができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供する
ことができる、または、表示品位の高い表示装置を提供することができる。または、高精
細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または
様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例
えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉ
ｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子
放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ
）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニ
カル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭ
Ｓ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレー
ション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エ
レクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用
いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的
作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していて
も良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するよう
にすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けるこ
とも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラフ
ァイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜とし
てもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化
物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成すること
ができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に
、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜し
てもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、ス
パッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
（実施の形態１０）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器
について説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメ
ラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディス
プレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディ
オプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４４に
示す。
図４４（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０
８等を有する。なお、図４４（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表
示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
図４４（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部
９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１
３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられて
いる。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されてお
り、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能であ
る。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体
９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１
３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された
表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタ
ッチパネルを設けることで付加することができる。または、位置入力装置としての機能は
、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加す
ることができる。
図４４（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、
キーボード９２３、ポインティングデバイス９２４等を有する。
図４４（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９
３３等を有する。
図４４（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３
、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレン
ズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられ
ている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されて
おり、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能で
ある。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９
４２との間の角度にしたがって切り替える構成としてもよい。
図４４（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライ
ト９５４等を有する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の
一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が
記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の
一態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸
化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合
によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トラ
ンジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは
、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の
一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トラン
ジスタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコン
ゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリ
ン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。また
は例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトラ
ンジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレ
イン領域などは、酸化物半導体を有していなくてもよい。
１０ トランジスタ
１２ トランジスタ
１３ トランジスタ
１４ トランジスタ
２０ トランジスタ
２２ トランジスタ
２３ トランジスタ
２４ トランジスタ
１００ 基板
１０１ 絶縁体
１０２ 導電体
１０３ 絶縁体
１０４ 絶縁体
１０６ａ 絶縁体
１０６ｂ 半導体
１０６ｃ 絶縁体
１０７ａ 低抵抗領域
１０７ｂ 低抵抗領域
１０８ａ 導電体
１０８ｂ 導電体
１１２ 絶縁体
１１４ 導電体
１１５ 絶縁体
１１６ 絶縁体
１１８ 絶縁体
１２６ａ 領域
１２６ｂ 領域
１２６ｃ 領域
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６３ 低抵抗領域
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３８０ 絶縁体
４５０ 半導体基板
４５２ 絶縁体
４５４ 導電体
４５６ 領域
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８９ 絶縁体
４９０ 絶縁体
４９１ 絶縁体
４９２ 絶縁体
４９３ 絶縁体
４９４ 絶縁体
４９５ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
５０４ 導電体
５０７ａ 領域
５０７ｂ 領域
５１１ 絶縁体
５１４ 導電体
７００ 基板
７０１ 絶縁体
７０２ａ 導電体
７０２ｂ 導電体
７０４ 絶縁体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７０７ａ 領域
７０７ｂ 領域
７１１ 絶縁体
７１２ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４００１ 配線
４００３ 配線
４００５ 配線
４００６ 配線
４００７ 配線
４００８ 配線
４００９ 配線
４０２１ 層
４０２２ 層
４０２３ 層
４１００ トランジスタ
４２００ トランジスタ
４３００ トランジスタ
４４００ トランジスタ
４５００ 容量素子
４６００ 容量素子
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (1)

  1. 酸化物半導体と、第１の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第４の絶縁体と、を有し、
    前記酸化物半導体は、前記第１の絶縁体上に配置され、
    前記第２の絶縁体は、前記酸化物半導体上に配置され、
    前記第３の絶縁体は、前記第２の絶縁体上に配置され、
    前記第１の導電体は、前記第３の絶縁体上に配置され、
    前記第４の絶縁体は、前記第１の導電体上に配置され、
    前記第４の絶縁体は、前記第２の絶縁体の上面と接する領域を有し、
    前記酸化物半導体は、前記第２の絶縁体および前記第３の絶縁体を介して前記第１の導電体と重なる領域、を有し、
    上面からみたとき、前記第１の絶縁体の外周および前記第２の絶縁体の外周が、前記酸化物半導体の外周よりも外側にある電子機器。
JP2020109717A 2015-03-19 2020-06-25 電子機器 Withdrawn JP2020161845A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015056585 2015-03-19
JP2015056585 2015-03-19
JP2015056580 2015-03-19
JP2015056580 2015-03-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016052697A Division JP6725276B2 (ja) 2015-03-19 2016-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2020161845A true JP2020161845A (ja) 2020-10-01

Family

ID=56925367

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016052697A Active JP6725276B2 (ja) 2015-03-19 2016-03-16 半導体装置
JP2020109717A Withdrawn JP2020161845A (ja) 2015-03-19 2020-06-25 電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016052697A Active JP6725276B2 (ja) 2015-03-19 2016-03-16 半導体装置

Country Status (3)

Country Link
US (1) US10147823B2 (ja)
JP (2) JP6725276B2 (ja)
KR (1) KR102524181B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2802797C1 (ru) * 2020-08-13 2023-09-04 Чансинь Мемори Текнолоджис, Инк. Способ изготовления структуры разрядной шины, способ изготовления полупроводниковой структуры и полупроводниковая структура

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6725357B2 (ja) 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN109075207B (zh) * 2016-07-19 2023-08-11 应用材料公司 在显示装置中利用的包含氧化锆的高k介电材料
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN110709998A (zh) * 2017-02-10 2020-01-17 株式会社半导体能源研究所 半导体装置以及其制造方法
JP6949536B2 (ja) * 2017-04-14 2021-10-13 株式会社半導体エネルギー研究所 半導体装置
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US10600469B2 (en) * 2017-06-26 2020-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2019016681A (ja) * 2017-07-06 2019-01-31 株式会社半導体エネルギー研究所 記憶装置
US10340387B2 (en) * 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
KR20240023707A (ko) 2018-01-24 2024-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11527657B2 (en) * 2018-02-28 2022-12-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131028A (ja) * 1993-11-02 1995-05-19 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2010147458A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun 透明トランジスタ及びその製造方法
US20120223301A1 (en) * 2011-03-02 2012-09-06 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
JP2014057052A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4184686B2 (ja) * 2001-03-28 2008-11-19 株式会社東芝 半導体装置の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4965948B2 (ja) * 2006-09-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI501401B (zh) * 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101671544B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120121931A (ko) * 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102134294B1 (ko) * 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
KR101884824B1 (ko) * 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
SG11201505099TA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN109888022A (zh) 2013-05-20 2019-06-14 株式会社半导体能源研究所 半导体装置
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
TWI678740B (zh) 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131028A (ja) * 1993-11-02 1995-05-19 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2010147458A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun 透明トランジスタ及びその製造方法
US20120223301A1 (en) * 2011-03-02 2012-09-06 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
JP2012182388A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 薄膜トランジスタ及びその製造方法、表示装置
JP2014057052A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2802797C1 (ru) * 2020-08-13 2023-09-04 Чансинь Мемори Текнолоджис, Инк. Способ изготовления структуры разрядной шины, способ изготовления полупроводниковой структуры и полупроводниковая структура

Also Published As

Publication number Publication date
US20160276488A1 (en) 2016-09-22
JP6725276B2 (ja) 2020-07-15
US10147823B2 (en) 2018-12-04
KR20160112997A (ko) 2016-09-28
KR102524181B1 (ko) 2023-04-21
JP2016178297A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
JP2020161845A (ja) 電子機器
JP6841945B2 (ja) 表示装置
JP6880267B2 (ja) 半導体装置
JP6945976B2 (ja) 半導体装置の作製方法
US10522397B2 (en) Manufacturing method of semiconductor device
JP2021132236A (ja) 半導体装置
JP2016181696A (ja) 半導体装置の作製方法
TW201642472A (zh) 半導體裝置的製造方法
JP2022068260A (ja) 半導体装置
JP6828119B2 (ja) 表示装置
JP2022062199A (ja) 半導体装置
TWI672812B (zh) 半導體裝置、模組及電子裝置
JP2022000934A (ja) 半導体装置
JP2021093554A (ja) 半導体装置
JP2016225585A (ja) 半導体装置
JP2022009531A (ja) 半導体装置の作製方法
WO2017009738A1 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211001

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211130