JP2021132236A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021132236A
JP2021132236A JP2021092989A JP2021092989A JP2021132236A JP 2021132236 A JP2021132236 A JP 2021132236A JP 2021092989 A JP2021092989 A JP 2021092989A JP 2021092989 A JP2021092989 A JP 2021092989A JP 2021132236 A JP2021132236 A JP 2021132236A
Authority
JP
Japan
Prior art keywords
insulator
conductor
transistor
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2021092989A
Other languages
English (en)
Inventor
明久 下村
Akihisa Shimomura
明久 下村
哲弘 田中
Tetsuhiro Tanaka
哲弘 田中
将之 木村
Masayuki Kimura
将之 木村
亮 徳丸
Ryo Tokumaru
亮 徳丸
大介 松林
Daisuke Matsubayashi
大介 松林
靖正 山根
Yasumasa Yamane
靖正 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021132236A publication Critical patent/JP2021132236A/ja
Priority to JP2023061287A priority Critical patent/JP2023080163A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】微細な構造を有するトランジスタを有する半導体装置を提供する。【解決手段】第１の絶縁体と、第２の絶縁体と、半導体と、導電体と、を有し、半導体は、第１の絶縁体上に配置され、第２の絶縁体は、半導体上に配置され、導電体は、第２の絶縁体上に配置され、半導体は、第１の領域と、第２の領域と、第３の領域と、を有し、第１の領域は、半導体と、導電体と、が互いに重なる領域であり、第２の領域および第３の領域は、半導体と、導電体と、が互いに重ならない領域であり、第２の領域および第３の領域は、スピネル型の結晶構造を有する領域を有する半導体装置である。【選択図】図１

Description

本発明の一態様は、半導体装置およびその作製方法に関する。
または、本発明は、例えば、トランジスタおよび半導体装置、ならびにそれらの作製方法
に関する。または、本発明は、例えば、表示装置、発光装置、照明装置、蓄電装置、記憶
装置、撮像装置、プロセッサ、電子機器に関する。または、表示装置、液晶表示装置、発
光装置、記憶装置、電子機器の作製方法に関する。または、半導体装置、表示装置、液晶
表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、作製方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、撮像装置、電気光学装置、半導体回路およ
び電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されてい
る。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成
するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能
な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温
での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの
開発が活発化している。
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子
へ利用することが開示された（特許文献１参照。）。また、１９９５年には、酸化物半導
体を用いたトランジスタが発明されており、その電気特性が開示された（特許文献２参照
。）。
２０１０年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタと比べ、優れた電
気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタが開
発された（特許文献３参照。）。該結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物は、ｃ軸配向性を有す
ることから、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ−Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などとも呼ばれている。
ＣＡＡＣ−ＯＳを用いたトランジスタは、その発見以降、優れた電気特性を有することが
報告されてきた。ＣＡＡＣ−ＯＳを用いたトランジスタは、例えば、以下のような点にお
いては、シリコンを用いたトランジスタよりも優れた特性を有している。
ＣＡＡＣ−ＯＳを用いたトランジスタは、短チャネルであってもフォノン散乱の影響が小
さいため、電界効果移動度の低下が起こりにくいことが報告されている（非特許文献１参
照。）。また、ＣＡＡＣ−ＯＳを用い、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃ
ｈａｎｎｅｌ）構造を有するトランジスタは、短チャネルにおいても良好なスイッチング
特性を有することが報告されている（非特許文献２参照。）。また、ＣＡＡＣ−ＯＳを用
いたトランジスタは高い動作速度を有する。例えば、２０ＧＨｚの遮断周波数が報告され
ている（非特許文献３参照。）。また、ＣＡＡＣ−ＯＳを用いたトランジスタは、高い耐
圧特性を有することが報告されている（特許文献４参照。）。また、ＣＡＡＣ−ＯＳを用
いたトランジスタは、温度による特性の変動が小さいことが報告されている（特許文献５
参照。）。
特開昭６３−２３９１１７号公報 特表平１１−５０５３７７号公報 特開２０１１−８６９２３号公報 特開２０１２−２５６８３８号公報 特開２０１３−２５０２６２号公報
Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．：Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ， ２０１４， ｐｐ１３８−１３９ Ｙ． Ｋｏｂａｙａｓｈｉ ｅｔ ａｌ．：ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， Ａｐｒｉｌ ２０１５， Ｖｏｌ．３６， Ｎｏ．４， ｐｐ３０９−３１１ Ｙ． Ｙａｋｕｂｏ ｅｔ ａｌ．：Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ， ２０１４， ｐｐ６４８−６４９
微細な構造を有するトランジスタを提供することを課題の一とする。または、電気特性の
良好なトランジスタを提供することを課題の一とする。または、電気特性の安定したトラ
ンジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジス
タを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタを提供
することを課題の一とする。または、該トランジスタを有する半導体装置を提供すること
を課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一
とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを
課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、第１の絶縁体と、第２の絶縁体と、半導体と、導電体と、を有し、半
導体は、第１の絶縁体上に配置され、第２の絶縁体は、半導体上に配置され、導電体は、
第２の絶縁体上に配置され、半導体は、第１の領域と、第２の領域と、第３の領域と、を
有し、第１の領域は、半導体と、導電体と、が互いに重なる領域であり、第２の領域およ
び第３の領域は、半導体と、導電体と、が互いに重ならない領域であり、第２の領域およ
び第３の領域は、スピネル型の結晶構造を有する領域を有する半導体装置である。
（２）
本発明の一態様は、第１の絶縁体と、第２の絶縁体と、保護膜、半導体と、導電体と、を
有し、半導体は、第１の絶縁体上に配置され、第２の絶縁体は、半導体上に配置され、導
電体は、第２の絶縁体上に配置され、保護膜は、導電体の側面と接する領域に配置され、
半導体は、第１の領域と、第２の領域と、第３の領域と、を有し、第１の領域は、半導体
と、導電体または保護膜の少なくとも一方と、が互いに重なる領域であり、第２の領域お
よび第３の領域は、半導体と、導電体と、が互いに重ならない領域であり、第２の領域お
よび第３の領域は、スピネル型の結晶構造を有する領域を有する半導体装置である。
（３）
本発明の一態様は、（１）または（２）において、第２の領域および第３の領域は、第１
の領域よりも導電率の高い領域を有する半導体装置である。
（４）
本発明の一態様は、（１）乃至（３）のいずれか一において、第２の領域および第３の領
域は、第１の領域よりも水素濃度の高い領域を有する半導体装置である。
（５）
本発明の一態様は、（１）乃至（４）のいずれか一において、第２の領域および第３の領
域は、第１の領域よりもヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フ
ッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタン、バ
ナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニ
ウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニ
ウム、タンタルまたはタングステンの濃度の高い領域を有する半導体装置である。
（６）
本発明の一態様は、（１）乃至（５）のいずれか一において、スピネル型の結晶構造を有
する領域は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ）
および亜鉛を有する半導体装置である。
（７）
本発明の一態様は、（１）乃至（６）のいずれか一において、第１の領域は、ｃ軸配向性
を有する半導体装置である。
（８）
本発明の一態様は、（１）乃至（７）のいずれか一において、さらに、第３の絶縁体と、
第４の絶縁体と、を有し、第３の絶縁体は、第１の絶縁体と、半導体と、の間に配置され
、第４の絶縁体は、半導体と、第２の絶縁体と、の間に配置され、第３の絶縁体および第
４の絶縁体は、インジウム、元素Ｍ（アルミニウム、ガリウム、イットリウムまたはスズ
）および亜鉛を有する半導体装置である。
（９）
本発明の一態様は、（８）において、第４の絶縁体は、半導体の側面と接する領域を有す
る半導体装置である。
（１０）
本発明の一態様は、（１）乃至（９）のいずれか一において、導電体と第２の絶縁体との
界面は、半導体の側面と面する領域を有する半導体装置である。
微細な構造を有するトランジスタを提供することができる。または、電気特性の良好なト
ランジスタを提供することができる。または、電気特性の安定したトランジスタを提供す
ることができる。または、高い周波数特性を有するトランジスタを提供することができる
。または、オフ時の電流の小さいトランジスタを提供することができる。または、該トラ
ンジスタを有する半導体装置を提供することができる。または、該半導体装置を有するモ
ジュールを提供することができる。または、該半導体装置、または該モジュールを有する
電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタのチャネル形成領域近傍のバンド図。 Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。 イオンの入射を説明する図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す斜視図および断面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係る電子機器を示す斜視図。 本発明の一態様に係る電子機器を示す斜視図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。なお、異なる符合の構成要素の記載を参照する場合
、参照された構成要素の厚さ、組成、構造または形状などについての記載を適宜用いるこ
とができる。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替え
ることが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさに
よって決定される。したがって、「接地電位」などと記載されている場合であっても、電
位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合
もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合
には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５
族元素などがある。ただし、不純物以外にも、過剰に含まれた主成分の元素がＤＯＳの原
因となる場合もある。その場合、微量（例えば０．００１原子％以上３原子％未満）の添
加物によってＤＯＳを低くできる場合がある。なお、該添加物としては、上述した不純物
となりうる元素を用いることもできる。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅ
ｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い
込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによ
って、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図ま
たは断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状
を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載
されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を
有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
なお、明細書において、単に半導体と記載される場合、様々な半導体に置き換えることが
できる場合がある。例えば、シリコン、ゲルマニウムなどの第１４族半導体、酸化物半導
体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜
鉛、硫化カドミウムなどの化合物半導体、および有機半導体に置き換えることができる。
＜トランジスタ＞
図１に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図１（Ａ
）に、トランジスタの上面図を示す。また、図１（Ｂ）に、図１（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図１（Ｃ）に、図１（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図１（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図１（Ｂ）および図１（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、を有する。また、絶縁体６０２上、半導体６０６
ｂ上および導電体６０４上には、絶縁体６０８が配置される。絶縁体６０８上には、絶縁
体６１８が配置される。絶縁体６１８および絶縁体６０８は、半導体６０６ｂに達する開
口部が設けられ、該開口部を介して導電体６１６ａおよび導電体６１６ｂが半導体６０６
ｂと接続される。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。領域６０７ａおよび領域６０７ｂについては
詳細を後述する。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａまたは絶縁体６０６
ｃの少なくとも一方と接する領域が凸部となり、接しない領域が凹部となる場合がある。
また、半導体６０６ｂは、凹凸を有する場合がある。例えば、絶縁体６０６ｃと接する領
域が凸部となり、接しない領域が凹部となる場合がある。
なお、半導体６０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また
、導電体６０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）
としての機能を有する。また、導電体６１３は、トランジスタの第２のゲート電極（バッ
クゲート電極ともいう。）としての機能を有する。また、領域６０７ａおよび領域６０７
ｂは、トランジスタのソース領域およびドレイン領域としての機能を有する。
図１（Ｃ）に示すように、導電体６０４または／および導電体６１３の電界によって、半
導体６０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導体
を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ
−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体６０６ｂの全体（上面、下面およ
び側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース
−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることがで
きる。
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体６０６ｂの側面にも
チャネルが形成される。したがって、半導体６０６ｂが厚いほどチャネル領域は大きくな
る。即ち、半導体６０６ｂが厚いほど、トランジスタのオン電流を大きくすることができ
る。また、半導体６０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため
、サブスレッショルドスイング値を小さくすることができる。例えば、２０ｎｍ以上、好
ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上
の厚さの領域を有する半導体６０６ｂとすればよい。ただし、半導体装置の生産性が低下
する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ま
しくは１５０ｎｍ以下の厚さの領域を有する半導体６０６ｂとすればよい。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、
より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域
を有する。
基板６００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を
有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板な
どがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などが
ある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さら
には、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶
縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。
または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子と
しては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板６００として、可とう性基板を用いてもよい。なお、可とう性基板上に装置を
設ける方法としては、非可とう性の基板上に装置を作製した後、装置を剥離し、可とう性
基板である基板６００に転置する方法もある。その場合には、非可とう性基板と装置との
間に剥離層を設けるとよい。なお、基板６００として、繊維を編みこんだシート、フィル
ムまたは箔などを用いてもよい。また、基板６００が伸縮性を有してもよい。また、基板
６００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。また
は、元の形状に戻らない性質を有してもよい。基板６００の厚さは、例えば、５μｍ以上
７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以
上３００μｍ以下とする。基板６００を薄くすると、半導体装置を軽量化することができ
る。また、基板６００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場
合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。その
ため、落下などによって基板６００上の半導体装置に加わる衝撃などを緩和することがで
きる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板６００としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板６００は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板６００とし
ては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１
０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
６００として好適である。
絶縁体６０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体６０３としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
導電体６１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
絶縁体６０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体６０２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
半導体６０６ｂが酸化物半導体である場合、絶縁体６０２は過剰酸素を有する絶縁体であ
ることが好ましい。なお、過剰酸素とは、絶縁体中などに存在し、かつ絶縁体などと結合
していない（遊離した）酸素、または絶縁体などとの結合エネルギーの低い酸素をいう。
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上
７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍ
ｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／
ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および
測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式
で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガス
の全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一
定量の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。
具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３
以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳ
Ｒ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非
対称の信号を有することもある。
絶縁体６１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体６１２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
半導体６０６ｂが酸化物半導体である場合、絶縁体６１２は過剰酸素を有する絶縁体であ
ることが好ましい。
導電体６０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
絶縁体６０８は、例えば、水素透過性の低い（水素をバリアする性質の）絶縁体である。
水素は、原子半径などが小さいため絶縁体中を拡散しやすい（拡散係数が大きい）。例え
ば、密度の低い絶縁体は、水素透過性が高くなる。言い換えれば、密度の高い絶縁体は水
素透過性が低くなる。密度の低い絶縁体は、絶縁体全体の密度が低い必要はなく、部分的
に密度が低い場合も含む。これは、密度の低い領域が水素の経路となるためである。水素
を透過しうる密度は一意には定まらないが、代表的には２．６ｇ／ｃｍ３未満などが挙げ
られる。密度の低い絶縁体としては、例えば、酸化シリコンおよび酸化窒化シリコンなど
の無機絶縁体、ならびにポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミ
ドなど）、ポリイミド、ポリカーボネートおよびアクリルなどの有機絶縁体などがある。
密度の高い絶縁体としては、例えば、酸化マグネシウム、酸化アルミニウム、酸化ゲルマ
ニウム、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオ
ジム、酸化ハフニウムおよび酸化タンタルなどがある。なお、密度の低い絶縁体および密
度の高い絶縁体は、上述の絶縁体に限定されない。例えば、これらの絶縁体に、ホウ素、
窒素、フッ素、ネオン、リン、塩素またはアルゴンから選ばれた一種以上の元素が含まれ
ていてもよい。
また、結晶粒界を有する絶縁体は、水素透過性が高い場合がある。言い換えれば、結晶粒
界を有さない（または結晶粒界が少ない）絶縁体は水素を透過させにくい。例えば、非多
結晶絶縁体（非晶質絶縁体など）は、多結晶絶縁体と比べて水素透過性が低くなる。
また、水素との結合エネルギーが高い絶縁体は、水素透過性が低い場合がある。例えば、
水素と結合して水素化合物を作る絶縁体が、装置の作製工程または装置の動作における温
度で水素を脱離しない程度の結合エネルギーを有すれば、水素透過性の低い絶縁体といえ
る。例えば、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００
℃以上１０００℃以下で水素化合物を作る絶縁体は、水素透過性が低い場合がある。また
、例えば、水素の脱離温度が、２００℃以上１０００℃以下、３００℃以上１０００℃以
下、または４００℃以上１０００℃以下である水素化合物を作る絶縁体は、水素透過性が
低い場合がある。一方、水素の脱離温度が、２０℃以上４００℃以下、２０℃以上３００
℃以下、または２０℃以上２００℃以下である水素化合物を作る絶縁体は、水素透過性が
高い場合がある。また、容易に脱離する水素、および遊離した水素を過剰水素と呼ぶ場合
がある。
また、絶縁体６０８は、例えば、酸素透過性の低い（酸素をバリアする性質の）絶縁体で
ある。
また、絶縁体６０８は、例えば、水の透過性の低い（水をバリアする性質の）絶縁体であ
る。
絶縁体６１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体６１８としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
なお、絶縁体６１８は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体
６１８は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンまたは樹
脂などを有することが好ましい。樹脂としては、例えば、ポリエステル、ポリオレフィン
、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリ
ルなどがある。または、炭素を含む酸化シリコン、炭素を含む酸化窒化シリコン、炭素を
含む窒化酸化シリコンまたは炭素を含む窒化シリコンなどを有することが好ましい。
導電体６１６ａおよび導電体６１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、導電体６１６ａおよび導電体６１６ｂを積層とする場合、絶縁体６１８および絶縁
体６０８の開口部を埋め、電極としての機能を有する導電体（プラグともいう。）と、絶
縁体６１８より上方にあり、配線としての機能を有する導電体と、を用いてもよい。また
、プラグ部に下地導電体があってもよい。下地導電体を有することで、半導体６０６ｂと
プラグとの密着性を高めることや、接触抵抗を低くすることができる。また、下地導電体
が不純物をバリアする機能を有すると、プラグまたは配線などに含まれる不純物がチャネ
ル形成領域に到達することを抑制できて好ましい場合がある。
以下では、絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃについて説明する。
半導体６０６ｂの上下に絶縁体６０６ａおよび絶縁体６０６ｃを配置することで、トラン
ジスタの電気特性を向上させることができる場合がある。
絶縁体６０６ａはＣＡＡＣ−ＯＳを有することが好ましい。半導体６０６ｂはＣＡＡＣ−
ＯＳを有することが好ましい。絶縁体６０６ｃはＣＡＡＣ−ＯＳを有することが好ましい
。
半導体６０６ｂは、例えば、インジウムを含む酸化物である。半導体６０６ｂは、例えば
、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体６０６
ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イッ
トリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、
シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン
、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素
Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸
素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウム
よりも高い元素である。または、元素Ｍは、例えば、酸化物のエネルギーギャップを大き
くする機能を有する元素である。また、半導体６０６ｂは、亜鉛を含むと好ましい。酸化
物は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体６０６ｂは、インジウムを含む酸化物に限定されない。半導体６０６ｂは
、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含
む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
半導体６０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体６０６
ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８
ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、絶縁体６０６ａおよび絶縁体６０６ｃは、半導体６０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物である。半導体６０６ｂを構成する
酸素以外の元素一種以上、または二種以上から絶縁体６０６ａおよび絶縁体６０６ｃが構
成されるため、絶縁体６０６ａと半導体６０６ｂとの界面、および半導体６０６ｂと絶縁
体６０６ｃとの界面において、欠陥準位が形成されにくい。
絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃは、少なくともインジウムを含む
と好ましい。なお、絶縁体６０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を
１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａ
ｔｏｍｉｃ％より高いとする。また、半導体６０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉ
ｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ
％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％
より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体６０６ｃがＩｎ−Ｍ−Ｚｎ
酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが
５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２
５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、絶縁体６０６ｃは
、絶縁体６０６ａと同種の酸化物を用いても構わない。ただし、絶縁体６０６ａまたは／
および絶縁体６０６ｃがインジウムを含まなくても構わない場合がある。例えば、絶縁体
６０６ａまたは／および絶縁体６０６ｃが酸化ガリウムであっても構わない。なお、絶縁
体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃに含まれる各元素の原子数が、簡単な
整数比にならなくても構わない。
半導体６０６ｂは、絶縁体６０６ａおよび絶縁体６０６ｃよりも電子親和力の大きい酸化
物を用いる。例えば、半導体６０６ｂとして、絶縁体６０６ａおよび絶縁体６０６ｃより
も電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ
以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、絶縁体６０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さら
に好ましくは９０％以上とする。
このとき、ゲート電圧を印加すると、絶縁体６０６ａ、半導体６０６ｂ、絶縁体６０６ｃ
のうち、電子親和力の大きい半導体６０６ｂにチャネルが形成される。
ここで、絶縁体６０６ａと半導体６０６ｂとの間には、絶縁体６０６ａと半導体６０６ｂ
との混合領域を有する場合がある。また、半導体６０６ｂと絶縁体６０６ｃとの間には、
半導体６０６ｂと絶縁体６０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準
位密度が低くなる。そのため、絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃの
積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合とも
いう。）バンド図となる（図２２参照。）。なお、絶縁体６０６ａ、半導体６０６ｂおよ
び絶縁体６０６ｃは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、絶縁体６０６ａ中および絶縁体６０６ｃ中ではなく、半導体６０６ｂ
中を主として移動する。なお、絶縁体６０６ａおよび絶縁体６０６ｃは、単独で存在した
場合には導体、半導体または絶縁体のいずれの性質も取りうるが、トランジスタの動作時
においてはチャネルを形成しない領域を有する。具体的には、絶縁体６０６ａと半導体６
０６ｂとの界面近傍、および絶縁体６０６ｃと半導体６０６ｂとの界面近傍のみにチャネ
ルが形成され、そのほかの領域にはチャネルが形成されない。したがって、トランジスタ
の動作上は絶縁体と呼ぶことができるため、本明細書中では半導体および導電体ではなく
絶縁体と表記する。ただし、絶縁体６０６ａと、半導体６０６ｂと、絶縁体６０６ｃと、
は相対的な物性の違いによって半導体と絶縁体とを呼び分けられるだけであって、例えば
、絶縁体６０６ａまたは絶縁体６０６ｃとして用いることのできる絶縁体を、半導体６０
６ｂとして用いることができる場合がある。上述したように、絶縁体６０６ａと半導体６
０６ｂとの界面における欠陥準位密度、および半導体６０６ｂと絶縁体６０６ｃとの界面
における欠陥準位密度を低くすることによって、半導体６０６ｂ中で電子の移動が阻害さ
れることが少なく、トランジスタのオン電流を大きくすることができる。
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くする
ことができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動する
と推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合に
も阻害される。
トランジスタのオン電流を大きくするためには、例えば、半導体６０６ｂの上面または下
面（被形成面、ここでは絶縁体６０６ａの上面）の、１μｍ×１μｍの範囲における二乗
平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましく
は０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満と
すればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎ
ｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは
０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖ
ともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、よ
り好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ
・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用い
て測定することができる。
また、トランジスタのオン電流を大きくするためには、絶縁体６０６ｃの厚さは小さいほ
ど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以
下の領域を有する絶縁体６０６ｃとすればよい。一方、絶縁体６０６ｃは、チャネルの形
成される半導体６０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコン
など）が入り込まないようブロックする機能を有する。そのため、絶縁体６０６ｃは、あ
る程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上
、さらに好ましくは２ｎｍ以上の厚さの領域を有する絶縁体６０６ｃとすればよい。また
、絶縁体６０６ｃは、絶縁体６０２などから放出される酸素の外方拡散を抑制するために
、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、絶縁体６０６ａは厚く、絶縁体６０６ｃは薄いことが
好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ
以上、より好ましくは６０ｎｍ以上の厚さの領域を有する絶縁体６０６ａとすればよい。
絶縁体６０６ａの厚さを、厚くすることで、隣接する絶縁体と絶縁体６０６ａとの界面か
らチャネルの形成される半導体６０６ｂまでの距離を離すことができる。ただし、半導体
装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎ
ｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する絶縁体６０６ａとすればよ
い。
例えば、半導体６０６ｂと絶縁体６０６ａとの間に、例えば、二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において
、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシ
リコン濃度となる領域を有する。また、半導体６０６ｂと絶縁体６０６ｃとの間に、ＳＩ
ＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以
下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以
下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃ
ｍ３以下のシリコン濃度となる領域を有する。
また、半導体６０６ｂは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×
１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×
１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上
１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ
３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導
体６０６ｂの水素濃度を低減するために、絶縁体６０６ａおよび絶縁体６０６ｃの水素濃
度を低減すると好ましい。絶縁体６０６ａおよび絶縁体６０６ｃは、ＳＩＭＳにおいて、
１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは
１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の
水素濃度となる領域を有する。また、半導体６０６ｂは、ＳＩＭＳにおいて、１×１０１
５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１
５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１
０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度と
なる領域を有する。また、半導体６０６ｂの窒素濃度を低減するために、絶縁体６０６ａ
および絶縁体６０６ｃの窒素濃度を低減すると好ましい。絶縁体６０６ａおよび絶縁体６
０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０
１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
上述の３層構造は一例である。例えば、絶縁体６０６ａまたは絶縁体６０６ｃのない２層
構造としても構わない。または、絶縁体６０６ａの上もしくは下、または絶縁体６０６ｃ
上もしくは下に、絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃとして例示した
半導体のいずれか一を有する４層構造としても構わない。または、絶縁体６０６ａの上、
絶縁体６０６ａの下、絶縁体６０６ｃの上、絶縁体６０６ｃの下のいずれか二箇所以上に
、絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃとして例示した半導体のいずれ
か一を有するｎ層構造（ｎは５以上の整数）としても構わない。
＜組成＞
以下では、Ｉｎ−Ｍ−Ｚｎ酸化物の組成について説明する。なお、元素Ｍは、アルミニウ
ム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素
としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モ
リブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどが
ある。
図２３は、各頂点にＩｎ、ＭまたはＺｎを配置した三角図である。また、図中の［Ｉｎ］
はＩｎの原子濃度を示し、［Ｍ］は元素Ｍの原子濃度を示し、［Ｚｎ］はＺｎの原子濃度
を示す。
Ｉｎ−Ｍ−Ｚｎ酸化物の結晶はホモロガス構造を有することが知られており、ＩｎＭＯ３
（ＺｎＯ）ｍ（ｍは自然数。）で示される。また、ＩｎとＭとを置き換えることが可能で
あるため、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍで示すこともできる。これは、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１＋α：１−α：１、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−
α：２、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：３、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１＋α：１−α：４、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：５と表
記した破線で示される組成である。なお、破線上の太線は、例えば、原料となる酸化物を
混合し、１３５０℃で焼成した場合に固溶体となりうる組成である。
よって、上述の固溶体となりうる組成に近づけることで、結晶性を高くすることができる
。なお、スパッタリング法によってＩｎ−Ｍ−Ｚｎ酸化物を成膜する場合、ターゲットの
組成と膜の組成とが異なる場合がある。例えば、ターゲットとして原子数比が「１：１：
１」、「１：１：１．２」、「３：１：２」、「４：２：４．１」、「１：３：２」、「
１：３：４」、「１：４：５」のＩｎ−Ｍ−Ｚｎ酸化物を用いた場合、膜の原子数比はそ
れぞれ「１：１：０．７（０．５から０．９程度）」、「１：１：０．９（０．８から１
．１程度）」、「３：１：１．５（１から１．８程度）」、「４：２：３（２．６から３
．６程度）」、「１：３：１．５（１から１．８程度）」、「１：３：３（２．５から３
．５程度）」、「１：４：４（３．４から４．４程度）」となる。したがって、所望の組
成の膜を得るためには、組成の変化を考慮してターゲットの組成を選択すればよい。
＜酸化物半導体の構造＞
以下では、絶縁体６０６ａ、半導体６０６ｂおよび絶縁体６０６ｃなどに用いることので
きる酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉ
ｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図４７（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
図４７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図４７（Ｂ）に示す。
図４７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図４７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図４７（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図４７（Ｂ）および図４７（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図４７（Ｄ）参照。）。図４７（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図４７（Ｄ）に示す領域５１６１に相当する。
また、図４８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図４８（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４８（Ｂ）、図４８（Ｃ）および図
４８（Ｄ）に示す。図４８（Ｂ）、図４８（Ｃ）および図４８（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４９（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。例えば、２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶
構造（例えば、スピネル型の結晶構造）の（２２２）面に帰属される場合がある。なお、
Ｉｎ−Ｍ−Ｚｎ酸化物のようにインジウムが含まれる場合、２θが３６°近傍のピークは
、Ｚｎ（Ｇａ２−ＸＩｎＸ）Ｏ４のスピネル型の結晶を示す場合がある。ただし、Ｘは有
理数であり、０＜Ｘ＜２とする。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａ
ｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピー
クを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図４９（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図４９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図５０（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図５０（Ｂ）に示す。図５０
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図５０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図５０（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキ
ャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性
または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く
、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図５１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図５１より、ａ−ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図５１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
５１中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜低抵抗な領域＞
以下では、領域６０７ａおよび領域６０７ｂについて、詳細に説明する。
領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａおよび半導体６０６ｂに渡って設け
られる領域である。領域６０７ａおよび領域６０７ｂは、ほかの領域よりも導電性の高い
領域である。より詳細には、領域６０７ａおよび領域６０７ｂは、ほかの領域よりもキャ
リア密度の高い領域である。
例えば、絶縁体６０６ａおよび半導体６０６ｂがＩｎ−Ｍ−Ｚｎ酸化物である場合、水素
はキャリア発生の要因となる。例えば、酸素欠損のサイトに水素が入ると、ドナー準位が
形成される。酸素欠損のサイトに入った水素は、隣接する金属元素と弱く結合することで
安定である。そのため、トランジスタの作製工程における加熱処理などで放出されにくい
。即ち、一度ドナー準位を形成すると、領域６０７ａおよび領域６０７ｂの導電性を高く
保つことができる。また、チャネル形成領域などへ水素が入ることを抑制することもでき
る。一方、格子間に遊離した水素や酸素のダングリングボンドを終端している水素は、キ
ャリアを発生しない場合がある。これは、Ｉｎ−Ｍ−Ｚｎ酸化物において、キャリア密度
が水素濃度よりも低いことから理解できる。
見方を変えると、Ｉｎ−Ｍ−Ｚｎ酸化物中には、キャリアの発生に寄与していない余剰水
素が多く存在するといえる。この余剰水素を、酸素欠損に移動させることで、Ｉｎ−Ｍ−
Ｚｎ酸化物の導電性を高くすることができる。そのためには、領域６０７ａおよび領域６
０７ｂの酸素欠損密度が高いことが好ましい。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物がスピネル型の結晶構造を有する領域を有する場合、該領
域または／および該領域とその他の領域との界面は酸素欠損密度が高くなる場合がある。
例えば、該領域とその他の領域との界面には、結晶粒界が形成される。結晶粒界は、酸素
欠損などの欠陥準位密度が高いため、水素が入ることでドナー準位を形成する。また、結
晶粒界は面であるため、点状に分布する欠陥準位よりも効率よくＩｎ−Ｍ−Ｚｎ酸化物の
導電性を高くすることができる。したがって、領域６０７ａおよび領域６０７ｂは、スピ
ネル型の結晶構造を有する領域を有することが好ましい。
＜トランジスタ変形例＞
以下では、本発明の一態様に係る半導体装置の有するトランジスタの変形例について説明
する。なお、図１で説明した内容と重複する場合は、説明を省略する場合がある。例えば
、同じ符号を付した構成要素については、図１で説明した内容を参酌することができる。
図２に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図２（Ａ
）に、トランジスタの上面図を示す。また、図２（Ｂ）に、図２（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図２（Ｃ）に、図２（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図２（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図２（Ｂ）および図２（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、を有する。また、絶縁体６１２上および導電体６
０４上には、絶縁体６０８が配置される。絶縁体６０８上には、絶縁体６１８が配置され
る。絶縁体６１８、絶縁体６０８、絶縁体６１２および絶縁体６０６ｃは、半導体６０６
ｂに達する開口部が設けられ、該開口部を介して導電体６１６ａおよび導電体６１６ｂが
半導体６０６ｂと接続される。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａと接する領域が凸部
となり、接しない領域が凹部となる場合がある。また、絶縁体６１２は、凹凸を有する場
合がある。例えば、導電体６０４と接する領域が凸部となり、接しない領域が凹部となる
場合がある。
図３に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図３（Ａ
）に、トランジスタの上面図を示す。また、図３（Ｂ）に、図３（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図３（Ｃ）に、図３（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図３（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図３（Ｂ）および図３（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、を有する。また、絶縁体６０６ｃ上および導電体
６０４上には、絶縁体６０８が配置される。絶縁体６０８上には、絶縁体６１８が配置さ
れる。絶縁体６１８、絶縁体６０８および絶縁体６０６ｃは、半導体６０６ｂに達する開
口部が設けられ、該開口部を介して導電体６１６ａおよび導電体６１６ｂが半導体６０６
ｂと接続される。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａと接する領域が凸部
となり、接しない領域が凹部となる場合がある。
図４に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図４（Ａ
）に、トランジスタの上面図を示す。また、図４（Ｂ）に、図４（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図４（Ｃ）に、図４（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図４（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図４（Ｂ）および図４（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、を有する。また、絶縁体６１２上および導電体６
０４上には、絶縁体６０８が配置される。絶縁体６０８上には、絶縁体６１８が配置され
る。絶縁体６１８、絶縁体６０８、絶縁体６１２および絶縁体６０６ｃは、半導体６０６
ｂに達する開口部が設けられ、該開口部を介して導電体６１６ａおよび導電体６１６ｂが
半導体６０６ｂと接続される。
絶縁体６１２は、絶縁体６１２ａと、絶縁体６１２ｂと、が順に積層した構造を有する。
例えば、絶縁体６１２ｂには、金属酸化物を用いることが好ましい。金属酸化物を用いる
ことで絶縁体６１２ｂに凹凸がほとんど形成されない場合がある。金属酸化物としては、
比誘電率の高い金属酸化物を用いることが好ましい。例えば、比誘電率が７以上、好まし
くは１０以上、さらに好ましくは１４以上の金属酸化物を用いることが好ましい。比誘電
率の高い金属酸化物を絶縁体６１２の一部に用いることで、物理膜厚を厚くしつつ、等価
酸化膜厚を薄くすることができる。そのため、トランジスタを微細化していくことで等価
酸化膜厚が薄くなった場合でもトランジスタのリーク電流を小さくすることができる。
また、絶縁体６１２ａには、エネルギーギャップの大きい絶縁体を用いることが好ましい
。例えば、エネルギーギャップが６ｅＶ以上、好ましくは７ｅＶ以上の絶縁体を用いれば
よい。エネルギーギャップの大きい絶縁体を絶縁体６１２の一部に用いることで、トラン
ジスタのリーク電流を小さくすることができる。なお、絶縁体６１２ａと、絶縁体６１２
ｂと、を逆の順に積層してもよい。また、絶縁体６１２ａまたは／および絶縁体６１２ｂ
の上または下に、さらに絶縁体を配置してもよい。例えば、比誘電率の高い絶縁体を、エ
ネルギーギャップの大きい絶縁体で挟む構造であってもよいし、エネルギーギャップの大
きい絶縁体を、比誘電率の高い絶縁体で挟む構造であってもよい。
なお、ここでは絶縁体６１２が積層構造を有する場合について説明したが、同様の積層構
造を絶縁体６０２に用いてもよい。絶縁体６０２を積層構造としても、トランジスタのリ
ーク電流を小さくできる場合がある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
図５に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図５（Ａ
）に、トランジスタの上面図を示す。また、図５（Ｂ）に、図５（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図５（Ｃ）に、図５（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図５（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図５（Ｂ）および図５（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、絶縁体６１２上にあり、導電体６０４の側面と接
する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と接する
領域を有する絶縁体６１１と、を有する。また、絶縁体６０２上、半導体６０６ｂ上、絶
縁体６１２上、絶縁体６１０上、絶縁体６１１上および導電体６０４上には、絶縁体６０
８が配置される。絶縁体６０８上には、絶縁体６１８が配置される。絶縁体６１８および
絶縁体６０８は、半導体６０６ｂに達する開口部が設けられ、該開口部を介して導電体６
１６ａおよび導電体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが、導電
体６１６ａまたは導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するように配置
されていてもよい。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮めることが
できるため、トランジスタのオン電流を大きくすることができる場合がある。なお、絶縁
体６１１は、導電体６０４の側面の傾斜角度によっては形成されない場合がある。また、
図示しないが、絶縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する絶縁体
が形成される場合もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａまたは絶縁体６０６
ｃの少なくとも一方と接する領域が凸部となり、接しない領域が凹部となる場合がある。
また、半導体６０６ｂは、凹凸を有する場合がある。例えば、絶縁体６０６ｃと接する領
域が凸部となり、接しない領域が凹部となる場合がある。
図６に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図６（Ａ
）に、トランジスタの上面図を示す。また、図６（Ｂ）に、図６（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図６（Ｃ）に、図６（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図６（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図６（Ｂ）および図６（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、絶縁体６１２上にあり、導電体６０４の側面と接
する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と接する
領域を有する絶縁体６１１と、を有する。また、絶縁体６１２上、絶縁体６１０上、絶縁
体６１１上および導電体６０４上には、絶縁体６０８が配置される。絶縁体６０８上には
、絶縁体６１８が配置される。絶縁体６１８、絶縁体６０８、絶縁体６１２および絶縁体
６０６ｃは、半導体６０６ｂに達する開口部が設けられ、該開口部を介して導電体６１６
ａおよび導電体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが、導電体６
１６ａまたは導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するように配置され
ていてもよい。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮めることができ
るため、トランジスタのオン電流を大きくすることができる場合がある。なお、絶縁体６
１１は、導電体６０４の側面の傾斜角度によっては形成されない場合がある。また、図示
しないが、絶縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する絶縁体が形
成される場合もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａと接する領域が凸部
となり、接しない領域が凹部となる場合がある。また、絶縁体６１２は、凹凸を有する場
合がある。例えば、導電体６０４と接する領域が凸部となり、接しない領域が凹部となる
場合がある。
図７に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図７（Ａ
）に、トランジスタの上面図を示す。また、図７（Ｂ）に、図７（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図７（Ｃ）に、図７（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図７（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図７（Ｂ）および図７（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、絶縁体６１２上にあり、導電体６０４の側面と接
する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と接する
領域を有する絶縁体６１１と、を有する。また、絶縁体６０６ｃ上、絶縁体６１０上、絶
縁体６１１上および導電体６０４上には、絶縁体６０８が配置される。絶縁体６０８上に
は、絶縁体６１８が配置される。絶縁体６１８、絶縁体６０８および絶縁体６０６ｃは、
半導体６０６ｂに達する開口部が設けられ、該開口部を介して導電体６１６ａおよび導電
体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが、導電体６１６ａまたは
導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するように配置されていてもよい
。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮めることができるため、トラ
ンジスタのオン電流を大きくすることができる場合がある。なお、絶縁体６１１は、導電
体６０４の側面の傾斜角度によっては形成されない場合がある。また、図示しないが、絶
縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する絶縁体が形成される場合
もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａと接する領域が凸部
となり、接しない領域が凹部となる場合がある。
図８に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図８（Ａ
）に、トランジスタの上面図を示す。また、図８（Ｂ）に、図８（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図８（Ｃ）に、図８（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図８（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図８（Ｂ）および図８（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、絶縁体６１２上にあり、導電体６０４の側面と接
する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と接する
領域を有する絶縁体６１１と、を有する。また、絶縁体６１２上、絶縁体６１０上、絶縁
体６１１上および導電体６０４上には、絶縁体６０８が配置される。絶縁体６０８上には
、絶縁体６１８が配置される。絶縁体６１８、絶縁体６０８、絶縁体６１２および絶縁体
６０６ｃは、半導体６０６ｂに達する開口部が設けられ、該開口部を介して導電体６１６
ａおよび導電体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが、導電体６
１６ａまたは導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するように配置され
ていてもよい。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮めることができ
るため、トランジスタのオン電流を大きくすることができる場合がある。なお、絶縁体６
１１は、導電体６０４の側面の傾斜角度によっては形成されない場合がある。また、図示
しないが、絶縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する絶縁体が形
成される場合もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６１２は、絶縁体６１２ａと、絶縁体６１２ｂと、が順に積層した構造を有する。
例えば、絶縁体６１２ｂには、金属酸化物を用いることが好ましい。金属酸化物を用いる
ことで絶縁体６１２ｂに凹凸がほとんど形成されない場合がある。金属酸化物としては、
比誘電率の高い金属酸化物を用いることが好ましい。例えば、比誘電率が７以上、好まし
くは１０以上、さらに好ましくは１４以上の金属酸化物を用いることが好ましい。比誘電
率の高い金属酸化物を絶縁体６１２の一部に用いることで、物理膜厚を厚くしつつ、等価
酸化膜厚を薄くすることができる。そのため、トランジスタを微細化していくことで等価
酸化膜厚を薄くなった場合でもトランジスタのリーク電流を小さくすることができる。
また、絶縁体６１２ａには、エネルギーギャップの大きい絶縁体を用いることが好ましい
。例えば、エネルギーギャップが６ｅＶ以上、好ましくは７ｅＶ以上の絶縁体を用いれば
よい。エネルギーギャップの大きい絶縁体を絶縁体６１２の一部に用いることで、トラン
ジスタのリーク電流を小さくすることができる。なお、絶縁体６１２ａと、絶縁体６１２
ｂと、を逆の順に積層してもよい。また、絶縁体６１２ａまたは／および絶縁体６１２ｂ
の上または下に、さらに絶縁体を配置してもよい。例えば、比誘電率の高い絶縁体を、エ
ネルギーギャップの大きい絶縁体で挟む構造であってもよいし、エネルギーギャップの大
きい絶縁体を、比誘電率の高い絶縁体で挟む構造であってもよい。
なお、ここでは絶縁体６１２が積層構造を有する場合について説明したが、同様の積層構
造を絶縁体６０２に用いてもよい。絶縁体６０２を積層構造としても、トランジスタのリ
ーク電流を小さくできる場合がある。
図９に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図９（Ａ
）に、トランジスタの上面図を示す。また、図９（Ｂ）に、図９（Ａ）における一点鎖線
Ｇ１−Ｇ２に相当する断面図を示す。また、図９（Ｃ）に、図９（Ａ）における一点鎖線
Ｇ３−Ｇ４に相当する断面図を示す。なお、図９（Ａ）では、理解を容易にするため絶縁
体などの構成要素の一部を省略している。
図９（Ｂ）および図９（Ｃ）に示す断面図において、トランジスタは、基板６００上の絶
縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６０２
と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半導体
６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６１２
と、絶縁体６１２上の導電体６０４と、半導体６０６ｂ上にあり、導電体６０４の側面と
接する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と接す
る領域を有する絶縁体６１１と、を有する。また、絶縁体６０２上、半導体６０６ｂ上、
絶縁体６１２上、絶縁体６１０上、絶縁体６１１上および導電体６０４上には、絶縁体６
０８が配置される。絶縁体６０８上には、絶縁体６１８が配置される。絶縁体６１８およ
び絶縁体６０８は、半導体６０６ｂに達する開口部が設けられ、該開口部を介して導電体
６１６ａおよび導電体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが、導
電体６１６ａまたは導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するように配
置されていてもよい。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮めること
ができるため、トランジスタのオン電流を大きくすることができる場合がある。なお、絶
縁体６１１は、導電体６０４の側面の傾斜角度によっては形成されない場合がある。また
、図示しないが、絶縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する絶縁
体が形成される場合もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａまたは絶縁体６０６
ｃの少なくとも一方と接する領域が凸部となり、接しない領域が凹部となる場合がある。
また、絶縁体６１０と接する領域が、凸部と凹部の間の厚さになる場合がある。また、半
導体６０６ｂは、凹凸を有する場合がある。例えば、絶縁体６０６ｃと接する領域が凸部
となり、接しない領域が凹部となる場合がある。
図１０に、本発明の一態様に係る半導体装置の有するトランジスタの構造を示す。図１０
（Ａ）に、トランジスタの上面図を示す。また、図１０（Ｂ）に、図１０（Ａ）における
一点鎖線Ｇ１−Ｇ２に相当する断面図を示す。また、図１０（Ｃ）に、図１０（Ａ）にお
ける一点鎖線Ｇ３−Ｇ４に相当する断面図を示す。なお、図１０（Ａ）では、理解を容易
にするため絶縁体などの構成要素の一部を省略している。
図１０（Ｂ）および図１０（Ｃ）に示す断面図において、トランジスタは、基板６００上
の絶縁体６０３および導電体６１３と、絶縁体６０３上および導電体６１３上の絶縁体６
０２と、絶縁体６０２上の絶縁体６０６ａと、絶縁体６０６ａ上の半導体６０６ｂと、半
導体６０６ｂ上および絶縁体６０２上の絶縁体６０６ｃと、絶縁体６０６ｃ上の絶縁体６
１２と、絶縁体６１２上の導電体６０４と、絶縁体６０６ｃ上にあり、導電体６０４の側
面と接する領域を有する絶縁体６１０と、導電体６０４上にあり、導電体６０４の側面と
接する領域を有する絶縁体６１１と、を有する。また、絶縁体６０２上、半導体６０６ｂ
上、絶縁体６１２上、絶縁体６１０上、絶縁体６１１上および導電体６０４上には、絶縁
体６０８が配置される。絶縁体６０８上には、絶縁体６１８が配置される。絶縁体６１８
および絶縁体６０８は、半導体６０６ｂに達する開口部が設けられ、該開口部を介して導
電体６１６ａおよび導電体６１６ｂが半導体６０６ｂと接続される。なお、図示しないが
、導電体６１６ａまたは導電体６１６ｂの少なくとも一方が、絶縁体６１０に接するよう
に配置されていてもよい。その場合、導電体６１６ａと導電体６１６ｂとの距離を縮める
ことができるため、トランジスタのオン電流を大きくすることができる場合がある。なお
、絶縁体６１１は、導電体６０４の側面の傾斜角度によっては形成されない場合がある。
また、図示しないが、絶縁体６０６ａおよび半導体６０６ｂの側面に接する領域を有する
絶縁体が形成される場合もある。
絶縁体６０６ａおよび半導体６０６ｂは、領域６０７ａおよび領域６０７ｂを有する。領
域６０７ａおよび領域６０７ｂは、そのほかの領域と比べて導電性の高い（抵抗の低い）
領域である。なお、領域６０７ａおよび領域６０７ｂは、絶縁体６０６ａのみ、または半
導体６０６ｂのみに設けられていてもよい。
絶縁体６０２は、凹凸を有する場合がある。例えば、絶縁体６０６ａまたは絶縁体６０６
ｃの少なくとも一方と接する領域が凸部となり、接しない領域が凹部となる場合がある。
また、絶縁体６１０と接する領域が、凸部と凹部の間の厚さになる場合がある。また、半
導体６０６ｂは、凹凸を有する場合がある。例えば、絶縁体６０６ｃと接する領域が凸部
となり、接しない領域が凹部となる場合がある。
上述したトランジスタの構造は一例である。また、上述したトランジスタの構造を部分的
に組み合わせて新たなトランジスタの構造としてもよい。
＜トランジスタの作製方法＞
以下では、図１に示したトランジスタの作製方法について説明する。
なお、導電体、絶縁体および半導体の成膜は、スパッタリング法、化学気相成長（ＣＶＤ
：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（Ｍ
ＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（Ｐ
ＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａ
ｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａ
ｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法
、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料
ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣ
ＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマを
用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である
。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）など
は、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積
した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある
。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じない
ため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中の
プラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が
得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速
度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。
ここで、導電体、絶縁体および半導体の加工方法について説明する。加工方法として、様
々な微細加工技術を用いることができる。例えば、フォトリソグラフィ法等で形成したレ
ジストマスクに対してスリミング処理を施す方法を用いてもよい。また、フォトリソグラ
フィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後
にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、導
電体、絶縁体および半導体をエッチングしてもよい。また導電体、絶縁体および半導体の
エッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用
いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６
ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。
そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。ま
た、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光
（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、
露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電
子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームな
どのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、導電体、絶縁体および半導体と
レジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹
脂膜は、例えばスピンコート法などにより、その下層の段差を被覆して表面を平坦化する
ように形成することができ、当該有機樹脂膜の上層に設けられるレジストマスクの厚さの
ばらつきを低減できる。また特に微細な加工を行う場合には、当該有機樹脂膜として、露
光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このよう
な機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆ
ｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの
除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
まずは、基板６００を準備する。なお、基板６００上には素子（半導体素子、容量素子な
ど）や配線層が形成されていてもよい。また、基板６００上、素子上および配線層上に絶
縁体が形成されていてもよい。
次に、絶縁体６０３となる絶縁体を成膜する。
次に、酸素イオンを添加することにより、絶縁体６０３となる絶縁体に過剰酸素を含ませ
てもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１
０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／
ｃｍ２以下として行えばよい。
次に、絶縁体６０３となる絶縁体を加工し、溝部を有する絶縁体６０３を形成する。
次に、導電体６１３となる導電体を成膜する。
次に、導電体６１３となる導電体を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって処理し、絶縁体６０３の溝部に導電体６
１３を形成する（図１１参照。）。なお、同様の形状が得られれば、ＣＭＰ法を用いてな
くてもよい。
そして、絶縁体６０２を成膜する。次に、絶縁体６０２上に絶縁体６０６ａとなる絶縁体
を成膜する。
次に、酸素イオンを添加することにより、絶縁体６０６ａとなる絶縁体に過剰酸素を含ま
せてもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上
１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ
／ｃｍ２以下として行えばよい。
次に、半導体６０６ｂとなる半導体を成膜する。なお、絶縁体６０６ａとなる絶縁体と、
半導体６０６ｂとなる半導体と、を大気に曝すことなく、連続で成膜することが好ましい
。こうすることで、絶縁体６０６ａとなる絶縁体と、半導体６０６ｂとなる半導体と、の
間の領域の不純物濃度を低減することができる。
次に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁体６０６ａとなる絶縁体、
および半導体６０６ｂとなる半導体の水素濃度を低減させることができる場合がある。ま
た、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体の酸素欠損を低減
させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４
５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加
熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１
０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、
不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐ
ｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によ
って、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体の結晶性を高め
ることや、水素や水などの不純物を除去することなどができる。
次に、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体を加工し、島状
の絶縁体６０６ａ、および島状の半導体６０６ｂを形成する（図１２参照。）。
次に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁体６０６ａおよび半導体６
０６ｂの水素濃度を低減させることができる場合がある。また、絶縁体６０６ａおよび半
導体６０６ｂの酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以
上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上
５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐ
ｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行って
もよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理
を行ってもよい。加熱処理によって、絶縁体６０６ａおよび半導体６０６ｂの結晶性を高
めることや、水素や水などの不純物を除去することなどができる。
次に、絶縁体６３６ｃを成膜する。
次に、絶縁体６２２を成膜する。
次に、導電体６１４を成膜する（図１３参照。）。なお、絶縁体６３６ｃと、絶縁体６２
２と、導電体６１４と、を大気に曝すことなく、連続で成膜することが好ましい。こうす
ることで、絶縁体６３６ｃと、絶縁体６２２と、導電体６１４と、の間の領域の不純物濃
度を低減することができる。
次に、絶縁体６３６ｃ、絶縁体６２２および導電体６１４を加工し、絶縁体６０６ｃ、絶
縁体６１２および導電体６０４を形成する（図１４参照。）。
次に、ドーパントを添加することで、絶縁体６０６ａおよび半導体６０６ｂに、領域６０
７ａおよび領域６０７ｂを形成する（図１５参照。）。導電体６０４などが遮蔽物となる
ことで、導電体６０４の下の領域にはほとんどドーパントは添加されない。即ち、自己整
合的に領域６０７ａおよび領域６０７ｂを形成することができる。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン
注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法などを用
いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御
することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加する
ことができる。また、原子または分子のクラスターを生成してイオン化するイオン注入法
またはイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アク
セプター、不純物または元素と言い換えてもよい。
ドーパントの添加工程は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すれば
よい。ドーパントのドーズ量は、例えば、１×１０１２ｉｏｎｓ／ｃｍ２以上１×１０１
６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１５ｉ
ｏｎｓ／ｃｍ２以下とすればよい。ドーパント導入時の加速電圧は２ｋＶ以上５０ｋＶ以
下、好ましくは５ｋＶ以上３０ｋＶ以下とすればよい。
また、加熱しながらドーパント添加してもよい。例えば、２００℃以上７００℃以下、好
ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４５０℃以下に加熱し
ながらドーパントを添加してもよい。
ドーパントとしては、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒
素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタ
ン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジ
ルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、
ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中でも、ヘ
リウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素ま
たはホウ素は、イオン注入法およびイオンドーピング法などを用いて比較的容易に添加す
ることができるため、好適である。
また、ドーパントの添加処理後、加熱処理を行ってもよい。加熱処理は、例えば、２５０
℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下とし、窒素雰囲気下、減圧下
、大気（超乾燥エア）下で加熱処理を行ってもよい。
ドーパントの添加された絶縁体６０６ａおよび半導体６０６ｂの領域は、添加の衝撃によ
ってスピネル型の結晶構造を有する領域が形成される。
イオン注入法またはイオンドーピング処理によるイオンの添加は、試料面に対して特定の
角度（例えば、垂直な角度）から行ってもよいが、図２４に示す方法で行うと好ましい。
図２４は、一つのイオンが、試料面に対し、角度（θ）および角度（φ）で入射する様子
を簡略的に示した図である。
図中のｘ軸、ｙ軸およびｚ軸は、あるイオンの入射点で交差する直線である。ｘ軸は、試
料面上に任意に定めた直線である。ｙ軸は、試料面上にあり、ｘ軸と直交する直線である
。ｚ軸は、入射点における試料面の法線である。角度（θ）は、断面図において、イオン
の入射方向とｚ軸との為す角度である。また、角度（φ）は、上面図において、イオンの
入射方向とｘ軸との為す角度である。
ある物体をマスクとして試料面に対して特定の角度（θ，φ）からイオンを入射させた場
合、物体の下部にある試料の一部に対してもイオンを添加することができる。
また、試料面に対して特定の角度（θ，φ）のみからイオンを入射させた場合、物体が高
さを有することにより、イオンが入射する側と反対側にイオンの添加されない領域が生じ
る場合がある。イオンの添加されない領域を物体の陰と呼ぶことができる。したがって、
イオンを複数の角度から入射させることにより、試料面に生じる陰の影響を低減すること
が好ましい。
図２４（Ａ１）および図２４（Ａ２）に示すように、イオンを試料面に対し、第１の角度
（θ，φ）で入射させた後、第２の角度（θ，φ）で入射させればよい。ただし、第１の
角度（θ，φ）および第２の角度（θ，φ）はθ、φの少なくとも一方が異なる角度であ
る。
第１の角度（θ，φ）における角度（θ）は、例えば、１０°以上６０°以下、好ましく
は１５°以上４５°以下、さらに好ましくは２０°以上４０°以下とする。第２の角度（
θ，φ）における角度（θ）は、例えば、１０°以上６０°以下、好ましくは１５°以上
４５°以下、さらに好ましくは２０°以上４０°以下とする。なお、第２の角度（θ，φ
）における角度θと、第１の角度（θ，φ）における角度θと、はｚ軸に対して対称であ
る。よって、第２の角度（θ，φ）における角度θを、負の値として表すこともできる。
具体的には、第２の角度（θ，φ）における角度（θ）を、例えば、−６０°以上−１０
°以下、好ましくは−４５°以上−１５°以下、さらに好ましくは−４０°以上−２０°
以下と表記することもできる。
第２の角度（θ，φ）における角度（φ）は、例えば、第１の角度（θ，φ）における角
度（φ）よりも９０°以上２７０°以下、好ましくは１３５°以上２２５°以下大きい角
度とし、代表的には１８０°とする。ただし、ここで示した第１の角度（θ，φ）および
第２の角度（θ，φ）は一例であり、これに限定されるものではない。
なお、イオンを入射させる角度は、第１の角度（θ，φ）、第２の角度（θ，φ）の２種
類に限定されない。例えば、第１乃至第ｎ（ｎは２以上の自然数）の角度（θ，φ）で入
射させてもよい。第１乃至第ｎの角度（θ，φ）は、それぞれθ、φの少なくとも一方が
異なる角度を含む。
または、図２４（Ｂ）に示すように、イオンを、試料面に対し第１の角度（θ，φ）で入
射させた後、角度（θ）が０°を経由して第２の角度（θ，φ）までθ方向にスキャン（
θスキャンともいう。）させてもよい。ただし、イオンを入射させる角度（φ）は、１種
類に限定されず、第１乃至第ｎ（ｎは２以上の自然数）の角度（φ）で入射させてもよい
。
第１の角度（θ，φ）における角度（θ）は、例えば、１０°以上６０°以下、好ましく
は１５°以上４５°以下、さらに好ましくは２０°以上４０°以下とする。第２の角度（
θ，φ）における角度（θ）は、例えば、１０°以上６０°以下、好ましくは１５°以上
４５°以下、さらに好ましくは２０°以上４０°以下とする。第１の角度（θ，φ）と第
２の角度（θ，φ）とは同じ角度（θ）であってもよい。
なお、θスキャンは、連続的にスキャンしてもよいが、例えば、０．５°、１°、２°、
３°、４°、５°、６°、１０°、１２°、１８°、２０°、２４°または３０°ステッ
プで段階的にスキャンしてもよい。
または、イオンは、図２４（Ｃ）に示すように、試料面に対し、第１の角度（θ，φ）で
入射させた後、第２の角度（θ，φ）までφ方向にスキャン（φスキャンともいう。）さ
せればよい。ただし、イオンを入射させる角度（θ）は、１種類に限定されず、第１乃至
第ｎ（ｎは２以上の自然数）の角度（θ）で入射させてもよい。
第１の角度（θ，φ）および第２の角度（θ，φ）において、角度（θ）は、例えば、１
０°以上６０°以下、好ましくは１５°以上４５°以下、さらに好ましくは２０°以上４
０°以下とする。第１の角度（θ，φ）と第２の角度（θ，φ）とは同じ角度（φ）であ
ってもよい。
なお、φスキャンは、連続的にスキャンしてもよいが、例えば、０．５°、１°、２°、
３°、４°、５°、６°、１０°、１２°、１８°、２０°、２４°または３０°ステッ
プで段階的にスキャンしてもよい。
なお、図示しないが、θスキャンおよびφスキャンを組み合わせて行っても構わない。
図２４に示した方法を用いることで、領域６０７ａおよび領域６０７ｂを、導電体６０４
と重ならない領域に加え、一部が導電体６０４と重なる領域にまで形成することができる
。したがって、領域６０７ａおよび領域６０７ｂと、チャネル形成領域との間に、高抵抗
のオフセット領域が形成されないため、トランジスタのオン電流を高くすることができる
。
以上のようにして、図１に示したトランジスタを作製することができる。
次に、図５に示したトランジスタの作製方法について説明する。
まずは、基板６００を準備する。
次に、絶縁体６０３となる絶縁体を成膜する。
次に、酸素イオンを添加することにより、絶縁体６０３となる絶縁体に過剰酸素を含ませ
てもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１
０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／
ｃｍ２以下として行えばよい。
次に、絶縁体６０３となる絶縁体を加工し、溝部を有する絶縁体６０３を形成する。
次に、導電体６１３となる導電体を成膜する。
次に、導電体６１３となる導電体をＣＭＰ法によって処理し、絶縁体６０３の溝部に導電
体６１３を形成する（図１６参照。）。なお、同様の形状が得られれば、ＣＭＰ法を用い
てなくてもよい。
そして、絶縁体６０２を成膜する。次に、絶縁体６０２上に絶縁体６０６ａとなる絶縁体
を成膜する。
次に、酸素イオンを添加することにより、絶縁体６０６ａとなる絶縁体に過剰酸素を含ま
せてもよい。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上
１０ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ
／ｃｍ２以下として行えばよい。
次に、半導体６０６ｂとなる半導体を成膜する。なお、絶縁体６０６ａとなる絶縁体と、
半導体６０６ｂとなる半導体と、を大気に曝すことなく、連続で成膜することが好ましい
。こうすることで、絶縁体６０６ａとなる絶縁体と、半導体６０６ｂとなる半導体と、の
間の領域の不純物濃度を低減することができる。
次に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁体６０６ａとなる絶縁体、
および半導体６０６ｂとなる半導体の水素濃度を低減させることができる場合がある。ま
た、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体の酸素欠損を低減
させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４
５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加
熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１
０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、
不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐ
ｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によ
って、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体の結晶性を高め
ることや、水素や水などの不純物を除去することなどができる。
次に、絶縁体６０６ａとなる絶縁体、および半導体６０６ｂとなる半導体を加工し、島状
の絶縁体６０６ａ、および島状の半導体６０６ｂを形成する（図１７参照。）。
次に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁体６０６ａおよび半導体６
０６ｂの水素濃度を低減させることができる場合がある。また、絶縁体６０６ａおよび半
導体６０６ｂの酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以
上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上
５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐ
ｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行って
もよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理
を行ってもよい。加熱処理によって、絶縁体６０６ａおよび半導体６０６ｂの結晶性を高
めることや、水素や水などの不純物を除去することなどができる。
次に、絶縁体６３６ｃを成膜する。
次に、絶縁体６２２を成膜する。
次に、導電体６１４を成膜する（図１８参照。）。なお、絶縁体６３６ｃと、絶縁体６２
２と、導電体６１４と、を大気に曝すことなく、連続で成膜することが好ましい。こうす
ることで、絶縁体６３６ｃと、絶縁体６２２と、導電体６１４と、の間の領域の不純物濃
度を低減することができる。
次に、導電体６１４を加工し、導電体６０４を形成する（図１９参照。）。
次に、絶縁体６１０および絶縁体６１１となる絶縁体を成膜する。
次に、絶縁体６１０および絶縁体６１１となる絶縁体を異方性エッチングすることで、導
電体６０４の側面に絶縁体を残存させ、絶縁体６１０および絶縁体６１１を形成すること
ができる（図２０参照。）。なお、絶縁体６１０および絶縁体６１１の形成時に、絶縁体
６２２および絶縁体６３６ｃもエッチングされ、絶縁体６１２および絶縁体６０６ｃが形
成される。
次に、ドーパントを添加することで、絶縁体６０６ａおよび半導体６０６ｂに、領域６０
７ａおよび領域６０７ｂを形成する（図２１参照。）。導電体６０４および絶縁体６１０
などが遮蔽物となることで、導電体６０４および絶縁体６１０の下の領域にはほとんどド
ーパントは添加されない。即ち、自己整合的に領域６０７ａおよび領域６０７ｂを形成す
ることができる。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン
注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法などを用
いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御
することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加する
ことができる。また、原子または分子のクラスターを生成してイオン化するイオン注入法
またはイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アク
セプター、不純物または元素と言い換えてもよい。
ドーパントの添加工程は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すれば
よい。ドーパントのドーズ量は、例えば、１×１０１２ｉｏｎｓ／ｃｍ２以上１×１０１
６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１５ｉ
ｏｎｓ／ｃｍ２以下とすればよい。ドーパント導入時の加速電圧は２ｋＶ以上５０ｋＶ以
下、好ましくは５ｋＶ以上３０ｋＶ以下とすればよい。
また、加熱しながらドーパント添加してもよい。例えば、２００℃以上７００℃以下、好
ましくは３００℃以上５００℃以下、より好ましくは３５０℃以上４５０℃以下に加熱し
ながらドーパントを添加してもよい。
ドーパントとしては、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒
素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタ
ン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジ
ルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、
ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中でも、ヘ
リウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素ま
たはホウ素は、イオン注入法およびイオンドーピング法などを用いて比較的容易に添加す
ることができるため、好適である。
また、ドーパントの添加処理後、加熱処理を行ってもよい。加熱処理は、例えば、２５０
℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下とし、窒素雰囲気下、減圧下
、大気（超乾燥エア）下で加熱処理を行ってもよい。
ドーパントの添加された絶縁体６０６ａおよび半導体６０６ｂの領域は、添加の衝撃によ
ってスピネル型の結晶構造を有する領域が形成される。
イオン注入法またはイオンドーピング処理によるイオンの添加は、試料面に対して特定の
角度（例えば、垂直な角度）から行ってもよい。例えば、図２４を用いて説明した方法で
行えばよい。
以上のようにして、図５に示したトランジスタを作製することができる。
＜回路＞
以下では、本発明の一態様に係る半導体装置の回路の一例について説明する。
＜ＣＭＯＳインバータ＞
図２５（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。
＜半導体装置の構造１＞
図２６は、図２５（Ａ）に対応する半導体装置の断面図である。図２６に示す半導体装置
は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ
２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００とし
ては、上述したトランジスタなどを用いればよい。よって、トランジスタ２１００につい
ては、適宜上述したトランジスタについての記載を参酌する。なお、図２６（Ａ）、図２
６（Ｂ）および図２６（Ｃ）は、それぞれ異なる場所の断面図である。
図２６に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域および
ドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能
を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電
体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即
ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・
非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、ま
たは炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛
、酸化ガリウムなどの化合物半導体基板などを用いればよい。好ましくは、半導体基板４
５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただ
し、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用い
ても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与す
る不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても
構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、ト
ランジスタ２２００のオン特性を向上させることができる。
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である
。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離さ
れる。領域４６０は、絶縁性を有する領域である。
図２６に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体
４２２と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと
、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体
４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂ
と、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電
体４９８ｃと、絶縁体４９０と、絶縁体６０２と、絶縁体４９２と、絶縁体４２８と、絶
縁体４０９と、絶縁体４９４と、を有する。
ここで、絶縁体４２２、絶縁体４２８および絶縁体４０９は、バリア性を有する絶縁体で
ある。即ち、図２６に示す半導体装置は、トランジスタ２１００がバリア性を有する絶縁
体に囲まれた構造を有する。ただし、絶縁体４２２、絶縁体４２８および絶縁体４０９の
いずれか一以上を有さなくてもよい。
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に
配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９２上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８および絶縁体４２２は、導電体４７８ｂに達する開口部と、導電体４
７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは
導電体４７６ｂが埋め込まれている。
また、絶縁体４９０は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない
。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１０
０のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４
ａとトランジスタ２１００のゲート電極としての機能を有する導電体６０４とを電気的に
接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１０
０の飽和領域における電気特性を安定にすることができる。
また、絶縁体４０９および絶縁体４９２は、トランジスタ２１００のソースまたはドレイ
ンの一方である領域６０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ
２１００のソースまたはドレインの他方である領域６０７ａに達する開口部と、トランジ
スタ２１００のゲート電極である導電体６０４に達する開口部と、導電体４７４ｃに達す
る開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、
導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は
、さらにトランジスタ２１００などの構成要素のいずれかが有する開口部を介する場合が
ある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体
４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部
には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれてい
る。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２および絶縁体
４９４としては、材料が同じであってもよいし、材料が異なっていてもよく、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層でそれぞれ用いれば
よい。例えば、絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９
２および絶縁体４９４としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
または酸化タンタルから選ばれた一をそれぞれ用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体
４９４の一以上は、バリア性を有する絶縁体を有すると好ましい。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、
導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、
導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、
導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素
、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト
、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウ
ム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを
含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム
、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。導
電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導
電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導
電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導
電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃの一以上は、バリア性を有する導電
体を有すると好ましい。
なお、図２７に示す半導体装置は、図２６に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図２７に示す半導体装置については、図２６に示した
半導体装置の記載を参酌する。具体的には、図２７に示す半導体装置は、トランジスタ２
２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすること
により、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を向
上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、ト
ランジスタ２２００のオフ特性を向上させることができる。なお、図２７（Ａ）、図２７
（Ｂ）および図２７（Ｃ）は、それぞれ異なる場所の断面図である。
また、図２８に示す半導体装置は、図２６に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図２８に示す半導体装置については、図２６に示した
半導体装置の記載を参酌する。具体的には、図２８に示す半導体装置は、トランジスタ２
２００がＳＯＩ基板に設けられた場合を示している。図２８には、絶縁体４５２によって
領域４５６が半導体基板４５０と分離されている構造を示す。ＳＯＩ基板を用いることに
よって、パンチスルー現象などを抑制することができるためトランジスタ２２００のオフ
特性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０の一部を絶縁
体化させることによって形成することができる。例えば、絶縁体４５２としては、酸化シ
リコンを用いることができる。なお、図２８（Ａ）、図２８（Ｂ）および図２８（Ｃ）は
、それぞれ異なる場所の断面図である。
図２６乃至図２８に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタ
を作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小
することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネ
ル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した
場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすること
ができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型ト
ランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、シャロートレ
ンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型
トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高
くすることができる場合がある。
＜ＣＭＯＳアナログスイッチ＞
また図２５（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるＣＭＯＳアナログスイッチとして機能させることができる。
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２９
に示す。
図２９（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の
半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、ト
ランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３
００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジス
タ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または
リフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導
体装置となる。
図２９（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される
。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的
に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されて
いる。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、
ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３０
０５は容量素子３４００の電極の他方と電気的に接続されている。
図２９（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能とい
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラン
ジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる
二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）
のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジス
タ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とするこ
とにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保
持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００の
ゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を
「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがっ
て、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることによ
り、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧ
にＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞
Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧ
にＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖ
ｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため
、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに
与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つま
り、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情
報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいて
は、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるよ
うな電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望の
メモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の構造２＞
図３０は、図２９（Ａ）に対応する半導体装置の断面図である。図３０に示す半導体装置
は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する
。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方
に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００につ
いての記載を参照する。また、トランジスタ３２００としては、図２６に示したトランジ
スタ２２００についての記載を参照する。なお、図２６では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。なお、図３０（Ａ）、図３０（Ｂ）および図３
０（Ｃ）は、それぞれ異なる場所の断面図である。
図３０に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ３２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
図３０に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体
４２２と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと
、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体
４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂ
と、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電
体４９８ｃと、導電体４９８ｄと、絶縁体４９０と、絶縁体６０２と、絶縁体４９２と、
絶縁体４２８と、絶縁体４０９と、絶縁体４９４と、を有する。
ここで、絶縁体４２２、絶縁体４２８および絶縁体４０９は、バリア性を有する絶縁体で
ある。即ち、図３０に示す半導体装置は、トランジスタ３３００がバリア性を有する絶縁
体に囲まれた構造を有する。ただし、絶縁体４２２、絶縁体４２８および絶縁体４０９の
いずれか一以上を有さなくてもよい。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
９０は、絶縁体４６８上に配置する。また、トランジスタ３３００は、絶縁体４９０上に
配置する。また、絶縁体４９２は、トランジスタ３３００上に配置する。また、絶縁体４
９４は、絶縁体４９２上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８および絶縁体４２２は、導電体４７８ｂに達する開口部と、導電体４
７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは
導電体４７６ｂが埋め込まれている。
また、絶縁体４９０は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構
わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ
３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体
４７４ａとトランジスタ３３００のトップゲート電極である導電体６０４とを電気的に接
続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすること
ができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００
の飽和領域における電気特性を安定にすることができる。
また、絶縁体４０９および絶縁体４９２は、トランジスタ３３００のソースまたはドレイ
ンの一方である領域６０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ
３３００のソースまたはドレインの他方である領域６０７ａと絶縁体６１２を介して重な
る導電体６０５に達する開口部と、トランジスタ３３００のゲート電極である導電体６０
４に達する開口部と、トランジスタ３３００のソースまたはドレインの他方である領域６
０７ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それ
ぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込ま
れている。ただし、それぞれの開口部は、さらにトランジスタ３３００などの構成要素の
いずれかが有する開口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口
部と、導電体４９６ｃに達する開口部と、導電体４９６ｄに達する開口部と、を有する。
また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂ、導電体４９８ｃまたは導
電体４９８ｄが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体
４９４の一以上は、バリア性を有する絶縁体を有すると好ましい。
導電体４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アル
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルお
よびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば
、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電
体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタン
および窒素を含む導電体などを用いてもよい。導電体４９８は、バリア性を有する導電体
を有すると好ましい。
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと
、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３
００のソースまたはドレインの一方である領域６０７ｂと電気的に接続する。また、トラ
ンジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８
ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ
３３００のソースまたはドレインの他方である領域６０７ａと電気的に接続する。
容量素子３４００は、トランジスタ３３００のソースまたはドレインの他方と電気的に接
続する電極と、導電体６０５と、絶縁体６１２と、を有する。なお、絶縁体６１２は、ト
ランジスタ３３００のゲート絶縁体として機能する絶縁体と同一工程を経て形成できるた
め、生産性を高めることができて好ましい場合がある。また、導電体６０５として、トラ
ンジスタ３３００のゲート電極として機能する導電体６０４と同一工程を経て形成した層
を用いると、生産性を高めることができて好ましい場合がある。ただし、それらを別々の
工程で形成しても構わない。
そのほかの構造については、適宜図２６などについての記載を参酌することができる。
なお、図３１に示す半導体装置は、図３０に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図３１に示す半導体装置については、図３０に示した
半導体装置の記載を参酌する。具体的には、図３１に示す半導体装置は、トランジスタ３
２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００につい
ては、図２７に示したトランジスタ２２００の記載を参照する。なお、図２７では、トラ
ンジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジ
スタ３２００がｎチャネル型トランジスタであっても構わない。なお、図３１（Ａ）、図
３１（Ｂ）および図３１（Ｃ）は、それぞれ異なる場所の断面図である。
また、図３２に示す半導体装置は、図３０に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図３２に示す半導体装置については、図３０に示した
半導体装置の記載を参酌する。具体的には、図３２に示す半導体装置は、トランジスタ３
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板
である半導体基板４５０に設けられたトランジスタ３２００については、図２８に示した
トランジスタ２２００の記載を参照する。なお、図２８では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。なお、図３２（Ａ）、図３２（Ｂ）および図３
２（Ｃ）は、それぞれ異なる場所の断面図である。
＜記憶装置２＞
図２９（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図２９（Ａ）に
示した半導体装置と異なる。この場合も図２９（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。
図２９（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると
、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ
１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝
（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトラ
ンジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで
問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置
である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行わ
れるため、高速な動作が可能となる。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図３３（Ａ）は、本発明の一態様に係る撮像装置２０００の例を示す平面図である。撮像
装置２０００は、画素部２０１０と、画素部２０１０を駆動するための周辺回路２０６０
と、周辺回路２０７０、周辺回路２０８０と、周辺回路２０９０と、を有する。画素部２
０１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画
素２０１１を有する。周辺回路２０６０、周辺回路２０７０、周辺回路２０８０および周
辺回路２０９０は、それぞれ複数の画素２０１１に接続し、複数の画素２０１１を駆動す
るための信号を供給する機能を有する。なお、本明細書等において、周辺回路２０６０、
周辺回路２０７０、周辺回路２０８０および周辺回路２０９０などの全てを指して「周辺
回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２０６０は周辺回路の一
部といえる。
また、撮像装置２０００は、光源２０９１を有することが好ましい。光源２０９１は、検
出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２０１０を形成する基板上に形成しても
よい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。な
お、周辺回路は、周辺回路２０６０、周辺回路２０７０、周辺回路２０８０および周辺回
路２０９０のいずれか一以上を省略してもよい。
また、図３３（Ｂ）に示すように、撮像装置２０００が有する画素部２０１０において、
画素２０１１を傾けて配置してもよい。画素２０１１を傾けて配置することにより、行方
向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２
０００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２０００が有する１つの画素２０１１を複数の副画素２０１２で構成し、それぞ
れの副画素２０１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み
合わせることで、カラー画像表示を実現するための情報を取得することができる。
図３４（Ａ）は、カラー画像を取得するための画素２０１１の一例を示す平面図である。
図３４（Ａ）に示す画素２０１１は、赤（Ｒ）の波長帯域の光を透過するカラーフィルタ
が設けられた副画素２０１２（以下、「副画素２０１２Ｒ」ともいう）、緑（Ｇ）の波長
帯域の光を透過するカラーフィルタが設けられた副画素２０１２（以下、「副画素２０１
２Ｇ」ともいう）および青（Ｂ）の波長帯域の光を透過するカラーフィルタが設けられた
副画素２０１２（以下、「副画素２０１２Ｂ」ともいう）を有する。副画素２０１２は、
フォトセンサとして機能させることができる。
副画素２０１２（副画素２０１２Ｒ、副画素２０１２Ｇ、および副画素２０１２Ｂ）は、
配線２０３１、配線２０４７、配線２０４８、配線２０４９、配線２０５０と電気的に接
続される。また、副画素２０１２Ｒ、副画素２０１２Ｇ、および副画素２０１２Ｂは、そ
れぞれが独立した配線２０５３に接続している。また、本明細書等において、例えばｎ行
目の画素２０１１に接続された配線２０４８および配線２０４９を、それぞれ配線２０４
８［ｎ］および配線２０４９［ｎ］と記載する。また、例えばｍ列目の画素２０１１に接
続された配線２０５３を、配線２０５３［ｍ］と記載する。なお、図３４（Ａ）において
、ｍ列目の画素２０１１が有する副画素２０１２Ｒに接続する配線２０５３を配線２０５
３［ｍ］Ｒ、副画素２０１２Ｇに接続する配線２０５３を配線２０５３［ｍ］Ｇ、および
副画素２０１２Ｂに接続する配線２０５３を配線２０５３［ｍ］Ｂと記載している。副画
素２０１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２０００は、隣接する画素２０１１の、同じ波長帯域の光を透過するカラ
ーフィルタが設けられた副画素２０１２同士がスイッチを介して電気的に接続する構成を
有する。図３４（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整
数）に配置された画素２０１１が有する副画素２０１２と、該画素２０１１に隣接するｎ
＋１行ｍ列に配置された画素２０１１が有する副画素２０１２の接続例を示す。図３４（
Ｂ）において、ｎ行ｍ列に配置された副画素２０１２Ｒと、ｎ＋１行ｍ列に配置された副
画素２０１２Ｒがスイッチ２００１を介して接続されている。また、ｎ行ｍ列に配置され
た副画素２０１２Ｇと、ｎ＋１行ｍ列に配置された副画素２０１２Ｇがスイッチ２００２
を介して接続されている。また、ｎ行ｍ列に配置された副画素２０１２Ｂと、ｎ＋１行ｍ
列に配置された副画素２０１２Ｂがスイッチ２００３を介して接続されている。
なお、副画素２０１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定
されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフ
ィルタを用いてもよい。１つの画素２０１１に３種類の異なる波長帯域の光を検出する副
画素２０１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２０１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた
副画素２０１２を有する画素２０１１を用いてもよい。または、それぞれシアン（Ｃ）、
黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２０１
２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２０１２を有す
る画素２０１１を用いてもよい。１つの画素２０１１に４種類の異なる波長帯域の光を検
出する副画素２０１２を設けることで、取得した画像の色の再現性をさらに高めることが
できる。
また、例えば、図３４（Ａ）において、赤の波長帯域の光を検出する副画素２０１２、緑
の波長帯域の光を検出する副画素２０１２、および青の波長帯域の光を検出する副画素２
０１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画
素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。ま
たは、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２０１１に設ける副画素２０１２は１つでもよいが、２つ以上が好ましい。例
えば、同じ波長帯域の光を検出する副画素２０１２を２つ以上設けることで、冗長性を高
め、撮像装置２０００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２０００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２０１１にレンズを設けてもよい。ここで、図３５
の断面図を用いて、画素２０１１、フィルタ２０５４、レンズ２０５５の配置例を説明す
る。レンズ２０５５を設けることで、光電変換素子が入射光を効率よく受光することがで
きる。具体的には、図３５（Ａ）に示すように、画素２０１１に形成したレンズ２０５５
、フィルタ２０５４（フィルタ２０５４Ｒ、フィルタ２０５４Ｇおよびフィルタ２０５４
Ｂ）、および画素回路２０３０等を通して光２０５６を光電変換素子２０２０に入射させ
る構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２０５６の一部が配線２０５
７の一部によって遮光されてしまうことがある。したがって、図３５（Ｂ）に示すように
光電変換素子２０２０側にレンズ２０５５およびフィルタ２０５４を配置して、光電変換
素子２０２０が光２０５６を効率良く受光させる構造が好ましい。光電変換素子２０２０
側から光２０５６を光電変換素子２０２０に入射させることで、検出感度の高い撮像装置
２０００を提供することができる。
図３５に示す光電変換素子２０２０として、ｐｎ型接合またはｐｉｎ型接合が形成された
光電変換素子を用いてもよい。
また、光電変換素子２０２０を、放射線を吸収して電荷を発生させる機能を有する物質を
用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、
セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合
金等がある。
例えば、光電変換素子２０２０にセレンを用いると、可視光や、紫外光、赤外光に加えて
、Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子
２０２０を実現できる。
ここで、撮像装置２０００が有する１つの画素２０１１は、図３４に示す副画素２０１２
に加えて、第１のフィルタを有する副画素２０１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。
図３６（Ａ）、図３６（Ｂ）は、撮像装置を構成する素子の断面図である。図３６（Ａ）
に示す撮像装置は、シリコン基板２３００に設けられたシリコンを用いたトランジスタ２
３５１、トランジスタ２３５１上に積層して配置された酸化物半導体を用いたトランジス
タ２３５２およびトランジスタ２３５３、ならびにシリコン基板２３００に設けられたフ
ォトダイオード２３６０を含む。各トランジスタおよびフォトダイオード２３６０は、種
々のプラグ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオー
ド２３６０のカソード２３６２は、プラグを介して配線２３７１と電気的に接続を有する
。また、フォトダイオード２３６０のアノード２３６１は、低抵抗領域２３６３を介して
プラグ２３７０と電気的に接続を有する。
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォト
ダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１
を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトラ
ンジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２お
よび配線２３７３を有する層２３４０を備えている。
なお図３６（Ａ）の断面図の一例では、シリコン基板２３００において、トランジスタ２
３５１が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成と
する。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保す
ることができる。そのため、高開口率の画素を形成することができる。なお、フォトダイ
オード２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもでき
る。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層２３
１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層２３１０
を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なおシリコンを用いたトランジスタのみを用いて画素を構成する場合には、層２３３０を
省略すればよい。層２３３０を省略した断面図の一例を図３６（Ｂ）に示す。層２３３０
を省略する場合、層２３４０の配線２３７２も省略することができる。
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３０
０に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化
アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板
を用いることもできる。
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、
トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁
体２４２２が設けられる。ただし、絶縁体２４２２の位置は限定されない。
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンの
ダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。
一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体
中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トラン
ジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合が
ある。したがって、シリコンを用いたトランジスタの上層に酸化物半導体を用いたトラン
ジスタを積層して設ける場合、これらの間にバリア性を有する絶縁体２４２２を設けるこ
とが好ましい。また、トランジスタ２３５２およびトランジスタ２３５３の四方を、バリ
ア性を有する絶縁体で囲むことが好ましい。また、トランジスタ２３５２およびトランジ
スタ２３５３の上方を、バリア性を有する絶縁体２４０８で覆うことが好ましい。絶縁体
２４２２より下層に水素を閉じ込めることで、トランジスタ２３５１の信頼性が向上させ
ることができる。さらに、絶縁体２４２２より下層から、絶縁体２４２２より上層に水素
が拡散することを抑制できるため、トランジスタ２３５２およびトランジスタ２３５３な
どの信頼性を向上させることができる。
即ち、図３６（Ａ）に示す半導体装置は、トランジスタ２３５２およびトランジスタ２３
５３がバリア性を有する絶縁体に囲まれた構造を有する。ただし、トランジスタ２３５２
およびトランジスタ２３５３がバリア性を有する絶縁体に囲まれていなくてもよい。
また、図３６（Ａ）の断面図において、層２３１０に設けるフォトダイオード２３６０と
、層２３３０に設けるトランジスタとを重なるように形成することができる。そうすると
、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができ
る。
なお、図３７（Ａ）および図３７（Ｂ）に示すように、画素の上部または下部にフィルタ
２３５４または／およびレンズ２３５５を配置してもよい。フィルタ２３５４は、フィル
タ２０５４についての記載を参照する。レンズ２３５５は、レンズ２０５５についての記
載を参照する。
また、図３８（Ａ１）および図３８（Ｂ１）に示すように、撮像装置の一部または全部を
湾曲させてもよい。図３８（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向に
湾曲させた状態を示している。図３８（Ａ２）は、図３８（Ａ１）中の一点鎖線Ｘ１−Ｘ
２で示した部位の断面図である。図３８（Ａ３）は、図３８（Ａ１）中の一点鎖線Ｙ１−
Ｙ２で示した部位の断面図である。
図３８（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同
図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３８（Ｂ２）は、図
３８（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３８（Ｂ３）は、
図３８（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる
。
＜ＦＰＧＡ＞
また本発明の一態様は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）などのＬＳＩにも適用可能である。
図３９（Ａ）には、ＦＰＧＡのブロック図の一例を示す。ＦＰＧＡは、ルーティングスイ
ッチエレメント１５２１と、ロジックエレメント１５２２とによって構成される。また、
ロジックエレメント１５２２は、コンフィギュレーションメモリに記憶したコンフィギュ
レーションデータに応じて、組み合わせ回路の機能、または順序回路の機能といった論理
回路の機能を切り替えることができる。
図３９（Ｂ）は、ルーティングスイッチエレメント１５２１の役割を説明するための模式
図である。ルーティングスイッチエレメント１５２１は、コンフィギュレーションメモリ
１５２３に記憶したコンフィギュレーションデータに応じて、ロジックエレメント１５２
２間の接続を切り替えることができる。なお図３９（Ｂ）では、スイッチを一つ示し、端
子ＩＮと端子ＯＵＴの間の接続を切り替える様子を示しているが、実際には複数あるロジ
ックエレメント１５２２間にスイッチが設けられる。
図３９（Ｃ）には、コンフィギュレーションメモリ１５２３として機能する回路構成の一
例を示す。コンフィギュレーションメモリ１５２３は、酸化物半導体を用いたトランジス
タで構成されるトランジスタＭ１１と、シリコンを用いたトランジスタで構成されるトラ
ンジスタＭ１２と、によって構成される。ノードＦＮＳＷには、トランジスタＭ１１を介
してコンフィギュレーションデータＤＳＷが与えられる。このコンフィギュレーションデ
ータＤＳＷの電位は、トランジスタＭ１１を非導通状態とすることで、保持することがで
きる。保持したコンフィギュレーションデータＤＳＷの電位によって、トランジスタＭ１
２の導通状態が切り替えられ、端子ＩＮと端子ＯＵＴの間の接続を切り替えることができ
る。
図３９（Ｄ）は、ロジックエレメント１５２２の役割を説明するための模式図である。ロ
ジックエレメント１５２２は、コンフィギュレーションメモリ１５２７に記憶したコンフ
ィギュレーションデータに応じて、端子ＯＵＴｍｅｍの電位を切り替えることができる。
ルックアップテーブル１５２４は、端子ＯＵＴｍｅｍの電位に応じて、端子ＩＮの信号を
処理する組み合わせ回路の機能を切り替えることができる。またロジックエレメント１５
２２は、順序回路であるレジスタ１５２５と、端子ＯＵＴの信号を切り替えるためのセレ
クタ１５２６を有する。セレクタ１５２６は、コンフィギュレーションメモリ１５２７か
ら出力される端子ＯＵＴｍｅｍの電位に応じて、ルックアップテーブル１５２４の信号の
出力か、レジスタ１５２５の信号の出力か、を選択することができる。
図３９（Ｅ）には、コンフィギュレーションメモリ１５２７として機能する回路構成の一
例を示す。コンフィギュレーションメモリ１５２７は、酸化物半導体を用いたトランジス
タで構成されるトランジスタＭ１３、トランジスタＭ１４と、シリコンを用いたトランジ
スタで構成されるトランジスタＭ１５、トランジスタＭ１６と、によって構成される。ノ
ードＦＮＬＥには、トランジスタＭ１３を介してコンフィギュレーションデータＤＬＥが
与えられる。ノードＢＦＮＬＥには、トランジスタＭ１４を介してコンフィギュレーショ
ンデータＢＤＬＥが与えられる。コンフィギュレーションデータＢＤＬＥは、コンフィギ
ュレーションデータＤＬＥの論理が反転した電位に相当する。このコンフィギュレーショ
ンデータＤＬＥ、コンフィギュレーションデータＢＤＬＥの電位は、トランジスタＭ１３
、トランジスタＭ１４を非導通状態とすることで、保持することができる。保持したコン
フィギュレーションデータＤＬＥ、コンフィギュレーションデータＢＤＬＥの電位によっ
て、トランジスタＭ１５またはトランジスタＭ１６の一方の導通状態が切り替えられ、端
子ＯＵＴｍｅｍには電位ＶＤＤまたは電位ＶＳＳを与えることができる。
図３９の構成に対して、上述したトランジスタ、論理回路および記憶装置などを適用する
ことができる。例えばトランジスタＭ１２、トランジスタＭ１５、トランジスタＭ１６を
、シリコンを用いたトランジスタで構成し、トランジスタＭ１１、トランジスタＭ１３、
トランジスタＭ１４を、酸化物半導体を用いたトランジスタで構成する。この場合、シリ
コン基板上にシリコンを用いたトランジスタを作製し、その後、シリコンを用いたトラン
ジスタの上方に酸化物半導体を用いたトランジスタを作製することで、ＦＰＧＡのチップ
サイズを縮小することができる。また、酸化物半導体を用いたトランジスタの低いオフ電
流を有する特性と、シリコンを用いたトランジスタの高いオン電流を有する特性と、を組
み合わせることによって、消費電力が小さく、動作速度の高いＦＰＧＡとすることができ
る。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵにつ
いて説明する。
図４０は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
図４０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図４０に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図４０に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図４０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
図４０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図４１は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図４１では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図４１では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図４１において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
図４１における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ Ｆ
ｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図４２および図４４を用いて説明す
る。
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例とし
てＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表
示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。ま
た、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリ
ント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直
接実装されたモジュールも全て表示装置に含むものとする。
図４２は、本発明の一態様に係るＥＬ表示装置の一例である。図４２（Ａ）に、ＥＬ表示
装置の画素の回路図を示す。図４２（Ｂ）は、ＥＬ表示装置全体を示す上面図である。ま
た、図４２（Ｃ）は、図４２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である
。
図４２（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
図４２（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容
量素子７４２と、発光素子７１９と、を有する。
なお、図４２（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加す
ることが可能である。逆に、図４２（Ａ）の各ノードにおいて、トランジスタ、スイッチ
、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の
電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極
と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ
７４１のソースは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４
４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定
電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジ
スタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４
１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用す
ることができる。
図４２（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７
５０と、絶縁体４２２と、絶縁体４２８と、絶縁体４０９と、シール材７３４と、駆動回
路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７
３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基
板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシ
ール材７３４の外側に配置しても構わない。
図４２（Ｃ）は、図４２（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図
である。
図４２（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７１３ａと、導電
体７１３ａ上の絶縁体７０２と、絶縁体７０２上にあり導電体７１３ａと重なる絶縁体７
０６ａおよび半導体７０６ｂと、半導体７０６ｂ上の絶縁体７０６ｃと、絶縁体７０６ｃ
上の絶縁体７１２と、絶縁体７１２上にあり半導体７０６ｂと重なる導電体７０４と、導
電体７０４の側面と接する領域を有する絶縁体７１０と、を有する構造を示す。絶縁体７
０６ａおよび半導体７０６ｂは、領域７０７ａおよび領域７０７ｂを有する。なお、トラ
ンジスタ７４１の構造は一例であり、図４２（Ｃ）に示す構造と異なる構造であっても構
わない。
したがって、図４２（Ｃ）に示すトランジスタ７４１において、導電体７１３ａはゲート
電極としての機能を有し、絶縁体７０２はゲート絶縁体としての機能を有し、領域７０７
ａはソースとしての機能を有し、領域７０７ｂはドレインとしての機能を有し、絶縁体７
１２はゲート絶縁体としての機能を有し、導電体７０４はゲート電極としての機能を有す
る。なお、半導体７０６ｂは、光が当たることで電気特性が変動する場合がある。したが
って、導電体７１３ａ、領域７０７ａ、領域７０７ｂ、導電体７０４のいずれか一以上が
遮光性を有すると好ましい。
図４２（Ｃ）には、容量素子７４２として、基板７００上の導電体７１３ｂと、導電体７
１３ｂ上の絶縁体７０２と、絶縁体７０２上の電極７０７ｃと、を有する構造を示す。
容量素子７４２において、導電体７１３ｂは一方の電極として機能し、電極７０７ｃは他
方の電極として機能する。
電極７０７ｃは、トランジスタの絶縁体７０６ａおよび半導体７０６ｂと同じ表面にある
層に形成される。したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用
いて作製することができる。また、導電体７１３ａおよび導電体７１３ｂを同種の導電体
とすると好ましい。その場合、導電体７１３ａおよび導電体７１３ｂは、同一工程を経て
形成することができる。
トランジスタ７４１および容量素子７４２上には、絶縁体７１８が配置される。ここで、
絶縁体７１８は、トランジスタ７４１のソースとして機能する領域７０７ｂに達する開口
部を有してもよい。絶縁体７１８上には、導電体７８１が配置される。導電体７８１は、
絶縁体７１８の開口部を介してトランジスタ７４１と電気的に接続してもよい。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔
壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される
。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および
導電体７８３の重なる領域が、発光素子７１９となる。
ここで、絶縁体４２２、絶縁体４２８および絶縁体４０９は、バリア性を有する絶縁体で
ある。即ち、図４２に示す表示装置は、トランジスタ７４１がバリア性を有する絶縁体に
囲まれた構造を有する。ただし、絶縁体４２２、絶縁体４２８および絶縁体４０９のいず
れか一以上を有さなくてもよい。
なお、ＥＬ表示装置を高精細化するために、トランジスタ、容量素子または／および配線
層などを積層させてもよい。
図４３は、半導体基板上に作製したＥＬ表示装置の画素を示す断面図の一例である。
図４３に示すＥＬ表示装置は、半導体基板８０１と、基板８０２と、絶縁体８０３と、絶
縁体８０４と、絶縁体８０５と、接着層８０６と、フィルタ８０７と、フィルタ８０８と
、フィルタ８０９と、絶縁体８１１と、絶縁体８１２と、絶縁体８１３と、絶縁体８１４
と、絶縁体８１５と、絶縁体８１６と、絶縁体８１７と、絶縁体８１８と、絶縁体８１９
と、絶縁体８２０と、絶縁体８２１と、導電体８３１と、導電体８３２と、導電体８３３
と、導電体８３４と、導電体８３５と、導電体８３６と、導電体８３７と、導電体８３８
と、導電体８３９と、導電体８４０と、導電体８４１と、導電体８４２と、導電体８４３
と、導電体８４４と、導電体８４５と、導電体８４６と、導電体８４７と、導電体８４８
と、導電体８４９と、導電体８５０と、導電体８５１、導電体８５２と、導電体８５３と
、導電体８５４と、導電体８５５と、導電体８５６と、導電体８５７と、導電体８５８と
、導電体８５９と、導電体８６０と、導電体８６１と、導電体８６２と、絶縁体８７１と
、導電体８７２と、絶縁体８７３と、絶縁体８７４と、領域８７５と、領域８７６と、絶
縁体８７７と、絶縁体８７８と、絶縁体８８１と、導電体８８２と、絶縁体８８３と、絶
縁体８８４と、領域８８５と、領域８８６と、層８８７と、層８８８と、発光層８９３と
、を有する。
また、半導体基板８０１と、絶縁体８７１と、導電体８７２と、絶縁体８７３と、絶縁体
８７４と、領域８７５と、領域８７６と、によって、トランジスタ８９１が構成される。
半導体基板８０１は、チャネル形成領域としての機能を有する。絶縁体８７１は、ゲート
絶縁体としての機能を有する。導電体８７２は、ゲート電極としての機能を有する。絶縁
体８７３は、側壁絶縁体としての機能を有する。絶縁体８７４は、側壁絶縁体としての機
能を有する。領域８７５は、ソース領域または／およびドレイン領域としての機能を有す
る。領域８７６は、ソース領域または／およびドレイン領域としての機能を有する。
導電体８７２は、絶縁体８７１を介して半導体基板８０１の一部と重なる領域を有する。
領域８７５および領域８７６は、半導体基板８０１に不純物が添加された領域である。ま
たは、半導体基板８０１がシリコン基板である場合、シリサイドの形成された領域であっ
てもよい。例えば、タングステンシリサイド、チタンシリサイド、コバルトシリサイドま
たはニッケルシリサイドなどを有する領域であってもよい。領域８７５および領域８７６
は、導電体８７２、絶縁体８７３および絶縁体８７４などによって、自己整合的に形成す
ることができる。したがって、半導体基板８０１のチャネル形成領域を挟む位置に、それ
ぞれ領域８７５および領域８７６が配置される。
トランジスタ８９１は、絶縁体８７３を有することにより、領域８７５とチャネル形成領
域との間を空けることができる。したがって、絶縁体８７３を有することにより、領域８
７５から生じる電界に起因してトランジスタ８９１が破壊または劣化することを抑制する
ことができる。また、トランジスタ８９１は、絶縁体８７４を有することにより、領域８
７６とチャネル形成領域との間を空けることができる。したがって、絶縁体８７４を有す
ることにより、領域８７６から生じる電界に起因してトランジスタ８９１が破壊または劣
化することを抑制することができる。なお、トランジスタ８９１は、領域８７５とチャネ
ル形成領域との間隔よりも、領域８７６とチャネル形成領域との間隔が広い構造を有する
。例えば、トランジスタ８９１の動作時において、領域８７５とチャネル形成領域との電
位差よりも、領域８７６とチャネル形成領域との電位差のほうが大きくなることが多い場
合、高いオン電流および高い信頼性を両立することができる構造である。
また、半導体基板８０１と、絶縁体８８１と、導電体８８２と、絶縁体８８３と、絶縁体
８８４と、領域８８５と、領域８８６と、によって、トランジスタ８９２が構成される。
半導体基板８０１は、チャネル形成領域としての機能を有する。絶縁体８８１は、ゲート
絶縁体としての機能を有する。導電体８８２は、ゲート電極としての機能を有する。絶縁
体８８３は、側壁絶縁体としての機能を有する。絶縁体８８４は、側壁絶縁体としての機
能を有する。領域８８５は、ソース領域または／およびドレイン領域としての機能を有す
る。領域８８６は、ソース領域または／およびドレイン領域としての機能を有する。
導電体８８２は、絶縁体８８１を介して半導体基板８０１の一部と重なる領域を有する。
領域８８５および領域８８６は、半導体基板８０１に不純物が添加された領域である。ま
たは、半導体基板８０１がシリコン基板である場合、シリサイドの形成された領域である
。領域８８５および領域８８６は、導電体８８２、絶縁体８８３および絶縁体８８４など
によって、自己整合的に形成することができる。したがって、半導体基板８０１のチャネ
ル形成領域を挟む位置に、それぞれ領域８８５および領域８８６が配置される。
トランジスタ８９２は、絶縁体８８３を有することにより、領域８８５とチャネル形成領
域との間を空けることができる。したがって、絶縁体８８３を有することにより、領域８
８５から生じる電界に起因してトランジスタ８９２が破壊または劣化することを抑制する
ことができる。また、トランジスタ８９２は、絶縁体８８４を有することにより、領域８
８６とチャネル形成領域との間を空けることができる。したがって、絶縁体８８４を有す
ることにより、領域８８６から生じる電界に起因してトランジスタ８９２が破壊または劣
化することを抑制することができる。なお、トランジスタ８９２は、領域８８５とチャネ
ル形成領域との間隔よりも、領域８８６とチャネル形成領域との間隔が広い構造を有する
。例えば、トランジスタ８９２の動作時において、領域８８５とチャネル形成領域との電
位差よりも、領域８８６とチャネル形成領域との電位差のほうが大きくなることが多い場
合、高いオン電流および高い信頼性を両立することができる構造である。
絶縁体８７７は、トランジスタ８９１およびトランジスタ８９２を覆うように配置される
。したがって、絶縁体８７７は、トランジスタ８９１およびトランジスタ８９２の保護膜
としての機能を有する。絶縁体８０３、絶縁体８０４および絶縁体８０５は、素子を分離
する機能を有する。例えば、トランジスタ８９１とトランジスタ８９２とは、絶縁体８０
３および絶縁体８０４を間に有することによって素子分離される。
導電体８５１、導電体８５２、導電体８５３、導電体８５４、導電体８５５、導電体８５
６、導電体８５７、導電体８５８、導電体８５９、導電体８６０、導電体８６１および導
電体８６２は、素子と素子、素子と配線、配線と配線などを電気的に接続する機能を有す
る。よって、これらの導電体を配線またはプラグと言い換えることもできる。
導電体８３１、導電体８３２、導電体８３３、導電体８３４、導電体８３５、導電体８３
６、導電体８３７、導電体８３８、導電体８３９、導電体８４０、導電体８４１、導電体
８４２、導電体８４３、導電体８４４、導電体８４５、導電体８４６、導電体８４７、導
電体８４９、導電体８５０は、配線、電極または／および遮光層としての機能を有する。
例えば、導電体８３６および導電体８４４は、絶縁体８１７を有する容量素子の電極とし
ての機能を有する。例えば、導電体８３８および導電体８４５は、絶縁体８１８を有する
容量素子の電極としての機能を有する。例えば、導電体８４０および導電体８４６は、絶
縁体８１９を有する容量素子の電極としての機能を有する。例えば、導電体８４２および
導電体８４７は、絶縁体８２０を有する容量素子の電極としての機能を有する。なお、導
電体８３６と導電体８３８とが電気的に接続していてもよい。また、導電体８４４と導電
体８４５とが電気的に接続していてもよい。また、導電体８４０と導電体８４２とが電気
的に接続していてもよい。また、導電体８４６と導電体８４７とが電気的に接続してもよ
い。
絶縁体８１１、絶縁体８１２、絶縁体８１３、絶縁体８１４、絶縁体８１５および絶縁体
８１６は、層間絶縁体としての機能を有する。絶縁体８１１、絶縁体８１２、絶縁体８１
３、絶縁体８１４、絶縁体８１５および絶縁体８１６は、表面が平坦化されていると好ま
しい。
導電体８３１、導電体８３２、導電体８３３および導電体８３４は、絶縁体８１１上に配
置される。導電体８５１は、絶縁体８１１の開口部に配置される。導電体８５１は、導電
体８３１と領域８７５とを電気的に接続する。導電体８５２は、絶縁体８１１の開口部に
配置される。導電体８５２は、導電体８３３と領域８８５とを電気的に接続する。導電体
８５３は、絶縁体８１１の開口部に配置される。導電体８５３は、導電体８３４と領域８
８６とを電気的に接続する。
導電体８３５、導電体８３６、導電体８３７および導電体８３８は、絶縁体８１２上に配
置される。導電体８３６上には絶縁体８１７が配置される。絶縁体８１７上には導電体８
４４が配置される。導電体８３８上には絶縁体８１８が配置される。絶縁体８１８上には
導電体８４５が配置される。導電体８５４は、絶縁体８１２の開口部に配置される。導電
体８５４は、導電体８３５と導電体８３１とを電気的に接続する。導電体８５５は、絶縁
体８１２の開口部に配置される。導電体８５５は、導電体８３７と導電体８３３とを電気
的に接続する。
導電体８３９、導電体８４０、導電体８４１および導電体８４２は、絶縁体８１３上に配
置される。導電体８４０上には絶縁体８１９が配置される。絶縁体８１９上には導電体８
４６が配置される。導電体８４２上には絶縁体８２０が配置される。絶縁体８２０上には
導電体８４７が配置される。導電体８５６は、絶縁体８１３の開口部に配置される。導電
体８５６は、導電体８３９と導電体８３５とを電気的に接続する。導電体８５７は、絶縁
体８１３の開口部に配置される。導電体８５７は、導電体８４０と導電体８４４とを電気
的に接続する。導電体８５８は、絶縁体８１３の開口部に配置される。導電体８５８は、
導電体８４１と導電体８３７とを電気的に接続する。導電体８５９は、絶縁体８１３の開
口部に配置される。導電体８５９は、導電体８４２と導電体８４５とを電気的に接続する
。
導電体８４３は、絶縁体８１４上に配置される。導電体８６０は、絶縁体８１４の開口部
に配置される。導電体８６０は、導電体８４３と導電体８４６とを電気的に接続する。導
電体８６１は、導電体８４３と導電体８４７とを電気的に接続する。
導電体８４８は、絶縁体８１５上に配置される。導電体８４８は、電気的に浮いていても
よい。なお、導電体８４８は、遮光層としての機能を有すれば、導電体に限定されない。
例えば、遮光性を有する絶縁体または半導体であってもよい。
導電体８４９は、絶縁体８１６上に配置される。絶縁体８２１は、絶縁体８１６上および
導電体８４９上に配置される。絶縁体８２１は、導電体８４９を露出する開口部を有する
。発光層８９３は、導電体８４９上および絶縁体８２１上に配置される。導電体８５０は
、発光層８９３上に配置される。
したがって、導電体８４９と導電体８５０とに電位差を与えることで、発光層８９３から
発光が生じる。そのため、導電体８４９と、導電体８５０と、発光層８９３と、は発光素
子としての機能を有する。なお、絶縁体８２１は、隔壁としての機能を有する。
絶縁体８７８は、導電体８５０上に配置される。絶縁体８７８は、発光素子を覆うため、
保護絶縁体としての機能を有する。例えば、絶縁体８７８がバリア性を有する絶縁体であ
ってもよい。また、バリア性を有する絶縁体で、発光素子を囲む構造としてもよい。
基板８０２は、透光性を有する基板を用いればよい。例えば、基板７５０についての記載
を参照する。基板８０２には、層８８７および層８８８が設けられる。層８８７および層
８８８は、遮光層としての機能を有する。遮光層としては、例えば、樹脂や金属などを用
いればよい。層８８７および層８８８を有することによって、ＥＬ表示装置のコントラス
トを向上させることや色のにじみを低減させることなどができる。
フィルタ８０７、フィルタ８０８およびフィルタ８０９は、カラーフィルタとしての機能
を有する。例えば、フィルタ２０５４についての記載を参照する。フィルタ８０８は、層
８８８、基板８０２および層８８７にまたがって配置される。フィルタ８０７は、層８８
８においてフィルタ８０８と重なる領域を有する。フィルタ８０９は、層８８７において
フィルタ８０８と重なる領域を有する。フィルタ８０７、フィルタ８０８およびフィルタ
８０９は、それぞれ厚さが異なっていてもよい。フィルタの厚さが異なることによって、
発光素子からの光取り出し効率が高くなる場合がある。
フィルタ８０７、フィルタ８０８およびフィルタ８０９と、絶縁体８７８と、の間には、
接着層８０６が配置される。
図４３に示したＥＬ表示装置は、トランジスタ、容量素子または／および配線層などが積
層した構造を有するため、画素を縮小することができる。そのため、高精細なＥＬ表示装
置を実現することができる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明
する。
図４４（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４４に示す画素は
、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液
晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、
ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、
上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、
液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４２（Ｂ）の一
点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図４４（Ｂ）に示す。図４４（Ｂ）にお
いて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３
３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体ま
たは半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図４４（Ｂ）には、図４２
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さ
いトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリ
ークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる
。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態と
することで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液
晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、
開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７１８が配置される。ここで、
絶縁体７１８は、トランジスタ７５１に達する開口部を有する。絶縁体７１８上には、導
電体７９１が配置される。導電体７９１は、絶縁体７１８の開口部を介してトランジスタ
７５１と電気的に接続する。
ここで、絶縁体４２２、絶縁体４２８および絶縁体４０９は、バリア性を有する絶縁体で
ある。即ち、図４４に示す表示装置は、トランジスタ７５１がバリア性を有する絶縁体に
囲まれた構造を有する。ただし、絶縁体４２２、絶縁体４２８および絶縁体４０９のいず
れか一以上を有さなくてもよい。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上
には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７
９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５
および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９
７が配置される。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ素子、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ
Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ
）、電子放出素子、液晶素子、電子インク、電気泳動素子、プラズマディスプレイ（ＰＤ
Ｐ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例
えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭ
Ｄ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・
モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表
示素子、圧電セラミックディスプレイなど）、エレクトロウェッティング素子、カーボン
ナノチューブを用いた表示素子、量子ドットなどの少なくとも一つを有している。これら
の他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが
変化する表示媒体を有していてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。各画素に量子ドットを
有する表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドット
は、表示素子の一部、バックライトの一部、またはバックライトと表示素子との間に配置
すればよい。量子ドットを用いることにより、色純度の高い表示装置を作製することがで
きる。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディス
プレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ
、投射型液晶ディスプレイ）などがある。電子インク、または電気泳動素子を用いた表示
装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射
型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極と
しての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニ
ウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡ
Ｍなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減する
ことができる。
なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェ
ンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、
多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その
上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜すること
ができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤチッ
プを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型Ｇａ
Ｎ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体
は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチッ
プが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
また、ＭＥＭＳを用いた表示装置は、表示素子が封止されている空間（例えば、表示素子
が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、
乾燥剤を配置してもよい。乾燥剤によって水分を除去できるため、ＭＥＭＳなどが動きに
くくなることや劣化することを防止することができる。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４５に示
す。
図４５（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図４５（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図４５（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。
図４５（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図４５（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図４５（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
図４５（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
＜表示領域または発光領域に曲面を有する電子機器＞
以下では、本発明の一態様に係る電子機器の一例である表示領域または発光領域に曲面を
有する電子機器について、図４６を参照しながら説明する。なお、ここでは、電子機器の
一例として、情報機器、特に携帯性を有する情報機器（携帯機器）について説明する。携
帯性を有する情報機器としては、例えば、携帯電話機（ファブレット、スマートフォン（
スマホ））、タブレット端末（スレートＰＣ）なども含まれる。
図４６（Ａ−１）は、携帯機器１３００Ａの外形を説明する斜視図である。図４６（Ａ−
２）は、携帯機器１３００Ａの上面図である。図４６（Ａ−３）は、携帯機器１３００Ａ
の使用状態を説明する図である。
図４６（Ｂ−１）および図４６（Ｂ−２）は、携帯機器１３００Ｂの外形を説明する斜視
図である。
図４６（Ｃ−１）および図４６（Ｃ−２）は、携帯機器１３００Ｃの外形を説明する斜視
図である。
＜携帯機器＞
携帯機器１３００Ａは、例えば電話、電子メール作成閲覧、手帳または情報閲覧などの機
能から選ばれた一つまたは複数の機能を有する。
携帯機器１３００Ａは、筐体の複数の面に沿って表示部が設けられている。例えば、可と
う性を有する表示装置を、筐体の内側に沿うように配置することで表示部を設ければよい
。これにより、文字情報や画像情報などを第１の領域１３１１または／および第２の領域
１３１２に表示することができる。
例えば、３つの操作の用に供する画像を第１の領域１３１１に表示することができる（図
４６（Ａ−１）参照。）。また、図中に破線の矩形で示すように文字情報などを第２の領
域１３１２に表示することができる（図４６（Ａ−２）参照。）。
携帯機器１３００Ａの上部に第２の領域１３１２を配置した場合、携帯機器１３００Ａを
洋服の胸ポケットに収納したままの状態で、携帯機器１３００Ａの第２の領域１３１２に
表示された文字や画像情報を、使用者は容易に確認することができる（図４６（Ａ−３）
参照。）。例えば、着信した電話の発信者の電話番号または氏名などを、携帯機器１３０
０Ａの上方から観察できる。
なお、携帯機器１３００Ａは、表示装置と筐体との間、表示装置内または筐体上に入力装
置などを有してもよい。入力装置は、例えば、タッチセンサー、光センサー、超音波セン
サーなどを用いればよい。入力装置を表示装置と筐体との間または筐体上に配置する場合
、マトリクススイッチ方式、抵抗膜方式、超音波表面弾性波方式、赤外線方式、電磁誘導
方式、静電容量方式などのタッチパネルを用いればよい。また、入力装置を表示装置内に
配置する場合、インセルタイプのセンサー、またはオンセルタイプのセンサーなどを用い
ればよい。
なお、携帯機器１３００Ａは、振動センサーなどと、当該振動センサーなどに検知された
振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備え
ることができる。これにより、使用者は携帯機器１３００Ａを洋服の上から軽く叩いて振
動を与えることにより着信を拒否するモードに移行させることができる。
携帯機器１３００Ｂは、第１の領域１３１１および第２の領域１３１２を有する表示部と
、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える最も長い屈曲部が、第１の領
域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｂは、最も長い屈曲部に沿って設けられた第２の領域１３１２を側面に
向けて使用することができる。
携帯機器１３００Ｃは、第１の領域１３１１および第２の領域１３１２を有する表示部と
、表示部を支持する筐体１３１０を有する。
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える二番目に長い屈曲部が、第１
の領域１３１１と第２の領域１３１２に挟まれる。
携帯機器１３００Ｃは、第２の領域１３１２を上部に向けて使用することができる。
４０９ 絶縁体
４２２ 絶縁体
４２８ 絶縁体
４５０ 半導体基板
４５２ 絶縁体
４５４ 導電体
４５６ 領域
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４９０ 絶縁体
４９２ 絶縁体
４９４ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
４９８ｄ 導電体
６００ 基板
６０２ 絶縁体
６０３ 絶縁体
６０４ 導電体
６０５ 導電体
６０６ａ 絶縁体
６０６ｂ 半導体
６０６ｃ 絶縁体
６０７ａ 領域
６０７ｂ 領域
６０８ 絶縁体
６１０ 絶縁体
６１１ 絶縁体
６１２ 絶縁体
６１２ａ 絶縁体
６１２ｂ 絶縁体
６１３ 導電体
６１４ 導電体
６１６ａ 導電体
６１６ｂ 導電体
６１８ 絶縁体
６２２ 絶縁体
６３６ｃ 絶縁体
７００ 基板
７０２ 絶縁体
７０４ 導電体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７０７ａ 領域
７０７ｂ 領域
７０７ｃ 電極
７１０ 絶縁体
７１２ 絶縁体
７１３ａ 導電体
７１３ｂ 導電体
７１８ 絶縁体
７１９ 発光素子
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８０１ 半導体基板
８０２ 基板
８０３ 絶縁体
８０４ 絶縁体
８０５ 絶縁体
８０６ 接着層
８０７ フィルタ
８０８ フィルタ
８０９ フィルタ
８１１ 絶縁体
８１２ 絶縁体
８１３ 絶縁体
８１４ 絶縁体
８１５ 絶縁体
８１６ 絶縁体
８１７ 絶縁体
８１８ 絶縁体
８１９ 絶縁体
８２０ 絶縁体
８２１ 絶縁体
８３１ 導電体
８３２ 導電体
８３３ 導電体
８３４ 導電体
８３５ 導電体
８３６ 導電体
８３７ 導電体
８３８ 導電体
８３９ 導電体
８４０ 導電体
８４１ 導電体
８４２ 導電体
８４３ 導電体
８４４ 導電体
８４５ 導電体
８４６ 導電体
８４７ 導電体
８４８ 導電体
８４９ 導電体
８５０ 導電体
８５１ 導電体
８５２ 導電体
８５３ 導電体
８５４ 導電体
８５５ 導電体
８５６ 導電体
８５７ 導電体
８５８ 導電体
８５９ 導電体
８６０ 導電体
８６１ 導電体
８６２ 導電体
８７１ 絶縁体
８７２ 導電体
８７３ 絶縁体
８７４ 絶縁体
８７５ 領域
８７６ 領域
８７７ 絶縁体
８７８ 絶縁体
８８１ 絶縁体
８８２ 導電体
８８３ 絶縁体
８８４ 絶縁体
８８５ 領域
８８６ 領域
８８７ 層
８８８ 層
８９１ トランジスタ
８９２ トランジスタ
８９３ 発光層
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
１３００Ａ 携帯機器
１３００Ｂ 携帯機器
１３００Ｃ 携帯機器
１３１０ 筐体
１３１１ 領域
１３１２ 領域
１５２１ ルーティングスイッチエレメント
１５２２ ロジックエレメント
１５２３ コンフィギュレーションメモリ
１５２４ ルックアップテーブル
１５２５ レジスタ
１５２６ セレクタ
１５２７ コンフィギュレーションメモリ
２０００ 撮像装置
２００１ スイッチ
２００２ スイッチ
２００３ スイッチ
２０１０ 画素部
２０１１ 画素
２０１２ 副画素
２０１２Ｂ 副画素
２０１２Ｇ 副画素
２０１２Ｒ 副画素
２０２０ 光電変換素子
２０３０ 画素回路
２０３１ 配線
２０４７ 配線
２０４８ 配線
２０４９ 配線
２０５０ 配線
２０５３ 配線
２０５４ フィルタ
２０５４Ｂ フィルタ
２０５４Ｇ フィルタ
２０５４Ｒ フィルタ
２０５５ レンズ
２０５６ 光
２０５７ 配線
２０６０ 周辺回路
２０７０ 周辺回路
２０８０ 周辺回路
２０９０ 周辺回路
２０９１ 光源
２１００ トランジスタ
２２００ トランジスタ
２３００ シリコン基板
２３１０ 層
２３２０ 層
２３３０ 層
２３４０ 層
２３５１ トランジスタ
２３５２ トランジスタ
２３５３ トランジスタ
２３５４ フィルタ
２３５５ レンズ
２３６０ フォトダイオード
２３６１ アノード
２３６３ 低抵抗領域
２３７０ プラグ
２３７１ 配線
２３７２ 配線
２３７３ 配線
２４０９ 絶縁体
２４１８ 絶縁体
２４２２ 絶縁体
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (1)

  1. 第１の絶縁体と、第２の絶縁体と、半導体と、導電体と、を有し、
    前記半導体は、前記第１の絶縁体上に配置され、
    前記第２の絶縁体は、前記半導体上に配置され、
    前記導電体は、前記第２の絶縁体上に配置され、
    前記半導体は、第１の領域と、第２の領域と、第３の領域と、を有し、
    前記第１の領域は、前記半導体と、前記導電体と、が互いに重なる領域であり、
    前記第２の領域および前記第３の領域は、前記半導体と、前記導電体と、が互いに重ならない領域であり、
    前記第２の領域および前記第３の領域は、スピネル型の結晶構造を有する領域を有することを特徴とする半導体装置。
JP2021092989A 2015-03-27 2021-06-02 半導体装置 Withdrawn JP2021132236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023061287A JP2023080163A (ja) 2015-03-27 2023-04-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015067235 2015-03-27
JP2015067235 2015-03-27
JP2016060539A JP2016189461A (ja) 2015-03-27 2016-03-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016060539A Division JP2016189461A (ja) 2015-03-27 2016-03-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023061287A Division JP2023080163A (ja) 2015-03-27 2023-04-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2021132236A true JP2021132236A (ja) 2021-09-09

Family

ID=56976774

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016060539A Withdrawn JP2016189461A (ja) 2015-03-27 2016-03-24 半導体装置
JP2021092989A Withdrawn JP2021132236A (ja) 2015-03-27 2021-06-02 半導体装置
JP2023061287A Pending JP2023080163A (ja) 2015-03-27 2023-04-05 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016060539A Withdrawn JP2016189461A (ja) 2015-03-27 2016-03-24 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023061287A Pending JP2023080163A (ja) 2015-03-27 2023-04-05 半導体装置

Country Status (2)

Country Link
US (1) US9806200B2 (ja)
JP (3) JP2016189461A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20180048327A (ko) * 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP6894726B2 (ja) * 2017-03-10 2021-06-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20190133024A (ko) * 2017-03-31 2019-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JPWO2019048987A1 (ja) * 2017-09-06 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
KR20220067659A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
JPWO2022130086A1 (ja) * 2020-12-15 2022-06-23
JPWO2022249872A1 (ja) * 2021-05-26 2022-12-01

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2014239213A (ja) * 2013-05-09 2014-12-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015015458A (ja) * 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015053478A (ja) * 2013-08-07 2015-03-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102025722B1 (ko) 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104488016B (zh) 2012-07-20 2018-08-10 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI595659B (zh) 2012-09-14 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102168987B1 (ko) 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065301A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220641B2 (ja) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230062659A (ko) 2012-11-30 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG10201601511RA (en) 2013-05-20 2016-03-30 Semiconductor Energy Lab Semiconductor device
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102657220B1 (ko) 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102294507B1 (ko) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
JP6429540B2 (ja) 2013-09-13 2018-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015079946A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6467171B2 (ja) 2013-09-17 2019-02-06 株式会社半導体エネルギー研究所 半導体装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015109422A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR20160091968A (ko) 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160102295A (ko) 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6446258B2 (ja) 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI695502B (zh) 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
WO2015181997A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
WO2016009310A1 (en) 2014-07-15 2016-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2014239213A (ja) * 2013-05-09 2014-12-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015015458A (ja) * 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015053478A (ja) * 2013-08-07 2015-03-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2023080163A (ja) 2023-06-08
JP2016189461A (ja) 2016-11-04
US9806200B2 (en) 2017-10-31
US20160284856A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
JP2021132236A (ja) 半導体装置
JP6796411B2 (ja) 半導体装置の作製方法
JP6880267B2 (ja) 半導体装置
JP6945976B2 (ja) 半導体装置の作製方法
JP6652376B2 (ja) 半導体装置
JP6725276B2 (ja) 半導体装置
JP2016181696A (ja) 半導体装置の作製方法
US9496376B2 (en) Method for manufacturing semiconductor device
JP6567374B2 (ja) 半導体装置の作製方法
JP2020107902A (ja) 半導体装置
JP6828119B2 (ja) 表示装置
JP2020188287A (ja) 半導体装置
JP6671136B2 (ja) 半導体装置
JP2016063227A (ja) 半導体装置の作製方法
WO2016067161A1 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230110

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230406