JP2022062199A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022062199A
JP2022062199A JP2022016979A JP2022016979A JP2022062199A JP 2022062199 A JP2022062199 A JP 2022062199A JP 2022016979 A JP2022016979 A JP 2022016979A JP 2022016979 A JP2022016979 A JP 2022016979A JP 2022062199 A JP2022062199 A JP 2022062199A
Authority
JP
Japan
Prior art keywords
transistor
insulator
region
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022016979A
Other languages
English (en)
Other versions
JP7351947B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
佑太 遠藤
Yuta Endo
陽子 塚本
Yoko Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022062199A publication Critical patent/JP2022062199A/ja
Priority to JP2023148887A priority Critical patent/JP2023164562A/ja
Application granted granted Critical
Publication of JP7351947B2 publication Critical patent/JP7351947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】微細な構造であっても、高く安定した電気特性を有するトランジスタを提供する。また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化を達成する。【解決手段】基板上に、導電体と、酸化物半導体と、絶縁体と、を有し、酸化物半導体は第１の領域と、第２の領域と、を有し、第２の領域は第１の領域よりも低抵抗であり、第１の領域となる酸化物半導体の全面は、絶縁体を介して、導電体で囲まれていることを特徴とする。【選択図】図１

Description

本発明は、例えば、酸化物、トランジスタおよび半導体装置、ならびにそれらの製造方法
に関する。または、本発明は、例えば、酸化物、表示装置、発光装置、照明装置、蓄電装
置、記憶装置、プロセッサ、撮像装置、電子機器に関する。または、酸化物、表示装置、
液晶表示装置、発光装置、記憶装置、プロセッサ、撮像装置、電子機器の製造方法に関す
る。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、プロセッサ、
撮像装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されてい
る。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する
場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると
好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光
処理を行うことで形成する方法が知られる。
近年では、酸化物半導体（代表的にはＩｎ－Ｇａ－Ｚｎ酸化物）を用いたトランジスタの
開発が活発化している。
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ－Ｇａ－Ｚｎ酸化物を半導体素子
へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物
半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文
献２参照。）。
また、非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献３参照。）
。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構
成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトラン
ジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置
を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して
利用することが可能であるため、設備投資を抑えられるメリットもある。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小
さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低
いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献４参照。）
。また、酸化物半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い
電界効果移動度を有するトランジスタが得られることが開示されている（特許文献５参照
。）。
特開昭６３－２３９１１７号公報 特表平１１－５０５３７７号公報 特許第５２１５５８９号公報 特開２０１２－２５７１８７号公報 特開２０１２－５９８６０号公報
トランジスタを微細化すると、短チャネル効果が生じる。短チャネル効果とは、トランジ
スタのチャネル長（Ｌ）の縮小に起因する電気特性の劣化である。短チャネル効果の一つ
には、ドレインの電界がソースにまでおよぶことに起因するものがある。短チャネル効果
によって、ノーマリーオン化、サブスレッショルドスイング値（Ｓ値ともいう。）の増大
、リーク電流の増大などが起こる。
そこで、本発明の一態様は、動作特性の向上したトランジスタを提供することを課題の一
とする。または、低消費電力の半導体装置を提供することを課題の一とする。または、本
発明の一態様は、微細化及び高集積化が可能であり、安定した電気特性を有するトランジ
スタを提供することを課題の一とする。または、本発明の一態様は、寄生容量の小さいト
ランジスタを提供することを課題の一とする。
また、安定した電気特性を有するトランジスタを提供することを課題の一とする。または
、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。または
、オン電流の大きいトランジスタを提供することを課題の一とする。または、ノーマリー
オフの電気特性を有するトランジスタを提供することを課題の一とする。または、サブス
レッショルドスイング値の小さいトランジスタを提供することを課題の一とする。または
、信頼性の高いトランジスタを提供することを課題の一とする。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
性化を達成することを課題の一とする。または、トランジスタのチャネル層に、酸素を供
給しやすい半導体装置を提供することを課題の一とする。または、新規な半導体装置を提
供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を妨げるも
のではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお
、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるもの
であり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能
である。
半導体装置は、基板上に、導電体と、酸化物半導体と、絶縁体と、を有し、酸化物半導体
は第１の領域と、第２の領域と、を有し、第１の領域となる酸化物半導体の四方は、絶縁
体を介して、導電体で囲まれていることを特徴とする。
半導体装置は、基板上に、導電体と、酸化物半導体と、第１絶縁体と、第２の絶縁体と、
を有し、酸化物半導体は第１の領域と、第２の領域と、を有し、第２の領域は第１の領域
よりも低抵抗であり、第１の領域となる酸化物半導体の四方は、第１の絶縁体および第２
の絶縁体を介して、導電体で囲まれていることを特徴とする。
上記構成において、第２の領域は、第１の領域よりも不純物の濃度が高いことを特徴とす
る。
半導体装置は、基板上に、導電体と、酸化物半導体と、絶縁体と、を有し、酸化物半導体
は、第１の領域と、第２の領域と、第１の領域と第２の領域との間に第３の領域を有し、
第３の領域となる酸化物半導体の四方は、絶縁体を介して、導電体で囲まれていることを
特徴とする。
半導体装置は、基板上に、導電体と、酸化物半導体と、第１の絶縁体と、第２の絶縁体と
、を有し、酸化物半導体は、第１の領域と、第２の領域と、第１の領域と第２の領域との
間に第３の領域を有し、第３の領域となる酸化物半導体の四方は、第１の絶縁体および第
２の絶縁体を介して、導電体で囲まれていることを特徴とする。
上記構成において、第１の領域及び第２の領域は、第３の領域よりも不純物の濃度が高い
ことを特徴とする。
上記構成において、第１の領域はソース領域及びドレイン領域の一方として機能し、第２
の領域はソース領域及びドレイン領域の他方として機能することを特徴とする。
上記構成において、第１の絶縁体はシリコンを含み、第２の絶縁体はハフニウムを含むこ
とを特徴とする。
上記構成において、第１の絶縁体と第２の絶縁体は厚さが異なる。
上記構成の半導体装置を有する電子機器である。
オン電流が高くオフ電流が低いため、トランジスタの駆動特性が良好なものとなる。また
、低消費電力化が可能となる。また、微細な構造であっても、高く安定した電気特性を有
するトランジスタを提供することができる。さらに、チャネル長の制御が容易であり、微
細化した場合でも短チャネル効果を抑制することができる。そのため、トランジスタの集
積度を高められることであらゆる小型電子機器のさらなる小型化が実現可能となる。
また、安定した電気特性を有するトランジスタを提供することができる。または、非導通
時のリーク電流の小さいトランジスタを提供することができる。または、オン電流の大き
いトランジスタを提供することができる。または、ノーマリーオフの電気特性を有するト
ランジスタを提供することができる。または、サブスレッショルドスイング値の小さいト
ランジスタを提供することができる。または、信頼性の高いトランジスタを提供すること
ができる。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
性化を達成することができる。または、新規な半導体装置などを提供することが出来る。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 半導体装置の一形態を示す断面図及び上面図。 ＣＡＡＣ－ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ－ＯＳの断面模式図。 ＣＡＡＣ－ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ－ＯＳの電子回折パターンを示す図。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す斜視図および断面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 本発明の一態様に係る電子機器を示す斜視図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面におい
て、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを
同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもので
あり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の
」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載
されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場
合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流
れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が
１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１
原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜
とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が
５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原
子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれる
ものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１乃至図２２を用いて説明する。
＜半導体装置の構成例１＞
図１は、トランジスタ１００の一例を示す。なお、簡単のため、図１（Ａ）において一部
の膜は省略されている。また、図１（Ｂ）は図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応
する断面図であり、図１（Ｃ）はＹ１－Ｙ２に対応する断面図である。
基板１０１上に形成されたトランジスタ１００は、ゲート電極として機能する導電体１６
０および導電体１７０と、領域１３１、ソース領域またはドレイン領域の一方として機能
する領域１３２、及びソース領域またはドレイン領域の他方として機能する領域１３３を
有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、および絶縁体１５０
と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領域１３３は、配
線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に接続する。
図１に示すトランジスタ１００の構造において、酸化物１３０には、領域１３１、領域１
３２、及び領域１３３が形成されており、領域１３２及び領域１３３は、領域１３１と比
較して不純物の濃度が高く、低抵抗化されている。例えば、領域１３１は、領域１３２及
び領域１３３の不純物の最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領
域、または１％以下の濃度の領域とすればよい。なお、不純物を、ドナー、アクセプター
、ドーパントまたは元素と言い換えてもよい。
図１（Ｂ）に示すように、酸化物１３０において、領域１３１は、導電体１６０と重なる
領域を有し、領域１３２及び領域１３３は、領域１３１を除いた領域である。なお、酸化
物１３０と、導電体１６０とが重なる領域の一部に、領域１３２及び領域１３３が形成さ
れていてもよい。これにより、トランジスタ１００のチャネルが形成される領域と低抵抗
化された領域１３２及び領域１３３が接し、領域１３２および領域１３３と、チャネルが
形成される領域との間に、高抵抗のオフセット領域が形成されないため、トランジスタ１
００のオン電流を増大させることができる。
なお、領域１３２及び領域１３３は、イオン注入法などのイオンドーピング処理を用いて
形成すればよい。例えば、図１（Ｂ）に示すトランジスタ構造を設ける場合は、導電体１
６０を形成した後、導電体１６０をマスクとしてドーピング処理を行うとよい。絶縁体１
５０が十分に薄く、ドーピングイオンが十分に加速されていると、不純物は絶縁体１５０
を透過し、酸化物１３０に添加される。一方、導電体１６０と重なる領域には、不純物は
添加されない。従って、図１（Ｂ）に示すように、領域１３２および領域１３３が形成さ
れる。従って、領域１３２及び領域１３３は領域１３１より、ＳＩＭＳ分析により得られ
る当該不純物の濃度が高くなる。
領域１３２及び領域１３３に添加される不純物としては、例えば、水素、ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、マグ
ネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガ
リウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム
、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングステンなど
が挙げられる。これらの元素の中でも、ヘリウム、ネオン、アルゴン、クリプトン、キセ
ノン、窒素、フッ素、リン、塩素、ヒ素またはホウ素は、イオン注入法、イオンドーピン
グ法、プラズマイマージョンイオンインプランテーション法などを用いて比較的容易に添
加することができるため、好適である。
なお、領域１３２、領域１３３は、酸素欠損が多く形成されているため、領域１３１より
も、ＳＩＭＳ分析により得られる酸素濃度が低くなる。また、領域１３２、領域１３３は
、欠陥が多く形成されているため、領域１３１よりも結晶性が低くなっている。
また、図１（Ｃ）において、領域１３１となる酸化物１３０の全面が、絶縁体１２０およ
び絶縁体１５０を介して、導電体１６０および導電体１７０で囲まれた構造を有する。な
お、ここで記載する「領域１３１となる酸化物１３０の全面」とは、酸化物１３０が絶縁
体１２０および絶縁体１５０と接する上面、底面、及び側面をいう。また、酸化物１３０
が、側面、上面、底面と明確な区別がない曲面で形成されていた場合においては、領域１
３１となる酸化物１３０の最表面を意味する。
領域１３１となる酸化物１３０の全面が、絶縁体１２０および絶縁体１５０を介して、導
電体により包まれている構造により、導電体１６０および導電体１７０から生じる電界に
よって、チャネルが形成される領域１３１の四方（言い換えると、チャネル長方向を除い
た領域１３１の四方）を電気的に取り囲むことができる（導電体から生じる電界によって
、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎ
ｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、領域１３１の全体にチャネルが
形成される場合がある。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのソース－ドレイン
間に大電流を流すことができ、オン電流を高くすることができる。また、チャネルが形成
される領域に全周から電圧が印加されるため、リーク電流が抑制されたトランジスタを提
供することができる。
なお、トランジスタがｓ－ｃｈａｎｎｅｌ構造を有する場合、領域１３１の全表面にチャ
ネルが形成される場合がある。したがって、酸化物１３０が厚いほどチャネル領域は大き
くなる。即ち、酸化物１３０が厚いほど、トランジスタのオン電流を高くすることができ
る。また、酸化物１３０が厚いほど、キャリアの制御性の高い領域の割合が増えるため、
サブスレッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好ま
しくは２０ｎｍ以上、さらに好ましくは３０ｎｍ以上、より好ましくは５０ｎｍ以上の厚
さの領域を有する酸化物１３０とすればよい。ただし、半導体装置の生産性が低下する場
合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは
１５０ｎｍ以下の厚さの領域を有する酸化物１３０とすればよい。
高いオン電流が得られるため、ｓ－ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、
より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域
を有する。
また、導電体１６０および導電体１７０は、モリブデン、チタン、タンタル、タングステ
ン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜
、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒
化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、絶縁体１２０および絶縁体１５０は、酸化シリコン膜や酸化窒化シリコン膜などの
、酸素を含む絶縁体であることが好ましい。なお、絶縁体１２０として過剰酸素を含む（
化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過
剰酸素を含む絶縁体を酸化物１３０に接して設けることにより、領域１３１中の酸素欠損
を補償することができる。
また、絶縁体１２０および絶縁体１５０は、酸化アルミニウム、酸化窒化アルミニウム、
酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフ
ニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある
絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物１３０から
の酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体１２０と絶縁体１５０とは、必ずしも同じ材料を用いて形成しなくともよい
。絶縁体１２０と絶縁体１５０を異なる材料を用いて形成する場合、誘電率などの物性を
考慮し、膜厚を異ならせるなどして、適宜最適な構造を取ればよい。例えば、酸化ハフニ
ウム系の材料は、酸化シリコン系の材料よりも誘電率が高い。従って、絶縁体１２０に酸
化シリコン膜を用い、絶縁体１５０に酸化ハフニウム膜を用いる場合、絶縁体１５０を、
絶縁体１２０よりも厚く設けることが好ましい。絶縁体１２０および絶縁体１５０に用い
る材料の物性を考慮し、領域１３１となる酸化物１３０の全面にむらなくチャネルを形成
するトランジスタとなるように、絶縁体１２０および絶縁体１５０の膜厚を適宜最適化す
るとよい。
また、絶縁体１２０および絶縁体１５０は、積層構造としてもよい。例えば、過剰酸素を
含む絶縁膜を酸化物１３０に接して設け、さらにバリア膜で包み込むことで、酸化物１３
０を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過
飽和の状態とすることができる。また、酸化物１３０への水素等の不純物の侵入を防ぐこ
とができる。
なお、図１（Ｂ）に示すように、絶縁体１５０に酸化シリコン膜を用いた場合、ゲートと
なる導電体を形成する際に、表面側がエッチングされてしまう場合がある。領域１３２、
及び領域１３３を設けるために絶縁体１５０を透過して不純物を添加する場合、領域１３
２及び領域１３３上の絶縁体１５０を薄くすることで効率よく不純物を添加することがで
きる。一方、絶縁体１５０に酸化ハフニウム膜等を用いた場合、ゲートとなる導電体を形
成する場合に、絶縁体１５０の表面が除去されることはない。
また、領域１３１を構成する酸化物は、エネルギーギャップが３．０ｅＶ以上と大きく、
酸化物を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物膜が適
用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ
電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることが
できる。
また、適用可能な酸化物としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）
を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を
用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それらに
加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、
チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、
セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、また
は複数種が含まれていることが好ましい。
なお、酸化物１３０に用いることのできる酸化物の詳細については、実施の形態２で詳細
に説明する。
また、図１（Ａ）に示す半導体装置において、トランジスタ１００を覆って層間膜が設け
られている。また、層間膜に加えて、バリア層として絶縁体１８０などが積層されていて
もよい。また、基板１０１上には、下地膜を形成してもよい。また、下地膜の他にバリア
膜が積層されていてもよい。
なお、バリア膜としては、酸素や水素に対してバリア性のある絶縁体を用いることが望ま
しい。このような絶縁体としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、
酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフ
ニウム、酸化窒化ハフニウム、窒化シリコンなどを用いることができる。このような材料
を用いて形成した場合、バリア膜は酸化物１３０からの酸素の放出や絶縁体１２０から酸
化物１３０以外への酸素の拡散を抑え、また、外部からの水素等の不純物の混入を防ぐ層
として機能する。
上記構成を有することで、安定した電気特性を有するトランジスタを提供することができ
る。または、非導通時のリーク電流の小さいトランジスタを提供することができる。また
は、オン電流の大きいトランジスタを提供することができる。または、ノーマリーオフの
電気特性を有するトランジスタを提供することができる。または、サブスレッショルドス
イング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジ
スタを提供することができる。
上記したように、オン電流が高くオフ電流が低いため、トランジスタの駆動特性が良好な
ものとなる。また、低消費電力化が可能となる。さらに、トランジスタの微細化に伴い、
チャネル長が短くなったとしても、高く安定した電気特性を有するトランジスタを提供す
ることができる。つまり、短チャネル効果を抑制し、微細化が可能であり、トランジスタ
の集積度を高められることであらゆる小型電子機器のさらなる小型化が実現可能だとされ
る。また、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供す
ることができる。
＜半導体装置の構成例２＞
図２、図３、及び図４は、半導体装置の構成例１とは異なるトランジスタ１００の一例を
それぞれ示す。図２（Ａ）、図３（Ａ）、及び図４（Ａ）はトランジスタ１００の上面を
示す。なお、簡単のため、図２（Ａ）、図３（Ａ）、及び図４（Ａ）において一部の膜は
省略されている。また、図２（Ｂ）、図３（Ｂ）、及び図４（Ｂ）は、それぞれ図２（Ａ
）、図３（Ａ）、及び図４（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面図であり、図
２（Ｃ）、図３（Ｃ）、及び図４（Ｃ）はＹ１－Ｙ２に対応する断面図である。
なお、図２、図３、及び図４に示すトランジスタ１００において、図１に示したトランジ
スタ１００を構成する構造と同機能を有する構造には、同符号を付記する。従って、基板
１０１上に形成されたトランジスタ１００は、ゲート電極として機能する導電体１６０お
よび導電体１７０と、チャネルが形成される領域１３１、ソース領域またはドレイン領域
の一方として機能する領域１３２、及びソース領域またはドレイン領域の他方として機能
する領域１３３を有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、及
び絶縁体１５０と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領
域１３３は、配線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に
接続する。
図２、図３、及び図４に示すように、絶縁体１５０の端部が、酸化物１３０上に有するよ
うに形成してもよい。当該構成とすることで、絶縁体１５０および導電体１６０をマスク
としてドーピング処理が行われる。このため、ドーピング工程において、領域１３２およ
び領域１３３は、不純物がそのまま添加される領域と、絶縁体１５０を透過して添加され
る領域を有する。従って、図２（Ｂ）に示すように、領域１３２及び領域１３３のチャネ
ル長方向の側面端部の位置が、酸化物１３０の上面から深くなるに従って、酸化物１３０
のチャネル長方向の側面端部側にシフトする場合がある。当該構造にすることにより、領
域１３２及び領域１３３がチャネル形成領域に対して深く形成されすぎて常に導通状態に
なってしまうことも防ぐことができる。
図３に示すように、絶縁体１２０と酸化物１３０の端部が一致していなくともよい。また
、図４に示すように、絶縁体１２０の端部が、絶縁体１５０の端部よりも外側に位置して
もよい。例えば、絶縁体１５０に用いる材料と、絶縁体１２０に用いる材料とが異なる場
合、誘電率等を踏まえて絶縁体１２０および絶縁体１５０の膜厚を異ならせることで、例
えば、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ
）が同値となるように、適宜、構造を最適化すればよい。。
＜半導体装置の変形例１＞
図５、図６、図７、図８には、トランジスタ１００の変形例の一例をそれぞれ示す。図５
（Ａ）、図６（Ａ）、図７（Ａ）及び図８（Ａ）はトランジスタ１００の上面を示す。な
お、簡単のため、図５（Ａ）、図６（Ａ）、図７（Ａ）及び図８（Ａ）において一部の膜
は省略されている。また、図５（Ｂ）、図６（Ｂ）、図７（Ｂ）及び図８（Ｂ）は、それ
ぞれ図５（Ａ）、図６（Ａ）、図７（Ａ）及び図８（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対
応する断面図であり、図５（Ｃ）、図６（Ｃ）、図７（Ｃ）及び図８（Ｃ）はＹ１－Ｙ２
に対応する断面図である。
なお、図５乃至図８に示すトランジスタ１００において、図１に示したトランジスタ１０
０を構成する構造と同機能を有する構造には、同符号を付記する。従って、基板１０１上
に形成されたトランジスタ１００は、ゲート電極として機能する導電体１６０および導電
体１７０と、チャネルが形成される領域１３１、ソース領域またはドレイン領域の一方と
して機能する領域１３２、及びソース領域またはドレイン領域の他方として機能する領域
１３３を有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、及び絶縁体
１５０と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領域１３３
は、配線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に接続する
。
図５、図６、図７、図８に示すように、導電体１７０を酸化物１３０よりも大きく形成し
てもよい。導電体１７０を酸化物１３０よりも大きく形成することで、導電体１７０より
も上方に形成する膜の被膜性を向上することができる。つまり、酸化物１３０などのトラ
ンジスタ１００を構成する各膜が、平坦性を損なうことなく形成することができるため、
信頼性が高いトランジスタを提供することができる。
図５に示す構造は、絶縁体１２０および酸化物１３０の端部が一致している。そのため、
絶縁体１２０および酸化物１３０を、同時に整形することができ、マスクを削減すること
ができる。
また、図６に示すように、絶縁体１２０と酸化物１３０の端部が一致していなくともよい
。また、図７に示すように、絶縁体１２０の端部が、絶縁体１５０の端部よりも外側に位
置してもよい。例えば、絶縁体１５０に用いる材料と、絶縁体１２０に用いる材料とが異
なる場合、誘電率等を踏まえて絶縁体１２０および絶縁体１５０の膜厚を異ならせること
で、例えば、等価酸化膜厚（ＥＯＴ）が同値となるように、適宜、構造を最適化すればよ
い。
また、図８に示すように、絶縁体１２０の端部と導電体１７０の端部とが一致していても
よい。この場合、導電体１７０は、側面にて導電体１６０と導通する。なお、当該構成に
おいて、絶縁体１２０および導電体１７０を同時に形成することで、マスクを削減するこ
とができる。
＜半導体装置の変形例２＞
図９、図１０には、トランジスタ１００の変形例の一例をそれぞれ示す。図９（Ａ）、及
び図１０（Ａ）はトランジスタ１００の上面を示す。なお、簡単のため、図９（Ａ）、及
び図１０（Ａ）において一部の膜は省略されている。また、図９（Ｂ）、及び図１０（Ｂ
）は、それぞれ図９（Ａ）、及び図１０（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面
図であり、図９（Ｃ）、及び図１０（Ｃ）はＹ１－Ｙ２に対応する断面図である。
なお、図９、図１０に示すトランジスタ１００において、図１に示したトランジスタ１０
０を構成する構造と同機能を有する構造には、同符号を付記する。従って、基板１０１上
に形成されたトランジスタ１００は、ゲート電極として機能する導電体１６０および導電
体１７０と、チャネルが形成される領域１３１、ソース領域またはドレイン領域の一方と
して機能する領域１３２、及びソース領域またはドレイン領域の他方として機能する領域
１３３を有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、及び絶縁体
１５０と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領域１３３
は、配線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に接続する
。
図９、図１０に示すように、導電体１７０を絶縁体１１０に埋め込んでもよい。例えば、
導電体１７０を形成した後に、絶縁体１１０を成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅ
ｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）により、導電体１７０が露出
するまで、絶縁体１１０を除去すればよい。なお、埋め込み電極とすることで、導電体１
７０の上方に形成する膜の被膜性を向上することができる。
図９に示すように、酸化物１３０および絶縁体１５０を形成した後、酸化物１３０および
絶縁体１５０の側面に、絶縁体１９０を形成してもよい。例えば、絶縁体１９０はサイド
ウォール絶縁体として設けることで、さらなる微細化が可能となる。また、例えば、絶縁
体１２０に用いる材料と、絶縁体１５０に用いる材料と、絶縁体１９０に用いる材料とが
異なる場合、誘電率等を踏まえて絶縁体１２０、絶縁体１５０、及び絶縁体１９０の膜厚
を異ならせることで、例えば、等価酸化膜厚（ＥＯＴ）が同値となるように、適宜、構造
を最適化すればよい。また、絶縁体１９０は、絶縁体１２０、及び絶縁体１５０は積層構
造としてもよい。
また、図１０に示すように、絶縁体１２０、酸化物１３０、絶縁体１５０の端部を揃える
構造としてもよい。図１０に示す構造において、絶縁体１２０、絶縁体１５０、及び酸化
物１３０を同時に形成することで、マスクを削減することができる。
＜半導体装置の変形例３＞
図１１、図１２、図１３、図１４、及び図１５には、トランジスタ１００の変形例の一例
をそれぞれ示す。図１１（Ａ）、図１２（Ａ）、図１３（Ａ）、図１４（Ａ）、及び図１
５（Ａ）はトランジスタ１００の上面を示す。なお、簡単のため、図１１（Ａ）、図１２
（Ａ）、図１３（Ａ）、図１４（Ａ）、及び図１５（Ａ）において一部の膜は省略されて
いる。また、図１１（Ｂ）、図１２（Ｂ）、図１３（Ｂ）、図１４（Ｂ）、及び図１５（
Ｂ）は、それぞれ図１１（Ａ）、図１２（Ａ）、図１３（Ａ）、図１４（Ａ）、及び図１
５（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面図であり、図１１（Ｃ）、図１２（Ｃ
）、図１３（Ｃ）、図１４（Ｃ）、及び図１５（Ｃ）はＹ１－Ｙ２に対応する断面図であ
る。
なお、図１１、図１２、図１３、図１４、及び図１５に示すトランジスタ１００において
、図１に示したトランジスタ１００を構成する構造と同機能を有する構造には、同符号を
付記する。従って、基板１０１上に形成されたトランジスタ１００は、ゲート電極として
機能する導電体１６０および導電体１７０と、チャネルが形成される領域１３１、ソース
領域またはドレイン領域の一方として機能する領域１３２、及びソース領域またはドレイ
ン領域の他方として機能する領域１３３を有する酸化物１３０と、ゲート絶縁層として機
能する絶縁体１２０、及び絶縁体１５０と、を有する。また、領域１３２は、配線１４０
ａと電気的に接続し、領域１３３は、配線１４０ｂと電気的に接続し、導電体１６０は、
配線１４０ｃと電気的に接続する。
図１１、図１２、図１３、図１４、及び図１５に示すように、絶縁体１１０が有する開口
部内に、導電体１７０、絶縁体１２０および酸化物１３０を有する構造としてもよい。例
えば、絶縁体１１０にダミー層などを用いて、開口部を形成し、当該開口部にトランジス
タ１００の一部を設けるとよい。本構成とすることで、複数のトランジスタを作製した場
合にばらつきを減らすことができる。
図１１に示す構造は、開口部に、導電体１７０、絶縁体１２０、酸化物１３０を形成した
後、絶縁体１１０の上面が露出するまで、平坦化を行うことで設けることができる。その
後、絶縁体１５０、及び導電体１６０を形成すればよい。例えば、平坦化処理には、ＣＭ
Ｐなどを用いることができる。
また、図１２に示すように、絶縁体１５０の端部は、及び絶縁体１２０の端部と一致して
いなくともよい。また、図１３に示すように、絶縁体１５０の端部、及び絶縁体１２０の
端部は、必ずしも導電体１７０の開口部の側面の延長上になくてもよい。この場合、絶縁
体１２０をストッパー膜として用いることもできる。
また、図１４に示すように、絶縁体１５０を開口部に埋め込んでもよい。また、図１５に
示すように、絶縁体１５０と、絶縁体１２０との上面の高さを揃えてもよい。図１４、お
よび図１５の構成は、例えば、酸化物１３０のみをオーバーエッチした後、絶縁体１５０
を形成することで設けることができる。
＜半導体装置の構成例３＞
図１６、図１７、及び図１８にはトランジスタ１００の変形例の一例を示す。図１６（Ａ
）、図１７（Ａ）、及び図１８（Ａ）はトランジスタ１００の上面を示す。なお、簡単の
ため、図１６（Ａ）、図１７（Ａ）、及び図１８（Ａ）において一部の膜は省略されてい
る。また、図１６（Ｂ）、図１７（Ｂ）、及び図１８（Ｂ）は、それぞれ図１６（Ａ）、
図１７（Ａ）、及び図１８（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面図であり、図
１６（Ｃ）、図１７（Ｃ）、及び図１８（Ｃ）はＹ１－Ｙ２に対応する断面図である。
なお、図１６、図１７、及び図１８に示すトランジスタ１００において、図１に示したト
ランジスタ１００を構成する構造と同機能を有する構造には、同符号を付記する。従って
、基板１０１上に形成されたトランジスタ１００は、ゲート電極として機能する導電体１
６０および導電体１７０と、領域１３１、ソース領域またはドレイン領域の一方として機
能する領域１３２、及びソース領域またはドレイン領域の他方として機能する領域１３３
を有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、及び絶縁体１５０
と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領域１３３は、配
線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に接続する。
図１６、図１７、及び図１８に示すトランジスタ１００において、酸化物１３０は、領域
１３１ａ、領域１３２ａ、および領域１３３ａを有する絶縁体１３０ａと、絶縁体１３０
ａ上の領域１３１ｂ、領域１３２ｂ、および領域１３３ｂを有する半導体１３０ｂと、半
導体１３０ｂ上の領域１３１ｃ、領域１３２ｃ、および領域１３３ｃを有する絶縁体１３
０ｃと、を有する。また、絶縁体１３０ａにおいて、領域１３２ａ、及び領域１３３ａは
低抵抗化されており、領域１３１ａは、領域１３２ａ、及び領域１３３ａと接する。また
、半導体１３０ｂにおいて、領域１３２ｂ、及び領域１３３ｂは低抵抗されており、領域
１３１ｂは、領域１３２ｂ、及び領域１３３ｂと接する。また、絶縁体１３０ｃにおいて
、領域１３２ｃ、および領域１３３ｃは低抵抗化されており、領域１３１ｃは、領域１３
２ｃ、及び領域１３３ｃと接する。なお、領域１３１ａ、領域１３１ｂ、及び領域１３１
ｃを領域１３１とする。領域１３２ａ、領域１３２ｂ、及び領域１３２ｃを領域１３２と
する。領域１３３ａ、領域１３３ｂ、及び領域１３３ｃを領域１３３とする。
つまり、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃは、領域１３２、領域１３
３及び領域１３１を有する。また、領域１３２及び領域１３３は領域１３１と比較して不
純物の濃度が高く、低抵抗化されている。ここで、絶縁体１３０ａ、半導体１３０ｂ及び
絶縁体１３０ｃにおいて、領域１３１は、領域１３２および領域１３３を除いた領域であ
る。
なお、半導体１３０ｂは、例えば、インジウムを含む酸化物半導体である。半導体１３０
ｂは、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体１
３０ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表すとする。ただし、元素Ｍとして、前述の元素を複
数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高
い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。ま
たは、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する
元素である。また、半導体１３０ｂは、亜鉛を含むと好ましい。酸化物半導体は、亜鉛を
含むと結晶化しやすくなる場合がある。
ただし、半導体１３０ｂは、インジウムを含む酸化物半導体に限定されない。半導体１３
０ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜
鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであ
っても構わない。
また、絶縁体１３０ａ及び絶縁体１３０ｃは、半導体１３０ｂを構成する酸素以外の元素
一種以上、または二種以上から構成される。半導体１３０ｂを構成する酸素以外の元素一
種以上、または二種以上から絶縁体１３０ａ及び絶縁体１３０ｃが構成されるため、絶縁
体１３０ａと半導体１３０ｂとの界面、及び半導体１３０ｂと絶縁体１３０ｃとの界面に
おいて、欠陥準位が形成されにくい。
絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃは、少なくともインジウムを含むと
好ましい。なお、絶縁体１３０ａがＩｎ－Ｍ－Ｚｎ酸化物のとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａ
ｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔ
ｏｍｉｃ％より高いとする。また、半導体１３０ｂがＩｎ－Ｍ－Ｚｎ酸化物のとき、Ｉｎ
およびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％
より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％よ
り高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶縁体１３０ｃがＩｎ－Ｍ－Ｚｎ酸
化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５
０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５
ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。ただし、絶縁体１３０ａ
または絶縁体１３０ｃがインジウムを含まなくても構わない場合がある。例えば絶縁体１
３０ａまたは絶縁体１３０ｃが酸化ガリウムであっても構わない。なお、絶縁体１３０ａ
、半導体１３０ｂ及び絶縁体１３０ｃに含まれる各元素の原子数が、簡単な整数比になら
なくても構わない。
例えば、絶縁体１３０ａまたは絶縁体１３０ｃに用いるターゲットの金属元素の原子数比
の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：
Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５
、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６
：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１
：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
また、例えば、半導体１３０ｂに用いるターゲットの金属元素の原子数比の代表例として
は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝
２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等がある。特に、スパッタリ
ングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成
膜される半導体１３０ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合が
ある。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、絶縁体１３０ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さら
に好ましくは９０％以上とする。
半導体１３０ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体１３０
ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８
ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。ここで、
絶縁体１３０ａのエネルギーギャップは、半導体１３０ｂのエネルギーギャップより大き
い。また、絶縁体１３０ｃのエネルギーギャップは、半導体１３０ｂのエネルギーギャッ
プより大きい。
半導体１３０ｂは、絶縁体１３０ａまたは絶縁体１３０ｃよりも電子親和力の大きい酸化
物を用いる。例えば、半導体１３０ｂとして、絶縁体１３０ａまたは絶縁体１３０ｃより
も電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ
以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。言い換えると、絶縁体
１３０ａまたは絶縁体１３０ｃの伝導帯下端のエネルギー準位は、半導体１３０ｂの伝導
帯下端のエネルギー準位より真空準位に近い。
このとき、ゲート電圧を印加すると、絶縁体１３０ａまたは絶縁体１３０ｃではなく、よ
り電子親和力の大きい半導体１３０ｂにチャネルが形成される。
上記の通り、絶縁体１３０ａおよび絶縁体１３０ｃは、単独で用いる場合、導電体、半導
体または絶縁体として機能させることができる物質からなる。しかしながら、半導体１３
０ｂと積層させてトランジスタを形成する場合、電子は半導体１３０ｂ、半導体１３０ｂ
と絶縁体１３０ａの界面近傍、および半導体１３０ｂと絶縁体１３０ｃの界面近傍を流れ
、絶縁体１３０ａおよび絶縁体１３０ｃは当該トランジスタのチャネルとして機能しない
領域を有する。このため、本明細書などにおいては、絶縁体１３０ａおよび絶縁体１３０
ｃを半導体と記載せず、絶縁体と記載するものとする。なお、絶縁体１３０ａおよび絶縁
体１３０ｃを絶縁体と記載するのは、あくまで半導体１３０ｂと比較してトランジスタの
機能上絶縁体に近い機能を有するためなので、絶縁体１３０ａまたは絶縁体１３０ｃとし
て、半導体１３０ｂに用いることができる物質を用いる場合もある。
ここで、絶縁体１３０ａと半導体１３０ｂとの間には、絶縁体１３０ａと半導体１３０ｂ
との混合領域を有する場合がある。また、絶縁体１３０ｃと半導体１３０ｂとの間には、
絶縁体１３０ｃと半導体１３０ｂとの混合領域を有する場合がある。混合領域は、欠陥準
位密度が低くなる。そのため、絶縁体１３０ａ、半導体１３０ｂおよび絶縁体１３０ｃの
積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合とも
いう。）バンド図となる。なお、絶縁体１３０ａと半導体１３０ｂ、または絶縁体１３０
ｃと半導体１３０ｂは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、絶縁体１３０ａ及び絶縁体１３０ｃ中ではなく、半導体１３０ｂ中を
主として移動する。上述したように、絶縁体１３０ａと半導体１３０ｂとの界面、および
絶縁体１３０ｃと半導体１３０ｂとの界面における欠陥準位密度を低くすることによって
、半導体１３０ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を
高くすることができる。
また、トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くする
ことができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動する
と推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合に
も阻害される。
トランジスタのオン電流を高くするためには、例えば、半導体１３０ｂの上面または下面
（被形成面、ここでは絶縁体１３０ａの上面）の、１μｍ×１μｍの範囲における二乗平
均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは
０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とす
ればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ
未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０
．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ－Ｖと
もいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より
好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ－Ｖは、エスアイアイ・
ナノテクノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ－５００などを用いて
測定することができる。
また、絶縁体１３０ａおよび絶縁体１３０ｃは、チャネルの形成される半導体１３０ｂへ
、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないよう
ブロックする機能を有する。また、隣接する絶縁体と絶縁体１３０ａとの界面からチャネ
ルの形成される半導体１３０ｂまでの距離を離すことで、チャネルが形成する半導体１３
０ｂへ不純物の拡散を防ぐことができる。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。したがって、半導体１３０ｂのシリコン濃度は低いほど好ましい。例えば、半導体
１３０ｂと絶縁体１３０ａとの間に、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１６ａｔｏｍ
ｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍ
ｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａ
ｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度となる領域を
有する。また、半導体１３０ｂと絶縁体１３０ｃとの間に、ＳＩＭＳにおいて、１×１０
１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０
１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１
×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度
となる領域を有する。
また、半導体１３０ｂの水素濃度を低減するために、絶縁体１３０ａ及び絶縁体１３０ｃ
の水素濃度を低減すると好ましい。絶縁体１３０ａ及び絶縁体１３０ｃは、ＳＩＭＳにお
いて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ま
しくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、
さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３
以下の水素濃度となる領域を有する。また、半導体１３０ｂの窒素濃度を低減するために
、絶縁体１３０ａ及び絶縁体１３０ｃの窒素濃度を低減すると好ましい。絶縁体１３０ａ
及び絶縁体１３０ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１
０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１
×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３
以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
本実施の形態に示す絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃ、特に半導体１
３０ｂは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）酸化物半導体で
あり、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶことができる。高純度
真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キ
ャリア密度を低くすることができる。従って、該酸化物半導体にチャネル領域が形成され
るトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。
）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体
は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真
性または実質的に高純度真性である酸化物半導体は、オフ電流が著しく小さく、チャネル
幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイ
ン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体
パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得る
ことができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体にチャネル領域
が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとす
ることができる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまで
に要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラッ
プ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が
不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ
土類金属等がある。
絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃに含まれる水素は、金属原子と結合
する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）
に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成され
る場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである
電子を生成することがある。特に酸素欠損にトラップされた水素は、半導体のバンド構造
に対して浅いドナー準位を形成することがある。従って、水素が含まれている酸化物半導
体を用いたトランジスタはノーマリーオン特性となりやすい。このため、絶縁体１３０ａ
、半導体１３０ｂ及び絶縁体１３０ｃは水素ができる限り低減されていることが好ましい
。具体的には、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃにおいて、ＳＩＭＳ
分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×
１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下
、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以
下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１
６ａｔｏｍｓ／ｃｍ３以下とする。
絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃにおいて、第１４族元素の一つであ
るシリコンや炭素が含まれると、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃに
おいて酸素欠損が増加し、ｎ型化してしまう。このため、絶縁体１３０ａ、半導体１３０
ｂ及び絶縁体１３０ｃにおけるシリコンや炭素の濃度と、絶縁体１３０ａ、半導体１３０
ｂ及び絶縁体１３０ｃとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られ
る濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
また、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃにおいて、ＳＩＭＳ分析によ
り得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びア
ルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジ
スタのオフ電流が増大してしまうことがある。このため、絶縁体１３０ａ、半導体１３０
ｂ及び絶縁体１３０ｃのアルカリ金属またはアルカリ土類金属の濃度を低減することが好
ましい。
また、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃに窒素が含まれていると、キ
ャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含
まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従
って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例
えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、
好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
上述の通り、本実施の形態に示す絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃは
、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）酸化物であり、キャリア
密度が低い。このため、配線１４０ａ及び配線１４０ｂとの間で接触抵抗が大きくなりや
すい。そこで、本実施の形態に示すトランジスタ１００では、配線１４０ａ及び配線１４
０ｂと、絶縁体１３０ａ、半導体１３０ｂおよび絶縁体１３０ｃと、がそれぞれ酸化物１
３０中の低抵抗化された領域１３２および低抵抗化された領域１３３を介して接続される
ことにより、接触抵抗の抑制を図ることができる。
なお、上述の絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃの３層構造は一例であ
る。例えば、絶縁体１３０ａまたは絶縁体１３０ｃのいずれか一方を設けない２層構造と
してもよい。また、絶縁体１３０ａおよび絶縁体１３０ｃの両方を設けない単層構造とし
てもよい。または、絶縁体１３０ａ、半導体１３０ｂおよび絶縁体１３０ｃとして例示し
た絶縁体、半導体又は導電体のいずれかを有するｎ層構造（ｎは４以上の整数）としても
構わない。
図１６に示すトランジスタ１００において、チャネル形成領域は、主に領域１３１ｂとな
る。領域１３１ｂと接する絶縁体１５０には酸素を含む絶縁体を用いることが好ましい。
さらに、絶縁体１２０にはバリア性が高い絶縁体を用いることで、トランジスタの信頼性
を向上させることができる。
図１７に示すように、導電体１７０を酸化物１３０よりも大きく形成してもよい。導電体
１７０を酸化物１３０よりも大きく形成することで、導電体１７０よりも上方に形成する
膜の被膜性を向上することができる。
さらに、図１８に示すように、導電体１７０を絶縁体１１０に埋め込むことで、導電体１
７０の上方に形成する膜の被膜性をさらに向上することができる。また、図１８に示すト
ランジスタ１００において、チャネル形成領域は、主に領域１３１ｂとなる。領域１３１
ｂと接する絶縁体１９０には酸素を含む絶縁体を用いることが好ましい。さらに、絶縁体
１２０および絶縁体１５０にはバリア性が高い絶縁体を用いることで、トランジスタの信
頼性を向上させることができる。
＜半導体装置の構成例４＞
図１９、図２０、図２１及び図２２にはトランジスタ１００の変形例の一例を示す。図１
９（Ａ）、図２０（Ａ）、図２１（Ａ）、及び図２２（Ａ）はトランジスタ１００の上面
を示す。なお、簡単のため、図１９（Ａ）、図２０（Ａ）、図２１（Ａ）、及び図２２（
Ａ）において一部の膜は省略されている。また、図１９（Ｂ）、図２０（Ｂ）、図２１（
Ｂ）、及び図２２（Ｂ）は、それぞれ図１９（Ａ）、図２０（Ａ）、図２１（Ａ）、及び
図２２（Ａ）に示す一点鎖線Ｘ１－Ｘ２に対応する断面図であり、図１９（Ｃ）、図２０
（Ｃ）、図２１（Ｃ）、及び図２２（Ｃ）はＹ１－Ｙ２に対応する断面図である。
なお、図１９、図２０、図２１及び図２２に示すトランジスタ１００において、図１に示
したトランジスタ１００を構成する構造と同機能を有する構造には、同符号を付記する。
従って、基板１０１上に形成されたトランジスタ１００は、ゲート電極として機能する導
電体１６０および導電体１７０と、領域１３１、ソース領域またはドレイン領域の一方と
して機能する領域１３２、及びソース領域またはドレイン領域の他方として機能する領域
１３３を有する酸化物１３０と、ゲート絶縁層として機能する絶縁体１２０、及び絶縁体
１５０と、を有する。また、領域１３２は、配線１４０ａと電気的に接続し、領域１３３
は、配線１４０ｂと電気的に接続し、導電体１６０は、配線１４０ｃと電気的に接続する
。
図１９、図２０、図２１及び図２２に示すトランジスタ１００において、酸化物１３０は
、領域１３１ａ、領域１３２ａ、および領域１３３ａを有する絶縁体１３０ａと、絶縁体
１３０ａ上の領域１３１ｂ、領域１３２ｂ、および領域１３３ｂを有する半導体１３０ｂ
と、半導体１３０ｂ上の領域１３１ｃ、領域１３２ｃ、および領域１３３ｃを有する絶縁
体１３０ｃと、を有する。また、絶縁体１３０ａにおいて、領域１３２ａ、及び領域１３
３ａは低抵抗化されており、領域１３１ａは、領域１３２ａ、及び領域１３３ａと接する
。また、半導体１３０ｂにおいて、領域１３２ｂ、及び領域１３３ｂは低抵抗されており
、領域１３１ｂは、領域１３２ｂ、及び領域１３３ｂと接する。また、絶縁体１３０ｃに
おいて、領域１３２ｃ、および領域１３３ｃは低抵抗化されており、領域１３１ｃは、領
域１３２ｃ、及び領域１３３ｃと接する。なお、領域１３１ａ、領域１３１ｂ、及び領域
１３１ｃを領域１３１とする。領域１３２ａ、領域１３２ｂ、及び領域１３２ｃを領域１
３２とする。領域１３３ａ、領域１３３ｂ、及び領域１３３ｃを領域１３３とする。
つまり、絶縁体１３０ａ、半導体１３０ｂ及び絶縁体１３０ｃは、領域１３２、領域１３
３及び領域１３１を有する。また、領域１３２及び領域１３３は領域１３１と比較して不
純物の濃度が高く、低抵抗化されている。ここで、絶縁体１３０ａ、半導体１３０ｂ及び
絶縁体１３０ｃにおいて、領域１３１は、領域１３２および領域１３３を除いた領域であ
る。
図１９、図２０、図２１及び図２２に示すように、トランジスタ１００では、半導体１３
０ｂが絶縁体１３０ａ及び絶縁体１３０ｃによって包み込まれるように設けられている。
よって、半導体１３０ｂの側面端部、特にチャネル幅方向の側面端部近傍が、絶縁体１３
０ａ及び絶縁体１３０ｃと接して設けられている。これにより、半導体１３０ｂの側面端
部近傍において、絶縁体１３０ａ又は絶縁体１３０ｃとの間に連続接合が形成され、欠陥
準位密度が低減される。よって、ｓ－ｃｈａｎｎｅｌ構造により、オン電流が流れやすく
なっても、半導体１３０ｂのチャネル幅方向の側面端部でもリーク電流が抑制され、安定
した電気特性を得ることができる。
図１９に示すように、絶縁体１３０ｃの底面が絶縁体１３０ａの上面と接するように形成
してもよい。また、図２０に示すように、絶縁体１３０ｃの底面が絶縁体１２０と接する
ように形成してもよい。なお、図２０に示すように、導電体１７０を酸化物１３０よりも
大きく形成してもよい。導電体１７０を酸化物１３０よりも大きく形成することで、導電
体１７０よりも上方に形成する膜の被膜性を向上することができる。
図２１に示すように、導電体１７０を絶縁体１１０に埋め込むことで、導電体１７０の上
方に形成する膜の被膜性をさらに向上することができる。
図２２に示すように、絶縁体１１０に開口部を形成し、当該開口部にトランジスタ１００
の一部を設けるとよい。本構成とすることで、各トランジスタ間にばらつきが少ないトラ
ンジスタを複数作成することができる。
上記構成を有することで、安定した電気特性を有するトランジスタを提供することができ
る。または、非導通時のリーク電流の小さいトランジスタを提供することができる。また
は、オン電流の大きいトランジスタを提供することができる。または、ノーマリーオフの
電気特性を有するトランジスタを提供することができる。または、サブスレッショルドス
イング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジ
スタを提供することができる。
上記したように、オン電流が高くオフ電流が低いため、トランジスタの駆動特性が良好な
ものとなる。また、低消費電力化が可能となる。さらに、トランジスタの微細化に伴い、
チャネル長が短くなったとしても、高く安定した電気特性を有するトランジスタを提供す
ることができる。つまり、短チャネル効果を抑制し、微細化が可能であり、トランジスタ
の集積度を高められることであらゆる小型電子機器のさらなる小型化が実現可能だとされ
る。また、微細な構造であっても、高く安定した電気特性を有するトランジスタを提供す
ることができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、トランジスタ１００のトランジスタのチャネル形成領域、ソースドレイン領域など
が、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない
。場合によっては、または、状況に応じて、本発明の一態様におけるトランジスタ１００
のトランジスタのチャネル形成領域、または、ソースドレイン領域などは、様々な半導体
を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における
トランジスタ１００のトランジスタのチャネル形成領域、または、ソースドレイン領域な
どは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウ
ムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導
体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、
状況に応じて、本発明の一態様におけるトランジスタ１００のトランジスタのチャネル形
成領域、または、ソースドレイン領域などは、酸化物半導体を有していなくてもよい。
（実施の形態２）
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉ
ｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ－ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ－ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ－ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ－ＯＳについて説明する。図２３（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって行うこ
とができる。
図２３（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２３（Ｂ）に示す。
図２３（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
図２３（Ｂ）に示すように、ＣＡＡＣ－ＯＳは特徴的な原子配列を有する。図２３（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２３（Ｂ）および図２３（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ－ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２３（Ｄ）参照。）。図２３（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２３（Ｄ）に示す領域５１６１に相当する。
また、図２４（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２４（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２４（Ｂ）、図２４（Ｃ）および図
２４（Ｄ）に示す。図２４（Ｂ）、図２４（Ｃ）および図２４（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ
に対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、図２５（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ－ＯＳは、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ－ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ－ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２５（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図２６（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図２６（Ｂ）に示す。図２６
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ－ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図２６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図２６（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満
、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０－９個／ｃｍ３以上の
キャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真
性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低
く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ－ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ－ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ－ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ－ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ－
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
ａ－ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ－ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ－ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ－ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応する。
図２７は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２７より、ａ－ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図２７中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ－／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ－ＯＳ
およびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ－／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
２７中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ－ＯＳおよ
びＣＡＡＣ－ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、
ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
（実施の形態３）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置
の回路の一例について説明する。
＜ＣＭＯＳインバータ＞
図２８（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。
＜半導体装置の構造１＞
図２９は、図２８（Ａ）に対応する半導体装置の断面図である。図２９に示す半導体装置
は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ
２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００とし
て、上述の実施の形態において記載したトランジスタを用いることができる。よって、ト
ランジスタ２１００については、適宜上述したトランジスタについての記載を参酌するこ
とができる。
図２９に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域および
ドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能
を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電
体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即
ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・
非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、ま
たは炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛
、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０と
して単結晶シリコン基板を用いる。
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただ
し、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用い
ても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与す
る不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても
構わない。
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、ト
ランジスタ２２００のオン特性を向上させることができる。
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である
。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離さ
れる。領域４６０は、絶縁性を有する領域である。
図２９に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体
４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂ
と、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電
体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６
ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶
縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶
縁体４９５と、を有する。
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に
配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９３上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口
部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋
め込まれている。
また、絶縁体４８９は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない
。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１０
０のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４
ａとトランジスタ２１００のゲート電極としての機能を有する導電体５０４とを電気的に
接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１０
０の飽和領域における電気特性を安定にすることができる。なお、導電体４７４ａは上記
実施の形態の導電体１６０に相当するため、詳細については導電体１６０の記載を参酌す
ることができる。
また、絶縁体４９０は、導電体４７４ｂに達する開口部を有する。なお、絶縁体４９０は
上記実施の形態の絶縁体１２０に相当するため、詳細については絶縁体１２０の記載を参
酌することができる。
また、絶縁体４９５は、トランジスタ２１００のソースまたはドレインの一方である領域
５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソースま
たはドレインの他方である領域５０７ａに達する開口部と、トランジスタ２１００のゲー
ト電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有す
る。なお、絶縁体４９５は上記実施の形態の絶縁体１５０に相当するため、詳細について
は絶縁体１５０の記載を参酌することができる。
また、絶縁体４９３は、トランジスタ２１００のソースまたはドレインの一方である領域
５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ２１００のソースま
たはドレインの他方である領域５０７ａに達する開口部と、トランジスタ２１００のゲー
ト電極である導電体５０４に達する開口部と、導電体４７４ｃに達する開口部と、を有す
る。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまた
は導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジス
タ２１００などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体
４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部
には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれてい
る。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３および絶縁体
４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体
４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有
することが好ましい。トランジスタ２１００の近傍に、水素などの不純物および酸素をブ
ロックする機能を有する絶縁体を配置することによって、トランジスタ２１００の電気特
性を安定にすることができる。
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、
導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、
導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、
導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素
、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト
、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウ
ム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを
含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム
、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
なお、図３０に示す半導体装置は、図２９に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図３０に示す半導体装置については、図２９に示した
半導体装置の記載を参酌する。具体的には、図３０に示す半導体装置は、トランジスタ２
２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすること
により、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を向
上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、ト
ランジスタ２２００のオフ特性を向上させることができる。
また、図３１に示す半導体装置は、図２９に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図３１に示す半導体装置については、図２９に示した
半導体装置の記載を参酌する。具体的には、図３１に示す半導体装置は、トランジスタ２
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。図３１には
、絶縁体４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。半
導体基板４５０としてＳＯＩ基板を用いることによって、パンチスルー現象などを抑制す
ることができるためトランジスタ２２００のオフ特性を向上させることができる。なお、
絶縁体４５２は、半導体基板４５０を絶縁体化させることによって形成することができる
。例えば、絶縁体４５２としては、酸化シリコンを用いることができる。
図２９乃至図３１に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタ
を作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小
することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネ
ル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した
場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすること
ができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型ト
ランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、シャロートレ
ンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型
トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高
くすることができる場合がある。
＜ＣＭＯＳアナログスイッチ＞
また図２８（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるＣＭＯＳアナログスイッチとして機能させることができる。
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３２
に示す。
図３２（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の
半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、ト
ランジスタ３３００としては、上述のトランジスタ２１００と同様のトランジスタを用い
ることができる。
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３
００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジス
タ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または
リフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導
体装置となる。
図３２（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される
。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的
に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されて
いる。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、
ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３０
０５は容量素子３４００の電極の他方と電気的に接続されている。
図３２（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能とい
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラン
ジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる
二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）
のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジス
タ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とするこ
とにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保
持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００の
ゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を
「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがっ
て、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることによ
り、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧ
にＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞
Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧ
にＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖ
ｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため
、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み
出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに
与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つま
り、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情
報のみを読み出せる構成とすればよい。または、例えば、情報を読み出さないメモリセル
においては、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」
となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えること
で所望のメモリセルの情報のみを読み出せる構成とすればよい。
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本発
明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧに
３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、当
該半導体装置を多値化して記憶容量の増大を図ることができる。
＜記憶装置の構造１＞
図３３は、図３２（Ａ）に対応する半導体装置の断面図である。図３３に示す半導体装置
は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する
。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方
に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００につ
いての記載を参照する。また、トランジスタ３２００としては、図２９に示したトランジ
スタ２２００についての記載を参照する。なお、図２９では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。
図３３に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
図３３に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体
４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂ
と、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電
体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６
ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶
縁体４８９と、絶縁体４９０と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、絶
縁体４９５と、を有する。
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
８９は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４８９上に
配置する。また、絶縁体４９３は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９３上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口
部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋
め込まれている。
また、絶縁体４８９は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構
わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ
３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体
４７４ａとトランジスタ３３００のトップゲート電極である導電体５０４とを電気的に接
続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすること
ができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００
の飽和領域における電気特性を安定にすることができる。
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開口
部と、を有する。なお、絶縁体４９０は上記実施の形態の絶縁体１２０に相当するため、
詳細については絶縁体１２０の記載を参酌することができる。
また、絶縁体４９５は、トランジスタ３３００のソースまたはドレインの一方である領域
５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソースま
たはドレインの他方である領域５０７ａと絶縁体５１１を介して重なる導電体５１４に達
する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部と
、トランジスタ３３００のソースまたはドレインの他方である領域５０７ａを通って、導
電体４７４ｃに達する開口部と、を有する。なお、絶縁体４９５は上記実施の形態の絶縁
体１５０に相当するため、詳細については絶縁体１５０の記載を参酌することができる。
また、絶縁体４９３は、トランジスタ３３００のソースまたはドレインの一方である領域
５０７ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３３００のソースま
たはドレインの他方である領域５０７ａと絶縁体５１１を介して重なる導電体５１４に達
する開口部と、トランジスタ３３００のゲート電極である導電体５０４に達する開口部と
、トランジスタ３３００のソースまたはドレインの他方である領域５０７ａを通って、導
電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ
、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、
それぞれの開口部は、さらにトランジスタ３３００などの構成要素のいずれかが有する開
口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口
部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９３または絶縁体
４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有
することが好ましい。トランジスタ３３００の近傍に、水素などの不純物および酸素をブ
ロックする機能を有する絶縁体を配置することによって、トランジスタ３３００の電気特
性を安定にすることができる。
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと
、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３
００のソースまたはドレインの一方である領域５０７ｂと電気的に接続する。また、トラ
ンジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８
ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ
３３００のソースまたはドレインの他方である領域５０７ａと電気的に接続する。
容量素子３４００は、トランジスタ３３００のソースまたはドレインの他方である領域５
０７ａと、導電体５１４と、絶縁体５１１、を有する。なお、絶縁体５１１は、トランジ
スタ３３００のゲート絶縁体として機能する絶縁体と同一工程を経て形成できるため、生
産性を高めることができて好ましい場合がある。また、導電体５１４として、トランジス
タ３３００のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用い
ると、生産性を高めることができて好ましい場合がある。
そのほかの構造については、適宜図２９などについての記載を参酌することができる。
なお、図３４に示す半導体装置は、図３３に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図３４に示す半導体装置については、図３３に示した
半導体装置の記載を参酌する。具体的には、図３４に示す半導体装置は、トランジスタ３
２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００につい
ては、図３０に示したトランジスタ２２００の記載を参照する。なお、図３０では、トラ
ンジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジ
スタ３２００がｎチャネル型トランジスタであっても構わない。
また、図３５に示す半導体装置は、図３３に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図３５に示す半導体装置については、図３３に示した
半導体装置の記載を参酌する。具体的には、図３５に示す半導体装置は、トランジスタ３
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板
である半導体基板４５０に設けられたトランジスタ３２００については、図３１に示した
トランジスタ２２００の記載を参照する。なお、図３１では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。
＜記憶装置２＞
図３２（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図３２（Ａ）に
示した半導体装置と異なる。この場合も図３２（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。
図３２（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子
３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、
電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）
／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（Ｃ
Ｂ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトラ
ンジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで
問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置
である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行わ
れるため、高速な動作が可能となる。
＜記憶装置３＞
図３２（Ａ）に示す半導体装置（記憶装置）の変形例について、図３６に示す回路図を用
いて説明する。
図３６に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素
子４５００及び容量素子４６００と、を有する。ここでトランジスタ４１００は、上述の
トランジスタ３２００と同様のトランジスタを用いることができ、トランジスタ４２００
乃至４４００は、上述のトランジスタ３３００と同様のトランジスタを用いることができ
る。なお、図３６に示す半導体装置は、図３６では図示を省略したが、マトリクス状に複
数設けられる。図３６に示す半導体装置は、配線４００１、配線４００３、配線４００５
乃至４００９に与える信号又は電位に従って、データ電圧の書き込み、読み出しを制御す
ることができる。
トランジスタ４１００のソース又はドレインの一方は、配線４００３に接続される。トラ
ンジスタ４１００のソース又はドレインの他方は、配線４００１に接続される。なお図３
６では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でも
よい。
図３６に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は
、ノードＦＧ１に接続されるトランジスタ４４００のソース又はドレインの一方、容量素
子４６００の一方の電極、及びトランジスタ４２００のソース又はドレインの一方の間で
電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ
４１００のゲート、トランジスタ４２００のソース又はドレインの他方、トランジスタ４
３００のソース又はドレインの一方、及び容量素子４５００の一方の電極の間で電荷を保
持する。
トランジスタ４３００のソース又はドレインの他方は、配線４００３に接続される。トラ
ンジスタ４４００のソース又はドレインの他方は、配線４００１に接続される。トランジ
スタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは
、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続さ
れる。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００
の他方の電極は、配線４００９に接続される。
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するス
イッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態に
おいてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられ
ることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化
物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラン
ジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点
がある。なお図３６では、トランジスタ４２００乃至４４００の導電型をｎチャネル型と
して示すが、ｐチャネル型でもよい。
トランジスタ４２００及びトランジスタ４３００と、トランジスタ４４００とは、酸化物
半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図３６
に示す半導体装置は、図３６に示すように、トランジスタ４１００を有する第１の層４０
２１と、トランジスタ４２００及びトランジスタ４３００を有する第２の層４０２２と、
トランジスタ４４００を有する第３の層４０２３と、で構成されることが好ましい。トラ
ンジスタを有する層を積層して設けることで、回路面積を縮小することができ、半導体装
置の小型化を図ることができる。
次いで、図３６に示す半導体装置への情報の書き込み動作について説明する。
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続
されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電
圧をＶｔｈとする。
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、
電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４
００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２
の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４０
０１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態と
なる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上
昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の
電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１０
０を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の
上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１－Ｖｔｈ」で一定となる。
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、
配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって
、ノードＦＧ２の電位が「ＶＤ１－Ｖｔｈ」となると、トランジスタ４１００のＶｇｓが
Ｖｔｈとなるため、電流が止まる。
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書
き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持
部に書きこむデータ電圧をＶＤ２として説明する。
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、
電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４
００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態とし
て配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで
低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電
位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の
電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、ト
ランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４
１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止ま
り、ＶＤ２からＶｔｈだけ下がった「ＶＤ２－Ｖｔｈ」で一定となる。
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、
配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノード
ＦＧ２の電位が「ＶＤ２－Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈと
なるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４
４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１－Ｖｔｈ」が保持さ
れる。
図３６に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線
４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各ト
ランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する
。
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデー
タ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ
１－Ｖｔｈ」や「ＶＤ２－Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデー
タに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータ
を保持する場合、１６値の「ＶＤ１－Ｖｔｈ」や「ＶＤ２－Ｖｔｈ」を取り得る。
次いで、図３６に示す半導体装置からの情報の読み出し動作について説明する。
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、
読み出し動作１とよぶ。）について説明する。
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をロ
ーレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２－Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２－Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦ
Ｇ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する
。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トラン
ジスタ４１００では、ノードＦＧ２の「ＶＤ２－Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２
」が読み出される。
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を
導通状態として、ノードＦＧ２の「ＶＤ２－Ｖｔｈ」を放電させる。
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続され
るデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで
、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また
、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００
が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１－Ｖｔｈ」から低下する。その
ため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくこ
とが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１－Ｖｔｈ」は、同じデー
タを表す電位「ＶＤ２－Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値
の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低
下を抑制することができる。電荷の分配による電位の変動については、後述する。
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読
み出し動作２とよぶ。）について説明する。
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３
を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、
プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベ
ルとすることで、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ１－Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１－Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦ
Ｇ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する
。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である
。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベ
ルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流
れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トラン
ジスタ４１００では、ノードＦＧ２の「ＶＤ１－Ｖｔｈ」との間のＶｇｓがＶｔｈとなる
ため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１
」が読み出される。
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデ
ータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１及びノードＦ
Ｇ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）の
データを保持することができる。また、図３６においては、第１の層４０２１乃至第３の
層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積
を増大させず記憶容量の増加を図ることができる。
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出
すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１－Ｖｔｈ」や「ＶＤ２－
Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあ
たりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけるこ
とができるため、データの信頼性を優れたものとすることができる。
また、図３７に図３６に対応する半導体装置の断面図を示す。図３７に示す半導体装置は
、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００及び容量素子４
６００と、を有する。ここで、トランジスタ４１００は第１の層４０２１に形成され、ト
ランジスタ４２００、４３００、及び容量素子４５００は第２の層４０２２に形成され、
トランジスタ４４００及び容量素子４６００は第３の層４０２３に形成される。
ここで、トランジスタ４２００乃至４４００としてはトランジスタ３３００の記載を、ト
ランジスタ４１００としてはトランジスタ３２００の記載を参酌することができる。また
、その他の配線、絶縁体等についても適宜図３３の記載を参酌することができる。
なお、図３３に示す半導体装置の容量素子３４００では導電層を基板に対して平行に設け
て容量を形成する構成としたが、図３７に示す容量素子４５００、４６００では、トレン
チ状に導電層を設けて、容量を形成する構成としている。このような構成とすることで、
同じ占有面積であっても大きい容量値を確保することができる。
＜ＦＰＧＡ＞
また本発明の一態様は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）などのＬＳＩにも適用可能である。
図３８（Ａ）には、ＦＰＧＡのブロック図の一例を示す。ＦＰＧＡは、ルーティングスイ
ッチエレメント５２１と、ロジックエレメント５２２とによって構成される。また、ロジ
ックエレメント５２２は、コンフィギュレーションメモリに記憶したコンフィギュレーシ
ョンデータに応じて、組み合わせ回路の機能、または順序回路の機能といった論理回路の
機能を切り替えることができる。
図３８（Ｂ）は、ルーティングスイッチエレメント５２１の役割を説明するための模式図
である。ルーティングスイッチエレメント５２１は、コンフィギュレーションメモリ５２
３に記憶したコンフィギュレーションデータに応じて、ロジックエレメント５２２間の接
続を切り替えることができる。なお図３８（Ｂ）では、スイッチを一つ示し、端子ＩＮと
端子ＯＵＴの間の接続を切り替える様子を示しているが、実際には複数あるロジックエレ
メント５２２間にスイッチが設けられる。
図３８（Ｃ）には、コンフィギュレーションメモリ５２３として機能する回路構成の一例
を示す。コンフィギュレーションメモリ５２３は、ＯＳトランジスタで構成されるトラン
ジスタＭ１１と、Ｓｉトランジスタで構成されるトランジスタＭ１２によって構成される
。ノードＦＮＳＷには、トランジスタＭ１１を介してコンフィギュレーションデータＤＳ
Ｗが与えられる。このコンフィギュレーションデータＤＳＷの電位は、トランジスタＭ１
１を非導通状態とすることで、保持することができる。保持したコンフィギュレーション
データＤＳＷの電位によって、トランジスタＭ１２の導通状態が切り替えられ、端子ＩＮ
と端子ＯＵＴの間の接続を切り替えることができる。
図３８（Ｄ）は、ロジックエレメント５２２の役割を説明するための模式図である。ロジ
ックエレメント５２２は、コンフィギュレーションメモリ５２７に記憶したコンフィギュ
レーションデータに応じて、端子ＯＵＴｍｅｍの電位を切り替えることができる。ルック
アップテーブル５２４は、端子ＯＵＴｍｅｍの電位に応じて、端子ＩＮの信号を処理する
組み合わせ回路の機能を切り替えることができる。またロジックエレメント５２２は、順
序回路であるレジスタ５２５と、端子ＯＵＴの信号を切り替えるためのセレクタ５２６を
有する。セレクタ５２６は、コンフィギュレーションメモリ５２７から出力される端子Ｏ
ＵＴｍｅｍの電位に応じて、ルックアップテーブル５２４の信号の出力か、レジスタ５２
５の信号の出力か、を選択することができる。
図３８（Ｅ）には、コンフィギュレーションメモリ５２７として機能する回路構成の一例
を示す。コンフィギュレーションメモリ５２７は、ＯＳトランジスタで構成されるトラン
ジスタＭ１３、トランジスタＭ１４と、Ｓｉトランジスタで構成されるトランジスタＭ１
５、トランジスタＭ１６と、によって構成される。ノードＦＮＬＥには、トランジスタＭ
１３を介してコンフィギュレーションデータＤＬＥが与えられる。ノードＦＮＢＬＥには
、トランジスタＭ１４を介してコンフィギュレーションデータＤＢＬＥが与えられる。コ
ンフィギュレーションデータＤＢＬＥは、コンフィギュレーションデータＤＬＥの論理が
反転した電位に相当する。このコンフィギュレーションデータＤＬＥ、コンフィギュレー
ションデータＤＢＬＥの電位は、トランジスタＭ１３、トランジスタＭ１４を非導通状態
とすることで、保持することができる。保持したコンフィギュレーションデータＤＬＥ、
コンフィギュレーションデータＤＢＬＥの電位によって、トランジスタＭ１５またはトラ
ンジスタＭ１６の一方の導通状態が切り替えられ、端子ＯＵＴｍｅｍには電位ＶＤＤまた
は電位ＶＳＳを与えることができる。
図３８（Ａ）乃至（Ｅ）の構成に対して、本実施の形態で説明した構成を適用することが
できる。例えばトランジスタＭ１２、トランジスタＭ１５、トランジスタＭ１６をＳｉト
ランジスタで構成し、トランジスタＭ１１、トランジスタＭ１３、トランジスタＭ１４を
ＯＳトランジスタで構成する。この場合、下層にあるＳｉトランジスタ間を接続する配線
を低抵抗な導電材料で構成することができる。そのため、アクセス速度の向上、低消費電
力化に優れた回路とすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の
一例について説明する。
＜撮像装置の構成＞
図３９（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装
置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回
路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列
（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。
周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複
数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有す
る。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０およ
び周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある
。例えば、周辺回路２６０は周辺回路の一部といえる。
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ
１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に形成してもよ
い。また、周辺回路の一部または全部をＩＣチップ等の半導体装置を用いてもよい。なお
、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０
のいずれか一以上を省略してもよい。
また、図３９（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素
２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および
列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００にお
ける撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副
画素２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせるこ
とで、カラー画像表示を実現するための情報を取得することができる。
図４０（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図
４０（Ａ）に示す画素２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設け
られた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透
過するカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）
および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２１２（以下
、「副画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能さ
せることができる。
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３
１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副
画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５
３に接続している。また、本明細書等において、例えばｎ行目の画素２１１に接続された
配線２４８および配線２４９を、それぞれ配線２４８［ｎ］および配線２４９［ｎ］と記
載する。また、例えばｍ列目の画素２１１に接続された配線２５３を、配線２５３［ｍ］
と記載する。なお、図４０（Ａ）において、ｍ列目の画素２１１が有する副画素２１２Ｒ
に接続する配線２５３を配線２５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配
線２５３［ｍ］Ｇ、および副画素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと
記載している。副画素２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２００は、隣接する画素２１１の、同じ波長域の光を透過するカラーフィ
ルタが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。
図４０（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配
置された画素２１１が有する副画素２１２と、該画素２１１に隣接するｎ＋１行ｍ列に配
置された画素２１１が有する副画素２１２の接続例を示す。図４０（Ｂ）において、ｎ行
ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２１２Ｒがスイッ
チ２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｇと、ｎ＋
１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介して接続されている。また、
ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２１２Ｂがス
イッチ２０３を介して接続されている。
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定さ
れず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィ
ルタを用いてもよい。１つの画素２１１に３種類の異なる波長域の光を検出する副画素２
１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副
画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ
）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加え
て、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１
１を用いてもよい。１つの画素２１１に４種類の異なる波長域の光を検出する副画素２１
２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図４０（Ａ）において、赤の波長域の光を検出する副画素２１２、緑の波
長域の光を検出する副画素２１２、および青の波長域の光を検出する副画素２１２の画素
数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光
面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数
比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば
、同じ波長域の光を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像
装置２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図４１の
断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レン
ズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体
的には、図４１（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５
４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２
３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の
一部によって遮光されてしまうことがある。したがって、図４１（Ｂ）に示すように光電
変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０
が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を
光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供すること
ができる。
図４１に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された
光電変換素子を用いてもよい。
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用
いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セ
レン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金
等がある。
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、
Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２
０を実現できる。
ここで、撮像装置２００が有する１つの画素２１１は、図４０に示す副画素２１２に加え
て、第１のフィルタを有する副画素２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。
図４２（Ａ）、図４２（Ｂ）は、撮像装置を構成する素子の断面図である。図４２（Ａ）
に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５
１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５
２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオー
ド３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０
および配線３７１と電気的な接続を有する。また、フォトダイオード３６０のアノード３
６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイ
オード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３
２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有
する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３
４０を備えている。
なお図４２（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５
１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。
該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保すること
ができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード
３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層３１
０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省
略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なお、シリコンを用いたトランジスタのみを用いて画素を構成する場合には、層３３０を
省略すればよい。層３３０を省略した断面図の一例を図４２（Ｂ）に示す。
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に
替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用
いることもできる。
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トラン
ジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体３８０が設
けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダ
ングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方
、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素
は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３
５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したが
って、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジス
タを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を
設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ
３５１の信頼性を向上させることができる。さらに、絶縁体３８０より下層から、絶縁体
３８０より上層に水素が拡散することを抑制できるため、トランジスタ３５２およびトラ
ンジスタ３５３などの信頼性を向上させることができる。
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用
いる。
また、図４２（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層
３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、図４３（Ａ１）および図４３（Ｂ１）に示すように、撮像装置の一部または全部を
湾曲させてもよい。図４３（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１－Ｘ２の方向に
湾曲させた状態を示している。図４３（Ａ２）は、図４３（Ａ１）中の一点鎖線Ｘ１－Ｘ
２で示した部位の断面図である。図４３（Ａ３）は、図４３（Ａ１）中の一点鎖線Ｙ１－
Ｙ２で示した部位の断面図である。
図４３（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３－Ｘ４の方向に湾曲させ、かつ、同
図中の一点鎖線Ｙ３－Ｙ４の方向に湾曲させた状態を示している。図４３（Ｂ２）は、図
４３（Ｂ１）中の一点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図４３（Ｂ３）は、
図４３（Ｂ１）中の一点鎖線Ｙ３－Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる
。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの
半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図４４は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
図４４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図４４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図４４に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図４４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
図４４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図４５は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図４５では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図４５では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図４５において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
図４５における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ等のＬＳＩ、Ｒ
Ｆ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。また、ＦＰＧＡ（
Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐ
ｌｅｘ ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩにも応用可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置に
ついて、図４６および図４７を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例とし
てＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表
示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。ま
た、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリ
ント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直
接実装されたモジュールも全て表示装置に含むものとする。
図４６は、本発明の一態様に係るＥＬ表示装置の一例である。図４６（Ａ）に、ＥＬ表示
装置の画素の回路図を示す。図４６（Ｂ）は、ＥＬ表示装置全体を示す上面図である。ま
た、図４６（Ｃ）は、図４６（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＭ－Ｎ断面である
。
図４６（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
図４６（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容
量素子７４２と、発光素子７１９と、を有する。
なお、図４６（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加す
ることが可能である。逆に、図４６（Ａ）の各ノードにおいて、トランジスタ、スイッチ
、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の
電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極
と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ
７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７
４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、
定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジ
スタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４
１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用す
ることができる。
図４６（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７
５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰ
Ｃ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路
７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５
または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図４６（Ｃ）は、図４６（Ｂ）の一点鎖線Ｍ－Ｎの一部に対応するＥＬ表示装置の断面図
である。
図４６（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７０１と、絶縁体
７０１上の導電体７０２ａと、導電体７０２ａが埋め込まれた絶縁体７０３と、絶縁体７
０３上の絶縁体７０４と、絶縁体７０４上の領域７０５ａおよび領域７０５ｂとが設けら
れた半導体７０５と、半導体７０５上の絶縁体７０６と、絶縁体７０６上の導電体７０７
ａと、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図４６（Ｃ
）に示す構造と異なる構造であっても構わない。
したがって、図４６（Ｃ）に示すトランジスタ７４１において、導電体７０２ａはゲート
電極としての機能を有し、絶縁体７０３および絶縁体７０６はゲート絶縁体としての機能
を有し、領域７０５ａはソースとしての機能を有し、領域７０５ｂはドレインとしての機
能を有し、導電体７０７ａはゲート電極としての機能を有する。なお、半導体７０５は、
光が当たることで電気特性が変動する場合がある。したがって、導電体７０２ａ、導電体
７０７ａのいずれか一以上が遮光性を有すると好ましい。
図４６（Ｃ）には、容量素子７４２として、絶縁体７０１上の導電体７０２ｂと、導電体
７０２ｂ上の絶縁体７０３と、絶縁体７０３上にあり導電体７０２ｂと重なる領域７０５
ｂと、領域７０５ｂ上の絶縁体７０６と、絶縁体７０６上にあり領域７０５ｂと重なる導
電体７０７ｂと、を有する構造を示す。
容量素子７４２において、導電体７０２ｂおよび領域７０５ｂは一方の電極として機能し
、導電体７０７ａは他方の電極として機能する。
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製すること
ができる。また、導電体７０２ａおよび導電体７０２ｂを同種の導電体とすると好ましい
。その場合、導電体７０２ａおよび導電体７０２ｂは、同一工程を経て形成することがで
きる。また、導電体７０７ａおよび導電体７０７ｂを同種の導電体とすると好ましい。そ
の場合、導電体７０７ａおよび導電体７０７ｂは、同一工程を経て形成することができる
。
図４６（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。
したがって、図４６（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７１６、絶縁体７２０が配置さ
れる。ここで、絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして
機能する領域７０５ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８
１が配置される。導電体７８１は、絶縁体７２０の開口部を介してトランジスタ７４１と
電気的に接続している。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔
壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される
。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および
導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明
する。
図４７（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図４７に示す画素は
、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液
晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、
ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、
上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、
液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図４６（Ｂ）の一
点鎖線Ｍ－Ｎに対応する液晶表示装置の断面図を図４７（Ｂ）に示す。図４７（Ｂ）にお
いて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３
３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体ま
たは半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図４７（Ｂ）には、図４６
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さ
いトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリ
ークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる
。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態と
することで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液
晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、
開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、
絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導
電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ
７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上
には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７
９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５
および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９
７が配置される。
なお、液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴ
Ｎ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ
－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎ
ｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌ
ｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（
Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、
ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃ
ｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モ
ード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用
いることができる。ただし、これに限定されず、駆動方法として様々なものを用いること
ができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供するこ
とができる、または、表示品位の高い表示装置を提供することができる。または、高精細
の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔ
ｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放
出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）
、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・シ
ステム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジ
タル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）
素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロ
ウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示
素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用によ
り、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅ
ｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペー
パーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する
場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれ
ばよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するように
すればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けること
も可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さ
らに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することが
できる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、
ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜して
もよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパ
ッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器に
ついて説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４８に示
す。
図４８（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図４８（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図４８（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。
図４８（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図４８（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図４８（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
図４８（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
なお、以上の実施の形態において、本発明の一態様について述べた。ただし、本発明の一
態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記
載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一
態様として、トランジスタのチャネル形成領域、ソース領域、ドレイン領域などが、酸化
物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合に
よっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トラン
ジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイン領域などは、
様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一
態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジ
スタのソース領域、ドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または
例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトラン
ジスタ、トランジスタのチャネル形成領域、または、トランジスタのソース領域、ドレイ
ン領域などは、酸化物半導体を有していなくてもよい。
１００ トランジスタ
１０１ 基板
１１０ 絶縁体
１２０ 絶縁体
１３０ 酸化物
１３０ａ 絶縁体
１３０ｂ 半導体
１３０ｃ 絶縁体
１３１ 領域
１３１ａ 領域
１３１ｂ 領域
１３１ｃ 領域
１３２ 領域
１３２ａ 領域
１３２ｂ 領域
１３２ｃ 領域
１３３ 領域
１３３ａ 領域
１３３ｂ 領域
１３３ｃ 領域
１４０ａ 配線
１４０ｂ 配線
１４０ｃ 配線
１５０ 絶縁体
１６０ 導電体
１７０ 導電体
１８０ 絶縁体
１９０ 絶縁体
２００ 撮像装置
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２１０ 画素部
２１１ 画素
２１２ 副画素
２１２Ｂ 副画素
２１２Ｇ 副画素
２１２Ｒ 副画素
２２０ 光電変換素子
２３０ 画素回路
２３１ 配線
２４７ 配線
２４８ 配線
２４９ 配線
２５０ 配線
２５３ 配線
２５４ フィルタ
２５４Ｂ フィルタ
２５４Ｇ フィルタ
２５４Ｒ フィルタ
２５５ レンズ
２５６ 光
２５７ 配線
２６０ 周辺回路
２７０ 周辺回路
２８０ 周辺回路
２９０ 周辺回路
２９１ 光源
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３６０ フォトダイオード
３６１ アノード
３６３ 低抵抗領域
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３８０ 絶縁体
４５０ 半導体基板
４５２ 絶縁体
４５４ 導電体
４５６ 領域
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８９ 絶縁体
４９０ 絶縁体
４９２ 絶縁体
４９３ 絶縁体
４９４ 絶縁体
４９５ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
５０４ 導電体
５０７ａ 領域
５０７ｂ 領域
５１１ 絶縁体
５１４ 導電体
５２１ ルーティングスイッチエレメント
５２２ ロジックエレメント
５２３ コンフィギュレーションメモリ
５２４ ルックアップテーブル
５２５ レジスタ
５２６ セレクタ
５２７ コンフィギュレーションメモリ
７００ 基板
７０１ 絶縁体
７０２ａ 導電体
７０２ｂ 導電体
７０３ 絶縁体
７０４ 絶縁体
７０５ 半導体
７０５ａ 領域
７０５ｂ 領域
７０６ 絶縁体
７０７ａ 導電体
７０７ｂ 導電体
７１６ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４００１ 配線
４００３ 配線
４００５ 配線
４００６ 配線
４００７ 配線
４００８ 配線
４００９ 配線
４０２１ 層
４０２２ 層
４０２３ 層
４１００ トランジスタ
４２００ トランジスタ
４３００ トランジスタ
４４００ トランジスタ
４５００ 容量素子
４６００ 容量素子
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (1)

  1. 第１のトランジスタと、第２のトランジスタと、を有し、
    前記第１のトランジスタは、第１のチャネル形成領域と、第１のゲート電極と、前記第１のチャネル形成領域と前記第１のゲート電極との間の第１のゲート絶縁層と、第１のソース電極と、第１のドレイン電極と、を有し、
    前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート電極上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上の第２のチャネル形成領域と、前記第２のチャネル形成領域上の第３のゲート絶縁膜と、前記第３のゲート絶縁膜上の第３のゲート電極と、第２のソース電極と、第２のドレイン電極と、を有し、
    前記第２のトランジスタの上方に絶縁層を有し、
    前記第２のソース電極および前記第２のドレイン電極は前記絶縁層上に設けられ、
    前記第２のソース電極および前記第２のドレイン電極と同一層に設けられ、かつ同一材料を有する導電層を有し、
    第３のゲート電極の底面は、前記第２のチャネル形成領域が設けられる酸化物半導体層の底面よりも下方に位置する領域を有し、
    前記第２のゲート電極は、前記導電層と電気的に接続され、
    前記第３のゲート電極は、前記導電層と電気的に接続され、
    前記第１のソース電極または前記第１のドレイン電極の一方は、前記第２のソース電極または前記第２のドレイン電極の一方として機能する領域を有し、
    前記第１のチャネル形成領域は、シリコンを有する半導体装置。
JP2022016979A 2015-03-27 2022-02-07 半導体装置 Active JP7351947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023148887A JP2023164562A (ja) 2015-03-27 2023-09-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015066832 2015-03-27
JP2015066832 2015-03-27
JP2020133730A JP7022796B2 (ja) 2015-03-27 2020-08-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020133730A Division JP7022796B2 (ja) 2015-03-27 2020-08-06 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023148887A Division JP2023164562A (ja) 2015-03-27 2023-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2022062199A true JP2022062199A (ja) 2022-04-19
JP7351947B2 JP7351947B2 (ja) 2023-09-27

Family

ID=56975742

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2016061152A Withdrawn JP2016189464A (ja) 2015-03-27 2016-03-25 半導体装置、および電子機器
JP2020006730A Withdrawn JP2020065083A (ja) 2015-03-27 2020-01-20 半導体装置の作製方法
JP2020133730A Active JP7022796B2 (ja) 2015-03-27 2020-08-06 半導体装置
JP2022016979A Active JP7351947B2 (ja) 2015-03-27 2022-02-07 半導体装置
JP2023148887A Pending JP2023164562A (ja) 2015-03-27 2023-09-14 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2016061152A Withdrawn JP2016189464A (ja) 2015-03-27 2016-03-25 半導体装置、および電子機器
JP2020006730A Withdrawn JP2020065083A (ja) 2015-03-27 2020-01-20 半導体装置の作製方法
JP2020133730A Active JP7022796B2 (ja) 2015-03-27 2020-08-06 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023148887A Pending JP2023164562A (ja) 2015-03-27 2023-09-14 半導体装置

Country Status (4)

Country Link
US (6) US9837546B2 (ja)
JP (5) JP2016189464A (ja)
KR (3) KR102526233B1 (ja)
TW (1) TWI695513B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847428B1 (en) * 2016-08-08 2017-12-19 United Microelectronics Corp. Oxide semiconductor device
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018098338A (ja) * 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 トンネル電界効果トランジスタ
DE112018002191T5 (de) * 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
WO2019049013A1 (ja) 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 半導体装置
US10411206B2 (en) * 2017-11-22 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and method for manufacturing same
JP7161529B2 (ja) * 2018-06-08 2022-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014241404A (ja) * 2013-05-16 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2015005733A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
JP2015038974A (ja) * 2013-07-16 2015-02-26 株式会社半導体エネルギー研究所 半導体装置
JP2015043415A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5215589B1 (ja) 1971-06-21 1977-04-30
BE843224A (fr) 1975-07-24 1976-12-21 Nouveau catalyseur et son procede de fabrication
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3485983B2 (ja) 1994-12-22 2004-01-13 エルジイ・セミコン・カンパニイ・リミテッド 薄膜トランジスタの構造及びその製造方法
US5904515A (en) 1995-01-27 1999-05-18 Goldstar Electron Co., Ltd. Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4042177B2 (ja) 1997-04-11 2008-02-06 ソニー株式会社 半導体装置の製造方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3912064B2 (ja) * 2001-09-21 2007-05-09 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2003115593A (ja) 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
TWI332707B (en) * 2005-08-04 2010-11-01 Au Optronics Corp Array substrate of a liquid crystal display and method of fabricating the same
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5145666B2 (ja) 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP5602414B2 (ja) * 2009-11-05 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法および半導体装置
WO2011083598A1 (ja) * 2010-01-07 2011-07-14 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5706254B2 (ja) * 2011-07-05 2015-04-22 株式会社東芝 半導体装置
KR101846410B1 (ko) * 2011-07-29 2018-04-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
KR20140058278A (ko) * 2012-11-06 2014-05-14 삼성전자주식회사 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6161431B2 (ja) * 2013-06-27 2017-07-12 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP2015023080A (ja) 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
KR102234236B1 (ko) 2013-09-13 2021-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201602987XA (en) * 2013-12-16 2016-05-30 Intel Corp Dual strained cladding layers for semiconductor devices
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103943655B (zh) * 2014-03-11 2016-06-22 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示器
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014241404A (ja) * 2013-05-16 2014-12-25 株式会社半導体エネルギー研究所 半導体装置
JP2015005733A (ja) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
JP2015038974A (ja) * 2013-07-16 2015-02-26 株式会社半導体エネルギー研究所 半導体装置
JP2015043415A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
US10062790B2 (en) 2018-08-28
JP2016189464A (ja) 2016-11-04
US20160284858A1 (en) 2016-09-29
US20240113230A1 (en) 2024-04-04
US11538940B2 (en) 2022-12-27
JP2020188287A (ja) 2020-11-19
KR20240082312A (ko) 2024-06-10
JP7022796B2 (ja) 2022-02-18
JP2023164562A (ja) 2023-11-10
US20200194590A1 (en) 2020-06-18
JP2020065083A (ja) 2020-04-23
KR20160115829A (ko) 2016-10-06
US9837546B2 (en) 2017-12-05
TW201705489A (zh) 2017-02-01
KR102672464B1 (ko) 2024-06-07
JP7351947B2 (ja) 2023-09-27
US20180331229A1 (en) 2018-11-15
TWI695513B (zh) 2020-06-01
US20230093689A1 (en) 2023-03-23
US20180090618A1 (en) 2018-03-29
KR20230052858A (ko) 2023-04-20
US10522691B2 (en) 2019-12-31
KR102526233B1 (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
JP7022796B2 (ja) 半導体装置
US10546958B2 (en) Manufacturing method of semiconductor device
JP7032585B2 (ja) 半導体装置および電子機器
JP6725276B2 (ja) 半導体装置
JP7354219B2 (ja) 半導体装置
JP6633316B2 (ja) 半導体装置
JP2019192945A (ja) トランジスタ
US20210175362A1 (en) Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
WO2017009738A1 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230914

R150 Certificate of patent or registration of utility model

Ref document number: 7351947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150