JP5145666B2 - 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 - Google Patents
電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 Download PDFInfo
- Publication number
- JP5145666B2 JP5145666B2 JP2006209239A JP2006209239A JP5145666B2 JP 5145666 B2 JP5145666 B2 JP 5145666B2 JP 2006209239 A JP2006209239 A JP 2006209239A JP 2006209239 A JP2006209239 A JP 2006209239A JP 5145666 B2 JP5145666 B2 JP 5145666B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- electrode
- groove
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
fc=μVd/2πL2
が実験値と良い一致を見ることが報告されている。ここで、μは、キャリア移動度、Vdはソース・ドレイン電圧、Lはチャネル長である。これにより、寄生容量が無視してよい位に小さい場合には、短チャネル化によって高速応答が可能となることがわかる。
図19に、本発明の表示装置の一例として、EL表示装置の構成例を示す。これは、EL表示装置の1画素を取り出した構成図の例である。走査線から画素スイッチング用TFTに電圧が印加されると、コンデンサに電荷が充電され、画素駆動用TFTの第一の電極層に(図19中、G)電圧が印加され、電流供給線から電流がEL素子に供給され、発光する。コンデンサは、一画面から次画面の走査に移るまでの時間、電荷が充電されるため、画素駆動用TFTはON状態となり、EL素子の発光が継続する。
図5に示すような構成の電子素子を作製し、その電気特性の評価を行った。結果を図20及び21に示す。作製は図8に示す通りに行なった。
ここから、Vg=Vds=-16Vの時に、5.8×10-5(A)の電流が得られ、Vgが+6〜-16Vの範囲にて、ON/OFF比として3桁以上が得られていることが判る。
fc=μVd/2πL2(μ:キャリア移動度、Vd:第二の電源電圧、L:チャネル長)
より、約900KHzと推定される。したがって、実際のデバイス上では導電層と第一の電極層とは9μmもの重なりがあるにも関わらず、第一の電極層と他の電極の重なりが無い場合の、遮断周波数計算式に近い値が得られている。
fc=μVd/2πL(D+L)
で表される。このDが大きいほど、寄生容量が大きくなり、遮断周波数が小さくなることを意味する。
この式にD=9μmを代入すると、L=2.9μmの場合、fcはDが0の時の1/4程度に減少することが分かる。
実施例1の絶縁層をポリイミド(X491;膜厚200nm)(チッソ社製)で成膜後、スタンパー法にて図22の形状の溝を形成した以外は、実施例1と同様にして、電子素子を作製した。
Claims (9)
- 基板上に形成された溝内部が、導電層、半導体層、絶縁層及び第一の電極層が順次積層された構造、又は半導体層、導電層、絶縁層及び第一の電極層が順次積層された構造であり、さらに、該半導体層と接し、かつ該導電層と接していない第二の電極層及び第三の電極層が形成され、
前記基板の表面がエネルギー付与により少なくとも臨界表面張力の大きな高表面エネルギー部と、より臨界表面張力の小さな低表面エネルギー部との二つの部位を含み、
前記溝の側面は前記低表面エネルギー部であり、
前記溝の底面、及び、前記溝の側面を介して前記溝の底面と連続する前記基板上の所定領域は前記高表面エネルギー部であり、
前記溝の底面の前記高表面エネルギー部に前記導電層が形成され、前記所定領域の前記高表面エネルギー部に前記第二の電極層及び前記第三の電極層が形成されていることを特徴とする電子素子。 - 前記第二の電極層、第三の電極層及び導電層が同一の材料からなることを特徴とする請求項1に記載の電子素子。
- 前記第一の電極層、第二の電極層、第三の電極層、導電層及び半導体層の少なくとも一つが塗布可能な材料からなることを特徴とする請求項1に記載の電子素子。
- 前記第二の電極層、第三の電極層及び導電層薄膜の半導体接触部位と半導体非接触部位とで仕事関数が異なることを特徴とする請求項1乃至3のいずれか一項に記載の電子素子。
- 溝が形成された基板の表面にエネルギーを付与し、少なくとも臨界表面張力の大きな高表面エネルギー部と、より臨界表面張力の小さな低表面エネルギー部との二つの部位を形成する第1工程と、
前記基板上に複数の電子素子の第二の電極層、第三の電極層及び導電層を、第一の粒子分散液を用いてインクジェット法によりパターニングして形成する第2工程と、
該第一の粒子分散液に含まれる金属の仕事関数に応じて該電子素子の必要な部位のみに電圧が印加するように接続し、該第一の粒子分散液に含まれる金属とは反対の仕事関数を有する電解メッキ中に基板を浸漬させて、該部位に該電解メッキの薄膜を積層して成膜し、
該電子素子間の配線電極を第二の粒子分散液を用いてパターニングする第3工程と、を有し、
前記第1工程では、前記溝の側面は前記低表面エネルギー部となり、前記溝の底面、及び、前記溝の側面を介して前記溝の底面と連続する前記基板上の所定領域は前記高表面エネルギー部となり、
前記第2工程では、前記溝の底面の前記高表面エネルギー部に前記導電層を形成し、前記所定領域の前記高表面エネルギー部に前記第二の電極層及び前記第三の電極層を形成することを特徴とする電子素子の製造方法。 - 請求項1乃至4のいずれか一項に記載の電子素子、第一の電極層に電圧を印加する第一の電圧制御デバイス並びに第二の電極層及び第三の電極層に電圧を印加する第二の電圧制御デバイスを有し、該第一の電圧制御デバイス及び第二の電圧制御デバイスを用いて、該第二の電極層及び第三の電極層の間を流れる電流を制御することを特徴とする電流制御ユニット。
- 請求項6に記載の前記電流制御ユニットが基板上に形成されていることを特徴とする電流制御装置。
- 請求項1乃至4のいずれか一項に記載の電子素子、請求項6に記載の電流制御ユニットまたは請求項7に記載の電流制御装置を有することを特徴とする演算装置。
- 対向して設けられている二つの基板の対向する面の一つに形成されている電極間の電圧または電流の変化によって表示の切替を行う表示装置において、
請求項1乃至4のいずれか一項に記載の電子素子、請求項6に記載の電流制御ユニット、または請求項7に記載の電流制御装置が画素スイッチングまたは画素駆動に用いられていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209239A JP5145666B2 (ja) | 2006-07-31 | 2006-07-31 | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209239A JP5145666B2 (ja) | 2006-07-31 | 2006-07-31 | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034760A JP2008034760A (ja) | 2008-02-14 |
JP5145666B2 true JP5145666B2 (ja) | 2013-02-20 |
Family
ID=39123849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006209239A Expired - Fee Related JP5145666B2 (ja) | 2006-07-31 | 2006-07-31 | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145666B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102668095B (zh) * | 2009-10-30 | 2016-08-03 | 株式会社半导体能源研究所 | 晶体管 |
CN103348464B (zh) * | 2011-01-26 | 2016-01-13 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
TWI552345B (zh) | 2011-01-26 | 2016-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP5933300B2 (ja) * | 2011-03-16 | 2016-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8878288B2 (en) * | 2011-04-22 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8932913B2 (en) * | 2011-04-22 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8809854B2 (en) * | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8916868B2 (en) | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9006803B2 (en) * | 2011-04-22 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
US8847233B2 (en) | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
US8946812B2 (en) | 2011-07-21 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9117916B2 (en) * | 2011-10-13 | 2015-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film |
WO2014136636A1 (ja) * | 2013-03-06 | 2014-09-12 | 住友化学株式会社 | 薄膜トランジスタ |
TWI695513B (zh) | 2015-03-27 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
WO2023203429A1 (ja) * | 2022-04-22 | 2023-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置、及び表示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0229191D0 (en) * | 2002-12-14 | 2003-01-22 | Plastic Logic Ltd | Embossing of polymer devices |
JP4695360B2 (ja) * | 2004-08-05 | 2011-06-08 | 株式会社リコー | 電子素子の製造方法 |
JP4826074B2 (ja) * | 2004-08-18 | 2011-11-30 | ソニー株式会社 | 電界効果型トランジスタ |
-
2006
- 2006-07-31 JP JP2006209239A patent/JP5145666B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008034760A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5145666B2 (ja) | 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置 | |
JP5428128B2 (ja) | 電子素子、電流制御装置、演算装置及び表示装置 | |
US8576211B2 (en) | Electronic element, current control device, arithmetic device, and display device | |
JP4878429B2 (ja) | 能動素子及びそれを有するel表示素子 | |
KR100766513B1 (ko) | 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기 | |
JP5401831B2 (ja) | 表示装置 | |
WO2009084584A1 (ja) | 半導体薄膜の形成方法および薄膜半導体装置の製造方法 | |
US20090189148A1 (en) | Transistor element, display device and these manufacturing methods | |
US20070058101A1 (en) | Liquid crystal display device | |
CN105981147B (zh) | 薄膜晶体管阵列及其制造方法 | |
JP2009021309A (ja) | 電子素子及びその製造方法、並びに該電子素子を備えた表示装置 | |
JP2005294571A (ja) | 電界効果型トランジスタ | |
JPWO2016067591A1 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
US20070278492A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
JP2007012669A (ja) | 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法 | |
JP5410032B2 (ja) | 有機半導体装置 | |
JP5277532B2 (ja) | 電子素子 | |
JP2015041642A (ja) | 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板 | |
KR102126526B1 (ko) | 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법 | |
JP2012169419A (ja) | 有機薄膜トランジスタ | |
JP2015197633A (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP5724529B2 (ja) | 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法 | |
CN101361191A (zh) | 电子元件、电流控制装置、运算装置及显示装置 | |
JP2015111741A (ja) | 半導体装置 | |
JP2015207704A (ja) | 薄膜トランジスタアレイおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |