WO2009084584A1 - 半導体薄膜の形成方法および薄膜半導体装置の製造方法 - Google Patents

半導体薄膜の形成方法および薄膜半導体装置の製造方法 Download PDF

Info

Publication number
WO2009084584A1
WO2009084584A1 PCT/JP2008/073592 JP2008073592W WO2009084584A1 WO 2009084584 A1 WO2009084584 A1 WO 2009084584A1 JP 2008073592 W JP2008073592 W JP 2008073592W WO 2009084584 A1 WO2009084584 A1 WO 2009084584A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
semiconductor
organic
semiconductor thin
forming
Prior art date
Application number
PCT/JP2008/073592
Other languages
English (en)
French (fr)
Inventor
Takahiro Ohe
Miki Kimijima
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP08868995.5A priority Critical patent/EP2226836B1/en
Priority to US12/734,620 priority patent/US8415196B2/en
Priority to CN200880122202.6A priority patent/CN101903993B/zh
Publication of WO2009084584A1 publication Critical patent/WO2009084584A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Definitions

  • the present invention relates to a method of forming a semiconductor thin film, and more particularly, to a method of forming an organic semiconductor thin film capable of suppressing characteristic deterioration due to heating and a method of manufacturing a thin film semiconductor device performing the method.
  • organic TFT organic thin film transistor
  • a coating process and a printing process For example, by applying a solution in which an organic semiconductor material is dissolved in a solvent on a substrate and drying it, an organic semiconductor thin film made of a single organic semiconductor material can be obtained. Therefore, the size of the substrate can be increased and the manufacturing cost can be reduced as compared with the conventional semiconductor device using an inorganic semiconductor material such as silicon (Si).
  • the coating and printing processes have low process temperatures, they can be formed on a plastic substrate, and are expected as flexible semiconductor devices. As such an example, there is a report that a backplane having an organic TFT provided on a plastic substrate is manufactured, and a flat panel display such as a liquid crystal display or an OLED display is manufactured using this. .
  • the thin film semiconductor device using the organic semiconductor thin film has a problem that the mobility is deteriorated by heating.
  • the mobility is deteriorated by heating.
  • it is heating in a nitrogen atmosphere, the organic semiconductor material is not oxidized, and the organic semiconductor material itself is not thermally decomposed even when heated to 180 ° C. It is known that the deterioration of mobility due to is not due to the deterioration of the organic semiconductor material itself.
  • the present invention can suppress the decrease in mobility due to heating and the characteristic deterioration due to this, and a method for forming a semiconductor thin film capable of obtaining a semiconductor thin film with improved heat resistance by a simpler procedure, and this An object of the present invention is to provide a method of manufacturing a thin film semiconductor device to which the method is applied.
  • the method of forming a semiconductor thin film and the method of manufacturing a thin film semiconductor device according to the present invention for achieving such an object comprises applying or printing on a substrate a solution obtained by mixing a plurality of organic materials including an organic semiconductor material.
  • a plurality of organic materials are phase-separated to form a semiconductor thin film having a laminated structure including a semiconductor layer made of an organic semiconductor material.
  • phase separation a semiconductor thin film including at least two semiconductor layers is obtained.
  • the phase separation of the organic material is realized by adjusting the molecular weight of the plurality of organic materials constituting the solution.
  • the semiconductor thin film of the laminated structure obtained by such a method of forming a semiconductor thin film can suppress mobility deterioration due to heating smaller than that of the semiconductor thin film of a single layer structure as described in the following embodiments. Confirmed by For this reason, the thin film semiconductor device using this semiconductor thin film is such that the characteristic deterioration due to heating is prevented. It is considered that the suppression of such mobility deterioration is suppressed as one of the factors is that the expansion due to heating of the semiconductor thin film is made into a laminated structure. And, particularly in the above forming method, the semiconductor thin film of the laminated structure is formed in one application step.
  • the semiconductor thin film and the thin film semiconductor device using the semiconductor thin film can be obtained by an extremely simple procedure, which can suppress the decrease in mobility due to heating and the characteristic deterioration due to it. It becomes possible.
  • FIG. 15 is a graph showing gate voltage Vg-drain current Id characteristics of respective thin film transistors manufactured by applying Sample 1 and Sample 4.
  • FIG. 1 is a cross-sectional view showing one structural example of a semiconductor thin film obtained by applying the present invention.
  • the semiconductor thin film 1 shown in this figure is characterized by being a so-called semiconductor composite thin film in which at least two semiconductor layers a and a ′ are included in the laminated structure. These semiconductor layers a and a ′ may be disposed in a state of sandwiching an intermediate layer b mainly composed of a different material between the two semiconductor layers aa ′ as illustrated. In this case, the two semiconductor layers a and a ′ may be made of different materials or may be made of the same material. Further, the present invention is not limited to the state in which the respective layers are completely separated, and the materials constituting the respective layers may be mixed near the interface.
  • the intermediate layer b may be made of a material different from that of the two semiconductor layers a and a ′, and the semiconductor thin film 1 including the intermediate layer b may have desired semiconductivity as a whole. Therefore, the intermediate layer b may be made of, for example, an insulating material whose conductivity is lower than that of the two semiconductor layers a and a ′, and the same conductivity as that of the two semiconductor layers a and a ′. It may be made of a semiconductor material. Moreover, as another example of the intermediate
  • the semiconductor thin film 1 may have a configuration in which two semiconductor layers a and a 'are directly laminated.
  • the two semiconductor layers a and a ′ are made of different materials.
  • the semiconductor thin film 1 is further provided outside the other of the semiconductor layers a and a ′. Another layer may be provided.
  • the intermediate layer b which consists of semiconductor materials
  • organic semiconductor materials and inorganic semiconductor materials such as silicon
  • organic semiconductor materials and inorganic semiconductor materials such as silicon
  • the organic semiconductor material low molecular weight semiconductor materials such as acene compounds, oligothiophene derivatives, phthalocyanine derivatives and perylene derivatives are suitably used.
  • the conjugated low molecular weight material is polycrystalline or crystalline.
  • the organic semiconductor material may also be a polymeric organic semiconductor material such as poly (3-hexyl-thiophene).
  • the material constituting the semiconductor layers a and a ' is preferably a conjugated low molecular weight material.
  • the intermediate layer b is preferably configured using a polymer material, and the polymer material may be amorphous.
  • an organic insulating material or an inorganic insulating material such as silicon oxide is used as the insulating material forming the intermediate layer b.
  • the organic insulating material may be a low molecular weight material or a high molecular weight material, and may or may not be crosslinked when the crosslinking reaction is possible.
  • it is a polymeric insulating material.
  • Such materials include polystyrene, polycarbonate, polydimethylsiloxane, nylon, polyimide, cyclic olefin-copolymer, epoxy polymer, cellulose, polyoxymethylene, polyolefin polymer, polyvinyl polymer, polyester polymer, polyether polymer, Polyamide polymers, fluorine polymers, biodegradable plastics, phenol resins, amino resins, unsaturated polyester resins, diallyl phthalate resins, epoxy resins, polyimide resins, polyimide resins, polyurethane resins, silicone resins, and copolymers obtained by combining various polymer units, etc. Used.
  • each layer which forms the above laminated structure may be formed by single composition, and the layer may be formed by the mixed material which the several material mixed.
  • the present invention is not limited to the state in which the respective layers are completely separated, and the materials constituting the respective layers may be mixed near the interface.
  • the components of each layer may be present in different layers in different component ratios.
  • the semiconductor material of the semiconductor layers a and a ′ may be present in the intermediate layer b.
  • the semiconductor layers a and a 'and the intermediate layer b can be distinguished from other layers, with different composition ratios, component material ratios, and the like.
  • the semiconductor thin film 1 As an example of the particularly preferable semiconductor thin film 1, a semiconductor layer a using a polycrystalline or crystalline conjugated low molecular weight material / an insulating intermediate layer b using an amorphous polymer material / polycrystalline or crystal The semiconductor layer a 'using the conjugated low molecular weight material of the sex is illustrated.
  • the semiconductor thin film 1 is made of a type of polymer semiconductor material different from the semiconductor layers a and a ′ between the semiconductor layers aa ′ made of the polymer type semiconductor material.
  • a laminated structure in which the intermediate layer b is held is exemplified.
  • the semiconductor thin film 1 having a laminated structure as described above is preferably selected so that the mixed Gibbs energy ( ⁇ Gm) of a plurality of materials constituting them exhibits a positive value.
  • ⁇ Gm mixed Gibbs energy
  • the intermediate layer b is a polymer material.
  • Poly alpha methyl styrene poly (alpha- methyl styrene): PaMS
  • polystyrene polystyrene: PS
  • it is constituted using cyclic olefin copolymer.
  • the polymer material has a number average molecular weight and a weight average molecular weight of 5,000 or more, preferably 20,000 or more when the weight mixing ratio is 1: 1, so that the mixed Gibbs energy ( ⁇ Gm) shows a positive value. Applies to
  • the semiconductor thin film 1 of the laminated structure configured as described above can suppress the mobility deterioration due to heating to a smaller extent as compared with the semiconductor thin film of the single layer structure, as described in the following embodiments.
  • a plurality of organic materials including the above-described organic semiconductor material are dissolved in a solvent to prepare a mixed solution.
  • an organic material for example, the above-mentioned organic insulating material constituting the above-mentioned intermediate layer is also dissolved in the same solvent and mixed.
  • the plurality of organic materials for forming the layers in the semiconductor thin film 1 having a laminated structure materials selected so that the mixed Gibbs energy ( ⁇ Gm) exhibits a positive value are used. Selection of the material which comprises such each layer is made with the molecular structure and molecular weight of material as a selection factor. Then, by performing such material selection, the respective constituent materials exhibit phase separation in a state of being dissolved in a solvent, mixed and applied.
  • the enthalpy difference ( ⁇ Hm) of the system represented by the above formula (6) is determined by the type of material to be mixed, and is an amount which does not depend on the molecular weight of the polymer.
  • the entropy difference ( ⁇ Sm) shown in the above formula (1) is an amount depending on the molecular weight of the polymer. For this reason, it is understood that, even if the same material type and the same mixing ratio, the mixing Gibbs energy ( ⁇ Gm) is different if the molecular weight of the polymer is different. Therefore, it is understood that the molecular weight as well as the molecular structure of the material is important as a selection factor of the material constituting each layer.
  • the mixed Gibbs energy ( ⁇ Gm) in the Flory-Huggins theory of the following formula (1) can be applied to a mixed system composed of a high molecular weight material and a low molecular weight material, and this value may be positive.
  • the system separates without mixing.
  • Formula (1) is the Flory-Huggins theory about the mixed system of an organic solvent and a polymer. Therefore, in order to apply the Flory-Huggins theory of Formula (1) to a mixed system of a low molecular material (low molecular weight semiconductor material) and a polymer material, the formula (1) is used in accordance with the molecular weight of the low molecular weight semiconductor material.
  • the polymer unit number x in the above may be adjusted.
  • the mixed Gibbs energy ( ⁇ Gm) in the Flory-Huggins theory of the following formula (3) can be applied to a mixed system composed of only a plurality of types of polymer materials, and if this value is positive, the system Separates without mixing.
  • Equation (3) In order for the Flory-Huggins theory of Equation (3) and the mixed Gibbs energy ( ⁇ Gm) to have a positive value, of the parameters constituting Equation (3), ⁇ 12 , ⁇ 1 , ⁇ 2 , x 1 , x 1 It depends on the value of 5 parameters of 2 . Among these, ⁇ 1 and ⁇ 2 are values depending on the number of molecules of each polymer and the number of polymer units x 1 and x 2 . Therefore, it is also understood from this formula (3) that the molecular weight as well as the molecular structure of the materials to be mixed become important as a selection factor of the material constituting each layer.
  • FIG. 2 shows the relationship between the molecular weight of PaMS and the mixed Gibbs energy ( ⁇ Gm) in the TIPS pentacene and polyalphamethylstyrene (PaMS) mixed system, as determined by the Flory-Huggins theory of the above formula (1).
  • the mixing ratio was 1: 1.
  • TIPS pentacene is a conjugated low molecular weight semiconductor material constituting the semiconductor layers a and a '.
  • PaMS is a polymer insulating material that constitutes the intermediate layer b.
  • the mixed Gibbs energy ( ⁇ Gm) is different if the molecular weight of the polymer (PaMS) is different, even if the same mixed material type and the same mixing ratio. Specifically, when the molecular weight of the polymer (PaMS) is about 10,000 and the mixed Gibbs energy ( ⁇ Gm) becomes 0 and the molecular weight is less than 10,000, the mixed Gibbs energy ( ⁇ Gm) is minus and the molecular weight is 10,000. Above the range, the mixed Gibbs energy ( ⁇ Gm) is positive.
  • the temperature (T) is concerned with the entropy difference ( ⁇ Sm)
  • the temperature at which the system is formed is also important. Therefore, at any temperature within the practical temperature range of about -20 ° C. to about 200 ° C., the phase separation of the mixture Gibbs energy ( ⁇ Gm) is further separated in layers from materials selected to exhibit a positive value.
  • the practical temperature range of ⁇ 20 ° C. to 200 ° C. is, for example, the substrate heat resistance temperature when the substrate forming the thin film semiconductor device is a plastic substrate.
  • TIPS pentacene which is a conjugated low molecular weight material
  • polyalphamethylstyrene PaMS
  • polystyrene PS
  • cyclic olefin copolymer is used as the polymer material as described above. It is street.
  • the polymer material has a molecular weight of 5000 or more, preferably 20,000 or more, so that the mixed Gibbs energy ( ⁇ Gm) exhibits a positive value.
  • a thin film is formed by coating or printing the prepared solution on a substrate by a coating method such as a spin coating method, a printing method, or an inkjet method.
  • a coating method such as a spin coating method, a printing method, or an inkjet method.
  • the printing method is considered to be a kind of coating method, and hereinafter, a thin film formed by the coating method including the printing method is referred to as a coating film.
  • the coating film is dried to remove the solvent in the coating film and spontaneously separate the plurality of organic materials contained in the coating film.
  • a semiconductor thin film having a laminated structure including the semiconductor layers a and a ′ in which the organic materials are separated and the organic semiconductor material is laminated is obtained.
  • a semiconductor thin film in which the insulating layer made of the organic insulating material is laminated can be obtained.
  • an organic semiconductor material is deposited on the interface side of the coating film to form a semiconductor layer, and a semiconductor thin film in which an insulating layer is sandwiched as an intermediate layer b between these two semiconductor layers a and a '. 1 is obtained.
  • the two semiconductor layers a and a ′ are made of the same material.
  • the spontaneous phase separation of the organic material in the coating film in the drying process of the coating film as described above can be achieved by adjusting each molecular weight of plural kinds of organic materials constituting the coating film (i.e., solution). To be realized. In addition, as another example, it is realized by a combination of plural kinds of organic materials constituting the coating film (i.e., solution).
  • the formation method as described above it is possible to obtain a semiconductor thin film having a laminated structure by one application film formation.
  • the lower layer to be the base is eroded during the film formation of the upper layer.
  • the coating and printing properties are improved. It was also found that the in-plane uniformity of the obtained semiconductor thin film is improved. For example, in the case of using a low molecular weight material as the organic semiconductor material, it is difficult to obtain the viscosity required for coating film formation, and it is difficult for the solution in which the organic material is dissolved. There were many. The aggregation causes the film to be discontinuous, and as a result, it is difficult to obtain an in-plane uniform semiconductor thin film.
  • a polymer material for example, a polymer insulating material
  • a solution having a sufficient viscosity can be prepared, and aggregation is difficult in a drying step after application by spin coating, inkjet, etc., and an in-plane uniform semiconductor thin film can be obtained.
  • Phase separation may also be achieved by combining materials having two or more minimal points a1 and a2.
  • the upward convex region in the graph of FIG. 3 has higher energy than the minimum points a1 and a2. For this reason, when it is necessary to go to the region of the local minimum points a1 and a2, the unnecessary components may go out of the system and the system may go to a lower energy mixing ratio to cause phase separation.
  • FIG. 4 is a cross-sectional view showing a first example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • a thin film semiconductor device 10-1 shown in this figure is a bottom contact bottom gate (BCBG) thin film transistor, and a gate electrode 13 is formed in a pattern on a substrate 11. Further, a gate insulating film 15 is provided in a state of covering the gate electrode 13, and a source electrode 17 s and a drain electrode 17 d are pattern-formed on the gate insulating film 15. The source electrode 17 s and the drain electrode 17 d are provided at positions on both sides of the gate electrode 13 so as to face each other with the gate electrode 13 interposed therebetween.
  • BCBG bottom contact bottom gate
  • the semiconductor thin film 1 having the above-described stacked structure is provided in a state of being in contact with the gate insulating film 15, the source electrode 17s, and the drain electrode 17d across the source electrode 17s and the drain electrode 17d.
  • one of the at least two semiconductor layers constituting the semiconductor thin film 1 described above is provided in contact with the source electrode 17s, the gate insulating film 15, and the drain electrode 17d.
  • the semiconductor thin film 1 having a three-layer structure in which the intermediate layer b is sandwiched between the semiconductor layers aa ′ is provided to cover the gate electrode 13 on which the source electrode 17s and the drain electrode 17d are formed.
  • the semiconductor layer a is provided in contact with the source electrode 17s, the gate insulating film 15, and the drain electrode 17d.
  • Such a semiconductor thin film 1 is formed by the forming method of the first example or the second example described above.
  • the gate insulating film 15 is also made of an organic material, so that it can be formed in a low temperature process to which the printing method is applied.
  • the gate electrode 13, the source electrode 17s, and the drain electrode 17d are not limited to the formation of a metal electrode by conventional sputtering method, CVD method, plating method, evaporation method, nanoparticle dispersion liquid such as Au, Ag, etc., metal complex solution Furthermore, by applying a printing method such as an inkjet method, a microcontact method, or a screen printing method using a conductive molecule solution, formation in a low temperature process is possible.
  • the semiconductor thin film 1 described with reference to FIG. 1 is used as an active layer, thereby comparing with a configuration using a semiconductor thin film having a single layer structure as the active layer. It was confirmed by experiments that the mobility deterioration due to heating can be suppressed to a low level. As a result, the decrease in mobility due to heating and the characteristic deterioration due to the decrease are suppressed, and the heat resistance can be improved.
  • a substrate 11 at least the surface of which is made of an insulating material is prepared.
  • the gate electrode 13 is formed on the upper side.
  • a metal material film such as tungsten (W), tantalum (Ta), molybdenum (Mo), aluminum (Al), chromium (Cr), titanium (Ti), copper (Cu), nickel (Ni) or the like Is deposited by sputtering, evaporation, or plating.
  • a resist pattern (not shown) is formed on the metal material film by photolithography, and the metal material film is etched using this as a mask. Thereby, the gate electrode 13 is pattern-formed on the substrate 11.
  • the gate electrode 13 is pattern-formed by a printing technique such as inkjet printing, screen printing, offset printing, gravure printing, etc. using ink paste containing gold (Au) fine particles, silver (Ag) fine particles, etc. It is good.
  • the gate insulating film 15 as an organic insulating layer is formed on the substrate 11 in a state of covering the gate electrode 13.
  • an organic polymer material such as polyvinylphenol, PMMA, polyimide, or a fluorine resin is formed into a film by a coating method or a printing method.
  • the gate insulating film 15 may be formed by depositing an inorganic material such as silicon oxide or silicon nitride by a CVD method or a sputtering method, or by combining the above methods to form a multilayer film of an organic polymer material and an inorganic material.
  • the source electrode 17s and the drain electrode 17d are pattern-formed.
  • the formation of the source electrode 17s and the drain electrode 17d may be performed in the same manner as the formation of the gate electrode 13. If necessary, a metal material layer forming a low ohmic junction may be formed on the surface of the source electrode 17s and the drain electrode 17d by performing surface treatment of the patterned source electrode 17s and the drain electrode 17d. .
  • a plurality of organic materials including an organic semiconductor material are dissolved and mixed in a solvent
  • a coating film 20 coated or printed with a solution is formed.
  • the solution constituting the coating film 20 dissolves the organic semiconductor material for constituting the semiconductor layer (a, a ′) and the organic insulating material for constituting the intermediate layer (b) in a solvent It is a thing.
  • the solvent may be any one that dissolves the selected material.
  • the formation of the coating film 20 using such a solution is performed by coating or printing the prepared solution on a substrate by a coating method such as a spin coating method, a printing method, or an inkjet method.
  • a coating method such as a spin coating method, a printing method, or an inkjet method.
  • the solvent in the coating film 20 is removed by drying the coating film 20, and at the same time, a plurality of organic materials contained in the coating film 20 are spontaneously Separate in layers. Thereby, each organic material phase-separates and the semiconductor thin film 1 of the laminated structure containing semiconductor layer a, a 'on which the organic semiconductor material was laminated
  • an organic insulating material is contained in the coating film 20, the semiconductor thin film 1 in which the insulating layer made of the organic insulating material is stacked can be obtained.
  • an organic semiconductor material is deposited on the interface side of the coating film to form a semiconductor layer a, and a semiconductor in which an insulating layer is sandwiched as an intermediate layer b between these two semiconductor layers a and a ′.
  • the thin film 1 is obtained.
  • the two semiconductor layers a and a ′ are made of the same material.
  • the spontaneous phase separation of the organic material in the drying process of the coating film as described above can be achieved by each molecular weight of plural kinds of organic materials constituting the coating film (that is, solution) or plural kinds of organic materials themselves. What is realized by the combination is as described above in ⁇ Method of forming a semiconductor thin film>.
  • a bottom gate / bottom contact thin film transistor similar to that described with reference to FIG. 4 is obtained as the thin film semiconductor device 10-1.
  • the semiconductor thin film 1 is patterned to perform element separation.
  • the semiconductor thin film 1 may be patterned after being formed.
  • a semiconductor thin film is formed in advance by patterning a bank (bank: not shown) having a shape surrounding the formation portion of the semiconductor thin film 1 and thereafter forming the coating film 20 and performing phase separation. You may form one.
  • the thin film transistor in order to improve the reliability and environmental resistance of the transistor, it is preferable to cover the thin film transistor with a protective film made of polyvinyl alcohol, parylene, silicon nitride, silicon oxide or the like.
  • the semiconductor thin film 1 having at least two semiconductor layers a and a ' may be formed separately from the lower layer side, as described above in ⁇ Method for forming a semiconductor thin film>.
  • FIG. 6 is a cross-sectional view showing a second example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • the thin film semiconductor device 10-2 shown in this figure is also a bottom contact bottom gate (BCBG) type thin film transistor, and the same components as those of the thin film semiconductor device (10-1) shown in FIG. ing.
  • BCBG bottom contact bottom gate
  • the thin film semiconductor device 10-2 of the second example shown in this figure differs from the thin film semiconductor device (10-1) of the first example shown in FIG. 2 in the step difference in the pattern of the source electrode 17s and the drain electrode 17d.
  • the thin film 1 is in a divided configuration, and the other configurations are the same as those in the first example.
  • the above-described semiconductor thin film 1 is provided in a state of being in contact with the gate insulating film 15, the source electrode 17s, and the drain electrode 17d across the source electrode 17s and the drain electrode 17d.
  • the semiconductor layer a of the semiconductor thin film 1 having the structure is provided in a state of being in contact with the source electrode 17s, the gate insulating film 15, and the drain electrode 17d.
  • the contact between the semiconductor layer a and the source electrode 17s and the drain electrode 17d is only the end face of the semiconductor layer a.
  • the semiconductor thin film 1 described with reference to FIG. 1 is used as an active layer, whereby the mobility is reduced by heating and this is the same as in the first example. It is possible to suppress the characteristic deterioration due to the heat resistance and to improve the heat resistance.
  • the film thickness of the coating film 20 relative to the film thickness of the source electrode 17s and the drain electrode 17d in the formation of the coating film 20 in the production of the thin film semiconductor device 10-1. Just make it thin enough.
  • the coating film 20 is divided at the steps of the source electrode 17s and the drain electrode 17d, so that the semiconductor thin film 1 obtained by phase separation of the coating film 20 is divided by the upper and lower portions of the source electrode 17s and the drain electrode 17d. Become.
  • FIG. 7 is a cross-sectional view showing a third example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • a thin film semiconductor device 10-3 shown in this figure is a top contact bottom gate (TCBG) thin film transistor, and the same components as those of the thin film semiconductor device (10-1) shown in FIG. ing.
  • TCBG top contact bottom gate
  • the thin film semiconductor device 10-3 of the third example shown in this figure differs from the thin film semiconductor device (10-1) of the first example shown in FIG. 4 in the semiconductor thin film 1, the source electrode 17s and the drain electrode 17d.
  • the other structures are the same as in the first example.
  • the source electrode 17s and the drain electrode 17d are pattern-formed via the semiconductor thin film 1.
  • the semiconductor thin film 1 described above is provided in a state of being in contact with the gate insulating film 15, the source electrode 17s, and the drain electrode 17d between the source electrode 17s and the drain electrode 17d.
  • the gate insulating film 15 is in contact with one of the plurality of semiconductor layers constituting the semiconductor thin film 1 described above (here, the semiconductor layer a), Then, it is assumed that the semiconductor layer a ′) is provided in contact with the source electrode 17s and the drain electrode 17d.
  • the semiconductor thin film 1 described with reference to FIG. 1 is used as an active layer, thereby lowering the mobility due to heating and this as in the first example. It is possible to suppress the characteristic deterioration due to the heat resistance and to improve the heat resistance.
  • the semiconductor is formed before the source electrode 17s and the drain electrode 17d are formed. It may be a procedure for forming the thin film 1.
  • FIG. 8 is a cross-sectional view showing a fourth example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • a thin film semiconductor device 10-4 shown in this figure is a top contact top gate (TCTG) thin film transistor, and the same components as the thin film semiconductor device (10-1) shown in FIG. ing.
  • TCTG top contact top gate
  • the thin film semiconductor device 10-4 of the fourth example shown in this figure is different from the thin film semiconductor device (10-1) of the first example shown in FIG. 4 in that the stacking order of the constituent elements is reversed.
  • the other configurations are the same as in the first example.
  • the source electrode 17s and the drain electrode 17d are pattern-formed on the substrate 11 via the semiconductor thin film 1, and the gate insulating film 15 is provided in a state of covering the pattern.
  • a gate electrode 13 is pattern-formed on the gate insulating film 15 at a position sandwiched between the source electrode 17s and the drain electrode 17d.
  • the semiconductor thin film 1 described above is provided in contact with the gate insulating film 15, the source electrode 17s, and the drain electrode 17d between the source electrode 17s and the drain electrode 17d as in the first example.
  • One semiconductor layer a ′ of the semiconductor thin film 1 of the three-layer structure is provided in a state of being in contact with the source electrode 17s, the gate insulating film 15, and the drain electrode 17d.
  • the semiconductor thin film 1 described with reference to FIG. 1 is used as an active layer, and the mobility is reduced by heating as in the first example. It is possible to suppress the characteristic deterioration due to the heat resistance and to improve the heat resistance.
  • the semiconductor thin film 1 is formed on the substrate 11, and the source electrode 17s and the drain electrode 17d are formed, and then the gate insulating film 15 and the gate electrode 13 are arranged in this order. It is good if it is the procedure to form.
  • the formation of each portion may be similar to the manufacture of the thin film semiconductor device 10-1.
  • FIG. 9 is a cross-sectional view showing a fifth example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • a thin film semiconductor device 10-5 shown in this figure is a bottom contact top gate (BCTG) type thin film transistor, and the thin film semiconductor device (10-1) and the thin film semiconductor device (10-4) shown in FIGS.
  • BCTG bottom contact top gate
  • the thin film semiconductor device 10-5 of the fifth example shown in this figure is the stacking order of the semiconductor thin film 1 and the source electrode 17s and the drain electrode 17d in the thin film semiconductor device (10-4) of the fourth example shown in FIG. Other configurations are similar to those of the fourth example.
  • the source electrode 17s and the drain electrode 17d are pattern-formed on the substrate 11, and the semiconductor thin film 1 is provided in a state of covering the pattern.
  • a gate insulating film 15 is provided on the semiconductor thin film 1, and a gate electrode 13 is pattern-formed on the gate insulating film 15 at a position sandwiched between the source electrode 17s and the drain electrode 17d.
  • the gate insulating film 15 is in contact with one of the plurality of semiconductor layers constituting the semiconductor thin film 1 described above (here, the semiconductor layer a ′), and the other ( Here, the semiconductor layer a) is provided in contact with the source electrode 17s and the drain electrode 17d.
  • the semiconductor thin film 1 described with reference to FIG. 1 is used as an active layer, and the mobility is reduced by heating as in the first example. It is possible to suppress the characteristic deterioration due to the heat resistance and to improve the heat resistance.
  • the source electrode 17s and the drain electrode 17d are formed on the substrate 11, and the semiconductor thin film 1 is formed, and then the gate insulating film 15 and the gate electrode 13 are arranged in this order. It is good if it is the procedure to form.
  • the formation of each portion may be similar to the manufacture of the thin film semiconductor device 10-1.
  • FIG. 10 is a cross-sectional view showing a sixth example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • the thin film semiconductor device 10-6 shown in this figure is a first modification of the bottom contact top gate (BCTG) type thin film transistor of the fifth example, and the surfaces of the source electrode 17s and the drain electrode 17d are the same as the surface of the substrate 11. Only in the place which comprises a field, it differs from the 5th example.
  • BCTG bottom contact top gate
  • a groove pattern is formed on the surface side of the substrate 11, and the source electrode 17s and the drain electrode 17d are formed in a state of embedding the groove pattern.
  • the electrode material film is formed, and polishing is performed so that the electrode material film is left only in the groove pattern, thereby embedding the source electrode 17s and the drain electrode 17d in the groove pattern.
  • the semiconductor thin film 1 may be formed, and then the gate insulating film 15 and the gate electrode 13 may be formed in this order. The formation of these may be similar to the manufacture of the thin film semiconductor device 10-1.
  • FIG. 11 is a cross-sectional view showing a seventh example of a thin film semiconductor device using a semiconductor thin film formed by applying the present invention.
  • a thin film semiconductor device 10-7 shown in this figure is a second modification of the bottom contact top gate (BCTG) type thin film transistor of the fifth example, and the semiconductor layer a constituting the semiconductor thin film 1 is a source electrode 17s and a drain electrode. It differs from the fifth example only in that the film is formed flat by embedding the pattern step 17d.
  • BCTG bottom contact top gate
  • the thin film semiconductor device of the embodiment described above is further covered with an interlayer insulating film and a passivation film as needed, and is used after being wired.
  • the source electrode 17 s and the drain electrode 17 d are formed on the surface side of the substrate 11.
  • the first semiconductor layer a is formed with a film thickness to embed the pattern step of the source electrode 17s and the drain electrode 17d.
  • the upper intermediate layer b and the semiconductor layer a ′ are formed into a film to form the semiconductor thin film 1.
  • the gate insulating film 15 and the gate electrode 13 may be formed in this order. The formation of these may be similar to the manufacture of the thin film semiconductor device 10-1.
  • FIG. 12 shows a circuit configuration of the display device 30. As shown in FIG. 12
  • a display area 11a and its peripheral area 11b are set on the substrate 11 of the display device 30, a display area 11a and its peripheral area 11b are set.
  • a plurality of scanning lines 31 and a plurality of signal lines 33 are vertically and horizontally wired in the display area 11a, and is configured as a pixel array unit in which one pixel a is provided corresponding to each intersection.
  • a scanning line drive circuit 35 for scanning and driving the scanning line 31 and a signal line drive circuit 37 for supplying a video signal (that is, an input signal) according to luminance information to the signal line 33 are arranged in the peripheral area 11b.
  • a scanning line drive circuit 35 for scanning and driving the scanning line 31 and a signal line drive circuit 37 for supplying a video signal (that is, an input signal) according to luminance information to the signal line 33 are arranged.
  • the pixel circuit provided at each intersection of the scanning line 31 and the signal line 33 is configured of, for example, a thin film transistor Tr1 for switching, a thin film transistor Tr2 for driving, a storage capacitor Cs, and an organic electroluminescent element EL.
  • the thin film transistors 10-1 to 10-7 described above are used as the thin film transistors Tr1 and Tr2.
  • the image signal written from the signal line 33 through the switching thin film transistor Tr1 is held by the holding capacitance Cs by the driving by the scanning line driving circuit 35, and the current corresponding to the held signal amount is the driving thin film transistor.
  • the organic electroluminescent element EL is supplied from the transistor Tr2 to the organic electroluminescent element EL, and the organic electroluminescent element EL emits light with a luminance according to the current value.
  • the driving thin film transistor Tr2 is connected to a common power supply line (Vcc) 39.
  • the configuration of the pixel circuit as described above is merely an example, and a capacitor element may be provided in the pixel circuit if necessary, and a plurality of transistors may be further provided to constitute the pixel circuit. Further, necessary driving circuits are added to the peripheral area 11b in accordance with the change of the pixel circuit.
  • FIG. 13 shows a cross-sectional view of a portion in which the thin film transistors Tr2 and Tr1 and the capacitive element Cs and the organic electroluminescent element EL are stacked as a cross-sectional view of one pixel in the display device 30 having the above circuit configuration. .
  • each pixel is provided with a thin film transistor (10-1) having a bottom contact bottom gate structure shown in FIG. 4 as the thin film transistors Tr2 and Tr1, for example.
  • the source electrode 17s of the thin film transistor Tr1 and the gate electrode 13 of the thin film transistor Tr2 are connected via a connection hole 15a provided in the gate insulating film 15.
  • the gate insulating film 15 is sandwiched between a portion where the gate electrode 13 of the thin film transistor Tr2 is extended and a portion where the source electrode 17s is extended, thereby forming a capacitive element Cs.
  • the gate electrode 13 of the thin film transistor Tr1 is for the scanning line 31
  • the drain electrode 17d of the thin film transistor Tr1 is for the signal line 33
  • the source electrode 17s of the thin film transistor Tr2 is for the power supply line 39.
  • the thin film transistors Tr1 and Tr2 and the capacitive element Cs described above are covered with an interlayer insulating film 41 via, for example, a protective film.
  • the interlayer insulating film 41 is preferably configured as a planarization film.
  • the interlayer insulating film 41 is provided with a connection hole 41a which reaches the drain electrode 17d of the thin film transistor Tr2.
  • the organic electroluminescent element EL connected to the thin film transistor Tr2 through the connection hole 41a is provided in each pixel on the interlayer insulating film 41.
  • the organic electroluminescent element EL is isolated by the insulating pattern 43 provided on the interlayer insulating film 41.
  • the organic electroluminescent element EL includes a pixel electrode 45 provided on the interlayer insulating film 41.
  • the pixel electrode 45 is formed as a conductive pattern for each pixel, and is connected to the drain electrode 17 d of the thin film transistor Tr 2 through a connection hole 41 a provided in the interlayer insulating film 41.
  • Such a pixel electrode 45 is used, for example, as an anode, and is configured to have light reflectivity.
  • the peripheral edge of the pixel electrode 45 is covered with an insulating pattern 43 for separating the organic electroluminescent element EL.
  • the insulating pattern 43 includes an opening window 43a that exposes the pixel electrode 45 widely, and the opening window 43a becomes a pixel opening of the organic electroluminescent element EL.
  • Such an insulating pattern 43 is made of, for example, a photosensitive resin, and is patterned by applying a lithography method.
  • the organic layer 47 is provided in a state of covering the pixel electrode 45 exposed from such an insulating pattern 43.
  • the organic layer 47 has a laminated structure including at least an organic light emitting layer, and if necessary, a hole injecting layer, a hole transporting layer, an organic light emitting layer, an electron transporting layer in this order from the anode (here, pixel electrode 45) side. Layer, electron injection layer, and other layers are stacked. Further, in the organic layer 47, for example, at least a layer including an organic light emitting layer is patterned in a different configuration for each pixel for each wavelength of light emitted by each organic electroluminescent element EL. In addition, the pixel of each wavelength may have a common layer. Furthermore, when the organic electroluminescent element EL is configured as a microresonator structure, the film thickness of the organic layer 47 is adjusted in accordance with the wavelength extracted from each organic electroluminescent element EL.
  • a common electrode 49 is provided in a state of covering the organic layer 47 as described above and sandwiching the organic layer 47 with the pixel electrode 45.
  • the common electrode 49 is an electrode on the side of extracting the light generated in the organic light emitting layer of the organic electroluminescent element EL, and is made of a material having light transparency.
  • the pixel electrode 45 functions as an anode, it is assumed that the common electrode 49 is formed using a material in which at least the side in contact with the organic layer 47 functions as a cathode.
  • the common electrode 49 is configured to have a semi-transmissive and semi-reflective property. As shown in the circuit diagram of FIG. 12, the common electrode 49 is disposed at GND.
  • each pixel portion in which the organic layer 47 is sandwiched between the pixel electrode 45 and the common electrode 49 as described above is a portion functioning as the organic electroluminescent element EL.
  • each organic electroluminescent element EL is covered with a sealing resin made of a light transmitting material, and further, an opposing made of a light transmitting material through this sealing resin
  • the display device 30 is configured in a state in which the substrates are bonded.
  • the pixel circuit is configured using the thin film transistor (10-1) having good transistor characteristics, the pixel electrode can be stably driven. It is possible to improve display characteristics.
  • the display device using the thin film transistor 10-1 of the bottom contact bottom gate structure described with reference to FIG. 4 has been described.
  • any of the thin film transistors 10-2 to 10-7 described above may be used instead of the thin film transistor 10-1 in the above-described display device, and the same effect can be obtained.
  • an active matrix display device using the organic electroluminescent element EL is illustrated as an example of the display device provided with the thin film transistor.
  • the display device of the present invention can be widely applied to a display device having a thin film transistor mounted thereon, and can be applied to, for example, a liquid crystal display device or an electrophoretic display.
  • the embodiment of the electronic device of the present invention can be widely applied to an electronic device in which the above-described thin film transistors 10-1 to 10-7 are mounted and a conductive pattern is connected thereto.
  • application to electronic devices such as ID tags and sensors is possible, and similar effects can be obtained.
  • the present invention can be widely applied to an electronic device equipped with the above display device.
  • a video signal input to an electronic device such as an electronic paper, a digital camera, a notebook personal computer, a portable terminal such as a mobile phone, a video camera, or a video signal generated in the electronic device is used as an image or video.
  • the present invention can be applied to electronic devices equipped with display devices in all fields to be displayed.
  • TIPS pentacene As an organic semiconductor material, TIPS pentacene is used, and as a different organic material, polyalphamethylstyrene (poly (alpha-methylstyrene): PaMS) is used, and these are mixed with mesitylene Solution was prepared. TIPS pentacene was used as a conjugated low molecular weight organic semiconductor material. In addition, PaMS was used as a polymer insulating material.
  • PaMS has a molecular weight distribution in which the values of number average molecular weight (Mn) and weight average molecular weight (Mw) are close, and weight average molecular weight (Mw) / number average molecular weight (Mn) is approximately 1. Used a narrow one.
  • the prepared solution was applied by spin coating on a substrate whose surface was made of an organic insulating film mainly made of crosslinked PVP (polyvinylphenol) to form a coated film.
  • the formed coating film was dried at 60 ° C. under a nitrogen atmosphere for 1 hour to obtain a semiconductor thin film.
  • FIG. 14 shows the relationship between the molecular weight (Mw) of PaMS and the mobility measured for the obtained semiconductor thin film.
  • Mw molecular weight of the polymer
  • FIG. 14 it can be seen that the higher the molecular weight of the polymer (PaMS) used, the higher the mobility. This is in good agreement with the result that the mixed Gibbs energy ( ⁇ Gm) increases as the molecular weight of the polymer (PaMS) increases, as described with reference to FIG. Then, it was confirmed from FIG. 14 that a semiconductor thin film with sufficiently high mobility can be obtained by mixing with a semiconductor material using a polymer (PaMS) having a molecular weight of 5,000 or more, preferably 20,000 or more.
  • the peaks of Si contained in TIPS pentacene were detected at intervals in the vicinity of the surface and in the vicinity of the interface of the insulating layer (substrate). From this, in the drying process of the coating solution described above, TIPS pentacene which is an organic semiconductor material and PaMS which is an organic insulating material phase-separate, and as shown in FIG. 1, a semiconductor composed of TIPS pentacene containing Si. It was confirmed that the semiconductor thin film 1 having a laminated structure in which the intermediate layer b composed mainly of PaMS was sandwiched between the layers aa ′ was obtained.
  • Si contained in TIPS pentacene is slightly localized at the electrode surface, it is almost on the surface side of the insulating layer (substrate) where CN and O are detected at high concentrations. Equally detected. From this, in the semiconductor thin film of ⁇ Sample 1>, phase separation of TIPS pentacene which is an organic semiconductor material and PaMS which is an organic insulating material does not occur in the drying process of the coated film described above. It was confirmed that only a thin film having a single layer structure in which the layers were mixed approximately evenly was obtained.
  • the semiconductor thin film of ⁇ Sample 4> in which TIPS pentacene which is an organic semiconductor material is phase-separated from PaMS which is an organic insulating material is TIPS pentacene of (3) in FIG.
  • the diffraction spectrum similar to ⁇ Comparative example 1> of the single layer structure comprised only is shown. From this, in the semiconductor thin film 1 of ⁇ Sample 4> in phase separation, the alignment state of the TIPS pentacene in the semiconductor layers a and a ′ is in the single layer structure composed of the TIPS pentacene prepared in Comparative Example 1. It was confirmed that it was kept the same as the arrangement state in.
  • the semiconductor thin film of ⁇ Sample 1> having a single-layer structure in which TIPS pentacene and PaMS are approximately equally mixed does not generate a peak in the X-ray diffraction spectrum It can be seen that, in the thin film, TIPS pentacene can not be oriented, and the molecular arrangement is disturbed.
  • PS has a molecular weight distribution in which the values of number average molecular weight (Mn) and weight average molecular weight (Mw) are close, and weight average molecular weight (Mw) / number average molecular weight (Mn) is approximately 1. Used a narrow one.
  • the prepared solution was applied by spin coating on a substrate whose surface was made of an organic insulating film mainly made of crosslinked PVP (polyvinylphenol) to form a coated film.
  • the formed coating film was dried at 60 ° C. under a nitrogen atmosphere for 1 hour to obtain a semiconductor thin film.
  • FIG. 17 shows the relationship between the molecular weight of PS and the mobility measured for the obtained semiconductor thin film.
  • the higher the molecular weight of the polymer (PS) used the higher the mobility.
  • ⁇ Gm mixed Gibbs energy
  • the semiconductor thin film shown in FIG. 1 was formed as follows. First, a solution was prepared by mixing TIPS pentacene (organic semiconductor material) and cyclic olefin copolymer (organic insulating material) in mesitylene. The mixing ratio was 1: 1 by weight. Next, the prepared solution was applied by spin coating on a substrate having an organic insulating film mainly composed of crosslinked PVP (polyvinylphenol) to form a coated film. The formed coating film was dried at 60 ° C. under a nitrogen atmosphere for 1 hour to obtain a thin film.
  • TIPS pentacene organic semiconductor material
  • cyclic olefin copolymer organic insulating material
  • ⁇ Concentration profile> The concentration profile in the depth direction was measured by TOF-SIMS for the obtained thin film. The results are shown in FIG. As shown in this figure, the peaks of Si contained in TIPS pentacene were detected at intervals in the vicinity of the surface and in the vicinity of the interface of the insulating layer (substrate). From this, in the drying process of the coating film described above, TIPS pentacene which is an organic semiconductor material and cyclic olefin copolymer which is an organic insulating material are phase-separated, and as shown in FIG. It was confirmed that a semiconductor thin film 1 having a laminated structure in which an intermediate layer b made of a cyclic olefin copolymer was sandwiched between the formed semiconductor layers aa ′ was obtained.
  • phase separation in the coating film of the organic semiconductor material and the organic insulating material can be performed by using an aromatic hydrocarbon compound such as PaMS as the organic insulating material. It has been confirmed that even if it is used, it is not limited, and olefin polymer materials having no aromatic ring are produced.
  • TMS pentacene as a low molecular weight organic semiconductor material
  • the mixing ratio was 1
  • ⁇ Concentration profile> The concentration profile in the depth direction was measured by TOF-SIMS for the obtained comparative film. The results are shown in FIG. As shown in this figure, the peak of Si contained in TIPS pentacene was detected almost equally on the surface side of the insulating layer (substrate) where CN and O were detected at high concentration. From this, the film of ⁇ Comparative Example 2> produced here has a phase separation between TIPS pentacene which is an organic semiconductor material and polyisobutyl methacrylate which is an organic insulating material in the process of drying the coated film described above. It did not occur but was confirmed to have a single layer structure.
  • the mixed Gibbs energy ( ⁇ Gm) of this system can be obtained from Flory-Huggins theory that ⁇ Gm ⁇ 0. That is, since it is energy-wise advantageous to mix rather than phase-separating, unlike PaMS etc., phase-separating is not performed. Therefore, it is considered that TIPS pentacene which is a semiconductor molecule is not oriented and sufficient mobility is not obtained. In fact, analysis by X-ray diffraction did not give a diffraction pattern as when TIPS pentacene was oriented.
  • a 3-inch Si wafer is used as a common gate electrode 13, and a gate insulating film 15 made of an organic insulating film is formed on top of this, and 87 or more patterns of source electrode 17s and drain electrode 17d are formed on this gate insulating film 15. It formed.
  • the semiconductor thin film of Sample 1 and the semiconductor thin film of Sample 4 described above were formed above the gate insulating film 15 on which the source electrode 17s and the drain electrode 17d were formed. Thus, each bottom contact bottom gate thin film transistor shown in FIG. 4 was obtained.
  • the thin film transistor obtained in ⁇ Sample 4> to which the present invention is applied has a higher initial mobility and is heated to 180 ° C., compared to the thin film transistor obtained in ⁇ Sample 1>.
  • the decrease in mobility is suppressed to a small extent.
  • the present invention to form the semiconductor thin film 1 into a laminated structure, it is possible to suppress the decrease in mobility due to heating and the characteristic deterioration due to this, and the semiconductor thin film and thin film semiconductor in which the heat resistance is improved. It was confirmed that the device could be obtained.
  • the thin film transistor can be considered to have a structure in which organic substances of different materials are stacked, and each layer has a different thermal expansion coefficient, and stress is generated between the layers by the application of heat.
  • thermal expansion and contraction there is a possibility.
  • a metal Ma and a metal Mb having different thermal expansion coefficients are bonded together, a flat one at room temperature will warp when it becomes hot. This is a phenomenon that occurs because the expansion rate is different between the upper and lower sides.
  • this warping can be avoided by using a sandwich structure such as Ma-Mb-Ma.
  • a sandwich structure such as Ma-Mb-Ma. This can be considered that although stress due to thermal expansion occurs between the metals Ma and Mb, the stress due to thermal expansion is alleviated at the upper and lower sides by taking a sandwich structure when viewed as a single plate.
  • TMS pentacene organic semiconductor material
  • a semiconductor thin film is formed using a single organic semiconductor material by forming a semiconductor thin film having a laminated structure by spontaneous phase separation. Compared with the case, the effect of suppressing the variation of ON current to about 1/5 was also confirmed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

　加熱による移動度の低下とこれによる特性劣化を抑制可能で、耐熱性の向上が図られた半導体薄膜をより簡便な手順によって得ることが可能な半導体薄膜の形成方法を提供する。有機半導体材料を含む複数種類の有機材料を混合した溶液を基板上に塗布または印刷して薄膜を形成し、薄膜を乾燥させる過程で複数種類の有機材料を相分離させる。これにより、２層の半導体層ａ，ａ’間に有機絶縁性材料からなる中間層ｂが挟持された積層構造の半導体薄膜１を得る。

Description

半導体薄膜の形成方法および薄膜半導体装置の製造方法
　本発明は半導体薄膜の形成方法に関し、特には加熱による特性劣化を抑えることが可能な有機半導体薄膜の形成方法およびこの形成方法を行う薄膜半導体装置の製造方法に関する。
　有機薄膜トランジスタ（有機ＴＦＴ）のような有機半導体薄膜を用いた薄膜半導体装置の製造においては、塗布・印刷プロセスを適用した有機半導体薄膜の成膜が可能である。例えば、有機半導体材料を溶媒に溶かした溶液を基板上に塗布し、これを乾燥させることにより、単一構成の有機半導体材料からなる有機半導体薄膜を得ることができる。このため、従来のシリコン（Ｓｉ）等の無機半導体材料を用いた半導体装置と比較して、基板の大型化や製造コストの低減を図ることができる。また、塗布・印刷プロセスなどはプロセス温度が低いため、プラスチック基板上への形成が可能であり、可撓性を有する半導体装置としても期待されている。このような一例として、プラスチック基板上に有機ＴＦＴを設けたバックプレーンを作製し、これを用いて液晶表示装置やＯＬＥＤ表示装置のようなフラットパネル型の表示装置を作製した報告が成されている。
　有機半導体薄膜を構成する材料としては、例えば、ポリチオフェン、ベンタセン、ルブレンなどの幅広い材料が研究されており、アモルファスシリコンからなる半導体薄膜を用いた薄膜半導体装置と同程度以上の移動度を有するものもあると報告されている（例えば、「Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ」、{ HYPERLINK "http://scitation.aip.org/dbt/dbt.jsp?KEY=APPLAB&Volume=69" ,Ｖｏｌｕｍｅ６９}，Ｉｓｓｕｅ２６，１９９６年、ｐ．４１０８－４１１０参照）。
　しかしながら、有機半導体薄膜を用いた薄膜半導体装置は、加熱によって移動度が劣化する問題があった。実際の実験においては、加熱前に移動度０．１４ｃｍ2／Ｖｓあったものが、窒素雰囲気下において１８０℃にまで加熱した状態では、移動度６×１０-4ｃｍ2／Ｖｓとなり、加熱によって移動度が１／１００以下にまで劣化することが確認されている。尚、窒素雰囲気下での加熱であるため有機半導体材料が酸化しているわけではないこと、さらに用いた有機半導体材料そのものは１８０℃にまで加熱しても熱分解しないことから、このような加熱による移動度の劣化は有機半導体材料自体の変質に起因するものではないことが分かっている。
　そこで本発明は、加熱による移動度の低下とこれによる特性劣化を抑制可能で、耐熱性の向上が図られた半導体薄膜をより簡便な手順によって得ることが可能な半導体薄膜の形成方法、およびこの方法を適用した薄膜半導体装置の製造方法を提供することを目的とする。
　このような目的を達成するための本発明の半導体薄膜の形成方法および薄膜半導体装置の製造方法は、有機半導体材料を含む複数種類の有機材料を混合した溶液を基板上に塗布または印刷して薄膜を形成し、この薄膜を乾燥させる過程で複数種類の有機材料を相分離させることにより、有機半導体材料からなる半導体層を含む積層構造の半導体薄膜を形成することを特徴とする。このような相分離によって、少なくとも２層の半導体層を含む半導体薄膜を得る。有機材料の相分離は、溶液を構成する複数種類の有機材料の分子量を調整することによって実現する。
　このような半導体薄膜の形成方法において得られる積層構造の半導体薄膜は、以降の実施例で説明するように、単層構造の半導体薄膜と比較して加熱による移動度劣化が小さく抑えられることが実験によって確認された。このため、この半導体薄膜を用いた薄膜半導体装置は、加熱による特性劣化が防止されたものとなる。このような移動度劣化の抑制は、１つの要因として、半導体薄膜の加熱による膨張が積層構造としたことによって抑えられていることが考えられる。そして、特に以上の形成方法では、積層構造の半導体薄膜が1回の塗布工程で形成される。
　以上説明したように本発明によれば、半導体薄膜とこれを用いた薄膜半導体装置において加熱による移動度の低下とこれによる特性劣化を抑制可能な積層構造の半導体薄膜を、極めて簡便な手順によって得ることが可能になる。
本発明の形成方法を適用して得られる半導体薄膜の断面図である。 Flory-Huggins理論によって求めた、ＴＩＰＳペンタセンとＰａＭＳ混合系におけるＰａＭＳの分子量と混合ギブスエネルギー（ΔｍＧ）との関係を示す図である。 各混合ギブスエネルギー（ΔＧｍ）を式（６）に示す変数φの関数としてみた場合の一例を示す図である。 本発明を適用して得られる薄膜半導体装置の第１例を示す断面構成図である。 本発明を適用した第１例の薄膜半導体装置の製造手順を示す断面工程図である。 本発明を適用して得られる薄膜半導体装置の第２例を示す断面構成図である。 本発明を適用して得られる薄膜半導体装置の第３例を示す断面構成図である。 本発明を適用して得られる薄膜半導体装置の第４例を示す断面構成図である。 本発明を適用して得られる薄膜半導体装置の第５例を示す断面構成図である。 本発明を適用して得られる薄膜半導体装置の第６例を示す断面構成図である。 本発明を適用して得られる薄膜半導体装置の第７例を示す断面構成図である。 実施形態の表示装置の回路構成図である。 実施形態の電子機器として表示装置の一例を示す断面図である。 ＰａＭＳの分子量と得られた半導体薄膜に付いて測定した移動度との関係を示す図である。 各分子量のＰａＭＳを用いて作製したサンプル１，４の半導体薄膜におけるＳＩＭＳプロファイルである。 各分子量のＰａＭＳを用いて作製したサンプル１，４の各半導体薄膜、およびＴＩＰＳペンタセンのみを用いて作製した比較例１の半導体薄膜におけるＸＲＤスペクトルである。 ＰＳの分子量と得られた半導体薄膜に付いて測定した移動度との関係を示す図である。 環状オレフィン・コポリマーを用いて作製した半導体薄膜のＳＩＭＳプロファイルである。 ポリイソブチルメタクリレートを用いて作製した比較膜のＳＩＭＳプロファイルである。 サンプル１およびサンプル４を適用して作製した各薄膜トランジスタの加熱温度による移動度の変化を示すグラフである。 サンプル１およびサンプル４を適用して作製した各薄膜トランジスタのゲート電圧Ｖｇ－ドレイン電流Ｉｄ特性を示すグラフである。
　以下本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下においては、半導体薄膜の構成、半導体薄膜の形成方法、半導体薄膜を用いた薄膜半導体装置の順に実施の形態を説明する。
＜半導体薄膜＞
　図１は、本発明を適用して得られる半導体薄膜の一構成例を示す断面図である。この図に示す半導体薄膜１は、積層構造中に少なくとも２層の半導体層ａ，ａ’を含んでいるいわゆる半導体複合薄膜であることを特徴としている。これらの半導体層ａ，ａ’は、図示したように２層の半導体層ａ－ａ’間にさらに異なる材料を主成分とする中間層ｂを挟持する状態で配置されていても良い。この場合、２層の半導体層ａ，ａ’は異なる材料で構成されていても良く、同一材料で構成されていても良い。また、各層間が完全に分離している状態に限定されることはなく、各層を構成する材料が界面付近で混在していても良い。
　中間層ｂは、２層の半導体層ａ，ａ’とは異なる材料からなり、この中間層ｂを含む半導体薄膜１が全体として所望の半導体性を備えれば良い。このため、中間層ｂは、例えば２層の半導体層ａ，ａ’よりも導電性が低い絶縁性材料で構成されて良く、また２層の半導体層ａ，ａ’と同程度の導電性の半導体材料で構成されていても良い。また中間層ｂの他の例としては、２層の半導体層ａ，ａ’よりも導電性が高い導電性材料で構成されていても良い。またこの中間層ｂ自体が、積層構造で構成されていても良い。また混合材料で中間層ｂを形成している場合、構成材料として半導体層ａ，ａ’の材料が含まれていてもよい。
　以上の他にも、半導体薄膜１は、２層の半導体層ａ，ａ’が直接積層されている構成であっても良い。この場合、２層の半導体層ａ，ａ’は異なる材料で構成されていることとする。さらに、この半導体薄膜１は、２層の半導体層ａ，ａ'のうちの一方が半導体薄膜１の片側の表面を構成していれば、半導体層ａ，ａ’のうちの他方の外側にさらに別の層が設けられていても良い。
　以上のような半導体薄膜１における半導体層ａ，ａ’さらには半導体材料からなる中間層ｂを構成する半導体材料としては、有機半導体材料や、シリコンなどの無機半導体材料が用いられる。有機半導体材料としては、アセン化合物、オリゴチオフェン誘導体，フタロシアニン誘導体，ペリレン誘導体等の低分子半導体材料が好適に用いられる。共役系低分子材料は多結晶または結晶性であることとする。また有機半導体材料は、poly(3-hexyl-thiophene)のような高分子有機半導体材料でもよい。特に半導体層ａ，ａ’を構成する材料は共役系低分子材料で有ることが好ましい。一方、中間層ｂは、高分子材料を用いて構成されることが好ましく、高分子材料は非晶質であっても良い。
　また中間層ｂを構成する絶縁性材料としては、有機絶縁性材料や酸化シリコンなどの無機絶縁性材料が用いられる。有機絶縁性材料は、低分子材料でも高分子材料でもよく、架橋反応が可能な場合か架橋していてもよく架橋していなくてもよい。好ましくは高分子絶縁材料であることとする。このような材料としては、ポリスチレン，ポリカーボネート、ポリジメチルシロキサン、ナイロン、ポリイミド，環状オレフィン-コポリマー，エポキシポリマー、セルロース、ポリオキシメチレン、ポリオレフィン系ポリマー、ポリビニル系ポリマー、ポリエステル系ポリマー、ポリエーテル系ポリマー、ポリアミド系ポリマー、フッ素系ポリマー、生分解性プラスチック、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、及び各種ポリマーユニットを組み合わせたコポリマー等が用いられる。
　尚、以上の積層構造を形成する各層は単一組成で形成されていてもよく、複数の材料が混合した混合材料で層を形成していてもよい。さらに、各層間が完全に分離している状態に限定されることはなく、各層を構成する材料が界面付近で混在していても良い。また各層の成分は異なる成分比で別層に存在していても良い。例えば半導体層ａ，ａ’の半導体材料が、中間層ｂに存在していても良い。その場合組成比、構成材料比などが異なり半導体層ａ，ａ’と中間層ｂは別層と区別できるものとする。
　そして特に好ましい半導体薄膜１の例としては、多結晶または結晶性の共役系低分子材料を用いた半導体層ａ／非晶質の高分子材料を用いた絶縁性の中間層ｂ／多結晶または結晶性の共役系低分子材料を用いた半導体層ａ’が例示される。また半導体薄膜１の他の例としては、高分子系半導体材料を用いて構成された半導体層ａ－ａ’間に、半導体層ａ，ａ’とは異なる種類の高分子半導体材料で構成された中間層ｂを挟持した積層構造が例示される。
　以上のような積層構造の半導体薄膜１は、これらを構成する複数材料の混合ギブスエネルギー（ΔＧｍ）が正の値を示すように材料選択されたものであることが好ましい。これにより次に説明する半導体薄膜１の形成において、有機材料を自発的に相分離させた半導体薄膜１を得ることが可能になる。尚、この様な各層を構成する複数材料の選択は、材料の分子構造および分子量を選択因子として行なわれる。
　一例として、半導体層ａが、共役系低分子材料であるＴＩＰＳペンタセン(6,13-bis(triisopropylsilylethynyl)pentacene）を用いて構成されている場合であれば、中間層ｂは、高分子材料であるポリアルファメチルスチレン（poly(alpha-methylstyrene)：ＰａＭＳ)、ポリスチレン（polystyrene：ＰＳ)、または環状オレフィン・コポリマーを用いて構成される。この場合、混合ギブスエネルギー（ΔＧｍ）が正の値を示すように、高分子材料は、重量混合比が１：１のときは、数平均分子量および重量平均分子量が５０００以上、好ましくは２万以上のものが適用される。
　以上のように構成された積層構造の半導体薄膜１は、以降の実施例で説明するように、単層構造の半導体薄膜と比較して加熱による移動度劣化が小さく抑えられることが実験によって確認された。
＜半導体薄膜の形成方法＞
　次に、以上のような積層構造の半導体薄膜１の形成方法として、本発明を適用して塗布または印刷によって形成した薄膜中において有機材料を自発的に相分離させる半導体薄膜の形成方法を説明する。
　先ず、上述した有機半導体材料を含む複数種類の有機材料を、溶媒に溶解させて混合した溶液を作製する。この際、例えば上記中間層を構成する有機材料(例えば上述した有機絶縁性材料）も同様の溶媒に溶解させて混合する。
　ここで、積層構造の半導体薄膜１における各層を形成するための複数種類の有機材料は、混合ギブスエネルギー（ΔＧｍ）が正の値を示すように材料選択されたものを用いることとする。この様な各層を構成する材料の選択は、材料の分子構造および分子量を選択因子として行なわれる。そしてこのような材料選択を行なうことにより、各構成材料は、溶媒に溶解させて混合して塗布した状態において相分離を示すようになる。
　つまり、統計熱力学において混合系を考えると、複数種類の材料が混合するか否かは、系全体のギブスエネルギー（Ｇ）、すなわち下記式（６）に示す混合ギブスエネルギー（ΔＧｍ）によって決まる。混合ギブスエネルギー（ΔＧｍ）が負である場合には、混合している方がより低エネルギーで安定しているため、系が混合する。これに対して、混合ギブスエネルギー（ΔＧｍ）が正である場合には、混合系ではエネルギーが高く不安定であるため、系は混合せずに相分離するのである。
Figure JPOXMLDOC01-appb-M000004
　ここで、上記式（６）に示す系のエンタルピー差（ΔＨｍ）は、混合する材料種で決まり、高分子の分子量に依存しない量である。これに対して、上記式（１）に示すエントロピー差（ΔＳｍ）は、高分子の分子量に依存する量である。このため、同一の材料種および同一の混合比であっても、高分子の分子量が異なると混合ギブスエネルギー（ΔＧｍ）が異なることがわかる。したがって、各層を構成する材料の選択因子として、材料の分子構造と共に分子量も重要となることが分かる。
　また特に高分子材料を含む系の混合系においては、複数種類の材料が混合するか否かは、格子モデルを用いた統計熱力学によるFlory-Huggins理論によって求めることができる。このうち、高分子材料と低分子材料とで構成された混合系については、下記式（1）のFlory-Huggins理論における混合ギブスエネルギー（ΔＧｍ）を適用することができ、この値が正であれば系は混合せずに相分離する。
Figure JPOXMLDOC01-appb-M000005
　ただし式（１）は、有機溶剤と高分子との混合系についてのFlory-Huggins理論である。このため、低分子材料（低分子半導体材料）と高分子材料との混合系について式（１）のFlory-Huggins理論を適用するには、低分子半導体材料の分子量の大きさにあわせ式（１）における高分子ユニット数ｘを調整すれば良い。
　ここで、上記式（１）のFlory-Huggins理論び混合ギブスエネルギー（ΔＧｍ）が正の値になるためには、式（1）を構成するパラメータのうち、χ12、φ1、φ2、ｘの４つのパラメータの値に依存する。このうち、φ1、φ2は、それぞれ低分子の分子数、高分子の分子数、および高分子ユニット数ｘに依存する値である。したがって、この式（１）からも、各層を構成する材料の選択因子として、混合する材料の分子構造と共に分子量も重要となることが分かる。
　そして、上記式（１）から抽出された以上の４つのパラメータで構成される下記式（２）が満たされるように、材料選択を行なうことで、低分子と高分子とで構成された系が混合せずに相分離するのである。
Figure JPOXMLDOC01-appb-M000006
　一方、複数種類の高分子材料のみで構成された混合系については、下記式（３）のFlory-Huggins理論における混合ギブスエネルギー（ΔＧｍ）を適用することができ、この値が正であれば系は混合せずに相分離する。
Figure JPOXMLDOC01-appb-M000007
　式（３）のFlory-Huggins理論び混合ギブスエネルギー（ΔＧｍ）が正の値になるためには、式（３）を構成するパラメータのうち、χ12、φ1、φ2、ｘ１、ｘ２の５つのパラメータの値に依存する。このうちφ1、φ2は、それぞれの高分子の分子数、および高分子ユニット数ｘ１、ｘ２に依存する値である。したがって、この式（３）からも、各層を構成する材料の選択因子として、混合する材料の分子構造と共に分子量も重要となることが分かる。
　そして、上記（３）から抽出された以上の５つのパラメータで構成される下記式（４）が満たされるように、材料選択を行なうことで、複数種類の高分子材料で構成された系が混合せずに相分離するのである。
Figure JPOXMLDOC01-appb-M000008
　一例として図２には、上記式（１）のFlory-Huggins理論によって求めた、ＴＩＰＳペンタセンとポリアルファメチルスチレン（ＰａＭＳ）混合系におけるＰａＭＳの分子量と混合ギブスエネルギー（ΔＧｍ）との関係を示す。混合比は１:１とした。尚、ＴＩＰＳペンタセンは、半導体層ａ，ａ’を構成する共役系低分子半導体材料である。またＰａＭＳは、中間層ｂを構成する高分子絶縁材料である。
　図２のグラフに示すように、同一の混合材料種および同一の混合比であっても、高分子（ＰａＭＳ）の分子量が異なると混合ギブスエネルギー（ΔＧｍ）が異なることがわかる。具体的には、高分子（ＰａＭＳ）の分子量が１万ぐらいで混合ギブスエネルギー（ΔＧｍ）が０になり、分子量が１万を下回る範囲では混合ギブスエネルギー（ΔＧｍ）はマイナス、分子量が１万を上回る範囲では混合ギブスエネルギー（ΔＧｍ）はプラスになっている。
　また、ある程度分子量が大きくなると、混合ギブスエネルギー（ΔＧｍ）の変化はほとんどなくなってくることが分る。このことから、当然ではあるが、エントロピーの寄与だけでなくエンタルピーの寄与も大きく、この二つの兼ね合いによって、材料の分子構造および分子量を因子とした材料選択がなされる。
　そして以上のような観点から混合ギブスエネルギー（ΔＧｍ）が正の値を示すように選択された材料の中から、さらに層状に相分離が発生する組み合わせを選択し、溶媒に溶解させて混合した溶液を作製する。ただし、エントロピー差（ΔＳｍ）には温度（Ｔ）がかかわっているので、系を形成するときの温度も重要である。したがって、実用的な温度範囲－２０℃～２００℃程度の範囲のいずれかの温度において、混合ギブスエネルギー（ΔＧｍ）が正の値を示すように選択された材料の中から、さらに層状に相分離が発生する組み合わせを選択すれば良い。尚、実用的な温度範囲－２０℃～２００℃とは、例えば薄膜半導体装置を形成する基板がプラスチック基板である場合の基板耐熱温度である。
　一例としては、半導体材料として共役系低分子材料であるＴＩＰＳペンタセンを用いる場合、高分子材料としてポリアルファメチルスチレン（ＰａＭＳ）、ポリスチレン（ＰＳ）、または環状オレフィン・コポリマーが用いられることは、上述した通りである。この場合、混合ギブスエネルギー（ΔＧｍ）が正の値を示すように、高分子材料は、分子量が５０００以上、好ましくは２万以上のものが適用される。
　次に、作製した溶液をスピンコート法、印刷法、さらにはインクジェット法のような塗布法によって基板上に塗布または印刷して薄膜を形成する。尚、ここでは印刷法も塗布法の一種で有ると捕らえ、以下においては印刷法を含む塗布法によって形成した薄膜を塗布膜と称する。
　次に、塗布膜を乾燥させることにより塗布膜中の溶媒を除去すると共に、塗布膜中に含有される複数種類の有機材料を自発的に相分離させる。
　以上により、各有機材料が相分離し、有機半導体材料が積層された半導体層ａ，ａ’を含む積層構造の半導体薄膜が得られる。また、塗布膜中に有機絶縁性材料が含有されていれば、この有機絶縁性材料からなる絶縁層が積層された半導体薄膜が得られる。この際、例えば、塗布膜の界面側に有機半導体材料が析出して半導体層を構成し、これらの２層の半導体層ａ，ａ’の間に絶縁層が中間層ｂとして挟持された半導体薄膜１が得られる。この場合、例えば２層の半導体層ａ，ａ’は、同一の材料で構成されるようになる。
　尚、以上のような塗布膜の乾燥過程においての塗布膜中における有機材料の自発的な相分離は、塗布膜（すなわち溶液）を構成する複数種類の有機材料においての各分子量を調整することによって実現される。また他の例としては、塗布膜（すなわち溶液）を構成する複数種類の有機材料の組み合わせによって実現される。
　以上のような形成方法では、1回の塗布成膜によって積層構造の半導体薄膜を得ることが可能である。しかも、層上層の成膜の際に下地となる下層が侵食される問題が発生することもない。
　また特に、有機半導体材料を含む複数種類の有機材料を溶媒に溶解させて混合した溶液を用いて塗布（印刷）成膜することにより、以降の実施例で説明するように、塗布・印刷性が向上し、得られる半導体薄膜の面内均一性が向上することも分かった。例えば有機半導体材料として低分子材料を用いる場合、この有機材料を溶解させた溶液は塗布成膜のために必要とする粘度を得ることが困難であり、また塗布・乾燥後は凝集しやすいことが多かった。凝集することによって膜は不連続化をおこし、結果として面内均一な半導体薄膜を得ることが困難であった。
　そこで、上述したように有機半導体材料を含む複数種類の有機材料を溶媒に溶解させる際、有機半導体材料と組み合わせて用いる他の有機材料として、高分子材料(例えば高分子絶縁材料)を用いることにより、十分な粘度の溶液を調整することができ、またスピンコートやインクジェットなどで塗布した後の乾燥工程にて凝集し難く、面内均一な半導体薄膜が得られることが確認された。
　尚、以上の式（１）および式（３）の各混合ギブスエネルギー（ΔＧｍ）＜０であっても、下記式（５）に示す変数φの関数としてみたときに、図３に示すように２つ以上の極小点ａ１，ａ２を持つような材料を組み合わせることによっても、相分離がなされる場合がある。
Figure JPOXMLDOC01-appb-M000009
　図３のグラフにおける上に凸の領域というのは極小点ａ１，ａ２よりもエネルギーが高い。このため、極小点ａ１，ａ２の領域に行こうとして不要なものは系外に出し系がよりエネルギーの低い混合比に進むため相分離がなされる場合がある。
＜薄膜半導体装置－１＞
　図４は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第１例を示す断面構成図である。この図に示す薄膜半導体装置１０-1は、ボトムコンタクトボトムゲート（ＢＣＢＧ）型の薄膜トランジスタであり、基板１１上にゲート電極１３がパターン形成されている。またこのゲート電極１３を覆う状態でゲート絶縁膜１５が設けられており、このゲート絶縁膜１５上にソース電極１７ｓおよびドレイン電極１７ｄがパターン形成されている。これらのソース電極１７ｓおよびドレイン電極１７ｄは、ゲート電極１３の両脇となる位置にゲート電極１３を挟む状態で対向するように設けられている。ゲート電極とソース及びドレイン電極の間には，オーバーラップする領域があっても良い。そして、ソース電極１７ｓ－ドレイン電極１７ｄ間にわたって、ゲート絶縁膜１５、ソース電極１７ｓ、およびドレイン電極１７ｄに接する状態で、上述した積層構造の半導体薄膜１が設けられている。
　そして特に本第１例においては、上述した半導体薄膜１を構成する少なくとも２層の半導体層のうちの一つが、ソース電極１７ｓ、ゲート絶縁膜１５、およびドレイン電極１７ｄに接する状態で設けられていることとする。ここでは、例えば半導体層ａ－ａ’間に中間層ｂを狭持してなる３層構造の半導体薄膜１が、ソース電極１７ｓおよびドレイン電極１７ｄが形成されたゲート電極１３上を覆う状態で設けられており、このうちの半導体層ａが、ソース電極１７ｓ、ゲート絶縁膜１５、およびドレイン電極１７ｄに接する状態で設けられていることとする。このような半導体薄膜１は、上述した第１例または第２例の形成方法で形成されていることとする。
　ここで、半導体薄膜１を構成する全ての層が有機材料からなる場合には、印刷法を適用した低温プロセスによって半導体薄膜１を得ることが可能である。このため、基板１１としてプラスチック基板を用いることが可能になる。この場合、ゲート絶縁膜１５も有機材料で構成することにより、印刷法を適用した低温プロセスでの形成が可能である。さらに、ゲート電極１３、ソース電極１７ｓ、およびドレイ電極１７ｄは、従来のスパッタ法、ＣＶＤ法、メッキ法、蒸着法による金属電極の形成に加え、Ａｕ、Ａｇ等のナノ粒子分散液，金属錯体溶液、さらには導電性分子溶液を用いたインクジェット法，マイクロコンタクト法，スクリーン印刷法等の印刷法を適用することで、低温プロセスでの形成が可能である。
　そしてこのような構成の薄膜半導体装置１０-1においては、図1を用いて説明した半導体薄膜１が活性層として用いられることにより、単層構造の半導体薄膜を活性層として用いた構成と比較して、加熱による移動度劣化が小さく抑えられることが実験によって確認された。この結果、加熱による移動度の低下とこれによる特性劣化が抑制され、耐熱性の向上を図ることが可能になる。
　次にこの薄膜半導体装置１０-1の製造工程を、図５の断面工程図を用いて説明する。
　先ず、図５の（１）に示すように、少なくとも表面が絶縁材料で構成された基板１１を用意する。そしてこの上部に、ゲート電極１３を形成する。この場合、例えば先ず、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜を、スパッタリング法、蒸着法、あるいはめっき法によって成膜する。その後、フォトリソグラフィーにより金属材料膜上にレジストパターン(図示省略）を形成し、これをマスクにして金属材料膜をエッチングする。これにより、基板１１上にゲート電極１３をパターン形成する。また別の方法としては、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってゲート電極１３をパターン形成しても良い。
　以上の後には、図５の（２）に示すように、ゲート電極１３を覆う状態で基板１１上に有機絶縁層としてのゲート絶縁膜１５を成膜する。この際例えば、ポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の有機高分子材料を塗布法や印刷法によって成膜する。ゲート絶縁膜１５は、酸化シリコンや窒化シリコンなどの無機材料をＣＶＤ法やスパッタ法によって成膜したり、上記の方法を組み合わせて有機高分子材料と無機材料の多層膜を形成してもよい。
　次に、ソース電極１７ｓおよびドレイン電極１７ｄをパターン形成する。これらのソース電極１７ｓおよびドレイン電極１７ｄの形成は、ゲート電極１３の形成と同様に行って良い。また必要に応じて、パターン形成されたソース電極１７ｓおよびドレイン電極１７ｄの表面処理を行うことにより、低オーミック接合を形成する金属材料層をソース電極１７ｓおよびドレイン電極１７ｄの表面に形成しても良い。
　次に、図５の（３）に示すように、ソース電極１７ｓおよびドレイン電極１７ｄが形成されたゲート絶縁膜１５上に、有機半導体材料を含む複数種類の有機材料を溶媒に溶解させて混合した溶液を塗布または印刷した塗布膜２０を形成する。この塗布膜２０を構成する溶液は、半導体層（ａ，ａ’）を構成するための有機半導体材料と共に、中間層（ｂ）を構成するための有機絶縁性材料とを、溶媒に溶解させたものである。これらの複数種類の有機材料は、上記＜半導体薄膜の形成方法＞で述べたように選択されたものを用いることとする。また溶媒は、選択された材料を溶解するものであれば良い。
　またこのような溶液を用いた塗布膜２０の形成は、作製した溶液をスピンコート法、印刷法、さらにはインクジェット法のような塗布法によって基板上に塗布または印刷することによって行なう。
　次に、図５の（４）に示すように、塗布膜２０を乾燥させることにより塗布膜２０中の溶媒を除去すると共に、塗布膜２０中に含有される複数種類の有機材料を自発的に層状に相分離させる。これにより、各有機材料が相分離し、有機半導体材料が積層された半導体層ａ，ａ’を含む積層構造の半導体薄膜１を形成する。また、塗布膜２０中に有機絶縁性材料が含有されていれば、この有機絶縁性材料からなる絶縁層が積層された半導体薄膜１が得られる。
　この際、例えば、塗布膜の界面側に有機半導体材料が析出して半導体層ａを構成し、これらの２層の半導体層ａ，ａ’の間に絶縁層が中間層ｂとして挟持された半導体薄膜１が得られる。この場合、例えば２層の半導体層ａ，ａ’は、同一の材料で構成されるようになる。
　尚、以上のような塗布膜の乾燥過程においての有機材料の自発的な相分離は、塗布膜（すなわち溶液）を構成する複数種類の有機材料においての各分子量、または複数種類の有機材料自体の組み合わせによって実現されることは上記＜半導体薄膜の形成方法＞で述べたとおりである。
　以上のようにして、図４で説明したと同様のボトムゲート・ボトムコンタクト型の薄膜トランジスタが、薄膜半導体装置１０-1として得られる。
　尚、基板１１上に複数の薄膜トランジスタを形成する場合には、半導体薄膜１をパターニングすることによって素子分離を行なう。この場合、半導体薄膜１を形成した後にこれをパターニングしても良い。また、予め、半導体薄膜１の形成部を囲む形状のバンク（土手：図示を省略）をパターン形成しておき、その後、塗布膜２０の形成と相分離を行うことによってパターニングされた状態の半導体薄膜１を形成しても良い。
　尚、トランジスタの信頼性，耐環境性を向上させるために、ポリビニルアルコール、パリレン、窒化シリコン、または酸化シリコン等からなる保護膜によって薄膜トランジスタを覆うことが好ましい。
　また少なくとも２層の半導体層ａ，ａ’を備えた半導体薄膜１の形成は、上記＜半導体薄膜の形成方法＞で述べたように、各層を下層側から順に個別に成膜しても良い。
＜薄膜半導体装置－２＞
　図６は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第２例を示す断面構成図である。この図に示す薄膜半導体装置１０-2も、ボトムコンタクトボトムゲート（ＢＣＢＧ）型の薄膜トランジスタであり、図２に示す薄膜半導体装置（１０-1）と同一の構成要素には同一の符号を付している。
　この図に示す第２例の薄膜半導体装置１０-2が、図２に示した第１例の薄膜半導体装置（１０-1）と異なるところは、ソース電極１７ｓおよびドレイン電極１７ｄのパターン段差において半導体薄膜１が分断されている構成にあり、他の構成は第１例と同様であることとする。
　このような構成であっても、ソース電極１７ｓ－ドレイン電極１７ｄ間にわたって、ゲート絶縁膜１５、ソース電極１７ｓ、およびドレイン電極１７ｄに接する状態で、上述した半導体薄膜１が設けられて、また３層構造の半導体薄膜１のうちの半導体層ａがソース電極１７ｓ、ゲート絶縁膜１５、およびドレイン電極１７ｄに接する状態で設けられた状態となる。ただし、半導体層ａとソース電極１７ｓおよびドレイン電極１７ｄとの接触は、半導体層ａの端面のみとなる。
　そしてこのような構成の薄膜半導体装置１０-2であっても、図1を用いて説明した半導体薄膜１が活性層として用いられることにより、第１例と同様に加熱による移動度の低下とこれによる特性劣化が抑制され、耐熱性の向上を図ることが可能になる。
　このような構成の薄膜半導体装置１０-2の製造は、薄膜半導体装置１０-1の製造における塗布膜２０の形成において、ソース電極１７ｓおよびドレイン電極１７ｄの膜厚に対して塗布膜２０の膜厚を十分に薄くすれば良い。これにより、ソース電極１７ｓおよびドレイン電極１７ｄの段差において塗布膜２０が分断されるため、これを相分離させた半導体薄膜１がソース電極１７ｓおよびドレイン電極１７ｄの上部と下部とで分断されたものとなる。
＜薄膜半導体装置－３＞
　図７は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第３例を示す断面構成図である。この図に示す薄膜半導体装置１０-3は、トップコンタクトボトムゲート（ＴＣＢＧ）型の薄膜トランジスタであり、図４に示す薄膜半導体装置（１０-1）と同一の構成要素には同一の符号を付している。
　この図に示す第３例の薄膜半導体装置１０-3が、図４に示した第１例の薄膜半導体装置（１０-1）と異なるところは、半導体薄膜１とソース電極１７ｓおよびドレイン電極１７ｄとの積層順であり、他の構成は第１例と同様であることとする。
　すなわち、基板１１上のゲート電極１３を覆うゲート絶縁膜１５上には、半導体薄膜１を介してソース電極１７ｓおよびドレイン電極１７ｄがパターン形成されている。これにより、ソース電極１７ｓ－ドレイン電極１７ｄ間にわたって、ゲート絶縁膜１５、ソース電極１７ｓ、およびドレイン電極１７ｄに接する状態で、上述した半導体薄膜１が設けられている。
　このような第３例の薄膜半導体装置１０-3においては、上述した半導体薄膜１を構成する複数の半導体層のうちの一方（ここでは半導体層ａ）にゲート絶縁膜１５が接し、他方（ここでは半導体層ａ’）にソース電極１７ｓおよびドレイン電極１７ｄが接する状態で設けられていることとする。
　そしてこのような構成の薄膜半導体装置１０-3であっても、図１を用いて説明した半導体薄膜１が活性層として用いられることにより、第１例と同様に加熱による移動度の低下とこれによる特性劣化が抑制され、耐熱性の向上を図ることが可能になる。
　このような構成の薄膜半導体装置１０-3の製造は、薄膜半導体装置１０-1の製造において、ゲート絶縁膜１５を成膜した後で、ソース電極１７ｓおよびドレイン電極１７ｄを形成する前に、半導体薄膜1を形成する手順とすれば良い。
＜薄膜半導体装置－４＞
　図８は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第４例を示す断面構成図である。この図に示す薄膜半導体装置１０-4は、トップコンタクトトップゲート（ＴＣＴＧ）型の薄膜トランジスタであり、図４に示す薄膜半導体装置（１０-1）と同一の構成要素には同一の符号を付している。
　この図に示す第４例の薄膜半導体装置１０-4が、図４に示した第１例の薄膜半導体装置（１０-1）と異なるところは、構成要素の積層順が逆であるところにあり、他の構成は第１例と同様であることとする。
　すなわち、基板１１上には半導体薄膜１を介してソース電極１７ｓおよびドレイン電極１７ｄがパターン形成され、これを覆う状態でゲート絶縁膜１５が設けられている。このゲート絶縁膜１５上におけるソース電極１７ｓ－ドレイン電極１７ｄ間に挟まれた位置にゲート電極１３がパターン形成されている。
　このような構成では、第１例と同様に、ソース電極１７ｓ－ドレイン電極１７ｄ間にわたって、ゲート絶縁膜１５、ソース電極１７ｓ、およびドレイン電極１７ｄに接する状態で上述した半導体薄膜１が設けられ、また３層構造の半導体薄膜１のうちの一方の半導体層ａ’が、ソース電極１７ｓ、ゲート絶縁膜１５、およびドレイン電極１７ｄに接する状態で設けられた状態となる。
　そしてこのような構成の薄膜半導体装置１０-4であっても、図1を用いて説明した半導体薄膜１が活性層として用いられることにより、第１例と同様に加熱による移動度の低下とこれによる特性劣化が抑制され、耐熱性の向上を図ることが可能になる。
　このような構成の薄膜半導体装置１０-4の製造は、基板１１上に半導体薄膜1を形成し、さらにソース電極１７ｓおよびドレイン電極１７ｄを形成した後に、ゲート絶縁膜１５およびゲート電極１３をこの順に形成する手順とすれば良い。各部分の形成は、薄膜半導体装置１０-1の製造と同様であって良い。
＜薄膜半導体装置－５＞
　図９は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第５例を示す断面構成図である。この図に示す薄膜半導体装置１０-5は、ボトムコンタクトトップゲート（ＢＣＴＧ）型の薄膜トランジスタであり、図４および図８に示す薄膜半導体装置（１０-1）及び薄膜半導体装置（１０-4）と同一の構成要素には同一の符号を付している。
　この図に示す第５例の薄膜半導体装置１０-5は、図８に示した第４例の薄膜半導体装置（１０-4）において、半導体薄膜１とソース電極１７ｓおよびドレイン電極１７ｄとの積層順であり、他の構成は第４例と同様であることとする。
　すなわち、基板１１上にはソース電極１７ｓおよびドレイン電極１７ｄがパターン形成され、これを覆う状態で半導体薄膜１が設けられている。この半導体薄膜１上にゲート絶縁膜１５が設けられ、さらにこのゲート絶縁膜１５上におけるソース電極１７ｓ－ドレイン電極１７ｄ間に挟まれた位置にゲート電極１３がパターン形成されている。
　このような第５例の薄膜半導体装置１０-5においては、上述した半導体薄膜１を構成する複数の半導体層のうちの一方（ここでは半導体層ａ’）にゲート絶縁膜１５が接し、他方（ここでは半導体層ａ）にソース電極１７ｓおよびドレイン電極１７ｄに接する状態で設けられていることとする。
　そしてこのような構成の薄膜半導体装置１０-5であっても、図１を用いて説明した半導体薄膜１が活性層として用いられることにより、第１例と同様に加熱による移動度の低下とこれによる特性劣化が抑制され、耐熱性の向上を図ることが可能になる。
　このような構成の薄膜半導体装置１０-5の製造は、基板１１上にソース電極１７ｓおよびドレイン電極１７ｄを形成し、さらに半導体薄膜1を形成した後に、ゲート絶縁膜１５およびゲート電極１３をこの順に形成する手順とすれば良い。各部分の形成は、薄膜半導体装置１０-1の製造と同様であって良い。
＜薄膜半導体装置－６＞
　図１０は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第６例を示す断面構成図である。この図に示す薄膜半導体装置１０-6は、第５例のボトムコンタクトトップゲート（ＢＣＴＧ）型の薄膜トランジスタの第１変形例であり、ソース電極１７ｓおよびドレイン電極１７ｄの表面が基板１１の表面と同一面を構成しているところにおいてのみ、第５例と異なる。
　このような構成の薄膜半導体装置１０-6の製造は、先ず、基板１１の表面側に溝パターン形成し、これを埋め込む状態でソース電極１７ｓおよびドレイン電極１７ｄを形成する。この際、電極材料膜を成膜し、溝パターン内のみに電極材料膜を残すように研磨を行なうことにより、溝パターン内にソース電極１７ｓおよびドレイン電極１７ｄを埋め込み形成する。その後、半導体薄膜1を形成し、次にゲート絶縁膜１５およびゲート電極１３をこの順に形成する手順とすれば良い。これらの形成は、薄膜半導体装置１０-1の製造と同様であって良い。
＜薄膜半導体装置－７＞
　図１１は、本発明を適用して形成した半導体薄膜を用いた薄膜半導体装置の第７例を示す断面構成図である。この図に示す薄膜半導体装置１０-7は、第５例のボトムコンタクトトップゲート（ＢＣＴＧ）型の薄膜トランジスタの第２変形例であり、半導体薄膜1を構成する半導体層ａがソース電極１７ｓおよびドレイン電極１７ｄのパターン段差を埋め込んで表面平坦に成膜されているところにおいてのみ、第５例と異なる。
　尚、以上説明した実施形態の薄膜半導体装置は、さらに必要に応じた層間絶縁膜やパシベーション膜で覆われ、配線されて用いられる。
　このような構成の薄膜半導体装置１０-7の製造は、先ず、基板１１の表面側にソース電極１７ｓおよびドレイン電極１７ｄを形成する。その後、ソース電極１７ｓおよびドレイン電極１７ｄのパターン段差を埋め込む膜厚で、第１層目の半導体層ａを形成する。次に、この上層の中間層ｂおよび半導体層ａ’を成膜して半導体薄膜１を形成する。次に、ゲート絶縁膜１５およびゲート電極１３をこの順に形成する手順とすれば良い。これらの形成は、薄膜半導体装置１０-1の製造と同様であって良い。
＜表示装置＞
　次に、上述の実施形態で説明した本発明の製造方法を適用して得られた薄膜半導体装置を用いた表示装置の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を説明する。
　図１２には、表示装置３０の回路構成図を示す。
　この図に示すように、表示装置３０の基板１１上には、表示領域１１ａとその周辺領域１１ｂとが設定されている。表示領域１１ａには、複数の走査線３１と複数の信号線３３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１１ｂには、走査線３１を走査駆動する走査線駆動回路３５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線３３に供給する信号線駆動回路３７とが配置されている。
　走査線３１と信号線３３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。尚、これらの薄膜トランジスタＴｒ１,Ｔｒ２として、上述した薄膜トランジスタ１０-1～1０-7が用いられる。
　そして、走査線駆動回路３５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線３３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２は、共通の電源供給線（Ｖｃｃ）３９に接続されている。
　尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
　図１３には、以上のような回路構成の表示装置３０における１画素分の断面図として、薄膜トランジスタＴｒ２，Ｔｒ１および容量素子Ｃｓと、有機電界発光素子ＥＬとが積層された部分の断面図を示す。
　この図に示すように、各画素には薄膜トランジスタＴｒ２，Ｔｒ１として、例えば図４で示したボトムコンタクトボトムゲート構造の薄膜トランジスタ（１０-1）が設けられている。
　薄膜トランジスタＴｒ１のソース電極１７ｓと、薄膜トランジスタＴｒ２のゲート電極１３とは、ゲート絶縁膜１５に設けられた接続孔１５ａを介して接続されている。また、薄膜トランジスタＴｒ２のゲート電極１３を延設した部分と、ソース電極１７ｓを延設した部分との間にゲート絶縁膜１５を挟持させて容量素子Ｃｓが構成されている。また、図１２の回路図にも示したように、薄膜トランジスタＴｒ１のゲート電極１３は走査線３１に、薄膜トランジスタＴｒ１のドレイン電極１７ｄは信号線３３に、薄膜トランジスタＴｒ２のソース電極１７ｓは電源供給線３９にそれぞれ延設される。
　以上の薄膜トランジスタＴｒ１,Ｔｒ２および容量素子Ｃｓは、例えば保護膜を介して層間絶縁膜４１で覆われている。この層間絶縁膜４１は、平坦化膜として構成されることが好ましい。この層間絶縁膜４１には、薄膜トランジスタＴｒ２のドレイン電極１７ｄに達する接続孔４１ａが設けられている。
　そして、層間絶縁膜４１上の各画素に、接続孔４１ａを介して薄膜トランジスタＴｒ２に接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜４１上に設けられた絶縁性パターン４３で素子分離されている。
　この有機電界発光素子ＥＬは、層間絶縁膜４１上に設けられた画素電極４５を備えている。この画素電極４５は、各画素毎に導電性パターンとして形成され、層間絶縁膜４１に設けられた接続孔４１ａを介して薄膜トランジスタＴｒ２のドレイン電極１７ｄに接続されている。このような画素電極４５は、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
　そして、この画素電極４５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン４３で覆われている。この絶縁性パターン４３は、画素電極４５を広く露出させる開口窓４３ａを備えており、この開口窓４３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン４３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
　そして、このような絶縁性パターン４３から露出する画素電極４５上を覆う状態で、有機層４７が設けられている。この有機層４７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極４５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層４７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層４７の膜厚が調整されていることとする。
　以上のような有機層４７を覆い、画素電極４５との間に有機層４７を狭持する状態で、共通電極４９が設けられている。この共通電極４９は、有機電界発光素子ＥＬの有機発光層で発生させた光を取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極４５が陽極として機能するものであるため、この共通電極４９は、少なくとも有機層４７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極４９は、半透過半反射性を有する構成であることとする。尚、図１２の回路図にも示したように、この共通電極４９はＧＮＤに設置されている。
　そして、以上のような画素電極４５と共通電極４９との間に有機層４７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
　またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置３０が構成されている。
　以上のような構成の表示装置３０によれば、トランジスタ特性の良好な薄膜トランジスタ（１０-1）を用いて画素回路を構成しているため、画素電極を安定して駆動することができ、これにより表示特性の向上を図ることが可能になる。
　尚、上述した実施形態においては、図４を用いて説明したボトムコンタクトボトムゲート構造の薄膜トランジスタ１０-1を用いた表示装置を説明した。しかしながら、上述した表示装置には、薄膜トランジスタ１０-1に換えて上述した薄膜トランジスタ１０-2～１０-7の何れを用いても良く、同様の効果を得ることができる。さらに上述した実施形態においては、薄膜トランジスタを備えた表示装置の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の表示装置は、薄膜トランジスタを搭載した表示装置に広く適用可能であり、例えば液晶表示装置や電気泳動型ディスプレイに適用できる。
＜電子機器＞
　本発明の電子機器の実施形態としては、上述した薄膜トランジスタ１０-1～１０-7を搭載し、これに導電性パターンを接続させた電子機器に広く適用可能である。例えば、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。また、本発明の電子機器の実施形態としては、上記表示装置を搭載した電子機器に広く適用可能である。例えば、電子ペーパー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の表示装置を搭載した電子機器に適用することが可能である。
≪半導体薄膜の作製－１≫：ポリアルファメチルスチレン
　有機半導体材料としてＴＩＰＳペンタセンを用い、これと異なる有機材料としてポリアルファメチルスチレン（poly(alpha-methylstyrene)：ＰａＭＳ)を用い、これらをメシチレンに混合して溶かした溶液を作製した。尚、ＴＩＰＳペンタセンは共役系低分子系の有機半導体材料として用いた。また、ＰａＭＳは高分子絶縁材料として用いた。
　ここでは、高分子絶縁材料であるＰａＭＳとして、下記表１の＜サンプル１～５＞に示す各分子量のものを用い、ＴＩＰＳペンタセン：ＰａＭＳ＝１：１の混合比で溶液を作製した。
Figure JPOXMLDOC01-appb-T000010
　また表１に示すように、ＰａＭＳは、数平均分子量（Ｍｎ）と重量平均分子量（Ｍｗ）との値が近く、重量平均分子量（Ｍｗ）／数平均分子量（Ｍｎ）がほぼ１である分子量分布が狭い物を用いた。
　次に、架橋したＰＶＰ（ポリビニルフェノール）を主成分とした有機絶縁膜で表面が構成された基板上に、作製した溶液をスピンコートによって塗布して塗布膜を形成した。形成した塗布膜を、窒素雰囲気下６０℃で１時間乾燥させて半導体薄膜を得た。
＜移動度＞
　得られた各半導体薄膜に付いて移動度を測定した。図１４には、ＰａＭＳの分子量（Ｍｗ）と、得られた半導体薄膜に付いて測定した移動度（mobility）との関係を示す。図１４のグラフに示すように、用いる高分子（ＰａＭＳ）の分子量が大きいほど高い移動度を示すことが分かる。これは、図２を用いて説明したように、高分子（ＰａＭＳ）の分子量が大きいほど混合ギブスエネルギー（ΔＧｍ）が高くなる結果と良く一致している。そして、図１４から、分子量が５０００以上、好ましくは２万以上の高分子（ＰａＭＳ）を用いて半導体材料と混合することにより、充分に高い移動度の半導体薄膜が得られることが確認された。
＜濃度プロファイル＞
　得られた各半導体薄膜について、ＴＯＦ－ＳＩＭＳにて深さ方向の濃度プロファイルを測定した。この結果を図１５に示す。尚、図１５中のＣＮ，Ｏは、基板の表面を構成する有機絶縁膜の成分である。
　図１５の（１）は、分子量が２万以上であるＰａＭＳ（Ｍｗ＝108,000、Ｍｎ＝106,000）を用いて作製した＜サンプル４＞の半導体薄膜の濃度プロファイルである。この図に示すように、ＴＩＰＳペンタセンに含まれるＳｉのピークが、表面近傍と絶縁層（基板）界面近傍との２ヶ所に間隔を開けて検出された。このことから、上述した塗布液の乾燥過程において、有機半導体材料であるＴＩＰＳペンタセンと有機絶縁材料であるＰａＭＳが相分離し、図１に示したように、Ｓｉを含むＴＩＰＳペンタセンで構成された半導体層ａ－ａ’間に、ＰａＭＳを主成分とする中間層ｂが挟持された積層構成の半導体薄膜１が得られていることが確認された。
　一方、図１５の（２）は、分子量が２万以下であるＰａＭＳ（Ｍｗ＝2,200、Ｍｎ＝1,960）を用いて作製した＜サンプル１＞の半導体薄膜の濃度プロファイルである。この図に示すように、ＴＩＰＳペンタセンに含まれるＳｉは、極表面においれわずかに偏在しているものの、ＣＮとＯとが高濃度で検出されている絶縁層（基板）よりも表面側においてほぼ均等に検出された。このことから、＜サンプル１＞の半導体薄膜においては、上述した塗布膜の乾燥過程において、有機半導体材料であるＴＩＰＳペンタセンと有機絶縁材料であるＰａＭＳとの相分離が生じず、薄膜内においてこれらがほぼ均等に混在した単層構造の薄膜しか得ることができていないことが確認された。
＜Ｘ線回折スペクトル＞
　得られた各半導体薄膜について、Ｘ線回折スペクトルを測定した。この結果を図１６に示す。
　図１６の（１）は、分子量が２万以上であるＰａＭＳ（Ｍｗ＝108,000、Ｍｎ＝106,000）を用いて作製した＜サンプル４＞の半導体薄膜のスペクトルである。図１６の（２）は、分子量が５０００以下であるＰａＭＳ（Ｍｗ＝2,200、Ｍｎ＝1,960）を用いて作製した＜サンプル１＞の半導体薄膜のＸ線回折スペクトルである。
　また図１６の（３）は、＜比較例１＞として、有機絶縁性材料を用いずにＴＩＰＳペンタセン(有機半導体材料）のみをメシチレンに溶解した溶液を用いて、同様の手順で作製した半導体薄膜のスペクトルである。
　図１６の（１）に示すように、有機半導体材料であるＴＩＰＳペンタセンが有機絶縁性材料であるＰａＭＳと相分離している＜サンプル４＞の半導体薄膜は、図１６の（３）のＴＩＰＳペンタセンのみで構成された単層構造の＜比較例１＞と同様の回折スペクトルを示している。このことから、相分離している＜サンプル４＞の半導体薄膜１においては、半導体層ａ，ａ’においてのＴＩＰＳペンタセンの配列状態が、比較例１で作製されたＴＩＰＳペンタセンからなる単層構造内においての配列状態と同じに保たれていることが確認された。
　これに対して、図１６の（２）に示すように、ＴＩＰＳペンタセンとＰａＭＳとがほぼ均等に混在した単層構造の＜サンプル１＞の半導体薄膜は、Ｘ線回折スペクトルにピークが発生せず、薄膜内においてＴＩＰＳペンタセンが配向できずに分子配列が乱れてしまっていることが分かる。
　尚、上述した＜サンプル１～４＞とは別に、数平均分子量（Ｍｎ）と重量平均分子量（Ｍｗ）の差が大きいＰａＭＳ（Ｍｎ＝５００、Ｍｗ＝１５，０００）、つまり分子量分布が大きいＰａＭＳを用いて同様の膜形成を行った。得られた膜について移動度を測定したところ、極端に小さい移動度を示した。このことから、用いる高分子材料には、２，０００以下の分子量のものが存在していないことが好ましいことが分かった。
≪半導体薄膜の作製－２≫：ポリスチレン
　有機半導体材料としてＴＩＰＳペンタセンを用い、これと異なる有機材料としてポリスチレン（polystyrene：ＰＳ)を用い、これらをメシチレンに混合して溶かした溶液を作製した。尚、ＴＩＰＳペンタセンは共役系低分子系の有機半導体材料として用いた。また、ＰＳは高分子絶縁材料として用いた。
　ここでは、高分子絶縁材料であるＰＳとして、下記表２の＜サンプル６～１１＞に示す各分子量のものを用い、重量でＴＩＰＳペンタセン：ＰＳ＝１：１の混合比で溶液を作製した。
Figure JPOXMLDOC01-appb-T000011
　また表２に示すように、ＰＳは、数平均分子量（Ｍｎ）と重量平均分子量（Ｍｗ）との値が近く、重量平均分子量（Ｍｗ）／数平均分子量（Ｍｎ）がほぼ１である分子量分布が狭い物を用いた。
　次に、架橋したＰＶＰ（ポリビニルフェノール）を主成分とした有機絶縁膜で表面が構成された基板上に、作製した溶液をスピンコートによって塗布して塗布膜を形成した。形成した塗布膜を、窒素雰囲気下６０℃で１時間乾燥させて半導体薄膜を得た。
＜移動度＞
　得られた各半導体薄膜に付いて移動度を測定した。図１７には、ＰＳの分子量と、得られた半導体薄膜に付いて測定した移動度（mobility)との関係を示す。図１７のグラフに示すように、用いる高分子（ＰＳ）の分子量が大きいほど高い移動度を示すことが分かる。これは、図２に示したように高分子（ＰＳ）の分子量が大きいほど混合ギブスエネルギー（ΔＧｍ）が高くなる結果と良く一致している。そして、この図１７からも、分子量が５０００以上、さらには２万以上の高分子（ＰＳ）を用いて半導体材料と混合することにより、十部に高い移動度の半導体薄膜が得られることが確認された。
≪半導体薄膜の作製－３≫：環状オレフィン・コポリマー
　以下のようにして図１に示す半導体薄膜を形成した。先ず、ＴＩＰＳペンタセン（有機半導体材料）と、環状オレフィン・コポリマー（有機絶縁性材料)とを、メシチレンに混合して溶かした溶液を作製した。混合比は重量で１：１とした。次に、架橋したＰＶＰ（ポリビニルフェノール）を主成分とした有機絶縁膜を有する基板上に、作製した溶液をスピンコートによって塗布して塗布膜を形成した。形成した塗布膜を、窒素雰囲気下６０℃で１時間乾燥させて薄膜を得た。
＜濃度プロファイル＞
　得られた薄膜について、ＴＯＦ－ＳＩＭＳにて深さ方向の濃度プロファイルを測定した。この結果を図１８に示す。この図に示すように、ＴＩＰＳペンタセンに含まれるＳｉのピークが、表面近傍と絶縁層（基板）界面近傍との２ヶ所に間隔を開けて検出された。このことから、上述した塗布膜の乾燥過程において、有機半導体材料であるＴＩＰＳペンタセンと有機絶縁材料である環状オレフィン・コポリマーとが相分離し、図１に示したように、Ｓｉを含むＴＩＰＳペンタセンで構成された半導体層ａ－ａ’間に、環状オレフィン・コポリマーからなる中間層ｂが挟持された積層構成の半導体薄膜１が得られていることが確認された。
　また先のＰａＭＳを用いて得られた半導体薄膜との比較から、有機半導体材料と有機絶縁性材料との塗布膜中における相分離は、有機絶縁性材料としてＰａＭＳのような芳香族炭化水素化合物を用いた場合に限定されず、芳香環を持ち合わせていないオレフィン系の高分子材料であっても生じることが確認された。
≪比較例２の膜の作製≫：ポリイソブチルメタクリレート
　以下のようにして＜比較例２＞の膜を作製した。先ず、低分子有機半導体材料としてＴＩＰＳペンタセンと、高分子絶縁材料としてポリイソブチルメタクリレート（Ｍｗ＝300,000、Ｍｎ＝140,000）とをメシチレンに混合して溶かした溶液を作製した。混合比は重量で１：１とした。次に、架橋したＰＶＰ（ポリビニルフェノール）を主成分とした有機絶縁膜を有する基板上に、作製した溶液をスピンコートによって塗布して塗布膜を形成した。形成した塗布膜を、窒素雰囲気下６０℃で１時間乾燥させて＜比較例２＞の膜を得た。
＜濃度プロファイル＞
　得られた比較膜について、ＴＯＦ－ＳＩＭＳにて深さ方向の濃度プロファイルを測定した。この結果を図１９に示す。この図に示すように、ＴＩＰＳペンタセンに含まれるＳｉのピークが、ＣＮとＯとが高濃度で検出されている絶縁層（基板）よりも表面側においてほぼ均等に検出された。このことから、ここで作製された＜比較例２＞の膜は、上述した塗布膜の乾燥過程において、有機半導体材料であるＴＩＰＳペンタセンと有機絶縁材料であるポリイソブチルメタクリレートとの間で相分離が生じておらず、単層構造であることが確認された。
　この系の混合ギブスエネルギー（ΔＧｍ）は、ΔＧｍ＜０になることがFlory-Huggins理論より求まる。すなわち相分離するよりも混合しているほうがエネルギー的に有利であるため、ＰａＭＳなどを用いたときと異なり、相分離しない。よって半導体分子であるＴＩＰＳペンタセンが配向せず、十分な移動度が得られていないと考えられる。実際Ｘ線回折による分析では、ＴＩＰＳペンタセンが配向したときのような回折パターンは得られなかった。
≪薄膜半導体装置の作製≫
　各分子量のＰａＭＳを用いた＜サンプル１＞および＜サンプル４＞の半導体薄膜の作製を適用し、以下のようにして、図４を用いて説明したボトムコンタクトボトムゲート（ＢＣＢＧ）型の薄膜トランジスタを作製した。
　先ず、３ｉｎｃｈのＳｉウエハを共通のゲート電極１３とし、この上部に有機絶縁膜からなるゲート絶縁膜１５を形成し、このゲート絶縁膜１５上にソース電極１７ｓおよびドレイン電極１７ｄのパターンを８７個以上形成した。次いで、ソース電極１７ｓおよびドレイン電極１７ｄが形成されたゲート絶縁膜１５の上方に、上述したサンプル１の半導体薄膜とサンプル４の半導体薄膜とを形成した。これにより、図４に示したボトムコンタクトボトムゲート型の各薄膜トランジスタを得た。
＜装置の評価－１＞
　以上、＜サンプル１＞および＜サンプル４＞のようにして作製した薄膜トランジスタについて、窒素雰囲気下において加熱温度による移動度（Mobility）の変化を測定した。この結果を図２０に示す。この図に示すように、＜サンプル４＞で得られた薄膜トランジスタでは、初期の移動度０．２ｃｍ2／Ｖｓが、加熱によって低下するものの、１８０℃にまで加熱しても移動度０．０８ｃｍ2／Ｖｓ程度に維持されている。これに対して、＜サンプル１＞で得られた薄膜トランジスタでは、初期の移動度０．０９ｃｍ2／Ｖｓが、加熱によって低下し、１８０℃では移動度６×１０-4ｃｍ2／Ｖｓにまで劣化している。
　これにより、＜サンプル１＞で得られた薄膜トランジスタと比較して、本発明を適用した＜サンプル４＞で得られた薄膜トランジスタは、初期の移動度も高く、かつ１８０℃にまで加熱した状態であっても移動度の低下が小さく抑えられていることが分かる。
　これにより、本発明を適用して半導体薄膜１を積層構造とすることにより、加熱による移動度の低下とこれによる特性劣化を抑制可能であり、耐熱性の向上が図られた半導体薄膜および薄膜半導体装置が得られることが確認された。
　尚、このような移動度劣化の抑制は、１つの要因として、半導体薄膜の加熱による膨張が積層構造としたことによって抑えられていることが考えられる。すなわち、熱を加えることによって起こる物理的変化の一つとして、熱による膨張伸縮があげられる。薄膜トランジスタは、異なる材質の有機物を重ね合わせた構造をしていると見ることができ、それぞれの層が異なる熱膨張係数を有し、熱が加わることで各層と層の間でストレスが生じている可能性がある。例えば、熱膨張係数の異なる金属Ｍａと金属Ｍｂを張り合わせた場合、室温で平坦なものが高温になると反り返ることが知られている。これは上下で膨張率が異なるために起こる現象である。しかしこの反り返りはＭａ－Ｍｂ－Ｍａといったサンドイッチ構造にすることで回避することができる場合がある。これは、金属Ｍａ－Ｍｂ間で熱膨張によるストレスが生じているものの、一枚の板としてみたときサンドイッチ構造をとることで熱膨張によるストレスが上下で緩和されているからだと考えることができる。
　また、半導体薄膜を塗布にて作製する場合、溶媒の乾燥工程が薄膜トランジスタとしての特性の性能を大きく左右することが知られている。例えば、より高沸点の塗布溶媒を用いることにより、高い移動度の薄膜トランジスタを得ることができると報告されている（「Chem.Mater.」，16(23),2004年,p.4772-4776参照）。これは、高沸点の塗布溶媒を用いたことにより、乾燥工程における塗布溶媒の乾燥速度が遅くなるためと考えられる。
　そして、以上の＜サンプル１＞および＜サンプル４＞のように、半導体薄膜の形成に同一の塗布溶媒（メシチレン）を用いた場合には、＜サンプル４＞における塗布膜の乾燥過程において塗布溶媒の乾燥速度が遅くなることが目視にて確認できている。これは、有機半導体材料であるＴＩＰＳペンタセン(有機半導体材料)に対して、これよりも十分に分子量が大きな高分子材料であるポリαメチルスチレン（Ｍｗ＝108,000、Ｍｎ＝106,000）を混合することで塗布溶媒の揮発が阻害され、この結果として乾燥が遅くなったためと考えられる。そしてこのような乾燥速度の低下も一因となって、より移動度が高められた薄膜トランジスタが得られたと考えられる。
＜装置の評価－２＞
　以上、＜サンプル１＞および＜サンプル４＞のようにして作製した複数の薄膜トランジスタのうち、各８７個ずつの薄膜トランジスタについて、オン電流のバラツキを測定した。この結果、＜サンプル４＞のようにして作製した薄膜トランジスタのオン電流のバラツキは１１．３％であった。一方、＜サンプル１＞のようにして作製した薄膜トランジスタのオン電流のバラツキは５４．７％であった。
　これにより、スピンコート法を適用した半導体薄膜の形成においては、自発的な相分離によって積層構造の半導体薄膜を形成するようにすることで、単一の有機半導体材料を用いて半導体薄膜を形成する場合と比較して、ＯＮ電流のバラつきを約１／５にまで抑える効果も確認された。
＜装置の評価－３＞
　また、＜サンプル１＞および＜サンプル４＞のようにして作製した複数の薄膜トランジスタのうち、各８７個ずつの薄膜トランジスタについて、ゲート電圧Ｖｇ－ドレイン電流Ｉｄ特性を測定した。この結果を図２１に示す。この結果からも、＜サンプル４＞のようにして作製した薄膜トランジスタの特性バラツキは、＜サンプル１＞のようにして作製した薄膜トランジスタの特性バラツキよりも小さいことが確認された。
　以上の＜装置の評価－２＞と＜装置の評価－3＞の結果から、有機半導体材料であるＴＩＰＳペンタセン(有機半導体材料)に対して、これよりも十分に分子量が大きな高分子材料であるポリαメチルスチレン（Ｍｗ＝108,000、Ｍｎ＝106,000）を混合することにより、塗布用の溶液に対してある程度の粘度を得ることが可能となって塗布性が向上し、さらに塗布膜の乾燥過程による凝集が防止されることで、面内均一な半導体薄膜が得られていることが確認された。

Claims (16)

  1. 　有機半導体材料を含む複数種類の有機材料を混合した溶液を基板上に塗布又は印刷して薄膜を形成し、
    　前記薄膜を乾燥させる過程で前記複数種類の有機材料を相分離させることにより、前記有機半導体材料からなる半導体層を含む積層構造の半導体薄膜を形成する
    　半導体薄膜の形成方法。
  2. 　前記相分離により、少なくとも２層の半導体層を含む半導体薄膜を形成する
    　請求項1記載の半導体薄膜の形成方法。
  3. 　前記複数種類の有機材料の１つとして有機絶縁性材料を用いる請求項１または２に記載の半導体薄膜の形成方法。
  4. 　前記相分離によって、前記２層の半導体層間に前記有機絶縁性材料からなる中間層を狭持してなる半導体薄膜を形成する
    　請求項３記載の半導体薄膜の形成方法。
  5. 　前記相分離によって同一の半導体材料が２層に分離され、同一材料からなる前記２層の半導体層が形成されている
    　請求項１～４の何れか一項に記載の半導体薄膜の形成方法。
  6. 　前記複数種類の有機材料として有機半導体材料と高分子絶縁材料とを用いて前記薄膜を形成し、
    　前記有機半導体材料と前記高分子絶縁材料とを相分離させる
    　請求項１～５の何れか一項に記載の半導体薄膜の形成方法。
  7. 　前記複数種類の有機材料として多結晶または結晶性の有機半導体材料と非晶質の高分子絶縁材料とを用いて前記薄膜を形成し、
    　前記有機半導体材料と前記高分子絶縁材料とを相分離させる
    　請求項１～５の何れか一項に記載の半導体薄膜の形成方法。
  8. 　前記複数種類の有機材料のうちの高分子材料の分子量を調整することにより、当該有機材料を相分離させる
    　請求項１～７の何れか一項に記載の半導体薄膜の形成方法。
  9. 　前記複数種類の有機材料の混合ギブスエネルギーが正の値を示す
    　請求項１～８の何れか一項に記載の半導体薄膜の形成方法。
  10. 　前記積層構造が高分子材料と低分子材料とで構成される場合、下記式（1）で示されるFlory-Huggins理論における高分子材料を含む材料系の混合ギブスエネルギー（ΔＧｍ）から抽出される関数が、下記式（２）を満たす
    　請求項９に記載の半導体薄膜の形成方法。
    Figure JPOXMLDOC01-appb-M000001
  11. 　前記積層構造が複数種類の高分子材料で構成される場合、下記式（３）で示されるFlory-Huggins理論における高分子材料－高分子材料系の混合ギブスエネルギー（ΔＧｍ）から抽出される関数が、下記式（４）を満たす
    　請求項９に記載の半導体薄膜の形成方法。
    Figure JPOXMLDOC01-appb-M000002
  12. 　前記積層構造を構成する複数材料が、下記式（１）または下記式（３）を下記式（５）で表されるφの式として混合ギブスエネルギー（ΔＧｍ）を求めたとき２つ以上の極小点をもつ
    　請求項１～１１の何れか一項に記載の薄膜半導体装置。
    Figure JPOXMLDOC01-appb-M000003
  13. 　前記複数種類の有機材料として、前記有機半導体材料と共に、数平均分子量および重量平均分子量が５０００以上の高分子材料を用いる
    　請求項１～１２の何れか一項に記載の半導体薄膜の形成方法。
  14. 　前記高分子材料は、ポリアルファメチルスチレン、ポリスチレン、または環状オレフィン・コポリマーである
    　請求項１３に記載の半導体薄膜の形成方法。
  15. 　前記有機半導体材料はアセン系材料である
    　請求項１～１４の何れか一項に記載の半導体薄膜の形成方法
  16. 　有機半導体材料を含む複数種類の有機材料を混合した溶液を基板上に塗布または印刷して薄膜を形成する工程と、
    　前記薄膜を乾燥させる過程で前記複数種類の有機材料を相分離させることにより、前記有機半導体材料からなる半導体層を含む積層構造の半導体薄膜を形成する工程とを行う
    　薄膜半導体装置の製造方法。
PCT/JP2008/073592 2007-12-27 2008-12-25 半導体薄膜の形成方法および薄膜半導体装置の製造方法 WO2009084584A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP08868995.5A EP2226836B1 (en) 2007-12-27 2008-12-25 Method for manufacturing a thin film semiconductor device
US12/734,620 US8415196B2 (en) 2007-12-27 2008-12-25 Method for forming semiconductor thin film and method for manufacturing thin-film semiconductor device
CN200880122202.6A CN101903993B (zh) 2007-12-27 2008-12-25 形成半导体薄膜的方法和制造薄膜半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-335882 2007-12-27
JP2007335882 2007-12-27

Publications (1)

Publication Number Publication Date
WO2009084584A1 true WO2009084584A1 (ja) 2009-07-09

Family

ID=40824298

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073592 WO2009084584A1 (ja) 2007-12-27 2008-12-25 半導体薄膜の形成方法および薄膜半導体装置の製造方法

Country Status (7)

Country Link
US (1) US8415196B2 (ja)
EP (1) EP2226836B1 (ja)
JP (1) JP5636626B2 (ja)
KR (1) KR20100106401A (ja)
CN (1) CN101903993B (ja)
TW (1) TWI381568B (ja)
WO (1) WO2009084584A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277710A (ja) * 2008-05-12 2009-11-26 Ricoh Co Ltd 有機トランジスタ、有機トランジスタの製造方法、有機トランジスタアレイ及び表示装置
WO2012132674A1 (ja) * 2011-03-30 2012-10-04 ソニー株式会社 有機トランジスタの製造方法、有機トランジスタ、半導体装置の製造方法、半導体装置および電子機器
WO2016031968A1 (ja) * 2014-08-29 2016-03-03 国立大学法人東京大学 半導体膜の製造方法、半導体膜及び電界効果トランジスタ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621273B2 (ja) * 2010-02-23 2014-11-12 ソニー株式会社 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
JP2012069545A (ja) * 2010-09-21 2012-04-05 Toyoda Gosei Co Ltd 発光素子の搭載方法
WO2012163464A1 (en) * 2011-06-01 2012-12-06 Merck Patent Gmbh Hybrid ambipolar tfts
CN102332534A (zh) * 2011-09-20 2012-01-25 电子科技大学 一种n型有机薄膜晶体管及其制备方法
TWI451580B (zh) * 2011-09-26 2014-09-01 Ind Tech Res Inst 薄膜太陽能電池之製法
WO2013054729A1 (ja) 2011-10-12 2013-04-18 ソニー株式会社 ジオキサアンタントレン系化合物、積層構造体及びその形成方法、並びに、電子デバイス及びその製造方法
JP2013105950A (ja) * 2011-11-15 2013-05-30 Sony Corp 半導体装置および電子機器
JP2013219172A (ja) * 2012-04-09 2013-10-24 Sony Corp 電子デバイス及びその製造方法並びに画像表示装置
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
WO2014027685A1 (ja) * 2012-08-15 2014-02-20 帝人株式会社 有機半導体溶液及び有機半導体膜
JP2014053555A (ja) * 2012-09-10 2014-03-20 Sony Corp 半導体装置の製造方法、半導体装置および電子機器
JP6210530B2 (ja) * 2013-06-04 2017-10-11 国立研究開発法人物質・材料研究機構 デュアルゲート有機薄膜トランジスタ
JP6140626B2 (ja) 2014-03-03 2017-05-31 富士フイルム株式会社 有機薄膜トランジスタ及びその製造方法
US10333072B2 (en) * 2014-08-28 2019-06-25 Basf Se Thin film semiconductor comprising a small-molecular semiconducting compound and a non-conductive polymer
TWI667795B (zh) * 2014-09-25 2019-08-01 日商富士軟片股份有限公司 有機場效電晶體、有機半導體結晶的製造方法及有機半導體元件
JP6328535B2 (ja) * 2014-10-30 2018-05-23 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜、及び、有機半導体素子
EP3240056B1 (en) * 2015-03-11 2020-04-22 FUJIFILM Corporation Organic semiconductor liquid composition and method of producing organic semiconductor element using said composition
WO2016148169A1 (ja) * 2015-03-16 2016-09-22 富士フイルム株式会社 有機半導体素子及びその製造方法、化合物、有機半導体組成物、並びに、有機半導体膜及びその製造方法
WO2017038948A1 (ja) * 2015-09-02 2017-03-09 富士フイルム株式会社 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機半導体組成物、有機半導体膜および有機半導体膜の製造方法
JP6427473B2 (ja) * 2015-09-08 2018-11-21 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜およびその製造方法、並びに有機半導体素子
JP6733157B2 (ja) * 2015-11-27 2020-07-29 東ソー株式会社 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
CN113540351A (zh) * 2020-04-21 2021-10-22 丰田自动车株式会社 场效应晶体管、气体传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298152A (ja) * 2002-04-01 2003-10-17 Sharp Corp ヘテロ接合素子
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560796B1 (ko) * 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US7964440B2 (en) * 2004-12-20 2011-06-21 Palo Alto Research Center Incorporated Phase-separated composite films and methods of preparing the same
US7671448B2 (en) * 2005-03-24 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two organic semiconductor layers
US7352503B2 (en) * 2005-06-24 2008-04-01 Xerox Corporation Two-particle electrophoretic ink for microencapsulated flexible electronic display
WO2007026608A1 (ja) * 2005-08-31 2007-03-08 Riken 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298152A (ja) * 2002-04-01 2003-10-17 Sharp Corp ヘテロ接合素子
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
JP2007208255A (ja) * 2006-02-02 2007-08-16 Internatl Business Mach Corp <Ibm> ブロック・コポリマーの改良型自己組織化パターン形成方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, vol. 69, no. 26, 1996, pages 4108 - 4110, Retrieved from the Internet <URL:http://scitation.aip.org/dbt/dbt.jsp?KEY = APPLAB&Volume=69>
CHEM. MATER, vol. 16, no. 23, 2004, pages 4772 - 4776
See also references of EP2226836A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277710A (ja) * 2008-05-12 2009-11-26 Ricoh Co Ltd 有機トランジスタ、有機トランジスタの製造方法、有機トランジスタアレイ及び表示装置
WO2012132674A1 (ja) * 2011-03-30 2012-10-04 ソニー株式会社 有機トランジスタの製造方法、有機トランジスタ、半導体装置の製造方法、半導体装置および電子機器
JP2012209487A (ja) * 2011-03-30 2012-10-25 Sony Corp 有機トランジスタの製造方法、有機トランジスタ、半導体装置の製造方法、半導体装置および電子機器
US9040966B2 (en) 2011-03-30 2015-05-26 Sony Corporation Method for producing organic transistor, organic transistor, method for producing semiconductor device, semiconductor device, and electronic apparatus
WO2016031968A1 (ja) * 2014-08-29 2016-03-03 国立大学法人東京大学 半導体膜の製造方法、半導体膜及び電界効果トランジスタ
JPWO2016031968A1 (ja) * 2014-08-29 2017-04-27 国立大学法人 東京大学 半導体膜の製造方法、半導体膜及び電界効果トランジスタ
US10256164B2 (en) 2014-08-29 2019-04-09 The University Of Tokyo Semiconductor film and field effect transistor having semiconductor and polymer portions stacked adjacent each other

Also Published As

Publication number Publication date
TWI381568B (zh) 2013-01-01
TW200947779A (en) 2009-11-16
CN101903993B (zh) 2012-11-21
EP2226836A1 (en) 2010-09-08
EP2226836A4 (en) 2013-02-20
CN101903993A (zh) 2010-12-01
KR20100106401A (ko) 2010-10-01
JP2009177136A (ja) 2009-08-06
JP5636626B2 (ja) 2014-12-10
US8415196B2 (en) 2013-04-09
US20100233846A1 (en) 2010-09-16
EP2226836B1 (en) 2014-05-14

Similar Documents

Publication Publication Date Title
WO2009084584A1 (ja) 半導体薄膜の形成方法および薄膜半導体装置の製造方法
JP4349307B2 (ja) 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
JP5453771B2 (ja) 薄膜半導体装置、表示装置、および電子機器
JP5145666B2 (ja) 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP5428128B2 (ja) 電子素子、電流制御装置、演算装置及び表示装置
TW200830595A (en) Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory
CN103283026B (zh) 电子器件
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP2007258218A (ja) 有機トランジスタおよびその製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5532655B2 (ja) 有機薄膜トランジスタ、その製造方法及び画像表示装置
JP5310567B2 (ja) 薄膜トランジスタ及びその製造方法
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2020088096A (ja) 薄膜トランジスタ及び画像表示装置
JP2004095874A (ja) 有機半導体素子及びその製造方法
WO2013153998A1 (ja) 電子デバイス及びその製造方法並びに画像表示装置
JP2016039307A (ja) 有機薄膜トランジスタの製造方法
JP2013197229A (ja) 積層構造体及びその形成方法、並びに、電子デバイス及びその製造方法
JP2008186845A (ja) 論理素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880122202.6

Country of ref document: CN

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08868995

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008868995

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12734620

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107013496

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE