WO2007026608A1 - 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法 - Google Patents

有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法 Download PDF

Info

Publication number
WO2007026608A1
WO2007026608A1 PCT/JP2006/316687 JP2006316687W WO2007026608A1 WO 2007026608 A1 WO2007026608 A1 WO 2007026608A1 JP 2006316687 W JP2006316687 W JP 2006316687W WO 2007026608 A1 WO2007026608 A1 WO 2007026608A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
organic thin
film transistor
gate insulating
insulating layer
Prior art date
Application number
PCT/JP2006/316687
Other languages
English (en)
French (fr)
Inventor
Kazuhito Tsukagoshi
Kunji Shigeto
Iwao Yagi
Yoshinobu Aoyagi
Original Assignee
Riken
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Riken filed Critical Riken
Priority to US12/065,416 priority Critical patent/US20080315190A1/en
Priority to EP06783033A priority patent/EP1930940A1/en
Priority to JP2007533210A priority patent/JPWO2007026608A1/ja
Publication of WO2007026608A1 publication Critical patent/WO2007026608A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Definitions

  • the present invention relates to an organic thin film transistor and a method for modifying the surface of a gate insulating layer in the organic thin film transistor.
  • an organic thin film transistor using an organic material as a material is known.
  • an oxide is used as a gate insulating layer.
  • octadecyltnchlorosilane OT3 ⁇ 4
  • OT3 ⁇ 4 octadecyltnchlorosilane
  • Non-Patent Documents 1 to 4 for methods related to OTS, and refer to Non-Patent Document 5 for methods related to HMDS.
  • the conventional method described above is limited to the case where the gate insulating layer is formed of an oxide, and the gate insulating layer is made of a material other than the oxide. Formed
  • V can not be applied if you! /,When! There was a problem.
  • Patent Document 1 JP-A-2003-255857 presented as Patent Document 1, for example.
  • Non-Patent Document 1 D. J. Gundlach, J. A. Nichols, L. Zhou and T. N. Jackson,
  • Non-Patent Document 2 M. Shtein, J. Mapel, JB Benziger and S. Forrest, Appl. Phys. Lett. 81, 263 (2002)
  • Non-Patent Document 3 D. Knipp, RA Street, A. Volkel and J. Ho, J. Appl. Phys. 93, 347 (2003)
  • Non-Patent Document 4 J. Lee, K. Kim, J. H. Kim, S. Im and D. Jung, Appl. Phys. Lett. 82, 4169 (2003)
  • Non-Patent Document 5 1. Yagi, K. Tsukagoshi, Y. Aoagi, Appl. Phys. Lett. 86, 103 502 (2005)
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-255857
  • the present invention has been made in view of the above-described problems of the prior art, and the object of the present invention is when the gate insulating layer is formed of an oxide.
  • the gate insulating layer is formed of a material other than an oxide, the surface of the gate insulating layer can be modified, thereby making it possible to significantly improve transistor characteristics.
  • An organic thin film transistor and a method for modifying the surface of a gate insulating layer in the organic thin film transistor are provided.
  • a layer made of polypara-xylylene is formed on the surface of a gate insulating layer.
  • the formation of the polyparaxylylene layer on the surface of the gate insulating layer may be performed, for example, by forming a polyparaxylylene film on the surface of the gate insulating layer using chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • the polyparaxylylene preferably has a high purity, for example, a purity of 99% or more.
  • a purity of 99% or more for example, polychlorinated paraxylylene having a purity exceeding 99% can be used.
  • the surface of the gate insulating layer is modified to be hydrophobic by the polyparaxylene layer formed on the surface of the gate insulating layer formed of an oxide or a substance other than the oxide.
  • the present invention provides an organic semiconductor layer stacked on a gate insulating layer,
  • a poly (polyxylylene) film made of a continuous polyparaxylylene film is disposed between the gate insulating layer and the organic semiconductor layer so as to be in contact with the surface of the gate insulating layer so as to face the organic semiconductor layer.
  • a paraxylylene layer is formed.
  • the polyparaxylylene film is a continuous film having a film thickness of 85 degrees or more according to the contact angle evaluation of water.
  • the polyparaxylylene has a purity of 99% or more.
  • the polyparaxylylene film has a thickness of 5 to 2 OOnm.
  • the polyparaxylylene is polychlorinated paraxylylene.
  • the present invention also provides a method for modifying the surface of a gate insulating layer in an organic thin film transistor in which an organic semiconductor layer is stacked on the gate insulating layer and an electrode is formed on the organic semiconductor layer.
  • a polyparaxylylene film is formed as a continuous film having a predetermined thickness.
  • the present invention is such that, in the above-described invention, the film thickness of the continuous film shows an angle of 85 ° or more by water contact angle evaluation.
  • the polyparaxylylene has a purity of 99% or more.
  • the thickness of the continuous film is 5 to 200 nm.
  • the polyparaxylylene is polychlorinated paraxylylene.
  • the present invention is configured as described above, not only when the gate insulating layer is formed of an oxide, but also when the gate insulating layer is formed of a substance other than an oxide. However, it is possible to modify the surface of the gate insulating layer, thereby achieving an excellent effect that transistor characteristics can be remarkably improved.
  • FIG. 1 is an explanatory diagram showing an example of an embodiment of an organic thin film transistor according to the present invention.
  • FIGS. 2 (a) and 2 (b) show an organic thin film transistor according to the prior art and an organic thin film transistor according to the present invention
  • FIG. 2 (a) is a configuration explanatory diagram of the organic thin film transistor according to the prior art
  • FIG. 2 (b) is an explanatory diagram of the constitution of the organic thin film transistor according to the present invention.
  • FIGS. 3 (a), 3 (b), and 3 (c) are explanatory diagrams showing states observed with an optical microscope in the direction of arrow A in FIG. 2 (a) and in the direction of arrow B in FIG. 2 (b).
  • Fig. 3 (a) shows the case where the channel length L is 200 m
  • Fig. 3 (b) shows the case where the channel length is 100 ⁇ m
  • Fig. 3 (c) shows that the channel length 0 The case of m is shown.
  • FIGS. 4 (a) and 4 (b) are graphs showing experimental results obtained by the inventor of the present invention using a conventional organic thin film transistor having a channel length L of 50 m
  • FIG. Fig. 4 (b) is a graph showing the measurement results of the transistor transfer characteristics
  • Fig. 4 (b) is a graph showing the measurement results of the transistor transfer characteristics.
  • FIG. 5 is a graph showing experimental results using the conventional organic thin film transistor having a channel length L of 50 m by the present inventor, and is a graph recording ten measurements.
  • FIGS. 6 (a) and 6 (b) are graphs showing the results of experiments using the organic thin film transistor according to the present invention having a channel length L of 50 m according to the present inventor, and FIG. Fig. 6 (b) is a graph showing the measurement results of the transistor transfer characteristics. Fig. 6 (b) is a graph showing the measurement results of the transistor transfer characteristics.
  • Fig. 7 is a graph showing experimental results using the organic thin film transistor according to the present invention with a channel length L of 50 m according to the present inventor, and recording 10 measurements.
  • Figs. 8 use organic thin film transistors according to the conventional technology and channel thin film transistors according to the present invention with channel lengths L of 50 ⁇ m, 100 ⁇ m, and 200 ⁇ m, respectively.
  • the threshold voltage V, mobility, and on / off ratio depend on the channel length.
  • Fig. 8 (a) is a graph of the threshold voltage V channel.
  • Fig. 8 (b) is a graph showing the channel length dependence of mobility, and
  • Fig. 8 (c) is a graph showing the channel length dependence of the on-Z off ratio. It is.
  • FIG. 9 shows a thickness of 10 nm made of “dix-C” (trademark) formed on the surface of the SiO thermal oxide film.
  • FIG. 2 is an explanatory view showing a state of the polyparaxylylene film observed with an atomic force microscope (AFM).
  • AFM atomic force microscope
  • Fig. 10 Fig. 10 (a) and (b) are Japanese Patent Application 2005-27034 (filing date: February 2, 2005) “Manufacturing method of top contact field effect transistor and top contact field effect transistor”
  • Fig. 10 (a) is an illustration of an organic thin film transistor using the suspension bridge structure shown in Fig. 10 and its manufacturing method.
  • Fig. 10 (a) consists of a three-layer structure on an n-type Si substrate on which an SiO oxide film is formed.
  • FIG. 10B is a top view illustrating a state in which a three-dimensional suspension bridge structure is formed of a resist
  • FIG. 10B is an end view illustrating a state broken along the line XX in FIG.
  • FIG. 11 is an explanatory diagram of the first process
  • FIG. 11 (b) is an explanatory diagram of the second process
  • FIG. 11 (c) is an explanatory diagram of the third process.
  • FIG. 12 is a conceptual structural explanatory diagram of an organic thin film transistor using a suspension bridge structure.
  • FIGS. 13 (a), (b), and (c) are explanatory views showing processing when the present invention is applied to an organic thin film transistor using a suspension bridge structure, and FIG. 13 (a) shows SiO oxidation. Suspension bridge structure on the membrane
  • FIG. 13 (b) is an explanatory view showing a process for forming a polyparaxylene film
  • FIG. 13 (c) is an explanatory view showing the n-type Si substrate on which the resist is formed.
  • b) It is explanatory drawing which shows the transistor structure obtained by implementing the 1st process thru
  • FIG. 14 is a graph showing experimental results by the inventor of the present application using an organic thin film transistor having the structure shown in FIG. 11 (c), and a transistor having the structure shown in FIG. 11 (c). It is a graph which shows the measurement result of the transfer characteristic.
  • FIG. 15 is a graph showing experimental results obtained by the inventor of the present invention using an organic thin film transistor having the structure according to the present invention shown in FIG. 13 (c), according to the present invention shown in FIG. 11 (c). 6 is a graph showing measurement results of transfer characteristics of a transistor having a structure.
  • FIG. 16 (a) is an explanatory view showing a state where the SiO oxide film is observed with an atomic force microscope.
  • Fig. 16 (b) shows a state where one drop of water was dropped on the SiO oxide film as observed with a microscope.
  • Fig. 17 (a) is an explanatory diagram showing the state of HMDS observed with an atomic force microscope, and Fig. 17 (b) shows the state where one drop of water is dropped on HMDS.
  • FIG. 17 (b) shows the state where one drop of water is dropped on HMDS.
  • FIG. 18 shows a 10 nm thick “dix-C” (trademark) formed on a SiO 2 oxide film with water.
  • FIG. 18 (b) is an explanatory diagram showing a state in which one drop is dropped with a microscope.
  • FIG. 18 (b) shows a water drop on “dix-C” (trademark) having a thickness of 415 nm formed on a SiO oxide film. 1 drop
  • FIG. 1 is a structural explanatory diagram showing an example of an embodiment of an organic thin film transistor according to the present invention.
  • the organic thin film transistor 10 includes a substrate 12 made of a semiconductor as a gate layer functioning as a substrate and gate electrode, and a gate made of an insulating material formed on one surface 12a of the substrate 12.
  • Polyparaxylylene film 16 that is a polyparaxylylene layer formed by depositing polyparaxylylene on the surface 14a of the insulating layer 14 and the gate insulating layer 14 and formed on the surface 16a of the polyparaxylylene film 16
  • An organic semiconductor layer 18 which is an active layer made of the organic material formed
  • a source electrode 20 which is a first electrode formed of a conductive material on the surface 18a of the organic semiconductor layer 18, and a conductive material which is conductive on the surface 18a of the organic semiconductor layer 18.
  • a drain electrode 22 which is a second electrode formed of a conductive material.
  • the polyparaxylylene film 16 and the organic semiconductor layer 18 are opposed to and in contact with each other, and the polyparaxylylene film 16 is disposed immediately below the organic semiconductor layer 18.
  • the polyparaxylylene film 16 and the organic semiconductor layer 18 may be formed by vapor deposition, for example.
  • an n-type Si substrate which is a Si substrate doped with phosphorus can be used.
  • the present invention is not limited to this, and various semiconductor materials are doped with various impurities.
  • An n-type semiconductor substrate or a p-type semiconductor substrate can be used.
  • the gate insulating layer 14 for example, an SiO film that is an insulating material is used.
  • the polyparaxylylene film 16 is formed as a continuous film, i.e., a continuous film having no pores, such as high-purity polyparaxylylene, more specifically, a purity of 99%. It is preferable to form with the above polyparaxylylene.
  • the thickness of the polyparaxylylene film is not particularly limited, but is preferably about 5 to 200 nm, and more preferably about 5 to: LOOnm. In particular, when the surface of the polyparaxylylene film 16 can be formed uniformly, the film thickness can be reduced to about 5 nm, for example.
  • organic material for forming the organic semiconductor layer 18 for example, a force capable of using pentacene, various organic materials such as copper phthalocyanine thiophene are not limited thereto. Etc. can be used.
  • the source electrode 20 and the drain electrode 22 can be formed, for example, by depositing a metal that is a conductive material, for example, Au on the surface 18a of the organic semiconductor layer 18 by vapor deposition. It can be used as the source electrode 20 and the drain electrode 22.
  • the conductive material used for the source electrode 20 and the drain electrode 22 is not limited to Au, but Pt, Ag, or the like can be used.
  • the surface of the gate insulating layer 14 is modified to be hydrophobic by the polyparaxylylene film 16, thereby significantly improving the transistor characteristics of the organic thin film transistor 10. I was able to.
  • a 200 nm thick SiO thermal oxide film is formed as a gate insulating layer 14 on one surface of the substrate 12.
  • the film was formed by chemical vapor deposition (CVD) so as to have a thickness of 10 nm made of polychloro-para-xylylene.
  • diX (trademark) made by Sansei Kasei Co., Ltd. is one of the polyparaxylylenes collectively called “dix” (trademark) as high-purity polychlorinated paraxylylene with a purity of 99% or more.
  • — C (trademark) was used.
  • DiX (trademark) has a purity exceeding 99%.
  • a special device for coating “diX” (trademark) made by Daisei Kasei Co., Ltd. called “DACS-0” (trademark) made by Kishimoto Sangyo Co., Ltd. under reduced pressure. I went there.
  • This equipment consists of three parts: a vaporization furnace, a decomposition furnace, and a vapor deposition chamber. An n-type Si substrate with a SiO thermal oxide film is placed in the vapor deposition chamber, and a coating material is used in the vaporization furnace.
  • a high molecular weight polyparaxylene film is formed on the surface of the thermal oxide film.
  • a pentacene film having a thickness of 30 nm was vacuum-deposited as an organic semiconductor layer 18 on the six n-type Si substrates described above through a metal mask.
  • the three organic thin film transistors according to the prior art (see FIG. 2 (a)) and the three organic thin film transistors according to the present invention (see FIG. 2 (b)) are respectively shown in FIG. Or, as seen from arrow B in Fig. 2 (b), as shown in Fig. 3 (a), (b), and (c), the channel length L force ⁇ OO / zm (Fig. 3 ( a)), 100 m (see Fig. 3 (b)) and 50 m (Fig. 3 (c)). All channel widths W were lmm.
  • the degree of vacuum at the time of vapor deposition is 2 ⁇ 10 — 4 Pa in any case.
  • the output characteristics and transfer characteristics of the transistor were measured using a conventional organic thin film transistor (see FIGS. 2 (a) and 3 (c)) with a channel length L of 50 ⁇ m.
  • FIG. 4A is a graph showing the measurement result of the output characteristic of the transistor
  • FIG. 4B is a graph showing the measurement result of the transfer characteristic of the transistor. 2 to 3, I is the drain current, V is the drain voltage, and V is the gate voltage.
  • V is a threshold voltage, and the same applies to each graph described below.
  • the measurement result shows that the threshold voltage V is + 10V.
  • the threshold voltage V was positive. In other words, current can be applied without applying gate voltage
  • the gate voltage was zero, it was not turned off. Note that the mobility of the transistor is 0.069 cm 2 ZVs, and the on-Z off ratio is 6.4 ⁇ 10 3 .
  • Fig. 6 (a) is a graph showing the measurement results of the transistor output characteristics
  • Fig. 6 (b) is a graph showing the measurement results of the transistor transfer characteristics.
  • the threshold voltage V becomes 1-12V and the threshold voltage V
  • th th had a negative value. In other words, current does not flow unless the gate voltage is applied, and it was turned off when the gate voltage was zero.
  • the mobility of the transistor is 0.17 cm 2 ZVs, and the on-Z off ratio is 8.9 ⁇ 10 4 .
  • the threshold voltage V is determined using a conventional organic thin film transistor having a channel length L of 50 ⁇ m, 100 ⁇ m, and 200 ⁇ m and an organic thin film transistor according to the present invention.
  • Fig. 8 (a) shows the threshold voltage V check.
  • Fig. 8 (b) is a graph showing the dependence of mobility on channel length
  • Fig. 8 (c) is a graph showing the dependence of on-Z off ratio on channel length. is there.
  • the organic thin film transistor according to the present invention is used for any channel length L of 50 m, 100 ⁇ m, and 200 ⁇ m.
  • the threshold voltage V the threshold voltage of the organic thin film transistor according to the present invention is used for any channel length L of 50 m, 100 ⁇ m, and 200 ⁇ m.
  • FIG. 9 shows a thickness of “dix-C” (trademark) formed on the surface of the SiO thermal oxide film.
  • Root mean square roughness (RMS) 0.693 nm
  • the present invention is also applied to the transistor having the shape described below proposed by the applicant of the present application. can do.
  • a SiO oxide film 104 (corresponding to the gate insulating layer 14) having a thickness of 50 nm is formed as a gate insulating layer on one surface.
  • n-type Si substrate 102 On the formed n-type Si substrate 102 (corresponding to the substrate 12), a three-dimensional suspension bridge structure made of a three-layer structure is formed with a resist 106 using an electron beam lithography technique (Fig. 10 (a) (b )reference).
  • a first process for depositing a pentacene film 108 (corresponding to the organic semiconductor layer 18) on the plate 102 at a deposition angle of 45 degrees with respect to the vertical direction;
  • a second process for depositing the pentacene film 108 (corresponding to the organic semiconductor layer 18) at a 45 degree deposition angle that is symmetrical to the deposition angle in the first process, and from the vertical direction
  • a third step for depositing a metal material to be the source electrode 110 (corresponding to the source electrode 20) and the drain electrode 112 (corresponding to the drain electrode 22).
  • a channel is provided under the suspension bridge structure.
  • “dix — C” (trademark), which is a high-purity polychloroparaxylene having a purity exceeding 99%, is formed by chemical vapor deposition so as to have a thickness of lOnm (see FIG. 13B).
  • Polyparaxylylene film has the property that it grows very well around the surface of the object, so it grows under the suspension bridge structure.
  • the transfer characteristics of the transistor were measured using the organic thin film transistor having the structure shown in FIG. 11 (c) and the organic thin film transistor having the structure according to the present invention shown in FIG. 13 (c).
  • the channel length of the organic thin film transistor having the structure shown in FIG. 11 (c) was 0.4 ⁇ m, and the channel width was 3 ⁇ m.
  • the organic thin film transistor having the structure according to the present invention shown in FIG. 13 (c) has a channel length of 0.35 m and a channel width of 2.9 m, and the polyparaxylylene film 16 “dix—
  • the thickness of “C” (trademark) is lOnm as described above.
  • FIG. 14 is a graph showing the measurement results of the transfer characteristics of the organic thin film transistor having the structure shown in FIG. 11 (c).
  • the threshold voltage V is ⁇ 0.3 V
  • FIG. 15 is a graph showing the measurement results of the transfer characteristics of the organic thin film transistor having the structure according to the present invention shown in FIG.
  • Th is -5.6V
  • the transistor mobility is 0.044cm 2 ZVs
  • the on-Z off ratio is 4.8 X 10 3
  • it has the structure shown in Fig. 11 (c). The characteristics are improved compared to organic thin film transistors.
  • the contact angle measurement method for water is a measurement method in which a drop of water is dropped on a substrate and the contact angle between the water edge and the substrate is measured.
  • the SiO oxide film formed on the Si substrate and the Si oxide substrate formed on the Si substrate are identical.
  • Figure 16 (a) is an explanatory diagram showing the state of the SiO oxide film observed with an atomic force microscope.
  • Fig. 16 (b) shows a state in which one drop of water is dropped on the SiO oxide film with a microscope.
  • the root mean square surface roughness (RMS) of this SiO film is 0.1580 nm, and the contact angle of water is 6.8 degrees.
  • Fig. 17 (a) shows an explanatory diagram showing the state of the HMDS observed with an atomic force microscope.
  • Fig. 17 (b) shows a state where one drop of water is dropped on the HMDS. An explanatory diagram showing the observed state is shown.
  • This HMDS had a root mean square roughness (RMS) of 0.1638 nm and a water contact angle of 70 degrees.
  • Figure 18 (a) shows a 10 nm thick “dix-C” (trademark) formed on a SiO 2 oxide film.
  • Fig. 18 (b) shows a state where a single drop of water is observed with a microscope.
  • Fig. 18 (b) shows a 415 nm thick "dix-C" formed on a SiO2 film. Water drops on the trademark
  • the contact angle of water was 87 degrees when the film thickness was 10 nm or 415 nm. That is, the contact angle of water does not change even if the film thickness of “dix-C” (trademark) is reduced.
  • the surface of the gate insulating layer 14 in order to modify the surface of the gate insulating layer 14 to be hydrophobic, it is necessary to increase the contact angle of water. However, even if the film thickness of “dix-C” (trademark) is reduced, it is increased. However, if the polyparaxylylene film 16 is a continuous film, a water contact angle of 85 degrees or more can be obtained even with a film thickness of about 5 nm. The surface is modified to be hydrophobic.
  • polyparaxylylene As an example of polyparaxylylene, the ability to show polychlorinated paraxylylene having a purity exceeding 99% is of course not limited to this.
  • the present invention can be used for the production of flexible displays, small organic electronic elements, nanobio devices and the like used in electronic devices and medical devices.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

　ゲート絶縁層が酸化物により形成されている場合はもとより、ゲート絶縁層が酸化物以外の物質により形成されている場合においても、ゲート絶縁層の表面の改質を行うことができ、それによりトランジスタ特性を著しく向上することを可能にした有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法を提供しようとするものであり、ゲート絶縁層上に有機半導体層を積層し、上記有機半導体層に電極を形成した有機薄膜トランジスタにおいて、ゲート絶縁層と有機半導体層との間において、上記ゲート絶縁層の表面に、上記有機半導体層と対向して接するように連続性のポリパラキシリレン膜よりなるポリパラキシリレン層を形成した。

Description

明 細 書
有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の 表面改質方法
技術分野
[0001] 本発明は、有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層 の表面改質方法に関する。
背景技術
[0002] 一般に、材料として有機物を用いた有機薄膜トランジスタが知られているが、こうし た有機薄膜トランジスタにおいては、ゲート絶縁層として、例えば、酸化物が用いられ ている。
そして、こうした酸ィ匕物をゲート絶縁層として用いた有機薄膜トランジスタにおいて は、そのトランジスタ特性を向上させるために、酸ィ匕物よりなるゲート絶縁層の表面改 質を行う手法が種々提案されて ヽる。
従来、これら酸ィ匕物よりなるゲート絶縁層の表面改質を行う手法としては、例えば、 octadecyltnchlorosilane (OT¾) ^Ι , 1 , 1, ά, 3, 3— hexamethyldisuazane
HMDS)といった自己組織ィ匕膜を形成する手法がとられてきた。なお、 OTSに関す る手法については非特許文献 1〜4を参照し、また、 HMDSに関する手法について は非特許文献 5を参照する。
[0003] し力しながら、上記した従来の手法は、ゲート絶縁層が酸ィ匕物により形成されている 場合に限定されるものであって、ゲート絶縁層が酸ィ匕物以外の物質により形成されて
V、る場合には適用することができな！/、と！/、う問題点があった。
[0004] また、有機薄膜トランジスタに関連する特許文献としては、例えば、特許文献 1とし て提示する特開 2003— 255857号公報がある。
[0005] 非特許文献 1 : D. J. Gundlach, J. A. Nichols, L. Zhou and T. N. Jackson,
Appl. Phys. Lett. 80, 2925 (2002)
非特許文献 2 : M. Shtein, J. Mapel, J. B. Benziger and S. Forrest, Appl. P hys. Lett. 81, 263 (2002) 非特許文献 3 : D. Knipp, R. A. Street, A. Volkel and J. Ho, J. Appl. Phys . 93, 347 (2003)
非特許文献 4 :J. Lee, K. Kim, J. H. Kim, S. Im and D. Jung, Appl. Phys . Lett. 82, 4169 (2003)
非特許文献 5 : 1. Yagi, K. Tsukagoshi, Y. Aoagi, Appl. Phys. Lett. 86, 103 502 (2005)
特許文献 1：特開 2003 - 255857号公報
発明の開示
発明が解決しょうとする課題
[0006] 本発明は、従来の技術の有する上記したような問題点に鑑みてなされたものであり 、その目的とするところは、ゲート絶縁層が酸ィ匕物により形成されている場合はもとよ り、ゲート絶縁層が酸ィ匕物以外の物質により形成されている場合においても、ゲート 絶縁層の表面の改質を行うことができ、それによりトランジスタ特性を著しく向上する ことを可能にした有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶 縁層の表面改質方法を提供しょうとするものである。
課題を解決するための手段
[0007] 上記目的を達成するために、本発明は、ゲート絶縁層の表面にポリパラキシリレン（ poly para-xylylene)よりなる層を形成するようにしたものである。
このゲート絶縁層の表面へのポリパラキシリレン層の形成は、例えば、化学蒸着法（ CVD)を用いてゲート絶縁層表面にポリパラキシリレン膜を成膜することにより行えば よい。
ここで、ポリパラキシリレンは、高純度、例えば、 99%以上の純度であることが好まし ぐ例えば、純度が 99%を越えるポリクロ口パラキシリレンを用いることができる。
こうした本発明によれば、酸化物あるいは酸化物以外の物質により形成されたゲー ト絶縁層の表面に形成されたポリパラキシリレン層により、ゲート絶縁層の表面が疎水 性に改質され、しきい値電圧が負になってゲート電圧がゼロのときにオフがとれるよう になるとともに、トランジスタとして安定した動作が得られるようになる。
[0008] 即ち、本発明は、ゲート絶縁層上に有機半導体層を積層し、上記有機半導体層に 電極を形成した有機薄膜トランジスタにおいて、ゲート絶縁層と有機半導体層との間 において、上記ゲート絶縁層の表面に、上記有機半導体層と対向して接するように 連続性のポリパラキシリレン膜よりなるポリパラキシリレン層を形成したものである。 また、本発明は、上記した発明において、上記ポリパラキシリレン膜は、膜厚が水の 接触角評価によって 85度以上の角度を示す連続膜であるようにしたものである。 また、本発明は、上記した発明において、上記ポリパラキシリレンは、純度が 99% 以上であるようにしたものである。
また、本発明は、上記した発明において、上記ポリパラキシリレン膜の厚さは、 5〜2 OOnmであるようにしたものである。
また、本発明は、上記した発明において、上記ポリパラキシリレンは、ポリクロ口パラ キシリレンであるようにしたものである。
また、本発明は、ゲート絶縁層上に有機半導体層を積層し、上記有機半導体層に 電極を形成した有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法におい て、化学蒸着法によりゲート絶縁層の表面にポリパラキシリレン膜を所定の厚さの連 続膜として成膜するようにしたものである。
また、本発明は、上記した発明において、上記連続膜の膜厚は、水の接触角評価 によって 85度以上の角度を示すものであるようにしたものである。
また、本発明は、上記した発明において、上記ポリパラキシリレンは、純度が 99% 以上であるようにしたものである。
また、本発明は、上記した発明において、上記連続膜の膜厚は、 5〜200nmであ るようにしたものである。
また、本発明は、上記した発明において、上記ポリパラキシリレンは、ポリクロ口パラ キシリレンであるようにしたものである。
発明の効果
本発明は、以上説明したように構成されているので、ゲート絶縁層が酸ィ匕物により 形成されている場合はもとより、ゲート絶縁層が酸ィ匕物以外の物質により形成されて いる場合においても、ゲート絶縁層の表面の改質を行うことができ、それによりトラン ジスタ特性を著しく向上することが可能になるという優れた効果を奏する。 図面の簡単な説明
[図 1]図 1は、本発明による有機薄膜トランジスタの実施の形態の一例を表す構成説 明図である。
[図 2]図 2 (a) (b)は、従来の技術による有機薄膜トランジスタと本発明による有機薄膜 トランジスタとを示し、図 2 (a)は、従来の技術による有機薄膜トランジスタの構成説明 図であり、図 2 (b)は、本発明による有機薄膜トランジスタ構成説明図である。
[図 3]図 3 (a) (b) (c)は、図 2 (a)の A矢視ならびに図 2 (b)の B矢視において光学顕 微鏡で観察した状態を示す説明図であり、図 3 (a)は、チャネル長 Lが 200 mの場 合を示し、図 3 (b)は、チャネル長が 100 μ mの場合を示し、図 3 (c)は、チャネル長 力 0 mの場合を示す。
[図 4]図 4 (a) (b)は、本願発明者によるチャネル長 Lが 50 mの従来の技術による有 機薄膜トランジスタを用いた実験結果を示すグラフであり、図 4 (a)は、トランジスタの 出力特性の測定結果を示すグラフであり、図 4 (b)は、トランジスタの伝達特性の測定 結果を示すグラフである。
[図 5]図 5は、本願発明者によるチャネル長 Lが 50 mの従来の技術による有機薄膜 トランジスタを用いた実験結果を示すグラフであり、 10回の測定を記録したグラフであ る。
[図 6]図 6 (a) (b)は、本願発明者によるチャネル長 Lが 50 mの本発明による有機薄 膜トランジスタを用いた実験結果を示すグラフであり、図 6 (a)は、トランジスタの出力 特性の測定結果を示すグラフであり、図 6 (b)は、トランジスタの伝達特性の測定結果 を示すグラフである。
[図 7]図 7は、本願発明者によるチャネル長 Lが 50 mの本発明による有機薄膜トラ ンジスタを用いた実験結果を示すグラフであり、 10回の測定を記録したグラフである
[図 8]図 8 (a) (b) (c)は、それぞれチャネル長 Lが 50 μ m、 100 μ m、 200 μ mの従 来の技術による有機薄膜トランジスタと本発明による有機薄膜トランジスタとを用いて 、しきい値電圧 V 、移動度およびオン/オフ比について、それぞれのチャネル長依
th
存性を測定した実験結果を示すグラフであり、図 8 (a)は、しきい値電圧 V のチヤネ ル長依存性を示すグラフであり、図 8 (b)は、移動度のチャネル長依存性を示すダラ フであり、図 8 (c)は、オン Zオフ比のチャネル長依存性を示すグラフである。
[図 9]図 9は、 SiO熱酸化膜の表面に形成された「dix— C」（商標）よりなる厚さ 10nm
2
のポリパラキシリレン膜を原子間力顕微鏡 (AFM)で観察した状態を示す説明図であ る。
[図 10]図 10 (a) (b)は、特願 2005— 27034 (出願日：平成 17年 2月 2日）「トップコン タクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジス タ」に示される吊橋構造を利用した有機薄膜トランジスタならびにその製造方法の説 明図であり、図 10 (a)は、 SiO酸化膜が形成された n型 Si基板上に三層構造よりなる
2
立体的な吊橋構造をレジストで形成した状態を示す上面説明図であり図 10 (b)は、 図 10 (a)の X—X線により破断した際の端面説明図である。
[図 11]図 11 (a) (b) (c)は、特願 2005— 27034 (出願日：平成 17年 2月 2日）「トップ コンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トラン ジスタ」に示される吊橋構造を利用した有機薄膜トランジスタならびにその製造方法 の説明図であり、図 11 (a)は、第 1の工程の説明図であり、図 11 (b)は、第 2の工程 の説明図であり、図 11 (c)は、第 3の工程の説明図である。
[図 12]図 12は、吊橋構造を利用した有機薄膜トランジスタの概念構成説明図である
[図 13]図 13 (a) (b) (c)は、吊橋構造を利用した有機薄膜トランジスタに本発明を適 用する際の処理を示す説明図であり、図 13 (a)は、 SiO酸化膜上に吊橋構造を備
2
えたレジストを形成した n型 Si基板を示す説明図であり、図 13 (b)は、ポリパラキシリ レン膜を形成する処理を示す説明図であり、図 13 (c)は、図 11 (a) (b) (c)に示す第 1の工程乃至第 3の工程を実施して得られたトランジスタ構造を示す説明図である。
[図 14]図 14は、本願発明者による図 11 (c)に示す構造を備えた有機薄膜トランジス タを用いた実験結果を示すグラフであり、図 11 (c)に示す構造を備えたトランジスタ の伝達特性の測定結果を示すグラフである。
[図 15]図 15は、本願発明者による図 13 (c)に示す本発明による構造を備えた有機 薄膜トランジスタを用いた実験結果を示すグラフであり、図 11 (c)に示す本発明によ る構造を備えたトランジスタの伝達特性の測定結果を示すグラフである。
[図 16]図 16 (a)は、 SiO酸ィ匕膜を原子間力顕微鏡で観察した状態を示す説明図で
2
あり、図 16 (b)は、 SiO酸化膜に水滴を 1滴滴下した状態を顕微鏡で観察した状態
2
を示す説明図である。
圆 17]図 17 (a)は、 HMDSを原子間力顕微鏡で観察した状態を示す説明図であり、 図 17 (b)は、 HMDSに水滴を 1滴滴下した状態を顕微鏡で観察した状態を示す説 明図である。
[図 18]図 18 (a)は、 SiO酸ィ匕膜上に形成された厚さ 10nmの「dix— C」（商標）に水
2
滴を 1滴滴下した状態を顕微鏡で観察した状態を示す説明図であり、図 18 (b)は、 S iO酸化膜上に形成された厚さ 415nmの「dix—C」（商標）に水滴を 1滴滴下した状
2
態を顕微鏡で観察した状態を示す説明図である。
符号の説明
10 有機薄膜トランジスタ
12 基板
12a 面
14 ゲート絶縁層
14a 表面
16 ポリパラキシリレン膜
16a 表面
18 有機半導体層
18a 表面
20 ソース電極
22 ドレイン電極
100 有機薄膜トランジスタ
102 n型 Si基板
104 SiO酸化膜
2
106 レジス卜
108 ペンタセン膜 110 ソース電極
112 ドレイン電極
発明を実施するための最良の形態
[0012] 以下、添付の図面を参照しながら、本発明による有機薄膜トランジスタおよび有機 薄膜トランジスタにおけるゲート絶縁層の表面改質方法の実施の形態の一例を詳細 に説明する。
[0013] 図 1には、本発明による有機薄膜トランジスタの実施の形態の一例を表す構成説明 図が示されている。
即ち、本発明の実施の形態の一例による有機薄膜トランジスタ 10は、基板兼ゲート 電極として機能するゲート層たる半導体よりなる基板 12と、基板 12の一方の面 12a に形成された絶縁性材料よりなるゲート絶縁層 14と、ゲート絶縁層 14の表面 14aに ポリパラキシリレンを成膜して形成されたポリパラキシリレン層たるポリパラキシリレン 膜 16と、ポリパラキシリレン膜 16の表面 16aに形成された有機材料よりなる活性層た る有機半導体層 18と、有機半導体層 18の表面 18aに導電性材料により形成された 第 1の電極たるソース電極 20と、有機半導体層 18の表面 18aに導電性材料により形 成された第 2の電極たるドレイン電極 22とを有して構成されている。
即ち、この有機薄膜トランジスタ 10においては、ポリパラキシリレン膜 16と有機半導 体層 18とが対向して接しており、有機半導体層 18の直下にポリパラキシリレン膜 16 が配置されている。
なお、ポリパラキシリレン膜 16ならびに有機半導体層 18は、例えば、蒸着により形 成すればよい。
ここで、基板 12としては、例えば、リンをドーピングした Si基板たる n型 Si基板を用 いることができるが、これに限定されるものではなぐ種々の半導体材料に各種の不 純物をドーピングした n型半導体基板や p型半導体基板を用いることができる。
また、ゲート絶縁層 14としては、例えば、絶縁性材料である SiO膜を用いることが
2
できるが、これに限定されるものではなぐ SiOのような酸ィ匕物に代えて、例えば、 po
2
lyvinylphenol (PVP)、 polyvinylalcohol (PVA)、 polystyrene (PS)のよつな咼. 分子膜などを用いることができる。 さらに、ポリパラキシリレン膜 16は、連続膜、即ち、孔などが開いていない連続性の 膜として形成されており、例えば、高純度のポリパラキシリレン、より詳細には、純度が 99%以上のポリパラキシリレンにより形成することが好ましい。また、ポリパラキシリレ ン膜の膜厚は特に限定されるものではないが、 5〜200nm程度とすることが好ましく 、さらに、 5〜： LOOnm程度とすることが好ましい。特に、ポリパラキシリレン膜 16の表 面が均質に形成できる場合には、例えば、 5nm程度まで膜厚を薄くすることが可能 である。
なお、高純度のポリパラキシリレンを使用することで、表面が均質な膜の形成が可 會 になる。
さらにまた、有機半導体層 18を形成するための有機材料としては、例えば、ペンタ セン（Pentacene)を用いることができる力 これに限定されるものではなぐ種々の有 機材料、例えば、銅フタロシアニンゃチォフェン類などを用いることができる。
また、ソース電極 20ならびにドレイン電極 22は、例えば、有機半導体層 18の表面 1 8aに導電性材料である金属、例えば、 Auを蒸着により堆積して形成することができ、 こうして形成した Au電極をソース電極 20ならびにドレイン電極 22として用いることが できる。なお、ソース電極 20ならびにドレイン電極 22として用いる導電性材料は、 Au に限定されるものではなぐ Ptや Agなどを用いることができる。
[0014] 以上の構成において、上記した有機薄膜トランジスタ 10においては、ポリパラキシリ レン膜 16によりゲート絶縁層 14の表面が親水性力も疎水性に改質され、それにより 有機薄膜トランジスタ 10のトランジスタ特性を著しく向上することができた。
[0015] 次に、本願発明者による実験およびその結果について説明する力 この実験にお いては、従来の技術による有機薄膜トランジスタと本発明による有機薄膜トランジスタ とをそれぞれ作製し、両者のトランジスタ特性を比較した。
まず、実験に使用した従来の技術による有機薄膜トランジスタおよび本発明による 有機薄膜トランジスタの製造方法について説明すると、まず、基板 12として、一方の 面にゲート絶縁層 14として厚さ 200nmの SiO熱酸化膜が形成された n型 Si基板を
2
6枚用意し、これらをアセトンおよびイソプロピルアルコールで溶液洗浄した後に、酸 素プラズマクリーニングを行った。 上記した処理を行った 6枚の n型 Si基板のうちの 3枚の n型 Si基板について、その S iO熱酸ィ匕膜の表面にのみ、ポリパラキシリレン膜 16として純度 99%以上の高純度
2
の リクロロノヽフキシリレン (poly chloro— para— xylylene)よりなる! ¼を 10nmの 厚さとなるように化学蒸着法 (CVD)により成膜した。
なお、この実験においては、純度 99%以上の高純度のポリクロ口パラキシリレンとし て、第三化成株式会社製の「diX」（商標）と総称されているポリパラキシリレンの一つ である「dix— C」（商標）を用いた。なお、「diX」（商標）は、 99%を越える純度をもつ ている。
また、この実験において「dix— C」（商標）を SiO熱酸化膜の表面に化学蒸着法に
2
より蒸着するには、岸本産業株式会社製の「DACS— 0」（商標)と称される第三化成 株式会社製の「diX」（商標）をコーティングするための専用の装置を用いて減圧下で 行った。この装置は、気化炉、分解炉、蒸着室の 3部分カゝら構成されており、蒸着室 には SiO熱酸化膜を形成した n型 Si基板を配置し、気化炉にはコーティング材料で
2
ある「dix— C」（商標）の粉体を配置する。そして、装置内を減圧した後に、気化炉を 昇温(120〜180° して「 —じ」（商標）を気化させる。この気化ガスが真空ポンプ に引かれて蒸着室側に流れ、高温 (650〜700°C)の分解炉を通過すると、熱分解さ れてモノマーになる。さらに、このモノマーが室温の蒸着室内で SiO熱酸化膜に接
2
触すると、熱を奪われてその表面で重合し、 SiO
2熱酸化膜の表面に高分子量ポリパ ラキシリレン膜が形成されることになる。
それから、上記した 6枚の n型 Si基板上に、有機半導体層 18として、メタルマスクを 通して厚さ 30nmのペンタセン膜を真空蒸着した。
次に、メタルマスクを交換し、上記のようにして真空蒸着したペンタセン膜の表面に 、ソース電極 20およびドレイン電極 22として厚さ 50nmの Au膜を形成し、これにより 、従来の技術による 3個の有機薄膜トランジスタ（図 2 (a)参照）と本発明による 3個の 有機薄膜トランジスタ（図 2 (b)参照）とをそれぞれ作製した。
ここで、従来の技術による 3個の有機薄膜トランジスタ（図 2 (a)参照）と本発明による 3個の有機薄膜トランジスタ（図 2 (b)参照）とは、それぞれ図 2 (a)の A矢視または図 2 (b)の B矢視において、図 3 (a) (b) (c)に示すように、チャネル長 L力 ^OO /z m (図 3 ( a)参照）、 100 m (図 3 (b)参照）および 50 m (図 3 (c) )となるようにそれぞれ形成 した。なお、チャネル幅 Wは、全て lmmとした。
従って、上記した製造方法によれば、チャネル長 Lが 200 μ m、 100 μ mまたは 50 /z mの 3個の従来の技術による 3個の有機薄膜トランジスタと、同様に、チャネル長 L 力 S200 μ m、 100 μ mまたは 50 μ mの 3個の本発明による 3個の有機薄膜トランジス タとが得られることになる。
なお、上記した製造方法においては、蒸着時の真空度は、いずれの場合も 2 X 10 _4Paである。
[0016] まず、チャネル長 Lが 50 μ mの従来の技術による有機薄膜トランジスタ（図 2 (a)お よび図 3 (c)参照)を用いて、トランジスタの出力特性と伝達特性とを測定した。
ここで、図 4 (a)はトランジスタの出力特性の当該測定結果を示すグラフであり、図 4 (b)はトランジスタの伝達特性の当該測定結果を示すグラフである。なお、図 2乃至 図 3において、 I はドレイン電流であり、 V はドレイン電圧であり、 V はゲート電圧で
D D G
あり、 V はしきい値電圧であり、以下に説明する各グラフにおいても同様とする。
th
この測定結果は、図 4 (b)に示されているように、しきい値電圧 V が + 10Vとなり、
th
しきい値電圧 V が正値をとるものであった。即ち、ゲート電圧を印加しなくても電流
th
が流れることになり、ゲート電圧がゼロのときにオフがとれていないものであった。 なお、トランジスタの移動度は 0. 069cm2ZVsであり、オン Zオフ比は 6. 4 X 103 である。
また、このチャネル長 Lが 50 mの従来の技術による有機薄膜トランジスタにおい ては、図 5の 10回の測定を記録したグラフに示すように、測定を繰り返すと測定値が グラフ上で左力も右へシフトしていき、測定を繰り返すと測定値が変化することになつ て、動作が安定しないものであった。なお、測定 1回につき、 45秒を要した。
[0017] 一方、チャネル長 Lが 50 mの本発明による有機薄膜トランジスタ（図 2 (b)および 図 3 (c)参照)を用いて、トランジスタの出力特性と伝達特性とを測定した結果が図 6 ( a) (b)に示されている。
ここで、図 6 (a)はトランジスタの出力特性の当該測定結果を示すグラフであり、図 6 (b)はトランジスタの伝達特性の当該測定結果を示すグラフであるが、この測定結果 は、図 6 (b)に示されているように、しきい値電圧 V が一 12Vとなり、しきい値電圧 V
th th が負値をとるものであった。即ち、ゲート電圧を印加しないと電流が流れないものであ り、ゲート電圧がゼロのときにオフがとれていた。
なお、トランジスタの移動度は 0. 17cm2ZVsであり、オン Zオフ比は 8. 9 X 104で ある。
また、このチャネル長 Lが 50 mの本発明による有機薄膜トランジスタにおいては、 図 7の 10回の測定を記録したグラフに示すように、測定を繰り返しても測定値がほぼ 重なっており、測定を繰り返しても測定値がほとんど変化することがなぐ安定した動 作を示すものであった。なお、測定 1回につき、 45秒を要した。
[0018] 次に、それぞれチャネル長 Lが 50 μ m、 100 μ m、 200 μ mの従来の技術による有 機薄膜トランジスタと本発明による有機薄膜トランジスタとを用いて、しき ヽ値電圧 V
th
、移動度およびオン/オフ比について、それぞれのチャネル長依存性を測定した。 その測定結果が図 8 (a) (b) (c)に示されており、図 8 (a)はしきい値電圧 V のチヤ
th ネル長依存性を示すグラフであり、図 8 (b)は移動度のチャネル長依存性を示すダラ フであり、図 8(c)はオン Zオフ比のチャネル長依存性を示すグラフである。
これら図 8 (a) (b) (c)のグラフに示されているように、チャネル長 Lが 50 m、 100 μ m、 200 μ mのいずれのチャネル長においても、本発明による有機薄膜トランジス タは従来の技術による有機薄膜トランジスタよりも、しきい値電圧 V 、移動度および
th
オン Zオフ比の点で大幅な改善を示して 、る。
[0019] ここで、図 9には、 SiO熱酸化膜の表面に形成された「dix— C」（商標）よりなる厚さ
2
10nmのポリパラキシリレン膜を原子間力顕微鏡 (AFM)で観察した状態を示す説明 図が示されている。
この「dix— C」（商標）よりなる厚さ 10nmのポリパラキシリレン膜は、
平均粗さ（Ra) =0. 4847nm
最大高低差 (P— V) =4. 76nm
自乗平均面粗さ（RMS) =0. 6093nm
であり、比較的平らな表面形状を備えている。
なお、参考までに、 n型 Si基板に形成した SiO熱酸化膜は、 自乗平均面粗さ（RMS) =0. 158nm
であった。
[0020] また、ポリパラキシリレン膜は、物体の表面を非常によくまわりこんで成長するという 特性があるため、本願出願人により提案された以下に説明する形状のトランジスタに も本発明を適用することができる。
即ち、本願出願人は、特願 2005 - 27034 (出願日：平成 17年 2月 2日）「トップコン タクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジス タ」として、図 10乃至図 12を参照しながら説明する吊橋構造を利用した有機薄膜トラ ンジスタならびにその製造方法を提案して 、る。
この吊橋構造を利用した有機薄膜トランジスタを作製するには、まず、一方の面に ゲート絶縁層として厚さ 50nmの SiO酸ィ匕膜 104 (ゲート絶縁層 14に対応する。）が
2
形成された n型 Si基板 102 (基板 12に対応する。）上に、電子線リソグラフィー技術を 用いて三層構造よりなる立体的な吊橋構造をレジスト 106により形成する（図 10 (a) ( b)参照)。
それから、 SiO酸ィ匕膜 104上に吊橋構造を備えたレジスト 106を形成した n型 Si基
2
板 102に対し、垂直方向に対して 45度の蒸着角度でペンタセン膜 108 (有機半導体 層 18に対応する）を蒸着する第 1の工程 (図 11 (a)参照）と、垂直方向に対して第 1 の工程における蒸着角度と対称となる 45度の蒸着角度でペンタセン膜 108 (有機半 導体層 18に対応する）を蒸着する第 2の工程 (図 11 (b)参照）と、垂直方向からソー ス電極 110 (ソース電極 20に対応する。 )ならびにドレイン電極 112 (ドレイン電極 22 に対応する。 )となる金属材料を蒸着する第 3の工程 (図 11 (c)参照）とを行うことによ り、図 12に概念的に示すような吊橋構造を利用した有機薄膜トランジスタ 100を形成 することができる。
なお、こうした吊橋構造を利用した有機薄膜トランジスタにおいては、吊橋構造の下 がチャネルとなる。
[0021] ここで、上記した吊橋構造を利用した有機薄膜トランジスタに本発明を適用するに 際しては、図 13 (a) (b) (c)に示すように、厚さ 50nmの SiO酸化膜 104上に吊橋構
2
造を備えたレジスト 106を形成した n型 Si基板 102に対し（図 13 (a)参照）、ポリパラ キシリレン膜 16として純度 99%を越える高純度のポリクロ口パラキシリレンである「dix — C」（商標）を lOnmの厚さとなるように化学蒸着法により形成する（図 13 (b)参照)。 ポリパラキシリレン膜は、物体の表面を非常によくまわりこんで成長するという特性が あるため、吊橋構造の下にもまわりこんで成長する。
それから、上記において説明した図 11 (a) (b) (c)に示す第 1の工程乃至第 3のェ 程を実施してトランジスタ構造を形成する（図 13 (c)参照)。
[0022] 次に、図 11 (c)に示す構造を備えた有機薄膜トランジスタと図 13 (c)に示す本発明 による構造を備えた有機薄膜トランジスタとを用いて、トランジスタの伝達特性を測定 した。なお、図 11 (c)に示す構造を備えた有機薄膜トランジスタのチャネル長は 0. 4 μ mであり、そのチャネル幅は 3 μ mであった。一方、図 13 (c)に示す本発明による 構造を備えた有機薄膜トランジスタのチャネル長は 0. 35 mであり、そのチャネル 幅は 2. 9 mであり、ポリパラキシリレン膜 16たる「dix— C」（商標）の厚さは上記した 通り lOnmである。
図 14は、図 11 (c)に示す構造を備えた有機薄膜トランジスタの伝達特性の当該測 定結果を示すグラフであり、しきい値電圧 V がー 0. 3 Vであり、トランジスタの移動度 th
は 0. 029cm2ZVsであり、オン Zオフ比は 2. 5 X 102であった。
一方、図 15は、図 13 (c)に示す本発明による構造を備えた有機薄膜トランジスタの 伝達特性の当該測定結果を示すグラフであり、しきい値電圧 V
thがー 5. 6Vであり、ト ランジスタの移動度は 0. 044cm2ZVsであり、オン Zオフ比は 4. 8 X 103となってお り、図 11 (c)に示す構造を備えた有機薄膜トランジスタよりも特性の向上が図られて いる。
[0023] ここで、水の接触角を評価する接触角測定法により、ポリパラキシリレン膜 16たる「d ix-Cj (商標)の水の接触角を測定した測定結果について説明する。
なお、この水の接触角測定法とは、基板上に水滴を 1滴滴下し、水端の基板との接 点角度を計測するという測定方法である。
ここで、比較のため、 Si基板上に形成された SiO酸化膜と、 Si基板上に形成された
2
SiO酸ィ匕膜の表面にスピンコートにより被覆された HMDSとについても測定した。
2
図 16 (a)には上記 SiO酸ィ匕膜を原子間力顕微鏡で観察した状態を示す説明図が 示されており、図 16 (b)には上記 SiO酸化膜に水滴を 1滴滴下した状態を顕微鏡で
2
観察した状態を示す説明図が示されている。
この SiO膜の自乗平均面粗さ（RMS)は 0. 1580nmであり、水の接触角は 6. 8度
2
であった。
また、図 17 (a)には上記 HMDSを原子間力顕微鏡で観察した状態を示す説明図 が示されており、図 17 (b)には上記 HMDSに水滴を 1滴滴下した状態を顕微鏡で観 察した状態を示す説明図が示されている。
この HMDSの自乗平均面粗さ（RMS)は 0. 1638nmであり、水の接触角は 70度 であった。
そして、図 18 (a)には SiO酸ィ匕膜上に形成された厚さ 10nmの「dix— C」（商標）
2
に水滴を 1滴滴下した状態を顕微鏡で観察した状態を示す説明図が示されており、 図 18 (b)には SiO酸ィ匕膜上に形成された厚さ 415nmの「dix— C」（商標）に水滴を
2
1滴滴下した状態を顕微鏡で観察した状態を示す説明図が示されている。
「dix— C」（商標）については、膜厚が 10nmと 415nmとのいずれの場合にも、水の 接触角は 87度であった。即ち、「dix— C」（商標）の膜厚を薄くしても厚くしても水の 接触角は変化しない。
ここで、ゲート絶縁層 14の表面を疎水性に改質するためには水の接触角を大きく する必要があるが、「dix— C」（商標）の膜厚を薄くしても厚くしても水の接触角は変 化しないものであり、ポリパラキシリレン膜 16が連続膜であるならば、 5nm程度の膜 厚でも 85度以上の水の接触角が得られ、ゲート絶縁層 14の表面が疎水性に改質さ れる。
なお、以上において説明した上記した実施の形態は、以下の（1)乃至（3)に説明 するように変形してちょい。
(1)上記した実施の形態においては、ポリパラキシリレンの一例として、純度が 99% を越えるポリクロ口パラキシリレンを示した力 これに限られるものではないことは勿論 であり、例 ば、 4— amino (2, 2) pamcyclophane、 4― aminomethyl ( 2 , 2) para cyclophane^ tetrachloro (2, 2) paracyclophane^ 1, 1, 9, 9― tetr af luor o ( 2 , 2) pamcyclophaneなどを初期材料とするポリパラキシリレン誘導体を用いることがで きる。
(2)上記した実施の形態においては、基板 12、ゲート絶縁層 14、有機半導体層 18 、ソース電極 20ならびにドレイン電極 22について、具体的な材料名や厚さを示した 力 これらの材料や厚さは単なる例示に過ぎないものであることは勿論であり、設計 条件などに応じて材料や厚さは適宜に選択してよいことは勿論である。
(3)上記した実施の形態ならびに上記した（1)乃至（2)に示す変形例は、適宜に 組み合わせるようにしてもよ!、。
産業上の利用可能性
本発明は、電子機器や医療機器などに用いられるフレキシブルディスプレイ、微小 有機電子素子あるいはナノバイオデバイスなどの製造に利用することができる。

Claims

請求の範囲
[1] ゲート絶縁層上に有機半導体層を積層し、前記有機半導体層に電極を形成した有 機薄膜トランジスタにおいて、
ゲート絶縁層と有機半導体層との間において、前記ゲート絶縁層の表面に、前記 有機半導体層と対向して接するように連続性のポリパラキシリレン膜よりなるポリパラ キシリレン層を形成した
ことを特徴とする有機薄膜トランジスタ。
[2] 請求項 1に記載の有機薄膜トランジスタにお 、て、
前記ポリパラキシリレン膜は、膜厚が水の接触角評価によって 85度以上の角度を 示す連続膜である
ことを特徴とする有機薄膜トランジスタ。
[3] 請求項 1または 2のいずれか 1項に記載の有機薄膜トランジスタにおいて、
前記ポリパラキシリレンは、純度が 99%以上である
ことを特徴とする有機薄膜トランジスタ。
[4] 請求項 1、 2または 3のいずれか 1項に記載の有機薄膜トランジスタにおいて、 前記ポリパラキシリレン膜の厚さは、 5〜200nmである
ことを特徴とする有機薄膜トランジスタ。
[5] 請求項 1、 2、 3または 4のいずれ力 1項に記載の有機薄膜トランジスタにおいて、 前記ポリパラキシリレンは、ポリクロ口パラキシリレンである
ことを特徴とする有機薄膜トランジスタ。
[6] ゲート絶縁層上に有機半導体層を積層し、前記有機半導体層に電極を形成した有 機薄膜トランジスタにおけるゲート絶縁層の表面改質方法において、
化学蒸着法によりゲート絶縁層の表面にポリパラキシリレン膜を所定の厚さの連続 膜として成膜する
ことを特徴とする有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法。
[7] 請求項 6に記載の有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法に おいて、
前記連続膜の膜厚は、水の接触角評価によって 85度以上の角度を示すものであ る
ことを特徴とする有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法。
[8] 請求項 6または 7のいずれか 1項に記載の有機薄膜トランジスタにおけるゲート絶縁 層の表面改質方法において、
前記ポリパラキシリレンは、純度が 99%以上である
ことを特徴とする有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法。
[9] 請求項 6、 7または 8のいずれか 1項に記載の有機薄膜トランジスタにおけるゲート 絶縁層の表面改質方法において、
前記連続膜の膜厚は、 5〜200nmである
ことを特徴とする有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法。
[10] 請求項 6、 7、 8または 9のいずれ力 1項に記載の有機薄膜トランジスタにおけるゲー ト絶縁層の表面改質方法において、
前記ポリパラキシリレンは、ポリクロ口パラキシリレンである
ことを特徴とする有機薄膜トランジスタ。
PCT/JP2006/316687 2005-08-31 2006-08-25 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法 WO2007026608A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/065,416 US20080315190A1 (en) 2005-08-31 2006-08-25 Organic Thin Film Transistor and Method for Surface Modification of Gate Insulating Layer of Organic Thin Film Transistor
EP06783033A EP1930940A1 (en) 2005-08-31 2006-08-25 Organic thin film transistor, and method for surface modification of gate insulating layer in organic thin film transistor
JP2007533210A JPWO2007026608A1 (ja) 2005-08-31 2006-08-25 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-252256 2005-08-31
JP2005252256 2005-08-31

Publications (1)

Publication Number Publication Date
WO2007026608A1 true WO2007026608A1 (ja) 2007-03-08

Family

ID=37808702

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316687 WO2007026608A1 (ja) 2005-08-31 2006-08-25 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法

Country Status (4)

Country Link
US (1) US20080315190A1 (ja)
EP (1) EP1930940A1 (ja)
JP (1) JPWO2007026608A1 (ja)
WO (1) WO2007026608A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155930A1 (ja) * 2007-06-20 2008-12-24 Nec Corporation スイッチング素子
JP2012155832A (ja) * 2011-01-07 2012-08-16 Nhk Spring Co Ltd 圧電素子の製造方法、圧電素子、圧電アクチュエータ、及びヘッド・サスペンション

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
US10388895B2 (en) * 2017-11-07 2019-08-20 Shenzhen China Star Optoelectonics Semiconductor Display Technology Co., Ltd. Organic thin film transistor with charge injection layer and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154709A (ja) * 2003-10-31 2005-06-16 Ricoh Co Ltd 有機半導体材料および有機薄膜トランジスタ並びにその製造方法
JP2006173532A (ja) * 2004-12-20 2006-06-29 Nippon Hoso Kyokai <Nhk> 有機トランジスタおよび有機トランジスタの形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166689B2 (en) * 2003-02-13 2007-01-23 Ricoh Company, Ltd. Aryl amine polymer, thin film transistor using the aryl amine polymer, and method of manufacturing the thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154709A (ja) * 2003-10-31 2005-06-16 Ricoh Co Ltd 有機半導体材料および有機薄膜トランジスタ並びにその製造方法
JP2006173532A (ja) * 2004-12-20 2006-06-29 Nippon Hoso Kyokai <Nhk> 有機トランジスタおよび有機トランジスタの形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155930A1 (ja) * 2007-06-20 2008-12-24 Nec Corporation スイッチング素子
US8101948B2 (en) 2007-06-20 2012-01-24 Nec Corporation Switching element
JP2012155832A (ja) * 2011-01-07 2012-08-16 Nhk Spring Co Ltd 圧電素子の製造方法、圧電素子、圧電アクチュエータ、及びヘッド・サスペンション
US9318135B2 (en) 2011-01-07 2016-04-19 Nhk Spring Co., Ltd. Method of manufacturing piezoelectric element
US10431245B2 (en) 2011-01-07 2019-10-01 Nhk Spring Co., Ltd. Piezoelectric element having polymer coating, piezoelectric actuator using said piezoelectric element, and head suspension using said piezoelectric actuator

Also Published As

Publication number Publication date
US20080315190A1 (en) 2008-12-25
EP1930940A1 (en) 2008-06-11
JPWO2007026608A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
Liang et al. High mobility flexible graphene field-effect transistors and ambipolar radio-frequency circuits
KR101410929B1 (ko) 탄소나노튜브의 전사방법
TWI552191B (zh) Connection structure and manufacturing method thereof, semiconductor device
Cho et al. Patterned multiwall carbon nanotube films as materials of NO2 gas sensors
US9102118B2 (en) Forming patterned graphene layers
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
TWI632679B (zh) Electronic device and method of manufacturing same
JP5337309B2 (ja) 加熱素子のナノはんだ付け
US10475549B2 (en) Structure including molecular monolayer and graphene electrode, flexible electronic device, and method of producing the same
US9929237B2 (en) Method for manufacturing graphine film electronic device
Kim et al. Amorphous carbon films for electronic applications
Hallam et al. Large area suspended graphene for nano‐mechanical devices
WO2007026608A1 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法
JP6598763B2 (ja) カーボンナノチューブアレイの製造方法および電界効果トランジスタの製造方法
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
JP2008235374A (ja) 有機電界効果トランジスタ
Choi et al. Unusually high optical transparency in hexagonal nanopatterned graphene with enhanced conductivity by chemical doping
WO2010137664A1 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
KR20130026679A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
Wang et al. Effect of the Different Substrates and the Film Thickness on the Surface Roughness of Step Structure
Wu et al. Lithography‐Free Microfabrication of Electrode Arrays with 2 μm Electrode Gaps Using Topographic Templates
US11453590B2 (en) Methods to pattern carbon nanotube sheets
WO2010010176A1 (fr) Procede de microstructuration d&#39;une couche de diamant
Liday et al. Application Of Carbon Nanotubes And Reduced Graphene Oxide Layers For Ohmic Contacts To p–GaN
JP2022163995A (ja) グラフェン積層体とその作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007533210

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006783033

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12065416

Country of ref document: US