TWI632679B - Electronic device and method of manufacturing same - Google Patents

Electronic device and method of manufacturing same Download PDF

Info

Publication number
TWI632679B
TWI632679B TW103103500A TW103103500A TWI632679B TW I632679 B TWI632679 B TW I632679B TW 103103500 A TW103103500 A TW 103103500A TW 103103500 A TW103103500 A TW 103103500A TW I632679 B TWI632679 B TW I632679B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
graphene
lower layer
upper layer
Prior art date
Application number
TW103103500A
Other languages
English (en)
Other versions
TW201501290A (zh
Inventor
佐藤信太郎
山田綾香
八木克典
高橋慎
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201501290A publication Critical patent/TW201501290A/zh
Application granted granted Critical
Publication of TWI632679B publication Critical patent/TWI632679B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

一種電子裝置，係含有奈米碳材料及與奈米碳材料電連接之一對電極，並含有下層及上層，其中該下層係形成於奈米碳材料下且由具有摻雜功能之至少1種分子材料所構成，該上層係形成於奈米碳材料上且由具有相反極性的摻雜功能之至少2種分子材料所構成；奈米碳材料係藉由下層及上層而在一對電極間的區域構成選自NPN結構、PNP結構、N+P-P+結構、及P+N-N+結構之1種。依照該構成，實現一種藉由比較簡便的結構將奈米碳材料使用作為通道之可靠性高的電子裝置，其中該奈米碳材料係使用分子材料形成有能帶隙(band gap)。

Description

電子裝置及其製造方法 發明領域
本發明係有關於一種電子裝置及其製造方法。
發明背景
目前，LSI係藉由微細化來謀求提升其特性。但是，微細化進展係已到達電晶體的閘極長度為小於30nm，導致微細化的缺點逐漸顯現。因此，已進行將移動度更高之另外的材料利用於通道而代替先前所利用的矽，來謀求提升特性之嘗試。作為該等材料，雖然舉出鍺、InGaAs等的化合物半導體作為候補，但是係二維材料且移動度非常高的石墨烯(graphene)亦受到注目。
因為石墨烯係即便在室溫亦具有100,000cm2/Vs左右的高移動度，而且電子、電洞的移動度係沒有差異，所以被期待作為將來的通道材料。但是，因為石墨烯係沒有能帶隙，直接的狀態下係ON/OFF比小而難以利用作為開關單元。因此，為了形成能帶隙，有提案揭示將石墨烯加工成為帶狀等各式各樣的手法。作為種手法之一，有提案揭示對二層石墨烯垂直地施行電場。此時，為了在二層石墨烯的上下設置電極，致使元件結構變成稍微複雜。已進 行在二層石墨烯的上下層各自堆積能夠摻雜電洞、電子的分子材料而代替設置電極，來形成能帶隙之嘗試。
先前技術文獻 非專利文獻
非專利文獻1：H. Sugimura等人，Surf. Interf. Anal. (表面與界面分析) 34 (2002) 550.
非專利文獻2：K. S. Novoselov等人，Science(科學期刊) 306(2004)666.
非專利文獻3：S. Lee等人，Nano Lett.(奈米通訊) 10(2010)4702.
發明概要
在二層石墨烯的上下堆積分子材料而形成能帶隙之嘗試，就元件結構不必設置電場施加用的電極而言，在元件製造上係有利的。但是，現狀係停留在能帶隙形成的原理驗證，實際上關於如何設置電晶體結構方面，則尚未確立。
本發明係鑒於上述的課題而進行，其目的係提供一種藉由比較簡便的結構將奈米碳材料使用作為通道之可靠性高的電子裝置及其製造方法，其中該奈米碳材料係使用分子材料形成有能帶隙。
本發明的電子裝置，係含有奈米碳材料及與前述 奈米碳材料電連接之一對電極，並含有下層及上層，其中該下層係形成於前述奈米碳材料下且由具有摻雜功能之至少1種分子材料所構成，該上層係形成於前述奈米碳材料上且由具有相反極性的摻雜功能之至少2種分子材料所構成；前述奈米碳材料係藉由前述下層及前述上層而在前述一對電極間的區域構成選自NPN結構、PNP結構、N+P-P+結構、及P+N-N+結構之1種。
本發明的電子裝置之製造方法，係包含以下步驟：形成由具有摻雜功能之至少1種分子材料所構成之下層之步驟；在前述下層上形成奈米碳材料之步驟；形成與前述奈米碳材料電連接之一對電極之步驟；及，在前述奈米碳材料上形成由具有相反極性的摻雜功能之至少2種分子材料所構成之上層之步驟；前述奈米碳材料係藉由前述下層及前述上層，而在前一對電極間的區域構成選自NPN結構、PNP結構、N+P-P+結構、及P+N-N+結構之1種。
依照本發明，實現一種藉由比較簡便的結構將奈米碳材料使用作為通道之可靠性高的電子裝置，其中該奈米碳材料係使用分子材料形成有能帶隙。
1‧‧‧基板
2、21、31‧‧‧下層
3‧‧‧二層石墨烯
4、11、22‧‧‧源極電極
5、12、23‧‧‧汲極電極
6、24、13、34‧‧‧上層
6a、13a、21a、24a、34a‧‧‧第1上層
6b、13b、21b、24b、34b‧‧‧第2上層
7‧‧‧閘極絕緣膜
8‧‧‧閘極電極
31a‧‧‧第1下層
31b‧‧‧第2下層
34c‧‧‧第3上層
P‧‧‧P型
N‧‧‧N型
N+‧‧‧N+型
N-‧‧‧N-型
P+‧‧‧P+型
P-‧‧‧P-型
圖1A係依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖1B係接續圖1A，依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖1C係接續圖1B，依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖2A係接續圖1C，依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖2B係接續圖2A，依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖2C係接續圖2B，依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖3A係依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖3B係接續圖3A，依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖3C係接續圖3B，依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖4A係接續圖3C，依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖4B係接續圖4A，依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖4C係接續圖4B，依照步驟順序顯示第1實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖5A係依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖5B係接續圖5A，依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖5C係接續圖5B，依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖6A係接續圖5C，依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖6B係接續圖6A，依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖6C係接續圖6B，依照步驟順序顯示第2實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
圖7A係依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖7B係接續圖7A，依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖7C係接續圖7B，依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖8A係接續圖7C，依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖8B係接續圖8A，依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
圖8C係接續圖8B，依照步驟順序顯示第2實施形態變形例之石墨烯．電晶體的製造方法之概略剖面圖。
用以實施發明之形態
(第1實施形態)
在本實施形態，係揭示在通道材料使用石墨烯之電晶體 (石墨烯．電晶體)。在本實施形態，係同時說明石墨烯．電晶體的構成及其製造方法。
圖1A~圖2C係依照步驟順序顯示第1實施形態之石墨烯．電晶體的製造方法之概略剖面圖。
首先，如圖1A所顯示，在基板1上形成下層2。
詳言之，係首先準備基板1，在此係Si基板，藉由熱氧化等在Si基板上形成矽氧化膜。
其次，在矽氧化膜上，藉由氣相法(參照非專利文獻1)以單分子層亦即所謂SAM膜的方式形成下層2。
詳言之，係將在Si上形成有矽氧化膜之基板1，及作為分子材料且已裝入開放容器之電子供給性N型摻雜劑分子，在此為N-二甲基-3-胺丙基甲氧基矽烷，在大氣壓下封入手套箱(glove box)內的TEFLON(註冊商標)性密閉容器中。隨後，將該密閉容器放置在電爐內而進行加熱處理數小時左右。加熱溫度係例如設為100℃。藉由該加熱處理，能夠在矽氧化膜上形成N-二甲基-3-胺丙基甲氧基矽烷的SAM膜(以下，記載為N(CH3)2-SAM)。
其次，對所形成的SAM膜施行各種處理。具體而言係依次進行甲苯處理、乙醇處理各自10分鐘左右。隨後，使用N2進行吹氣處理。
如以上進行，能夠形成SAM膜亦即下層2。
接著，如圖1B所顯示，在下層2上轉印形成二層石墨烯3且將下層2及二層石墨烯3進行加工。
二層石墨烯，係可使用黏著膠帶從石墨(graphite)結晶 剝離的方法而進行轉印(參照非專利文獻2)，亦可以將藉由CVD法所得到者進行轉印(參照非專利文獻3)。
其次，藉由適當的微影術及蝕刻將轉印後的石墨烯及下層2進行加工。石墨烯的蝕刻，係例如設為利用氧電漿等之乾式蝕刻。下層2的蝕刻係例如設為使用氧電漿或UV臭氧之乾式蝕刻。如以上進行，能夠在下層2上形成構成通道區域之二層石墨烯3。
接著，如圖1C所顯示，以與二層石墨烯3的兩端部位接觸之方式形成源極電極4及汲極電極5。
詳言之，係以覆蓋下層2及二層石墨烯3的方式將光阻塗布在全面，藉由光微影術進行加工光阻而在源極電極及汲極電極的預定形成部位形成各自開口。將電極材料連續地堆積在包含開口內之全面。電極材料係例如設為Ti/Au(Ti為下層)且依次堆積Ti成為20nm左右的厚度，堆積Au成為500nm左右的厚度。藉由比較厚地形成Ti，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。藉由剝落法將光阻及其上的Ti及Au除去。如以上進行，能夠以與二層石墨烯3的兩端部位接觸的方式來形成一對電極亦即源極電極4及汲極電極5。
又，考慮圖式的觀看容易性，而將源極電極4及汲極電極5的二層結構(Ti/Au)之圖示省略。
接著，如圖2A所顯示，在二層石墨烯3上，透過第1上層6a及閘極絕緣膜7而形成閘極電極8。
詳言之，係首先係以覆蓋二層石墨烯3的方式將光阻塗 布在全面，藉由光微影術加工光阻，而在形成閘極電極的預定部位形成開口。
其次，在包含光阻的開口內之全面，堆積作為分子材料之電子拉拔性(電洞供給性)的P型摻雜劑分子、在此係F4-TCNQ(2,3,5,6-四氟-7,7,8,8-四氰酯二甲烷；2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane)。F4-TCNQ係例如藉由真空蒸鍍法堆積成為例如2nm左右的厚度。
其次，藉由旋轉塗布法或浸漬法將聚乙烯醇(PVA)堆積數nm左右的厚度。將該PVA作為晶種層，在包含光阻的開口內之全面堆積絕緣材料、例如HfO2。HfO2係例如藉由原子層堆積法(Atomic Layer Deposition：ALD法)，堆積成為例如10nm左右的厚度。
又，HfO2的堆積，係例如亦可藉由電漿CVD法或濺鍍法等而進行，來代替ALD法。又，亦可使用Hf的氮化物或氧氮化物來代替堆積HfO2。此外亦可以是Si、Al、Zr、Ti、Ta、W的氧化物、氮化物或氧氮化物，或是從該等適當地選擇而堆積成為多層。
其次，在包含光阻的開口內之全面，藉由真空蒸鍍法等將電極材料、例如Ti/Au堆積在包含開口內之全面。
然後，藉由剝落法將光阻及其上的F4-TCNQ、PVA、HfO2、及Ti/Au除去。如以上進行，能夠形成在二層石墨烯3上，將由F4-TCNQ所構成之第1上層6a、由HfO2所構成之閘極絕緣膜7、及由Ti/Au所構成之閘極電極8依次積層而成之結構體。又，考慮圖式的觀看容易性，而將閘極電極8的 二層結構(Ti/Au)之圖示省略。
接著，如圖2B所顯示，在第1上層6a的兩側形成第2上層6b。
詳言之，係在包含在閘極電極8與源極電極4之間、及閘極電極8與汲極電極5之間各自露出的二層石墨烯3的表面之全面，堆積作為分子材料之電子供給性的N型摻雜劑分子、在此係PEI(聚乙烯亞胺；Polyethylenimine)。PEI係例如藉由真空蒸鍍法來堆積。藉此，能夠在二層石墨烯3上且第1上層6a的兩側，自整合地形成由PEI所構成之第2上層6b。
接著，如圖2C所顯示，在閘極電極8與源極電極4之間、及閘極電極8與汲極電極5之間，係只有殘留上層6b。
詳言之，係將上層6b的全面進行各向異性乾式蝕刻(回蝕)。藉此，源極電極4的上面、汲極電極5的上面、及閘極電極8的上面之上層6b係被除去，只有閘極電極8與源極電極4之間、及閘極電極8與汲極電極5之間殘留第2上層6b。如以上進行，能夠使用第1上層6a及第2上層6b，覆蓋二層石墨烯3上的源極電極4與汲極電極5之間的區域，來構成上層6。
如此進行之後，經過形成與源極電極4、汲極電極5、閘極電極8連接之配線、形成保護膜等的各步驟而形成石墨烯．電晶體。
依照本實施形態之石墨烯．電晶體，係以將二層石墨烯3挾持的方式，將下層2形成於二層石墨烯3下，且將 上層6形成於二層石墨烯3上。下層2係使用電子供給性的N型摻雜劑分子亦即N(CH3)2-SAM來形成。上層6係由第1上層6a及第2上層6b所構成，該第1上層6a係形成於閘極電極8下的部分且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即F4-TCNQ所構成；而該第2上層6b，係形成於閘極電極8的兩側部分且由電子供給性的N型摻雜劑分子亦即PEI所構成。
在閘極電極8下之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之下層2、及供給P型摻雜劑之第1上層6a夾住。此時，相較於作為下層2的N型摻雜劑之性質，作為第1上層6a的P型摻雜劑之性質係較強。因此，二層石墨烯3係在該部位形成能帶隙之同時，就整體而言係成為P型。
另一方面，在閘極電極8的兩側之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之下層2，及同樣地供給N型摻雜劑之第2上層6b夾住。此時，二層石墨烯3係在該部位成為N型，藉由在上下的分子材料之電子供給性的差異而形成能帶隙。
又，此時，即便上層6b為較弱的P型摻雜劑、或是摻雜劑以外，亦成為N型且亦能夠形成能帶隙。
而且，在本實施形態，係在N摻雜劑SAM膜上的石墨烯堆積當作P摻雜劑和N摻雜劑之分子材料而形成NPN結構，但是即便例如無SAM膜而在矽氧化膜、硼氮化物上等，雖然能帶隙變小，但是亦能夠實現NPN結構。又，即 便只有使SAM膜的摻雜極性變化，在上層係堆積不具有摻雜能力的膜，亦能夠實現同樣的結構。
如此，在本實施形態的石墨烯．電晶體，在其源極電極4與汲極電極5之間的通道區域，二層石墨烯3係實質上成為NPN結構且能夠形成充分的能帶隙。
在本實施形態，在形成構成上層6之第1上層6a及第2上層6b時，藉由調整該等之對二層石墨烯3的被覆率，能夠控制在NPN結構之N、P、N的各導電型的摻雜狀態(濃度)。例如，藉由調節第1上層6a的被覆率，使其作為P型摻雜劑的性質(藉由第1上層6a所供給之二層石墨烯3的P型摻雜劑濃度)，與下層2之作為N型摻雜劑的性質(藉由下層2所供給之二層石墨烯3的N型摻雜劑濃度)同等，亦能夠使NPN的P大致成為I(本徵；intrinsic)狀態。
在本實施形態，作為N型摻雜劑分子，係舉出N(CH3)2-SAM及PEI，作為P型摻雜劑分子係舉出F4-TCNQ，但是該等係一個例子，亦能夠使用如以下的分子材料。
作為N型摻雜劑分子，係含有上述者，能夠使用選自PEI、二茂鐵、二茂鈷(cobaltocene)、四硫富瓦烯(TTF； tetrathiafulvalene)、3-胺丙基三甲氧基(乙氧基)矽烷(使用作為SAM膜時，係記載為NH2-SAM)、N-甲基-3-胺丙基甲氧基矽烷(使用作為SAM膜時，係記載為NH(CH3)-SAM)、N-二甲基-3-胺丙基甲氧基矽烷之至少1種分子。
作為P型摻雜劑分子，係含有上述者，能夠使用選自F4-TCNQ、F2-HCNQ、TCNQ、F2-TCNQ、NO2、氟化稠五苯、重氮鎓鹽(4-(N,N-二甲胺基)苯重氮鎓四氟硼酸鹽、4-溴苯重氮鎓四氟硼酸鹽；4-(N,N-Dimethylamino)benzenediazonium Tetrafluoroborate、4-Bromobenzene diazonium Tetrafluoroborate等)、苄基紫精(benzyl viologen)、氟化烷基矽烷(十七氟-1,1,2,2-四氫-癸基-1-三甲氧基矽烷；heptadecafluoro-1,1,2,2-tetrahydro-decyl-1-trimethoxy silane等)、N-苯基-3-胺基三甲氧基矽烷、及3-氫硫基三甲氧基矽烷之至少1種分子。
在依照本實施形態之NPN結構的石墨烯．電晶體，係能夠如以下選擇下層2的分子材料、構成上層6之第1上層6a及第2上層6b的分子材料、源極電極4及汲極電極5的電極材料。
下層2的N型摻雜劑分子之材料(下側材料)，係能夠使用選自NH2-SAM、NH(CH3)-SAM、N(CH3)2-SAM之1種。
又，在第1上層6a的下方之位置整合的部位，係形成P型摻雜劑分子、例如氟化烷基矽烷，亦可將上述所選擇的1種形成在第2上層6b的下方之位置整合的部位。藉此，能夠將在二層石墨烯3的NPN結構之P型部分，確實地調節成為預期的P型。使用2種分子材料來形成下層2，係與在後述的第2實施形態之下層21同樣地，能夠藉由圖案化來形成第1下層及第2下層。
針對上層6的分子材料(上側材料)，第1上層6a的P型摻雜劑分子之材料係能夠使用F4-TCNQ或F2-HCNQ。
第2上層6b的N型摻雜劑分子之材料，係能夠使用選自PEI、二茂鐵、二茂鈷、TTF之1種。又，作為第2上層6b，相較於作為下側材料的N型摻雜劑之性質，作為P型摻雜劑 之性質較弱的P型摻雜劑分子之材料，例如可使用TCNQ。
源極電極4及汲極電極5的電極材料，係幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料，例如，能夠使用Ti、Zr、Hf、V、Ta、Se、Y、及La之任一種的金屬材料。在本實施形態係如上述，藉由比較厚地(20nm左右)形成Ti作為電極材料，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。
如以上說明，依照本實施形態，係藉由比較簡便的結構，實現將奈米碳材料使用作為通道之可靠性高的NPN結構的石墨烯．電晶體，其中該奈米碳材料係使用分子材料形成有能帶隙。
(變形例)
在本例，係與第1實施形態同樣地揭示石墨烯．電晶體，就將通道區域設為PNP結構而言，係與第1實施形態不同。
圖3A~圖4C係第1實施形態的變形例之石墨烯．電晶體的製造方法之概略剖面圖。
首先，係依次進行與第1實施形態的圖1A、圖1B同樣的各步驟。將此時的情況顯示在圖3A、圖3B。
接著，如圖3C所顯示，以與二層石墨烯3的兩端部位接觸之方式形成源極電極11及汲極電極12。
詳言之，係以將下層2及二層石墨烯3覆蓋的方式將光阻塗布在全面，藉由光微影術加工光阻，而在預定形成源極電極及汲極電極的部位形成各自開口。將電極材料連續 地堆積在包含開口內之全面。電極材料係例如設為Ti/Au(Ti為下層)，依次堆積Ti成為1nm左右的厚度，堆積Au成為500nm左右的厚度。在此，Ti係被使用作為Au的密著層。藉由非常薄地形成Ti，使得Au具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。藉由剝落法將光阻及其上的Ti/Au除去。如以上進行，能夠以與二層石墨烯3的兩端部位接觸之方式，形成一對電極亦即源極電極11及汲極電極12。
又，考慮圖式的觀看容易性，而將源極電極11及汲極電極12的二層結構(Ti/Au)之圖示省略。
接著，如圖4A所顯示，透過第1上層13a及閘極絕緣膜7而在二層石墨烯3上形成閘極電極8。
詳言之，係首先係以覆蓋二層石墨烯3的方式將光阻塗布在全面，藉由光微影術加工光阻，而在形成閘極電極的預定部位形成開口。
其次，在包含光阻的開口內之全面，堆積電子供給性的N型摻雜劑分子作為分子材料，在此係PEI。PEI係例如藉由真空蒸鍍法堆積成為例如2nm左右的厚度。
其次，在包含光阻的開口內之全面堆積絕緣材料，例如堆積HfO2。HfO2係例如藉由ALD法堆積成為例如10nm左右的厚度。
又，HfO2的堆積，例如亦可以藉由電漿CVD法或濺鍍法等而進行，來代替ALD法。又，亦可使用Hf的氮化物或氧氮化物來代替堆積HfO2。此外亦可以是Si、Al、Zr、Ti、 Ta、W的氧化物、氮化物或氧氮化物，或是從該等適當地選擇而堆積成為多層。
其次，在包含光阻的開口內之全面，藉由真空蒸鍍法等將電極材料、例如Ti/Au堆積在包含開口內之全面。
然後，藉由剝落法將光阻及其上的PEI、HfO2、及Ti/Au除去。如以上進行，能夠形成在二層石墨烯3上，依次積層由PEI所構成之第1上層13a、由HfO2所構成之閘極絕緣膜7、及由Ti/Au所構成之閘極電極8而成之結構體。又，考慮圖式的觀看容易性，而將閘極電極8的二層結構(Ti/Au)之圖示省略。
接著，如圖4B所顯示，在第1上層13a的兩側形成第2上層13b。
詳言之，係在包含閘極電極8與源極電極11之間、及閘極電極8與汲極電極12之間各自露出的二層石墨烯3的表面之全面，堆積作為分子材料之電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係F4-TCNQ。F4-TCNQ係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。藉此，能夠在二層石墨烯3上且第1上層13a的兩側，自整合地形成由F4-TCNQ所構成之第2上層13b。
接著，如圖4C所顯示，只有在閘極電極8與源極電極11之間、及閘極電極8與汲極電極12之間殘留上層13b。
詳言之，係將上層13b的全面進行各向異性乾式蝕刻(回蝕)。藉此，源極電極11的上面、汲極電極12的上面、及閘極電極8的上面之上層13b係被除去，只有在閘極電極8與源 極電極11之間、及閘極電極8與汲極電極12之間殘留第2上層13b。如以上進行，能夠構成以第1上層13a及第2上層13b覆蓋二層石墨烯3上之源極電極11與汲極電極12間之區域的上層13。
如此進行之後，經過形成與源極電極11、汲極電極12、閘極電極8連接之配線、形成保護膜等的各步驟，而形成石墨烯．電晶體。
在依照本例之石墨烯．電晶體，係以挾持二層石墨烯3之方式、在二層石墨烯3上係形成有下層2；而在二層石墨烯3上係形成有上層13。下層2係由電子供給性的N型摻雜劑分子亦即N(CH3)2-SAM所構成。上層13係由第1上層13a及第2上層13b所構成，其中該第1上層13a係形成在閘極電極8下的部分且由電子供給性的N型摻雜劑分子亦即PEI所構成；而該第2上層13b，係形成在閘極電極8的兩側部分且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即F4-TCNQ所構成。
在閘極電極8下之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之下層2，及同樣地供給N型摻雜劑之第1上層13a夾住。此時，在該部位二層石墨烯3係成為N型，而且藉由在上下的分子材料之電子供給性的差異，能夠形成能帶隙。
另一方面，在閘極電極8的兩側之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之下層2，及供給P型摻雜劑之第2上層13b夾住。
此時，相較於作為下層2的N型摻雜劑之性質，作為第2上層13b的P型摻雜劑之性質係較強。因此，二層石墨烯3係在該部位形成能帶隙之同時，就整體而言係成為P型。
如此，在本例的石墨烯．電晶體，在其源極電極11與汲極電極12之間的通道區域，二層石墨烯3係實質上成為PNP結構且能夠形成充分的能帶隙。
在本例，在形成構成上層13之第1上層13a及第2上層13b時，藉由調節該等對二層石墨烯3的被覆率、能夠控制PNP結構中P、N、P各自的各導電型的摻雜狀態(濃度)。
在本例，係舉出N(CH3)2-SAM及PEI作為N型摻雜劑分子，F4-TCNQ作為P型摻雜劑分子，但是該等係一個例子。
依照本例之NPN結構的石墨烯．電晶體，係能夠如以下選擇構成下層2的分子材料、上層13之第1上層13a及第2上層13b的分子材料、源極電極11及汲極電極12的電極材料。
下層2的N型摻雜劑分子之材料(下側材料)，係能 夠使用選自NH2-SAM、NH(CH3)-SAM、N(CH3)2-SAM之1種。
又，可以將選自上述之1種形成第1上層13a的下方之位置整合的部位，將P型摻雜劑分子、例如氟化烷基矽烷形成第2上層13b的下方之位置整合的部位。藉此，能夠確實地將在二層石墨烯3的PNP結構之P型部分調節成為預期的P型。使用2種分子材料形成下層2，係與後述第2實施形態之下層21同樣地能夠藉由圖案化來形成第1下層及第2下層。
針對上層13的分子材料(上側材料)，第1上層13a的N型摻雜劑分子之材料係能夠使用選自PEI、二茂鐵、二茂鈷、TTF之1種。又，相較於作為下側材料的N型摻雜劑之性質，可以使用作為P型摻雜劑之性質較弱的P型摻雜劑分子之材料、例如TCNQ作為第1上層13a。
第2上層13b的P型摻雜劑分子之材料，係能夠使用F4-TCNQ、或F2-HCNQ。
源極電極11及汲極電極12的電極材料，係幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料、例如，能夠使用Au、Pd、Pt、Ni、Co、及Ir之任一種的金屬材料。在本例，係如上述，藉由非常薄地(1nm左右)形成Ti作為密著層，使得Au具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。
如以上說明，依照本例，係藉由比較簡便的結構，實現使用奈米碳材料作為通道之可靠性高的PNP結構的石墨烯．電晶體，其中該奈米碳材料係使用分子材料形成 有能帶隙。
(第2實施形態)
在本實施形態，係揭示在通道材料使用石墨烯之穿隧電晶體(石墨烯．穿隧電晶體)。在本實施形態，係同時說明石墨烯．穿隧電晶體的構成及其製造方法。
圖5A~圖6C係依照步驟順序顯示第2實施形態之石墨烯．穿隧電晶體之製造方法之概略剖面圖。
首先，如圖5A所顯示，藉由氣相法在基板1上形成第1下層21a。
詳言之，係準備基板1，在此係Si基板且藉由熱氧化等在Si基板上形成矽氧化膜。將基板1，及作為分子材料且已裝入開放容器之電子供給性N型摻雜劑分子，在此為N-二甲基-3-胺丙基甲氧基矽烷，在大氣壓下封入手套箱內的TEFLON(註冊商標)性密閉容器中。隨後，將該密閉容器放置在電爐內而進行加熱處理數小時左右。加熱溫度係例如設為100℃。藉由該加熱處理，能夠在基板1的矽氧化膜上形成N-二甲基-3-胺丙基甲氧基矽烷的SAM膜。
其次，對所形成的SAM膜施行各種處理。具體而言係依次進行甲苯處理、乙醇處理各自10分鐘左右。隨後，使用N2進行吹氣處理。
如以上進行，能夠形成N-二甲基-3-胺丙基甲氧基矽烷的SAM膜亦即第1下層21a。
接著，如圖5B所顯示，與第1下層21a同時形成構成下層21之第2下層21b，在下層21上轉印形成二層石墨烯 3，而且將下層21及二層石墨烯3進行加工。
詳言之，係首先藉由微影術及蝕刻加工下層21a，來將下層21a的一部分除去。
其次，在藉由將下層21a的一部分除去而露出之基板1上的矽氧化膜上，藉由與形成下層21a時同樣的氣相法，堆積電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係N-苯基-3-胺基三甲氧基矽烷作為SAM膜。如以上進行，能夠在基板1上以與第1下層21a隣接之方式，形成氟化烷基矽烷的SAM膜亦即第2下層21b。使用第1下層21a及第2下層21b構成下層21。
二層石墨烯，係可使用黏著膠帶從石墨結晶剝離的方法而進行轉印(參照非專利文獻2)，亦可以將藉由CVD法所得到者進行轉印(參照非專利文獻3)。
其次，使用適當微影術及蝕刻將轉印後的石墨烯及下層21進行加工。石墨烯的蝕刻，係例如設為利用氧電漿等之乾式蝕刻。下層21的蝕刻，係例如，設為使用氧電漿或UV臭氧之乾式蝕刻。如以上進行，能夠在下層21上形成構成通道區域之二層石墨烯3。
接著，如圖5C所顯示，係以與二層石墨烯3的兩端部位接觸之方式形成源極電極22及汲極電極23。
詳言之，係首先以覆蓋下層21及二層石墨烯3之方式將光阻塗布在全面，而且藉由光微影術加工光阻，而在源極電極的形成預定部位形成開口。將電極材料連續地堆積在包含開口內之全面。電極材料係例如設為Ti/Au(Ti為下 層)，依次堆積Ti成為20nm左右的厚度，堆積Au成為500nm左右的厚度。藉由比較厚地形成Ti，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。藉由剝落法，將光阻及其上的Ti及Au除去。如以上進行，能夠以與二層石墨烯3的一端部位接觸之方式形成源極電極22。
又，考慮圖式的觀看容易性，而將源極電極22的二層結構(Ti/Au)之圖示省略。
其次，以將下層21及二層石墨烯3覆蓋之方式將光阻塗布在全面，藉由光微影術加工光阻，而在汲極電極的形成預定部位形成開口。將電極材料連續地堆積在包含開口內之全面。電極材料係例如設為Ti/Pt(Ti為下層)，依次堆積Ti成為1nm左右的厚度，堆積Pt成為500nm左右的厚度。在此，Ti係使用作為Pt的密著層。藉由非常薄地形成Ti，使得Pt具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。藉由剝落法，將光阻及其上的Ti/Pt除去。如以上進行，能夠以與二層石墨烯3的他端部位接觸之方式形成汲極電極23。
又，考慮圖式的觀看容易性，而將汲極電極23的二層結構(Ti/Pt)之圖示省略。
接著，如圖6A所顯示，在二層石墨烯3上，透過第1上層24a及閘極絕緣膜7而形成閘極電極8。
詳言之，係首先以覆蓋二層石墨烯3之方式將光阻塗布在全面，藉由光微影術加工光阻，而且在源極電極22與汲 極電極23之間的區域中，在將源極電極22的隣接部分除去之位置，形成開口。
其次，在包含光阻的開口內之全面，堆積作為分子材料之電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係F4-TCNQ。F4-TCNQ係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。
其次，藉由旋轉塗布法或浸漬法將聚乙烯醇(PVA)堆積數nm左右的厚度。將該PVA作為晶種層，在包含光阻的開口內之全面堆積絕緣材料、例如HfO2。HfO2係例如藉由ALD法，例如堆積成為10nm左右的厚度。
又，HfO2的堆積係例如亦可藉由電漿CVD法或濺鍍法等而進行來代替ALD法。又，亦可使用Hf的氮化物或氧氮化物來代替堆積HfO2。此外亦可以是Si、Al、Zr、Ti、Ta、W的氧化物、氮化物或氧氮化物，或是從該等適當地選擇而堆積成為多層。
然後，藉由剝落法將光阻及其上的PVA、F4-TCNQ及HfO2除去。如以上進行，能夠形成在二層石墨烯3上，依次積層由F4-TCNQ所構成之第1上層24a及由HfO2所構成之閘極絕緣膜7而成之結構體。
其次，藉由光微影術將光阻塗布在全面且將光阻加工，而在形成閘極電極的預定部位形成開口。
其次，在包含光阻的開口內之全面，藉由真空蒸鍍法等將電極材料、例如Ti/Au堆積在包含開口內之全面。
然後，藉由剝落法將光阻及其上的Ti/Au除去。如以上 進行，能夠在二層石墨烯3上，透過第1上層24a及閘極絕緣膜7的結構體而形成閘極電極8。又，考慮圖式的觀看容易性，而將閘極電極8的二層結構(Ti/Au)之圖示省略。
接著，如圖6B所顯示，在源極電極22與第1上層24a之間的區域形成第2上層24b。
詳言之，係在包含源極電極22與第1上層24a之間所露出之二層石墨烯3的表面之全面，堆積電子供給性的N型摻雜劑分子作為分子材料，在此係PEI。PEI係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。藉此，能夠在二層石墨烯3上且源極電極22與第1上層24a之間的區域，自整合地形成由PEI所構成之第2上層24b。
接著，如圖6C所顯示，只有在閘極電極8與源極電極22之間殘留上層24b。
詳言之，係將上層24b的全面進行各向異性乾式蝕刻(回蝕)。藉此，源極電極22的上面、汲極電極23的上面、及閘極電極8的上面之上層24b係被除去，而且第2上層24b係只有殘留在閘極電極8與源極電極24之間。如以上進行，能夠構成以第1上層24a與第2上層24b覆蓋二層石墨烯3上之源極電極22與汲極電極23間之區域的上層24。
如此進行之後，經過形成與源極電極22、汲極電極23、閘極電極8連接之配線，形成保護膜等的各步驟而能夠形成石墨烯．穿隧電晶體。
在依照本實施形態之石墨烯．穿隧電晶體，係以挾持二層石墨烯3之方式在二層石墨烯3下形成下層21，在 二層石墨烯3上形成上層24。下層21係由第1下層21a及第2下層21b所構成，其中該第1下層21a係形成在從閘極電極8的下方至源極電極22之間且由電子供給性的N型摻雜劑分子亦即N-二甲基-3-胺丙基甲氧基矽烷所構成；而該第2下層21b係形成在閘極電極8與汲極電極23之間且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即氟化烷基矽烷所構成。上層24係由第1上層24a及第2上層24b所構成，其中該第1上層24a係形成在從閘極電極8的下方至汲極電極23之間且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即F4-TCNQ所構成；而該第2上層24b係形成在閘極電極8與源極電極22之間且由電子供給性的N型摻雜劑分子亦即PEI所構成。
在閘極電極8下之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之第1下層21a，及供給P型摻雜劑之第1上層24a夾住。此時，相對於作為第1下層21a的N型摻雜劑之性質，作為第1上層24a的P型摻雜劑之性質係較強。因此，在該部位，二層石墨烯3係形成能帶隙，同時就整體而言係成為P-型。
一方面，在閘極電極8與源極電極22之間之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之第1下層21a，及同樣地供給N型摻雜劑之第2上層24b夾住。此時，二層石墨烯3係在該部位成為N+型，藉由在上下的分子材料之電子供給性的差異，能夠形成能帶隙。
另一方面，在閘極電極8與汲極電極23之間之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給P型摻 雜劑之第2下層21b，及同樣地供給P型摻雜劑之第1上層24a夾住。此時，在該部位，二層石墨烯3係成為P+型，藉由在上下的分子材料之電子拉拔性的差異，能夠形成能帶隙。
如此，在本實施形態的石墨烯．穿隧電晶體，在其源極電極22與汲極電極23之間的通道區域，二層石墨烯3係實質上成為N+P-P+結構且能夠形成充分的能帶隙。
在本實施形態，在形成構成上層24之第1上層24a及第2上層24b時，藉由調節該等對二層石墨烯3的被覆率，能夠控制N+P-P+結構中N+、P-、P+各自的各導電型的摻雜狀態(濃度)。
在本實施形態，係舉出N-二甲基-3-胺丙基甲氧基矽烷及PEI作為N型摻雜劑分子，F4-TCNQ及氟化烷基矽烷作為P型摻雜劑分子，但是該等係一個例子。
在依照本實施形態之N+P-P+結構的石墨烯．穿隧電晶體，係能夠如以下選擇構成下層21之第1下層21a及第2下層21b的分子材料、構成上層24之第1上層24a及第2上層24b的分子材料、源極電極22及汲極電極23的電極材料。
針對下層21的分子材料(下側材料)，第1下層21a的N型摻雜劑分子之材料係能夠使用選自NH2-SAM、NH(CH3)-SAM、N(CH3)2-SAM之1種。
第2下層21b的P型摻雜劑分子之材料，係能夠使用選自氟化烷基矽烷、N-苯基-3-胺基三甲氧基矽烷、3-氫硫基三甲氧基矽烷等之1種。
針對上層24的分子材料(上側材料)，第1上層24a的P型摻雜劑分子之材料係能夠使用F4-TCNQ或F2-HCNQ。
第2上層24b的N型摻雜劑分子的材料係能夠使用選自PEI、二茂鐵、二茂鈷、TTF之1種。
源極電極22的電極材料係幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料、例如，能夠使用Ti、Zr、Hf、V、Ta、Se、Y、及La之任一種的金屬材料。在本實施形態係如上述，藉由比較厚地(20nm左右)形成Ti作為 電極材料，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。
汲極電極23的電極材料係幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料、例如，能夠使用Au、Pd、Pt、Ni、Co、及Ir之任一種的金屬材料。在本實施形態係如上述，藉由非常薄地(1nm左右)形成Ti作為密著層，使得Pt具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。
如以上說明，依照本實施形態，係藉由比較簡便的結構，實現將奈米碳材料使用作為通道之可靠性高的N+P-P+結構的石墨烯．穿隧電晶體，其中該奈米碳材料係使用分子材料形成有能帶隙。
(變形例)
在本例，係與第2實施形態同樣地揭示穿隧石墨烯．電晶體，但是就通道區域係設為P+N-P+結構而言，係與第2實施形態不同。
圖7A~圖8C係第2實施形態的變形例之石墨烯．電晶體的製造方法之概略剖面圖。
首先，進行第2實施形態的圖5A同樣的步驟。此時，如圖7A所顯示，在基板1的矽氧化膜上，形成N-二甲基-3-胺丙基甲氧基矽烷的SAM膜亦即第1下層31a。
接著，如圖7B所顯示，與第1下層31a與同時形成構成下層31之第2下層31b，而且在下層31上進行轉印二層石墨烯3且將下層31及二層石墨烯3進行加工。
詳言之，係首先，藉由微影術及蝕刻將下層31a進行加工，來除去下層31a的一部分。
其次，在藉由除去下層31a的一部分而露出之基板1的矽氧化膜上，藉由與形成下層31a時同樣的氣相法，進行堆積電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係將氟化烷基矽烷設為SAM膜。如以上進行，能夠在基板1上以與第1下層31a隣接之方式形成氟化烷基矽烷的SAM膜亦即第2下層31b。使用第1下層31a及第2下層31b構成下層31。
二層石墨烯係可使用黏著膠帶從石墨結晶剝離的方法而進行轉印(參照非專利文獻2)，亦可以將藉由CVD法所得到者進行轉印(參照非專利文獻3)。
其次，藉由適當微影術及蝕刻將轉印後的石墨烯及下層31進行加工。石墨烯的蝕刻，係例如設為使用氧電漿或UV臭氧之乾式蝕刻。下層31的蝕刻係例如設為使用氧電漿和UV臭氧之乾式蝕刻。如以上進行，能夠在下層31上形成構成通道區域之二層石墨烯3。
接著，如圖7C所顯示，以與二層石墨烯3的兩端部位接觸之方式形成源極電極32及汲極電極33。
詳言之，係首先，以覆蓋下層31及二層石墨烯3之方式藉由光微影術將光阻塗布在全面且將光阻加工，而在形成源極電極的部位形成開口。將電極材料連續地堆積在包含開口內之全面。電極材料係例如設為Ti/Pt(Ti為下層)，依次將Ti堆積成為1nm左右的厚度，堆積Pt成為500nm左右的厚 度。在此，Ti係使用作為Pt的密著層。藉由非常薄地形成Ti，使得Pt具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。藉由剝落法將光阻及其上的Ti/Pt除去。如以上進行，能夠以與二層石墨烯3的他端部位接觸之方式形成源極電極32。
又，考慮圖式的觀看容易性，而將源極電極32的二層結構(Ti/Pt)之圖示省略。
其次，以覆蓋下層31及二層石墨烯3之方式藉由光微影術將光阻塗布在全面且將光阻加工，而在形成汲極電極的預定部位形成開口。將電極材料連續地堆積在包含開口內之全面。電極材料係例如設為Ti/Au(Ti為下層)，依次將Ti堆積成為20nm左右的厚度，將Au堆積成為500nm左右的厚度。藉由比較厚地形成Ti，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。藉由剝落法，將光阻及其上的Ti及Au除去。如以上進行，以與二層石墨烯3的一端部位接觸之方式形成汲極電極33。
又，考慮圖式的觀看容易性，而將汲極電極33的二層結構(Ti/Au)之圖示省略。
接著，如圖8A所顯示，在二層石墨烯3上，透過第1上層34a及閘極絕緣膜7而形成閘極電極8。
詳言之，係首先係以覆蓋二層石墨烯3的方式藉由光微影術將光阻塗布在全面且將光阻加工，而在形成閘極電極的預定部位形成開口。
其次，在包含光阻的開口內之全面，堆積作為分 子材料之電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係堆積TCNQ。TCNQ係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。
其次，藉由旋轉塗布法或浸漬法將聚乙烯醇(PVA)堆積數nm左右的厚度。將該PVA作為晶種層，在包含光阻的開口內之全面堆積絕緣材料、例如HfO2。HfO2係例如藉由ALD法，例如堆積成為10nm左右的厚度。
又，HfO2的堆積，係例如亦可藉由電漿CVD法或濺鍍法等而進行來代替ALD法。又，亦可使用Hf的氮化物或氧氮化物來代替堆積HfO2。此外亦可以是Si、Al、Zr、Ti、Ta、W的氧化物、氮化物或氧氮化物，或是從該等適當地選擇而堆積成為多層。
其次，在包含光阻的開口內之全面，藉由真空蒸鍍法等將電極材料，例如在包含開口內之全面堆積Ti/Au。
然後，藉由剝落法除去光阻及其上的TCNQ、HfO2、及Ti/Au。如以上進行，能夠形成在二層石墨烯3上依次積層由TCNQ所構成之第1上層34a，由HfO2所構成之閘極絕緣膜7、及由Ti/Au所構成之閘極電極8而成之結構體。又，考慮圖式的觀看容易性，而將閘極電極8的二層結構(Ti/Au)之圖示省略。
接著，如圖8B所顯示，在源極電極32與第1上層34a之間的區域形成第2上層34b。
詳言之，係首先藉由光微影術將光阻塗布在全面且將光阻加工，而在閘極電極8與源極電極32之間形成開口。
其次，在包含光阻的開口內之全面，堆積作為分子材料之電子拉拔性(電洞供給性)的P型摻雜劑分子，在此係F4-TCNQ。F4-TCNQ係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。
然後，藉由剝落法，除去光阻及其上的F4-TCNQ。如以上進行，能夠在二層石墨烯3上以與第1上層34a接觸之方式形成由F4-TCNQ所構成之第2上層34b。
接著，如圖8C所顯示，在汲極電極33與第1上層34a之間的區域形成第3上層34c。
詳言之，係首先，藉由光微影術將光阻塗布在全面且將光阻加工，而在閘極電極8與汲極電極33之間形成開口。
其次，在包含光阻的開口內之全面，堆積電子供給性的N型摻雜劑分子作為分子材料，在此係PEI。PEI係例如藉由真空蒸鍍法堆積例如2nm左右的厚度。藉此，能夠在二層石墨烯3上且汲極電極33與第1上層34a之間的區域，形成由PEI所構成之第3上層34c。
如以上進行，能夠構成以第1上層34a、第2上層34b、及第3上層34c覆蓋二層石墨烯3上之源極電極32與汲極電極33間之區域的上層34。
如此進行之後，經過形成與源極電極32、汲極電極33、閘極電極8連接之配線，形成保護膜形成等的各步驟而能夠形成石墨烯．穿隧電晶體
在依照本例之石墨烯．穿隧電晶體，係以挾持二層石墨烯3之方式在二層石墨烯3上形成下層31，而且在二 層石墨烯3上形成上層34。下層31係由第1下層31a及第2下層31b所構成，其中該第1下層31a係形成在從閘極電極8的下方至汲極電極33之間且由電子供給性的N型摻雜劑分子亦即N-二甲基-3-胺丙基甲氧基矽烷所構成；而該第2下層31b，係形成在閘極電極8與源極電極32之間且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即氟化烷基矽烷所構成。上層34係由第1上層34a、第2上層34b及第3上層34c所構成，其中該第1上層34a係形成在閘極電極8的下方且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即TCNQ所構成；該第2上層34b係形成在閘極電極8與源極電極32之間且由電子拉拔性(電洞供給性)的P型摻雜劑分子亦即F4-TCNQ所構成；而該第3上層34c係形成在閘極電極8與汲極電極33之間且由電子供給性的N型摻雜劑分子亦即PEI所構成。
在閘極電極8下之位置整合部位，二層石墨烯3係被對二層石墨烯3供給N型摻雜劑之第1下層31a，及供給P型摻雜劑之第1上層34a夾住。此時，相較於作為第1上層34a的P型摻雜劑之性質，作為第1下層31a的N型摻雜劑之性質係較強。因此，在該部位，二層石墨烯3係形成能帶隙，同時就整體而言係成為N-型。
一方面，在閘極電極8與源極電極22之間之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給P型摻雜劑之第2下層31b，及同樣地供給P型摻雜劑之第2上層34b夾住。此時，在該部位，二層石墨烯3係成為P+型，藉由在上下的分子材料之電子拉拔性的差異，能夠形成能帶隙。
另一方面，在閘極電極8與汲極電極23之間之位置整合部位，二層石墨烯3係被對該二層石墨烯3供給N型摻雜劑之第2下層31b，及同樣地供給N型摻雜劑之第3上層34c夾住。此時，在該部位，二層石墨烯3係成為N+型，藉由在上下的分子材料之電子供給性的差異，能夠形成能帶隙。
如此，在本例的石墨烯．穿隧電晶體，在其源極電極32與汲極電極33之間的通道區域，二層石墨烯3係實質上成為P+N-N+結構且能夠形成充分的能帶隙。
在本例，在形成構成上層34之第1上層34a、第2上層34b、及第3上層34c時，藉由調節該等對二層石墨烯3的被覆率，能夠控制P+N-N+結構中P+、N-、N+各自的各導電型的摻雜狀態(濃度)。
在本例，係N-二甲基-3-胺丙基甲氧基矽烷、TCNQ、及PEI作為N型摻雜劑分子，F4-TCNQ、及氟化烷基矽烷作為P型摻雜劑分子，但是該等係一個例子。
在依照本實施形態之P+N-N+結構的石墨烯．穿隧電晶體，係能夠如以下選擇構成下層31之第1下層31a及第2下層31b的分子材料、構成上層34之第1上層34a、構成第2上層34b及第3上層34c的分子材料、源極電極32及汲極電極33的電極材料。
針對下層31的分子材料(下側材料)，第1下層31a的N型摻雜劑分子之材料，係能夠使用選自NH2-SAM、NH(CH3)-SAM、N(CH3)2-SAM之1種。
第2下層31b的P型摻雜劑分子之材料，係能夠使用選自氟化烷基矽烷、N-苯基-3-胺基三甲氧基矽烷、3-氫硫基三甲氧基矽烷等之1種。
針對上層34的分子材料(上側材料)，第1上層34a的P型摻雜劑分子之材料係能夠使用TCNQ或NO2。
第2上層34b的P型摻雜劑分子之材料，係能夠使用F4-TCNQ或F2-HCNQ。
第3上層34c的N型摻雜劑分子之材料，係能夠使用選自PEI、二茂鐵、二茂鈷之1種。
源極電極32的電極材料，係幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料、例如，能夠使用Au、 Pd、Pt、Ni、Co、及Ir之任一種的金屬材料。在本例係如上述，藉由非常薄地(1nm左右)形成Ti作為密著層，使得Pt具有作為幾乎不調變二層石墨烯3的P型部分的電子狀態之導電材料之功能。
汲極電極33的電極材料，係幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料、例如，能夠使用Ti、Zr、Hf、V、Ta、Se、Y、及La之任一種的金屬材料。在本例係如上述，藉由比較厚地(20nm左右)形成Ti作為電極材料，使得Ti具有作為幾乎不調變二層石墨烯3的N型部分的電子狀態之導電材料之功能。
如以上說明，依照本例，實現一種藉由比較簡便的結構將奈米碳材料使用作為通道之可靠性高的P+N-N+結構的石墨烯．穿隧電晶體，其中該奈米碳材料係使用分子材料形成有能帶隙。
產業上之可利用性
依照本發明，實現一種藉由比較簡便的結構將奈米碳材料使用作為通道之可靠性高的電子裝置，其中該奈米碳材料係使用分子材料形成有能帶隙。

Claims (8)

  1. 一種電子裝置，其特徵在於：該電子裝置含有：奈米碳材料、與前述奈米碳材料電連接之第1電極及第2電極、及設置於前述第1電極及前述第2電極之間的第3電極；並且該電子裝置含有下層及上層；其中該下層係形成於前述奈米碳材料下且由具有摻雜功能之至少1種分子材料所構成；該上層係形成於前述奈米碳材料上且具有第1分子材料及第2分子材料，前述第1分子材料及第2分子材料具有相反極性的摻雜功能；前述第2分子材料乃設置在下述之至少一者：前述第1電極與前述第3電極之間的凹部內、及前述第2電極與前述第3電極之間的凹部內；並且前述第2分子材料在接觸前述第1分子材料之同時還接觸前述第3電極；前述奈米碳材料係藉由前述下層及前述上層而在前述第1電極與前述第2電極之間的區域構成選自NPN結構、PNP結構、N+P-P+結構、及P+N-N+結構之1種；前述下層的分子材料，係以SAM膜的方式形成。
  2. 如請求項1之電子裝置，其中前述奈米碳材料係積層成 二層或三層之石墨烯。
  3. 如請求項1或2之電子裝置，其中前述下層的分子材料、前述第1分子材料及前述第2分子材料中，具有N型的摻雜功能者係選自PEI、二茂鐵、二茂鈷、四硫富瓦烯(tetrathiafulvalene)、3-胺丙基三甲氧基(乙氧基)矽烷、N-甲基-3-胺丙基甲氧基矽烷、及N-二甲基-3-胺丙基甲氧基矽烷之至少1種分子；而具有P型的摻雜功能者係選自F4-TCNQ、F2-HCNQ、TCNQ、F2-TCNQ、NO2、氟化稠五苯、重氮鎓鹽、苄基紫精(benzyl viologen)、氟化烷基矽烷、N-苯基-3-胺基三甲氧基矽烷、及3-氫硫基三甲氧基矽烷之至少1種分子。
  4. 如請求項1之電子裝置，其中前述電極係使用不調變前述奈米碳材料的電子狀態之導電材料而形成。
  5. 一種電子裝置之製造方法，其特徵在於包含以下步驟：形成由具有摻雜功能之至少1種分子材料所構成之下層之步驟；在前述下層上形成奈米碳材料之步驟；形成與前述奈米碳材料電連接之一對電極之步驟；及在前述奈米碳材料上形成由具有相反極性的摻雜功能之至少2種分子材料所構成之上層之步驟；前述奈米碳材料係藉由前述下層及前述上層，而在前一對電極間的區域構成選自NPN結構、PNP結構、 N+P-P+結構、及P+N-N+結構之1種；前述下層的分子材料，係以SAM膜的方式形成；並且該製造方法係調節前述上層的分子材料對前述奈米碳材料的被覆率，來控制前述奈米碳材料中選自NPN結構、PNP結構、N+P-P+結構、及P+N-N+結構之1種的摻雜狀態。
  6. 如請求項5之電子裝置之製造方法，其中前述奈米碳材料係積層成二層或三層之石墨烯。
  7. 如請求項5之電子裝置之製造方法，其中前述下層的分子材料及前述上層的分子材料中，具有N型的摻雜功能者係選自PEI、二茂鐵、二茂鈷、四硫富瓦烯、3-胺丙基三甲氧基(乙氧基)矽烷、N-甲基-3-胺丙基甲氧基矽烷、及N-二甲基-3-胺丙基甲氧基矽烷之至少1種分子；而具有P型的摻雜功能者係選自F4-TCNQ、F2-HCNQ、TCNQ、F2-TCNQ、NO2、氟化稠五苯、重氮鎓鹽、苄基紫精、氟化烷基矽烷、N-苯基-3-胺基三甲氧基矽烷、及3-氫硫基三甲氧基矽烷之至少1種分子。
  8. 如請求項5之電子裝置之製造方法，其中前述電極係使用不調變前述奈米碳材料的電子狀態之導電材料而形成。
TW103103500A 2013-06-21 2014-01-29 Electronic device and method of manufacturing same TWI632679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-130816 2013-06-21
JP2013130816A JP6056676B2 (ja) 2013-06-21 2013-06-21 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201501290A TW201501290A (zh) 2015-01-01
TWI632679B true TWI632679B (zh) 2018-08-11

Family

ID=52104300

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103500A TWI632679B (zh) 2013-06-21 2014-01-29 Electronic device and method of manufacturing same

Country Status (4)

Country Link
US (1) US10177328B2 (zh)
JP (1) JP6056676B2 (zh)
TW (1) TWI632679B (zh)
WO (1) WO2014203551A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60130743T2 (de) * 2000-03-24 2008-07-17 Biosphere Medical, Inc., Rockland Mikrokugeln zur aktiven embolisierung
US20080033366A1 (en) 2006-01-30 2008-02-07 Surgica Corporation Compressible intravascular embolization particles and related methods and delivery systems
KR101465214B1 (ko) * 2013-11-12 2014-12-01 성균관대학교산학협력단 그래핀 전극-분자 박막 복합 구조체, 이의 제조 방법, 및 이를 포함하는 유연성 전자 디바이스
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
SE541515C2 (en) * 2017-12-22 2019-10-22 Graphensic Ab Assembling of molecules on a 2D material and an electronic device
JP7196547B2 (ja) * 2018-11-08 2022-12-27 富士通株式会社 光検出素子、光センサ、及び光検出素子の製造方法
KR102320117B1 (ko) * 2019-05-03 2021-11-02 광주과학기술원 그래핀-반도체 이종접합 광전소자 및 이의 제조방법
KR102318768B1 (ko) * 2019-05-03 2021-10-28 광주과학기술원 어레이형 그래핀-반도체 이종접합 광전소자 및 이의 제조방법
CN112038215B (zh) * 2020-07-28 2021-08-31 中国计量科学研究院 石墨烯载流子调控方法以及石墨烯量子霍尔器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065057A (ja) * 2007-09-07 2009-03-26 Nec Corp 半導体装置
US20130313522A1 (en) * 2012-05-23 2013-11-28 Katholieke Universiteit Leuven, K.U. Leuven R&D Graphene-based semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168888B2 (ja) * 2006-11-20 2013-03-27 日本電気株式会社 半導体装置及びその製造方法
JP2009277803A (ja) * 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
GB2467357B (en) * 2009-01-30 2011-09-21 Cambridge Display Tech Ltd Organic thin film transistors
JP5978600B2 (ja) * 2011-11-21 2016-08-24 富士通株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065057A (ja) * 2007-09-07 2009-03-26 Nec Corp 半導体装置
US20130313522A1 (en) * 2012-05-23 2013-11-28 Katholieke Universiteit Leuven, K.U. Leuven R&D Graphene-based semiconductor device

Also Published As

Publication number Publication date
TW201501290A (zh) 2015-01-01
US20160104852A1 (en) 2016-04-14
US10177328B2 (en) 2019-01-08
JP6056676B2 (ja) 2017-01-11
WO2014203551A1 (ja) 2014-12-24
JP2015005655A (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
TWI632679B (zh) Electronic device and method of manufacturing same
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
US8785911B2 (en) Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
US9293596B2 (en) Graphene devices and methods of manufacturing the same
JP6130104B2 (ja) 複層のゲート絶縁層を備えたグラフェン電子素子
US9559168B2 (en) Field effect transistors and methods of forming same
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
US10269791B2 (en) Field-effect transistors having transition metal dichalcogenide channels and methods of manufacture
CN106816411A (zh) 晶体管的制造方法
JPWO2005091376A1 (ja) 有機縦形トランジスタおよびその製造方法
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
CN103996624B (zh) 柔性碳纳米管晶体管的制备方法
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
US8658461B2 (en) Self aligned carbide source/drain FET
TW201810433A (zh) 雙閘極石墨烯場效電晶體及其製造方法
Shang et al. An Inherent Multifunctional Sellotape Substrate for High‐Performance Flexible and Wearable Organic Single‐Crystal Nanowire Array‐Based Transistors
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
KR20120076297A (ko) 그래핀의 형성 방법 및 이를 이용한 전자 소자와 그 형성 방법
JP6799247B2 (ja) 半導体装置
WO2019148892A1 (zh) 薄膜晶体管、其制备方法、显示基板及显示装置
US10224413B1 (en) Radio-frequency carbon-nanotube field effect transistor devices with local backgates and methods for making same
Heo et al. Graphene Based Tunable Schottky Diode for High Performance Devices
JP2008177591A (ja) 半導体装置