JPWO2016031968A1 - 半導体膜の製造方法、半導体膜及び電界効果トランジスタ - Google Patents

半導体膜の製造方法、半導体膜及び電界効果トランジスタ Download PDF

Info

Publication number
JPWO2016031968A1
JPWO2016031968A1 JP2016503478A JP2016503478A JPWO2016031968A1 JP WO2016031968 A1 JPWO2016031968 A1 JP WO2016031968A1 JP 2016503478 A JP2016503478 A JP 2016503478A JP 2016503478 A JP2016503478 A JP 2016503478A JP WO2016031968 A1 JPWO2016031968 A1 JP WO2016031968A1
Authority
JP
Japan
Prior art keywords
semiconductor film
semiconductor
organic
polymer
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503478A
Other languages
English (en)
Other versions
JP6179930B2 (ja
Inventor
純一 竹谷
純一 竹谷
淳史 添田
淳史 添田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokyo NUC
Original Assignee
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokyo NUC filed Critical University of Tokyo NUC
Publication of JPWO2016031968A1 publication Critical patent/JPWO2016031968A1/ja
Application granted granted Critical
Publication of JP6179930B2 publication Critical patent/JP6179930B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

半導体膜(16A)は、半導体材料で形成された1又は2以上の半導体部と、高分子材料で形成された1又は2以上の高分子部とを有し、前記半導体部と前記高分子部とが隣接して一体化されていることを特徴とする、配向が揃った半導体膜を容易に製造することができる半導体膜の製造方法、半導体膜及び電界効果トランジスタを提供する。

Description

本発明は、半導体膜の製造方法、半導体膜及び電界効果トランジスタに関し、特に溶媒に溶解する半導体材料に適用するものである。
溶媒に溶解する半導体材料として、例えば有機半導体材料が知られている。有機電界効果トランジスタ(Organic Field Effect Transistor, OFET)は、有機半導体材料で形成された薄膜(以下、「有機半導体膜」という)を活性層とする電界効果トランジスタである。従来、有機半導体膜を成膜する技術として、インクジェット法や、スピンコート法が一般的に知られている。
ところが、これらの手法は、有機半導体膜の分子配向を制御することができない。したがって、形成された有機半導体膜は、配向が揃っていないので、電荷移動度が低いという問題があった。すなわち、多結晶性の有機半導体膜は、結晶粒界における電気抵抗が高いため、電荷移動度が低くなってしまう。
これに対し、有機半導体材料を含む溶液から結晶を析出させることにより、電荷移動度の高い有機半導体膜を製造する方法が開示されている(例えば、特許文献1)。
特開2013-177347号公報
しかしながら上記特許文献1に係る製造方法では、結晶を成長させる際の条件を精密に制御する必要があるので、製造が困難であるという問題があった。
そこで、本発明は、配向が揃った半導体膜を容易に製造することができる半導体膜の製造方法、半導体膜及び電界効果トランジスタを提供することを目的とする。
本発明に係る半導体膜は、半導体材料で形成された1又は2以上の半導体部と、高分子材料で形成された1又は2以上の高分子部とを有し、前記半導体部と前記高分子部とが、隣接して一体化されていることを特徴とする。
本発明に係る電界効果トランジスタは、前記半導体膜を備えることを特徴とする。
本発明に係る半導体膜の製造方法は、半導体材料と高分子材料とが溶媒に溶解している塗布液を、前記塗布液を基板に供給するノズル又は前記基板を一方向へ移動させながら、前記基板上に塗布する工程を備え、前記溶媒が蒸発した後、前記半導体材料で形成された半導体部と、前記高分子材料で形成された高分子部とが、隣接して一体化することにより、配向が揃った半導体膜が形成されることを特徴とする。
本発明によれば、半導体材料と、高分子材料とが溶媒に溶解した塗布液を塗布することで、配向が揃った半導体膜を形成することができる。したがって本発明は、従来のように製造条件が制限されないので、電荷移動度が高い半導体膜を容易に製造することができる。なお、塗布液の粘度、乾燥するまでの時間を調整することで、塗布以外の方法で形成することとしてもよい。
本実施形態に係る有機FETの概略構成を示す縦断面図である。 本実施形態に係る有機半導体膜の製造方法を模式的に示す図である。 本実施形態に係る有機半導体膜(1)の偏光顕微鏡写真である。 本実施形態に係る有機半導体膜(2)の偏光顕微鏡写真である。 本実施形態に係る有機半導体膜(3)の偏光顕微鏡写真である。 本実施形態に係る有機FETの電荷移動度を測定した結果を示すグラフである。 変形例(1)に係る有機半導体膜の偏光顕微鏡写真である。 変形例(1)に係る有機半導体膜の偏光顕微鏡写真であり、図8Aは対角位、図8Bは消光位の写真である。 変形例(1)に係る有機FETの電荷移動度を測定した結果を示すグラフである。 変形例(2)に係る有機半導体膜の製造方法に用いるノズルを模式的に示す斜視図である。 変形例(2)に係る有機半導体膜の製造方法を模式的に示す図である。 変形例(2)に係る有機半導体膜の光学顕微鏡写真である。 変形例(2)に係る有機FETの電荷移動度を測定した結果を示すグラフである。 変形例(3)に係る有機FETの概略構成を示す縦断面図である。 変形例(3)に係る有機FETの電荷移動度を測定した結果を示すグラフである。 変形例(4)に係る有機FETの概略構成を示す縦断面図である。 変形例(5)に係る有機FETの概略構成を示す縦断面図である。 本実施形態に係る有機半導体膜(4)のデータであり、図18Aは光学顕微鏡写真、図18Bは偏光顕微鏡写真、図18Cは表面の高さ測定結果を示すグラフである。 本実施形態に係る有機半導体膜(4)における高分子部のデータであり、図19Aは原子間力顕微鏡(AFM:Atomic Force Microscope)像、図19Bは表面の高さ測定結果を示すグラフである。 本実施形態に係る有機半導体膜(4)のX線回折(XRD:X-ray diffraction)結果であり、図20Aは面外X線回折パターン、図20Bは透過型X線回折像である。
以下、図面を参照して本発明の実施形態について詳細に説明する。
(全体構成)
図1に示す電界効果トランジスタ(以下、FETという。)としての有機FET10Aは、ゲート電極12、ゲート絶縁膜14、半導体膜としての有機半導体膜16A、ソース電極18、ドレイン電極20を備える。本実施形態に係る有機FET10Aは、有機半導体膜16Aに対しゲート電極12が下側に配置されたいわゆるボトムゲート型である。また、有機FET10Aは、有機半導体膜16Aに対しソース電極18及びドレイン電極20が上側に配置されたトップコンタクト型である。
ゲート電極12は、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、In、Ni、Nd、Cr、シリコン(ポリシリコン、アモルファスシリコン、ハイドープのシリコン等)、錫酸化物、酸化インジウムおよびインジウム錫化合物(Indium Tin Oxide:ITO)等の無機材料、またはドープされた導電性高分子等の有機材料で形成することができる。
ゲート絶縁膜14は、SiO、SiN、Al及びTa等の無機材料、またはポリイミドおよびポリカーボネート等の高分子材料で形成することができる。
有機半導体膜16Aは、半導体材料としての有機半導体材料で形成された半導体部と、高分子材料で形成された高分子部とを有する。本実施形態の場合、半導体部及び高分子部は、それぞれ層状に形成されており、高分子部上に半導体部が形成されている。半導体部は、有機半導体材料を主成分とし高分子材料を含む部分を有していてもよい。高分子部は、高分子材料を主成分とし有機半導体材料を含む部分を有していていもよい。
有機半導体材料としては、例えば、可溶性p型有機半導体であるC10−DNBDT、C−DNTVW、C10−DNTT、C−BTBT、TIPS−Pentacene、可溶性n型有機半導体材料であるPDIF−CN等が挙げられる。
高分子材料としては、ポリメタクリル酸メチル樹脂(PMMA:Poly(methyl methacrylate)、ポリ(4−メチルスチレン)(P4MS:Poly(4-methylstyrene)、ポリ(トリアリールアミン)(PTAA:poly(triarylamine)、ポリスチレン(PS:polystyrene)、ポリアクリロニトリル(PAN:polyacrylonitrile)、ポリエチレン(PE:polyethylene)、ポリ酢酸ビニル(PVA:polyvinylacetate)等の溶媒に可溶な高分子材料が挙げられる。
ソース電極18およびドレイン電極20は、ゲート電極12と同種の材料で形成することができ、ゲート電極12の材料と同一であっても異なっていてもよく、異種材料を積層して形成してもよい。
(製造方法)
次に有機半導体膜16Aの製造方法について説明する。まず有機半導体材料と、高分子材料とが溶媒に溶解した塗布液を作製する。溶媒は、例えば、クロロベンゼン(CB:chlorobenzene)、3-クロロチオフェン(3CT:3-chlorothiophene)、1-クロロナフタレン(1CN:1-Chloronaphthalene)などのハロゲン系芳香族溶媒、ヘキサン、ヘプタンなどの炭化水素溶媒や、トルエン、キシレン、テトラリンなどの非ハロゲン系芳香族溶媒等を用いることができる。ただし、溶媒は有機半導体と高分子を両方溶かすものであればよく、上に挙げたものには限らない。
次いで、図2に示すように、塗布液をエッジキャスト法により、基板としての、ゲート電極12上に形成されたゲート絶縁膜14の表面に塗布する。エッジキャスト法について以下説明する。
ゲート絶縁膜14上には、ノズル22及びブレード24が配置されている。ブレード24のゲート絶縁膜14表面に対向するエッジ部分にノズル22から塗布液26を供給する。ノズル及び基板は、溶媒が蒸発する温度に保持する。上記エッジ部分に保持される塗布液26の量が一定になるように、塗布液26を供給し続けながら基板12(14)を一方向へ移動する。ノズル22から供給された塗布液26は、溶媒が蒸発するにつれ、有機半導体材料が結晶化していく。基板12(14)を一方向へ移動しながら塗布液26を塗布するので、溶媒は、基板12(14)の移動方向に沿って順に蒸発し、それに伴って有機半導体材料が順に結晶化していく。そして、本実施形態の場合、塗布液26は、高分子材料を含んでいるので、高分子材料を含んでいない従来よりも、溶媒が長い時間をかけて蒸発する。溶媒が蒸発するまでの間、塗布液26に含まれる高分子材料が、有機半導体材料を流動し得る状態(本図中28)に保持する。これにより有機半導体材料は、従来よりも流動する時間が長いので、より時間をかけて固化していく。
溶媒が蒸発していく過程で、高分子材料及び有機半導体材料がそれぞれ層状に相分離する。これにより有機半導体材料は、層状の高分子部上で配向しながら結晶化する(本図中30)。このように作製することにより、配向が揃った層状の半導体部を、層状の高分子部上に形成することができる。半導体部は、結晶の配向軸の角度差が、好ましくは10度以内、より好ましくは5度以内である。さらに半導体部は、単結晶であるのが最も好ましい。このように配向が揃った半導体部は、結晶の長さが200μm以上であるのが好ましい。
このように形成された有機半導体膜16A上にソース電極18及びドレイン電極20を形成することにより、有機FET10Aを作製することができる。
なお、基板12(14)は、塗布液26を塗布する際、曲折しながらノズル22及びブレード24に対し移動してもよい。
(作用及び効果)
上記のように構成された有機半導体膜16Aは、有機半導体材料と、高分子材料とが溶媒に溶解した塗布液をエッジキャスト法により塗布することで、配向が揃った有機半導体膜16Aを形成することができる。したがって本実施形態によれば、従来のように製造条件が制限されないので、電荷移動度が高い有機半導体膜16Aを容易に製造することができる。
また、本実施形態に係る有機半導体膜16Aは、屈曲型有機半導体分子であるため耐熱性に優れ、室温から270℃の温度範囲で分解せず、構造相転移を有しない。
(実施例)
実際に、上記「製造方法」に示す手順に従い、有機半導体膜16Aを製造した。半導体材料としてC10−DNBDTを0.025重量%、高分子材料としてPMMAを0.025重量%の濃度で、溶媒としての3CT中に混合し、溶解させることにより、塗布液を作製した。
基板は、シリコン基板を用いた。シリコン基板は高密度でn型のキャリアドープを施してあるため、ゲート電極としても用いることができる。シリコン基板上には熱酸化法で厚さ100nmのゲート絶縁膜を形成したものを用いた。塗布液を基板上にエッジキャスト法により、基板温度100℃にて塗布して有機半導体膜を作製した。作製した有機半導体膜の偏光顕微鏡写真を図3〜5に示す。図3は塗布液を供給する際に基板を20μm/secの速さ(成膜速度)で移動した場合、図4は成膜速度を40μm/secとした場合、図5は成膜速度を80μm/secとした場合を示す。本図から、基板の速度に関わらず、配向が揃った有機半導体膜が得られることが確認できた。
次に、上記塗布液を用い、成膜速度を80μm/secとし、厚さ100nm程の有機半導体膜を基板上に成膜した実施例1に係る有機FETを8個作製した。ソース・ドレイン電極は、金を真空蒸着法で、厚さ40nmの膜を形成した。因みに、有機FETは、典型的にはチャネルの幅が2mm、チャネルの長さが50μm〜100μmとなるように作製した。
溶媒及び/または成膜速度を変えた以外は実施例1と同様に実施例2〜4に係る有機FETを各8個作製した。実施例1〜3に対し、塗布液が高分子材料を含まない点のみが異なる比較例1〜3に係る有機FETを各8個作製した。
上記のようにして得られた実施例1〜4及び比較例1〜3に係る有機FETについて、電荷移動度を測定した。電荷移動度の測定には、半導体パラメータアナライザ((株)TFFケースレーインスツルメンツ社製、型番:4200−SCS)を用いた。その結果を表1に示す。また代表的な測定データとして、実施例1に係る有機FETの測定データを図6に示す(電荷移動度8.5cm/Vs)。図6は、左側の縦軸がドレイン電流(A)、右側の縦軸がドレイン電流の平方根(×10−31/2)、横軸がゲート電圧(V)を示す。図中左側の線図がドレイン電流、右側の線図がドレイン電流の平方根を示す。
表1に示す電荷移動度は、試料数8個の平均値である。本結果から、実施例1〜4に係る有機FETは、いずれも比較例に係る有機FETに比べ、高い電荷移動度が得られることが確認できた。特に比較例2及び3では、電荷移動度が極端に減少している。比較例2及び3は、比較例1に比べ成膜速度が速くなったことで、有機半導体膜の配向性が悪化したため電荷移動度が極端に減少したと考えられる。これに対し実施例1及び2では、実施例3及び4より高い電荷移動度が得られている。すなわち、本実施形態に係る有機半導体膜は成膜速度が速くても高い電荷移動度が得られることが分かる。このことから、本実施形態に係る製造方法によれば、従来に比べ配向性が揃った有機半導体膜を容易に製造できるといえる。
Figure 2016031968
次に、有機半導体膜の軸方位を測定した。溶媒、成膜速度または高分子化合物を変えた以外は実施例1と同様に実施例5〜9に係る薄膜を作製した。軸方位の測定には、X線回折計((株)リガク製、SmartLab)を用いた。得られた軸方位から標準偏差を求めた結果を表2に示す。本表に示す軸方位は、測定箇所1.5cm四方に存在する結晶の軸方位の標準偏差である。本結果から、実施例5〜9に係る有機半導体膜は、一定程度、配向が揃っているといえる。
Figure 2016031968
(変形例)
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。
例えば上記実施形態では、エッジキャスト法で塗布液を塗布する場合について説明したが、本発明はこれに限らず、インクジェット法により塗布することとしてもよい。インクジェット法は、特に限定されず、例えば、ピエゾ式インクジェット、バブルジェット(登録商標)式インクジェットなどを用いることができる。例えば、ピエゾ式インクジェットのノズルには、ピエゾ素子が設けられている。ピエゾ素子は、回路を介して交流電源に接続されている。インクジェット法により塗布するには、まず、ノズルに供給された塗布液を、ピエゾ素子の振動により一定の大きさの塗布粒子にする。塗布粒子は、基板としてのゲート電極上に形成されたゲート絶縁膜の表面に到達する。そしてゲート絶縁膜上の塗布粒子の量が一定になるように、塗布粒子を供給し続けながら基板を移動する。ゲート絶縁膜上に到達した塗布粒子は、溶媒が蒸発するにつれ、有機半導体材料が結晶化していく。このようにして、上記実施形態と同様に、配向が揃った有機半導体膜を得ることができる。
実際に、本変形例に係るインクジェット法により有機半導体膜を作製した。まず、半導体材料としてC10−DNTVWを1.00重量%、高分子材料としてPMMAを1.00重量%の濃度で、溶媒としての1CN中に混合し、溶解させることにより、塗布液を作製した。インクジェット装置((株)SIJテクノロジ製、型番:ST050−ODT)を用いて、塗布液を塗布する際の基板の速度を2〜100μmまで変化させて、作製した有機半導体膜の偏光顕微鏡写真を図7に示す。なお、基板、ソース・ドレイン電極は実施例1と同様とした。本図から、インクジェット法により、線状の有機半導体膜を形成することができ、さらに速度を変えることにより、有機半導体膜の幅を変えることができることが分かる。
上記塗布液を用い、成膜速度を5μm/secとし、作製したコ字状の有機半導体膜の偏光顕微鏡写真を図8に示す。図8Aは対角位、図8Bは消光位の写真である。本図から、インクジェット法により作製した線状の有機半導体膜は、線の方向を変えても配向が揃っていることが確認できた。本図から、本実施形態によれば、配向が揃った有機半導体膜を、長さ200μm以上形成できることが確認できる。
次に、上記塗布液を用い、成膜速度を5μm/secとし、有機半導体膜を基板上に成膜した実施例10に係る有機FETを作製した。得られた実施例10に係る有機FETについて、電荷移動度を測定した。その結果を表3に示す。代表的な測定データの1つを図9に示す(電荷移動度2.1cm/Vs)。表3に示す電荷移動度は、試料数2個の平均値である。表3から明らかなように、実施例10に係る有機FETは、上記実施形態に係る有機FETと同レベルの高い電荷移動度が得られることが分かった。
Figure 2016031968
また、塗布液を塗布する方法として、図10に示す角柱形状のノズル44を用いてもよい。本図に示すノズル44は、底面が1mm角以下であり、略中心に流路46が長手方向に形成されている。このノズル44を図11に示すように基板としてのゲート電極12上に形成されたゲート絶縁膜14上に配置し、流路46から塗布液を供給することにより、塗布することができる。これにより、上記実施形態よりも幅の細い領域に塗布液を塗布することができ、線状の有機半導体膜48を作製することができる。
実際に、0.4mmの流路46を有する1mm角のノズル44を用いて有機半導体膜を形成し、当該有機半導体膜を用いて有機FETを作製した。まず半導体材料としてC10−DNBDTを0.10重量%、高分子材料としてPMMAを0.10重量%の濃度で、溶媒としての3CT中に混合し、溶解させることにより、塗布液を作製した。上記塗布液を用い、図10に示すノズルを用いて成膜速度を40μm/sec、温度を104℃とし、有機半導体膜を基板上に成膜し、実施例11に係る有機FETを作製した。なお、基板、ソース・ドレイン電極は実施例1と同様とした。
作製した有機半導体膜の光学顕微鏡写真を図12に示す。本図から、本変形例に係るノズル44を用いることにより、幅が約1mmの線状の、配向が揃った有機半導体膜が得られることが確認できた。
次に、得られた有機FETについて、電荷移動度を測定した。その結果を表4に示す。代表的な測定データを図13に示す(電荷移動度9.6cm/Vs)。表4に示す電荷移動度は、試料数6個の平均値である。表4から明らかなように、本変形例に係る有機FETは、上記実施形態に係る有機FETと同レベルの高い電荷移動度が得られることが分かった。
Figure 2016031968
上記実施形態では、有機FETがボトムゲート・トップコンタクト型である場合について説明したが、本発明はこれに限らず、図14に示すようにトップゲート・ボトムコンタクト型でもよい。本図に示す有機FET10Bは、基板44上にソース電極18、ドレイン電極20が形成され、有機半導体膜16B、ゲート絶縁膜14、ゲート電極46の順に形成されている。有機半導体膜16Bは、層状の高分子部上に、層状の半導体部が形成される。そうするとソース電極18、ドレイン電極20が有機半導体膜16Dの高分子部に覆われる。したがって、ソース電極18及びドレイン電極20を電気的に接続するため、高分子部は電気伝導性を有する必要がある。この場合、高分子材料としては、例えば低分子有機半導体材料としてp型有機半導体材料を用いる場合にはPTAA(Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine])、F8BT(Poly[(9,9-di-n-octylfluorenyl-2,7-diyl)-alt-(benzo[2,1,3]thiadiazol-4,8-diyl)])等のp型高分子有機半導体を用いることができる。また、低分子有機半導体材料としてn型有機半導体材料を用いる場合には、高分子材料としてBBL(Poly(benzimidazobenzophenanthroline)等のn型高分子有機半導体材料を用いることができる。
実際に、有機FET10Bを作製した。まず半導体材料としてC10−DNBDTを0.025重量%、高分子材料としてPTAAを0.025重量%の濃度で、溶媒としての3CT中に混合し、溶解させることにより、塗布液を作製した。上記塗布液を用い、成膜速度を40μm/sec、温度を100℃とし、有機半導体膜を基板上に成膜した実施例12に係る有機FETを作製した。なお、基板は、無アルカリガラスを用いた。基板上に金を真空蒸着することによりソース・ドレイン電極を形成した。ソース・ドレイン電極を形成したガラス基板上に連続エッジキャスト法により有機半導体複合膜を形成し、さらにゲート絶縁膜としてサイトップ(旭硝子製、CTL−809M)、パリレン薄膜を形成した。ゲート電極としてアルミニウム膜を真空蒸着法により形成した。
次に、得られた有機FETについて、電荷移動度を測定した。その結果を表5に示す。代表的な測定データを図15に示す(電荷移動度4.6cm/Vs)。表5に示す電荷移動度は、試料数12個の平均値である。本表から明らかなように、本変形例に係る有機FETは、上記実施形態に係る有機FETと同レベルの高い電荷移動度が得られることが分かった。
Figure 2016031968
さらに、有機FETは、図16に示すボトムゲート・ボトムコンタクト型の有機FET10Cや、図17に示すトップゲート・トップコンタクト型の有機FET10Dにも適用することができる。
上記実施形態の場合、半導体部は、有機半導体材料で形成されている場合について説明したが、本発明はこれに限らず、溶媒に溶解する材料であれば、無機半導体材料を用いることもできる。無機半導体材料としては、例えば、ZnO、SnO、Indium gallium zinc oxide(IGZO)などが挙げられる。この場合に用いることができる高分子材料としては、例えばポリビニルアルコール、ポリビニルピロリドン、ポリエチレングリコールなどが挙げられる。また、溶媒としては、例えば、水、エチレングリコール、プロピレングリコールなどが挙げられる。
また上記実施形態の場合、基板がノズルに対し移動する場合について説明したが、本発明はこれに限らず、基板とノズルが相対的に移動すれば足り、基板を固定してノズルが移動することとしてもよい。
半導体材料としてC10−DNBDTを0.025重量%、高分子材料としてPMMAを0.025重量%の濃度で、溶媒としての3CT中に混合し、溶解させることにより、塗布液を作製した。上記塗布液を用い、成膜速度を80μm/secとし、厚さ30nm程の有機半導体膜を基板上に成膜した。
図18に得られた有機半導体膜の評価データを示す。図18Aは有機半導体膜の光学顕微鏡写真、図18Bは偏光顕微鏡写真である。図18CはAFMを用いて測定した表面の高さ測定結果であり、横軸が図18A及び図18Bの位置に対応する位置(mm)、縦軸が高さ(nm)を示す。
図18A及び図18Bにおいて、右側は成膜後の有機半導体膜、中央は成膜後の有機半導体膜をシクロヘキサンで洗浄して半導体材料を除去して得られた表面、左側は成膜後の有機半導体膜をシクロヘキサンで洗浄後さらにブチルアセテートで洗浄して半導材料及び高分子材料を除去して得られた表面の写真である。図18Bに示すように右側の偏光顕微鏡写真のみが明るいことから、成膜後の有機半導体膜は表面に半導体部が存在しているといえる。また図18Cの高さ測定結果から、高分子部は、有機半導体膜の表面に存在する半導体部と、基板の間に存在しているといえる。
図19Aは、成膜後の有機半導体膜をシクロヘキサンで洗浄し半導体材料を除去した後の表面、すなわち高分子部が露出した状態の表面のAFM像を示す。図19Bは、図19Aにおける点線部分の高さ測定をした結果であり、横軸が位置(μm)、横軸が高さ(nm)を示す。高さ測定の結果から算出した二乗平均平方根は0.18nmであった。この結果は、半導体部と高分子部の間に、有機半導体膜を形成する工程を通じて、より平坦な面が形成されたことを示している。
さらに有機半導体膜の結晶構造を調べた結果を図20に示す。図20Aは面外XRDパターン、図20Bは透過型XRD像である。図20Aより、有機半導体膜における結晶の配向は、5度以内であることが確認された。また図20Bに示すように、b−c面にラウエの斑点が確認された。このことは、X線が照射された範囲(80μm□)の有機半導体膜が、単結晶であることを意味する。
10A 有機FET(電界効果トランジスタ)
12 ゲート電極(基板)
14 ゲート絶縁膜(基板)
16A 有機半導体膜(半導体膜)

Claims (9)

  1. 半導体材料で形成された1又は2以上の半導体部と、高分子材料で形成された1又は2以上の高分子部とを有し、前記半導体部と前記高分子部とが、隣接して一体化されていることを特徴とする半導体膜。
  2. 前記半導体部は、有機半導体材料で形成されていることを特徴とする請求項1記載の半導体膜。
  3. 前記半導体部と前記高分子部は、それぞれ層状に形成されており、厚さ方向に積層されていることを特徴とする請求項1又は2記載の半導体膜。
  4. 前記半導体部は、配向軸の角度差が10度以内であることを特徴とする請求項1〜3のいずれか1項記載の半導体膜。
  5. 前記半導体部は、単結晶であることを特徴とする請求項1〜4のいずれか1項記載の半導体膜。
  6. 前記半導体部は、結晶の長さが200μm以上であることを特徴とする請求項5記載の半導体膜。
  7. 請求項1〜6のいずれか1項記載の半導体膜を備えることを特徴とする電界効果トランジスタ。
  8. 半導体材料と高分子材料とが溶媒に溶解している塗布液を、前記塗布液を基板に供給するノズル又は前記基板を一方向へ移動させながら、前記基板上に塗布する工程を備え、前記溶媒が蒸発した後、前記半導体材料で形成された半導体部と、前記高分子材料で形成された高分子部とが、隣接して一体化することにより、配向が揃った半導体膜が形成されることを特徴とする半導体膜の製造方法。
  9. 前記ノズルから供給された前記塗布液は、前記塗布液を前記基板上に塗布する工程後、前記高分子材料が前記有機半導体材料を流動し得る状態に保持すると共に、前記基板の移動方向に沿って、前記塗布液に含まれる前記溶媒が蒸発し、これにより前記有機半導体材料が順に結晶化していくことを特徴とする請求項8記載の半導体膜の製造方法。
JP2016503478A 2014-08-29 2015-08-28 半導体膜の製造方法、半導体膜及び電界効果トランジスタ Expired - Fee Related JP6179930B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014175793 2014-08-29
JP2014175793 2014-08-29
PCT/JP2015/074448 WO2016031968A1 (ja) 2014-08-29 2015-08-28 半導体膜の製造方法、半導体膜及び電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2016031968A1 true JPWO2016031968A1 (ja) 2017-04-27
JP6179930B2 JP6179930B2 (ja) 2017-08-16

Family

ID=55399851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503478A Expired - Fee Related JP6179930B2 (ja) 2014-08-29 2015-08-28 半導体膜の製造方法、半導体膜及び電界効果トランジスタ

Country Status (4)

Country Link
US (1) US10256164B2 (ja)
EP (1) EP3188219A4 (ja)
JP (1) JP6179930B2 (ja)
WO (1) WO2016031968A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109789440A (zh) 2016-09-27 2019-05-21 富士胶片株式会社 膜的制造方法
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
KR20210119199A (ko) 2020-03-24 2021-10-05 삼성전자주식회사 전자 소자 및 그 제조방법
EP4210089A4 (en) 2020-09-04 2024-02-21 FUJIFILM Corporation METHOD FOR MANUFACTURING ORGANIC LAYER PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006013492A (ja) * 2004-06-24 2006-01-12 Palo Alto Research Center Inc 半導層および絶縁層を形成するために混合溶液を使ってボトムゲート型薄膜トランジスタを形成する改良された方法
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
WO2009084584A1 (ja) * 2007-12-27 2009-07-09 Sony Corporation 半導体薄膜の形成方法および薄膜半導体装置の製造方法
JP2012033904A (ja) * 2010-06-30 2012-02-16 National Institute For Materials Science 有機半導体薄膜形成方法、半導体素子及び有機電界効果トランジスタ
JP2013058680A (ja) * 2011-09-09 2013-03-28 National Institute For Materials Science 有機半導体単結晶形成方法及び有機半導体デバイス
WO2013172143A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法
WO2014008395A1 (en) * 2012-07-03 2014-01-09 University Of Vermont And State Agricultural College Methods for forming one or more crystalline layers on a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100070652A (ko) * 2008-12-18 2010-06-28 포항공과대학교 산학협력단 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터
JP2013177347A (ja) 2012-02-28 2013-09-09 Osaka Univ 結晶の縮合多環芳香族化合物を製造する方法
JP6246150B2 (ja) * 2014-03-26 2017-12-13 富士フイルム株式会社 非発光性有機半導体デバイス用塗布液、有機トランジスタ、化合物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、有機トランジスタの製造方法および有機半導体膜の製造方法の提供

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006013492A (ja) * 2004-06-24 2006-01-12 Palo Alto Research Center Inc 半導層および絶縁層を形成するために混合溶液を使ってボトムゲート型薄膜トランジスタを形成する改良された方法
WO2006019133A1 (ja) * 2004-08-20 2006-02-23 Matsushita Electric Industrial Co., Ltd. 有機積層膜を形成するための塗液、電界効果トランジスタの製造方法、および電界効果トランジスタ
WO2009084584A1 (ja) * 2007-12-27 2009-07-09 Sony Corporation 半導体薄膜の形成方法および薄膜半導体装置の製造方法
JP2012033904A (ja) * 2010-06-30 2012-02-16 National Institute For Materials Science 有機半導体薄膜形成方法、半導体素子及び有機電界効果トランジスタ
JP2013058680A (ja) * 2011-09-09 2013-03-28 National Institute For Materials Science 有機半導体単結晶形成方法及び有機半導体デバイス
WO2013172143A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 半導体デバイス、表示装置、電子機器、及び、半導体デバイスの製造方法
WO2014008395A1 (en) * 2012-07-03 2014-01-09 University Of Vermont And State Agricultural College Methods for forming one or more crystalline layers on a substrate

Also Published As

Publication number Publication date
EP3188219A4 (en) 2018-05-02
US20180053701A1 (en) 2018-02-22
WO2016031968A1 (ja) 2016-03-03
EP3188219A1 (en) 2017-07-05
JP6179930B2 (ja) 2017-08-16
US10256164B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
Zhao et al. A facile method for the growth of organic semiconductor single crystal arrays on polymer dielectric toward flexible field‐effect transistors
JP6179930B2 (ja) 半導体膜の製造方法、半導体膜及び電界効果トランジスタ
KR20100070652A (ko) 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터
JP6590361B2 (ja) 有機半導体膜及びその製造方法
JP2010153794A (ja) 改善されたドロップ・キャストプリントを利用したアクティブチャネル領域製造方法及びそのアクティブチャネル領域を備えた装置
JP6252017B2 (ja) 有機半導体層形成用溶液、有機半導体層および有機薄膜トランジスタ
WO2010119243A1 (en) Method of making an organic thin film transistor
JP2015029020A (ja) 有機半導体層形成用溶液、有機半導体層および有機薄膜トランジスタ
US20150001513A1 (en) Organic thin film transistor and manufacturing method thereof
KR20150129836A (ko) 유기 반도체 블렌드
TW201640684A (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR20100031036A (ko) 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 유기 반도체 박막 제조방법 및 이를 이용하여 제조되는 유기박막트랜지스터
US20140114002A1 (en) Dielectric composition for thin-film transistors
WO2013065276A1 (en) Organic single crystal film, organic single crystal film array, and semiconductor device including an organic single crystal film
WO2014136436A1 (ja) 有機薄膜トランジスタ及びその製造方法
KR101486956B1 (ko) 정렬된 산화물 반도체 나노와이어를 포함하는 전계효과 트랜지스터 어레이 및 그의 제조방법
KR20160011244A (ko) 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터
KR102325952B1 (ko) 바코팅을 이용한 유기 반도체 박막 제조방법 및 그를 포함하는 유연 유기반도체 트랜지스터의 제조방법
KR102259939B1 (ko) 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
KR101473693B1 (ko) 정렬된 구리산화물 반도체 나노와이어를 포함하는 전계효과 트랜지스터 어레이 및 그의 제조방법
JP4561672B2 (ja) ポリチオフェン半導体の基板上の成膜方法
JP6578645B2 (ja) 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP6321992B2 (ja) 電極修飾用組成物、電極修飾方法および有機薄膜トランジスタの製造方法
KR20120066933A (ko) 유기 박막 형성 방법, 유기 박막, 이를 포함하는 박막 트랜지스터 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170711

R150 Certificate of patent or registration of utility model

Ref document number: 6179930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees