CN101361191A - 电子元件、电流控制装置、运算装置及显示装置 - Google Patents

电子元件、电流控制装置、运算装置及显示装置 Download PDF

Info

Publication number
CN101361191A
CN101361191A CNA2006800516930A CN200680051693A CN101361191A CN 101361191 A CN101361191 A CN 101361191A CN A2006800516930 A CNA2006800516930 A CN A2006800516930A CN 200680051693 A CN200680051693 A CN 200680051693A CN 101361191 A CN101361191 A CN 101361191A
Authority
CN
China
Prior art keywords
electrode layer
electrode
layer
voltage
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800516930A
Other languages
English (en)
Inventor
近藤浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN101361191A publication Critical patent/CN101361191A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种电子元件,包括:基板;第一电极层,形成于该基板的一部分上;绝缘层,形成于该第一电极层上;导电层,形成于在形成该第一电极层的区域上形成的该绝缘层上;第二电极层,形成于在该基板上不形成该第一电极层的区域上;第三电极层,形成于在该基板上既不形成该第一电极层也不形成该第二电极层的其余区域上;以及半导体层,形成为覆盖该导电层和该第二电极层之间并覆盖该导电层和该第三电极层之间。

Description

电子元件、电流控制装置、运算装置及显示装置
技术领域
本发明涉及电子元件、电流控制装置、运算装置及显示装置。
背景技术
现在,用于信息显示等的典型显示装置包括CRT(阴极射线管)、液晶显示装置以及EL(电致发光)显示装置。传统上,由于相对低的装置成本和高的显示质量,CRT已经广泛用作显示装置。然而,难以微型化布劳恩管(Braun tube)并实现低功耗。鉴于此,最近对于液晶显示装置和EL显示装置的需求越来越多。此外,能够以非接触方式读写数据的IC标签是被预期的,以形成在物流和个人信息管理用途方面形成巨大市场。这些IC标签包括嵌在其中的大量运算装置。
另一方面,用于显示装置和运算装置的一般有源元件是由包含半导体材料、第一电极(栅电极100)、第二电极(源电极101)和第三电极(漏电极102)的晶体管制成。晶体管的一般结构的例子包括平面类型(见图21(a))以及反向交错类型(见图21(b))。
有关半导体材料,近年来已经活跃地开发了可以应用涂敷工艺的有机半导体材料。可以通过涂敷来制造的有机半导体装置不需要真空成膜工艺,使得可以显著降低制造成本。
近年来,聚噻吩(polythiophene)材料作为具有高迁移率的有机半导体材料已经引起注意,这种材料可以应用涂敷工艺(见非专利文献1)。然而,迁移率小于0.1cm2/V·s且与非晶硅迁移率相比小约10倍。据此,一般而言,使用了有机半导体材料的晶体管具有kHz量级的截止频率作为高速响应的指标。因此,无法使用这种晶体管来驱动需要不小于数MHz量级的截止频率的高清晰电影显示装置或者用于IC标签。
除了增大有机半导体材料的迁移率之外,可以采用减小晶体管的沟道长度104作为提高截止频率的方法。然而,为了对源电极101和漏电极102进行图案化形成约1μm以下的沟道长度,一般需要复杂的步骤和昂贵的制造设备,使得出现制造成本增加的问题。
为了解决这些问题,SIT结构(见图22(a))是已知的,其中源电极101、栅电极100和漏电极102连续堆叠。在SIT结构中,源电极101和漏电极102之间的电流为通过图22(b)所示的控制而ON/OFF,其中通过施加栅极电压6,半导体层105内的耗尽层107增大且源电极101和漏电极102之间的电阻增大。
从图22(a)判断,可以依据半导体层105的膜厚来控制SIT结构的沟道长度104。就减小的沟道长度而言,SIT结构的制造工艺是非常容易的,使得SIT结构预期成为具有高速响应的晶体管。然而,SIT结构存在这样的问题,当栅电极100的间隔增大时,耗尽层107不沿着SIT结构的沟道长度方向扩展到整个区域,以及当电流为OFF时,电流增大。鉴于此,需要进行图案化使得栅电极100的间隔小于1μm,因此制造工艺需要复杂的步骤。
此外,元件内部的寄生电容必需减小以提高截止频率。
例如,对于图21(a)的情形,通过将栅极绝缘膜103保持在栅电极100和源电极101之间以及栅电极100和漏电极102之间而形成寄生电容。如果寄生电容大,与电路运行无关的部件由于施加栅极电压而被充电,导致高速响应是困难的。然而,如果栅极电压具有高的频率,电容器的阻抗非常小,使得栅极电压流到源电极101和漏电极102。结果,元件的功耗变得非常大,且难以将元件应用于使用电池来驱动的用途,例如移动应用。
据此,在平面类型中,需要排列栅电极100、源电极101和漏电极102以使它们几乎不相互交叠。具体而言,当基板的材料例如树脂膜收缩时,随着面积增大,排列变得更加困难。
在SIT结构中,按照与图22(a)所示相同的方式使用栅电极100、源电极101和漏电极102来保持半导体层105,由此形成寄生电容,使得在进行高速运行或者实现低功耗时会产生失效。再者,很难排列源电极101和漏电极102使其不与微制作栅极元件交叠。
鉴于此,专利文献1披露了一种场效应晶体管,包括:第一电极,形成于基板上并具有凸部;绝缘层,覆盖该第一电极;第二电极,形成于该绝缘层上并置于第一电极的凸部上方;第三电极,通过该绝缘层布置于第一电极的凸部的两个侧面的至少之一,并置为低于第一电极的凸部;以及半导体层,与第二电极和第三电极接触而通过绝缘层与第一电极分离。
此外,专利文献2披露了一种场效应晶体管,包括:(A)栅电极,形成于基板上并具有顶面、第一侧面和第二侧面,其中断面形状大致上为四角形;(B)绝缘膜,形成于栅电极的顶面、第一侧面和第二侧面上;(C)第一源/漏电极,形成于置于栅电极顶面上的绝缘膜的一部分上;(D)第二源/漏电极,形成于面向栅电极的第一侧面的基板的一部分上;(E)第三源/漏电极,形成于面向栅电极的第二侧面的基板的一部分上;以及(F)半导体材料层,通过第一源/漏电极从第二源/漏电极形成到第三源/漏电极。在该场效应晶体管中,第一场效应晶体管是由栅电极、第一源/漏电极、第一沟道形成区域和第二源/漏电极构成,其中第一沟道形成区域是由置于栅电极第一侧面上的绝缘层的一部分上形成的半导体材料层的一部分形成的,以及第二场效应晶体管是由栅电极、第一源/漏电极、第二沟道形成区域和第三源/漏电极构成,其中第二沟道形成区域是由置于栅电极第二侧面上的绝缘层的一部分上形成的半导体材料层的一部分形成的。
然而,在上述结构中,寄生电容形成于栅电极和源电极或漏电极之间,使得高速响应是困难的。
专利文献1:特开2005-19446号公报
专利文献2:特开2004-349292号公报
非专利文献1:Applied Physics Letter,vol.69,pp.4108(1996)
发明内容
本发明的一般目的在于提供一种改善且有用的电子元件、电流控制装置、运算装置及显示装置,其中上述问题被消除。
本发明的更具体目的在于提供一种能够高速响应的电子元件、具有该电子元件的电流控制装置、以及具有该电子元件或电流控制装置的运算装置及显示装置。
根据本发明一个方面,提供了一种电子元件,包括:基板;第一电极层,形成于该基板的一部分上;绝缘层,至少形成于该第一电极层上;导电层,形成于在形成该第一电极层的区域上形成的该绝缘层上;第二电极层,形成于在该基板上不形成该第一电极层的区域上;第三电极层,形成于在该基板上既不形成该第一电极层也不形成该第二电极层的其余区域上;以及半导体层,形成为覆盖该导电层和该第二电极层之间并覆盖该导电层和该第三电极层之间。因此可以提供一种能够高速响应的电子元件。
根据本发明的另一方面,在上述电子元件中,该第二电极层、该第三电极层和该导电层是由相同材料制成。因此可以容易地制造电子元件。
根据本发明的另一方面,在上述电子元件中,该半导体层、该绝缘层、该第一电极层、该第二电极层、该第三电极层和该导电层的至少之一通过涂敷形成。因此可以减小制造成本。
根据本发明的另一方面,在上述电子元件中,该绝缘层通过浸渍方法形成。因此可以形成膜厚不均匀性很小的绝缘层。
根据本发明的另一方面,在上述电子元件中,该绝缘层是由被施加能量时临界表面张力变化的绝缘材料制成,以及该第二电极层、该第三电极层和该导电层的至少之一通过涂敷形成。因此可以对绝缘层进行高分辨率的图案化。
根据本发明的另一方面,在上述电子元件中,该第二电极层、该第三电极层和该导电层的至少之一由多于一种材料制成,以及多于一种材料的成份比例沿膜厚方向变化。因此可以容易地控制第二电极层、第三电极层和导电层的功函数。
根据本发明的另一方面,在上述电子元件中,该第二电极层、该第三电极层和该导电层的至少之一的表面被电解电镀。因此可以得到其中导电材料选择性地形成于第二电极层、第三电极层和导电层的至少之一上的电子元件。
根据本发明的另一方面,提供了一种电流控制装置,包括:上述的电子元件;以及电流控制单元,该电流控制单元使用第一电压控制装置和第二电压控制装置使得第二电极层和第三电极层之间的电流被控制,其中该第一电压控制装置用于施加电压到第一电极层,该第二电压控制装置用于施加电压到第二电极层和第三电极层。因此可以提供一种能够高速响应的电流控制装置。
根据本发明的另一方面,在上述电流控制装置中,该电流控制单元形成于该基板上。因此可以提供一种能够高速响应的电流控制装置。
根据本发明的另一方面,提供了一种具有上述电子元件和上述电流控制装置的运算装置。因此可以提供一种能够高速响应的运算装置。
根据本发明的另一方面,提供了一种显示装置,用于依据在相对布置的两个基板之一上形成的电极之间的电压变化来进行显示,其中上述电流控制装置用于像素切换。因此可以提供一种能够高速响应的显示装置。
根据本发明的另一方面,提供了一种显示装置,用于依据在相对布置的两个基板之一上形成的电极之间的电流变化来进行显示,其中上述电流控制装置用于像素切换或者像素驱动。因此可以提供一种能够高速响应的显示装置。
根据本发明,可以提供一种能够高速响应的电子元件、具有该电子元件的电流控制装置、以及具有该电子元件或电流控制装置的运算装置及显示装置。
结合附图阅读下述详细描述,本发明的其他目的、特征和优点将变得更加显而易见。
附图说明
图1为示出本发明电子元件和电流控制装置的结构的示例的示意图;
图2为示出第一电极层和绝缘层的结构的示例的断面图;
图3为示出本发明中使用的浸渍(dipping)方法的示例的示意图;
图4为示出固体表面上具有接触角θ的液滴在平衡状态下的示意图;
图5为示出本发明的电子元件制造方法的示例的示意图;
图6为示出半导体层的迁移率和绝缘层的临界表面张力之间的关系的图示;
图7为示出沿膜厚方向改变材料成份比例的层的断面图;
图8为示出本发明中使用的电解电镀的示意图;
图9为示出本发明的运算装置的结构的示例的示意图;
图10为示出液晶显示装置的示例的示意图;
图11为示出EL显示装置中单个像素的结构的示例的示意图;
图12为示出实例1中静态特性评估的结果的图示;
图13为示出实例1中动态特性评估的结果的图示;
图14为示出实例2中静态特性评估的结果的图示;
图15为示出实例3中静态特性评估的结果的图示;
图16为示出实例3中动态特性评估的结果的图示;
图17为描述参考例1中网点增大(dot gain)的图示;
图18为描述参考例2中网点增大的图示;
图19为示出第一电极层的结构的示例的断面图;
图20为示出用于形成第一电极层和绝缘层的方法的图示;
图21为示出晶体管的一般结构的图示;以及
图22为示出具有SIT结构的有源元件的一般结构的图示。
具体实施方式
在下文,参考附图描述本发明的实施例。
如图1所示,本发明的电子元件包括:基板1;第一电极层2,形成于基板1的一部分上;绝缘层3,形成于第一电极层2上;导电层5,形成于在形成第一电极层2的区域4上形成的绝缘层3上;第二电极层6,形成于基板1上未形成第一电极层2的一个区域上;第三电极层7,形成于基板1上既未形成第一电极层2也未形成第二电极层6的另一区域上;以及半导体层8,形成为覆盖导电层5和第二电极层6之间并覆盖导电层5和第三电极层7之间。在本发明中,形成第一电极层2的区域4是指包括第一电极层2以及第一电极层2附近的区域,如图1所示。基板1上未形成第一电极层2的区域是指基板1上形成第一电极层2的区域4(该区域包括第一电极层2以及第一电极层2的附近)以外的区域。这种情况下,导电层5不接触第二电极层6或第三电极层7。此外,导电层5与第二电极层6及第三电极层7之间的距离(沟道长度9)至少由第一电极层2的厚度定义。因此,可以容易地减小沟道长度9。
如图1速食,本发明的电流控制装置包括本发明的电子元件和一电流控制单元,该电流控制单元使用第一电压控制装置10和第二电压控制装置11来控制第二电极层6和第三电极层7之间的电流,第一电压控制装置10施加电压到第一电极层2,第二电压控制装置11施加电压到第二电极层6和第三电极层7。这种情况下,该电流控制单元优选地形成基板1上。
有关截止频率fc,Applied Physics Letter,vol.76,No.14,April 3(2000),pp.1941-1943报道了式(1):fc=μVds/2πL2与实验值良好地一致。这种情况下,μ表示载流子迁移率,Vds表示源-漏电压52,且L表示沟道长度。据此,当寄生电容小得可以忽略时,通过减小沟道长度可以实现高速响应。
在本发明的电子元件中,第一电极层2、第二电极层6和第三电极层7自对准从而不可能交叠。因此,容易减小寄生电容。尽管寄生电容形成于第一电极层2和导电层5之间,电压施加到第一电极层2与第二电极层6及第三电极层7之间,使得寄生电容通过半导体层8被充电。这种情况下,与布线电阻相比,即使当电流是ON时,半导体层8的电阻非常高。相应地,即使当寄生电容表观上形成时,通过施加电压到第一电极层2也极难在第一电极层2和导电层5之间进行充电。因此,可以实质地减小寄生电容并实现高速响应。此外,即使当施加到第一电极层2的电压具有高频时,由于半导体层8的电阻,栅极电流几乎不流到第二电极层6或第三电极层7,从而可以实现低功耗。
如图1所示,在本发明的电流控制装置中,当第一电压控制装置10施加电压到第一电极层2时,沟道形成于第一电极层2和导电层5之间以及导电层5和第三电极层7之间。这种情况下,当第二电压控制装置11施加电压到第二电极层6和第三电极层7之间时,载流子从第二电极层6移出并通过半导体层8进入导电层5,且载流子从导电层5注入半导体层8并流入第三电极层7。
在本发明中,第一电极层2、第二电极层6、第三电极层7和导电层5可以由导电材料制成,包括:例如铬(Cr)、钽(Ta)、钛(Ti)、铜(Cu)、铝(Al)、钼(Mo)、钨(W)、镍(Ni)、金(Au)、钯(Pd)、铂(Pt)、银(Ag)、锡(Sn)等的金属;例如ITO、IZO等的合金;聚乙炔导电聚合物;例如聚对亚苯、聚对亚苯衍生物、聚亚苯乙烯、聚亚苯乙烯衍生物等的聚亚苯导电聚合物;例如聚吡咯、聚吡咯衍生物、聚噻吩、聚噻吩衍生物、聚呋喃、聚呋喃衍生物等的杂环聚合物;例如聚苯胺、聚苯胺衍生物等的离子导电聚合物。此外,还可以组合使用这些金属、合金、导电聚合物。
另外,通过掺入掺杂剂提高导电率来使用这些导电聚合物。优选用作掺杂剂的具有低气压的化合物的示例包括聚磺酸、聚苯乙烯磺酸、萘磺酸、烷基萘磺酸等。
在本发明中,第一电极层2、第二电极层6、第三电极层7和导电层5的体积电阻率通常不超过1×10-3Ω·cm,优选地不超过1×10-6Ω·cm。
在本发明中,半导体层8的材料的示例包括:有机半导体材料,例如芴,芴衍生物,芴酮,芴酮衍生物,聚(N-乙烯基咔唑)衍生物,聚麸胺酸γ-咔唑乙基衍生物,聚乙烯菲衍生物,聚硅烷衍生物,恶唑衍生物,恶二唑衍生物,咪唑衍生物,例如单芳基胺、三芳基胺衍生物等的芳基胺衍生物,对二氨基联苯衍生物,二芳基甲烷衍生物,三芳基甲烷衍生物,苯乙烯基并三苯衍生物,吡唑啉衍生物,二乙烯基苯衍生物,腙衍生物,茚衍生物,二氢茚酮衍生物,丁二烯衍生物,例如芘甲醛、聚乙烯基芘等的芘衍生物,例如α-苯基芪衍生物、双芪衍生物等的芪衍生物,烯胺衍生物,例如聚烷基噻吩等的噻吩衍生物,并五苯,并四苯,双偶氮染料,三偶氮染料,多偶氮染料,三芳基甲烷染料,噻嗪染料,恶嗪染料,呫吨(xanthene)染料,花青染料,苯乙烯基染料,吡喃鎓(pyrylium)染料,喹吖啶酮染料,靛蓝染料,二萘嵌苯染料,多环奎宁染料,二苯并咪唑染料,阴丹酮染料,方酸染料,蒽醌染料,以及例如铜酞菁、氧钛酞菁等的酞菁染料;无机半导体材料,例如CdS、ZnO、PbTe、PbSnTe、InGaZnO、GaP、GaAIAs、GaN等;以及硅(silicone)半导体材料,例如多晶硅、非晶硅等。优选地,除了使用可涂敷材料之外,使用非晶硅以减小成本。从TFT耐久性和运行稳定性角度而言,非晶硅也是优选的。
在本发明中,绝缘层3的材料的示例包括例如SiO2、Ta2O5、Al2O3等的无机绝缘材料,以及有机绝缘材料,例如聚酰亚胺;聚苯乙烯树脂;聚乙烯树脂;聚丙烯;氯乙烯树脂;聚酯醇酸树脂;聚酰胺;聚氨酯;聚碳酸酯;polyalylate;聚砜;邻苯二甲酸二烯丙基酯树脂;聚乙烯醇缩丁醛树脂;聚醚树脂;聚酯树脂;丙烯酸树脂;硅酮树脂;环氧树脂;酚醛树脂;尿素树脂;蜜胺树脂;例如PFA、PTFE、PVDF等的氟树脂;聚对二甲苯树脂;例如环氧丙烯酸酯、聚氨酯丙烯酸酯等的光固化树脂;以及例如普鲁兰多糖、纤维素等及其衍生物的多糖。
在本发明中,绝缘层3的体积电阻率优选地不小于1×1013Ω·cm,更优选地不小于1×1014Ω·cm。
在本发明中,绝缘层3可以通过下述方法形成:热氧化方法;阳极氧化方法;例如沉积、溅射、CVD等的真空成膜工艺;使用凸版印刷板的印刷方法;柔性版印刷;使用模板印刷板的印刷方法;丝网印刷;使用平板印刷板的印刷方法;胶版印刷;使用凹版印板的印刷方法;照相凹版印刷;以及例如旋涂方法、浸渍方法、喷涂方法、喷墨方法等的印刷方法。当用于形成第一电极层2的材料的氧化物用作绝缘材料材料时,从处理装置简单的角度而言,优选使用阳极氧化方法。
在本发明中,基板1的材料的示例包括玻璃、在表面上涂敷上述绝缘材料的金属性材料、形成为膜的上述有机绝缘材料等。
在本发明中,可以具体地确定第二电极层6、第三电极层7和导电层5相对于形成第一电极层2的区域4的位置。因此,对准容易且可以减小制造成本。此外,第二电极层6、第三电极层7和导电层5可以通过分离工艺形成或者同时形成。在第二电极层6、第三电极层7和导电层5形成之后,导电材料附着到沟道部分时,这些层可以浸渍到用于溶解导电材料的液体内。
在本发明中,第一电极层2和绝缘层3优选地具有凸部,该凸部相对于基板1的表面形成不小于60°的角。更优选地,该角度不小于80°,且再优选地,该角度不小于90°。据此,可以容易地定义第二电极层6及第三电极层7与导电层5之间的距离(沟道长度9)。图2(a)示出相对于基板1的表面形成90°角的凸部的第一电极层2和绝缘层3。此外,如图2(b)所示,绝缘层3的一部分可具有相对基板1的表面形成90°角的凸部。此外,图2(c)示出相对于基板1的表面形成超过90°角的凸部的第一电极层2和绝缘层3。
再者,如图19所示,第一电极层2可具有悬垂结构。这种情况下,如图20所示,第一电极层2是通过连续堆叠导电材料B 42和导电材料A 43且随后进行蚀刻来形成。绝缘层3可以通过CVD方法(见图20(a))、阳极氧化方法或者热氧化方法(见图20(b))至少形成于第一电极层2上。蚀刻工艺的具体示例在下文中描述。首先,通过对导电材料A 43进行图案化而形成抗蚀剂,将得到的实体浸渍到用于溶解导电材料A 43的液体内,并对导电材料A 43进行图案化。接着,将得到的实体浸渍到用于溶解导电材料B 42的液体内,并对导电材料B 42进行图案化。这种情况下,通过对导电材料B 42进行过蚀刻而形成该悬垂结构。
在本发明的电子元件中,优选地,第二电极层6、第三电极层7和导电层5是由相同材料制成。据此,可以同时制作第二电极层6、第三电极层7和导电层5,使得可以容易地制作该电子元件。
在本发明中,第二电极层6、第三电极层7和导电层5可以通过下述方法形成:例如沉积、溅射、CVD等的真空成膜工艺;以及印刷工艺,例如使用凸版印刷板的印刷方法、柔性版印刷、使用模板印刷板的印刷方法、丝网印刷、使用平板印刷板的印刷方法、胶版印刷、使用凹版印板的印刷方法、照相凹版印刷等。优选地使用例如柔性版印刷、丝网印刷、胶版印刷、照相凹版印刷等的印板印刷,因为可以容易地具有更大的面积并提高形成效率。
在本发明的电子元件中,优选地,半导体层8、绝缘层3、第一电极层2、第二电极层6、第三电极层7和导电层5中至少之一是由可涂敷材料制成。据此,与使用例如溅射等的真空成膜工艺的情形相比,可以使用印刷工艺制造该电子元件并减小制造成本。印刷工艺的示例包括使用凸版印刷板的印刷方法、柔性版印刷、使用模板印刷板的印刷方法、丝网印刷、使用平板印刷板的印刷方法、胶版印刷、使用凹版印板的印刷方法、照相凹版印刷、旋涂方法、浸渍方法、喷涂方法、喷墨方法等。优选地使用例如柔性版印刷、丝网印刷、胶版印刷、照相凹版印刷等的印板印刷,因为可以容易地具有更大的面积并提高形成效率。
在本发明中,用于第一电极层2、第二电极层6、第三电极层7和导电层5的涂敷液体的示例包括Ag、Au等纳米粒子分散于溶剂中的金属纳米粒子分散液,以及溶液或液体分散液,其中下述至少一种分散或溶解于溶剂内,包括:聚乙炔导电聚合物;例如聚对亚苯、聚对亚苯衍生物、聚亚苯乙烯、聚亚苯乙烯衍生物等的聚亚苯导电聚合物;例如聚吡咯、聚吡咯衍生物、聚噻吩、聚噻吩衍生物、聚呋喃、聚呋喃衍生物等的杂环聚合物;以及例如聚苯胺、聚苯胺衍生物等的离子导电聚合物。另外,可以通过掺入掺杂剂提高导电率来使用这些导电聚合物。优选用作掺杂剂的具有低气压的化合物的示例包括聚磺酸、聚苯乙烯磺酸、萘磺酸、烷基萘磺酸等。
在本发明中,用于半导体层8的涂敷液体的示例包括下述至少一种分散于其中的溶液,包括:有机半导体材料,例如芴,芴衍生物,芴酮,芴酮衍生物,聚(N-乙烯基咔唑)衍生物,聚麸胺酸γ-咔唑乙基衍生物,聚乙烯菲衍生物,聚硅烷衍生物,恶唑衍生物,恶二唑衍生物,咪唑衍生物,例如单芳基胺、三芳基胺衍生物等的芳基胺衍生物,对二氨基联苯衍生物,二芳基甲烷衍生物,三芳基甲烷衍生物,苯乙烯基并三苯衍生物,吡唑啉衍生物,二乙烯基苯衍生物,腙衍生物,茚衍生物,二氢茚酮衍生物,丁二烯衍生物,例如芘甲醛、聚乙烯基芘等的芘衍生物,例如α-苯基芪衍生物、双芪衍生物等的芪衍生物,烯胺衍生物,例如聚烷基噻吩等的噻吩衍生物,并五苯,并四苯,双偶氮染料,三偶氮染料,多偶氮染料,三芳基甲烷染料,噻嗪染料,恶嗪染料,呫吨(xanthene)染料,花青染料,苯乙烯基染料,吡喃鎓(pyrylium)染料,喹吖啶酮染料,靛蓝染料,二萘嵌苯染料,多环奎宁染料,二苯并咪唑染料,阴丹酮染料,方酸染料,蒽醌染料,以及例如铜酞菁、氧钛酞菁等的酞菁染料;或者液体分散液,其中该有机半导体材料分散于半导体材料和绝缘材料溶解于其中的溶液内。
在本发明中,用于绝缘层3的涂敷液体的示例包括下述材料分散于其中的溶液,包括:有机绝缘材料,例如聚酰亚胺树脂,聚苯乙烯树脂,聚乙烯树脂,聚丙烯,氯乙烯树脂,聚酯醇酸树脂,聚酰胺,聚氨酯,聚碳酸酯,polyalylate,聚砜,邻苯二甲酸二烯丙基酯树脂,聚乙烯醇缩丁醛树脂,聚醚树脂,聚酯树脂,丙烯酸树脂,硅酮树脂,环氧树脂,酚醛树脂,尿素树脂,蜜胺树脂,例如PFA、PTFE、PVDF等的氟树脂,聚对二甲苯树脂,例如环氧丙烯酸酯、聚氨酯丙烯酸酯等的光固化树脂,以及例如普鲁兰多糖、纤维素等及其衍生物的多糖;或者液体分散液,其中该有机绝缘材料分散于绝缘材料溶解于其中的溶液内。
此外,在本发明中,使用涂敷形成金属氧化物凝胶的膜并使该金属氧化物凝胶膜经过热处理,由此可以形成由无机绝缘材料制成的绝缘层3。可以通过水解通式用下式表示的金属性醇盐来形成该金属氧化物凝胶膜:
M(OR)n或者MR(OR′)n-1
该金属性醇盐没有具体限制,只要包括可水解醇盐即可。在该通式中,M表示至少二价金属,R和R′分别表示烷基基团和苯基基团。可以使用分离使用单一类型的金属性醇盐,或者通过混合使用两种类型的金属性醇盐。这种情况下,优选地,金属M属于元素周期表中的IIIb族或者IV族。IIIb族的金属的示例包括Al等,IV族的金属的示例包括Ti,IVa族的金属的示例包括Zr,IVb族的金属的示例包括Si,如此等等。
在本发明中,优选地,绝缘层3的临界表面张力不超过40mN/m。据此,可以增大半导体层8的迁移率。
优选地,第二电极层6、第三电极层7和导电层5的临界表面张力与绝缘层3的临界表面张力具有小的差异。更优选地,第二电极层6、第三电极层7和导电层5的临界表面张力等于绝缘层3的临界表面张力。当第二电极层6、第三电极层7和导电层5的临界表面张力与绝缘层3的临界表面张力之间存在大的差异时,将形成于其上的半导体层8在某些情况下不可逆形成均匀薄膜。
优选地,与绝缘层3相同地,第二电极层6、第三电极层7和导电层5的临界表面张力不超过40mN/m。为了实现这一点,可以使用特开2005-534190号公报中披露的形成SAM的分子种类,对第二电极层6、第三电极层7和导电层5进行表面处理,该形成SAM的分子种类至少在其端部具有斥水官能团。
也可以使用特开2005-534190号公报中披露的形成SAM的分子种类对绝缘层3进行表面处理。据此,可以控制半导体层8的迁移率和FET运行的阈值电压。
在本发明中,优选地,绝缘层3使用浸渍方法形成。据此,可以通过非常简单的方法来形成膜厚不均匀性很小的绝缘层3。
图3示出本发明中使用的浸渍方法的示例。这种情况下,绝缘材料溶解于其中的涂敷液体14通过浸渍方法被涂敷在基板1上,第一电极层2形成并排列于基板1上。如图3所示,如果使用浸渍方法,当基板1浸入涂敷液体14内时,涂敷液体14均匀地与第一电极层2的表面接触。这种情况下,通过沿图3(b)所示方向向上拉基板1,则可以在第一电极层2的侧壁15上更均匀地形成绝缘层3,侧壁15对应于第一沟道12和第二沟道13(见图1)。
在本发明中,优选地,绝缘层3是由绝缘材料制成,其在被施加电压时变为两个区域:具有高临界表面张力的高表面能区域18以及具有低临界表面张力的低表面能区域。且第二电极层6、第三电极层7和导电层5中至少之一优选地是由可涂敷材料制成。据此,可以对绝缘层3进行高分辨率图案化。优选地,这两个区域之间的表面能的差异不小于10mN/m,从而依据高表面能区域18和低表面能区域内的图案形状牢固地附着包含导电材料的液体19。
在本发明中,临界表面张力定义如下。图4示出在固体16表面上接触角为θ的处于平衡状态的液滴17。这由杨氏方程表示如下:
γS=γSLLcosθ
在该方程中,γS表示固体16的表面张力,γSL表示固体16和液滴17之间的界面张力,以及γL表示液滴17的表面张力。表面张力的含义实际上与表面能的含义相同,且具有相同值。当cosθ=1,θ=0°且固体16的表面与液滴17完全润湿。这种情况下,γL的值为γSSL,且这成为固体16的临界表面张力γc。使用表面张力已知的多种液体来绘制液滴17的表面张力与接触角之间的关系(Zisman曲线),并获得θ=0°(cosθ=1)时的表面张力,由此得到γc。当γc大时,固体16的表面容易与液体润湿(亲液性的),以及当γc小时,固体16的表面不容易与液体润湿(疏液性的)。
图5示出本发明的电子元件的制造方法的示例。这种情况下,能量施加到具有低表面能区域的绝缘层3的表面,从而局部地获得高表面能区域18。随后,使用喷墨方法,将包含导电材料的液体19从喷墨嘴20涂敷在高能量区域上。该能量不容易施加到第一电极层2的侧面,且这些侧面变为低表面能区域,使得导电材料不容易被附着。据此,可以利用第一电极层2的膜厚来控制第二电极层6和导电层5之间以及第三电极层7和导电层5之间的距离。
在本发明中,优选地,低表面能区域的临界表面张力不超过40mN/m。据此,可以增大半导体层8的迁移率。此外,低表面能区域的疏液性良好,使得可以对绝缘层3进行较好的图案化。
图6示出半导体层8的迁移率和绝缘层3的临界表面张力之间的关系。图6的曲线图是这样得到的:使用下面的结构式(1)所表示的有机半导体材料和图6所示的绝缘材料A至F来制备图21(a)所示的晶体管,以及测量半导体层8的迁移率和绝缘层3的临界表面张力。从图6,当临界表面张力不超过40mN/m时,半导体层8的迁移率增大。
结构式(1):
Figure A20068005169300171
在本发明中,优选地,绝缘层3是由至少第一材料21和第二材料22制成,其中与第二材料22相比,第一材料21在被施加能量时具有更大的临界表面张力变化,第二材料22具有临界表面张力变化之外的功能。据此,可以牢靠地发展用于改变临界表面张力的功能。换言之,可以增大被施加能量时高表面能区域18和低表面能区域之间的临界表面张力差异,并对绝缘层3进行高分辨率的图案化。优选地,绝缘层3具有沿膜厚方向的材料成份比例的分布,且绝缘层3的表面上的第一材料21的浓度高于第二材料22的浓度。更优选地,表面上的第一材料21的浓度为100%。此外,第二材料22的体积电阻率优选地不小于1×1013Ω·cm。
图7示出沿膜厚方向改变材料的成份比例的层。可以通过在基板1上连续形成由第二材料22制成的层和由第一材料21制成的层来制备图7(a)所示的结构。制备方法的示例包括例如真空沉积等的真空工艺以及使用溶剂的涂敷工艺。可以通过将其中混合有第一材料21和第二材料22的溶液涂敷在基板1上并干燥该基板1来制备图7(b)所示的结构。这是因为,当第一材料21的极性小于第二材料22的极性时,或者当第一材料21的分子量小于第二材料22的分子量时,例如,在干燥而溶剂蒸发时,第一材料21可能移动到层的表面。当使用涂敷工艺时,在许多情形下,第一材料21制成的层和第二材料22制成的层没有明确分离出现界面。然而,如果第一材料21的浓度高于第二材料22的浓度,则可以将涂敷工艺应用于本发明。此外,图7(a)至图7(e)中的结构示出第一材料21和第二材料22沿膜厚方向按照预定浓度分布而混合。
由多于两种类型的材料构成的绝缘层3可具有多于两层的层叠结构,且多于两种类型的材料可以沿膜厚方向按照预定浓度分布而混合。
在本发明中,优选地,绝缘层3包含聚酰亚胺材料,第一材料21还优选地包括在其侧链具有疏水基团的聚酰亚胺材料。聚酰亚胺材料具有出色的耐溶剂和耐热性,使得在第一材料21上形成半导体层8时,可以减小由于溶剂引起的膨胀以及在燃烧时温度变化导致的产生裂纹。因此,可以高可靠性地制造电子元件。
在侧链上具有疏水基团的聚酰亚胺材料的示例包括如特开平2002-162630号公报、特开平2003-96034号公报、特开平2003-267982号公报等中所披露的材料。有关构成疏水基团的主链骨架的四甲酸二酐,可以使用各种类型的材料,例如脂肪族材料、脂环族材料、芳香族材料等。具体示例包括均苯四甲酸二酐、环丁烷四羧酸二酐、丁烷四羧酸二酐等。除了上述材料之外,还可以使用特开平11-193345号公报、特开平11-193346号公报、特开平11-193347号公报等中所披露的材料。
在本发明中,优选地,改变临界表面张力时使用的能量为紫外线。据此,可以在空气中进行操作,获得高的分辨率,并减小绝缘层3中的损伤。
在本发明中,优选地,第二电极层6、第三电极层7和导电层5中至少之一是由多于一种材料制成,且多于一种材料的成份比例优选地沿膜厚方向变化。据此,可以容易地控制第二电极层6、第三电极层7和导电层5的功函数。当第二电极层6、第三电极层7和导电层5是由第一材料21和第二材料22制成时,得到图7所示的层。
在形成半导体层8的区域,第二电极层6、第三电极层7和导电层5接触,半导体材料和导电材料的功函数必需匹配。具体而言,当n型半导体材料和p型半导体材料同时位于单个基板上时,在某些情形下产生下述问题。换言之,当使用n型半导体材料时,如果导电材料的功函数大于半导体材料的功函数,则载流子从导电材料到半导体材料的注入被抑制。相反,当使用p型半导体材料时,如果导电材料的功函数小于半导体材料的功函数,则载流子从导电材料到半导体材料的注入被抑制。因此,需要使用多于一种的导电材料,从而不抑制载流子的注入。优选地,第二电极层6、第三电极层7和导电层5使用功函数大于p型半导体材料的功函数的导电材料来形成,且随后,功函数小于n型半导体材料的功函数的导电材料堆叠在该导电材料与n型半导体材料接触的区域上,从而不抑制载流子注入到该p型半导体材料。
在本发明中,当半导体层8是由p型半导体材料形成时,优选地,第二电极层6、第三电极层7和导电层5的表面是由具有大功函数的导电材料例如Ag、Au、Pt等形成。当半导体层8是由n型半导体材料形成时,优选地,第二电极层6、第三电极层7和导电层5的表面是由具有小功函数的导电材料例如Mg、Al、Cr等形成。
在本发明中,优选地,第二电极层6、第三电极层7和导电层5中至少之一的表面被电解电镀。通过使用电解电镀,可以在将施加电压的区域上选择性地导电材料。因此,即使当基板1伸缩时,不需要高度精确的定位工艺,使得可以采用非常简化的工艺。例如,当在Au薄膜形成之后,Cr薄膜堆叠在期望位置上时,可以使用图8所示的方法。该方法为这样的制造方法,其中布置和排列四个电子元件,且对每个电子元件进行布线。首先,第二电极层6、第三电极层7和导电层5通过喷墨方法使用Au纳米粒子分散液来图案化(见图8(a))。接着,仅功函数小于Au的层需要形成的部分被连接到阴极,基板1浸入电镀浴23内的Cr电解电镀溶液24,且Cr薄膜按照堆叠方式形成于期望位置上(图8(b))。此外,布线阴极25通过喷墨方法使用Ag纳米粒子分散液通过图案化形成于电子元件之间(见图8(c))。
本发明的运算装置具有本发明的电子元件或电流控制装置。因此,可以低成本地制造能够高速响应的运算装置。
图9示出本发明的运算装置的结构的示例。P-ch和N-ch表示使用空穴输运材料的晶体管和使用电子输运材料的晶体管。这种情况下,当+5V施加到Vin时,N-ch导通,P-ch截止,且Vout为0V。当Vin为0V,N-ch截止且Vdd为+5V,使得P-ch的栅电极和源电极之间的电势差为5V,且+5V在Vout输出。如此,Vin和Vout之间的电势反相,使得图9的电路可以用作反相器电路。此外,通过将该反相器电路与诸如AND电路、NAND电路、NOR电路等的运算电路组合,可以制造控制装置。
本发明的显示装置的第一实施例基于在相对布置的两个基板之一上形成的电极之间的电压变化来进行显示,且本发明的电子元件或电流控制装置用于像素切换。因此,可以低成本地制造能够高速响应的显示装置。这种显示装置的示例包括液晶显示装置、电泳显示装置、等离子体显示装置等。
图10示出包括有源元件30的液晶显示装置的配置的示例。基于每个像素的等级从分级信号线26施加电压。从扫描线27逐条顺序施加ON/OFF信号电压。在单个屏幕的扫描结束之后,下一个屏幕的扫描开始。如果支持视频图像,该间隔不小于50Hz(不大于1/50秒)。电容器28具有这样的功能,对于从特定屏幕移动到下一屏幕的扫描的时间段充电分级信号的电压,以及将该电压施加到液晶单元29。
本发明的显示装置的第二实施例使用在相对布置的两个基板之一上形成的电极之间的电流来进行显示,且本发明的电子元件或电流控制装置用于像素切换或者像素驱动。因此,可以低成本地制造能够高速响应的显示装置。这种显示装置的示例包括EL显示装置、电致变色显示装置、电沉积显示装置等。
图11示出EL显示装置中单个像素的配置的示例。当电压从扫描线27施加到像素切换TFT 31时,电容器被电荷充电,该电压施加到像素驱动TFT33的第一电极G,电流从电流供给线34施加到EL元件35且EL元件35发光。对于从特定屏幕移动到下一屏幕的扫描的时间段,该电容器被电荷充电,使得像素驱动TFT 33导通且EL元件35继续发光。
(实例1)
制造具有图1所示配置的电子元件。具体而言,由Al制成的第一电极层2使用湿法蚀刻通过图案化在玻璃基板上形成具有50μm的宽度。随后,由聚氯代对二甲苯(parylene C)制成的绝缘层3通过CVD形成具有400nm的膜厚。接着,通过沉积形成由Au制成的第二电极层6、由Au制成的第三电极层7和由Au制成的导电层5。此外,形成由结构式(1)代表的有机半导体材料制成的半导体层8(迁移率:1.2×10-3cm2/V·s)。得到的电子元件的沟道长度(第一沟道12和第二沟道13的总长度)为1.9μm。
通过测量第一电压控制装置10和第二电压控制装置11的每个电压被施加时流过的电流Ids,由此来评估静态特性,其中假设第一电压控制装置10的电压Vg在+8V至-16V的范围以及第二电压控制装置11的Vds为-16V。图12示出评估结果。从该图知道,当Vg=Vds=-16V时,Ids为3.77×10-6A,以及当Vg在+8V至-16V范围时得到的ON/OFF比例为4位数量级。
通过测量每个电压被施加时流过的电流Ids来评估动态特性,其中假设Vg在+6V至-10V(正弦波)的范围,Vds为-8V,以及第一电压控制装置10的频率范围为0.5kHz至50kHz。还假设频率为0.5kHz时得到的增益为1以及增益为-3db时的频率为截止频率。图13示出评估结果。从该图知道,得到的截止频率不小于25kHz。在该评估中,假设栅电极(第一电极层2)不与其他电极交叠,根据上述式(1):fc=μVds/2πL2,从每个参数计算得到的截止频率fc评估约为40kHz。因此,导电层5和第一电极层2在实际装置中交叠多达50μm,不过可以得到接近于第一电极层2与其他电极层不交叠的情形下的截止频率fc的值。此外,当电极层交叠时的截止频率fc用式fc=μVds/2πL(D+L)表示,其中D表示交叠宽度。随着D增大,寄生电容更大。
(实例2)
按照与实例1相似的方式制造电子元件,除了绝缘层3是由聚酰亚胺材料X491(Chisso Corp.)制成以及第二电极层6、第三电极层7和导电层5使用图5所示工艺来形成。
在下文中,具体描述上述工艺。使用具有与第二电极层6、第三电极层7和导电层5相对应的形状的曝光掩模,将照射能量为9J/cm2波长为250nm的紫外线照射在绝缘层3上。随后,使用Ag纳米粒子分散液(SumitomoElectric Industries,Ltd.)形成由Ag制成的第二电极层6、由Ag制成的第三电极层7和由Ag制成的导电层5。接着,通过浸入可购得的Ag蚀刻剂来进行蚀刻。得到的电子元件的沟道长度(第一沟道12和第二沟道13的总长度)为2.7μm。
按照与实例1相同的方式来评估静态特性。图14示出评估结果。
(实例3)
制造具有图1所示配置的电子元件。具体而言,由Al制成的第一电极层2使用湿法蚀刻通过图案化在玻璃基板上形成具有9μm的宽度。随后,由聚氯代对二甲苯(parylene C)制成的绝缘层3通过CVD形成具有370nm的膜厚。接着,通过沉积形成由Au制成的第二电极层6、由Au制成的第三电极层7和由Au制成的导电层5。此外,形成由并五苯制成的半导体层8(迁移率:4.5×10-2cm2/V·s)。得到的电子元件的沟道长度(第一沟道12和第二沟道13的总长度)为2.95μm。
通过测量第一电压控制装置10和第二电压控制装置11的每个电压被施加时流过的电流Ids,由此来评估静态特性,其中假设第一电压控制装置10的电压Vg在+6V至-16V的范围以及第二电压控制装置11的Vds为-16V。图15示出评估结果。从该图知道,当Vg=Vds=-16V时,Ids为5.68×10-5A,以及当Vg在+6V至-16V范围时得到的ON/OFF比例为4位数量级。
通过测量每个电压被施加时流过的电流Ids来评估动态特性,其中假设Vg在-8V至-14V(正弦波)的范围,Vds为-15V,以及第一电压控制装置10的频率范围为1kHz至800kHz。还假设频率为1kHz时得到的增益为1以及增益为-3db时的频率为截止频率。图16示出评估结果。从该图知道,得到的截止频率不小于700kHz。
(参考例1)
按照与实例2相同的方式来制造电子元件,除了使用印刷板通过丝网印刷方法来形成第二电极层6、第三电极层7和导电层5,该印刷板具有基本上与实例2中的曝光掩模相同的图案。在比较由Ag制成的层形成之后的图案37和曝光掩模的图案38时,使用光学显微镜测量网点扩大39(见图17)并确认最大网点扩大为6μm。
(参考例2)
按照与实例2相同的方式来制造电子元件,除了使用丝网印刷板来形成第二电极层6、第三电极层7和导电层5,该丝网印刷板具有与实例2中的曝光掩模相同的图案,但不进行紫外照射。在比较由Ag制成的层形成之后的图案37和丝网印刷板的图案40时,使用光学显微镜测量网点扩大39(见图18)并确认最大网点扩大为20μm。
本发明不限于具体披露的实施例,且在不背离本发明的范围的情况下可以进行各种变型和调整。
本发明是基于下述日本专利申请:2006年1月24日申请的No.2006-014996、2006年5月11日申请的No.2006-132706以及2006年8月3日申请的No.2006-212249,其全部内容引用结合于此。

Claims (11)

1.一种电子元件,包括:
基板;
第一电极层,形成于所述基板的一部分上;
绝缘层,形成于所述第一电极层上;
导电层,形成于在形成所述第一电极层的区域上形成的所述绝缘层上;
第二电极层,形成于在所述基板上不形成所述第一电极层的区域上;
第三电极层,形成于在所述基板上既不形成所述第一电极层也不形成所述第二电极层的其余区域上;以及
半导体层,形成为覆盖所述导电层和所述第二电极层之间并覆盖所述导电层和所述第三电极层之间。
2.如权利要求1所述的电子元件,其中:
所述第二电极层、所述第三电极层和所述导电层是由相同材料制成。
3.如权利要求1所述的电子元件,其中:
所述半导体层、所述绝缘层、所述第一电极层、所述第二电极层、所述第三电极层和所述导电层的至少之一通过涂敷形成。
4.如权利要求1所述的电子元件,其中:
所述绝缘层通过浸渍方法形成。
5.如权利要求1所述的电子元件,其中:
所述绝缘层是由被施加能量时临界表面张力变化的绝缘材料制成,以及
所述第二电极层、所述第三电极层和所述导电层的至少之一通过涂敷形成。
6.如权利要求1所述的电子元件,其中:
所述第二电极层、所述第三电极层和所述导电层的至少之一由多于一种材料制成,以及
多于一种材料的成份比例沿膜厚方向变化。
7.如权利要求6所述的电子元件,其中:
所述第二电极层、所述第三电极层和所述导电层的至少之一的表面被电解电镀。
8.一种电流控制装置,包括:
电子元件;以及
电流控制单元,所述电流控制单元使用第一电压控制装置和第二电压控制装置使得第二电极层和第三电极层之间的电流被控制,其中所述第一电压控制装置用于施加电压到第一电极层,所述第二电压控制装置用于施加电压到第二电极层和第三电极层,
其中所述电子元件包括:
基板;
第一电极层,形成于所述基板的一部分上;
绝缘层,形成于所述第一电极层上;
导电层,形成于在形成所述第一电极层的区域上形成的所述绝缘层上;
第二电极层,形成于在所述基板上不形成所述第一电极层的区域上;
第三电极层,形成于在所述基板上既不形成所述第一电极层也不形成所述第二电极层的其余区域上;以及
半导体层,形成为覆盖所述导电层和所述第二电极层之间并覆盖所述导电层和所述第三电极层之间。
9.如权利要求8所述的电流控制装置,其中:
所述电流控制单元形成于所述基板上。
10.一种显示装置,用于依据在相对布置的两个基板之一上形成的电极之间的电压变化来进行显示,所述显示装置包括:
用于像素切换的电流控制装置,包括:
电子元件;以及
电流控制单元,所述电流控制单元使用第一电压控制装置和第二电压控制装置使得第二电极层和第三电极层之间的电流被控制,其中所述第一电压控制装置用于施加电压到第一电极层,所述第二电压控制装置用于施加电压到第二电极层和第三电极层,
其中所述电子元件包括:
基板;
第一电极层,形成于所述基板的一部分上;
绝缘层,形成于所述第一电极层上;
导电层,形成于在形成所述第一电极层的区域上形成的所述绝缘层上;
第二电极层,形成于在所述基板上不形成所述第一电极层的区域上;
第三电极层,形成于在所述基板上既不形成所述第一电极层也不形成所述第二电极层的其余区域上;以及
半导体层,形成为覆盖所述导电层和所述第二电极层之间并覆盖所述导电层和所述第三电极层之间。
11.一种显示装置,用于依据在相对布置的两个基板之一上形成的电极之间的电流变化来进行显示,所述显示装置包括:
用于像素切换或者像素驱动的电流控制装置,包括:
电子元件;以及
电流控制单元,所述电流控制单元使用第一电压控制装置和第二电压控制装置使得第二电极层和第三电极层之间的电流被控制,其中所述第一电压控制装置用于施加电压到第一电极层,所述第二电压控制装置用于施加电压到第二电极层和第三电极层,
其中所述电子元件包括:
基板;
第一电极层,形成于所述基板的一部分上;
绝缘层,形成于所述第一电极层上;
导电层,形成于在形成所述第一电极层的区域上形成的所述绝缘层上;
第二电极层,形成于在所述基板上不形成所述第一电极层的区域上;
第三电极层,形成于在所述基板上既不形成所述第一电极层也不形成所述第二电极层的其余区域上;以及
半导体层,形成为覆盖所述导电层和所述第二电极层之间并覆盖所述导电层和所述第三电极层之间。
CNA2006800516930A 2006-01-24 2006-12-27 电子元件、电流控制装置、运算装置及显示装置 Pending CN101361191A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP014996/2006 2006-01-24
JP2006014996 2006-01-24
JP132706/2006 2006-05-11
JP212249/2006 2006-08-03

Publications (1)

Publication Number Publication Date
CN101361191A true CN101361191A (zh) 2009-02-04

Family

ID=40332825

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800516930A Pending CN101361191A (zh) 2006-01-24 2006-12-27 电子元件、电流控制装置、运算装置及显示装置

Country Status (1)

Country Link
CN (1) CN101361191A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831309B2 (en) 2015-02-11 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN109387502A (zh) * 2017-08-10 2019-02-26 株式会社理光 测量装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831309B2 (en) 2015-02-11 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN109387502A (zh) * 2017-08-10 2019-02-26 株式会社理光 测量装置

Similar Documents

Publication Publication Date Title
KR101018764B1 (ko) 전자 소자, 전류 제어 장치, 연산 장치 및 표시 장치
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
JP5145666B2 (ja) 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
Kawase et al. Inkjet printing of polymer thin film transistors
JP5428128B2 (ja) 電子素子、電流制御装置、演算装置及び表示装置
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
US8502228B2 (en) Thin film transistor array, method for manufacturing the same, and active matrix type display using the same
US8089065B2 (en) Organic thin film transistors
US20060124922A1 (en) Conductive ink, organic semiconductor transistor using the conductive ink, and method of fabricating the transistor
WO2007043419A9 (en) Transistor element, display device and these manufacturing methods
JP2007201418A (ja) 有機半導体用組成物、トランジスタの製造方法、アクティブマトリクス装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2008066510A (ja) 薄膜トランジスタとその製造方法及び表示装置
CN102270744A (zh) 薄膜晶体管及其制造方法和电子设备
CN101765907A (zh) 有机晶体管、有机晶体管阵列和显示设备
JP2010080467A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、アクティブマトリクス型薄膜トランジスタアレイ、及びアクティブマトリクス駆動表示装置
CN101361191A (zh) 电子元件、电流控制装置、运算装置及显示装置
JP4695360B2 (ja) 電子素子の製造方法
JP2009059737A (ja) シリコーン・エラストマー・スタンプおよびその製造方法。
JP2004006827A (ja) 有機薄膜トランジスタ素子
Meier et al. A hybrid process for integration of organic electrochemical transistors for high uniformity & reliability
US20070194349A1 (en) Active matrix substrate, electro-optic device and electronic apparatus
JP2010067767A (ja) 薄膜トランジスタ、アクティブマトリクス型薄膜トランジスタアレイ、及びアクティブマトリクス駆動表示装置
JP5277532B2 (ja) 電子素子
JP4507513B2 (ja) 有機薄膜トランジスタの製造方法
JP5532655B2 (ja) 有機薄膜トランジスタ、その製造方法及び画像表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090204