TW201705489A - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TW201705489A
TW201705489A TW105108819A TW105108819A TW201705489A TW 201705489 A TW201705489 A TW 201705489A TW 105108819 A TW105108819 A TW 105108819A TW 105108819 A TW105108819 A TW 105108819A TW 201705489 A TW201705489 A TW 201705489A
Authority
TW
Taiwan
Prior art keywords
insulator
transistor
region
conductor
semiconductor
Prior art date
Application number
TW105108819A
Other languages
English (en)
Other versions
TWI695513B (zh
Inventor
山崎舜平
遠藤佑太
塚本陽子
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201705489A publication Critical patent/TW201705489A/zh
Application granted granted Critical
Publication of TWI695513B publication Critical patent/TWI695513B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明的一個實施方式即使使電晶體微型化，也可以提供具有高穩定的電特性的電晶體。此外，在包括上述電晶體的半導體裝置中，實現高性能及高可靠性。在基板上包括導電體、氧化物半導體以及絕緣體，氧化物半導體包括第一區域、第二區域，第二區域的電阻比第一區域低，氧化物半導體中的第一區域的整個面隔著絕緣體由導電體圍繞。

Description

半導體裝置及電子裝置
本發明例如係關於一種氧化物、電晶體、半導體裝置以及其製造方法。本發明例如係關於一種氧化物、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、攝像裝置、電子裝置。另外，還關於一種氧化物、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、處理器、攝像裝置、電子裝置的製造方法。另外，還關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、處理器、攝像裝置、電子裝置的驅動方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用具有絕緣表面的基板上的半導體構成電晶體的技術受到關注。該電晶體被廣泛地應用於如集成電路或顯示裝置等的半導體裝置。作為可以應用於電晶體的半導體，已知的是矽。
作為用於電晶體的半導體的矽，根據用途適當地使用非晶矽或多晶矽。例如，當應用於構成大型顯示裝置的電晶體時，較佳為使用已確立了大面積基板上的成膜技術的非晶矽。另一方面，當應用於構成一體地形成有驅動電路的高功能顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電晶體的多晶矽。作為多晶矽的形成方法，已知藉由對非晶矽進行高溫的熱處理或雷射處理來形成的方法。
近年來，對使用氧化物半導體(典型的是In-Ga-Zn氧化物)的電晶體積極地進行開發。
氧化物半導體的歷史較長，1988年，公開了將結晶In-Ga-Zn氧化物應用於半導體元件(參照專利文獻1)。另外，1995年，發明了使用氧化物半導體的電晶體，並公開了其電特性(參照專利文獻2)。
近年來，公開了使用非晶氧化物半導體的電晶體(參照專利文獻3)。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的 電晶體的半導體。另外，使用氧化物半導體的電晶體具有高場效移動率，所以可以實現一體化地形成驅動電路的高功能的顯示裝置。此外，因為可以將使用非晶矽的電晶體的生產設備的一部分改良而利用，所以還具有可以抑制設備投資的優點。
已知使用氧化物半導體的電晶體的關閉狀態下的洩漏電流極低。例如，已公開了應用使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗的CPU等(參照專利文獻4)。此外，還公開了藉由使用由氧化物半導體構成的活性層構成井型勢(well potential)來得到具有高場效移動率的電晶體(參照專利文獻5)。
[專利文獻1]日本專利申請公開第昭63-239117號公報
[專利文獻2]日本PCT國際申請翻譯第平11-505377號公報
[專利文獻3]日本專利第5215589號公報
[專利文獻4]日本專利申請公開第2012-257187號公報
[專利文獻5]日本專利申請公開第2012-59860號公報
當使電晶體微型化時，產生短通道效應。短通道效應是指起因於電晶體的通道長度(L)的縮小的電特性退化。短通道效應之一是因汲極的電場的效果影響到源極而發生的。由於短通道效果產生常開啟化、次臨界擺幅值(也稱為S值)的增大、洩漏電流的增大等。
鑒於上述問題，本發明的一個實施方式的目的之一是提供一種工作特性得到提高的電晶體。本發明的一個實施方式的目的之一是提供一種低功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠實現微型化及高集成化且具有穩定的電特性的電晶體。另外，本發明的一個實施方式的目的之一是提供一種寄生電容小的電晶體。
本發明的一個實施方式的目的之一是提供一種具有穩定的電特性的電晶體。本發明的一個實施方式的目的之一是提供一種關閉狀態下的洩漏電流小的電晶體。本發明的一個實施方式的目的之一是提供一種通態電流(on-state current)大的電晶體。本發明的一個實施方式的目的之一是提供一種具有常關閉的電特性的電晶體。本發明的一個實施方式的目的之一是提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的電晶體。
本發明的一個實施方式的目的之一是在包括該電晶體的半導體裝置中也實現高性能、高可靠性及高生產性。本發明的一個實施方式的目的之一是提供一種能夠容易對電晶體的通道層供應氧的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。注意，上述目的的描述並不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並提取上述以外的目的。
在半導體裝置中，在基板上包括：導電體；氧化物半導體；以及絕緣體，其中，氧化物半導體包括第一區域及第二區域，並且，氧化物半導體中的第一區域在四個方向上隔著絕緣體由導電體圍繞。
在半導體裝置中，在基板上包括：導電體；氧化物半導體；第一絕緣體；以及第二絕緣體，其中，氧化物半導體包括第一區域及第二區域，第二區域的電阻比第一區域低，並且，氧化物半導體中的第一區域在四個方向上隔著第一絕緣體及第二絕緣體由導電體圍繞。
在上述結構中，第二區域的雜質濃度比第一區域高。
在半導體裝置中，在基板上包括：導電體；氧化物半導體；以及絕緣體，其中，氧化物半導體包括第一區域、第二區域以及第一區域與第二區域之間的第三區域，並且，氧化物半導體中的第三區域在四個方向上隔著絕緣體由導電體圍繞。
在半導體裝置中，在基板上包括：導電體；氧化物半導體；第一絕緣體；以及第二絕緣體，其中，氧化物半導體包括第一區域、第二區域以及第一區域與第二區域之間的第三區域，並且，氧化物半導體中的第三區域在四個方向上隔著第一絕緣體及第二絕緣體由導電體圍繞。
在上述結構中，第一區域及第二區域的雜質濃度比第三區域高。
在上述結構中，第一區域用作源極區域和汲極區域中的一個，並且第二區域用作源極區域和汲極區域中的另一個。
在上述結構中，第一絕緣體包含矽，並且第二絕緣體包含鉿。
在上述結構中，第一絕緣體的厚度與第二絕緣體的厚度彼此不同。
本發明的一個實施方式是一種包括上述結構的半導體裝置的電子裝置。
由於通態電流高且關態電流(off-state current)低，所以電晶體的驅動特性良好。此外，可以實現低功耗。另外，即使使電晶體微型化，也可以提供具有高穩定的電特性的電晶體。再者，容易控制通道長度，在進行微型化時也可以抑制短通道效果。因此，藉由提高電晶體的集成度，能夠使所有小型電子裝置進一步小型化。
本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。本發明的一個實施方式可以提供一種關閉狀態下的洩漏電流小的電晶體。本發明的一個實施方式可以提供一種通態電流大的電晶體。本發明的一個實施方式可以提供一種具有常關閉的電特性的電晶體。本發明的一個實施方 式可以提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式可以提供一種可靠性高的電晶體。
在包括上述電晶體的半導體裝置中，也可以實現高性能、高可靠性及高生產性。本發明的一個實施方式可以提供一種新穎的半導體裝置等。注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並提取上述以外的效果。
100‧‧‧電晶體
101‧‧‧基板
110‧‧‧絕緣體
120‧‧‧絕緣體
130‧‧‧氧化物
130a‧‧‧絕緣體
130b‧‧‧半導體
130c‧‧‧絕緣體
131‧‧‧區域
131a‧‧‧區域
131b‧‧‧區域
131c‧‧‧區域
132‧‧‧區域
132a‧‧‧區域
132b‧‧‧區域
132c‧‧‧區域
133‧‧‧區域
133a‧‧‧區域
133b‧‧‧區域
133c‧‧‧區域
140a‧‧‧佈線
140b‧‧‧佈線
140c‧‧‧佈線
150‧‧‧絕緣體
160‧‧‧導電體
170‧‧‧導電體
180‧‧‧絕緣體
190‧‧‧絕緣體
200‧‧‧攝像裝置
201‧‧‧開關
202‧‧‧開關
203‧‧‧開關
210‧‧‧像素部
211‧‧‧像素
212‧‧‧子像素
212B‧‧‧子像素
212G‧‧‧子像素
212R‧‧‧子像素
220‧‧‧光電轉換元件
230‧‧‧像素電路
231‧‧‧佈線
247‧‧‧佈線
248‧‧‧佈線
249‧‧‧佈線
250‧‧‧佈線
253‧‧‧佈線
254‧‧‧濾色片
254B‧‧‧濾色片
254G‧‧‧濾色片
254R‧‧‧濾色片
255‧‧‧透鏡
256‧‧‧光
257‧‧‧佈線
260‧‧‧週邊電路
270‧‧‧週邊電路
280‧‧‧週邊電路
290‧‧‧週邊電路
291‧‧‧光源
300‧‧‧矽基板
310‧‧‧層
320‧‧‧層
330‧‧‧層
340‧‧‧層
351‧‧‧電晶體
352‧‧‧電晶體
353‧‧‧電晶體
360‧‧‧光電二極體
361‧‧‧陽極
363‧‧‧低電阻區域
370‧‧‧插頭
371‧‧‧佈線
372‧‧‧佈線
373‧‧‧佈線
380‧‧‧絕緣體
450‧‧‧半導體基板
452‧‧‧絕緣體
454‧‧‧導電體
456‧‧‧區域
460‧‧‧區域
462‧‧‧絕緣體
464‧‧‧絕緣體
466‧‧‧絕緣體
468‧‧‧絕緣體
472a‧‧‧區域
472b‧‧‧區域
474a‧‧‧導電體
474b‧‧‧導電體
474c‧‧‧導電體
476a‧‧‧導電體
476b‧‧‧導電體
478a‧‧‧導電體
478b‧‧‧導電體
478c‧‧‧導電體
480a‧‧‧導電體
480b‧‧‧導電體
480c‧‧‧導電體
489‧‧‧絕緣體
490‧‧‧絕緣體
492‧‧‧絕緣體
493‧‧‧絕緣體
494‧‧‧絕緣體
495‧‧‧絕緣體
496a‧‧‧導電體
496b‧‧‧導電體
496c‧‧‧導電體
496d‧‧‧導電體
498a‧‧‧導電體
498b‧‧‧導電體
498c‧‧‧導電體
504‧‧‧導電體
507a‧‧‧區域
507b‧‧‧區域
511‧‧‧絕緣體
514‧‧‧導電體
521‧‧‧選路切換元件
522‧‧‧邏輯元件
523‧‧‧組態記憶體
524‧‧‧查找表
525‧‧‧暫存器
526‧‧‧選擇器
527‧‧‧組態記憶體
700‧‧‧基板
701‧‧‧絕緣體
702a‧‧‧導電體
702b‧‧‧導電體
703‧‧‧絕緣體
704‧‧‧絕緣體
705‧‧‧半導體
705a‧‧‧區域
705b‧‧‧區域
706‧‧‧絕緣體
707a‧‧‧導電體
707b‧‧‧導電體
716‧‧‧絕緣體
719‧‧‧發光元件
720‧‧‧絕緣體
721‧‧‧絕緣體
731‧‧‧端子
732‧‧‧FPC
733a‧‧‧佈線
734‧‧‧密封材料
735‧‧‧驅動電路
736‧‧‧驅動電路
737‧‧‧像素
741‧‧‧電晶體
742‧‧‧電容元件
743‧‧‧切換元件
744‧‧‧信號線
750‧‧‧基板
751‧‧‧電晶體
752‧‧‧電容元件
753‧‧‧液晶元件
754‧‧‧掃描線
755‧‧‧信號線
781‧‧‧導電體
782‧‧‧發光層
783‧‧‧導電體
784‧‧‧分隔壁
791‧‧‧導電體
792‧‧‧絕緣體
793‧‧‧液晶層
794‧‧‧絕緣體
795‧‧‧間隔物
796‧‧‧導電體
797‧‧‧基板
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧鏡頭
946‧‧‧連接部
951‧‧‧車體
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
2100‧‧‧電晶體
2200‧‧‧電晶體
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
4001‧‧‧佈線
4003‧‧‧佈線
4005‧‧‧佈線
4006‧‧‧佈線
4007‧‧‧佈線
4008‧‧‧佈線
4009‧‧‧佈線
4021‧‧‧層
4022‧‧‧層
4023‧‧‧層
4100‧‧‧電晶體
4200‧‧‧電晶體
4300‧‧‧電晶體
4400‧‧‧電晶體
4500‧‧‧電容元件
4600‧‧‧電容元件
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
在圖式中：圖1A至圖1C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖2A至圖2C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖3A至圖3C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖4A至圖4C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖5A至圖5C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖6A至圖6C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖7A至圖7C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖8A至圖8C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖9A至圖9C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖10A至圖10C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖11A至圖11C是示出半導體裝置的一個實施方式的剖面圖及俯視圖； 圖12A至圖12C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖13A至圖13C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖14A至圖14C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖15A至圖15C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖16A至圖16C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖17A至圖17C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖18A至圖18C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖19A至圖19C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖20A至圖20C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖21A至圖21C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖22A至圖22C是示出半導體裝置的一個實施方式的剖面圖及俯視圖；圖23A至圖23D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖24A至圖24D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖25A至圖25C是說明CAAC-OS及單晶氧化物半導體的利用XRD的結構分析的圖；圖26A及圖26B是示出CAAC-OS的電子繞射圖案的圖；圖27是示出In-Ga-Zn氧化物的藉由電子照射而發生的結晶部的變化的圖；圖28A及圖28B是示出本發明的一個實施方式的半導體裝置的電路圖；圖29是示出本發明的一個實施方式的半導體裝置的剖面圖；圖30是示出本發明的一個實施方式的半導體裝置的剖面圖； 圖31是示出本發明的一個實施方式的半導體裝置的剖面圖；圖32A及圖32B是示出本發明的一個實施方式的記憶體裝置的電路圖；圖33是示出本發明的一個實施方式的半導體裝置的剖面圖；圖34是示出本發明的一個實施方式的半導體裝置的剖面圖；圖35是示出本發明的一個實施方式的半導體裝置的剖面圖；圖36是示出本發明的一個實施方式的半導體裝置的電路圖；圖37是示出本發明的一個實施方式的半導體裝置的剖面圖；圖38A至圖38E是示出本發明的一個實施方式的半導體裝置的電路圖；圖39A及圖39B是示出本發明的一個實施方式的半導體裝置的俯視圖；圖40A及圖40B是示出本發明的一個實施方式的半導體裝置的方塊圖；圖41A及圖41B是示出本發明的一個實施方式的半導體裝置的剖面圖；圖42A及圖42B是示出本發明的一個實施方式的半導體裝置的剖面圖；圖43A1、圖43A2、圖43A3、圖43B1、圖43B2以及圖43B3是示出本發明的一個實施方式的半導體裝置的透視圖及剖面圖；圖44是示出本發明的一個實施方式的半導體裝置的方塊圖；圖45是示出本發明的一個實施方式的半導體裝置的電路圖；圖46A至圖46C是示出本發明的一個實施方式的半導體裝置的電路圖、俯視圖及剖面圖；圖47A及圖47B是示出本發明的一個實施方式的半導體裝置的電路圖及剖面圖；圖48A至圖48F是示出本發明的一個實施方式的電子裝置的透視圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以 根據情況適當地更換。
此外，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
注意，在本說明書等中，氧氮化矽膜是指其組成中氧含量多於氮含量的膜，較佳為在55原子%以上且65原子%以下、1原子%以上且20原子%以下、25原子%以上且35原子%以下、0.1原子%以上且10原子%以下的濃度範圍內分別包含氧、氮、矽和氫。氮氧化矽膜是指其組成中氮含量多 於氧含量的膜，較佳為在55原子%以上且65原子%以下、1原子%以上且20原子%以下、25原子%以上且35原子%以下、0.1原子%以上且10原子%以下的濃度範圍內分別包含氮、氧、矽和氫。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜或層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路 等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，在本說明書等中，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等) 與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是藉由Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由21與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子 等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜或層等)。
另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
實施方式1
在本實施方式中，參照圖1A至圖22C說明半導體裝置的一個實施方式。
〈半導體裝置的結構實例1〉
圖1A至圖1C示出電晶體100的一個例子。此外，為了簡化起見，在圖1A中省略一部分的膜。此外，圖1B是對應於圖1A所示的點劃線X1-X2的剖面圖，圖1C是對應於圖1A所示的點劃線Y1-Y2的剖面圖。
形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
在圖1A至圖1C所示的電晶體100的結構中，在氧化物130中形成有區域131、區域132及區域133，區域132及區域133與區域131相比雜質的濃度高且被低電阻化。例如，區域131為區域132及區域133的雜質的最高濃度的5%以下的濃度的區域、2%以下的濃度的區域或1%以下的濃度的區域。此外，也可以將雜質稱為施體、受體、摻雜物或元素。
如圖1B所示，在氧化物130中，區域131包括與導電體160重疊的區域，區域132及區域133為區域131以外的區域。此外，也可以在氧化物130與導電體160重疊的區域的一部分中形成有區域132及區域133。由此，由於電晶體100的形成通道的區域與被低電阻化的區域132及區域133接觸，且在區域132及區域133與形成通道的區域之間不形成高電阻的偏置區域，所以可以增大電晶體100的通態電流。
區域132及區域133利用離子植入法等離子摻雜處理形成即可。例如，在設置圖1B所示的電晶體結構時，在形成導電體160之後，將導電體160 用作遮罩進行摻雜處理即可。在絕緣體150足夠薄，摻雜物離子被充分加速時，雜質透過絕緣體150並添加到氧化物130。另一方面，雜質不被添加到與導電體160重疊的區域。因此，如圖1B所示，形成區域132及區域133。由此，區域132及區域133的藉由SIMS分析得到的該雜質的濃度比區域131高。
作為添加到區域132及區域133的雜質，例如，可以舉出氫、氦、氖、氬、氪、氙、氮、氟、磷、氯、砷、硼、鎂、鋁、矽、鈦、釩、鉻、鎳、鋅、鎵、鍺、釔、鋯、鈮、鉬、銦、錫、鑭、鈰、釹、鉿、鉭或鎢等。在這些元素中，氦、氖、氬、氪、氙、氮、氟、磷、氯、砷或硼由於藉由離子植入法、離子摻雜法、電漿浸沒離子佈植技術等較容易添加到上述區域中，所以是較佳的。
由於較多的氧缺陷形成在區域132、區域133中，所以藉由SIMS分析得到的氧濃度比區域131低。此外，由於較多的缺陷形成在區域132、區域133中，所以區域132及區域133的結晶性比區域131低。
在圖1C中，電晶體100具有如下結構：氧化物130中的區域131的整個面隔著絕緣體120及絕緣體150由導電體160及導電體170圍繞。注意，這裡所記載的“氧化物130中的區域131的整個面”是指氧化物130與絕緣體120及絕緣體150接觸的頂面、底面及側面。此外，在氧化物130的整個面為沒有側面、頂面、底面的明確區別的曲面時，“氧化物130中的 區域131的整個面”意味著氧化物130中的區域131的最外表面。
藉由採用氧化物130中的區域131的整個面隔著絕緣體120及絕緣體150由導電體圍繞的結構，由從導電體160及導電體170產生的電場電圍繞形成通道的區域131的四個方向(換言之，除了通道長度方向以外的區域131的四個方向)(將由從導電體產生的電場電圍繞半導體的電晶體的結構稱為surrounded channe1(s-channe1)結構)。由此，有時在整個區域131中形成通道。在s-channe1結構中可以使大電流流過電晶體的源極與汲極之間，從而可以提高通態電流。此外，由於對形成通道的區域從所有方向施加電壓，所以可以提供洩漏電流得到抑制的電晶體。
注意，當電晶體具有s-channe1結構時，有時在區域131的整個面也形成有通道。因此，氧化物130越厚，通道區域越大。也就是說，氧化物130越厚，越能夠提高電晶體的通態電流。另外，氧化物130越厚，載子控制性高的區域的比例越高，因此可以使次臨界擺幅值變小。例如，氧化物130具有厚度為10nm以上，較佳為20nm以上，更佳為30nm以上，進一步較佳為50nm以上的區域即可。注意，半導體裝置的生產率有時會下降，因此，例如，氧化物130具有厚度為300nm以下，較佳為200nm以下，更佳為150nm以下的區域即可。
由於可以得到高通態電流，因此s-channe1結構可以說是適合於微型電晶體的結構。包括微型電晶體的半導體裝置可以具有高集成度及高密 度。例如，電晶體具有其通道長度較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下的區域，並且電晶體具有其通道寬度較佳為40nm以下，更佳為30nm以下，進一步較佳為20nm以下的區域。
導電體160及導電體170可以使用包含選自鉬、鈦、組、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，作為導電體160及導電體170，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等。另外，也可以採用上述導電材料和上述金屬材料的疊層結構。
絕緣體120及絕緣體150較佳為氧化矽膜或氧氮化矽膜等含氧的絕緣體。此外，作為絕緣體120較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕緣體。藉由以與氧化物130接觸的方式設置上述包含過量氧的絕緣體，可以填補區域131中的氧缺陷。
絕緣體120及絕緣體150可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等對於氧或氫具有阻擋性的絕緣膜。藉由使用這種材料形成絕緣體120及絕緣體150時，它們具有防止從氧化物130釋放氧或從外部混入氫等雜質的層的功能。
注意，絕緣體120及絕緣體150不一定需要使用相同材料形成。在絕緣體120與絕緣體150使用不同材料形成時，考慮介電常數等物性，使厚度不同，適當地採用最適結構即可。例如，氧化鉿類材料的介電常數比氧化矽類材料高。因此，在作為絕緣體120使用氧化矽膜且作為絕緣體150使用氧化鉿膜時，較佳為使絕緣體150的厚度比絕緣體120厚。藉由考慮用於絕緣體120及絕緣體150的材料的物性，適當地使絕緣體120及絕緣體150的厚度最佳化即可，以使在氧化物130中的區域131的整個面均勻地形成通道的電晶體。
絕緣體120及絕緣體150也可以為層疊結構。例如，藉由以與氧化物130接觸的方式設置包含過量氧的絕緣膜，且由障壁膜包圍，可以使氧化物130為與化學計量組成大致一致的狀態或者超過化學計量組成的氧的過飽和狀態。此外，可以防止對氧化物130侵入氫等雜質。
如圖1B所示，在作為絕緣體150使用氧化矽膜的情況下，在形成將成為閘極的導電體時，有時表面一側被蝕刻。在為了設置區域132及區域133透過絕緣體150添加雜質時，藉由使區域132及區域133上的絕緣體150變薄，高效地添加雜質。另一方面，在作為絕緣體150使用氧化鉿膜等的情況下，在形成將成為閘極的導電體時，絕緣體150的表面不會被蝕刻。
此外，構成區域131的氧化物具有3.0eV以上的高能隙。在包括以適當的條件對氧化物進行加工並充分降低其載子密度而獲得的氧化物膜的電 晶體中，可以使關閉狀態下的源極與汲極之間的洩漏電流(關態電流)為比習知的使用矽的電晶體小得多。
此外，能夠應用的氧化物較佳為至少含有銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體的電晶體的電特性偏差的穩定劑，較佳為除了包含上述元素以外，還包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
關於能夠用於氧化物130的氧化物的詳細內容，將在實施方式2中進行詳細的說明。
在圖1A所示的半導體裝置中，以覆蓋電晶體100的方式設置有層間膜。此外，除了層間膜，作為障壁層還可以層疊有絕緣體180等。此外，也可以在基板101上形成有基底膜。另外，除了基底膜，還可以層疊有障壁膜。
作為障壁膜，較佳為使用對於氧或氫具有阻擋性的絕緣體。作為這種絕緣體，例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等。當使用這種材料形成時，障壁膜具有抑制從氧化物130釋放氧或從絕緣體120向氧化物130以外的部分擴散氧的功能，此外，還具有從外部混入氫等雜質的層的功能。
藉由採用上述結構，可以提供一種具有穩定的電特性的電晶體。藉由採用上述結構，可以提供一種關閉狀態下的洩漏電流小的電晶體。藉由採用上述結構，可以提供一種通態電流大的電晶體。藉由採用上述結構，可以提供一種具有常關閉的電特性的電晶體。藉由採用上述結構，可以提供一種次臨界擺幅值小的電晶體。另外，藉由採用上述結構，可以提供一種可靠性高的電晶體。
如上所述，由於通態電流高且關態電流低，所以電晶體的驅動特性良好。此外，可以實現低功耗。再者，即使隨著電晶體的微型化而通道長度變短，也可以提供具有高穩定的電特性的電晶體。也就是說，可以抑制短通道效果而實現微型化，藉由提高電晶體的集成度，能夠使所有小型電子裝置進一步小型化。另外，即使使電晶體微型化，也可以提供具有高穩定的電特性的電晶體。
〈半導體裝置的結構實例2〉
圖2A至圖2C、圖3A至圖3C以及圖4A至圖4C分別示出半導體裝置的與結構實例1不同的電晶體100的一個例子。圖2A、圖3A及圖4A示出電晶體100的頂面。此外，為了簡化起見，在圖2A、圖3A及圖4A中省略一部分的膜。此外，圖2B、圖3B及圖4B分別是對應於圖2A、圖3A及圖4A所示的點劃線X1-X2的剖面圖，圖2C、圖3C及圖4C分別是對應於圖2A、圖3A及圖4A所示的點劃線Y1-Y2的剖面圖。
注意，在圖2A至圖2C、圖3A至圖3C以及圖4A至圖4C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此，形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括形成通道的區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
如圖2A至圖2C、圖3A至圖3C以及圖4A至圖4C所示，絕緣體150的端部也可以位於氧化物130上。藉由採用上述結構，將絕緣體150及導電體160用作遮罩進行摻雜處理。由此，在摻雜製程中，區域132及區域133包括直接被添加雜質的區域及透過絕緣體150被添加雜質的區域。因此，如圖2B所示，有時區域132及區域133的通道長度方向的側面端部的位置離氧化物130的頂面越深，越在氧化物130的通道長度方向的側面端部一側轉移。藉由採用上述結構，可以防止由於區域132及區域133對於通道形成區域形成得過深而成為常導通狀態。
如圖3A至圖3C所示，也可以使絕緣體120的端部與氧化物130的端部不一致。此外，如圖4A至圖4C所示，絕緣體120的端部也可以位於絕緣體150的端部的外側。例如，在用於絕緣體150的材料與用於絕緣體120 的材料不同時，根據介電常數等改變絕緣體120及絕緣體150的厚度等，例如以等效氧化物厚度(EOT：Equivalent Oxide Thickness)相等的方式，適當地使結構最佳化即可。
〈半導體裝置的變形實例1〉
在圖5A至圖5C、圖6A至圖6C、圖7A至圖7C以及圖8A至圖8C中分別示出電晶體100的變形實例的一個例子。圖5A、圖6A、圖7A及圖8A示出電晶體100的頂面。此外，為了簡化起見，在圖5A、圖6A、圖7A及圖8A中省略一部分的膜。此外，圖5B、圖6B、圖7B及圖8B分別是對應於圖5A、圖6A、圖7A及圖8A所示的點劃線X1-X2的剖面圖，圖5C、圖6C、圖7C及圖8C分別是對應於圖5A、圖6A、圖7A及圖8A所示的點劃線Y1-Y2的剖面圖。
注意，在圖5A至圖8C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此，形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括形成通道的區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
如圖5A至圖5C、圖6A至圖6C、圖7A至圖7C、圖8A至圖8C所示， 導電體170也可以形成得比氧化物130大。藉由導電體170形成得比氧化物130大，可以提高形成在導電體170的上方的膜的覆蓋性。換言之，氧化物130等構成電晶體100的各膜以不損失平坦性的方式形成，因此可以提供可靠性高的電晶體。
在圖5A至圖5C所示的結構中，絕緣體120的端部與氧化物130的端部一致。因此，可以同時形成絕緣體120及氧化物130，從而可以減少遮罩的個數。
如圖6A至圖6C所示，也可以使絕緣體120的端部與氧化物130的端部不一致。此外，如圖7A至圖7C所示，絕緣體120的端部也可以位於絕緣體150的端部的外側。例如，在用於絕緣體150的材料與用於絕緣體120的材料不同時，根據介電常數等改變絕緣體120及絕緣體150的厚度等，例如以等效氧化物厚度(EOT)相等的方式，適當地使結構最佳化即可。
如圖8A至圖8C所示，也可以使絕緣體120的端部與導電體170的端部一致。此時，導電體170的側面與導電體160導通。此外，藉由在上述結構中同時形成絕緣體120及導電體170，可以減少遮罩的個數。
〈半導體裝置的變形實例2〉
圖9A至圖9C、圖10A至圖10C分別示出電晶體100的變形實例的一個例子。圖9A及圖10A示出電晶體100的頂面。此外，為了簡化起見，在圖 9A及圖10A中省略一部分的膜。此外，圖9B及圖10B分別是對應於圖9A及圖10A所示的點劃線X1-X2的剖面圖，圖9C及圖10C分別是對應於圖9A及圖10A所示的點劃線Y1-Y2的剖面圖。
注意，在圖9A至圖9C以及圖10A至圖10C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此，形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括形成通道的區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
如圖9A至圖9C、圖10A至圖10C所示，也可以將導電體170埋入絕緣體110中。例如，在形成導電體170之後，形成絕緣體110，藉由CMP(Chemical Mechanical Polishing：化學機械拋光)以直到使導電體170露出的方式去除絕緣體110。此外，藉由採用埋入電極，可以提高形成在導電體170的上方的膜的覆蓋性。
如圖9A至圖9C所示，也可以在形成氧化物130及絕緣體150之後，在氧化物130及絕緣體150的側面形成絕緣體190。例如，藉由作為側壁絕緣體設置絕緣體190，可以進一步實現微型化。此外，例如，在用於絕緣體 120的材料、用於絕緣體150的材料及用於絕緣體190的材料互不相同時，根據介電常數等改變絕緣體120、絕緣體150及絕緣體190的厚度等，例如以等效氧化物厚度(EOT)相等的方式，適當地使結構最佳化即可。此外，絕緣體190、絕緣體120及絕緣體150的各個也可以採用層疊結構。
如圖10A至圖10C所示，也可以採用絕緣體120、氧化物130、絕緣體150的端部都一致的結構。在圖10A至圖10C所示的結構中，藉由同時形成絕緣體120、絕緣體150及氧化物130，可以縮減遮罩的個數。
〈半導體裝置的變形實例3〉
圖11A至圖11C、圖12A至圖12C、圖13A至圖13C、圖14A至圖14C及圖15A至圖15C分別示出電晶體100的變形實例的一個例子。圖11A、圖12A、圖13A、圖14A及圖15A示出電晶體100的頂面。此外，為了簡化起見，在圖11A、圖12A、圖13A、圖14A及圖15A中省略一部分的膜。此外，圖11B、圖12B、圖13B、圖14B及圖15B分別是對應於圖11A、圖12A、圖13A、圖14A及圖15A所示的點劃線X1-X2的剖面圖，圖11C、圖12C、圖13C、圖14C及圖15C分別是對應於圖11A、圖12A、圖13A、圖14A及圖15A所示的點劃線Y1-Y2的剖面圖。
注意，在圖11A至圖11C、圖12A至圖12C、圖13A至圖13C、圖14A至圖14C及圖15A至圖15C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此， 形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括形成通道的區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
如圖11A至圖11C、圖12A至圖12C、圖13A至圖13C、圖14A至圖14C及圖15A至圖15C所示，也可以在絕緣體110所包括的開口部中包括導電體170、絕緣體120及氧化物130。例如，藉由使用偽層等將開口部形成在絕緣體110中，在該開口部中設置電晶體100的一部分。藉由採用上述結構，可以降低在製造多個電晶體時產生的偏差。
圖11A至圖11C所示的結構可以如下方法得到：在開口部中形成導電體170、絕緣體120、氧化物130之後，以直到使絕緣體110的頂面露出的方式進行平坦化。然後，形成絕緣體150及導電體160即可。例如，可以作為平坦化處理使用CMP等。
如圖12A至圖12C所示，絕緣體150的端部也可以與絕緣體120的端部不一致。此外，如圖13A至圖13C所示，絕緣體150的端部及絕緣體120的端部不需要必須位於導電體170的開口部的側面的延長線上。此時，也可以將絕緣體120用作停止膜。
如圖14A至圖14C所示，也可以將絕緣體150埋入開口部中。此外，如圖15A至圖15C所示，也可以使絕緣體150與絕緣體120的頂面的高度一致。在圖14A至圖14C以及圖15A至圖15C中例如在只對氧化物130進行過蝕刻之後，形成絕緣體150。
〈半導體裝置的結構實例3〉
圖16A至圖16C、圖17A至圖17C及圖18A至圖18C示出電晶體100的變形實例的一個例子。圖16A、圖17A及圖18A示出電晶體100的頂面。此外，為了簡化起見，在圖16A、圖17A及圖18A中省略一部分的膜。另外，圖16B、圖17B及圖18B分別是對應於圖16A、圖17A及圖18A所示的點劃線X1-X2的剖面圖，圖16C、圖17C及圖18C分別是對應於圖16A、圖17A及圖18A所示的點劃線Y1-Y2的剖面圖。
注意，在圖16A至圖16C、圖17A至圖17C以及圖18A至圖18C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此，形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
在圖16A至圖16C、圖17A至圖17C及圖18A至圖18C所示的電晶體100中，氧化物130包括具有區域131a、區域132a及區域133a的絕緣體130a、絕緣體130a上的具有區域131b、區域132b及區域133b的半導體130b、半導體130b上的具有區域131c、區域132c及區域133c的絕緣體130c。此外，在絕緣體130a中，區域132a及區域133a被低電阻化，區域131a與區域132a及區域133a接觸。此外，在半導體130b中，區域132b及區域133b被低電阻化，區域131b與區域132b及區域133b接觸。另外，在絕緣體130c中，區域132c及區域133c被低電阻化，區域131c與區域132c及區域133c接觸。此外，將區域131a、區域131b及區域131c稱為區域131。另外，將區域132a、區域132b及區域132c稱為區域132。此外，將區域133a、區域133b及區域133c稱為區域133。
也就是說，絕緣體130a、半導體130b及絕緣體130c包括區域132、區域133及區域131。此外，區域132及區域133與區域131相比其雜質的濃度高而被低電阻化。這裡，在絕緣體130a、半導體130b及絕緣體130c中，區域131是區域132及區域133以外的區域。
半導體130b例如是包含銦的氧化物半導體。在半導體130b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體130b較佳為包含元素M。元素M較佳為表示Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有 增大氧化物半導體的能隙的功能的元素。此外，半導體130b較佳為包含鋅。當氧化物半導體包含鋅時，有時容易晶化。
注意，半導體130b不侷限於包含銦的氧化物半導體。半導體130b例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
此外，絕緣體130a及絕緣體130c包含除了氧之外的一種以上或兩種以上的構成半導體130b的元素。因為絕緣體130a及絕緣體130c包含除了氧之外的一種以上或兩種以上的構成半導體130b的元素，所以不容易在絕緣體130a與半導體130b的介面以及半導體130b與絕緣體130c的介面處形成缺陷能階。
絕緣體130a、半導體130b及絕緣體130c較佳為至少包含銦。另外，在絕緣體130a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In低於50atomic%，M高於50atomic%，更佳的是，In低於25atomic%，M高於75atomic%。此外，在半導體130b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In高於25atomic%，M低於75atomic%，更佳的是，In高於34atomic%，M低於66atomic%。此外，在絕緣體130c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是，In低於50atomic%，M高於50atomic%，更佳的是，In低於25atomic%，M高於75atomic%。注意， 絕緣體130a或絕緣體130c有時也可以不包含銦。例如，絕緣體130a或絕緣體130c也可以是氧化鎵。絕緣體130a、半導體130b及絕緣體130c所包含的各元素的原子數也可以不是簡單的整數比。
例如，作為用於絕緣體130a或絕緣體130c的靶材的金屬元素的原子個數比的典型例子，有In：M：Zn=1：2：4、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：3、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：6：3、In：M：Zn=1：6：4、In：M：Zn=1：6：5、In：M：Zn=1：6：6、In：M：Zn=1：6：7、In：M：Zn=1：6：8、In：M：Zn=1：6：9等。
另外，例如，作為用於半導體130b的靶材的金屬元素的原子個數比的典型例子，有In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。尤其是，作為濺射靶材，當原子個數比為In：Ga：Zn=4：2：4.1時，所形成的半導體130b的原子個數比有時接近於In：Ga：Zn=4：2：3。
注意，銦鎵氧化物具有較小的電子親和力及較高的氧阻擋性。因此，絕緣體130c較佳為包括銦鎵氧化物。鎵原子比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
作為半導體130b例如使用能隙大的氧化物。半導體130b的能隙例如 是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。在此，絕緣體130a的能隙大於半導體130b的能隙。另外，絕緣體130c的能隙大於半導體130b的能隙。
半導體130b使用電子親和力比絕緣體130a或絕緣體130c大的氧化物。例如，作為半導體130b使用如下氧化物，該氧化物的電子親和力比絕緣體130a或絕緣體130c大0.07eV以上且1.3eV以下，較佳大0.1eV以上且0.7eV以下，更佳大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階與導帶底的能量差。換言之，絕緣體130a或絕緣體130c的導帶底能階比半導體130b的導帶底能階更近於真空能階。
此時，當施加閘極電壓時，在電子親和力更大的半導體130b中形成有通道，而不在絕緣體130a或絕緣體130c中。
如上所述，當單獨使用絕緣體130a及絕緣體130c時，其包括能夠用作導電體、半導體或絕緣體的物質。然而，當與半導體130b層疊而形成電晶體時，電子流在半導體130b中、半導體130b與絕緣體130a的介面附近以及半導體130b與絕緣體130c的介面附近等，而絕緣體130a及絕緣體130c包括不被用作該電晶體的通道的區域。因此，在本說明書等中，不將絕緣體130a及絕緣體130c記作半導體，而記作絕緣體。注意，將絕緣體130a及絕緣體130c記作絕緣體只是因為其與半導體130b相比在電晶體的功能上更接近絕緣體，因此作為絕緣體130a或絕緣體130c有時使用能夠用於 半導體130b的物質。
在此，有時在絕緣體130a與半導體130b之間包括絕緣體130a和半導體130b的混合區域。另外，有時在絕緣體130c與半導體130b之間包括絕緣體130c和半導體130b的混合區域。混合區域的缺陷能階密度較低。因此，在包括絕緣體130a、半導體130b及絕緣體130c的疊層體的能帶結構中，各層之間的介面及介面附近的能量連續地變化(也稱為連續接合)。注意，有時無法明確地分辨絕緣體130a與半導體130b或絕緣體130c與半導體130b的各介面。
此時，電子主要在半導體130b中移動，而不是在絕緣體130a中及絕緣體130c中。如上所述，藉由降低絕緣體130a與半導體130b的介面處的缺陷能階密度及絕緣體130c與半導體130b的介面處的缺陷能階密度，在半導體130b中電子的移動受到妨礙的情況減少，並且可以提高電晶體的通態電流。
另外，越減少妨礙電子移動的因素，越能夠提高電晶體的通態電流。例如，在沒有妨礙電子移動的因素的情況下，推測電子高效率地移動。例如，在通道形成區域中的物理性凹凸較大的情況下也會發生電子移動的妨礙。
為了提高電晶體的通態電流，例如，半導體130b的頂面或底面(被形 成面，在此為絕緣體130a的頂面)的1μm×1μm的範圍內的均方根(RMS：Root Mean Square)粗糙度低於1nm，較佳低於0.6nm，更佳低於0.5nm，進一步較佳低於0.4nm，即可。另外，其1μm×1μm的範圍內的平均表面粗糙度(也稱為Ra)低於1nm，較佳低於0.6nm，更佳低於0.5nm，進一步較佳低於0.4nm，即可。其1μm×1μm的範圍內的最大高低差(也稱為P-V)低於10nm，較佳低於9nm，更佳低於8nm，進一步較佳低於7nm。RMS粗糙度、Ra以及P-V可以藉由使用由精工電子奈米科技(SII Nano Technology)有限公司製造的掃描探針顯微鏡SPA-500等測定。
絕緣體130a及絕緣體130c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體130b中的功能。此外，藉由拉開從相鄰的絕緣體與絕緣體130a的介面至形成有通道的半導體130b的距離，可以防止雜質擴散到形成有通道的半導體130b。
例如，氧化物半導體中的矽有時成為載子陷阱或載子發生源。因此，半導體130b的矽濃度越低越好。例如，在半導體130b與絕緣體130a之間具有藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的矽濃度為1×1016atoms/cm3以上且1×1019atoms/cm3以下，較佳為1×1016atoms/cm3以上且5×1018atoms/cm3以下，更佳為1×1016atoms/cm3以上且2×1018atoms/cm3以下的區域。此外，在半導體130b與絕緣體130c之間具有藉由SIMS得到的矽濃度為1×1016atoms/cm3以上且1×1019atoms/cm3以下，較佳為1×1016atoms/cm3以上且5×1018atoms/cm3以下，更佳為 1×1016atoms/cm3以上且2×1018atoms/cm3以下的區域。
另外，為了降低半導體130b的氫濃度，較佳為降低絕緣體130a及絕緣體130c的氫濃度。絕緣體130a及絕緣體130c具有藉由SIMS得到的氫濃度為1×1016atoms/cm3以上且2×1020atoms/cm3以下，較佳為1×1016atoms/cm3以上且5×1019atoms/cm3以下，更佳為1×1016atoms/cm3以上且1×1019atoms/cm3以下，進一步較佳為1×1016atoms/cm3以上且5×1018atoms/cm3以下的區域。此外，為了降低半導體130b的氮濃度，較佳為降低絕緣體130a及絕緣體130c的氮濃度。絕緣體130a及絕緣體130c具有藉由SIMS得到的氮濃度為1×1015atoms/cm3以上且5×1019atoms/cm3以下，較佳為1×1015atoms/cm3以上且5×1018atoms/cm3以下，更佳為1×1015atoms/cm3以上且1×1018atoms/cm3以下，進一步較佳為1×1015atoms/cm3以上且5×1017atoms/cm3以下的區域。
在本實施方式所示的絕緣體130a、半導體130b及絕緣體130c中，半導體130b尤其是雜質濃度低且缺陷能階密度低(氧缺陷少)的氧化物半導體，因此可以稱為高純度本質或實質上高純度本質的氧化物半導體。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體中形成有通道區域的電晶體很少有負臨界電壓的電特性(也稱為常開啟特性)。此外，因為高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷能階密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導 體的關態電流顯著低，即便是通道寬度W為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(也稱為汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體中形成有通道區域的電晶體可以是電特性變動小且可靠性高的電晶體。另外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動。因此，有時在陷阱態密度高的氧化物半導體中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在絕緣體130a、半導體130b及絕緣體130c中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷中時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。尤其是，被氧缺陷俘獲的氫有時在半導體的能帶結構中形成淺施體能階。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少絕緣體130a、半導體130b及絕緣體130c中的氫。明確而言，在絕緣體130a、半導體130b及絕緣體130c中，利用SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，更佳為1×1016atoms/cm3以下。
當絕緣體130a、半導體130b及絕緣體130c包含第14族元素之一的矽或碳時，在絕緣體130a、半導體130b及絕緣體130c中氧缺陷增加而導致絕緣體130a、半導體130b及絕緣體130c的n型化。因此，絕緣體130a、半導體130b及絕緣體130c中的矽或碳的濃度以及與絕緣體130a、半導體130b及絕緣體130c的介面附近的矽或碳的濃度(利用SIMS分析得到的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在絕緣體130a、半導體130b及絕緣體130c中，利用SIMS分析得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低絕緣體130a、半導體130b及絕緣體130c的鹼金屬或鹼土金屬的濃度。
另外，當在絕緣體130a、半導體130b及絕緣體130c中含有氮時產生作為載子的電子，載子密度增加而容易導致絕緣體130a、半導體130b及絕緣體130c的n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為儘可能地減少氮。例如，藉由SIMS分析得到的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
如上所述，本實施方式所示的絕緣體130a、半導體130b及絕緣體130c為雜質濃度低且缺陷能階密度低(氧缺陷少)的氧化物，所以載子密度低。因此，與佈線140a或佈線140b的接觸電阻容易變大。於是，在本實施方式所示的電晶體100中，佈線140a及佈線140b與絕緣體130a、半導體130b及絕緣體130c分別藉由氧化物130中的被低電阻化的區域132及被低電阻化的區域133連接，由此可以實現接觸電阻的抑制。
上述包括絕緣體130a、半導體130b及絕緣體130c的三層結構是一個例子。例如，也可以採用不設置絕緣體130a和絕緣體130c中的任一個的兩層結構。此外，也可以採用不設置絕緣體130a和絕緣體130c的兩者的單層結構。或者，也可以採用包括作為絕緣體130a、半導體130b及絕緣體130c例示的絕緣體、半導體和導電體中的任一個的n層結構(n為4以上的整數)。
在圖16A至圖16C所示的電晶體100中，通道形成區域主要形成在區域131b中。作為與區域131b接觸的絕緣體150較佳為使用包含氧的絕緣體。再者，藉由作為絕緣體120使用阻擋性高的絕緣體，可以提高電晶體的可靠性。
如圖17A至圖17C所示，導電體170也可以形成得比氧化物130大。藉由導電體170形成得比氧化物130大，可以提高形成在導電體170的上方的膜的覆蓋性。
再者，如圖18A至圖18C所示，藉由將導電體170埋入絕緣體110中，可以進一步提高形成在導電體170的上方的膜的覆蓋性。此外，在圖18A至圖18C所示的電晶體100中，通道形成區域主要形成在區域131b中。作為與區域131b接觸的絕緣體190較佳為使用包含氧的絕緣體。再者，藉由作為絕緣體120及絕緣體150使用阻擋性高的絕緣體，可以提高電晶體的可靠性。
〈半導體裝置的結構實例4〉
在圖19A至圖19C、圖20A至圖20C、圖21A至圖21C及圖22A至圖22C中示出電晶體100的變形實例的一個例子。圖19A、圖20A、圖21A及圖22A示出電晶體100的頂面。此外，為了簡化起見，在圖19A、圖20A、圖21A及圖22A中省略一部分的膜。此外，圖19B、圖20B、圖21B及圖22B分別是對應於圖19A、圖20A、圖21A及圖22A所示的點劃線X1-X2的剖面圖，圖19C、圖20C、圖21C及圖22C分別是對應於圖19A、圖20A、圖21A及圖22A所示的點劃線Y1-Y2的剖面圖。
注意，在圖19A至圖19C、圖20A至圖20C、圖21A至圖21C以及圖22A至圖22C所示的電晶體100中，對具有構成與圖1A至圖1C所示的電晶體100的結構相同的功能的結構附加相同元件符號。因此，形成在基板101上的電晶體100包括：用作閘極電極的導電體160及導電體170；包括區域131、用作源極區域和汲極區域中的一個的區域132以及用作源極區域和汲 極區域中的另一個的區域133的氧化物130；用作閘極絕緣層的絕緣體120；以及絕緣體150。此外，區域132與佈線140a電連接，區域133與佈線140b電連接，導電體160與佈線140c電連接。
在圖19A至圖19C、圖20A至圖20C、圖21A至圖21C及圖22A至圖22C所示的電晶體100中，氧化物130包括具有區域131a、區域132a及區域133a的絕緣體130a、絕緣體130a上的具有區域131b、區域132b及區域133b的半導體130b、半導體130b上的具有區域131c、區域132c及區域133c的絕緣體130c。此外，在絕緣體130a中，區域132a及區域133a被低電阻化，區域131a與區域132a及區域133a接觸。此外，在半導體130b中，區域132b及區域133b被低電阻化，區域131b與區域132b及區域133b接觸。另外，在絕緣體130c中，區域132c及區域133c被低電阻化，區域131c與區域132c及區域133c接觸。此外，將區域131a、區域131b及區域131c稱為區域131。另外，將區域132a、區域132b及區域132c稱為區域132。此外，將區域133a、區域133b及區域133c稱為區域133。
也就是說，絕緣體130a、半導體130b及絕緣體130c包括區域132、區域133及區域131。此外，區域132及區域133與區域131相比其雜質的濃度高而被低電阻化。這裡，在絕緣體130a、半導體130b及絕緣體130c中，區域131是區域132及區域133以外的區域。
如圖19A至圖19C、圖20A至圖20C、圖21A至圖21C及圖22A至圖22C 所示，在電晶體100中，半導體130b以由絕緣體130a及絕緣體130c圍繞的方式設置。因此，半導體130b的側面端部，尤其是通道寬度方向上的側面端部附近與絕緣體130a及絕緣體130c接觸。由此，在半導體130b的側面端部附近與絕緣體130a之間或者在半導體130b的側面端部附近與絕緣體130c之間形成連接接合，由此缺陷能階密度得到降低。因此，即使因s-channe1結構而通態電流容易流過，也在半導體130b的通道寬度方向上的側面端部抑制洩漏電流，由此可以得到穩定的電特性。
如圖19A至圖19C所示，也可以以與絕緣體130a的頂面接觸的方式形成絕緣體130c的底面。此外，如圖20A至圖20C所示，也可以以與絕緣體120接觸的方式形成絕緣體130c的底面。另外，如圖20A至圖20C所示，也可以使導電體170形成得比氧化物130大。藉由使導電體170形成得比氧化物130大，可以提高形成在導電體170的上方的膜的覆蓋性。
如圖21A至圖21C所示，藉由將導電體170埋入絕緣體110中，可以進一步提高形成在導電體170的上方的膜的覆蓋性。
如圖22A至圖22C所示，在絕緣體110中形成開口部，在該開口部中設置電晶體100的一部分即可。藉由採用本結構，可以形成各電晶體之間的偏差少的多個電晶體。
藉由採用上述結構，可以提供一種具有穩定的電特性的電晶體。藉由 採用上述結構，可以提供一種關閉狀態下的洩漏電流小的電晶體。藉由採用上述結構，可以提供一種通態電流大的電晶體。藉由採用上述結構，可以提供一種具有常關閉的電特性的電晶體。藉由採用上述結構，可以提供一種次臨界擺幅值小的電晶體。另外，藉由採用上述結構，可以提供一種可靠性高的電晶體。
如上所述，由於通態電流高且關態電流低，所以電晶體的驅動特性良好。此外，可以實現低功耗。再者，即使隨著電晶體的微型化而通道長度變短，也可以提供具有高穩定的電特性的電晶體。也就是說，可以抑制短通道效果而實現微型化，藉由提高電晶體的集成度，能夠使所有小型電子裝置進一步小型化。即使使電晶體微型化，也可以提供具有高穩定的電特性的電晶體。
在本實施方式中，說明了本發明的一個實施方式。或者，在其他的實施方式中，說明本發明的一個實施方式。但是，本發明的一個實施方式不限定於這些。亦即，在本實施方式及其他的實施方式中，記載有各種各樣的發明的方式，因此本發明的一個實施方式不限定於特定的方式。例如，作為本發明的一個實施方式，示出電晶體100的電晶體的通道形成區域、源極區域、汲極區域等包含氧化物半導體的例子，但是本發明的一個實施方式不限定於此。根據情況或狀況，本發明的一個實施方式的電晶體100的電晶體的通道形成區域、源極區域、汲極區域等可以包含各種半導體。根據情況或狀況，本發明的一個實施方式的電晶體100的電晶體的通道形 成區域、源極區域、汲極區域等例如可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵和有機半導體等中的至少一種。另外，例如，根據情況或狀況，本發明的一個實施方式的電晶體100的電晶體的通道形成區域、源極區域、汲極區域等可以不包含氧化物半導體。
實施方式2
〈氧化物半導體的結構〉
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：處於介穩狀態並沒有被固定化；具有各向同性且不具有不均勻結構等。也可以換句話說為非晶結構具有靈活鍵角並具有短程秩序性，而不具有長程秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖23A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用 球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖23B示出將圖23A中的區域(1)放大的Cs校正高解析度TEM影像。由圖23B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖23B所示，CAAC-OS具有特有的原子排列。圖23C是以輔助線示出特有的原子排列的圖。由圖23B和圖23C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖23D)。在圖23C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖23D所示的區域5161。
圖24A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖24B、圖24C和圖24D分別示出將圖24A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖24B、圖24C和圖24D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖25A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(φ軸)旋轉樣本的條件下進行分析(φ掃 描)，也如圖25B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行φ掃描時，如圖25C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖26A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖26B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖26B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖26B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖26B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011個/cm3、較佳小於1×1011個/cm3、更佳小於1×1010個/cm3、且是1×10-9個/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不 到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米 晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記為樣本A)、nc-OS(記為樣本B)和CAAC-OS(記為樣本C)。上述每個樣本都是In-Ga-Zn氧化物。
首先，獲取各樣本的高解析度剖面TEM影像。藉由高解析度剖面TEM影像可知每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖27示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖27可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖27中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖27中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面， 可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。明確而言，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
實施方式3
在本實施方式中，說明利用本發明的一個實施方式的電晶體等的半導體裝置的電路的一個例子。
〈CMOS反相器〉
圖28A所示的電路圖示出所謂的CMOS反相器的結構，其中使p通道電晶體2200與n通道電晶體2100串聯連接，並使其閘極互相連接。
〈半導體裝置的結構1〉
圖29是對應於圖28A的半導體裝置的剖面圖。圖29所示的半導體裝置包括電晶體2200以及電晶體2100。電晶體2100配置於電晶體2200的上方。此外，可以將上述實施方式所記載的電晶體用作電晶體2100。因此，關於電晶體2100，可以適當地參照上述電晶體的記載。
圖29所示的電晶體2200是使用半導體基板450的電晶體。電晶體2200包括半導體基板450中的區域472a、半導體基板450中的區域472b、絕緣體462以及導電體454。
在電晶體2200中，區域472a及區域472b具有源極區域及汲極區域的功能。另外，絕緣體462具有閘極絕緣體的功能。另外，導電體454具有閘極電極的功能。因此，能夠由施加到導電體454的電位控制通道形成區域的電阻。亦即，能夠由施加到導電體454的電位控制區域472a與區域472b之間的導通或非導通。
作為半導體基板450，例如可以使用由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的半導體基板等。較佳的是，作為半導體基板450使用單晶矽基板。
作為半導體基板450使用包含賦予n型導電性的雜質的半導體基板。注意，作為半導體基板450，也可以使用包含賦予p型導電性的雜質的半導體基板。此時，在形成電晶體2200的區域中配置包含賦予n型導電性的雜質的井即可。或者，半導體基板450也可以為i型。
半導體基板450的頂面較佳為具有(110)面。由此，能夠提高電晶體2200的通態特性。
區域472a及區域472b是包含賦予p型導電性的雜質的區域。由此，電晶體2200具有p通道電晶體的結構。
注意，電晶體2200與鄰接的電晶體被區域460等隔開。區域460具有絕緣性。
圖29所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b、導電體498c、絕緣體489、絕緣體490、絕緣體492、絕緣體493、絕緣體494以及絕緣體495。
絕緣體464配置於電晶體2200上。絕緣體466配置於絕緣體464上。絕緣體468配置於絕緣體466上。絕緣體489配置於絕緣體468上。電晶體2100配置於絕緣體489上。絕緣體493配置於電晶體2100上。絕緣體494配置於絕緣體493上。
絕緣體464包括到達區域472a的開口部、到達區域472b的開口部以及到達導電體454的開口部。導電體480a、導電體480b及導電體480c分別填埋於各開口部中。
絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。導電體478a、導電體478b及導電體478c分別填埋於各開口部中。
絕緣體468包括到達導電體478b的開口部以及到達導電體478c的開口部。導電體476a及導電體476b分別填埋於各開口部中。
絕緣體489包括與電晶體2100的通道形成區域重疊的開口部、到達導電體476a的開口部以及到達導電體476b的開口部。導電體474a、導電體474b及導電體474c分別填埋於各開口部中。
導電體474a也可以具有電晶體2100的閘極電極的功能。或者，例如，也可以藉由對導電體474a施加預定的電位，來控制電晶體2100的臨界電壓等的電特性。或者，例如，也可以將導電體474a與具有電晶體2100的閘極電極的功能的導電體504電連接。由此，可以增加電晶體2100的通態電流。此外，由於可以抑制衝穿現象，因此可以使電晶體2100的飽和區中的電特性穩定。注意，因為導電體474a相當於上述實施方式所示的導電體160，所以關於其詳細內容，參照導電體160的記載。
絕緣體490包括到達導電體474b的開口部。注意，因為絕緣體490相當於上述實施方式所示的絕緣體120，所以關於其詳細內容，可以參照絕緣體120的記載。
絕緣體495包括穿過電晶體2100的源極和汲極中的一個的區域507b到達導電體474b的開口部、到達電晶體2100的源極和汲極中的另一個的 區域507a的開口部、到達電晶體2100的閘極電極的導電體504的開口部以及到達導電體474c的開口部。注意，因為絕緣體495相當於上述實施方式所示的絕緣體150，所以關於其詳細內容，參照絕緣體150的記載。
絕緣體493包括穿過電晶體2100的源極和汲極中的一個的區域507b到達導電體474b的開口部、到達電晶體2100的源極和汲極中的另一個的區域507a的開口部、到達電晶體2100的閘極電極的導電體504的開口部以及到達導電體474c的開口部。導電體496a、導電體496b、導電體496c及導電體496d分別填埋於各開口部中。注意，設置在電晶體2100等的組件中的開口部有時位於設置在其他組件中的開口部之間。
絕緣體494包括到達導電體496a的開口部、到達導電體496b及導電體496d的開口部以及到達導電體496c的開口部。導電體498a、導電體498b及導電體498c分別填埋於各開口部中。
作為絕緣體464、絕緣體466、絕緣體468、絕緣體489、絕緣體493及絕緣體494，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
絕緣體464、絕緣體466、絕緣體468、絕緣體489、絕緣體493和絕緣體494中的一個以上較佳為具有阻擋氫等雜質及氧的功能。藉由在電晶體2100的附近配置具有阻擋氫等雜質及氧的功能的絕緣體，可以使電晶體 2100的電特性穩定。
作為具有阻擋氫等雜質及氧的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
作為導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b及導電體498c，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
注意，圖30所示的半導體裝置與圖29所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，圖30所示的半導體裝置參照圖29所示的半導體裝置的記載。明確而言，在圖30所示的半導體裝置中，電晶體2200為Fin型。藉由使電晶體2200成為Fin型，實效的通道寬度得到增大，從而能夠提高電晶體2200的通態特性。另外，由於可以增大閘極電極的電場的影響，所以能夠提高電晶體2200的關態特性。
另外，圖31所示的半導體裝置與圖29所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，圖31所示的半導體裝置參照圖29所示的半導體裝置的記載。明確而言，在圖31所示的半導體裝置中，電晶體2200設置在SOI基板的半導體基板450。圖31示出區域456與半導體基板450被絕緣體452隔開的結構。藉由作為半導體基板450使用SOI基板，可以抑制衝穿現象等，所以能夠提高電晶體2200的關態特性。注意，絕緣體452可以藉由使半導體基板450絕緣體化形成。例如，作為絕緣體452可以使用氧化矽。
在圖29至圖31所示的半導體裝置中，使用半導體基板形成p通道電晶體並在其上方形成n通道電晶體，因此能夠減少元件所占的面積。亦即，可以提高半導體裝置的集成度。另外，與使用同一半導體基板形成n通道電晶體和p通道電晶體的情況相比，可以簡化製程，所以能夠提高半導體裝置的生產率。另外，能夠提高半導體裝置的良率。另外，p通道電晶體有時可以省略LDD(Lightly Doped Drain：輕摻雜汲極)區域的形成、淺溝槽(Shallow Trench)結構的形成或變形設計等複雜的製程。因此，與使用半導體基板形成n通道電晶體的半導體裝置相比，圖29至圖31所示的半導體裝置有時能夠提高生產率和良率。
〈CMOS類比開關〉
此外，圖28B所示的電路圖示出使電晶體2100和電晶體2200的源極互相連接且使電晶體2100和電晶體2200的汲極互相連接的結構。藉由採 用這種結構，可以將該電晶體用作所謂的CMOS類比開關。
〈記憶體裝置1〉
參照圖32A和圖32B示出半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)使用本發明的一個實施方式的電晶體，即便在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。
圖32A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容元件3400。另外，作為電晶體3300可以使用與上述電晶體2100同樣的電晶體。
電晶體3300較佳為使用關態電流小的電晶體。電晶體3300例如可以使用包含氧化物半導體的電晶體。由於電晶體3300的關態電流小，所以可以長期間使半導體裝置的特定的節點保持存儲內容。亦即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。
在圖32A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003與電晶體3300的源極和汲極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個與電容元件3400的一個電極電連接，第五佈線3005與電容元件3400的另一個電極電連接。
圖32A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300導通的電位，而使電晶體3300導通。由此，第三佈線3003的電位施加到與電晶體3200的閘極及電容元件3400的一個電極電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體3300關閉的電位而使電晶體3300關閉，使電荷保持在節點FG(保持)。
因為電晶體3300的關態電流較小，所以節點FG的電荷被長時間保持。
接著，對資料的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”而需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG 的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便第五佈線3005的電位為V0(<Vth_L)，電晶體3200也保持“關閉狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資料。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資料。在不讀出資料的記憶單元中，藉由對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“關閉狀態”的電位，亦即低於Vth_H的電位，能夠僅讀出所希望的記憶單元中的資料。或者，例如在不讀出資料的記憶單元中，藉由對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“導通狀態”的電位，亦即高於Vth_L的電位，能夠僅讀出所希望的記憶單元中的資料。
注意，雖然在上述中示出了兩種電荷被保持在節點FG的例子，但是根據本發明的半導體裝置不侷限於此。例如，可以將三種以上的電荷保持在半導體裝置的節點FG。藉由採用上述結構，能夠使半導體裝置多位準而增大記憶容量。
〈記憶體裝置的結構1〉
圖33是對應於圖32A的半導體裝置的剖面圖。圖33所示的半導體裝置包括電晶體3200、電晶體3300以及電容元件3400。電晶體3300及電容 元件3400配置於電晶體3200的上方。電晶體3300參照上述電晶體2100的記載。電晶體3200參照圖29所示的電晶體2200的記載。在圖29中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200也可以為n通道電晶體。
圖33所示的電晶體2200是使用半導體基板450的電晶體。電晶體2200包括半導體基板450中的區域472a、半導體基板450中的區域472b、絕緣體462以及導電體454。
圖33所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b、導電體498c、絕緣體489、絕緣體490、絕緣體492、絕緣體493、絕緣體494以及絕緣體495。
絕緣體464配置於電晶體3200上。絕緣體466配置於絕緣體464上。絕緣體468配置於絕緣體466上。絕緣體489配置於絕緣體468上。電晶體2100配置於絕緣體489上。絕緣體493配置於電晶體2100上。絕緣體494配置於絕緣體493上。
絕緣體464包括到達區域472a的開口部、到達區域472b的開口部以 及到達導電體454的開口部。導電體480a、導電體480b及導電體480c分別填埋於各開口部中。
絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。導電體478a、導電體478b及導電體478c分別填埋於各開口部中。
絕緣體468包括到達導電體478b的開口部以及到達導電體478c的開口部。導電體476a及導電體476b分別填埋於各開口部中。
絕緣體489包括與電晶體3300的通道形成區域重疊的開口部、到達導電體476a的開口部以及到達導電體476b的開口部。導電體474a、導電體474b及導電體474c分別填埋於各開口部中。
導電體474a也可以具有電晶體3300的底閘極電極的功能。或者，例如，也可以藉由對導電體474a施加預定的電位，來控制電晶體3300的臨界電壓等的電特性。或者，例如，也可以將導電體474a與電晶體3300的頂閘極電極的導電體504電連接。由此，可以增加電晶體3300的通態電流。此外，由於可以抑制衝穿現象，因此可以使電晶體3300的飽和區中的電特性穩定。
絕緣體490包括到達導電體474b的開口部以及到達導電體474c的開 口部。注意，因為絕緣體490相當於上述實施方式所示的絕緣體120，所以關於其詳細內容，可以參照絕緣體120的記載。
絕緣體495包括穿過電晶體3300的源極和汲極中的一個的區域507b到達導電體474b的開口部、到達隔著絕緣體511與電晶體3300的源極和汲極中的另一個的區域507a重疊的導電體514的開口部、到達電晶體3300的閘極電極的導電體504的開口部以及穿過電晶體3300的源極和汲極中的另一個的區域507a到達導電體474c的開口部。注意，因為絕緣體495相當於上述實施方式所示的絕緣體150，所以關於其詳細內容，參照絕緣體150的記載。
絕緣體493包括穿過電晶體3300的源極和汲極中的一個的區域507b到達導電體474b的開口部、到達隔著絕緣體511與電晶體3300的源極和汲極中的另一個的區域507a重疊的導電體514的開口部、到達電晶體3300的閘極電極的導電體504的開口部、穿過電晶體3300的源極和汲極中的另一個的區域507a到達導電體474c的開口部。導電體496a、導電體496b、導電體496c及導電體496d分別填埋於各開口部中。注意，設置在電晶體3300等的組件中的開口部有時位於設置在其他組件中的開口部之間。
絕緣體494包括到達導電體496a的開口部、到達導電體496b的開口部以及到達導電體496c的開口部。導電體498a、導電體498b及導電體498c分別填埋於各開口部中。
絕緣體464、絕緣體466、絕緣體468、絕緣體489、絕緣體493和絕緣體494中的一個以上較佳為具有阻擋氫等雜質及氧的功能。藉由在電晶體3300附近配置具有阻擋氫等雜質及氧的功能的絕緣體，可以使電晶體3300的電特性穩定。
電晶體3200的源極或汲極藉由導電體480b、導電體478b、導電體476a、導電體474b以及導電體496c電連接到電晶體3300的源極和汲極中的一個的區域507b。電晶體3200的閘極電極的導電體454藉由導電體480c、導電體478c、導電體476b、導電體474c以及導電體496d電連接到電晶體3300的源極和汲極中的另一個的區域507a。
電容元件3400包括電晶體3300的源極和汲極中的另一個的區域507a、導電體514以及絕緣體511。注意，絕緣體511可以經過與用作電晶體3300的閘極絕緣體的絕緣體同一製程形成，從而可以提高生產率，所以有時是較佳的。另外，當作為導電體514使用經過與用作電晶體3300的閘極電極的導電體504同一製程形成的層，可以提高生產率，所以有時是較佳的。
其他組件的結構可以適當地參照關於圖29等的記載。
注意，圖34所示的半導體裝置與圖33所示的半導體裝置的不同之處 只在於電晶體3200的結構。因此，圖34所示的半導體裝置參照圖33所示的半導體裝置的記載。明確而言，在圖34所示的半導體裝置中，電晶體3200為Fin型。Fin型電晶體3200參照圖30所示的電晶體2200的記載。在圖30中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200也可以為n通道電晶體。
另外，圖35所示的半導體裝置與圖33所示的半導體裝置的不同之處只在於電晶體3200的結構。因此，圖35所示的半導體裝置參照圖33所示的半導體裝置的記載。明確而言，在圖35所示的半導體裝置中，電晶體3200設置在作為SOI基板的半導體基板450中。設置在作為SOI基板的半導體基板450中的電晶體3200參照圖31所示的電晶體2200的記載。在圖31中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200也可以為n通道電晶體。
〈記憶體裝置2〉
圖32B所示的半導體裝置在不包括電晶體3200之處與圖32A所示的半導體裝置不同。在此情況下也可以藉由與圖32A所示的半導體裝置同樣的工作進行資料的寫入及保持工作。
以下，說明圖32B所示的半導體裝置中的資料讀出。在電晶體3300成為導通狀態時，使處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三 佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的一個電極的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的一個電極的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+CV)/(CB+C)。因此，在假定記憶單元處於其電容元件3400的一個電極的電位為兩種的狀態，亦即V1和V0(V1>V0)時，可以得知保持電位V1時的第三佈線3003的電位(=(CB×VB0+CV1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+CV0)/(CB+C))。
並且，藉由對第三佈線3003的電位和規定的電位進行比較，可以讀出資料。
在此情況下，可以將上述使用第一半導體的電晶體用於用來驅動記憶單元的驅動電路，且將作為電晶體3300使用第二半導體的電晶體層疊在該驅動電路上。
上述半導體裝置可以應用使用氧化物半導體的關態電流較小的電晶體來長期間保持存儲內容。亦即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。此外，即便在沒有電力供 應的情況下(但較佳為固定電位)也能夠長期間保持存儲內容。
此外，因為該半導體裝置在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。例如，不同於習知的非揮發性記憶體，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生絕緣體劣化等問題。換言之，在本發明的一個實施方式的半導體裝置中，在現有非揮發性記憶體中成為問題的重寫次數不受到限制，並且其可靠性得到極大的提高。再者，根據電晶體的導通狀態/關閉狀態進行資料的寫入，所以能夠高速工作。
〈記憶體裝置3〉
參照圖36所示的電路圖對圖32A所示的半導體裝置(記憶體裝置)的變形例子進行說明。
圖36所示的半導體裝置包括電晶體4100至電晶體4400、電容元件4500及電容元件4600。在此，作為電晶體4100可以使用與上述電晶體3200同樣的電晶體，作為電晶體4200至4400可以使用與上述電晶體3300同樣的電晶體。注意，在圖36中省略示出圖36所示的半導體裝置，但是該半導體裝置被設置為矩陣狀。圖36所示的半導體裝置可以根據供應到佈線4001、佈線4003、佈線4005至4009的信號或電位而控制資料電壓的寫入及讀出。
電晶體4100的源極和汲極中的一個連接於佈線4003。電晶體4100的 源極和汲極中的另一個連接於佈線4001。注意，雖然在圖36中示出電晶體4100為p通道電晶體的情況，但是該電晶體4100也可以為n通道電晶體。
圖36所示的半導體裝置包括兩個資料保持部。例如，第一資料保持部在連接於節點FG1的電晶體4400的源極和汲極中的一個、電容元件4600的一個電極以及電晶體4200的源極和汲極中的一個之間保持電荷。另外，第二資料保持部在連接於節點FG2的電晶體4100的閘極、電晶體4200的源極和汲極中的另一個、電晶體4300的源極和汲極中的一個以及電容元件4500的一個電極之間保持電荷。
電晶體4300的源極和汲極中的另一個連接於佈線4003。電晶體4400的源極和汲極中的另一個連接於佈線4001。電晶體4400的閘極連接於佈線4005。電晶體4200的閘極連接於佈線4006。電晶體4300的閘極連接於佈線4007。電容元件4600的另一個電極連接於佈線4008。電容元件4500的另一個電極連接於佈線4009。
電晶體4200至4400具有控制資料電壓的寫入及電荷的保持的開關的功能。注意，作為電晶體4200至4400較佳為使用在關閉狀態下流過源極與汲極之間的電流(關態電流)較低的電晶體。作為關態電流較低的電晶體，較佳為在其通道形成區域中包括氧化物半導體的電晶體(OS電晶體)。OS電晶體具有如下優點：關態電流較低、可以以與包含矽的電晶體重疊的方式製造等。注意，雖然在圖36中示出電晶體4200至4400為n通道電晶 體的情況，但是該電晶體4200至4400也可以為p通道電晶體。
即便電晶體4200、電晶體4300及電晶體4400是使用氧化物半導體的電晶體，也較佳為將該電晶體4200、電晶體4300及電晶體4400設置在不同的層中。也就是說，如圖36所示，圖36所示的半導體裝置較佳為由包括電晶體4100的第一層4021、包括電晶體4200及電晶體4300的第二層4022以及包括電晶體4400的第三層4023構成。藉由層疊包括電晶體的層，能夠縮小電路面積，而能夠實現半導體裝置的小型化。
接著，說明對圖36所示的半導體裝置進行的資料寫入工作。
首先，說明對連接於節點FG1的資料保持部進行的資料電壓的寫入工作(以下稱為寫入工作1)。注意，以下將寫入到連接於節點FG1的資料保持部的資料電壓為VD1，而將電晶體4100的臨界電壓為Vth。
在寫入工作1中，在將佈線4003的電位設定為VD1並將佈線4001的電位設定為接地電位之後，使佈線4001處於電浮動狀態。此外，將佈線4005及4006的電位設定為高位準。另外，將佈線4007至4009的電位設定為低位準。由此，處於電浮動狀態的節點FG2的電位上升，而使電流流過電晶體4100。當電流流過時，佈線4001的電位上升。此外，使電晶體4400及電晶體4200導通。因此，隨著佈線4001的電位上升，節點FG1及FG2的電位就上升。當節點FG2的電位上升而使電晶體4100的閘極與源極之間的 電壓(Vgs)成為電晶體4100的臨界電壓Vth時，流過電晶體4100的電流變小。因此，佈線4001、節點FG1及FG2的電位上升停止，而固定為比VD1低出Vth的“VD1-Vth”。
也就是說，當電流流過電晶體4100時，施加到佈線4003的VD1被施加到佈線4001，而節點FG1及FG2的電位上升。當由於電位的上升而使節點FG2的電位成為“VD1-Vth”時，電晶體4100的Vgs成為Vth，所以電流停止。
接著，說明對連接於節點FG2的資料保持部進行的資料電壓的寫入工作(以下稱為寫入工作2)。注意，說明寫入到連接於節點FG2的資料保持部的資料電壓為VD2的情況。
在寫入工作2中，在將佈線4001的電位設定為VD2並將佈線4003的電位設定為接地電位之後，使佈線4003處於電浮動狀態。此外，將佈線4007的電位設定為高位準。另外，將佈線4005、4006、4008及4009的電位設定為低位準。使電晶體4300導通，而將佈線4003的電位設定為低位準。因此，節點FG2的電位也降低到低位準，而使電流流過電晶體4100。當電流流過時，佈線4003的電位上升。此外，使電晶體4300導通。因此，隨著佈線4003的電位上升，節點FG2的電位就上升。當節點FG2的電位上升而使電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100的電流變小。因此，佈線4003及節點FG2的電位的上升停止，而固定為從VD2下降了對應於Vth的“VD2-Vth”。
也就是說，當電流流過電晶體4100時，施加到佈線4001的VD2被施加到佈線4003，而節點FG2的電位上升。當由於電位的上升而使節點FG2的電位成為“VD2-Vth”時，電晶體4100的Vgs成為Vth，所以電流停止。此時，電晶體4200和4400都處於關閉狀態，而節點FG1保持在寫入工作1中寫入的“VD1-Vth”。
在圖36所示的半導體裝置中，在將資料電壓寫入到多個資料保持部之後，將佈線4009的電位設定為高位準，而使節點FG1及FG2的電位上升。然後，使各電晶體關閉以停止電荷移動，由此保持所寫入的資料電壓。
如上所述，藉由對節點FG1及FG2進行資料電壓的寫入工作，可以將資料電壓保持在多個資料保持部。注意，雖然作為所寫入的電位的例子舉出了“VD1-Vth”及“VD2-Vth”，但是這些電位是對應於多值的資料的資料電壓。因此，當在各資料保持部中保持4位元的資料時，可能會得到16位的“VD1-Vth”及16位的“VD2-Vth”。
接著，說明對圖36所示的半導體裝置進行的資料讀出工作。
首先，說明對連接於節點FG2的資料保持部進行的資料電壓的讀出工作(以下稱為讀出工作1)。
在讀出工作1中，對預充電後處於電浮動狀態的佈線4003進行放電。此外，將佈線4005至4008的電位設定為低位準。另外，將佈線4009的電位設定為低位準，而使處於電浮動狀態的節點FG2的電位為“VD2-Vth”。當節點FG2的電位降低時，電流流過電晶體4100。當電流流過時，電浮動狀態的佈線4003的電位降低。隨著佈線4003的電位的降低，電晶體4100的Vgs就變小。當電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100的電流變小。也就是說，佈線4003的電位成為比節點FG2的電位“VD2-Vth”高出Vth的值的“VD2”。該佈線4003的電位對應於連接到節點FG2的資料保持部的資料電壓。對所讀出的類比值的資料電壓進行A/D轉換，以取得連接於節點FG2的資料保持部的資料。
也就是說，使經預充電後的佈線4003成為浮動狀態，而將佈線4009的電位從高位準換到低位準，由此使電流流過電晶體4100。當電流流過時，處於浮動狀態的佈線4003的電位降低而成為“VD2”。在電晶體4100中，由於節點FG2的“VD2-Vth”與佈線4003的“VD2”之間的Vgs成為Vth，因此電流停止。然後，在寫入工作2中寫入的VD2被讀出到佈線4003。
在取得連接於節點FG2的資料保持部的資料之後，使電晶體4300導通，而使節點FG2的“VD2-Vth”放電。
接著，將保持在節點FG1的電荷分配到節點FG2，而將連接於節點FG1的資料保持部的資料電壓移動到連接於節點FG2的資料保持部。在此，將 佈線4001及4003的電位設定為低位準。此外，將佈線4006的電位設定為高位準。另外，將佈線4005、佈線4007至4009的電位設定為低位準。藉由使電晶體4200導通，節點FG1的電荷被分配在節點FG1與節點FG2之間。
在此，電荷分配後的電位從所寫入的電位“VD1-Vth”降低。因此，電容元件4600的電容值較佳大於電容元件4500的電容值。或者，寫入到節點FG1的電位“VD1-Vth”較佳大於表示相同的資料的電位“VD2-Vth”。如此，藉由改變電容值的比而使預先寫入的電位變大，可以抑制電荷分配後的電位下降。關於電荷分配所引起的電位變動，將在後面進行說明。
接著，說明對連接於節點FG1的資料保持部進行的資料電壓的讀出工作(以下稱為讀出工作2)。
在讀出工作2中，對預充電後處於電浮動狀態的佈線4003進行放電。此外，將佈線4005至4008的電位設定為低位準。另外，佈線4009的電位在預充電時被設定為高位準，之後被設定為低位準。藉由將佈線4009的電位設定為低位準，使處於電浮動狀態的節點FG2的電位成為電位“VD1-Vth”。當節點FG2的電位降低時，電流流過電晶體4100。當電流流過時，電浮動狀態的佈線4003的電位降低。隨著佈線4003的電位的降低，電晶體4100的Vgs就變小。當電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100的電流變小。也就是說，佈線4003的電位成為比節點FG2的電位“VD1-Vth”高出Vth的值的“VD1”。該佈線4003的電位對應於連接到 節點FG1的資料保持部的資料電壓。對所讀出的類比值的資料電壓進行A/D轉換，以取得連接於節點FG1的資料保持部的資料。以上是對連接於節點FG1的資料保持部進行的資料電壓的讀出工作。
也就是說，使經預充電後的佈線4003成為浮動狀態，而將佈線4009的電位從高位準換到低位準，由此使電流流過電晶體4100。當電流流過時，處於浮動狀態的佈線4003的電位降低而成為VD1。在電晶體4100中，由於節點FG2的“VD1-Vth”與佈線4003的“VD1”之間的Vgs成為Vth，因此電流停止。然後，在寫入工作1中寫入的“VD1”被讀出到佈線4003。
如上所述，藉由對節點FG1及FG2進行資料電壓的讀出工作，可以從多個資料保持部讀出資料電壓。例如，藉由在節點FG1及節點FG2的每一個中保持4位(16個值)的資料，總共可以保持8位(256個值)的資料。另外，雖然在圖36中採用了由第一層4021至第三層4023構成的結構，但是藉由形成更多的層，能夠實現記憶容量的增大而無需增加半導體裝置的面積。
注意，所讀出的電位可以作為比所寫入的資料電壓高出Vth的電壓被讀出。因此，可以藉由抵消在寫入工作中寫入的“VD1-Vth”或“VD2-Vth”的Vth而讀出。其結果是，在可以提供每記憶單元的記憶容量的同時，還可以將所讀出的資料接近於正確的資料，所以可以實現較高的資料可靠性。
圖37示出對應於圖36的半導體裝置的剖面圖。圖37所示的半導體裝置包括電晶體4100至電晶體4400、電容元件4500及電容元件4600。在此，電晶體4100形成在第一層4021中，電晶體4200、4300及電容元件4500形成在第二層4022中，並且，電晶體4400及電容元件4600形成在第三層4023中。
在此，關於電晶體4200至4400可以參照電晶體3300的記載，關於電晶體4100可以參照電晶體3200的記載。另外，關於其他佈線及絕緣體等也可以適當地參照圖33的記載。
注意，在圖33所示的半導體裝置的電容元件3400中，以平行於基板的方式設置導電層而形成電容器，但是在圖37所示的電容元件4500及4600中，將導電層設置為溝槽形狀而形成電容器。藉由採用這種結構，即便佔有面積相同也能夠確保較大的電容值。
〈FPGA〉
本發明的一個實施方式可以適用於FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
圖38A示出FPGA的方塊圖的一個例子。FPGA由選路切換元件521及邏輯元件522構成。另外，邏輯元件522根據組態記憶體所儲存的組態資料，可以改變組合電路的功能以及時序電路的功能等邏輯電路的功能。
圖38B是用來說明選路切換元件521的作用的示意圖。選路切換元件521根據組態記憶體523所儲存的組態資料，可以切換邏輯元件522之間的連接。注意，在圖38B中示出一個開關，其中切換端子IN與端子OUT之間的連接，但是實際上在多個邏輯元件522之間設置有多個開關。
圖38C示出用作組態記憶體523的電路結構的一個例子。組態記憶體523由使用OS電晶體的電晶體M11以及使用Si電晶體的電晶體M12構成。對節點FNSW藉由電晶體M11施加組態資料DSW。藉由使電晶體M11處於關閉狀態可以保持該組態資料DSW的電位。由於被保持的組態資料DSW的電位而使電晶體M12的開啟/關閉狀態切換，由此可以切換端子IN與端子OUT之間的連接。
圖38D是用來說明邏輯元件522的作用的示意圖。邏輯元件522根據組態記憶體527所儲存的組態資料，可以切換端子OUTmem的電位。查找表524根據端子OUTmem的電位，可以改變對端子IN的信號進行處理的組合電路的功能。另外，邏輯元件522包括時序電路的暫存器525以及用來切換端子OUT的信號的選擇器526。選擇器526根據從組態記憶體527輸出的端子OUTmem的電位，可以選擇查找表524的信號的輸出還是暫存器525的信號的輸出。
圖38E示出用作組態記憶體527的電路結構的一個例子。組態記憶體 527由使用OS電晶體的電晶體M13、電晶體M14以及使用Si電晶體的電晶體M15、電晶體M16構成。對節點FNLE藉由電晶體M13施加組態資料DLE。對節點FNBLE藉由電晶體M14施加組態資料DBLE。組態資料DBLE相當於反轉了組態資料DLE的邏輯的電位。藉由使電晶體M13、M14處於關閉狀態可以保持該組態資料DLE、組態資料DBLE的電位。由於被保持的組態資料DLE及組態資料DBLE的電位而使電晶體M15和電晶體M16中的一個的開啟/關閉狀態切換，由此可以對端子OUTmem施加電位VDD或電位VSS。
可以將本實施方式所示的結構適用於圖38A至圖38E所示的結構。例如，電晶體M12、電晶體M15及電晶體M16使用Si電晶體構成，而電晶體M11、電晶體M13及電晶體M14使用OS電晶體構成。在此情況下，可以使用低電阻的導電材料形成使下層的Si電晶體之間連接的佈線。由此，可以實現存取速度得到提高且低功耗化的電路。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，對利用本發明的一個實施方式的電晶體等的攝像裝置的一個例子進行說明。
〈攝像裝置的結構〉
圖39A是示出本發明的一個實施方式的攝像裝置200的例子的平面圖。攝像裝置200包括像素部210、用來驅動像素部210的週邊電路260、週邊電路270、週邊電路280及週邊電路290。像素部210包括配置為p行q列(p及q為2以上的整數)的矩陣狀的多個像素211。週邊電路260、週邊電路270、週邊電路280及週邊電路290分別與多個像素211連接，並具有供應用來驅動多個像素211的信號的功能。另外，在本說明書等中，有時將週邊電路260、週邊電路270、週邊電路280及週邊電路290等總稱為“週邊電路”或“驅動電路”。例如，週邊電路260也可以說是週邊電路的一部分。
攝像裝置200較佳為包括光源291。光源291能夠發射檢測光P1。
週邊電路至少包括邏輯電路、開關、緩衝器、放大電路和轉換電路中的一個。另外，也可以在形成像素部210的基板上形成週邊電路。另外，也可以將IC晶片等半導體裝置用於週邊電路的一部分或全部。注意，也可以省略週邊電路260、週邊電路270、週邊電路280和週邊電路290中的一個以上。
如圖39B所示，在攝像裝置200所包括的像素部210中，也可以以像素211傾斜的方式配置。藉由以像素211傾斜的方式配置，可以縮短在行方向上及列方向上的像素間隔(間距)。由此，可以進一步提高攝像裝置200的攝像品質。
〈像素的結構實例1〉
藉由使攝像裝置200所包括的一個像素211由多個子像素212構成，且使每個子像素212與使特定的波長區域的光透過的濾光片(濾色片)組合，可以獲得用來實現彩色影像顯示的資料。
圖40A是示出用來取得彩色影像的像素211的一個例子的平面圖。圖40A所示的像素211包括設置有使紅色(R)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212R”)、設置有使綠色(G)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212G”)及設置有使藍色(B)的波長區域的光透過的濾色片的子像素212(以下也稱為“子像素212B”)。子像素212可以被用作光感測器。
子像素212(子像素212R、子像素212G及子像素212B)與佈線231、佈線247、佈線248、佈線249、佈線250電連接。另外，子像素212R、子像素212G及子像素212B分別獨立地連接於佈線253。在本說明書等中，例如將與第n行的像素211連接的佈線248及佈線249分別稱為佈線248[n]及佈線249[n]。另外，例如，將與第m列的像素211連接的佈線253稱為佈線253[m]。另外，在圖40A中，與第m列的像素211所包括的子像素212R連接的佈線253稱為佈線253[m]R，將與子像素212G連接的佈線253稱為佈線253[m]G，將與子像素212B連接的佈線253稱為佈線253[m]B。子像素212藉由上述佈線與週邊電路電連接。
攝像裝置200具有相鄰的像素211中的設置有使相同的波長區域的光透過的濾色片的子像素212藉由開關彼此電連接的結構。圖40B示出配置在第n行(n為1以上且p以下的整數)第m列(m為1以上且q以下的整數)的像素211所包括的子像素212與相鄰於該像素211的配置在第n+1行第m列的像素211所包括的子像素212的連接例子。在圖40B中，配置在第n行第m列的子像素212R與配置在第n+1行第m列的子像素212R藉由開關201連接。另外，配置在第n行第m列的子像素212G與配置在第n+1行第m列的子像素212G藉由開關202連接。另外，配置在第n行第m列的子像素212B與配置在第n+1行第m列的子像素212B藉由開關203連接。
用於子像素212的濾色片的顏色不侷限於紅色(R)、綠色(G)、藍色(B)，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素211中設置檢測三種不同波長區域的光的子像素212，可以獲得全彩色影像。
或者，可以使用除了包括分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的子像素212以外，還包括設置有使黃色(Y)的光透過的濾色片的子像素212的像素211。或者，可以使用除了包括分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的子像素212以外，還包括設置有使藍色(B)的光透過的濾色片的子像素212的像素211。藉由在一個像素211中設置檢測四種不同波長區域的光的子像素212，可以進 一步提高所獲得的影像的顏色再現性。
例如，在圖40A中，檢測紅色的波長區域的光的子像素212、檢測綠色的波長區域的光的子像素212及檢測藍色的波長區域的光的子像素212的像素數比(或受光面積比)不侷限於1：1：1。例如，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。
設置在像素211中的子像素212的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同的波長區域的光的子像素212，可以提高冗餘性，由此可以提高攝像裝置200的可靠性。
另外，藉由使用反射或吸收可見光且使紅外光透過的IR(IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置200。
藉由使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防止大光量光入射光電轉換元件(受光元件)時產生的輸出飽和。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。
除了上述濾光片以外，還可以在像素211中設置透鏡。在此，參照圖41A及圖41B的剖面圖說明像素211、濾光片254、透鏡255的配置例子。藉由設置透鏡255，可以使光電轉換元件高效地受光。明確而言，如圖41A 所示，可以使光256穿過形成在像素211中的透鏡255、濾光片254(濾光片254R、濾光片254G及濾光片254B)及像素電路230等而入射到光電轉換元件220。
注意，如由雙點劃線圍繞的區域所示，有時箭頭所示的光256的一部分被佈線257的一部分遮蔽。因此，如圖41B所示，較佳為採用在光電轉換元件220一側配置透鏡255及濾光片254，而使光電轉換元件220高效地接收光256的結構。藉由從光電轉換元件220一側將光256入射到光電轉換元件220，可以提供檢測靈敏度高的攝像裝置200。
作為圖41A及圖41B所示的光電轉換元件220，也可以使用形成有pn接面或pin接面的光電轉換元件。
光電轉換元件220也可以使用具有吸收輻射產生電荷的功能的物質形成。作為具有吸收輻射產生電荷的功能的物質，可舉出硒、碘化鉛、碘化汞、砷化鎵、碲化鎘、鎘鋅合金等。
例如，在將硒用於光電轉換元件220時，可以實現對可見光、紫外光、紅外光、X射線、伽瑪射線等較寬的波長區域具有光吸收係數的光電轉換元件220。
在此，攝像裝置200所包括的一個像素211除了圖40A及圖40B所示 的子像素212以外，還可以包括具有第一濾光片的子像素212。
〈像素的結構實例2〉
下面，對包括使用矽的電晶體及使用氧化物半導體的電晶體的像素的一個例子進行說明。
圖42A及圖42B是構成攝像裝置的元件的剖面圖。圖42A所示的攝像裝置包括設置在矽基板300上的使用矽形成的電晶體351、在電晶體351上層疊配置的使用氧化物半導體形成的電晶體352及電晶體353以及設置在矽基板300中的光電二極體360。各電晶體及光電二極體360與各種插頭370及佈線371電連接。另外，光電二極體360的陽極361藉由低電阻區域363與插頭370電連接。
攝像裝置包括：包括設置在矽基板300上的電晶體351及光電二極體360的層310、以與層310接觸的方式設置且包括佈線371的層320、以與層320接觸的方式設置且包括電晶體352及電晶體353的層330、以與層330接觸的方式設置且包括佈線372及佈線373的層340。
在圖42A的剖面圖的一個例子中，在矽基板300中，在與形成有電晶體351的面相反一側設置有光電二極體360的受光面。藉由採用該結構，可以確保光路而不受各種電晶體或佈線等的影響。因此，可以形成高開口率的像素。另外，光電二極體360的受光面也可以是與形成有電晶體351 的面相同的面。
在只使用由氧化物半導體形成的電晶體構成像素時，層310為包括由氧化物半導體形成的電晶體的層，即可。或者，像素也可以只使用由氧化物半導體形成的電晶體而省略層310。
在只使用由矽形成的電晶體構成像素時，也可以省略層330。圖42B示出省略層330的剖面圖的一個例子。
矽基板300也可以是SOI基板。另外，也可以使用包含鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體的基板代替矽基板300。
這裡，在包括電晶體351及光電二極體360的層310與包括電晶體352及電晶體353的層330之間設置有絕緣體380。注意，絕緣體380的位置不侷限於此。
設置在電晶體351的通道形成區域附近的絕緣體中的氫使矽的懸空鍵終結，由此可以提高電晶體351的可靠性。另一方面，設置在電晶體352及電晶體353等附近的絕緣體中的氫有可能成為在氧化物半導體中生成載子的原因之一。因此，有時引起電晶體352及電晶體353等的可靠性的下降。因此，當在使用矽類半導體的電晶體上層疊設置使用氧化物半導體的 電晶體時，較佳為在它們之間設置具有阻擋氫的功能的絕緣體380。藉由將氫封閉在絕緣體380下，可以提高電晶體351的可靠性。再者，由於可以抑制氫從絕緣體380下擴散至絕緣體380上，所以可以提高電晶體352及電晶體353等的可靠性。
作為絕緣體380例如使用具有阻擋氧或氫的功能的絕緣體。
在圖42A的剖面圖中，可以以設置在層310中的光電二極體360與設置在層330中的電晶體重疊的方式形成。因此，可以提高像素的集成度。就是說，可以提高攝像裝置的解析度。
如圖43A1及圖43B1所示，可以使攝像裝置的一部分或全部彎曲。圖43A1示出使攝像裝置在該圖式中的點劃線X1-X2的方向上彎曲的狀態。圖43A2是沿著圖43A1中的點劃線X1-X2所示的部分的剖面圖。圖43A3是沿著圖43A1中的點劃線Y1-Y2所示的部分的剖面圖。
圖43B1示出使攝像裝置在該圖式中的點劃線X3-X4的方向上彎曲且在該圖式中的點劃線Y3-Y4的方向上彎曲的狀態。圖43B2是沿著圖43B1中的點劃線X3-X4所示的部分的剖面圖。圖43B3是沿著圖43B1中的點劃線Y3-Y4所示的部分的剖面圖。
藉由使攝像裝置彎曲，可以降低像場彎曲或像散(astigmatism)。因 此，可以促進與攝像裝置組合使用的透鏡等的光學設計。例如，由於可以減少用於像差校正的透鏡的數量，因此可以實現使用攝像裝置的電子裝置等的小型化或輕量化。另外，可以提高成像的影像品質。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式5
在本實施方式中，對包括本發明的一個實施方式的電晶體及上述記憶體裝置等半導體裝置的CPU的一個例子進行說明。
〈CPU的結構〉
圖44是示出其一部分使用上述電晶體的CPU的結構實例的方塊圖。
圖44所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖44所示的CPU只是簡化其結構而所示的一個例子而已，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖44所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。 另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼後輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號來生成內部時脈信號的內部時脈生成器，並將內部時脈信號供應到上述各種電路。
在圖44所示的CPU中，在暫存器1196中設置有記憶單元。可以將上述電晶體或記憶體裝置等用於暫存器1196的記憶單元。
在圖44所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖45是可以用作暫存器1196的記憶元件1200的電路圖的一個例子。記憶元件1200包括在電源關閉時失去存儲資料的電路1201、在電源關閉時不失去存儲資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位持續被輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213，而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的 一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(亦即，電晶體1213的導通狀態或關閉狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(亦即，電晶體1214的導通狀態或關閉狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到電容元件1208的一對電極的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極的一個是電連接的。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極的另一個電連接到能夠 供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的閘極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖45示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖45示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶 體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當電路1201包括其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖45所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。另外，用於記憶元件1200的電晶體可以都是其通道由氧化物半導體形成的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體形成的電晶體，並且作為其餘的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖45所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本發明的一個實施方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結 晶性的矽中的電晶體的關態電流小得多。因此，藉由將該電晶體用作電晶體1209，即便在不向記憶元件1200供應電源電壓的期間也可以長期間儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持存儲內容(資料)。
另外，由於該記憶元件藉由設置開關1203及開關1204進行預充電工作，因此可以縮短在再次開始供應電源電壓之後直到電路1201重新保持原來的資料為止所需要的時間。
另外，在電路1202中，電容元件1208所保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，將由電容元件1208所保持的信號轉換成電晶體1210的狀態(導通狀態或關閉狀態)，並根據其狀態從電路1202讀出信號。因此，即便對應於保持在電容元件1208中的信號的電位稍有變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然說明將記憶元件1200用於CPU的例子，但也可以將記憶元件1200 應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、RF(Radio Frequency：射頻)裝置。此外，也可以將記憶元件1200應用於LSI諸如可程式邏輯電路，該可程式邏輯電路包括FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)或CPLD(Complex Programmable Logic Device：複雜可程式邏輯裝置)。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式6
在本實施方式中，將參照圖46A至圖46C以及圖47A及圖47B對利用本發明的一個實施方式的電晶體等的顯示裝置進行說明。
〈顯示裝置的結構〉
作為用於顯示裝置的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等。發光元件在其範疇內包括其亮度由電流或電壓控制的元件，明確而言，包括無機EL(Electroluminescence：電致發光)元件、有機EL元件等。下面，作為顯示裝置的一個例子對使用EL元件的顯示裝置(EL顯示裝置)及使用液晶元件的顯示裝置(液晶顯示裝置)進行說明。
另外，下面示出的顯示裝置包括密封有顯示元件的面板及在該面板中 安裝有包括控制器的IC等的模組。
另外，下面示出的顯示裝置是指影像顯示裝置或光源(包括照明設備)。此外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(集成電路)直接安裝到顯示元件的模組。
圖46A至圖46C是根據本發明的一個實施方式的EL顯示裝置的一個例子。圖46A示出EL顯示裝置的像素的電路圖。圖46B是示出EL顯示裝置整體的俯視圖。此外，圖46C是對應於圖46B的點劃線M-N的一部分的剖面圖。
圖46A是用於EL顯示裝置的像素的電路圖的一個例子。
在本說明書等中，有時即使不指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的通常知識者也能夠構成發明的一個實施方式。就是說，即使未指定連接位置，也可以說發明的一個實施方式是明確的，並且，當在本說明書等記載有指定連接位置的內容時，有時可以判斷為在本說明書等中記載有該方式。尤其是，在端子的連接位置有多個的情況下，不一定必須要將該端子的連接位置限於指定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容器、電阻元件等)等所具有的一部分的 端子的連接位置，就能夠構成發明的一個實施方式。
在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的通常知識者能夠指定發明。或者，當至少指定某個電路的功能時，有時所屬技術領域的通常知識者能夠指定發明。也就是說，只要指定功能，就可以說是發明的一個實施方式是明確的，而判斷為在本說明書等中記載有該方式。因此，即使只指定某個電路的連接位置而不指定其功能時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。或者，即使只指定某個電路的功能而不指定其連接位置時，也可以判斷為該電路作為發明的一個實施方式公開而構成發明的一個實施方式。
圖46A所示的EL顯示裝置包括切換元件743、電晶體741、電容元件742、發光元件719。
另外，由於圖46A等是電路結構的一個例子，所以還可以追加設置電晶體。與此相反，在圖46A的各節點中，也可以不追加電晶體、開關、被動元件等。
電晶體741的閘極與切換元件743的一個端子及電容元件742的一個電極電連接。電晶體741的源極與電容元件742的另一個電極及發光元件719的一個電極電連接。電晶體741的汲極被供應電源電位VDD。切換元件743的另一個端子與信號線744電連接。發光元件719的另一個電極被供應 恆電位。另外，恆電位為等於或低於接地電位GND的電位。
作為切換元件743，較佳為使用電晶體。藉由使用電晶體，可以減小像素的面積，由此可以提供解析度高的EL顯示裝置。作為切換元件743，使用藉由與電晶體741同一製程形成的電晶體，由此可以提高EL顯示裝置的生產率。作為電晶體741及/或切換元件743，例如可以適用上述電晶體。
圖46B是EL顯示裝置的俯視圖。EL顯示裝置包括基板700、基板750、密封材料734、驅動電路735、驅動電路736、像素737以及FPC732。密封材料734以包圍像素737、驅動電路735以及驅動電路736的方式配置在基板700與基板750之間。另外，驅動電路735及/或驅動電路736也可以配置在密封材料734的外側。
圖46C是對應於圖46B的點劃線M-N的一部分的EL顯示裝置的剖面圖。
在圖46C中，作為電晶體741示出具有基板700上的絕緣體701、絕緣體701上的導電體702a、埋入有導電體702a的絕緣體703、絕緣體703上的絕緣體704、絕緣體704上的設置有區域705a及區域705b的半導體705、半導體705上的絕緣體706、絕緣體706上的導電體707a的結構。注意，電晶體741的結構只是一個例子，也可以採用與圖46C所示的結構不同的結構。
因此，在圖46C所示的電晶體741中，導電體702a具有閘極電極的功能，絕緣體703及絕緣體706具有閘極絕緣體的功能，區域705a具有源極的功能，區域705b具有汲極的功能，導電體707a具有閘極電極的功能。注意，半導體705有時因光照射而其電特性發生變動。因此，較佳的是導電體702a和導電體707a中的任何一個以上具有遮光性。
在圖46C中，作為電容元件742示出具有絕緣體701上的導電體702b、導電體702b上的絕緣體703、在絕緣體703上且與導電體702b重疊的區域705b、區域705b上的絕緣體706、在絕緣體706上且與區域705b重疊的導電體707b的結構。
在電容元件742中，將導電體702b及區域705b用作一個電極，將導電體707a用作另一個電極。
因此，可以使用與電晶體741相同的膜製造電容元件742。導電體702a及導電體702b較佳為使用同種導電體。此時，可以藉由同一製程形成導電體702a和導電體702b。另外，導電體707a和導電體707b較佳為使用同種導電體。此時，可以藉由同一製程形成導電體707a和導電體707b。
圖46C所示的電容元件742是相對於佔有面積的電容大的電容器。因此，圖46C是顯示品質高的EL顯示裝置。
在電晶體741及電容元件742上配置有絕緣體716、絕緣體720。在此，絕緣體716及絕緣體720也可以具有到達用作電晶體741的源極的區域705a的開口部。在絕緣體720上配置有導電體781。導電體781藉由絕緣體720中的開口部與電晶體741電連接。
在導電體781上配置有到達導電體781的開口部的分隔壁784。在分隔壁784上配置有在分隔壁784的開口部中與導電體781接觸的發光層782。在發光層782上配置有導電體783。導電體781、發光層782和導電體783重疊的區域被用作發光元件719。
至此，說明了EL顯示裝置的例子。接著，將說明液晶顯示裝置的例子。
圖47A是示出液晶顯示裝置的像素的結構實例的電路圖。圖47A和圖47B所示的像素包括電晶體751、電容元件752、在一對電極之間填充有液晶的元件(液晶元件)753。
電晶體751的源極和汲極中的一個與信號線755電連接，電晶體751的閘極與掃描線754電連接。
電容元件752的一個電極與電晶體751的源極和汲極中的另一個電連接，電容元件752的另一個電極與供應共用電位的佈線電連接。
液晶元件753的一個電極與電晶體751的源極和汲極中的另一個電連接，液晶元件753的另一個電極與供應共用電位的佈線電連接。此外，供應到與上述電容元件752的另一個電極電連接的佈線的共用電位與供應到液晶元件753的另一個電極的共用電位可以不同。
假設液晶顯示裝置的俯視圖與EL顯示裝置相同來進行說明。圖47B示出對應於沿著圖46B的點劃線M-N的液晶顯示裝置的剖面圖。在圖47B中，FPC732藉由端子731與佈線733a連接。佈線733a也可以使用與構成電晶體751的導電體或半導體同種的導電體或半導體。
電晶體751參照關於電晶體741的記載。電容元件752參照關於電容元件742的記載。注意，圖47B示出具有對應於圖46C所示的電容元件742之結構的電容元件752之結構，但是電容元件752之結構不侷限於此。
當將氧化物半導體用於電晶體751的半導體時，可以實現關態電流極小的電晶體。因此，保持在電容元件752中的電荷不容易洩漏，而可以長期間保持施加到液晶元件753的電壓。因此，當顯示動作少的動態影像、靜態影像時，藉由使電晶體751處於關閉狀態，不需要用來使電晶體751工作的電力，由此可以實現低功耗的液晶顯示裝置。另外，因為可以縮小電容元件752的佔有面積，所以可以提供一種開口率高的液晶顯示裝置或高解析度液晶顯示裝置。
在電晶體751及電容元件752上配置有絕緣體721。在此，絕緣體721具有到達電晶體751的開口部。在絕緣體721上配置有導電體791。導電體791藉由絕緣體721中的開口部與電晶體751電連接。
在導電體791上配置有用作配向膜的絕緣體792。在絕緣體792上配置有液晶層793。在液晶層793上配置有用作配向膜的絕緣體794。在絕緣體794上配置有間隔物795。在間隔物795及絕緣體794上配置有導電體796。在導電體796上配置有基板797。
作為液晶的驅動方法，可以使用TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、賓主模式、藍相(Blue Phase)模式等。但是並不侷限於此，作為液晶元件及其驅動方法可以使用各種液晶元件及其驅動方法。
藉由採用上述結構，可以提供一種包括佔有面積小的電容器的顯示裝置。或者，可以提供一種顯示品質高的顯示裝置。或者，可以提供一種高解析度顯示裝置。
例如，在本說明書等中，顯示元件、作為包括顯示元件的裝置的顯示裝置、發光元件以及作為包括發光元件的裝置的發光裝置可以採用各種方式或者包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置例如包括白色、紅色、綠色或藍色等的發光二極體(LED：Light Emitting Diode)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體。
作為使用EL元件的顯示裝置的例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直 觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水、或電泳元件的顯示裝置的例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
注意，當使用LED時，也可以在LED的電極或氮化物半導體下配置石墨烯或石墨。石墨烯或石墨也可以為層疊有多個層的多層膜。如此，藉由設置石墨烯或石墨，可以更容易地在其上形成氮化物半導體，如具有結晶的n型GaN半導體等。並且，在其上設置具有結晶的p型GaN半導體等，能夠構成LED。此外，也可以在石墨烯或石墨與具有晶體的n型GaN半導體之間設置AlN層。可以利用MOCVD形成LED所包括的GaN半導體。注意，當設置石墨烯時，可以以濺射法形成LED所包括的GaN半導體。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式7
在本實施方式中，對利用本發明的一個實施方式的電晶體等的電子裝置進行說明。
〈電子裝置〉
本發明的一個實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠再現如數位影音光碟(DVD：Digital Versatile Disc)等儲存媒體的內容並具有可以顯示該再現影像的顯示器的裝置)中。另外，作為可以使用本發明的一個實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖48A至圖48F示出這些電子裝置的具體例子。
圖48A是可攜式遊戲機，其包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖48A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖48B是可攜式資料終端，其包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，可以藉由連接部915改 變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置還稱為光感測器的光電轉換元件來附加位置輸入功能。
圖48C是膝上型個人電腦，其包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖48D是電冷藏冷凍箱，其包括外殼931、冷藏室門932、冷凍室門933等。
圖48E是視頻攝影機，其包括第一外殼941、第二外殼942、顯示部943、操作鍵944、鏡頭945、連接部946等。操作鍵944及鏡頭945設置在第一外殼941中，而顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，可以藉由連接部946改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖48F是汽車，其包括車體951、車輪952、儀表板953及燈954等。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
注意，在本實施方式中，對本發明的一個實施方式進行說明。但是，本發明的一個實施方式不侷限於此。換而言之，在本實施方式等中，記載有各種各樣的發明的方式，因此本發明的一個實施方式不侷限於特定的方式。例如，作為本發明的一個實施方式，示出了在電晶體的通道形成區域、源極區域或汲極區域等中包括氧化物半導體的情況的例子，但是本發明的一個實施方式不侷限於此。根據情形或狀況，本發明的一個實施方式中的各種各樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等也可以包括各種各樣的半導體。根據情形或狀況，本發明的一個實施方式中的各種各樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等例如也可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、鋁砷化鎵、磷化銦、氮化鎵和有機半導體等中的至少一個。或者，例如，根據情形或狀況，本發明的一個實施方式中的各種各樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等也可以不包括氧化物半導體。
100‧‧‧電晶體
101‧‧‧基板
120‧‧‧絕緣體
131‧‧‧區域
140c‧‧‧佈線
150‧‧‧絕緣體
160‧‧‧導電體
170‧‧‧導電體
180‧‧‧絕緣體

Claims (18)

  1. 一種半導體裝置，包括：第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的氧化物半導體；該氧化物半導體上的第二絕緣體；以及該第二絕緣體上的第二導電體，其中，該氧化物半導體包括第一區域、第二區域以及該第一區域與該第二區域之間的第三區域，該第一絕緣體與該第二絕緣體接觸，該第一導電體與該第二導電體接觸，並且，該氧化物半導體中的該第三區域在除了通道長度方向以外的該第三區域的四個方向上隔著該第一絕緣體及該第二絕緣體由該第一導電體及該第二導電體圍繞。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第一區域及該第二區域的電阻都比該第三區域低。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一區域及該第二區域的雜質濃度都比該第三區域高。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣體包含矽，且該第二絕緣體包含鉿。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣體的厚度與該第二絕緣體的厚度不同。
  6. 一種包括申請專利範圍第1項之半導體裝置的電子裝置。
  7. 一種半導體裝置，包括：第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的氧化物半導體；該氧化物半導體上的第二絕緣體；該第二絕緣體上的第二導電體；該第一絕緣體上的第一側壁絕緣體；以及該第一絕緣體上的第二側壁絕緣體，其中，該氧化物半導體包括第一區域、第二區域以及該第一區域與該第二區域之間的第三區域，該第一側壁絕緣體與該第一區域及該第二絕緣體接觸，該第二側壁絕緣體與該第二區域及該第二絕緣體接觸，該第一絕緣體與該第二絕緣體接觸，該第一導電體與該第二導電體接觸，並且，該氧化物半導體中的該第三區域在除了通道長度方向以外的該第三區域的四個方向上隔著該第一絕緣體及該第二絕緣體由該第一導電體及該第二導電體圍繞。
  8. 根據申請專利範圍第7項之半導體裝置，其中該第一區域及該第二區域的電阻都比該第三區域低。
  9. 根據申請專利範圍第7項之半導體裝置，其中該第一區域及該第二區域的雜質濃度都比該第三區域高。
  10. 根據申請專利範圍第7項之半導體裝置，其中該第一絕緣體包含矽，且該第二絕緣體包含鉿。
  11. 根據申請專利範圍第7項之半導體裝置，其中該第一絕緣體的厚度與該第二絕緣體的厚度不同。
  12. 一種包括申請專利範圍第7項之半導體裝置的電子裝置。
  13. 一種半導體裝置，包括：包括開口的第一絕緣體；該第一絕緣體的該開口中的第一導電體；該第一導電體上的第二絕緣體；該第二絕緣體上的氧化物半導體；該氧化物半導體上的第三絕緣體；以及該第三絕緣體上的第二導電體，其中，該氧化物半導體包括第一區域、第二區域以及該第一區域與該第二區域之間的第三區域，該第二絕緣體及該氧化物半導體位於該第一絕緣體的該開口中，該第二絕緣體與該第三絕緣體接觸，該第一導電體與該第二導電體接觸，並且，該氧化物半導體中的該第三區域在除了通道長度方向以外的該第三區域的四個方向上隔著該第二絕緣體及該第三絕緣體由該第一導電體及該第二導電體圍繞。
  14. 根據申請專利範圍第13項之半導體裝置，其中該第一區域及該第二區域的電阻都比該第三區域低。
  15. 根據申請專利範圍第13項之半導體裝置，其中該第一區域及該第二區域的雜質濃度都比該第三區域高。
  16. 根據申請專利範圍第13項之半導體裝置，其中該第二絕緣體包含矽，且該第三絕緣體包含鉿。
  17. 根據申請專利範圍第13項之半導體裝置，其中該第二絕緣體的厚度與該第三絕緣體的厚度不同。
  18. 一種包括申請專利範圍第13項之半導體裝置的電子裝置。
TW105108819A 2015-03-27 2016-03-22 半導體裝置及電子裝置 TWI695513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015066832 2015-03-27
JP2015-066832 2015-03-27

Publications (2)

Publication Number Publication Date
TW201705489A true TW201705489A (zh) 2017-02-01
TWI695513B TWI695513B (zh) 2020-06-01

Family

ID=56975742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108819A TWI695513B (zh) 2015-03-27 2016-03-22 半導體裝置及電子裝置

Country Status (4)

Country Link
US (6) US9837546B2 (zh)
JP (6) JP2016189464A (zh)
KR (3) KR102526233B1 (zh)
TW (1) TWI695513B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847428B1 (en) * 2016-08-08 2017-12-19 United Microelectronics Corp. Oxide semiconductor device
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018098338A (ja) * 2016-12-13 2018-06-21 ソニーセミコンダクタソリューションズ株式会社 トンネル電界効果トランジスタ
CN110506328A (zh) * 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10984840B2 (en) 2017-09-06 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10411206B2 (en) * 2017-11-22 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and method for manufacturing same
US11495691B2 (en) * 2018-06-08 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5215589B1 (zh) 1971-06-21 1977-04-30
BE843224A (fr) 1975-07-24 1976-12-21 Nouveau catalyseur et son procede de fabrication
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3485983B2 (ja) 1994-12-22 2004-01-13 エルジイ・セミコン・カンパニイ・リミテッド 薄膜トランジスタの構造及びその製造方法
US5904515A (en) 1995-01-27 1999-05-18 Goldstar Electron Co., Ltd. Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4042177B2 (ja) 1997-04-11 2008-02-06 ソニー株式会社 半導体装置の製造方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP3912064B2 (ja) * 2001-09-21 2007-05-09 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2003115593A (ja) 2001-10-04 2003-04-18 Seiko Epson Corp 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
TWI332707B (en) * 2005-08-04 2010-11-01 Au Optronics Corp Array substrate of a liquid crystal display and method of fabricating the same
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5145666B2 (ja) 2006-07-31 2013-02-20 株式会社リコー 電子素子、電流制御ユニット、電流制御装置、演算装置及び表示装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP5602414B2 (ja) * 2009-11-05 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法および半導体装置
WO2011083598A1 (ja) * 2010-01-07 2011-07-14 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
KR101819197B1 (ko) 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5706254B2 (ja) * 2011-07-05 2015-04-22 株式会社東芝 半導体装置
KR101846410B1 (ko) * 2011-07-29 2018-04-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US8492228B1 (en) * 2012-07-12 2013-07-23 International Business Machines Corporation Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers
KR20140058278A (ko) * 2012-11-06 2014-05-14 삼성전자주식회사 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6161431B2 (ja) * 2013-06-27 2017-07-12 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2015023080A (ja) 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US9680026B2 (en) 2013-09-13 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film
US9935107B2 (en) * 2013-12-16 2018-04-03 Intel Corporation CMOS FinFET device with dual strained cladding layers on relaxed SiGe fins, and method of fabricating the same
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103943655B (zh) * 2014-03-11 2016-06-22 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法、显示器
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器

Also Published As

Publication number Publication date
US20160284858A1 (en) 2016-09-29
KR20230052858A (ko) 2023-04-20
KR102672464B1 (ko) 2024-06-07
KR20240082312A (ko) 2024-06-10
US20200194590A1 (en) 2020-06-18
JP2020065083A (ja) 2020-04-23
US10522691B2 (en) 2019-12-31
JP2023164562A (ja) 2023-11-10
US20240113230A1 (en) 2024-04-04
US11538940B2 (en) 2022-12-27
JP2020188287A (ja) 2020-11-19
US20230093689A1 (en) 2023-03-23
JP2016189464A (ja) 2016-11-04
US20180090618A1 (en) 2018-03-29
JP2024137961A (ja) 2024-10-07
US9837546B2 (en) 2017-12-05
US20180331229A1 (en) 2018-11-15
JP7022796B2 (ja) 2022-02-18
JP2022062199A (ja) 2022-04-19
KR102526233B1 (ko) 2023-04-28
KR20160115829A (ko) 2016-10-06
US10062790B2 (en) 2018-08-28
JP7516639B2 (ja) 2024-07-16
TWI695513B (zh) 2020-06-01
JP7351947B2 (ja) 2023-09-27

Similar Documents

Publication Publication Date Title
JP7022796B2 (ja) 半導体装置
US10147823B2 (en) Semiconductor device
US9806200B2 (en) Semiconductor device
TW201642472A (zh) 半導體裝置的製造方法
JP6633316B2 (ja) 半導体装置
TW201626567A (zh) 半導體裝置、模組以及電子裝置
US12087866B2 (en) Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
TW201724513A (zh) 半導體裝置及半導體裝置的製造方法
US9991393B2 (en) Semiconductor device, module, and electronic device
JP2016082241A (ja) 半導体装置およびその作製方法、ならびにモジュールおよび電子機器