CN104282576B - 一种金属氧化物薄膜晶体管制作方法 - Google Patents

一种金属氧化物薄膜晶体管制作方法 Download PDF

Info

Publication number
CN104282576B
CN104282576B CN201410562169.6A CN201410562169A CN104282576B CN 104282576 B CN104282576 B CN 104282576B CN 201410562169 A CN201410562169 A CN 201410562169A CN 104282576 B CN104282576 B CN 104282576B
Authority
CN
China
Prior art keywords
layer
metal
film transistor
channel region
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410562169.6A
Other languages
English (en)
Other versions
CN104282576A (zh
Inventor
张盛东
邵阳
肖祥
贺鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201410562169.6A priority Critical patent/CN104282576B/zh
Priority to PCT/CN2014/000962 priority patent/WO2016061714A1/zh
Priority to US15/520,815 priority patent/US9893173B2/en
Publication of CN104282576A publication Critical patent/CN104282576A/zh
Application granted granted Critical
Publication of CN104282576B publication Critical patent/CN104282576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及一种金属氧化物薄膜晶体管制作方法，其步骤为：选取衬底，在衬底上制作栅电极；在衬底上生长一层绝缘介质或高介电常数介质，并覆盖在栅电极上作为栅介质层；在栅介质层上生长一层金属层；在金属层中间位置上制备沟道区，在常压和室温下对沟道区的金属进行阳极氧化处理，形成金属氧化物半导体层；制作包含源区、漏区和沟道区的有源区；在有源区上淀积一层氮化硅层，在氮化硅层上形成电极的两个接触孔；淀积一层金属铝膜，制成薄膜晶体管电极的两个金属接触电极，完成金属氧化物薄膜晶体管制备。本发明工艺简单、成本低，可以广泛在薄膜晶体管领域中应用。

Description

一种金属氧化物薄膜晶体管制作方法
技术领域
本发明涉及一种晶体管制作方法，特别是关于一种金属氧化物薄膜晶体管制作方法。
背景技术
薄膜晶体管一直是平板显示开关控制元件或周边驱动电路的集成元件。此外，薄膜晶体管还被广泛研究用于传感器、存储器和处理器等领域。目前被产业界广泛采用的薄膜晶体管主要是传统的硅基薄膜晶体管，如非晶硅薄膜晶体管和多晶硅薄膜晶体管。但是，随着显示技术的不断发展，这些硅基薄膜晶体管开始无法满足人们对平板显示技术越来越高的要求。在非晶硅薄膜晶体管中，主要存在迁移率低和性能易退化等缺点，在OLED像素驱动以及LCD和OLED周边驱动电路集成等方面的应用上受到了很大的限制。而多晶硅薄膜晶体管的工艺温度较高，制作成本高，器件性能的均匀性较差，因此不太适合大尺寸平板显示应用。因此为了平板显示技术的发展，金属氧化物薄膜晶体管就是近几年被广泛研究的一种新型薄膜晶体管技术。
金属氧化物薄膜晶体管具有低的工艺温度，低的工艺成本，高的载流子迁移率以及均匀且稳定的器件性能，不但汇集了非晶硅和多晶硅薄膜晶体管两者的优点，还具有可见光透过率高等优势，非常有希望应用于下一代大尺寸、高分辨率、高帧频透明显示中。金属氧化物薄膜晶体管采用的沟道层材料主要有氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓锌(GIZO)、氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化铟锌锡(TIZO)、氧化锡(SnO2)，氧化亚锡(SnO)、氧化亚铜(Cu2O)等。
在金属氧化物薄膜晶体管制作工艺中，沟道层为了得到合适的阈值电压，需要低载流子浓度的高阻层，而源漏部分为了减小寄生电阻，需要高载流子浓度的低阻层，金属氧化物晶体管不同于多晶硅薄膜晶体管，无法通过离子注入等方式来降低源漏区的电阻，因此源漏需要另加一层低阻的金属层工艺，增加了制备工艺的复杂度。
发明内容
针对上述问题，本发明的目的是提供一种金属氧化物薄膜晶体管制作方法，通过该制作方法能使沟道区为高阻的金属氧化物半导体，源漏区为低阻的金属，沟道区和源漏区由一步淀积工艺形成，简化了器件的制作工艺，节省了生产成本。
为实现上述目的，本发明采取以下技术方案：一种金属氧化物薄膜晶体管制作方法，其包括以下步骤：1)选取衬底，在衬底上生长一层金属薄膜或透明导电薄膜，然后在该金属薄膜或透明导电薄膜上采用光刻和刻蚀在衬底中心位置处形成栅电极；2)在衬底上生长一层绝缘介质或高介电常数介质，并覆盖在栅电极上作为栅介质层；3)在栅介质层上生长一层10～100纳米厚金属层，该生长方法采用直流磁控溅射的方法，使用金属或者合金靶，纯度≥99.99％，溅射气压为0.3～2.5Pa之间，气体为纯氩气；4)在金属层中间位置上制备沟道区，然后在常压和室温下对沟道区的金属进行阳极氧化处理，形成金属氧化物半导体层，该金属氧化物半导体层即为金属氧化物薄膜晶体管的沟道层；5)制作源区和漏区，形成包含源区、漏区和沟道区的有源区；源区及漏区为未经阳极氧化处理的金属层的金属，位于沟道区的两端且与沟道区相连，都位于栅介质层上；6)在有源区上采用等离子增强化学汽相淀积方法或磁控溅射方法淀积一层氮化硅层，该氮化硅层覆盖栅介质层，然后在氮化硅层上位于源区一侧和漏区一侧都采用光刻和刻蚀，形成电极的两个接触孔；7)在整个器件的上表面采用磁控溅射方法淀积一层金属铝膜，然后光刻和刻蚀制成薄膜晶体管电极的两个金属接触电极，两个接触电极将薄膜晶体管的各电极引出，完成金属氧化物薄膜晶体管制备。
所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上采用等离子增强化学汽相淀积方法生长一层50纳米厚的氮化硅薄膜作为介质保护层，并在所述介质保护层上涂覆光刻胶，对所述介质保护层进行光刻和刻蚀，所述金属层暴露在外的部分为所述沟道区。
所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上采用等离子增强化学汽相淀积方法生长一层50纳米厚的氮化硅薄膜作为介质保护层，并在所述介质保护层上涂覆光刻胶，然后对所述光刻胶进行图形化曝光和显影，在所述介质保护层上开窗口，但不刻蚀所述介质保护层，该窗口区域对应所述金属层上的区域即为所述沟道区。
所述步骤5)中，所述源区和漏区的制作方法为：对所述介质保护层和其下的所述金属层进行光刻和刻蚀，形成所述源区和漏区。
所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上涂覆光刻胶，然后对所述光刻胶进行曝光显影，使所述金属层上的沟道区露出，其余部分被所述光刻胶覆盖保护。
所述步骤5)中，所述源区和漏区的制作方法为：对所述金属层进行光刻和刻蚀，形成所述源区和漏区。
所述步骤1)中，所述衬底采用耐高温的玻璃衬底或非耐高温的柔性塑料衬底。
所述步骤1)中，所述金属薄膜采用磁控溅射或热蒸发方法生成，所述透明导电薄膜由磁控溅射方法生成。
所述步骤2)中，所述衬底上生长一层绝缘介质的方法如下：采用等离子增强化学汽相淀积方法在所述衬底上生长一层绝缘介质；在所述衬底上生长一层高介电常数介质的方法如下：采用磁控溅射或阳极氧化的方法在所述衬底上生长一层高介电常数介质。
所述步骤4)中，对沟道区的金属进行阳极氧化处理方法为：采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.01～10mA/cm2之间，当电压上升到预定值1～300V时转为恒压模式,在恒压模式下保持数小时，此时电流下降到小于0.01mA/cm2，阳极氧化过程完成。
本发明由于采取以上技术方案，其具有以下优点：1、本发明由于采用对金属层进行阳极氧化处理，使金属层变为金属氧化物半导体层，金属氧化物半导体层为器件的沟道层。采用此处理方法，不需要另加源漏金属层工艺，而阳极氧化处理工艺只需在常压、室温环境下进行，设备便宜，操作简单，可控性强。因此简化了晶体管的制备工艺，降低了生产成本。2、本发明的薄膜晶体管制作方法是根据阳极氧化金属形成沟道区，通过这种方法使沟道区为高阻的金属氧化物半导体，源漏区为低阻的金属，沟道区和源区、漏区由一步淀积工艺形成，简化了器件的制作工艺，节省了生产成本。本发明可以广泛在薄膜晶体管领域中应用。
附图说明
图1.1是本发明实施例一中在衬底上制作栅电极示意图；
图1.2是本发明实施例一中制作栅介质层示意图；
图1.3是本发明实施例一中制作金属层示意图；
图1.4是本发明实施例一中制作介质保护层示意图；
图1.5是本发明实施例一中制作沟道区示意图；
图1.6是本发明实施例一中制作源区和漏区示意图；
图1.7是本发明实施例一中制作电极的接触孔示意图；
图1.8是本发明实施例一中制成金属氧化物薄膜晶体管剖面示意图；
图2.1是本发明实施例二中在衬底上制作栅电极示意图；
图2.2是本发明实施例二中制作栅介质层示意图；
图2.3是本发明实施例二中制作金属层示意图；
图2.4是本发明实施例二中制作介质保护层示意图；
图2.5是本发明实施例二中制作沟道区示意图；
图2.6是本发明实施例二中制作源区和漏区示意图；
图2.7是本发明实施例二中制作电极的接触孔示意图；
图2.8是本发明实施例二中制成金属氧化物薄膜晶体管剖面示意图；
图3.1是本发明实施例三中在衬底上制作栅电极示意图；
图3.2是本发明实施例三中制作栅介质层示意图；
图3.3是本发明实施例三中制作金属层示意图；
图3.4是本发明实施例三中制作沟道区示意图；
图3.5是本发明实施例三中制作源区和漏区示意图；
图3.6是本发明实施例三中制作电极的接触孔示意图；
图3.7是本发明实施例三中制成金属氧化物薄膜晶体管剖面示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的描述。
实施例一：
如图1.1～图1.8所示，本发明提供一种金属氧化物薄膜晶体管制作方法，该方法利用阳极氧化形成金属氧化物半导体沟道层，进而制得金属氧化物薄膜晶体管，其具体包括以下步骤：
1)如图1.1所示，选取衬底1，在衬底1上生长一层铬、钼、钛、铪、钽或铝等金属薄膜或者透明导电薄膜，然后在该金属薄膜或透明导电薄膜上采用光刻和刻蚀在衬底1中心位置处形成栅电极2；其中，金属薄膜或者透明导电薄膜的厚度为100～300纳米；金属薄膜采用磁控溅射或热蒸发方法生成，透明导电薄膜例如氧化铟锡(ITO)等，由磁控溅射方法生成。
2)如图1.2所示，在衬底1上生长一层绝缘介质或高介电常数(high-k)介质，并覆盖在栅电极2上作为栅介质层3；其中，
在衬底1上生长一层绝缘介质的方法如下：采用等离子增强化学汽相淀积(PECVD)方法在衬底1上生长一层100～300纳米厚的绝缘介质，该绝缘介质为氮化硅或氧化硅等；
在衬底1上生长一层高介电常数介质的方法如下：采用磁控溅射或阳极氧化的方法在衬底1上生长一层100～300纳米厚的高介电常数介质，该高介电常数介质为氧化铪或氧化钽或氧化铝或由氧化铪、氧化钽、氧化铝及其他氧化物等构成的叠层等，即该高介电常数介质可以是单层、双层或多层材料组成。
3)如图1.3所示，在栅介质层3上生长一层10～100纳米厚金属层4，该生长方法可以采用直流磁控溅射的方法，使用金属或者合金靶，纯度≥99.99％，溅射气压为0.3～2.5Pa之间，气体为纯氩气；其中，
金属层4为金属材料，可以是单质材料也可以是合金材料，单质材料例如铟(In)、锌(Zn)、锡(Sn)、铜(Cu)、镍(Ni)、钛(Ti)、钼(Mo)、钨(W)等，合金材料例如铟锡、锌钛、锌锡、铟锌锡等。
4)如图1.4、图1.5所示，在金属层4中间位置上制备沟道区5，然后在常压和室温下对沟道区5的金属进行阳极氧化处理，形成金属氧化物半导体层，该金属氧化物半导体层即为本发明晶体管的沟道层；其中，
沟道区5的制备方法如下：在金属层4上采用PECVD方法生长一层50纳米厚的氮化硅薄膜作为介质保护层41，并在介质保护层41上涂覆光刻胶51，对介质保护层41进行光刻和刻蚀，金属层4暴露在外的部分为沟道区5，其余部分被介质保护层41覆盖保护；
对沟道区5的金属进行阳极氧化处理方法为：采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.01～10mA/cm2之间，当电压上升到预定值1～300V时转为恒压模式,在恒压模式下保持数小时，此时电流下降到小于0.01mA/cm2，阳极氧化过程完成；
金属氧化物半导体层可以为氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)、氧化亚锡(SnO)、氧化亚铜(Cu2O)、氧化镍(NiO)、氧化钛(TiO2)、氧化钼(MoO3)或氧化钨(WO3)，也可以为前述材料的二元或多元组合，例如氧化铟锡(InO2:Sn，简称ITO)、氧化铟锌(IZO)、氧化锌锡(TZO)或氧化铟锌锡(TIZO)等。
由于本发明采用的阳极氧化处理是在常压和室温下进行，是一种操作简单、低成本的低温工艺，适用于大批量生产。而且阳极氧化过程中涉及的变量主要是氧化电压和氧化电流，因此，提高了制作的可控性和可重复性。
5)如图1.6所示，制作源区6和漏区7，形成包含源区6、漏区7和沟道区5的有源区；源区6及漏区7为未经阳极氧化处理的金属层4的金属，位于沟道区5的两端且与沟道区5相连，都位于栅介质层3上；其中，源区6和漏区7的制作方法为：对介质保护层41和其下的金属层4进行光刻和刻蚀，形成源区6和漏区7。
6)如图1.7所示，在有源区上采用PECVD方法或磁控溅射方法淀积一层氮化硅层8，该氮化硅层8覆盖栅介质层3，然后在氮化硅层8上位于源区6一侧和漏区7一侧都采用光刻和刻蚀，形成电极的两个接触孔9、10；其中，氮化硅层8的厚度为10～300纳米。
7)如图1.8所示，在整个器件的上表面采用磁控溅射方法淀积一层金属铝膜，然后光刻和刻蚀制成薄膜晶体管电极的两个金属接触电极11、12，接触电极11、12将薄膜晶体管的各电极引出，完成金属氧化物薄膜晶体管制备；其中，金属铝膜的厚度为10～300纳米。
上述步骤1)中，衬底1可以采用耐高温的衬底或非耐高温的柔性衬底，耐高温的衬底例如玻璃衬底，非耐高温的柔性衬底例如塑料衬底。
实施例二：
如图2.1～2.8所示，本实施例中公开的金属氧化物薄膜晶体管制作方法与实施例一中公开的方法类似，其不同之处如下：
步骤1)中，如图2.1所示，本实施例采用金属薄膜或者透明导电薄膜的厚度为10～300纳米。
步骤2)中，如图2.2所示，本实施例采用在衬底1上生长一层绝缘介质的方法为：采用等离子增强化学汽相淀积(PECVD)方法在衬底1上生长一层10～300纳米厚的绝缘介质，该绝缘介质为氮化硅或氧化硅等。
步骤4)中，如图2.4、图2.5所示，沟道区5的制备方法如下：在金属层4上采用PECVD方法生长一层50纳米厚的氮化硅薄膜作为介质保护层41，并在介质保护层41上涂覆光刻胶51，然后对光刻胶51进行图形化曝光和显影，在介质保护层41上开窗口，但不刻蚀介质保护层41，对该窗口区域对应的金属层4上的区域即为沟道区5：需要对金属层4上的区域进行氧化处理，使金属氧化成氧化物，形成沟道区5。
步骤6)中，如图2.7所示，氮化硅层8的厚度为100～300纳米。
步骤7)中，如图2.8所示，金属铝膜的厚度为100～300纳米。
实施例三：
如图3.1～图3.7所示，本实施例中公开的金属氧化物薄膜晶体管制作方法与实施例一中公开的方法类似，其不同之处如下：
步骤1)中，如图3.1所示，本实施例采用金属薄膜或者透明导电薄膜的厚度为10～300纳米。
步骤2)中，如图3.2所示，本实施例采用在衬底1上生长一层绝缘介质的方法为：采用等离子增强化学汽相淀积方法在衬底1上生长一层10～300纳米厚的绝缘介质，该绝缘介质为氮化硅或氧化硅等；
在衬底1上生长一层高介电常数介质的方法如下：采用磁控溅射或阳极氧化的方法在衬底1上生长一层10～300纳米厚的高介电常数介质，该高介电常数介质为氧化铪或氧化钽或氧化铝或由氧化铪、氧化钽、氧化铝及其他氧化物等构成的叠层等。
步骤4)中，如图3.4、图3.5所示，沟道区5的制备方法如下：在金属层4上涂覆光刻胶51，然后对光刻胶51进行曝光显影，使金属层4上的沟道区5露出，其余部分被光刻胶51覆盖保护。对沟道区5的金属进行阳极氧化处理方法为：采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.01～10mA/cm2之间，当电压上升到预定值1～300V时转为恒压模式,在恒压模式下保持数小时，此时电流下降到小于0.01mA/cm2，阳极氧化过程完成。
步骤5)中，如图3.5所示，源区6和漏区7的制作方法为：对金属层4进行光刻和刻蚀，形成源区6和漏区7。
上述各实施例中，本发明通过对沟道区5进行阳极氧化处理，使沟道区5变为低载流子浓度的金属氧化物半导体高阻区。薄膜晶体管的源区6、漏区7是由未阳极氧化处理的金属薄膜形成，不需另加源漏金属层工艺步骤，因此简化了晶体管的制备工艺。
上述各实施例仅用于说明本发明，各部件的连接和结构都是可以有所变化的，在本发明技术方案的基础上，凡根据本发明原理对个别部件的连接和结构进行的改进和等同变换，均不应排除在本发明的保护范围之外。

Claims (9)

1.一种金属氧化物薄膜晶体管制作方法，其包括以下步骤：
1)选取衬底，在衬底上生长一层金属薄膜或透明导电薄膜，然后在该金属薄膜或透明导电薄膜上采用光刻和刻蚀在衬底中心位置处形成栅电极；
2)在衬底上生长一层绝缘介质或高介电常数介质，并覆盖在栅电极上作为栅介质层；
3)在栅介质层上生长一层10～100纳米厚金属层，该生长方法采用直流磁控溅射的方法，使用金属或者合金靶，纯度≥99.99％，溅射气压为0.3～2.5Pa之间，气体为纯氩气；
4)在金属层中间位置上制备沟道区，然后在常压和室温下对沟道区的金属进行阳极氧化处理，形成金属氧化物半导体层，该金属氧化物半导体层即为金属氧化物薄膜晶体管的沟道层；
对沟道区的金属进行阳极氧化处理方法为：采用先恒流模式氧化后恒压模式的氧化方法，即恒流时电流密度在0.01～10mA/cm2之间，当电压上升到预定值1～300V时转为恒压模式,在恒压模式下保持数小时，此时电流下降到小于0.01mA/cm2，阳极氧化过程完成；
5)制作源区和漏区，形成包含源区、漏区和沟道区的有源区；源区及漏区为未经阳极氧化处理的金属层的金属，位于沟道区的两端且与沟道区相连，都位于栅介质层上；
6)在有源区上采用等离子增强化学汽相淀积方法或磁控溅射方法淀积一层氮化硅层，该氮化硅层覆盖栅介质层，然后在氮化硅层上位于源区一侧和漏区一侧都采用光刻和刻蚀，形成电极的两个接触孔；
7)在整个器件的上表面采用磁控溅射方法淀积一层金属铝膜，然后光刻和刻蚀制成薄膜晶体管电极的两个金属接触电极，两个接触电极将薄膜晶体管的各电极引出，完成金属氧化物薄膜晶体管制备。
2.如权利要求1所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上采用等离子增强化学汽相淀积方法生长一层50纳米厚的氮化硅薄膜作为介质保护层，并在所述介质保护层上涂覆光刻胶，对所述介质保护层进行光刻和刻蚀，所述金属层暴露在外的部分为所述沟道区。
3.如权利要求1所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上采用等离子增强化学汽相淀积方法生长一层50纳米厚的氮化硅薄膜作为介质保护层，并在所述介质保护层上涂覆光刻胶，然后对所述光刻胶进行图形化曝光和显影，在所述介质保护层上开窗口，但不刻蚀所述介质保护层，该窗口区域对应所述金属层上的区域即为所述沟道区。
4.如权利要求2或3所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤5)中，所述源区和漏区的制作方法为：对所述介质保护层和其下的所述金属层进行光刻和刻蚀，形成所述源区和漏区。
5.如权利要求1所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤4)中，所述沟道区的制备方法如下：在所述金属层上涂覆光刻胶，然后对所述光刻胶进行曝光显影，使所述金属层上的沟道区露出，其余部分被所述光刻胶覆盖保护。
6.如权利要求1或5所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤5)中，所述源区和漏区的制作方法为：对所述金属层进行光刻和刻蚀，形成所述源区和漏区。
7.如权利要求1或2或3或5所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤1)中，所述衬底采用耐高温的玻璃衬底或非耐高温的柔性塑料衬底。
8.如权利要求1或2或3或5所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤1)中，所述金属薄膜采用磁控溅射或热蒸发方法生成，所述透明导电薄膜由磁控溅射方法生成。
9.如权利要求1或2或3或5所述的一种金属氧化物薄膜晶体管制作方法，其特征在于：所述步骤2)中，所述衬底上生长一层绝缘介质的方法如下：采用等离子增强化学汽相淀积方法在所述衬底上生长一层绝缘介质；
在所述衬底上生长一层高介电常数介质的方法如下：采用磁控溅射或阳极氧化的方法在所述衬底上生长一层高介电常数介质。
CN201410562169.6A 2014-10-21 2014-10-21 一种金属氧化物薄膜晶体管制作方法 Active CN104282576B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410562169.6A CN104282576B (zh) 2014-10-21 2014-10-21 一种金属氧化物薄膜晶体管制作方法
PCT/CN2014/000962 WO2016061714A1 (zh) 2014-10-21 2014-10-31 一种金属氧化物薄膜晶体管制作方法
US15/520,815 US9893173B2 (en) 2014-10-21 2014-10-31 Method for fabricating a metallic oxide thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410562169.6A CN104282576B (zh) 2014-10-21 2014-10-21 一种金属氧化物薄膜晶体管制作方法

Publications (2)

Publication Number Publication Date
CN104282576A CN104282576A (zh) 2015-01-14
CN104282576B true CN104282576B (zh) 2017-06-20

Family

ID=52257353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410562169.6A Active CN104282576B (zh) 2014-10-21 2014-10-21 一种金属氧化物薄膜晶体管制作方法

Country Status (3)

Country Link
US (1) US9893173B2 (zh)
CN (1) CN104282576B (zh)
WO (1) WO2016061714A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105161513B (zh) * 2015-08-03 2017-03-08 京东方科技集团股份有限公司 Oled显示装置及其制造方法、彩膜基板及其制造方法
CN105161423B (zh) * 2015-09-13 2018-03-06 华南理工大学 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法
CN105529275A (zh) * 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN106935658B (zh) * 2017-05-05 2021-03-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN109950321B (zh) * 2019-03-25 2022-02-11 暨南大学 一种基于氧化钨的p型场效应晶体管及其制备方法
US11929415B2 (en) * 2019-06-20 2024-03-12 Intel Corporation Thin film transistors with offset source and drain structures and process for forming such
CN116230775A (zh) * 2021-12-08 2023-06-06 北京超弦存储器研究院 薄膜晶体管及制备方法、存储单元及制备方法、存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
WO2012097564A1 (zh) * 2011-01-18 2012-07-26 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588370A3 (en) 1992-09-18 1994-06-08 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display
JPH08125193A (ja) 1994-10-20 1996-05-17 Semiconductor Energy Lab Co Ltd 半導体集積回路とその作製方法
JP2000031494A (ja) 1998-07-08 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
US7605026B1 (en) * 2007-12-03 2009-10-20 Cbrite, Inc. Self-aligned transparent metal oxide TFT on flexible substrate
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
CN102522429A (zh) 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
WO2012097564A1 (zh) * 2011-01-18 2012-07-26 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US20170317195A1 (en) 2017-11-02
WO2016061714A1 (zh) 2016-04-28
CN104282576A (zh) 2015-01-14
US9893173B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
CN104282576B (zh) 一种金属氧化物薄膜晶体管制作方法
CN104299915B (zh) 金属氧化物薄膜晶体管制备方法
CN103325840B (zh) 薄膜晶体管及其制作方法
CN104934481B (zh) 一种薄膜晶体管及其制备方法
CN103140929B (zh) 错列薄膜晶体管及形成错列薄膜晶体管的方法
JP2008219008A (ja) 薄膜トランジスタ及びその製造方法
JP2010199307A (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103311128A (zh) 一种自对准金属氧化物薄膜晶体管及其制作方法
CN107278331A (zh) 薄膜晶体管及其制造方法
JP2007123702A (ja) 薄膜トランジスタとその製造方法
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
JP2007123699A (ja) 薄膜トランジスタとその製造方法
TW201220504A (en) Metal oxide thin film transistor and manufacturing method thereof
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN103972297A (zh) 半导体元件结构及其制造方法
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
US10790309B2 (en) Conductive pattern structure, manufacturing method thereof, array substrate and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant