CN107278331A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN107278331A
CN107278331A CN201680008701.7A CN201680008701A CN107278331A CN 107278331 A CN107278331 A CN 107278331A CN 201680008701 A CN201680008701 A CN 201680008701A CN 107278331 A CN107278331 A CN 107278331A
Authority
CN
China
Prior art keywords
active layer
layer
oxide film
zinc
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680008701.7A
Other languages
English (en)
Other versions
CN107278331B (zh
Inventor
文珍旭
金尹会
金宰湖
李奎范
李裁玩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jusung Engineering Co Ltd
Original Assignee
Jusung Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jusung Engineering Co Ltd filed Critical Jusung Engineering Co Ltd
Publication of CN107278331A publication Critical patent/CN107278331A/zh
Application granted granted Critical
Publication of CN107278331B publication Critical patent/CN107278331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管，其特征在于包括：形成在基板上的栅电极；在包括所述栅电极的所述基板的整个表面上形成的栅绝缘膜；在所述栅绝缘膜上与所述栅电极对应形成的第一有源层；在所述第一有源层的顶部或底部形成的第二有源层；以及被形成为彼此相隔一定距离从而被连接到所述第一有源层或者所述第二有源层的源电极和漏电极。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法，尤其涉及能够确保氧化物晶体管的稳定器件性质的薄膜晶体管及其制造方法。
背景技术
一般来讲，薄膜晶体管(TFT)用作用于独立驱动液晶显示器(LCD)、有机电致发光(EL)显示器等等中的各个像素的电路。这种薄膜晶体管是在显示设备的下基板上与栅极线和数据线一起形成的。即，所述薄膜晶体管包括作为栅极线的一部分的栅电极、用作通道的有源层、作为数据线的一部分的源电极和漏电极、栅绝缘体等等。
所述薄膜晶体管的有源层是使用非晶硅或者晶体硅形成的。然而，使用硅的薄膜晶体管基板因为应当使用玻璃基板而具有较大重量且没有柔性，从而存在不适合用于柔性显示设备的缺点。为了解决这一缺点，已经对金属氧化物作出很多研究。
另外，正在对使用氧化锌(ZnO)薄膜作为用于薄膜晶体管有源层的金属氧化物进行研究。ZnO薄膜特征在于即使在低温下结晶也易于生长，已被公知为有效确保高电荷浓度和迁移率的材料。然而，ZnO薄膜在暴露于空气时是稳定的，因此不利地导致薄膜晶体管稳定性的劣化。另外，由氧缺陷产生的过剩载流子可能导致截止电流增加以及阈值电压变化的问题。
为了改善ZnO薄膜的质量，已经提出了其中在ZnO薄膜中掺杂铟(In)和镓(Ga)的铟-镓-氧化锌(在下文中，称为“IGZO”)薄膜。
然而，当使用溅射沉积IGZO薄膜时，由于沉积是使用具有恒定组成成分的铟-镓-锌的单个靶执行的，所以不利的是，源组成成分的控制非常困难。另外，在这种情形下，不利的是，诸如阈值电压和迁移率之类的器件性质劣化。
发明内容
【技术问题】
本发明的一个目的是提供一种能够改善通过IGZO MOCVD形成的氧化物晶体管的栅绝缘体和有源层之间的界面性质、或者有源层和蚀刻停止层之间的界面性质的薄膜晶体管。
【技术方案】
本发明的目的能够通过提供一种薄膜晶体管实现，所述薄膜晶体管包括形成在基板上的栅电极，在包括所述栅电极的所述基板的整个表面上形成的栅绝缘体，在所述栅绝缘体上与所述栅电极对应形成的第一有源层，在所述第一有源层上或者下形成的第二有源层，以及间隔开预定距离的源电极和漏电极，所述源电极和所述漏电极被连接到所述第一有源层或者所述第二有源层。
所述薄膜晶体管可以进一步包括在所述第一有源层上或下形成的第三有源层，使得所述第三有源层基于所述第一有源层与所述第二有源层相对。
所述第一有源层可以包括通过原子层沉积(ALD)形成的第一氧化物薄膜层，以及通过化学气相沉积(CVD)形成的第二氧化物薄膜层。
所述第一氧化物薄膜层可以布置为与所述第二氧化物薄膜层相比更靠近所述栅绝缘体。
所述第二有源层和所述第三有源层可以包括氧化锌(ZnO)层和氧化镓锌(GZO)层中的至少一种。
当所述第二有源层或者所述第三有源层包括所述氧化锌层和所述氧化镓锌层的多个层时，所述氧化镓锌层可以布置为与所述第一有源层相邻。
所述薄膜晶体管可以进一步包括蚀刻停止层，该蚀刻停止层位于所述第一有源层或者布置在所述第一有源层上的所述第二有源层或者所述第三有源层的上表面与所述源电极和所述漏电极的下表面之间。
在本发明的另一方面中，一种用于制造薄膜晶体管的方法包括：在基板上形成栅电极并且在所述栅电极上形成栅绝缘体；形成有源层，包括在所述栅绝缘体上形成第三有源层、在所述第三有源层上形成第一有源层以及在所述第一有源层上形成第二有源层；在包括所述第一有源层至所述第三有源层的所述基板的整个表面上形成蚀刻停止层；以及在所述蚀刻停止层上形成彼此间隔开预定距离的源电极和漏电极，使得所述源电极和所述漏电极被连接到所述有源层。
所述形成第三有源层的步骤可以包括在所述栅绝缘体上形成第一氧化锌层，以及在所述第一氧化锌层上形成第一氧化镓锌层。
所述形成第一有源层的步骤可以包括通过原子层沉积在所述第一氧化镓锌层上形成第一氧化物薄膜层，以及通过化学气相沉积在所述第一氧化物薄膜层上形成第二氧化物薄膜层。
所述形成第二有源层的步骤可以包括在所述第二氧化物薄膜层上形成第二氧化镓锌层，以及在所述第二氧化镓锌层上形成第二氧化锌层。
【有益效果】
根据本发明的薄膜晶体管及其制造方法具有以下效果。
第一，有源层由第一有源层至第三有源层构成，由此改善了界面性质。
第二，更具体地说，与背部通道对应的第二有源层是以ZnO和GZO薄膜的形式形成，由此改善了电流与器件迁移率。
第三，与前部通道对应的第三有源层也是以ZnO和GZO薄膜的形式形成，由此以改善的器件分布、稳定的阈值电压、电流和迁移率制造器件。
第四，最后，通过控制用于形成第一有源层至第三有源层的源的组成成分以及所述各层的厚度，能够改善电流电平以及栅绝缘体和有源层之间、或者有源层和蚀刻停止层之间的界面性质，并且能够改善诸如阈值电压和迁移率之类的器件性质。
附图说明
图1是示出根据本发明的薄膜晶体管的剖视图。
图2是示出图1中所示的薄膜晶体管的有源层的参考视图。
图3至6是示出对于图2中所示薄膜晶体管的第二有源层的测试结果的图表。
图7至10是示出对于图2中所示薄膜晶体管的第三有源层的测试结果的图表。
图11和12是示出根据本发明的用于制造薄膜晶体管的方法的流程图。
具体实施方式
在下文中，将详细参考附图描述本发明的优选实施方式，使得本领域普通技术人员能够容易地实现本发明。只要可能，将在整个附图中使用相同的附图标记表示相同或者类似的部分。此外，为了避免不必要地模糊本发明的主题内容，将省略与公知功能或者结构相关的详细说明。在附图中，为了便于理解本发明，会对本发明的各元件进行放大、减少或者简化，并且各附图及其中的各元件不一定是以适当比例提供的。然而，这些细节对于本领域技术人员是显而易见的。
图1是示出根据本发明的薄膜晶体管100的剖视图。
参见图1，根据本发明的薄膜晶体管100包括：在基板B上形成的栅电极110；在栅电极110上形成的栅绝缘体120；在栅绝缘体120上形成的第一有源层141；在第一有源层141上或者下形成的第二有源层142；第三有源层143，其在第一有源层141上或者下形成，基于第一有源层141与第二有源层142相对；以及在设有第一有源层至第三有源层的有源层140上以预定距离分隔开的源电极S和漏电极D。
基板B可以是透明基板。例如，当实现硅基板、玻璃基板或者柔性显示器时，可以使用诸如PE、PES、PET或者PEN基板之类的塑料基板。
另外，基板B可以是反射型基板。例如，可以使用金属基板。所述金属基板可以是使用不锈钢、钛(Ti)、钼(Mo)及其合金形成的。另外，当金属基板用作基板时，优选在金属基板上形成额外的绝缘体。这用于防止金属基板和栅电极110之间的短路以及来自于金属基板的金属原子扩散。
所述绝缘体可以是使用氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)及其组合之中的至少一种形成的。另外，可以使用无机材料在所述绝缘体下形成扩散停止层，所述无机材料包括氮化钛(TiN)、氮化钛铝(TiAlN)、碳化硅(SiC)及其复合物(compound)中的至少一种。
另外，栅电极110是使用导电材料形成的，例如包括从包含铝(Al)、钕(Nd)、银(Ag)、铬(Cr)、钛(Ti)、钽(Ta)、钼(Mo)和铜(Cu)的组中选择的一种或多种的合金。
另外，栅电极110可以具有单层结构或者包含多个金属层的多层结构。即，栅电极110可以形成为包含具有优越物理和化学性质的一个或多个金属层的多层结构，比如铬(Cr)、钛(Ti)、钽(Ta)或者钼(Mo)，以及具有很低的电阻率的一个或多个金属层，比如铝(Al)、银(Ag)或者铜(Cu)。
另外，栅绝缘体120在栅电极110上形成。栅绝缘体120可以在包括栅电极110的上和侧表面的基板上形成。另外，栅绝缘体120可以使用一种或多种无机绝缘体的绝缘材料以单层或者多层的方式形成，所述绝缘材料包括氧化硅(SiO2)、氮化硅(SiN)、氧化铝(Al2O3)和氧化锆(ZrO2)且具有出色的绝缘电压以及对于金属材料的出色粘附性。多层的栅绝缘体120例如可以通过沉积氮化硅和氧化硅形成。在这种情形下，氮化硅可以预先形成在栅电极110上，以防止在沉积氧化硅时氧化栅电极。
使用铟-镓-氧化锌(IGZO)在栅绝缘体120上形成多个有源层140。有源层140包括第一有源层141至第三有源层143，在第一有源层141上形成与背部通道对应的第二有源层142，在第一有源层141下形成与前部通道对应的第三有源层143。
第一有源层141包括第一氧化物薄膜层141a和第二氧化物薄膜层141b。
第一氧化物薄膜层141a是通过原子层沉积(ALD)形成的。另外，第二氧化物薄膜层141b是通过诸如化学气相沉积(CVD)之类的化学沉积形成的。
使用铟源、镓源、锌源和氧化物源形成IGZO薄膜。例如，所述铟源可以是三甲基铟(In(CH3)3)(TMIn)，所述镓源可以是三甲基镓(Ga(CH3)3)(TMGa)，所述锌源可以是二乙基锌(Zn(C2H5)2)(DEZ)或者二甲基锌(Zn(CH3)2)(DMZ)。另外，所述氧化物源可以包括含氧材料，例如氧气(O2)、臭氧(O3)、水(H2O)、N2O和CO2中的至少一种。
第三有源层143对应于所述前部通道，并且包括氧化镓锌层(GZO)143a和氧化锌层(ZnO)143b。
在形成氧化锌层143b之前，执行将二乙基锌(DEZ)130提供到栅绝缘体上的工艺(DEZ预流，S120)。当提供二乙基锌130时，能够获得易于沉积氧化锌层143b以及源稳定化的效果。
另外，在形成氧化锌薄膜之后，在所述氧化锌薄膜上形成氧化镓锌层。
另外，与背部通道对应的第二有源层142被布置在第一有源层上，并且类似于第三有源层143，第二有源层142包括氧化镓锌层(GZO)142a和氧化锌层(ZnO)142b。
在这种情形下，第二有源层142是通过首先在第一有源层141上形成氧化镓锌层142a、然后在氧化镓锌层142a上形成氧化锌层142b而形成的。
因此，分别在第一有源层141上和下布置氧化锌层142b和143b。
在本发明的该实施方式中，最优选的是，分别布置在第一有源层141上和下的第二有源层142和第三有源层143中的每一个包括氧化镓锌层142a和143a，并且可以选择性地提供氧化锌层142b和143b、第二有源层142和第三有源层143，也可以选择性地提供氧化镓锌层142a和143a以及氧化锌层142b和143b。
尽管没有示出，可以利用等离子处理第二有源层142的上表面的一部分。当进行所述等离子处理时，等离子可以被形成至第二有源层142的上表面上的预定深度处，并且用于解决当形成蚀刻停止层时的阈值电压变化。
蚀刻停止层150可以通过PECVD形成。等离子可能对第二有源层142造成破坏，由此导致薄膜晶体管的阈值电压沿负方向偏移，并增加截止电流。然而，通过在形成蚀刻停止层150之前利用等离子处理第二有源层142，能够使薄膜晶体管的阈值电压沿正方向偏移。因此，当随后形成蚀刻停止层150时，阈值电压沿负方向偏移，由此解决了阈值电压变化。
这种等离子处理可以利用氧等离子，依据诸如基板尺寸、有源层的厚度和蚀刻停止层的厚度之类的条件以及诸如温度、压力、时间和等离子功率之类的条件，通过改变处理条件来执行。
蚀刻停止层150是在形成源电极S和漏电极D之前，在第二有源层142上形成的。
蚀刻停止层150被形成作为保护层，由此用于防止源电极S和漏电极D对第二有源层142的整体或者部分造成破坏。
当没有选择性地形成第二有源层142时，蚀刻停止层150也可以在第一有源层141上形成，并且应当在形成源电极S和漏电极D之前形成。
因而，当有源层140是利用IGZO MOCVD在氧化物TFT结构中以多个层(即第一有源层141至第三有源层143)形成的时候，能够获得改善栅绝缘体120和有源层140之间的界面性质、以及有源层140和蚀刻停止层150之间的界面性质的效果。
另外，还可以通过控制有源层140的组成成分或者其上层和下层的厚度，获得实现稳定器件的效果。
图3至6是示出对于图2中所示薄膜晶体管的第二有源层142的测试结果的图表。
图3至6示出依据是否存在氧化镓锌层142a和氧化锌层142b，关于与背部通道对应的第二有源层142的界面性质值。
首先，图3示出在其中形成了氧化镓锌层142a和氧化锌层142b两者的情形中的界面性质。在这种情形下，可看到最低阈值电压和最高迁移率。
接下来，图4示出在其中未形成氧化镓锌层142a，而仅仅形成氧化锌层142b的情形中的界面性质。在这种情形下，与图3相比，阈值电压稍微增加，而迁移率也因此劣化。
图5示出在其中形成了氧化镓锌层142a，而未形成氧化锌层142b的情形中的界面性质。与图3相比，图5中所示的阈值电压以高斜率极大地增加，而迁移率也以高斜率极大地劣化。
最终，图6示出在其中既不形成氧化镓锌层142a、也不形成氧化锌层142b的情形中的界面性质。这示出了在其中不存在第二有源层142的情形中的界面性质，表明与先前情形相比，阈值电压显著增加，而迁移率极大地劣化。
以下表1对图3至6中所示的导通/截止电流、次阈值斜率(S.S)、阈值电压(Vth)和迁移率的值进行比较。
[表1]
导通电流 截止电流 s.s 阈值电压 迁移率
图3 7.96E-04 1.00E-10 0.35 0.81 48.38
图4 6.11E-04 2.14E-11 0.28 1.33 44.11
图5 4.45E-04 7.54E-12 0.28 2.71 37.19
图6 3.28E-04 9.35E-12 0.27 3.42 29.76
作为依据是否存在氧化镓锌层142a和氧化锌层142b而对第二有源层14的界面性质的分析结果，与其中形成氧化镓锌层142a和氧化锌层142b之一的情形相比，在其中形成了氧化镓锌层142a和氧化锌层142b两者的情形中，能够看到电流增加以及阈值电压和迁移率的改善。
而另一方面，与其中形成氧化镓锌层142a和氧化锌层142b之一的情形相比，在其中既不形成氧化镓锌层142a也不形成氧化锌层142b的情形中，能够看到由于电流、阈值电压和迁移率方面的劣化，导致界面性质发生最恶劣的劣化。
因此，能够看出，通过沉积第二有源层142，电流电平增加，并且诸如阈值电压和迁移率之类的器件性质得到改善。
图7至10是示出对于图2中所示薄膜晶体管的第三有源层143的测试结果的图表。
图7至10示出依据是否存在氧化镓锌层143a和氧化锌层143b，关于与前部通道对应的第三有源层143的界面性质。
首先，图7示出在其中形成了氧化镓锌层143a和氧化锌层143b两者的情形中的界面性质。在这种情形下，能够看到与图3中的阈值电压和迁移率相似的界面性质。
接下来，图8示出在其中形成了氧化镓锌层143a，而未形成氧化锌层143b的情形中的界面性质。在这种情形下，与图7相比，阈值电压稍微增加并且维持在大约0V，并且迁移率增加。另外，类似于图7中所示的界面性质，导通电流和截止电流被转换。
图9示出在其中未形成氧化镓锌层143a，而仅仅形成氧化锌层143b的情形中的界面性质。在这种情形下，与图8相比，阈值电压极大地降低，但是迁移率稍微增加。
图10示出在其中既不形成氧化镓锌层143a，也不形成氧化锌层143b的情形中的界面性质。这示出了在其中不存在第三有源层的情形中的界面性质，表明与图9相比，阈值电压稍微增加，并且迁移率稍微劣化。
以下表2对图7至10中所示的导通/截止电流、次阈值斜率(S.S)、阈值电压(Vth)和迁移率的值进行比较。
[表2]
导通电流 截止电流 s.s 阈值电压 迁移率
图7 7.96E-04 1.00E-10 0.35 0.81 48.38
图8 8.78E-04 1.39E-10 0.34 -0.06 55.02
图9 1.10E-03 1.75E-10 0.36 -1.84 58.54
图10 8.44E-04 1.54E-10 0.35 -0.47 51.13
在上文中，已经依据在第三有源层143中是否存在氧化镓锌层143a和氧化锌层143b以及是否提供二乙基锌130，对界面性质进行了评估。结果，能够看出当形成氧化镓锌层143a和氧化锌层143b两者并且提供二乙基锌130的时候，能够获得最低阈值电压和最高迁移率。
另外，作为依据是否存在氧化镓锌层143a和氧化锌层143b对器件性质进行评估的结果，在形成氧化镓锌层143a或者氧化锌层143b的情形中，电流稍微增加，但是器件传递曲线的分布劣化。
因此，通过在第三有源层143上沉积氧化镓锌层143a和氧化锌层143b，有利的是，单元传递曲线的分布能够得到改善，能够通过界面性质的改善而制造出具有稳定的阈值电压、电流和迁移率的器件。
总之，能够以复合膜结构的形式沉积第二有源层142和第三有源层143，并且能够改善栅绝缘体120和有源层140之间的界面性质、或者有源层140和蚀刻停止层150之间的界面性质，并且因此能通过控制构成各个层的源的组成成分以及各个层的厚度以改善诸如阈值电压和迁移率之类的器件性质，来实现稳定的器件。
氧化锌层142b和143b是与GI或者ESL的界面接触并且影响界面的膜质量改善的层，并且氧化镓锌层142a和143a增加有源层140的第二有源层142和第三有源层143的电阻，即前部通道和背部通道的电阻，由此减少漏电流和改善器件性质。
在下文中，将参考附图详细地说明根据本发明的用于制造薄膜晶体管的方法。
图11和12是示出根据本发明的用于制造薄膜晶体管的方法(S100)的流程图。在下文中，如上所述的相同附图标记被用来表示相同的元件。
参见图11和12，根据本发明的用于制造薄膜晶体管的方法(S100)包括：形成栅绝缘体120(S110)，包括在基板B上形成栅电极110，并且在栅电极110上形成栅绝缘体120；形成有源层(S130)，包括在栅绝缘体120上形成第三有源层(S133)，在第三有源层143上形成第一有源层(S131)，以及在第一有源层141上形成第二有源层(S132)；在包括第一有源层131至第三有源层133的基板B的整个表面上形成蚀刻停止层(S140)；以及在蚀刻停止层150上形成彼此间隔开预定距离的源电极S和漏电极D，使得源电极S和漏电极D被连接到有源层140(S150)。
首先，关于形成栅绝缘体(S110)，在基板B上的预定区域中形成栅电极110。另外，在包括栅电极110的整个表面上形成栅绝缘体120。
为了形成栅电极110，例如利用CVD在基板B上形成导电层，随后，通过利用预定掩模光照和蚀刻而对所述导电层进行构图。
可以利用金属、金属合金、金属氧化物、透明导电膜及其复合物(compound)之中的任何一种形成所述导电层。另外，考虑到导电性和电阻性质，所述导电层可以由多个层形成。
另外，栅绝缘体120可以利用包含氧化物或者氮化物的无机绝缘材料或者有机绝缘材料，在包括栅电极110的整个表面上形成。
另外，所述形成有源层的步骤(S130)是通过顺序地形成第三有源层(S133)、形成第一有源层(S131)和形成第二有源层(S132)来执行的。
所述形成第三有源层的步骤(S133)和形成第二有源层的步骤(S132)包括形成如上所述的氧化锌层和氧化镓锌层，并且其顺序如下。
形成第三有源层的步骤(S133)包括按照顺序，在栅绝缘体120上形成第一氧化锌层(S133a)，并且在第一氧化锌层143b上形成第一氧化镓锌层(S133b)。
另外，在第一氧化镓锌层143a上形成第一有源层141。形成第一有源层S131的步骤包括按照顺序，通过原子层沉积在第一氧化镓锌层143a上形成第一氧化物薄膜层(S131a)，并且通过化学气相沉积在第一氧化物薄膜层141a上形成第二氧化物薄膜层(S131b)。
优选的是，如上所述，通过原子层沉积和化学气相沉积形成IGZO薄膜。用于原子层沉积的氧化源可以是含氧物质，优选的是臭氧O3，并且可以是氧气(O2)、N2O或者CO2的等离子态。
另外，用于化学气相沉积的氧化源可以是氧气、臭氧、水和氧气的组合、水和臭氧的组合、氧等离子等等，并且最优选的是水和氧气的组合或者水和臭氧的组合。
同时，当通过不同的沉积方法以多层结构的形式形成氧化物薄膜层的时候，可以改变组成比率。至少一种源材料的流量可以大于或者小于一个金属氧化物薄膜层的流量，或者所述氧化源的流量也可以被控制。结果，与一个金属氧化物薄膜层相比，其它金属氧化物薄膜层的例如电流、迁移率和阈值电压等界面性质能够得到改善。
另外，在第二氧化物薄膜层141b上形成第二有源层142，并且所述形成第二有源层的步骤S132按照顺序包括在第二氧化物薄膜层141b上形成第二氧化镓锌层(S132a)以及在第二氧化镓锌层142a上形成第二氧化锌层142b(S132b)。
尽管已经为例证说明本发明的技术概念而描述了具体实施方式，但是对于本领域技术人员显而易见的是能够在不脱离本发明的精神或者范围的情况下作出各种变型以及变化。因此，本发明涵盖对于本发明的修改和变动，只要这些修改和变动归入所附权利要求书及其等效物的范围之内。
【工业实用性】
根据本发明的薄膜晶体管及其制造方法，有源层由第一有源层至第三有源层构成，由此改善了界面性质。
因此，具有工业实用性。

Claims (12)

1.一种薄膜晶体管，包括：
栅电极，其形成在基板上；
栅绝缘体，其形成在包括所述栅电极的所述基板的整个表面上；
第一有源层，其在所述栅绝缘体上形成在所述栅电极上；
第二有源层，其形成在所述第一有源层之上或之下，所述第二有源层包括氧化锌层(ZnO)和氧化镓锌层(GZO)；以及
源电极和漏电极，所述源电极和所述漏电极间隔开预定距离并且连接到所述第一有源层或者所述第二有源层。
2.根据权利要求1所述的薄膜晶体管，还包括第三有源层，其形成在所述第一有源层之上或之下，从而所述第三有源层基于所述第一有源层与所述第二有源层相对。
3.根据权利要求1所述的薄膜晶体管，其中所述第一有源层包括：
第一氧化物薄膜层，其通过原子层沉积(ALD)形成；以及
第二氧化物薄膜层，其通过化学气相沉积(CVD)形成。
4.根据权利要求3所述的薄膜晶体管，其中所述第一氧化物薄膜层与所述第二氧化物薄膜层相比更靠近所述栅绝缘体。
5.根据权利要求2所述的薄膜晶体管，其中所述第三有源层包括氧化锌(ZnO)层和氧化镓锌(GZO)层中的至少之一。
6.根据权利要求5所述的薄膜晶体管，其中，当所述第二有源层或者所述第三有源层包括氧化锌层和氧化镓锌层的多个层时，所述氧化镓锌层与所述第一有源层相邻。
7.根据权利要求2所述的薄膜晶体管，还包括蚀刻停止层，其位于所述第一有源层或者布置在所述第一有源层上的所述第二有源层或者所述第三有源层的上表面与所述源电极和所述漏电极的下表面之间。
8.根据权利要求2所述的薄膜晶体管，其中在所述栅绝缘体与在所述第一有源层之下布置的所述第二有源层或者第三有源层之间提供二乙基锌，用于在对所述第二有源层或者所述第三有源层执行处理之前实现源稳定化。
9.一种用于制造薄膜晶体管的方法，包括：
在基板上形成栅电极，并且在所述栅电极上形成栅绝缘体；
形成有源层，包括在所述栅绝缘体上形成第三有源层、在所述第三有源层上形成第一有源层、以及在所述第一有源层上形成包括氧化锌层(ZnO)和氧化镓锌层(GZO)的第二有源层；
在包括所述第一有源层至所述第三有源层的所述基板的整个表面上形成蚀刻停止层；以及
在所述蚀刻停止层上形成彼此间隔开预定距离的源电极和漏电极，使得所述源电极和所述漏电极连接到所述有源层。
10.根据权利要求9所述的方法，其中形成第三有源层的步骤包括：
在所述栅绝缘体上形成第一氧化锌层；以及
在所述第一氧化锌层上形成第一氧化镓锌层。
11.根据权利要求10所述的方法，其中形成第一有源层的步骤包括：
通过原子层沉积在所述第一氧化镓锌层上形成第一氧化物薄膜层；以及
通过化学气相沉积在所述第一氧化物薄膜层上形成第二氧化物薄膜层。
12.根据权利要求11所述的方法，其中形成第二有源层的步骤包括：
在所述第二氧化物薄膜层上形成第二氧化镓锌层；以及
在所述第二氧化镓锌层上形成第二氧化锌层。
CN201680008701.7A 2015-02-12 2016-02-12 薄膜晶体管及其制造方法 Active CN107278331B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2015-0021700 2015-02-12
KR1020150021700A KR101878161B1 (ko) 2015-02-12 2015-02-12 박막 트랜지스터 및 그 제조방법
PCT/KR2016/001414 WO2016129943A1 (ko) 2015-02-12 2016-02-12 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN107278331A true CN107278331A (zh) 2017-10-20
CN107278331B CN107278331B (zh) 2021-07-09

Family

ID=56615555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008701.7A Active CN107278331B (zh) 2015-02-12 2016-02-12 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US10283593B2 (zh)
KR (1) KR101878161B1 (zh)
CN (1) CN107278331B (zh)
TW (1) TWI680501B (zh)
WO (1) WO2016129943A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078651A1 (ko) * 2017-10-18 2019-04-25 한양대학교 산학협력단 막, 멀티레벨 소자, 멀티레벨 소자의 제조방법, 멀티레벨 소자의 구동방법
EP3608970A4 (en) 2017-10-18 2020-11-25 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) LAYER, MULTI-STAGE ELEMENT, METHOD FOR MANUFACTURING A MULTI-STAGE ELEMENT AND METHOD FOR CONTROLLING IT
US10978561B2 (en) 2017-10-18 2021-04-13 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR102584244B1 (ko) * 2018-09-21 2023-10-05 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
KR20200102041A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11217684B2 (en) * 2019-05-19 2022-01-04 Mikro Mesa Technology Co., Ltd. Method for rapidly gathering sub-threshold swing from thin film transistor
WO2023229272A1 (ko) * 2022-05-24 2023-11-30 주성엔지니어링(주) 산화물 트랜지스터 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976459B1 (ko) * 2007-12-27 2010-08-17 삼성모바일디스플레이주식회사 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
KR100986173B1 (ko) 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20110139394A (ko) * 2010-06-23 2011-12-29 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
KR101761804B1 (ko) * 2011-11-22 2017-08-10 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
KR101812702B1 (ko) * 2010-12-30 2018-01-30 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
WO2012091297A1 (ko) * 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TW201334191A (zh) * 2012-02-06 2013-08-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR101372734B1 (ko) * 2012-02-15 2014-03-13 연세대학교 산학협력단 액상공정을 이용한 박막 트랜지스터 및 그 제조방법
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102089313B1 (ko) 2013-04-30 2020-03-16 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
KR101451926B1 (ko) * 2014-03-18 2014-10-23 연세대학교 산학협력단 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
WO2016129943A1 (ko) 2016-08-18
US10283593B2 (en) 2019-05-07
CN107278331B (zh) 2021-07-09
KR101878161B1 (ko) 2018-07-13
TWI680501B (zh) 2019-12-21
KR20160099346A (ko) 2016-08-22
TW201640564A (zh) 2016-11-16
US20180033858A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN107278331A (zh) 薄膜晶体管及其制造方法
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US9859437B2 (en) Thin-film transistor, method of manufacturing the same, and display device
US9024322B2 (en) Wiring structure and display device
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
US20120056173A1 (en) Staggered thin film transistor and method of forming the same
US20080203387A1 (en) Thin film transistor and method of manufacturing the same
US9412623B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
Wu et al. Amorphous InGaZnO thin film transistors with sputtered silver source/drain and gate electrodes
KR20140018702A (ko) 박막 트랜지스터 및 그 제조 방법
CN105552128B (zh) 半导体器件和制造半导体器件的方法
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
US20220278234A1 (en) Thin film transistor
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
KR20180081694A (ko) 박막 트랜지스터 및 그 제조방법
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
KR102180511B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
JP6273606B2 (ja) 固定電荷を内部に誘起したゲート絶縁膜
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101677176B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20210021878A (ko) 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant