CN105161423B - 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 - Google Patents

一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN105161423B
CN105161423B CN201510578744.6A CN201510578744A CN105161423B CN 105161423 B CN105161423 B CN 105161423B CN 201510578744 A CN201510578744 A CN 201510578744A CN 105161423 B CN105161423 B CN 105161423B
Authority
CN
China
Prior art keywords
film layer
graphical
layer
prepared
etch type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510578744.6A
Other languages
English (en)
Other versions
CN105161423A (zh
Inventor
兰林锋
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou South China University of Technology Asset Management Co.,Ltd.
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201510578744.6A priority Critical patent/CN105161423B/zh
Publication of CN105161423A publication Critical patent/CN105161423A/zh
Application granted granted Critical
Publication of CN105161423B publication Critical patent/CN105161423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，依次包括：a.在基板上采用直流溅射的方法制备第一薄膜层并图形化；b.采用直流溅射的方法制备第二薄膜层并图形化；c.采用直流溅射的方法制备第三薄膜层并图形化作为源漏电极；d.将半成品整体置入电化学氧化反应设备中进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与第一薄膜层材料对应的氧化物层作为第一氧化物层，第一薄膜层未被氧化的部分作为剩余第一薄膜层；第二氧化物层作为有源层；第一氧化物层作为栅极绝缘层；剩余第一薄膜层作为栅极。该制备方法在室温制备，无需射频溅射、制造工艺简单、生产效率高且缺陷少。

Description

一种背沟道刻蚀型氧化物薄膜晶体管的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种氧化物薄膜晶体管的制备方法。
背景技术
近年来，新型平板显示(FPD)产业发展日新月异。消费者对于大尺寸、高分辨率平板显示的高需求量刺激着整个产业不断进行显示技术提升。而作为FPD产业核心技术的薄膜晶体管(TFT)背板技术，也在经历着深刻的变革。氧化物TFT不仅具有迁移率较高、对可见光透明的特点，而且还具有优异的大面积均匀性。因此氧化物TFT技术自诞生以来便备受业界瞩目。
但由于氧化物半导体有源层电导率较低，通常采用射频溅射的方法制备。相比于直流溅射，射频溅射速度慢、需要不断调整匹配、工艺重复差、多元薄膜的成分不均匀以及射频辐射大等缺点。此外，由于绝缘层和半导体有源层的工艺温度高、难以与柔性衬底兼容。
另一方面，采用湿法刻蚀在有源层上刻蚀源极、漏极时，因为有源层对大部分酸性刻蚀液都比较敏感，很容易在刻蚀过程中被腐蚀，故对于背沟道刻蚀型金属氧化物薄膜晶体管，难以直接在有源层上直接刻蚀形成源漏电极。现有技术中，一般采用增加刻蚀阻挡层的方法来对有源层进行保护，但是需要一次额外的光刻工艺形成刻蚀阻挡层，增加了氧化物薄膜晶体管工艺成本。
因此，针对现有技术不足，提供一种能够在室温制备、无需射频溅射且制备工艺简单的背沟道刻蚀型的氧化物薄膜晶体管的制备方法以克服现有技术不足甚为必要。
发明内容
本发明的目的在于提供了一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，该制备方法在室温制备，无需射频溅射、制造工艺简单、生产效率高且缺陷少的。
本发明的上述目的通过如下技术手段实现。
一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，依次包括如下制备步骤：
a.在基板上采用直流溅射的方法制备第一薄膜层，然后将所制备的第一薄膜层采用湿法刻蚀的方法图形化得到第一图形化薄膜层，第一图形化薄膜层具有栅极形状；
b.采用直流溅射的方法制备第二薄膜层，然后将所制备的第二薄膜层采用湿法刻蚀的方法图形化得到第二图形化薄膜层，第二图形化薄膜层具有有源层形状；
c.采用直流溅射的方法制备第三薄膜层，然后将所制备的第三薄膜层采用湿法刻蚀的方法图形化得到第三图形化薄膜层，第三图形化薄膜层的形状与源极、漏极形状对应；
d.将步骤c所制备的半成品整体置入电化学氧化反应设备中进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与第一薄膜层材料对应的氧化物层作为第一氧化物层，第一薄膜层未被氧化的部分作为剩余第一薄膜层；
所述第二氧化物层为半导体氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的有源层；
所述第一氧化物层为绝缘氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的栅极绝缘层；
所述第一薄膜层为导电性材料，剩余第一薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的栅极；
所述第三薄膜层的材料为导电氧化物，第三图形化薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的源极、漏极。
上述步骤d中，电化学氧化反应设备中的电解液中的阴离子穿过第三图形化薄膜层但不与第三图形化薄膜层发生反应到达第二薄膜层，使第二图形化薄膜层完全氧化得到第二氧化物层，并将第一图形化薄膜层部分氧化得到第一氧化物层。
上述的第一薄膜层的材料为可以被阳极氧化并形成绝缘氧化物的金属或合金。
优选，上述第一薄膜层的材料为铝、铝合金、钽或钽合金。
上述的第二薄膜层的材料为可以被阳极氧化并形成半导体氧化物的金属、合金或者金属与半导体氧化物的混合材料。
优选，上述第二薄膜层的材料为锌、锡或者为锌、锡与半导体氧化物的混合材料。
优选，上述第三薄膜层的材料为氧化铟锡或者氧化铟锌。
以上的，在基板上制备第一薄膜层之前还包括预先在基板上制备缓冲层、水氧阻隔层；
在源极、漏极制备之后还包括钝化层、像素定义层的制备。
以上的，上述背沟道刻蚀型氧化物薄膜晶体管的制备方法，还包括对每制完一层或多层膜层后的退火处理。
优选的，电化学氧化反应设备中所采用的电解液为柠檬酸电解液或者为酒石酸铵与乙二醇构成的电解液。
本发明基于背沟道刻蚀型金属氧化物薄膜晶体管的制备方法具有如下优点：
1.采用全直流溅射结合电化学氧化方法制备而成，无需射频溅射，具有成膜速率高、成分均匀、工艺重复性好以及无射频辐射等优点。
2.采用的电化学氧化工艺在室温下进行，可与柔性衬底兼容。
3.第二薄膜层是金属或金属与氧化物的混合材料，故对酸相对不敏感，可以采用先在第二薄膜层上图形化源极、漏极之后再通过电化学氧化方法使电解液穿过第三图形化薄膜层将第二薄膜层电化学氧化形成氧化物有源层、、并同时将第一薄膜层部分氧化形成栅绝缘层的方法实现背沟道刻蚀型结构，故本发明的方法制备工艺简单、兼容性好。
4.栅绝缘层和有源层同时通过电化学氧化方法制备，这样能够在界面上形成良好的匹配，并且氧空位能够通过电化学氧化时间控制，有利于提高迁移率和稳定性。同时由于两层同时氧化，可以大大节约时间，提高效率。
附图说明
利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明实施例所制备的背沟道刻蚀型氧化物薄膜晶体管的结构示意图；
图2是本发明在基板上制备第一薄膜层的示意图；
图3是本发明对第一薄膜层进行图形化后的示意图；
图4是本发明制备第二薄膜层的示意图；
图5是本发明对第二薄膜层进行图形化后的示意图；
图6是本发明制备第三薄膜层的示意图；
图7是本发明对第三薄膜层进行图形化后的示意图。
具体实施方式
实施例1。
一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，依次包括如下a、b、c、d制备步骤。
a.在基板10上采用直流溅射的方法制备第一薄膜层20，如图2所示，厚度为100～1000nm。然后将所制备的第一薄膜层20用湿法刻蚀的方法图形化得到第一图形化薄膜层21，第一图形化薄膜层21具有栅极形状，如图3所示。
第一薄膜层20的材料为可以被阳极氧化并形成绝缘氧化物的金属或合金，如铝、铝合金、钛、钛合金、钽或钽合金等。
基板10可以是玻璃基板或柔性基板，当基板为柔性基板时，可以为薄玻璃、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二酯(PET)、聚酰亚胺(PI)或者金属箔等。
需要说明的是，还可以在基板10上预先制备水氧阻隔层或缓冲层，然后再制备第一薄膜层20。
b.采用直流溅射的方法制备第二薄膜层30，如图4所示，厚度为10～200nm。然后将所制备的第二薄膜层30采用湿法刻蚀的方法图形化得到第二图形化薄膜层31，第二图形化薄膜层31具有有源层形状，如图5所示。第二薄膜层的材料为可以被阳极氧化并形成半导体氧化物的金属、合金或金属与半导体氧化物的混合材料，如锌、锡或它们与半导体氧化物的混合材料。
c.采用直流溅射的方法制备第三薄膜层40，如图6所示，厚度为100～1000nm，然后将所制备的第三薄膜层采用湿法刻蚀的方法图形化得到第三图形化薄膜层，第三图形化薄膜层的形状与源极、漏极形状对应，第三图形化薄膜层作为源极41a和漏极41b，如图7所示。第三薄膜层的材料为导电氧化物，电解液中的阴离子穿过此层到达下一层薄膜，如氧化铟锡(ITO)、氧化铟锌(IZO)等。
d.将步骤c所制备的半成品整体置入电化学氧化反应设备中进行电化学氧化。先将半成品整体置入电解质溶液的一端，并将半成品接电源阳极，将石墨或金属放入电解质溶液的另外一端并连接至电源阴极，然后将电源通电进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层32，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与第一薄膜层材料对应的氧化物层作为第一氧化物层23，第一氧化物层的厚度为50～500nm，如图1所示。第一薄膜层未被氧化的部分作为剩余第一薄膜层22，剩余第一薄膜层22的厚度为100～1000nm。
第二氧化物层32为半导体氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的有源层；第一氧化物层为绝缘氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的栅极绝缘层23；第一薄膜层为导电性材料，剩余第一薄膜层22作为背沟道刻蚀型氧化物薄膜晶体管的栅极；第三薄膜层的材料为导电氧化物，第三图形化薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的源极、漏极。
电化学氧化反应设备中所采用的电解液为柠檬酸电解液或者为酒石酸铵与乙二醇构成的电解液。
需要说明的是，本发明背沟道刻蚀型氧化物薄膜晶体管的制备方法，还可包括对各个膜层的退火处理，可以在每制备完一层膜层后进行退火处理也可以是在制备完多层膜层后进行退火处理。
本实施例背沟道刻蚀型氧化物薄膜晶体管的制备方法，采用全直流溅射结合电化学氧化制备而成，无需射频溅射，具有成膜速率高、成分均匀、工艺重复性好以及无射频辐射等优点。
本实施例采用的电化学氧化工艺在室温下进行，可与柔性衬底兼容。
本实施例的第二薄膜层是金属或金属与氧化物的混合材料，故对酸相对不敏感，可以采用先在第二薄膜层上图形化源漏电极再将第二薄膜层电化学氧化形成氧化物有源层、并同时将第一薄膜层部分氧化形成栅绝缘层的方法实现背沟道刻蚀型结构，故本发明的方法制备工艺简单、兼容性好。
本发明的方法所制备的背沟道刻蚀型氧化物薄膜晶体管，栅绝缘层和有源层同时通过电化学氧化制备，这样能够在界面上形成良好的匹配，并且氧空位能够通过电化学氧化时间控制，有利于提高迁移率和稳定性。同时由于两层同时氧化，可以大大节约时间，提高效率。
实施例2。
一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，依次包括如下a、b、c、d制备步骤。
a.在基板10上采用直流溅射的方法制备第一薄膜层20，如图2所示，材料为金属钽，厚度为600nm。然后将所制备的第一薄膜层20用湿法刻蚀的方法图形化得到第一图形化薄膜层21，第一图形化薄膜层21具有栅极形状，如图3所示。
b.采用直流溅射的方法制备第二薄膜层30，如图4所示，材料为金属锡，厚度为20nm。然后将所制备的第二薄膜层30采用湿法刻蚀的方法图形化得到第二图形化薄膜层31，第二图形化薄膜层31具有有源层形状，如图5所示。
c.采用直流溅射的方法制备第三薄膜层40，如图6所示，材料为氧化铟锡(ITO)，厚度为200nm，然后将所制备的第三薄膜层采用湿法刻蚀的方法图形化得到作为源极41a和漏极41b，如图7所示。
d.将步骤c所制备的半成品整体置入电化学氧化反应设备中进行电化学氧化。先将半成品整体置入电解质溶液的一端，并将半成品接电源阳极，将石墨或金属放入电解质溶液的另外一端并连接至电源阴极，然后将电源通电进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层32，即形成氧化锡层，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与氧化钽层作为第一氧化物层23，第一氧化物层的厚度为200nm，如图1所示。第一薄膜层未被氧化的部分作为剩余第一薄膜层22，剩余第一薄膜层22的厚度为400nm。
第二氧化物层32为半导体氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的有源层；第一氧化物层为绝缘氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的栅极绝缘层23；第一薄膜层为导电性材料，剩余第一薄膜层22作为背沟道刻蚀型氧化物薄膜晶体管的栅极；第三薄膜层的材料为导电氧化物，第三图形化薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的源极、漏极。
本发明的方法所制备的器件迁移率高达23.4cm/Vs，说明栅绝缘层和有源层同时通过电化学氧化制备，能够在界面上形成良好的匹配，有利于提高迁移率。
本实施例背沟道刻蚀型氧化物薄膜晶体管的制备方法，采用全直流溅射结合电化学氧化制备而成，无需射频溅射，具有成膜速率高、成分均匀、工艺重复性好以及无射频辐射等优点。
本实施例采用的电化学氧化工艺在室温下进行，可与柔性衬底兼容。
本实施例的第二薄膜层是金属或金属与氧化物的混合材料，故对酸相对不敏感，可以采用先在第二薄膜层上图形化源漏电极再将第二薄膜层电化学氧化形成氧化物有源层、并同时将第一薄膜层部分氧化形成栅绝缘层的方法实现背沟道刻蚀型结构，故本发明的方法制备工艺简单、兼容性好。
本发明的方法所制备的背沟道刻蚀型氧化物薄膜晶体管，栅绝缘层和有源层同时通过电化学氧化制备，这样能够在界面上形成良好的匹配，并且氧空位能够通过电化学氧化时间控制，有利于提高迁移率和稳定性。同时由于两层同时氧化，可以大大节约时间，提高效率。
实施例3。
一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，依次包括如下a、b、c、d制备步骤。
a.在含有缓冲层的柔性PEN基板10上采用直流溅射的方法制备第一薄膜层20，如图2所示，材料为铝钕合金，厚度为300nm，然后将将所制备的第一薄膜层20用湿法刻蚀的方法图形化，得到第一图形化薄膜层21，第一图形化薄膜层21具有栅极形状，如图3所示。
b.采用直流溅射的方法制备第二薄膜层30，如图4所示，材料为锡锌合金，厚度为30nm。然后将所制备的第二薄膜层30采用湿法刻蚀的方法图形化得到第二图形化薄膜层31，第二图形化薄膜层31具有有源层形状，如图5所示。
c.采用直流溅射的方法制备第三薄膜层40，如图6所示，材料为氧化铟锡(ITO)，厚度为200nm，然后将所制备的第三薄膜层采用湿法刻蚀的方法图形化得到作为源极41a和漏极41b，如图7所示。
d.将步骤c所制备的半成品整体置入电化学氧化反应设备中进行电化学氧化。先将半成品整体置入电解质溶液的一端，并将半成品接电源阳极，将石墨或金属放入电解质溶液的另外一端并连接至电源阴极，然后将电源通电进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层32，即形成氧化锡锌层，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与氧化钽层作为第一氧化物层23，第一氧化物层的厚度为200nm，如图1所示。第一薄膜层未被氧化的部分作为剩余第一薄膜层22，剩余第一薄膜层22的厚度为100nm。
第二氧化物层32为半导体氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的有源层；第一氧化物层为绝缘氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的栅极绝缘层23；第一薄膜层为导电性材料，剩余第一薄膜层22作为背沟道刻蚀型氧化物薄膜晶体管的栅极；第三薄膜层的材料为导电氧化物，第三图形化薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的源极、漏极。
所制备的器件迁移率高达36.7cm/Vs，说明栅绝缘层和有源层同时通过电化学氧化制备，能够在界面上形成良好的匹配，有利于提高迁移率。
本实施例背沟道刻蚀型氧化物薄膜晶体管的制备方法，采用全直流溅射结合电化学氧化制备而成，无需射频溅射，具有成膜速率高、成分均匀、工艺重复性好以及无射频辐射等优点。
本实施例采用的电化学氧化工艺在室温下进行，可与柔性衬底兼容。
本实施例的第二薄膜层是金属或金属与氧化物的混合材料，故对酸相对不敏感，可以采用先在第二薄膜层上图形化源漏电极再将第二薄膜层电化学氧化形成氧化物有源层、并同时将第一薄膜层部分氧化形成栅绝缘层的方法实现背沟道刻蚀型结构，故本发明的方法制备工艺简单、兼容性好。
本发明的方法所制备的背沟道刻蚀型氧化物薄膜晶体管，栅绝缘层和有源层同时通过电化学氧化制备，这样能够在界面上形成良好的匹配，并且氧空位能够通过电化学氧化时间控制，有利于提高迁移率和稳定性。同时由于两层同时氧化，可以大大节约时间，提高效率。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (6)

1.一种背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，依次包括如下制备步骤：
a.在基板上采用直流溅射的方法制备第一薄膜层，然后将所制备的第一薄膜层采用湿法刻蚀的方法图形化得到第一图形化薄膜层，第一图形化薄膜层具有栅极形状；
b.采用直流溅射的方法制备第二薄膜层，然后将所制备的第二薄膜层采用湿法刻蚀的方法图形化得到第二图形化薄膜层，第二图形化薄膜层具有有源层形状；
c.采用直流溅射的方法制备第三薄膜层，然后将所制备的第三薄膜层采用湿法刻蚀的方法图形化得到第三图形化薄膜层，第三图形化薄膜层的形状与源极、漏极形状对应；
d.将步骤c所制备的半成品整体置入电化学氧化反应设备中进行电化学氧化，使第二图形化薄膜层完全氧化形成第二氧化物层，并将第一图形化薄膜层部分氧化，使得第一图形化薄膜层的上表面形成与第一薄膜层材料对应的氧化物层作为第一氧化物层，第一薄膜层未被氧化的部分作为剩余第一薄膜层；
所述第二氧化物层为半导体氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的有源层；
所述第一氧化物层为绝缘氧化物，作为背沟道刻蚀型氧化物薄膜晶体管的栅极绝缘层；
所述第一薄膜层为导电性材料，剩余第一薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的栅极；
所述第三薄膜层的材料为导电氧化物，第三图形化薄膜层作为背沟道刻蚀型氧化物薄膜晶体管的源极、漏极；
所述步骤d中，电化学氧化反应设备中的电解液中的阴离子穿过第三图形化薄膜层到达第二薄膜层，使第二图形化薄膜层完全氧化得到第二氧化物层，并将第一图形化薄膜层部分氧化得到第一氧化物层；
所述的第一薄膜层的材料为可以被阳极氧化并形成绝缘氧化物的金属或合金。
2.根据权利要求1所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，所述的第一薄膜层的材料为铝、铝合金、钽或钽合金。
3.根据权利要求2所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，所述的第二薄膜层的材料为可以被阳极氧化并形成半导体氧化物的金属、合金或者金属与半导体氧化物的混合材料。
4.根据权利要求3所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，
所述的第二薄膜层的材料为锌、锡或者为锌、锡与半导体氧化物的混合材料。
5.根据权利要求4所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，所述的第三薄膜层的材料为氧化铟锡或者氧化铟锌。
6.根据权利要求1至5任意一项所述的背沟道刻蚀型氧化物薄膜晶体管的制备方法，其特征在于，
在基板上制备第一薄膜层之前还包括预先在基板上制备缓冲层、水氧阻隔层；
在源极、漏极制备之后还包括钝化层、像素定义层的制备；还包括对每制完一层或多层后的退火处理；
电化学氧化反应设备中所采用的电解液为柠檬酸电解液或者为酒石酸铵与乙二醇构成的电解液。
CN201510578744.6A 2015-09-13 2015-09-13 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 Active CN105161423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510578744.6A CN105161423B (zh) 2015-09-13 2015-09-13 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510578744.6A CN105161423B (zh) 2015-09-13 2015-09-13 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105161423A CN105161423A (zh) 2015-12-16
CN105161423B true CN105161423B (zh) 2018-03-06

Family

ID=54802242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510578744.6A Active CN105161423B (zh) 2015-09-13 2015-09-13 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN105161423B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN105529275A (zh) 2016-02-03 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN109461660A (zh) 2018-11-14 2019-03-12 合肥鑫晟光电科技有限公司 一种金属氧化物薄膜及其制备方法、薄膜晶体管和阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
CN102522429A (zh) * 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
CN102522429A (zh) * 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN104282576A (zh) * 2014-10-21 2015-01-14 北京大学深圳研究生院 一种金属氧化物薄膜晶体管制作方法

Also Published As

Publication number Publication date
CN105161423A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
EP3333900B1 (en) Manufacturing method for thin film transistor
CN105655389B (zh) 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN105702625B (zh) 柔性基板的剥离方法
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN105161423B (zh) 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法
CN105552114A (zh) 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN106129122A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
US10439070B2 (en) Thin-film transistor (TFT) and manufacturing method thereof
CN102709236A (zh) 阵列基板及其制造方法、显示装置
CN107680707B (zh) 一种核壳结构的复合金属纳米线及其制备方法与应用
CN102623510A (zh) 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN104966674A (zh) 薄膜晶体管和阵列基板的制备方法及相关装置
CN103560112B (zh) 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
WO2018058381A1 (zh) 透明电极及其制备方法、显示面板、太阳能电池
CN106887390A (zh) 一种电极制作方法、薄膜晶体管、阵列基板及显示面板
CN104851894A (zh) 阵列基板及其制备方法、显示装置
CN107359169B (zh) 一种阵列基板、显示装置及其制作方法
CN108735761A (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN107706307A (zh) 碳纳米管薄膜晶体管及其制作方法
EP2993691B1 (en) Anti-diffusion layer and preparation method, thin film transistor, array substrate and display device
CN203275840U (zh) 阵列基板和显示装置
CN202025764U (zh) 半导体薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191226

Address after: 510641 Tianhe District, Guangdong, No. five road, No. 381,

Patentee after: Wang Lei

Address before: 510640 Tianhe District, Guangdong, No. five road, No. 381,

Patentee before: South China University of Technology

TR01 Transfer of patent right

Effective date of registration: 20200224

Address after: 510640 Tianhe District, Guangdong, No. five road, No. 381,

Co-patentee after: Guangzhou South China University of Technology Asset Management Co.,Ltd.

Patentee after: Wang Lei

Address before: 510641 Tianhe District, Guangdong, No. five road, No. 381,

Patentee before: Wang Lei