CN109801921A - 一种双栅非易失电荷陷阱存储器及其制备方法 - Google Patents
一种双栅非易失电荷陷阱存储器及其制备方法 Download PDFInfo
- Publication number
- CN109801921A CN109801921A CN201910041497.4A CN201910041497A CN109801921A CN 109801921 A CN109801921 A CN 109801921A CN 201910041497 A CN201910041497 A CN 201910041497A CN 109801921 A CN109801921 A CN 109801921A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- dimensional material
- bipolarity
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明属于存储器技术领域，具体为基于双极性二维材料来构筑双栅结构非易失性电荷陷阱存储器。本发明利用双极性二维材料作为沟道材料，应用双栅结构调控沟道载流子的极性，来实现动态可配置的多级单元存储器。本发明制备过程，包括先在衬底上利用物理机械剥离或者化学气相沉积获得作为沟道的双极性二维材料，然后利用原子层沉积生长顶栅介电层作为电荷捕获层和电荷阻挡层，以及采用光刻工艺形成特定的金属电极。本发明通过双栅电压调控实现了动态可配置的多级单元存储，不再受限于传统电荷陷阱存储器固定的器件特性工作模式，在未来的数据存储和神经形态计算的新型领域具有广阔的应用前景。
Description
技术领域
本发明属于存储器技术领域，具体涉及一种基于双极性二维材料的双栅结构非易失性电荷陷阱存储器及其制备方法。
背景技术
半导体存储器是现代电子技术中的关键组成之一，推动了现代社会的数字化、信息化发展。按照其保存数据时间的长短，大体上可分为易失性存储器和非易失性存储器。非易失性存储器具有数据保持时间长、断电不丢失和低功耗的特点。非易失性电荷陷阱存储器是一种流行的固态存储器技术，因为它具有出色的数据存储性能和器件可扩展性。在现代电子技术中，从便携式电子系统到大型数据中心，非易失性电荷陷阱型存储器都发挥着非常重要的作用。传统的电荷陷阱存储器件通常以固定的沟道载流子极性和器件特性工作，限制了其多功能化的应用。
然而，基于可重新配置电子器件和神经形态计算中的新兴应用需要组件具有动态可调特性，其可以增强电路多功能性以及系统功能化。在本发明中，基于双极性二维材料的双栅结构非易失性电荷陷阱存储器件，通过不同栅压的调控，实现了极性可逆和动态可配置的多级单元存储行为。
发明内容
本发明的目的在于提供一种基于双极性二维材料的双栅结构非易失性电荷陷阱存储器及其制备方法。
本发明中，以双极性二维材料作为沟道材料，以高κ介电材料同时作为电荷捕获层和电荷阻挡层，应用双栅结构调控沟道载流子的极性，实现动态可配置的多级单元存储特性。
本发明提供的基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的制备方法，具体步骤为：
（1）在预先准备好的衬底上制备第一层双极性二维材料薄膜；
所述衬底为带有氧化绝缘层的高掺杂硅底，硅衬底作为背栅。
优选地，所述氧化绝缘层的厚度为80至90纳米；
优选地，所述氧化绝缘层为二氧化硅（SiO2）或氧化铪（HfO2）等；
所述双极性二维材料薄膜可以通过两种方法制备：一种是在块状体材料上通过物理机械剥离的方法直接获取；另一种是通过化学气相沉积法（CVD）生长大面积并层数可控的均匀薄膜；
优选地，所述二维材料可以为二硒化钨（WSe2）、二碲化钼（MoTe2）或其他双极性二维材料。
（2）在生长了第一层双极性二维材料的样品上形成特定图形的金属源漏电极。
具体方法包括：采用光刻工艺在上述样品上将光刻胶曝光成所需的电极图形；然后在样品上淀积金属，在丙酮中剥离形成源漏电极。
优选为，所述光刻工艺采用紫外光刻或者电子束光刻工艺。
优选为，所述淀积金属的方法可以使用电子束蒸发或物理气相沉积。
优选为，所述金属为常见的Au、Cr、Pt、Ag等。
（3）在第一层双极性二维材料样品上形成源漏电极后生长第二层二维材料作为顶栅介电层。
优选为，所述顶栅介电层为三氧化二铝（Al2O3）或其他高κ介电材料。
优选为，所述顶栅介电层的生长工艺为原子层沉积。
优选为，所述顶栅介电层厚度为30至40纳米。
（4）在生长了第二层顶栅介电层的样品上形成特定图形的金属顶栅电极，具体方法和所用材料同步骤（2）。
本发明效果
本发明采用一种双极性二维材料作为沟道材料，采用双栅结构来调控存储特性，改变背栅电压的极性可以使沟道在电子和空穴传导之间任意切换，调节顶栅电压可广泛调节编程/擦除电流大小，实现多级存储。打破了传统电荷陷阱存储器固定的沟道载流子极性和器件特性工作模式，实现了动态可配置的多级单元存储特性。
即，本发明通过双栅电压调控实现了动态可配置的多级单元存储，在未来的数据存储和神经形态计算的新型领域有极大的应用前景。
附图说明
图1是制备了第一层双极性二维材料后的示意图。
图2是淀积源漏金属电极后的示意图。
图3是生长了第二层顶栅介电材料后的示意图。
图4是淀积顶栅金属电极后的示意图。
图5是制备基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的流程图。
具体实施方式
下面为详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。为了简化本发明的公开，下文中对特定例子的材料和方法进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。
以下，根据所附附图针对本发明所涉及的基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的制备方式举例进行说明。
根据本发明的一个实施例，提供了一种基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的制备方法。
在图1中示出了制备了第一层双极型二维材料后的结构，包括衬底1001、位于衬底之上的作为沟道的双极型二维材料1002。
在图2中，示出了淀积完金属源漏电极后的结构示意图，包括衬底1001、位于衬底之上作为沟道的双极型二维材料1002以及金属源漏电极1003。
在图3中，示出了在样品表面生长第二层顶栅介电材料作为器件电荷捕获层和电荷阻挡层的示意图，包括衬底1001、位于衬底之上的第一层作为沟道的双极型二维材料1002，金属源漏电极1003以及第二层顶栅介电材料1004。
在图4中，示出了淀积完金属栅电极后的结构示意图，包括衬底1001、位于衬底之上作为沟道的双极型二维材料1002，金属源漏电极1003，第二层顶栅介电材料1004以及金属栅电极1005。
以下按照制造基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的各步骤，结合图1至4，针对具体的一例进行说明。
首先，在步骤S11中，将具有80至90纳米厚度氧化绝缘层的高掺杂硅衬底放入丙酮溶液中，浸泡两分钟，然后用异丙醇去除残留的丙酮并用氮气枪吹干。然后再在洁净的衬底表面通过物理机械剥离或者化学气相沉积制备第一层双极型二维材料作为沟道。作为具体的一例，如图1所示，本实例中选用具有90纳米厚度的二氧化硅绝缘层的高掺硅硅衬底作为衬底1001，硅衬底作为背栅，然后在衬底1001上转移一层一定厚度的二硒化钨（也可以是其他双极型二维材料）1002作为沟道。但是，本发明不限定于此，衬底上氧化绝缘层的厚度可根据需要进行调整。优选为，80至90纳米厚度的氧化绝缘层。
接下来，在步骤S12中，通过光刻定义源漏电极图案，并淀积一层金属。本实例中，通过电子束光刻技术，曝光、显影，在样品上得到含有金属图案的光刻胶。最后沉积一层金属，形成金属源漏电极1003。金属电极可以为Au、Cr、Ag、Pt等，可根据器件要求选择电极。沉积金属电极的方法，包括使用物理气相沉积、电子束蒸发、或者磁控溅射等沉积金属薄膜。优选为，通过电子束蒸发沉积一层金的薄膜。利用丙酮剥离去除光刻胶后，剩下的金属图形便是所需的电极。
然后，在步骤S13中，生长顶栅介电材料1004。本实例中采用原子层沉积的方法生长顶栅介电材料1004。但是，本发明不限定于此，也可以采用化学气相沉积或者物理机械剥离等方法获取顶栅介电材料。
最后，在步骤S14中，通过光刻定义顶栅电极图案，并淀积一层金属。本实例中，具体步骤和要求与步骤S12相同，最后形成金属栅电极。
根据本发明可制备基于双极性二维材料的双栅结构非易失性电荷陷阱存储器，从而实现高性能的新型存储器。
以上，针对本发明的基于双极性二维材料的双栅结构非易失性电荷陷阱存储器制备方法进行了详细地说明，但本发明不限于以上的例子，在不脱离本发明的要旨的范围中，当然也可以进行各种的改良、变形。
Claims (10)
1.一种基于双极性二维材料的双栅结构非易失性电荷陷阱存储器的制备方法，其特征在于，具体步骤为：
（1）在衬底上制备第一层双极性二维材料薄膜；所述衬底为带有氧化绝缘层的高掺杂硅底，硅衬底作为背栅；
（2）在生长了第一层双极性二维材料的样品上形成特定图形的金属源漏电极；
（3）在第一层双极性二维材料样品上形成源漏电极后生长第二层二维材料作为顶栅介电层；
（4）在生长了第二层顶栅介电层的样品上形成特定图形的金属顶栅电极。
2.根据权利要求1所述的制备方法，其特征在于，步骤（1）中所述二维材料为二硒化钨或二碲化钼。
3.根据权利要求1或2所述的制备方法，其特征在于，步骤（1）中所述氧化绝缘层的厚度为80至90纳米；所述氧化绝缘层为二氧化硅或氧化铪。
4.根据权利要求3所述的制备方法，其特征在于，步骤（2）中所述形成金属源漏电极的方法为：采用光刻工艺，在所述样品上将光刻胶曝光成所需的电极图形；然后在样品上淀积金属，在丙酮中剥离形成源漏电极。
5.根据权利要求4所述的制备方法，其特征在于，步骤（2）中所述光刻工艺为紫外光刻或者电子束光刻工艺；所述淀积金属的方法为电子束蒸发或物理气相沉积。
6.根据权利要求4或5所述的制备方法，其特征在于，步骤（2）中所述金属为Au、Cr、Pt或Ag。
7.根据权利要求6所述的制备方法，其特征在于，步骤（3）中所述顶栅介电层为三氧化二铝；所述顶栅介电层的生长工艺为原子层沉积。
8.根据权利要求7所述的制备方法，其特征在于，步骤（3）中所述顶栅介电层厚度为30至40纳米。
9.根据权利要求7所述的制备方法，其特征在于，步骤（4）中所述形成金属顶栅电极的方法和材料同步骤（2）。
10.由权利要求1-9之一所述制备方法制备得到的基于双极性二维材料的双栅结构非易失性电荷陷阱存储器，以双极性二维材料作为沟道材料，以高κ介电材料同时作为电荷捕获层和电荷阻挡层，应用双栅结构调控沟道载流子的极性，实现动态可配置的多级单元存储特性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910041497.4A CN109801921A (zh) | 2019-01-16 | 2019-01-16 | 一种双栅非易失电荷陷阱存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910041497.4A CN109801921A (zh) | 2019-01-16 | 2019-01-16 | 一种双栅非易失电荷陷阱存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109801921A true CN109801921A (zh) | 2019-05-24 |
Family
ID=66559537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910041497.4A Pending CN109801921A (zh) | 2019-01-16 | 2019-01-16 | 一种双栅非易失电荷陷阱存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109801921A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141884A (zh) * | 2021-12-14 | 2022-03-04 | 上海集成电路制造创新中心有限公司 | 可重构肖特基二极管 |
| CN117038709A (zh) * | 2023-10-07 | 2023-11-10 | 之江实验室 | 一种可重构二维沟道晶体管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102203974A (zh) * | 2008-10-29 | 2011-09-28 | 皇家飞利浦电子股份有限公司 | 双栅极场效应晶体管和生产双栅极场效应晶体管的方法 |
| CN104617099A (zh) * | 2015-01-23 | 2015-05-13 | 清华大学 | 有机铁电栅石墨烯柔性存储器件及其制造方法 |
| CN106920851A (zh) * | 2017-03-10 | 2017-07-04 | 同济大学 | 一种非易失性的可编程pn结存储器 |
-
2019
- 2019-01-16 CN CN201910041497.4A patent/CN109801921A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102203974A (zh) * | 2008-10-29 | 2011-09-28 | 皇家飞利浦电子股份有限公司 | 双栅极场效应晶体管和生产双栅极场效应晶体管的方法 |
| CN104617099A (zh) * | 2015-01-23 | 2015-05-13 | 清华大学 | 有机铁电栅石墨烯柔性存储器件及其制造方法 |
| CN106920851A (zh) * | 2017-03-10 | 2017-07-04 | 同济大学 | 一种非易失性的可编程pn结存储器 |
Non-Patent Citations (1)
| Title |
|---|
| ENZE ZHANG: "Tunable charge-trap memory based on few-layer MoS2", 《ACS NANO》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114141884A (zh) * | 2021-12-14 | 2022-03-04 | 上海集成电路制造创新中心有限公司 | 可重构肖特基二极管 |
| CN117038709A (zh) * | 2023-10-07 | 2023-11-10 | 之江实验室 | 一种可重构二维沟道晶体管及其制备方法 |
| CN117038709B (zh) * | 2023-10-07 | 2024-01-26 | 之江实验室 | 一种可重构二维沟道晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985019B2 (en) | Method of forming a semiconductor device using layered etching and repairing of damaged portions | |
| JP5390715B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| US6913984B2 (en) | Method of manufacturing memory with nano dots | |
| US7635628B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN101252148B (zh) | 非易失性电子存储器件及其制作方法 | |
| CN108649031A (zh) | 基于自整流特性材料的二维超快准非易失存储器及其制备方法 | |
| Mai et al. | Memristive and neuromorphic behavior in a LixCoO2 nanobattery | |
| JP4594971B2 (ja) | 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法 | |
| Belete et al. | Nonvolatile resistive switching in nanocrystalline molybdenum disulfide with ion‐based plasticity | |
| Rahaman et al. | Enhanced nanoscale resistive switching memory characteristics and switching mechanism using high-Ge-content Ge 0.5 Se 0.5 solid electrolyte | |
| CN109801921A (zh) | 一种双栅非易失电荷陷阱存储器及其制备方法 | |
| CN115498035A (zh) | 一种可重构高迁移率场效应晶体管及其制备方法 | |
| CN113140675A (zh) | 基于铁电掺杂的pn结存储器件 | |
| CN102208346A (zh) | 非易失性电荷捕获型存储器件、其制备方法及应用 | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| WO2020139141A1 (ru) | Способ изготовления мемристора с наноконцентраторами электрического поля | |
| CN103956325B (zh) | 一种多层复合氧化物高k介质薄膜晶体管的制备方法 | |
| CN110178221B (zh) | 一种基于二维材料的晶体管及其制备方法和晶体管阵列器件 | |
| CN109887921A (zh) | 一种基于二维半导体材料的围栅存储器及其制备方法 | |
| Yeh et al. | 0.5 T0. 5R-introducing an ultra-compact memory cell enabled by shared graphene edge-contact and h-BN insulator | |
| WO2017124443A1 (zh) | 一种基于多层氮化硼的rram器件及其制备方法 | |
| CN101587905A (zh) | 一种相变纳米晶体管单元器件及其制作方法 | |
| KR100694316B1 (ko) | 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법 | |
| KR100765377B1 (ko) | ＳｉＯ₂박막 내 금속 나노 결정체의 형성방법 | |
| CN109801920A (zh) | 基于柔性二维半导体沟道量子点的存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190524 |
|
| WD01 | Invention patent application deemed withdrawn after publication |