KR100977189B1 - 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법 - Google Patents

다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법 Download PDF

Info

Publication number
KR100977189B1
KR100977189B1 KR1020080023654A KR20080023654A KR100977189B1 KR 100977189 B1 KR100977189 B1 KR 100977189B1 KR 1020080023654 A KR1020080023654 A KR 1020080023654A KR 20080023654 A KR20080023654 A KR 20080023654A KR 100977189 B1 KR100977189 B1 KR 100977189B1
Authority
KR
South Korea
Prior art keywords
metal oxide
nanobelt
semiconductor layer
field effect
effect transistor
Prior art date
Application number
KR1020080023654A
Other languages
English (en)
Other versions
KR20090098341A (ko
Inventor
김일두
홍재민
최승훈
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020080023654A priority Critical patent/KR100977189B1/ko
Publication of KR20090098341A publication Critical patent/KR20090098341A/ko
Application granted granted Critical
Publication of KR100977189B1 publication Critical patent/KR100977189B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터와 그 제조방법에 관한 것으로서, 고분자와 금속염 전구체를 포함하는 혼합 용액을 방사하여 생성한 개별 복합 나노선(나노섬유) 또는 복합 나노선 네트워크를 열압착하거나 열가압한 뒤 고분자 제거 및 금속염의 산화를 위한 열처리를 실시하여 나노벨트 구조 또는 나노벨트 네트워크(매트) 구조의 금속산화물 박층을 형성하고 이 나노벨트 구조 또는 나노벨트 네트워크 구조의 금속산화물 박층을 활성층(active channel, 반도체층)으로 이용할 수 있도록 구성됨으로써, 전기적 안정성이 우수하고, 활성층의 비표면적이 크게 증대되어 반응성이 뛰어난 전계효과 트랜지스터와 그 제조방법에 관한 것이다.
전계효과 트랜지스터, 다결정, 금속산화물, 반도체층, 활성층, 나노벨트, 나노벨트 네트워크, 금속염, 고분자, 방사, 전기방사, 폴리머, 나노선, 나노선 네트워크, 열압착, 열처리

Description

다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터와 그 제조방법{Polycrystalline Metal Oxide Nanobelt Network Based Field Effect Transistor and Fabrication Method of the same}
본 발명은 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터와 그 제조방법에 관한 것으로서, 더욱 상세하게는 고분자와 금속염 전구체가 포함된 혼합 용액을 방사하여 생성한 개별 복합 나노선 또는 복합 나노선 네트워크를 열압착 및 열처리하여 나노벨트 구조 또는 나노벨트 네트워크(매트) 구조의 금속산화물 박층을 형성하고 상기 금속산화물 박층을 활성층으로 활용토록 구성한 전계효과 트랜지스터와 그 제조방법에 관한 것이다.
최근 들어 나노선(nanowire, nanofiber)을 반도체 활성층(active layer)으로 이용하는 트랜지스터의 개발이 활발히 진행이 되고 있다. 단결정(single crystal) 나노선 트랜지스터는 높은 전자이동도(electron mobility)(트랜지스터가 얼마나 빨리 작동하고 얼마나 많은 전류를 수송할 수 있는가를 결정하는 것임) 특 성을 바탕으로 링 오실레이터(ring oscillators), 메모리 소자 등에 응용이 가능하다. 또한 이러한 나노선 기반의 트랜지스터는 외부 자극(가스/바이오 분자)에 대해 그 반응성이 크기 때문에 가스센서(gas sensors), 습도센서, UV 디텍터(Detector), DNA 센서 등으로도 활용이 가능하다. 이는 박막이나 벌크 상태의 트랜지스터와는 달리 나노선을 이용하는 경우에 표면적/부피의 비율이 매우 크기 때문이다. 따라서 미세한 표면 상호작용이 신호로 나타날 수 있어 단일 분자의 검출도 가능하다. 또한 나노선 트랜지스터는 도핑 등의 조절 및 반도체의 조성비 변화 등을 통해 상대적으로 손쉽게 반도체의 타입(n-형/p-형) 조절이 용이하다.
이러한 나노선의 제조에 있어서도, 기존의 탄소나노튜브를 이용하는 경우와, Si과 같은 금속 반도체 나노선 및 금속산화물 기반의 나노선 등 다양한 적용이 가능하다. 특히 ZnO, SnO2, In2O3와 같은 금속산화물 반도체 나노선은 트랜지스터의 활성층으로 사용이 가능하므로 다양한 응용을 위해 활발히 연구되어 오고 있다 [H. T. Ng et al, Nano Letters Vol 4, 1247-1252, 2004 (단결정 ZnO 이용); Y. W. Heo et al, Applied Physics Letters Vol 85, 2274-2276, 2004 (단결정 ZnO 이용); F. Liu et al, Applied Physics Letters Vol. 86, 213101, 2005 (단결정 In2O3 이용); S. H. Ju et al, Applied Physics Letters Vol 89, 193506, 2006 (단결정 ZnO 이용)].
최근에는 이러한 개별 단결정 나노선 제조의 낮은 재현성 및 콘택트(contact) 문제, 어셈블리의 문제점 등을 고려하여, 개별 단결정 나노선이 아닌, 나노선의 네트워크를 이용한 연구도 일부 보고가 되고 있다[E. N. Dattoli et al, Nano Letters Vol 7, 2463-2469, 2007]. 이 경우에도 SnO2 단결정을 길게 성장을 시켜서 네트워크 기반의 트랜지스터를 제조하는 내용을 소개하고 있다. 그러나, 이러한 단결정의 제조 공정 온도는 노(furnace)에서 900℃ 이상의 온도에서 1시간 정도 열처리를 실시하여 얻기 때문에[Nano Letters Vol 7, 2463-2469, 2007], 실용화 측면에서 제약을 많이 받을 수 있다.
또한 나노선 기반의 전자소자와 관련하여, 트랜지스터 기반의 로직 회로[한국 특허 제593257호], 둥근 실리콘 나노와이어를 이용한 다중 게이트 전계효과 트랜지스터[한국 특허 제593369호], 나노와이어 기반 센서 및 트랜지스터[미국 특허 제7129554호, 제7301199호] 등 다수의 특허들이 소개가 되고 있지만, 대부분이 단결정 Si 나노와이어, 카본 나노튜브, 내지는 단결정(Single Crystal)의 금속산화물 반도체를 기반으로 하여 구성이 되고 있다.
그러나, 상기와 같이 여러 문헌 등에서 우수한 특징을 소개하고 있지만, 대규모 시장의 발생이 잘 일어나지 않는 것은, 재현성(reproducibility)과 어셈블리 (assembly) 관점에서 여전히 나노센서 물질이나 나노센서 소자를 제조하는 공정이 현 단계에서 매우 어렵기 때문이다.
특히, 금속산화물 기반의 나노선을 제조하기 위해서 다양한 연구들이 진행이 되어 왔지만, Robust 트랜지스터를 제조하기 위해서는 재현성, 콘택트 문제(contact issue), 어셈블리 등의 여러 문제점이 우선적으로 해결이 되어야 한다. 또한 나노선의 성장 온도가 500℃ 미만으로 높지 않아서, 반도체 공정과도 잘 접목이 되고, 나노선 합성에 필요한 생산율과 생산비용을 크게 줄일 수 있으며, 대면적의 양산이 가능한 제조 공정기술이 필수적으로 요구되고 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서,
첫째, 나노그레인 또는 나노입자로 구성된 다결정(Polycrystalline) 구조를 가진 금속산화물 기반의 나노벨트/나노벨트 네트워크를 활용한 전계효과 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.
둘째, 다결정 구조를 가진 금속산화물 나노벨트/나노벨트 네트워크를 활성층(active channel)으로 이용함으로써, 전기적 안정성이 우수하고, 활성층의 비표면적이 증대되어 반응성이 향상되는 트랜지스터를 제공하는데 그 목적이 있다.
셋째, 다결정 구조의 금속산화물 나노벨트/나노벨트 네트워크와 게이트 절연막 사이의 접착 특성을 높여서 전기적, 기계적, 열적 안정성이 높은 트랜지스터 소자를 제공하는데 그 목적이 있다.
넷째, 본 발명은 다결정 구조의 금속산화물 나노벨트/나노벨트 네트워크를 기반으로 한 트랜지스터를 가스센서, 바이오센서, UV 디텍터(Detector) 등에 활용할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은, 기판, 게이트 전극, 게이트 절연막, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하여 구성된 전계효과 트랜지스터에 있어서,
상기 금속산화물 반도체층이,
나노그레인 또는 나노입자로 구성되어 있으면서 개별 나노선이 압착된 다결정 나노벨트 구조 또는 나노선 네트워크가 압착된 다결정 나노벨트 네트워크 구조를 가진 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물층을 반도체층으로 하는 전계효과 트랜지스터를 제공한다.
또한 본 발명은, 기판, 게이트 전극, 게이트 절연막, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하여 구성된 전계효과 트랜지스터의 제조방법에 있어서,
게이트 전극이 형성된 기판에서 게이트 절연막을 형성하고, 이후 소스 전극 및 드레인 전극을 형성한 뒤 나노그레인 또는 나노입자로 구성된 다결정 나노벨트 구조 또는 다결정 나노벨트 네트워크 구조의 반도체층을 형성하거나, 나노그레인 또는 나노입자로 구성된 다결정 나노벨트 구조 또는 나노벨트 네트워크 구조의 반도체층을 형성한 뒤 소스 전극 및 드레인 전극을 형성하되,
상기 다결정 나노벨트 구조 또는 다결정 나노벨트 네트워크 구조의 반도체층을 형성하는 과정은,
고분자와 금속염 전구체를 포함하는 혼합 용액을 방사하여 상기 고분자와 금속염 전구체가 혼합된 개별 복합 나노선 또는 복합 나노선 네트워크를 생성하는 단계와;
상기 고분자/금속염 복합 나노선 또는 복합 나노선 네트워크를 열압착 또 는 열가압하여 나노벨트화하는 단계와;
이후 나노벨트를 열처리하여 고분자가 제거되고 금속염이 산화되도록 함으로써, 개별 복합 나노선이 압착된 형태의 다결정 나노벨트 구조의 금속산화물층을 형성하거나, 복합 나노선 네트워크가 압착된 형태의 다결정 나노벨트 네트워크 구조의 금속산화물층을 형성하는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법을 제공한다.
이에 따라 상기한 본 발명의 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터와 그 제조방법에 의하면, 고분자와 금속염 전구체를 포함하는 혼합 용액을 방사하여 생성한 개별 복합 나노선(나노섬유) 또는 복합 나노선 네트워크를 열압착하거나 열가압한 뒤 고분자 제거 및 금속염의 산화를 위한 열처리를 실시하여 나노벨트 구조 또는 나노벨트 네트워크(매트) 구조의 금속산화물 박층을 형성하고 이 나노벨트 구조 또는 나노벨트 네트워크 구조의 금속산화물 박층을 활성층(active channel, 반도체층)으로 이용할 수 있도록 구성됨으로써, 전기적 안정성이 우수하고, 활성층의 비표면적이 크게 증대되어 반응성이 뛰어난 전계효과 트랜지스터를 제공할 수 있게 된다.
또한 사용되는 금속염의 종류와 혼합 비율을 손쉽게 조절하여 다양한 금속산화물의 나노벨트 또는 나노벨트 네트워크 구조의 반도체층을 채널층으로 이용할 수 있는 트랜지스터의 제조 공정을 제공할 수 있다
또한 전기적 안정성이 우수한 본 발명의 트랜지스터 특성을 바탕으로 반응성이 우수한 트랜지스터 기반 센서의 제조 및 응용이 가능해진다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 더욱 상세히 설명하면 다음과 같다.
우선, 본 발명에 따른 나노선, 나노벨트 및 나노벨트 네트워크의 제조방법에 대해 구체적으로 살펴보면 다음과 같다.
본 발명에서 금속산화물 나노벨트 및 나노벨트 네트워크의 제조는 점도가 큰 고분자 용액에 금속염 전구체를 녹인 용액을 전기방사(electro-spinning) 등의 방법으로 방사하여 복합 나노선을 생성한 뒤 이를 벨트화하는 과정, 예컨대 사용된 고분자의 유리전이 온도보다 높은 온도에서 열압착 또는 열가압한 뒤 400℃ 이상의 온도에서 열처리하는 과정을 필요로 한다. 여기서, 전기방사를 통해 개별 나노선 또는 나노선 네트워크(나노선이 네트워크 구조로 엉켜져 있는 것임) 형태로 된 나노선 구조를 얻을 수 있으며, 이러한 나노선 및 나노선 네트워크를 얻기 위한 전기방사 용액은 고분자 폴리머 기질과 금속염 전구체를 물, 에탄올, THF(Tetrahydrofuran), DMF(Dimethylformamide), DMAc(Dimethylacetamide), 톨루엔(Toluene) 등과 같은 용매 내에 용해시켜서 얻은 것이다.
고분자와 금속염 전구체를 포함하는 혼합 용액, 즉 전기방사 용액은 전기방사시 게이트 절연막, 즉 패턴된 게이트 전극 위에 형성된 게이트 절연막 위에 나노선 내지 나노선 네트워크를 형성하기에 적정한 점도를 갖는 것이 바람직하며, 고분자 폴리머로는 열경화성 및 열가소성 수지를 사용할 수 있다. 예로서, 폴리메틸메타아크릴레이트(PMMA), 폴리비닐피롤리돈(PVP), 폴리비닐아세테이트(PVAc), 폴리비닐알콜(PVA), 폴리스티렌(PS) 등의 올레핀계 고분자 중에 적어도 어느 하나를 선택할 수 있다.
또한 금속염으로는 아연염(염화아연, 초산아연, 황산아연, 질산아연, 브롬화아연 등), 인듐염(염화인듐, 초산인듐, 황산인듐, 질산인듐 등), 갈륨염(염화갈륨, 초산갈륨, 황산갈륨, 질산갈륨 등), 주석염(염화주석, 초산주석, 황산주석, 질산주석, 브롬화주석 등) 등과 같은 염들 중에 선택된 하나 내지는 이들의 화학양론비를 맞춘 혼합염을 사용할 수 있다. 이와 같이 상기한 고분자 및 금속염을 사용하여 위에서 언급된 고분자/금속염 개별 복합 나노선 또는 복합 나노선 네트워크를 게이트 절연막 위에 형성할 수 있다.
이렇게 형성된 개별 복합 나노선 또는 복합 나노선 네트워크를 열처리 과정 내지 열압착/열처리 과정을 거쳐 1 ~ 3 ㎛ 내외의 폭과 20 ~ 50 nm의 두께를 가진 개별 나노벨트 구조의 금속산화물 박층 또는 나노벨트가 네트워크 구조를 형성하고 있는 나노벨트 네트워크 구조의 박층을 제조하는 것이 가능하다. 본 발명에 따른 트랜지스터에서, 금속산화물 반도체층(활성층)으로서, 0.5 ~ 5 ㎛의 폭과 10 ~ 100 nm의 두께를 가진 나노벨트 또는 나노벨트 네트워크 구조의 금속산화물 박층을 제 조하는 것이 바람직하며, 더욱 바람직하게는 원활한 소자 동작을 위해 금속산화물 반도체층(활성화층)으로서 1 ~ 3 ㎛의 폭과 20 ~ 50 nm의 두께를 가진 나노벨트 구조 또는 나노벨트 네트워크 구조의 금속산화물 박층을 형성하는 것이 좋다.
본 발명에 따른 트랜지스터의 금속산화물 반도체층(활성층) 제조 과정에서, 열처리 과정을 통해서만 개별 복합 나노선 또는 복합 나노선 네트워크를 벨트화하여, 고분자가 제거되고 금속염이 산화된 나노벨트 구조 또는 나노벨트 네트워크 구조의 반도체층을 제조할 수 있고[열압착 없이 열처리], 보다 바람직하게는 열압착 과정을 통해 나노선 또는 나노선 네트워크를 나노벨트 구조로 만들어준 뒤 나노벨트를 열처리하여, 고분자들이 제거되고 금속염이 산화된 나노벨트 구조 또는 나노벨트 네트워크 구조의 반도체층을 제조할 수 있다[열압착 후 열처리].
여기서, 반도체층의 제조를 위해 열처리 과정을 거치게 되면, 사용된 고분자들이 분해되어 제거되고 또한 금속염들이 산화되면서 ZnO, SnO2, In2O3, Ga2O3 등의 나노벨트 또는 나노벨트 네트워크 구조의 금속산화물 박층을 만들 수 있다.
이하, 본 명세서에서는 명확한 구분을 위해 고분자와 금속염을 포함하는 혼합 용액을 방사하여 생성한 개별 복합 나노선을 열압착(또는 열가압)한 뒤 열처리하여, 고분자가 제거되고 개별 복합 나노선이 벨트 형태로 압착된 구조를 나노벨트로 칭하기로 한다.
또한 본 명세서에서는 고분자와 금속염을 포함하는 혼합 용액을 방사하여 복합 나노선이 네트워크 구조를 이루고 있는 복합 나노선 네트워크를 생성하고 이를 열압착(또는 열가압)한 뒤 열처리함으로써, 고분자가 제거되고 복합 나노선 네트워크가 벨트 형태로 압착되어 전체적으로 나노벨트가 네트워크 구조를 형성하고 있는 구조를 나노벨트 네트워크 또는 나노벨트 매트 또는 간단히 나노매트(이하, 나노벨트 네트워크와 혼용하여 기재함)로 칭하기로 한다.
요컨대 상기 나노벨트는 개별 복합 나노선이 열압착 및 열처리되어 벨트 형태로 압착된 형태의 나노 구조체(박층을 형성하는 것임)이고, 상기 나노벨트 네트워크는 복합 나노선 네트워크(나노선이 네트워크를 이루면서 엉켜있는 것임)가 열압착 및 열처리되어 벨트(각 복합 나노선이 벨트화된 것임)가 네트워크 구조를 이루고 있는 나노 구조체(박층을 형성하는 것임)인 것이다.
또한 재료에 따라서는 개별 복합 나노선 또는 복합 나노선 네트워크를 열압착 없이 열처리하는 것만으로, 복합 나노선이 옆으로 퍼지면서 벨트 구조를 이룰 수 있는 바, 개별 복합 나노선을 열처리하거나 복합 나노선 네트워크를 열처리하는 것만으로 벨트 또는 벨트 네트워크 구조의 금속산화물 박층을 형성할 수 있으며, 이러한 금속산화물 박층을 트랜지스터의 반도체층으로 형성할 수 있다. 물론 이때 열처리로 고분자가 제거되고 금속염이 산화되어, 트랜지스터에서 원하는 반도체층인 금속산화물 박층이 형성된다.
폴리머 기질과 혼합하는 금속염 전구체는, InaGabZncSndOx(0≤a,b,c,d)의 금속산화물과 같이, 사용되는 금속염 전구체의 당량비를 조절하여 원하는 조성비의 새로운 금속산화물을 만들어 사용할 수 있다. 상기 a,b,c,d 간은 어떠한 조합도 허 용될 수 있다. 예로서, InGaZnO4, Zn2SnO4, In2Zn3O6, ZnGa2O4, InGaO3 등이 가능하며, 특성 조성비 선택에 제한을 두지 않는다. 또한 본 발명의 트랜지스터에서 금속산화물 반도체층은, Al 및 Ga 중 적어도 하나의 원소가 소량 도핑된 ZnO로 구성된 나노벨트 또는 나노벨트 네트워크 구조의 금속산화물 박층이거나, ZnRh2O4, SrCu2O2 또는 CuO의 p-형 금속산화물로 이루어진 나노벨트 또는 나노벨트 네트워크구조의 금속산화물 박층이 될 수 있다. 물론, 이하의 금속염 전구체에서 상기한 금속산화물의 나노벨트 및 나노벨트 네트워크를 형성할 수 있는 것이라면 특정 전구체로 제약을 두지 않는다.
고분자는 용매 부피의 8 내지 15 wt%가 되도록 하며, 금속염 전구체의 양은 용매 부피의 10 내지 25 wt%가 되도록 한다. 본 발명의 실시예에 따라 전기방사시 용매의 증발을 촉진시켜주는 역할을 하는 아세트산을 금속염 전구체와 동일한 몰(mol) 양으로 고분자/금속염 전구체 용액에 넣어준다.
반도체층의 제조를 위해 열압착(또는 열가압) 과정을 거치게 되면, 나노선 또는 나노선 네트워크는 전체적으로 용융이 되어 나노벨트화되고, 하부에 있는 게이트 절연막과의 접착 특성이 크게 개선이 된다. 이때, 복합 나노선의 고분자를 유리전이온도 이상의 온도에서 압력을 가함으로써 부분 또는 전체적으로 용융하여 접착력을 높여주게 된다.
이와 같이 열압착 과정을 통해 게이트 절연막 위의 나노선 또는 나노선 네트워크를 벨트 구조로 만들어주고, 이어 상기한 열처리 과정을 통해 고분자를 제거하 면서 금속염을 산화시켜 최종의 나노벨트 또는 나노벨트 네트워크 구조를 얻을 수 있게 된다. 전기방사기법을 통해 얻어진 나노벨트 및 나노벨트 네트워크는 다결정 구조를 가지고 있어서, 미세한 나노그레인 또는 나노입자들로 구성된 형태로 존재하여 표면적이 크게 증대가 된다. 표면적 증가에 따른 반응면적 확대에 기인하여 가스 및 바이오 물질과의 반응성이 크게 높아질 수 있는 장점을 가질 수 있다.
상기한 반도체층 제조 과정에서, 열을 가함과 동시에 프레스 하는 열압착 대신, 고분자의 유리전이온도 이상의 온도를 갖는 압축공기를 이용하여 가압함으로써 고분자의 용융을 유도하는 열가압 공정이 이용될 수도 있다.
본 발명의 나노그레인 또는 나노입자들을 포함한 다결정 나노벨트 및 나노벨트 네트워크(매트)를 반도체층으로 구성하는 트랜지스터의 제조과정을 구체적으로 살펴보면 다음과 같다.
첨부한 도 1a 및 도 1b는 본 발명의 실시예에 따른 금속산화물 나노벨트 및 금속산화물 나노벨트 네트워크를 포함하는 전계효과 트랜지스터(10)의 구성을 보여주는 단면도이다. 도면부호 11은 기판을 나타내고, 도면부호 12는 게이트 전극을 나타내며, 도면부호 13은 게이트 절연막을, 도면부호 14a는 금속산화물 나노벨트 반도체층을, 도면부호 14b는 금속산화물 나노벨트 네트워크 반도체층을 각각 나타낸다. 또한 도면부호 15a는 소스 전극을, 15b는 드레인 전극을 각각 나타낸다.
본 발명의 실시예에 따른 기판(11) / 게이트 전극(12) / 게이트 절연막(13) / 다결정 금속산화물 나노벨트 또는 나노벨트 네트워크(14b) / 소스 전극 및 드레 인 전극(15a,15b) 순의 적층 구조를 갖는 전계효과 트랜지스터 소자의 경우에 다음과 같은 단계를 통해서 제조한다.
1) 게이트 전극(12)을 형성하기 위해 기판(11)의 상부에 게이트 전극층용 박막을 형성한 뒤 패터닝하는 단계를 실시한다. 후술하는 본 발명의 실시예와 같이 N++ Si 백게이트(backgate)를 사용할 수 있다.
2) 이후 상기와 같이 형성된 게이트 전극(12) 위에 게이트 절연막(13)을 형성하는 단계를 실시한다. 본 발명에서 100nm 두께의 SiO2 절연막을 사용할 수 있다.
3) 이후 상기와 같이 형성된 게이트 절연막(13)의 상부에 금속산화물 나노벨트(14a) 또는 금속산화물 나노벨트 네트워크(14b)를 형성한 뒤 패터닝하는 단계를 실시한다. 본 발명에서 나노벨트 및 나노벨트 네트워크는 섀도우 마스크를 이용해 패터닝될 수 있다.
4) 그리고, 상기 금속산화물 나노벨트(14a) 또는 금속산화물 나노벨트 네트워크(14b)를 형성한 뒤 소스 전극(15a) 및 드레인 전극(15b)을 형성하는 단계를 진행한다.
위의 과정에서 소스 전극 및 드레인 전극을 형성하고 그 이후 다결정 금속산화물 나노벨트 또는 다결정 금속산화물 나노벨트 네트워크를 형성하는 것도 가능하다. 즉, 기판 / 게이트 전극 / 게이트 절연막 / 소스 전극 및 드레인 전극 / 다결정 금속산화물 나노벨트 또는 나노벨트 네트워크 순의 적층 구조로 전계효과 트 랜지스터 소자를 구성할 수 있다.
또한 위의 과정에서 게이트, 소스, 드레인 전극은 Al, Au, Cr, Ti, Pt, ITO(In doped SnO2) 등으로 제조될 수 있다.
본 발명의 실시예에 따라 형성한 다결정 금속산화물 나노벨트 및 금속산화물 나노벨트 네트워크를 반도체층으로 포함하는 전계효과 트랜지스터는 다음의 과정에 따라 구체적으로 제조될 수 있다. 이하의 실시예들에서는 복합 나노선 또는 복합 나노선 네트워크 구조를 쉽게 얻을 수 있는 방법으로 전기방사법을 이용하였으나, 본 발명이 이에 한정되지 않으며, 예컨대 멜트블로운(melt-blown), 플래쉬방사(flash spinning), 정전멜트블로운(electrostaticmelt-blown) 방법 등을 이용할 수도 있다.
실시예 1 : 4성분계 InGaZnO4 나노벨트 및 InGaZnO4 나노벨트 네트워크를 이용한 전계효과 트랜지스터의 제조
본 발명의 실시예로서 InGaZnO4 나노벨트 및 InGaZnO4 나노벨트 네트워크(매트)를 반도체층으로 이용한 트랜지스터는, 폴리비닐아세테이트와 염화인듐, 염화갈륨, 초산아연 이수화물, SiO2 게이트 절연막, 불순물이 과잉 도핑된 실리콘 웨이퍼(기판), 알루미늄 전극을 이용하여 제조하였다.
먼저, 초산아연 이수화물 1.09g(5mmol), 염화인듐 1.109g(5mmol), 염화갈륨 0.88g(5mmol)을 DMF(Dimethylformamide) 7.5g에 녹인다. 그 후 폴리비닐아세테이 트(분자량: 100만) 1.5g을 DMF 7.5g에 녹이고, 이 두 용액을 섞어서 10분간 교반하여 준다. 그리고, 이 용액에 초산 1g을 넣어준 뒤 다시 5분간 교반하여 준다.
이렇게 준비한 용액을 20ml 주사기(syringe pump)에 채운 뒤 서서히 분출시켜(10ml/min) 전기방사(습도: 30%, 가용전압: 12.5kV, 주변온도: 31℃)하면, 용매가 증발하면서 졸-겔 반응에 의해 고체 형태의 폴리비닐아세테이트/염화인듐, 염화갈륨, 초산아연 이수화물 복합 나노선을 얻을 수 있다.
이후 이러한 개별 복합 나노선 몇 가닥을 사용하여 나노벨트를 얻을 수 있다. 즉, 상기 복합 나노선을, 불순물이 과잉 도핑된 실리콘 웨이퍼에 SiO2 박막(게이트 절연막임)을 100nm로 증착한 기판(n++ Si/SiO2) 위에, 몇 가닥 올리고, 이 결과물을 500 ~ 800 ℃에서 40분간 열처리하여 벨트화함으로써 InGaZnO4 나노벨트를 얻을 수 있다[열압착 없이 열처리].
여기에 마스크를 씌운 뒤 전자빔 증착기(e-beam evaporator)를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성함으로써 트랜지스터를 구성할 수 있게 된다.
다음으로, InGaZnO4 나노벨트 네트워크(매트) 기반 트랜지스터의 제조시에는, n++ Si/SiO2 기판 위에 폴리비닐아세테이트/염화인듐, 염화갈륨, 초산아연 이수화물 복합 나노선 100㎕를 네트워크 구조로 생성하여 올린 뒤, 열압착기(lamination machine)로 120℃에서 0.1MPa 이상의 압력을 가하여 프레스 함으로 써 나노벨트 구조로 만들고, 이 결과물을 500 ~ 800 ℃에서 40분간 열처리하여 나노벨트 네트워크 구조를 얻는다[열압착 후 열처리]. 여기에 마스크를 씌운 뒤 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성해주면 InGaZnO4 나노벨트 네트워크 기반 트랜지스터를 만들 수 있다.
실시예 2 : 3성분계 Zn2SnO4 나노벨트 및 Zn2SnO4 나노벨트 네트워크를 이용한 전계효과 트랜지스터의 제조
본 발명의 실시예로서 Zn2SnO4 나노벨트 및 나노벨트 네트워크(매트)를 반도체층으로 이용한 트랜지스터는, 폴리비닐아세테이트와 초산아연, 초산주석, SiO2 게이트 절연막, 불순물이 과잉 도핑된 실리콘 웨이퍼, 알루미늄 전극을 이용하여 제조하였다.
먼저, 초산주석 1.77g과 초산아연 2.195g을 DMF(Dimethylformamide) 7.5g에 녹인다. 그 후 폴리비닐아세테이트(분자량: 100만) 1.5g을 DMF 7.5g에 녹이고, 이 두 용액을 섞어서 10분간 교반하여 준다. 그리고, 이 용액에 초산 1g을 넣어준 뒤 다시 5분간 교반하여 준다.
이렇게 준비된 용액을 20ml 주사기에 채운 뒤 서서히 분출시켜(10ul/min) 전기방사(습도: 30%, 가용전압: 10.1kV, 주변온도: 31℃)하면, 용매가 증발하면서 졸-겔 반응에 의해 고체 형태의 폴리비닐아세테이트/초산아연, 초산주석 복합 나노선을 얻을 수 있다.
이후 이러한 개별 복합 나노선 몇 가닥을 사용하여 나노벨트를 얻을 수 있다. 즉, 상기 복합 나노선을, 불순물이 과잉 도핑된 실리콘 웨이퍼에 SiO2 박막을 100nm로 증착한 기판(n++ Si/SiO2) 위에, 몇 가닥 올리고, 이 결과물을 500 ~ 900 ℃에서 40분간 열처리하여 벨트화함으로써 ZnO2SnO2 나노벨트를 얻을 수 있다.
여기에 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성함으로써 트랜지스터를 구성할 수 있게 된다.
다음으로, Zn2SnO4 나노벨트 네트워크(매트) 기반 트랜지스터의 제조시에는, n++ Si/SiO2 기판 위에 폴리비닐아세테이트/초산아연, 초산주석 복합 나노선 100㎕를 네트워크 구조로 생성하여 올린 뒤, 열압착기로 120℃에서 0.1MPa 이상의 압력을 가하여 프레스 해줌으로써 나노벨트 구조로 만들고, 이 결과물을 500 ~ 900 ℃에서 40분간 열처리하여 나노벨트 네트워크 구조를 얻는다. 여기에 소스/드레인 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성해주면 Zn2SnO4 나노벨트 네트워크 기반 트랜지스터를 만들 수 있다.
실시예 3 : ZnO 나노벨트 및 ZnO 나노벨트 네트워크를 이용한 전계효과 트랜지스터의 제조
본 발명의 실시예로서 ZnO 나노벨트 및 ZnO 나노벨트 네트워크(매트)를 반도 체층으로 이용한 트랜지스터는, 폴리비닐아세테이트와 초산아연 이수화물, SiO2 게이트 절연막, 불순물이 과잉 도핑된 실리콘 웨이퍼(후면 게이트 전극으로 이용됨), 알루미늄 소소 및 드레인 전극을 이용하여 제조하였다.
먼저, 초산아연 이수화물 3.285g(15mmol)을 DMF(Dimethylformamide) 7.5g에 녹인다. 그 후 폴리비닐아세테이트(분자량: 100만) 1.5g을 DMF 7.5g에 녹이고, 이 두 용액을 섞어서 10분간 교반해 준다. 그리고, 이 용액에 초산 1g을 넣어준 뒤 다시 5분간 교반해 준다.
이렇게 준비된 용액을 20ml 주사기에 채운 뒤 서서히 분출시켜(10ul/min) 전기방사(습도: 30%, 가용전압: 11kV, 주변온도: 31℃)하면, 용매가 증발하면서 졸-겔 반응에 의해 고체 형태의 폴리비닐아세테이트/초산아연 이수화물 나노선을 얻을 수 있다.
이후 이러한 개별 복합 나노선 몇 가닥을 사용하여 나노벨트를 얻을 수 있다. 즉, 상기 나노선을, 불순물이 과잉 도핑된 실리콘 웨이퍼 위에 SiO2 박막을 100nm로 증착한 기판(n++ Si/SiO2) 위에, 몇 가닥 올리고, 이 결과물을 550℃에서 40분간 열처리하면 열처리 과정 중에 고분자들이 변형되어 게이트 절연막 위에서 퍼져나가면서 분해가 되며, 최종적인 열처리 후에 도 6의 하단 부분에서 보여지는 것처럼 ZnO 나노벨트를 얻을 수 있다.
여기에 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성함으로써 트랜지스터를 구성할 수 있게 된다. 경우에 따라서는 섀도우 마스크를 사용할 수도 있고, 포토리소그래피 작업을 거쳐서 패터닝을 할 수도 있다.
다음으로, ZnO 나노벨트 네트워크(매트) 기반 트랜지스터의 제조시에는, n++ Si/SiO2 기판 위에 폴리비닐아세테이트/초산아연 이수화물 나노선 100㎕를 네트워크 구조로 생성하여 올린 뒤, 열압착기로 120℃에서 0.1MPa 이상의 압력을 가하여 프레스 한 후, 이 결과물을 550℃에서 40분간 열처리하여 나노벨트 네트워크 구조의 금속산화물 반도체층을 얻는다. 특히, 열압착 과정에서 나노벨트화되어 전계가 존재하는 상태에서 캐리어들의 흐름에 가장 용이한 반도체층 두께를 얻을 수 있다. 여기에 소스/드레인 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인을 형성해주면 ZnO 나노벨트 네트워크 기반 트랜지스터를 만들 수 있다.
하기에 기술하는 다양한 금속산화물 반도체 나노벨트 및 나노벨트 네크워크 기반 트랜지스터의 제조에도 유사한 원리가 적용이 된다.
실시예 4 : In2O3 나노벨트 및 In2O3 나노벨트 네트워크를 이용한 전계효과 트랜지스터의 제조
본 발명에서 In2O3 나노벨트 및 In2O3 나노벨트 네트워크(매트)를 반도체층으로 이용한 트랜지스터는, 폴리비닐아세테이트와 염화인듐, SiO2 게이트 절연막, 불순물이 과잉 도핑된 실리콘 웨이퍼, 알루미늄 전극을 이용하여 제조하였다.
먼저, 염화인듐 3.327g(15mmol)을 DMF(Dimethylformamide) 15g에 녹인다. 그 후 폴리비닐아세테이트(분자량: 100만) 1.5g을 염화인듐/DMF 용액에 넣어 녹인다. 이 용액에 초산 1g을 넣어준 뒤 다시 5분간 교반해 준다.
이렇게 준비된 용액을 20ml 주사기에 채운 뒤 서서히 분출시켜(10ml/min) 전기방사(습도: 30%, 가용전압: 13kV, 주변온도: 31℃)하면, 용매가 증발하면서 졸-겔 반응에 의해 고체 형태의 폴리비닐아세테이트/염화인듐 나노선을 얻을 수 있다.
이후 이러한 개별 복합 나노선 몇 가닥을 사용하여 나노벨트를 얻을 수 있다. 즉, 상기 나노선을, 불순물이 과잉 도핑된 실리콘 웨이퍼 위에 SiO2 박막을 100nm 증착한 기판(n++ Si/SiO2) 위에, 몇 가닥 올리고, 이 결과물을 550℃에서 40분간 열처리하면 In2O3 나노벨트를 얻을 수 있다.
여기에 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스/드레인 전극을 형성함으로써 트랜지스터를 구성할 수 있다.
다음으로, In2O3 나노벨트 네트워크(매트) 기반 트랜지스터의 제조시에는, n++ Si/SiO2 기판 위에 폴리비닐아세테이트/염화인듐 나노선 100㎕를 네트워크 구조로 생성하여 올린 뒤, 열압착기로 120℃에서 0.1MPa 이상의 압력을 가하여 프레스 한 후, 이 결과물을 550℃에서 40분간 열처리하여 나노벨트 네트워크 구조를 얻는다. 여기에 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성해주면 In2O3 나노벨트 네트워크 기반 트랜지스터 를 만들 수 있다.
실시예 5 : SnO2 나노벨트 및 SnO2 나노벨트 네트워크를 이용한 전계효과 트랜지스터의 제조
본 발명에서 SnO2 나노벨트 및 SnO2 나노벨트 네트워크를 반도체층으로 이용한 트랜지스터는, 폴리비닐아세테이트와 초산주석, SiO2 게이트 절연막, 불순물이 과잉 도핑된 실리콘 웨이퍼, 알루미늄 전극을 이용하여 제조하였다.
먼저, 초산주석 3g을 DMF(Dimethylformamide) 7.5g에 녹인다. 그 후 폴리비닐아세테이트(분자량: 100만) 1.5g을 DMF 7.5g에 녹이고, 이 두 용액을 섞어서 10분간 교반해 준다. 이 용액에 초산 1g을 넣어준 후 다시 5분간 교반해 준다.
이렇게 준비된 용액을 20ml 주사기에 채운 뒤 서서히 분출시켜(10ml/min) 전기방사(습도: 30%, 가용전압: 9.5kV, 주변온도: 31℃)하면, 용매가 증발하면서 졸-겔 반응에 의해 고체 형태의 폴리비닐아세테이트/초산주석 복합 나노선을 얻을 수 있다.
이후 이러한 개별 복합 나노선 몇 가닥을 사용하여 나노벨트를 얻을 수 있다. 즉, 상기 복합 나노선을, 불순물이 과잉 도핑된 실리콘 웨이퍼 위에 SiO2 박막을 100nm 증착한 기판(n++ Si/SiO2) 위에, 몇 가닥 올리고, 이 결과물을 550℃에서 40분간 열처리하면 SnO2 나노벨트를 얻을 수 있다.
여기에 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성함으로써 트랜지스터를 구성할 수 있다.
다음으로, SnO2 나노매트 트랜지스터의 제조시에는, n++ Si/SiO2 기판 위에 폴리비닐아세테이트/초산주석 복합 나노선 100㎕를 네트워크 구조로 생성하여 올린 뒤, 열압착기로 120℃에서 0.1MPa (0.05kgf/㎠) 이상의 압력을 가하여 프레스 한 후, 이 결과물을 550℃에서 40분간 열처리하여 나노벨트 네트워크 구조를 얻는다. 여기에 소스/드레인 마스크를 씌우고 전자빔 증착기를 이용해 알루미늄 100nm를 증착하여 소스 전극 및 드레인 전극을 형성해주면 SnO2 나노벨트 네트워크 기반 트랜지스터를 만들 수 있다.
이하, 본 발명에 따른 전기방사를 이용하여 형성한 나노벨트, 나노벨트 네트워크(매트)를 포함하는 전계효과 트랜지스터의 특성에 대해 구체적인 결과를 바탕으로 설명한다.
도 2a 및 도 2b는 고분자/금속염 복합 나노선의 전기방사 후에 보여지는 일반적인 주사전자현미경(SEM) 이미지이다. 도 2a에 나타낸 고분자/금속염 복합 나노선 네트워크에서 사용된 금속염 전구체의 종류에 따라 열처리 후에 다양한 금속산화물 나노벨트 네트워크를 제조할 수 있게 된다.
도 2a는 실시예 5를 거쳐서 제조한 금속염 전구체(초산주석)/폴리비닐아세테이트 복합 나노선 네트워크를 보여주고 있으며, 도 2b는 금속염 전구체(초산주석)/폴리비닐아세테이트 복합 나노선 네트워크를 열압착기(lamination machine)로 120 ℃에서 0.1MPa (0.05kgf/㎠) 압력을 가하여 프레스 한 후에 얻어진 SEM 사진이다. 열압착 과정에서 유리전이온도가 낮은 고분자가 부분 또는 전체적으로 용융이 되어 서로 연결된 네트워크를 형성함을 알 수 있다.
도 2a와 도 2b는 2성분계의 SnO2/PVAc의 시스템에서 열압착 전 상태로부터 열압착 후 벨트화된 상태를 비교하여 보여주고 있다. 이러한 현상은 2성분계에서 뿐만 아니라, 3성분계, 4성분계 등 모든 시스템에 적용이 가능하다. 도 2a와 도 2b는 고분자/금속염 나노선 네트워크를 열압착함으로써 나노벨트화하는 것이 가능함을 개념적으로 보여주는 도면이다.
도 3a는 실시예 1을 통해 제조된 InGaZnO4 나노벨트 네트워크의 SEM 이미지이다. 인듐-갈륨-징크 전구체(초산아연 이수화물, 염화인듐, 염화갈륨)/폴리비닐아세테이트 복합 나노선 네트워크를 전기방사법을 이용하여 100㎕를 게이트 절연막 위에 받은 후, 열압착기(lamination machine)를 이용하여 사용된 고분자보다 높은 유리전이온도에서 열압착을 실시한다. 본 실시예에서는 120℃에서 0.1MPa(0.05kgf/㎠)의 압력을 가하여 프레스를 진행하였다. 이때, 200 ~ 600 nm의 직경(diameter)을 가졌던 복합 나노선은 열압착을 통해 나노벨트화되고, 고온열처리(400 ~ 800 ℃)를 통해 고분자가 분해가 되고 금속염이 산화가 되어서 InGaZnO4 나노벨트 네트워크(매트)를 형성하게 된다.
도 3a에서 100㎕ 정도를 전기방사하고 열압착하여 열처리한 경우 약 45% 정도의 표면 커버리지(surface coverage)를 보이는 특성을 확인할 수 있었다. 따라 서 전기방사된 양을 조절하여 반도체 채널층의 실제 동작 면적을 조절할 수도 있다. 이렇게 열압착을 거쳐서 열처리된 InGaZnO4 나노벨트 네트워크의 경우에도 다결정 특성을 보여주고 있으며, 열처리 온도 조건에 따라서 약 5 ~ 20 nm 정도의 크기를 가지는 나노그레인 또는 나노입자로 구성된 반도체 채널을 형성할 수 있다.
특히, 사용된 금속염 전구체의 종류 및 금속염 전구체와 용융이 잘 되는 고분자의 적절한 선택을 통해 도 3b, 도 3c, 도 3d 및 도 3e에서 보는 것처럼 Zn2SnO4 나노벨트 네트워크, ZnO 나노벨트 네트워크, In2O3 나노벨트 네트워크 및 SnO2 나노벨트 네트워크를 제조할 수 있다. 도 3b, 도 3c, 도 3d 및 도 3e의 나노벨트 네트워크는 각각 실시예 2, 실시예 3, 실시예 4 및 실시예 5의 나노벨트 네트워크 제조 공정을 통해 만들어진 것이다.
도 4a는 실시예 1을 통해 제조된 InGaZnO4 나노벨트의 SEM 이미지이다. (초산아연 이수화물, 염화갈륨, 염화인듐)/폴리비닐아세테이트 개별 나노선을 게이트 절연막 위에 제조하게 되면, 폴리비닐아세테이트의 낮은 유리전이온도로 인해 일부 게이트 절연막 위에 퍼지는 현상이 관찰이 된다(도 6 참조). 이를 500℃ 전후의 온도로 열처리를 하게 되면, 고온에서 고분자가 분해되기 전에, 승온 과정 중에서 부분 또는 전체적으로 용융이 되어, 도 6의 하단부에 보이는 것처럼 벨트의 두께가 20 ~ 50 nm 정도, 그리고 폭이 원래의 복합 나노선보다 넓게 퍼져 약 1 ~ 3 ㎛ 정도로 형성되게 된다(본 발명에서는 이를 나노벨트라 명시함). 또한 개별 복합 나노선에도 열압착 및 열가압 과정을 거친 후 열처리 과정을 통해 개별 나노벨 트를 만드는 것도 가능하다.
도 4a에서는 1.2㎛의 폭과 30nm의 두께를 가지는 개별 InGaZnO4 나노벨트가 형성됨을 확인할 수 있다. 특히, 이렇게 형성된 InGaZnO4 나노벨트는 기존에 보고되고 있는 레이저 애블레이션(Laser Ablation)법, VLS(Vapor-Liquid-Solid) 공정법, 열증발법 등으로 제조되는 금속산화물이 단결정 특성을 보이는 것에 비해, 다결정(Polycrystalline) 구조로 구성되어 있다는 점에서 근본적인 차이가 있다. 이를 통해 금속산화물 반도체의 우수한 표면 반응성을 기대할 수 있다.
도 4b, 도 4c, 도 4d 및 도 4e는 각각 실시예 2, 실시예 3, 실시예 4 및 실시예 5를 통해 제조된 Zn2SnO4 나노벨트, ZnO 나노벨트, In2O3 나노벨트 및 SnO2 나노벨트의 SEM 및 광학 현미경(Confocal Microscopy) 이미지이다.
사용된 금속염 전구체의 농도 및 전기방사 조건, 열처리 조건 등에 따라 개별 InGaZnO4 나노벨트, Zn2SnO4 나노벨트, ZnO 나노벨트, In2O3 나노벨트, 및 SnO2 나노벨트의 두께 및 폭 조절이 가능하다. 바람직하게는 두께는 20 ~ 50 nm, 나노벨트의 폭은 1 ~ 3 ㎛ 정도가 최적의 트랜지스터 특성을 위해 적절하다.
본 발명자는 열압착과 열처리를 거쳐서 제조된 InGaZnO4 ,Zn2SnO4, ZnO, In2O3 및 SnO2 나노벨트 네트워크가 다결정 구조를 가지고 있는지를 확인해 보고, 결정상이 잘 형성되어 있는지를 확인해 보기 위해서 X-선 회절 분석을 실시하였다.
도 5a는 InGaZnO4 나노벨트 네트워크의 열처리 온도 변화에 따른 X-선 세기 변화를 보이는 그래프로서, 열처리 온도 변화에 따라서 새로운 결정상이 나타나는 것을 알 수 있다. InGaZnO4는 700℃에서부터 결정 형성이 시작되는 것을 알 수 있으며, 500℃, 600℃에서 열처리 된 경우에 In2O3, Ga2O3, ZnO가 복합체로 혼합되어 있는 것임을 알 수 있다. 이렇게 상이 혼재되어 있는 경우에도 우수한 반도체 특성을 얻을 수 있다. 도 5b는 Zn2SnO4 나노벨트 네트워크의 열처리 온도 변화에 따른 X-선 세기 변화를 보이는 그래프로서, 500℃에서 열처리한 SnO2, ZnO의 결정 피크와 비교해 보았을 때 열처리 온도 변화에 따라서 새로운 결정상이 나타나는 것을 알 수 있다. Zn2SnO4는 800℃에서부터 결정 형성이 시작되는 것을 알 수 있으며, 500 ~ 700 ℃에서는 ZnO, SnO2가 복합체로 혼합되어있는 것임을 알 수 있다. 이렇게 상이 혼재되어 있는 경우에도 InGaZnO4와 마찬가지로 우수한 반도체 특성을 얻을 수 있다. 도 5c, 도 5d 및 도 5e는 각각 ZnO 나노벨트 네트워크, In2O3 나노벨트 네트워크 및 SnO2 나노벨트 네트워크의 X-선 회절 결과를 보여주고 있다. 단일상의 다결정 구조를 가진 ZnO 나노벨트 네트워크, In2O3 나노벨트 네트워크 및 SnO2 나노벨트 네트워크가 X-선 회절 결과에 근거하여 잘 형성되어 있음을 알 수 있다.
도 6은 실시예 3의 과정 중에 얻어진 초산아연 이수화물/폴리비닐아세테이트 복합 나노선이 나노벨트화되는 과정을 보여주는 SEM 사진이다. 개별 나노선을 전기방사를 통해 게이트 절연막 위에 성장시키는 경우, PVAc의 낮은 유리전이온도 특 성에 의해 중간 그림 (FIB로 절단한 후의 SEM 이미지)에서처럼 부분적인 용융이 일어나서, 타원형태로 변형이 일어나는 모습을 볼 수 있다. 또한 400 ~ 800 ℃의 열처리 과정에 있어서, 승온 과정이 천천히 일어나는 경우 PVAc의 추가적인 용융이 일어나서, 최종 열처리 후에는 도 6의 하단부에 보여지는 것처럼 나노벨트화되는 것을 확인할 수 있다. 도 6의 하단부 이미지는 FIB(Focused Ion Beam)를 통해 절단된 면의 이미지를 보여주고 있다. 이러한 나노벨트화는 승온속도의 조절을 통해 두께 및 폭의 조절이 가능하며, 또한 인위적으로 열압착 및 열가압 과정을 도입하여 줌으로써 손쉽게 개별 나노벨트를 제조하는 것이 가능하다.
한편, 본 발명자는 실시예를 거쳐서 제조된 다결정(Polycrystalline) 구조를 가진 금속산화물 기반의 나노벨트/나노벨트 네트워크가, 반도체 채널층으로 우수한 특성을 가짐을 증명하기 위해, 전계효과 트랜지스터를 제조하였다.
도 7a 및 7b는 본 발명의 실시예 1에 따라 제조된 InGaZnO4 나노벨트 네트워크(나노매트)를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 7a는 550℃에서 열처리한 InGaZnO4 나노벨트 네트워크의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극 (VGS)의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 7b는 특정 드레인 전극 전압 (VDS)에 대해 게이트 전극 (VGS)의 전압 변화에 따른 드레인, 소스 전극의 전류 (IDS) 변화량에 대한 그래프이다. InGaZnO4 나노벨트 네트워크의 포화영역에서의 전계효과 전자이동도는 1㎠/Vs이며, 문턱전압은 -9V, 서브문턱전압(subthreshold voltage)은 0.8V/decade, 점멸비는 106이다. 점멸비(On/off ratio) 106은 이상적인 트랜지스터의 동작을 위해 요구되는 조건이고, 전계효과 전자이동도도 1㎠/Vs로 비정질 실리콘의 전자이동도에 필적하는 값을 보여주고 있다. 특히, 본 발명에서 사용된 나노벨트 네트워크는 나노그레인 또는 나노입자들로 구성된 다결정 네트워크 구조임에도 불구하고 높은 전계이동도와 점멸비 특성을 얻을 수 있게 함으로써, 가스센서, 바이오센서 및 UV 디텍터(detector) 등의 응용에 있어서 탁월한 성능을 기대할 수 있다. 사용된 게이트 절연막이 유전상수가 낮은 SiO2 막이어서 구동전압은 20 V 정도이지만, 게이트 절연막을 유전상수가 높은 재료로 바꾸면 낮은 전압에서 동작하는 트랜지스터를 구현할 수 있다.
도 8a 및 도 8b는 본 발명의 실시예 2에 따라 제조된 Zn2SnO4 나노벨트 네트워크를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 8a는 Zn2SnO4 나노벨트 네트워크(나노매트)의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 8b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래 프이다. 800℃에서 열처리한 Zn2SnO4 나노벨트 네트워크의 포화영역에서의 전계효과 전자이동도는 0.01㎠/Vs이며, 문턱전압은 -8V, 서브문턱전압(subthreshold voltage)은 10V/decade, 점멸비는 103이었다. 비록 전계효과 이동도 값은 0.08㎠/Vs로 낮게 형성이 되어 있지만, 우수한 포화 특성을 보여주고 있어서 가스센서의 응용시에 유해가스 (NOx, CO, HC, SOx 등)에 대한 소스-드레인 전류량의 변화 및 외부 기체에 대한 게이트 전압에 따른 전류량 변화 특성을 감지하기 때문에, 낮은 전자이동도에서도 우수한 감지 특성의 구현이 가능하다.
도 9a 및 9b는 본 발명의 실시예 3에 따라 제조된 ZnO 나노벨트 네트워크를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 9a는 ZnO 나노매트의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 9b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. ZnO 나노벨트 네트워크 포화영역에서의 전계효과 전자이동도는 0.015㎠/Vs이며, 문턱전압은 -3V, 서브문턱전압(subthreshold voltage)은 24.2V/decade, 점멸비는 103이었다. 특히, 나노벨트 네트워크를 이용하는 경우, 도 9a 및 도 9b의 전류-전압 그래프(Output Curve)에서 보여지듯이 나노벨트 네트워크 기반 전계효과 트렌지스터의 전류-전압 특성에서 우수한 전류 포화 특성을 얻을 수 있으며, 트랜지스터의 안정성이 크게 개선이 됨을 확인할 수 있다.
도 10a 및 10b는 본 발명의 실시예 4에 따라 제조된 In2O3 나노벨트 네트워크를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 10a는 In2O3 나노벨트 네트워크의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 10b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. In2O3 나노벨트 네트워크의 포화영역에서의 전계효과 전자이동도는 3.0x10-5㎠/Vs이며, 문턱전압은 -13V이다. 이러한 In2O3 나노벨트 네트워크 반도체층의 열처리 조건/분위기 제어 등에 따라 월등히 개선된 특성을 기대할 수 있다.
도 11a 및 도 11b는 본 발명의 실시예 1에 따라 제조된 개별 InGaZnO4(IGZO) 나노벨트를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 나타내는 그래프이다. 도 11a는 InGaZnO4 나노선의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 11b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. InGaZnO4 나노벨트의 포화영역에서의 전계효과 전자이동도는 0.1㎠/Vs이며, 문턱전압은 16V, 서브문턱전압(subthreshold voltage)은 3V/decade, 점멸비는 104이다. 전류 포화 특성이 우수하고, 4성분계의 InGaZnO4 반도체층을 이용하는 경우에 안정적인 트랜지스터 소자 동작이 이루어짐을 확인할 수 있다. 개별 금속산화물 나노벨트를 이용하는 경우에도 전계효과 전자이동도 값은 0.1㎠/Vs로 상대적으로 낮게 분포되어 있지만, 트랜지스터 구조에서 가스를 검출하는 데는 충분히 높은 전자이동도이다.
도 12a 및 도 12b는 본 발명의 실시예 2에 따라 제조된 개별 Zn2SnO4 나노벨트를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 12a는 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 12b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. Zn2SnO4 나노선의 포화영역에서의 전계효과 전자이동도는 0.02㎠/Vs이며, 문턱전압은 11V, 서브문턱전압은 14V/decade, 점멸비는 102이 관찰되었다.
도 13a 및 도 13b는 본 발명의 실시예 3에 따라 제조된 개별 ZnO 나노벨트를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 측정한 그래프이다. 도 13a는 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 13b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. ZnO 나노선의 포화영역에서의 전계효과 전자이동도는 0.2㎠/Vs이며, 문턱전압은 17V, 서브문턱전압은 4.6V/decade, 점멸비는 5x104이 관찰되었다.
도 14a 및 도 14b는 본 발명의 실시예 4에 따라 제조된 개별 In2O3 나노벨트를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 나타내는 그래프이다. 도 14a는 In2O3 나노벨트의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 14b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. In2O3 나노벨트의 포화영역에서의 전계효과 전자이동도는 6.0×10-3㎠/Vs이며, 문턱전압은 -7V이다.
지금까지는 4성분계(InGaZnO4), 3성분계(Zn2SnO4) 및 2성분계(ZnO, In2O3)로 구성된 나노벨트 기반의 트랜지스터 동작에 대해서 살펴보았다. 본 실시예에 기 초한 트랜지스터 동작 특성을 바탕으로, ZnO, In2O3 기반에 SnO2 및 Ga2O3를 구성할 수 있는 금속염을 도입하여 나노벨트를 구성한다면, 적절한 폴리머 기질과 혼합하여 InaGabZncSndOx와 같은 나노벨트 네트워크 또한 구성할 수 있다. 이때, 사용된 금속염의 당량비를 조절하여 원하는 조성비의 새로운 금속산화물을 만들 수 있다. 상기 a,b,c,d 간은 어떠한 조합도 허용될 수 있다. 예로서, InGaZnO4, Zn2SnO4, In2Zn3O6, ZnGa2O4, InGaO3 등이 가능하며, 특성 조성비 선택에 제한을 두지 않는다.
ZnO 기반이 아닌 SnO2 기반의 트랜지스터의 응용 가능성을 확인해 보기 위해 실시예 5를 거쳐서 SnO2 나노벨트 또는 나노벨트 네트워크 기반 트랜지스터를 구현해 보았다.
도 15a 및 도 15b는 본 발명의 실시예 5에 따라 제조된 개별 SnO2 나노벨트 네트워크를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 나타내는 그래프이다. 도 15a는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. 도 15b는 550℃에서 열처리한 SnO2 나노벨트 네트워크의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다.
도 16a 및 도 16b는 본 발명의 실시예 5에 따라 제조된 개별 SnO2 나노벨트를 반도체층으로 이용한 전계효과 트랜지스터의 전류-전압 특성을 나타내는 그래프이다. 도 16a는 SnO2 나노벨트의 게이트 전압을 증가시킴에 따라 소스와 드레인 간의 전압차에 따른 전류 변화량에 대한 그래프이다. 게이트 전극의 전압을 높여줌에 따라서 전계효과에 의해 드레인 전극에서 소스 전극으로 전류량이 증가하는 것을 알 수 있다. 도 16b는 특정 드레인 전극 전압에 대해 게이트 전극의 전압 변화에 따른 드레인, 소스 전극의 전류 변화량에 대한 그래프이다. SnO2 나노벨트의 포화영역에서의 전계효과 전자이동도는 0.1㎠/Vs이며, 문턱전압은 16V, 서브문턱전압(subthreshold voltage)은 3V/decade, 점멸비는 104이다.
이와 같이 전기방사를 이용하여 제조된 나노벨트 또는 나노벨트 네트워크 형태의 금속산화물 반도체를 이용하여 전계효과 트랜지스터에 활용할 수 있으며, 본 실시예에서 사용된 게이트 절연막(SiO2)을 고유전율의 절연막으로 대체할 경우에는 보다 낮은 동작 전압에서 작동하는 전계효과 트랜지스터를 제조할 수 있다. 이 경우에 고유전율의 절연막은 HfO2, (Ba,Sr)TiO3, Bi1 .5Zn1 .0Nb1 .5O7, Al2O3, SiN, SiON, ZrO2, YO2, Y2O3 등을 들 수 있다. 또한 상기에서 언급한 게이트 절연막의 형성은 통상의 반도체 소자 제조 공정을 이용하여 만드는 것이 가능하다. 예를 들면, 반응성 스퍼터링법(Reactive Sputtering), 화학적 기상 증착법(CVD), PLD(Pulsed Laser Deposition), 원자층 증착법(Atomic Layer Deposition) 등을 들 수 있다.
또한 본 발명을 통해 제조된 반도체층은 다결정의 나노벨트 네트워크 특성을 가지고 있기 때문에 외부 자극(가스/바이오 분자)에 대해 감지되는 저항의 변화를 통해서 고감도 센서로 응용되는 것이 가능하다.
이상으로 본 발명에 따른 특정의 바람직한 실시예에 대해 설명하였다. 그러나, 본 발명이 상술한 실시예로 한정되는 것은 아니며, 상술한 실시예가 본 발명의 원리를 응용한 다양한 실시예의 일부를 나타낸 것에 지나지 않음을 이해하여야 한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다.
도 1a와 도 1b는 본 발명의 실시예에 따라 형성된 나노선 및 나노선 네트워크 형태의 금속산화물 반도체를 포함하는 전계효과 트랜지스터의 구성을 나타낸 단면도이다.
도 2a는 고분자/금속염 복합 나노선 네트워크의 주사전자현미경(SEM) 사진으로서, 주석전구체/PVAc 복합 나노선 네트워크의 사진이다.
도 2b는 주석전구체/PVAc 복합 나노선 네트워크를 120℃에서 0.1 MPa (0.05kgf/㎠)의 압력으로 열압착한 후의 SEM 사진이다.
도 3a는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트 네트워크의 SEM 사진이다.
도 3b는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트 네트워크의 광학 현미경(confocal microscope) 사진이다.
도 3c는 본 발명의 실시예에 따라 제조된 다결정 산화아연(ZnO) 나노벨트 네트워크의 광학 현미경 사진이다.
도 3d는 본 발명의 실시예에 따라 제조된 다결정 In2O3 나노벨트 네트워크의 광학 현미경 사진이다.
도 3e는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크의 광학 현미경 사진이다.
도 4a는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트의 SEM 사진이다.
도 4b는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트의 광학 현미경 사진이다.
도 4c는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트의 SEM 사진이다.
도 4d는 본 발명의 실시예에 따라 제조된 다결정 In2O3 나노벨트의 광학 현미경 사진이다.
도 4e는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트의 광학 현미경 사진이다.
도 5a는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트 네트워크의 X-선 회절 결과를 나타낸 도면으로서, 열처리 온도를 500℃에서 800℃까지 변화시켜 가면서 찍은 회절 피크(pick)들이 관찰된다.
도 5b는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트 네트워크의 X-선 회절 결과를 나타낸 도면으로서, 열처리 온도를 500℃에서 900℃까지 변화시켜 가면서 찍은 회절 피크들이 관찰된다. ZnO와 SnO2 나노벨트 네트워크의 X-선 회절 결과가 참고로 함께 표시되어 있다.
도 5c는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트 네트워크의 X-선 회절 결과를 나타낸 도면이다.
도 5d는 본 발명의 실시예에 따라 제조된 다결정 In2O3 나노벨트 네트워크의 X-선 회절 결과를 나타낸 도면이다.
도 5e는 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크의 X-선 회절 결과를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따라 제조된 금속산화물 (ZnO) 반도체 나노선이 열처리된 후에 나노벨트화되는 과정을 FIB(Focused Ion Beam)를 이용하여 관찰한 SEM 사진이다. 본 이미지는 ZnO 나노벨트의 형성과정을 보여주고 있다.
도 7a는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 7b는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 8a는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 8b는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 9a는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 9b는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 10a는 본 발명의 실시예에 따라 열압착 과정을 거쳐 제조된 다결정 In2O3 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 10b는 본 발명의 실시예에 따라 열압착 과정을 거쳐 제조된 다결정 In2O3 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 11a는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면 이다.
도 11b는 본 발명의 실시예에 따라 제조된 다결정 InGaZnO4 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 12a는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 12b는 본 발명의 실시예에 따라 제조된 다결정 Zn2SnO4 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 13a는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 13b는 본 발명의 실시예에 따라 제조된 다결정 ZnO 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 14a는 본 발명의 실시예에 따라 제조된 다결정 In2O3 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이 다.
도 14b는 본 발명의 실시예에 따라 제조된 다결정 In2O3 나노벨트를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 15a는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS (Output) 전류-전압 특성을 보여주는 도면이다.
도 15b는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
도 16a는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VDS(Output) 전류-전압 특성을 보여주는 도면이다.
도 16b는 본 발명의 실시예에 따라 제조된 다결정 SnO2 나노벨트 네트워크를 활성층으로 하여 제조된 트랜지스터의 IDS-VGS(Transfer) 전류-전압 특성을 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 전계효과 트랜지스터
11 : 기판
12 : 게이트 전극
13 : 절연막
14a : 금속산화물 반도체 나노벨트
14b: 금속산화물 반도체 나노벨트 네트워크
15a : 소스 전극
15b: 드레인 전극

Claims (30)

  1. 기판, 게이트 전극, 게이트 절연막, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하여 구성된 전계효과 트랜지스터에 있어서,
    상기 금속산화물 반도체층이,
    나노그레인 또는 나노입자로 구성되어 있으면서, 무작위(random)로 엉켜있는 나노선 네트워크가 압착된 다결정 나노벨트 네트워크 구조를 가진 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물층을 반도체층으로 하는 전계효과 트랜지스터.
  2. 청구항 1에 있어서, 상기 금속산화물 반도체층은 0.5 ~ 3 ㎛의 폭과 20 ~ 100 nm의 두께를 가지는 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  3. 청구항 1에 있어서, 상기 금속산화물 반도체층은 1 ~ 3 ㎛의 폭과 20 ~ 50 nm의 두께를 가지는 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  4. 청구항 1에 있어서, 상기 금속산화물 반도체층은 5 ~ 20 nm 크기의 나노그레인 또는 나노입자로 구성된 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  5. 청구항 1에 있어서, 상기 금속산화물 반도체층이 ZnO를 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  6. 청구항 1에 있어서, 상기 금속산화물 반도체층이 SnO2를 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  7. 청구항 1에 있어서, 상기 금속산화물 반도체층이 In2O3를 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  8. 청구항 1에 있어서, 상기 금속산화물 반도체층이 Zn2SnO4를 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  9. 청구항 1에 있어서, 상기 금속산화물 반도체층이 InaGabZncSndOx(0≤a,b,c,d)를 포함하여 이루어진 나노벨트 네트워크 구조이고, 금속염의 당량비를 조절하여 원하는 조성비의 금속산화물로 형성된 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  10. 청구항 9에 있어서, 상기 금속산화물 반도체층이 InGaZnO4, In2Zn3O6, Zn2SnO4, ZnGa2O4, InGaO3, In2O3 및 Ga2O3 중 1종 또는 2종 이상의 금속산화물을 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  11. 청구항 1에 있어서, 상기 금속산화물 반도체층은 Al 및 Ga 중 적어도 하나의 원소가 도핑된 ZnO를 포함하여 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  12. 청구항 1에 있어서, 상기 금속산화물 반도체층은 ZnRh2O4, SrCu2O2 또는 CuO의 p-형 금속산화물로 이루어진 나노벨트 네트워크 구조의 금속산화물 박층인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  13. 청구항 1에 있어서, 상기 게이트 절연막은 SiO2, HfO2, (Ba,Sr)TiO3, Bi1 .5Zn1 .0Nb1 .5O7, Al2O3, SiN, SiON, ZrO2, YO2 및 Y2O3 중 어느 하나로 이루어진 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  14. 청구항 1에 있어서, 상기 게이트 전극, 소스 전극, 드레인 전극은 Al, Au, Cr, Ti, Pt 또는 ITO(In doped SnO2) 전극인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  15. 청구항 1에 있어서, 기판 / 게이트 전극 / 게이트 절연막 / 금속산화물 반도체층 / 소스 전극 및 드레인 전극 순의 적층 구조로 된 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  16. 청구항 1에 있어서, 기판 / 게이트 전극 / 게이트 절연막 / 소스 전극 및 드레인 전극 / 금속산화물 반도체층 순의 적층 구조로 된 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터.
  17. 기판, 게이트 전극, 게이트 절연막, 금속산화물 반도체층, 소스 전극 및 드레인 전극을 포함하여 구성된 전계효과 트랜지스터의 제조방법에 있어서,
    게이트 전극이 형성된 기판에서 게이트 절연막을 형성하고, 이후 소스 전극 및 드레인 전극을 형성한 뒤 나노그레인 또는 나노입자로 구성된 다결정 나노벨트 구조 또는 다결정 나노벨트 네트워크 구조의 반도체층을 형성하거나, 나노그레인 또는 나노입자로 구성된 다결정 나노벨트 구조 또는 나노벨트 네트워크 구조의 반도체층을 형성한 뒤 소스 전극 및 드레인 전극을 형성하되,
    상기 다결정 나노벨트 구조 또는 다결정 나노벨트 네트워크 구조의 반도체층을 형성하는 과정은,
    고분자와 금속염 전구체를 포함하는 혼합 용액을 방사하여 상기 고분자와 금속염 전구체가 혼합된 개별 복합 나노선 또는 복합 나노선 네트워크를 생성하는 단계와;
    상기 고분자/금속염 복합 나노선 또는 복합 나노선 네트워크를 열압착 또는 열가압하여 나노벨트화하는 단계와;
    이후 열처리를 실시하여 고분자가 제거되고 금속염이 산화되도록 함으로써, 개별 복합 나노선이 압착된 다결정 나노벨트 구조의 금속산화물 박층, 또는 복합 나노선 네트워크가 압착된 다결정 나노벨트 네트워크 구조의 금속산화물 박층을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  18. 청구항 17에 있어서, 상기 금속염 전구체는 상기 열처리를 통해 ZnO, SnO2, InGaZnO4, Zn2SnO4, In2Zn3O6, ZnGa2O4, InGaO3, In2O3 또는 Ga2O3을 구성할 수 있는 전구체, 혹은 Al 및 Ga 중 적어도 하나의 원소가 도핑된 ZnO을 구성할 수 있는 전구체, 혹은 ZnRh2O4, SrCu2O2 또는 CuO의 p-형 금속산화물을 구성할 수 있는 전구체인 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  19. 청구항 18에 있어서, 상기 ZnO를 구성할 수 있는 금속염 전구체로 초산아연 이수화물을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  20. 청구항 18에 있어서, 상기 In2O3를 구성할 수 있는 금속염 전구체로 염화인듐을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  21. 청구항 18에 있어서, 상기 SnO2를 구성할 수 있는 금속염 전구체로 초산주석을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  22. 청구항 18에 있어서, 상기 Zn2SnO4를 구성할 수 있는 금속염 전구체로 초산아연 및 초산주석을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  23. 청구항 18에 있어서, 상기 InGaZnO4를 구성할 수 있는 금속염 전구체로 염화인듐, 염화갈륨 및 초산아연 이수화물을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  24. 청구항 17에 있어서, 상기 고분자는 폴리메틸메타아크릴레이트(PMMA), 폴리비닐피롤리돈(PVP), 폴리비닐아세테이트(PVAc), 폴리비닐알콜(PVA), 폴리스티렌(PS) 중 선택된 1종의 단일화합물 또는 2종 이상의 혼합물을 사용하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  25. 청구항 17에 있어서, 상기 열압착 또는 열가압은 사용된 고분자의 유리전이온도 이상의 온도에서 압력을 가함으로써 수행되는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  26. 청구항 25에 있어서, 상기 고분자는 폴리비닐아세테이트이고, 120℃의 온도에서 0.1 MPa (0.05kgf/㎠) 이상의 압력을 가함으로써 수행되는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  27. 청구항 17에 있어서, 상기 열처리는 400 ~ 800 ℃의 온도에서 수행되는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  28. 청구항 17에 있어서, 상기 고분자와 금속염 전구체를 포함하는 혼합 용액을 전기방사(electro-spinning), 멜트블로운(melt-blown), 플래쉬방사(flash spinning) 또는 정전멜트블로운(electrostaticmelt-blown)에 의하여 방사하는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  29. 청구항 17에 있어서, 상기 고분자와 금속염 전구체를 포함하는 혼합 용액은 고분자와 금속염 전구체를 물, 에탄올, THF(Tetrahydrofuran), DMF(Dimethylformamide), DMAc(Dimethylacetamide), 톨루엔(Toluene) 중 선택된 용매에 용해시켜 얻어지는 것을 특징으로 하는 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터의 제조방법.
  30. 청구항 1에서 청구항 16 중 어느 한 항의 다결정 금속산화물 반도체층을 이용한 전계효과 트랜지스터를 포함하여 구성되는 센서 소자.
KR1020080023654A 2008-03-14 2008-03-14 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법 KR100977189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080023654A KR100977189B1 (ko) 2008-03-14 2008-03-14 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023654A KR100977189B1 (ko) 2008-03-14 2008-03-14 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090098341A KR20090098341A (ko) 2009-09-17
KR100977189B1 true KR100977189B1 (ko) 2010-08-23

Family

ID=41357431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023654A KR100977189B1 (ko) 2008-03-14 2008-03-14 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100977189B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111789B2 (en) 2013-06-10 2015-08-18 Samsung Display Co., Ltd. Thin film transistor array panel
KR20190083190A (ko) * 2018-01-03 2019-07-11 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101229804B1 (ko) * 2011-05-06 2013-02-05 광주과학기술원 고압 수소 열처리를 이용한 나노선 전계효과 트랜지스터 메모리 소자 및 이의 제조 방법
KR101358067B1 (ko) 2012-09-24 2014-02-05 포항공과대학교 산학협력단 수평 정렬된 단결정 무기물 나노 와이어 패턴의 제조 방법
KR102169628B1 (ko) * 2013-11-26 2020-10-23 한국전자통신연구원 산화물 반도체 형성방법
KR102149352B1 (ko) * 2018-12-18 2020-08-31 한국세라믹기술원 선택적 전자빔 처리를 이용한 박막 트랜지스터의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863943B2 (en) 2001-01-12 2005-03-08 Georgia Tech Research Corporation Semiconducting oxide nanostructures
US7294417B2 (en) * 2002-09-12 2007-11-13 The Trustees Of Boston College Metal oxide nanostructures with hierarchical morphology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863943B2 (en) 2001-01-12 2005-03-08 Georgia Tech Research Corporation Semiconducting oxide nanostructures
US7294417B2 (en) * 2002-09-12 2007-11-13 The Trustees Of Boston College Metal oxide nanostructures with hierarchical morphology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111789B2 (en) 2013-06-10 2015-08-18 Samsung Display Co., Ltd. Thin film transistor array panel
KR20190083190A (ko) * 2018-01-03 2019-07-11 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR102071051B1 (ko) * 2018-01-03 2020-01-30 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20090098341A (ko) 2009-09-17

Similar Documents

Publication Publication Date Title
KR100977189B1 (ko) 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
Meng et al. Photochemical activation of electrospun In2O3 nanofibers for high-performance electronic devices
Könenkamp et al. Vertical nanowire light-emitting diode
KR101191632B1 (ko) 대형 나노 인에이블 매크로전자 기판 및 그 사용
KR100736515B1 (ko) 다공성 템플릿을 이용한 나노 와이어의 제조방법 및나노와이어 구조체
US20060273328A1 (en) Light emitting nanowires for macroelectronics
Yu et al. Photoresponse and field-emission properties of bismuth sulfide nanoflowers
JP2008004791A (ja) 負性抵抗素子およびその製造方法ならびに単電子トンネル素子およびその製造方法ならびに光センサおよびその製造方法ならびに機能素子およびその製造方法
Shah et al. Conduction mechanisms in lanthanum manganite nanofibers
WO2005023700A2 (en) Nanoelectonic devices based on nanowire networks
Lin et al. Preparation and electrical properties of electrospun tin-doped indium oxide nanowires
KR20140077230A (ko) 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
Wang et al. Ultralow operation voltages of a transparent memristor based on bilayer ITO
JP5089020B2 (ja) 基板上に作製された半導体電子デバイス
KR100820102B1 (ko) 반도체 나노소자
Khandelwal et al. Ultrathin CdSe nanowire field-effect transistors
KR101332959B1 (ko) 비휘발성 유기 메모리 소자 및 그 제조방법
WO2012029234A1 (ja) カーボンナノチューブを用いた電界効果トランジスタ及びその製造方法
EP2304802A1 (en) Semiconductor material
KR101076607B1 (ko) 성능이 향상된 나노 복합물 전자 소자 제조 방법 및 그 나노 복합물 소자
Luo et al. Electric field-induced resistive switching, magnetism, and photoresponse modulation in a Pt/Co0. 03Zn0. 97O/Nb: SrTiO3 multi-function heterostructure
KR20120057725A (ko) La계 산화물 나노섬유 및 그 제조방법과, 이를 이용한 P 타입 가스센서, 전기전도체 및 나노로드
Zhu et al. Boron nitride quantum dots-decorated ferroelectric nanofibers for high performance wearable photodetectors
Pooja et al. Improved Capacitive Memory in Glancing Angle Electron-Beam Synthesized Isotropic Bilayer n-TiO 2/In 2 O 3 Nanowires Array
Song Colloidal metal oxides in electronics and optoelectronics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee