JP4920963B2 - 相分離複合膜の調製方法 - Google Patents

相分離複合膜の調製方法 Download PDF

Info

Publication number
JP4920963B2
JP4920963B2 JP2005362758A JP2005362758A JP4920963B2 JP 4920963 B2 JP4920963 B2 JP 4920963B2 JP 2005362758 A JP2005362758 A JP 2005362758A JP 2005362758 A JP2005362758 A JP 2005362758A JP 4920963 B2 JP4920963 B2 JP 4920963B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
insulating material
semiconductor material
phase separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005362758A
Other languages
English (en)
Other versions
JP2006179905A (ja
Inventor
サレオ アルベルト
シー アリアス アナ
エス ウォン ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2006179905A publication Critical patent/JP2006179905A/ja
Application granted granted Critical
Publication of JP4920963B2 publication Critical patent/JP4920963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、相分離複合膜およびその調製方法に関する。
電子デバイス(electronic device)および光デバイス(photonic device)に対する要求が増大するにつれ、演算処理、通信、エレクトロニクスおよびディスプレイなどの現存の用途、ならびに新規用途に対し、そのようなデバイスの製造コストを下げる必要も増大している。
電子装置のコストの大部分は、材料コストではなく、デバイスを作製するのに必要な処理工程に関するものである。大面積での適用では、薄膜トランジスタのアレイが採用され、従来の処理方法に関連するコストが特に重要になることがある。
有機薄膜トランジスタが、従来の無機半導体に対する低コスト代替品として開発されている。特に、有機半導体は薄膜トランジスタにおいて、特に、性能の低い大面積の適用において、例えば液晶ディスプレイおよび電子ペーパー(electric paper)において、ならびに発光ダイオードおよび太陽光発電において使用するために研究されている。有機半導体はまた、プラスチック系(plastics−based)デバイスのための回路として使用するための、従来の無機材料に対する代替品として研究されている。処理コストを低下させ、低温処理と適合する可能性があるからである。
有機半導体は、かなり低いコストで処理して有機薄膜トランジスタとすることができる。有機半導体は可溶性で、容易に連続膜を形成する傾向があるので、従来の無機半導体ではなく有機半導体を使用してパターン薄膜トランジスタを作製するのに、ジェット印刷、スクリーン印刷、マイクロ鋳造(micromolding)およびスピンコーティング、その後のフォトリソグラフィなどの技術をすべて使用することができる。
例えば、国際公開第02/084758号パンフレットでは、オプトエレクトロニクスデバイスに関連するポリマブレンドの相分離が開示されている。また、薄膜トランジスタのカプセル化のための相分離についても研究されており、2004年6月24日に出願された「半導体層および絶縁層を形成するためのブレンド溶液を用いたボトムゲート型薄膜トランジスタを形成するための方法(Method for Forming a Bottom Gate Thin Film Transistor Using a Blend Solution to Form a Semiconducting Layer and an Insulating Layer)」と題する同時係属中の米国特許出願(代理人整理番号第D/20031723−US−NP)に開示されている。デバイスアレイ作製のための、半導体溶液の自然ディウエッティング(dewetting)が、M.L.チャビニック(Chabinyc)ら、「選択的ディウエッティングにより作製した有機ポリマ薄膜トランジスタ」、応用物理レター(Applied Physics Letters)81,4260(2002)において開示されている。
C.R.ケイガン(Kagan)らの「ミクロ接触プリントテンプレートを用いた有機−無機薄膜トランジスタのパターニング」応用物理レター79(21)3536(2001)(開示内容は参照により全体が本明細書に組み入れられる)では、パターニングされた、溶液−堆積、有機および無機薄膜トランジスタ(patterned, solution−deposited, organic and inorganic thin−film transistors)は、低コストの低温度プロセスにより調製することができることが開示されている。ケイガンの薄膜トランジスタは、同様の濡れ性の領域上に選択的に堆積する薄膜前駆物質を用いて親水性領域および疎水性領域を有するパターニングした表面をフラッディング(flooding)することにより作製される。
さらに、ポリマブレンドの横(lateral)相分離が、例えば、米国特許第6,391,217号およびマーチンベイルタウ(Martin Boltau)ら、「パターン基板上でのポリマブレンドの表面誘起構造形成」ネイチャー(Nature)391、877(1998)において開示されているように、パターン基板上で達成されている。米国特許第6,391,217号では、ポリマブレンドが表面上に堆積されており、電場を印加することにより横相分離がパターニングされているが、ベイルタウは、基板のパターン表面エネルギーに基づき、ポリマブレンドが横方向に相分離する方法を開示している。
さらに、相分離層の形成は、ブロック共重合体について周知であり、そのような相分離は、ブロック共重合体が堆積される基板の表面エネルギーを変化させることにより促進することができる。これは、キム(Kim)らの「リソグラフィにより規定したナノパターン表面上でのブロックコポリマのエピタキシャル自己組織化」ネイチャー424、411(2003)および米国特許第6,746,825号において参照することができる。
表面エネルギーパターニングはまた、アンドウ(Ando)ら、「位置あわせ無しのプリント技術により作製した有機薄膜トランジスタ」マテリアルリサーチソサイアティプロシーディング(Materials Research Society Proceedings)、I10.19.1(2004年春)(開示内容は参照により全体が本明細書に組み入れられる)に開示されているように、半導体デバイスのためにナノ粒子溶液から金属コンタクトをパターニングするのに効果的であることが示されている。アンドウでは、半導体は、単一成分溶液から、または気相から基板上にブランケット層で堆積される。
国際公開第02/084758号パンフレット 米国特許第6,391,217号明細書 米国特許第6,746,825号明細書 エム エル チャビニックら、"Organic Polymer Thin−Film Transistors Fabricated By Selective Dewetting," Applied Physics Letters 81, 4260 (2002) シー アール ケイガンら、"Patterning Organic−Inorganic Thin−Film Transistors Using Microcontact Printed Templates," Applied Physics Letters 79(21) 3536 (2001) マーチン ベイルタウら、"Surface−Induced Structure Formation of Polymer Blends on Patterned Substrates," Nature 391, 877 (1998) キムら、"Epitaxial Self−Assembly of Block−Copolymers on Lithographically Defined Nanopatterned Surfaces," Nature 424, 411 (2003) アンドウら、"Organic Thin−Film Transistors Fabricated with Alignment−Free Printing Technique," Materials Research Society Proceedings, I10.19.1 (Spring 2004)
従来の技術では、単一のデバイスをカプセル化および/または単離するのに追加の処理が必要である。薄膜トランジスタは、インクジェット印刷、スクリーン印刷、デジタル印刷、ミクロ成形およびスピンコーティングなどの加法プロセス(additive processes)、およびデジタルリソグラフィおよび従来のフォトリソグラフィなどの減法プロセス(subtractive processes)の組み合わせにより調製することができる。これらの技術では、単一のデバイスをカプセル化および/または単離するのに別個の処理工程が依然として必要である。
特に、単一工程で、半導体材料をパターニングし、絶縁材料によりカプセル化および単離の両方を実施することができる薄膜トランジスタの調製プロセスが必要である。
上記様々な要求またはその他の要求は、本明細書で記述した例示的な自己組織化相分離薄膜、およびプロセスにより解決される。
本発明は、相分離膜を調製する方法であって、基板を形成する工程と、前記基板の表面の表面エネルギーをパターニングする工程と、少なくとも1つの半導体材料と少なくとも1つの絶縁材料とを、絶縁材料に対する半導体材料の比率が20:80〜80:20となるように少なくとも1つの溶媒中に含む溶液を、パターン表面エネルギーを有する前記表面上に堆積させる工程と、前記溶媒の蒸発速度を、部分的に密閉した囲いを用いて制御し、前記半導体材料と前記絶縁材料とを相分離させる工程と、を含み、半導体材料領域が前記絶縁材料により単離され、カプセル化される、堆積した溶液内での横分離および垂直分離を含む前記相分離によって複合膜が調製される。
表面エネルギーパターン基板(surface−energy patterned substrate)上で横方向(laterally)および垂直方向(vertically)に相分離する、半導体材料および絶縁材料のブレンド(blends)から形成した例示的な自己組織化相分離薄膜を本明細書で提供する。基板上で半導体の単離領域およびカプセル化領域(isolated and encapsulated areas)を実現する(provide)、半導体および絶縁材料が横方向および垂直方向の両方に相分離した、例示的な自己組織化相分離薄膜を提供する。さらに、そのような自己組織化相分離薄膜を調製し、使用するための例示的なプロセスを提供する。
自己組織化相分離薄膜を調製するための例示的なプロセスは、基板を形成する工程(providing a substrate)と、基板の表面エネルギーをパターニングする工程と、少なくとも1つの(1または複数の、one or more)半導体材料と少なくとも1つの絶縁材料とを、少なくとも1つの溶媒中に含む溶液を、基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化されたパターン相分離膜を作製させる工程と、を含む。
例示的なプロセスでは、少なくとも1つの半導体材料および少なくとも1つの絶縁材料を含む自己組織化相分離薄膜は、基板を形成する工程と、基板の表面エネルギーをパターニングする工程と、少なくとも1つの溶媒中に、少なくとも1つの半導体材料と少なくとも1つの絶縁材料とを含む溶液を基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化されたパターン相分離膜を作製させる工程と、により形成される。
基板と、自己組織化相分離複合膜とを備える例示的な薄膜トランジスタは、基板を形成する工程と、基板の表面エネルギーをパターニングする工程と、少なくとも1つの溶媒中に少なくとも1つの半導体材料と少なくとも1つの絶縁材料とを含む溶液を基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化された相分離膜を作製させる工程と、を含むプロセスにより形成される、少なくとも1つの半導体材料および少なくとも1つの絶縁材料を含む。
例示的な相分離膜は、優れた薄膜デバイス、例えばトランジスタおよび半導体アレイを実現し(provide)、絶縁材料により単離およびカプセル化された半導体材料のパターンを実現する。バックプレーン(backplanes)などの用途において使用するための薄膜トランジスタを調製するためのプロセスについて本明細書で記述するが、開示した製品およびプロセスは一般的に適用することができ、半導体パターンが絶縁領域により分離および/またはカプセル化されなければならない任意の装置のために使用してもよいことに注意すべきである。
特に、半導体材料および絶縁材料が表面エネルギーパターン基板上で横方向および垂直方向に相分離する半導体材料と絶縁材料のブレンドから形成した例示的な相分離複合膜、およびそのような膜を調製し、使用するためのプロセスを本明細書で記述する。半導体材料および絶縁材料が横方向および垂直方向の両方で相分離し、基板上で単離され、カプセル化された半導体領域が提供される例示的な複合膜についてさらに記述する。そのような相分離薄膜およびそのような相分離した薄膜を含む薄膜トランジスタを調製する方法も同様に記述する。
ポリマブレンド(polymer blends)でコートすべき基板を形成し(provide)、基板の表面エネルギーをパターニングし、疎水性領域および親水性領域を形成させる。図1(a)はそのような疎水性領域1および親水性領域2のパターンを示す図である。溶媒中に少なくとも1つの半導体材料および少なくとも1つの絶縁材料を含むブレンド(blend)を表面上に形成することができる。溶媒蒸発を制御し、そのようなブレンドを垂直方向および横方向に相分離させ、相分離複合膜を提供することができる。図1(b)および図1(b)のX断面図である図1(c)に示されるように、半導体材料および絶縁材料のブレンドは相分離し、半導体材料3が、基板5上、低エネルギーまたは疎水性領域に対応する領域中に堆積される。半導体材料3は絶縁材料4によりカプセル化および単離してもよく、絶縁材料は半導体材料の周囲に堆積され、基板5上の、高エネルギーまたは親水性領域に対応する領域に堆積される。例示的な薄膜トランジスタ調製プロセスでは、半導体パターニング工程は半導体材料と絶縁材料とのポリマブレンドの相分離のため不要であるかもしれない。
使用する基板はいかなる適した基板であってもよく、特に制限はない。使用に適した基板としては、二酸化ケイ素、二酸化ジルコニウム、二酸化ハフニウム、ステンレス鋼、ポリイミド類、ポリビニルフェノール類、ポリビニルアルコール類、およびそれらの混合物が挙げられるが、それらに限定されない。
基板の表面エネルギーは、低エネルギー領域および高エネルギー領域が作成されることを条件として、周知の、または後に開発されたいかなる方法によってパターニングしてもよい。表面エネルギーをパターニングする、適した方法としては、デジタルリソグラフィ、フォトマスキング、およびシャドウマスキング、その後または前の化学処理、および他の周知のまたは後に開発されたパターニング法が挙げられるが、これらに限定されない。
相分離複合膜のための基板の表面エネルギーは、いかなる適したマスキングまたはリソグラフィ技術を用いてパターニングしてもよい。実施の態様では、マスキング剤を、例えば、リソグラフィ法により基板表面に塗布してもよく、界面活性剤を、例えばマスクした表面に塗布し、界面活性剤およびマスクの両方を除去する前に露光した領域の表面エネルギーを変化させてもよい。さらに別の態様では、基板の表面エネルギーはマスキング前に化学的に処理してもよい。
マスクは、いかなる効果的な所望の様式でパターニングしてもよい。適したマスキング剤としては、天然植物蝋、天然動物蝋、蜜蝋(beeswax)、鉱蝋(mineral waxes)、パラフィン蝋(paraffin waxes)、微結晶蝋(microcrystalline waxes)、石油蝋(petroleum waxes)、および合成蝋(synthetic waxes)などの蝋、ならびにそれらの混合物、フォトレジスト剤、およびそれらの混合物が挙げられるが、それらに限定されない。
適した界面活性剤(surface acting agents)としては、シラン類、例えば、オクチルトリクロロシラン、ヘキサメチルジシラザン(hexamethyldisilazane、HMDS)、チオール類、ホスホン酸類、およびそれらの混合物が挙げられるが、それらに限定されない。
表面エネルギーをパターニングした時点で、溶媒系中に少なくとも1つの半導体材料と少なくとも1つの絶縁材料とを含むブレンドを塗布してもよい。
使用してもよい半導体材料としては、例えば熱分解ポリアクリロニトリル類(pyrolyzed polyacrylonitriles)、熱分解ポリエステル類(pyrolyzed polyesters)、ポリ芳香族ポリマ類、レジオレギュラーポリ(チオフェン類)(例えば、ポリ[5,5’−ビス(3−ドデシル−2−チエニル)−2,2’−ビチオフェン]またはPQT−12)、ポリ(フルオレン類)(poly(fluorenes))および高共役系を有するポリマ類などの半導体ポリマ類、そのようなポリマ類の前駆体、例えば可溶化アントラセン(solublized anthracene)などの芳香族化合物、ならびにそれらの混合物および/またはコポリマ類、が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中には、半導体材料は、そのブレンドの約0.1〜約99.9重量%、または実施の態様では、ブレンドの約20〜約80重量%、または特別な態様では、ブレンドの50重量%の量で含有させることができる。
使用してもよい絶縁材料としては、例えばアクリレート類、ポリアルキルアクリレート類、メタクリレート類、ポリアルキルメタクリレート類、ポリビニルフェノール類、ポリビニルアルコール類などのポリマ類、そのようなポリマ類の前駆体ならびにそれらの混合物および/またはコポリマ類が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中には、絶縁材料は、そのブレンドの約0.1〜約99.9重量%、または実施の態様では、ブレンドの約20〜約80重量%、または特別な態様では、ブレンドの50重量%の量で含有させることができる。
半導体材料の、絶縁材料に対する例示的な比率は、約1:0.1〜約1:10の範囲であってもよい。実施の態様では、半導体材料の、絶縁材料に対する比率は約20:80〜約80:20としてもよく、特別な態様では、その比率は約50:50としてもよい。
使用してもよい溶媒としては、アルコール類、トルエン、ジクロロベンゼン、およびそれらの混合物が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中において、溶媒は、そのブレンドの約99.1〜約0.1重量%の範囲の量で含有させることができる。例示的な態様では、溶媒はブレンドの約95重量%の量で含有させることができ、別の態様では、溶媒はブレンドの約80重量%の量で含有させることができる。
例示的なブレンドは、塗布前にいかなる周知の方法により、必要に応じてホモジナイズしてもよい。ホモジネーション(homogenation)は、例えば、撹拌(agitation)により実施してもよい。
半導体材料、絶縁材料および溶媒のブレンドをパターン表面に塗布し得る方法は特に限定されない。適した方法としては、スピンコーティング、浸漬コーティング、ジェット印刷、スクリーン印刷およびドクターブレード法(doctor−blading)が挙げられるが、それらに限定されない。
基板に塗布した時点で、ブレンドは、溶媒蒸発(solvent evaporation)中に相分離してもよく、複合膜が形成される。相分離は、分子の移動性が高い(highly mobile)溶媒リッチな膜(solvent−rich film)中で起こる。このように、相分離は溶媒蒸発速度を制御することにより制御することができる。例えば、溶媒蒸発速度は、実施の態様では、基板を、部分的に密閉した囲い(partially sealed enclosure)の中に置くことにより、または高沸点液体を溶媒として使用することにより制御することができる。
表面エネルギーをパターニングすることにより、相分離は横方向および垂直方向に制御することができる。例えば、表面エネルギーをパターニングして疎水性領域および親水性領域を形成する(provide)場合、レジオレギュラーなポリ(チオフェン)半導体ポリマおよびポリメチルメタクリレート絶縁材料のブレンドは分離し、半導体ポリマは疎水性の強い領域に堆積し、絶縁成分を親水性領域に向かって横方向に、および垂直方向に移動させる。さらに、相間隔離(phase segregation)はブレンド分散法に敏感ではなく、スピン−コーティング、浸漬−コーティングおよびドクターブレード法などの低コスト法を使用してもよく、膜特性に悪影響はない。
垂直相分離(vertical phase separation)により滑らかなエッジ、および光学顕微鏡で検出可能な半導体材料と絶縁材料との間のインタフェースが得られる。さらに、相分離した薄膜は最初の溶液の全ての要素を含む異なる相から構成され、それらは分析学的技術、例えば走査電子顕微鏡により検出することができる。
例示的なプロセスにより、半導体材料および絶縁材料の1回の塗布により、薄膜トランジスタ装置を作製することができる。すなわち、半導体材料および絶縁材料を別個の工程で塗布する必要がない。
例示的なプロセスでは、半導体材料の自動分離が得られ、互いに妨害しない薄膜トランジスタが形成される。
例示的なプロセスでは、絶縁材料によりカプセル化された薄膜トランジスタが得られ、薄膜トランジスタの劣化が減少する。
さらに、例示的なプロセスでは、パターン基板の疎水性領域上に形成された薄膜トランジスタチャネルが得られ、そのような疎水性領域は高い移動度特性を有する。
下記の実施例は例示的なものであり、限定するものではない。全ての部およびパーセンテージは、特に記載がなければ、重量で示される。
(実施例1)
SiO基板の表面エネルギーをデジタルリソグラフィによりパターニングする。図2aに示されるように、蝋マスク(wax mask)を基板表面上に印刷する。マスクした基板をその後、オクチルトリクロロシランを含むヘキサデカンの溶液に15分間浸漬させ、その後、ヘプタン中ですすぐ。蝋マスクを、THFを用いて除去する。上記処理の結果、潜在表面エネルギーパターン(latent surface energy pattern)が形成され、マスクされていた領域が親水性となり、オクチルトリクロロシラン溶液に曝露された領域が疎水性となる。
1:5のPQT−12:ポリメチルメタクリレート(PMMA)を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿(closed Petri dish)に入れ、自己組織化単層(self−assembled monolayer)が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。ブレンドが基板上で均一に分散され、溶媒が蒸発した時点で、PQT−12が分離し薄膜トランジスタチャネルが形成され、PMMAが基板表面上の親水性領域に分離する。このように、PMMAは個々の半導体薄膜トランジスタ装置を効果的に単離し、カプセル化する。PQT−12半導体のパターンは、蝋パターンのネガ像(negative image)として現れるが、乾燥膜中、PMMAにより視認可能であり、図2bに示すように、PMMAがトルエンで除去されると、明確に見ることができる。
(実施例2)
SiO基板の表面エネルギーをデジタルリソグラフィによりパターニングする。図3(a)に示されるように、蝋マスクを基板表面上に印刷する。マスクした基板をその後、オクチルトリクロロシランを含むヘキサデカンの溶液に15分間浸漬させ、その後、ヘプタン中ですすぐ。蝋マスクを、THFを用いて除去する。上記処理の結果、潜在表面エネルギーパターンが形成され、マスクされていた領域が親水性となり、オクチルトリクロロシラン溶液に曝露された領域が疎水性となる。
1:5のPQT−12:ポリメチルメタクリレート(PMMA)を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿に入れ、自己組織化単層が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。図3(b)は、PMMAをトルエンで除去した後の、実施例2の薄膜トランジスタアレイの光学顕微鏡写真である。
図3(c)は、実施例2のアレイにおける薄膜トランジスタに対するドレイン電圧とドレイン電流との間の関係をグラフ表示したものである。図3(c)で実線により示されるこの関係は、約7.5×10−3cm/V・sのキャリヤ運動性(carrier motility)および約−10Vのしきい値(threshold)電圧を有する薄膜トランジスタの予測される挙動に厳密に(closely)従う。
(実施例3)
フォトエッチング可能な(photoetch−able)化学的処理を、Cr/Auゲート電極を有するSiN/SiO透明基板に適用することにより、自己整合(self−aligned)薄膜トランジスタを調製する(図4(a)および図4(b))。デバイスのゲート線は透明であるが、ゲート電極は不透明である。図4(c)に示されるように、基板に光照射し、透明な領域に対応する露光領域はフォトエッチングにより親水性となる一方、ゲート電極はフォトエッチングされておらず、疎水性のままである。得られたパターンは図4(d)に示されるように、ゲート電極に自己整合した単離薄膜トランジスタから構成される。
(実施例4)
オクチルトリクロロシランを含むヘキサデカンの溶液に基板表面を15分間浸漬させ、その後、ヘプタン中で基板表面をすすぐことにより前にコートした基板表面上に、蝋マスクを印刷する。マスクした基板をその後、プラズマエッチングにより処理する。蝋マスクを、THFを用いて除去する。上記処理の結果、潜在表面エネルギーパターンが形成され、マスクされていた領域が疎水性となり、プラズマエッチングに曝露された領域が親水性となる。
1:5のPQT−12:ポリメチルメタクリレート(PMMA)を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿に入れ、自己組織化単層が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。ブレンドが基板上で均一に分散され、溶媒が蒸発した時点で、PQT−12が分離し、薄膜トランジスタチャネルが形成され、PMMAが基板表面上の親水性領域に分離する。このように、PMMAは個々の半導体薄膜トランジスタ装置を効果的に単離し、カプセル化する。PQT−12半導体のパターンは、蝋パターンのポジ像(positive image)として現れる。
例示的な相分離薄膜の概略図である。 例示的な相分離薄膜製造プロセスにおける工程の光学顕微鏡写真である。 例示的な相分離薄膜製造プロセスにおける工程の光学顕微鏡写真である。 例示的な薄膜トランジスタの顕微鏡写真((a)および(b))と、そのような例示的な薄膜トランジスタに対するドレイン電圧とドレイン電流との間の関係のグラフ表示((c))である。 例示的な相分離薄膜製造プロセスにおける工程の概略図である。 薄膜トランジスタアレイを調製する例示的なプロセスの概略図である。
符号の説明
1 疎水性領域、2 親水性領域、3 半導体材料、4 絶縁材料、5 基板。

Claims (1)

  1. 相分離膜を調製する方法であって、
    基板を形成する工程と、
    前記基板の表面の表面エネルギーをパターニングする工程と、
    少なくとも1つの半導体材料と少なくとも1つの絶縁材料とを、絶縁材料に対する半導体材料の比率が20:80〜80:20となるように少なくとも1つの溶媒中に含む溶液を、パターン表面エネルギーを有する前記表面上に堆積させる工程と、
    前記溶媒の蒸発速度を、部分的に密閉した囲いを用いて制御し、前記半導体材料と前記絶縁材料とを相分離させる工程と、
    を含み、
    半導体材料領域が前記絶縁材料により単離され、カプセル化される、
    堆積した溶液内での横分離および垂直分離を含む前記相分離により複合膜を調製する方法。
JP2005362758A 2004-12-20 2005-12-16 相分離複合膜の調製方法 Active JP4920963B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/015,795 US7964440B2 (en) 2004-12-20 2004-12-20 Phase-separated composite films and methods of preparing the same
US11/015,795 2004-12-20

Publications (2)

Publication Number Publication Date
JP2006179905A JP2006179905A (ja) 2006-07-06
JP4920963B2 true JP4920963B2 (ja) 2012-04-18

Family

ID=36594529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362758A Active JP4920963B2 (ja) 2004-12-20 2005-12-16 相分離複合膜の調製方法

Country Status (2)

Country Link
US (1) US7964440B2 (ja)
JP (1) JP4920963B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459400B2 (en) * 2005-07-18 2008-12-02 Palo Alto Research Center Incorporated Patterned structures fabricated by printing mask over lift-off pattern
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
KR100943146B1 (ko) * 2007-02-13 2010-02-18 주식회사 엘지화학 티아졸로티아졸 유도체를 이용한 유기 트랜지스터 및 이의제조방법
JP5636626B2 (ja) * 2007-12-27 2014-12-10 ソニー株式会社 半導体薄膜の形成方法および薄膜半導体装置の製造方法
JP4730623B2 (ja) 2008-07-24 2011-07-20 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US8486864B2 (en) * 2009-12-29 2013-07-16 Ut-Battelle, Llc Method for producing microstructured templates and their use in providing pinning enhancements in superconducting films deposited thereon
US8221909B2 (en) * 2009-12-29 2012-07-17 Ut-Battelle, Llc Phase-separated, epitaxial composite cap layers for electronic device applications and method of making the same
JP5590659B2 (ja) * 2010-03-01 2014-09-17 国立大学法人岩手大学 磁場中有機単結晶薄膜作成法及び作成装置
JP6140625B2 (ja) * 2014-03-03 2017-05-31 富士フイルム株式会社 有機薄膜トランジスタ
US9960302B1 (en) 2016-10-18 2018-05-01 Tesla, Inc. Cascaded photovoltaic structures with interdigitated back contacts
US10937915B2 (en) 2016-10-28 2021-03-02 Tesla, Inc. Obscuring, color matching, and camouflaging solar panels
EP3589427A1 (en) * 2017-03-02 2020-01-08 The Regents of The University of California Simultaneous doctor blading of different colored light emitting components
US10381973B2 (en) 2017-05-17 2019-08-13 Tesla, Inc. Uniformly and directionally colored photovoltaic modules
US10985688B2 (en) 2017-06-05 2021-04-20 Tesla, Inc. Sidelap interconnect for photovoltaic roofing modules
US10734938B2 (en) 2017-07-21 2020-08-04 Tesla, Inc. Packaging for solar roof tiles
US10857764B2 (en) 2017-07-25 2020-12-08 Tesla, Inc. Method for improving adhesion between glass cover and encapsulant for solar roof tiles
US10978990B2 (en) 2017-09-28 2021-04-13 Tesla, Inc. Glass cover with optical-filtering coating for managing color of a solar roof tile
CN109841735B (zh) * 2017-09-30 2020-11-06 Tcl科技集团股份有限公司 Tft的制备方法、用于制备tft的墨水及其制备方法
US10454409B2 (en) 2018-02-02 2019-10-22 Tesla, Inc. Non-flat solar roof tiles
US10862420B2 (en) 2018-02-20 2020-12-08 Tesla, Inc. Inter-tile support for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
CA3055609A1 (en) 2018-03-01 2019-09-06 Tesla, Inc. System and method for packaging photovoltaic roof tiles
US11431279B2 (en) 2018-07-02 2022-08-30 Tesla, Inc. Solar roof tile with a uniform appearance
US11245354B2 (en) 2018-07-31 2022-02-08 Tesla, Inc. Solar roof tile spacer with embedded circuitry
US11082005B2 (en) 2018-07-31 2021-08-03 Tesla, Inc. External electrical contact for solar roof tiles
US11245355B2 (en) 2018-09-04 2022-02-08 Tesla, Inc. Solar roof tile module
US11581843B2 (en) 2018-09-14 2023-02-14 Tesla, Inc. Solar roof tile free of back encapsulant layer
US11431280B2 (en) 2019-08-06 2022-08-30 Tesla, Inc. System and method for improving color appearance of solar roofs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2395760A1 (en) 1999-12-23 2001-06-28 University Of Massachusetts Methods and apparatus for forming submicron patterns on films
GB0109295D0 (en) 2001-04-12 2001-05-30 Univ Cambridge Tech Optoelectronic devices and a method for producing the same
US6746825B2 (en) 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
US7560301B2 (en) * 2004-08-20 2009-07-14 Panasonic Corporation Coating liquid for forming organic layered film, method of manufacturing field effect transistor, and field effect transistor

Also Published As

Publication number Publication date
US7964440B2 (en) 2011-06-21
US20060131563A1 (en) 2006-06-22
JP2006179905A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4920963B2 (ja) 相分離複合膜の調製方法
DeFranco et al. Photolithographic patterning of organic electronic materials
US7407849B2 (en) Self-aligned printing
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
EP1584115B1 (en) Semiconducting island as active layer in a fet
JP4439394B2 (ja) パターン形成方法
KR101719386B1 (ko) 표면 개질
WO2009126916A2 (en) Patterning devices using fluorinated compounds
US20090256144A1 (en) Method for manufacturing organic transistor and organic transistor
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
US7387872B2 (en) Solution and method for the treatment of a substrate, and semiconductor component
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
TW200926473A (en) Method of fabricating a electrical device
US7608476B2 (en) Electronic device
KR101242031B1 (ko) 말단 작용기의 자기배열을 이용한 패턴 형성 방법
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
KR101050588B1 (ko) 유기절연막 패턴형성 방법
US10581003B2 (en) Method for lithograghic patterning of sensitive materials
JP2004512675A (ja) 有機デバイスのための電極及び/又は導体路、及びその製造方法
EP1974400B1 (en) Method of fabricating a semiconductor device
JP2010098308A (ja) 有機薄膜トランジスタ
JP2010027869A (ja) 薄膜トランジスタ及びその製造方法並びに導電性パターン及びその形成方法
GB2464566A (en) Photoresist stripper containing self-assembled monolayer material and process of forming device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Ref document number: 4920963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250